薄膜バルク弾性波発振器、および、その製造方法
【課題】数１００ＭＨｚから１０ＧＨｚ付近までの高周波数領域において、高い周波数純度の原発振が得られ、スプリアスが少なく信頼性の高い小型で使い易い、薄膜バルク弾性波発振器、および、その製造方法を提供すること。また、広帯域化された可変周波数範囲を有する電圧可変発振器、および、その製造方法を提供する。
【解決手段】微細加工技術を用いて基板上にトランジスタやキャパシタンスの回路素子が形成された回路素子部と、回路素子部の上層であって基板及び該回路素子部と音響的に分離する為の高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねて構成された音響ミラー層と、該音響ミラー層の直上に薄膜形成技術を用いて形成された圧電体薄膜を上部電極層と下部電極層とで挟み込んだ構造とされかつ基板側と音響的に分離された薄膜バルク弾性波共振子とからなり、回路素子と薄膜バルク弾性波共振子とを微細加工技術を用いて配線接続する。
【解決手段】微細加工技術を用いて基板上にトランジスタやキャパシタンスの回路素子が形成された回路素子部と、回路素子部の上層であって基板及び該回路素子部と音響的に分離する為の高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねて構成された音響ミラー層と、該音響ミラー層の直上に薄膜形成技術を用いて形成された圧電体薄膜を上部電極層と下部電極層とで挟み込んだ構造とされかつ基板側と音響的に分離された薄膜バルク弾性波共振子とからなり、回路素子と薄膜バルク弾性波共振子とを微細加工技術を用いて配線接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜バルク弾性波発振器、および、その製造方法に関し、特に、トランジスタ等のアクティブ素子と薄膜バルク弾性波共振子を同一基板上に集積した高周波発振器、電圧可変高周波発振器、およびそれらの発振器を内部に含む半導体集積回路、および、その製造方法に関する。
【背景技術】
【０００２】
発振器は、様々な装置又は回路において、クロック源、周波数変換用局部発振器、その他の用途で頻繁に使用される素子である。
【０００３】
最も精度の良い発振源を必要とする時計や携帯電話の用途には、水晶を用いた発振器が使われている。水晶振動子は、結晶成長した後に特定の角度で結晶面をカットした後電極を両面に蒸着して作成する。振動子の厚みや形状で周波数が決まること、および水晶中音響波の速度が比較的遅いため、現在の技術では高周波領域では、１５５ＭＨｚ程度の周波数を発生することが上限となっている。
【０００４】
低周波から高周波まで広い周波数範囲で発振させることが可能な発振器として、インダクタとキャパシタを用いたＬＣ発振器、および抵抗とキャパシタを用いたＲＣ発振器が、様々な回路・用途で使われている。ただし、これらの発振器は、発振の周波数純度や温度安定性が悪く、用途によっては充分な性能が出せないことも多い。
【０００５】
数１００ｋＨｚ帯から数１０ＭＨｚにかけて水晶振動子程の精度は必要としないが広範囲の同調ができて、ＬＣ発振器やＲＣ発振器よりも周波数純度が高い発振を得るために、ＰＺＴ等の強誘電体材料を用いたセラミック発振器が使われている。
【０００６】
また、数１００ＭＨｚ帯から１ＧＨｚにかけての高周波領域で周波数純度の高い発振を得る場合には、ＳＡＷ振動子を用いた発振器が使われる。
【０００７】
さらに、高い周波数のＧＨｚ帯では、誘電体共振子や同軸線路、マイクロストリップ線路で構成する共振器を用いた発振器が使われている。誘電体や線路を用いた発振器はサイズを小型化することが難しく、また、ＬＣ発振器を除いてシリコン基板上にトランジスタ回路と一緒に作りこむことは難しい。
【０００８】
【特許文献１】米国特許５，０７５，６４１号明細書
【非特許文献１】ＩＥＥＥ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ， Ｖｏｌ．２，２００３，ｐ７１７−７２０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、薄膜堆積技術の進歩により、結晶性の良い圧電材料薄膜を成長させることが可能になってきた。この技術を用いて高周波の薄膜バルク弾性波フィルタ及び薄膜バルク弾性波デュプレクサ（分波器）が作製されている。
【００１０】
非特許文献１は、アクティブ素子と共振子は別々に作製された後にアルミ基板上で接続して、２ＧＨｚで実際に発振することが観測されている例である。
【００１１】
特許文献１に記載されているように、発振器についても、アクティブ素子と薄膜バルク弾性波共振子を同一基板に作りこんだ発振器が提案されている。
【００１２】
しかし、薄膜バルク弾性波共振子の下側を、裏面からのエッチングで削り中空にしている為構造上脆くて信頼性の確保が難しい点、製造する上で歩留まり向上が難しい点、発振器にとって有害なスプリアス振動を生じやすい点、共振器の下には配線も含めて何も配置できない点、といった欠点がある。
【００１３】
そこで、本発明の目的は、集積化・小型化が可能で、信頼性の高い、薄膜バルク弾性波発振器、および、その製造方法を提供することにある。
【００１４】
また、本発明の他の目的は、数１００ＭＨｚから１０ＧＨｚ付近までの高周波帯において、外付け振動子が不要で、周波数純度が高い、薄膜バルク弾性波発振器、および、その製造方法を提供することにある。
【００１５】
さらに、本発明の他の目的は、広い周波数可変範囲をもつことが可能な、薄膜バルク弾性波発振器、および、その製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、薄膜バルク弾性波発振器であって、基板上に、少なくともトランジスタ素子および容量素子を含む回路素子が形成された回路素子部と、該回路素子部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とが交互に積み重ねることによって音響ミラー層が形成された音響ミラー部と、前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子が形成され、かつ、該薄膜バルク弾性波共振子は前記音響ミラー層を介して前記基板側の前記回路素子に対して音響的に分離して構成された共振子部とを具え、前記回路素子部の前記回路素子と、前記共振部の前記薄膜バルク弾性波共振子とを電気的に配線接続することによって、薄膜バルク弾性波発振器を構成する。
【００１７】
前記容量素子は、前記薄膜バルク弾性波共振子の発振周波数を所定値に設定するための、固定容量素子又は可変容量素子としてもよい。
【００１８】
前記薄膜バルク弾性波共振子が１個又は複数個からなる場合において、該薄膜バルク弾性波共振子の総面積は、発振回路を構成する前記可変容量素子の容量値の最大値と最小値との積の平方根値に前記圧電体薄膜のバルク弾性波速度を積算し、該積算値を該圧電体薄膜の誘電率と共振周波数との積の２倍で除算した値の、７分の１から３倍までの範囲としてもよい。
【００１９】
前記圧電体薄膜は、窒化アルミニウムとしてもよい。
【００２０】
前記回路素子は、シリコンＭＯＳトランジスタ、シリコンバイポーラトランジスタ、又は、シリコンゲルマニウムトランジスタとしてもよい。
【００２１】
前記薄膜バルク弾性波共振子と前記容量素子との間の配線接続距離が、前記薄膜バルク弾性波共振子と前記トランジスタ素子との間の配線接続距離よりも長くなるように設定してもよい。
【００２２】
前記薄膜バルク弾性波共振子を複数個用い、該各薄膜バルク弾性波共振子を並列に接続してもよい。
【００２３】
前記各薄膜バルク弾性波共振子による機械的振動および容量結合の変化が発振周波数特性に影響を及ぼさない領域であって、該各薄膜バルク弾性波共振子が前記回路素子の直上に配設してもよい。
【００２４】
前記薄膜バルク弾性波共振子の前記２つの電極部に前記容量素子をそれぞれ接続する場合において、一方の容量素子の容量値又は素子数に対して、他方の容量素子の容量値又は素子数を非対称にしてもよい。
【００２５】
前記薄膜バルク弾性波共振子が複数個からなる場合において、該各薄膜バルク弾性波共振子が互いに異なる共振周波数を持ってもよい。
【００２６】
前記薄膜バルク弾性波共振子の少なくとも一方の前記電極部に、前記容量素子を接続してもよい。
【００２７】
半導体基板上の集積回路の一部としてもよい。 本発明は、微細加工技術および薄膜形成技術を用いて、薄膜バルク弾性波発振器を作製する製造方法であって、基板上に、少なくともトランジスタ素子および容量素子を含む回路素子からなる回路素子部を形成する工程と、前記回路素子部の上部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねることによって構成された音響ミラー層を有する音響ミラー部を形成する工程と、前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子を形成し、該薄膜バルク弾性波共振子を前記音響ミラー層を介して前記基板側の前記回路素子に対して音響的に分離することによって共振子部を構成する工程と、前記回路素子部の前記回路素子と、前記共振子部の前記薄膜バルク弾性波共振子とを電気的に配線接続する工程とを具えることによって、薄膜バルク弾性波発振器の製造方法を提供する。
【発明の効果】
【００２８】
本発明によれば、微細加工技術を用いて基板上にトランジスタやキャパシタンスの回路素子が形成された回路素子部と、回路素子部の上層であって該回路素子部とは音響的に分離された領域に高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねて構成された音響ミラー層と、該音響ミラー層の直上に薄膜形成技術を用いて形成された圧電体薄膜を上部電極層と下部電極層とで挟み込んだ構造とされかつ基板側と音響的に分離された薄膜バルク弾性波共振子とからなり、回路素子と薄膜バルク弾性波共振子とを微細加工技術を用いて配線接続することによって、発振回路と共振子とを同一基板上に作り込むようにしたので、集積化・小型化した使い易いワンチップ発振器および電圧可変発振器を作製することができる。
【００２９】
また、本発明によれば、数１００ＭＨｚから１０ＧＨｚ付近までの高周波数帯において、高い周波数純度の原発振が得られ、かつ、スプリアスが少なく信頼性の高い、発振器を作製することができる。
【００３０】
さらに、本発明によれば、分割して作製した複数の共振子を並列接続することにより、広帯域な周波数可変範囲をもつ薄膜バルク弾性波電圧可変発振器を作製することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図４に基づいて説明する。
＜断面構造＞
図１は、本発明に係る薄膜バルク弾性波発振器１００の構造の１例を示す。
【００３２】
薄膜バルク弾性波発振器１００は、基板１（ここでは、シリコン基板）上に回路素子１１１が形成された回路素子部１１０と、回路素子部１１０上に音響ミラー層１２１が形成された音響ミラー部１２０と、音響ミラー部１２０上に薄膜バルク弾性波共振子１３１が形成された共振子部１３０とに大別される。
【００３３】
以下、各部の構成について具体的に説明する。
【００３４】
（回路素子部）
回路素子部１１０には、シリコン基板１上に、少なくともトランジスタ素子および容量素子を含む回路素子１１１が形成されている。
【００３５】
本例では、シリコン基板１上に、トランジスタ２、キャパシタンス３、配線層４が形成されている。このシリコン基板１にはウェル２ａ構造が形成されており、ゲート酸化、ゲート形成を行い、その後、ソース・ドレイン形成を行うことによってトランジスタとしてのＭＯＳトランジスタ２を構成している。
【００３６】
（音響ミラー部）
音響ミラー部１２０は、回路素子部１１０の上部に位置している。ただし、図１の例では音響ミラー層１２１は、回路素子１１１が形成された領域の直上には当らない領域に対応して、高音響インピーダンス材料で構成される薄膜５ａと低音響インピーダンス材料で構成される薄膜５ｂとが交互に積み重ねることによって形成されている。この音響ミラー層１２１は、共振子の弾性波が基板１側に漏れるのを防ぐ役割を果たしており、その機能については後述する。
【００３７】
（共振部）
共振部１３０は、音響ミラー部１２０の音響ミラー層１２１が形成された領域の直上に、圧電体薄膜からなる圧電体層７と、下部電極６と、上部電極８とからなる薄膜バルク弾性波共振子１３１が形成されている。
【００３８】
この薄膜バルク弾性波共振子１３１は、音響ミラー層１２１を介して基板１及び該基板上の回路素子１１１に対して音響的に分離された構造となっている。
【００３９】
上部電極８の上側は、空気層の中空パッケージとすることにより、自由端として音響エネルギーを閉じ込めた構造となっている。また、下部電極６の下側は、音響ミラー層１２１を用いた反射構造によって弾性波を閉じ込める構造になっている。
【００４０】
圧電体層７の圧電体材料としては、窒化アルミニウム、酸化亜鉛が有用である。この２つの材料だけに限られる訳ではないが、特に、窒化アルミニウムが高周波数領域での低損失、温度特性、シリコン半導体素子の製造ラインに入れても問題無い材料であること等の理由で好ましい。
【００４１】
下部電極６は、白金、モリブデン、アルミニウム、ルテニウム、タングステン等の中から目的に応じて選択することができる。
【００４２】
上部電極８は、アルミニウム、モリブデン等の中から目的に応じて選択することができる。
【００４３】
（配線部）
回路素子部１１０の回路素子１１１と、共振部１３０の薄膜バルク弾性波共振子１３１とは、電気的に配線接続される。図１の例の場合、薄膜バルク弾性波共振子１３１の一方の電極部、すなわち下部電極６又は上部電極８には、容量素子としてのキャパシタンス３が接続される。
【００４４】
本例では、上部電極８の電極に、キャパシタンス３が接続されている場合の例である。
【００４５】
以上のようにして、シリコン基板１上に、薄膜バルク弾性波共振子１３１を形成して、基板側の回路素子１１１と共振子側の上下電極８，６とを配線接続した構造になっている。
【００４６】
＜レイアウト＞
図２は、図１の薄膜バルク弾性波発振器１００のレイアウトの１例を示す。
２１は、薄膜バルク弾性波共振子（図１の薄膜バルク弾性波共振子１３１）である。
２２は、インバータ（図１のトランジスタ２等からなる）である。
２３は、キャパシタンス（図１のキャパシタンス３等からなる）である。
２４は、ポリシリコン抵抗である。
２５，２６は、出力ドライバ等の周辺回路、および、電極用のパッドである。
【００４７】
薄膜バルク弾性波共振子２１およびキャパシタンス２３は、インバータ２２の近くに配置して、配線抵抗や寄生容量を小さくすることが好ましい。しかし、その一方で、周波数調整用のキャパシタンス２３は、薄膜バルク弾性波共振子２１による機械的振動や寄生容量を介した結合が干渉して位相雑音特性を悪化させることを避けることが必要である。
【００４８】
従って、キャパシタンス２３と薄膜バルク弾性波共振子２１との間の距離は、キャパシタンス２３とインバータ２２との間の距離に比べて長くとることが好ましい。
【００４９】
＜回路例＞
図３は、図１の薄膜バルク弾性波発振器１００の回路構成の１例を示す。
ここでは、水晶発振器でもよく使われる、ピアース発振回路を例に挙げる。
１３は、インバータ（図２のインバータ２２）であり、反転増幅を行う機能を持つ。
１４は、抵抗であり、増幅器のゲインの制御に用いる。
１５は、薄膜バルク弾性波共振子（図１の薄膜バルク弾性波共振子１３１）であり、出力側から特定成分だけを取り出し、入力側にフィードバックする役割を果たす。
１６は、キャパシタンス（図１のキャパシタンス３）である。
【００５０】
薄膜バルク弾性波共振子１５とキャパシタンス１６との作用により、フィードバック信号が１８０度位相反転する周波数において発振が成長していき、飽和値に達した後一定の安定した発振になる。
【００５１】
共振子又はインダクタとキャパシタを用いた発振回路の基本形としては、本例の他にも、コルピッツ発振回路、ハートレー発振回路、およびこれらの変形回路等を用いることができ、用途・目的に応じて使い分けることが可能である。
【００５２】
＜周波数依存性＞
図４は、図３に示す薄膜バルク弾性波発振器１００において、共振周波数近傍のアドミッタンスの周波数依存性を示す。
【００５３】
図４において、左側のアドミッタンス最大になる点１７が共振点であり、右側のアドミッタンスが最小、インピーダンスが最大となる点１８を反共振点という。
【００５４】
共振点１７と反共振点１８との間が、共振子がインダクタとして動作する領域になる。発振周波数は、主に共振子で決まるが、発振回路のキャパシタンスの影響でも発振周波数が変化する。
【００５５】
＜圧電効果＞
図１の薄膜バルク弾性波共振子１３１を構成する圧電体層７の圧電効果について説明する。
【００５６】
圧電体の持つ圧電効果により、図１の外部から上下電極８，６間に電圧を印加した場合、上下電極８，６と圧電体層７とで構成される共振子に、弾性波（音響波）が誘起される。
【００５７】
電極も含めた圧電体構造の厚みが、弾性波の半波長に等しい周波数条件等で定在波が立ち、共振現象を起こして、共振子はインダクタとしての性質を示す。それ以外の周波数領域では、主にキャパシタの性質を示す。その特性から狭い特定の周波数で発振を起こすことに適しており、通常のＬＣ発振回路に比べて遥かにＱ値が高く、純度の高い発振が得られる。
【００５８】
また、弾性波は、電磁波に比べて５〜６桁速度が遅い為波長が短く、電磁波をそのまま扱う素子よりも、遥かに小さな素子で共振現象を起こすことが可能になる。
【００５９】
本例のように、シリコン基板１上に薄膜バルク弾性波共振子１３１を形成すれば、従来の圧電振動子と発振回路とを別々に作成して繋げる場合よりも、一層小型で、信頼性が高く、使い勝手の良い発振器を作製することが可能になる。
【００６０】
＜音響ミラー効果＞
図１の音響ミラー部１２０を構成する音響ミラー層１２１による音響ミラー効果について説明する。
【００６１】
図１の薄膜バルク弾性波発振器１００の例では、弾性波を閉じ込めるために、音響ミラー層１２１を使う場合の例を示した。
【００６２】
その一方で、従来技術でも説明したように、下部電極６の下方部分を、表面マイクロマシニング技術を用いて中空にすることによっても、同様の発振器を作成することが可能である。
【００６３】
しかし、本発明のように、薄膜バルク弾性波共振子１３１の下方を音響ミラーとして構成する方が、以下の３つの理由に基づいて、より好ましいと考えられる。
【００６４】
第１の理由は、音響ミラーで閉じ込める方式の方が、スプリアスと呼ばれる余計な発振を抑制できることがある。スプリアスは発振の品質を下げる要因になるが、下部が中空で共振子を端で支える構造ではスプリアスが発生し易く、その抑制が難しいのに対して、音響ミラー方式ではほとんど問題にならない。
【００６５】
第２の理由は、中空部が無い構造の方が落下や衝撃に対する耐性が高く、信頼性の面で有利である。これは持ち運ぶことの多い携帯機器では重要な特性である。
【００６６】
第３の理由は、共振子をトランジスタ回路の中の発振特性に影響を与えない部分の上に作りこむことにより、更に小型の発振器チップができることである。一方、中空構造の場合には、共振子の下には回路構造の一部を置くことはできない。ある程度試行錯誤が必要とはいえ、回路と共振子を重ねた構造を作ることができて一層の小型化が可能なことも、この音響ミラーを用いた発振器の利点の一つである。周知のように、小型化は携帯機器等に入れる際の実装上大変有利なだけでなく、半導体素子や部品の場合、同一ウェハから多数の製品を作ることができるので、製品１個当たりのコストを下げる上でも大変有効な手段である。
【００６７】
ただし、音響ミラー層１２１を用いた閉じ込めの場合、音響ミラーの厚みを介して配線を行わなければならない。この部分が厚いと、薄膜バルク弾性波共振子１３１とトランジスタ２との間の接続が難しくなるので、できるだけ薄く、かつ、高性能の音響ミラーを作製することが重要になる。
【００６８】
この作製のためには、高音響インピーダンス材料で構成される薄膜５ａと低音響インピーダンス材料で構成される薄膜５ｂとの音響インピーダンス差が大きく、かつ、これら両方の材料の音響速度が低いものを選択することが重要となる。
【００６９】
［第２の例］
本発明の第２の実施の形態を、図５〜図６に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００７０】
＜断面構造＞
図５は、前述した第１の例の図１に示した薄膜バルク弾性波発振器１００の変形例を示す。
【００７１】
本例は、回路素子１１１であるトランジスタ素子を、バイポーラトランジスタ１２により構成した例である。
【００７２】
シリコン基板１に埋め込みｎ＋層１０を形成し、その埋め込みｎ＋層１０上にエピ層１１を成長させ、そのエピ層１１上にコレクタ、ベース、エミッタからなるバイポーラトランジスタ１２を形成している。
【００７３】
発振回路に用いるトランジスタとしては、シリコンバイポーラトランジスタでも、シリコンＭＯＳトランジスタでも、シリコンゲルマニウム・ヘテロジャンクション・バイポーラトランジスタでも、その他シリコン基板上に形成できる高速トランジスタであれば構わない。用途や目的に応じて、最適なトランジスタを選べばよい。
【００７４】
また、回路素子１１１である容量素子としてのオンチップキャパシタンス３は、シリコン酸化膜等の誘電体層をポリシリコン層で挟み込んで形成されている。
【００７５】
しかし、容量素子は、このような形成方法に限るものではなく、ＭＯＳ容量や、さらにメタル間に挟んで形成したり、表面マイクロマシニング技術を用いて形成してもよい。
【００７６】
また、回路素子１１１である抵抗素子としてのポリシリコン抵抗２４は、シリコン酸化膜上にポリシリコンを成膜し、その後、所定の抵抗率になるようにドーズ量を調節してドーパントをイオン注入で打ち込み、アニールをかけた後、パターンの形成を行う。レイアウト時にそのパターンの長さおよび幅を調節することにより、所望の抵抗値を得ることができる。
【００７７】
＜レイアウト＞
図６は、図５の薄膜バルク弾性波発振器１００のレイアウトの１例を示す。
【００７８】
本例では、複数に分割した薄膜バルク弾性波共振子２１の一部を、他の回路素子、例えばポリシリコン抵抗２４の直上に配置して構成した場合の１例である。図６のレイアウト上でトランジスタ部（インバータ）２２の下側に配置されている２個の共振子は、ポリシリコン抵抗２４と上下に重ねて配置されている。その他のレイアウトの基本的な構成は、前述した図２のレイアウトの例と同様である。
【００７９】
このように配置することにより、チップ面積を小さくして、小型で、コスト競争力のある薄膜バルク弾性波発振器を作製することができる。
【００８０】
［第３の例］
本発明の第３の実施の形態を、図７〜図８に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００８１】
＜電圧可変発振器＞
図７は、薄膜バルク弾性波電圧可変発振器２００の構成の１例を示す。
【００８２】
薄膜バルク弾性波電圧可変発振器２００は、前述した図１の薄膜バルク弾性波発振器１００と同様に、トランジスタ素子としてＭＯＳトランジスタ２を用いて構成されているが、以下、図１の構成と異なる部分について説明する。
【００８３】
本例では、容量素子として、可変容量素子を用いる。
【００８４】
ここでは、可変容量素子として、ＭＯＳバラクタにより構成した例を示す。ＭＯＳバラクタは、ゲート酸化膜を挟んで、印加バイアスによりゲートと基板１との間の容量が変化することを利用した素子である。
【００８５】
可変容量素子としては、ＭＯＳバラクタに限定されるものではなく、ダイオードバラクタにより構成したり、表面マイクロマシニング技術を用いて作製された可変容量素子を用いてもよい。
【００８６】
＜回路例＞
図８は、図７の薄膜バルク弾性波電圧可変発振器２００の回路構成の１例を示す。
【００８７】
薄膜バルク弾性波電圧可変発振器２００は、前述した図３とほぼ同じ構成であるが、キャパシタの代わりに、電圧可変容量素子としてのバラクタ１９（例えば、図７のＭＯＳバラクタ２０等）を接続する。
【００８８】
電圧制御によって、バラクタ１９のキャパシタンス値が変わると、発振周波数がこのキャパシタンス値によりシフトすることを利用して、電圧で周波数を制御することが可能な発振器を作成できる。
【００８９】
また、図８の回路には含まれていないが、薄膜バルク弾性波共振子１５に直列にオンチップインダクタを接続することにより、可変周波数の範囲を一段と広げることができる。ただし、オンチップインダクタのＱ値は低いので、発振の純度が低下してしまうという点を留意する必要がある。
【００９０】
［第４の例］
本発明の第４の実施の形態を、図９に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００９１】
＜電圧可変発振器＞
図９は、前述した第３の例の図７に示した薄膜バルク弾性波発振器２００の変形例を示す。
【００９２】
薄膜バルク弾性波電圧可変発振器２００は、前述した図７の薄膜バルク弾性波発振器２００と同様に、可変容量素子（例えば、図７のＭＯＳバラクタ２０、図８のバラクタ１９等）を用いて構成されているが、以下、図７の構成と異なる部分について説明する。
【００９３】
本例では、トランジスタ素子として、前述した第２の例の図５に示したようなバイポーラトランジスタ１２を用いる。
【００９４】
このような構成により、第３の例と同様に電圧で周波数を制御することが可能な発振器を、バイポーラトランジスタ１２を用いて作成できる。
【００９５】
［第５の例］
本発明の第５の実施の形態を、図１０〜図１２に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００９６】
本例は、複数の薄膜バルク弾性波共振子を並列接続した回路の例である。
【００９７】
以下の説明では、薄膜バルク弾性波共振子として電圧可変可能な薄膜バルク弾性波電圧可変発振器を用い、容量素子として可変容量素子を用いた回路を例に挙げる。
【００９８】
図１０は、薄膜バルク弾性波電圧可変発振器３００の回路構成の１例を示す。
【００９９】
薄膜バルク弾性波電圧可変発振器３００は、複数の薄膜バルク弾性波共振子４２が並列接続されている。
【０１００】
各薄膜バルク弾性波共振子４２は、前述した第１の例ないし第３の例と同様な構成であり、例えば、図３の薄膜バルク弾性波共振子１５（図１の薄膜バルク弾性波共振子１３１）と同様に構成することができる。
【０１０１】
容量素子は、前述した第３の例と同様に、可変容量素子２０（例えば、図７のＭＯＳバラクタ２０、図８のバラクタ１９等）を用いて構成されている。
【０１０２】
なお、その他の構成として、インバータ１３、抵抗１４は、前述した図３の薄膜バルク弾性波発振器１００と同様である。
【０１０３】
＜可変周波数範囲の拡大化＞
薄膜バルク弾性波共振子４２を用いて、可変周波数範囲の拡大化を図ることができる理由について説明する。
【０１０４】
図１１は、薄膜バルク弾性波共振子４２の等価回路を模式的に示す。
３７は、直列共振インダクタンスＬｍである。
３８は、直列共振キャパシタンスＣｍである。
３９は、直列共振抵抗Ｒｍである。
４０は、並列共振キャパシタンスＣＯである。
４１は、並列共振抵抗ＲＯである。
【０１０５】
図１１に示した薄膜バルク弾性波共振子４２の等価回路は、修正バターワース・ファン・ダイクモデルと呼ばれる。
【０１０６】
一般に、電圧可変発振器の特性に関しては、発振の立ち上がりが早いこと、低消費電力、耐プッシング性等用途に応じて様々な要求がある。その中でも、以下の２種類の要求が重要となる。
【０１０７】
第１の要求は、可変周波数範囲は狭くてもよいが、薄膜バルク弾性波共振子のＱ値を上げ、高い純度の発振を提供することである。
【０１０８】
Ｑ値は、等価回路の直列共振インダクタンスＬｍ、直列共振キャパシタンスＣｍ、直列共振抵抗Ｒｍを用いると、数式１のように表される。
【０１０９】
【数１】
【０１１０】
この場合には、Ｒｍの値を小さくできる範囲でＣｍを小さくＬｍを大きくすることが効果的になる。Ｃｍは共振子面積と電気機械結合定数に比例するので、共振子の面積を大きくする必要はない。
【０１１１】
第２の要求は、薄膜バルク弾性波共振子４２のＱ値は余り上げる必要は無いが、可変周波数範囲を広げたいというものである。
【０１１２】
この場合には、薄膜バルク弾性波共振子４２の共振周波数ｆｒ、有効電気機械結合定数Ｋｅｆｆ２、並列共振キャパシタンスＣ０、２個のバラクタを直列接続した場合の最大キャパシタンスＣＬｍａｘ、最小キャパシタンスＣＬｍｉｎを用いると、可変周波数Δｆは、数式２のように近似的に表せる。
【０１１３】
【数２】
【０１１４】
この数式２から、有効電気機械結合定数Ｋｅｆｆ２を大きく、最大キャパシタンスＣＬｍａｘをできるだけ大きく、最小キャパシタンスＣＬminをできるだけ小さくする方が良いことが理解できるが、さらに薄膜バルク弾性波共振子４２の並列共振キャパシタンスＣ０が小さすぎると、分子を小さくするので可変周波数幅は小さくなり、大きすぎると、Ｃ０／（Ｃ０＊Ｃ０）で分母が大きくなるので可変周波数幅が小さくなり、Ｃ０値に関しては最適値が存在する。
【０１１５】
図１２は、並列共振キャパシタンスＣ０の値と、可変周波数幅Δｆとの関係の１例を示す。
【０１１６】
可変周波数幅の極大値をとるＣ０値は、数式２でΔｆをＣ０で偏微分して０になる値を求めることにより、数式３が得られる。
【０１１７】
【数３】
【０１１８】
薄膜バルク弾性波電圧可変発振器３００が広いチューニング範囲を得るために好ましいＣ０値の範囲は、低Ｃ０値側は最大チューニング範囲の半分のチューニング範囲となるＣ０ｍａｘの７分の１、高Ｃ０値側は面積が増加してしまう不利な点を加味して最大チューニング範囲の４分の３のチューニング範囲となるＣ０ｍａｘの３倍までの範囲と考えられる。
【０１１９】
電極の効果があるので近似的ではあるが、Ｃ０値と薄膜バルク弾性波共振子４２との面積は、数式４のような比例関係にある。
【０１２０】
【数４】
【０１２１】
ここで、Ｓは薄膜バルク弾性波共振の面積、ｖｐｉｅｚｏは圧電体薄膜内のバルク弾性波速度、εｒは圧電体の比誘電率、ε０は真空の誘電率、ｆｒは共振周波数を表す。
【０１２２】
【数５】
【０１２３】
【数６】
【０１２４】
発振回路の可変容量の最大キャパシタンスをＣＬｍａｘ、最小キャパシタンスをＣＬｍｉｎとして得られた数式５のＳｍｉｎと、数式６のＳｍａｘの範囲に収まるように、薄膜バルク弾性波共振子４２をレイアウトすることによって、幅広いチューニング範囲を持つ薄膜バルク弾性波電圧可変発振器３００が得られる。
【０１２５】
発振させたい周波数と圧電体材料にもよるが、広い可変周波数にしようとすると、Ｃ０が大きい薄膜バルク弾性波共振子が必要になる。
【０１２６】
共振子の面積を広げることによって、１個の共振子のみからなる回路構成でもその様な共振子を作製することは可能で選択肢の１つの方法と考えられる。
【０１２７】
しかし、本例の図１０に示した回路のように、複数個の薄膜バルク弾性波共振子４２を作製し、これら複数個の共振子を並列に接続することによって、Ｃ０値を増加したことと等価な効果を得ることが可能である。
【０１２８】
従って、複数個の薄膜バルク弾性波共振子４２を並列接続することによって、レイアウト上の自由度を向上させ、所望とする回路作製を実現するための選択肢を多様化することができる。
【０１２９】
図１０の回路において共振子の数がＮ個の場合、寄生成分を除くと、１個の共振子の場合と比較して、並列共振キャパシタンスＣ０はＮ倍、直列共振キャパシタンスＣｍはＮ倍、直列共振インダクタンスＬｍは１／Ｎ倍になる。
【０１３０】
１個の共振子の面積は、数式５と数式６の範囲で定めた共振子面積の１／Ｎのサイズでも、共振子をＮ個並列に接続することにより、中心周波数を保ったまま、可変周波数範囲を拡大した薄膜バルク弾性波電圧可変発振器３００を作製できる。
【０１３１】
このような回路構成が薄膜バルク弾性波発振器に最適なのは、１個の共振子を作製する場合でも、複数の共振子を作製する場合でも、プロセス工程数は変わらず、レイアウトの変更だけでよいことから判断すると、この複数の共振子に分けて並列接続する回路構成は、結晶から切り出す共振子の場合とは異なる薄膜バルク弾性波発振器の特徴の１つである。
【０１３２】
また、複数の共振子に分けて並列接続する回路構成のもう１つの特徴は、前述した第１の例で説明したように回路部の上に共振子を置く場合にも有効になる。
【０１３３】
薄膜バルク弾性波共振子からの機械振動や、共振子の電極の電位変化が容量結合を通して位相ノイズ等の発振特性に影響を与える可能性があるが、その影響を受け難い回路が広い範囲で存在することは少なく、いくつかの部分に分かれて存在することが多い。
【０１３４】
このような場合にも、適切なサイズに分割した共振子を適切な場所に配置することによって、チップの面積を小型化する有効な手段となる。
【０１３５】
例えば、図３、図８、図１０の各回路の場合には、薄膜バルク弾性波共振子と共にフィードバックループを形成するキャパシタンスや、バラクタを避けるのが好ましい。
【０１３６】
［第６の例］
本発明の第６の実施の形態を、図１３〜図１５に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１３７】
＜回路例＞
本例は、薄膜バルク弾性波共振子の２つの電極部に容量素子をそれぞれ接続する場合において、一方の容量素子の容量値又は素子数に対して、他方の容量素子の容量値又は素子数を非対称にして構成した例である。
【０１３８】
図１３は、薄膜バルク弾性波発振器４００の回路構成の１例を示す。
【０１３９】
薄膜バルク弾性波発振器４００の基本的な構成は、前述した図３の回路と同様であり、以下、異なる部分について説明する。
１５は、薄膜バルク弾性波共振子（図１の薄膜バルク弾性波共振子１３１）である。
１９は、電圧可変容量素子である。
４４は、寄生容量成分である。
【０１４０】
（非対称回路の特性）
通常は電圧可変容量を大きくすることが、可変周波数範囲を広げる上で有効な手段であるが、高周波数領域の発振器においては、一概にその方向が好ましいとも言えない。
【０１４１】
前述した図３の回路構成において、負性抵抗（インバータと電圧可変容量を含めた回路の複素インピーダンスの実部）は、数式７の様に表せる。
【０１４２】
【数７】
【０１４３】
ここで、ｇｍはインバータに用いたトランジスタの相互コンダクタンス、Ｃ１，Ｃ２は薄膜バルク弾性波共振子の左端と右端にそれぞれ接続した電圧可変容量素子の容量値、ｒ１，ｒ２はそれぞれ電圧可変容量素子の寄生抵抗を表す。
【０１４４】
負性抵抗がゼロを越えて正の抵抗になると発振は生じない。また、負性抵抗値が負であっても、数Ωまで低下した場合には発振の立ち上りに時間が長くかかる、若しくは安定に発振しなくなる等の問題が生ずる。
【０１４５】
周波数が高くなると数式７の第４項の分母が大きくなり、また、トランジスタの相互コンダクタンスが低下するので、負性抵抗値が負の大きな値を保てなくなり、減少する。
【０１４６】
このようなトランジスタの遮断周波数で制限される周波数領域において可変周波数範囲を広げる場合には、電圧可変容量素子よりもむしろ負性抵抗値で発振周波数範囲が制限されるので、電圧可変容量素子の寄生抵抗ｒ１やｒ２を小さくする、又は、Ｃ１又はＣ２を小さくすることにより、却って発振周波数の上限を高周波数側に伸ばして、周波数の可変範囲を大きくすることができる。
【０１４７】
電圧可変容量素子１９を複数個接続した場合には、薄膜バルク弾性波共振子１５の片側の電極に接続される電圧可変容量素子の数を減らすか、又は、図１３の例に示すように、インバータ入力側の電圧可変容量素子１９を省いてしまうと、片側の配線部分の寄生抵抗が無くなり、インバータ入力側のキャパシタンスは寄生容量成分だけになる。
【０１４８】
これにより、Ｃ１の値が大幅に小さくなり、負性抵抗は高い周波数まで大きい値を維持できるようになり、発振可能な周波数範囲を高周波まで持っていくことができる。これは発振器の負荷容量を小さくすることで発振周波数をより高い周波数まで拡大できる構成例である。ＭＯＳトランジスタのゲート抵抗が影響し始める周波数領域では対称性を維持しつつある程度の発振余裕を保つことは難しいが（Ｃ１、Ｃ２の負荷容量をともに小にして対称性を保持）、本方法によれば比較的容易に実現できる。このような非対称な回路の特性をシミュレーションによって確認したものを、以下の図１４と図１５に示す。
【０１４９】
図１４は、薄膜バルク弾性波共振子１５に接続するＭＯＳ型電圧可変容量素子に３Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す。
【０１５０】
図１５は、薄膜バルク弾性波共振子１５に接続するＭＯＳ型電圧可変容量素子に０Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す。
【０１５１】
図１４および図１５は、図１３の回路において、インバータ１３をＮＭＯＳとＰＭＯＳのトランジスタ、電圧可変容量素子１９をＭＯＳバラクタによって構成した例である。
【０１５２】
薄膜バルク共振子の両端にＭＯＳバラクタを接続した場合と、片側（出力側）だけにＭＯＳバラクタを接続した場合の比較を行っている。
【０１５３】
ＭＯＳバラクタを省いた場合には、ＭＯＳトランジスタの寄生容量分だけが残る。このシミュレーションでは、この寄生容量はＭＯＳバラクタの最小容量の約１／３０と見積もっている。
【０１５４】
図１４は、ＭＯＳバラクタに３Ｖを印加した場合、図１５は、ＭＯＳバラクタに０Ｖ印加した場合であり、横軸は周波数（ＧＨｚ）、縦軸は発振器の負性抵抗（Ω）である。
【０１５５】
破線４５は、通常のＭＯＳバラクタを共振子の両端に接続した場合の従来例である。実線４６は、片側だけにＭＯＳバラクタを接続した場合の本発明の例である。
【０１５６】
前者４５の従来例場合は、８００ＭＨｚを越えるところで、負性抵抗値が低下してしまい、安定な発振が難しくなる。これに対して、後者４６の本発明の場合は、２．５ＧＨｚ近くまで負性抵抗が維持できることがわかる。
【０１５７】
薄膜バルク弾性波発振器４００は、１ＧＨｚ以上の高周波数領域で発振できることが特徴の１つなので、プロセス（最小ゲート長）を変更せずに、４６の本発明のように、負性抵抗を高周波側に伸ばすことができることは、実際に設計する場合において大変有用なことである。
【０１５８】
［第７の例］
本発明の第７の実施の形態を、図１６〜図２１に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１５９】
本例は、第１の例〜第６の例で説明した薄膜バルク弾性波発振器１００〜４００の製造方法を説明する例である。
【０１６０】
＜製法の概要＞
図１６は、本発明の薄膜バルク弾性波発振器１００〜４００を作製するための製造方法の概要を示す。
【０１６１】
ここでは、図１の薄膜バルク弾性波発振器１００を用いて説明する。
【０１６２】
ステップＳ１では、基板１上に、少なくともトランジスタ素子２および容量素子３を含む回路素子１１１からなる回路素子部１１０を形成する。
【０１６３】
ステップＳ２では、回路素子部１１０の上部に、高音響インピーダンス材料で構成される薄膜５ａと低音響インピーダンス材料で構成される薄膜５ｂとを交互に積み重ねることによって構成された音響ミラー層１２１を有する音響ミラー部１２０を形成する。
【０１６４】
ステップＳ３では、音響ミラー部１２０の音響ミラー層１２１が形成された領域の直上に、圧電体薄膜７と、圧電体薄膜７を上下方向から挟む２つの上下電極８，６とからなる薄膜バルク弾性波共振子１３１を形成し、薄膜バルク弾性波共振子１３１を音響ミラー層１２１を介して基板１側の回路素子１１１に対して音響的に分離することによって共振子部１３０を構成する。
【０１６５】
ステップＳ４では、回路素子部１１０の回路素子１１１と、共振子部１３０の薄膜バルク弾性波共振子１３１とを電気的に配線接続する。また、多くの場合薄膜バルク弾性波共振子１３１の少なくとも一方の電極８又は６に、容量素子３を接続する。
【０１６６】
これにより、図１の薄膜バルク弾性波発振器１００を作製することができる。
【０１６７】
＜製造例＞
以下、微細加工技術および薄膜形成技術を用いて、薄膜バルク弾性波発振器を製造する例について説明する。
【０１６８】
図１７は、図１６の製造方法を製造工程毎に詳細に説明したフローチャートである。
【０１６９】
図１８〜図２１は、図１７の製造プロセスに対応した薄膜バルク弾性波発振器１００の断面構造を示す説明図である。この場合、製造プロセスは、ＭＯＳプロセスでもバイポーラプロセスでも構わないが、ここではＭＯＳプロセスの例を挙げて説明する。
【０１７０】
（回路素子部）
回路素子部１１０の作製について説明する。
回路素子部１１０の作製は、図１７のステップＳ１０〜ステップＳ２０に従って行う。
ステップＳ１０〜ステップＳ１２では、シリコン基板１上に素子分離形成領域を形成した後、Ｐウェル、Ｎウェルを形成する。
ステップＳ１３〜ステップＳ１４では、ゲート酸化膜を形成し、ポリシリコンのゲートを形成する。
ステップＳ１５〜ステップ１６では、キャパシタンス３、ＬＤＤを形成する。
ステップＳ１７〜ステップ１９では、ソース・ドレインの拡散層を形成し、シリサイド化の処理を行い、トランジスタ２の配線層を形成する。
ステップＳ２０では、配線層上の表面平坦化を行う。
【０１７１】
図１８は、回路素子部１１０の表面平坦化時の断面図である。
【０１７２】
２７はメタル配線層、２８はシリコン酸化膜の層間膜で、２８をＣＭＰ（化学機械的研磨法）で平坦化する。
薄膜バルク弾性波共振子１３１を形成する際に、下地の平坦性は重要なので、犠牲シリコン酸化膜厚みとＣＭＰの研磨厚みを調整して０．１〜０．２μ程度までの平坦性を実現することが望ましい。
【０１７３】
（音響ミラー部）
音響ミラー部１２０の作製について説明する。
【０１７４】
音響ミラー部１２０の作製は、図１７のステップＳ２１〜ステップＳ２２に従って行う。
ステップＳ２１では、音響ミラー層１２１を形成する。
ステップＳ２２では、音響ミラー層１２１上の表面平坦化を行う。
【０１７５】
図１９は、音響ミラー層１２１の形成時の断面図を示す。
【０１７６】
２９が高音響インピーダンス材料で構成される薄膜（５ａ）、３０が低音響インピーダンス材料で構成される薄膜（５ｂ）を表す。両者共にその材質固有の音響波速度があるが、中心周波数の１／４波長程度の厚みでそれぞれの層を形成する。
【０１７７】
高音響インピーダンス材料で構成される薄膜２９と低音響インピーダンス材料で構成される薄膜３０とを交互に積み重ねることによって、特定の周波数帯域の音響波を効率良く反射させることができる。
【０１７８】
低音響インピーダンス材料で構成される薄膜３０は、現状ではシリコン酸化膜が最も適している。高音響インピーダンス材料で構成される薄膜２９は、いくつか候補があり、タングステン、窒化アルミニウム、酸化タンタル等の密度が高く硬めの材料が適している。
【０１７９】
高音響インピーダンス層は、コンタクト部を除きウエハ全面に形成する場合と、エッチングでパターンを形成しながら形成する場合がある。
【０１８０】
図１９の例では、共振子と発振回路とを配線で結ぶ際に邪魔にならないように、共振子を形成する部分にだけ、音響ミラー層１２１を形成している。
【０１８１】
この例では、平坦化してから音響ミラー層１２１を形成しているが、それに加えて下部電極６の形成直前に平坦化を行うことも有効な方法である。
【０１８２】
（共振子部）
共振子部１３０の作製について説明する。
共振子部１３０の作製は、図１７のステップＳ２３〜ステップＳ２７に従って行う。
ステップＳ２３では、下部電極６を成膜する。
ステップＳ２４では、下部電極６のパターンを形成する。
ステップＳ２５では、圧電体薄膜７を成膜する。
ステップＳ２６では、上部電極８を成膜する。
ステップＳ２７では、上部電極８、圧電体薄膜７のパターンを形成する。
【０１８３】
図２０は、圧電体層の形成時の断面図を示す。
【０１８４】
３１は下部電極、３２は圧電体薄膜を示す。下部電極３１は、前述したように白金、モリブデン、アルミニウム、ルテニウム、タングステン等を使うことができる。スパッタ等の薄膜堆積法を用いてウェハ全面に堆積した後に、リソグラフィー技術を用いてパターン形成をする。
【０１８５】
下部電極３１は、圧電体薄膜３２の成膜の際の下地となり、圧電体薄膜３２の品質に大きな影響を与えるので、適切な材料と条件を選択する必要がある。圧電体薄膜３２が窒化アルミニウムの場合、アルミニウムターゲットをスパッタして、同時にプラズマ中に窒素を導入して活性化させ、両者をウェハ上で反応させる反応性プラズマスパッタリング法により、ｃ軸方向に結晶性が良く、特性の良い窒化アルミニウム薄膜を成長させることができる。
【０１８６】
（配線部）
配線部の作製について説明する。
【０１８７】
配線部の作製は、図１７のステップＳ２８に従って行う。
【０１８８】
ステップＳ２８では、回路素子部１１０のトランジスタ部と、共振子部１３０との配線を行う。
【０１８９】
図２１は、共振子部１３０とトランジスタ部を結ぶ配線工程の断面図を示す。
【０１９０】
３３は、上部電極である。圧電体薄膜３２を形成した後、その上に上部電極３３を形成する。
【０１９１】
材料はアルミニウム又は耐エレクトロマイグレーション性を向上させる為の添加物を含んだアルミニウム合金が望ましいが、他にモリブデン等を使用することもできる。上部電極３３を形成後、リソグラフィー技術を用いてパターン形成を行う。
【０１９２】
図２１の例では、このタイミングで圧電体薄膜３２のエッチング、および、メタル配線層と接続をするためのホールを開けるためのシリコン酸化膜エッチングを行う。共振子部１３０の上部電極３３を保護層３４で覆った後、厚いアルミニウム配線層３５を全面に堆積する。
【０１９３】
次に、フォトレジスト３６で残す部分を保護した上で、エッチングで配線不要部を除去する。これにより、最終的に共振子―トランジスタ回路間の配線を形成し、保護層３４を除去する。
【０１９４】
以上の工程により、共振子部１３０をトランジスタ部からなる回路素子部１１０と同一基板１に形成し、その間を配線接続することによって、アクティブ素子等の回路素子を動作させることが可能になる。
【０１９５】
［第８の例］
本発明の第８の実施の形態を、図２２基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１９６】
本例は、薄膜バルク弾性波共振子が複数個からなる場合において、該各薄膜バルク弾性波共振子が互いに異なる共振周波数を持つ場合の例である。
【０１９７】
前述した第１の例〜第７の例は、複数の共振子（薄膜バルク弾性波共振子１３１）の共振周波数が同一の場合について述べてきた。
【０１９８】
しかし、図２２に示すように、上部電極３３の上に共振周波数のシフトを惹き起こす為の部材４３、例えばシリコン酸化膜を成膜するステップと、その材料をフォトレジスト３６を用いて選択的にエッチングするステップを追加することによって、共振周波数をシフトした共振子を得ることができる。
【０１９９】
このように異なる共振周波数の共振子をトランジスタで構成される選択スイッチと接続して回路内で切り替える、又は組み合わせることによって、広帯域化した発振器を構成することも可能になる。
【０２００】
以上の例以外にも、複数の共振子を別の目的で使用することも可能である。その場合にも、素子の配置を工夫することによって、小型化が可能になる。
【０２０１】
［第９の例］
本発明の第９の実施の形態について説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０２０２】
本例は、半導体基板上の集積回路の一部として、前述した第１の例〜第８の例の薄膜バルク弾性波発振器を構成した場合の例である。
【０２０３】
前述した第１の例〜第８の例では、薄膜バルク弾性波発振器１００、および、薄膜バルク弾性波電圧可変発振器２００，３００，４００について述べてきたが、これらの回路は、他の半導体集積回路と接続して使われる場合もあれば、他の半導体集積回路と同時に一体的に製造された方が好ましい場合も多い。
【０２０４】
前述した第７の例および第８の例で説明した方法は、単体の薄膜バルク弾性波発振器１００、および、薄膜バルク弾性波電圧可変発振器２００，３００，４００だけでなく、その一部に薄膜バルク弾性波発振器１００、および、薄膜バルク弾性波電圧可変発振器２００，３００，４００を含む半導体集積回路に対しても同様に有効である。
【図面の簡単な説明】
【０２０５】
【図１】本発明の第１の実施の形態である、薄膜バルク弾性波発振器の構造の１例を示す断面図である。
【図２】薄膜バルク弾性波共振子と周波数調整用容量素子とを離間したレイアウトの１例を示す平面図である。
【図３】薄膜バルク弾性波発振器の回路構成の１例を示す回路図である。
【図４】薄膜バルク弾性波共振子のアドミッタンスの周波数特性の１例を示す説明図である。
【図５】本発明の第２の実施の形態である、薄膜バルク弾性波発振器の構造の１例を示す断面図である。
【図６】複数に分割した薄膜バルク弾性波共振子を他の素子上に配置したレイアウトの１例を示す平面図である。
【図７】本発明の第３の実施の形態である、薄膜バルク弾性波電圧可変発振器の構造の１例を示す断面図である。
【図８】薄膜バルク弾性波電圧可変発振器の回路構成の１例を示す回路図である。
【図９】本発明の第４の実施の形態である、薄膜バルク弾性波電圧可変発振器の構造の１例を示す断面図である。
【図１０】本発明の第５の実施の形態である、並列に接続した薄膜バルク弾性波発振器の回路構成の１例を示す回路図である。
【図１１】薄膜バルク弾性波の等価回路を示す回路図である。
【図１２】可変周波数範囲と並列共振キャパシタンスの関係の１例を示す説明図である。
【図１３】本発明の第６の実施の形態である、薄膜バルク弾性波共振子の片側の電圧可変容量素子を省いた薄膜バルク弾性波発振器の１例を示す回路図である。
【図１４】薄膜バルク弾性波共振子に接続するＭＯＳ型電圧可変容量素子に３Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す説明図である。
【図１５】薄膜バルク弾性波共振子に接続するＭＯＳ型電圧可変容量素子に０Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す説明図である。
【図１６】本発明の第７の実施の形態である、薄膜バルク弾性波発振器の製造方法の概略を示すフローチャートである。
【図１７】薄膜バルク弾性波発振器の製造工程を示すフローチャートである。
【図１８】回路素子部の表面平坦化時の製造工程を示す断面図である。
【図１９】音響ミラー形成時の製造工程を示す断面図である。
【図２０】圧電体層形成時の製造工程を示す断面図である。
【図２１】配線工程時の製造工程を示す断面図である。
【図２２】本発明の第８の実施の形態である、共振周波数をシフトするための製造工程の１例を示す断面図である。
【符号の説明】
【０２０６】
１ シリコン基板
２ トランジスタ部（ＭＯＳトランジスタ）
３ キャパシタンス部
４ トランジスタ間メタル配線層
５ａ 高音響インピーダンス材料で構成される薄膜
５ｂ 低音響インピーダンス材料で構成される薄膜
６ 下部電極
７ 圧電体薄膜
８ 上部電極
９ 共振子―トランジスタ間メタル配線層
１０ ｎ＋埋め込み層
１１ エピ成長層
１２ トランジスタ部（バイポーラトランジスタ）
１３ インバータ増幅回路（負性抵抗部）
１４ 抵抗
１５ 薄膜バルク弾性波共振子
１６ キャパシタンス
１７ 共振点
１８ 反共振点
１９ 電圧可変容量素子
２０ 電圧可変容量素子（ＭＯＳバラクタ）
２１ 薄膜バルク弾性波共振子
２２ インバータ用トランジスタ領域
２３ キャパシタンス
２４ ポリシリコン抵抗
２５ 出力ドライバー等の周辺回路
２６ 電源／ＧＮＤ／出力パッド及び静電破壊防止回路
２７ メタル配線層
２８ 酸化シリコン層間膜
２９ 高音響インピーダンス層
３０ 低音響インピーダンス層
３１ 下部電極
３２ 圧電体薄膜
３３ 上部電極
３４ 上部電極保護層
３５ 共振子―トランジスタ間配線層
３６ フォトレジスト
３７ 直列共振インダクタンス
３８ 直列共振キャパシタンス
３９ 直列共振抵抗
４０ 並列共振キャパシタンス
４１ 並列共振抵抗
４２ 複数の薄膜バルク弾性波共振子の並列接続
４３ 共振周波数をシフトするために付加した膜
４４ 寄生容量成分
４５ 両側にＭＯＳバラクタを接続した場合の特性曲線（破線）
４６ 片側だけにＭＯＳバラクタを接続した場合の特性曲線（実線）
１００ 薄膜バルク弾性波発振器
１１０ 回路素子部
１１１ 回路素子
１２０ 音響ミラー部
１２１ 音響ミラー層
１３０ 共振子部
１３１ 薄膜バルク弾性波共振子
２００，３００，４００ 薄膜バルク弾性波電圧可変発振器
【技術分野】
【０００１】
本発明は、薄膜バルク弾性波発振器、および、その製造方法に関し、特に、トランジスタ等のアクティブ素子と薄膜バルク弾性波共振子を同一基板上に集積した高周波発振器、電圧可変高周波発振器、およびそれらの発振器を内部に含む半導体集積回路、および、その製造方法に関する。
【背景技術】
【０００２】
発振器は、様々な装置又は回路において、クロック源、周波数変換用局部発振器、その他の用途で頻繁に使用される素子である。
【０００３】
最も精度の良い発振源を必要とする時計や携帯電話の用途には、水晶を用いた発振器が使われている。水晶振動子は、結晶成長した後に特定の角度で結晶面をカットした後電極を両面に蒸着して作成する。振動子の厚みや形状で周波数が決まること、および水晶中音響波の速度が比較的遅いため、現在の技術では高周波領域では、１５５ＭＨｚ程度の周波数を発生することが上限となっている。
【０００４】
低周波から高周波まで広い周波数範囲で発振させることが可能な発振器として、インダクタとキャパシタを用いたＬＣ発振器、および抵抗とキャパシタを用いたＲＣ発振器が、様々な回路・用途で使われている。ただし、これらの発振器は、発振の周波数純度や温度安定性が悪く、用途によっては充分な性能が出せないことも多い。
【０００５】
数１００ｋＨｚ帯から数１０ＭＨｚにかけて水晶振動子程の精度は必要としないが広範囲の同調ができて、ＬＣ発振器やＲＣ発振器よりも周波数純度が高い発振を得るために、ＰＺＴ等の強誘電体材料を用いたセラミック発振器が使われている。
【０００６】
また、数１００ＭＨｚ帯から１ＧＨｚにかけての高周波領域で周波数純度の高い発振を得る場合には、ＳＡＷ振動子を用いた発振器が使われる。
【０００７】
さらに、高い周波数のＧＨｚ帯では、誘電体共振子や同軸線路、マイクロストリップ線路で構成する共振器を用いた発振器が使われている。誘電体や線路を用いた発振器はサイズを小型化することが難しく、また、ＬＣ発振器を除いてシリコン基板上にトランジスタ回路と一緒に作りこむことは難しい。
【０００８】
【特許文献１】米国特許５，０７５，６４１号明細書
【非特許文献１】ＩＥＥＥ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ， Ｖｏｌ．２，２００３，ｐ７１７−７２０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、薄膜堆積技術の進歩により、結晶性の良い圧電材料薄膜を成長させることが可能になってきた。この技術を用いて高周波の薄膜バルク弾性波フィルタ及び薄膜バルク弾性波デュプレクサ（分波器）が作製されている。
【００１０】
非特許文献１は、アクティブ素子と共振子は別々に作製された後にアルミ基板上で接続して、２ＧＨｚで実際に発振することが観測されている例である。
【００１１】
特許文献１に記載されているように、発振器についても、アクティブ素子と薄膜バルク弾性波共振子を同一基板に作りこんだ発振器が提案されている。
【００１２】
しかし、薄膜バルク弾性波共振子の下側を、裏面からのエッチングで削り中空にしている為構造上脆くて信頼性の確保が難しい点、製造する上で歩留まり向上が難しい点、発振器にとって有害なスプリアス振動を生じやすい点、共振器の下には配線も含めて何も配置できない点、といった欠点がある。
【００１３】
そこで、本発明の目的は、集積化・小型化が可能で、信頼性の高い、薄膜バルク弾性波発振器、および、その製造方法を提供することにある。
【００１４】
また、本発明の他の目的は、数１００ＭＨｚから１０ＧＨｚ付近までの高周波帯において、外付け振動子が不要で、周波数純度が高い、薄膜バルク弾性波発振器、および、その製造方法を提供することにある。
【００１５】
さらに、本発明の他の目的は、広い周波数可変範囲をもつことが可能な、薄膜バルク弾性波発振器、および、その製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、薄膜バルク弾性波発振器であって、基板上に、少なくともトランジスタ素子および容量素子を含む回路素子が形成された回路素子部と、該回路素子部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とが交互に積み重ねることによって音響ミラー層が形成された音響ミラー部と、前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子が形成され、かつ、該薄膜バルク弾性波共振子は前記音響ミラー層を介して前記基板側の前記回路素子に対して音響的に分離して構成された共振子部とを具え、前記回路素子部の前記回路素子と、前記共振部の前記薄膜バルク弾性波共振子とを電気的に配線接続することによって、薄膜バルク弾性波発振器を構成する。
【００１７】
前記容量素子は、前記薄膜バルク弾性波共振子の発振周波数を所定値に設定するための、固定容量素子又は可変容量素子としてもよい。
【００１８】
前記薄膜バルク弾性波共振子が１個又は複数個からなる場合において、該薄膜バルク弾性波共振子の総面積は、発振回路を構成する前記可変容量素子の容量値の最大値と最小値との積の平方根値に前記圧電体薄膜のバルク弾性波速度を積算し、該積算値を該圧電体薄膜の誘電率と共振周波数との積の２倍で除算した値の、７分の１から３倍までの範囲としてもよい。
【００１９】
前記圧電体薄膜は、窒化アルミニウムとしてもよい。
【００２０】
前記回路素子は、シリコンＭＯＳトランジスタ、シリコンバイポーラトランジスタ、又は、シリコンゲルマニウムトランジスタとしてもよい。
【００２１】
前記薄膜バルク弾性波共振子と前記容量素子との間の配線接続距離が、前記薄膜バルク弾性波共振子と前記トランジスタ素子との間の配線接続距離よりも長くなるように設定してもよい。
【００２２】
前記薄膜バルク弾性波共振子を複数個用い、該各薄膜バルク弾性波共振子を並列に接続してもよい。
【００２３】
前記各薄膜バルク弾性波共振子による機械的振動および容量結合の変化が発振周波数特性に影響を及ぼさない領域であって、該各薄膜バルク弾性波共振子が前記回路素子の直上に配設してもよい。
【００２４】
前記薄膜バルク弾性波共振子の前記２つの電極部に前記容量素子をそれぞれ接続する場合において、一方の容量素子の容量値又は素子数に対して、他方の容量素子の容量値又は素子数を非対称にしてもよい。
【００２５】
前記薄膜バルク弾性波共振子が複数個からなる場合において、該各薄膜バルク弾性波共振子が互いに異なる共振周波数を持ってもよい。
【００２６】
前記薄膜バルク弾性波共振子の少なくとも一方の前記電極部に、前記容量素子を接続してもよい。
【００２７】
半導体基板上の集積回路の一部としてもよい。 本発明は、微細加工技術および薄膜形成技術を用いて、薄膜バルク弾性波発振器を作製する製造方法であって、基板上に、少なくともトランジスタ素子および容量素子を含む回路素子からなる回路素子部を形成する工程と、前記回路素子部の上部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねることによって構成された音響ミラー層を有する音響ミラー部を形成する工程と、前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子を形成し、該薄膜バルク弾性波共振子を前記音響ミラー層を介して前記基板側の前記回路素子に対して音響的に分離することによって共振子部を構成する工程と、前記回路素子部の前記回路素子と、前記共振子部の前記薄膜バルク弾性波共振子とを電気的に配線接続する工程とを具えることによって、薄膜バルク弾性波発振器の製造方法を提供する。
【発明の効果】
【００２８】
本発明によれば、微細加工技術を用いて基板上にトランジスタやキャパシタンスの回路素子が形成された回路素子部と、回路素子部の上層であって該回路素子部とは音響的に分離された領域に高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねて構成された音響ミラー層と、該音響ミラー層の直上に薄膜形成技術を用いて形成された圧電体薄膜を上部電極層と下部電極層とで挟み込んだ構造とされかつ基板側と音響的に分離された薄膜バルク弾性波共振子とからなり、回路素子と薄膜バルク弾性波共振子とを微細加工技術を用いて配線接続することによって、発振回路と共振子とを同一基板上に作り込むようにしたので、集積化・小型化した使い易いワンチップ発振器および電圧可変発振器を作製することができる。
【００２９】
また、本発明によれば、数１００ＭＨｚから１０ＧＨｚ付近までの高周波数帯において、高い周波数純度の原発振が得られ、かつ、スプリアスが少なく信頼性の高い、発振器を作製することができる。
【００３０】
さらに、本発明によれば、分割して作製した複数の共振子を並列接続することにより、広帯域な周波数可変範囲をもつ薄膜バルク弾性波電圧可変発振器を作製することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図４に基づいて説明する。
＜断面構造＞
図１は、本発明に係る薄膜バルク弾性波発振器１００の構造の１例を示す。
【００３２】
薄膜バルク弾性波発振器１００は、基板１（ここでは、シリコン基板）上に回路素子１１１が形成された回路素子部１１０と、回路素子部１１０上に音響ミラー層１２１が形成された音響ミラー部１２０と、音響ミラー部１２０上に薄膜バルク弾性波共振子１３１が形成された共振子部１３０とに大別される。
【００３３】
以下、各部の構成について具体的に説明する。
【００３４】
（回路素子部）
回路素子部１１０には、シリコン基板１上に、少なくともトランジスタ素子および容量素子を含む回路素子１１１が形成されている。
【００３５】
本例では、シリコン基板１上に、トランジスタ２、キャパシタンス３、配線層４が形成されている。このシリコン基板１にはウェル２ａ構造が形成されており、ゲート酸化、ゲート形成を行い、その後、ソース・ドレイン形成を行うことによってトランジスタとしてのＭＯＳトランジスタ２を構成している。
【００３６】
（音響ミラー部）
音響ミラー部１２０は、回路素子部１１０の上部に位置している。ただし、図１の例では音響ミラー層１２１は、回路素子１１１が形成された領域の直上には当らない領域に対応して、高音響インピーダンス材料で構成される薄膜５ａと低音響インピーダンス材料で構成される薄膜５ｂとが交互に積み重ねることによって形成されている。この音響ミラー層１２１は、共振子の弾性波が基板１側に漏れるのを防ぐ役割を果たしており、その機能については後述する。
【００３７】
（共振部）
共振部１３０は、音響ミラー部１２０の音響ミラー層１２１が形成された領域の直上に、圧電体薄膜からなる圧電体層７と、下部電極６と、上部電極８とからなる薄膜バルク弾性波共振子１３１が形成されている。
【００３８】
この薄膜バルク弾性波共振子１３１は、音響ミラー層１２１を介して基板１及び該基板上の回路素子１１１に対して音響的に分離された構造となっている。
【００３９】
上部電極８の上側は、空気層の中空パッケージとすることにより、自由端として音響エネルギーを閉じ込めた構造となっている。また、下部電極６の下側は、音響ミラー層１２１を用いた反射構造によって弾性波を閉じ込める構造になっている。
【００４０】
圧電体層７の圧電体材料としては、窒化アルミニウム、酸化亜鉛が有用である。この２つの材料だけに限られる訳ではないが、特に、窒化アルミニウムが高周波数領域での低損失、温度特性、シリコン半導体素子の製造ラインに入れても問題無い材料であること等の理由で好ましい。
【００４１】
下部電極６は、白金、モリブデン、アルミニウム、ルテニウム、タングステン等の中から目的に応じて選択することができる。
【００４２】
上部電極８は、アルミニウム、モリブデン等の中から目的に応じて選択することができる。
【００４３】
（配線部）
回路素子部１１０の回路素子１１１と、共振部１３０の薄膜バルク弾性波共振子１３１とは、電気的に配線接続される。図１の例の場合、薄膜バルク弾性波共振子１３１の一方の電極部、すなわち下部電極６又は上部電極８には、容量素子としてのキャパシタンス３が接続される。
【００４４】
本例では、上部電極８の電極に、キャパシタンス３が接続されている場合の例である。
【００４５】
以上のようにして、シリコン基板１上に、薄膜バルク弾性波共振子１３１を形成して、基板側の回路素子１１１と共振子側の上下電極８，６とを配線接続した構造になっている。
【００４６】
＜レイアウト＞
図２は、図１の薄膜バルク弾性波発振器１００のレイアウトの１例を示す。
２１は、薄膜バルク弾性波共振子（図１の薄膜バルク弾性波共振子１３１）である。
２２は、インバータ（図１のトランジスタ２等からなる）である。
２３は、キャパシタンス（図１のキャパシタンス３等からなる）である。
２４は、ポリシリコン抵抗である。
２５，２６は、出力ドライバ等の周辺回路、および、電極用のパッドである。
【００４７】
薄膜バルク弾性波共振子２１およびキャパシタンス２３は、インバータ２２の近くに配置して、配線抵抗や寄生容量を小さくすることが好ましい。しかし、その一方で、周波数調整用のキャパシタンス２３は、薄膜バルク弾性波共振子２１による機械的振動や寄生容量を介した結合が干渉して位相雑音特性を悪化させることを避けることが必要である。
【００４８】
従って、キャパシタンス２３と薄膜バルク弾性波共振子２１との間の距離は、キャパシタンス２３とインバータ２２との間の距離に比べて長くとることが好ましい。
【００４９】
＜回路例＞
図３は、図１の薄膜バルク弾性波発振器１００の回路構成の１例を示す。
ここでは、水晶発振器でもよく使われる、ピアース発振回路を例に挙げる。
１３は、インバータ（図２のインバータ２２）であり、反転増幅を行う機能を持つ。
１４は、抵抗であり、増幅器のゲインの制御に用いる。
１５は、薄膜バルク弾性波共振子（図１の薄膜バルク弾性波共振子１３１）であり、出力側から特定成分だけを取り出し、入力側にフィードバックする役割を果たす。
１６は、キャパシタンス（図１のキャパシタンス３）である。
【００５０】
薄膜バルク弾性波共振子１５とキャパシタンス１６との作用により、フィードバック信号が１８０度位相反転する周波数において発振が成長していき、飽和値に達した後一定の安定した発振になる。
【００５１】
共振子又はインダクタとキャパシタを用いた発振回路の基本形としては、本例の他にも、コルピッツ発振回路、ハートレー発振回路、およびこれらの変形回路等を用いることができ、用途・目的に応じて使い分けることが可能である。
【００５２】
＜周波数依存性＞
図４は、図３に示す薄膜バルク弾性波発振器１００において、共振周波数近傍のアドミッタンスの周波数依存性を示す。
【００５３】
図４において、左側のアドミッタンス最大になる点１７が共振点であり、右側のアドミッタンスが最小、インピーダンスが最大となる点１８を反共振点という。
【００５４】
共振点１７と反共振点１８との間が、共振子がインダクタとして動作する領域になる。発振周波数は、主に共振子で決まるが、発振回路のキャパシタンスの影響でも発振周波数が変化する。
【００５５】
＜圧電効果＞
図１の薄膜バルク弾性波共振子１３１を構成する圧電体層７の圧電効果について説明する。
【００５６】
圧電体の持つ圧電効果により、図１の外部から上下電極８，６間に電圧を印加した場合、上下電極８，６と圧電体層７とで構成される共振子に、弾性波（音響波）が誘起される。
【００５７】
電極も含めた圧電体構造の厚みが、弾性波の半波長に等しい周波数条件等で定在波が立ち、共振現象を起こして、共振子はインダクタとしての性質を示す。それ以外の周波数領域では、主にキャパシタの性質を示す。その特性から狭い特定の周波数で発振を起こすことに適しており、通常のＬＣ発振回路に比べて遥かにＱ値が高く、純度の高い発振が得られる。
【００５８】
また、弾性波は、電磁波に比べて５〜６桁速度が遅い為波長が短く、電磁波をそのまま扱う素子よりも、遥かに小さな素子で共振現象を起こすことが可能になる。
【００５９】
本例のように、シリコン基板１上に薄膜バルク弾性波共振子１３１を形成すれば、従来の圧電振動子と発振回路とを別々に作成して繋げる場合よりも、一層小型で、信頼性が高く、使い勝手の良い発振器を作製することが可能になる。
【００６０】
＜音響ミラー効果＞
図１の音響ミラー部１２０を構成する音響ミラー層１２１による音響ミラー効果について説明する。
【００６１】
図１の薄膜バルク弾性波発振器１００の例では、弾性波を閉じ込めるために、音響ミラー層１２１を使う場合の例を示した。
【００６２】
その一方で、従来技術でも説明したように、下部電極６の下方部分を、表面マイクロマシニング技術を用いて中空にすることによっても、同様の発振器を作成することが可能である。
【００６３】
しかし、本発明のように、薄膜バルク弾性波共振子１３１の下方を音響ミラーとして構成する方が、以下の３つの理由に基づいて、より好ましいと考えられる。
【００６４】
第１の理由は、音響ミラーで閉じ込める方式の方が、スプリアスと呼ばれる余計な発振を抑制できることがある。スプリアスは発振の品質を下げる要因になるが、下部が中空で共振子を端で支える構造ではスプリアスが発生し易く、その抑制が難しいのに対して、音響ミラー方式ではほとんど問題にならない。
【００６５】
第２の理由は、中空部が無い構造の方が落下や衝撃に対する耐性が高く、信頼性の面で有利である。これは持ち運ぶことの多い携帯機器では重要な特性である。
【００６６】
第３の理由は、共振子をトランジスタ回路の中の発振特性に影響を与えない部分の上に作りこむことにより、更に小型の発振器チップができることである。一方、中空構造の場合には、共振子の下には回路構造の一部を置くことはできない。ある程度試行錯誤が必要とはいえ、回路と共振子を重ねた構造を作ることができて一層の小型化が可能なことも、この音響ミラーを用いた発振器の利点の一つである。周知のように、小型化は携帯機器等に入れる際の実装上大変有利なだけでなく、半導体素子や部品の場合、同一ウェハから多数の製品を作ることができるので、製品１個当たりのコストを下げる上でも大変有効な手段である。
【００６７】
ただし、音響ミラー層１２１を用いた閉じ込めの場合、音響ミラーの厚みを介して配線を行わなければならない。この部分が厚いと、薄膜バルク弾性波共振子１３１とトランジスタ２との間の接続が難しくなるので、できるだけ薄く、かつ、高性能の音響ミラーを作製することが重要になる。
【００６８】
この作製のためには、高音響インピーダンス材料で構成される薄膜５ａと低音響インピーダンス材料で構成される薄膜５ｂとの音響インピーダンス差が大きく、かつ、これら両方の材料の音響速度が低いものを選択することが重要となる。
【００６９】
［第２の例］
本発明の第２の実施の形態を、図５〜図６に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００７０】
＜断面構造＞
図５は、前述した第１の例の図１に示した薄膜バルク弾性波発振器１００の変形例を示す。
【００７１】
本例は、回路素子１１１であるトランジスタ素子を、バイポーラトランジスタ１２により構成した例である。
【００７２】
シリコン基板１に埋め込みｎ＋層１０を形成し、その埋め込みｎ＋層１０上にエピ層１１を成長させ、そのエピ層１１上にコレクタ、ベース、エミッタからなるバイポーラトランジスタ１２を形成している。
【００７３】
発振回路に用いるトランジスタとしては、シリコンバイポーラトランジスタでも、シリコンＭＯＳトランジスタでも、シリコンゲルマニウム・ヘテロジャンクション・バイポーラトランジスタでも、その他シリコン基板上に形成できる高速トランジスタであれば構わない。用途や目的に応じて、最適なトランジスタを選べばよい。
【００７４】
また、回路素子１１１である容量素子としてのオンチップキャパシタンス３は、シリコン酸化膜等の誘電体層をポリシリコン層で挟み込んで形成されている。
【００７５】
しかし、容量素子は、このような形成方法に限るものではなく、ＭＯＳ容量や、さらにメタル間に挟んで形成したり、表面マイクロマシニング技術を用いて形成してもよい。
【００７６】
また、回路素子１１１である抵抗素子としてのポリシリコン抵抗２４は、シリコン酸化膜上にポリシリコンを成膜し、その後、所定の抵抗率になるようにドーズ量を調節してドーパントをイオン注入で打ち込み、アニールをかけた後、パターンの形成を行う。レイアウト時にそのパターンの長さおよび幅を調節することにより、所望の抵抗値を得ることができる。
【００７７】
＜レイアウト＞
図６は、図５の薄膜バルク弾性波発振器１００のレイアウトの１例を示す。
【００７８】
本例では、複数に分割した薄膜バルク弾性波共振子２１の一部を、他の回路素子、例えばポリシリコン抵抗２４の直上に配置して構成した場合の１例である。図６のレイアウト上でトランジスタ部（インバータ）２２の下側に配置されている２個の共振子は、ポリシリコン抵抗２４と上下に重ねて配置されている。その他のレイアウトの基本的な構成は、前述した図２のレイアウトの例と同様である。
【００７９】
このように配置することにより、チップ面積を小さくして、小型で、コスト競争力のある薄膜バルク弾性波発振器を作製することができる。
【００８０】
［第３の例］
本発明の第３の実施の形態を、図７〜図８に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００８１】
＜電圧可変発振器＞
図７は、薄膜バルク弾性波電圧可変発振器２００の構成の１例を示す。
【００８２】
薄膜バルク弾性波電圧可変発振器２００は、前述した図１の薄膜バルク弾性波発振器１００と同様に、トランジスタ素子としてＭＯＳトランジスタ２を用いて構成されているが、以下、図１の構成と異なる部分について説明する。
【００８３】
本例では、容量素子として、可変容量素子を用いる。
【００８４】
ここでは、可変容量素子として、ＭＯＳバラクタにより構成した例を示す。ＭＯＳバラクタは、ゲート酸化膜を挟んで、印加バイアスによりゲートと基板１との間の容量が変化することを利用した素子である。
【００８５】
可変容量素子としては、ＭＯＳバラクタに限定されるものではなく、ダイオードバラクタにより構成したり、表面マイクロマシニング技術を用いて作製された可変容量素子を用いてもよい。
【００８６】
＜回路例＞
図８は、図７の薄膜バルク弾性波電圧可変発振器２００の回路構成の１例を示す。
【００８７】
薄膜バルク弾性波電圧可変発振器２００は、前述した図３とほぼ同じ構成であるが、キャパシタの代わりに、電圧可変容量素子としてのバラクタ１９（例えば、図７のＭＯＳバラクタ２０等）を接続する。
【００８８】
電圧制御によって、バラクタ１９のキャパシタンス値が変わると、発振周波数がこのキャパシタンス値によりシフトすることを利用して、電圧で周波数を制御することが可能な発振器を作成できる。
【００８９】
また、図８の回路には含まれていないが、薄膜バルク弾性波共振子１５に直列にオンチップインダクタを接続することにより、可変周波数の範囲を一段と広げることができる。ただし、オンチップインダクタのＱ値は低いので、発振の純度が低下してしまうという点を留意する必要がある。
【００９０】
［第４の例］
本発明の第４の実施の形態を、図９に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００９１】
＜電圧可変発振器＞
図９は、前述した第３の例の図７に示した薄膜バルク弾性波発振器２００の変形例を示す。
【００９２】
薄膜バルク弾性波電圧可変発振器２００は、前述した図７の薄膜バルク弾性波発振器２００と同様に、可変容量素子（例えば、図７のＭＯＳバラクタ２０、図８のバラクタ１９等）を用いて構成されているが、以下、図７の構成と異なる部分について説明する。
【００９３】
本例では、トランジスタ素子として、前述した第２の例の図５に示したようなバイポーラトランジスタ１２を用いる。
【００９４】
このような構成により、第３の例と同様に電圧で周波数を制御することが可能な発振器を、バイポーラトランジスタ１２を用いて作成できる。
【００９５】
［第５の例］
本発明の第５の実施の形態を、図１０〜図１２に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００９６】
本例は、複数の薄膜バルク弾性波共振子を並列接続した回路の例である。
【００９７】
以下の説明では、薄膜バルク弾性波共振子として電圧可変可能な薄膜バルク弾性波電圧可変発振器を用い、容量素子として可変容量素子を用いた回路を例に挙げる。
【００９８】
図１０は、薄膜バルク弾性波電圧可変発振器３００の回路構成の１例を示す。
【００９９】
薄膜バルク弾性波電圧可変発振器３００は、複数の薄膜バルク弾性波共振子４２が並列接続されている。
【０１００】
各薄膜バルク弾性波共振子４２は、前述した第１の例ないし第３の例と同様な構成であり、例えば、図３の薄膜バルク弾性波共振子１５（図１の薄膜バルク弾性波共振子１３１）と同様に構成することができる。
【０１０１】
容量素子は、前述した第３の例と同様に、可変容量素子２０（例えば、図７のＭＯＳバラクタ２０、図８のバラクタ１９等）を用いて構成されている。
【０１０２】
なお、その他の構成として、インバータ１３、抵抗１４は、前述した図３の薄膜バルク弾性波発振器１００と同様である。
【０１０３】
＜可変周波数範囲の拡大化＞
薄膜バルク弾性波共振子４２を用いて、可変周波数範囲の拡大化を図ることができる理由について説明する。
【０１０４】
図１１は、薄膜バルク弾性波共振子４２の等価回路を模式的に示す。
３７は、直列共振インダクタンスＬｍである。
３８は、直列共振キャパシタンスＣｍである。
３９は、直列共振抵抗Ｒｍである。
４０は、並列共振キャパシタンスＣＯである。
４１は、並列共振抵抗ＲＯである。
【０１０５】
図１１に示した薄膜バルク弾性波共振子４２の等価回路は、修正バターワース・ファン・ダイクモデルと呼ばれる。
【０１０６】
一般に、電圧可変発振器の特性に関しては、発振の立ち上がりが早いこと、低消費電力、耐プッシング性等用途に応じて様々な要求がある。その中でも、以下の２種類の要求が重要となる。
【０１０７】
第１の要求は、可変周波数範囲は狭くてもよいが、薄膜バルク弾性波共振子のＱ値を上げ、高い純度の発振を提供することである。
【０１０８】
Ｑ値は、等価回路の直列共振インダクタンスＬｍ、直列共振キャパシタンスＣｍ、直列共振抵抗Ｒｍを用いると、数式１のように表される。
【０１０９】
【数１】
【０１１０】
この場合には、Ｒｍの値を小さくできる範囲でＣｍを小さくＬｍを大きくすることが効果的になる。Ｃｍは共振子面積と電気機械結合定数に比例するので、共振子の面積を大きくする必要はない。
【０１１１】
第２の要求は、薄膜バルク弾性波共振子４２のＱ値は余り上げる必要は無いが、可変周波数範囲を広げたいというものである。
【０１１２】
この場合には、薄膜バルク弾性波共振子４２の共振周波数ｆｒ、有効電気機械結合定数Ｋｅｆｆ２、並列共振キャパシタンスＣ０、２個のバラクタを直列接続した場合の最大キャパシタンスＣＬｍａｘ、最小キャパシタンスＣＬｍｉｎを用いると、可変周波数Δｆは、数式２のように近似的に表せる。
【０１１３】
【数２】
【０１１４】
この数式２から、有効電気機械結合定数Ｋｅｆｆ２を大きく、最大キャパシタンスＣＬｍａｘをできるだけ大きく、最小キャパシタンスＣＬminをできるだけ小さくする方が良いことが理解できるが、さらに薄膜バルク弾性波共振子４２の並列共振キャパシタンスＣ０が小さすぎると、分子を小さくするので可変周波数幅は小さくなり、大きすぎると、Ｃ０／（Ｃ０＊Ｃ０）で分母が大きくなるので可変周波数幅が小さくなり、Ｃ０値に関しては最適値が存在する。
【０１１５】
図１２は、並列共振キャパシタンスＣ０の値と、可変周波数幅Δｆとの関係の１例を示す。
【０１１６】
可変周波数幅の極大値をとるＣ０値は、数式２でΔｆをＣ０で偏微分して０になる値を求めることにより、数式３が得られる。
【０１１７】
【数３】
【０１１８】
薄膜バルク弾性波電圧可変発振器３００が広いチューニング範囲を得るために好ましいＣ０値の範囲は、低Ｃ０値側は最大チューニング範囲の半分のチューニング範囲となるＣ０ｍａｘの７分の１、高Ｃ０値側は面積が増加してしまう不利な点を加味して最大チューニング範囲の４分の３のチューニング範囲となるＣ０ｍａｘの３倍までの範囲と考えられる。
【０１１９】
電極の効果があるので近似的ではあるが、Ｃ０値と薄膜バルク弾性波共振子４２との面積は、数式４のような比例関係にある。
【０１２０】
【数４】
【０１２１】
ここで、Ｓは薄膜バルク弾性波共振の面積、ｖｐｉｅｚｏは圧電体薄膜内のバルク弾性波速度、εｒは圧電体の比誘電率、ε０は真空の誘電率、ｆｒは共振周波数を表す。
【０１２２】
【数５】
【０１２３】
【数６】
【０１２４】
発振回路の可変容量の最大キャパシタンスをＣＬｍａｘ、最小キャパシタンスをＣＬｍｉｎとして得られた数式５のＳｍｉｎと、数式６のＳｍａｘの範囲に収まるように、薄膜バルク弾性波共振子４２をレイアウトすることによって、幅広いチューニング範囲を持つ薄膜バルク弾性波電圧可変発振器３００が得られる。
【０１２５】
発振させたい周波数と圧電体材料にもよるが、広い可変周波数にしようとすると、Ｃ０が大きい薄膜バルク弾性波共振子が必要になる。
【０１２６】
共振子の面積を広げることによって、１個の共振子のみからなる回路構成でもその様な共振子を作製することは可能で選択肢の１つの方法と考えられる。
【０１２７】
しかし、本例の図１０に示した回路のように、複数個の薄膜バルク弾性波共振子４２を作製し、これら複数個の共振子を並列に接続することによって、Ｃ０値を増加したことと等価な効果を得ることが可能である。
【０１２８】
従って、複数個の薄膜バルク弾性波共振子４２を並列接続することによって、レイアウト上の自由度を向上させ、所望とする回路作製を実現するための選択肢を多様化することができる。
【０１２９】
図１０の回路において共振子の数がＮ個の場合、寄生成分を除くと、１個の共振子の場合と比較して、並列共振キャパシタンスＣ０はＮ倍、直列共振キャパシタンスＣｍはＮ倍、直列共振インダクタンスＬｍは１／Ｎ倍になる。
【０１３０】
１個の共振子の面積は、数式５と数式６の範囲で定めた共振子面積の１／Ｎのサイズでも、共振子をＮ個並列に接続することにより、中心周波数を保ったまま、可変周波数範囲を拡大した薄膜バルク弾性波電圧可変発振器３００を作製できる。
【０１３１】
このような回路構成が薄膜バルク弾性波発振器に最適なのは、１個の共振子を作製する場合でも、複数の共振子を作製する場合でも、プロセス工程数は変わらず、レイアウトの変更だけでよいことから判断すると、この複数の共振子に分けて並列接続する回路構成は、結晶から切り出す共振子の場合とは異なる薄膜バルク弾性波発振器の特徴の１つである。
【０１３２】
また、複数の共振子に分けて並列接続する回路構成のもう１つの特徴は、前述した第１の例で説明したように回路部の上に共振子を置く場合にも有効になる。
【０１３３】
薄膜バルク弾性波共振子からの機械振動や、共振子の電極の電位変化が容量結合を通して位相ノイズ等の発振特性に影響を与える可能性があるが、その影響を受け難い回路が広い範囲で存在することは少なく、いくつかの部分に分かれて存在することが多い。
【０１３４】
このような場合にも、適切なサイズに分割した共振子を適切な場所に配置することによって、チップの面積を小型化する有効な手段となる。
【０１３５】
例えば、図３、図８、図１０の各回路の場合には、薄膜バルク弾性波共振子と共にフィードバックループを形成するキャパシタンスや、バラクタを避けるのが好ましい。
【０１３６】
［第６の例］
本発明の第６の実施の形態を、図１３〜図１５に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１３７】
＜回路例＞
本例は、薄膜バルク弾性波共振子の２つの電極部に容量素子をそれぞれ接続する場合において、一方の容量素子の容量値又は素子数に対して、他方の容量素子の容量値又は素子数を非対称にして構成した例である。
【０１３８】
図１３は、薄膜バルク弾性波発振器４００の回路構成の１例を示す。
【０１３９】
薄膜バルク弾性波発振器４００の基本的な構成は、前述した図３の回路と同様であり、以下、異なる部分について説明する。
１５は、薄膜バルク弾性波共振子（図１の薄膜バルク弾性波共振子１３１）である。
１９は、電圧可変容量素子である。
４４は、寄生容量成分である。
【０１４０】
（非対称回路の特性）
通常は電圧可変容量を大きくすることが、可変周波数範囲を広げる上で有効な手段であるが、高周波数領域の発振器においては、一概にその方向が好ましいとも言えない。
【０１４１】
前述した図３の回路構成において、負性抵抗（インバータと電圧可変容量を含めた回路の複素インピーダンスの実部）は、数式７の様に表せる。
【０１４２】
【数７】
【０１４３】
ここで、ｇｍはインバータに用いたトランジスタの相互コンダクタンス、Ｃ１，Ｃ２は薄膜バルク弾性波共振子の左端と右端にそれぞれ接続した電圧可変容量素子の容量値、ｒ１，ｒ２はそれぞれ電圧可変容量素子の寄生抵抗を表す。
【０１４４】
負性抵抗がゼロを越えて正の抵抗になると発振は生じない。また、負性抵抗値が負であっても、数Ωまで低下した場合には発振の立ち上りに時間が長くかかる、若しくは安定に発振しなくなる等の問題が生ずる。
【０１４５】
周波数が高くなると数式７の第４項の分母が大きくなり、また、トランジスタの相互コンダクタンスが低下するので、負性抵抗値が負の大きな値を保てなくなり、減少する。
【０１４６】
このようなトランジスタの遮断周波数で制限される周波数領域において可変周波数範囲を広げる場合には、電圧可変容量素子よりもむしろ負性抵抗値で発振周波数範囲が制限されるので、電圧可変容量素子の寄生抵抗ｒ１やｒ２を小さくする、又は、Ｃ１又はＣ２を小さくすることにより、却って発振周波数の上限を高周波数側に伸ばして、周波数の可変範囲を大きくすることができる。
【０１４７】
電圧可変容量素子１９を複数個接続した場合には、薄膜バルク弾性波共振子１５の片側の電極に接続される電圧可変容量素子の数を減らすか、又は、図１３の例に示すように、インバータ入力側の電圧可変容量素子１９を省いてしまうと、片側の配線部分の寄生抵抗が無くなり、インバータ入力側のキャパシタンスは寄生容量成分だけになる。
【０１４８】
これにより、Ｃ１の値が大幅に小さくなり、負性抵抗は高い周波数まで大きい値を維持できるようになり、発振可能な周波数範囲を高周波まで持っていくことができる。これは発振器の負荷容量を小さくすることで発振周波数をより高い周波数まで拡大できる構成例である。ＭＯＳトランジスタのゲート抵抗が影響し始める周波数領域では対称性を維持しつつある程度の発振余裕を保つことは難しいが（Ｃ１、Ｃ２の負荷容量をともに小にして対称性を保持）、本方法によれば比較的容易に実現できる。このような非対称な回路の特性をシミュレーションによって確認したものを、以下の図１４と図１５に示す。
【０１４９】
図１４は、薄膜バルク弾性波共振子１５に接続するＭＯＳ型電圧可変容量素子に３Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す。
【０１５０】
図１５は、薄膜バルク弾性波共振子１５に接続するＭＯＳ型電圧可変容量素子に０Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す。
【０１５１】
図１４および図１５は、図１３の回路において、インバータ１３をＮＭＯＳとＰＭＯＳのトランジスタ、電圧可変容量素子１９をＭＯＳバラクタによって構成した例である。
【０１５２】
薄膜バルク共振子の両端にＭＯＳバラクタを接続した場合と、片側（出力側）だけにＭＯＳバラクタを接続した場合の比較を行っている。
【０１５３】
ＭＯＳバラクタを省いた場合には、ＭＯＳトランジスタの寄生容量分だけが残る。このシミュレーションでは、この寄生容量はＭＯＳバラクタの最小容量の約１／３０と見積もっている。
【０１５４】
図１４は、ＭＯＳバラクタに３Ｖを印加した場合、図１５は、ＭＯＳバラクタに０Ｖ印加した場合であり、横軸は周波数（ＧＨｚ）、縦軸は発振器の負性抵抗（Ω）である。
【０１５５】
破線４５は、通常のＭＯＳバラクタを共振子の両端に接続した場合の従来例である。実線４６は、片側だけにＭＯＳバラクタを接続した場合の本発明の例である。
【０１５６】
前者４５の従来例場合は、８００ＭＨｚを越えるところで、負性抵抗値が低下してしまい、安定な発振が難しくなる。これに対して、後者４６の本発明の場合は、２．５ＧＨｚ近くまで負性抵抗が維持できることがわかる。
【０１５７】
薄膜バルク弾性波発振器４００は、１ＧＨｚ以上の高周波数領域で発振できることが特徴の１つなので、プロセス（最小ゲート長）を変更せずに、４６の本発明のように、負性抵抗を高周波側に伸ばすことができることは、実際に設計する場合において大変有用なことである。
【０１５８】
［第７の例］
本発明の第７の実施の形態を、図１６〜図２１に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１５９】
本例は、第１の例〜第６の例で説明した薄膜バルク弾性波発振器１００〜４００の製造方法を説明する例である。
【０１６０】
＜製法の概要＞
図１６は、本発明の薄膜バルク弾性波発振器１００〜４００を作製するための製造方法の概要を示す。
【０１６１】
ここでは、図１の薄膜バルク弾性波発振器１００を用いて説明する。
【０１６２】
ステップＳ１では、基板１上に、少なくともトランジスタ素子２および容量素子３を含む回路素子１１１からなる回路素子部１１０を形成する。
【０１６３】
ステップＳ２では、回路素子部１１０の上部に、高音響インピーダンス材料で構成される薄膜５ａと低音響インピーダンス材料で構成される薄膜５ｂとを交互に積み重ねることによって構成された音響ミラー層１２１を有する音響ミラー部１２０を形成する。
【０１６４】
ステップＳ３では、音響ミラー部１２０の音響ミラー層１２１が形成された領域の直上に、圧電体薄膜７と、圧電体薄膜７を上下方向から挟む２つの上下電極８，６とからなる薄膜バルク弾性波共振子１３１を形成し、薄膜バルク弾性波共振子１３１を音響ミラー層１２１を介して基板１側の回路素子１１１に対して音響的に分離することによって共振子部１３０を構成する。
【０１６５】
ステップＳ４では、回路素子部１１０の回路素子１１１と、共振子部１３０の薄膜バルク弾性波共振子１３１とを電気的に配線接続する。また、多くの場合薄膜バルク弾性波共振子１３１の少なくとも一方の電極８又は６に、容量素子３を接続する。
【０１６６】
これにより、図１の薄膜バルク弾性波発振器１００を作製することができる。
【０１６７】
＜製造例＞
以下、微細加工技術および薄膜形成技術を用いて、薄膜バルク弾性波発振器を製造する例について説明する。
【０１６８】
図１７は、図１６の製造方法を製造工程毎に詳細に説明したフローチャートである。
【０１６９】
図１８〜図２１は、図１７の製造プロセスに対応した薄膜バルク弾性波発振器１００の断面構造を示す説明図である。この場合、製造プロセスは、ＭＯＳプロセスでもバイポーラプロセスでも構わないが、ここではＭＯＳプロセスの例を挙げて説明する。
【０１７０】
（回路素子部）
回路素子部１１０の作製について説明する。
回路素子部１１０の作製は、図１７のステップＳ１０〜ステップＳ２０に従って行う。
ステップＳ１０〜ステップＳ１２では、シリコン基板１上に素子分離形成領域を形成した後、Ｐウェル、Ｎウェルを形成する。
ステップＳ１３〜ステップＳ１４では、ゲート酸化膜を形成し、ポリシリコンのゲートを形成する。
ステップＳ１５〜ステップ１６では、キャパシタンス３、ＬＤＤを形成する。
ステップＳ１７〜ステップ１９では、ソース・ドレインの拡散層を形成し、シリサイド化の処理を行い、トランジスタ２の配線層を形成する。
ステップＳ２０では、配線層上の表面平坦化を行う。
【０１７１】
図１８は、回路素子部１１０の表面平坦化時の断面図である。
【０１７２】
２７はメタル配線層、２８はシリコン酸化膜の層間膜で、２８をＣＭＰ（化学機械的研磨法）で平坦化する。
薄膜バルク弾性波共振子１３１を形成する際に、下地の平坦性は重要なので、犠牲シリコン酸化膜厚みとＣＭＰの研磨厚みを調整して０．１〜０．２μ程度までの平坦性を実現することが望ましい。
【０１７３】
（音響ミラー部）
音響ミラー部１２０の作製について説明する。
【０１７４】
音響ミラー部１２０の作製は、図１７のステップＳ２１〜ステップＳ２２に従って行う。
ステップＳ２１では、音響ミラー層１２１を形成する。
ステップＳ２２では、音響ミラー層１２１上の表面平坦化を行う。
【０１７５】
図１９は、音響ミラー層１２１の形成時の断面図を示す。
【０１７６】
２９が高音響インピーダンス材料で構成される薄膜（５ａ）、３０が低音響インピーダンス材料で構成される薄膜（５ｂ）を表す。両者共にその材質固有の音響波速度があるが、中心周波数の１／４波長程度の厚みでそれぞれの層を形成する。
【０１７７】
高音響インピーダンス材料で構成される薄膜２９と低音響インピーダンス材料で構成される薄膜３０とを交互に積み重ねることによって、特定の周波数帯域の音響波を効率良く反射させることができる。
【０１７８】
低音響インピーダンス材料で構成される薄膜３０は、現状ではシリコン酸化膜が最も適している。高音響インピーダンス材料で構成される薄膜２９は、いくつか候補があり、タングステン、窒化アルミニウム、酸化タンタル等の密度が高く硬めの材料が適している。
【０１７９】
高音響インピーダンス層は、コンタクト部を除きウエハ全面に形成する場合と、エッチングでパターンを形成しながら形成する場合がある。
【０１８０】
図１９の例では、共振子と発振回路とを配線で結ぶ際に邪魔にならないように、共振子を形成する部分にだけ、音響ミラー層１２１を形成している。
【０１８１】
この例では、平坦化してから音響ミラー層１２１を形成しているが、それに加えて下部電極６の形成直前に平坦化を行うことも有効な方法である。
【０１８２】
（共振子部）
共振子部１３０の作製について説明する。
共振子部１３０の作製は、図１７のステップＳ２３〜ステップＳ２７に従って行う。
ステップＳ２３では、下部電極６を成膜する。
ステップＳ２４では、下部電極６のパターンを形成する。
ステップＳ２５では、圧電体薄膜７を成膜する。
ステップＳ２６では、上部電極８を成膜する。
ステップＳ２７では、上部電極８、圧電体薄膜７のパターンを形成する。
【０１８３】
図２０は、圧電体層の形成時の断面図を示す。
【０１８４】
３１は下部電極、３２は圧電体薄膜を示す。下部電極３１は、前述したように白金、モリブデン、アルミニウム、ルテニウム、タングステン等を使うことができる。スパッタ等の薄膜堆積法を用いてウェハ全面に堆積した後に、リソグラフィー技術を用いてパターン形成をする。
【０１８５】
下部電極３１は、圧電体薄膜３２の成膜の際の下地となり、圧電体薄膜３２の品質に大きな影響を与えるので、適切な材料と条件を選択する必要がある。圧電体薄膜３２が窒化アルミニウムの場合、アルミニウムターゲットをスパッタして、同時にプラズマ中に窒素を導入して活性化させ、両者をウェハ上で反応させる反応性プラズマスパッタリング法により、ｃ軸方向に結晶性が良く、特性の良い窒化アルミニウム薄膜を成長させることができる。
【０１８６】
（配線部）
配線部の作製について説明する。
【０１８７】
配線部の作製は、図１７のステップＳ２８に従って行う。
【０１８８】
ステップＳ２８では、回路素子部１１０のトランジスタ部と、共振子部１３０との配線を行う。
【０１８９】
図２１は、共振子部１３０とトランジスタ部を結ぶ配線工程の断面図を示す。
【０１９０】
３３は、上部電極である。圧電体薄膜３２を形成した後、その上に上部電極３３を形成する。
【０１９１】
材料はアルミニウム又は耐エレクトロマイグレーション性を向上させる為の添加物を含んだアルミニウム合金が望ましいが、他にモリブデン等を使用することもできる。上部電極３３を形成後、リソグラフィー技術を用いてパターン形成を行う。
【０１９２】
図２１の例では、このタイミングで圧電体薄膜３２のエッチング、および、メタル配線層と接続をするためのホールを開けるためのシリコン酸化膜エッチングを行う。共振子部１３０の上部電極３３を保護層３４で覆った後、厚いアルミニウム配線層３５を全面に堆積する。
【０１９３】
次に、フォトレジスト３６で残す部分を保護した上で、エッチングで配線不要部を除去する。これにより、最終的に共振子―トランジスタ回路間の配線を形成し、保護層３４を除去する。
【０１９４】
以上の工程により、共振子部１３０をトランジスタ部からなる回路素子部１１０と同一基板１に形成し、その間を配線接続することによって、アクティブ素子等の回路素子を動作させることが可能になる。
【０１９５】
［第８の例］
本発明の第８の実施の形態を、図２２基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１９６】
本例は、薄膜バルク弾性波共振子が複数個からなる場合において、該各薄膜バルク弾性波共振子が互いに異なる共振周波数を持つ場合の例である。
【０１９７】
前述した第１の例〜第７の例は、複数の共振子（薄膜バルク弾性波共振子１３１）の共振周波数が同一の場合について述べてきた。
【０１９８】
しかし、図２２に示すように、上部電極３３の上に共振周波数のシフトを惹き起こす為の部材４３、例えばシリコン酸化膜を成膜するステップと、その材料をフォトレジスト３６を用いて選択的にエッチングするステップを追加することによって、共振周波数をシフトした共振子を得ることができる。
【０１９９】
このように異なる共振周波数の共振子をトランジスタで構成される選択スイッチと接続して回路内で切り替える、又は組み合わせることによって、広帯域化した発振器を構成することも可能になる。
【０２００】
以上の例以外にも、複数の共振子を別の目的で使用することも可能である。その場合にも、素子の配置を工夫することによって、小型化が可能になる。
【０２０１】
［第９の例］
本発明の第９の実施の形態について説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０２０２】
本例は、半導体基板上の集積回路の一部として、前述した第１の例〜第８の例の薄膜バルク弾性波発振器を構成した場合の例である。
【０２０３】
前述した第１の例〜第８の例では、薄膜バルク弾性波発振器１００、および、薄膜バルク弾性波電圧可変発振器２００，３００，４００について述べてきたが、これらの回路は、他の半導体集積回路と接続して使われる場合もあれば、他の半導体集積回路と同時に一体的に製造された方が好ましい場合も多い。
【０２０４】
前述した第７の例および第８の例で説明した方法は、単体の薄膜バルク弾性波発振器１００、および、薄膜バルク弾性波電圧可変発振器２００，３００，４００だけでなく、その一部に薄膜バルク弾性波発振器１００、および、薄膜バルク弾性波電圧可変発振器２００，３００，４００を含む半導体集積回路に対しても同様に有効である。
【図面の簡単な説明】
【０２０５】
【図１】本発明の第１の実施の形態である、薄膜バルク弾性波発振器の構造の１例を示す断面図である。
【図２】薄膜バルク弾性波共振子と周波数調整用容量素子とを離間したレイアウトの１例を示す平面図である。
【図３】薄膜バルク弾性波発振器の回路構成の１例を示す回路図である。
【図４】薄膜バルク弾性波共振子のアドミッタンスの周波数特性の１例を示す説明図である。
【図５】本発明の第２の実施の形態である、薄膜バルク弾性波発振器の構造の１例を示す断面図である。
【図６】複数に分割した薄膜バルク弾性波共振子を他の素子上に配置したレイアウトの１例を示す平面図である。
【図７】本発明の第３の実施の形態である、薄膜バルク弾性波電圧可変発振器の構造の１例を示す断面図である。
【図８】薄膜バルク弾性波電圧可変発振器の回路構成の１例を示す回路図である。
【図９】本発明の第４の実施の形態である、薄膜バルク弾性波電圧可変発振器の構造の１例を示す断面図である。
【図１０】本発明の第５の実施の形態である、並列に接続した薄膜バルク弾性波発振器の回路構成の１例を示す回路図である。
【図１１】薄膜バルク弾性波の等価回路を示す回路図である。
【図１２】可変周波数範囲と並列共振キャパシタンスの関係の１例を示す説明図である。
【図１３】本発明の第６の実施の形態である、薄膜バルク弾性波共振子の片側の電圧可変容量素子を省いた薄膜バルク弾性波発振器の１例を示す回路図である。
【図１４】薄膜バルク弾性波共振子に接続するＭＯＳ型電圧可変容量素子に３Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す説明図である。
【図１５】薄膜バルク弾性波共振子に接続するＭＯＳ型電圧可変容量素子に０Ｖを印加した場合において、シミュレーションで求めた負性抵抗の周波数依存性を示す説明図である。
【図１６】本発明の第７の実施の形態である、薄膜バルク弾性波発振器の製造方法の概略を示すフローチャートである。
【図１７】薄膜バルク弾性波発振器の製造工程を示すフローチャートである。
【図１８】回路素子部の表面平坦化時の製造工程を示す断面図である。
【図１９】音響ミラー形成時の製造工程を示す断面図である。
【図２０】圧電体層形成時の製造工程を示す断面図である。
【図２１】配線工程時の製造工程を示す断面図である。
【図２２】本発明の第８の実施の形態である、共振周波数をシフトするための製造工程の１例を示す断面図である。
【符号の説明】
【０２０６】
１ シリコン基板
２ トランジスタ部（ＭＯＳトランジスタ）
３ キャパシタンス部
４ トランジスタ間メタル配線層
５ａ 高音響インピーダンス材料で構成される薄膜
５ｂ 低音響インピーダンス材料で構成される薄膜
６ 下部電極
７ 圧電体薄膜
８ 上部電極
９ 共振子―トランジスタ間メタル配線層
１０ ｎ＋埋め込み層
１１ エピ成長層
１２ トランジスタ部（バイポーラトランジスタ）
１３ インバータ増幅回路（負性抵抗部）
１４ 抵抗
１５ 薄膜バルク弾性波共振子
１６ キャパシタンス
１７ 共振点
１８ 反共振点
１９ 電圧可変容量素子
２０ 電圧可変容量素子（ＭＯＳバラクタ）
２１ 薄膜バルク弾性波共振子
２２ インバータ用トランジスタ領域
２３ キャパシタンス
２４ ポリシリコン抵抗
２５ 出力ドライバー等の周辺回路
２６ 電源／ＧＮＤ／出力パッド及び静電破壊防止回路
２７ メタル配線層
２８ 酸化シリコン層間膜
２９ 高音響インピーダンス層
３０ 低音響インピーダンス層
３１ 下部電極
３２ 圧電体薄膜
３３ 上部電極
３４ 上部電極保護層
３５ 共振子―トランジスタ間配線層
３６ フォトレジスト
３７ 直列共振インダクタンス
３８ 直列共振キャパシタンス
３９ 直列共振抵抗
４０ 並列共振キャパシタンス
４１ 並列共振抵抗
４２ 複数の薄膜バルク弾性波共振子の並列接続
４３ 共振周波数をシフトするために付加した膜
４４ 寄生容量成分
４５ 両側にＭＯＳバラクタを接続した場合の特性曲線（破線）
４６ 片側だけにＭＯＳバラクタを接続した場合の特性曲線（実線）
１００ 薄膜バルク弾性波発振器
１１０ 回路素子部
１１１ 回路素子
１２０ 音響ミラー部
１２１ 音響ミラー層
１３０ 共振子部
１３１ 薄膜バルク弾性波共振子
２００，３００，４００ 薄膜バルク弾性波電圧可変発振器
【特許請求の範囲】
【請求項１】
薄膜バルク弾性波発振器であって、
基板上に、少なくともトランジスタ素子および容量素子を含む回路素子が形成された回路素子部と、
前記回路素子部の上部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜が交互に積み重ねることによって音響ミラー層が形成された音響ミラー部と、
前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子が形成され、かつ、該薄膜バルク弾性波共振子は前記音響ミラー層を介して前記基板及び前記基板側の前記回路素子に対して音響的に分離して構成された共振子部と
を具え、
前記回路素子部の前記回路素子と、前記共振部の前記薄膜バルク弾性波共振子とを電気的に配線接続したことを特徴とする薄膜バルク弾性波発振器。
【請求項２】
前記容量素子は、前記薄膜バルク弾性波共振子の発振周波数を所定値に設定するための、固定容量素子又は可変容量素子からなることを特徴とする請求項１記載の薄膜バルク弾性波発振器。
【請求項３】
前記薄膜バルク弾性波共振子が１個又は複数個からなる場合において、該薄膜バルク弾性波共振子の総面積は、発振回路を構成する前記可変容量素子の容量値の最大値と最小値との積の平方根値に前記圧電体薄膜のバルク弾性波速度を積算し、該積算値を該圧電体薄膜の誘電率と共振周波数との積の２倍で除算した値の、７分の１から３倍までの範囲であることを特徴とする請求項２記載の薄膜バルク弾性波発振器。
【請求項４】
前記圧電体薄膜は、窒化アルミニウムからなることを特徴とする請求項１ないし３のいずれかに記載の薄膜バルク弾性波発振器。
【請求項５】
前記回路素子は、シリコンＭＯＳトランジスタ、シリコンバイポーラトランジスタ、又は、シリコンゲルマニウムトランジスタからなることを特徴とする請求項１ないし４のいずれかに記載の薄膜バルク弾性波発振器。
【請求項６】
前記薄膜バルク弾性波共振子と前記容量素子との間の配線接続距離が、前記薄膜バルク弾性波共振子と前記トランジスタ素子との間の配線接続距離よりも長くなるように設定したことを特徴とする請求項１ないし５のいずれかに記載の薄膜バルク弾性波発振器。
【請求項７】
前記薄膜バルク弾性波共振子を複数個用い、該各薄膜バルク弾性波共振子を並列に接続したことを特徴とする請求項１ないし６のいずれかに記載の薄膜バルク弾性波発振器。
【請求項８】
前記各薄膜バルク弾性波共振子による機械的振動および容量結合の変化が発振周波数特性に影響を及ぼさない領域であって、該各薄膜バルク弾性波共振子が前記回路素子の直上に配設したことを特徴とする請求項７記載の薄膜バルク弾性波発振器。
【請求項９】
前記薄膜バルク弾性波共振子の前記２つの電極部に前記容量素子をそれぞれ接続する場合において、一方の容量素子の容量値又は素子数に対して、他方の容量素子の容量値又は素子数を非対称にしたことを特徴とする請求項１ないし８のいずれかに記載の薄膜バルク弾性波発振器。
【請求項１０】
前記薄膜バルク弾性波共振子が複数個からなる場合において、該各薄膜バルク弾性波共振子が互いに異なる共振周波数を持つことを特徴とする請求項１ないし９のいずれかに記載の薄膜バルク弾性波発振器。
【請求項１１】
前記薄膜バルク弾性波共振子の少なくとも一方の前記電極部に、前記容量素子を接続したことを特徴とする請求項１ないし１０のいずれかに記載の薄膜バルク弾性波発振器。
【請求項１２】
半導体基板上の集積回路の一部として、請求項１ないし１１記載の薄膜バルク弾性波発振器を構成したことを特徴とする半導体集積回路。
【請求項１３】
微細加工技術および薄膜形成技術を用いて、薄膜バルク弾性波発振器を作製する製造方法であって、
基板上に、少なくともトランジスタ素子および容量素子を含む回路素子からなる回路素子部を形成する工程と、
前記回路素子部の上部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねることによって構成された音響ミラー層を有する音響ミラー部を形成する工程と、
前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子を形成し、該薄膜バルク弾性波共振子を前記音響ミラー層を介して前記基板及び前記基板側の前記回路素子に対して音響的に分離することによって共振子部を構成する工程と、
前記回路素子部の前記回路素子と、前記共振子部の前記薄膜バルク弾性波共振子とを電気的に配線接続する工程と
を具えたことを特徴とする薄膜バルク弾性波発振器の製造方法。
【請求項１４】
前記容量素子は、前記薄膜バルク弾性波共振子の発振周波数を所定値に設定するための、固定容量素子又は可変容量素子からなることを特徴とする請求項１３記載の薄膜バルク弾性波発振器の製造方法。
【請求項１５】
前記圧電体薄膜は、窒化アルミニウムからなることを特徴とする請求項１３又は１４記載の薄膜バルク弾性波発振器の製造方法。
【請求項１６】
前記回路素子は、シリコンＭＯＳトランジスタ、シリコンバイポーラトランジスタ、又は、シリコンゲルマニウムトランジスタからなることを特徴とする請求項１３ないし１５のいずれかに記載の薄膜バルク弾性波発振器の製造方法。
【請求項１】
薄膜バルク弾性波発振器であって、
基板上に、少なくともトランジスタ素子および容量素子を含む回路素子が形成された回路素子部と、
前記回路素子部の上部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜が交互に積み重ねることによって音響ミラー層が形成された音響ミラー部と、
前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子が形成され、かつ、該薄膜バルク弾性波共振子は前記音響ミラー層を介して前記基板及び前記基板側の前記回路素子に対して音響的に分離して構成された共振子部と
を具え、
前記回路素子部の前記回路素子と、前記共振部の前記薄膜バルク弾性波共振子とを電気的に配線接続したことを特徴とする薄膜バルク弾性波発振器。
【請求項２】
前記容量素子は、前記薄膜バルク弾性波共振子の発振周波数を所定値に設定するための、固定容量素子又は可変容量素子からなることを特徴とする請求項１記載の薄膜バルク弾性波発振器。
【請求項３】
前記薄膜バルク弾性波共振子が１個又は複数個からなる場合において、該薄膜バルク弾性波共振子の総面積は、発振回路を構成する前記可変容量素子の容量値の最大値と最小値との積の平方根値に前記圧電体薄膜のバルク弾性波速度を積算し、該積算値を該圧電体薄膜の誘電率と共振周波数との積の２倍で除算した値の、７分の１から３倍までの範囲であることを特徴とする請求項２記載の薄膜バルク弾性波発振器。
【請求項４】
前記圧電体薄膜は、窒化アルミニウムからなることを特徴とする請求項１ないし３のいずれかに記載の薄膜バルク弾性波発振器。
【請求項５】
前記回路素子は、シリコンＭＯＳトランジスタ、シリコンバイポーラトランジスタ、又は、シリコンゲルマニウムトランジスタからなることを特徴とする請求項１ないし４のいずれかに記載の薄膜バルク弾性波発振器。
【請求項６】
前記薄膜バルク弾性波共振子と前記容量素子との間の配線接続距離が、前記薄膜バルク弾性波共振子と前記トランジスタ素子との間の配線接続距離よりも長くなるように設定したことを特徴とする請求項１ないし５のいずれかに記載の薄膜バルク弾性波発振器。
【請求項７】
前記薄膜バルク弾性波共振子を複数個用い、該各薄膜バルク弾性波共振子を並列に接続したことを特徴とする請求項１ないし６のいずれかに記載の薄膜バルク弾性波発振器。
【請求項８】
前記各薄膜バルク弾性波共振子による機械的振動および容量結合の変化が発振周波数特性に影響を及ぼさない領域であって、該各薄膜バルク弾性波共振子が前記回路素子の直上に配設したことを特徴とする請求項７記載の薄膜バルク弾性波発振器。
【請求項９】
前記薄膜バルク弾性波共振子の前記２つの電極部に前記容量素子をそれぞれ接続する場合において、一方の容量素子の容量値又は素子数に対して、他方の容量素子の容量値又は素子数を非対称にしたことを特徴とする請求項１ないし８のいずれかに記載の薄膜バルク弾性波発振器。
【請求項１０】
前記薄膜バルク弾性波共振子が複数個からなる場合において、該各薄膜バルク弾性波共振子が互いに異なる共振周波数を持つことを特徴とする請求項１ないし９のいずれかに記載の薄膜バルク弾性波発振器。
【請求項１１】
前記薄膜バルク弾性波共振子の少なくとも一方の前記電極部に、前記容量素子を接続したことを特徴とする請求項１ないし１０のいずれかに記載の薄膜バルク弾性波発振器。
【請求項１２】
半導体基板上の集積回路の一部として、請求項１ないし１１記載の薄膜バルク弾性波発振器を構成したことを特徴とする半導体集積回路。
【請求項１３】
微細加工技術および薄膜形成技術を用いて、薄膜バルク弾性波発振器を作製する製造方法であって、
基板上に、少なくともトランジスタ素子および容量素子を含む回路素子からなる回路素子部を形成する工程と、
前記回路素子部の上部に、高音響インピーダンス材料で構成される薄膜と低音響インピーダンス材料で構成される薄膜とを交互に積み重ねることによって構成された音響ミラー層を有する音響ミラー部を形成する工程と、
前記音響ミラー部の前記音響ミラー層が形成された領域の直上に、圧電体薄膜と、該圧電体薄膜を上下方向から挟む２つの電極部とからなる薄膜バルク弾性波共振子を形成し、該薄膜バルク弾性波共振子を前記音響ミラー層を介して前記基板及び前記基板側の前記回路素子に対して音響的に分離することによって共振子部を構成する工程と、
前記回路素子部の前記回路素子と、前記共振子部の前記薄膜バルク弾性波共振子とを電気的に配線接続する工程と
を具えたことを特徴とする薄膜バルク弾性波発振器の製造方法。
【請求項１４】
前記容量素子は、前記薄膜バルク弾性波共振子の発振周波数を所定値に設定するための、固定容量素子又は可変容量素子からなることを特徴とする請求項１３記載の薄膜バルク弾性波発振器の製造方法。
【請求項１５】
前記圧電体薄膜は、窒化アルミニウムからなることを特徴とする請求項１３又は１４記載の薄膜バルク弾性波発振器の製造方法。
【請求項１６】
前記回路素子は、シリコンＭＯＳトランジスタ、シリコンバイポーラトランジスタ、又は、シリコンゲルマニウムトランジスタからなることを特徴とする請求項１３ないし１５のいずれかに記載の薄膜バルク弾性波発振器の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２００７−２１４７８２（Ｐ２００７−２１４７８２Ａ）
【公開日】平成１９年８月２３日（２００７．８．２３）
【国際特許分類】
【出願番号】特願２００６−３１１９６（Ｐ２００６−３１１９６）
【出願日】平成１８年２月８日（２００６．２．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成１９年８月２３日（２００７．８．２３）
【国際特許分類】
【出願日】平成１８年２月８日（２００６．２．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]