表示装置及び電子機器
【課題】一部の回路が動作不良の場合でも正常な動作の可能な半導体装置または表示装置を提供する。
【解決手段】画素部と、ゲートドライバ及びソースドライバのいずれかと、を有する表示装置において、ゲートドライバ及びソースドライバにおけるシフトレジスタのいずれかに冗長回路と、さらに冗長回路のうち、どの回路を動作させるかを選択する選択回路と、が設けられた構成とする。これによりゲートドライバ及びソースドライバのいずれかにおいて、冗長回路のうち、一の回路が動作不良を起こした場合においても、他の回路に切り換えることにより、動作を補うことができる。
【解決手段】画素部と、ゲートドライバ及びソースドライバのいずれかと、を有する表示装置において、ゲートドライバ及びソースドライバにおけるシフトレジスタのいずれかに冗長回路と、さらに冗長回路のうち、どの回路を動作させるかを選択する選択回路と、が設けられた構成とする。これによりゲートドライバ及びソースドライバのいずれかにおいて、冗長回路のうち、一の回路が動作不良を起こした場合においても、他の回路に切り換えることにより、動作を補うことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。より具体的には表示装置、または電子機器に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下ＳＯＩという）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
ＳＯＩ基板を製造する方法が特許文献１に開示されている。特許文献１では、スマートカット法を利用して得られる単結晶シリコン薄膜を、高耐熱性ガラスである結晶化ガラス上に形成している。
【特許文献１】特開平１１―１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術では、スマートカット法によって、単結晶シリコン薄膜が基板に張り合わせられる。しかしながら、単結晶シリコン薄膜の一部が基板に張り合わされていない部分ができてしまうという問題が考えられる。さらに、単結晶シリコン薄膜を全て基板に張り合わせることができても、時間が経過すると、単結晶シリコン薄膜が基板から剥れてしまうという問題が考えられる。このように、基板に単結晶シリコン薄膜など、半導体膜が十分に張り合わされていないと、この基板及び半導体膜を用いて形成される回路が正常に動作せず、誤動作してしまうことが考えられる。
【０００５】
このような問題に鑑み、ある回路に不良が生じ、正常に動作できない場合においても、誤動作せずに正常な動作が可能な半導体装置、より具体的には表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、複数の回路を有し、当該複数の回路のうち、正常動作可能と判断される回路から出力され、正常動作できないと判断される回路からは出力されない半導体装置である。
【０００７】
より具体的には、本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたソースドライバを有し、前記ソースドライバは、第１のシフトレジスタと、第２のシフトレジスタと、ラッチ回路と、レベルシフタと、バッファと、前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有する表示装置である。
【０００８】
なお、本発明の一において、前記ソースドライバは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。
【０００９】
本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたゲートドライバを有し、前記ゲートドライバは、第１のシフトレジスタと、第２のシフトレジスタと、ラッチ回路と、レベルシフタと、バッファと、前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有する表示装置である。
【００１０】
なお、本発明の一において、前記ゲートドライバは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。
【００１１】
また、本発明の一において、前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と基準となる信号を比較する第１の比較回路と、前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と基準となる信号を比較する第２の比較回路と、前記第１の比較回路、前記第２の比較回路、及び前記選択回路に電気的に接続され、前記基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記選択回路を制御する信号を出力する比較結果判定回路と、を有する構成とすることも可能である。
【００１２】
また、本発明の一において、前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有する構成とすることも可能である。
【００１３】
また、本発明の一において、前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有する構成とすることも可能である。
【００１４】
本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたソースドライバ及びゲートドライバと、を有し、前記ソースドライバは、第１のシフトレジスタと、第２のシフトレジスタと、第１のラッチ回路と、第１のレベルシフタと、第１のバッファと、前記ゲートドライバは、第３のシフトレジスタと、第４のシフトレジスタと、第２のラッチ回路と、第２のレベルシフタと、第２のバッファと、前記第３のシフトレジスタ及び前記第４のシフトレジスタに電気的に接続され、前記第３のシフトレジスタ及び前記第４のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する第２の選択回路と、を有する表示装置である。
【００１５】
なお、本発明の一において、前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と第１の基準となる信号を比較する第１の比較回路と、前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と第１の基準となる信号を比較する第２の比較回路と、前記第１の比較回路、前記第２の比較回路、及び前記第１の選択回路に電気的に接続され、前記第１の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第１の選択回路を制御する信号を出力する第１の比較結果判定回路と、前記第３のシフトレジスタに電気的に接続され、前記第３のシフトレジスタの信号と第２の基準となる信号を比較する第１の比較回路と、前記第４のシフトレジスタに電気的に接続され、前記第４のシフトレジスタの信号と第２の基準となる信号を比較する第２の比較回路と、前記第１の比較回路、前記第２の比較回路、及び前記第２の選択回路に電気的に接続され、前記第２の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第２の選択回路を制御する信号を出力する第２の比較結果判定回路と、を有する構成とすることも可能である。
【００１６】
また、本発明の一において、前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有し、前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のアナログスイッチと、前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のアナログスイッチと、を有する構成とすることも可能である。
【００１７】
また、本発明の一において、前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有し、前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のクロックドインバータと、前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のクロックドインバータと、を有する構成とすることも可能である。
【００１８】
なお、本発明の一において、前記ゲートドライバ及び前記ソースドライバのいずれかは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。
【００１９】
また、本発明において、前記画素は、半導体層を有するトランジスタを備え、前記半導体層は、単結晶半導体である構成とすることも可能である。
【００２０】
本発明の一は、上記記載の表示装置を有する電子機器である。
【００２１】
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路（例えばアナログスイッチやクロックドインバータなど）をスイッチとして用いることが出来る。
【００２２】
機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。
【００２３】
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い状態で動作する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）の電位に近い状態で動作する場合はＰチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低電位側電源の電位に近い状態で動作するとき、Ｐチャネル型トランジスタではソース端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして、より正確な動作を行うことができるためである。ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。
【００２４】
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。
【００２５】
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。
【００２６】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２７】
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが直接接続されている場合として、ＡとＢとの間に他の素子や他の回路を挟まずに、ＡとＢとが直接接続されていてもよい。
【００２８】
なお、ＡとＢとが直接接続されている、と明示的に記載する場合は、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に他の素子や他の回路を間に介さずに接続されている場合）と、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）とを含むものとする。
【００２９】
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００３０】
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
【００３１】
なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する素子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、ＥＬ素子として様々なものを用いることができる。
【００３２】
なお、電子放出素子とは、先鋭な陰極に高電界を集中してかけて電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ（ＣＮＴ）型、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミッタＳＣＤ型、オード型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラスシリコン型、表面伝導（ＳＥＤ）型などを用いることができる。ただし、これに限定されず、電子放出素子として様々なものを用いることができる。
【００３３】
なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＤＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを用いることができる。ただし、これに限定されず、液晶素子として様々なものを用いることができる。
【００３４】
なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示されるもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により表示されるもの、分子の光吸収により表示されるもの、電子とホールが結合して時発光により表示されるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明白濁）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることができる。ただし、これに限定されず、電子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリ性などのメリットを有する。
【００３５】
なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、ＤＣ型ＰＤＰ、ＡＣ型ＰＤＰでもよい。ここで、プラズマディスプレイパネルとしては、ＡＳＷ（Ａｄｄｒｅｓｓ Ｗｈｉｌｅ Ｓｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）駆動、ＣＬＥＡＲ（Ｌｏｗ Ｅｎｅｒｇｙ Ａｄｄｒｅｓｓ ａｎｄ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｆａｌｓｅ Ｃｏｎｔｏｕｒ Ｓｅｑｕｅｎｃｅ）駆動、ＡＬＩＳ（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ（Ｔｅｃｈｂｏｌｏｇｙ ｏｆ Ｒｅｃｉｐｒｏｃａｌ Ｓｕｓｆａｉｎｅｒ）駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイとして様々なものを用いることができる。
【００３６】
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源して様々なものを用いることができる。
【００３７】
なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。このような半導体を有するＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。
【００３８】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することが出来る。
【００３９】
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することが出来る。
【００４０】
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
【００４１】
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。
【００４２】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【００４３】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。
【００４４】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【００４５】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。
【００４６】
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。
【００４７】
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。
【００４８】
その他、様々なトランジスタを用いることができる。
【００４９】
なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板としては、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが出来る。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【００５０】
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。このマルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。また、マルチゲート構造により、飽和領域で動作する時にドレイン・ソース間電圧が変化してもドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットな特性にすることができ、この電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷などを実現することができ、その結果、特性のよい差動回路やカレントミラー回路などを実現することが出来る。
【００５１】
さらにトランジスタの構成の別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるＳ値の低減を図ることができる。チャネルの上下にゲート電極が配置される構成とすることにより、複数のトランジスタが並列に接続された構成と同様の機能を有する。
【００５２】
また、チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、または逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。また、ＬＤＤ領域を設けた構成も適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
【００５３】
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、所定の機能を実現させるために必要な回路の一部を、ある基板に形成し、所定の機能を実現させるために必要な回路の別の一部を、別の基板に形成することも可能である。つまり、所定の機能を実現させるために必要な回路の全てを同じ基板を用いて形成することも可能である。例えば、所定の機能を実現させるために必要な回路の一部を、ガラス基板上にトランジスタにより形成し、所定の機能を実現させるために必要な回路の別の一部を、単結晶基板に形成し、単結晶基板を用いて形成されたトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置することもできる。また、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続することも可能である。このように、回路の一部を同じ基板に形成することにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、駆動電圧が高い部分及び駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板に形成して、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。
【００５４】
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上、またはＲＧＢ以外の色を用いることも可能である。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加することも可能である。また、例えば、ＲＧＢの中の少なくとも一色に類似した色を、ＲＧＢに追加することも可能である。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２とすることも可能である。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとすることも可能である。このような色要素を用いることにより、より実物に近い表示を行うことができ、また、消費電力を低減することが出来る。
【００５５】
また、一画素の別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が１つの色要素の中に複数あっても、それらをまとめて、一つの色要素を一画素とすることも可能である。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにすることも可能である。つまり、１つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なり、よって、視野角を広くすることが出来る。
【００５６】
なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
【００５７】
なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。
【００５８】
なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。
【００５９】
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
【００６０】
なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
【００６１】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース及びドレインとして機能する領域をそれぞれ第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。
【００６２】
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子と表記する場合がある。
【００６３】
なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。
【００６４】
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００６５】
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼んでも良い。
【００６６】
なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００６７】
なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
【００６８】
なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
【００６９】
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
【００７０】
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
【００７１】
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。
【００７２】
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
【００７３】
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
【００７４】
なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
【００７５】
なお、ドレインについては、ソースと同様である。
【００７６】
なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と言う。
【００７７】
なお、表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（ＤＭＤ）、などのことを言う。ただし、これに限定されない。
【００７８】
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。
【００７９】
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置（水冷式、空冷式）などを有している装置のことをいう。
【００８０】
なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。
【００８１】
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。
【００８２】
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。
【００８３】
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
【００８４】
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。
【００８５】
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００８６】
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
【００８７】
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
【００８８】
なお、Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含まないものとする。
【００８９】
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
【００９０】
なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。
【発明の効果】
【００９１】
複数の回路と選択回路を有する構成により、複数の回路のうち、一の回路が誤動作を起こしても、複数の回路のうち、別の回路が一の回路の動作を補うことができる。つまり、冗長性を有する表示装置を提供することができる。
【発明を実施するための最良の形態】
【００９２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００９３】
（実施の形態１）
本実施の形態では、本発明の半導体装置について説明する。
【００９４】
本実施の形態における半導体装置は、複数の回路を有し、複数の回路のいずれか１つから信号が出力される。例えば、複数の回路のうち、一の回路で誤動作が起きたとする。すると、一の回路からは信号が出力されず、複数の回路のうち、他の回路から信号が出力される。つまり、一の回路の動作が、他の回路によって補われる。
【００９５】
本実施の形態における半導体装置は、複数のトランジスタによって構成されている。ただし、半導体装置は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有する構成とすることも可能である。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板と、該絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動度化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの単結晶半導体又は単結晶半導体などを用いることもできる。
【００９６】
次に、図１（Ａ）を参照して、本実施の形態における半導体装置のより具体的な構成について説明する。
【００９７】
半導体装置は、第１の回路１０１、第２の回路１０２及び選択回路１１０を有する。そして、選択回路１１０は、第１のスイッチ１１１及び第２のスイッチ１１２を有する。
【００９８】
半導体装置は、信号が第１の回路１０１と第２の回路１０２とからそれぞれ選択回路１１０に出力される。そして、第１の回路１０１の信号と第２の回路１０２の信号とのどちらか一方が選択回路１１０によって選択される。この選択された信号は、出力端子ＯＵＴから出力される。
【００９９】
ここで、第１の回路１０１と第２の回路１０２とは、同様の構成を用いることができる。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とは異なる構成とすることもできる。
【０１００】
第１の回路１０１は、図示していないが電源電圧、又は第１の回路１０１を制御するための信号などが入力される。そして、第１の回路１０１は、信号を選択回路１０３に出力する。
【０１０１】
第２の回路１０２は、図示していないが電源電圧、又は第２の回路１０２を制御するための信号などが入力される。そして、第２の回路１０２は、信号を選択回路１０３に出力する。
【０１０２】
ここで、第１の回路１０１と第２の回路１０２とは、同様の機能を有する。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とが異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１０３】
選択回路１０３は、第１の回路１０１から入力した信号と、第２の回路１０２から入力した信号とのどちらか一方を選択する。この信号の選択は、第１のスイッチ１１１及び第２のスイッチ１１２のオンとオフとによって行われる。そして、選択された信号は、出力端子ＯＵＴから出力される。ただし、これに限定されず、選択回路１０３は、第１の回路１０１の信号と第２の回路１０２の信号の両方を選択することもできる。こうすることで、出力端子ＯＵＴに大きな負荷を接続することができる。
【０１０４】
例えば、第１の回路１０１の信号が選択された場合の半導体装置の動作を図１（Ｂ）に示す。第１のスイッチ１１１がオンして、第２のスイッチ１１２がオフする。そして、第１の回路１０１の信号が第１のスイッチ１１１を介して出力端子ＯＵＴから出力される。このとき、第２の回路１０２の信号は、第２のスイッチ１１２がオフしているので、出力端子ＯＵＴから出力されない。
【０１０５】
別の例として、第２の回路１０２の信号が選択された場合の半導体装置の動作を図１（Ｃ）に示す。第１のスイッチ１１１がオフして、第２のスイッチ１１２がオンする。そして、第２の回路１０２の信号が第２のスイッチ１１２を介して出力端子ＯＵＴから出力される。このとき、第１の回路１０１の信号は、第１のスイッチ１１１がオフしているので、出力端子ＯＵＴから出力されない。
【０１０６】
以上説明した半導体装置は、様々なメリットを得ることができる。半導体装置が得ることができるメリットについて、以下に説明する。
【０１０７】
半導体装置は、冗長性を得ることができる。なぜなら、誤動作が第１の回路１０１と第２の回路１０２の一方に起こったとしても、誤った信号が半導体装置から出力されないからである。つまり、第１の回路１０１の信号と第２の回路１０２の信号のうち、正常動作している方の回路の信号が選択回路１１０によって選択されるからである。
【０１０８】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、半導体装置は冗長性を有しているので、誤った信号が半導体装置から出力されることはない。
【０１０９】
また、半導体装置は、選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１の回路１０１の信号と第２の回路１０２の信号とのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１の回路１０１と第２の回路１０２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路１１０がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、半導体装置は選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断できるので、高電源と低電源とがショートすることはない。
【０１１０】
さらに、該半導体層に単結晶半導体を用いることにより、半導体装置の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確に第１の回路と第２の回路の選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０１１１】
上記説明した半導体装置の他にも、様々な構成又は駆動方法などがある。
【０１１２】
例えば、冗長効果を有する回路の数に限定はなく、３つ以上有する構成とこともできる。半導体装置が同じ機能を有する回路をＮ個（Ｎ：自然数）有する場合の構成を図２に示す。なお、図１（Ａ）と共通するところは共通の符号を用いて、その説明を省略する。半導体装置は、第１の回路１０１乃至第Ｎの回路１０４と、選択回路１１０を有している。そして、選択回路１０３は、第１のスイッチ１１１乃至第Ｎのスイッチ１１４を有している。このように、半導体装置が冗長効果を有する回路を複数有することで、半導体装置は冗長性をより高めることができる。
【０１１３】
別の例として、第１の回路１０１と第２の回路１０２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、選択回路１１０によって一方の回路から出力される信号が、選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０１１４】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路１１０が配置されることによって、電源間のショートを防ぐことができる。
【０１１５】
次に、本実施の形態における半導体装置の別の構成について図３を参照して説明する。
【０１１６】
図３に示す半導体装置の概要を説明する。図３に示す半導体装置は、図１に示した半導体装置に、制御回路１２０を追加した構成である。制御回路１２０は、第１の回路１０１と第２の回路１０２とからそれぞれ出力された信号が正常か正常ではないかを判断する。そして、制御回路１２０は、その判断した結果に従って選択回路１０３を制御する。こうして、第１の回路１０１の信号と第２の回路１０２の信号とのどちらか一方が出力端子ＯＵＴから出力される。
【０１１７】
半導体装置は、複数のトランジスタによって構成されている。ただし、半導体装置は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体又は単結晶半導体などを用いることもできる。
【０１１８】
次に制御回路１２０の具体的な構成の例について説明する。
【０１１９】
半導体装置は、第１の回路１０１、第２の回路１０２、選択回路１１０及び制御回路１２０を有する。そして、選択回路１１０は、第１のスイッチ１１１及び第２のスイッチ１１２を有する。制御回路１２０は、第１の比較回路１２１、第２の比較回路１２２、メモリ１２３及び比較結果判断回路１２４を有する。
【０１２０】
ここで、第１の回路１０１と第２の回路１０２とは、それぞれ同様の構成を用いることができる。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とは異なる構成とすることもできる。
【０１２１】
ここで、第１の回路１０１と第２の回路１０２とは、同様の機能を有する。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とが異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１２２】
メモリ１２３は、データが保存されている。そして、メモリ１２３に保存されたデータは、正常な第１の回路１０１の信号に相当する。あるいは、正常な第２の回路１０１の信号に相当するデータにおいても、メモリ１２３に保存することができるものとすることができる。
【０１２３】
第１の比較回路１２１は、メモリ１２３に保存されているデータと、第１の回路１０１の信号とを比較する。そして、第１の比較回路１２１は、その比較結果を比較結果判断回路１２４に出力する。
【０１２４】
第２の比較回路１２２は、メモリ１２３に保存されているデータと、第２の回路１０２の信号とを比較する。そして、第２の比較回路１２２は、その比較結果を比較結果判断回路１２４に出力する。
【０１２５】
比較結果判断回路１２４は、第１の比較回路１２１の比較結果と、第２の比較回路１２２の比較結果をもとに、第１の回路１０１及び第２の回路１０２が誤動作しているか正常動作しているかを判断する。そして、比較結果判断回路１２４は、選択回路１１０に制御信号を出力する。具体的には、比較結果判断回路１２４は、選択回路１１０が有する第１のスイッチ１１１及び第２のスイッチ１１２のオンとオフをそれぞれ制御する。
【０１２６】
例えば、比較結果判断回路１２４が、第１の回路１０１を正常動作、第２の回路１０２を誤動作と判断したとする。すると、比較結果判断回路１２４は、第１のスイッチ１１１をオン、第２のスイッチ１１２をオフするような信号を選択回路１１０に出力する。したがって、第１の回路１０１の信号が第１のスイッチ１１１を介して出力端子ＯＵＴから出力される。そして、第２の回路１０２の信号は、第２のスイッチ１１２がオフしているので、出力端子ＯＵＴから出力されない。
【０１２７】
別の例として、比較結果判断回路１２４が、第１の回路１０１を誤動作、第２の回路１０２を正常動作と判断したとする。すると、比較結果判断回路１２４は、第１のスイッチ１１１をオフ、第２のスイッチ１１２をオンするような信号を選択回路１１０に出力する。したがって、第２の回路１０２の信号が第２のスイッチ１１２を介して出力端子ＯＵＴから出力される。そして、第１の回路１０１の信号は、第１のスイッチ１１１がオフしているので、出力端子ＯＵＴから出力されない。
【０１２８】
別の例として、比較結果判断回路１２４が、第１の回路１０１及び第２の回路１０２を正常動作と判断したとする。すると、比較結果判断回路１２４は、第１のスイッチ１１１をオン、第２のスイッチ１１２をオンするような信号を選択回路１１０に出力する。したがって、第１の回路１０１の信号、及び第２の回路１０２の信号が、それぞれ第１のスイッチ１１１、第２のスイッチ１１２を介して出力端子ＯＵＴから出力される。こうすることで、出力端子ＯＵＴに大きな負荷を接続することができる。
【０１２９】
以上説明した本実施の形態における半導体装置は、様々なメリットを得ることができる。本実施の形態における半導体装置が得ることのできるメリットについて、以下に説明する。
【０１３０】
本実施の形態における半導体装置は、冗長性を得ることができる。なぜなら、誤動作が第１の回路１０１と第２の回路１０２の一方に起こったとしても、誤った信号が半導体装置から出力されないからである。つまり、第１の回路１０１の信号と第２の回路１０２の信号のうち、正常動作している方の回路の信号が選択回路１１０によって選択されるからである。
【０１３１】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、半導体装置は、第１の回路及び第２の回路により冗長性を有しているので、誤った信号が第１の回路及び第２の回路から出力されることはない。
【０１３２】
さらに、該半導体層に単結晶半導体を用いることにより、半導体装置の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確に第１の回路と第２の回路の選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０１３３】
また、本実施の形態における半導体装置は、選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１の回路１０１の信号と第２の回路１０２の信号とのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１の回路１０１と第２の回路１０２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路１１０がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、半導体装置は選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断できるので、高電源と低電源とがショートすることはない。
【０１３４】
上記説明した半導体装置の他にも、様々な構成又は駆動方法などがある。
【０１３５】
例えば、同じ機能を有する回路の数に限定はなく、半導体装置は同じ機能を有する回路を３つ以上有することができる。半導体装置が同じ機能を有する回路を３つ以上有することで、半導体装置はより冗長性を高めることができる。
【０１３６】
また、別の例として、第１の回路１０１と第２の回路１０２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、選択回路１１０によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０１３７】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路１１０が配置されることによって、電源間のショートを防ぐことができる。
【０１３８】
また、本実施の形態における半導体装置の別の例として、正常な第１の回路１０１の信号に相当するデータと正常な第２の回路１０２の信号に相当するデータとを、それぞれ別々のメモリに保存してもよい。
【０１３９】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１４０】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜に行うことができる。
【０１４１】
（実施の形態２）
本実施の形態では、半導体装置を適用した表示装置について説明する。
【０１４２】
まず、図１５を参照して、表示装置が有する表示パネルについて説明する。
【０１４３】
表示パネル５００の概要を説明する。表示パネル５００は、実施の形態１で説明した半導体装置をソースドライバ５１０及びゲートドライバ５２０に適用している。つまり、ソースドライバ５１０及びゲートドライバ５２０は、それぞれ同じ機能を有する回路を複数有している。
【０１４４】
表示パネル５００は、画素部５０１、ソースドライバ５１０及びゲートドライバ５２０を有している。そして、画素部５０１は、複数の画素を有している。
【０１４５】
なお、ソースドライバ５１０及びゲートドライバ５２０は、複数の回路を有し、複数の回路は互いに動作を補うことができる機能を有する構成とすることができる。ただし、これに限定されず、様々な構成を表示パネル５００に用いることができる。例えば、ソースドライバ５１０とゲートドライバ５２０のどちらか一方だけが、複数の回路を有し、複数の回路が互いに動作を補うことができる機能を有する構成とすることもでき、別の例として、画素部５０１が有する画素が複数の回路を有し、複数の回路は、互いに動作を補うことができる機能を有する構成とすることもできる。
【０１４６】
ソースドライバ５１０は、画素部５０１にビデオ信号を出力する。ビデオ信号は、電圧である場合が多い。ただし、これに限定されず、ビデオ信号は電流も適用できる。さらに、ビデオ信号は、アナログ信号であることが多い。ただし、これに限定されず、ビデオ信号はデジタル号も適用できる。
【０１４７】
また、ゲートドライバ５２０は、画素部５０１に選択信号を出力する。
【０１４８】
画素部５０１では、光の状態がビデオ信号に従って制御される。こうすることで、画素部５０１は、画像を表示することができる。具体的には、画素が選択信号によって選択される。そして、ビデオ信号が選択された画素に入力され、画素はビデオ信号を保持する。ここで、表示素子又は表示素子を制御する素子（トランジスタ又は容量など）が各画素に配置されている。そして、表示素子又は表示素子を制御する素子は、ビデオ信号にしたがって状態を変化させる。なお、表示素子としては、液晶素子、ＥＬ素子、ＦＥＤで用いる素子、又はＤＭＤなどを用いることができる。
【０１４９】
次に、図１６を参照して、ソースドライバ５１０の一例について説明する。
【０１５０】
ソースドライバ５１０の概要について説明する。サンプリングパルスが第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とからそれぞれ出力される。そして、第１のシフトレジスタ５１１のサンプリングパルスと第２のシフトレジスタ５１２のサンプリングパルスのどちらか一方が選択回路５１３によって選択される。
【０１５１】
ソースドライバ５１０は、複数のトランジスタによって構成されている。ただし、ソースドライバ５１０は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体又は単結晶半導体などを用いることもできる。
【０１５２】
ソースドライバ５１０は、第１のシフトレジスタ５１１、第２のシフトレジスタ５１２、選択回路５１３、第１のラッチ回路５１６、第２のラッチ回路５１７、レベルシフタ５１８、及びバッファ５１９を有している。そして、選択回路５１３は、複数の第１のスイッチ５１４と複数の第２のスイッチ５１５とを有している。なお、第１のシフトレジスタ５１１及び第２のシフトレジスタ５１２を、それぞれ第１の回路、第２の回路と呼ぶことができる。
【０１５３】
ここで、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは、同様の構成が用いられる。ただし、これに限定されず、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは異なる構成とすることもできる。
【０１５４】
第１のシフトレジスタ５１１には、図示はしないが、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第１のシフトレジスタ５１１は、入力される信号に従ってサンプリングパルスを選択回路５１３に出力する。このサンプリングパルスは、端子Ｓ１＿１乃至端子Ｓｍ＿１から順次出力される。さらに、第１のシフトレジスタ５１１は、信号を第１の出力端子ＳＯＵＴ１から出力している。この信号は、第１のシフトレジスタ５１１が正常動作しているか誤動作しているかを判断するために必要なものである。
【０１５５】
第２のシフトレジスタ５１２には、図示はしないが、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第２のシフトレジスタ５１２は、入力される信号に従ってサンプリングパルスを選択回路５１３に出力する。このサンプリングパルスは、端子Ｓ１＿２乃至端子Ｓｍ＿２から順次出力される。さらに、第２のシフトレジスタ５１２は、信号を第１の出力端子ＳＯＵＴ２から出力している。この信号は、第２のシフトレジスタ５１２が正常動作しているか誤動作しているかを判断するために必要なものである。
【０１５６】
ここで、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは、同様の機能を有する。ただし、これに限定されず、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは異なる機能であっても一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１５７】
選択回路５１３は、第１のシフトレジスタ５１１から入力したサンプリングパルスと、第２のシフトレジスタ５１２から入力したサンプリングパルスとのどちらか一方を選択する。この選択は、第１のスイッチ５１４及び第２のスイッチ５１５のオンとオフとによって行われる。そして、選択されたサンプリングパルスは、第１のラッチ回路５１６に出力される。ただし、これに限定されず、選択回路５１３は、第１のシフトレジスタ５１１から入力したサンプリングパルスと、第２のシフトレジスタ５１２から入力したサンプリングパルスの両方を選択することもできる。
【０１５８】
例えば、第１のシフトレジスタ５１１のサンプリングパルスが選択された場合、第１のスイッチ５１４がオンして、第２のスイッチ５１５がオフする。そして、第１のシフトレジスタ５１１のサンプリングパルスが第１のスイッチ５１４を介して、第１のラッチ回路５１６に出力される。このとき、第２のシフトレジスタ５１２のサンプリングパルスは、第２のスイッチ５１５がオフしているので、第１のラッチ回路５１６に出力されない。
【０１５９】
別の例として、第２のシフトレジスタ５１２のサンプリングパルスが選択された場合、第１のスイッチ５１４がオフして、第２のスイッチ５１５がオンする。そして、第２のシフトレジスタ５１２のサンプリングパルスが第２のスイッチ５１５を介して、第１のラッチ回路５１６に出力される。このとき、第１のシフトレジスタ５１１のサンプリングパルスは、第１のスイッチ５１４がオフしているので、第１のラッチ回路５１６に出力されない。
【０１６０】
ここで、第１のシフトレジスタ５１１のサンプリングパルスと、第２のシフトレジスタ５１２のサンプリングパルスとのどちらかを選択するかは、第１の出力端子ＳＯＵＴ１及び第２の出力端子ＳＯＵＴ２から出力される信号によって決定される。具体的には、実施の形態１に示したように、正しい信号と、第１の出力端子ＳＯＵＴ１及び第２の出力端子ＳＯＵＴ２から出力される信号とが比較される。そして、第１のスイッチ５１４及び第２のスイッチ５１５のオンとオフがその比較結果によって制御される。
【０１６１】
第１のラッチ回路５１６は、サンプリングパルスが入力されるタイミングに従って、各列でデータ信号を保持していく。最終列までビデオ信号の保持が完了すると、ラッチパルス（ＬＡＴ）が水平帰線期間中に第１のラッチ回路５１６に入力される。すると、第１のラッチ回路５１６に保持されているデータ信号が、一斉に第２のラッチ回路５１７に出力される。
【０１６２】
第２のラッチ回路５１７は、第１のラッチ回路５１６から入力されたデータ信号を保持する。その後、第２のラッチ回路５１７に保持されたデータ信号は、１行分が同時に、レベルシフタ５１８に出力される。
【０１６３】
レベルシフタ５１８は、第２のラッチ回路５１７から入力されたデータ信号の振幅電圧を変える。そして、そのデータ信号は、ビデオ信号としてバッファ５１９を介して端子Ｓ１＿１乃至端子Ｓｍ＿１からそれぞれ出力される。
【０１６４】
ここで、第２のラッチ回路５１７に保持されたデータ信号がレベルシフタ５１８に出力されている間、第１のシフトレジスタ５１１又は第２のシフトレジスタ５１２は再びサンプリングパルスを第１のラッチ回路５１６に出力する。そして、第１のラッチ回路５１６は、サンプリングパルスが入力されるタイミングに従って、各列でデータ信号を保持していく。つまり、同時に２の動作が行われる。
【０１６５】
このようにして、ソースドライバ５１０は、線順次駆動をすることが可能となる。以後、ソースドライバ５１０は、このような動作を繰り返す。
【０１６６】
なお、ソースドライバ５１０は、これに限定されず、様々な構成とすることができる。例えば、ソースドライバ５１０がデジタルアナログ変換回路５３０を有している場合の構成を図１７に示す。図１７では、データ信号が第２のラッチ回路５１７からデジタルアナログ変換回路５３０に出力される。そして、デジタルアナログ変換回路５３０は、第２のラッチ回路５１７から入力されたデータ信号をアナログ信号に変換する。その変換されたデータ信号は、ビデオ信号として端子Ｓ１＿１乃至端子Ｓｍ＿１からそれぞれ出力される。
【０１６７】
別の例として、点順次駆動をすることが可能な構成を図１８に示す。図１８では、サンプリングパルスが選択回路５１３からサンプリング回路５３１に出力される。そして、データ信号がサンプリング回路５３１に入力されている。サンプリング回路５３１は、サンプリングパルスに応じて、データ信号をビデオ信号として端子Ｓ１乃至端子Ｓｍから順次出力する。なお、ビデオ信号は、１列ずつ出力されてもよいし、複数列ずつ出力されてもよい。
【０１６８】
以上説明したソースドライバ５１０は、様々なメリットを得ることができる。ソースドライバ５１０が得ることができるメリットについて、以下に説明する。
【０１６９】
ソースドライバ５１０は、冗長性を得ることができる。なぜなら、誤動作が第１のシフトレジスタ５１１と第２のシフトレジスタ５１２の一方に起こったとしても、誤った信号がソースドライバ５１０から出力されないからである。つまり、第１のシフトレジスタ５１１のサンプリングパルスと第２のシフトレジスタ５１２のサンプリングパルスのうち、正常動作している方の回路のサンプリングパルスが選択回路５１３によって選択されるからである。
【０１７０】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、ソースドライバ５１０は冗長性を有しているので、誤った信号が半導体装置から出力されることはない。
【０１７１】
さらに、該半導体層に単結晶半導体を用いることにより、ソースドライバ５１０の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確にシフトレジスタの選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０１７２】
ソースドライバ５１０は、選択回路５１３によって第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１のシフトレジスタ５１１のサンプリングパルスと第２のシフトレジスタ５１２のサンプリングパルスとのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１のシフトレジスタ５１１と第２のシフトレジスタ５１２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路５１３がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、ソースドライバ５１０は選択回路５１３によって第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とを遮断できるので、高電源と低電源とがショートすることはない。
【０１７３】
上記説明したソースドライバ５１０の他にも、様々な構成又は駆動方法などがある。
【０１７４】
例えば、同じ機能を有する回路の数に限定はなく、ソースドライバ５１０はシフトレジスタを３つ以上有することができる。ソースドライバ５１０がシフトレジスタを３つ以上有することで、ソースドライバ５１０は冗長性をより高めることができる。
【０１７５】
別の例として、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、ソースドライバ５１０によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０１７６】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路５１３が配置されることによって、電源間のショートを防ぐことができる。
【０１７７】
次に、図１３（Ａ）を参照して、ソースドライバ５１０が有する選択回路５１３の一例について説明する。なお、図１３（Ａ）は、１列乃至ｍ列のうちの、ｉ−１列、ｉ列及びｉ＋１列（ｉ：１乃至ｍのいずれか一）の選択回路５１３を示している。
【０１７８】
選択回路５１３は、複数の第１のアナログスイッチ４６１及び複数の第２のアナログスイッチ４６２を有している。この第１のアナログスイッチ４６１及び第２のアナログスイッチ４６２は、それぞれ第１のスイッチ５１４、第２のスイッチ５１５に相当する。
【０１７９】
第１のシフトレジスタ５１１のｉ列目の端子Ｓｉ＿１と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第１のアナログスイッチ４６１を介して電気的に接続されている。そして、第２の第１のシフトレジスタ５１２のｉ列目の端子Ｓｉ＿２と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第２のアナログスイッチ４６２を介して電気的に接続されている。
【０１８０】
第１のアナログスイッチ４６１はそれぞれ、第１の制御端子が第１の配線４６３に電気的に接続され、第２の制御端子が第２の配線４６４に電気的に接続されている。そして、第２のアナログスイッチ４６２はそれぞれ、第１の制御端子が第２の配線４６４に電気的に接続され、第２の制御端子が第１の配線４６３に電気的に接続されている。
【０１８１】
ここで、第１の制御端子とは、アナログスイッチが有するＰチャネル型トランジスタのゲート電極に相当する。そして、第２の制御端子とは、アナログスイッチが有するＮチャネル型トランジスタのゲート電極に相当する。
【０１８２】
選択回路５１３の動作について説明する。第１のシフトレジスタ５１１サンプリングパルスが選択された場合、第１のアナログスイッチ４６１がオンし、第２のアナログスイッチ４６２がオフする。選択回路５１３がこのような動作を行うために、Ｌ信号が第１の配線４６３に入力され、Ｈ信号が第２の配線４６４に入力される。同様に、第２のシフトレジスタ５１２のビデオ信号が選択された場合、第１のアナログスイッチ４６１がオフし、第２のアナログスイッチ４６２がオンする。選択回路５１３がこのような動作を行うために、Ｈ信号が第１の配線４６３に入力され、Ｌ信号が第２の配線４６４に入力される。
【０１８３】
次に、図１３（Ｂ）を参照して、別の選択回路５１３の一例について説明する。なお、図１３（Ｂ）は、１列乃至ｍ列のうちの、ｉ−１列及びｉ列（ｉ：１乃至ｍのいずれか一）の選択回路５１３を示している。
【０１８４】
選択回路５１３は、複数の第１のクロックドインバータ４７１及び複数の第２のクロックドインバータ４７２を有している。この第１のクロックドインバータ４７１及び第２のクロックドインバータ４７２は、それぞれ第１のスイッチ５１４、第２のスイッチ５１５に相当する。
【０１８５】
第１のシフトレジスタ５１１のｉ列目の端子Ｓｉ＿１と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第１のクロックドインバータ４７１を介して電気的に接続されている。そして、第２のシフトレジスタ５１２のｉ列目の端子Ｓｉ＿２と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第２のクロックドインバータ４７２を介して電気的に接続されている。
【０１８６】
第１のクロックドインバータ４７１はそれぞれ、第１の制御端子が第１の配線４７３に電気的に接続され、第２の制御端子が第２の配線４７４に電気的に接続されている。そして、第２のクロックドインバータ４７２はそれぞれ、第１の制御端子が第２の配線４７４に電気的に接続され、第２の制御端子が第１の配線４７３に電気的に接続されている。
【０１８７】
ここで、第１の制御端子とは、クロックドインバータが有する複数のＰチャネル型トランジスタのうちの一のゲート電極に相当する。そして、第２の制御端子とは、クロックドインバータが有する複数のＮチャネル型トランジスタのうちの一のゲート電極に相当する。
【０１８８】
選択回路５１３の動作について説明する。第１のシフトレジスタ５１１のサンプリングパルスが選択された場合、第１のクロックドインバータ４７１がオンし、第２のクロックドインバータ４７２がオフする。選択回路５１３がこのような動作を行うために、Ｌ信号が第１の配線４７３に入力され、Ｈ信号が第２の配線４７４に入力される。同様に、第２のシフトレジスタ５１２のサンプリングパルスが選択された場合、第１のクロックドインバータ４７１がオフし、第２のクロックドインバータ４７２がオンする。選択回路５１３がこのような動作を行うために、Ｈ信号が第１の配線４７３に入力され、Ｌ信号が第２の配線４７４に入力される。
【０１８９】
次に、図１９を参照して、ゲートドライバ５２０の一例について説明する。
【０１９０】
ゲートドライバ５２０の概要について説明する。信号が第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とからそれぞれ出力される。そして、第１のシフトレジスタ５２１の信号と第２のシフトレジスタ５２２の信号のどちらか一方が選択回路５２３によって選択される。
【０１９１】
ゲートドライバ５２０は、複数のトランジスタによって構成されている。ただし、ゲートドライバ５２０は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体または非単結晶半導体又は単結晶半導体などを用いることもできる。
【０１９２】
ゲートドライバ５２０は、第１のシフトレジスタ５２１、第２のシフトレジスタ５２２、選択回路５２３、レベルシフタ５２６、及びバッファ５２７を有している。そして、選択回路５２３は、複数の第１のスイッチ５２４と複数の第２のスイッチ５２５を有している。なお、第１のシフトレジスタ５２１及び第２のシフトレジスタ５２２を、それぞれ第１の回路、第２の回路と呼ぶことができる。
【０１９３】
ここで、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは、同様の構成が用いられる。ただし、これに限定されず、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは異なる構成とすることもできる。
【０１９４】
第１のシフトレジスタ５２１には、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第１のシフトレジスタ５２１は、入力される信号に従って順次選択していくような信号を出力する。この信号は、選択回路５２３に端子Ｇ１＿１乃至端子Ｇｎ＿１から順次出力される。さらに、第１のシフトレジスタ５２１は、信号を第１の出力端子ＧＯＵＴ１から出力している。この信号は、第１のシフトレジスタ５２１が正常動作しているか誤動作しているかを判断できるようなものである。
【０１９５】
第２のシフトレジスタ５２２には、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第２のシフトレジスタ５２２は、入力される信号に従って順次選択していくような信号を出力する。この信号は、選択回路５２３に端子Ｇ１＿２乃至端子Ｇｎ＿２から順次出力される。さらに、第２のシフトレジスタ５２２は、信号を第２の出力端子ＧＯＵＴ２から出力している。この信号は、第２のシフトレジスタ５２２が正常動作しているか誤動作しているかを判断できるようなものである。
【０１９６】
ここで、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは、同様の機能を有する。ただし、これに限定されず、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１９７】
選択回路５２３は、第１のシフトレジスタ５２１から入力した信号と、第２のシフトレジスタ５２２から入力した信号とのどちらか一方を選択する。この選択は、第１のスイッチ５２４及び第２のスイッチ５２５のオンとオフとによって行われる。そして、選択された信号は、レベルシフタ５２６に出力される。ただし、これに限定されず、選択回路５２３は、第１のシフトレジスタ５２１から入力した信号と、第２のシフトレジスタ５２２から入力した信号の両方を選択することもできる。
【０１９８】
例えば、第１のシフトレジスタ５２１の信号が選択された場合、第１のスイッチ５２４がオンして、第２のスイッチ５２５がオフする。そして、第１のシフトレジスタ５２１の信号が第１のスイッチ５２４を介して、レベルシフタ５２６に出力される。このとき、第２のシフトレジスタ５２２の信号は、第２のスイッチ５２５がオフしているので、レベルシフタ５２６に出力されない。
【０１９９】
別の例として、第２のシフトレジスタ５２２の信号が選択された場合、第１のスイッチ５２４がオフして、第２のスイッチ５２５がオンする。そして、第２のシフトレジスタ５２２の信号が第２のスイッチ５２５を介して、レベルシフタ５２６に出力される。このとき、第１のシフトレジスタ５２１の信号は、第１のスイッチ５２４がオフしているので、レベルシフタ５２６に出力されない。
【０２００】
ここで、第１のシフトレジスタ５２１の信号と、第２のシフトレジスタ５２２の信号とのどちらかを選択するかは、第１の出力端子ＧＯＵＴ１及び第２の出力端子ＧＯＵＴ２から出力される信号によって決定される。具体的には、実施の形態１に示したように、正しい信号と、第１の出力端子ＧＯＵＴ１及び第２の出力端子ＧＯＵＴ２から出力される信号とが比較される。そして、第１のスイッチ５２４及び第２のスイッチ５２５のオンとオフがその比較結果によって制御される。
【０２０１】
レベルシフタ５２６は、選択回路５２３から入力された信号の振幅電圧を変える。そして、その信号は、選択信号としてバッファ５２７を介して端子Ｇ１乃至端子Ｇｎから順次出力される。
【０２０２】
なお、バッファ５２７は、選択信号のパルス幅を変える機能を有していてもよい。
【０２０３】
以上説明したゲートドライバ５２０は、様々なメリットを得ることができる。ゲートドライバ５２０が得ることができるメリットについて、以下に説明する。
【０２０４】
ゲートドライバ５２０は、冗長性を得ることができる。なぜなら、誤動作が第１のシフトレジスタ５２１と第２のシフトレジスタ５２２の一方に起こったとしても、誤った信号がゲートドライバ５２０から出力されないからである。つまり、第１のシフトレジスタ５２１の信号と第２のシフトレジスタ５２２の信号のうち、正常動作している方の回路の信号が選択回路５２３によって選択されるからである。
【０２０５】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、ゲートドライバ５２０は冗長性を有しているので、誤った信号がゲートドライバ５２０から出力されることはない。
【０２０６】
さらに、該半導体層に単結晶半導体を用いることにより、ゲートドライバ５２０の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確にシフトレジスタの選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０２０７】
ゲートドライバ５２０は、選択回路５２３によって第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１のシフトレジスタ５２１の信号と第２のシフトレジスタ５２２の信号とのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１のシフトレジスタ５２１と第２のシフトレジスタ５２２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路５２３がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、ゲートドライバ５２０は選択回路５２３によって第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とを遮断できるので、高電源と低電源とがショートすることはないのである。
【０２０８】
上記説明したゲートドライバ５２０の他にも、様々な構成又は駆動方法などがある。
【０２０９】
例えば、シフトレジスタの数に限定はなく、ゲートドライバ５２０はシフトレジスタを３つ以上有することができる。ゲートドライバ５２０がシフトレジスタを３つ以上有することで、ゲートドライバ５２０はより冗長性を高めることができる。
【０２１０】
別の例として、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、ゲートドライバ５２０によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０２１１】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路５１３が配置されることによって、電源間のショートを防ぐことができる。
【０２１２】
次に、図１４（Ａ）を参照して、ゲートドライバ５２０が有する選択回路５２３の一例について説明する。なお、図１４（Ａ）は、１行乃至ｍ行のうちの、ｊ−１行、ｊ行及びｊ＋１行（ｊ：１乃至ｎのいずれか一）の選択回路５２３を示している。
【０２１３】
選択回路５１３は、複数の第１のアナログスイッチ４８１及び複数の第２のアナログスイッチ４８２を有している。この第１のアナログスイッチ４８１及び第２のアナログスイッチ４８２は、それぞれ第１のスイッチ５２４、第２のスイッチ５２５に相当する。
【０２１４】
第１のシフトレジスタ５２１のｉ列目の端子Ｇｊ＿１と選択回路５２３のｊ列目の端子Ｇｊとは、ｊ列目の第１のアナログスイッチ４８１を介して電気的に接続されている。そして、第２のシフトレジスタ５２２のｊ列目の端子Ｇｊ＿２と選択回路５２３のｊ列目の端子Ｇｊとは、ｊ列目の第２のアナログスイッチ４８２を介して電気的に接続されている。
【０２１５】
第１のアナログスイッチ４８１はそれぞれ、第１の制御端子が第１の配線４８３に電気的に接続され、第２の制御端子が第２の配線４８４に電気的に接続されている。そして、第２のアナログスイッチ４８２はそれぞれ、第１の制御端子が第２の配線４８４に電気的に接続され、第２の制御端子が第１の配線４８３に電気的に接続されている。
【０２１６】
ここで、第１の制御端子とは、アナログスイッチが有するＰチャネル型トランジスタのゲート電極に相当する。そして、第２の制御端子とは、アナログスイッチが有するＮチャネル型トランジスタのゲート電極に相当する。
【０２１７】
選択回路５２３の動作について説明する。第１のシフトレジスタ５２１の信号が選択された場合、第１のアナログスイッチ４８１がオンし、第２のアナログスイッチ４８２がオフする。選択回路５２３がこのような動作を行うために、Ｌ信号が第１の配線４８３に入力され、Ｈ信号が第２の配線４８４に入力される。同様に、第２のシフトレジスタ５２２の信号が選択された場合、第１のアナログスイッチ４８１がオフし、第２のアナログスイッチ４８２がオンする。選択回路５２３がこのような動作を行うために、Ｈ信号が第１の配線４８３に入力され、Ｌ信号が第２の配線４８４に入力される。
【０２１８】
次に、図１４（Ｂ）を参照して、別の選択回路５２３の一例について説明する。なお、図１４（Ｂ）は、１列乃至ｎ列のうちの、ｊ−１列及びｊ列（ｊ：１乃至ｎのいずれか一）の選択回路５２３を示している。
【０２１９】
選択回路５２３は、複数の第１のクロックドインバータ４９１及び複数の第２のクロックドインバータ４９２を有している。この第１のクロックドインバータ４９１及び第２のクロックドインバータ４９２は、それぞれ第１のスイッチ５２４、第２のスイッチ５２５に相当する。
【０２２０】
第１のシフトレジスタ５２１のｊ列目の端子Ｇｊ＿１と選択回路５２３のｊ列目の端子Ｇｊとは、ｊ列目の第１のクロックドインバータ４９１を介して電気的に接続されている。そして、第２のシフトレジスタ５２２のｊ列目の端子Ｇｊ＿２と選択回路５２３のｊ列目の端子Ｇｊとは、Ｊ列目の第２のクロックドインバータ４９２を介して電気的に接続されている。
【０２２１】
第１のクロックドインバータ４９１はそれぞれ、第１の制御端子が第１の配線４９３に電気的に接続され、第２の制御端子が第２の配線４９４に電気的に接続されている。そして、第２のクロックドインバータ４９２はそれぞれ、第１の制御端子が第２の配線４９４に電気的に接続され、第２の制御端子が第１の配線４９３に電気的に接続されている。
【０２２２】
ここで、第１の制御端子とは、クロックドインバータが有する複数のＰチャネル型トランジスタのうちの一のゲート電極に相当する。そして、第２の制御端子とは、クロックドインバータが有する複数のＮチャネル型トランジスタのうちの一のゲート電極に相当する。
【０２２３】
選択回路５２３の動作について説明する。第１のシフトレジスタ５２１の信号が選択された場合、第１のクロックドインバータ４９１がオンし、第２のクロックドインバータ４９２がオフする。選択回路５２３がこのような動作を行うために、Ｌ信号が第１の配線４９３に入力され、Ｈ信号が第２の配線４９４に入力される。同様に、第２のシフトレジスタの信号が選択された場合、第１のクロックドインバータ４９１がオフし、第２のクロックドインバータ４９２がオンする。選択回路５２３がこのような動作を行うために、Ｈ信号が第１の配線４９３に入力され、Ｌ信号が第２の配線４９４に入力される。
【０２２４】
以上のように、ソースドライバと、ゲートドライバとを上記構成とすることにより、表示装置は、冗長性を有することができる。
【０２２５】
シフトレジスタだけを２つ配置することによって、ソースドライバ及びゲートドライバの回路規模及び面積の大幅な増加を必要としなくても、表示装置は十分に冗長性を有することができる。なぜなら、シフトレジスタは、どこか一部に誤動作が起こると、他の箇所も誤動作を起こすからである。一方、シフトレジスタ以外の回路（例えば、第１のラッチ回路、第２のラッチ回路、レベルシフタ、バッファ、デジタルアナログ変換回路など）は、一部に誤動作が起きても、他の箇所は誤動作を起こさない。つまり、シフトレジスタが冗長性を有するだけでも、本実施の形態の表示装置は十分に冗長性を有することができる。
【０２２６】
シフトレジスタだけを２つ配置することによって、大きな消費電力を必要としなくても、表示装置は十分に冗長性を有することができる。なぜなら、シフトレジスタは小さい振幅電圧で駆動することができるからである。
【０２２７】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２２８】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。
【０２２９】
（実施の形態３）
本実施の形態では、本発明の半導体装置または表示装置に適用可能なＳＯＩ基板について説明する。
【０２３０】
本発明の半導体装置または表示装置に適用可能なＳＯＩ基板を図２０（Ａ）（Ｂ）に示す。図２０（Ａ）においてベース基板２４０は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用される。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。ＳＯＩ層２４２は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
【０２３１】
このようなベース基板２４０とＳＯＩ層２４２の間には、平滑面を有し親水性表面を形成する接合層２４４を設ける。この接合層２４４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０２３２】
上記平滑面を有し親水性表面を形成する接合層２４４は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板２４０にも同様の酸化シリコン膜を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板２４０にＳＯＩ層２４２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層２４４設けることで強固な接合を形成することができる。
【０２３３】
図２０（Ｂ）はベース基板２４０にバリア層２４５と接合層２４４を設けた構成を示す。ＳＯＩ層２４２をベース基板２４０に接合した場合に、ベース基板２４０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層２４２が汚染されることを防ぐことができる。また、ベース基板２４０側の接合層２４４は適宜設ければ良い。
【０２３４】
図２１（Ａ）はＳＯＩ層２４２と接合層２４４の間に窒素含有絶縁層２６０を設けた構成を示す。窒素含有絶縁層２６０は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成する。例えば、ＳＯＩ層２４２側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層２６０とすることができる。接合層２４４がベース基板２４０と接合を形成するために設けるのに対し、窒素含有絶縁層２６０は、可動イオンや水分等の不純物がＳＯＩ層２４２に拡散して汚染されることを防ぐために設けることが好ましい。
【０２３５】
なお、ここで酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【０２３６】
図２１（Ｂ）はベース基板２４０に接合層２４４を設けた構成である。ベース基板２４０と接合層２４４との間にはバリア層２４５が設けられていることが好ましい。ベース基板２４０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層２４２が汚染されることを防ぐためである。また、ＳＯＩ層２４２には酸化シリコン膜２６１が形成されている。この酸化シリコン膜２６１が接合層２４４と接合を形成し、ベース基板２４０上にＳＯＩ層を固定する。酸化シリコン膜２６１は熱酸化により形成されたものが好ましい。また、接合層２４４と同様にＴＥＯＳを用いて化学気相成長法により成膜したものを適用しても良い。また、酸化シリコン膜２６１としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。
【０２３７】
このようなＳＯＩ基板の製造方法について図２２（Ａ）乃至（Ｃ）と図２３を参照して説明する。
【０２３８】
図２２（Ａ）に示す半導体基板２４１は清浄化されており、その表面から電界で加速されたイオンを所定の深さに注入し、イオンドーピング層２３３を形成する。イオンの注入はベース基板に転置するＳＯＩ層の厚さを考慮して行われる。当該単ＳＯＩ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを注入する際の加速電圧はこのような厚さを考慮して、半導体基板２４１に注入されるようにする。イオンドーピング層は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを注入することで形成される。この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【０２３９】
イオンを高ドーズ条件で注入する必要があり、半導体基板２４１の表面が粗くなってしまう場合がある。そのためイオンが注入される表面に窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオン注入に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けることにより、粗い半導体基板２４１の表面を改善する構成とすることも可能である。
【０２４０】
次に、図２２（Ｂ）で示すようにベース基板と接合を形成する面に接合層２４４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成したイオンドーピング層２３３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＳＯＩ層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【０２４１】
図２２（Ｃ）はベース基板２４０と半導体基板２４１の接合層２４４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板２４０と接合層２４４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板２４０と半導体基板２４１とを圧接することで水素結合により強固な接合を形成することが可能である。
【０２４２】
また、表面を活性化しておいて良好な接合を形成することも可能である。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【０２４３】
ベース基板２４０と半導体基板２４１とを接合層２４４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板２４０の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板２４０及び半導体基板２４１の耐圧性を考慮して行う。
【０２４４】
図２３において、ベース基板２４０と半導体基板２４１を貼り合わせた後、熱処理を行いイオンドーピング層２３３を劈開面として半導体基板２４１をベース基板２４０から剥離する。熱処理の温度は接合層２４４の成膜温度以上、ベース基板２４０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、イオンドーピング層２３３に形成された微小な空洞の堆積変化が起こり、イオンドーピング層２３３に沿って劈開することが可能となる。接合層２４４はベース基板２４０と接合しているので、ベース基板２４０上には半導体基板２４１と同じ結晶性のＳＯＩ層２４２が残存する。
【０２４５】
図２４はベース基板側に接合層を設けてＳＯＩ層を形成する工程を示す。図２４（Ａ）は酸化シリコン膜２６１が形成された半導体基板２４１に電界で加速されたイオンを所定の深さに注入し、イオンドーピング層２３３を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの注入は図２２（Ａ）の場合と同様である。半導体基板２４１の表面に酸化シリコン膜２６１を形成しておくことでイオンドーピングによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
【０２４６】
図２４（Ｂ）は、バリア層２４５及び接合層２４４が形成されたベース基板２４０と半導体基板２４１の酸化シリコン膜２６１が形成された面を密着させて接合させる工程を示している。ベース基板２４０上の接合層２４４と半導体基板２４１の酸化シリコン膜２６１を密着させることにより接合される。
【０２４７】
その後、図２４（Ｃ）で示すように半導体基板２４１を剥離する。半導体層を剥離する熱処理は図２３の場合と同様にして行う。このようにして図２１（Ｂ）で示すＳＯＩ基板を得ることができる。
【０２４８】
このように、本形態によれば、ガラス基板等の耐熱温度が７００℃以下のベース基板２４０でであっても接合部の接着力が強固なＳＯＩ層２４２を得ることができる。ベース基板２４０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、又はバリウムホウケイ酸ガラスなど、無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
【０２４９】
次いで、ＳＯＩ基板を用いた半導体装置について図２５と図２６を参照して説明する。図２５（Ａ）において、ベース基板２４０に接合層２４４を介してＳＯＩ層２４２が設けられている。ＳＯＩ層２４２上には、素子形成領域に合わせて窒化シリコン層２４７、酸化シリコン層２４６を形成する。酸化シリコン層２４６は、素子分離のためにＳＯＩ層２４２をエッチングするときのハードマスクとして用いる。窒化シリコン層２４７はエッチングストッパーである。
【０２５０】
ＳＯＩ層２４２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。ＳＯＩ層２４２の厚さは、図２２で説明したイオンドーピング層２３３の深さを制御することにより適宜設定できる。ＳＯＩ層２４２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。
【０２５１】
図２５（Ｂ）は、酸化シリコン層２４６をマスクとしてＳＯＩ層２４２、接合層２４４をエッチングする工程である。ＳＯＩ層２４２及び接合層２４４の露出した端面に対してプラズマ処理により窒化する。この窒化処理により、少なくともＳＯＩ層２４２の周辺端部には窒化シリコン層２４７が形成される。窒化シリコン層２４７は絶縁性であり、ＳＯＩ層２４２の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、ＳＯＩ層２４２と接合層２４４との間に、端面から酸化膜が成長してバースビークが形成されるのを防ぐことができる。
【０２５２】
図２５（Ｃ）は、素子分離絶縁層２４８を堆積する工程である。素子分離絶縁層２４８はＴＥＯＳを用いて酸化シリコン膜を化学気相成長法で堆積する。素子分離絶縁層２４８はＳＯＩ層２４２が埋め込まれるように厚く堆積する。
【０２５３】
図２５（Ｄ）は窒化シリコン層２４７が露出するまで素子分離絶縁層２４８を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行うこともできる。窒化シリコン層２４７はエッチングストッパーとなる。素子分離絶縁層２４８はＳＯＩ層２４２の間に埋め込まれるように残存する。窒化シリコン層２４７はその後除去する。
【０２５４】
図２５（Ｅ）において、ＳＯＩ層２４２が露出した後ゲート絶縁層２４９、ゲート電極２５０、サイドウォール絶縁層２５１を形成し、第１不純物領域２５２、第２不純物領域２５３を形成する。絶縁層２５４は窒化シリコンで形成し、ゲート電極２５０をエッチングするときのハードマスクとして用いる。
【０２５５】
図２６（Ａ）において、層間絶縁層２５５を形成する。層間絶縁層２５５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極２５０上の絶縁層２５４はエッチングストッパーとして機能する。層間絶縁層２５５にはコンタクトホール２５６を形成する。コンタクトホール２５６は、サイドウォール絶縁層２５１を利用してセルフアラインコンタクトの構成となっている。
【０２５６】
その後、図２６（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ２５７を形成する。さらに絶縁層２５８を形成し、コンタクトプラグ２５７に合わせて開口を形成して配線２５９を設ける。配線２５９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、またはチタンなどの金属膜で形成する。
【０２５７】
このように、ベース基板２４０に接合されたＳＯＩ層２４２を用いて電界効果トランジスタを作製することができる。本形態に係るＳＯＩ層２４２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
【０２５８】
以上のように本実施の形態の作製方法を用いて作製されたトランジスタを用いて本発明の半導体装置及び表示装置を作製することにより、より高い冗長性を有する半導体装置及び表示装置を提供することができる。
【０２５９】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２６０】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。
【０２６１】
（実施の形態４）
本実施の形態はＳＯＩ基板の製造方法について図２７と図２８を参照して説明する。図２７（Ａ）は、自然酸化膜が除去された単結晶シリコン基板２３１にＳｉＨ４ガスとＮ２Ｏガスを用い、プラズマＣＶＤ法で１００ｎｍの厚さで酸化窒化シリコン膜２３５を形成する。さらにＳｉＨ４ガス、Ｎ２Ｏガス及びＮＨ３ガスを用い、５０ｎｍの厚さで窒化酸化シリコン膜２３６を成膜する。
【０２６２】
そして、図２７（Ｂ）で示すように、窒化酸化シリコン膜２３６の表面からイオンドーピング装置を用い水素イオンを注入する。イオンドーピング装置はイオン化したガスを質量分離せず、そのまま電界で加速して基板に注入させる方式である。この装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピングを行うことができる。本実施の形態では、水素をイオン化して単結晶シリコン基板２３１にイオンドーピング層２４３を形成する。イオンドーピングは加速電圧８０ｋＶで、ドーズ量は２×１０１６／ｃｍ２として行う。
【０２６３】
この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を約８０％にまで高めておくことが好ましい。このように質量数が小さく高次のイオンを単結晶シリコン基板２３１に多く含ませることにより、熱処理工程においてイオンドーピング層２４３の劈開を容易なものとすることができる。この場合において、単結晶シリコン基板２３１のイオンドーピング面に窒化酸化シリコン膜２３６及び酸化窒化シリコン膜２３５を設けておくことで、イオンドーピングにより単結晶シリコン基板２３１の表面荒れを防ぐことができる。
【０２６４】
次に、図２７（Ｃ）で示すように窒化酸化シリコン膜２３６上に酸化シリコン膜２３４を形成する。酸化シリコン膜２３４はプラズマＣＶＤ法で、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と酸素ガスを用いて５０ｎｍの厚さで成膜する。成膜温度は３５０℃以下として、イオンドーピング層２４３から水素が離脱しないようにする。
【０２６５】
図２８（Ａ）は、オゾン含有水を用いて超音波洗浄されたガラス基板２３０と単結晶シリコン基板２３１を酸化シリコン膜２３４を挟んで重ね合わせ、押圧することで接合を形成する工程を示している。その後、窒素雰囲気中で４００℃で１０分間の熱処理を行い、さらに５００℃にて２時間の熱処理を行い、さらに４００℃で数時間保持した後、室温まで徐冷した。これによりイオンドーピング層２４３に亀裂を形成させて単結晶シリコン基板２３１を剥離させると共に、酸化シリコン膜２３４とガラス基板２３０との接合を強固なものとすることができる。
【０２６６】
このようにしてガラス基板２３０上に単結晶シリコン層２３２を、ガラス基板２３０が歪まない温度で形成することができる。本実施の形態において、作製される単結晶シリコン層２３２はガラス基板２３０と強固に接合しており、テープ剥離試験を行っても該シリコン層が剥離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶シリコン層を設けることが可能となり、一辺が１メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。
【０２６７】
以上のように本実施の形態の作製方法を用いて作製した基板を用いて本発明の半導体装置及び表示装置を作製することにより、しきい値など特性のばらつき少ないトランジスタを作製することができ、該トランジスタを用いてより高い冗長性を有する半導体装置及び表示装置を提供できる。
【０２６８】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２６９】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。
【０２７０】
（実施の形態５）
本実施の形態においては、電子機器の例について説明する。
【０２７１】
図４は表示パネル９０１と、回路基板９１１を組み合わせた表示パネルモジュールを示している。表示パネル９０１は画素部９０２、走査線駆動回路９０３及び信号線駆動回路９０４を有している。回路基板９１１には、例えば、コントロール回路９１２及び信号分割回路９１３などが形成されている。表示パネル９０１と回路基板９１１とは接続配線９１４によって接続されている。接続配線にはＦＰＣ等を用いることができる。
【０２７２】
図５は、テレビ受像機の主要な構成を示すブロック図である。チューナ９２１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９２２と、映像信号増幅回路９２２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路９３２により処理される。コントロール回路９３２は、走査線駆動回路９３４と信号線駆動回路９２４にそれぞれ信号を出力する。そして、走査線駆動回路９３４と信号線駆動回路９２４が表示パネル９３１を駆動する。デジタル駆動する場合には、信号線側に信号分割回路９３３を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。
【０２７３】
チューナ９２１で受信した信号のうち、音声信号は音声信号増幅回路９２５に送られ、その出力は音声信号処理回路９２６を経てスピーカ９２７に供給される。制御回路９２８は受信局（受信周波数）及び音量の制御情報を入力部９２９から受け、チューナ９２１又は音声信号処理回路９２６に信号を送出する。
【０２７４】
図５とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図６（Ａ）に示す。図６（Ａ）において、筐体９４１内に収められた表示画面９４２は、表示パネルモジュールで形成される。なお、スピーカ９４３、入力手段（操作キー９４４、接続端子９４５、センサ９４６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９４７）などが適宜備えられていてもよい。
【０２７５】
図６（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部９５３、スピーカ部９５７、入力手段（操作キー９５６、接続端子９５８、センサ９５９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６０）などが適宜備えられている。筐体９５２にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部９５３、スピーカ部９５７、センサ９５９及びマイクロフォン９６０を駆動させる。バッテリーは充電器９５０で繰り返し充電が可能となっている。充電器９５０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図６（Ｂ）に示す装置は、操作キー９５６によって制御される。あるいは、図６（Ｂ）に示す装置は、操作キー９５６を操作することによって、充電器９５０に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図６（Ｂ）に示す装置は、操作キー９５６を操作することによって、充電器９５０に信号を送り、さらに充電器９５０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を表示部９５３に適用することができる。
【０２７６】
次に、図７を参照して、携帯電話の構成例について説明する。
【０２７７】
表示パネル９８１はハウジング１０００に脱着自在に組み込まれる。ハウジング１０００は表示パネル９８１のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル９８１を固定したハウジング１０００はプリント基板１００１に嵌入されモジュールとして組み立てられる。
【０２７８】
表示パネル９８１はＦＰＣ９９３を介してプリント基板１００１に接続される。プリント基板１００１には、スピーカ１００２、マイクロフォン１００３、送受信回路１００４、ＣＰＵ、コントローラなどを含む信号処理回路１００５及びセンサ１０１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー１００６、バッテリー１００７、アンテナ１０１０を組み合わせ、筐体１００９に収納する。表示パネル９８１の画素部は筐体１００９に形成された開口窓から視認できように配置する。
【０２７９】
表示パネル９８１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル９８１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。
【０２８０】
図７に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図７に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【０２８１】
図８（Ａ）はディスプレイであり、筐体１０２１、支持台１０２２、表示部１０２３、スピーカ１０２７、ＬＥＤランプ１０２９、入力手段（接続端子１０２４、センサ１０２５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０２６、操作キー１０２８）等を含む。図８（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図８（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８２】
図８（Ｂ）はカメラであり、本体１０３１、表示部１０３２、シャッターボタン１０３６、スピーカ１０４０、ＬＥＤランプ１０４１、入力手段（受像部１０３３、操作キー１０３４、外部接続ポート１０３５、接続端子１０３７、センサ１０３８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０３９）等を含む。図８（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はデジタルカメラに内臓）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図８（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８３】
図８（Ｃ）はコンピュータであり、本体１０５１、筐体１０５２、表示部１０５３、スピーカ１０６０、ＬＥＤランプ１０６１、リーダ／ライタ１０６２、入力手段（キーボード１０５４、外部接続ポート１０５５、ポインティングデバイス１０５６、接続端子１０５７、センサ１０５８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０５９）等を含む。図８（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図８（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８４】
図３１（Ａ）はモバイルコンピュータであり、本体１１３１、表示部１１３２、スイッチ１１３３、スピーカ１１３９、ＬＥＤランプ１１４０、入力手段（操作キー１１３４、赤外線ポート１１３５、接続端子１１３６、センサ１１３７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１３８）等を含む。図３１（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図３１（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８５】
図３１（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体１１５１、筐体１１５２、表示部Ａ１１５３、表示部Ｂ１１５４、スピーカ部１１５７、ＬＥＤランプ１１６１、入力手段（記録媒体（ＤＶＤ等）読み込み部１１５５、操作キー１１５６、接続端子１１５８、センサ１１５９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１６０）等を含む。表示部Ａ１１５３は主として画像情報を表示し、表示部Ｂ１１５４は主として文字情報を表示することができる。
【０２８６】
図３１（Ｃ）はゴーグル型ディスプレイであり、本体１１７１、表示部１１７２、イヤホン１１７３、支持部１１７４、ＬＥＤランプ１１７９、スピーカ１１７８、入力手段（接続端子１１７５、センサ１１７６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１７７）等を含む。図３１（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図３１（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８７】
図３２（Ａ）は携帯型遊技機であり、筐体１１８１、表示部１１８２、スピーカ部１１８３、記憶媒体挿入部１１８５、ＬＥＤランプ１１８９、入力手段（操作キー１１８４、接続端子１１８６、センサ１１８７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１８８）等を含む。図３２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３２（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２８８】
図３２（Ｂ）はテレビ受像機能付きデジタルカメラであり、本体１１９１、表示部１１９２、スピーカ１１９４、シャッターボタン１１９５、ＬＥＤランプ１２０１、入力手段（操作キー１１９３、受像部１１９６、アンテナ１１９７、接続端子１１９８、センサ１１９９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１２００）等を含む。図３２（Ｂ）に示すテレビ受像機付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図３２（Ｂ）に示すテレビ受像機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８９】
図３３は携帯型遊技機であり、筐体１２１１、第１表示部１２１２、第２表示部１２１３、スピーカ部１２１４、記録媒体挿入部１２１６、ＬＥＤランプ１２２０、入力手段（操作キー１２１５、接続端子１２１７、センサ１２１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１２１９）等を含む。図３３に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３３に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２９０】
図８（Ａ）乃至（Ｃ）、図３１（Ａ）乃至（Ｃ）、図３２（Ａ）乃至（Ｃ）、及び図３３に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
【０２９１】
次に、半導体装置の応用例を説明する。
【０２９２】
図９に、半導体装置を、建造物と一体にして設けた例について示す。図９は、筐体１０７０、表示部１０７１、操作部であるリモコン装置１０７２、スピーカ部１０７３等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
【０２９３】
図１０に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル１０８１は、ユニットバス１０８２と一体に取り付けられており、入浴者は表示パネル１０８１の視聴が可能になる。表示パネル１０８１は入浴者が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。
【０２９４】
なお、半導体装置は、図１０で示したユニットバス１０８２の側壁だけではなく、様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするなどとしてもよい。このとき、表示パネル１０８１の形状は、鏡面又は浴槽の形状に合わせたものとなっていてもよい。
【０２９５】
図１１に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル１０９２は、柱状体１０９１の曲面に合わせて湾曲させて取り付けられている。なお、ここでは柱状体１０９１を電柱として説明する。
【０２９６】
図１１に示す表示パネル１０９２は、人間の視点より高い位置に設けられている。電柱のように屋外で林立している建造物に表示パネル１０９２を設置することで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル１０９２は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。表示パネル１０９２に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。電柱に設置することで、表示パネル１０９２の電力供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。
【０２９７】
なお、表示パネル１０９２としては、たとえば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表示パネルを用いることができる。
【０２９８】
なお、本実施の形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
【０２９９】
次に、半導体装置を、移動体と一体にして設けた例について示す。
【０３００】
図１２は、半導体装置を、自動車と一体にして設けた例について示した図である。表示パネル１１０２は、自動車の車体１１０１と一体に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
【０３０１】
なお、半導体装置は、図１２で示した車体１１０１だけではなく、様々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル１１０２の形状は、設置するもの形状に合わせたものとなっていてもよい。
【０３０２】
図２９は、半導体装置を、列車車両と一体にして設けた例について示した図である。
【０３０３】
図２９（ａ）は、列車車両のドア１１１１のガラスに表示パネル１１１２を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要となる人件費がかからないという利点がある。表示パネル１１１２は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が期待できる。
【０３０４】
図２９（ｂ）は、列車車両のドア１１１１のガラスの他に、ガラス窓１１１３、及び天井１１１４に表示パネル１１１２を設けた例について示した図である。このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。
【０３０５】
なお、半導体装置は、図２９で示したドア１１１１、ガラス窓１１１３、及び天井１１１４だけではなく、様々な場所に設置することができる。たとえば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル１１１２の形状は、設置するもの形状に合わせたものとなっていてもよい。
【０３０６】
図３０は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。
【０３０７】
図３０（ａ）は、旅客用飛行機の座席上部の天井１１２１に表示パネル１１２２を設けたときの、使用時の形状について示した図である。表示パネル１１２２は、天井１１２１とヒンジ部１１２３を介して一体に取り付けられており、ヒンジ部１１２３の伸縮により乗客は表示パネル１１２２の視聴が可能になる。表示パネル１１２２は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。図３０（ｂ）に示すように、ヒンジ部を折り曲げて天井１１２１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段及び誘導灯としても利用可能である。
【０３０８】
なお、半導体装置は、図３０で示した天井１１２１だけではなく、様々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしてもよい。多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル１１２２の形状は、設置するもの形状に合わせたものとなっていてもよい。
【０３０９】
なお、本実施の形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可能となる。
【０３１０】
以上のように本発明の表示装置は、様々な電子機器に適用することが可能であり、適用することにより、より特性のばらつきが小さく、且つ、より冗長性の高い表示装置を提供できる。
【０３１１】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３１２】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３１３】
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
【図面の簡単な説明】
【０３１４】
【図１】実施の形態１における本発明の半導体装置の構成及び動作を示す図である。
【図２】実施の形態１における本発明の半導体装置の構成を示す図である。
【図３】実施の形態１における本発明の半導体装置の構成を示す図である。
【図４】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図５】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図６】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図７】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図８】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図９】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１０】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１１】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１２】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１３】実施の形態２における本発明の表示装置の構成を示す図である。
【図１４】実施の形態２における本発明の表示装置の構成を示す図である。
【図１５】実施の形態２における本発明の表示装置の構成を示す図である。
【図１６】実施の形態２における本発明の表示装置の構成を示す図である。
【図１７】実施の形態２における本発明の表示装置の構成を示す図である。
【図１８】実施の形態２における本発明の表示装置の構成を示す図である。
【図１９】実施の形態２における本発明の表示装置の構成を示す図である。
【図２０】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板を示す断面図である。
【図２１】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板を示す断面図である。
【図２２】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板の作製方法を示す断面図である。
【図２３】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板の作製方法を示す断面図である。
【図２４】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板の作製方法を示す断面図である。
【図２５】実施の形態３におけるＳＯＩ基板を適用した本発明の半導体装置または表示装置の作製方法を示す断面図である。
【図２６】実施の形態３におけるＳＯＩ基板を適用した本発明の半導体装置または表示装置の作製方法を示す断面図である。
【図２７】実施の形態４におけるＳＯＩ基板の作製方法を示す断面図である。
【図２８】実施の形態４におけるＳＯＩ基板の作製方法を示す断面図である。
【図２９】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３０】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３１】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３２】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３３】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【符号の説明】
【０３１５】
１０１ 回路
１０２ 回路
１０３ 選択回路
１０４ 回路
１１０ 選択回路
１１１ スイッチ
１１２ スイッチ
１１４ スイッチ
１２０ 制御回路
１２１ 比較回路
１２２ 比較回路
１２３ メモリ
１２４ 比較結果判断回路
【技術分野】
【０００１】
本発明は、半導体装置に関する。より具体的には表示装置、または電子機器に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下ＳＯＩという）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
ＳＯＩ基板を製造する方法が特許文献１に開示されている。特許文献１では、スマートカット法を利用して得られる単結晶シリコン薄膜を、高耐熱性ガラスである結晶化ガラス上に形成している。
【特許文献１】特開平１１―１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術では、スマートカット法によって、単結晶シリコン薄膜が基板に張り合わせられる。しかしながら、単結晶シリコン薄膜の一部が基板に張り合わされていない部分ができてしまうという問題が考えられる。さらに、単結晶シリコン薄膜を全て基板に張り合わせることができても、時間が経過すると、単結晶シリコン薄膜が基板から剥れてしまうという問題が考えられる。このように、基板に単結晶シリコン薄膜など、半導体膜が十分に張り合わされていないと、この基板及び半導体膜を用いて形成される回路が正常に動作せず、誤動作してしまうことが考えられる。
【０００５】
このような問題に鑑み、ある回路に不良が生じ、正常に動作できない場合においても、誤動作せずに正常な動作が可能な半導体装置、より具体的には表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、複数の回路を有し、当該複数の回路のうち、正常動作可能と判断される回路から出力され、正常動作できないと判断される回路からは出力されない半導体装置である。
【０００７】
より具体的には、本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたソースドライバを有し、前記ソースドライバは、第１のシフトレジスタと、第２のシフトレジスタと、ラッチ回路と、レベルシフタと、バッファと、前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有する表示装置である。
【０００８】
なお、本発明の一において、前記ソースドライバは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。
【０００９】
本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたゲートドライバを有し、前記ゲートドライバは、第１のシフトレジスタと、第２のシフトレジスタと、ラッチ回路と、レベルシフタと、バッファと、前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有する表示装置である。
【００１０】
なお、本発明の一において、前記ゲートドライバは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。
【００１１】
また、本発明の一において、前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と基準となる信号を比較する第１の比較回路と、前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と基準となる信号を比較する第２の比較回路と、前記第１の比較回路、前記第２の比較回路、及び前記選択回路に電気的に接続され、前記基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記選択回路を制御する信号を出力する比較結果判定回路と、を有する構成とすることも可能である。
【００１２】
また、本発明の一において、前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有する構成とすることも可能である。
【００１３】
また、本発明の一において、前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有する構成とすることも可能である。
【００１４】
本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたソースドライバ及びゲートドライバと、を有し、前記ソースドライバは、第１のシフトレジスタと、第２のシフトレジスタと、第１のラッチ回路と、第１のレベルシフタと、第１のバッファと、前記ゲートドライバは、第３のシフトレジスタと、第４のシフトレジスタと、第２のラッチ回路と、第２のレベルシフタと、第２のバッファと、前記第３のシフトレジスタ及び前記第４のシフトレジスタに電気的に接続され、前記第３のシフトレジスタ及び前記第４のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する第２の選択回路と、を有する表示装置である。
【００１５】
なお、本発明の一において、前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と第１の基準となる信号を比較する第１の比較回路と、前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と第１の基準となる信号を比較する第２の比較回路と、前記第１の比較回路、前記第２の比較回路、及び前記第１の選択回路に電気的に接続され、前記第１の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第１の選択回路を制御する信号を出力する第１の比較結果判定回路と、前記第３のシフトレジスタに電気的に接続され、前記第３のシフトレジスタの信号と第２の基準となる信号を比較する第１の比較回路と、前記第４のシフトレジスタに電気的に接続され、前記第４のシフトレジスタの信号と第２の基準となる信号を比較する第２の比較回路と、前記第１の比較回路、前記第２の比較回路、及び前記第２の選択回路に電気的に接続され、前記第２の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第２の選択回路を制御する信号を出力する第２の比較結果判定回路と、を有する構成とすることも可能である。
【００１６】
また、本発明の一において、前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有し、前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のアナログスイッチと、前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のアナログスイッチと、を有する構成とすることも可能である。
【００１７】
また、本発明の一において、前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有し、前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のクロックドインバータと、前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のクロックドインバータと、を有する構成とすることも可能である。
【００１８】
なお、本発明の一において、前記ゲートドライバ及び前記ソースドライバのいずれかは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。
【００１９】
また、本発明において、前記画素は、半導体層を有するトランジスタを備え、前記半導体層は、単結晶半導体である構成とすることも可能である。
【００２０】
本発明の一は、上記記載の表示装置を有する電子機器である。
【００２１】
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路（例えばアナログスイッチやクロックドインバータなど）をスイッチとして用いることが出来る。
【００２２】
機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。
【００２３】
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い状態で動作する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）の電位に近い状態で動作する場合はＰチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低電位側電源の電位に近い状態で動作するとき、Ｐチャネル型トランジスタではソース端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして、より正確な動作を行うことができるためである。ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。
【００２４】
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。
【００２５】
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。
【００２６】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２７】
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが直接接続されている場合として、ＡとＢとの間に他の素子や他の回路を挟まずに、ＡとＢとが直接接続されていてもよい。
【００２８】
なお、ＡとＢとが直接接続されている、と明示的に記載する場合は、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に他の素子や他の回路を間に介さずに接続されている場合）と、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）とを含むものとする。
【００２９】
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００３０】
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
【００３１】
なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する素子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、ＥＬ素子として様々なものを用いることができる。
【００３２】
なお、電子放出素子とは、先鋭な陰極に高電界を集中してかけて電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ（ＣＮＴ）型、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミッタＳＣＤ型、オード型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラスシリコン型、表面伝導（ＳＥＤ）型などを用いることができる。ただし、これに限定されず、電子放出素子として様々なものを用いることができる。
【００３３】
なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＤＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを用いることができる。ただし、これに限定されず、液晶素子として様々なものを用いることができる。
【００３４】
なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示されるもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により表示されるもの、分子の光吸収により表示されるもの、電子とホールが結合して時発光により表示されるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明白濁）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることができる。ただし、これに限定されず、電子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリ性などのメリットを有する。
【００３５】
なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、ＤＣ型ＰＤＰ、ＡＣ型ＰＤＰでもよい。ここで、プラズマディスプレイパネルとしては、ＡＳＷ（Ａｄｄｒｅｓｓ Ｗｈｉｌｅ Ｓｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）駆動、ＣＬＥＡＲ（Ｌｏｗ Ｅｎｅｒｇｙ Ａｄｄｒｅｓｓ ａｎｄ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｆａｌｓｅ Ｃｏｎｔｏｕｒ Ｓｅｑｕｅｎｃｅ）駆動、ＡＬＩＳ（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ（Ｔｅｃｈｂｏｌｏｇｙ ｏｆ Ｒｅｃｉｐｒｏｃａｌ Ｓｕｓｆａｉｎｅｒ）駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイとして様々なものを用いることができる。
【００３６】
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源して様々なものを用いることができる。
【００３７】
なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。このような半導体を有するＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。
【００３８】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することが出来る。
【００３９】
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することが出来る。
【００４０】
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
【００４１】
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。
【００４２】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【００４３】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。
【００４４】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【００４５】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。
【００４６】
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。
【００４７】
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。
【００４８】
その他、様々なトランジスタを用いることができる。
【００４９】
なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板としては、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが出来る。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【００５０】
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。このマルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。また、マルチゲート構造により、飽和領域で動作する時にドレイン・ソース間電圧が変化してもドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットな特性にすることができ、この電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷などを実現することができ、その結果、特性のよい差動回路やカレントミラー回路などを実現することが出来る。
【００５１】
さらにトランジスタの構成の別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるＳ値の低減を図ることができる。チャネルの上下にゲート電極が配置される構成とすることにより、複数のトランジスタが並列に接続された構成と同様の機能を有する。
【００５２】
また、チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、または逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。また、ＬＤＤ領域を設けた構成も適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
【００５３】
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、所定の機能を実現させるために必要な回路の一部を、ある基板に形成し、所定の機能を実現させるために必要な回路の別の一部を、別の基板に形成することも可能である。つまり、所定の機能を実現させるために必要な回路の全てを同じ基板を用いて形成することも可能である。例えば、所定の機能を実現させるために必要な回路の一部を、ガラス基板上にトランジスタにより形成し、所定の機能を実現させるために必要な回路の別の一部を、単結晶基板に形成し、単結晶基板を用いて形成されたトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置することもできる。また、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続することも可能である。このように、回路の一部を同じ基板に形成することにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、駆動電圧が高い部分及び駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板に形成して、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。
【００５４】
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上、またはＲＧＢ以外の色を用いることも可能である。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加することも可能である。また、例えば、ＲＧＢの中の少なくとも一色に類似した色を、ＲＧＢに追加することも可能である。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２とすることも可能である。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとすることも可能である。このような色要素を用いることにより、より実物に近い表示を行うことができ、また、消費電力を低減することが出来る。
【００５５】
また、一画素の別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が１つの色要素の中に複数あっても、それらをまとめて、一つの色要素を一画素とすることも可能である。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにすることも可能である。つまり、１つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なり、よって、視野角を広くすることが出来る。
【００５６】
なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
【００５７】
なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。
【００５８】
なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。
【００５９】
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
【００６０】
なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
【００６１】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース及びドレインとして機能する領域をそれぞれ第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。
【００６２】
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子と表記する場合がある。
【００６３】
なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。
【００６４】
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００６５】
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼んでも良い。
【００６６】
なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００６７】
なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
【００６８】
なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
【００６９】
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
【００７０】
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
【００７１】
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。
【００７２】
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
【００７３】
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
【００７４】
なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
【００７５】
なお、ドレインについては、ソースと同様である。
【００７６】
なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と言う。
【００７７】
なお、表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（ＤＭＤ）、などのことを言う。ただし、これに限定されない。
【００７８】
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。
【００７９】
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置（水冷式、空冷式）などを有している装置のことをいう。
【００８０】
なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。
【００８１】
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。
【００８２】
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。
【００８３】
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
【００８４】
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。
【００８５】
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００８６】
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
【００８７】
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
【００８８】
なお、Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含まないものとする。
【００８９】
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
【００９０】
なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。
【発明の効果】
【００９１】
複数の回路と選択回路を有する構成により、複数の回路のうち、一の回路が誤動作を起こしても、複数の回路のうち、別の回路が一の回路の動作を補うことができる。つまり、冗長性を有する表示装置を提供することができる。
【発明を実施するための最良の形態】
【００９２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００９３】
（実施の形態１）
本実施の形態では、本発明の半導体装置について説明する。
【００９４】
本実施の形態における半導体装置は、複数の回路を有し、複数の回路のいずれか１つから信号が出力される。例えば、複数の回路のうち、一の回路で誤動作が起きたとする。すると、一の回路からは信号が出力されず、複数の回路のうち、他の回路から信号が出力される。つまり、一の回路の動作が、他の回路によって補われる。
【００９５】
本実施の形態における半導体装置は、複数のトランジスタによって構成されている。ただし、半導体装置は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有する構成とすることも可能である。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板と、該絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動度化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの単結晶半導体又は単結晶半導体などを用いることもできる。
【００９６】
次に、図１（Ａ）を参照して、本実施の形態における半導体装置のより具体的な構成について説明する。
【００９７】
半導体装置は、第１の回路１０１、第２の回路１０２及び選択回路１１０を有する。そして、選択回路１１０は、第１のスイッチ１１１及び第２のスイッチ１１２を有する。
【００９８】
半導体装置は、信号が第１の回路１０１と第２の回路１０２とからそれぞれ選択回路１１０に出力される。そして、第１の回路１０１の信号と第２の回路１０２の信号とのどちらか一方が選択回路１１０によって選択される。この選択された信号は、出力端子ＯＵＴから出力される。
【００９９】
ここで、第１の回路１０１と第２の回路１０２とは、同様の構成を用いることができる。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とは異なる構成とすることもできる。
【０１００】
第１の回路１０１は、図示していないが電源電圧、又は第１の回路１０１を制御するための信号などが入力される。そして、第１の回路１０１は、信号を選択回路１０３に出力する。
【０１０１】
第２の回路１０２は、図示していないが電源電圧、又は第２の回路１０２を制御するための信号などが入力される。そして、第２の回路１０２は、信号を選択回路１０３に出力する。
【０１０２】
ここで、第１の回路１０１と第２の回路１０２とは、同様の機能を有する。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とが異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１０３】
選択回路１０３は、第１の回路１０１から入力した信号と、第２の回路１０２から入力した信号とのどちらか一方を選択する。この信号の選択は、第１のスイッチ１１１及び第２のスイッチ１１２のオンとオフとによって行われる。そして、選択された信号は、出力端子ＯＵＴから出力される。ただし、これに限定されず、選択回路１０３は、第１の回路１０１の信号と第２の回路１０２の信号の両方を選択することもできる。こうすることで、出力端子ＯＵＴに大きな負荷を接続することができる。
【０１０４】
例えば、第１の回路１０１の信号が選択された場合の半導体装置の動作を図１（Ｂ）に示す。第１のスイッチ１１１がオンして、第２のスイッチ１１２がオフする。そして、第１の回路１０１の信号が第１のスイッチ１１１を介して出力端子ＯＵＴから出力される。このとき、第２の回路１０２の信号は、第２のスイッチ１１２がオフしているので、出力端子ＯＵＴから出力されない。
【０１０５】
別の例として、第２の回路１０２の信号が選択された場合の半導体装置の動作を図１（Ｃ）に示す。第１のスイッチ１１１がオフして、第２のスイッチ１１２がオンする。そして、第２の回路１０２の信号が第２のスイッチ１１２を介して出力端子ＯＵＴから出力される。このとき、第１の回路１０１の信号は、第１のスイッチ１１１がオフしているので、出力端子ＯＵＴから出力されない。
【０１０６】
以上説明した半導体装置は、様々なメリットを得ることができる。半導体装置が得ることができるメリットについて、以下に説明する。
【０１０７】
半導体装置は、冗長性を得ることができる。なぜなら、誤動作が第１の回路１０１と第２の回路１０２の一方に起こったとしても、誤った信号が半導体装置から出力されないからである。つまり、第１の回路１０１の信号と第２の回路１０２の信号のうち、正常動作している方の回路の信号が選択回路１１０によって選択されるからである。
【０１０８】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、半導体装置は冗長性を有しているので、誤った信号が半導体装置から出力されることはない。
【０１０９】
また、半導体装置は、選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１の回路１０１の信号と第２の回路１０２の信号とのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１の回路１０１と第２の回路１０２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路１１０がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、半導体装置は選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断できるので、高電源と低電源とがショートすることはない。
【０１１０】
さらに、該半導体層に単結晶半導体を用いることにより、半導体装置の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確に第１の回路と第２の回路の選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０１１１】
上記説明した半導体装置の他にも、様々な構成又は駆動方法などがある。
【０１１２】
例えば、冗長効果を有する回路の数に限定はなく、３つ以上有する構成とこともできる。半導体装置が同じ機能を有する回路をＮ個（Ｎ：自然数）有する場合の構成を図２に示す。なお、図１（Ａ）と共通するところは共通の符号を用いて、その説明を省略する。半導体装置は、第１の回路１０１乃至第Ｎの回路１０４と、選択回路１１０を有している。そして、選択回路１０３は、第１のスイッチ１１１乃至第Ｎのスイッチ１１４を有している。このように、半導体装置が冗長効果を有する回路を複数有することで、半導体装置は冗長性をより高めることができる。
【０１１３】
別の例として、第１の回路１０１と第２の回路１０２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、選択回路１１０によって一方の回路から出力される信号が、選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０１１４】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路１１０が配置されることによって、電源間のショートを防ぐことができる。
【０１１５】
次に、本実施の形態における半導体装置の別の構成について図３を参照して説明する。
【０１１６】
図３に示す半導体装置の概要を説明する。図３に示す半導体装置は、図１に示した半導体装置に、制御回路１２０を追加した構成である。制御回路１２０は、第１の回路１０１と第２の回路１０２とからそれぞれ出力された信号が正常か正常ではないかを判断する。そして、制御回路１２０は、その判断した結果に従って選択回路１０３を制御する。こうして、第１の回路１０１の信号と第２の回路１０２の信号とのどちらか一方が出力端子ＯＵＴから出力される。
【０１１７】
半導体装置は、複数のトランジスタによって構成されている。ただし、半導体装置は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体又は単結晶半導体などを用いることもできる。
【０１１８】
次に制御回路１２０の具体的な構成の例について説明する。
【０１１９】
半導体装置は、第１の回路１０１、第２の回路１０２、選択回路１１０及び制御回路１２０を有する。そして、選択回路１１０は、第１のスイッチ１１１及び第２のスイッチ１１２を有する。制御回路１２０は、第１の比較回路１２１、第２の比較回路１２２、メモリ１２３及び比較結果判断回路１２４を有する。
【０１２０】
ここで、第１の回路１０１と第２の回路１０２とは、それぞれ同様の構成を用いることができる。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とは異なる構成とすることもできる。
【０１２１】
ここで、第１の回路１０１と第２の回路１０２とは、同様の機能を有する。ただし、これに限定されず、第１の回路１０１と第２の回路１０２とが異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１２２】
メモリ１２３は、データが保存されている。そして、メモリ１２３に保存されたデータは、正常な第１の回路１０１の信号に相当する。あるいは、正常な第２の回路１０１の信号に相当するデータにおいても、メモリ１２３に保存することができるものとすることができる。
【０１２３】
第１の比較回路１２１は、メモリ１２３に保存されているデータと、第１の回路１０１の信号とを比較する。そして、第１の比較回路１２１は、その比較結果を比較結果判断回路１２４に出力する。
【０１２４】
第２の比較回路１２２は、メモリ１２３に保存されているデータと、第２の回路１０２の信号とを比較する。そして、第２の比較回路１２２は、その比較結果を比較結果判断回路１２４に出力する。
【０１２５】
比較結果判断回路１２４は、第１の比較回路１２１の比較結果と、第２の比較回路１２２の比較結果をもとに、第１の回路１０１及び第２の回路１０２が誤動作しているか正常動作しているかを判断する。そして、比較結果判断回路１２４は、選択回路１１０に制御信号を出力する。具体的には、比較結果判断回路１２４は、選択回路１１０が有する第１のスイッチ１１１及び第２のスイッチ１１２のオンとオフをそれぞれ制御する。
【０１２６】
例えば、比較結果判断回路１２４が、第１の回路１０１を正常動作、第２の回路１０２を誤動作と判断したとする。すると、比較結果判断回路１２４は、第１のスイッチ１１１をオン、第２のスイッチ１１２をオフするような信号を選択回路１１０に出力する。したがって、第１の回路１０１の信号が第１のスイッチ１１１を介して出力端子ＯＵＴから出力される。そして、第２の回路１０２の信号は、第２のスイッチ１１２がオフしているので、出力端子ＯＵＴから出力されない。
【０１２７】
別の例として、比較結果判断回路１２４が、第１の回路１０１を誤動作、第２の回路１０２を正常動作と判断したとする。すると、比較結果判断回路１２４は、第１のスイッチ１１１をオフ、第２のスイッチ１１２をオンするような信号を選択回路１１０に出力する。したがって、第２の回路１０２の信号が第２のスイッチ１１２を介して出力端子ＯＵＴから出力される。そして、第１の回路１０１の信号は、第１のスイッチ１１１がオフしているので、出力端子ＯＵＴから出力されない。
【０１２８】
別の例として、比較結果判断回路１２４が、第１の回路１０１及び第２の回路１０２を正常動作と判断したとする。すると、比較結果判断回路１２４は、第１のスイッチ１１１をオン、第２のスイッチ１１２をオンするような信号を選択回路１１０に出力する。したがって、第１の回路１０１の信号、及び第２の回路１０２の信号が、それぞれ第１のスイッチ１１１、第２のスイッチ１１２を介して出力端子ＯＵＴから出力される。こうすることで、出力端子ＯＵＴに大きな負荷を接続することができる。
【０１２９】
以上説明した本実施の形態における半導体装置は、様々なメリットを得ることができる。本実施の形態における半導体装置が得ることのできるメリットについて、以下に説明する。
【０１３０】
本実施の形態における半導体装置は、冗長性を得ることができる。なぜなら、誤動作が第１の回路１０１と第２の回路１０２の一方に起こったとしても、誤った信号が半導体装置から出力されないからである。つまり、第１の回路１０１の信号と第２の回路１０２の信号のうち、正常動作している方の回路の信号が選択回路１１０によって選択されるからである。
【０１３１】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、半導体装置は、第１の回路及び第２の回路により冗長性を有しているので、誤った信号が第１の回路及び第２の回路から出力されることはない。
【０１３２】
さらに、該半導体層に単結晶半導体を用いることにより、半導体装置の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確に第１の回路と第２の回路の選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０１３３】
また、本実施の形態における半導体装置は、選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１の回路１０１の信号と第２の回路１０２の信号とのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１の回路１０１と第２の回路１０２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路１１０がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、半導体装置は選択回路１１０によって第１の回路１０１と第２の回路１０２とを遮断できるので、高電源と低電源とがショートすることはない。
【０１３４】
上記説明した半導体装置の他にも、様々な構成又は駆動方法などがある。
【０１３５】
例えば、同じ機能を有する回路の数に限定はなく、半導体装置は同じ機能を有する回路を３つ以上有することができる。半導体装置が同じ機能を有する回路を３つ以上有することで、半導体装置はより冗長性を高めることができる。
【０１３６】
また、別の例として、第１の回路１０１と第２の回路１０２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、選択回路１１０によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０１３７】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路１１０が配置されることによって、電源間のショートを防ぐことができる。
【０１３８】
また、本実施の形態における半導体装置の別の例として、正常な第１の回路１０１の信号に相当するデータと正常な第２の回路１０２の信号に相当するデータとを、それぞれ別々のメモリに保存してもよい。
【０１３９】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１４０】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜に行うことができる。
【０１４１】
（実施の形態２）
本実施の形態では、半導体装置を適用した表示装置について説明する。
【０１４２】
まず、図１５を参照して、表示装置が有する表示パネルについて説明する。
【０１４３】
表示パネル５００の概要を説明する。表示パネル５００は、実施の形態１で説明した半導体装置をソースドライバ５１０及びゲートドライバ５２０に適用している。つまり、ソースドライバ５１０及びゲートドライバ５２０は、それぞれ同じ機能を有する回路を複数有している。
【０１４４】
表示パネル５００は、画素部５０１、ソースドライバ５１０及びゲートドライバ５２０を有している。そして、画素部５０１は、複数の画素を有している。
【０１４５】
なお、ソースドライバ５１０及びゲートドライバ５２０は、複数の回路を有し、複数の回路は互いに動作を補うことができる機能を有する構成とすることができる。ただし、これに限定されず、様々な構成を表示パネル５００に用いることができる。例えば、ソースドライバ５１０とゲートドライバ５２０のどちらか一方だけが、複数の回路を有し、複数の回路が互いに動作を補うことができる機能を有する構成とすることもでき、別の例として、画素部５０１が有する画素が複数の回路を有し、複数の回路は、互いに動作を補うことができる機能を有する構成とすることもできる。
【０１４６】
ソースドライバ５１０は、画素部５０１にビデオ信号を出力する。ビデオ信号は、電圧である場合が多い。ただし、これに限定されず、ビデオ信号は電流も適用できる。さらに、ビデオ信号は、アナログ信号であることが多い。ただし、これに限定されず、ビデオ信号はデジタル号も適用できる。
【０１４７】
また、ゲートドライバ５２０は、画素部５０１に選択信号を出力する。
【０１４８】
画素部５０１では、光の状態がビデオ信号に従って制御される。こうすることで、画素部５０１は、画像を表示することができる。具体的には、画素が選択信号によって選択される。そして、ビデオ信号が選択された画素に入力され、画素はビデオ信号を保持する。ここで、表示素子又は表示素子を制御する素子（トランジスタ又は容量など）が各画素に配置されている。そして、表示素子又は表示素子を制御する素子は、ビデオ信号にしたがって状態を変化させる。なお、表示素子としては、液晶素子、ＥＬ素子、ＦＥＤで用いる素子、又はＤＭＤなどを用いることができる。
【０１４９】
次に、図１６を参照して、ソースドライバ５１０の一例について説明する。
【０１５０】
ソースドライバ５１０の概要について説明する。サンプリングパルスが第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とからそれぞれ出力される。そして、第１のシフトレジスタ５１１のサンプリングパルスと第２のシフトレジスタ５１２のサンプリングパルスのどちらか一方が選択回路５１３によって選択される。
【０１５１】
ソースドライバ５１０は、複数のトランジスタによって構成されている。ただし、ソースドライバ５１０は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体又は単結晶半導体などを用いることもできる。
【０１５２】
ソースドライバ５１０は、第１のシフトレジスタ５１１、第２のシフトレジスタ５１２、選択回路５１３、第１のラッチ回路５１６、第２のラッチ回路５１７、レベルシフタ５１８、及びバッファ５１９を有している。そして、選択回路５１３は、複数の第１のスイッチ５１４と複数の第２のスイッチ５１５とを有している。なお、第１のシフトレジスタ５１１及び第２のシフトレジスタ５１２を、それぞれ第１の回路、第２の回路と呼ぶことができる。
【０１５３】
ここで、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは、同様の構成が用いられる。ただし、これに限定されず、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは異なる構成とすることもできる。
【０１５４】
第１のシフトレジスタ５１１には、図示はしないが、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第１のシフトレジスタ５１１は、入力される信号に従ってサンプリングパルスを選択回路５１３に出力する。このサンプリングパルスは、端子Ｓ１＿１乃至端子Ｓｍ＿１から順次出力される。さらに、第１のシフトレジスタ５１１は、信号を第１の出力端子ＳＯＵＴ１から出力している。この信号は、第１のシフトレジスタ５１１が正常動作しているか誤動作しているかを判断するために必要なものである。
【０１５５】
第２のシフトレジスタ５１２には、図示はしないが、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第２のシフトレジスタ５１２は、入力される信号に従ってサンプリングパルスを選択回路５１３に出力する。このサンプリングパルスは、端子Ｓ１＿２乃至端子Ｓｍ＿２から順次出力される。さらに、第２のシフトレジスタ５１２は、信号を第１の出力端子ＳＯＵＴ２から出力している。この信号は、第２のシフトレジスタ５１２が正常動作しているか誤動作しているかを判断するために必要なものである。
【０１５６】
ここで、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは、同様の機能を有する。ただし、これに限定されず、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とは異なる機能であっても一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１５７】
選択回路５１３は、第１のシフトレジスタ５１１から入力したサンプリングパルスと、第２のシフトレジスタ５１２から入力したサンプリングパルスとのどちらか一方を選択する。この選択は、第１のスイッチ５１４及び第２のスイッチ５１５のオンとオフとによって行われる。そして、選択されたサンプリングパルスは、第１のラッチ回路５１６に出力される。ただし、これに限定されず、選択回路５１３は、第１のシフトレジスタ５１１から入力したサンプリングパルスと、第２のシフトレジスタ５１２から入力したサンプリングパルスの両方を選択することもできる。
【０１５８】
例えば、第１のシフトレジスタ５１１のサンプリングパルスが選択された場合、第１のスイッチ５１４がオンして、第２のスイッチ５１５がオフする。そして、第１のシフトレジスタ５１１のサンプリングパルスが第１のスイッチ５１４を介して、第１のラッチ回路５１６に出力される。このとき、第２のシフトレジスタ５１２のサンプリングパルスは、第２のスイッチ５１５がオフしているので、第１のラッチ回路５１６に出力されない。
【０１５９】
別の例として、第２のシフトレジスタ５１２のサンプリングパルスが選択された場合、第１のスイッチ５１４がオフして、第２のスイッチ５１５がオンする。そして、第２のシフトレジスタ５１２のサンプリングパルスが第２のスイッチ５１５を介して、第１のラッチ回路５１６に出力される。このとき、第１のシフトレジスタ５１１のサンプリングパルスは、第１のスイッチ５１４がオフしているので、第１のラッチ回路５１６に出力されない。
【０１６０】
ここで、第１のシフトレジスタ５１１のサンプリングパルスと、第２のシフトレジスタ５１２のサンプリングパルスとのどちらかを選択するかは、第１の出力端子ＳＯＵＴ１及び第２の出力端子ＳＯＵＴ２から出力される信号によって決定される。具体的には、実施の形態１に示したように、正しい信号と、第１の出力端子ＳＯＵＴ１及び第２の出力端子ＳＯＵＴ２から出力される信号とが比較される。そして、第１のスイッチ５１４及び第２のスイッチ５１５のオンとオフがその比較結果によって制御される。
【０１６１】
第１のラッチ回路５１６は、サンプリングパルスが入力されるタイミングに従って、各列でデータ信号を保持していく。最終列までビデオ信号の保持が完了すると、ラッチパルス（ＬＡＴ）が水平帰線期間中に第１のラッチ回路５１６に入力される。すると、第１のラッチ回路５１６に保持されているデータ信号が、一斉に第２のラッチ回路５１７に出力される。
【０１６２】
第２のラッチ回路５１７は、第１のラッチ回路５１６から入力されたデータ信号を保持する。その後、第２のラッチ回路５１７に保持されたデータ信号は、１行分が同時に、レベルシフタ５１８に出力される。
【０１６３】
レベルシフタ５１８は、第２のラッチ回路５１７から入力されたデータ信号の振幅電圧を変える。そして、そのデータ信号は、ビデオ信号としてバッファ５１９を介して端子Ｓ１＿１乃至端子Ｓｍ＿１からそれぞれ出力される。
【０１６４】
ここで、第２のラッチ回路５１７に保持されたデータ信号がレベルシフタ５１８に出力されている間、第１のシフトレジスタ５１１又は第２のシフトレジスタ５１２は再びサンプリングパルスを第１のラッチ回路５１６に出力する。そして、第１のラッチ回路５１６は、サンプリングパルスが入力されるタイミングに従って、各列でデータ信号を保持していく。つまり、同時に２の動作が行われる。
【０１６５】
このようにして、ソースドライバ５１０は、線順次駆動をすることが可能となる。以後、ソースドライバ５１０は、このような動作を繰り返す。
【０１６６】
なお、ソースドライバ５１０は、これに限定されず、様々な構成とすることができる。例えば、ソースドライバ５１０がデジタルアナログ変換回路５３０を有している場合の構成を図１７に示す。図１７では、データ信号が第２のラッチ回路５１７からデジタルアナログ変換回路５３０に出力される。そして、デジタルアナログ変換回路５３０は、第２のラッチ回路５１７から入力されたデータ信号をアナログ信号に変換する。その変換されたデータ信号は、ビデオ信号として端子Ｓ１＿１乃至端子Ｓｍ＿１からそれぞれ出力される。
【０１６７】
別の例として、点順次駆動をすることが可能な構成を図１８に示す。図１８では、サンプリングパルスが選択回路５１３からサンプリング回路５３１に出力される。そして、データ信号がサンプリング回路５３１に入力されている。サンプリング回路５３１は、サンプリングパルスに応じて、データ信号をビデオ信号として端子Ｓ１乃至端子Ｓｍから順次出力する。なお、ビデオ信号は、１列ずつ出力されてもよいし、複数列ずつ出力されてもよい。
【０１６８】
以上説明したソースドライバ５１０は、様々なメリットを得ることができる。ソースドライバ５１０が得ることができるメリットについて、以下に説明する。
【０１６９】
ソースドライバ５１０は、冗長性を得ることができる。なぜなら、誤動作が第１のシフトレジスタ５１１と第２のシフトレジスタ５１２の一方に起こったとしても、誤った信号がソースドライバ５１０から出力されないからである。つまり、第１のシフトレジスタ５１１のサンプリングパルスと第２のシフトレジスタ５１２のサンプリングパルスのうち、正常動作している方の回路のサンプリングパルスが選択回路５１３によって選択されるからである。
【０１７０】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、ソースドライバ５１０は冗長性を有しているので、誤った信号が半導体装置から出力されることはない。
【０１７１】
さらに、該半導体層に単結晶半導体を用いることにより、ソースドライバ５１０の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確にシフトレジスタの選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０１７２】
ソースドライバ５１０は、選択回路５１３によって第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１のシフトレジスタ５１１のサンプリングパルスと第２のシフトレジスタ５１２のサンプリングパルスとのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１のシフトレジスタ５１１と第２のシフトレジスタ５１２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路５１３がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、ソースドライバ５１０は選択回路５１３によって第１のシフトレジスタ５１１と第２のシフトレジスタ５１２とを遮断できるので、高電源と低電源とがショートすることはない。
【０１７３】
上記説明したソースドライバ５１０の他にも、様々な構成又は駆動方法などがある。
【０１７４】
例えば、同じ機能を有する回路の数に限定はなく、ソースドライバ５１０はシフトレジスタを３つ以上有することができる。ソースドライバ５１０がシフトレジスタを３つ以上有することで、ソースドライバ５１０は冗長性をより高めることができる。
【０１７５】
別の例として、第１のシフトレジスタ５１１と第２のシフトレジスタ５１２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、ソースドライバ５１０によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０１７６】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路５１３が配置されることによって、電源間のショートを防ぐことができる。
【０１７７】
次に、図１３（Ａ）を参照して、ソースドライバ５１０が有する選択回路５１３の一例について説明する。なお、図１３（Ａ）は、１列乃至ｍ列のうちの、ｉ−１列、ｉ列及びｉ＋１列（ｉ：１乃至ｍのいずれか一）の選択回路５１３を示している。
【０１７８】
選択回路５１３は、複数の第１のアナログスイッチ４６１及び複数の第２のアナログスイッチ４６２を有している。この第１のアナログスイッチ４６１及び第２のアナログスイッチ４６２は、それぞれ第１のスイッチ５１４、第２のスイッチ５１５に相当する。
【０１７９】
第１のシフトレジスタ５１１のｉ列目の端子Ｓｉ＿１と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第１のアナログスイッチ４６１を介して電気的に接続されている。そして、第２の第１のシフトレジスタ５１２のｉ列目の端子Ｓｉ＿２と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第２のアナログスイッチ４６２を介して電気的に接続されている。
【０１８０】
第１のアナログスイッチ４６１はそれぞれ、第１の制御端子が第１の配線４６３に電気的に接続され、第２の制御端子が第２の配線４６４に電気的に接続されている。そして、第２のアナログスイッチ４６２はそれぞれ、第１の制御端子が第２の配線４６４に電気的に接続され、第２の制御端子が第１の配線４６３に電気的に接続されている。
【０１８１】
ここで、第１の制御端子とは、アナログスイッチが有するＰチャネル型トランジスタのゲート電極に相当する。そして、第２の制御端子とは、アナログスイッチが有するＮチャネル型トランジスタのゲート電極に相当する。
【０１８２】
選択回路５１３の動作について説明する。第１のシフトレジスタ５１１サンプリングパルスが選択された場合、第１のアナログスイッチ４６１がオンし、第２のアナログスイッチ４６２がオフする。選択回路５１３がこのような動作を行うために、Ｌ信号が第１の配線４６３に入力され、Ｈ信号が第２の配線４６４に入力される。同様に、第２のシフトレジスタ５１２のビデオ信号が選択された場合、第１のアナログスイッチ４６１がオフし、第２のアナログスイッチ４６２がオンする。選択回路５１３がこのような動作を行うために、Ｈ信号が第１の配線４６３に入力され、Ｌ信号が第２の配線４６４に入力される。
【０１８３】
次に、図１３（Ｂ）を参照して、別の選択回路５１３の一例について説明する。なお、図１３（Ｂ）は、１列乃至ｍ列のうちの、ｉ−１列及びｉ列（ｉ：１乃至ｍのいずれか一）の選択回路５１３を示している。
【０１８４】
選択回路５１３は、複数の第１のクロックドインバータ４７１及び複数の第２のクロックドインバータ４７２を有している。この第１のクロックドインバータ４７１及び第２のクロックドインバータ４７２は、それぞれ第１のスイッチ５１４、第２のスイッチ５１５に相当する。
【０１８５】
第１のシフトレジスタ５１１のｉ列目の端子Ｓｉ＿１と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第１のクロックドインバータ４７１を介して電気的に接続されている。そして、第２のシフトレジスタ５１２のｉ列目の端子Ｓｉ＿２と選択回路５１３のｉ列目の端子Ｓｉとは、ｉ列目の第２のクロックドインバータ４７２を介して電気的に接続されている。
【０１８６】
第１のクロックドインバータ４７１はそれぞれ、第１の制御端子が第１の配線４７３に電気的に接続され、第２の制御端子が第２の配線４７４に電気的に接続されている。そして、第２のクロックドインバータ４７２はそれぞれ、第１の制御端子が第２の配線４７４に電気的に接続され、第２の制御端子が第１の配線４７３に電気的に接続されている。
【０１８７】
ここで、第１の制御端子とは、クロックドインバータが有する複数のＰチャネル型トランジスタのうちの一のゲート電極に相当する。そして、第２の制御端子とは、クロックドインバータが有する複数のＮチャネル型トランジスタのうちの一のゲート電極に相当する。
【０１８８】
選択回路５１３の動作について説明する。第１のシフトレジスタ５１１のサンプリングパルスが選択された場合、第１のクロックドインバータ４７１がオンし、第２のクロックドインバータ４７２がオフする。選択回路５１３がこのような動作を行うために、Ｌ信号が第１の配線４７３に入力され、Ｈ信号が第２の配線４７４に入力される。同様に、第２のシフトレジスタ５１２のサンプリングパルスが選択された場合、第１のクロックドインバータ４７１がオフし、第２のクロックドインバータ４７２がオンする。選択回路５１３がこのような動作を行うために、Ｈ信号が第１の配線４７３に入力され、Ｌ信号が第２の配線４７４に入力される。
【０１８９】
次に、図１９を参照して、ゲートドライバ５２０の一例について説明する。
【０１９０】
ゲートドライバ５２０の概要について説明する。信号が第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とからそれぞれ出力される。そして、第１のシフトレジスタ５２１の信号と第２のシフトレジスタ５２２の信号のどちらか一方が選択回路５２３によって選択される。
【０１９１】
ゲートドライバ５２０は、複数のトランジスタによって構成されている。ただし、ゲートドライバ５２０は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体または非単結晶半導体又は単結晶半導体などを用いることもできる。
【０１９２】
ゲートドライバ５２０は、第１のシフトレジスタ５２１、第２のシフトレジスタ５２２、選択回路５２３、レベルシフタ５２６、及びバッファ５２７を有している。そして、選択回路５２３は、複数の第１のスイッチ５２４と複数の第２のスイッチ５２５を有している。なお、第１のシフトレジスタ５２１及び第２のシフトレジスタ５２２を、それぞれ第１の回路、第２の回路と呼ぶことができる。
【０１９３】
ここで、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは、同様の構成が用いられる。ただし、これに限定されず、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは異なる構成とすることもできる。
【０１９４】
第１のシフトレジスタ５２１には、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第１のシフトレジスタ５２１は、入力される信号に従って順次選択していくような信号を出力する。この信号は、選択回路５２３に端子Ｇ１＿１乃至端子Ｇｎ＿１から順次出力される。さらに、第１のシフトレジスタ５２１は、信号を第１の出力端子ＧＯＵＴ１から出力している。この信号は、第１のシフトレジスタ５２１が正常動作しているか誤動作しているかを判断できるようなものである。
【０１９５】
第２のシフトレジスタ５２２には、スタートパルス（ＳＰ）、クロック信号（ＣＫ）、クロック反転信号（ＣＫＢ）が入力されている。そして、第２のシフトレジスタ５２２は、入力される信号に従って順次選択していくような信号を出力する。この信号は、選択回路５２３に端子Ｇ１＿２乃至端子Ｇｎ＿２から順次出力される。さらに、第２のシフトレジスタ５２２は、信号を第２の出力端子ＧＯＵＴ２から出力している。この信号は、第２のシフトレジスタ５２２が正常動作しているか誤動作しているかを判断できるようなものである。
【０１９６】
ここで、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは、同様の機能を有する。ただし、これに限定されず、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とは異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。
【０１９７】
選択回路５２３は、第１のシフトレジスタ５２１から入力した信号と、第２のシフトレジスタ５２２から入力した信号とのどちらか一方を選択する。この選択は、第１のスイッチ５２４及び第２のスイッチ５２５のオンとオフとによって行われる。そして、選択された信号は、レベルシフタ５２６に出力される。ただし、これに限定されず、選択回路５２３は、第１のシフトレジスタ５２１から入力した信号と、第２のシフトレジスタ５２２から入力した信号の両方を選択することもできる。
【０１９８】
例えば、第１のシフトレジスタ５２１の信号が選択された場合、第１のスイッチ５２４がオンして、第２のスイッチ５２５がオフする。そして、第１のシフトレジスタ５２１の信号が第１のスイッチ５２４を介して、レベルシフタ５２６に出力される。このとき、第２のシフトレジスタ５２２の信号は、第２のスイッチ５２５がオフしているので、レベルシフタ５２６に出力されない。
【０１９９】
別の例として、第２のシフトレジスタ５２２の信号が選択された場合、第１のスイッチ５２４がオフして、第２のスイッチ５２５がオンする。そして、第２のシフトレジスタ５２２の信号が第２のスイッチ５２５を介して、レベルシフタ５２６に出力される。このとき、第１のシフトレジスタ５２１の信号は、第１のスイッチ５２４がオフしているので、レベルシフタ５２６に出力されない。
【０２００】
ここで、第１のシフトレジスタ５２１の信号と、第２のシフトレジスタ５２２の信号とのどちらかを選択するかは、第１の出力端子ＧＯＵＴ１及び第２の出力端子ＧＯＵＴ２から出力される信号によって決定される。具体的には、実施の形態１に示したように、正しい信号と、第１の出力端子ＧＯＵＴ１及び第２の出力端子ＧＯＵＴ２から出力される信号とが比較される。そして、第１のスイッチ５２４及び第２のスイッチ５２５のオンとオフがその比較結果によって制御される。
【０２０１】
レベルシフタ５２６は、選択回路５２３から入力された信号の振幅電圧を変える。そして、その信号は、選択信号としてバッファ５２７を介して端子Ｇ１乃至端子Ｇｎから順次出力される。
【０２０２】
なお、バッファ５２７は、選択信号のパルス幅を変える機能を有していてもよい。
【０２０３】
以上説明したゲートドライバ５２０は、様々なメリットを得ることができる。ゲートドライバ５２０が得ることができるメリットについて、以下に説明する。
【０２０４】
ゲートドライバ５２０は、冗長性を得ることができる。なぜなら、誤動作が第１のシフトレジスタ５２１と第２のシフトレジスタ５２２の一方に起こったとしても、誤った信号がゲートドライバ５２０から出力されないからである。つまり、第１のシフトレジスタ５２１の信号と第２のシフトレジスタ５２２の信号のうち、正常動作している方の回路の信号が選択回路５２３によって選択されるからである。
【０２０５】
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、ゲートドライバ５２０は冗長性を有しているので、誤った信号がゲートドライバ５２０から出力されることはない。
【０２０６】
さらに、該半導体層に単結晶半導体を用いることにより、ゲートドライバ５２０の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確にシフトレジスタの選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。
【０２０７】
ゲートドライバ５２０は、選択回路５２３によって第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第１のシフトレジスタ５２１の信号と第２のシフトレジスタ５２２の信号とのタイミング又は電位が異なった場合などに発生する。例えば、Ｈ信号が第１のシフトレジスタ５２１と第２のシフトレジスタ５２２の一方から出力され、Ｌ信号が他方から出力されたとする。すると、もし選択回路５２３がなければ、Ｈ信号を出力するための高電源とＬ信号を出力するための低電源とがショートしてしまう。しかし、ゲートドライバ５２０は選択回路５２３によって第１のシフトレジスタ５２１と第２のシフトレジスタ５２２とを遮断できるので、高電源と低電源とがショートすることはないのである。
【０２０８】
上記説明したゲートドライバ５２０の他にも、様々な構成又は駆動方法などがある。
【０２０９】
例えば、シフトレジスタの数に限定はなく、ゲートドライバ５２０はシフトレジスタを３つ以上有することができる。ゲートドライバ５２０がシフトレジスタを３つ以上有することで、ゲートドライバ５２０はより冗長性を高めることができる。
【０２１０】
別の例として、第１のシフトレジスタ５２１と第２のシフトレジスタ５２２の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、ゲートドライバ５２０によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態（一定の電位）となる。よって、他方の回路の消費電力が大幅に低減される。
【０２１１】
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路５１３が配置されることによって、電源間のショートを防ぐことができる。
【０２１２】
次に、図１４（Ａ）を参照して、ゲートドライバ５２０が有する選択回路５２３の一例について説明する。なお、図１４（Ａ）は、１行乃至ｍ行のうちの、ｊ−１行、ｊ行及びｊ＋１行（ｊ：１乃至ｎのいずれか一）の選択回路５２３を示している。
【０２１３】
選択回路５１３は、複数の第１のアナログスイッチ４８１及び複数の第２のアナログスイッチ４８２を有している。この第１のアナログスイッチ４８１及び第２のアナログスイッチ４８２は、それぞれ第１のスイッチ５２４、第２のスイッチ５２５に相当する。
【０２１４】
第１のシフトレジスタ５２１のｉ列目の端子Ｇｊ＿１と選択回路５２３のｊ列目の端子Ｇｊとは、ｊ列目の第１のアナログスイッチ４８１を介して電気的に接続されている。そして、第２のシフトレジスタ５２２のｊ列目の端子Ｇｊ＿２と選択回路５２３のｊ列目の端子Ｇｊとは、ｊ列目の第２のアナログスイッチ４８２を介して電気的に接続されている。
【０２１５】
第１のアナログスイッチ４８１はそれぞれ、第１の制御端子が第１の配線４８３に電気的に接続され、第２の制御端子が第２の配線４８４に電気的に接続されている。そして、第２のアナログスイッチ４８２はそれぞれ、第１の制御端子が第２の配線４８４に電気的に接続され、第２の制御端子が第１の配線４８３に電気的に接続されている。
【０２１６】
ここで、第１の制御端子とは、アナログスイッチが有するＰチャネル型トランジスタのゲート電極に相当する。そして、第２の制御端子とは、アナログスイッチが有するＮチャネル型トランジスタのゲート電極に相当する。
【０２１７】
選択回路５２３の動作について説明する。第１のシフトレジスタ５２１の信号が選択された場合、第１のアナログスイッチ４８１がオンし、第２のアナログスイッチ４８２がオフする。選択回路５２３がこのような動作を行うために、Ｌ信号が第１の配線４８３に入力され、Ｈ信号が第２の配線４８４に入力される。同様に、第２のシフトレジスタ５２２の信号が選択された場合、第１のアナログスイッチ４８１がオフし、第２のアナログスイッチ４８２がオンする。選択回路５２３がこのような動作を行うために、Ｈ信号が第１の配線４８３に入力され、Ｌ信号が第２の配線４８４に入力される。
【０２１８】
次に、図１４（Ｂ）を参照して、別の選択回路５２３の一例について説明する。なお、図１４（Ｂ）は、１列乃至ｎ列のうちの、ｊ−１列及びｊ列（ｊ：１乃至ｎのいずれか一）の選択回路５２３を示している。
【０２１９】
選択回路５２３は、複数の第１のクロックドインバータ４９１及び複数の第２のクロックドインバータ４９２を有している。この第１のクロックドインバータ４９１及び第２のクロックドインバータ４９２は、それぞれ第１のスイッチ５２４、第２のスイッチ５２５に相当する。
【０２２０】
第１のシフトレジスタ５２１のｊ列目の端子Ｇｊ＿１と選択回路５２３のｊ列目の端子Ｇｊとは、ｊ列目の第１のクロックドインバータ４９１を介して電気的に接続されている。そして、第２のシフトレジスタ５２２のｊ列目の端子Ｇｊ＿２と選択回路５２３のｊ列目の端子Ｇｊとは、Ｊ列目の第２のクロックドインバータ４９２を介して電気的に接続されている。
【０２２１】
第１のクロックドインバータ４９１はそれぞれ、第１の制御端子が第１の配線４９３に電気的に接続され、第２の制御端子が第２の配線４９４に電気的に接続されている。そして、第２のクロックドインバータ４９２はそれぞれ、第１の制御端子が第２の配線４９４に電気的に接続され、第２の制御端子が第１の配線４９３に電気的に接続されている。
【０２２２】
ここで、第１の制御端子とは、クロックドインバータが有する複数のＰチャネル型トランジスタのうちの一のゲート電極に相当する。そして、第２の制御端子とは、クロックドインバータが有する複数のＮチャネル型トランジスタのうちの一のゲート電極に相当する。
【０２２３】
選択回路５２３の動作について説明する。第１のシフトレジスタ５２１の信号が選択された場合、第１のクロックドインバータ４９１がオンし、第２のクロックドインバータ４９２がオフする。選択回路５２３がこのような動作を行うために、Ｌ信号が第１の配線４９３に入力され、Ｈ信号が第２の配線４９４に入力される。同様に、第２のシフトレジスタの信号が選択された場合、第１のクロックドインバータ４９１がオフし、第２のクロックドインバータ４９２がオンする。選択回路５２３がこのような動作を行うために、Ｈ信号が第１の配線４９３に入力され、Ｌ信号が第２の配線４９４に入力される。
【０２２４】
以上のように、ソースドライバと、ゲートドライバとを上記構成とすることにより、表示装置は、冗長性を有することができる。
【０２２５】
シフトレジスタだけを２つ配置することによって、ソースドライバ及びゲートドライバの回路規模及び面積の大幅な増加を必要としなくても、表示装置は十分に冗長性を有することができる。なぜなら、シフトレジスタは、どこか一部に誤動作が起こると、他の箇所も誤動作を起こすからである。一方、シフトレジスタ以外の回路（例えば、第１のラッチ回路、第２のラッチ回路、レベルシフタ、バッファ、デジタルアナログ変換回路など）は、一部に誤動作が起きても、他の箇所は誤動作を起こさない。つまり、シフトレジスタが冗長性を有するだけでも、本実施の形態の表示装置は十分に冗長性を有することができる。
【０２２６】
シフトレジスタだけを２つ配置することによって、大きな消費電力を必要としなくても、表示装置は十分に冗長性を有することができる。なぜなら、シフトレジスタは小さい振幅電圧で駆動することができるからである。
【０２２７】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２２８】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。
【０２２９】
（実施の形態３）
本実施の形態では、本発明の半導体装置または表示装置に適用可能なＳＯＩ基板について説明する。
【０２３０】
本発明の半導体装置または表示装置に適用可能なＳＯＩ基板を図２０（Ａ）（Ｂ）に示す。図２０（Ａ）においてベース基板２４０は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用される。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。ＳＯＩ層２４２は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
【０２３１】
このようなベース基板２４０とＳＯＩ層２４２の間には、平滑面を有し親水性表面を形成する接合層２４４を設ける。この接合層２４４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０２３２】
上記平滑面を有し親水性表面を形成する接合層２４４は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板２４０にも同様の酸化シリコン膜を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板２４０にＳＯＩ層２４２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層２４４設けることで強固な接合を形成することができる。
【０２３３】
図２０（Ｂ）はベース基板２４０にバリア層２４５と接合層２４４を設けた構成を示す。ＳＯＩ層２４２をベース基板２４０に接合した場合に、ベース基板２４０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層２４２が汚染されることを防ぐことができる。また、ベース基板２４０側の接合層２４４は適宜設ければ良い。
【０２３４】
図２１（Ａ）はＳＯＩ層２４２と接合層２４４の間に窒素含有絶縁層２６０を設けた構成を示す。窒素含有絶縁層２６０は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成する。例えば、ＳＯＩ層２４２側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層２６０とすることができる。接合層２４４がベース基板２４０と接合を形成するために設けるのに対し、窒素含有絶縁層２６０は、可動イオンや水分等の不純物がＳＯＩ層２４２に拡散して汚染されることを防ぐために設けることが好ましい。
【０２３５】
なお、ここで酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【０２３６】
図２１（Ｂ）はベース基板２４０に接合層２４４を設けた構成である。ベース基板２４０と接合層２４４との間にはバリア層２４５が設けられていることが好ましい。ベース基板２４０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層２４２が汚染されることを防ぐためである。また、ＳＯＩ層２４２には酸化シリコン膜２６１が形成されている。この酸化シリコン膜２６１が接合層２４４と接合を形成し、ベース基板２４０上にＳＯＩ層を固定する。酸化シリコン膜２６１は熱酸化により形成されたものが好ましい。また、接合層２４４と同様にＴＥＯＳを用いて化学気相成長法により成膜したものを適用しても良い。また、酸化シリコン膜２６１としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。
【０２３７】
このようなＳＯＩ基板の製造方法について図２２（Ａ）乃至（Ｃ）と図２３を参照して説明する。
【０２３８】
図２２（Ａ）に示す半導体基板２４１は清浄化されており、その表面から電界で加速されたイオンを所定の深さに注入し、イオンドーピング層２３３を形成する。イオンの注入はベース基板に転置するＳＯＩ層の厚さを考慮して行われる。当該単ＳＯＩ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを注入する際の加速電圧はこのような厚さを考慮して、半導体基板２４１に注入されるようにする。イオンドーピング層は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを注入することで形成される。この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【０２３９】
イオンを高ドーズ条件で注入する必要があり、半導体基板２４１の表面が粗くなってしまう場合がある。そのためイオンが注入される表面に窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオン注入に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けることにより、粗い半導体基板２４１の表面を改善する構成とすることも可能である。
【０２４０】
次に、図２２（Ｂ）で示すようにベース基板と接合を形成する面に接合層２４４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成したイオンドーピング層２３３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＳＯＩ層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【０２４１】
図２２（Ｃ）はベース基板２４０と半導体基板２４１の接合層２４４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板２４０と接合層２４４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板２４０と半導体基板２４１とを圧接することで水素結合により強固な接合を形成することが可能である。
【０２４２】
また、表面を活性化しておいて良好な接合を形成することも可能である。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【０２４３】
ベース基板２４０と半導体基板２４１とを接合層２４４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板２４０の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板２４０及び半導体基板２４１の耐圧性を考慮して行う。
【０２４４】
図２３において、ベース基板２４０と半導体基板２４１を貼り合わせた後、熱処理を行いイオンドーピング層２３３を劈開面として半導体基板２４１をベース基板２４０から剥離する。熱処理の温度は接合層２４４の成膜温度以上、ベース基板２４０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、イオンドーピング層２３３に形成された微小な空洞の堆積変化が起こり、イオンドーピング層２３３に沿って劈開することが可能となる。接合層２４４はベース基板２４０と接合しているので、ベース基板２４０上には半導体基板２４１と同じ結晶性のＳＯＩ層２４２が残存する。
【０２４５】
図２４はベース基板側に接合層を設けてＳＯＩ層を形成する工程を示す。図２４（Ａ）は酸化シリコン膜２６１が形成された半導体基板２４１に電界で加速されたイオンを所定の深さに注入し、イオンドーピング層２３３を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの注入は図２２（Ａ）の場合と同様である。半導体基板２４１の表面に酸化シリコン膜２６１を形成しておくことでイオンドーピングによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
【０２４６】
図２４（Ｂ）は、バリア層２４５及び接合層２４４が形成されたベース基板２４０と半導体基板２４１の酸化シリコン膜２６１が形成された面を密着させて接合させる工程を示している。ベース基板２４０上の接合層２４４と半導体基板２４１の酸化シリコン膜２６１を密着させることにより接合される。
【０２４７】
その後、図２４（Ｃ）で示すように半導体基板２４１を剥離する。半導体層を剥離する熱処理は図２３の場合と同様にして行う。このようにして図２１（Ｂ）で示すＳＯＩ基板を得ることができる。
【０２４８】
このように、本形態によれば、ガラス基板等の耐熱温度が７００℃以下のベース基板２４０でであっても接合部の接着力が強固なＳＯＩ層２４２を得ることができる。ベース基板２４０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、又はバリウムホウケイ酸ガラスなど、無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
【０２４９】
次いで、ＳＯＩ基板を用いた半導体装置について図２５と図２６を参照して説明する。図２５（Ａ）において、ベース基板２４０に接合層２４４を介してＳＯＩ層２４２が設けられている。ＳＯＩ層２４２上には、素子形成領域に合わせて窒化シリコン層２４７、酸化シリコン層２４６を形成する。酸化シリコン層２４６は、素子分離のためにＳＯＩ層２４２をエッチングするときのハードマスクとして用いる。窒化シリコン層２４７はエッチングストッパーである。
【０２５０】
ＳＯＩ層２４２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。ＳＯＩ層２４２の厚さは、図２２で説明したイオンドーピング層２３３の深さを制御することにより適宜設定できる。ＳＯＩ層２４２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。
【０２５１】
図２５（Ｂ）は、酸化シリコン層２４６をマスクとしてＳＯＩ層２４２、接合層２４４をエッチングする工程である。ＳＯＩ層２４２及び接合層２４４の露出した端面に対してプラズマ処理により窒化する。この窒化処理により、少なくともＳＯＩ層２４２の周辺端部には窒化シリコン層２４７が形成される。窒化シリコン層２４７は絶縁性であり、ＳＯＩ層２４２の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、ＳＯＩ層２４２と接合層２４４との間に、端面から酸化膜が成長してバースビークが形成されるのを防ぐことができる。
【０２５２】
図２５（Ｃ）は、素子分離絶縁層２４８を堆積する工程である。素子分離絶縁層２４８はＴＥＯＳを用いて酸化シリコン膜を化学気相成長法で堆積する。素子分離絶縁層２４８はＳＯＩ層２４２が埋め込まれるように厚く堆積する。
【０２５３】
図２５（Ｄ）は窒化シリコン層２４７が露出するまで素子分離絶縁層２４８を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行うこともできる。窒化シリコン層２４７はエッチングストッパーとなる。素子分離絶縁層２４８はＳＯＩ層２４２の間に埋め込まれるように残存する。窒化シリコン層２４７はその後除去する。
【０２５４】
図２５（Ｅ）において、ＳＯＩ層２４２が露出した後ゲート絶縁層２４９、ゲート電極２５０、サイドウォール絶縁層２５１を形成し、第１不純物領域２５２、第２不純物領域２５３を形成する。絶縁層２５４は窒化シリコンで形成し、ゲート電極２５０をエッチングするときのハードマスクとして用いる。
【０２５５】
図２６（Ａ）において、層間絶縁層２５５を形成する。層間絶縁層２５５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極２５０上の絶縁層２５４はエッチングストッパーとして機能する。層間絶縁層２５５にはコンタクトホール２５６を形成する。コンタクトホール２５６は、サイドウォール絶縁層２５１を利用してセルフアラインコンタクトの構成となっている。
【０２５６】
その後、図２６（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ２５７を形成する。さらに絶縁層２５８を形成し、コンタクトプラグ２５７に合わせて開口を形成して配線２５９を設ける。配線２５９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、またはチタンなどの金属膜で形成する。
【０２５７】
このように、ベース基板２４０に接合されたＳＯＩ層２４２を用いて電界効果トランジスタを作製することができる。本形態に係るＳＯＩ層２４２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
【０２５８】
以上のように本実施の形態の作製方法を用いて作製されたトランジスタを用いて本発明の半導体装置及び表示装置を作製することにより、より高い冗長性を有する半導体装置及び表示装置を提供することができる。
【０２５９】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２６０】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。
【０２６１】
（実施の形態４）
本実施の形態はＳＯＩ基板の製造方法について図２７と図２８を参照して説明する。図２７（Ａ）は、自然酸化膜が除去された単結晶シリコン基板２３１にＳｉＨ４ガスとＮ２Ｏガスを用い、プラズマＣＶＤ法で１００ｎｍの厚さで酸化窒化シリコン膜２３５を形成する。さらにＳｉＨ４ガス、Ｎ２Ｏガス及びＮＨ３ガスを用い、５０ｎｍの厚さで窒化酸化シリコン膜２３６を成膜する。
【０２６２】
そして、図２７（Ｂ）で示すように、窒化酸化シリコン膜２３６の表面からイオンドーピング装置を用い水素イオンを注入する。イオンドーピング装置はイオン化したガスを質量分離せず、そのまま電界で加速して基板に注入させる方式である。この装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピングを行うことができる。本実施の形態では、水素をイオン化して単結晶シリコン基板２３１にイオンドーピング層２４３を形成する。イオンドーピングは加速電圧８０ｋＶで、ドーズ量は２×１０１６／ｃｍ２として行う。
【０２６３】
この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を約８０％にまで高めておくことが好ましい。このように質量数が小さく高次のイオンを単結晶シリコン基板２３１に多く含ませることにより、熱処理工程においてイオンドーピング層２４３の劈開を容易なものとすることができる。この場合において、単結晶シリコン基板２３１のイオンドーピング面に窒化酸化シリコン膜２３６及び酸化窒化シリコン膜２３５を設けておくことで、イオンドーピングにより単結晶シリコン基板２３１の表面荒れを防ぐことができる。
【０２６４】
次に、図２７（Ｃ）で示すように窒化酸化シリコン膜２３６上に酸化シリコン膜２３４を形成する。酸化シリコン膜２３４はプラズマＣＶＤ法で、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と酸素ガスを用いて５０ｎｍの厚さで成膜する。成膜温度は３５０℃以下として、イオンドーピング層２４３から水素が離脱しないようにする。
【０２６５】
図２８（Ａ）は、オゾン含有水を用いて超音波洗浄されたガラス基板２３０と単結晶シリコン基板２３１を酸化シリコン膜２３４を挟んで重ね合わせ、押圧することで接合を形成する工程を示している。その後、窒素雰囲気中で４００℃で１０分間の熱処理を行い、さらに５００℃にて２時間の熱処理を行い、さらに４００℃で数時間保持した後、室温まで徐冷した。これによりイオンドーピング層２４３に亀裂を形成させて単結晶シリコン基板２３１を剥離させると共に、酸化シリコン膜２３４とガラス基板２３０との接合を強固なものとすることができる。
【０２６６】
このようにしてガラス基板２３０上に単結晶シリコン層２３２を、ガラス基板２３０が歪まない温度で形成することができる。本実施の形態において、作製される単結晶シリコン層２３２はガラス基板２３０と強固に接合しており、テープ剥離試験を行っても該シリコン層が剥離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶シリコン層を設けることが可能となり、一辺が１メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。
【０２６７】
以上のように本実施の形態の作製方法を用いて作製した基板を用いて本発明の半導体装置及び表示装置を作製することにより、しきい値など特性のばらつき少ないトランジスタを作製することができ、該トランジスタを用いてより高い冗長性を有する半導体装置及び表示装置を提供できる。
【０２６８】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２６９】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。
【０２７０】
（実施の形態５）
本実施の形態においては、電子機器の例について説明する。
【０２７１】
図４は表示パネル９０１と、回路基板９１１を組み合わせた表示パネルモジュールを示している。表示パネル９０１は画素部９０２、走査線駆動回路９０３及び信号線駆動回路９０４を有している。回路基板９１１には、例えば、コントロール回路９１２及び信号分割回路９１３などが形成されている。表示パネル９０１と回路基板９１１とは接続配線９１４によって接続されている。接続配線にはＦＰＣ等を用いることができる。
【０２７２】
図５は、テレビ受像機の主要な構成を示すブロック図である。チューナ９２１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９２２と、映像信号増幅回路９２２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路９３２により処理される。コントロール回路９３２は、走査線駆動回路９３４と信号線駆動回路９２４にそれぞれ信号を出力する。そして、走査線駆動回路９３４と信号線駆動回路９２４が表示パネル９３１を駆動する。デジタル駆動する場合には、信号線側に信号分割回路９３３を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。
【０２７３】
チューナ９２１で受信した信号のうち、音声信号は音声信号増幅回路９２５に送られ、その出力は音声信号処理回路９２６を経てスピーカ９２７に供給される。制御回路９２８は受信局（受信周波数）及び音量の制御情報を入力部９２９から受け、チューナ９２１又は音声信号処理回路９２６に信号を送出する。
【０２７４】
図５とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図６（Ａ）に示す。図６（Ａ）において、筐体９４１内に収められた表示画面９４２は、表示パネルモジュールで形成される。なお、スピーカ９４３、入力手段（操作キー９４４、接続端子９４５、センサ９４６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９４７）などが適宜備えられていてもよい。
【０２７５】
図６（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部９５３、スピーカ部９５７、入力手段（操作キー９５６、接続端子９５８、センサ９５９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６０）などが適宜備えられている。筐体９５２にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部９５３、スピーカ部９５７、センサ９５９及びマイクロフォン９６０を駆動させる。バッテリーは充電器９５０で繰り返し充電が可能となっている。充電器９５０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図６（Ｂ）に示す装置は、操作キー９５６によって制御される。あるいは、図６（Ｂ）に示す装置は、操作キー９５６を操作することによって、充電器９５０に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図６（Ｂ）に示す装置は、操作キー９５６を操作することによって、充電器９５０に信号を送り、さらに充電器９５０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を表示部９５３に適用することができる。
【０２７６】
次に、図７を参照して、携帯電話の構成例について説明する。
【０２７７】
表示パネル９８１はハウジング１０００に脱着自在に組み込まれる。ハウジング１０００は表示パネル９８１のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル９８１を固定したハウジング１０００はプリント基板１００１に嵌入されモジュールとして組み立てられる。
【０２７８】
表示パネル９８１はＦＰＣ９９３を介してプリント基板１００１に接続される。プリント基板１００１には、スピーカ１００２、マイクロフォン１００３、送受信回路１００４、ＣＰＵ、コントローラなどを含む信号処理回路１００５及びセンサ１０１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー１００６、バッテリー１００７、アンテナ１０１０を組み合わせ、筐体１００９に収納する。表示パネル９８１の画素部は筐体１００９に形成された開口窓から視認できように配置する。
【０２７９】
表示パネル９８１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル９８１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。
【０２８０】
図７に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図７に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【０２８１】
図８（Ａ）はディスプレイであり、筐体１０２１、支持台１０２２、表示部１０２３、スピーカ１０２７、ＬＥＤランプ１０２９、入力手段（接続端子１０２４、センサ１０２５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０２６、操作キー１０２８）等を含む。図８（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図８（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８２】
図８（Ｂ）はカメラであり、本体１０３１、表示部１０３２、シャッターボタン１０３６、スピーカ１０４０、ＬＥＤランプ１０４１、入力手段（受像部１０３３、操作キー１０３４、外部接続ポート１０３５、接続端子１０３７、センサ１０３８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０３９）等を含む。図８（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はデジタルカメラに内臓）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図８（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８３】
図８（Ｃ）はコンピュータであり、本体１０５１、筐体１０５２、表示部１０５３、スピーカ１０６０、ＬＥＤランプ１０６１、リーダ／ライタ１０６２、入力手段（キーボード１０５４、外部接続ポート１０５５、ポインティングデバイス１０５６、接続端子１０５７、センサ１０５８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１０５９）等を含む。図８（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図８（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８４】
図３１（Ａ）はモバイルコンピュータであり、本体１１３１、表示部１１３２、スイッチ１１３３、スピーカ１１３９、ＬＥＤランプ１１４０、入力手段（操作キー１１３４、赤外線ポート１１３５、接続端子１１３６、センサ１１３７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１３８）等を含む。図３１（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図３１（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８５】
図３１（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体１１５１、筐体１１５２、表示部Ａ１１５３、表示部Ｂ１１５４、スピーカ部１１５７、ＬＥＤランプ１１６１、入力手段（記録媒体（ＤＶＤ等）読み込み部１１５５、操作キー１１５６、接続端子１１５８、センサ１１５９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１６０）等を含む。表示部Ａ１１５３は主として画像情報を表示し、表示部Ｂ１１５４は主として文字情報を表示することができる。
【０２８６】
図３１（Ｃ）はゴーグル型ディスプレイであり、本体１１７１、表示部１１７２、イヤホン１１７３、支持部１１７４、ＬＥＤランプ１１７９、スピーカ１１７８、入力手段（接続端子１１７５、センサ１１７６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１７７）等を含む。図３１（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図３１（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８７】
図３２（Ａ）は携帯型遊技機であり、筐体１１８１、表示部１１８２、スピーカ部１１８３、記憶媒体挿入部１１８５、ＬＥＤランプ１１８９、入力手段（操作キー１１８４、接続端子１１８６、センサ１１８７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１１８８）等を含む。図３２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３２（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２８８】
図３２（Ｂ）はテレビ受像機能付きデジタルカメラであり、本体１１９１、表示部１１９２、スピーカ１１９４、シャッターボタン１１９５、ＬＥＤランプ１２０１、入力手段（操作キー１１９３、受像部１１９６、アンテナ１１９７、接続端子１１９８、センサ１１９９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１２００）等を含む。図３２（Ｂ）に示すテレビ受像機付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図３２（Ｂ）に示すテレビ受像機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２８９】
図３３は携帯型遊技機であり、筐体１２１１、第１表示部１２１２、第２表示部１２１３、スピーカ部１２１４、記録媒体挿入部１２１６、ＬＥＤランプ１２２０、入力手段（操作キー１２１５、接続端子１２１７、センサ１２１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１２１９）等を含む。図３３に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図３３に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２９０】
図８（Ａ）乃至（Ｃ）、図３１（Ａ）乃至（Ｃ）、図３２（Ａ）乃至（Ｃ）、及び図３３に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
【０２９１】
次に、半導体装置の応用例を説明する。
【０２９２】
図９に、半導体装置を、建造物と一体にして設けた例について示す。図９は、筐体１０７０、表示部１０７１、操作部であるリモコン装置１０７２、スピーカ部１０７３等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
【０２９３】
図１０に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル１０８１は、ユニットバス１０８２と一体に取り付けられており、入浴者は表示パネル１０８１の視聴が可能になる。表示パネル１０８１は入浴者が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。
【０２９４】
なお、半導体装置は、図１０で示したユニットバス１０８２の側壁だけではなく、様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするなどとしてもよい。このとき、表示パネル１０８１の形状は、鏡面又は浴槽の形状に合わせたものとなっていてもよい。
【０２９５】
図１１に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル１０９２は、柱状体１０９１の曲面に合わせて湾曲させて取り付けられている。なお、ここでは柱状体１０９１を電柱として説明する。
【０２９６】
図１１に示す表示パネル１０９２は、人間の視点より高い位置に設けられている。電柱のように屋外で林立している建造物に表示パネル１０９２を設置することで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル１０９２は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。表示パネル１０９２に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。電柱に設置することで、表示パネル１０９２の電力供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。
【０２９７】
なお、表示パネル１０９２としては、たとえば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表示パネルを用いることができる。
【０２９８】
なお、本実施の形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
【０２９９】
次に、半導体装置を、移動体と一体にして設けた例について示す。
【０３００】
図１２は、半導体装置を、自動車と一体にして設けた例について示した図である。表示パネル１１０２は、自動車の車体１１０１と一体に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
【０３０１】
なお、半導体装置は、図１２で示した車体１１０１だけではなく、様々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル１１０２の形状は、設置するもの形状に合わせたものとなっていてもよい。
【０３０２】
図２９は、半導体装置を、列車車両と一体にして設けた例について示した図である。
【０３０３】
図２９（ａ）は、列車車両のドア１１１１のガラスに表示パネル１１１２を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要となる人件費がかからないという利点がある。表示パネル１１１２は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が期待できる。
【０３０４】
図２９（ｂ）は、列車車両のドア１１１１のガラスの他に、ガラス窓１１１３、及び天井１１１４に表示パネル１１１２を設けた例について示した図である。このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。
【０３０５】
なお、半導体装置は、図２９で示したドア１１１１、ガラス窓１１１３、及び天井１１１４だけではなく、様々な場所に設置することができる。たとえば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル１１１２の形状は、設置するもの形状に合わせたものとなっていてもよい。
【０３０６】
図３０は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。
【０３０７】
図３０（ａ）は、旅客用飛行機の座席上部の天井１１２１に表示パネル１１２２を設けたときの、使用時の形状について示した図である。表示パネル１１２２は、天井１１２１とヒンジ部１１２３を介して一体に取り付けられており、ヒンジ部１１２３の伸縮により乗客は表示パネル１１２２の視聴が可能になる。表示パネル１１２２は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。図３０（ｂ）に示すように、ヒンジ部を折り曲げて天井１１２１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段及び誘導灯としても利用可能である。
【０３０８】
なお、半導体装置は、図３０で示した天井１１２１だけではなく、様々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしてもよい。多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル１１２２の形状は、設置するもの形状に合わせたものとなっていてもよい。
【０３０９】
なお、本実施の形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可能となる。
【０３１０】
以上のように本発明の表示装置は、様々な電子機器に適用することが可能であり、適用することにより、より特性のばらつきが小さく、且つ、より冗長性の高い表示装置を提供できる。
【０３１１】
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３１２】
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３１３】
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
【図面の簡単な説明】
【０３１４】
【図１】実施の形態１における本発明の半導体装置の構成及び動作を示す図である。
【図２】実施の形態１における本発明の半導体装置の構成を示す図である。
【図３】実施の形態１における本発明の半導体装置の構成を示す図である。
【図４】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図５】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図６】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図７】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図８】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図９】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１０】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１１】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１２】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図１３】実施の形態２における本発明の表示装置の構成を示す図である。
【図１４】実施の形態２における本発明の表示装置の構成を示す図である。
【図１５】実施の形態２における本発明の表示装置の構成を示す図である。
【図１６】実施の形態２における本発明の表示装置の構成を示す図である。
【図１７】実施の形態２における本発明の表示装置の構成を示す図である。
【図１８】実施の形態２における本発明の表示装置の構成を示す図である。
【図１９】実施の形態２における本発明の表示装置の構成を示す図である。
【図２０】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板を示す断面図である。
【図２１】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板を示す断面図である。
【図２２】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板の作製方法を示す断面図である。
【図２３】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板の作製方法を示す断面図である。
【図２４】実施の形態３における本発明の半導体装置または表示装置に適用可能なＳＯＩ基板の作製方法を示す断面図である。
【図２５】実施の形態３におけるＳＯＩ基板を適用した本発明の半導体装置または表示装置の作製方法を示す断面図である。
【図２６】実施の形態３におけるＳＯＩ基板を適用した本発明の半導体装置または表示装置の作製方法を示す断面図である。
【図２７】実施の形態４におけるＳＯＩ基板の作製方法を示す断面図である。
【図２８】実施の形態４におけるＳＯＩ基板の作製方法を示す断面図である。
【図２９】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３０】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３１】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３２】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【図３３】実施の形態５における本発明の半導体装置または表示装置を適用した電子機器を示す図である。
【符号の説明】
【０３１５】
１０１ 回路
１０２ 回路
１０３ 選択回路
１０４ 回路
１１０ 選択回路
１１１ スイッチ
１１２ スイッチ
１１４ スイッチ
１２０ 制御回路
１２１ 比較回路
１２２ 比較回路
１２３ メモリ
１２４ 比較結果判断回路
【特許請求の範囲】
【請求項１】
複数の画素を有する画素部と、
前記画素部に電気的に接続されたソースドライバを有し、
前記ソースドライバは、第１のシフトレジスタと、
第２のシフトレジスタと、
ラッチ回路と、
レベルシフタと、
バッファと、
前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有することを特徴とする表示装置。
【請求項２】
請求項１において、
前記ソースドライバは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項３】
複数の画素を有する画素部と、
前記画素部に電気的に接続されたゲートドライバを有し、
前記ゲートドライバは、第１のシフトレジスタと、
第２のシフトレジスタと、
ラッチ回路と、
レベルシフタと、
バッファと、
前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と基準となる信号を比較する第１の比較回路と、
前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と基準となる信号を比較する第２の比較回路と、
前記第１の比較回路、前記第２の比較回路、及び前記選択回路に電気的に接続され、前記基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記選択回路を制御する信号を出力する比較結果判定回路と、を有することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有することを特徴とする表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有することを特徴とする表示装置。
【請求項７】
請求項３乃至請求項６のいずれか一項において、
前記ゲートドライバは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項８】
複数の画素を有する画素部と、
前記画素部に電気的に接続されたソースドライバ及びゲートドライバと、を有し、
前記ソースドライバは、第１のシフトレジスタと、
第２のシフトレジスタと、
第１のラッチ回路と、
第１のレベルシフタと、
第１のバッファと、
前記ゲートドライバは、第３のシフトレジスタと、
第４のシフトレジスタと、
第２のラッチ回路と、
第２のレベルシフタと、
第２のバッファと、
前記第３のシフトレジスタ及び前記第４のシフトレジスタに電気的に接続され、前記第３のシフトレジスタ及び前記第４のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する第２の選択回路と、を有することを特徴とする表示装置。
【請求項９】
請求項８において、
前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と第１の基準となる信号を比較する第１の比較回路と、
前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と第１の基準となる信号を比較する第２の比較回路と、
前記第１の比較回路、前記第２の比較回路、及び前記第１の選択回路に電気的に接続され、前記第１の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第１の選択回路を制御する信号を出力する第１の比較結果判定回路と、
前記第３のシフトレジスタに電気的に接続され、前記第３のシフトレジスタの信号と第２の基準となる信号を比較する第１の比較回路と、
前記第４のシフトレジスタに電気的に接続され、前記第４のシフトレジスタの信号と第２の基準となる信号を比較する第２の比較回路と、
前記第１の比較回路、前記第２の比較回路、及び前記第２の選択回路に電気的に接続され、前記第２の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第２の選択回路を制御する信号を出力する第２の比較結果判定回路と、を有することを特徴とする表示装置。
【請求項１０】
請求項８または請求項９において、
前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有し、
前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のアナログスイッチと、
前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のアナログスイッチと、を有することを特徴とする表示装置。
【請求項１１】
請求項８または請求項９において、
前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有し、
前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のクロックドインバータと、
前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のクロックドインバータと、を有することを特徴とする表示装置。
【請求項１２】
請求項８乃至請求項１１のいずれか一項において、
前記ゲートドライバ及び前記ソースドライバのいずれかは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記画素は、半導体層を有するトランジスタを備え、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の表示装置を有することを特徴とする電子機器。
【請求項１】
複数の画素を有する画素部と、
前記画素部に電気的に接続されたソースドライバを有し、
前記ソースドライバは、第１のシフトレジスタと、
第２のシフトレジスタと、
ラッチ回路と、
レベルシフタと、
バッファと、
前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有することを特徴とする表示装置。
【請求項２】
請求項１において、
前記ソースドライバは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項３】
複数の画素を有する画素部と、
前記画素部に電気的に接続されたゲートドライバを有し、
前記ゲートドライバは、第１のシフトレジスタと、
第２のシフトレジスタと、
ラッチ回路と、
レベルシフタと、
バッファと、
前記第１のシフトレジスタ及び前記第２のシフトレジスタに電気的に接続され、前記第１のシフトレジスタ及び前記第２のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と基準となる信号を比較する第１の比較回路と、
前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と基準となる信号を比較する第２の比較回路と、
前記第１の比較回路、前記第２の比較回路、及び前記選択回路に電気的に接続され、前記基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記選択回路を制御する信号を出力する比較結果判定回路と、を有することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有することを特徴とする表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有することを特徴とする表示装置。
【請求項７】
請求項３乃至請求項６のいずれか一項において、
前記ゲートドライバは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項８】
複数の画素を有する画素部と、
前記画素部に電気的に接続されたソースドライバ及びゲートドライバと、を有し、
前記ソースドライバは、第１のシフトレジスタと、
第２のシフトレジスタと、
第１のラッチ回路と、
第１のレベルシフタと、
第１のバッファと、
前記ゲートドライバは、第３のシフトレジスタと、
第４のシフトレジスタと、
第２のラッチ回路と、
第２のレベルシフタと、
第２のバッファと、
前記第３のシフトレジスタ及び前記第４のシフトレジスタに電気的に接続され、前記第３のシフトレジスタ及び前記第４のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する第２の選択回路と、を有することを特徴とする表示装置。
【請求項９】
請求項８において、
前記第１のシフトレジスタに電気的に接続され、前記第１のシフトレジスタの信号と第１の基準となる信号を比較する第１の比較回路と、
前記第２のシフトレジスタに電気的に接続され、前記第２のシフトレジスタの信号と第１の基準となる信号を比較する第２の比較回路と、
前記第１の比較回路、前記第２の比較回路、及び前記第１の選択回路に電気的に接続され、前記第１の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第１の選択回路を制御する信号を出力する第１の比較結果判定回路と、
前記第３のシフトレジスタに電気的に接続され、前記第３のシフトレジスタの信号と第２の基準となる信号を比較する第１の比較回路と、
前記第４のシフトレジスタに電気的に接続され、前記第４のシフトレジスタの信号と第２の基準となる信号を比較する第２の比較回路と、
前記第１の比較回路、前記第２の比較回路、及び前記第２の選択回路に電気的に接続され、前記第２の基準となる信号のデータが記憶された記憶素子及び前記第１の比較回路における比較結果及び前記第２の比較回路における比較結果から、前記第２の選択回路を制御する信号を出力する第２の比較結果判定回路と、を有することを特徴とする表示装置。
【請求項１０】
請求項８または請求項９において、
前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のアナログスイッチと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のアナログスイッチと、を有し、
前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のアナログスイッチと、
前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のアナログスイッチと、を有することを特徴とする表示装置。
【請求項１１】
請求項８または請求項９において、
前記第１の選択回路は、前記第１のシフトレジスタ及び前記画素部に電気的に接続された第１のクロックドインバータと、
前記第２のシフトレジスタ及び前記画素部に電気的に接続された第２のクロックドインバータと、を有し、
前記第２の選択回路は、前記第３のシフトレジスタ及び前記画素部に電気的に接続された第３のクロックドインバータと、
前記第４のシフトレジスタ及び前記画素部に電気的に接続された第４のクロックドインバータと、を有することを特徴とする表示装置。
【請求項１２】
請求項８乃至請求項１１のいずれか一項において、
前記ゲートドライバ及び前記ソースドライバのいずれかは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記画素は、半導体層を有するトランジスタを備え、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の表示装置を有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【公開番号】特開２００９−８８９０（Ｐ２００９−８８９０Ａ）
【公開日】平成２１年１月１５日（２００９．１．１５）
【国際特許分類】
【出願番号】特願２００７−１７０１６１（Ｐ２００７−１７０１６１）
【出願日】平成１９年６月２８日（２００７．６．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年１月１５日（２００９．１．１５）
【国際特許分類】
【出願日】平成１９年６月２８日（２００７．６．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]