配線基板及びその製造方法
【課題】セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られる配線基板及びその製造方法を提供することを目的とする。
【解決手段】 本発明の配線基板1は、コア基板CBに収容されたセラミック副コア3の導体パッド31において、その表面にCuメッキ層が形成され、且つ、Cuメッキ層の表面が高分子材料との密着性を向上させるためのCu表面化学処理が施された処理面とされ、処理面に配線積層部L1,L2の最下層の誘電体層B11,B21及びそれに貫通形成されたビア導体6が接触してなることを特徴とする。
【解決手段】 本発明の配線基板1は、コア基板CBに収容されたセラミック副コア3の導体パッド31において、その表面にCuメッキ層が形成され、且つ、Cuメッキ層の表面が高分子材料との密着性を向上させるためのCu表面化学処理が施された処理面とされ、処理面に配線積層部L1,L2の最下層の誘電体層B11,B21及びそれに貫通形成されたビア導体6が接触してなることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セラミックで構成されたセラミック副コアが収容されたコア基板を備える配線基板及びその製造方法に関する。
【背景技術】
【0002】
従来より、半導体集積回路素子(以下「ICチップ」という)が搭載される配線基板には、ICチップのスイッチングノイズの低減や動作電源電圧の安定化を図るために、コンデンサを配設することが行われている。コンデンサを配線基板に設ける場合、ICチップとコンデンサとの間の配線長が長くなるほど配線のインダクタンス成分が増加して、上記の効果を十分に得ることが難しくなることから、コンデンサはなるべくICチップの近傍に設けるほうが望ましい。そこで、特許文献1では、ICチップの直下領域となるコア基板内に、コンデンサが組込まれたセラミック副コアを収容した構造を有する配線基板が提案されている。
【0003】
【特許文献1】特開2005−39243号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところで、上記のようなコンデンサが組込まれたセラミック副コアは、コンデンサに接続された導体パッドを主面に有するが、配線積層部に形成された導体パターンやビア導体と材料が異なる等の理由から、導体パッドに対して配線積層部の形成に用いられるような粗化技術等が適用できず、セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られず、製造時や製品において不具合を生じるおそれがある。
【0005】
本発明は、上記問題を鑑みて為されたものであり、セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られる配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段及び発明の効果】
【0006】
上記課題を解決するため、本発明の配線基板は、
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板であって、
導体パッドの表面にはCuメッキ層が形成され、且つ、当該Cuメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされ、当該処理面に配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体が接触してなることを特徴とする。
【0007】
また、当該配線基板を製造するため、本発明の配線基板の製造方法は、
導体パッドの表面にCuメッキ層が形成されたセラミック副コアを副コア収容部内に収容する副コア収容工程と、
セラミック副コアが収容されたコア基板の主面上に誘電体層と導体層とを交互に積層して配線積層部を形成する配線積層工程と、
をこの順に含み、且つ、
副コア収容工程前、または、副コア収容工程と配線積層工程の間に、導体パッドの表面に形成されたCuメッキ層に対し、高分子材料との密着性を向上させるための表面化学処理を施す表面処理工程を含むことを特徴とする。
【0008】
上記本発明によると、導体パッドの表面にCuメッキ層が形成されることにより、配線積層部の最下層の誘電体層に貫通形成されたビア導体(通常、同じCuメッキにより形成される)との密着性が向上する。それに加えて、Cuメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされることにより、配線積層部の最下層の誘電体層との密着性が向上する。このようにして、導体パッドに誘電体層及びビア導体が良好に密着するため、製造時や製品において不具合を生じるおそれを解消することができる。なお、かかるCuメッキ層は、副コア収容工程前に、セラミック副コアが有する導体パッドの表面にCuメッキ層を形成することで得ることができる(パッドメッキ工程)。
【0009】
また、導体パッドは、Cuとは異なる金属を主成分とする金属材料(例えば、Ag,Pt,Au,Ni,Mo,Wのうち少なくともいずれかを主成分とする金属材料)で構成されていることが、上記効果を得るうえで有効である。導体パッドがこのような金属材料で構成されていると、表面化学処理を直接適用できず、上記効果を得ることができないためにCuメッキ層を設ける必要があるからである。一方、導体パッドは、Cuを主成分とし、且つ、Cuメッキ層よりもCu含有量の低い金属材料から構成されてなる場合も、上記効果を得るうえで有効である。すなわち、導体パッド(例えば、Cuメタライズからなるパッド)に対し、それよりもCu含有量の高いCuメッキ層を表面に形成することで、導体パッドに直接表面化学処理を施す場合よりも、表面化学処理により得られる誘電体層の密着効果を更に向上させることができるからである。
【0010】
表面化学処理には、第1の態様として、Cuメッキ層の表面を粗化面(処理面)とするCu粗化処理を適用できる。Cu粗化処理としては、公知のマイクロエッチング法や黒化処理等の方法を用いることができる。Cuメッキ層の表面が粗化面とされることで、アンカー効果により配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性が十分なものとなる。
【0011】
または、表面化学処理には、第2の態様として、Cuメッキ層の表面を接着層形成面(処理面)とするCuとSnを含む合金からなる接着層の形成処理を適用できる。これによれば、Cuメッキ層の表面を粗化させることなく、配線積層部の最下層の誘電体層との密着性を十分なものとすることができる。具体的には、接着層は、CuとSnに加えて第3の金属(Ag,Zn,Al,Ti,Bi,Cr,Fe,Co,Ni,Pd,Au,Ptから選ばれる少なくとも1種の金属)からなる合金を含むものとすることができる。
【0012】
セラミック副コアに組込まれたコンデンサの第1の態様としては、セラミック副コアが、直流的に互いに分離された第1電極導体薄膜と第2電極導体薄膜とが誘電体薄膜を挟んで交互に成膜された薄膜コンデンサを一方の主面に有している態様とすることができる。そして、薄膜コンデンサの表面に形成された導体パッドは、Ag,Pt,Auのいずれかを主成分とする成膜層で構成され、その表面にCuメッキ層が形成された構成とすることができる。このような薄膜コンデンサは、例えば、一般的な成膜技術による成膜と、フォトリソグラフィ技術によるパターニングとを繰り返すことで製造できるものであり、それに含まれる電極導体薄膜や表面の導体パッドは、例えばAg,Pt,Au等の金属を用いたスパッタリングや真空蒸着などの気相成膜法により形成することができる。しかしながら、導体パッドがAg,Pt,Auのいずれかを主成分とする成膜層で構成される場合、表面化学処理を直接適用できないため、表面にCuメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。
【0013】
また、上記のような薄膜コンデンサは、土台となるセラミックの基体の主面上に形成されるが、基体内部や主面(薄膜コンデンサを有していない側の主面)にビアやパッド等の導体層が形成される場合、基体をなすセラミックの材料(アルミナ,窒化珪素,窒化アルミニウム等)によっては、その焼成温度でも溶融・流出しない高融点金属のMoやWなどに導体層の材料が制限されることがある。しかしながら、セラミック副コアの薄膜コンデンサを有していない側の主面に形成された導体パッドがMoまたはWを主成分とするメタライズパッドである場合、表面化学処理を直接適用できないため、その表面にCuメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。また、導体パッドの表面にNiメッキ層及びCuメッキ層をこの順に形成することで、Cuメッキ層を導体パッドにより強固に形成できる。
【0014】
セラミック副コアに組込まれたコンデンサの第2の態様としては、セラミック副コアの全体が、直流的に互いに分離された第1電極導体層と第2電極導体層とが、それらと同時焼成されたセラミックからなる誘電体層を挟んで交互に積層された積層セラミックコンデンサとされた態様とすることができる。そして、積層セラミックコンデンサに接続された導体パッドは、NiまたはAgを主成分とするメタライズパッドで構成され、その表面にCuメッキ層が形成された構成とすることができる。セラミックコンデンサに接続された導体パッドがNiまたはAgを主成分とするメタライズパッドである場合、表面化学処理を直接適用できないため、その表面にCuメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。
【0015】
また、本発明の配線基板は、
主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部を有するコア本体と、
コア主面上に導体パッドが形成され、該副コア収容部の内部に収容されたセラミック副コアと、
を含むコア基板と、
該コア基板の主面上に形成され、ビア導体が貫通形成された誘電体層と、導体層とを交互に積層してなる配線積層部と
を備える配線基板であって、
導体パッドの表面にはオーバーコート層が形成され、且つ、当該オーバーコート層の表面が粗化面とされ、配線積層部のコア基板上に位置する誘電体層及びそれに貫通形成されたビア導体が当該粗化面接触してなることを特徴とする。
【0016】
上記本発明によると、導体パッドの表面を覆うオーバーコート層の表面が粗化面とされることで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性が向上する。このようにして、導体パッドに誘電体層及びビア導体が良好に密着するため、製造時や製品において不具合を生じるおそれを解消することができる。
【0017】
ここで、オーバーコート層は、金属材料により構成することができ、例えばメッキ法(電解メッキ,化学メッキ,物理蒸着,化学蒸着など)により形成されたメッキ層(特にはCuメッキ層)とすることができる。また、オーバーコート層がビア導体と同材料(例えばCuからなる層)で構成されることで、両者の間の密着がより強固なものとなる。
【0018】
また、オーバーコート層は、導体パッドの上面部分のみを粗化面とすることができる。これによれば、オーバーコート層は、粗化面とされた上面部分においては誘電体層およびビア導体との十分な密着を図りつつ、導体パッドの側面部分においてはボイド(空隙)等を有さない良好な誘電体層を得ることができる。すなわち、粗化面とされていない側面部分へ誘電体材料が回り込みやすくなることから、良好な誘電体層を得ることができる。このような上面のみの粗化面は、例えば機械的研磨によって得ることができる。
【発明を実施するための最良の形態】
【0019】
<配線基板の第1実施形態>
本発明の配線基板の第1実施形態を、図面を参照しながら説明する。図1は、配線基板1の断面構造を概略的に表す図である。なお、本実施形態において板状の部材は、図中で上側に表れている面を第1主面MP1とし、下側に表れている面を第2主面MP2とする。配線基板1は、コア基板CBのうち半田バンプ7の下部領域に、薄膜コンデンサ3Cが第1主面MP1側に形成されたセラミック副コア3を有しており、半導体集積回路素子(ICチップ)Cのスイッチングノイズの低減や動作電源電圧の安定化を図るうえで、ICチップCと薄膜コンデンサ3Cとの間の配線長の短縮化により、配線のインダクタンス成分の減少に寄与している。また、高分子材料からなるコア本体2よりも線膨張係数の小さいセラミックからなるセラミック副コア3が、コア基板CBのうち半田バンプ7の下部領域に設けられることにより、ICチップCとの線膨張係数差を縮減し、熱応力による断線等を生じ難くしている。以下、詳細な説明を行う。
【0020】
図2は、ICチップCと主基板(マザーボード等)GBとの間に配置された配線基板1を表す図である。ICチップCは、信号端子,電源端子,グランド端子を第2主面に有し(図示せず)、配線基板1の第1主面MP1に形成された半田バンプ7(Pb−Sn系,Sn−Ag系,Sn−Sb系,Sn−Zn系の半田等)にフリップチップ接続されている。また、ICチップCと配線基板1の第1主面MP1の間には、半田バンプ7の熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材(図示せず)が充填形成される。他方、主基板(マザーボード等)GBは、セラミック粒子や繊維をフィラーとして強化された高分子材料を主体に構成されており、配線基板1の第2主面MP2に形成された半田ボールBLを介して端子パッド56(図1参照)に接続されている。
【0021】
図3は、配線基板1の第1主面MP1を表す図である。半田バンプ7は、格子状(あるいは千鳥状でもよい)に配列しており、このうち、中央部には電源端子7aとグランド端子7bとが互い違いに配置され、また、これらを取り囲む形で信号端子7sが配置されている。これらは、ICチップCの端子に対応する。
【0022】
コア本体2は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で板状に構成される。そして、半田バンプ7の下部領域を含む位置には、主面MP1,MP2間を貫通する副コア収容部25(貫通孔)が形成され、その内部には板状のセラミック副コア3が収容され、コア基板CBを為している。
【0023】
セラミック副コア3は、薄膜コンデンサ3Cを第1主面MP1側に有している。薄膜コンデンサ3Cは、コンデンサを形成する複数の誘電体薄膜38と複数の電極導体薄膜36,37とが交互に積層されたものである。電極導体薄膜36,37には、電源端子7aに対応する電源側電極導体薄膜とグランド端子7bに対応するグランド側電極導体薄膜との互いに直流的に分離された2種類が存在し、誘電体薄膜38により隔てられた形で積層方向に交互に配列している。
【0024】
このような薄膜コンデンサ3Cは、周知の成膜技術による成膜と、周知のフォトリソグラフィ技術によるパターニングとを繰り返すことで製造できる。電極導体薄膜36,37は、例えばAg,Au,Pt等の金属(本実施形態ではPt)で構成でき、スパッタリングや真空蒸着などの気相成膜法にて形成される。他方、誘電体薄膜38は、酸化物あるいは窒化物などで構成され、高周波スパッタリング,反応性スパッタリング,化学気相堆積法(Chemical Vapor Deposition:CVD)などの気相成膜法により形成される。また、酸化物(ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム,チタン酸ストロンチウム,チタン酸鉛の1種又は2種以上)で構成される場合、いわゆるゾルゲル成膜法などの化学溶液成膜法(Chemical Solution Deposition:CSD)にて形成することもできる。
【0025】
具体的には、薄膜コンデンサ3Cは、例えば図10〜図12のような工程に従って製造することができる。まず、工程C1では、セラミック基体34の主面上に金属薄膜367を成膜する。そして、工程C2に進み、金属薄膜367のうち電源用またはグランド用に対応する貫通導体32の周囲をドーナツ状にエッチングし、貫通導体32と電極導体薄膜36とを分離する。これを上部から見た図を図12(A)に示す。続いて、工程C3に進み、電極導体薄膜36の全面を覆うように誘電体薄膜38を例えばゾルゲル法で成膜し、工程C4では、誘電体薄膜38のうち貫通導体32に対応する位置に開口を形成する。次に、工程C5で、工程C1と同様に金属薄膜367を形成し、工程C6で、工程C2の場合とは異なる貫通導体32の周囲をドーナツ状にエッチングし、貫通導体32と電極導体薄膜37とを分離する。これを上部から見た図を図12(B)に示す。以上の工程を繰り返すことで、複数の誘電体薄膜38と複数の電極導体薄膜36,37とが交互に積層した構造が得られる。
【0026】
また、薄膜コンデンサ3Cとともに形成されるセラミック副コア3の第1主面MP1の導体パッド31aは、電極導体薄膜36,37と同様に、例えばAg,Au,Pt等の金属(本実施形態ではPt)で構成され、スパッタリングや真空蒸着などの気相成膜法にて得られる(成膜層)。そして、導体パッド31aの表面には、後述するCuメッキ層31cが形成される。
【0027】
セラミック副コア3では、薄膜コンデンサ3Cはセラミック基体34上に形成されるが、このセラミック基体34は、セラミック材料の粉末を含有したセラミックグリーンシートに、パンチングあるいはレーザー穿孔等によりビアホールを形成し、金属粉末ペーストを充填したものを積層して焼成することにより得ることができる。セラミック基体34を構成するセラミック材料としては、アルミナ,窒化珪素,窒化アルミニウム等や、ホウケイ酸系ガラス,ホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを40重量部以上60重量部以下添加したガラスセラミック等を使用できる。また、セラミック副コア3の第2主面MP2の導体パッド31b及び貫通導体32は、金属粉末ペーストとしてセラミック材料と同時焼成することにより得られるMoまたはWを主成分とするメタライズにより構成されている。そして、導体パッド31bの表面には、後述するCuメッキ層31cが形成される。
【0028】
セラミック副コア3の両主面MP1,MP2の導体パッド31a,31bは、図8及び図9に示すように(図は第1主面MP1側を表すが、第2主面MP2側も同様である。)、その表面にCuメッキ層31cが形成されており、また、Cuメッキ層31cの表面は、高分子材料との密着性を向上させるためのCu表面化学処理が施された処理面CZ,FBとされている。この処理面CZ,FBには、配線積層部L1,L2の最下層の誘電体層B11,B21及びそれに貫通形成されたビア導体6が接触しており、誘電体層B11,B21が良好に密着している。また、表面がCuメッキ層31cで構成されることによって、同じくCuメッキで構成されるビア導体6との密着性も良好である。
【0029】
Cuメッキ層31cは、電解Cuメッキ(バレルメッキ)若しくは無電解Cuメッキにより、2μm以上4μm以下程度の厚さで形成されている。なお、図8に示す粗化面CZを得る場合は、Cu粗化処理(後述)によってCuメッキ層31cの表面が多少エッチングされるので、最初に5μm程度の厚さで形成することで、粗化後の厚さを2μm以上4μm以下程度に調整する。また、MoまたはWで構成される第2主面MP2側の導体パッド31bの表面には、Niメッキ層及びCuメッキ層をこの順に形成してもよい。導体パッド31bとCuメッキ層との間にNiメッキ層を介挿させることで、導体パッド31bに対するCuメッキ層の密着性が向上する。
【0030】
Cu表面化学処理による処理面の第1の態様としては、図8に示すように、Cuメッキ層31c表面のCu表面化学処理としてCu粗化処理が施された粗化面CZとすることができる。Cu粗化処理としては、公知のマイクロエッチング法や黒化処理等の方法を用いることができる。Cuメッキ層31cの表面が粗化面CZとされることで、アンカー効果により配線積層部L1,L2の最下層の誘電体層B11,B21との密着性が十分なものとなる。この効果を得るには、JIS−B−0601に規定の十点平均粗さ(Rz)において0.3μm以上20μm以下程度となるようにCu粗化処理が施されているとよい。また、0.5μm以上1.0μm以下がより好ましく、0.5μm以上5μm以下が更に好ましい。
【0031】
図8の変形例を図15に示す。これによると、導体パッド31a,31bの表面を覆うCuメッキ層(オーバーコート層)31cは、パッドの上面31tを覆う部分のみが粗化面CZとされており、パッドの側面31sを覆う部分にはCu粗化処理が施されていない。これにより、配線積層部L1,L2の最下層の誘電体層B11,B21をなす高分子材料が、導体パッド31a,31b同士の隙間に回り込みやすくなって、ボイド(空隙)等を有さない良好な誘電体層B11,B21を得ることができる。ここで、パッドの上面31tとは、セラミック副コア3の主面MP1,MP2に沿った面であり、パッドの側面31sとは、上面31tに隣接する面である。このように、Cuメッキ層31cのうちパッドの上面31tを覆う部分のみを粗化面CZとするには、例えば機械的研磨を用いることができる。
【0032】
Cu表面化学処理による処理面の第2の態様としては、図9に示すように、Cuメッキ層31c表面のCu表面化学処理としてCuとSnを含む合金からなる接着層FBの形成処理が施された接着層FB形成面とすることができる。かかる接着層FBの形成処理によれば、Cuメッキ層31cの表面を粗化させることなく、配線積層部L1,L2の最下層の誘電体層B11,B21との密着性が十分なものとすることができる。具体的には、接着層FBは、CuとSnに加えて第3の金属(Ag,Zn,Al,Ti,Bi,Cr,Fe,Co,Ni,Pd,Au,Ptから選ばれる少なくとも1種の金属)からなる合金を含む。また、例えば、Cuを1原子%以上50原子%以下程度、Snを20原子%以上98原子%以下程度、第3の金属を1原子%以上50原子%以下程度含むものである。また、接着層FBの厚さは、十分な密着効果を得るには、0.001μm以上1μm以下とするのがよい。
【0033】
図1に戻り、副コア収容部25内でセラミック副コア3とコア本体部2との隙間をなす空間には、高分子材料からなる充填樹脂4が充填形成されている。この充填樹脂4は、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなり、セラミック副コア3をコア本体部2に対して固定するとともに、セラミック副コア3とコア本体部2との面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。
【0034】
コア基板CBの両主面MP1,MP2上に設けられた配線積層部L1,L2は、誘電体層B11〜B14,B21〜B24と導体層M11〜M14,M21〜M24とが交互に積層された構造を有する。導体層M11〜M14,M21〜M24は、Cuメッキからなる配線51,53やパッド55,56などにより構成されている。導体層M11〜M14,M21〜M24間は、ビア導体6によって層間接続がなされており、これによって、パッド55からパッド56への導通経路(信号用,電源用,グランド用)が形成されている。また、パッド55,56は半田バンプ7や半田ボールBLを形成するためのものであり、その表面にはNi−Auメッキが施されている。
【0035】
誘電体層B11〜B14,B21〜B24は、エポキシ樹脂等の高分子材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち誘電体層B11〜B13,B21〜B23は、ビルドアップ樹脂絶縁層,ビア層と呼ばれ、導体層M11〜M14,M21〜M24間を絶縁するとともに、層間接続のためのビア導体6が貫通形成されている。他方、誘電体層B14,B24は、ソルダーレジスト層であり、パッド55,56を露出させるための開口が形成されている。
【0036】
また、コア基板CBのコア本体部2及び誘電体層B11,B21には、貫通孔が形成され、その内壁には配線積層部L1,L2間の導通を図るスルーホール導体21が形成されている。このスルーホール導体21は、信号端子7sに対応するものである。スルーホール導体21の内側には、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなる樹脂製穴埋め材23が充填形成されており、スルーホール導体21の端部にはCuメッキからなる蓋導体52が形成されている。なお、スルーホール導体21及び蓋導体52が形成された、コア基板を中心とする導体層M12からM22までの領域はコア領域CRと称される。
【0037】
<配線基板の第2実施形態>
本発明の配線基板の第2実施形態(配線基板1’)について説明する。以下、主に配線基板1と異なる箇所について述べ、重複する箇所については図中に同番号を付して説明を省略する。図13に示す配線基板1’は、セラミック副コア3’の全体が積層セラミックコンデンサとして構成されている。この積層セラミックコンデンサは、第1実施形態(配線基板1)における薄膜コンデンサ3Cと同様の積層構造を有しており、電源端子7aに対応する電源側電極導体層と、グランド端子7bに対応するグランド側電極導体層との互いに直流的に分離された2種類の電極導体層36’,37’が、セラミック層33により隔てられた形で積層方向に交互に配列している。
【0038】
このような積層セラミックコンデンサからなるセラミック副コア3’は、具体的には、電極導体層36’,37’と、それらと同時焼成されたセラミック層33(第1実施形態のセラミック基体34と同様のセラミック材料からなる。)とが交互に積層された積層セラミックコンデンサとされている。すなわち、セラミック副コア3’は、図14に示すように、セラミック層33となるセラミックグリーンシートに、パンチングあるいはレーザー穿孔等により貫通孔を形成し、NiまたはAgを主成分とする金属ペーストの印刷塗布により貫通導体32及び電極導体層36’,37’を形成したセラミック板単位3Pを積層した積層体を同時焼成することにより得ることができる。電極導体層36’同士あるいは37’同士は、ビアをなす貫通導体32により積層方向に連結されており、これらは金属ペーストの印刷パターニング時に互いに分離されて形成される。このようにして、セラミック副コア3の両主面MP1,MP2の導体パッド31は、金属粉末ペーストとしてセラミック材料と同時焼成することにより得られるNiまたはAgを主成分とするメタライズパッドとして構成される。そして、導体パッド31の表面には、上述の如きCuメッキ層31cが形成される。
【0039】
<配線基板の製造方法の実施形態>
次に、本発明の配線基板の製造方法の実施形態を、図面を参照しながら説明する。図4〜図7は、配線基板1の製造工程を表す図である。
【0040】
工程1では、コア本体部2の両主面MP1,MP2に導体パターン54(導体層M11,M21)を形成する。これは、両主面に銅箔を有する耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)または繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)に対し、マスク材を用いて銅箔をパターンエッチングすることにより得ることができる。
【0041】
工程2では、主面MP1,MP2間を貫通する貫通孔をドリル加工により形成して、副コア収容部25を設ける。また、副コア収容部25(貫通孔)の側壁に対しては、過マンガン酸カリウム等により粗化処理を施すことにより、後に充填される充填樹脂4との密着性を向上させることができる。更には、有機系化合物(カップリング剤)を塗布しても良い。
【0042】
工程3(閉塞工程)では、副コア収容部25(貫通孔)の第2主面MP2側の開口を、表面に粘着剤adを有するシート材Sで、粘着剤adが副コア収容部25の内側に露出するように塞ぐ。シート材Sとしては、粘着材adの粘着力が8.0N/25mm以上であるものが好ましい(180°引きはがし法(JIS Z 0237)により測定)。なお、単位[N/25mm]は、幅25mmのシート材を試料として測定された力を意味する。シート材Sの材質(基材)は、例えばポリエステルやポリイミド、PET等の樹脂シートを用いることができる。また、シート材Sの表面に付される粘着剤adは、例えばシリコン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などを用いることができる。
【0043】
工程4(副コア収容工程)では、副コア収容部25の第1主面MP1側の開口からセラミック副コア3を収容するとともに粘着剤adに固着させる。これは、公知のマウント装置を用いることにより、セラミック副コア3を精度良く収容することができる。ここで、セラミック副コア3の導体パッド31の表面には、Cuメッキ層31cが予め形成されている(パッドメッキ工程)。導体パッド31表面のメッキ構造は、上述したように、導体パッド31の表面にCuメッキ層31cを直接形成したものとすることができる(図8及び図9参照)。メッキ層31cの形成方法や厚さ等は、上記した通りである。
【0044】
工程5(充填硬化工程)では、コア本体2とセラミック副コア3の隙間に充填樹脂4を注入して硬化させる。充填樹脂4の注入は、公知のディスペンサーDSを周回させながら行う。充填樹脂4を注入した後は、充填樹脂4から真空脱泡により気泡を抜く。その後、充填樹脂4を加熱及び乾燥させて硬化(いわゆるキュア)させる。また、充填樹脂4の硬化後は、過マンガン酸カリウム等により粗化処理を施すことにより、後に形成される誘電体層B11,B21との密着性を向上させることができる。
【0045】
工程6(表面処理工程)では、導体パッド31の表面に形成されたCuメッキ層31cに対し、高分子材料との密着性を向上させるためのCu表面化学処理を施す。また、本処理により、コア本体部2の両主面MP1,MP2に形成されている導体パターン54の表面に対してもCu表面化学処理が施される。図5では、Cuメッキ層31cの表面を粗化面CZとするCu粗化処理(公知のマイクロエッチング法や黒化処理等)を施した図を示している。また、これに限らず、上述したCuとSnを含む合金からなる接着層FBの形成処理であっても良い。なお、本工程は、工程4(副コア収容工程)の前に予め行っておき、導体パッド31にCu表面化学処理が施されたセラミック副コア3を副コア収容部25に収容するようにしても良い。
【0046】
工程7以降は、本発明の配線積層工程に相当する。すなわち、セラミック副コア3が収容されたコア基板CBの主面MP1,MP2上に誘電体層B11〜14,B21〜24と導体層M12〜M14,M22〜M24とを交互に積層して配線積層部L1,L2を形成する。これには、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる誘電体層の形成、フォトリソグラフィ技術など)を用いることで実現できる。
【0047】
まず、工程7では、セラミック副コア3が収容されたコア基板CBの主面MP1,MP2上に誘電体層B11,B21をラミネート形成する。この際、セラミック副コア3の導体パッド31の表面には上記のCu表面化学処理が施されているので、密着性が良好である。次に、工程8では、レーザビアプロセスあるいはフォトビアプロセスなどの手法により、誘電体層B11,B21にビアホール6aを穿設する。これにより、ビアホール6aの底には、導体パッド31が露出する。また、ビアホール6aの形成後には、過マンガン酸カリウム等によりデスミア処理(樹脂残渣除去処理)が施されて、導体パッド31の表面が洗浄される。
【0048】
次に、工程9では、コア基板CB及びその主面MP1,MP2に形成された誘電体層B11,B21、導体層M11,M21を板厚方向に貫く形でドリル等により貫通孔THを穿設する。そして、工程10では、Cuメッキ(無電解Cuメッキ後に電解Cuメッキ)を全面に施すことにより、ビア孔6a内を充填してビア導体6を形成するとともに、貫通孔THの内面にスルーホール導体21を形成する。その後、スルーホール導体21の内側に樹脂製穴埋め材23を充填し、更にCuメッキを全面に施すことにより、蓋導体52を形成する。なお、ビア導体6が、導体パッド31表面のCuメッキ層31cと同じCuメッキにより形成されることで、半田リフロー時などに発生し易い熱応力を緩和でき、断線が生じる可能性を低くすることができる。
【0049】
次に、工程12では、誘電体層B11,B21を覆うCuメッキをパターンエッチングすることにより、配線51等をパターン形成する。以上により、コア領域CRが得られる。そして、同様に、誘電体層B12〜B14、B22〜B24と導体層M13,14、M23,M24とが交互にし、誘電体層B14,B24にはレーザビアプロセスあるいはフォトビアプロセスなどの手法により開口を形成し、パッド55,56を露出させる。また、パッド55,56の表面にNi−Auメッキが施され、パッド55には半田バンプ7が形成される。その後、電気的検査,外観検査等の所定の検査を経て、図1に示す配線基板1が完成する。
【0050】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されず、これらに具現された発明と同一性を失わない範囲内において適宜変更し得る。
【図面の簡単な説明】
【0051】
【図1】本発明の配線基板の断面構造を概略的に表す図
【図2】半導体集積回路素子(ICチップ)と主基板(マザーボード等)との間に配置された配線基板を表す図
【図3】配線基板の第1主面を表す図
【図4】本発明の配線基板の製造工程を表す図
【図5】図4に続く図
【図6】図5に続く図
【図7】図6に続く図
【図8】セラミック副コアの導体パッド表面におけるメッキ構造の第1例
【図9】セラミック副コアの導体パッド表面におけるメッキ構造の第2例
【図10】薄膜コンデンサ部の製造工程を表す図
【図11】図10に続く図
【図12】製造工程における薄膜コンデンサ部を上面から見た図
【図13】配線基板の第2実施形態の断面構造を概略的に表す図
【図14】積層セラミックコンデンサの製造工程を表す図
【図15】セラミック副コアの導体パッド表面におけるメッキ構造の変形例
【符号の説明】
【0052】
1 配線基板
2 コア本体
25 副コア収容部
3 セラミック副コア
4 充填樹脂
6 ビア導体
7 半田バンプ
CB コア基板
L1,L2 配線積層部
【技術分野】
【0001】
本発明は、セラミックで構成されたセラミック副コアが収容されたコア基板を備える配線基板及びその製造方法に関する。
【背景技術】
【0002】
従来より、半導体集積回路素子(以下「ICチップ」という)が搭載される配線基板には、ICチップのスイッチングノイズの低減や動作電源電圧の安定化を図るために、コンデンサを配設することが行われている。コンデンサを配線基板に設ける場合、ICチップとコンデンサとの間の配線長が長くなるほど配線のインダクタンス成分が増加して、上記の効果を十分に得ることが難しくなることから、コンデンサはなるべくICチップの近傍に設けるほうが望ましい。そこで、特許文献1では、ICチップの直下領域となるコア基板内に、コンデンサが組込まれたセラミック副コアを収容した構造を有する配線基板が提案されている。
【0003】
【特許文献1】特開2005−39243号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところで、上記のようなコンデンサが組込まれたセラミック副コアは、コンデンサに接続された導体パッドを主面に有するが、配線積層部に形成された導体パターンやビア導体と材料が異なる等の理由から、導体パッドに対して配線積層部の形成に用いられるような粗化技術等が適用できず、セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られず、製造時や製品において不具合を生じるおそれがある。
【0005】
本発明は、上記問題を鑑みて為されたものであり、セラミック副コアを収容したコア基板上に配線積層部を形成する際に、配線積層部となる誘電体層及びそれに貫通形成されるビア導体とセラミック副コアの導体パッドとの密着性が十分に得られる配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段及び発明の効果】
【0006】
上記課題を解決するため、本発明の配線基板は、
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板であって、
導体パッドの表面にはCuメッキ層が形成され、且つ、当該Cuメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされ、当該処理面に配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体が接触してなることを特徴とする。
【0007】
また、当該配線基板を製造するため、本発明の配線基板の製造方法は、
導体パッドの表面にCuメッキ層が形成されたセラミック副コアを副コア収容部内に収容する副コア収容工程と、
セラミック副コアが収容されたコア基板の主面上に誘電体層と導体層とを交互に積層して配線積層部を形成する配線積層工程と、
をこの順に含み、且つ、
副コア収容工程前、または、副コア収容工程と配線積層工程の間に、導体パッドの表面に形成されたCuメッキ層に対し、高分子材料との密着性を向上させるための表面化学処理を施す表面処理工程を含むことを特徴とする。
【0008】
上記本発明によると、導体パッドの表面にCuメッキ層が形成されることにより、配線積層部の最下層の誘電体層に貫通形成されたビア導体(通常、同じCuメッキにより形成される)との密着性が向上する。それに加えて、Cuメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされることにより、配線積層部の最下層の誘電体層との密着性が向上する。このようにして、導体パッドに誘電体層及びビア導体が良好に密着するため、製造時や製品において不具合を生じるおそれを解消することができる。なお、かかるCuメッキ層は、副コア収容工程前に、セラミック副コアが有する導体パッドの表面にCuメッキ層を形成することで得ることができる(パッドメッキ工程)。
【0009】
また、導体パッドは、Cuとは異なる金属を主成分とする金属材料(例えば、Ag,Pt,Au,Ni,Mo,Wのうち少なくともいずれかを主成分とする金属材料)で構成されていることが、上記効果を得るうえで有効である。導体パッドがこのような金属材料で構成されていると、表面化学処理を直接適用できず、上記効果を得ることができないためにCuメッキ層を設ける必要があるからである。一方、導体パッドは、Cuを主成分とし、且つ、Cuメッキ層よりもCu含有量の低い金属材料から構成されてなる場合も、上記効果を得るうえで有効である。すなわち、導体パッド(例えば、Cuメタライズからなるパッド)に対し、それよりもCu含有量の高いCuメッキ層を表面に形成することで、導体パッドに直接表面化学処理を施す場合よりも、表面化学処理により得られる誘電体層の密着効果を更に向上させることができるからである。
【0010】
表面化学処理には、第1の態様として、Cuメッキ層の表面を粗化面(処理面)とするCu粗化処理を適用できる。Cu粗化処理としては、公知のマイクロエッチング法や黒化処理等の方法を用いることができる。Cuメッキ層の表面が粗化面とされることで、アンカー効果により配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性が十分なものとなる。
【0011】
または、表面化学処理には、第2の態様として、Cuメッキ層の表面を接着層形成面(処理面)とするCuとSnを含む合金からなる接着層の形成処理を適用できる。これによれば、Cuメッキ層の表面を粗化させることなく、配線積層部の最下層の誘電体層との密着性を十分なものとすることができる。具体的には、接着層は、CuとSnに加えて第3の金属(Ag,Zn,Al,Ti,Bi,Cr,Fe,Co,Ni,Pd,Au,Ptから選ばれる少なくとも1種の金属)からなる合金を含むものとすることができる。
【0012】
セラミック副コアに組込まれたコンデンサの第1の態様としては、セラミック副コアが、直流的に互いに分離された第1電極導体薄膜と第2電極導体薄膜とが誘電体薄膜を挟んで交互に成膜された薄膜コンデンサを一方の主面に有している態様とすることができる。そして、薄膜コンデンサの表面に形成された導体パッドは、Ag,Pt,Auのいずれかを主成分とする成膜層で構成され、その表面にCuメッキ層が形成された構成とすることができる。このような薄膜コンデンサは、例えば、一般的な成膜技術による成膜と、フォトリソグラフィ技術によるパターニングとを繰り返すことで製造できるものであり、それに含まれる電極導体薄膜や表面の導体パッドは、例えばAg,Pt,Au等の金属を用いたスパッタリングや真空蒸着などの気相成膜法により形成することができる。しかしながら、導体パッドがAg,Pt,Auのいずれかを主成分とする成膜層で構成される場合、表面化学処理を直接適用できないため、表面にCuメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。
【0013】
また、上記のような薄膜コンデンサは、土台となるセラミックの基体の主面上に形成されるが、基体内部や主面(薄膜コンデンサを有していない側の主面)にビアやパッド等の導体層が形成される場合、基体をなすセラミックの材料(アルミナ,窒化珪素,窒化アルミニウム等)によっては、その焼成温度でも溶融・流出しない高融点金属のMoやWなどに導体層の材料が制限されることがある。しかしながら、セラミック副コアの薄膜コンデンサを有していない側の主面に形成された導体パッドがMoまたはWを主成分とするメタライズパッドである場合、表面化学処理を直接適用できないため、その表面にCuメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。また、導体パッドの表面にNiメッキ層及びCuメッキ層をこの順に形成することで、Cuメッキ層を導体パッドにより強固に形成できる。
【0014】
セラミック副コアに組込まれたコンデンサの第2の態様としては、セラミック副コアの全体が、直流的に互いに分離された第1電極導体層と第2電極導体層とが、それらと同時焼成されたセラミックからなる誘電体層を挟んで交互に積層された積層セラミックコンデンサとされた態様とすることができる。そして、積層セラミックコンデンサに接続された導体パッドは、NiまたはAgを主成分とするメタライズパッドで構成され、その表面にCuメッキ層が形成された構成とすることができる。セラミックコンデンサに接続された導体パッドがNiまたはAgを主成分とするメタライズパッドである場合、表面化学処理を直接適用できないため、その表面にCuメッキ層を形成することで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性を向上させることが可能となる。
【0015】
また、本発明の配線基板は、
主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部を有するコア本体と、
コア主面上に導体パッドが形成され、該副コア収容部の内部に収容されたセラミック副コアと、
を含むコア基板と、
該コア基板の主面上に形成され、ビア導体が貫通形成された誘電体層と、導体層とを交互に積層してなる配線積層部と
を備える配線基板であって、
導体パッドの表面にはオーバーコート層が形成され、且つ、当該オーバーコート層の表面が粗化面とされ、配線積層部のコア基板上に位置する誘電体層及びそれに貫通形成されたビア導体が当該粗化面接触してなることを特徴とする。
【0016】
上記本発明によると、導体パッドの表面を覆うオーバーコート層の表面が粗化面とされることで、配線積層部の最下層の誘電体層及びそれに貫通形成されたビア導体との密着性が向上する。このようにして、導体パッドに誘電体層及びビア導体が良好に密着するため、製造時や製品において不具合を生じるおそれを解消することができる。
【0017】
ここで、オーバーコート層は、金属材料により構成することができ、例えばメッキ法(電解メッキ,化学メッキ,物理蒸着,化学蒸着など)により形成されたメッキ層(特にはCuメッキ層)とすることができる。また、オーバーコート層がビア導体と同材料(例えばCuからなる層)で構成されることで、両者の間の密着がより強固なものとなる。
【0018】
また、オーバーコート層は、導体パッドの上面部分のみを粗化面とすることができる。これによれば、オーバーコート層は、粗化面とされた上面部分においては誘電体層およびビア導体との十分な密着を図りつつ、導体パッドの側面部分においてはボイド(空隙)等を有さない良好な誘電体層を得ることができる。すなわち、粗化面とされていない側面部分へ誘電体材料が回り込みやすくなることから、良好な誘電体層を得ることができる。このような上面のみの粗化面は、例えば機械的研磨によって得ることができる。
【発明を実施するための最良の形態】
【0019】
<配線基板の第1実施形態>
本発明の配線基板の第1実施形態を、図面を参照しながら説明する。図1は、配線基板1の断面構造を概略的に表す図である。なお、本実施形態において板状の部材は、図中で上側に表れている面を第1主面MP1とし、下側に表れている面を第2主面MP2とする。配線基板1は、コア基板CBのうち半田バンプ7の下部領域に、薄膜コンデンサ3Cが第1主面MP1側に形成されたセラミック副コア3を有しており、半導体集積回路素子(ICチップ)Cのスイッチングノイズの低減や動作電源電圧の安定化を図るうえで、ICチップCと薄膜コンデンサ3Cとの間の配線長の短縮化により、配線のインダクタンス成分の減少に寄与している。また、高分子材料からなるコア本体2よりも線膨張係数の小さいセラミックからなるセラミック副コア3が、コア基板CBのうち半田バンプ7の下部領域に設けられることにより、ICチップCとの線膨張係数差を縮減し、熱応力による断線等を生じ難くしている。以下、詳細な説明を行う。
【0020】
図2は、ICチップCと主基板(マザーボード等)GBとの間に配置された配線基板1を表す図である。ICチップCは、信号端子,電源端子,グランド端子を第2主面に有し(図示せず)、配線基板1の第1主面MP1に形成された半田バンプ7(Pb−Sn系,Sn−Ag系,Sn−Sb系,Sn−Zn系の半田等)にフリップチップ接続されている。また、ICチップCと配線基板1の第1主面MP1の間には、半田バンプ7の熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材(図示せず)が充填形成される。他方、主基板(マザーボード等)GBは、セラミック粒子や繊維をフィラーとして強化された高分子材料を主体に構成されており、配線基板1の第2主面MP2に形成された半田ボールBLを介して端子パッド56(図1参照)に接続されている。
【0021】
図3は、配線基板1の第1主面MP1を表す図である。半田バンプ7は、格子状(あるいは千鳥状でもよい)に配列しており、このうち、中央部には電源端子7aとグランド端子7bとが互い違いに配置され、また、これらを取り囲む形で信号端子7sが配置されている。これらは、ICチップCの端子に対応する。
【0022】
コア本体2は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で板状に構成される。そして、半田バンプ7の下部領域を含む位置には、主面MP1,MP2間を貫通する副コア収容部25(貫通孔)が形成され、その内部には板状のセラミック副コア3が収容され、コア基板CBを為している。
【0023】
セラミック副コア3は、薄膜コンデンサ3Cを第1主面MP1側に有している。薄膜コンデンサ3Cは、コンデンサを形成する複数の誘電体薄膜38と複数の電極導体薄膜36,37とが交互に積層されたものである。電極導体薄膜36,37には、電源端子7aに対応する電源側電極導体薄膜とグランド端子7bに対応するグランド側電極導体薄膜との互いに直流的に分離された2種類が存在し、誘電体薄膜38により隔てられた形で積層方向に交互に配列している。
【0024】
このような薄膜コンデンサ3Cは、周知の成膜技術による成膜と、周知のフォトリソグラフィ技術によるパターニングとを繰り返すことで製造できる。電極導体薄膜36,37は、例えばAg,Au,Pt等の金属(本実施形態ではPt)で構成でき、スパッタリングや真空蒸着などの気相成膜法にて形成される。他方、誘電体薄膜38は、酸化物あるいは窒化物などで構成され、高周波スパッタリング,反応性スパッタリング,化学気相堆積法(Chemical Vapor Deposition:CVD)などの気相成膜法により形成される。また、酸化物(ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム,チタン酸ストロンチウム,チタン酸鉛の1種又は2種以上)で構成される場合、いわゆるゾルゲル成膜法などの化学溶液成膜法(Chemical Solution Deposition:CSD)にて形成することもできる。
【0025】
具体的には、薄膜コンデンサ3Cは、例えば図10〜図12のような工程に従って製造することができる。まず、工程C1では、セラミック基体34の主面上に金属薄膜367を成膜する。そして、工程C2に進み、金属薄膜367のうち電源用またはグランド用に対応する貫通導体32の周囲をドーナツ状にエッチングし、貫通導体32と電極導体薄膜36とを分離する。これを上部から見た図を図12(A)に示す。続いて、工程C3に進み、電極導体薄膜36の全面を覆うように誘電体薄膜38を例えばゾルゲル法で成膜し、工程C4では、誘電体薄膜38のうち貫通導体32に対応する位置に開口を形成する。次に、工程C5で、工程C1と同様に金属薄膜367を形成し、工程C6で、工程C2の場合とは異なる貫通導体32の周囲をドーナツ状にエッチングし、貫通導体32と電極導体薄膜37とを分離する。これを上部から見た図を図12(B)に示す。以上の工程を繰り返すことで、複数の誘電体薄膜38と複数の電極導体薄膜36,37とが交互に積層した構造が得られる。
【0026】
また、薄膜コンデンサ3Cとともに形成されるセラミック副コア3の第1主面MP1の導体パッド31aは、電極導体薄膜36,37と同様に、例えばAg,Au,Pt等の金属(本実施形態ではPt)で構成され、スパッタリングや真空蒸着などの気相成膜法にて得られる(成膜層)。そして、導体パッド31aの表面には、後述するCuメッキ層31cが形成される。
【0027】
セラミック副コア3では、薄膜コンデンサ3Cはセラミック基体34上に形成されるが、このセラミック基体34は、セラミック材料の粉末を含有したセラミックグリーンシートに、パンチングあるいはレーザー穿孔等によりビアホールを形成し、金属粉末ペーストを充填したものを積層して焼成することにより得ることができる。セラミック基体34を構成するセラミック材料としては、アルミナ,窒化珪素,窒化アルミニウム等や、ホウケイ酸系ガラス,ホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを40重量部以上60重量部以下添加したガラスセラミック等を使用できる。また、セラミック副コア3の第2主面MP2の導体パッド31b及び貫通導体32は、金属粉末ペーストとしてセラミック材料と同時焼成することにより得られるMoまたはWを主成分とするメタライズにより構成されている。そして、導体パッド31bの表面には、後述するCuメッキ層31cが形成される。
【0028】
セラミック副コア3の両主面MP1,MP2の導体パッド31a,31bは、図8及び図9に示すように(図は第1主面MP1側を表すが、第2主面MP2側も同様である。)、その表面にCuメッキ層31cが形成されており、また、Cuメッキ層31cの表面は、高分子材料との密着性を向上させるためのCu表面化学処理が施された処理面CZ,FBとされている。この処理面CZ,FBには、配線積層部L1,L2の最下層の誘電体層B11,B21及びそれに貫通形成されたビア導体6が接触しており、誘電体層B11,B21が良好に密着している。また、表面がCuメッキ層31cで構成されることによって、同じくCuメッキで構成されるビア導体6との密着性も良好である。
【0029】
Cuメッキ層31cは、電解Cuメッキ(バレルメッキ)若しくは無電解Cuメッキにより、2μm以上4μm以下程度の厚さで形成されている。なお、図8に示す粗化面CZを得る場合は、Cu粗化処理(後述)によってCuメッキ層31cの表面が多少エッチングされるので、最初に5μm程度の厚さで形成することで、粗化後の厚さを2μm以上4μm以下程度に調整する。また、MoまたはWで構成される第2主面MP2側の導体パッド31bの表面には、Niメッキ層及びCuメッキ層をこの順に形成してもよい。導体パッド31bとCuメッキ層との間にNiメッキ層を介挿させることで、導体パッド31bに対するCuメッキ層の密着性が向上する。
【0030】
Cu表面化学処理による処理面の第1の態様としては、図8に示すように、Cuメッキ層31c表面のCu表面化学処理としてCu粗化処理が施された粗化面CZとすることができる。Cu粗化処理としては、公知のマイクロエッチング法や黒化処理等の方法を用いることができる。Cuメッキ層31cの表面が粗化面CZとされることで、アンカー効果により配線積層部L1,L2の最下層の誘電体層B11,B21との密着性が十分なものとなる。この効果を得るには、JIS−B−0601に規定の十点平均粗さ(Rz)において0.3μm以上20μm以下程度となるようにCu粗化処理が施されているとよい。また、0.5μm以上1.0μm以下がより好ましく、0.5μm以上5μm以下が更に好ましい。
【0031】
図8の変形例を図15に示す。これによると、導体パッド31a,31bの表面を覆うCuメッキ層(オーバーコート層)31cは、パッドの上面31tを覆う部分のみが粗化面CZとされており、パッドの側面31sを覆う部分にはCu粗化処理が施されていない。これにより、配線積層部L1,L2の最下層の誘電体層B11,B21をなす高分子材料が、導体パッド31a,31b同士の隙間に回り込みやすくなって、ボイド(空隙)等を有さない良好な誘電体層B11,B21を得ることができる。ここで、パッドの上面31tとは、セラミック副コア3の主面MP1,MP2に沿った面であり、パッドの側面31sとは、上面31tに隣接する面である。このように、Cuメッキ層31cのうちパッドの上面31tを覆う部分のみを粗化面CZとするには、例えば機械的研磨を用いることができる。
【0032】
Cu表面化学処理による処理面の第2の態様としては、図9に示すように、Cuメッキ層31c表面のCu表面化学処理としてCuとSnを含む合金からなる接着層FBの形成処理が施された接着層FB形成面とすることができる。かかる接着層FBの形成処理によれば、Cuメッキ層31cの表面を粗化させることなく、配線積層部L1,L2の最下層の誘電体層B11,B21との密着性が十分なものとすることができる。具体的には、接着層FBは、CuとSnに加えて第3の金属(Ag,Zn,Al,Ti,Bi,Cr,Fe,Co,Ni,Pd,Au,Ptから選ばれる少なくとも1種の金属)からなる合金を含む。また、例えば、Cuを1原子%以上50原子%以下程度、Snを20原子%以上98原子%以下程度、第3の金属を1原子%以上50原子%以下程度含むものである。また、接着層FBの厚さは、十分な密着効果を得るには、0.001μm以上1μm以下とするのがよい。
【0033】
図1に戻り、副コア収容部25内でセラミック副コア3とコア本体部2との隙間をなす空間には、高分子材料からなる充填樹脂4が充填形成されている。この充填樹脂4は、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなり、セラミック副コア3をコア本体部2に対して固定するとともに、セラミック副コア3とコア本体部2との面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。
【0034】
コア基板CBの両主面MP1,MP2上に設けられた配線積層部L1,L2は、誘電体層B11〜B14,B21〜B24と導体層M11〜M14,M21〜M24とが交互に積層された構造を有する。導体層M11〜M14,M21〜M24は、Cuメッキからなる配線51,53やパッド55,56などにより構成されている。導体層M11〜M14,M21〜M24間は、ビア導体6によって層間接続がなされており、これによって、パッド55からパッド56への導通経路(信号用,電源用,グランド用)が形成されている。また、パッド55,56は半田バンプ7や半田ボールBLを形成するためのものであり、その表面にはNi−Auメッキが施されている。
【0035】
誘電体層B11〜B14,B21〜B24は、エポキシ樹脂等の高分子材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち誘電体層B11〜B13,B21〜B23は、ビルドアップ樹脂絶縁層,ビア層と呼ばれ、導体層M11〜M14,M21〜M24間を絶縁するとともに、層間接続のためのビア導体6が貫通形成されている。他方、誘電体層B14,B24は、ソルダーレジスト層であり、パッド55,56を露出させるための開口が形成されている。
【0036】
また、コア基板CBのコア本体部2及び誘電体層B11,B21には、貫通孔が形成され、その内壁には配線積層部L1,L2間の導通を図るスルーホール導体21が形成されている。このスルーホール導体21は、信号端子7sに対応するものである。スルーホール導体21の内側には、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなる樹脂製穴埋め材23が充填形成されており、スルーホール導体21の端部にはCuメッキからなる蓋導体52が形成されている。なお、スルーホール導体21及び蓋導体52が形成された、コア基板を中心とする導体層M12からM22までの領域はコア領域CRと称される。
【0037】
<配線基板の第2実施形態>
本発明の配線基板の第2実施形態(配線基板1’)について説明する。以下、主に配線基板1と異なる箇所について述べ、重複する箇所については図中に同番号を付して説明を省略する。図13に示す配線基板1’は、セラミック副コア3’の全体が積層セラミックコンデンサとして構成されている。この積層セラミックコンデンサは、第1実施形態(配線基板1)における薄膜コンデンサ3Cと同様の積層構造を有しており、電源端子7aに対応する電源側電極導体層と、グランド端子7bに対応するグランド側電極導体層との互いに直流的に分離された2種類の電極導体層36’,37’が、セラミック層33により隔てられた形で積層方向に交互に配列している。
【0038】
このような積層セラミックコンデンサからなるセラミック副コア3’は、具体的には、電極導体層36’,37’と、それらと同時焼成されたセラミック層33(第1実施形態のセラミック基体34と同様のセラミック材料からなる。)とが交互に積層された積層セラミックコンデンサとされている。すなわち、セラミック副コア3’は、図14に示すように、セラミック層33となるセラミックグリーンシートに、パンチングあるいはレーザー穿孔等により貫通孔を形成し、NiまたはAgを主成分とする金属ペーストの印刷塗布により貫通導体32及び電極導体層36’,37’を形成したセラミック板単位3Pを積層した積層体を同時焼成することにより得ることができる。電極導体層36’同士あるいは37’同士は、ビアをなす貫通導体32により積層方向に連結されており、これらは金属ペーストの印刷パターニング時に互いに分離されて形成される。このようにして、セラミック副コア3の両主面MP1,MP2の導体パッド31は、金属粉末ペーストとしてセラミック材料と同時焼成することにより得られるNiまたはAgを主成分とするメタライズパッドとして構成される。そして、導体パッド31の表面には、上述の如きCuメッキ層31cが形成される。
【0039】
<配線基板の製造方法の実施形態>
次に、本発明の配線基板の製造方法の実施形態を、図面を参照しながら説明する。図4〜図7は、配線基板1の製造工程を表す図である。
【0040】
工程1では、コア本体部2の両主面MP1,MP2に導体パターン54(導体層M11,M21)を形成する。これは、両主面に銅箔を有する耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)または繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)に対し、マスク材を用いて銅箔をパターンエッチングすることにより得ることができる。
【0041】
工程2では、主面MP1,MP2間を貫通する貫通孔をドリル加工により形成して、副コア収容部25を設ける。また、副コア収容部25(貫通孔)の側壁に対しては、過マンガン酸カリウム等により粗化処理を施すことにより、後に充填される充填樹脂4との密着性を向上させることができる。更には、有機系化合物(カップリング剤)を塗布しても良い。
【0042】
工程3(閉塞工程)では、副コア収容部25(貫通孔)の第2主面MP2側の開口を、表面に粘着剤adを有するシート材Sで、粘着剤adが副コア収容部25の内側に露出するように塞ぐ。シート材Sとしては、粘着材adの粘着力が8.0N/25mm以上であるものが好ましい(180°引きはがし法(JIS Z 0237)により測定)。なお、単位[N/25mm]は、幅25mmのシート材を試料として測定された力を意味する。シート材Sの材質(基材)は、例えばポリエステルやポリイミド、PET等の樹脂シートを用いることができる。また、シート材Sの表面に付される粘着剤adは、例えばシリコン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などを用いることができる。
【0043】
工程4(副コア収容工程)では、副コア収容部25の第1主面MP1側の開口からセラミック副コア3を収容するとともに粘着剤adに固着させる。これは、公知のマウント装置を用いることにより、セラミック副コア3を精度良く収容することができる。ここで、セラミック副コア3の導体パッド31の表面には、Cuメッキ層31cが予め形成されている(パッドメッキ工程)。導体パッド31表面のメッキ構造は、上述したように、導体パッド31の表面にCuメッキ層31cを直接形成したものとすることができる(図8及び図9参照)。メッキ層31cの形成方法や厚さ等は、上記した通りである。
【0044】
工程5(充填硬化工程)では、コア本体2とセラミック副コア3の隙間に充填樹脂4を注入して硬化させる。充填樹脂4の注入は、公知のディスペンサーDSを周回させながら行う。充填樹脂4を注入した後は、充填樹脂4から真空脱泡により気泡を抜く。その後、充填樹脂4を加熱及び乾燥させて硬化(いわゆるキュア)させる。また、充填樹脂4の硬化後は、過マンガン酸カリウム等により粗化処理を施すことにより、後に形成される誘電体層B11,B21との密着性を向上させることができる。
【0045】
工程6(表面処理工程)では、導体パッド31の表面に形成されたCuメッキ層31cに対し、高分子材料との密着性を向上させるためのCu表面化学処理を施す。また、本処理により、コア本体部2の両主面MP1,MP2に形成されている導体パターン54の表面に対してもCu表面化学処理が施される。図5では、Cuメッキ層31cの表面を粗化面CZとするCu粗化処理(公知のマイクロエッチング法や黒化処理等)を施した図を示している。また、これに限らず、上述したCuとSnを含む合金からなる接着層FBの形成処理であっても良い。なお、本工程は、工程4(副コア収容工程)の前に予め行っておき、導体パッド31にCu表面化学処理が施されたセラミック副コア3を副コア収容部25に収容するようにしても良い。
【0046】
工程7以降は、本発明の配線積層工程に相当する。すなわち、セラミック副コア3が収容されたコア基板CBの主面MP1,MP2上に誘電体層B11〜14,B21〜24と導体層M12〜M14,M22〜M24とを交互に積層して配線積層部L1,L2を形成する。これには、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる誘電体層の形成、フォトリソグラフィ技術など)を用いることで実現できる。
【0047】
まず、工程7では、セラミック副コア3が収容されたコア基板CBの主面MP1,MP2上に誘電体層B11,B21をラミネート形成する。この際、セラミック副コア3の導体パッド31の表面には上記のCu表面化学処理が施されているので、密着性が良好である。次に、工程8では、レーザビアプロセスあるいはフォトビアプロセスなどの手法により、誘電体層B11,B21にビアホール6aを穿設する。これにより、ビアホール6aの底には、導体パッド31が露出する。また、ビアホール6aの形成後には、過マンガン酸カリウム等によりデスミア処理(樹脂残渣除去処理)が施されて、導体パッド31の表面が洗浄される。
【0048】
次に、工程9では、コア基板CB及びその主面MP1,MP2に形成された誘電体層B11,B21、導体層M11,M21を板厚方向に貫く形でドリル等により貫通孔THを穿設する。そして、工程10では、Cuメッキ(無電解Cuメッキ後に電解Cuメッキ)を全面に施すことにより、ビア孔6a内を充填してビア導体6を形成するとともに、貫通孔THの内面にスルーホール導体21を形成する。その後、スルーホール導体21の内側に樹脂製穴埋め材23を充填し、更にCuメッキを全面に施すことにより、蓋導体52を形成する。なお、ビア導体6が、導体パッド31表面のCuメッキ層31cと同じCuメッキにより形成されることで、半田リフロー時などに発生し易い熱応力を緩和でき、断線が生じる可能性を低くすることができる。
【0049】
次に、工程12では、誘電体層B11,B21を覆うCuメッキをパターンエッチングすることにより、配線51等をパターン形成する。以上により、コア領域CRが得られる。そして、同様に、誘電体層B12〜B14、B22〜B24と導体層M13,14、M23,M24とが交互にし、誘電体層B14,B24にはレーザビアプロセスあるいはフォトビアプロセスなどの手法により開口を形成し、パッド55,56を露出させる。また、パッド55,56の表面にNi−Auメッキが施され、パッド55には半田バンプ7が形成される。その後、電気的検査,外観検査等の所定の検査を経て、図1に示す配線基板1が完成する。
【0050】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されず、これらに具現された発明と同一性を失わない範囲内において適宜変更し得る。
【図面の簡単な説明】
【0051】
【図1】本発明の配線基板の断面構造を概略的に表す図
【図2】半導体集積回路素子(ICチップ)と主基板(マザーボード等)との間に配置された配線基板を表す図
【図3】配線基板の第1主面を表す図
【図4】本発明の配線基板の製造工程を表す図
【図5】図4に続く図
【図6】図5に続く図
【図7】図6に続く図
【図8】セラミック副コアの導体パッド表面におけるメッキ構造の第1例
【図9】セラミック副コアの導体パッド表面におけるメッキ構造の第2例
【図10】薄膜コンデンサ部の製造工程を表す図
【図11】図10に続く図
【図12】製造工程における薄膜コンデンサ部を上面から見た図
【図13】配線基板の第2実施形態の断面構造を概略的に表す図
【図14】積層セラミックコンデンサの製造工程を表す図
【図15】セラミック副コアの導体パッド表面におけるメッキ構造の変形例
【符号の説明】
【0052】
1 配線基板
2 コア本体
25 副コア収容部
3 セラミック副コア
4 充填樹脂
6 ビア導体
7 半田バンプ
CB コア基板
L1,L2 配線積層部
【特許請求の範囲】
【請求項1】
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、前記セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板であって、
前記導体パッドの表面にはCuメッキ層が形成され、且つ、当該Cuメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされ、当該処理面に前記配線積層部の最下層の前記誘電体層及びそれに貫通形成されたビア導体が接触してなることを特徴とする配線基板。
【請求項2】
前記処理面が、前記表面化学処理としてCu粗化処理が施された粗化面である請求項1に記載の配線基板。
【請求項3】
前記処理面が、前記表面化学処理としてCuとSnを含む合金からなる接着層の形成処理が施された接着層形成面である請求項1に記載の配線基板。
【請求項4】
主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部を有するコア本体と、
コア主面上に導体パッドが形成され、該副コア収容部の内部に収容されたセラミック副コアと、
を含むコア基板と、
該コア基板の主面上に形成され、ビア導体が貫通形成された誘電体層と、導体層とを交互に積層してなる配線積層部と
を備える配線基板であって、
前記導体パッドの表面にはオーバーコート層が形成され、且つ、当該オーバーコート層の表面が粗化面とされ、前記配線積層部の前記コア基板上に位置する前記誘電体層及びそれに貫通形成された前記ビア導体が当該粗化面に接触してなることを特徴とする配線基板。
【請求項5】
前記オーバーコート層は、前記導体パッドの上面部分のみが前記粗化面とされてなる請求項4に記載の配線基板。
【請求項6】
前記オーバーコート層はCuからなる層とされてなる請求項4または5に記載の配線基板。
【請求項7】
前記導体パッドは、Cuとは異なる金属を主成分とする金属材料から構成されてなる請求項1ないし3,6のいずれか1項に記載の配線基板。
【請求項8】
前記導体パッドは、Ag,Pt,Au,Ni,Mo,Wのうち少なくともいずれかを主成分とする請求項7に記載の配線基板。
【請求項9】
前記導体パッドは、Cuを主成分とし、且つ、前記Cuメッキ層よりもCu含有量の低い金属材料から構成されてなる請求項1ないし3,6のいずれか1項に記載の配線基板。
【請求項10】
前記セラミック副コアは、前記コンデンサとして、直流的に互いに分離された第1電極導体薄膜と第2電極導体薄膜とが誘電体薄膜を挟んで交互に成膜された薄膜コンデンサを一方の主面に有してなり、
当該薄膜コンデンサの表面に形成された前記導体パッドは、Ag,Pt,Auのいずれかを主成分とする成膜層で構成され、その表面に前記Cuメッキ層が形成されてなる請求項1ないし3,6ないし9のいずれか1項に記載の配線基板。
【請求項11】
前記セラミック副コアは、その全体が前記コンデンサとして、直流的に互いに分離された第1電極導体層と第2電極導体層とが、セラミックからなる誘電体層を挟んで交互に積層された積層セラミックコンデンサとされてなり、
当該積層セラミックコンデンサに接続された前記導体パッドは、NiまたはAgを主成分とするメタライズパッドで構成され、その表面に前記Cuメッキ層が形成されてなる請求項1ないし3,6ないし9のいずれか1項に記載の配線基板。
【請求項12】
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、前記セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板の製造方法であって、
前記導体パッドの表面にCuメッキ層が形成された前記セラミック副コアを前記副コア収容部内に収容する副コア収容工程と、
前記セラミック副コアが収容された前記コア基板の主面上に前記誘電体層と前記導体層とを交互に積層して前記配線積層部を形成する配線積層工程と、
をこの順に含み、且つ、
前記副コア収容工程前、または、前記副コア収容工程と前記配線積層工程の間に、前記導体パッドの表面に形成された前記Cuメッキ層に対し、高分子材料との密着性を向上させるための表面化学処理を施す表面処理工程を含むことを特徴とする配線基板の製造方法。
【請求項13】
前記表面処理工程における前記表面化学処理は、前記Cuメッキ層の表面を粗化面とするCu粗化処理である請求項12に記載の配線基板の製造方法。
【請求項14】
前記表面処理工程における前記表面化学処理は、前記Cuメッキ層の表面を接着層形成面とするCuとSnを含む合金からなる接着層の形成処理である請求項12に記載の配線基板の製造方法。
【請求項15】
前記副コア収容工程前に、前記セラミック副コアが有する前記導体パッドの表面に前記Cuメッキ層を形成するパッドメッキ工程を含む請求項12ないし14のいずれか1項に記載の配線基板の製造方法。
【請求項16】
前記副コア収容工程前に、前記コア本体の主面間を貫通する貫通孔として形成された前記副コア収容部の第2主面側の開口を、表面に粘着剤を有するシート材で、該粘着剤が前記副コア収容部の内側に露出するように塞ぐ閉塞工程を含み、
前記副コア収容工程では、前記セラミック副コアを、前記副コア収容部の第1主面側の開口から収容するとともに前記粘着剤に固着させ、
前記副コア収容工程後に、前記コア本体と前記セラミック副コアの隙間に充填樹脂を注入して硬化させる充填硬化工程を含む請求項12ないし15のいずれか1項に記載の配線基板の製造方法。
【請求項1】
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、前記セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板であって、
前記導体パッドの表面にはCuメッキ層が形成され、且つ、当該Cuメッキ層の表面が高分子材料との密着性を向上させるための表面化学処理が施された処理面とされ、当該処理面に前記配線積層部の最下層の前記誘電体層及びそれに貫通形成されたビア導体が接触してなることを特徴とする配線基板。
【請求項2】
前記処理面が、前記表面化学処理としてCu粗化処理が施された粗化面である請求項1に記載の配線基板。
【請求項3】
前記処理面が、前記表面化学処理としてCuとSnを含む合金からなる接着層の形成処理が施された接着層形成面である請求項1に記載の配線基板。
【請求項4】
主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部を有するコア本体と、
コア主面上に導体パッドが形成され、該副コア収容部の内部に収容されたセラミック副コアと、
を含むコア基板と、
該コア基板の主面上に形成され、ビア導体が貫通形成された誘電体層と、導体層とを交互に積層してなる配線積層部と
を備える配線基板であって、
前記導体パッドの表面にはオーバーコート層が形成され、且つ、当該オーバーコート層の表面が粗化面とされ、前記配線積層部の前記コア基板上に位置する前記誘電体層及びそれに貫通形成された前記ビア導体が当該粗化面に接触してなることを特徴とする配線基板。
【請求項5】
前記オーバーコート層は、前記導体パッドの上面部分のみが前記粗化面とされてなる請求項4に記載の配線基板。
【請求項6】
前記オーバーコート層はCuからなる層とされてなる請求項4または5に記載の配線基板。
【請求項7】
前記導体パッドは、Cuとは異なる金属を主成分とする金属材料から構成されてなる請求項1ないし3,6のいずれか1項に記載の配線基板。
【請求項8】
前記導体パッドは、Ag,Pt,Au,Ni,Mo,Wのうち少なくともいずれかを主成分とする請求項7に記載の配線基板。
【請求項9】
前記導体パッドは、Cuを主成分とし、且つ、前記Cuメッキ層よりもCu含有量の低い金属材料から構成されてなる請求項1ないし3,6のいずれか1項に記載の配線基板。
【請求項10】
前記セラミック副コアは、前記コンデンサとして、直流的に互いに分離された第1電極導体薄膜と第2電極導体薄膜とが誘電体薄膜を挟んで交互に成膜された薄膜コンデンサを一方の主面に有してなり、
当該薄膜コンデンサの表面に形成された前記導体パッドは、Ag,Pt,Auのいずれかを主成分とする成膜層で構成され、その表面に前記Cuメッキ層が形成されてなる請求項1ないし3,6ないし9のいずれか1項に記載の配線基板。
【請求項11】
前記セラミック副コアは、その全体が前記コンデンサとして、直流的に互いに分離された第1電極導体層と第2電極導体層とが、セラミックからなる誘電体層を挟んで交互に積層された積層セラミックコンデンサとされてなり、
当該積層セラミックコンデンサに接続された前記導体パッドは、NiまたはAgを主成分とするメタライズパッドで構成され、その表面に前記Cuメッキ層が形成されてなる請求項1ないし3,6ないし9のいずれか1項に記載の配線基板。
【請求項12】
高分子材料で構成された板状のコア本体と、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として形成された副コア収容部の内部に収容され、セラミックで構成された板状のセラミック副コアと、を含むコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部とを備え、前記セラミック副コアが自身に組込まれたコンデンサとそれに接続する主面上の導体パッドとを有する配線基板の製造方法であって、
前記導体パッドの表面にCuメッキ層が形成された前記セラミック副コアを前記副コア収容部内に収容する副コア収容工程と、
前記セラミック副コアが収容された前記コア基板の主面上に前記誘電体層と前記導体層とを交互に積層して前記配線積層部を形成する配線積層工程と、
をこの順に含み、且つ、
前記副コア収容工程前、または、前記副コア収容工程と前記配線積層工程の間に、前記導体パッドの表面に形成された前記Cuメッキ層に対し、高分子材料との密着性を向上させるための表面化学処理を施す表面処理工程を含むことを特徴とする配線基板の製造方法。
【請求項13】
前記表面処理工程における前記表面化学処理は、前記Cuメッキ層の表面を粗化面とするCu粗化処理である請求項12に記載の配線基板の製造方法。
【請求項14】
前記表面処理工程における前記表面化学処理は、前記Cuメッキ層の表面を接着層形成面とするCuとSnを含む合金からなる接着層の形成処理である請求項12に記載の配線基板の製造方法。
【請求項15】
前記副コア収容工程前に、前記セラミック副コアが有する前記導体パッドの表面に前記Cuメッキ層を形成するパッドメッキ工程を含む請求項12ないし14のいずれか1項に記載の配線基板の製造方法。
【請求項16】
前記副コア収容工程前に、前記コア本体の主面間を貫通する貫通孔として形成された前記副コア収容部の第2主面側の開口を、表面に粘着剤を有するシート材で、該粘着剤が前記副コア収容部の内側に露出するように塞ぐ閉塞工程を含み、
前記副コア収容工程では、前記セラミック副コアを、前記副コア収容部の第1主面側の開口から収容するとともに前記粘着剤に固着させ、
前記副コア収容工程後に、前記コア本体と前記セラミック副コアの隙間に充填樹脂を注入して硬化させる充填硬化工程を含む請求項12ないし15のいずれか1項に記載の配線基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2007−27683(P2007−27683A)
【公開日】平成19年2月1日(2007.2.1)
【国際特許分類】
【出願番号】特願2006−87568(P2006−87568)
【出願日】平成18年3月28日(2006.3.28)
【出願人】(000004547)日本特殊陶業株式会社 (2,912)
【Fターム(参考)】
【公開日】平成19年2月1日(2007.2.1)
【国際特許分類】
【出願日】平成18年3月28日(2006.3.28)
【出願人】(000004547)日本特殊陶業株式会社 (2,912)
【Fターム(参考)】
[ Back to top ]