配線設計方法と配線設計装置及び配線設計プログラム
【課題】従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることのできる配線設計方法を提供する。
【解決手段】第１配線部分とボンディングワイヤを介して接続された第２配線部分を有したＳｉＰの配線を設計するための配線設計方法であって、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程（Ｓ１０１）、選択されたＤＲＣエラーに関する複数のネットを特定する工程（Ｓ１０３）、特定されたネットの配線を引き剥がす工程（Ｓ１０４）、特定されたネットのボンディングワイヤ割り当てを変更する工程（Ｓ１０５）、特定されたネットをＤＲＣエラーが生じないように再配線する工程（Ｓ１０６）、再配線の結果を受け入れるか否かを判断する工程（Ｓ１０７）、を有する。
【解決手段】第１配線部分とボンディングワイヤを介して接続された第２配線部分を有したＳｉＰの配線を設計するための配線設計方法であって、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程（Ｓ１０１）、選択されたＤＲＣエラーに関する複数のネットを特定する工程（Ｓ１０３）、特定されたネットの配線を引き剥がす工程（Ｓ１０４）、特定されたネットのボンディングワイヤ割り当てを変更する工程（Ｓ１０５）、特定されたネットをＤＲＣエラーが生じないように再配線する工程（Ｓ１０６）、再配線の結果を受け入れるか否かを判断する工程（Ｓ１０７）、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＰ（System in Package）の配線設計を行うための配線設計方法と配線設計装置及び配線設計プログラムに関する。
【背景技術】
【０００２】
近年、パッケージ基板上に複数のＬＳＩチップを積層したＳｉＰが開発されている。例えば、パッケージ基板上に下チップを搭載し、その上に再配線層を介して上チップを搭載したＳｉＰでは、上チップはボンディングワイヤを介してパッケージ基板に電気的に接続される。具体的には、上チップの信号入出力端は、上チップのバンプから、再配線層配線，ボンディングパッド，ボンディングワイヤ，ボンディングフィンガー，及びパッケージ基板配線などを経由して、パッケージ基板の半田ボールにつながる。
【０００３】
ここで、上チップのバンプからボンディングパッドまでの配線（再配線層配線部）とボンディングフィンガーから半田ボールまでの配線（パッケージ基板配線部）は、配線問題として適したアルゴリズムが相互に異なっている。このため、従来技術では、各々の配線部の配線設計に際して、再配線層配線部とパッケージ基板配線部とが個別に最適化されている。
【０００４】
しかし、再配線層配線部とパッケージ基板配線部を個別に最適化すると、ボンディングワイヤへのネットの割り当てが先に配線された配線部の都合によって決定されるため、後に配線する配線部にとって好ましくない割り当てになることがある。そして、これが原因で後に配線する配線部の配線性の悪化、例えばＤＲＣ（Design Rule Check）エラーの増大を招くという問題があった。
【特許文献１】特開２００８−１２３３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ボンディングワイヤを介して相互接続される複数の配線部における配線性の悪化を防止することができ、従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることのできる配線設計方法を提供することにある。
【０００６】
また、本発明の他の目的は、上記の配線設計方法を実施するための配線設計装置及び配線設計プログラムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係わる配線設計方法は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、前記特定されたネットの配線を引き剥がす工程と、前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、前記引き剥がし及び前記割り当て変更の各工程の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する工程と、前記再配線の結果を受け入れるか否かを判断する工程と、を含むことを特徴とする。
【０００８】
さらに、本発明の別の一態様に係わる配線設計方法は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす工程と、前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、前記特定されたネットのビア位置を再決定する工程と、前記引き剥がし，割り当て変更，及びビア位置再決定の各工程の後に、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットと他方の全ネットをＤＲＣエラーが生じないように再配線する工程と、前記再配線の結果を受け入れるか否かを判断する工程と、を含むことを特徴とする。
【０００９】
また、本発明の別の一態様に係わる配線設計装置は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、前記特定されたネットの配線を引き剥がす手段と、前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、前記配線の引き剥がし及び前記ボンディングワイヤの割り当て変更が成されたネットをＤＲＣエラーが生じないように再配線する手段と、前記再配線の結果を受け入れるか否かを判断する手段と、を具備してなることを特徴とする。
【００１０】
さらに、本発明の別の一態様に係わる配線設計装置は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす手段と、前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、前記特定されたネットのビア位置を再決定する手段と、前記配線の引き剥がしが成されたネットに対し、ＤＲＣエラーが生じないように再配線する手段と、前記再配線の結果を受け入れるか否かを判断する手段と、を具備してなることを特徴とする。
【００１１】
また、本発明の別の一態様に係わる配線設計プログラムは、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、コンピュータ制御によって各々の配線部分の配線を最適化するための、コンピュータ読み取り可能な配線設計プログラムであって、前記第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手順と、前記選択されたＤＲＣエラーに関する複数のネットを特定する手順と、前記特定されたネットの配線を引き剥がす手順と、前記特定されたネットのボンディングワイヤ割り当てを変更する手順と、前記引き剥がし及び前記割り当て変更の各手順の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する手順と、前記再配線の結果を受け入れるか否かを判断する手順と、をコンピュータに実行させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ＤＲＣエラーに関する複数のネットを特定し、特定されたネットの配線を引き剥がすと共に、特定されたネットのボンディングワイヤ割り当てを変更し、特定されたネットをＤＲＣエラーが生じないように再配線することにより、複数の配線部における配線性の悪化を防止することができ、従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１４】
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係わるＳｉＰにおける配線の様子を説明するためのもので、図１は平面図、図２は断面図である。
【００１５】
図中の１０は矩形状のパッケージ基板であり、この基板１０上の中央部に第１のＬＳＩチップ（下チップ）２０が搭載されている。下チップ２０上の周辺部には再配線層３０が設けられ、この再配線層３０を挟んで下チップ２０上に第２のＬＳＩチップ（上チップ）４０が搭載されている。
【００１６】
再配線層３０上には再配線層配線３１及びボンディングパッド３３が設けられ、上チップ４０の下面にはバンプ４１が設けられ、バンプ４１は再配線層配線３１の一部に接続されている。パッケージ基板１０上にはボンディングフィンガー１１及びパッケージ基板配線１２が設けられ、パッケージ基板１０の裏面には半田ボール１３が設けられ、パッケージ基板配線１２の一部はパッケージ基板１０を貫通したビアを介して半田ボール１３に接続されている。そして、再配線層３０上のボンディングパッド３３とパッケージ基板１０上のボンディングフィンガー１１との間に、ボンディングワイヤ５０が接続されている。
【００１７】
つまり、上チップ４０は該チップ４０のバンプ４１から再配線層配線３１、ボンディングパッド３３、ボンディングワイヤ５０，ボンディングフィンガー１１、及びパッケージ基板配線１２を経由して、半田ボール１３につながっている。
【００１８】
ここで、上チップ４０のバンプ４１からボンディングパッド３３までの配線である再配線層配線部（第１配線部分）と、ボンディングフィンガー１１から半田ボール１３までのパッケージ基板配線部（第２配線部分）とは、従来技術では個別に最適化されていたが、本実施形態ではこれらを同時に最適化している。
【００１９】
図３は、本実施形態に係わる配線設計方法を説明するためのフローチャートである。以下、図４〜図８を用いてフローチャートの各ステップを説明する。
【００２０】
まず、通常の設計方法により、パッケージ基板１０上にＬＳＩチップ２０，４０が積層されたＳｉＰに対し、パッケージ基板配線１２と再配線層配線３１が設計され、更にこれらの配線間を接続するボンディングワイヤ５０の割当が定められているものとする。
【００２１】
このようなＳｉＰに対し、ステップＳ１０１では、ＤＲＣエラーを検出し、ＤＲＣエラーが存在する場合はＤＲＣエラーを一つ選択する。図４には、パッケージ基板配線部にＤＲＣエラー１７が一つ存在しており、これが選択されたとする。なお、この例では、ＤＲＣエラーがパッケージ基板配線部に存在しているが、再配線層配線部のＤＲＣエラーが選択されることもある。
【００２２】
ステップＳ１０２では、ＤＲＣエラーが選択されたか否かを判定する。ＤＲＣが選択されなかった場合には、処理を終了する。そうでなければ、ステップＳ１０３に進む。
【００２３】
ステップＳ１０３では、選択されたＤＲＣエラーに関係するネットを特定する。この例では、図５に示したネットＮ１０１とネットＮ１０２が選択される。
【００２４】
ステップＳ１０４では、特定されたネットＮ１０１，Ｎ１０２の配線を再配線層配線部とパッケージ基板配線部の両方とも引き剥がす。図６に、配線が引き剥がされた様子を示す。
【００２５】
ステップＳ１０５では、特定されたネットＮ１０１，Ｎ１０２のボンディングワイヤ割り当てを変更する。図７では、ネットＮ１０１とネットＮ１０２に対応するボンディングワイヤ５０のネット割り当てがスワップされている。
【００２６】
ステップＳ１０６では、特定されたネットを再配線層配線部とパッケージ基板配線部の両方とも配線する。即ち、再配線層配線部とパッケージ基板配線部の配線を同時に最適化する。このときの配線結果を、図８に示す。
【００２７】
ステップＳ１０７では、Ｓ１０４〜Ｓ１０６で行った配線の修正を受け入れるか否かを判断する。受け入れるならばＳ１０９に、そうでなければＳ１０８に進む。
【００２８】
この例では、図４に存在していたＤＲＣエラーが図８で解消されているので、改善されたとして修正を受け入れる。もし、ＤＲＣエラーが増加して、修正の結果が改悪された場合には、修正を受け入れず、ステップＳ１０８によって、修正前の状態に戻す。
【００２９】
ステップＳ１０９では、処理を終了するかどうか判断する。終了しない場合は、ステップＳ１０１で別のＤＲＣエラーを選択してステップＳ１０１〜ステップＳ１０９までの処理を繰り返す。
【００３０】
以上のような手順を踏むと、再配線層配線部とパッケージ基板配線部を同時に最適化することができ、従来技術よりも質の良い配線結果を得ることができる。
【００３１】
このように本実施形態によれば、ＳｉＰの配線設計工程において、ＤＲＣエラーが生じたネットに関して、パッケージ基板配線部と再配線層配線部の各配線を同時に最適化することにより、個別に最適化するよりも質の良い配線結果を得ることができる。
【００３２】
即ち、基本的にはパッケージ基板配線部と再配線層配線部の各々に適したアルゴリズムで配線を最適化することにより効率良い配線設計を行うことができる。これに加えて、ＤＲＣエラーが生じた部分に関しては、パッケージ基板配線部と再配線層配線部を同時に最適化することにより、個別に最適化するよりもＤＲＣエラーを減らして質の良い配線結果を得ることができる。即ち、効率良い配線設計を行いつつ質の良い配線結果を得ることが可能となる。
【００３３】
本実施形態の配線設計方法は、個別のハードウェア構成で実施することもできるが、プログラムによって動作するコンピュータを用いて実施することもできる。
【００３４】
図９は、本発明の第１の実施形態に使用したコンピュータ制御によるＳｉＰの配線設計装置を示すブロック図である。
【００３５】
この装置は、各種処理を行うための演算処理装置（ＣＰＵ）６０、入出力部７０、記憶部８０から構成されている。
【００３６】
ＣＰＵ６０は、ＤＲＣエラーを選択するためのデザインルール違反選択モジュール６１、選択されたＤＲＣエラーに関係するネットを特定するためのネット特定モジュール６２、特定されたネットの再配線層配線部の配線を引き剥がすための再配線層配線部配線引き剥がしモジュール６３、特定されたネットのパッケージ基板配線部の配線を引き剥がすためのパッケージ基板配線部配線引き剥がしモジュール６４、特定されたネットのボンディングワイヤ割り当てを変更するためのボンディングワイヤネット割当変更モジュール６５、再配線層配線部で特定されたネットを再配線するための再配線層配線部配線モジュール６６、パッケージ基板配線部で特定されたネットを再配線するためのパッケージ基板配線部配線モジュール６７、配線の修正を受け入れるかどうか判断するための修正受け入れ判定モジュール６８から構成されている。
【００３７】
入出力部７０としては、キーボード等の入力装置７１、ディスプレイ等の表示装置７２、プリンタ等の出力装置７３、及び入出力制御部７４が設けられている。記憶部８０としては、画像データを記憶するためのデータ記憶装置８１とプログラムを記憶するためのプログラム記憶装置８２が設けられている。これらの記憶装置８１，８２としては、磁気ディスクや光ディスク、更には半導体メモリ等を用いることができる。
【００３８】
図９の装置は、ＣＰＵ６０によりデータ記憶装置８１からＳｉＰの配線部分の画像データを読み込み、プログラム記憶装置８２から配線設計プログラムを読み込み、ＣＰＵ６０の各モジュール６１〜６８でプログラムに従った動作を行うことにより、前記図３に示すフローチャートをコンピュータ制御の下に実施することができる。配線結果は、表示装置７２，出力装置７３に出力することができる。
【００３９】
（第２の実施形態）
パッケージ基板の配線工程は、まずビアの概略位置を決定し、その後に概略配線及び詳細配線を行うのが一般的である。先に説明した第１の実施形態のパッケージ基板配線部の再配線では、詳細配線を引き剥がし再配線するだけであるが、ビアの概略位置が変わらなければ、改善の効果も限定的である。
【００４０】
そこで本実施形態では、第１の実施形態のステップＳ１０４で引き剥がすネットを、パッケージ基板配線部については、全てのネットの配線とし、第１の実施形態のステップＳ１０６によるパッケージ基板配線部の配線については、ビアの概略位置の決定からやり直す。
【００４１】
図１０は、本実施形態に係わる配線設計を説明するためのフローチャートである。以下、図１１〜図１５を用いてフローチャートの各ステップを説明する。
【００４２】
第１の実施形態との違いは、ステップＳ２０４において、パッケージ基板配線部の全ネットを引き剥がすことと、ステップＳ２０６において、パッケージ基板配線部の配線をビアの概略位置の決定からやり直すことである。
【００４３】
具体的には、ステップＳ２０１では、ＤＲＣエラーを検出し、ＤＲＣエラーが存在する場合はＤＲＣエラーを一つ選択する。図１１には、パッケージ基板配線部にＤＲＣエラー１７が一つ存在しており、これが選択されたとする。
【００４４】
ステップＳ２０２では、ＤＲＣエラーが選択されたか否かを判定する。ＤＲＣが選択されなかった場合には、処理を終了する。そうでなければ、ステップＳ２０３に進む。
【００４５】
ステップＳ２０３では、選択されたＤＲＣエラーに関係するネットを特定する。この例では、図１２に示したネットＮ２０１とネットＮ２０２が選択される。
【００４６】
ステップＳ２０４では、再配線層配線部の特定されたネットの配線とパッケージ基板配線部の全ネットの配線を引き剥がす。図１３に、配線が引き剥がされた様子を示す。
【００４７】
ステップＳ２０５では、特定されたネットのボンディングワイヤ割り当てを変更する。図１４では、ネットＮ２０１とネットＮ２０２に対応するボンディングワイヤのネット割り当てがスワップされている。
【００４８】
ステップＳ２０６では、再配線層配線部では特定されたネットを配線し、パッケージ基板配線部の全ネットを配線する。このとき、ビアの概略位置をやり直す。配線結果を、図１５に示す。
【００４９】
ステップＳ２０７では、Ｓ２０４〜Ｓ２０６で行った配線の修正を受け入れるか否かを判断する。受け入れるならばＳ２０９に、そうでなければＳ２０８に進む。
【００５０】
本実施形態の例では、図１１に存在していたＤＲＣエラーが図１５で解消されているので、改善されたとして修正を受け入れる。もし、ＤＲＣエラーが増加して、修正の結果が改悪された場合には、修正を受け入れず、ステップＳ２０８によって、修正前の状態に戻す。
【００５１】
ステップＳ２０９では、処理を終了するかどうか判断する。終了しない場合は、ステップＳ２０１で別のＤＲＣエラーを選択してステップＳ２０１〜ステップＳ２０９までの処理を繰り返す。
【００５２】
以上のような手順を踏むと、再配線層配線部とパッケージ基板配線部を同時に最適化することができ、従来技術よりも質の良い配線結果を得ることができる。
【００５３】
このように本実施形態によれば、特定されたネットの配線を引き剥がすだけではなく、特定されたネットのビアの位置も再配置しているため、第１の実施形態よりは処理時間がかかるものの、第１の実施形態よりも大きな改善効果が期待できる。
【００５４】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、２つのＬＳＩチップを積層した例で説明したが、３つ以上のＬＳＩチップを積層した構成にも適用することが可能である。
【００５５】
また、パッケージ基板配線と再配線層配線の配線設計に限るものではなく、ボンディングワイヤにより相互に接続される第１配線部分及び第２配線部分の配線設計に適用することができる。例えば、パッケージ基板上の異なる位置に配置されたＬＳＩチップ間をボンディングワイヤで接続する際の配線設計に適用することができる。
【００５６】
また、本発明を実施するための装置は前記図９に何ら限定されるものではなく、仕様に応じて適宜変更可能である。さらに、必ずしもコンピュータによって実現する必要はなく、図３に示した各々のステップを実施する個別のハードウェア構成で実現することも可能である。
【００５７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００５８】
【図１】第１の実施形態に係わるＳｉＰにおける配線の様子を示す平面図。
【図２】第１の実施形態に係わるＳｉＰにおける配線の様子を示す断面図。
【図３】第１の実施形態に係わる配線設計方法を説明するためのフローチャート。
【図４】第１の実施形態が適用される配線問題の例を示す平面図。
【図５】第１の実施形態において、ＤＲＣエラーに関するネットが特定された様子を示す平面図。
【図６】第１の実施形態において、特定されたネットが引き剥がされた様子を示す平面図。
【図７】第１の実施形態において、特定されたネットのボンディングワイヤ割り当てが変更された様子を示す平面図。
【図８】第１の実施形態において、特定されたネットが再配線された様子を示す平面図。
【図９】第１の実施形態に係わるＳｉＰの配線設計装置の概略構成を示すブロック図。
【図１０】第２の実施形態に係わる配線設計方法を説明するためのフローチャート。
【図１１】第２の実施形態が適用される配線問題の例を示す平面図。
【図１２】第２の実施形態において、ＤＲＣエラーに関するネットが特定された様子を示す平面図。
【図１３】第２の実施形態において、特定されたネットが引き剥がされた様子を示す平面図。
【図１４】第２の実施形態において、特定されたネットのボンディングワイヤ割り当てが変更された様子を示す平面図。
【図１５】第２の実施形態において、特定されたネットが再配線された様子を示す平面図。
【符号の説明】
【００５９】
１０…パッケージ基板
１１…ボンディングフィンガー
１２…パッケージ基板配線
１３…半田ボール
２０…第１のＬＳＩチップ（下チップ）
３０…再配線層
３１…再配線層配線
３３…ボンディングパッド
４０…第２のＬＳＩチップ（上チップ）
４１…バンプ
５０…ボンディングワイヤ
６０…演算処理装置（ＣＰＵ）
６１…デザインルール違反選択モジュール
６２…ネット特定モジュール
６３…再配線層配線部配線引き剥がしモジュール
６４…パッケージ基板配線部配線引き剥がしモジュール
６５…ボンディングワイヤネット割当変更モジュール
６６…再配線層配線部配線モジュール
６７…パッケージ基板配線部配線モジュール
６８…修正受け入れ判定モジュール
７０…入出力部
７１…入力装置
７２…表示装置
７３…出力装置
７４…入出力制御部
８０…記憶部
８１…データ記憶装置
８２…プログラム記憶装置
【技術分野】
【０００１】
本発明は、ＳｉＰ（System in Package）の配線設計を行うための配線設計方法と配線設計装置及び配線設計プログラムに関する。
【背景技術】
【０００２】
近年、パッケージ基板上に複数のＬＳＩチップを積層したＳｉＰが開発されている。例えば、パッケージ基板上に下チップを搭載し、その上に再配線層を介して上チップを搭載したＳｉＰでは、上チップはボンディングワイヤを介してパッケージ基板に電気的に接続される。具体的には、上チップの信号入出力端は、上チップのバンプから、再配線層配線，ボンディングパッド，ボンディングワイヤ，ボンディングフィンガー，及びパッケージ基板配線などを経由して、パッケージ基板の半田ボールにつながる。
【０００３】
ここで、上チップのバンプからボンディングパッドまでの配線（再配線層配線部）とボンディングフィンガーから半田ボールまでの配線（パッケージ基板配線部）は、配線問題として適したアルゴリズムが相互に異なっている。このため、従来技術では、各々の配線部の配線設計に際して、再配線層配線部とパッケージ基板配線部とが個別に最適化されている。
【０００４】
しかし、再配線層配線部とパッケージ基板配線部を個別に最適化すると、ボンディングワイヤへのネットの割り当てが先に配線された配線部の都合によって決定されるため、後に配線する配線部にとって好ましくない割り当てになることがある。そして、これが原因で後に配線する配線部の配線性の悪化、例えばＤＲＣ（Design Rule Check）エラーの増大を招くという問題があった。
【特許文献１】特開２００８−１２３３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ボンディングワイヤを介して相互接続される複数の配線部における配線性の悪化を防止することができ、従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることのできる配線設計方法を提供することにある。
【０００６】
また、本発明の他の目的は、上記の配線設計方法を実施するための配線設計装置及び配線設計プログラムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係わる配線設計方法は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、前記特定されたネットの配線を引き剥がす工程と、前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、前記引き剥がし及び前記割り当て変更の各工程の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する工程と、前記再配線の結果を受け入れるか否かを判断する工程と、を含むことを特徴とする。
【０００８】
さらに、本発明の別の一態様に係わる配線設計方法は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす工程と、前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、前記特定されたネットのビア位置を再決定する工程と、前記引き剥がし，割り当て変更，及びビア位置再決定の各工程の後に、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットと他方の全ネットをＤＲＣエラーが生じないように再配線する工程と、前記再配線の結果を受け入れるか否かを判断する工程と、を含むことを特徴とする。
【０００９】
また、本発明の別の一態様に係わる配線設計装置は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、前記特定されたネットの配線を引き剥がす手段と、前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、前記配線の引き剥がし及び前記ボンディングワイヤの割り当て変更が成されたネットをＤＲＣエラーが生じないように再配線する手段と、前記再配線の結果を受け入れるか否かを判断する手段と、を具備してなることを特徴とする。
【００１０】
さらに、本発明の別の一態様に係わる配線設計装置は、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす手段と、前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、前記特定されたネットのビア位置を再決定する手段と、前記配線の引き剥がしが成されたネットに対し、ＤＲＣエラーが生じないように再配線する手段と、前記再配線の結果を受け入れるか否かを判断する手段と、を具備してなることを特徴とする。
【００１１】
また、本発明の別の一態様に係わる配線設計プログラムは、パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、コンピュータ制御によって各々の配線部分の配線を最適化するための、コンピュータ読み取り可能な配線設計プログラムであって、前記第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手順と、前記選択されたＤＲＣエラーに関する複数のネットを特定する手順と、前記特定されたネットの配線を引き剥がす手順と、前記特定されたネットのボンディングワイヤ割り当てを変更する手順と、前記引き剥がし及び前記割り当て変更の各手順の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する手順と、前記再配線の結果を受け入れるか否かを判断する手順と、をコンピュータに実行させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ＤＲＣエラーに関する複数のネットを特定し、特定されたネットの配線を引き剥がすと共に、特定されたネットのボンディングワイヤ割り当てを変更し、特定されたネットをＤＲＣエラーが生じないように再配線することにより、複数の配線部における配線性の悪化を防止することができ、従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１４】
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係わるＳｉＰにおける配線の様子を説明するためのもので、図１は平面図、図２は断面図である。
【００１５】
図中の１０は矩形状のパッケージ基板であり、この基板１０上の中央部に第１のＬＳＩチップ（下チップ）２０が搭載されている。下チップ２０上の周辺部には再配線層３０が設けられ、この再配線層３０を挟んで下チップ２０上に第２のＬＳＩチップ（上チップ）４０が搭載されている。
【００１６】
再配線層３０上には再配線層配線３１及びボンディングパッド３３が設けられ、上チップ４０の下面にはバンプ４１が設けられ、バンプ４１は再配線層配線３１の一部に接続されている。パッケージ基板１０上にはボンディングフィンガー１１及びパッケージ基板配線１２が設けられ、パッケージ基板１０の裏面には半田ボール１３が設けられ、パッケージ基板配線１２の一部はパッケージ基板１０を貫通したビアを介して半田ボール１３に接続されている。そして、再配線層３０上のボンディングパッド３３とパッケージ基板１０上のボンディングフィンガー１１との間に、ボンディングワイヤ５０が接続されている。
【００１７】
つまり、上チップ４０は該チップ４０のバンプ４１から再配線層配線３１、ボンディングパッド３３、ボンディングワイヤ５０，ボンディングフィンガー１１、及びパッケージ基板配線１２を経由して、半田ボール１３につながっている。
【００１８】
ここで、上チップ４０のバンプ４１からボンディングパッド３３までの配線である再配線層配線部（第１配線部分）と、ボンディングフィンガー１１から半田ボール１３までのパッケージ基板配線部（第２配線部分）とは、従来技術では個別に最適化されていたが、本実施形態ではこれらを同時に最適化している。
【００１９】
図３は、本実施形態に係わる配線設計方法を説明するためのフローチャートである。以下、図４〜図８を用いてフローチャートの各ステップを説明する。
【００２０】
まず、通常の設計方法により、パッケージ基板１０上にＬＳＩチップ２０，４０が積層されたＳｉＰに対し、パッケージ基板配線１２と再配線層配線３１が設計され、更にこれらの配線間を接続するボンディングワイヤ５０の割当が定められているものとする。
【００２１】
このようなＳｉＰに対し、ステップＳ１０１では、ＤＲＣエラーを検出し、ＤＲＣエラーが存在する場合はＤＲＣエラーを一つ選択する。図４には、パッケージ基板配線部にＤＲＣエラー１７が一つ存在しており、これが選択されたとする。なお、この例では、ＤＲＣエラーがパッケージ基板配線部に存在しているが、再配線層配線部のＤＲＣエラーが選択されることもある。
【００２２】
ステップＳ１０２では、ＤＲＣエラーが選択されたか否かを判定する。ＤＲＣが選択されなかった場合には、処理を終了する。そうでなければ、ステップＳ１０３に進む。
【００２３】
ステップＳ１０３では、選択されたＤＲＣエラーに関係するネットを特定する。この例では、図５に示したネットＮ１０１とネットＮ１０２が選択される。
【００２４】
ステップＳ１０４では、特定されたネットＮ１０１，Ｎ１０２の配線を再配線層配線部とパッケージ基板配線部の両方とも引き剥がす。図６に、配線が引き剥がされた様子を示す。
【００２５】
ステップＳ１０５では、特定されたネットＮ１０１，Ｎ１０２のボンディングワイヤ割り当てを変更する。図７では、ネットＮ１０１とネットＮ１０２に対応するボンディングワイヤ５０のネット割り当てがスワップされている。
【００２６】
ステップＳ１０６では、特定されたネットを再配線層配線部とパッケージ基板配線部の両方とも配線する。即ち、再配線層配線部とパッケージ基板配線部の配線を同時に最適化する。このときの配線結果を、図８に示す。
【００２７】
ステップＳ１０７では、Ｓ１０４〜Ｓ１０６で行った配線の修正を受け入れるか否かを判断する。受け入れるならばＳ１０９に、そうでなければＳ１０８に進む。
【００２８】
この例では、図４に存在していたＤＲＣエラーが図８で解消されているので、改善されたとして修正を受け入れる。もし、ＤＲＣエラーが増加して、修正の結果が改悪された場合には、修正を受け入れず、ステップＳ１０８によって、修正前の状態に戻す。
【００２９】
ステップＳ１０９では、処理を終了するかどうか判断する。終了しない場合は、ステップＳ１０１で別のＤＲＣエラーを選択してステップＳ１０１〜ステップＳ１０９までの処理を繰り返す。
【００３０】
以上のような手順を踏むと、再配線層配線部とパッケージ基板配線部を同時に最適化することができ、従来技術よりも質の良い配線結果を得ることができる。
【００３１】
このように本実施形態によれば、ＳｉＰの配線設計工程において、ＤＲＣエラーが生じたネットに関して、パッケージ基板配線部と再配線層配線部の各配線を同時に最適化することにより、個別に最適化するよりも質の良い配線結果を得ることができる。
【００３２】
即ち、基本的にはパッケージ基板配線部と再配線層配線部の各々に適したアルゴリズムで配線を最適化することにより効率良い配線設計を行うことができる。これに加えて、ＤＲＣエラーが生じた部分に関しては、パッケージ基板配線部と再配線層配線部を同時に最適化することにより、個別に最適化するよりもＤＲＣエラーを減らして質の良い配線結果を得ることができる。即ち、効率良い配線設計を行いつつ質の良い配線結果を得ることが可能となる。
【００３３】
本実施形態の配線設計方法は、個別のハードウェア構成で実施することもできるが、プログラムによって動作するコンピュータを用いて実施することもできる。
【００３４】
図９は、本発明の第１の実施形態に使用したコンピュータ制御によるＳｉＰの配線設計装置を示すブロック図である。
【００３５】
この装置は、各種処理を行うための演算処理装置（ＣＰＵ）６０、入出力部７０、記憶部８０から構成されている。
【００３６】
ＣＰＵ６０は、ＤＲＣエラーを選択するためのデザインルール違反選択モジュール６１、選択されたＤＲＣエラーに関係するネットを特定するためのネット特定モジュール６２、特定されたネットの再配線層配線部の配線を引き剥がすための再配線層配線部配線引き剥がしモジュール６３、特定されたネットのパッケージ基板配線部の配線を引き剥がすためのパッケージ基板配線部配線引き剥がしモジュール６４、特定されたネットのボンディングワイヤ割り当てを変更するためのボンディングワイヤネット割当変更モジュール６５、再配線層配線部で特定されたネットを再配線するための再配線層配線部配線モジュール６６、パッケージ基板配線部で特定されたネットを再配線するためのパッケージ基板配線部配線モジュール６７、配線の修正を受け入れるかどうか判断するための修正受け入れ判定モジュール６８から構成されている。
【００３７】
入出力部７０としては、キーボード等の入力装置７１、ディスプレイ等の表示装置７２、プリンタ等の出力装置７３、及び入出力制御部７４が設けられている。記憶部８０としては、画像データを記憶するためのデータ記憶装置８１とプログラムを記憶するためのプログラム記憶装置８２が設けられている。これらの記憶装置８１，８２としては、磁気ディスクや光ディスク、更には半導体メモリ等を用いることができる。
【００３８】
図９の装置は、ＣＰＵ６０によりデータ記憶装置８１からＳｉＰの配線部分の画像データを読み込み、プログラム記憶装置８２から配線設計プログラムを読み込み、ＣＰＵ６０の各モジュール６１〜６８でプログラムに従った動作を行うことにより、前記図３に示すフローチャートをコンピュータ制御の下に実施することができる。配線結果は、表示装置７２，出力装置７３に出力することができる。
【００３９】
（第２の実施形態）
パッケージ基板の配線工程は、まずビアの概略位置を決定し、その後に概略配線及び詳細配線を行うのが一般的である。先に説明した第１の実施形態のパッケージ基板配線部の再配線では、詳細配線を引き剥がし再配線するだけであるが、ビアの概略位置が変わらなければ、改善の効果も限定的である。
【００４０】
そこで本実施形態では、第１の実施形態のステップＳ１０４で引き剥がすネットを、パッケージ基板配線部については、全てのネットの配線とし、第１の実施形態のステップＳ１０６によるパッケージ基板配線部の配線については、ビアの概略位置の決定からやり直す。
【００４１】
図１０は、本実施形態に係わる配線設計を説明するためのフローチャートである。以下、図１１〜図１５を用いてフローチャートの各ステップを説明する。
【００４２】
第１の実施形態との違いは、ステップＳ２０４において、パッケージ基板配線部の全ネットを引き剥がすことと、ステップＳ２０６において、パッケージ基板配線部の配線をビアの概略位置の決定からやり直すことである。
【００４３】
具体的には、ステップＳ２０１では、ＤＲＣエラーを検出し、ＤＲＣエラーが存在する場合はＤＲＣエラーを一つ選択する。図１１には、パッケージ基板配線部にＤＲＣエラー１７が一つ存在しており、これが選択されたとする。
【００４４】
ステップＳ２０２では、ＤＲＣエラーが選択されたか否かを判定する。ＤＲＣが選択されなかった場合には、処理を終了する。そうでなければ、ステップＳ２０３に進む。
【００４５】
ステップＳ２０３では、選択されたＤＲＣエラーに関係するネットを特定する。この例では、図１２に示したネットＮ２０１とネットＮ２０２が選択される。
【００４６】
ステップＳ２０４では、再配線層配線部の特定されたネットの配線とパッケージ基板配線部の全ネットの配線を引き剥がす。図１３に、配線が引き剥がされた様子を示す。
【００４７】
ステップＳ２０５では、特定されたネットのボンディングワイヤ割り当てを変更する。図１４では、ネットＮ２０１とネットＮ２０２に対応するボンディングワイヤのネット割り当てがスワップされている。
【００４８】
ステップＳ２０６では、再配線層配線部では特定されたネットを配線し、パッケージ基板配線部の全ネットを配線する。このとき、ビアの概略位置をやり直す。配線結果を、図１５に示す。
【００４９】
ステップＳ２０７では、Ｓ２０４〜Ｓ２０６で行った配線の修正を受け入れるか否かを判断する。受け入れるならばＳ２０９に、そうでなければＳ２０８に進む。
【００５０】
本実施形態の例では、図１１に存在していたＤＲＣエラーが図１５で解消されているので、改善されたとして修正を受け入れる。もし、ＤＲＣエラーが増加して、修正の結果が改悪された場合には、修正を受け入れず、ステップＳ２０８によって、修正前の状態に戻す。
【００５１】
ステップＳ２０９では、処理を終了するかどうか判断する。終了しない場合は、ステップＳ２０１で別のＤＲＣエラーを選択してステップＳ２０１〜ステップＳ２０９までの処理を繰り返す。
【００５２】
以上のような手順を踏むと、再配線層配線部とパッケージ基板配線部を同時に最適化することができ、従来技術よりも質の良い配線結果を得ることができる。
【００５３】
このように本実施形態によれば、特定されたネットの配線を引き剥がすだけではなく、特定されたネットのビアの位置も再配置しているため、第１の実施形態よりは処理時間がかかるものの、第１の実施形態よりも大きな改善効果が期待できる。
【００５４】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、２つのＬＳＩチップを積層した例で説明したが、３つ以上のＬＳＩチップを積層した構成にも適用することが可能である。
【００５５】
また、パッケージ基板配線と再配線層配線の配線設計に限るものではなく、ボンディングワイヤにより相互に接続される第１配線部分及び第２配線部分の配線設計に適用することができる。例えば、パッケージ基板上の異なる位置に配置されたＬＳＩチップ間をボンディングワイヤで接続する際の配線設計に適用することができる。
【００５６】
また、本発明を実施するための装置は前記図９に何ら限定されるものではなく、仕様に応じて適宜変更可能である。さらに、必ずしもコンピュータによって実現する必要はなく、図３に示した各々のステップを実施する個別のハードウェア構成で実現することも可能である。
【００５７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００５８】
【図１】第１の実施形態に係わるＳｉＰにおける配線の様子を示す平面図。
【図２】第１の実施形態に係わるＳｉＰにおける配線の様子を示す断面図。
【図３】第１の実施形態に係わる配線設計方法を説明するためのフローチャート。
【図４】第１の実施形態が適用される配線問題の例を示す平面図。
【図５】第１の実施形態において、ＤＲＣエラーに関するネットが特定された様子を示す平面図。
【図６】第１の実施形態において、特定されたネットが引き剥がされた様子を示す平面図。
【図７】第１の実施形態において、特定されたネットのボンディングワイヤ割り当てが変更された様子を示す平面図。
【図８】第１の実施形態において、特定されたネットが再配線された様子を示す平面図。
【図９】第１の実施形態に係わるＳｉＰの配線設計装置の概略構成を示すブロック図。
【図１０】第２の実施形態に係わる配線設計方法を説明するためのフローチャート。
【図１１】第２の実施形態が適用される配線問題の例を示す平面図。
【図１２】第２の実施形態において、ＤＲＣエラーに関するネットが特定された様子を示す平面図。
【図１３】第２の実施形態において、特定されたネットが引き剥がされた様子を示す平面図。
【図１４】第２の実施形態において、特定されたネットのボンディングワイヤ割り当てが変更された様子を示す平面図。
【図１５】第２の実施形態において、特定されたネットが再配線された様子を示す平面図。
【符号の説明】
【００５９】
１０…パッケージ基板
１１…ボンディングフィンガー
１２…パッケージ基板配線
１３…半田ボール
２０…第１のＬＳＩチップ（下チップ）
３０…再配線層
３１…再配線層配線
３３…ボンディングパッド
４０…第２のＬＳＩチップ（上チップ）
４１…バンプ
５０…ボンディングワイヤ
６０…演算処理装置（ＣＰＵ）
６１…デザインルール違反選択モジュール
６２…ネット特定モジュール
６３…再配線層配線部配線引き剥がしモジュール
６４…パッケージ基板配線部配線引き剥がしモジュール
６５…ボンディングワイヤネット割当変更モジュール
６６…再配線層配線部配線モジュール
６７…パッケージ基板配線部配線モジュール
６８…修正受け入れ判定モジュール
７０…入出力部
７１…入力装置
７２…表示装置
７３…出力装置
７４…入出力制御部
８０…記憶部
８１…データ記憶装置
８２…プログラム記憶装置
【特許請求の範囲】
【請求項１】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、
前記特定されたネットの配線を引き剥がす工程と、
前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、
前記引き剥がし及び前記割り当て変更の各工程の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する工程と、
前記再配線の結果を受け入れるか否かを判断する工程と、
を含むことを特徴とする配線設計方法。
【請求項２】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、
前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす工程と、
前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、
前記特定されたネットのビア位置を再決定する工程と、
前記引き剥がし，割り当て変更，及びビア位置再決定の各工程の後に、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットと他方の全ネットをＤＲＣエラーが生じないように再配線する工程と、
前記再配線の結果を受け入れるか否かを判断する工程と、
を含むことを特徴とする配線設計方法。
【請求項３】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、
前記特定されたネットの配線を引き剥がす手段と、
前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、
前記配線の引き剥がし及び前記ボンディングワイヤの割り当て変更が成されたネットをＤＲＣエラーが生じないように再配線する手段と、
前記再配線の結果を受け入れるか否かを判断する手段と、
を具備してなることを特徴とする配線設計装置。
【請求項４】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、
前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす手段と、
前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、
前記特定されたネットのビア位置を再決定する手段と、
前記配線の引き剥がしが成されたネットに対し、ＤＲＣエラーが生じないように再配線する手段と、
前記再配線の結果を受け入れるか否かを判断する手段と、
を具備してなることを特徴とする配線設計装置。
【請求項５】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、コンピュータ制御によって各々の配線部分の配線を最適化するための、コンピュータ読み取り可能な配線設計プログラムであって、
前記第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手順と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する手順と、
前記特定されたネットの配線を引き剥がす手順と、
前記特定されたネットのボンディングワイヤ割り当てを変更する手順と、
前記引き剥がし及び前記割り当て変更の各手順の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する手順と、
前記再配線の結果を受け入れるか否かを判断する手順と、
をコンピュータに実行させることを特徴とする配線設計プログラム。
【請求項１】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、
前記特定されたネットの配線を引き剥がす工程と、
前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、
前記引き剥がし及び前記割り当て変更の各工程の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する工程と、
前記再配線の結果を受け入れるか否かを判断する工程と、
を含むことを特徴とする配線設計方法。
【請求項２】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する工程と、
前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす工程と、
前記特定されたネットのボンディングワイヤ割り当てを変更する工程と、
前記特定されたネットのビア位置を再決定する工程と、
前記引き剥がし，割り当て変更，及びビア位置再決定の各工程の後に、前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットと他方の全ネットをＤＲＣエラーが生じないように再配線する工程と、
前記再配線の結果を受け入れるか否かを判断する工程と、
を含むことを特徴とする配線設計方法。
【請求項３】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、
前記特定されたネットの配線を引き剥がす手段と、
前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、
前記配線の引き剥がし及び前記ボンディングワイヤの割り当て変更が成されたネットをＤＲＣエラーが生じないように再配線する手段と、
前記再配線の結果を受け入れるか否かを判断する手段と、
を具備してなることを特徴とする配線設計装置。
【請求項４】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手段と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する手段と、
前記第１配線部分及び第２配線部分のうちの一方の前記特定されたネットの配線と他方の全ネットの配線を引き剥がす手段と、
前記特定されたネットのボンディングワイヤ割り当てを変更する手段と、
前記特定されたネットのビア位置を再決定する手段と、
前記配線の引き剥がしが成されたネットに対し、ＤＲＣエラーが生じないように再配線する手段と、
前記再配線の結果を受け入れるか否かを判断する手段と、
を具備してなることを特徴とする配線設計装置。
【請求項５】
パッケージ基板上にＬＳＩチップが積層され、ボンディングワイヤにより相互接続される第１配線部分及び第２配線部分を有するＳｉＰに対し、コンピュータ制御によって各々の配線部分の配線を最適化するための、コンピュータ読み取り可能な配線設計プログラムであって、
前記第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する手順と、
前記選択されたＤＲＣエラーに関する複数のネットを特定する手順と、
前記特定されたネットの配線を引き剥がす手順と、
前記特定されたネットのボンディングワイヤ割り当てを変更する手順と、
前記引き剥がし及び前記割り当て変更の各手順の後に、前記特定されたネットをＤＲＣエラーが生じないように再配線する手順と、
前記再配線の結果を受け入れるか否かを判断する手順と、
をコンピュータに実行させることを特徴とする配線設計プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−１０２４０１（Ｐ２０１０−１０２４０１Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００８−２７１２２７（Ｐ２００８−２７１２２７）
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]