電子デバイスの製造方法
【課題】接合熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイス及びその製造方法の提供。
【解決手段】複数枚の基板ＷＦ１〜ＷＦｒのそれぞれは、縦導体３１と、接続導体４とを有している。複数枚の基板ＷＦ１〜ＷＦｒのうち、隣接する基板ＷＦ１、ＷＦ２は、一方の基板ＷＦ２の接続導体（縦導体）３１が、他方の基板ＷＦ１の接続導体４と、接合膜５によって接合されている。接合膜５は、第１金属または合金成分と、それよりも融点の高い第２金属または合金成分とを含み、凝固後の溶融温度が第１金属または合金成分の融点よりも高くなっている。
【解決手段】複数枚の基板ＷＦ１〜ＷＦｒのそれぞれは、縦導体３１と、接続導体４とを有している。複数枚の基板ＷＦ１〜ＷＦｒのうち、隣接する基板ＷＦ１、ＷＦ２は、一方の基板ＷＦ２の接続導体（縦導体）３１が、他方の基板ＷＦ１の接続導体４と、接合膜５によって接合されている。接合膜５は、第１金属または合金成分と、それよりも融点の高い第２金属または合金成分とを含み、凝固後の溶融温度が第１金属または合金成分の融点よりも高くなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス及びその製造方法に関する。
【背景技術】
【０００２】
各種スケールの集積回路、各種半導体素子もしくはそれらのチップ等の電子デバイスにおいて、三次元システム・パッケージ（３D-SiP)などの三次元構造体を実現する手法として、回路基板に多数の貫通電極を設けておき、それらの回路基板を積層するTSV（Through-Silicon-Via)技術が提案されている。ＴＳＶ技術を適用して三次元構造の電子デバイスを実現すれば、大量の機能を小さな占有面積の中に詰め込めるようになる。加えて、素子同士において重要な電気経路が劇的に短くできるために、処理の高速化が導かれる。特許文献１には、ＴＳＶ技術に不可欠な貫通電極形成技術が開示されている。
【０００３】
ＴＳＶ技術を用いて三次元構造の電子デバイスを実現するには、溶融金属充填法により、微細な貫通孔内に溶融金属を充填して貫通電極を形成した複数枚のウエハ又はチップを、貫通電極を位置合せした上で、順次に接合しなければならない。接合材としては、電気的特性の向上や、貫通電極との接合性などの観点から、金属接合材が用いられる。この金属接合材料を溶融させた後、凝固させることによって、回路基板を接合する。
【０００４】
しかし、既に、機能素子部要素が形成されている半導体チップ又はウエハを接合する場合、金属接合材の溶融・接合過程で、機能素子部要素が熱的なダメージを受けることがある。溶融熱による機能素子部要素の劣化を回避するという観点からは、融点の低い金属接合材料を用いればよいが、そうすると、今度は、電子デバイスとしての耐熱性が低くなってしまう。同様の問題は、貫通孔内に溶融金属を充填して貫通電極を形成する場合も生じる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４２７８００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を達成するため、本発明に係る電子デバイスは、積層される複数枚の基板のうち、隣接する基板は、それぞれに備えられた接続導体が、接合膜によって互いに接合されており、前記接合膜は、第１金属または合金成分と、融点が前記第１金属または合金成分よりも高い第２金属または合金成分とを含み、溶融温度が前記第１金属または合金成分の融点よりも高くなっている。
【０００８】
上述したように、本発明では、隣接する基板のうち、一方の基板の接続導体と、他方の基板の接続導体とを接合する接合膜が、第１金属または合金成分と第２金属または合金成分とを含むから、接合時には、接合膜の微小膜厚に起因して生じる微細サイズ効果により、第１金属または合金成分の融点に近い温度で、第２金属または合金成分を溶融させることができる。その際、第１金属または合金成分の低融点金属は、接続導体と反応して金属間化合物を形成して消費されるため、接合後は融点を大幅に上昇させることができる。
【０００９】
しかも、接合膜は、凝固後の溶融温度が、第１金属または合金成分と第２金属または合金成分とが反応して、第２金属または合金成分の持つ融点に近い温度、即ち、少なくとも第１金属または合金成分の融点よりも高い温度に上昇する。
【００１０】
したがって、本発明によれば、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイスを実現することができる。
【００１１】
本発明は、更に、上述した電子デバイスの製造方法についても開示する。
【００１２】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る電子デバイスの構造を概略的に示す断面図である。
【図２】図１に示した電子デバイスの一部を拡大して示す断面図である。
【図３】図１に示した電子デバイスの製造工程を示す図である。
【図４】図１に示した電子デバイスの別の製造工程を示す図である。
【図５】図３、図４に示した工程の後の工程を示す図である。
【図６】本発明の実施例に係わる接合部を示す図である。
【図７】図６に示した接合部状態を拡大して示す断面図である。
【図８】図７のＡ部の拡大図（Ａ）と、接合部の指定された部分における組成分析データ（Ｂ１）〜（Ｂ３）を示す図である。
【図９】本発明の実施例に係わる接合部の耐熱性を示す断面図である。
【発明を実施するための最良の形態】
【００１４】
図１及びその一部を拡大して示す図２に図示された電子デバイスは、複数枚ｒ（ｒは２以上の自然数）の基板ＷＦ１〜ＷＦｒを積層して接合した三次元構造を有する。これら図には、簡単な構成の基板が示されているのみであるが、実際には、実現されるべき電子デバイスの種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。
【００１５】
基板ＷＦ１〜ＷＦｒは、各種半導体基板、誘電体基板、絶縁基板もしくは磁性基板またはそれらの複合基板などで構成される。実施例の基板ＷＦ１〜ＷＦｒは、シリコンウエハであり、シリコン層でなる支持層１の一面側に、機能層２を積層した構造となっている。機能層２は、ＣＭＯＳ等の半導体回路素子等でなる機能素子部６を有する。
【００１６】
基板ＷＦ１〜ＷＦｒのそれぞれは、複数の縦導体（接続導体）３１と、接続導体４とを有する。縦導体３１は、基板面に対して整列して分布されている。これらの縦導体３１は、基板ＷＦ１〜ＷＦｒを貫通する貫通孔内に充填された貫通電極であってもよいし、底部が閉じられている盲孔内に充填された電極であってもよい。実施の形態に示す縦導体３１は、支持層１を貫通する貫通電極であって、機能素子部６のそれぞれ毎に備えられ、一端が機能素子部６に接続され、機能素子部６に対する接続配線として機能する。
【００１７】
図示の縦導体３１は、下地膜３２、絶縁膜３３、接続電極膜３４などを含んでいる。もっとも、このような構造に限定する趣旨ではない。絶縁膜３３は、微細空間（孔）の内壁面に付着されており、この絶縁膜３３の内面に下地膜３２が付着されている。下地膜３２は、例えばＣｕのスパッタ膜で構成されるもので、縦導体３１の密着強度を向上させる働きを有する。接続電極膜３４は、絶縁膜３３のない底部に配置され、下地膜３２と機能素子部６とを接続する。
【００１８】
縦導体３１は、下地膜３２によって囲まれた微細空間を満たしている。縦導体３１は、メッキ法、溶融金属充填法又は導電ペースト充填法など、公知技術の適用によって形成することができる。縦導体３１を組成する材料は、形成方法によって異なる。メッキ法の場合には、主にＣｕメッキ膜が用いられ、溶融金属充填法の場合には、Ｇａ、Ｓｂ、Ａｇ、Ｃｕ、Ｇｅの群から選択された少なくとも一種と、Ｓｎ、Ｉｎ、Ｂｉ、Ｓｂ又はＧａの群から選択された少なくても１種とを含むことができる。
【００１９】
縦導体３１及び機能素子部６は、基板面に想定されるＸＹ平面でみて、Ｘ方向及びＹ方向に所定の配置ピッチＬｘ、Ｌｙをもって、例えば、マトリクス状に整列して配置される。縦導体３１のディメンションは、一例として例示すると、配置ピッチＬｘ、Ｌｙ、が４〜１００μｍの範囲、最小部の径が０．５〜２５μｍの範囲である。もっとも、配置ピッチＬｘ、Ｌｙは、一定寸法である必要はない。
【００２０】
縦導体３１を形成するには、何れの方法をとるにせよ、その前に縦孔（貫通ビア）を形成する必要がある。縦孔（貫通ビア）は、ドライエッチィングＣＶＤ法、レーザ穿孔法など、公知の技術によって形成することができる。縦孔（貫通ビア）の形成タイミングとしては、機能素子部６を形成する前に縦孔（貫通ビア）を形成するビア・ファーストと称される手法と、機能素子部６を形成した後に縦孔（貫通ビア）を形成するビア・ラストと称される手法があり、何れの手法を適用してもよい。
【００２１】
接続導体４は、機能層２の一面に露出する機能素子部６の一面上に付着されている。図示の接続導体４は、第１電極膜４１、第２電極膜４２及び第３電極膜４３を含んでいる。第１電極膜４１は、機能素子部６の引出電極となる部分であり、機能素子部６及び機能層２の表面を連続して覆うパターンを有している。第２電極膜４２は、機能素子部６の上にあって、第１電極膜４１の表面に付着されている。
【００２２】
第３電極膜４３は、第２電極膜２及び第１電極膜４１の上に付着されている。第３電極膜４３は、貴金属膜で構成されており、フラックス・レスで接合するための酸化防止膜として機能する。第３電極膜４３を構成する貴金属膜は、好ましくは、Ａｇ、Ａｕ、Ｐｄ及びＰｔの群から選択された少なくとも一種を含む。更に、前記貴金属膜は、膜厚が１００ｎｍ以下であることが好ましい。この範囲であれば、全体膜厚に対する膜厚増加を抑えつつ、本来の酸化防止機能を発揮させることができる。
【００２３】
次に、本発明の特徴部分となる接合構造について説明する。図１及び図２を参照すると明らかなように、複数枚の基板ＷＦ１〜ＷＦｒのうち、隣接する基板、例えば、基板ＷＦ１及び基板ＷＦ２は、一方の基板ＷＦ２の縦導体３１が、他方の基板ＷＦ１の接続導体４と、接合膜５によって接合されている。接合膜５は、第１金属または合金成分と、この第１金属または合金成分よりは融点の高い第２金属または合金成分とを含んでいて、溶融温度が第１金属または合金成分の融点よりも高くなっている。
【００２４】
上述した接合膜５の構成によれば、接合のための熱処理時には、接合膜５の微細膜厚に起因して生じる微細サイズ効果により、第１金属または合金成分の融点に近い温度で、第２金属または合金成分を溶融させることができる。勿論、このとき、第１金属または合金成分も溶融する。この際、第１金属または合金成分の低融点金属は接続導体４と反応して、金属間化合物を形成して消費され、接合後は融点が大幅に上昇する。
【００２５】
しかも、接合膜５は、凝固後の溶融温度が、主として、第２金属または合金成分の融点によって支配されるから、凝固後の完成品である電子デバイスでは、接合膜５の溶融温度が、第２金属または合金成分の持つ融点に近い温度、即ち、少なくとも、第１金属または合金成分の融点よりも高い温度にある。
【００２６】
したがって、本発明によれば、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイスを実現することができる。
【００２７】
第１金属または合金成分は、好ましくは、Ｓｎ、Ｉｎ、Ｂｉ、Ｓｂ又はＧａの群から選択された少なくても１種を含む。また、第２金属または合金成分は、好ましくは、Ｃｒ、Ｃｕ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、及び、Ｎｉ−Ｂ合金の群から選択された少なくても１種を含む。
【００２８】
本発明に係る電子デバイスは、代表的には、三次元システムインパッケージ（３D-SiP)としての形態をとる。具体的には、システムＬＳＩ、メモリＬＳＩ、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。
【００２９】
更に具体的には、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ ＦＥＴ、ＣＭＯＳ ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００３０】
本発明に係る電子デバイスの製造方法に当たっては、図３に示すように、隣接する基板ＷＦ１、ＷＦ２のうち、基板ＷＦ１の接続導体４の上に、第１金属または合金成分と、それより高融点の第２金属または合金成分とを含む接合膜５を形成するか、又は、図４に示すように、基板ＷＦ２の縦導体３１の端面上に、第１金属または合金成分と、第２金属または合金成分とを含む接合膜５を形成する。
【００３１】
もちろん両方に接合膜５を形成してもよい。第１金属または合金成分及び第２金属または合金成分は、上述した金属材料でなる。接合膜５は、フィルム転写法、印刷、スパッタ、電子ビーム蒸着など、これまで知られている膜形成技術を適用して形成することができる。
【００３２】
次に、図５に図示するように、基板ＷＦ１と基板ＷＦ２とを、位置合せして互いに重ねあわせる。これにより、基板ＷＦ２に備えられた縦導体３１の一端と、基板ＷＦ１の接続導体４との間に接合膜５が介在することになる。この接合膜形成工程及び位置合せ積層工程を、必要な積層数だけ、繰り返し実行する。
【００３３】
次に、熱処理して、接合膜５に含まれる第１金属または合金成分及び第２金属または合金成分を溶融させる。溶融に当たっては、既に凝固している縦導体３１が、再溶融しないような熱処理を行うものとする。この後、自然冷却又は強制冷却により、接合膜を凝固させる。これにより、図１及び図２に示した電子デバイスが得られる。
【００３４】
上述した熱処理工程において、接合膜５には、膜厚の微細サイズ効果による融点低下効果が得られるから、第２金属または合金成分を、その融点よりも低温で、第１金属または合金成分と共に溶融させ、機能素子部６などに対する熱的ダメージを回避することができる。
【００３５】
接合膜５は、凝固後は、溶融温度が、ほぼ、第２金属または合金成分の融点まで上昇する。したがって、高い耐熱性を有する電子デバイスが得られる。以下に、具体的に実施した例について説明する。
[実施例]
本発明を実施するための最も良い形態に係る電子回路の実施例について以下に説明する。
【００３６】
図２は、電子回路の接合部の構成例を示す断面図である。本実施例１の電子回路の接合部を、以下の様に形成した。
【００３７】
まず接合膜５は、直径約３０μm、厚さ約３μmのＣｕからなる接続導体４を有するシリコンウエハＷＦ１を用意し、接続導体４上にあらかじめ約１４０℃の融点を持つSn-Bi系合金膜を厚さ約３μmとＡｇ膜を厚さ約５nmとからなる接合膜５を電子ビーム蒸着で形成した。
【００３８】
また、縦導体は、シリコンウエハＷＦ２に直径約３０μm、深さ約７０μmの非貫通の穴を形成し、さらにその上にSiO2の絶縁膜３３、Ｃｒ/Ｃｕの下地膜３２を形成した後、真空中で、２５０℃以上の融点を持つBi-Sn-Cu系合金を溶融して、穴に充填して形成した。ＷＦ１縦導体にも同じ材料系を同様に形成した。そして、シリコンウエハＷＦ１とシリコンウエハＷＦ２とを対向させ、位置合せを行った後、約１MPa・１８０℃で加圧・加熱し、約２分間保持することで接合を行った。
【００３９】
多数接合した後、接合部の断面をイオンビーム加工により露出させるために、剥離し、代表的な接合部について、断面観察と元素分析を行った。図６、図７は、剥離後の接続導体４側の接合破面を示しており、良好な接合が行われていることを確認できた。
【００４０】
この接合部について、図７のＡ部（図２のＡ部）に相当する接合界面を拡大して分析を行ったのが、図８で、接合膜５の低融点金属であるＳｎがほとんど消失し、接続導体４のCuと反応して金属間化合物を形成していることが確認された。また、図９（Ａ）に示された接合部のＢ部（図２のＢ部）に相当する接合界面を拡大して分析と耐熱性を調べたのが図９（Ｂ１）〜（Ｂ３）である。
【００４１】
図９（Ｂ１）〜（Ｂ３）の結果から解るように、接合部は２５０℃で溶融せず（図９の（Ｂ２）参照）、２７０℃で溶融した（図９の（Ｂ３）参照）ことから、縦導体の２５０℃以上の融点を持つことが確認できた。このようにして、低温接合後、高融点の接合を実現でき、三次元システムインパッケージ（３D-SiP)などの３次元デバイスで求められている温度階層接続を容易に行うことが可能になることを明らかにした。
【００４２】
なお、図８（Ｂ１）〜（Ｂ３）の組成分析で検出されたWは、イオンビーム加工を行うための保護膜で、本発明には何ら関係しない元素である。
【００４３】
さらに、上記の結果を発展させることで、接合膜５は、第１金属または合金が表面に形成された金属ボール、例えばＣｕやＮｉボールを用いても、同様な効果が得られることは言うまでもない。これを組合せれば、ウエハ間のスペースを確保する方法としても有効である。
【００４４】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【００４５】
１ 支持層
２ 機能層
３１ 縦導体
４ 接続導体
５ 接合膜
【技術分野】
【０００１】
本発明は、電子デバイス及びその製造方法に関する。
【背景技術】
【０００２】
各種スケールの集積回路、各種半導体素子もしくはそれらのチップ等の電子デバイスにおいて、三次元システム・パッケージ（３D-SiP)などの三次元構造体を実現する手法として、回路基板に多数の貫通電極を設けておき、それらの回路基板を積層するTSV（Through-Silicon-Via)技術が提案されている。ＴＳＶ技術を適用して三次元構造の電子デバイスを実現すれば、大量の機能を小さな占有面積の中に詰め込めるようになる。加えて、素子同士において重要な電気経路が劇的に短くできるために、処理の高速化が導かれる。特許文献１には、ＴＳＶ技術に不可欠な貫通電極形成技術が開示されている。
【０００３】
ＴＳＶ技術を用いて三次元構造の電子デバイスを実現するには、溶融金属充填法により、微細な貫通孔内に溶融金属を充填して貫通電極を形成した複数枚のウエハ又はチップを、貫通電極を位置合せした上で、順次に接合しなければならない。接合材としては、電気的特性の向上や、貫通電極との接合性などの観点から、金属接合材が用いられる。この金属接合材料を溶融させた後、凝固させることによって、回路基板を接合する。
【０００４】
しかし、既に、機能素子部要素が形成されている半導体チップ又はウエハを接合する場合、金属接合材の溶融・接合過程で、機能素子部要素が熱的なダメージを受けることがある。溶融熱による機能素子部要素の劣化を回避するという観点からは、融点の低い金属接合材料を用いればよいが、そうすると、今度は、電子デバイスとしての耐熱性が低くなってしまう。同様の問題は、貫通孔内に溶融金属を充填して貫通電極を形成する場合も生じる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４２７８００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を達成するため、本発明に係る電子デバイスは、積層される複数枚の基板のうち、隣接する基板は、それぞれに備えられた接続導体が、接合膜によって互いに接合されており、前記接合膜は、第１金属または合金成分と、融点が前記第１金属または合金成分よりも高い第２金属または合金成分とを含み、溶融温度が前記第１金属または合金成分の融点よりも高くなっている。
【０００８】
上述したように、本発明では、隣接する基板のうち、一方の基板の接続導体と、他方の基板の接続導体とを接合する接合膜が、第１金属または合金成分と第２金属または合金成分とを含むから、接合時には、接合膜の微小膜厚に起因して生じる微細サイズ効果により、第１金属または合金成分の融点に近い温度で、第２金属または合金成分を溶融させることができる。その際、第１金属または合金成分の低融点金属は、接続導体と反応して金属間化合物を形成して消費されるため、接合後は融点を大幅に上昇させることができる。
【０００９】
しかも、接合膜は、凝固後の溶融温度が、第１金属または合金成分と第２金属または合金成分とが反応して、第２金属または合金成分の持つ融点に近い温度、即ち、少なくとも第１金属または合金成分の融点よりも高い温度に上昇する。
【００１０】
したがって、本発明によれば、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイスを実現することができる。
【００１１】
本発明は、更に、上述した電子デバイスの製造方法についても開示する。
【００１２】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る電子デバイスの構造を概略的に示す断面図である。
【図２】図１に示した電子デバイスの一部を拡大して示す断面図である。
【図３】図１に示した電子デバイスの製造工程を示す図である。
【図４】図１に示した電子デバイスの別の製造工程を示す図である。
【図５】図３、図４に示した工程の後の工程を示す図である。
【図６】本発明の実施例に係わる接合部を示す図である。
【図７】図６に示した接合部状態を拡大して示す断面図である。
【図８】図７のＡ部の拡大図（Ａ）と、接合部の指定された部分における組成分析データ（Ｂ１）〜（Ｂ３）を示す図である。
【図９】本発明の実施例に係わる接合部の耐熱性を示す断面図である。
【発明を実施するための最良の形態】
【００１４】
図１及びその一部を拡大して示す図２に図示された電子デバイスは、複数枚ｒ（ｒは２以上の自然数）の基板ＷＦ１〜ＷＦｒを積層して接合した三次元構造を有する。これら図には、簡単な構成の基板が示されているのみであるが、実際には、実現されるべき電子デバイスの種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。
【００１５】
基板ＷＦ１〜ＷＦｒは、各種半導体基板、誘電体基板、絶縁基板もしくは磁性基板またはそれらの複合基板などで構成される。実施例の基板ＷＦ１〜ＷＦｒは、シリコンウエハであり、シリコン層でなる支持層１の一面側に、機能層２を積層した構造となっている。機能層２は、ＣＭＯＳ等の半導体回路素子等でなる機能素子部６を有する。
【００１６】
基板ＷＦ１〜ＷＦｒのそれぞれは、複数の縦導体（接続導体）３１と、接続導体４とを有する。縦導体３１は、基板面に対して整列して分布されている。これらの縦導体３１は、基板ＷＦ１〜ＷＦｒを貫通する貫通孔内に充填された貫通電極であってもよいし、底部が閉じられている盲孔内に充填された電極であってもよい。実施の形態に示す縦導体３１は、支持層１を貫通する貫通電極であって、機能素子部６のそれぞれ毎に備えられ、一端が機能素子部６に接続され、機能素子部６に対する接続配線として機能する。
【００１７】
図示の縦導体３１は、下地膜３２、絶縁膜３３、接続電極膜３４などを含んでいる。もっとも、このような構造に限定する趣旨ではない。絶縁膜３３は、微細空間（孔）の内壁面に付着されており、この絶縁膜３３の内面に下地膜３２が付着されている。下地膜３２は、例えばＣｕのスパッタ膜で構成されるもので、縦導体３１の密着強度を向上させる働きを有する。接続電極膜３４は、絶縁膜３３のない底部に配置され、下地膜３２と機能素子部６とを接続する。
【００１８】
縦導体３１は、下地膜３２によって囲まれた微細空間を満たしている。縦導体３１は、メッキ法、溶融金属充填法又は導電ペースト充填法など、公知技術の適用によって形成することができる。縦導体３１を組成する材料は、形成方法によって異なる。メッキ法の場合には、主にＣｕメッキ膜が用いられ、溶融金属充填法の場合には、Ｇａ、Ｓｂ、Ａｇ、Ｃｕ、Ｇｅの群から選択された少なくとも一種と、Ｓｎ、Ｉｎ、Ｂｉ、Ｓｂ又はＧａの群から選択された少なくても１種とを含むことができる。
【００１９】
縦導体３１及び機能素子部６は、基板面に想定されるＸＹ平面でみて、Ｘ方向及びＹ方向に所定の配置ピッチＬｘ、Ｌｙをもって、例えば、マトリクス状に整列して配置される。縦導体３１のディメンションは、一例として例示すると、配置ピッチＬｘ、Ｌｙ、が４〜１００μｍの範囲、最小部の径が０．５〜２５μｍの範囲である。もっとも、配置ピッチＬｘ、Ｌｙは、一定寸法である必要はない。
【００２０】
縦導体３１を形成するには、何れの方法をとるにせよ、その前に縦孔（貫通ビア）を形成する必要がある。縦孔（貫通ビア）は、ドライエッチィングＣＶＤ法、レーザ穿孔法など、公知の技術によって形成することができる。縦孔（貫通ビア）の形成タイミングとしては、機能素子部６を形成する前に縦孔（貫通ビア）を形成するビア・ファーストと称される手法と、機能素子部６を形成した後に縦孔（貫通ビア）を形成するビア・ラストと称される手法があり、何れの手法を適用してもよい。
【００２１】
接続導体４は、機能層２の一面に露出する機能素子部６の一面上に付着されている。図示の接続導体４は、第１電極膜４１、第２電極膜４２及び第３電極膜４３を含んでいる。第１電極膜４１は、機能素子部６の引出電極となる部分であり、機能素子部６及び機能層２の表面を連続して覆うパターンを有している。第２電極膜４２は、機能素子部６の上にあって、第１電極膜４１の表面に付着されている。
【００２２】
第３電極膜４３は、第２電極膜２及び第１電極膜４１の上に付着されている。第３電極膜４３は、貴金属膜で構成されており、フラックス・レスで接合するための酸化防止膜として機能する。第３電極膜４３を構成する貴金属膜は、好ましくは、Ａｇ、Ａｕ、Ｐｄ及びＰｔの群から選択された少なくとも一種を含む。更に、前記貴金属膜は、膜厚が１００ｎｍ以下であることが好ましい。この範囲であれば、全体膜厚に対する膜厚増加を抑えつつ、本来の酸化防止機能を発揮させることができる。
【００２３】
次に、本発明の特徴部分となる接合構造について説明する。図１及び図２を参照すると明らかなように、複数枚の基板ＷＦ１〜ＷＦｒのうち、隣接する基板、例えば、基板ＷＦ１及び基板ＷＦ２は、一方の基板ＷＦ２の縦導体３１が、他方の基板ＷＦ１の接続導体４と、接合膜５によって接合されている。接合膜５は、第１金属または合金成分と、この第１金属または合金成分よりは融点の高い第２金属または合金成分とを含んでいて、溶融温度が第１金属または合金成分の融点よりも高くなっている。
【００２４】
上述した接合膜５の構成によれば、接合のための熱処理時には、接合膜５の微細膜厚に起因して生じる微細サイズ効果により、第１金属または合金成分の融点に近い温度で、第２金属または合金成分を溶融させることができる。勿論、このとき、第１金属または合金成分も溶融する。この際、第１金属または合金成分の低融点金属は接続導体４と反応して、金属間化合物を形成して消費され、接合後は融点が大幅に上昇する。
【００２５】
しかも、接合膜５は、凝固後の溶融温度が、主として、第２金属または合金成分の融点によって支配されるから、凝固後の完成品である電子デバイスでは、接合膜５の溶融温度が、第２金属または合金成分の持つ融点に近い温度、即ち、少なくとも、第１金属または合金成分の融点よりも高い温度にある。
【００２６】
したがって、本発明によれば、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイスを実現することができる。
【００２７】
第１金属または合金成分は、好ましくは、Ｓｎ、Ｉｎ、Ｂｉ、Ｓｂ又はＧａの群から選択された少なくても１種を含む。また、第２金属または合金成分は、好ましくは、Ｃｒ、Ｃｕ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、及び、Ｎｉ−Ｂ合金の群から選択された少なくても１種を含む。
【００２８】
本発明に係る電子デバイスは、代表的には、三次元システムインパッケージ（３D-SiP)としての形態をとる。具体的には、システムＬＳＩ、メモリＬＳＩ、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。
【００２９】
更に具体的には、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ ＦＥＴ、ＣＭＯＳ ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００３０】
本発明に係る電子デバイスの製造方法に当たっては、図３に示すように、隣接する基板ＷＦ１、ＷＦ２のうち、基板ＷＦ１の接続導体４の上に、第１金属または合金成分と、それより高融点の第２金属または合金成分とを含む接合膜５を形成するか、又は、図４に示すように、基板ＷＦ２の縦導体３１の端面上に、第１金属または合金成分と、第２金属または合金成分とを含む接合膜５を形成する。
【００３１】
もちろん両方に接合膜５を形成してもよい。第１金属または合金成分及び第２金属または合金成分は、上述した金属材料でなる。接合膜５は、フィルム転写法、印刷、スパッタ、電子ビーム蒸着など、これまで知られている膜形成技術を適用して形成することができる。
【００３２】
次に、図５に図示するように、基板ＷＦ１と基板ＷＦ２とを、位置合せして互いに重ねあわせる。これにより、基板ＷＦ２に備えられた縦導体３１の一端と、基板ＷＦ１の接続導体４との間に接合膜５が介在することになる。この接合膜形成工程及び位置合せ積層工程を、必要な積層数だけ、繰り返し実行する。
【００３３】
次に、熱処理して、接合膜５に含まれる第１金属または合金成分及び第２金属または合金成分を溶融させる。溶融に当たっては、既に凝固している縦導体３１が、再溶融しないような熱処理を行うものとする。この後、自然冷却又は強制冷却により、接合膜を凝固させる。これにより、図１及び図２に示した電子デバイスが得られる。
【００３４】
上述した熱処理工程において、接合膜５には、膜厚の微細サイズ効果による融点低下効果が得られるから、第２金属または合金成分を、その融点よりも低温で、第１金属または合金成分と共に溶融させ、機能素子部６などに対する熱的ダメージを回避することができる。
【００３５】
接合膜５は、凝固後は、溶融温度が、ほぼ、第２金属または合金成分の融点まで上昇する。したがって、高い耐熱性を有する電子デバイスが得られる。以下に、具体的に実施した例について説明する。
[実施例]
本発明を実施するための最も良い形態に係る電子回路の実施例について以下に説明する。
【００３６】
図２は、電子回路の接合部の構成例を示す断面図である。本実施例１の電子回路の接合部を、以下の様に形成した。
【００３７】
まず接合膜５は、直径約３０μm、厚さ約３μmのＣｕからなる接続導体４を有するシリコンウエハＷＦ１を用意し、接続導体４上にあらかじめ約１４０℃の融点を持つSn-Bi系合金膜を厚さ約３μmとＡｇ膜を厚さ約５nmとからなる接合膜５を電子ビーム蒸着で形成した。
【００３８】
また、縦導体は、シリコンウエハＷＦ２に直径約３０μm、深さ約７０μmの非貫通の穴を形成し、さらにその上にSiO2の絶縁膜３３、Ｃｒ/Ｃｕの下地膜３２を形成した後、真空中で、２５０℃以上の融点を持つBi-Sn-Cu系合金を溶融して、穴に充填して形成した。ＷＦ１縦導体にも同じ材料系を同様に形成した。そして、シリコンウエハＷＦ１とシリコンウエハＷＦ２とを対向させ、位置合せを行った後、約１MPa・１８０℃で加圧・加熱し、約２分間保持することで接合を行った。
【００３９】
多数接合した後、接合部の断面をイオンビーム加工により露出させるために、剥離し、代表的な接合部について、断面観察と元素分析を行った。図６、図７は、剥離後の接続導体４側の接合破面を示しており、良好な接合が行われていることを確認できた。
【００４０】
この接合部について、図７のＡ部（図２のＡ部）に相当する接合界面を拡大して分析を行ったのが、図８で、接合膜５の低融点金属であるＳｎがほとんど消失し、接続導体４のCuと反応して金属間化合物を形成していることが確認された。また、図９（Ａ）に示された接合部のＢ部（図２のＢ部）に相当する接合界面を拡大して分析と耐熱性を調べたのが図９（Ｂ１）〜（Ｂ３）である。
【００４１】
図９（Ｂ１）〜（Ｂ３）の結果から解るように、接合部は２５０℃で溶融せず（図９の（Ｂ２）参照）、２７０℃で溶融した（図９の（Ｂ３）参照）ことから、縦導体の２５０℃以上の融点を持つことが確認できた。このようにして、低温接合後、高融点の接合を実現でき、三次元システムインパッケージ（３D-SiP)などの３次元デバイスで求められている温度階層接続を容易に行うことが可能になることを明らかにした。
【００４２】
なお、図８（Ｂ１）〜（Ｂ３）の組成分析で検出されたWは、イオンビーム加工を行うための保護膜で、本発明には何ら関係しない元素である。
【００４３】
さらに、上記の結果を発展させることで、接合膜５は、第１金属または合金が表面に形成された金属ボール、例えばＣｕやＮｉボールを用いても、同様な効果が得られることは言うまでもない。これを組合せれば、ウエハ間のスペースを確保する方法としても有効である。
【００４４】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【００４５】
１ 支持層
２ 機能層
３１ 縦導体
４ 接続導体
５ 接合膜
【特許請求の範囲】
【請求項１】
複数枚の基板を積層した電子デバイスであって、
前記複数枚の基板のうち、隣接する基板は、それぞれの接続導体が、接合膜によって互いに接合されており、
前記接合膜は、第１金属または合金成分と、融点が前記第１金属または合金成分よりも高い第２金属または合金成分とを含み、溶融温度が前記第１金属または合金成分の融点よりも高くなっている、
電子デバイス。
【請求項２】
請求項１に記載された電子デバイスであって、
前記複数枚の基板のそれぞれは、縦導体と、接続導体とを有しており、
前記複数枚の基板のうち、隣接する基板は、一方の基板の縦導体が、他方の基板の前記接続導体と前記接合膜によって接合されている、
電子デバイス。
【請求項３】
請求項１又は２に記載された電子デバイスであって、前記接合膜は、前記第２金属または合金をコアとして、前記第２金属または合金の周りに前記第１金属または合金成分を付与して接合されている、電子デバイス。
【請求項４】
請求項１乃至３に記載された電子デバイスであって、前記第１金属または合金成分は、Ｓｎ、Ｉｎ、Ｂｉ、Ｇａ又はＳｂの群から選択された少なくても１種を含む、電子デバイス。
【請求項５】
請求項１乃至４の何れかに記載された電子デバイスであって、前記第２金属または合金成分は、Ｃｒ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、Ｎｉ−Ｂ合金の群から選択された少なくても１種を含む、電子デバイス。
【請求項６】
請求項１乃至５の何れかに記載された電子デバイスであって、前記縦導体は、Ｇａ、Ｓｂ、Ａｇ、Ｃｕ、Ｇｅの群から選択された少なくとも一種と、Ｓｎ、Ｉｎ又はＢｉの群から選択された少なくても１種とを含むを含む、電子デバイス。
【請求項７】
請求項１乃至６の何れかに記載された電子デバイスであって、前記接合膜と前記接続導体との間に、貴金属膜が介在する、電子デバイス。
【請求項８】
請求項７に記載された電子デバイスであって、前記貴金属膜は、Ａｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択された少なくとも一種を含む、電子デバイス。
【請求項９】
請求項７又は８に記載された電子デバイスであって、前記貴金属膜は、膜厚が１００ｎｍ以下である、電子デバイス。
【請求項１０】
請求項１乃至９の何れかに記載された電子デバイスであって、三次元システム・パッケージ（３D-SiP)である、電子デバイス。
【請求項１１】
請求項１乃至１０の何れかに記載された電子デバイスであって、システムＬＳＩ、メモリＬＳＩ、イメージセンサ、又はMEMSの何れかである、電子デバイス。
【請求項１２】
請求項１乃至１１の何れかに記載された電子デバイスを製造する方法であって、
隣接する基板の接続導体の間に、前記第１金属または合金成分と、前記第１金属または合金成分よりも融点の高い前記第２金属または合金成分とを含む接合材を供給し、
次に、熱処理して前記接合材を溶融させる、工程を含む、
製造方法。
【請求項１】
複数枚の基板を積層した電子デバイスであって、
前記複数枚の基板のうち、隣接する基板は、それぞれの接続導体が、接合膜によって互いに接合されており、
前記接合膜は、第１金属または合金成分と、融点が前記第１金属または合金成分よりも高い第２金属または合金成分とを含み、溶融温度が前記第１金属または合金成分の融点よりも高くなっている、
電子デバイス。
【請求項２】
請求項１に記載された電子デバイスであって、
前記複数枚の基板のそれぞれは、縦導体と、接続導体とを有しており、
前記複数枚の基板のうち、隣接する基板は、一方の基板の縦導体が、他方の基板の前記接続導体と前記接合膜によって接合されている、
電子デバイス。
【請求項３】
請求項１又は２に記載された電子デバイスであって、前記接合膜は、前記第２金属または合金をコアとして、前記第２金属または合金の周りに前記第１金属または合金成分を付与して接合されている、電子デバイス。
【請求項４】
請求項１乃至３に記載された電子デバイスであって、前記第１金属または合金成分は、Ｓｎ、Ｉｎ、Ｂｉ、Ｇａ又はＳｂの群から選択された少なくても１種を含む、電子デバイス。
【請求項５】
請求項１乃至４の何れかに記載された電子デバイスであって、前記第２金属または合金成分は、Ｃｒ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、Ｎｉ−Ｂ合金の群から選択された少なくても１種を含む、電子デバイス。
【請求項６】
請求項１乃至５の何れかに記載された電子デバイスであって、前記縦導体は、Ｇａ、Ｓｂ、Ａｇ、Ｃｕ、Ｇｅの群から選択された少なくとも一種と、Ｓｎ、Ｉｎ又はＢｉの群から選択された少なくても１種とを含むを含む、電子デバイス。
【請求項７】
請求項１乃至６の何れかに記載された電子デバイスであって、前記接合膜と前記接続導体との間に、貴金属膜が介在する、電子デバイス。
【請求項８】
請求項７に記載された電子デバイスであって、前記貴金属膜は、Ａｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択された少なくとも一種を含む、電子デバイス。
【請求項９】
請求項７又は８に記載された電子デバイスであって、前記貴金属膜は、膜厚が１００ｎｍ以下である、電子デバイス。
【請求項１０】
請求項１乃至９の何れかに記載された電子デバイスであって、三次元システム・パッケージ（３D-SiP)である、電子デバイス。
【請求項１１】
請求項１乃至１０の何れかに記載された電子デバイスであって、システムＬＳＩ、メモリＬＳＩ、イメージセンサ、又はMEMSの何れかである、電子デバイス。
【請求項１２】
請求項１乃至１１の何れかに記載された電子デバイスを製造する方法であって、
隣接する基板の接続導体の間に、前記第１金属または合金成分と、前記第１金属または合金成分よりも融点の高い前記第２金属または合金成分とを含む接合材を供給し、
次に、熱処理して前記接合材を溶融させる、工程を含む、
製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１６６０６６（Ｐ２０１１−１６６０６６Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−３０１２４（Ｐ２０１０−３０１２４）
【出願日】平成２２年２月１５日（２０１０．２．１５）
【特許番号】特許第４６３７９６６号（Ｐ４６３７９６６）
【特許公報発行日】平成２３年２月２３日（２０１１．２．２３）
【出願人】（５０４０３４５８５）有限会社ナプラ (55)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月１５日（２０１０．２．１５）
【特許番号】特許第４６３７９６６号（Ｐ４６３７９６６）
【特許公報発行日】平成２３年２月２３日（２０１１．２．２３）
【出願人】（５０４０３４５８５）有限会社ナプラ (55)
【Ｆターム（参考）】
[ Back to top ]