電子装置および電子装置の製造方法
【課題】接続信頼性の高く、かつ、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供する。
【解決手段】主面に電極が形成された電子素子１１と、一方の面は配線パターン１２ａが形成され、他方の面はパッド電極１６を含んでいるインターポーザ基板１２と、一方の面にパッド電極１９を含んでいるマザー基板１８とを含み、電子素子１１の電極と配線パターン１２ａとが、第１のバンプ１３を介して電気的に接続されて接続部が形成されることで、電子素子１１がインターポーザ基板１２上に対面した状態で実装され、接続部が、封止樹脂１４で封止され、パッド電極１６およびパッド電極１９とが、第２のバンプ１７を介して電気的に接続されて接続部が形成されることで、インターポーザ基板１２がマザー基板１８上に実装され、電子素子１１とインターポーザ基板１２との接続領域が、パッド電極１６のピッチ間に配置されていることを特徴とする。
【解決手段】主面に電極が形成された電子素子１１と、一方の面は配線パターン１２ａが形成され、他方の面はパッド電極１６を含んでいるインターポーザ基板１２と、一方の面にパッド電極１９を含んでいるマザー基板１８とを含み、電子素子１１の電極と配線パターン１２ａとが、第１のバンプ１３を介して電気的に接続されて接続部が形成されることで、電子素子１１がインターポーザ基板１２上に対面した状態で実装され、接続部が、封止樹脂１４で封止され、パッド電極１６およびパッド電極１９とが、第２のバンプ１７を介して電気的に接続されて接続部が形成されることで、インターポーザ基板１２がマザー基板１８上に実装され、電子素子１１とインターポーザ基板１２との接続領域が、パッド電極１６のピッチ間に配置されていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置および電子装置の製造方法に関する。
【背景技術】
【０００２】
電子装置の小型化および高機能化のために、半導体素子を実装したパッケージ部品と、マザー基板を接続する方法の一つとして、ボールグリッドアレイ（ＢＧＡ）接続が用いられている。ＢＧＡ接続は、パッケージ部品側のインターポーザ基板表面に格子状に電極を形成し、その上に半田ボールを搭載して半田バンプを作製し、半田バンプを介してパッケージ部品とマザー基板とを接続する方法である。ＢＧＡ接続によれば、インターポーザ基板表面全体を使って電極が形成でき、接続端子高さも半田バンプ高さであるため、入出力端子数を増加させ、配線を短縮することができる。この結果、前述の電子装置を、小型化および高機能化することが可能である。
【０００３】
一方、このＢＧＡ接続には、パッケージ部品とマザー基板との熱膨張係数の差により、パッケージ部品とマザー基板とを接続している半田バンプに応力が発生し、この応力により半田バンプが破壊し、電気的接続を確保できなくなるという接続信頼性の課題がある。前記半田バンプの応力の抑制には、パッケージ部品のインターポーザ基板の熱膨張係数とマザー基板の熱膨張係数とを合わせることが有効である。しかし、インターポーザ基板には、半導体素子が封止接続して実装されている。半導体素子の封止接続は、パッケージ部品自体の接続信頼性を確保する上で重要であるが、インターポーザ基板上に半導体素子を封止接続して実装することが、ＢＧＡ接続の半田バンプの接続信頼性を低下させる要因になっていた。すなわち、たとえ、インターポーザ基板とマザー基板との熱膨張係数を合わせていたとしても、インターポーザ基板上の封止接続部分の熱膨張係数は、マザー基板と異なってしまう。そのため、封止接続した直下にあたるＢＧＡ接続の半田バンプには応力が発生するからである。
【０００４】
前記課題に対して、ＢＧＡ構造の接続信頼性を確保する目的で、例えば、半導体素子を封止した樹脂層の外周に相当する部分（応力がかかりやすい部分）に半田バンプが配置されない禁止区域を設けることが検討されている（例えば、特許文献１〜４参照）。図８に、特許文献１に記載の電子装置の一例の構成を示す。図示のとおり、この電子装置１００は、半導体素子１０１と、インターポーザ基板１０２と、マザー基板１０８とを備える。前記インターポーザ基板１０２は、裏面に半田バンプ１０７がアレイ状に配置され、前記インターポーザ基板１０２の主面には、前記半導体素子１０１が封止樹脂１０４で封止されて実装されている。前記半田バンプ１０７は、配置禁止区域１０５には設けられていない。前記封止樹脂１０４の外周が、前記インターポーザ基板１０２の主面に接触する部分に対応する位置を中心とした幅Ｌの領域が前記配置禁止区域１０５である。前記配置禁止区域１０５の幅Ｌと、前記封止樹脂１０４の厚さｔ１とを、所定の比率とすることで、前記半田バンプ１０７への応力の集中をより防止することができるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１７６９８０号公報
【特許文献２】特開２００７−３１７７５４号公報
【特許文献３】特開２００８−６０５８７号公報
【特許文献４】特開２００８−２５２１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述の特許文献１から４に記載の電子装置では、前記配置禁止区域の内側の半田バンプについては、依然として半導体素子の実装による応力が生じることとなる。したがって、応力が特にかかりやすい箇所の半田バンプの破壊に起因する接続不良は回避できるものの、他に応力が生じている箇所の接続信頼性に対しては、根本的に解決されたとはいえない。例えば、半導体素子直下の全ての半田バンプを除去することで、接続信頼性は向上するとも考えられる。しかし、この場合、半導体素子のサイズが大きくなると、半田バンプ形成指定禁止区域が大きくなり、これに伴い、基板設計上の制約が大きくなるという問題がある。
【０００７】
そこで、本発明は、接続信頼性が高く、かつ、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の電子装置は、
電子素子と、インターポーザ基板と、マザー基板とを含み、
前記電子素子の主面に電極が形成されており、
前記インターポーザ基板の一方の面は、配線パターンが形成された配線面であり、他方の面は、インターポーザ基板側パッド電極を含み、
前記マザー基板は、一方の面にマザー基板側パッド電極を含み、
前記電子素子の電極と前記配線パターンとが、第１のバンプを介して電気的に接続されて第１の接続部が形成されることで、前記電子素子が、前記インターポーザ基板上に、前記主面と前記配線面とが対面した状態で実装され、
前記第１の接続部が、封止樹脂で封止されて接続領域が形成され、
前記インターポーザ基板側パッド電極と前記マザー基板側パッド電極とが、第２のバンプを介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板が前記マザー基板上に実装され、
前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする。
【０００９】
また、本発明の電子装置の製造方法は、
電子素子の主面の外周部に第１のバンプ電極を形成する工程と、
一方の面に配線パターンが形成された配線面であり、他方の面はパッド電極を含んでいるインターポーザ基板の前記配線面に、前記パッド電極のピッチ間に対応する位置に選択的に封止樹脂を塗布する工程と、
前記封止樹脂を塗布した前記配線面と、前記主面とを、位置合わせをして対面させ、前記第１のバンプ電極と前記配線パターンとを電気的に接続し、前記電子素子と前記インターポーザ基板上に対面した状態で実装する実装工程と、
前記封止樹脂を硬化する封止工程と、
前記インターポーザ基板のパッド電極上に第２のバンプを形成する工程と、
一方の面にパッド電極を含んでいるマザー基板の前記パッド電極を含む側の面と、前記インターポーザ基板上に形成した前記第２のバンプとを位置合わせをして対面させ、前記第２のバンプを介し、前記インターポーザ基板と前記マザー基板とを電気的に接続する工程と
を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、接続信頼性が高く、かつ、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、本発明の電子装置の実施形態１における一例の構成を示す平面図である。（ｂ）は、（ａ）に示す電子装置のＩ−Ｉ方向に見た断面図である。
【図２】前記電子装置の製造方法の一例を説明する断面図である。
【図３】本発明の電子装置の実施形態２における一例の構成を示す断面図である。
【図４】本発明の電子装置の実施形態３における一例の構成を示す断面図である。
【図５】図４に示した前記電子装置の製造方法の一例を説明する断面図である。
【図６】本発明の電子装置の実施形態４における一例の構成を示す断面図である。
【図７】図６に示した前記電子装置の製造方法の一例を説明する断面図である。
【図８】特許文献１記載の電子装置における一例の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明によれば、ＢＧＡ接続の第２のバンプに発生する応力を抑制して接続信頼性を向上させることができ、さらに、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供することができる。すなわち、本発明の電子装置では、前記電子素子と前記インターポーザ基板との封止接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されているため、前記インターポーザ基板と前記マザー基板とを電気的に接続するＢＧＡ接続における第２のバンプでの応力発生を抑制することができる。したがって、本発明によれば、電子素子とインターポーザ基板とがフリップチップ方式にて封止接続され、前記インターポーザ基板と前記マザー基板とがＢＧＡにて接続された、接続信頼性に優れた電子装置を提供できる。
【００１３】
また、本発明の電子装置の製造方法では、前記電子素子と前記インターポーザ基板との封止接続領域が、ＢＧＡ接続の第２のバンプピッチ間に限定されているため、ＢＧＡ接続のバンプ配置に禁止区域を設けてバンプを除去する必要がない。したがって、製造効率が高く、基板設計における設計自由度も向上した電子装置の製造方法を提供できる。
【００１４】
以下、本発明の電子装置および電子装置を製造する方法について、詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。
【００１５】
（実施形態１）
図１に、本実施形態の電子装置の一例の構成を示す。図１（ａ）は、本実施形態の電子装置の平面図であり、図１（ｂ）は、図１（ａ）のＩ−Ｉ方向に見た断面図である。前記両図において、同一部分には、同一符号を付している。前記両図に示すとおり、この電子装置１０は、半導体素子１１と、インターポーザ基板１２と、マザー基板１８とを備える。前記半導体素子１１における主面（図１（ｂ）において下側の面）には、第１のバンプ１３（電極）が形成されている。第１のバンプ１３は半導体素子１１の外周部に限定して配置されている。前記インターポーザ基板１２は、一方の面（図１（ｂ）において上側の面）は配線パターン１２ａが形成された配線面であり、他方の面（図１（ｂ）において下側の面）はインターポーザ基板側パッド電極１６を含んでいる。前記マザー基板１８は、一方の面にマザー基板側パッド電極１９を含んでいる。前記半導体素子１１と前記配線パターン１２ａとが、前記半導体素子１１に形成された第１のバンプ１３を介して電気的に接続されて第１の接続部が形成されることで、前記半導体素子１１が前記インターポーザ基板１２上に、前記主面と前記配線面とが対面した状態で実装されている。そして、前記第１の接続部は、封止樹脂１４で封止されて接続領域Ａが形成されている。前記インターポーザ基板側パッド電極１６と前記マザー基板側パッド電極１９とは、第２のバンプ１７を介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板１２が前記マザー基板１８上に実装されている。そして、前記半導体素子１１と前記インターポーザ基板１２との接続領域Ａ（封止領域）が、前記インターポーザ基板側パッド電極１６のピッチ間に配置されている。なお、本発明において、半導体素子、基板等の「主面」は、最も広い表面をいい、例えば、いわゆる上面もしくは下面、または表面もしくは裏面をいう。
【００１６】
本実施形態の電子装置では、前述のとおり、インターポーザ基板１２とマザー基板１８とをＢＧＡ方式により第２のバンプ１７で電気的に接続する。前記半導体素子１１とインターポーザ基板１２とを封止接続している封止エリアが、インターポーザ基板１２とマザー基板１８とを接続する第２のバンプ１７のピッチ間に配置されている。このような構造とすることで、半導体素子１１とマザー基板１８との熱膨張係数差に起因する応力が第２のバンプ１７に直接伝わることを防止し、第２のバンプ１７の接続信頼性を向上させることができる。
【００１７】
なお、このような構成として、例えば、半導体素子１１とインターポーザ基板１２とを接続する第１のバンプ１３の径を１００μｍ、インターポーザ基板１２とマザー基板１８とを接続する第２のバンプ１７について、径を４００μｍ、ピッチを８００μｍとする。その場合、第２のバンプ１７のピッチ間の距離は４００μｍとなり、チップサイズやＢＧＡのバンプ配置を調整することで第２のバンプ１７のピッチ間（パッド電極１６のピッチ間）に限定して封止エリア（接続領域）を配置することは十分に可能である。ただし、これらの数値は一例であり、本発明を限定しない。また、本発明において、パッド電極、第２のバンプ等の「ピッチ」は、複数のパッド電極、第２のバンプ等がほぼ等間隔で配置されている場合における、前記間隔をいう。前記「ほぼ等間隔」は、前記複数のパッド電極、第２のバンプ等の配置間隔が、厳密に等しくなくても、例えば、±２０％以下の誤差を有していても良い。前記誤差は、好ましくは±１０％以下、より好ましくは±５％以下、理想的には０である。また、「ピッチ間」は、前記の場合において、特定のパッド電極、第２のバンプ等の端から、隣接するパッド電極、第２のバンプ等の端までの領域をいい、前記パッド電極、第２のバンプ等が配置された面と反対側の面における、前記領域に対応する領域も含む。「ピッチ間距離」は、前記の場合において、特定のパッド電極、第２のバンプ等の端から、隣接するパッド電極、第２のバンプ等の端までの距離をいう。本発明の電子装置は、前述のとおり、前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする。この場合における「ピッチ間」は、前記インターポーザ基板において、前記パッド電極が配置された面と反対側の面における、前記パッド電極のピッチ間である。前記インターポーザ基板側パッド電極のピッチ間距離は、前記接続領域の配置のしやすさからは、小さすぎないことが好ましく、前記インターポーザ基板と前記マザー基板の接続信頼性の観点からは、大きすぎないことが好ましい。前記インターポーザ基板側パッド電極のピッチ間距離は、特に制限されないが、例えば、２００〜１０００μｍ、好ましくは４００〜６００μｍである。
【００１８】
また、本実施形態の電子装置では、前記半導体素子１１と前記インターポーザ基板１２との接続部（前記「第１の接続部」）の封止が、前記半導体素子１１の外周部領域Ａでなされており、前記外周部領域Ａの内側の内部領域は、前記封止樹脂１４が実質的に存在しない中空部１５となっている。本実施形態では、中空部１５には、封止樹脂１４が存在していないが、本発明は、この例に限定されない。中空部１５には、例えば、封止樹脂１４が実質的に存在していなければよい。前記「実質的に存在しない」とは、例えば、ＢＧＡ接続を行なっている第２のバンプ１７の接続信頼性に影響を与えない程度に、封止樹脂１４が中空部１５に存在していてもよいことを意味する。
【００１９】
本実施形態の電子装置では、電子素子として、半導体素子を用いている。前記半導体素子の実装時の形態は、特に制限されず、例えば、パッケージされていても、パッケージされていなくてもよい。前記実装時の形態としては、例えば、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ベアチップ等があげられる。なお、本実施形態の電子装置に用いられる電子素子は、前述の半導体素子に限定されず、従来公知の電子素子を使用することができる。
【００２０】
前記パッド電極の材料は、特に制限されない。パッド電極１６（インターポーザ基板側）およびパッド電極１９（マザー基板側）は、どちらも後述する配線パターンの材料と同じ材料でも良いが、例えば、表面にＮｉ層を数μｍ程度形成したのちに、Ａｕを０．０３〜０．０５μｍ程度形成してもよい。
【００２１】
前記インターポーザ基板としては、特に制限されず、従来公知の基板を使用できるが、後述するマザー基板と熱膨張係数を合わせておくことが好ましい。前記基板は、例えば、有機基板、無機基板等があげられる。前記有機基板としては、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシ基板、液晶ポリマー基板、テフロン（登録商標）基板等があげられる。前記無機基板としては、例えば、ガラスセラミック基板等があげられる。これらの基板は、単体で用いてもよいし、例えば、ＡｌやＣｕ等の金属板等と一体化したメタルベース基板として用いてもよい。
【００２２】
前記インターポーザ基板には、前述のとおり、前記半導体素子回路面に対応する箇所に、配線パターンが形成されている。前記配線パターンの材料は、特に制限されず、従来公知の材料を使用できる。前記配線パターンの材料としては、例えば、ＣｕまたはＣｕの表面にＮｉ、Ａｕ、半田等の層を形成した材料等があげられる。
【００２３】
前記第１のバンプとしては、特に制限されず、従来公知のものを使用できる。前記第１のバンプとしては、例えば、Ａｕ、Ｃｕ、半田等があげられる。前記半田は、特に制限されず、例えば、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、Ｓｎ／Ｓｂ、またはこれらの材料に特定の添加元素をさらに加えた材料等があげられる。
【００２４】
前記第１のバンプを形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、メッキ法、バンプボンダを使用する方法、印刷法、ボール法、スパッタ法、蒸着法、打ち抜き法等があげられる。これらの方法を２種類以上組合せて使用してもよい。前記Ａｕバンプを形成するには、バンプボンダを使用する方法、メッキ法を使用することが好ましい。前記Ｃｕバンプを形成するには、メッキ法を使用することが好ましい。前記半田バンプを形成するには、メッキ法、印刷法、ボール法を使用することが好ましい。前記印刷法を使用して半田バンプを形成するには、例えば、メタルマスク等を使用して電極上に半田を印刷し、リフローした後にフラックスを除去洗浄する。前記ボール法を使用して半田バンプを形成するには、例えば、電極上に塗布したフラックスに半田ボールを転写して、リフローした後にフラックスを除去洗浄する。また、メッキ法を使用してＣｕの先端に半田が形成されたバンプも、本実施形態の電子装置に使用可能である。
【００２５】
半導体素子とインターポーザ基板とを接続している第１のバンプは、周囲を封止樹脂によって保護されている。前記封止樹脂の材料は、特に制限されず、従来公知の材料が使用できる。前記材料としては、例えば、エポキシ樹脂、アクリル樹脂、メラミン樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等があげられる。これらの材料は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。これらの中でも、室温（約２５℃）で液状であるものが好ましい。また、前記材料は、前述の例示のように、熱硬化性樹脂でも、熱可塑性樹脂でもよいが、熱硬化性樹脂が好ましく、エポキシ樹脂がより好ましい。
【００２６】
前記第１のバンプとして半田を用いる場合は、前記封止樹脂にフラックス作用を付加することが好ましい。硬化時の加熱によりフラックス作用が発現して、半田の酸化膜を除去することができ、第１のバンプとインターポーザ基板との接続性が向上する。前記封止樹脂にフラックス作用を与えるには、アクリル酸、メタクリル酸、マレイン酸などの不飽和酸、蓚酸、マロン酸などの有機二酸、クエン酸などの有機酸をはじめ、炭化水素の側鎖に、ハロゲン基、水酸基、ニトリル基、ベンジル基、カルボキシル基等を少なくとも１つ以上を添加することにより可能である。また、アリルアルコール、メタリルアルコールなどの不飽和アルコール、トリメリット酸、テトラメリット酸、および、一般的に知られているキレート剤を用いることもできる。このような前記フラックス作用を有する剤は、二種以上組合せて用いることもできる。なお、フラックスには、公知のゲル化剤を含むこともできる。
【００２７】
前記内部空間への前記絶縁樹脂の浸入を抑制する観点から、前記封止樹脂の粘度は、高いことが好ましい。一方、前記第１の接続部周囲に前記封止樹脂を充填させて、前記第１の接続部を確実に封止する観点から、前記封止樹脂の粘度は、低いことが好ましい。両観点から、前記封止樹脂の粘度は、例えば、約５Ｐａ・ｓ以上である。ただし、前記封止樹脂の粘度は、前述の例に限定されず、半導体素子の主面、インターポーザ基板の配線面および封止樹脂の濡れ性等に応じて適宜決定すればよい。なお、前記封止樹脂を前記第１のバンプの周囲のみに存在させるためには、例えば、後述する製造方法における実装工程の選定と樹脂供給量の制御により、前記封止樹脂による封止の範囲を制御できる。
【００２８】
前記封止樹脂には、例えば、シリカフィラー等の充填剤が充填されていてもよい。前記充填剤により、例えば、封止時の封止樹脂の粘度増大、および硬化後の封止樹脂の弾性率増大による熱膨張係数低減が可能となる。封止時の封止樹脂の粘度増大により、前記内部空間への封止樹脂の浸入抑制をより確実にすることができる。また、硬化後の封止樹脂の弾性率の増大および熱膨張係数の低減により、樹脂封止後の前記第１の接続部（接続領域）の接続信頼性が向上する。本実施形態の電子装置では、前記第１の接続部付近のみが樹脂封止されているため、封止樹脂への充填剤の充填による接続信頼性の向上が顕著である。エポキシ樹脂に、例えば、シリカフィラーを約５０重量％の割合で充填した場合、樹脂注入時、約４０℃の温度条件で、例えば、樹脂粘度約５Ｐａ・Ｓ以上となる。そして、約１５０℃の硬化条件で硬化させることにより、例えば、弾性率約８ＧＰａおよび熱膨張係数約３５ｐｐｍ／℃の封止樹脂を得ることができる。前記シリカフィラーの充填割合は、特に制限されないが、例えば、約５０重量％以上であり、好ましくは約６５重量％以上である。
【００２９】
前記第２のバンプは、特に制限されず、従来公知のものを使用できる。前記第２のバンプとしては、例えば、半田等があげられる。前記半田は、特に制限されず、例えば、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、Ｓｎ／Ｓｂ、またはこれらの材料に特定の添加元素をさらに加えた材料等があげられる。前記第２のバンプを形成する方法は、特に制限されず、従来公知の方法が使用できるが、例えば、前記第１のバンプと同様の方法で形成することができる。また、例えば、高耐熱性樹脂のボールを用意し、その周りに銅、半田層をコーティングした、樹脂コア半田ボールを前記第２のバンプとして使用することもできる。
【００３０】
前記マザー基板としては、特に制限されず、従来公知の基板を使用できるが、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシ板の表面にＣｕ配線により回路パターンを形成したプリント配線板を用いることができる。前述したとおり、前記マザー基板と前記インターポーザ基板１２との熱膨張係数を合わせて、前記第２のバンプに実装後の応力がかかりにくくしておくことが、前記第２のバンプの接続信頼性を向上させる上で好ましい。
【００３１】
つぎに、図２に基づき、本実施形態の電子装置の製造方法を説明する。同図において、図１と同一部分には同一符号を付している。本実施形態の電子装置の製造方法では、封止樹脂として、熱硬化性樹脂を用いた場合を例にとり説明する。本実施形態の電子装置の製造方法は、第１のバンプ電極形成工程と、封止樹脂塗布工程と、実装工程と、封止工程と、第２のバンプ形成工程と、接続工程とを有する。図２（ａ）は、第１のバンプ電極形成工程および封止樹脂塗布工程を示し、図２（ｂ）は、実装工程および封止工程を示し、図２（ｃ）は、第２のバンプ形成工程を示し、図２（ｄ）は、接続工程を示す。
【００３２】
〔第１のバンプ電極形成工程および封止樹脂塗布工程〕
まず、第１のバンプ電極形成工程および封止樹脂塗布工程について説明する。図２（ａ）に示すように、半導体素子１１とインターポーザ基板１２とを用意する。まず、半導体素子１１の主面の外周部に第１のバンプ１３（バンプ電極）を形成する。前記第１のバンプ１３は、特に制限されず、公知の方法が使用できる。例えば、第１のバンプにＡｕを使用し、加熱加圧による熱圧着によってインターポーザ基板１２と接続する場合は、インターポーザ基板１２表面にプラズマ洗浄等を行い、インターポーザ基板１２表面の不純物を除去しておくことでバンプ接続性が向上する。続いて、インターポーザ基板１２上の第１のバンプ１３が接続される箇所（配線パターン１２ａ上）に、あらかじめ、部分的に未硬化の封止樹脂１４を塗布する。この際、封止樹脂１４の供給量が多すぎると封止樹脂１４が第１のバンプ１３の周囲にとどまらず、半導体素子１１の中央部にまで入り込み、供給量が少なすぎると第１のバンプ１３の周囲を十分に保護することができなくなり、第１のバンプ１３の接続信頼性が低下する場合があるので、供給量を調整することが好ましい。封止樹脂１４の供給量は、目的とする封止エリアから供給すべき体積を算出して目安を決定することができ、算出量をもとに、使用する封止樹脂１４の粘度や濡れ広がり性、硬化性等に合わせて、供給量を微調整することで、封止樹脂１４を第１のバンプ１３の周囲のみに限定することが可能となる。ここで第１のバンプ１３に半田を用いる場合は、半田表面に存在する半田酸化膜を除去して接続する必要がある。その一例として、封止樹脂１４にフラックス作用を付加し、第１のバンプ１３の接続時に封止樹脂１４に付加したフラックス作用を発現させて、第１のバンプ１３の酸化膜を除去することで良好な接続を得ることが可能となる。封止樹脂１４に酸化膜除去作用を付加する方法は、上述したとおりである。
【００３３】
〔実装工程および封止工程〕
つぎに、まず、実装工程および封止工程について説明する。第１のバンプ１３を形成した半導体素子１１を、インターポーザ基板１２に位置合わせし、加熱加圧により第１のバンプ１３をインターポーザ基板１２上の配線パターン１２ａと接続するとともに、封止樹脂１４の硬化を進める。これにより、半導体素子１１とインターポーザ基板１２との電気的接続が完了する。この状態を図２（ｂ）に示す。前記封止樹脂塗布工程において、封止樹脂１４供給量を微調整することで、封止樹脂１４を第１のバンプ１３の周囲のみに限定し、半導体素子１１中央部に中空部１５を形成することが可能となる。このとき、封止接続されたエリアは、次工程のＢＧＡ接続における第２のバンプ１７のピッチ間（パッド電極１６のピッチ間）になるように配置されている。
【００３４】
本工程において、半導体素子１１とインターポーザ基板１２とを第１のバンプ１３を介して接続する場合には、第１のバンプ１３溶融中に、半導体素子１１の位置制御を行うことが好ましい。このようにすることで、半導体素子１１とインターポーザ基板１２との隙間の距離を、より厳密に調整することが可能となる。前記半導体素子１１の位置制御を行う方法は、特に制限されず、従来公知の方法が使用できる。前記半導体素子１１の位置制御を行うには、例えば、フリップチップマウンタ一を使用する。
【００３５】
〔第２のバンプ形成工程〕
つぎに、第２のバンプ形成工程について説明する。図２（ｃ）に示すように、インターポーザ基板１２に第２のバンプ１７を形成する。第２のバンプ１７の形成方法は、例えば、第２のバンプ１７が半田バンプである場合、次のとおりである。パッド電極１６（インターポーザ基板側）にフラックスを塗布する。そして、パッド電極１６位置に合わせて開口したメタルマスクを用いて、半田ボールをパッド電極１６上に配置する。この状態で、使用する第２のバンプ１７の材質の溶融プロファイルに設定したリフロー炉で、半田ボールを溶融させて、パッド電極１６上に半田ボールを溶融接続させることで、第２のバンプの形成が完了する。
【００３６】
〔接続工程〕
つぎに、接続工程について説明する。本接続工程は、前記インターポーザ基板１２とマザー基板１８とを電気的に接続する工程である。マザー基板１８のパッド電極１９（マザー基板側）上に、前記第２のバンプ１７と同じ材質の半田ペースト層を、メタルマスクを用いた印刷により形成する。半導体素子１１を封止接続して第２のバンプ１７を形成したインターポーザ基板１２を、マザー基板１８上に位置合わせして搭載し、第２のバンプ１７の材質の溶融プロファイルに設定したリフロー炉で、第２のバンプ１７とパッド電極１９（マザー基板側）上に形成した半田ペースト層とを溶融接続する。
【００３７】
このようにして、図２（ｄ）に示すように、本実施形態の電子装置１０を製造可能である。ただし、本実施形態の電子装置を製造する方法は、この例に限定されない。例えば、本実施形態においては、第１のバンプ電極形成工程および封止樹脂塗布工程を並行して行ったが、第１のバンプ電極形成工程を行った後に封止樹脂塗布工程を行ってもよい。
【００３８】
（実施形態２）
図３に、本実施形態の電子装置の一例の構成を示す。同図において、図１と同一部分には同一符号を付している。本実施形態２の電子装置３０の実施形態１との違いは、インターポーザ基板１２上に形成された壁部３１により、半導体素子１１の外周部領域と内部領域とが区画され、封止領域Ａと中空部１５とが仕切られていることである。この場合の封止樹脂１４の形成方法は、半導体素子１１をインターポーザ基板１２に実装した後に、封止樹脂１４を半導体素子１１とインターポーザ基板１２の隙間に毛細管現象により注入する方法でもよいし、実施形態１と同様の方法でもよく、いずれの場合でも壁部３１により封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。
【００３９】
前記壁部３１を形成する材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、絶縁性材料であっても、導電性材料であってもよい。これらの中でも、前記材料は、導電性材料が好ましく、金属であることがより好ましい。前記壁部３１が金属であれば、例えば、強度が高いため、壁部３１を薄く設計することができ、また微細な加工が容易となる。前記金属としては、例えば、Ｃｕ、Ａｌ、Ａｇ等があげられる。また、前記絶縁性材料としては、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。これらの材料は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。
【００４０】
前記壁部３１を形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、材料板を貼り付ける方法、ペーストを硬化する方法、フィルム状樹脂を貼り付ける方法、感光性ソルダーレジストを形成する方法等があげられる。前記ペーストを硬化する方法は、例えば、メタルマスク、スクリーンマスク等を用いた印刷法により所定の箇所に所定の厚みのペーストを供給し、このペーストを硬化させて壁部３１を形成する。壁部３１を形成する材料が導電性材料の場合には、前記材料板を貼り付ける方法を使用することが好ましい。前記材料板は、特に制限されないが、例えば、導電粒子を充填した樹脂ペーストから形成された板、Ｃｕ板、Ａｌ板等があげられる。前記導電粒子は、特に制限されないが、例えば、Ａｇ、Ｃｕ等の粒子があげられる。なお、予め大きめに形成した前記板を、前記インターポーザ基板１２に貼り付けた後、エッチング等により所定のサイズに調整してもよい。前記板を前記インターポーザ基板１２に貼り付ける際には、例えば、接着剤等を使用してもよい。
【００４１】
前記封止樹脂１４の浸入経路を長くするために、壁部３１は、半導体素子１１の小型化の要請に反しない範囲で、その幅を大きくすることが好ましい。前記幅は、例えば、下限が約２０μｍであり、上限が約５０μｍである。
【００４２】
上記のように壁部３１を形成したインターポーザ基板１２を準備することで、実施形態１で示したものと同様の方法で、本実施形態の電子装置３０を得ることができる。
【００４３】
（実施形態３）
図４に、本実施形態の電子装置の一例の構成を示す。同図において、図１、図３と同一部分には同一符号を付している。本実施形態３の電子装置４０の実施形態２との違いは、インターポーザ基板１２上に土台部４２を形成し、その上に壁部３１を形成している。そして、壁部３１は、土台部４２を介して、インターポーザ基板１２に固定されている。このような構成によれば、土台部４２が存在しない場合よりも、壁部３１とインターポーザ基板１２との接合面積が広いために、接合強度が向上し、安定性に優れる効果がある。
【００４４】
また、本実施形態の電子装置では、例えば、第１のバンプ１３の高さが異なる場合でも、第１のバンプ１３の高さに応じて土台部４２の厚みを調整することで、微細な壁部３１の形状や寸法等を変更することなく、壁部３１の高さ位置を適正化することができる。このようにすることで、土台部４２が存在せず壁部３１の形状や寸法等を変更する場合よりも、壁部３１の高さ位置を容易に精度良く適正化できる。この結果、本実施形態の電子装置は、効率よく製造可能であり、かつ製造後の形状安定性にも優れる。また、土台部４２の形成の際、例えば、インターポーザ基板１２に反りが発生している場合でも、この反りに応じて土台４２の厚みを変化させることで、インターポーザ基板１２の反りの影響を相殺できる等の効果が得られる。これにより、壁部３１に対するインターポーザ基板１２の反りの影響を抑えることができるという効果もある。
【００４５】
前記土台部４２を形成する材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、絶縁性材料であっても、導電性材料であってもよい。これらの中でも、前記材料は、絶縁性材料であることが好ましく、樹脂であることがより好ましい。前記樹脂としては、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。また、前記導電性材料としては、例えば、Ｃｕ、Ａｌ、Ａｇ等があげられる。これらの材料は、それぞれ単体で使用してもよいし、２種類以上組み合わせて使用してもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。
【００４６】
前記土台部４２を形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、ペーストを硬化する方法、フィルム状樹脂を貼り付ける方法、感光性ソルダーレジストを形成する方法、材料板を貼り付ける方法等があげられる。前記ペーストを硬化する方法は、例えば、メタルマスク、スクリーンマスク等を用いた印刷法により所定の箇所に所定の厚みのペーストを供給し、このペーストを硬化させて土台部４２を形成する。土台部４２を形成する材料が導電性材料の場合には、前記材料板を貼り付ける方法を使用することが好ましい。前記材料板は、特に制限されないが、例えば、導電粒子を充填した樹脂ペーストから形成された板、Ｃｕ板、Ａｌ板等があげられる。前記導電粒子は、特に制限されないが、例えば、Ａｇ、Ｃｕ等の粒子があげられる。なお、予め大きめに形成した前記板を、前記インターポーザ基板１２の配線面に貼り付けた後、エッチング等により所定のサイズに調整してもよい。前記板を前記インターポーザ基板１２の配線面に貼り付ける際には、例えば、接着剤等を使用してもよい。前記土台部４２の寸法を調整する方法は、特に制限されないが、例えば、前記土台部４２を前述の形成方法で形成した後、切削加工等により寸法を調整してもよい。
【００４７】
前記土台部４２を形成後、壁部３１を形成するが、壁部３１の材料及び形成方法は、実施形態２に示したものと同様とすることができる。なお、前記土台部４２に樹脂等の柔軟性のある材料を用いれば、前記インターポーザ基板１２の反りによる応力を緩和できるとともに、前記壁部３１に金属等の硬い材料を用いれば、壁部としての強度も保てる。
【００４８】
つぎに、図５に基づき、本実施形態の電子装置４０の製造方法を説明する。同図において、図１、図４と同一部分には同一符号を付している。本実施形態の電子装置４０の製造方法は、第１のバンプ電極形成工程と、壁部形成工程と、封止樹脂塗布工程と、実装工程と、封止工程と、第２のバンプ形成工程と、接続工程とを有する。図５（ａ）は、第１のバンプ電極形成工程および壁部形成工程を示し、図５（ｂ）は、実装工程を示し、図５（ｃ）は、封止樹脂塗布工程および封止工程を示し、図５（ｄ）は、第２のバンプ形成工程を示し、図５（ｅ）は、接続工程を示す。
【００４９】
インターポーザ基板１２上に半導体素子１１を位置合わせした状態が図５（ａ）であり、加熱加圧により第１のバンプ１３を介してインターポーザ基板１２と半導体素子１１の電気的接続を完了した状態が図５（ｂ）である。続いて実装された半導体素子１１の側面から、未硬化の封止樹脂１４を、例えば、毛細管現象を利用して注入する。この際、使用する樹脂の粘度特性に合わせて、ホットプレートなどを用いてインターポーザ基板１２を５０〜１００℃程度に加熱して封止樹脂１４の注入を促進してもよい。封止樹脂１４の注入が完了した後、オーブン等を用いて封止樹脂１４を硬化した状態が図５（ｃ）である。封止樹脂１４にエポキシ樹脂を使用した場合の硬化温度は、８０〜１５０℃程度である。なお、図５では、半導体素子１１をインターポーザ基板１２上に実装した後に封止樹脂１４を毛細管現象により封入する方法を示したが、図２で示したように半導体素子１を搭載する前に、インターポーザ基板１２上にあらかじめ封止樹脂１４を塗布しておく方法を用いてもよい。いずれの場合でも壁部３１により封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。続いて、図５（ｄ）に示す第２のバンプ形成工程、および、図５（ｅ）マザー基板１８への接続工程は、図２で示した方法と同様に行なうことができる。上記のように土台部４２および壁部３１を形成したインターポーザ基板１２を準備することで、実施形態１で示したものと同様の方法でも、本実施形態の電子装置４０を得ることができる。
【００５０】
（実施形態４）
図６に、本実施形態の電子装置の一例の構成を示す。同図において、図１と同一部分には同一符号を付している。本実施形態４の電子装置６０の実施形態１との違いは、中空部１５の部分に相当するインターポーザ基板１２の表面の少なくとも一部に、凹部６３が形成されていることである。半導体素子１１とインターポーザ基板１２間に毛細管現象により封止樹脂１４を注入した場合、凹部６３により封止樹脂１４の浸入が妨げられるために、封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。凹部６３は数十μｍ〜数百μｍ程度の深さが一般的であるが、深さが深いほど、封止樹脂１４の浸入を防ぐ効果が大きい。凹部６３の形成方法は、例えば、１層あたりの厚さが数十μｍの基材絶縁層を貼り合わせる際に、凹部６３を形成したい深さ分の絶縁層に対して、凹部６３に相当する位置を打ち抜き等で開口を形成した後、絶縁層を貼り合わせることで形成することができる。
【００５１】
つぎに、図７に基づき、本実施形態の電子装置６０の製造方法を説明する。同図において、図１、図６と同一部分には同一符号を付している。本実施形態の電子装置６０の製造方法は、第１のバンプ電極形成工程と、凹部形成工程と、封止樹脂塗布工程と、実装工程と、封止工程と、第２のバンプ形成工程と、接続工程とを有する。図７（ａ）は、第１のバンプ電極形成工程および凹部形成工程を示し、図７（ｂ）は、実装工程を示し、図７（ｃ）は、封止樹脂塗布工程および封止工程を示し、図７（ｄ）は、第２のバンプ形成工程を示し、図７（ｅ）は、接続工程を示す。図７に示す製造方法を図５に示す製造方法と比較すると、インターポーザ基板１２の状態が異なっているが、それ以外は全く同じプロセスにより、それぞれの電子装置を製造することが可能である。
【００５２】
インターポーザ基板１２上に半導体素子１１を位置合わせした状態が図７（ａ）であり、加熱加圧により第１のバンプ１３を介してインターポーザ基板１２と半導体素子１１の電気的接続を完了した状態が図７（ｂ）である。続いて実装された半導体素子１１の側面から、未硬化の封止樹脂１４を、例えば、毛細管現象を利用して注入する。この際、使用する樹脂の粘度特性に合わせて、ホットプレートなどを用いてインターポーザ基板１２を５０〜１００℃程度に加熱して封止樹脂１４の注入を促進してもよい。封止樹脂１４の注入が完了した後、オーブン等を用いて封止樹脂１４を硬化した状態が図７（ｃ）である。封止樹脂１４にエポキシ樹脂を使用した場合の硬化温度は、８０〜１５０℃程度である。なお、図７では、半導体素子１１をインターポーザ基板１２上に実装した後に封止樹脂１４を毛細管現象により封入する方法を示したが、図２で示したように半導体素子１を搭載する前に、インターポーザ基板１２上にあらかじめ封止樹脂１４を塗布しておく方法を用いてもよい。いずれの場合でも凹部６３により封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。続いて、図７（ｄ）に示す第２のバンプ形成工程、および、図７（ｅ）マザー基板１８への接続工程は、図２で示した方法と同様に行なうことができる。上記のように凹部６３を形成したインターポーザ基板１２を準備することで、実施形態１で示したものと同様の方法でも、本実施形態の電子装置６０を得ることができる。
【００５３】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００５４】
（付記１）電子素子と、インターポーザ基板と、マザー基板とを含み、
前記電子素子の主面に電極が形成されており、
前記インターポーザ基板の一方の面は、配線パターンが形成された配線面であり、他方の面は、インターポーザ基板側パッド電極を含み、
前記マザー基板は、一方の面にマザー基板側パッド電極を含み、
前記電子素子の電極と前記配線パターンとが、第１のバンプを介して電気的に接続されて第１の接続部が形成されることで、前記電子素子が、前記インターポーザ基板上に、前記主面と前記配線面とが対面した状態で実装され、
前記第１の接続部が、封止樹脂で封止されて接続領域が形成され、
前記インターポーザ基板側パッド電極と前記マザー基板側パッド電極とが、第２のバンプを介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板が前記マザー基板上に実装され、
前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする電子装置。
【００５５】
（付記２）前記電子素子と前記インターポーザ基板との接続部の封止が、前記主面と前記配線面との間の空間における前記電子素子の外周部領域でなされており、前記外周部領域の内側の内部領域が、前記封止樹脂が実質的に存在しない中空部であることを特徴とする、付記１に記載の電子装置。
【００５６】
（付記３）前記インターポーザ基板が、前記電子素子の対向面である配線面の表面に壁部を有しており、前記壁部によって、前記主面と前記配線面との間の空間が、前記外周部領域と前記内部領域とに区画されていることを特徴とする、付記２に記載の電子装置。
【００５７】
（付記４）前記壁部が、土台部を介して前記インターポーザ基板表面に配置されていることを特徴とする、付記３に記載の電子装置。
【００５８】
（付記５）前記壁部と前記土台部とが、異なる材質で形成されていることを特徴とする、付記４に記載の電子装置。
【００５９】
（付記６）前記壁部が金属から形成され、前記土台部が樹脂から形成されていることを特徴とする、付記４または５に記載の電子装置。
【００６０】
（付記７）前記インターポーザ基板が、前記電子素子の対向面である配線面の表面の少なくとも一部に凹部を有していることを特徴とする、付記１から６のいずれかに記載の電子装置。
【００６１】
（付記８）
前記封止樹脂にシリカフィラーが５０重量％以上充填されていることを特徴とする、付記１から７のいずれかに記載の電子装置。
【００６２】
（付記９）前記電子素子が、半導体素子であることを特徴とする、付記１から８のいずれかに記載の電子装置。
【００６３】
（付記１０）電子素子の主面の外周部に第１のバンプ電極を形成する工程と、
一方の面に配線パターンが形成され、他方の面にパッド電極を含んでいるインターポーザ基板の、前記配線パターンが形成された配線面に、前記パッド電極のピッチ間に対応する位置に選択的に封止樹脂を塗布する工程と、
前記封止樹脂を塗布した前記配線面と、前記主面とを、位置合わせをして対面させ、前記第１のバンプ電極と前記配線パターンとを電気的に接続し、前記電子素子と前記インターポーザ基板上に対面した状態で実装する実装工程と、
前記封止樹脂を硬化する封止工程と、
前記インターポーザ基板のパッド電極上に第２のバンプを形成する工程と、
一方の面にパッド電極を含んでいるマザー基板の前記パッド電極を含む側の面と、前記インターポーザ基板上に形成した前記第２のバンプとを位置合わせをして対面させ、前記第２のバンプを介し、前記インターポーザ基板と前記マザー基板とを電気的に接続する工程と
を含むことを特徴とする電子装置の製造方法。
【００６４】
（付記１１）さらに、前記実装工程に先立ち、前記配線面の前記電子素子の対向面である表面に壁部を形成する壁部形成工程を含むことを特徴とする、付記１０記載の電子装置の製造方法。
【００６５】
（付記１２）前記壁部形成工程において、前記配線面に土台部を形成し、ついで、前記壁部を前記土台部を介して前記配線面に固定して、前記壁部を形成することを特徴とする、付記１１記載の電子装置の製造方法。
【００６６】
（付記１３）
前記土台部を樹脂から形成し、前記壁部を金属から形成することを特徴とする、付記１２記載の電子装置の製造方法。
【００６７】
（付記１４）
さらに、前記実装工程に先立ち、前記配線面の前記電子素子の対向面である表面の少なくとも一部に凹部を形成する凹部形成工程を含むことを特徴とする、付記１０から１３のいずれかに記載の電子装置の製造方法。
【符号の説明】
【００６８】
１０、３０、４０、６０ 電子装置
１１ 半導体素子（電子素子）
１２ インターポーザ基板
１２ａ 配線パターン
１３ 第１のバンプ（バンプ電極）
１４ 封止樹脂
１５ 中空部
１６ パッド電極（インターポーザ基板側）
１７ 第２のバンプ
１８ マザー基板
１９ パッド電極（マザー基板側）
３１ 壁部
４２ 土台部
６３ 凹部
１００ 電子装置
１０１ 半導体素子
１０２ インターポーザ基板
１０４ 封止樹脂
１０５ 配置禁止区域
１０７ 半田バンプ
１０８ マザー基板
【技術分野】
【０００１】
本発明は、電子装置および電子装置の製造方法に関する。
【背景技術】
【０００２】
電子装置の小型化および高機能化のために、半導体素子を実装したパッケージ部品と、マザー基板を接続する方法の一つとして、ボールグリッドアレイ（ＢＧＡ）接続が用いられている。ＢＧＡ接続は、パッケージ部品側のインターポーザ基板表面に格子状に電極を形成し、その上に半田ボールを搭載して半田バンプを作製し、半田バンプを介してパッケージ部品とマザー基板とを接続する方法である。ＢＧＡ接続によれば、インターポーザ基板表面全体を使って電極が形成でき、接続端子高さも半田バンプ高さであるため、入出力端子数を増加させ、配線を短縮することができる。この結果、前述の電子装置を、小型化および高機能化することが可能である。
【０００３】
一方、このＢＧＡ接続には、パッケージ部品とマザー基板との熱膨張係数の差により、パッケージ部品とマザー基板とを接続している半田バンプに応力が発生し、この応力により半田バンプが破壊し、電気的接続を確保できなくなるという接続信頼性の課題がある。前記半田バンプの応力の抑制には、パッケージ部品のインターポーザ基板の熱膨張係数とマザー基板の熱膨張係数とを合わせることが有効である。しかし、インターポーザ基板には、半導体素子が封止接続して実装されている。半導体素子の封止接続は、パッケージ部品自体の接続信頼性を確保する上で重要であるが、インターポーザ基板上に半導体素子を封止接続して実装することが、ＢＧＡ接続の半田バンプの接続信頼性を低下させる要因になっていた。すなわち、たとえ、インターポーザ基板とマザー基板との熱膨張係数を合わせていたとしても、インターポーザ基板上の封止接続部分の熱膨張係数は、マザー基板と異なってしまう。そのため、封止接続した直下にあたるＢＧＡ接続の半田バンプには応力が発生するからである。
【０００４】
前記課題に対して、ＢＧＡ構造の接続信頼性を確保する目的で、例えば、半導体素子を封止した樹脂層の外周に相当する部分（応力がかかりやすい部分）に半田バンプが配置されない禁止区域を設けることが検討されている（例えば、特許文献１〜４参照）。図８に、特許文献１に記載の電子装置の一例の構成を示す。図示のとおり、この電子装置１００は、半導体素子１０１と、インターポーザ基板１０２と、マザー基板１０８とを備える。前記インターポーザ基板１０２は、裏面に半田バンプ１０７がアレイ状に配置され、前記インターポーザ基板１０２の主面には、前記半導体素子１０１が封止樹脂１０４で封止されて実装されている。前記半田バンプ１０７は、配置禁止区域１０５には設けられていない。前記封止樹脂１０４の外周が、前記インターポーザ基板１０２の主面に接触する部分に対応する位置を中心とした幅Ｌの領域が前記配置禁止区域１０５である。前記配置禁止区域１０５の幅Ｌと、前記封止樹脂１０４の厚さｔ１とを、所定の比率とすることで、前記半田バンプ１０７への応力の集中をより防止することができるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１７６９８０号公報
【特許文献２】特開２００７−３１７７５４号公報
【特許文献３】特開２００８−６０５８７号公報
【特許文献４】特開２００８−２５２１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述の特許文献１から４に記載の電子装置では、前記配置禁止区域の内側の半田バンプについては、依然として半導体素子の実装による応力が生じることとなる。したがって、応力が特にかかりやすい箇所の半田バンプの破壊に起因する接続不良は回避できるものの、他に応力が生じている箇所の接続信頼性に対しては、根本的に解決されたとはいえない。例えば、半導体素子直下の全ての半田バンプを除去することで、接続信頼性は向上するとも考えられる。しかし、この場合、半導体素子のサイズが大きくなると、半田バンプ形成指定禁止区域が大きくなり、これに伴い、基板設計上の制約が大きくなるという問題がある。
【０００７】
そこで、本発明は、接続信頼性が高く、かつ、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の電子装置は、
電子素子と、インターポーザ基板と、マザー基板とを含み、
前記電子素子の主面に電極が形成されており、
前記インターポーザ基板の一方の面は、配線パターンが形成された配線面であり、他方の面は、インターポーザ基板側パッド電極を含み、
前記マザー基板は、一方の面にマザー基板側パッド電極を含み、
前記電子素子の電極と前記配線パターンとが、第１のバンプを介して電気的に接続されて第１の接続部が形成されることで、前記電子素子が、前記インターポーザ基板上に、前記主面と前記配線面とが対面した状態で実装され、
前記第１の接続部が、封止樹脂で封止されて接続領域が形成され、
前記インターポーザ基板側パッド電極と前記マザー基板側パッド電極とが、第２のバンプを介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板が前記マザー基板上に実装され、
前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする。
【０００９】
また、本発明の電子装置の製造方法は、
電子素子の主面の外周部に第１のバンプ電極を形成する工程と、
一方の面に配線パターンが形成された配線面であり、他方の面はパッド電極を含んでいるインターポーザ基板の前記配線面に、前記パッド電極のピッチ間に対応する位置に選択的に封止樹脂を塗布する工程と、
前記封止樹脂を塗布した前記配線面と、前記主面とを、位置合わせをして対面させ、前記第１のバンプ電極と前記配線パターンとを電気的に接続し、前記電子素子と前記インターポーザ基板上に対面した状態で実装する実装工程と、
前記封止樹脂を硬化する封止工程と、
前記インターポーザ基板のパッド電極上に第２のバンプを形成する工程と、
一方の面にパッド電極を含んでいるマザー基板の前記パッド電極を含む側の面と、前記インターポーザ基板上に形成した前記第２のバンプとを位置合わせをして対面させ、前記第２のバンプを介し、前記インターポーザ基板と前記マザー基板とを電気的に接続する工程と
を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、接続信頼性が高く、かつ、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、本発明の電子装置の実施形態１における一例の構成を示す平面図である。（ｂ）は、（ａ）に示す電子装置のＩ−Ｉ方向に見た断面図である。
【図２】前記電子装置の製造方法の一例を説明する断面図である。
【図３】本発明の電子装置の実施形態２における一例の構成を示す断面図である。
【図４】本発明の電子装置の実施形態３における一例の構成を示す断面図である。
【図５】図４に示した前記電子装置の製造方法の一例を説明する断面図である。
【図６】本発明の電子装置の実施形態４における一例の構成を示す断面図である。
【図７】図６に示した前記電子装置の製造方法の一例を説明する断面図である。
【図８】特許文献１記載の電子装置における一例の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明によれば、ＢＧＡ接続の第２のバンプに発生する応力を抑制して接続信頼性を向上させることができ、さらに、基板設計における設計自由度の高い電子装置および電子装置の製造方法を提供することができる。すなわち、本発明の電子装置では、前記電子素子と前記インターポーザ基板との封止接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されているため、前記インターポーザ基板と前記マザー基板とを電気的に接続するＢＧＡ接続における第２のバンプでの応力発生を抑制することができる。したがって、本発明によれば、電子素子とインターポーザ基板とがフリップチップ方式にて封止接続され、前記インターポーザ基板と前記マザー基板とがＢＧＡにて接続された、接続信頼性に優れた電子装置を提供できる。
【００１３】
また、本発明の電子装置の製造方法では、前記電子素子と前記インターポーザ基板との封止接続領域が、ＢＧＡ接続の第２のバンプピッチ間に限定されているため、ＢＧＡ接続のバンプ配置に禁止区域を設けてバンプを除去する必要がない。したがって、製造効率が高く、基板設計における設計自由度も向上した電子装置の製造方法を提供できる。
【００１４】
以下、本発明の電子装置および電子装置を製造する方法について、詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。
【００１５】
（実施形態１）
図１に、本実施形態の電子装置の一例の構成を示す。図１（ａ）は、本実施形態の電子装置の平面図であり、図１（ｂ）は、図１（ａ）のＩ−Ｉ方向に見た断面図である。前記両図において、同一部分には、同一符号を付している。前記両図に示すとおり、この電子装置１０は、半導体素子１１と、インターポーザ基板１２と、マザー基板１８とを備える。前記半導体素子１１における主面（図１（ｂ）において下側の面）には、第１のバンプ１３（電極）が形成されている。第１のバンプ１３は半導体素子１１の外周部に限定して配置されている。前記インターポーザ基板１２は、一方の面（図１（ｂ）において上側の面）は配線パターン１２ａが形成された配線面であり、他方の面（図１（ｂ）において下側の面）はインターポーザ基板側パッド電極１６を含んでいる。前記マザー基板１８は、一方の面にマザー基板側パッド電極１９を含んでいる。前記半導体素子１１と前記配線パターン１２ａとが、前記半導体素子１１に形成された第１のバンプ１３を介して電気的に接続されて第１の接続部が形成されることで、前記半導体素子１１が前記インターポーザ基板１２上に、前記主面と前記配線面とが対面した状態で実装されている。そして、前記第１の接続部は、封止樹脂１４で封止されて接続領域Ａが形成されている。前記インターポーザ基板側パッド電極１６と前記マザー基板側パッド電極１９とは、第２のバンプ１７を介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板１２が前記マザー基板１８上に実装されている。そして、前記半導体素子１１と前記インターポーザ基板１２との接続領域Ａ（封止領域）が、前記インターポーザ基板側パッド電極１６のピッチ間に配置されている。なお、本発明において、半導体素子、基板等の「主面」は、最も広い表面をいい、例えば、いわゆる上面もしくは下面、または表面もしくは裏面をいう。
【００１６】
本実施形態の電子装置では、前述のとおり、インターポーザ基板１２とマザー基板１８とをＢＧＡ方式により第２のバンプ１７で電気的に接続する。前記半導体素子１１とインターポーザ基板１２とを封止接続している封止エリアが、インターポーザ基板１２とマザー基板１８とを接続する第２のバンプ１７のピッチ間に配置されている。このような構造とすることで、半導体素子１１とマザー基板１８との熱膨張係数差に起因する応力が第２のバンプ１７に直接伝わることを防止し、第２のバンプ１７の接続信頼性を向上させることができる。
【００１７】
なお、このような構成として、例えば、半導体素子１１とインターポーザ基板１２とを接続する第１のバンプ１３の径を１００μｍ、インターポーザ基板１２とマザー基板１８とを接続する第２のバンプ１７について、径を４００μｍ、ピッチを８００μｍとする。その場合、第２のバンプ１７のピッチ間の距離は４００μｍとなり、チップサイズやＢＧＡのバンプ配置を調整することで第２のバンプ１７のピッチ間（パッド電極１６のピッチ間）に限定して封止エリア（接続領域）を配置することは十分に可能である。ただし、これらの数値は一例であり、本発明を限定しない。また、本発明において、パッド電極、第２のバンプ等の「ピッチ」は、複数のパッド電極、第２のバンプ等がほぼ等間隔で配置されている場合における、前記間隔をいう。前記「ほぼ等間隔」は、前記複数のパッド電極、第２のバンプ等の配置間隔が、厳密に等しくなくても、例えば、±２０％以下の誤差を有していても良い。前記誤差は、好ましくは±１０％以下、より好ましくは±５％以下、理想的には０である。また、「ピッチ間」は、前記の場合において、特定のパッド電極、第２のバンプ等の端から、隣接するパッド電極、第２のバンプ等の端までの領域をいい、前記パッド電極、第２のバンプ等が配置された面と反対側の面における、前記領域に対応する領域も含む。「ピッチ間距離」は、前記の場合において、特定のパッド電極、第２のバンプ等の端から、隣接するパッド電極、第２のバンプ等の端までの距離をいう。本発明の電子装置は、前述のとおり、前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする。この場合における「ピッチ間」は、前記インターポーザ基板において、前記パッド電極が配置された面と反対側の面における、前記パッド電極のピッチ間である。前記インターポーザ基板側パッド電極のピッチ間距離は、前記接続領域の配置のしやすさからは、小さすぎないことが好ましく、前記インターポーザ基板と前記マザー基板の接続信頼性の観点からは、大きすぎないことが好ましい。前記インターポーザ基板側パッド電極のピッチ間距離は、特に制限されないが、例えば、２００〜１０００μｍ、好ましくは４００〜６００μｍである。
【００１８】
また、本実施形態の電子装置では、前記半導体素子１１と前記インターポーザ基板１２との接続部（前記「第１の接続部」）の封止が、前記半導体素子１１の外周部領域Ａでなされており、前記外周部領域Ａの内側の内部領域は、前記封止樹脂１４が実質的に存在しない中空部１５となっている。本実施形態では、中空部１５には、封止樹脂１４が存在していないが、本発明は、この例に限定されない。中空部１５には、例えば、封止樹脂１４が実質的に存在していなければよい。前記「実質的に存在しない」とは、例えば、ＢＧＡ接続を行なっている第２のバンプ１７の接続信頼性に影響を与えない程度に、封止樹脂１４が中空部１５に存在していてもよいことを意味する。
【００１９】
本実施形態の電子装置では、電子素子として、半導体素子を用いている。前記半導体素子の実装時の形態は、特に制限されず、例えば、パッケージされていても、パッケージされていなくてもよい。前記実装時の形態としては、例えば、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ベアチップ等があげられる。なお、本実施形態の電子装置に用いられる電子素子は、前述の半導体素子に限定されず、従来公知の電子素子を使用することができる。
【００２０】
前記パッド電極の材料は、特に制限されない。パッド電極１６（インターポーザ基板側）およびパッド電極１９（マザー基板側）は、どちらも後述する配線パターンの材料と同じ材料でも良いが、例えば、表面にＮｉ層を数μｍ程度形成したのちに、Ａｕを０．０３〜０．０５μｍ程度形成してもよい。
【００２１】
前記インターポーザ基板としては、特に制限されず、従来公知の基板を使用できるが、後述するマザー基板と熱膨張係数を合わせておくことが好ましい。前記基板は、例えば、有機基板、無機基板等があげられる。前記有機基板としては、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシ基板、液晶ポリマー基板、テフロン（登録商標）基板等があげられる。前記無機基板としては、例えば、ガラスセラミック基板等があげられる。これらの基板は、単体で用いてもよいし、例えば、ＡｌやＣｕ等の金属板等と一体化したメタルベース基板として用いてもよい。
【００２２】
前記インターポーザ基板には、前述のとおり、前記半導体素子回路面に対応する箇所に、配線パターンが形成されている。前記配線パターンの材料は、特に制限されず、従来公知の材料を使用できる。前記配線パターンの材料としては、例えば、ＣｕまたはＣｕの表面にＮｉ、Ａｕ、半田等の層を形成した材料等があげられる。
【００２３】
前記第１のバンプとしては、特に制限されず、従来公知のものを使用できる。前記第１のバンプとしては、例えば、Ａｕ、Ｃｕ、半田等があげられる。前記半田は、特に制限されず、例えば、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、Ｓｎ／Ｓｂ、またはこれらの材料に特定の添加元素をさらに加えた材料等があげられる。
【００２４】
前記第１のバンプを形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、メッキ法、バンプボンダを使用する方法、印刷法、ボール法、スパッタ法、蒸着法、打ち抜き法等があげられる。これらの方法を２種類以上組合せて使用してもよい。前記Ａｕバンプを形成するには、バンプボンダを使用する方法、メッキ法を使用することが好ましい。前記Ｃｕバンプを形成するには、メッキ法を使用することが好ましい。前記半田バンプを形成するには、メッキ法、印刷法、ボール法を使用することが好ましい。前記印刷法を使用して半田バンプを形成するには、例えば、メタルマスク等を使用して電極上に半田を印刷し、リフローした後にフラックスを除去洗浄する。前記ボール法を使用して半田バンプを形成するには、例えば、電極上に塗布したフラックスに半田ボールを転写して、リフローした後にフラックスを除去洗浄する。また、メッキ法を使用してＣｕの先端に半田が形成されたバンプも、本実施形態の電子装置に使用可能である。
【００２５】
半導体素子とインターポーザ基板とを接続している第１のバンプは、周囲を封止樹脂によって保護されている。前記封止樹脂の材料は、特に制限されず、従来公知の材料が使用できる。前記材料としては、例えば、エポキシ樹脂、アクリル樹脂、メラミン樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等があげられる。これらの材料は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。これらの中でも、室温（約２５℃）で液状であるものが好ましい。また、前記材料は、前述の例示のように、熱硬化性樹脂でも、熱可塑性樹脂でもよいが、熱硬化性樹脂が好ましく、エポキシ樹脂がより好ましい。
【００２６】
前記第１のバンプとして半田を用いる場合は、前記封止樹脂にフラックス作用を付加することが好ましい。硬化時の加熱によりフラックス作用が発現して、半田の酸化膜を除去することができ、第１のバンプとインターポーザ基板との接続性が向上する。前記封止樹脂にフラックス作用を与えるには、アクリル酸、メタクリル酸、マレイン酸などの不飽和酸、蓚酸、マロン酸などの有機二酸、クエン酸などの有機酸をはじめ、炭化水素の側鎖に、ハロゲン基、水酸基、ニトリル基、ベンジル基、カルボキシル基等を少なくとも１つ以上を添加することにより可能である。また、アリルアルコール、メタリルアルコールなどの不飽和アルコール、トリメリット酸、テトラメリット酸、および、一般的に知られているキレート剤を用いることもできる。このような前記フラックス作用を有する剤は、二種以上組合せて用いることもできる。なお、フラックスには、公知のゲル化剤を含むこともできる。
【００２７】
前記内部空間への前記絶縁樹脂の浸入を抑制する観点から、前記封止樹脂の粘度は、高いことが好ましい。一方、前記第１の接続部周囲に前記封止樹脂を充填させて、前記第１の接続部を確実に封止する観点から、前記封止樹脂の粘度は、低いことが好ましい。両観点から、前記封止樹脂の粘度は、例えば、約５Ｐａ・ｓ以上である。ただし、前記封止樹脂の粘度は、前述の例に限定されず、半導体素子の主面、インターポーザ基板の配線面および封止樹脂の濡れ性等に応じて適宜決定すればよい。なお、前記封止樹脂を前記第１のバンプの周囲のみに存在させるためには、例えば、後述する製造方法における実装工程の選定と樹脂供給量の制御により、前記封止樹脂による封止の範囲を制御できる。
【００２８】
前記封止樹脂には、例えば、シリカフィラー等の充填剤が充填されていてもよい。前記充填剤により、例えば、封止時の封止樹脂の粘度増大、および硬化後の封止樹脂の弾性率増大による熱膨張係数低減が可能となる。封止時の封止樹脂の粘度増大により、前記内部空間への封止樹脂の浸入抑制をより確実にすることができる。また、硬化後の封止樹脂の弾性率の増大および熱膨張係数の低減により、樹脂封止後の前記第１の接続部（接続領域）の接続信頼性が向上する。本実施形態の電子装置では、前記第１の接続部付近のみが樹脂封止されているため、封止樹脂への充填剤の充填による接続信頼性の向上が顕著である。エポキシ樹脂に、例えば、シリカフィラーを約５０重量％の割合で充填した場合、樹脂注入時、約４０℃の温度条件で、例えば、樹脂粘度約５Ｐａ・Ｓ以上となる。そして、約１５０℃の硬化条件で硬化させることにより、例えば、弾性率約８ＧＰａおよび熱膨張係数約３５ｐｐｍ／℃の封止樹脂を得ることができる。前記シリカフィラーの充填割合は、特に制限されないが、例えば、約５０重量％以上であり、好ましくは約６５重量％以上である。
【００２９】
前記第２のバンプは、特に制限されず、従来公知のものを使用できる。前記第２のバンプとしては、例えば、半田等があげられる。前記半田は、特に制限されず、例えば、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、Ｓｎ／Ｓｂ、またはこれらの材料に特定の添加元素をさらに加えた材料等があげられる。前記第２のバンプを形成する方法は、特に制限されず、従来公知の方法が使用できるが、例えば、前記第１のバンプと同様の方法で形成することができる。また、例えば、高耐熱性樹脂のボールを用意し、その周りに銅、半田層をコーティングした、樹脂コア半田ボールを前記第２のバンプとして使用することもできる。
【００３０】
前記マザー基板としては、特に制限されず、従来公知の基板を使用できるが、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシ板の表面にＣｕ配線により回路パターンを形成したプリント配線板を用いることができる。前述したとおり、前記マザー基板と前記インターポーザ基板１２との熱膨張係数を合わせて、前記第２のバンプに実装後の応力がかかりにくくしておくことが、前記第２のバンプの接続信頼性を向上させる上で好ましい。
【００３１】
つぎに、図２に基づき、本実施形態の電子装置の製造方法を説明する。同図において、図１と同一部分には同一符号を付している。本実施形態の電子装置の製造方法では、封止樹脂として、熱硬化性樹脂を用いた場合を例にとり説明する。本実施形態の電子装置の製造方法は、第１のバンプ電極形成工程と、封止樹脂塗布工程と、実装工程と、封止工程と、第２のバンプ形成工程と、接続工程とを有する。図２（ａ）は、第１のバンプ電極形成工程および封止樹脂塗布工程を示し、図２（ｂ）は、実装工程および封止工程を示し、図２（ｃ）は、第２のバンプ形成工程を示し、図２（ｄ）は、接続工程を示す。
【００３２】
〔第１のバンプ電極形成工程および封止樹脂塗布工程〕
まず、第１のバンプ電極形成工程および封止樹脂塗布工程について説明する。図２（ａ）に示すように、半導体素子１１とインターポーザ基板１２とを用意する。まず、半導体素子１１の主面の外周部に第１のバンプ１３（バンプ電極）を形成する。前記第１のバンプ１３は、特に制限されず、公知の方法が使用できる。例えば、第１のバンプにＡｕを使用し、加熱加圧による熱圧着によってインターポーザ基板１２と接続する場合は、インターポーザ基板１２表面にプラズマ洗浄等を行い、インターポーザ基板１２表面の不純物を除去しておくことでバンプ接続性が向上する。続いて、インターポーザ基板１２上の第１のバンプ１３が接続される箇所（配線パターン１２ａ上）に、あらかじめ、部分的に未硬化の封止樹脂１４を塗布する。この際、封止樹脂１４の供給量が多すぎると封止樹脂１４が第１のバンプ１３の周囲にとどまらず、半導体素子１１の中央部にまで入り込み、供給量が少なすぎると第１のバンプ１３の周囲を十分に保護することができなくなり、第１のバンプ１３の接続信頼性が低下する場合があるので、供給量を調整することが好ましい。封止樹脂１４の供給量は、目的とする封止エリアから供給すべき体積を算出して目安を決定することができ、算出量をもとに、使用する封止樹脂１４の粘度や濡れ広がり性、硬化性等に合わせて、供給量を微調整することで、封止樹脂１４を第１のバンプ１３の周囲のみに限定することが可能となる。ここで第１のバンプ１３に半田を用いる場合は、半田表面に存在する半田酸化膜を除去して接続する必要がある。その一例として、封止樹脂１４にフラックス作用を付加し、第１のバンプ１３の接続時に封止樹脂１４に付加したフラックス作用を発現させて、第１のバンプ１３の酸化膜を除去することで良好な接続を得ることが可能となる。封止樹脂１４に酸化膜除去作用を付加する方法は、上述したとおりである。
【００３３】
〔実装工程および封止工程〕
つぎに、まず、実装工程および封止工程について説明する。第１のバンプ１３を形成した半導体素子１１を、インターポーザ基板１２に位置合わせし、加熱加圧により第１のバンプ１３をインターポーザ基板１２上の配線パターン１２ａと接続するとともに、封止樹脂１４の硬化を進める。これにより、半導体素子１１とインターポーザ基板１２との電気的接続が完了する。この状態を図２（ｂ）に示す。前記封止樹脂塗布工程において、封止樹脂１４供給量を微調整することで、封止樹脂１４を第１のバンプ１３の周囲のみに限定し、半導体素子１１中央部に中空部１５を形成することが可能となる。このとき、封止接続されたエリアは、次工程のＢＧＡ接続における第２のバンプ１７のピッチ間（パッド電極１６のピッチ間）になるように配置されている。
【００３４】
本工程において、半導体素子１１とインターポーザ基板１２とを第１のバンプ１３を介して接続する場合には、第１のバンプ１３溶融中に、半導体素子１１の位置制御を行うことが好ましい。このようにすることで、半導体素子１１とインターポーザ基板１２との隙間の距離を、より厳密に調整することが可能となる。前記半導体素子１１の位置制御を行う方法は、特に制限されず、従来公知の方法が使用できる。前記半導体素子１１の位置制御を行うには、例えば、フリップチップマウンタ一を使用する。
【００３５】
〔第２のバンプ形成工程〕
つぎに、第２のバンプ形成工程について説明する。図２（ｃ）に示すように、インターポーザ基板１２に第２のバンプ１７を形成する。第２のバンプ１７の形成方法は、例えば、第２のバンプ１７が半田バンプである場合、次のとおりである。パッド電極１６（インターポーザ基板側）にフラックスを塗布する。そして、パッド電極１６位置に合わせて開口したメタルマスクを用いて、半田ボールをパッド電極１６上に配置する。この状態で、使用する第２のバンプ１７の材質の溶融プロファイルに設定したリフロー炉で、半田ボールを溶融させて、パッド電極１６上に半田ボールを溶融接続させることで、第２のバンプの形成が完了する。
【００３６】
〔接続工程〕
つぎに、接続工程について説明する。本接続工程は、前記インターポーザ基板１２とマザー基板１８とを電気的に接続する工程である。マザー基板１８のパッド電極１９（マザー基板側）上に、前記第２のバンプ１７と同じ材質の半田ペースト層を、メタルマスクを用いた印刷により形成する。半導体素子１１を封止接続して第２のバンプ１７を形成したインターポーザ基板１２を、マザー基板１８上に位置合わせして搭載し、第２のバンプ１７の材質の溶融プロファイルに設定したリフロー炉で、第２のバンプ１７とパッド電極１９（マザー基板側）上に形成した半田ペースト層とを溶融接続する。
【００３７】
このようにして、図２（ｄ）に示すように、本実施形態の電子装置１０を製造可能である。ただし、本実施形態の電子装置を製造する方法は、この例に限定されない。例えば、本実施形態においては、第１のバンプ電極形成工程および封止樹脂塗布工程を並行して行ったが、第１のバンプ電極形成工程を行った後に封止樹脂塗布工程を行ってもよい。
【００３８】
（実施形態２）
図３に、本実施形態の電子装置の一例の構成を示す。同図において、図１と同一部分には同一符号を付している。本実施形態２の電子装置３０の実施形態１との違いは、インターポーザ基板１２上に形成された壁部３１により、半導体素子１１の外周部領域と内部領域とが区画され、封止領域Ａと中空部１５とが仕切られていることである。この場合の封止樹脂１４の形成方法は、半導体素子１１をインターポーザ基板１２に実装した後に、封止樹脂１４を半導体素子１１とインターポーザ基板１２の隙間に毛細管現象により注入する方法でもよいし、実施形態１と同様の方法でもよく、いずれの場合でも壁部３１により封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。
【００３９】
前記壁部３１を形成する材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、絶縁性材料であっても、導電性材料であってもよい。これらの中でも、前記材料は、導電性材料が好ましく、金属であることがより好ましい。前記壁部３１が金属であれば、例えば、強度が高いため、壁部３１を薄く設計することができ、また微細な加工が容易となる。前記金属としては、例えば、Ｃｕ、Ａｌ、Ａｇ等があげられる。また、前記絶縁性材料としては、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。これらの材料は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。
【００４０】
前記壁部３１を形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、材料板を貼り付ける方法、ペーストを硬化する方法、フィルム状樹脂を貼り付ける方法、感光性ソルダーレジストを形成する方法等があげられる。前記ペーストを硬化する方法は、例えば、メタルマスク、スクリーンマスク等を用いた印刷法により所定の箇所に所定の厚みのペーストを供給し、このペーストを硬化させて壁部３１を形成する。壁部３１を形成する材料が導電性材料の場合には、前記材料板を貼り付ける方法を使用することが好ましい。前記材料板は、特に制限されないが、例えば、導電粒子を充填した樹脂ペーストから形成された板、Ｃｕ板、Ａｌ板等があげられる。前記導電粒子は、特に制限されないが、例えば、Ａｇ、Ｃｕ等の粒子があげられる。なお、予め大きめに形成した前記板を、前記インターポーザ基板１２に貼り付けた後、エッチング等により所定のサイズに調整してもよい。前記板を前記インターポーザ基板１２に貼り付ける際には、例えば、接着剤等を使用してもよい。
【００４１】
前記封止樹脂１４の浸入経路を長くするために、壁部３１は、半導体素子１１の小型化の要請に反しない範囲で、その幅を大きくすることが好ましい。前記幅は、例えば、下限が約２０μｍであり、上限が約５０μｍである。
【００４２】
上記のように壁部３１を形成したインターポーザ基板１２を準備することで、実施形態１で示したものと同様の方法で、本実施形態の電子装置３０を得ることができる。
【００４３】
（実施形態３）
図４に、本実施形態の電子装置の一例の構成を示す。同図において、図１、図３と同一部分には同一符号を付している。本実施形態３の電子装置４０の実施形態２との違いは、インターポーザ基板１２上に土台部４２を形成し、その上に壁部３１を形成している。そして、壁部３１は、土台部４２を介して、インターポーザ基板１２に固定されている。このような構成によれば、土台部４２が存在しない場合よりも、壁部３１とインターポーザ基板１２との接合面積が広いために、接合強度が向上し、安定性に優れる効果がある。
【００４４】
また、本実施形態の電子装置では、例えば、第１のバンプ１３の高さが異なる場合でも、第１のバンプ１３の高さに応じて土台部４２の厚みを調整することで、微細な壁部３１の形状や寸法等を変更することなく、壁部３１の高さ位置を適正化することができる。このようにすることで、土台部４２が存在せず壁部３１の形状や寸法等を変更する場合よりも、壁部３１の高さ位置を容易に精度良く適正化できる。この結果、本実施形態の電子装置は、効率よく製造可能であり、かつ製造後の形状安定性にも優れる。また、土台部４２の形成の際、例えば、インターポーザ基板１２に反りが発生している場合でも、この反りに応じて土台４２の厚みを変化させることで、インターポーザ基板１２の反りの影響を相殺できる等の効果が得られる。これにより、壁部３１に対するインターポーザ基板１２の反りの影響を抑えることができるという効果もある。
【００４５】
前記土台部４２を形成する材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、絶縁性材料であっても、導電性材料であってもよい。これらの中でも、前記材料は、絶縁性材料であることが好ましく、樹脂であることがより好ましい。前記樹脂としては、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。また、前記導電性材料としては、例えば、Ｃｕ、Ａｌ、Ａｇ等があげられる。これらの材料は、それぞれ単体で使用してもよいし、２種類以上組み合わせて使用してもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。
【００４６】
前記土台部４２を形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、ペーストを硬化する方法、フィルム状樹脂を貼り付ける方法、感光性ソルダーレジストを形成する方法、材料板を貼り付ける方法等があげられる。前記ペーストを硬化する方法は、例えば、メタルマスク、スクリーンマスク等を用いた印刷法により所定の箇所に所定の厚みのペーストを供給し、このペーストを硬化させて土台部４２を形成する。土台部４２を形成する材料が導電性材料の場合には、前記材料板を貼り付ける方法を使用することが好ましい。前記材料板は、特に制限されないが、例えば、導電粒子を充填した樹脂ペーストから形成された板、Ｃｕ板、Ａｌ板等があげられる。前記導電粒子は、特に制限されないが、例えば、Ａｇ、Ｃｕ等の粒子があげられる。なお、予め大きめに形成した前記板を、前記インターポーザ基板１２の配線面に貼り付けた後、エッチング等により所定のサイズに調整してもよい。前記板を前記インターポーザ基板１２の配線面に貼り付ける際には、例えば、接着剤等を使用してもよい。前記土台部４２の寸法を調整する方法は、特に制限されないが、例えば、前記土台部４２を前述の形成方法で形成した後、切削加工等により寸法を調整してもよい。
【００４７】
前記土台部４２を形成後、壁部３１を形成するが、壁部３１の材料及び形成方法は、実施形態２に示したものと同様とすることができる。なお、前記土台部４２に樹脂等の柔軟性のある材料を用いれば、前記インターポーザ基板１２の反りによる応力を緩和できるとともに、前記壁部３１に金属等の硬い材料を用いれば、壁部としての強度も保てる。
【００４８】
つぎに、図５に基づき、本実施形態の電子装置４０の製造方法を説明する。同図において、図１、図４と同一部分には同一符号を付している。本実施形態の電子装置４０の製造方法は、第１のバンプ電極形成工程と、壁部形成工程と、封止樹脂塗布工程と、実装工程と、封止工程と、第２のバンプ形成工程と、接続工程とを有する。図５（ａ）は、第１のバンプ電極形成工程および壁部形成工程を示し、図５（ｂ）は、実装工程を示し、図５（ｃ）は、封止樹脂塗布工程および封止工程を示し、図５（ｄ）は、第２のバンプ形成工程を示し、図５（ｅ）は、接続工程を示す。
【００４９】
インターポーザ基板１２上に半導体素子１１を位置合わせした状態が図５（ａ）であり、加熱加圧により第１のバンプ１３を介してインターポーザ基板１２と半導体素子１１の電気的接続を完了した状態が図５（ｂ）である。続いて実装された半導体素子１１の側面から、未硬化の封止樹脂１４を、例えば、毛細管現象を利用して注入する。この際、使用する樹脂の粘度特性に合わせて、ホットプレートなどを用いてインターポーザ基板１２を５０〜１００℃程度に加熱して封止樹脂１４の注入を促進してもよい。封止樹脂１４の注入が完了した後、オーブン等を用いて封止樹脂１４を硬化した状態が図５（ｃ）である。封止樹脂１４にエポキシ樹脂を使用した場合の硬化温度は、８０〜１５０℃程度である。なお、図５では、半導体素子１１をインターポーザ基板１２上に実装した後に封止樹脂１４を毛細管現象により封入する方法を示したが、図２で示したように半導体素子１を搭載する前に、インターポーザ基板１２上にあらかじめ封止樹脂１４を塗布しておく方法を用いてもよい。いずれの場合でも壁部３１により封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。続いて、図５（ｄ）に示す第２のバンプ形成工程、および、図５（ｅ）マザー基板１８への接続工程は、図２で示した方法と同様に行なうことができる。上記のように土台部４２および壁部３１を形成したインターポーザ基板１２を準備することで、実施形態１で示したものと同様の方法でも、本実施形態の電子装置４０を得ることができる。
【００５０】
（実施形態４）
図６に、本実施形態の電子装置の一例の構成を示す。同図において、図１と同一部分には同一符号を付している。本実施形態４の電子装置６０の実施形態１との違いは、中空部１５の部分に相当するインターポーザ基板１２の表面の少なくとも一部に、凹部６３が形成されていることである。半導体素子１１とインターポーザ基板１２間に毛細管現象により封止樹脂１４を注入した場合、凹部６３により封止樹脂１４の浸入が妨げられるために、封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。凹部６３は数十μｍ〜数百μｍ程度の深さが一般的であるが、深さが深いほど、封止樹脂１４の浸入を防ぐ効果が大きい。凹部６３の形成方法は、例えば、１層あたりの厚さが数十μｍの基材絶縁層を貼り合わせる際に、凹部６３を形成したい深さ分の絶縁層に対して、凹部６３に相当する位置を打ち抜き等で開口を形成した後、絶縁層を貼り合わせることで形成することができる。
【００５１】
つぎに、図７に基づき、本実施形態の電子装置６０の製造方法を説明する。同図において、図１、図６と同一部分には同一符号を付している。本実施形態の電子装置６０の製造方法は、第１のバンプ電極形成工程と、凹部形成工程と、封止樹脂塗布工程と、実装工程と、封止工程と、第２のバンプ形成工程と、接続工程とを有する。図７（ａ）は、第１のバンプ電極形成工程および凹部形成工程を示し、図７（ｂ）は、実装工程を示し、図７（ｃ）は、封止樹脂塗布工程および封止工程を示し、図７（ｄ）は、第２のバンプ形成工程を示し、図７（ｅ）は、接続工程を示す。図７に示す製造方法を図５に示す製造方法と比較すると、インターポーザ基板１２の状態が異なっているが、それ以外は全く同じプロセスにより、それぞれの電子装置を製造することが可能である。
【００５２】
インターポーザ基板１２上に半導体素子１１を位置合わせした状態が図７（ａ）であり、加熱加圧により第１のバンプ１３を介してインターポーザ基板１２と半導体素子１１の電気的接続を完了した状態が図７（ｂ）である。続いて実装された半導体素子１１の側面から、未硬化の封止樹脂１４を、例えば、毛細管現象を利用して注入する。この際、使用する樹脂の粘度特性に合わせて、ホットプレートなどを用いてインターポーザ基板１２を５０〜１００℃程度に加熱して封止樹脂１４の注入を促進してもよい。封止樹脂１４の注入が完了した後、オーブン等を用いて封止樹脂１４を硬化した状態が図７（ｃ）である。封止樹脂１４にエポキシ樹脂を使用した場合の硬化温度は、８０〜１５０℃程度である。なお、図７では、半導体素子１１をインターポーザ基板１２上に実装した後に封止樹脂１４を毛細管現象により封入する方法を示したが、図２で示したように半導体素子１を搭載する前に、インターポーザ基板１２上にあらかじめ封止樹脂１４を塗布しておく方法を用いてもよい。いずれの場合でも凹部６３により封止樹脂１４が中空部１５内へ浸入することがなく、封止樹脂１４の制御が不要になるという効果がある。続いて、図７（ｄ）に示す第２のバンプ形成工程、および、図７（ｅ）マザー基板１８への接続工程は、図２で示した方法と同様に行なうことができる。上記のように凹部６３を形成したインターポーザ基板１２を準備することで、実施形態１で示したものと同様の方法でも、本実施形態の電子装置６０を得ることができる。
【００５３】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００５４】
（付記１）電子素子と、インターポーザ基板と、マザー基板とを含み、
前記電子素子の主面に電極が形成されており、
前記インターポーザ基板の一方の面は、配線パターンが形成された配線面であり、他方の面は、インターポーザ基板側パッド電極を含み、
前記マザー基板は、一方の面にマザー基板側パッド電極を含み、
前記電子素子の電極と前記配線パターンとが、第１のバンプを介して電気的に接続されて第１の接続部が形成されることで、前記電子素子が、前記インターポーザ基板上に、前記主面と前記配線面とが対面した状態で実装され、
前記第１の接続部が、封止樹脂で封止されて接続領域が形成され、
前記インターポーザ基板側パッド電極と前記マザー基板側パッド電極とが、第２のバンプを介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板が前記マザー基板上に実装され、
前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする電子装置。
【００５５】
（付記２）前記電子素子と前記インターポーザ基板との接続部の封止が、前記主面と前記配線面との間の空間における前記電子素子の外周部領域でなされており、前記外周部領域の内側の内部領域が、前記封止樹脂が実質的に存在しない中空部であることを特徴とする、付記１に記載の電子装置。
【００５６】
（付記３）前記インターポーザ基板が、前記電子素子の対向面である配線面の表面に壁部を有しており、前記壁部によって、前記主面と前記配線面との間の空間が、前記外周部領域と前記内部領域とに区画されていることを特徴とする、付記２に記載の電子装置。
【００５７】
（付記４）前記壁部が、土台部を介して前記インターポーザ基板表面に配置されていることを特徴とする、付記３に記載の電子装置。
【００５８】
（付記５）前記壁部と前記土台部とが、異なる材質で形成されていることを特徴とする、付記４に記載の電子装置。
【００５９】
（付記６）前記壁部が金属から形成され、前記土台部が樹脂から形成されていることを特徴とする、付記４または５に記載の電子装置。
【００６０】
（付記７）前記インターポーザ基板が、前記電子素子の対向面である配線面の表面の少なくとも一部に凹部を有していることを特徴とする、付記１から６のいずれかに記載の電子装置。
【００６１】
（付記８）
前記封止樹脂にシリカフィラーが５０重量％以上充填されていることを特徴とする、付記１から７のいずれかに記載の電子装置。
【００６２】
（付記９）前記電子素子が、半導体素子であることを特徴とする、付記１から８のいずれかに記載の電子装置。
【００６３】
（付記１０）電子素子の主面の外周部に第１のバンプ電極を形成する工程と、
一方の面に配線パターンが形成され、他方の面にパッド電極を含んでいるインターポーザ基板の、前記配線パターンが形成された配線面に、前記パッド電極のピッチ間に対応する位置に選択的に封止樹脂を塗布する工程と、
前記封止樹脂を塗布した前記配線面と、前記主面とを、位置合わせをして対面させ、前記第１のバンプ電極と前記配線パターンとを電気的に接続し、前記電子素子と前記インターポーザ基板上に対面した状態で実装する実装工程と、
前記封止樹脂を硬化する封止工程と、
前記インターポーザ基板のパッド電極上に第２のバンプを形成する工程と、
一方の面にパッド電極を含んでいるマザー基板の前記パッド電極を含む側の面と、前記インターポーザ基板上に形成した前記第２のバンプとを位置合わせをして対面させ、前記第２のバンプを介し、前記インターポーザ基板と前記マザー基板とを電気的に接続する工程と
を含むことを特徴とする電子装置の製造方法。
【００６４】
（付記１１）さらに、前記実装工程に先立ち、前記配線面の前記電子素子の対向面である表面に壁部を形成する壁部形成工程を含むことを特徴とする、付記１０記載の電子装置の製造方法。
【００６５】
（付記１２）前記壁部形成工程において、前記配線面に土台部を形成し、ついで、前記壁部を前記土台部を介して前記配線面に固定して、前記壁部を形成することを特徴とする、付記１１記載の電子装置の製造方法。
【００６６】
（付記１３）
前記土台部を樹脂から形成し、前記壁部を金属から形成することを特徴とする、付記１２記載の電子装置の製造方法。
【００６７】
（付記１４）
さらに、前記実装工程に先立ち、前記配線面の前記電子素子の対向面である表面の少なくとも一部に凹部を形成する凹部形成工程を含むことを特徴とする、付記１０から１３のいずれかに記載の電子装置の製造方法。
【符号の説明】
【００６８】
１０、３０、４０、６０ 電子装置
１１ 半導体素子（電子素子）
１２ インターポーザ基板
１２ａ 配線パターン
１３ 第１のバンプ（バンプ電極）
１４ 封止樹脂
１５ 中空部
１６ パッド電極（インターポーザ基板側）
１７ 第２のバンプ
１８ マザー基板
１９ パッド電極（マザー基板側）
３１ 壁部
４２ 土台部
６３ 凹部
１００ 電子装置
１０１ 半導体素子
１０２ インターポーザ基板
１０４ 封止樹脂
１０５ 配置禁止区域
１０７ 半田バンプ
１０８ マザー基板
【特許請求の範囲】
【請求項１】
電子素子と、インターポーザ基板と、マザー基板とを含み、
前記電子素子の主面に電極が形成されており、
前記インターポーザ基板の一方の面は、配線パターンが形成された配線面であり、他方の面は、インターポーザ基板側パッド電極を含み、
前記マザー基板は、一方の面にマザー基板側パッド電極を含み、
前記電子素子の電極と前記配線パターンとが、第１のバンプを介して電気的に接続されて第１の接続部が形成されることで、前記電子素子が、前記インターポーザ基板上に、前記主面と前記配線面とが対面した状態で実装され、
前記第１の接続部が、封止樹脂で封止されて接続領域が形成され、
前記インターポーザ基板側パッド電極と前記マザー基板側パッド電極とが、第２のバンプを介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板が前記マザー基板上に実装され、
前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする電子装置。
【請求項２】
前記電子素子と前記インターポーザ基板との接続部の封止が、前記主面と前記配線面との間の空間における前記電子素子の外周部領域でなされており、前記外周部領域の内側の内部領域が、前記封止樹脂が実質的に存在しない中空部であることを特徴とする、請求項１に記載の電子装置。
【請求項３】
前記インターポーザ基板が、前記電子素子の対向面である配線面の表面に壁部を有しており、前記壁部によって、前記主面と前記配線面との間の空間が、前記外周部領域と前記内部領域とに区画されていることを特徴とする、請求項２に記載の電子装置。
【請求項４】
前記壁部が、土台部を介して前記インターポーザ基板表面に配置されていることを特徴とする、請求項３に記載の電子装置。
【請求項５】
前記壁部と前記土台部とが、異なる材質で形成されていることを特徴とする、請求項４に記載の電子装置。
【請求項６】
前記壁部が金属から形成され、前記土台部が樹脂から形成されていることを特徴とする、請求項４または５に記載の電子装置。
【請求項７】
前記インターポーザ基板が、前記電子素子の対向面である配線面の表面の少なくとも一部に凹部を有していることを特徴とする、請求項１から６のいずれか一項に記載の電子装置。
【請求項８】
前記封止樹脂にシリカフィラーが５０重量％以上充填されていることを特徴とする、請求項１から７のいずれか一項に記載の電子装置。
【請求項９】
前記電子素子が、半導体素子であることを特徴とする、請求項１から８のいずれか一項に記載の電子装置。
【請求項１０】
電子素子の主面の外周部に第１のバンプ電極を形成する工程と、
一方の面に配線パターンが形成され、他方の面にはパッド電極を含んでいるインターポーザ基板の、前記配線パターンが形成された配線面に、前記パッド電極のピッチ間に対応する位置に選択的に封止樹脂を塗布する工程と、
前記封止樹脂を塗布した前記配線面と、前記主面とを、位置合わせをして対面させ、前記第１のバンプ電極と前記配線パターンとを電気的に接続し、前記電子素子と前記インターポーザ基板上に対面した状態で実装する実装工程と、
前記封止樹脂を硬化する封止工程と、
前記インターポーザ基板のパッド電極上に第２のバンプを形成する工程と、
一方の面にパッド電極を含んでいるマザー基板の前記パッド電極を含む側の面と、前記インターポーザ基板上に形成した前記第２のバンプとを位置合わせをして対面させ、前記第２のバンプを介し、前記インターポーザ基板と前記マザー基板とを電気的に接続する工程と
を含むことを特徴とする電子装置の製造方法。
【請求項１】
電子素子と、インターポーザ基板と、マザー基板とを含み、
前記電子素子の主面に電極が形成されており、
前記インターポーザ基板の一方の面は、配線パターンが形成された配線面であり、他方の面は、インターポーザ基板側パッド電極を含み、
前記マザー基板は、一方の面にマザー基板側パッド電極を含み、
前記電子素子の電極と前記配線パターンとが、第１のバンプを介して電気的に接続されて第１の接続部が形成されることで、前記電子素子が、前記インターポーザ基板上に、前記主面と前記配線面とが対面した状態で実装され、
前記第１の接続部が、封止樹脂で封止されて接続領域が形成され、
前記インターポーザ基板側パッド電極と前記マザー基板側パッド電極とが、第２のバンプを介して電気的に接続されて第２の接続部が形成されることで、前記インターポーザ基板が前記マザー基板上に実装され、
前記電子素子と前記インターポーザ基板との前記接続領域が、前記インターポーザ基板側パッド電極のピッチ間に配置されていることを特徴とする電子装置。
【請求項２】
前記電子素子と前記インターポーザ基板との接続部の封止が、前記主面と前記配線面との間の空間における前記電子素子の外周部領域でなされており、前記外周部領域の内側の内部領域が、前記封止樹脂が実質的に存在しない中空部であることを特徴とする、請求項１に記載の電子装置。
【請求項３】
前記インターポーザ基板が、前記電子素子の対向面である配線面の表面に壁部を有しており、前記壁部によって、前記主面と前記配線面との間の空間が、前記外周部領域と前記内部領域とに区画されていることを特徴とする、請求項２に記載の電子装置。
【請求項４】
前記壁部が、土台部を介して前記インターポーザ基板表面に配置されていることを特徴とする、請求項３に記載の電子装置。
【請求項５】
前記壁部と前記土台部とが、異なる材質で形成されていることを特徴とする、請求項４に記載の電子装置。
【請求項６】
前記壁部が金属から形成され、前記土台部が樹脂から形成されていることを特徴とする、請求項４または５に記載の電子装置。
【請求項７】
前記インターポーザ基板が、前記電子素子の対向面である配線面の表面の少なくとも一部に凹部を有していることを特徴とする、請求項１から６のいずれか一項に記載の電子装置。
【請求項８】
前記封止樹脂にシリカフィラーが５０重量％以上充填されていることを特徴とする、請求項１から７のいずれか一項に記載の電子装置。
【請求項９】
前記電子素子が、半導体素子であることを特徴とする、請求項１から８のいずれか一項に記載の電子装置。
【請求項１０】
電子素子の主面の外周部に第１のバンプ電極を形成する工程と、
一方の面に配線パターンが形成され、他方の面にはパッド電極を含んでいるインターポーザ基板の、前記配線パターンが形成された配線面に、前記パッド電極のピッチ間に対応する位置に選択的に封止樹脂を塗布する工程と、
前記封止樹脂を塗布した前記配線面と、前記主面とを、位置合わせをして対面させ、前記第１のバンプ電極と前記配線パターンとを電気的に接続し、前記電子素子と前記インターポーザ基板上に対面した状態で実装する実装工程と、
前記封止樹脂を硬化する封止工程と、
前記インターポーザ基板のパッド電極上に第２のバンプを形成する工程と、
一方の面にパッド電極を含んでいるマザー基板の前記パッド電極を含む側の面と、前記インターポーザ基板上に形成した前記第２のバンプとを位置合わせをして対面させ、前記第２のバンプを介し、前記インターポーザ基板と前記マザー基板とを電気的に接続する工程と
を含むことを特徴とする電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１７１４５８（Ｐ２０１１−１７１４５８Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３３０１８（Ｐ２０１０−３３０１８）
【出願日】平成２２年２月１７日（２０１０．２．１７）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１７日（２０１０．２．１７）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]