オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法
本発明は、放射出力半導体素子（１）と電気素子（２）と支持基板（３）を備えたオプトエレクトロニクスモジュールに関する。この場合、支持基板（３）は上面（３１）と下面（３３）を有しており、下面（３３）には第１の電気端子（８）が、上面（３１）には第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）が配置されている。電気素子（２）は、支持基板（３）の上面（３１）に配置されていて、第１の電気端子（８）と導電接続されている。放射出力半導体素子（１）は、電気素子（２）において支持基板（３）とは反対側に配置されている。さらに放射出力半導体素子（１）は導体構造部（４ａ，４ｂ）を有しており、この導体構造部（４ａ，４ｂ）は第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本願はドイツ連邦共和国特許出願第10 2009 022 901.9の優先権を主張するものであり、したがってその開示内容は本願に含まれる。
【０００２】
本発明は、放射出力半導体素子と電気素子と支持基板とを備えたオプトエレクトロニクスモジュールならびにこの種のオプトエレクトロニクスモジュールの製造方法に関する。
【０００３】
複数の電気素子および／または光学素子を有するモジュールは知られている。この場合、個々の素子はたとえば１つの支持基板上に並置されて設けられている。個々の電気素子を１つの共通のケーシング内に配置することができ、電気素子および／または光学素子が横方向に配置されることから、このケーシングは、すべての素子を並べて配置することができるようなサイズで形成されている。その際、個々の素子を組み立てるために、素子の形式に応じてたとえばはんだや接着剤など様々な技術を利用することができる。
【０００４】
本発明が基礎とする課題は、オプトエレクトロニクスモジュールを改善することにあり、殊にモジュールサイズが縮小されている点で優れているオプトエレクトロニクスモジュールを提供することにある。さらに本発明の課題は、殊にコストや製造の煩雑さが抑えられた点で優れているオプトエレクトロニクスモジュールの製造方法を提供することにある。
【０００５】
本発明によればこの課題は、請求項１の特徴を備えたオプトエレクトロニクスモジュールならびに請求項１５の特徴を備えたオプトエレクトロニクスモジュールの製造方法により解決される。従属請求項には、本発明によるモジュールならびにこのモジュールの製造方法の有利な実施形態が示されている。
【０００６】
本発明によれば、放射出力半導体素子と電気素子と支持基板とを備えたオプトエレクトロニクスモジュールが設けられている。支持基板は上面と下面を有しており、下面には第１の電気端子が、上面には第２の電気端子が配置されている。電気素子は支持基板の上面に配置されていて、第１の電気端子と導電接続されている。放射出力半導体素子は、電気素子において支持基板とは反対側の面に配置されていて導体構造部を備え、導体構造は第２の電気端子と導電接続されている。
【０００７】
したがって放射出力半導体素子と電気素子は、支持基板上に並べて取り付けられない。たとえば放射出力半導体素子と電気素子は、電気素子が放射出力半導体素子の下に位置するような相互関係で配置される。たとえば電気素子は、放射出力半導体素子と支持基板との間に配置されている。つまり電気素子と放射出力半導体素子は互いに上下に積み重ねられ、これらの素子はいわゆるスタックを成している。
【０００８】
有利にはこのことによって、モジュールサイズを低減することができる。殊にモジュールの横方向の広がりが低減される。なお、ここで横方向の広がりとは、モジュールの底面ないしは底面積のことである。
【０００９】
さらに有利には放射出力半導体素子は、電気素子に対しセンタリングされて配置されている。たとえば電気素子と放射出力半導体素子はそれぞれ１つの垂直方向中心軸を有しており、有利にはそれらは直接上下に配置されている。格別有利には、電気素子と放射出力半導体素子は１つの共通の垂直方向中心軸を有している。
【００１０】
この場合、モジュールのサイズたとえばモジュールの底面積は、電気素子および／または放射出力半導体素子の個数には依存しない。なぜならばこれらの素子は上下に積み重ねられるからである。
【００１１】
有利にはモジュールのサイズは、支持基板上面において電気素子の取り付け面の外側に空いた平面が生じるように定められており、たとえばこの空き平面にははんだ付け接点が設けられている。これらの接点はたとえば、放射出力半導体素子のための第２の電気端子として用いられ、および／または別の電気素子のための別の電気端子として用いられる。
【００１２】
有利には支持基板の上面は、少なくとも２つの第２の端子有利には６つの第２の端子を備えており、支持基板の下面は、少なくとも１２個の第１の端子たとえば１８個の第１の端子を備えている。
【００１３】
この種のスタックにおける素子の個数は２個に制限されるものではなく、たとえば電気素子上で複数の放射出力半導体素子を上下に積み重ねて配置することができる。このようなケースでは、それぞれ１つの放射出力半導体素子を別の放射出力半導体素子の上にセンタリングさせて載置することができ、その際、複数の放射出力半導体素子から成るスタックはさらにセンタリングされて電気素子の上に配置される。さらに電気素子は支持基板の上に取り付けられる。
【００１４】
オプトエレクトロニクスモジュールの１つの有利な実施形態によれば、支持基板は配線板であり、放射出力半導体素子はＬＥＤであり、電気素子はＬＥＤを制御するＩＣである。
【００１５】
この場合、ＩＣ（integrated circuit）つまり集積回路は、能動素子または受動素子たとえば抵抗またはコンデンサを有することができる。その際、能動素子および／または受動素子は、たとえばＬＥＤの制御に適したものである。
【００１６】
放射出力半導体素子は有利には取り付け面を有しており、この取り付け面によって放射出力半導体素子は電気素子の上に配置されている。さらに放射出力半導体素子は有利には、取り付け面とは反対側に放射出射面を有しており、放射出力半導体素子により送出される放射が、有利にはモジュールからこの放射出射面を介して発せられる。
【００１７】
支持基板はさらにケーシングを有することができ、このケーシング内に、放射出力半導体素子と電気素子から成るスタックが配置される。
【００１８】
有利には、導電性ウェブが放射出力半導体素子の側面からそれぞれ突出している。殊に有利には導電性ウェブは、放射出力半導体素子から離れて支持基板の方向に湾曲するよう成形されている。
【００１９】
格別有利にはこれらのウェブは、部分的に支持基板上面に対し平行に案内されるよう、放射出力半導体素子から導かれている。有利には導電ウェブは、支持基板の方向に向かって曲がっているような湾曲部を有している。さらに有利には放射出力半導体素子は、湾曲されたウェブを介して支持基板上の第２の電気端子と導電接続されている。
【００２０】
オプトエレクトロニクスモジュールの有利な実施形態によれば、導電性ウェブはＬ字状に形成されている。たとえば導電性ウェブは上下逆さまのＬ字として形成されていて、支持基板上に配置されている。このようにしてウェブを介して、放射出力半導体素子たとえば放射出力半導体素子の側面と支持基板における第２の端子との間の電気的な接続を行うことができる。
【００２１】
さらに別の有利な実施形態によれば、導電性ウェブはＺ字状に形成されている。この実施例によればたとえば導電性ウェブの部分領域が、放射出力半導体素子から離れる方向で支持基板における第２の電気端子へ向かって案内されている。
【００２２】
オプトエレクトロニクスモジュールのさらに別の有利な実施形態によれば、導電性ウェブはＪ字状に形成されている。この実施例の場合も導電性ウェブの部分領域は、支持基板における第２の電気端子に向かって案内されているが、この場合には導電性ウェブは放射出力半導体素子の方向で案内されている。
【００２３】
有利には、導電性ウェブは金属製のウェブである。金属ウェブはたとえばワイヤボンディングなどと比べていっそう安定した特性を有しており、したがって放射出力半導体素子の安定した電気的接触接続を達成することができる。
【００２４】
オプトエレクトロニクスモジュールのさらに別の有利な実施形態によれば、第１の電気端子はスルーホールによって支持基板中を案内されている。たとえばスルーホールは、支持基板上面から下面へと案内されている。したがって電気素子を支持基板の下面において、スルーホールと第１の端子を介して電気的に接続することができる。このため有利なことに、小型化されたモジュールサイズを実現することができる。
【００２５】
さらに別の有利な実施形態によれば、モジュールは表面実装可能なモジュールである。
【００２６】
有利には表面実装可能なモジュール（SMD: surface mounted device）はその下面に、はんだ付け可能な端子面たとえば第１の端子を備えており、したがってたとえば外部の取り付け部材にじかにはんだ付けすることができる。
【００２７】
別の有利な実施形態によれば、支持基板は高さＨをもつキャビティを有しており、このキャビティ内に電気素子が配置されている。この場合、キャビティの高さＨは電気素子の高さｈ1よりも高い。電気素子は封止材料によって覆われていて、電気素子の高さｈ1に電気素子の上に存在する封止材料の高さｈ2を加えた高さがキャビティの高さＨに相応するようになっている。その際、放射出力半導体素子は、有利には封止材料の上に配置されている。
【００２８】
この場合、電気素子と放射出力半導体素子との間に封止材料が設けられている。したがって放射出力半導体素子は、電気素子の上にじかには置かれていない。
【００２９】
有利には封止材料は、支持基板のキャビティを平坦に充填している。つまりたとえば封止材料によって支持基板の平坦な面が形成されており、この面の上に放射出力半導体素子を取り付けることができる。キャビティ内に完全に収まるように電気素子を配置するのが有利である。
【００３０】
１つの有利な実施形態によれば、モジュールは付加的にケーシングを有している。このケーシング内には支持基板と電気素子と放射出力半導体素子が配置されていて、ケーシングは放射を吸収する粒子を有している。
【００３１】
有利なことに、ケーシングに設けられた放射吸収性粒子によって、たとえば太陽光線などの外光の影響を低減することができる。外光が入射すると、モジュールの放出面と放射出力素子の放射出射面において外光が反射することにより、コントラストが不十分になってしまう。有利なことに放射吸収性粒子によって、このようなコントラスト不足を回避することができる。
【００３２】
１つの別の有利な実施形態によれば、モジュールは付加的に封止材料を備えており、この封止材料は放射出力素子を取り込み、さらに別の放射吸収性粒子を有している。望ましくない外光の作用殊にその結果として引き起こされるコントラスト不足を、さらに最小限に抑えることができ、有利である。
【００３３】
１つの別の有利な実施形態によれば、支持基板は多層基板として形成されている。多層基板としてたとえば、少なくとも２つの異なる層から成る基板を設けることができる。これらの層はたとえば、材料組成を異ならせることができる。これによって、用途に応じて特性の異なる領域を備えた支持基板を実現することができる。
【００３４】
さらに別の有利な実施形態によれば、支持基板上面に別の電気素子が配置されており、これは支持基板下面の別の第１の電気端子と導電接続されている。この場合、電気素子において支持基板とは反対側に、別の放射出力半導体素子がそれぞれ配置されていて、この別の放射出力半導体素子は支持基板上面の別の第２の電気端子と導電接続されている。
【００３５】
したがってモジュールの望ましい用途に応じて、複数の電気素子と複数の放射出力半導体素子を使用することができ、その際、それぞれ放射出力半導体素子を制御するために電気素子が設けられている。放射出力半導体素子はそれぞれ電気素子の上に配置されている。したがって支持基板の上に、それぞれ少なくとも１つの放射出力半導体素子と電気素子とから成る複数のスタックが配置されている。殊に有利なことに、個々の素子をスタックとして配置することによって、放射出力半導体素子相互間の間隔を最小限に抑えることができる。さらに複数の電気素子と複数の放射出力半導体素子を、スペースを節約して支持基板上に配置することができる。このようにしてモジュールサイズの小型化を実現することができる。
【００３６】
さらに本発明はオプトエレクトロニクスモジュールの製造方法に関する。本発明による方法によれば殊に、既述の実施形態のうちの１つを参照しながら説明したモジュールを製造することができる。つまりモジュールとともに開示したすべての特徴は、本発明による方法に関しても開示されているものであるし、また、その逆もあてはまる。
【００３７】
本発明による方法の少なくとも１つの実施形態によれば、電気素子が支持基板上面に取り付けられ、その際、支持基板はその下面に第１の電気端子を備え、その上面に第２の電気端子を備えている。電気素子は第１の電気端子と導電接続される。ついで放射出力半導体素子の取り付けが行われ、この取り付けにあたり放射出力半導体素子は、電気素子において支持基板とは反対側に配置される。さらに放射出力半導体素子の導体構造部が、支持基板の第２の電気端子と導電接続されている。
【００３８】
したがって放射出力半導体素子は電気素子の上に配置され、これによって素子の積層体たとえばスタックが製造される。このようなモジュールの製造は、低コストで簡略化された製造方法である点で優れている。したがって有利なことに、最適なコストによるモジュール製造を実現することができる。
【００３９】
図１から６を参照しながら以下で説明する実施例には、本発明によるオプトエレクトロニクスモジュールおよびこのモジュールの製造方法に関するさらに別の特徴、利点ならびに有利な実施形態が示されている。
【００４０】
なお、以下の図面において、同じ構成部材あるいは同等の機能を有する構成部材にはそれぞれ同じ参照符号が付されている。また、図示されている構成部材ならびにそれらの構成部材相互間のサイズの比率は、実際のスケールどおりに描かれたものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図２Ａ】製造プロセス中のオプトエレクトロニクスモジュールの実施例を示す図
【図２Ｂ】製造プロセス中のオプトエレクトロニクスモジュールの実施例を示す図
【図２Ｃ】製造プロセス中のオプトエレクトロニクスモジュールの実施例を示す図
【図３】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図４】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図５】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図６】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【発明を実施するための形態】
【００４２】
図１には、オプトエレクトロニクスモジュールの断面図が示されている。オプトエレクトロニクスモジュールには電気素子２と、支持基板３と放射を出力する半導体素子１が設けられている。支持基板３の下面３３には第１の電気端子が設けられており、上面３１には第２の電気端子が設けられている。電気端子２は支持基板３の上面３１に配置されており、支持基板３の第１の電気端子と導電接続されている。電気素子２において支持基板３とは反対の面には放射出力半導体素子１が配置されている。放射出力半導体素子１を、たとえば固着仲介層あるいは接着層９によって電気素子２に取り付けることができる。これに対する代案として放射出力半導体素子１を、はんだプロセスによって電気素子２に取り付けることも可能である。
【００４３】
したがって電気素子２と放射出力半導体素子１は上下に配置されており、たとえば積層されている。有利には、放射出力半導体素子１は電気素子２の上にセンタリングされて配置されている。さらに、積層体を上から見たときに放射出力半導体素子１が横方向で電気素子２からはみ出さないよう、放射出力半導体素子１の底面積が電気素子２の底面積とほぼ一致していると有利である。
【００４４】
有利には放射出力半導体素子１は、電気素子２と向き合った側に取り付け面を有している。有利には取り付け面とは反対側には、放射出力半導体素子１の放射出射面が設けられている。放射出力半導体素子１から送出される放射は、有利には主として放射出射面において半導体素子１から出射する。
【００４５】
放射出力半導体素子１はさらに導体構造部４ａ，４ｂを有しており、これらは支持基板３の第２の電気端子と導電接続されている。有利には導体構造部４ａ，４ｂは、放射出力半導体素子１の側面に配置されている。
【００４６】
図１の実施例において導体構造４ａ，４ｂはＺ字状に形成されている。たとえば導体構造部４ａ，４ｂは、放射出力半導体素子１の側面から垂直に突出して部分的に支持基板１の上面３１と平行に延在し、ついで支持基板３の方向に向かって湾曲している。支持基板３上において導体構造部４ａ，４ｂはさらに湾曲しており、その結果、導体構造部４ａ，４ｂは支持基板１の上面３の上を延在している。たとえば導体構造４ａ，４ｂは部分的に第２の電気端子とじかに接触している。有利には導体構造４ａ，４ｂは、支持基板３の上面３１上を放射出力半導体素子１から離れる方向で延在している。
【００４７】
支持基板３は有利には配線板であり、電気端子２の電気的な接触接続のためその下面３３に第１の電気端子が設けられている。他方、放射出力半導体素子１の電気的な接触接続のため、上面３１には第２の電気端子たとえば導体路が案内されている。
【００４８】
放射出力半導体素子１は有利にはＬＥＤまたはＬＥＤチップである。択一的に放射出力半導体素子１が、ＬＥＤケーシング内に配置され放射出力特性たとえば活性層を含む半導体層構造を有するように構成することができる。さらに、半導体積層体がたとえばエポキシ樹脂によって注型されるよう、ＬＥＤケーシング内に注封材料を収容することができる。したがって放射出力半導体素子１は、ＬＥＤチップあるいはＬＥＤだけでなく、たとえばＬＥＤパッケージとして構成することができる。
【００４９】
有利には、ＬＥＤパッケージは３つのＬＥＤチップを有している。この場合、３つのＬＥＤチップをＲＧＢ−ＬＥＤとするのが殊に有利である。つまりこれらのＬＥＤチップのうちの１つは赤色の放射を放出し、１つは緑色の放射を、さらに１つは青色の放射を放出する。
【００５０】
電気素子１は有利には、ＬＥＤ、ＬＥＤチップまたはＬＥＤパッケージを制御するためのＩＣである。
【００５１】
複数の素子を積み上げて配置することにより、たとえば電気素子２と放射出力半導体素子１を積み上げて配置することにより、有利にはこの種のモジュールの底面積が低減される。このようにすることで殊に、小型化されたモジュールを達成することができる。たとえばモジュールの底面積が、放射出力半導体素子１に必要とされる取り付け面積の分だけ低減される。それというのも、放射出力半導体素子１は電気素子２の上にじかに配置されているからである。つまり、基板３の上に複数の素子を並べて配置しなくてもよくなる。
【００５２】
有利には導体構造部４ａ，４ｂは、放射出力半導体素子１から突出している導電性のウェブである。殊に有利には、導電性のウェブ４ａ，４ｂは金属ウェブである。このようなウェブは殊に有利には特性が安定している点で優れており、たとえばボンディングワイヤのようにフレキシブルに湾曲する可能性がない。
【００５３】
支持基板３は有利には多層基板として構成されている。つまり支持基板３は少なくとも２つの層を有しており、これらは上下に配置されている。したがって支持基板３を部分的に特別な要求に合わせて整合させることができる。
【００５４】
有利にはモジュールは表面実装可能なモジュールである。図１のモジュールは有利には、下面３３において外部に取り付けて電気的に接続することができる。
【００５５】
支持基板３の上面３１にさらに別の電気素子を配置することができ、これらの電気素子を支持基板３の下面に設けられたさらに別の第１の電気端子と導電接続することができる（図示せず）。この場合、別の電気素子の上にさらに別の放射出力半導体素子を配置すると有利である。たとえば、それぞれ１つの別の電気素子の上にそれぞれ１つの別の放射出力半導体素子が配置される。したがって支持基板３の上面３１に、少なくとも１つの電気素子と少なくとも１つの放射出力半導体素子を備えた複数の積層体ないしはスタックが配置される。有利には、これらのスタックを互いに近くに配置させることができる。有利なことにこのようにすることで、複数のスタックを備えたスペース節約型のモジュールを実現できる。
【００５６】
さらに、複数の放射出力半導体素子を上下に積み重ねて電気素子の上に配置することも可能である（図示せず）。
【００５７】
図２Ａ〜図２Ｃには、製造中のオプトエレクトロニクスモジュールの様子が描かれている。図２Ａには、支持基板３およびその上に配置された電気素子２を備えたモジュールの断面図が示されている。さらに図２Ｂは図２Ａのモジュールを上から見た図であり、図２Ｃは図２Ａのモジュールを下から見た図である。
【００５８】
図２Ａには支持基板３が描かれており、これは上面３１と下面３３を有している。上面３１には第２の電気端子が配置されている。さらに上面３１には電気素子２も配置されている。支持基板３の下面３３には第１の電気端子が設けられている。
【００５９】
図２Ｂには、支持基板３の上面３１を上から見た図が描かれている。上面３１には第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂが設けられている。たとえば図２Ｂの実施例によれば支持基板３は、６つの第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂを有している。
【００６０】
第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂは、有利には放射出力半導体素子の電気的な接触接続のために用いられる。見やすくするため、図２Ａ〜図２Ｃには放射出力半導体素子は描かれていない。
【００６１】
有利には、放射出力半導体素子はＬＥＤパッケージであり、たとえばＲＧＢーＬＥＤである。この場合、たとえば赤色の放射出力ＬＥＤチップは第２の端子５ａ，５ｂと導電接続され、緑色の放射出力ＬＥＤチップは第２の端子６ａ，６ｂと導電接続され、青色の放射出力ＬＥＤチップは第２の端子７ａ，７ｂと導電接続される。
【００６２】
電気素子２はたとえばＩＣであり、有利には、放射出力半導体素子たとえばＲＧＢ−ＬＥＤの制御に適したカプセル化されたＩＣである。
【００６３】
図２Ｃには、図２Ｂの実施例における支持基板３の下面が示されており、つまり支持基板３において電気素子２とは反対側の面が示されている。支持基板３の下面には、第１の電気端子８が配置されている。第１の電気端子８を介して、支持基板３の下面からＩＣが電気的に接続される。たとえば下面３３は、１８個の第１の電気端子８を有している。
【００６４】
図２Ａ〜図２Ｃの実施例によれば、支持基板３の下面における第１の電気端子８は支持基板３の中を通るスルーホールを介して、支持基板３の上面３１におけるＩＣ２と導電接続されている。
【００６５】
図２Ａ〜図２Ｃに示したオプトエレクトロニクスモジュールを完全なものとするには、電気素子２に、たとえば電気素子２において支持基板３とは反対側の面に、放射出力半導体素子たとえばＲＧＢ−ＬＥＤが配置される（図示せず）。ＬＥＤチップはたとえば、第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂとそれぞれ導電接続される。
【００６６】
図３には、オプトエレクトロニクスモジュールのさらに別の実施例が示されており、殊にここではモジュールの断面図が描かれている。
【００６７】
図１に示した実施例とは異なり、導電性ウェブ４ａ，４ｂはＪ字状に形成されている。殊にこれらの導電性ウェブ４ａ，４ｂは、支持基板３の上面３１の上を放射出力半導体素子１の方向へ案内されている。つまり導電性ウェブ４ａ、４ｂにおける２つめの湾曲部分は、図１に示した導電性ウェブにおける２つめの湾曲部分とは逆方向になっている。
【００６８】
さらに放射出力半導体素子１は、図１に示した放射出力半導体素子とは異なり空隙を有している。この空隙はたとえば、放射出力半導体素子１の取り付け面に存在している。有利にはこの空隙内に電気素子２が配置されている。
【００６９】
さらに図１の実施例と異なる点は、放射出力半導体素子１と電気素子２との間に固着仲介層９が設けられていないことである。この場合、固着仲介層９はたとえば、放射出力半導体素子１の空隙ないしはキャビティの外側に配置されている。したがって殊にこの実施例によれば、放射出力半導体素子１と電気素子２との間にスペースを設けることができ、このスペースにはたとえば空気が入っている。
【００７０】
有利には放射出力半導体素子１は周縁領域に、たとえば空隙の外側に、固着仲介層である接着層９あるいははんだ接続部が取り付けられている。たとえば放射出力半導体素子１は、周縁領域において導体構造部４ａ，４ｂに取り付けられている。
【００７１】
図４の実施例によれば、オプトエレクトロニクスモジュールの別の断面が示されている。図１に示されている実施例とは異なり、導電性ウェブ４ａ，４ｂはＬ字の形態を有している。たとえば導電性ウェブ４ａ，４ｂはＬ字状に形成されている。
【００７２】
有利には、導電性ウェブ４ａ，４ｂは逆Ｌ字型で支持基板３上に配置されている。したがって導電性ウェブ４ａ，４ｂは、支持基板３の方向へ向かう湾曲部を有している。図４の実施例の場合、この導電性ウェブ４ａ，４ｂにおいて２つめの湾曲は形成されていない。
【００７３】
図３および図４のオプトエレクトロニクスモジュールに付加的にケーシングを設けることができ、このケーシング内に支持基板３と電気素子２と放射出力半導体素子１が配置されていて、このケーシングは放射を吸収する粒子を有している（図示せず）。さらに付加的に図３および図４のオプトエレクトロニクスモジュールに、放射出力半導体素子を取り囲む注封材料を設けることもでき、これはやはり放射を吸収する粒子を有している（図示せず）。
【００７４】
図５の実施例は、支持基板３がキャビティ３２を有する点で図１の実施例とは異なっている。この場合、電気素子２はキャビティ３２内に配置されていて、注封材料１０によってモールドされている。
【００７５】
支持基板３のキャビティ３２は高さＨを有する。電気素子２は、高さＨよりも低い高さｈ1を有している。したがって電気素子２はキャビティ３２内に完全に収まっている。注封材料１０は電気素子２の上方において高さｈ2を有しており、したがって電気素子２の高さｈ1に注封材料１０の高さｈ2を加えると、キャビティ３２の高さＨと一致することになる。このため注封材料１０は、支持基板３の上面３１と同一平面上で終端している。
【００７６】
注封材料１０の上に放射出力半導体素子１が配置されており、導電性ウェブ４ａ，４ｂを介して支持基板３の第２の電気端子６ａ，６ｂと導電接続されている。
【００７７】
電気素子２はボンディングワイヤ１２を介して、支持基板３中を延在するスルーホール１１と導電接続されている。たとえばスルーホール１１は、支持基板３の下面３３に設けられた第１の電気端子８に向かって案内されている。
【００７８】
図６の実施例は図１の実施例とは以下の点で異なっている。すなわち図６の実施例の場合、放射出力半導体素子１の導体構造４ａ，４ｂは、これらが支持基板３の下面３３まで達するよう、電気端子２および支持基板３の側面において案内されている。導体構造４ａ，４ｂをこのように配置することによって殊に、表面実装可能なモジュールを実現することができ、このモジュールを支持基板３の下面を利用して外部と電気的に接続することができる。
【００７９】
以上、実施例に基づき本発明を説明してきたが、この説明によって本発明がそれらの実施例に限定されるものではなく、特許請求の範囲に記載された個々の新たな特徴も、あるいはそれらのいかなる組み合わせも含まれるものであり、たとえそのような特徴や組み合わせそのものが特許請求の範囲または実施例に明示的に記載されていなくても、本発明に含まれる。
【技術分野】
【０００１】
本願はドイツ連邦共和国特許出願第10 2009 022 901.9の優先権を主張するものであり、したがってその開示内容は本願に含まれる。
【０００２】
本発明は、放射出力半導体素子と電気素子と支持基板とを備えたオプトエレクトロニクスモジュールならびにこの種のオプトエレクトロニクスモジュールの製造方法に関する。
【０００３】
複数の電気素子および／または光学素子を有するモジュールは知られている。この場合、個々の素子はたとえば１つの支持基板上に並置されて設けられている。個々の電気素子を１つの共通のケーシング内に配置することができ、電気素子および／または光学素子が横方向に配置されることから、このケーシングは、すべての素子を並べて配置することができるようなサイズで形成されている。その際、個々の素子を組み立てるために、素子の形式に応じてたとえばはんだや接着剤など様々な技術を利用することができる。
【０００４】
本発明が基礎とする課題は、オプトエレクトロニクスモジュールを改善することにあり、殊にモジュールサイズが縮小されている点で優れているオプトエレクトロニクスモジュールを提供することにある。さらに本発明の課題は、殊にコストや製造の煩雑さが抑えられた点で優れているオプトエレクトロニクスモジュールの製造方法を提供することにある。
【０００５】
本発明によればこの課題は、請求項１の特徴を備えたオプトエレクトロニクスモジュールならびに請求項１５の特徴を備えたオプトエレクトロニクスモジュールの製造方法により解決される。従属請求項には、本発明によるモジュールならびにこのモジュールの製造方法の有利な実施形態が示されている。
【０００６】
本発明によれば、放射出力半導体素子と電気素子と支持基板とを備えたオプトエレクトロニクスモジュールが設けられている。支持基板は上面と下面を有しており、下面には第１の電気端子が、上面には第２の電気端子が配置されている。電気素子は支持基板の上面に配置されていて、第１の電気端子と導電接続されている。放射出力半導体素子は、電気素子において支持基板とは反対側の面に配置されていて導体構造部を備え、導体構造は第２の電気端子と導電接続されている。
【０００７】
したがって放射出力半導体素子と電気素子は、支持基板上に並べて取り付けられない。たとえば放射出力半導体素子と電気素子は、電気素子が放射出力半導体素子の下に位置するような相互関係で配置される。たとえば電気素子は、放射出力半導体素子と支持基板との間に配置されている。つまり電気素子と放射出力半導体素子は互いに上下に積み重ねられ、これらの素子はいわゆるスタックを成している。
【０００８】
有利にはこのことによって、モジュールサイズを低減することができる。殊にモジュールの横方向の広がりが低減される。なお、ここで横方向の広がりとは、モジュールの底面ないしは底面積のことである。
【０００９】
さらに有利には放射出力半導体素子は、電気素子に対しセンタリングされて配置されている。たとえば電気素子と放射出力半導体素子はそれぞれ１つの垂直方向中心軸を有しており、有利にはそれらは直接上下に配置されている。格別有利には、電気素子と放射出力半導体素子は１つの共通の垂直方向中心軸を有している。
【００１０】
この場合、モジュールのサイズたとえばモジュールの底面積は、電気素子および／または放射出力半導体素子の個数には依存しない。なぜならばこれらの素子は上下に積み重ねられるからである。
【００１１】
有利にはモジュールのサイズは、支持基板上面において電気素子の取り付け面の外側に空いた平面が生じるように定められており、たとえばこの空き平面にははんだ付け接点が設けられている。これらの接点はたとえば、放射出力半導体素子のための第２の電気端子として用いられ、および／または別の電気素子のための別の電気端子として用いられる。
【００１２】
有利には支持基板の上面は、少なくとも２つの第２の端子有利には６つの第２の端子を備えており、支持基板の下面は、少なくとも１２個の第１の端子たとえば１８個の第１の端子を備えている。
【００１３】
この種のスタックにおける素子の個数は２個に制限されるものではなく、たとえば電気素子上で複数の放射出力半導体素子を上下に積み重ねて配置することができる。このようなケースでは、それぞれ１つの放射出力半導体素子を別の放射出力半導体素子の上にセンタリングさせて載置することができ、その際、複数の放射出力半導体素子から成るスタックはさらにセンタリングされて電気素子の上に配置される。さらに電気素子は支持基板の上に取り付けられる。
【００１４】
オプトエレクトロニクスモジュールの１つの有利な実施形態によれば、支持基板は配線板であり、放射出力半導体素子はＬＥＤであり、電気素子はＬＥＤを制御するＩＣである。
【００１５】
この場合、ＩＣ（integrated circuit）つまり集積回路は、能動素子または受動素子たとえば抵抗またはコンデンサを有することができる。その際、能動素子および／または受動素子は、たとえばＬＥＤの制御に適したものである。
【００１６】
放射出力半導体素子は有利には取り付け面を有しており、この取り付け面によって放射出力半導体素子は電気素子の上に配置されている。さらに放射出力半導体素子は有利には、取り付け面とは反対側に放射出射面を有しており、放射出力半導体素子により送出される放射が、有利にはモジュールからこの放射出射面を介して発せられる。
【００１７】
支持基板はさらにケーシングを有することができ、このケーシング内に、放射出力半導体素子と電気素子から成るスタックが配置される。
【００１８】
有利には、導電性ウェブが放射出力半導体素子の側面からそれぞれ突出している。殊に有利には導電性ウェブは、放射出力半導体素子から離れて支持基板の方向に湾曲するよう成形されている。
【００１９】
格別有利にはこれらのウェブは、部分的に支持基板上面に対し平行に案内されるよう、放射出力半導体素子から導かれている。有利には導電ウェブは、支持基板の方向に向かって曲がっているような湾曲部を有している。さらに有利には放射出力半導体素子は、湾曲されたウェブを介して支持基板上の第２の電気端子と導電接続されている。
【００２０】
オプトエレクトロニクスモジュールの有利な実施形態によれば、導電性ウェブはＬ字状に形成されている。たとえば導電性ウェブは上下逆さまのＬ字として形成されていて、支持基板上に配置されている。このようにしてウェブを介して、放射出力半導体素子たとえば放射出力半導体素子の側面と支持基板における第２の端子との間の電気的な接続を行うことができる。
【００２１】
さらに別の有利な実施形態によれば、導電性ウェブはＺ字状に形成されている。この実施例によればたとえば導電性ウェブの部分領域が、放射出力半導体素子から離れる方向で支持基板における第２の電気端子へ向かって案内されている。
【００２２】
オプトエレクトロニクスモジュールのさらに別の有利な実施形態によれば、導電性ウェブはＪ字状に形成されている。この実施例の場合も導電性ウェブの部分領域は、支持基板における第２の電気端子に向かって案内されているが、この場合には導電性ウェブは放射出力半導体素子の方向で案内されている。
【００２３】
有利には、導電性ウェブは金属製のウェブである。金属ウェブはたとえばワイヤボンディングなどと比べていっそう安定した特性を有しており、したがって放射出力半導体素子の安定した電気的接触接続を達成することができる。
【００２４】
オプトエレクトロニクスモジュールのさらに別の有利な実施形態によれば、第１の電気端子はスルーホールによって支持基板中を案内されている。たとえばスルーホールは、支持基板上面から下面へと案内されている。したがって電気素子を支持基板の下面において、スルーホールと第１の端子を介して電気的に接続することができる。このため有利なことに、小型化されたモジュールサイズを実現することができる。
【００２５】
さらに別の有利な実施形態によれば、モジュールは表面実装可能なモジュールである。
【００２６】
有利には表面実装可能なモジュール（SMD: surface mounted device）はその下面に、はんだ付け可能な端子面たとえば第１の端子を備えており、したがってたとえば外部の取り付け部材にじかにはんだ付けすることができる。
【００２７】
別の有利な実施形態によれば、支持基板は高さＨをもつキャビティを有しており、このキャビティ内に電気素子が配置されている。この場合、キャビティの高さＨは電気素子の高さｈ1よりも高い。電気素子は封止材料によって覆われていて、電気素子の高さｈ1に電気素子の上に存在する封止材料の高さｈ2を加えた高さがキャビティの高さＨに相応するようになっている。その際、放射出力半導体素子は、有利には封止材料の上に配置されている。
【００２８】
この場合、電気素子と放射出力半導体素子との間に封止材料が設けられている。したがって放射出力半導体素子は、電気素子の上にじかには置かれていない。
【００２９】
有利には封止材料は、支持基板のキャビティを平坦に充填している。つまりたとえば封止材料によって支持基板の平坦な面が形成されており、この面の上に放射出力半導体素子を取り付けることができる。キャビティ内に完全に収まるように電気素子を配置するのが有利である。
【００３０】
１つの有利な実施形態によれば、モジュールは付加的にケーシングを有している。このケーシング内には支持基板と電気素子と放射出力半導体素子が配置されていて、ケーシングは放射を吸収する粒子を有している。
【００３１】
有利なことに、ケーシングに設けられた放射吸収性粒子によって、たとえば太陽光線などの外光の影響を低減することができる。外光が入射すると、モジュールの放出面と放射出力素子の放射出射面において外光が反射することにより、コントラストが不十分になってしまう。有利なことに放射吸収性粒子によって、このようなコントラスト不足を回避することができる。
【００３２】
１つの別の有利な実施形態によれば、モジュールは付加的に封止材料を備えており、この封止材料は放射出力素子を取り込み、さらに別の放射吸収性粒子を有している。望ましくない外光の作用殊にその結果として引き起こされるコントラスト不足を、さらに最小限に抑えることができ、有利である。
【００３３】
１つの別の有利な実施形態によれば、支持基板は多層基板として形成されている。多層基板としてたとえば、少なくとも２つの異なる層から成る基板を設けることができる。これらの層はたとえば、材料組成を異ならせることができる。これによって、用途に応じて特性の異なる領域を備えた支持基板を実現することができる。
【００３４】
さらに別の有利な実施形態によれば、支持基板上面に別の電気素子が配置されており、これは支持基板下面の別の第１の電気端子と導電接続されている。この場合、電気素子において支持基板とは反対側に、別の放射出力半導体素子がそれぞれ配置されていて、この別の放射出力半導体素子は支持基板上面の別の第２の電気端子と導電接続されている。
【００３５】
したがってモジュールの望ましい用途に応じて、複数の電気素子と複数の放射出力半導体素子を使用することができ、その際、それぞれ放射出力半導体素子を制御するために電気素子が設けられている。放射出力半導体素子はそれぞれ電気素子の上に配置されている。したがって支持基板の上に、それぞれ少なくとも１つの放射出力半導体素子と電気素子とから成る複数のスタックが配置されている。殊に有利なことに、個々の素子をスタックとして配置することによって、放射出力半導体素子相互間の間隔を最小限に抑えることができる。さらに複数の電気素子と複数の放射出力半導体素子を、スペースを節約して支持基板上に配置することができる。このようにしてモジュールサイズの小型化を実現することができる。
【００３６】
さらに本発明はオプトエレクトロニクスモジュールの製造方法に関する。本発明による方法によれば殊に、既述の実施形態のうちの１つを参照しながら説明したモジュールを製造することができる。つまりモジュールとともに開示したすべての特徴は、本発明による方法に関しても開示されているものであるし、また、その逆もあてはまる。
【００３７】
本発明による方法の少なくとも１つの実施形態によれば、電気素子が支持基板上面に取り付けられ、その際、支持基板はその下面に第１の電気端子を備え、その上面に第２の電気端子を備えている。電気素子は第１の電気端子と導電接続される。ついで放射出力半導体素子の取り付けが行われ、この取り付けにあたり放射出力半導体素子は、電気素子において支持基板とは反対側に配置される。さらに放射出力半導体素子の導体構造部が、支持基板の第２の電気端子と導電接続されている。
【００３８】
したがって放射出力半導体素子は電気素子の上に配置され、これによって素子の積層体たとえばスタックが製造される。このようなモジュールの製造は、低コストで簡略化された製造方法である点で優れている。したがって有利なことに、最適なコストによるモジュール製造を実現することができる。
【００３９】
図１から６を参照しながら以下で説明する実施例には、本発明によるオプトエレクトロニクスモジュールおよびこのモジュールの製造方法に関するさらに別の特徴、利点ならびに有利な実施形態が示されている。
【００４０】
なお、以下の図面において、同じ構成部材あるいは同等の機能を有する構成部材にはそれぞれ同じ参照符号が付されている。また、図示されている構成部材ならびにそれらの構成部材相互間のサイズの比率は、実際のスケールどおりに描かれたものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図２Ａ】製造プロセス中のオプトエレクトロニクスモジュールの実施例を示す図
【図２Ｂ】製造プロセス中のオプトエレクトロニクスモジュールの実施例を示す図
【図２Ｃ】製造プロセス中のオプトエレクトロニクスモジュールの実施例を示す図
【図３】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図４】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図５】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【図６】本発明によるオプトエレクトロニクスモジュールの実施例を示す断面図
【発明を実施するための形態】
【００４２】
図１には、オプトエレクトロニクスモジュールの断面図が示されている。オプトエレクトロニクスモジュールには電気素子２と、支持基板３と放射を出力する半導体素子１が設けられている。支持基板３の下面３３には第１の電気端子が設けられており、上面３１には第２の電気端子が設けられている。電気端子２は支持基板３の上面３１に配置されており、支持基板３の第１の電気端子と導電接続されている。電気素子２において支持基板３とは反対の面には放射出力半導体素子１が配置されている。放射出力半導体素子１を、たとえば固着仲介層あるいは接着層９によって電気素子２に取り付けることができる。これに対する代案として放射出力半導体素子１を、はんだプロセスによって電気素子２に取り付けることも可能である。
【００４３】
したがって電気素子２と放射出力半導体素子１は上下に配置されており、たとえば積層されている。有利には、放射出力半導体素子１は電気素子２の上にセンタリングされて配置されている。さらに、積層体を上から見たときに放射出力半導体素子１が横方向で電気素子２からはみ出さないよう、放射出力半導体素子１の底面積が電気素子２の底面積とほぼ一致していると有利である。
【００４４】
有利には放射出力半導体素子１は、電気素子２と向き合った側に取り付け面を有している。有利には取り付け面とは反対側には、放射出力半導体素子１の放射出射面が設けられている。放射出力半導体素子１から送出される放射は、有利には主として放射出射面において半導体素子１から出射する。
【００４５】
放射出力半導体素子１はさらに導体構造部４ａ，４ｂを有しており、これらは支持基板３の第２の電気端子と導電接続されている。有利には導体構造部４ａ，４ｂは、放射出力半導体素子１の側面に配置されている。
【００４６】
図１の実施例において導体構造４ａ，４ｂはＺ字状に形成されている。たとえば導体構造部４ａ，４ｂは、放射出力半導体素子１の側面から垂直に突出して部分的に支持基板１の上面３１と平行に延在し、ついで支持基板３の方向に向かって湾曲している。支持基板３上において導体構造部４ａ，４ｂはさらに湾曲しており、その結果、導体構造部４ａ，４ｂは支持基板１の上面３の上を延在している。たとえば導体構造４ａ，４ｂは部分的に第２の電気端子とじかに接触している。有利には導体構造４ａ，４ｂは、支持基板３の上面３１上を放射出力半導体素子１から離れる方向で延在している。
【００４７】
支持基板３は有利には配線板であり、電気端子２の電気的な接触接続のためその下面３３に第１の電気端子が設けられている。他方、放射出力半導体素子１の電気的な接触接続のため、上面３１には第２の電気端子たとえば導体路が案内されている。
【００４８】
放射出力半導体素子１は有利にはＬＥＤまたはＬＥＤチップである。択一的に放射出力半導体素子１が、ＬＥＤケーシング内に配置され放射出力特性たとえば活性層を含む半導体層構造を有するように構成することができる。さらに、半導体積層体がたとえばエポキシ樹脂によって注型されるよう、ＬＥＤケーシング内に注封材料を収容することができる。したがって放射出力半導体素子１は、ＬＥＤチップあるいはＬＥＤだけでなく、たとえばＬＥＤパッケージとして構成することができる。
【００４９】
有利には、ＬＥＤパッケージは３つのＬＥＤチップを有している。この場合、３つのＬＥＤチップをＲＧＢ−ＬＥＤとするのが殊に有利である。つまりこれらのＬＥＤチップのうちの１つは赤色の放射を放出し、１つは緑色の放射を、さらに１つは青色の放射を放出する。
【００５０】
電気素子１は有利には、ＬＥＤ、ＬＥＤチップまたはＬＥＤパッケージを制御するためのＩＣである。
【００５１】
複数の素子を積み上げて配置することにより、たとえば電気素子２と放射出力半導体素子１を積み上げて配置することにより、有利にはこの種のモジュールの底面積が低減される。このようにすることで殊に、小型化されたモジュールを達成することができる。たとえばモジュールの底面積が、放射出力半導体素子１に必要とされる取り付け面積の分だけ低減される。それというのも、放射出力半導体素子１は電気素子２の上にじかに配置されているからである。つまり、基板３の上に複数の素子を並べて配置しなくてもよくなる。
【００５２】
有利には導体構造部４ａ，４ｂは、放射出力半導体素子１から突出している導電性のウェブである。殊に有利には、導電性のウェブ４ａ，４ｂは金属ウェブである。このようなウェブは殊に有利には特性が安定している点で優れており、たとえばボンディングワイヤのようにフレキシブルに湾曲する可能性がない。
【００５３】
支持基板３は有利には多層基板として構成されている。つまり支持基板３は少なくとも２つの層を有しており、これらは上下に配置されている。したがって支持基板３を部分的に特別な要求に合わせて整合させることができる。
【００５４】
有利にはモジュールは表面実装可能なモジュールである。図１のモジュールは有利には、下面３３において外部に取り付けて電気的に接続することができる。
【００５５】
支持基板３の上面３１にさらに別の電気素子を配置することができ、これらの電気素子を支持基板３の下面に設けられたさらに別の第１の電気端子と導電接続することができる（図示せず）。この場合、別の電気素子の上にさらに別の放射出力半導体素子を配置すると有利である。たとえば、それぞれ１つの別の電気素子の上にそれぞれ１つの別の放射出力半導体素子が配置される。したがって支持基板３の上面３１に、少なくとも１つの電気素子と少なくとも１つの放射出力半導体素子を備えた複数の積層体ないしはスタックが配置される。有利には、これらのスタックを互いに近くに配置させることができる。有利なことにこのようにすることで、複数のスタックを備えたスペース節約型のモジュールを実現できる。
【００５６】
さらに、複数の放射出力半導体素子を上下に積み重ねて電気素子の上に配置することも可能である（図示せず）。
【００５７】
図２Ａ〜図２Ｃには、製造中のオプトエレクトロニクスモジュールの様子が描かれている。図２Ａには、支持基板３およびその上に配置された電気素子２を備えたモジュールの断面図が示されている。さらに図２Ｂは図２Ａのモジュールを上から見た図であり、図２Ｃは図２Ａのモジュールを下から見た図である。
【００５８】
図２Ａには支持基板３が描かれており、これは上面３１と下面３３を有している。上面３１には第２の電気端子が配置されている。さらに上面３１には電気素子２も配置されている。支持基板３の下面３３には第１の電気端子が設けられている。
【００５９】
図２Ｂには、支持基板３の上面３１を上から見た図が描かれている。上面３１には第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂが設けられている。たとえば図２Ｂの実施例によれば支持基板３は、６つの第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂを有している。
【００６０】
第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂは、有利には放射出力半導体素子の電気的な接触接続のために用いられる。見やすくするため、図２Ａ〜図２Ｃには放射出力半導体素子は描かれていない。
【００６１】
有利には、放射出力半導体素子はＬＥＤパッケージであり、たとえばＲＧＢーＬＥＤである。この場合、たとえば赤色の放射出力ＬＥＤチップは第２の端子５ａ，５ｂと導電接続され、緑色の放射出力ＬＥＤチップは第２の端子６ａ，６ｂと導電接続され、青色の放射出力ＬＥＤチップは第２の端子７ａ，７ｂと導電接続される。
【００６２】
電気素子２はたとえばＩＣであり、有利には、放射出力半導体素子たとえばＲＧＢ−ＬＥＤの制御に適したカプセル化されたＩＣである。
【００６３】
図２Ｃには、図２Ｂの実施例における支持基板３の下面が示されており、つまり支持基板３において電気素子２とは反対側の面が示されている。支持基板３の下面には、第１の電気端子８が配置されている。第１の電気端子８を介して、支持基板３の下面からＩＣが電気的に接続される。たとえば下面３３は、１８個の第１の電気端子８を有している。
【００６４】
図２Ａ〜図２Ｃの実施例によれば、支持基板３の下面における第１の電気端子８は支持基板３の中を通るスルーホールを介して、支持基板３の上面３１におけるＩＣ２と導電接続されている。
【００６５】
図２Ａ〜図２Ｃに示したオプトエレクトロニクスモジュールを完全なものとするには、電気素子２に、たとえば電気素子２において支持基板３とは反対側の面に、放射出力半導体素子たとえばＲＧＢ−ＬＥＤが配置される（図示せず）。ＬＥＤチップはたとえば、第２の電気端子５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂとそれぞれ導電接続される。
【００６６】
図３には、オプトエレクトロニクスモジュールのさらに別の実施例が示されており、殊にここではモジュールの断面図が描かれている。
【００６７】
図１に示した実施例とは異なり、導電性ウェブ４ａ，４ｂはＪ字状に形成されている。殊にこれらの導電性ウェブ４ａ，４ｂは、支持基板３の上面３１の上を放射出力半導体素子１の方向へ案内されている。つまり導電性ウェブ４ａ、４ｂにおける２つめの湾曲部分は、図１に示した導電性ウェブにおける２つめの湾曲部分とは逆方向になっている。
【００６８】
さらに放射出力半導体素子１は、図１に示した放射出力半導体素子とは異なり空隙を有している。この空隙はたとえば、放射出力半導体素子１の取り付け面に存在している。有利にはこの空隙内に電気素子２が配置されている。
【００６９】
さらに図１の実施例と異なる点は、放射出力半導体素子１と電気素子２との間に固着仲介層９が設けられていないことである。この場合、固着仲介層９はたとえば、放射出力半導体素子１の空隙ないしはキャビティの外側に配置されている。したがって殊にこの実施例によれば、放射出力半導体素子１と電気素子２との間にスペースを設けることができ、このスペースにはたとえば空気が入っている。
【００７０】
有利には放射出力半導体素子１は周縁領域に、たとえば空隙の外側に、固着仲介層である接着層９あるいははんだ接続部が取り付けられている。たとえば放射出力半導体素子１は、周縁領域において導体構造部４ａ，４ｂに取り付けられている。
【００７１】
図４の実施例によれば、オプトエレクトロニクスモジュールの別の断面が示されている。図１に示されている実施例とは異なり、導電性ウェブ４ａ，４ｂはＬ字の形態を有している。たとえば導電性ウェブ４ａ，４ｂはＬ字状に形成されている。
【００７２】
有利には、導電性ウェブ４ａ，４ｂは逆Ｌ字型で支持基板３上に配置されている。したがって導電性ウェブ４ａ，４ｂは、支持基板３の方向へ向かう湾曲部を有している。図４の実施例の場合、この導電性ウェブ４ａ，４ｂにおいて２つめの湾曲は形成されていない。
【００７３】
図３および図４のオプトエレクトロニクスモジュールに付加的にケーシングを設けることができ、このケーシング内に支持基板３と電気素子２と放射出力半導体素子１が配置されていて、このケーシングは放射を吸収する粒子を有している（図示せず）。さらに付加的に図３および図４のオプトエレクトロニクスモジュールに、放射出力半導体素子を取り囲む注封材料を設けることもでき、これはやはり放射を吸収する粒子を有している（図示せず）。
【００７４】
図５の実施例は、支持基板３がキャビティ３２を有する点で図１の実施例とは異なっている。この場合、電気素子２はキャビティ３２内に配置されていて、注封材料１０によってモールドされている。
【００７５】
支持基板３のキャビティ３２は高さＨを有する。電気素子２は、高さＨよりも低い高さｈ1を有している。したがって電気素子２はキャビティ３２内に完全に収まっている。注封材料１０は電気素子２の上方において高さｈ2を有しており、したがって電気素子２の高さｈ1に注封材料１０の高さｈ2を加えると、キャビティ３２の高さＨと一致することになる。このため注封材料１０は、支持基板３の上面３１と同一平面上で終端している。
【００７６】
注封材料１０の上に放射出力半導体素子１が配置されており、導電性ウェブ４ａ，４ｂを介して支持基板３の第２の電気端子６ａ，６ｂと導電接続されている。
【００７７】
電気素子２はボンディングワイヤ１２を介して、支持基板３中を延在するスルーホール１１と導電接続されている。たとえばスルーホール１１は、支持基板３の下面３３に設けられた第１の電気端子８に向かって案内されている。
【００７８】
図６の実施例は図１の実施例とは以下の点で異なっている。すなわち図６の実施例の場合、放射出力半導体素子１の導体構造４ａ，４ｂは、これらが支持基板３の下面３３まで達するよう、電気端子２および支持基板３の側面において案内されている。導体構造４ａ，４ｂをこのように配置することによって殊に、表面実装可能なモジュールを実現することができ、このモジュールを支持基板３の下面を利用して外部と電気的に接続することができる。
【００７９】
以上、実施例に基づき本発明を説明してきたが、この説明によって本発明がそれらの実施例に限定されるものではなく、特許請求の範囲に記載された個々の新たな特徴も、あるいはそれらのいかなる組み合わせも含まれるものであり、たとえそのような特徴や組み合わせそのものが特許請求の範囲または実施例に明示的に記載されていなくても、本発明に含まれる。
【特許請求の範囲】
【請求項１】
放射出力半導体素子（１）と電気素子（２）と支持基板（３）を備えたオプトエレクトロニクスモジュールにおいて、
前記支持基板（３）は上面（３１）と下面（３３）を有しており、
前記下面（３３）には第１の電気端子（８）が、前記上面（３１）には第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）が配置されており、
前記電気素子（２）は、前記支持基板（３）の上面（３１）に配置されていて、前記第１の電気端子（８）と導電接続されており、
前記放射出力半導体素子（１）は、前記電気素子（２）の、前記支持基板（３）とは反対側に配置されており、
前記放射出力半導体素子（１）は導体構造部（４ａ，４ｂ）を備え、該導体構造部（４ａ，４ｂ）は前記第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続されていることを特徴とする、
オプトエレクトロニクスモジュール。
【請求項２】
前記支持基板（３）は配線板であり、前記放射出力半導体素子（１）はＬＥＤであり、前記電気素子（２）は該ＬＥＤを制御するＩＣである、請求項１記載のオプトエレクトロニクスモジュール。
【請求項３】
前記導体構造（４ａ，４ｂ）は、前記放射出力半導体素子（１）から突出した導電性ウェブである、請求項１または２記載のオプトエレクトロニクスモジュール。
【請求項４】
前記導電性ウェブ（４ａ，４ｂ）は、前記放射出力半導体素子（１）から離れて前記支持基板（３）の方向に湾曲するように成形されている、請求項３記載のオプトエレクトロニクスモジュール。
【請求項５】
前記導電性ウェブ（４ａ，４ｂ）はＬ字状に形成されている、請求項４記載のオプトエレクトロニクスモジュール。
【請求項６】
前記導電性ウェブ（４ａ，４ｂ）はＺ字状に形成されている、請求項４記載のオプトエレクトロニクスモジュール。
【請求項７】
前記導電性ウェブ（４ａ，４ｂ）はＪ字状に形成されている、請求項４記載のオプトエレクトロニクスモジュール。
【請求項８】
前記導電性ウェブ（４ａ，４ｂ）は金属ウェブである、請求項３から７のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項９】
前記第１の電気端子（８）は、スルーホール（１１）によって前記支持基板（３）中を案内されている、請求項１から８のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１０】
前記支持基板（３）は高さＨを有するキャビティ（３２）を備えており、該キャビティ（３２）内に電気素子（２）が配置されており、
前記キャビティ（３２）の高さＨは前記電気素子（２）の高さｈ1よりも高く、
前記電気素子（２）は封止材料（１０）により充填されており、前記電気素子（２）の高さｈ1に該電気素子（２）の上の封止材料（１０）の高さｈ2を加えた高さは、前記キャビティ（３２）の高さＨと一致し、
前記放射出力半導体素子（１）は前記封止材料（１０）の上に配置されている、
請求項１から９のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１１】
さらにケーシングが設けられており、該ケーシング内に、前記支持基板（３）と前記電気素子（２）と前記放射出力半導体素子（１）が配置されており、該ケーシングは放射を吸収する粒子を有している、請求項１から１０のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１２】
さらにモールド材料が設けられており、該モールド材料は前記放射出力半導体素子（１）を取り囲み、該モールド材料は放射を吸収する粒子を有している、請求項１１記載のオプトエレクトロニクスモジュール。
【請求項１３】
前記支持基板（３）は多層基板として形成されている、請求項１から１２のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１４】
前記支持基板（３）の上面（３１）に別の電気素子（２）が配置されており、該別の電気素子（２）は、前記支持基板（３）の下面（３３）において別の第１の電気端子（８）と導電接続されており、
それぞれ１つの電気素子（２）の、前記支持基板（３）とは反対側に、別の放射出力半導体素子（１）が配置されており、該別の放射出力半導体素子（１）は、前記支持基板（３）の上面（３１）における別の第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続されている、
請求項１から１３のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１５】
オプトエレクトロニクスモジュールの製造方法において、
電気素子（２）を支持基板（３）の上面（３１）に取り付けるステップを有しており、該支持基板（３）は、下面（３３）に第１の電気端子を備え、上面（３１）に第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）を備え、前記電気素子（２）を前記第１の電気端子（８）と導電接続し、
放射出力半導体素子（１）を取り付けるステップを有しており、該放射出力半導体素子（１）を、前記電気素子（２）の、前記支持基板（３）とは反対側に配置し、該放射出力半導体素子（１）の導体構造部（４ａ，４ｂ）を前記第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続することを特徴とする、
オプトエレクトロニクスモジュールの製造方法。
【請求項１】
放射出力半導体素子（１）と電気素子（２）と支持基板（３）を備えたオプトエレクトロニクスモジュールにおいて、
前記支持基板（３）は上面（３１）と下面（３３）を有しており、
前記下面（３３）には第１の電気端子（８）が、前記上面（３１）には第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）が配置されており、
前記電気素子（２）は、前記支持基板（３）の上面（３１）に配置されていて、前記第１の電気端子（８）と導電接続されており、
前記放射出力半導体素子（１）は、前記電気素子（２）の、前記支持基板（３）とは反対側に配置されており、
前記放射出力半導体素子（１）は導体構造部（４ａ，４ｂ）を備え、該導体構造部（４ａ，４ｂ）は前記第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続されていることを特徴とする、
オプトエレクトロニクスモジュール。
【請求項２】
前記支持基板（３）は配線板であり、前記放射出力半導体素子（１）はＬＥＤであり、前記電気素子（２）は該ＬＥＤを制御するＩＣである、請求項１記載のオプトエレクトロニクスモジュール。
【請求項３】
前記導体構造（４ａ，４ｂ）は、前記放射出力半導体素子（１）から突出した導電性ウェブである、請求項１または２記載のオプトエレクトロニクスモジュール。
【請求項４】
前記導電性ウェブ（４ａ，４ｂ）は、前記放射出力半導体素子（１）から離れて前記支持基板（３）の方向に湾曲するように成形されている、請求項３記載のオプトエレクトロニクスモジュール。
【請求項５】
前記導電性ウェブ（４ａ，４ｂ）はＬ字状に形成されている、請求項４記載のオプトエレクトロニクスモジュール。
【請求項６】
前記導電性ウェブ（４ａ，４ｂ）はＺ字状に形成されている、請求項４記載のオプトエレクトロニクスモジュール。
【請求項７】
前記導電性ウェブ（４ａ，４ｂ）はＪ字状に形成されている、請求項４記載のオプトエレクトロニクスモジュール。
【請求項８】
前記導電性ウェブ（４ａ，４ｂ）は金属ウェブである、請求項３から７のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項９】
前記第１の電気端子（８）は、スルーホール（１１）によって前記支持基板（３）中を案内されている、請求項１から８のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１０】
前記支持基板（３）は高さＨを有するキャビティ（３２）を備えており、該キャビティ（３２）内に電気素子（２）が配置されており、
前記キャビティ（３２）の高さＨは前記電気素子（２）の高さｈ1よりも高く、
前記電気素子（２）は封止材料（１０）により充填されており、前記電気素子（２）の高さｈ1に該電気素子（２）の上の封止材料（１０）の高さｈ2を加えた高さは、前記キャビティ（３２）の高さＨと一致し、
前記放射出力半導体素子（１）は前記封止材料（１０）の上に配置されている、
請求項１から９のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１１】
さらにケーシングが設けられており、該ケーシング内に、前記支持基板（３）と前記電気素子（２）と前記放射出力半導体素子（１）が配置されており、該ケーシングは放射を吸収する粒子を有している、請求項１から１０のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１２】
さらにモールド材料が設けられており、該モールド材料は前記放射出力半導体素子（１）を取り囲み、該モールド材料は放射を吸収する粒子を有している、請求項１１記載のオプトエレクトロニクスモジュール。
【請求項１３】
前記支持基板（３）は多層基板として形成されている、請求項１から１２のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１４】
前記支持基板（３）の上面（３１）に別の電気素子（２）が配置されており、該別の電気素子（２）は、前記支持基板（３）の下面（３３）において別の第１の電気端子（８）と導電接続されており、
それぞれ１つの電気素子（２）の、前記支持基板（３）とは反対側に、別の放射出力半導体素子（１）が配置されており、該別の放射出力半導体素子（１）は、前記支持基板（３）の上面（３１）における別の第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続されている、
請求項１から１３のいずれか１項記載のオプトエレクトロニクスモジュール。
【請求項１５】
オプトエレクトロニクスモジュールの製造方法において、
電気素子（２）を支持基板（３）の上面（３１）に取り付けるステップを有しており、該支持基板（３）は、下面（３３）に第１の電気端子を備え、上面（３１）に第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）を備え、前記電気素子（２）を前記第１の電気端子（８）と導電接続し、
放射出力半導体素子（１）を取り付けるステップを有しており、該放射出力半導体素子（１）を、前記電気素子（２）の、前記支持基板（３）とは反対側に配置し、該放射出力半導体素子（１）の導体構造部（４ａ，４ｂ）を前記第２の電気端子（５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ）と導電接続することを特徴とする、
オプトエレクトロニクスモジュールの製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２０１２−５２８４７０（Ｐ２０１２−５２８４７０Ａ）
【公表日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１２−５１２１９８（Ｐ２０１２−５１２１９８）
【出願日】平成２２年４月２８日（２０１０．４．２８）
【国際出願番号】ＰＣＴ／ＤＥ２０１０／０００４９２
【国際公開番号】ＷＯ２０１０／１３６００６
【国際公開日】平成２２年１２月２日（２０１０．１２．２）
【出願人】（５９９１３３７１６）オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング (586)
【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ
【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ−９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
【公表日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２２年４月２８日（２０１０．４．２８）
【国際出願番号】ＰＣＴ／ＤＥ２０１０／０００４９２
【国際公開番号】ＷＯ２０１０／１３６００６
【国際公開日】平成２２年１２月２日（２０１０．１２．２）
【出願人】（５９９１３３７１６）オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング (586)
【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ
【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ−９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
[ Back to top ]