スプリット・ゲート・メモリ・デバイスの形成方法および装置
スプリット・ゲート・メモリ・デバイス(10)は、第1の仕事関数を有する選択ゲート(46)を基板(12)の第1の部分の上に有する。第2の仕事関数を有する制御ゲート(44)は、第1の部分に隣接する基板の第2の部分の上にある。スプリット・ゲート・メモリ・デバイス(10)の多数キャリアが電子であるとき、第1の仕事関数は第2の仕事関数よりも大きい。スプリット・ゲート・メモリ・デバイス(10)の多数キャリアがホールであるとき、第1の仕事関数は第2の仕事関数よりも小さい。基板(12)内の第1の電流電極(62)および第2の電流電極(64)は、制御ゲートおよび選択ゲートの下にあるチャネルによって分離される。制御ゲートおよび選択ゲートの異なる仕事関数は、デバイス性能を最適化するために各ゲートに対して異なる閾値電圧をもたらす。nチャネルデバイスでは、選択ゲートはp導電型であり、制御ゲートはn導電型である。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は一般に半導体に関し、具体的には2つのゲートを有するメモリおよびデータ・ストレージ・デバイス回路に関する。
【背景技術】
【0002】
特定タイプのメモリセルは、制御ゲートおよび選択ゲートの存在を示すスプリット・ゲート・メモリとして知られる。スプリット・ゲート・メモリ・セルは、不揮発性メモリ(NVM)の一形態として機能する。制御ゲート電極および選択ゲート電極はいずれもメモリセルの動作に影響を与える。スプリット・ゲート・メモリ・セルは、誘電体によって電気的に分離された選択ゲートおよび制御ゲートによってそれぞれ制御される2つの識別可能なチャネル領域を有する。選択ゲートチャネルは、読取り動作中やプログラム動作中に制御ゲートの下でメモリセルを選択するためのアクセスデバイスの機能を果たす。スプリット・ゲート・メモリ・セルの一形態では、同じ導電型の制御ゲートおよび選択ゲートが使用される。チャネルの閾値電圧は、典型的に、チャネル領域内の基板ドープ量によって制御される。
【図面の簡単な説明】
【0003】
【図1】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図2】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図3】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図4】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図5】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図6】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図7】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図8】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図9】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図10】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図11】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図12】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図13】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図14】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図15】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図16】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図17】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【発明を実施するための形態】
【0004】
本発明は例として示されるもので添付図によって制限されるものではなく、添付図においては、同様の参照番号は同様の要素を示す。図内の要素は、簡単かつ明確にするために示されており、必ずしも一定の縮尺で描かれていない。
【0005】
薄い制御ゲート誘電体を供えるスプリット・ゲート・メモリ・デバイスを効率的に動作させるためには、制御ゲートチャネルに対して妥当な低振幅固有閾値電圧Vtnを有することが望ましい。Vtnが高い場合は読取り中に高い制御ゲートバイアスを必要とし、電荷蓄積領域を取り囲む誘電体に大きい電場を生じるので、低振幅のVtnが望ましい。薄い誘電体層の場合、このような高電場はバイアスされたセル内でプログラムされた電荷を乱す可能性がある。さらに、選択されていないセルに対する漏洩電流を最小化するためには、選択ゲートチャネルに対して十分に高い閾値電圧Vtを有することが望ましい。低電圧を有するメモリセルを読み取ることができかつ選択されたメモリセルのプログラムされた電荷を乱さないためには、制御ゲートに対して低い閾値電圧が望まれる。選択されていないメモリにおいてチャネルを流れる漏洩電流は最小化されるので、選択ゲートに対しては高い閾値電圧が望まれる。スプリット・ゲート・メモリ・セルの制御ゲートおよび選択ゲート部分に使用される妥当な閾値電圧は、概ね、各ゲートと下層チャネル領域の仕事関数の差によって決定される。本明細書では、選択ゲートの仕事関数がn型メモリセル(電子多数キャリア)に対する制御ゲートの仕事関数よりも大きい方法と得られるメモリ構造とが提供される。p型(ホール多数キャリア)メモリセルの場合は、仕事関数における逆の関係が実現される。結果として、制御ゲートおよび選択ゲートの下にあって同様の仕事関数のチャネル領域を有するメモリセルの場合、制御ゲート部分はn型スプリット・ゲート・メモリ・セルの選択ゲートの閾値電圧に比べて低い閾値電圧を有する。一実施形態において、本明細書に記載される方法は、選択ゲートの下にあるチャネルの仕事関数よりも大きい仕事関数を有する選択ゲートを実現し、制御ゲートの下にあるチャネルの仕事関数よりも小さい仕事関数を有する制御ゲートを実現する。
【0006】
図1に示されるのは、スプリット・ゲート・メモリ・セルの形成の初期段階における半導体デバイス10である。半導体デバイス10は、2つの部分に分岐される。第1の部分は他の回路11のトランジスタを実現し、第2の部分はメモリ回路13を実現する。電気的絶縁が2つの部分を分離し、2つの部分は、単一集積回路ダイ表面でごく接近させて実現されてもよく、単一集積回路ダイ表面でさほど接近させずに実現されてもよい。基板12が提供される。一形態において、基板12はシリコン基板であるが他の半導体材料が基板12に使用されてもよい。たとえば、ガリウム砒素基板材料が使用されてもよく、シリコン・オン・インシュレータ(SOI)基板が使用されてもよい。基板12の上にあるのは誘電体層14である。一形態において、誘電体層14は、二酸化ケイ素などの酸化物である。この実施形態において、誘電体層14は、比較的厚い誘電体層であり、他の回路11における高耐圧トランジスタ用のゲート誘電体として機能するように意図されている。他の回路11の上にあるのはマスク18である。一形態において、マスク18はフォトレジストである。他のマスク材料が使用されてもよい。他の回路11を保護するためのマスク18が所定位置にある状態で、n型ドーパント20がメモリ回路13の基板12の中に注入される。n型ドーパント20として様々なドーパントが使用されてもよい。マスク18が除去される前に、誘電体層14がメモリ回路13の上から除去される。誘電体層14が除去された時点で、異なる誘電体層、この実施形態においては、より薄い誘電体層22が基板12の上に形成される。誘電体層22は、メモリ回路13内でメモリセルのゲート誘電体として機能し、一形態において、他の回路11内の高電圧トランジスタのゲート誘電体よりも薄くすることが意図的に望まれる。
【0007】
図2に示されるのは、マスク18が他の回路11の上方から除去される半導体デバイス10の追加処理である。n型ドーパント20の注入によって、基板12内にカウンタドーピング領域16が形成される。カウンタドーピング領域16内のドーピング型は、基板12のドーピング型と異なり、それゆえに、カウンタドーピングと称される。カウンタドーピングのドーパント型は、nチャネル(n型)デバイス(たとえば、シリコン基板用としてリン、砒素、またはアンチモンなどのn型ドーパント)のチャネルの仕事関数を下げるために選定され、pチャネル(p型)デバイス(たとえば、シリコン基板用としてホウ素またはインジウムなどのp型ドーパント)のチャネルの仕事関数を上げるために選定される。カウンタドーピング領域の形成はオプションであって必須ではないことを理解されない。別の形態において、チャネルは、ドーピングなしで実現されてもよい。また、図2に示されるのは、この例では誘電層14よりも薄い誘電体層22の形成である。
【0008】
図3に示されるのは、ゲート材料層24が基板12の上方に蒸着され、さらに誘電体層14および誘電体層22の各々の表面に蒸着される半導体デバイス10の追加処理である。一形態において、ゲート材料層24はドープされていない多結晶シリコン層である。他の形態において、導電性である様々な材料あるいはドープされるときに導電性である様々な材料がゲート材料層24を実現するために多結晶シリコンの代わりに使用されてもよい。
【0009】
図4に示されるのは、メモリ回路13内でゲート材料層24の部分のドーパントによるドーピングが実施される半導体デバイス10の追加処理である。他の回路11を覆うマスク26が提供される。一形態において、マスク26はフォトレジストである。マスク26が所定位置にある状態で、p型ドーパント28が露出ゲート材料層24に注入される。ゲート材料層24は選択ゲートとして使用され、したがって、この材料は所望のp導電型にプレドープされ、基板12は一実施形態においてp導電型を有する。p型ドーパント28として様々なドーパントが使用されてもよい。注入ステップの終了時に、マスク26は他の回路11におけるゲート材料層24の上から除去される。
【0010】
図5に示されるのは、他の回路11内でゲート材料層24の部分のドーパントによるドーピングが実施される半導体デバイス10の追加処理である。メモリ回路13の上にマスク30が提供される。一形態において、マスク30はフォトレジストである。マスク30が所定位置にある状態で、n型ドーパントがn型注入32によって露出ゲート材料層24の中に注入される。ゲート材料層24の露出部分は、所望のn導電型にプレドープされる。n型注入32の終了時に、マスク30はメモリ回路13におけるゲート材料層24の上から除去される。
【0011】
図6に示されるのは、反射防止膜(ARC)層34がドープされた露出ゲート材料層24の所定部分の表面に蒸着される半導体デバイス10の追加処理である。ARC層34は、注入ブロッキング層34としての機能を果たし、ゲート材料層24が後続のイオン注入プロセスによって変更されないようにする。一形態において、ARC層34は窒化ケイ素を備える。他の回路11のすべての上とメモリ回路13の所望の所定部分の上に、フォトレジストマスク(図示せず)が形成される。マスクが所定位置にある状態で、メモリ回路13内のARC層34の露出部分、ゲート材料層24、および誘電体層22を除去するためにエッチングが実施される。一形態において、エッチングは反応性イオンエッチング(RIE)である。図6において得られる半導体デバイスの構造は、基板12のカウンタドーピング領域16の一部分が露出した構造である。
【0012】
図7に示されるのは、離散電荷蓄積層36が、基板12のARC層34の露出部分、ARC層34、ゲート材料層24、および誘電体層22の露出側壁部分、ならびにカウンタドーピング領域16の露出部分に等角的に形成される、半導体デバイス10の追加処理である。一形態において、離散電荷蓄積層36は、二酸化ケイ素などの誘電体によって取り囲まれるナノクラスタまたはナノ結晶からなる。ナノクラスタ38などのナノクラスタは電荷トラップであり、それゆえ、離散電荷蓄積層36は電荷蓄積層として機能する。別の形態において、離散電荷蓄積層36は窒化ケイ素などの窒化物層によって実施されてもよい。離散電荷蓄積層36の上にあるのは、蒸着されかつ等角的であるゲート材料層40である。一形態において、ゲート材料層40は、n型材料層を形成するようにその場でドープされる多結晶シリコンである。ゲート材料層40は、メモリ回路13内のメモリセルの制御ゲートとして機能する。図7にさらに示されるのは、蒸着された反射防止膜(ARC)層42である。ARC層42は、等角的で、半導体デバイス10のすべての露出面を覆う。
【0013】
図8に示されるのは、メモリ回路13内に制御ゲートを設けることが望まれる場合に、マスク(図示せず)がARC層42の一部分の上に提供される、半導体デバイス10の追加処理である。マスクが所定位置にある状態で、ARC層42、ゲート材料層40、および離散電荷蓄積層36のすべての露出部分がエッチングされて除去される。図8の得られる構造は、以前にその場でドープされたn型ゲート材料層40の残りの部分から形成されるn導電型の制御ゲート44を有する。それゆえ、メモリ回路13は、p導電型でドープされるゲート材料層24からの選択ゲートとn導電型でドープされる制御ゲート44とを有するメモリセルを有する。
【0014】
図9に示されるのは、メモリ回路13内のメモリセルの左側が規定される半導体デバイス10の追加処理である。ARC層34、ドープされた露出ゲート材料層24、および誘電体層22を除去することが望まれるセクション以外のすべての部分の上にマスク(図示せず)が提供される。従来の乾式エッチングが実施され、メモリ回路13内ではp導電型として以前にドープされた比較的小さい寸法の選択ゲート46を残してドープされた露出ゲート材料層24の部分が除去される。
【0015】
図10に示されるのは、メモリ回路13とゲートスタックを形成することが望まれる他の回路11のトランジスタの一部分とを保護するためにマスク(図示せず)が使用される、半導体デバイス10の追加処理である。従来の乾式エッチングが実施され、他の回路11内には誘電体層14、他の回路11のトランジスタのゲート48、およびARC層34を有するゲートスタックが形成される。ゲート48の長さは、任意であり、マスクパターンによって決定される。トランジスタのゲート48は、ゲート材料層24から形成されn導電型のままである。
【0016】
図11に示されるのは、メモリ回路13がマスク50によって保護またはマスクされる半導体デバイス10の追加処理である。一形態におけるマスク50は、フォトレジストである。フォトレジストの代わりに他のマスキング材料が使用されてもよい。マスク50が所定位置にある状態で、ゲートスタックの側面に整列されて基板12内に拡張領域52および拡張領域54を形成するためにイオン注入が実施される。拡張領域52および拡張領域54を形成すると、ARC層34はゲートスタックから除去されてn導電型ゲート48が露出する。この後、マスク50は除去されてもよい。拡張領域52および拡張領域54は、それぞれ、他の回路11のトランジスタの第1の電流電極またはソース、および第2の電流電極またはドレインとして機能する。
【0017】
図12に示されるのは、一時的な側壁スペーサーが他の回路11においてゲート48および誘電体層14の側面に隣接し、さらにメモリ回路13内でメモリセルの側面に隣接して形成される、半導体デバイス10の追加処理である。メモリ回路13内で、側壁スペーサー56は、誘電体層22、選択ゲート46、およびARC層34の各々の露出側面、離散電荷蓄積層36、制御ゲート44、およびARC層42の露出側面に隣接して形成される。側壁スペーサー56は、窒化チタンを含む様々な材料のいずれであってもよい。側壁スペーサー56は、多結晶シリコン、ARC層42、ARC層34などの注入ブロッキング層、誘電体層14、誘電体層22、および電荷蓄積層36に対して選択的にエッチングされうる材料であるべきである。
【0018】
図13に示されるのは、ドーパントが基板12の露出領域の中にイオン注入される半導体デバイス10の追加処理である。ソース/ドレイン領域内のn型ドーパントはnチャネル・メモリ・デバイスに対応するが、ソース/ドレイン領域内のp型ドーパントはpチャネル・メモリ・デバイスに対応する。深いソース注入およびドレイン注入は、それによって、他の回路11内にソース注入領域58およびドレイン注入領域60を生成するために実施される。また、この注入によって、望まれるゲート48のn型ドーピングが得られる。さらに形成されるのは、メモリ回路13のメモリセルに対する基板12内のソース注入領域62およびドレイン注入領域64である。さらに、主にn型であるソース/ドレイン注入はn型メモリセルの実施形態に対応することに留意されたい。メモリ回路13内では、ARC層42が選択ゲート44への注入を防止し、それゆえ、選択ゲート44の電気的特性は変更されない。
【0019】
図14に示されるのは、一時的な側壁スペーサー56が選択的な湿式エッチングによって除去される半導体デバイス10の追加処理である。側壁スペーサー56のエッチングは、側壁スペーサー56が窒化チタンなどの材料からなるとき、図示された他の構造のいずれも除去することなく従来の湿式エッチングで行なわれる可能性がある。
【0020】
図15に示されるのは、他の回路11がマスク66によってマスクされる半導体デバイス10の追加処理である。一形式において、マスク66はフォトレジストである。フォトレジストの代わりに他のマスキング材料が使用されてもよい。イオン注入が実施される。他の回路11が保護されている場合、ソースおよびドレイン拡張注入物がメモリ回路13のメモリセル内に形成される。一形態において、カウンタドーピング領域16と横方向に一致してソース/ドレイン拡張注入領域68が形成される。また、カウンタドーピング領域16と横方向に一致してソース/ドレイン拡張注入領域70が形成される。ソース/ドレイン拡張注入は、nチャネル・メモリ・セルに対して主にnタイプであり、pチャネル・メモリ・セルに対して主にpタイプである。結果として得られるメモリ回路13のメモリセルのソースおよびドレインは、ここで、選択ゲート46および制御ゲート44上のエッジと整列する。それゆえ、メモリセルのソース電極およびドレイン電極の形成は自己整合している。ARC層34は、下層の選択ゲート46を、ソースおよびドレイン拡張注入物を形成するために使用されるイオン注入のドーピング作用から保護する。
【0021】
図16に示されるのは、ARC層42がn導電型を有する制御ゲート44の上から除去される半導体デバイス10の追加処理である。また、ARC層34の露出部分は、p導電型を有する選択ゲート46の上から除去される。離散電荷蓄積層36の下にあるARC層34の非露出部分はそのまま残される。従来のエッチングは、ARC層42およびARC層34の露出部分を除去するように用いられる。
【0022】
図17に示されるのは、最終の側壁スペーサーが他の回路11のトランジスタおよびメモリ回路13のメモリセルのゲート構造の露出側壁に形成される半導体デバイス10の追加処理である。特に、側壁スペーサー72はゲート48の露出面および誘電体層14のゲート誘電体に隣接して形成される。側壁スペーサー74は、誘電体層22、選択ゲート46、離散電荷蓄積層36、および制御ゲート44の一部分の露出面に隣接して形成される。側壁スペーサー76は制御ゲート44、ARC層34、および離散電荷蓄積層36の残る露出面に隣接して形成される。側壁スペーサー72、74、および76は、主に、その後のケイ素化からゲート構造の特定の表面を保護するように機能し、ソース、ドレイン、制御ゲート、および選択ゲートに低抵抗で電気的に接触(図示せず)しうるように実施される。望ましくないケイ素化は、デバイスの電気的特性を変化させ、場合によっては予期せぬ電気的接続をもたらすおそれがある。
【0023】
別の実施形態において、スプリット・ゲート・メモリを形成するための工程には、図1〜10に関連して開示されたステップと同じステップが採用される。しかし、図11では、露出上面を有するARC層42およびARC層34の一部分は、いずれも構造内に残されている一部分とは対照的に除去される。マスク50が所定位置にある状態で、図11で既に論じられたように、ゲートスタックの側面に整列される基板12内に拡張領域52および拡張領域54を形成するためにイオン注入が実施される。図12の処理は実施されず、図13の処理は後まで延期される。図14の処理も実施されない。むしろ、先に変更された図11の次の処理は図15の処理である。図15のこの実施形態においても、深いソース/ドレイン注入の形成はない。図15では、ソースおよびドレイン拡張領域のみが基板12内に形成される。この時点で、図17の側壁スペーサーが形成される。図17における側壁スペーサーの形成後、深いソース/ドレイン構造が形成されて代替実施形態に従ったスプリット・ゲート・メモリ・セルの形成が終了する。
【0024】
これまで、nチャネル・メモリ・セルに関してp導電型の選択ゲートとn導電型の制御ゲートを有するスプリット・ゲート・メモリが提供されていることを理解されたい。選択ゲートのp導電型は、選択機能に対して高い閾値電圧を供給する。制御ゲートのn導電型は、メモリセルを読み取り、かつセルまたは隣接メモリセルへの妨害を回避するためのバイアス機能に対して低い閾値電圧を供給する。換言すると、選択ゲートの仕事関数は制御ゲートの仕事関数よりも大きい。典型的に、選択ゲートの仕事関数と制御ゲートの仕事関数との差異は、およそ300meVに等しいかこれを上回る値である。したがって、nチャネル・メモリ・セルの場合、選択ゲートの仕事関数は、制御ゲートの仕事関数よりもおよそ300meVを上回る値だけ大きい。本明細書において使用される「仕事関数」という用語は、電子を固体から固体表面のすぐ外側の点に遷移させるために必要な、典型的に電子ボルト単位で測定される最小エネルギー(あるいは、電子をフェルミエネルギー準位から真空中に移動するために必要なエネルギー)と定義される。ここで、「すぐ」とは、最終的な電子の位置が原子スケールでは表面から遠いが巨視的スケールでは固体に一層近いことを意味する。スプリット・ゲート・メモリ・セルの選択ゲートと制御ゲートの仕事関数の関係は、具体的に調整される。制御ゲートおよび選択ゲートの下にあるチャネル領域の仕事関数が同様である場合に、スプリット・ゲート・メモリのチャネル内の多数キャリアが電子であり、かつ多数キャリアのタイプがn導電型であるとき、制御ゲートの閾値電圧は選択ゲートの閾値電圧よりも低い。カウンタドーピングの非存在下でp型基板を有するn型セルの場合、選択ゲートの仕事関数はその下にあるチャネルの仕事関数よりも高く、制御ゲートの仕事関数はその下にあるチャネルの仕事関数よりも低いので、チャネルのカウンタドーピングは不要であるが任意であってもよい。ここで論じられる実施形態は、nチャネルデバイスおよびpチャネルデバイスを実現するときに相補的な導電型が実現されるnチャネルトランジスタおよびpチャネルトランジスタの両方に適用されることを理解されたい。したがって、多数キャリアがホールでかつ多数キャリア型がp導電型であるとき、制御ゲートおよび選択ゲートの下にあるチャネル領域の仕事関数が同様である場合に制御ゲートの閾値電圧は選択ゲートの閾値電圧よりも高い。この導電型では、n型がドープされる基板の場合、選択ゲートの仕事関数はその下にるチャネルの仕事関数よりも低く、制御ゲートの仕事関数はその下にあるチャネルの仕事関数よりも高い。本明細書に記載された多くの実施形態は採用される可能性があり、その実施形態の選択は処理要件および所望のトランジスタ仕様に依存する可能性がある。
【0025】
本発明は具体的な導電型または電位の極性に関して記載されているが、導電型または電位の極性は反転されてもよいことを当業者は理解している。さらに、「前部」、「後部」、「上部」、「下部」、「上に」、「下に」、「上方に」、「下方に」などの用語は、本明細書および特許請求の範囲の中にあれば、説明を目的として使用されるものであり、必ずしも不変の相対位置を示すため使用されるものではない。このように使用される用語は、本明細書に記載された本発明の実施形態が、たとえば、本明細書に図示され、あるいは説明される配向以外の配向で使用できる適当な状況下において置き換え可能であることが理解される。
【0026】
一形態において、第1の仕事関数を有する選択ゲートが基板の第1の部分の上に形成されるスプリット・ゲート・メモリ・デバイスを形成する方法が本明細書において提供される。第2の仕事関数を有する制御ゲートが第1の部分に隣接する基板の第2の部分の上に形成される。第1の多数キャリア型スプリット・ゲート・メモリ・デバイスでは、第1の多数キャリア型は電子であり、第1の仕事関数は第2の仕事関数よりも大きい。第2の多数キャリア型スプリット・ゲート・メモリ・デバイスでは、第2の多数キャリア型はホールであり、第1の仕事関数は第2の仕事関数よりも小さい。第1の電流電極は基板内に形成され、第2の電流電極は制御ゲートおよび選択ゲートの上にあるチャネルによって第1の電流電極から分離された基板内に形成される。第1の多数キャリア型に関する一形態において、第1の仕事関数は第2の仕事関数よりもおよそ300meVを上回る値だけ大きい。第2の多数キャリア型に関する別の形態において、第1の仕事関数は第2の仕事関数よりもおよそ300meVを上回る値だけ小さい。別の形態において、選択ゲートおよび基板は同じ導電型でできている。一形態において、選択ゲートおよび制御ゲートを形成する前に、基板の上面に隣接するカウンタドープされた領域は、少なくとも第1の部分および第2の部分に形成される。カウンタドープされた領域は、基板の第1および第2の部分内のチャネル領域の仕事関数を変更するように構成される。カウンタドープされた領域は、基板の導電型と反対の導電型を含む。別の形態において、カウンタドープされた領域は、第1の多数キャリア型スプリット・ゲート・メモリ・デバイスに対してn型ドーパント種を注入することによって形成される。n型スプリット・ゲート・メモリ・デバイスに関する別の形態において、カウンタドープされた領域はチャネル領域の仕事関数を下げるように構成される。p型スプリット・ゲート・メモリ・デバイスの場合、カウンタドープされた領域はチャネル領域の仕事関数を上げるように構成される。別の形態において、選択ゲートは、基板の少なくとも第1の部分の上に選択ゲート誘電体の層を形成することによって形成される。選択ゲート材料の層は、選択ゲート誘電体の層の上に形成される。ドーパントが選択ゲート材料の層の中に注入され、ドーパントは第1の仕事関数を定めるのに適した導電型を備える。別の形態において、選択ゲートを形成することは、選択ゲート材料の層の上に注入ブロッキング層を形成することによって形成される。選択ゲートの第1のエッジは選択ゲート材料の層内に画定され、第1のエッジを画定することは、制御ゲートに関して使用するための基板の少なくとも第2の部分の上にある領域において、注入ブロッキング層と、選択ゲート材料の層と、選択ゲート誘電体の層とを除去するためにエッチングすることを含む。制御ゲートは、(i)注入ブロッキング層と、(ii)選択ゲート材料の層と、(iii)選択ゲートの第1のエッジと、(iv)選択ゲートの第1のエッジを画定することによって露出された基板の表面との上に離散電荷蓄積層を形成することによって形成される。制御ゲート材料の層は、離散電荷蓄積層の上に形成される。制御ゲートは制御ゲート材料の層内に定められる。制御ゲートを画定することは、制御ゲート材料の層と少なくとも制御ゲートとしての使用を想定していない領域における離散電荷蓄積層とを除去するためにエッチングすることを含む。制御ゲートの一部分は基板の第2の部分の上にある。別の形態において、注入ブロッキング層は窒化物反射防止膜(ARC)層である。また、別の形態において、制御ゲートの一部分は選択ゲートの第1のエッジの上にある。さらに別の形態において、選択ゲートは、選択ゲートの第2のエッジを画定することによって形成される。第2のエッジを画定することは、選択ゲートに関して使用するための基板の第1の部分の上にある領域の外側において、注入ブロッキング層と、選択ゲート材料の層と、選択ゲート誘電体の層との少なくとも一部分を除去するためにエッチングすることを含む。一時的な側壁スペーサーが選択ゲートおよび制御ゲートの露出側壁に沿って形成される。深いソース/ドレイン注入領域が、一時的な側壁スペーサーに位置し、選択ゲートの第2のエッジおよび選択ゲートの第2のエッジと反対の制御ゲートのエッジに隣接する基板内に形成される。一時的な側壁スペーサーが除去される。一時的な側壁スペーサーを除去する前に、ソース/ドレイン拡張注入領域が一時的な側壁スペーサーの下にある少なくとも基板の領域の基板内に形成される。選択ゲートの上にある注入ブロッキング層が除去される。選択ゲートおよび制御ゲートの露出側壁に沿って側壁スペーサーが形成される。別の形態において、選択ゲートの上にある注入ブロッキング層は実質的にすべての部分を除去することによって除去され、注入ブロッキング層の一部分は選択ゲートの第1のエッジに隣接する制御ゲートの離散電荷蓄積層の一部分の下にある選択ゲートの第1のエッジに隣接して残る。別の形態において、離散電荷蓄積層は、トラップ位置を含むナノクラスタ層および窒化物層からなる群から選択されるものである。
【0027】
別の形態において、カウンタドープされた領域が少なくとも第1および第2の部分において基板の上面に隣接して形成される、スプリット・ゲート・メモリ・デバイスを形成する方法が提供される。カウンタドープされた領域は、基板の第1および第2の部分内のチャネル領域の仕事関数を変更するように構成される。第1の仕事関数を有する選択ゲートは、基板の第1の部分の上に形成される。選択ゲートを形成することは、(i)選択ゲート誘電体の層を基板の少なくとも第1の部分の上に形成すること、(ii)選択ゲート材料の層を選択ゲート誘電体の層の上に形成すること、(iii)ドーパントを選択ゲート材料の層の中に注入することを含む。ドーパントは、第1の仕事関数を定めるのに適した導電型である。第1の部分に隣接する基板の第2の部分の上に、第2の仕事関数を有する制御ゲートが形成される。第1の多数キャリア型が電子を備える第1の多数キャリア型のスプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも大きい。第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも小さい。第1の電流電極が基板内に形成される。第2の電流電極が、制御電極および選択電極の下にあるチャネルによって第1の電極から分離された基板内に形成される。別の形態において、選択ゲートは、選択ゲート材料の層の上に注入ブロッキング層を形成することによって形成される。選択ゲートの第1のエッジが選択ゲート材料の層内に画定され、第1のエッジを画定することは、制御ゲートに関して使用するための基板の少なくとも第2の部分の上にある領域において、注入ブロッキング層と、選択ゲート材料の層と、選択ゲート誘電体の層とを除去するためにエッチングすることを含む。一形態における制御ゲートは、(i)注入ブロッキング層と、(ii)選択ゲート材料の層と、(iii)選択ゲートの第1のエッジと、(iv)選択ゲートの第1のエッジを画定することによって露出する基板の表面との上に離散電荷蓄積層を形成することによって形成される。制御ゲート材料の層が離散電荷蓄積層の上に形成される。制御ゲートは、少なくとも制御ゲートとしての使用を想定していない領域において制御ゲート材料の層と離散電荷蓄積層とを除去するためにエッチングすることによって制御ゲート材料の層内に画定される。制御ゲートの一部分は基板の第2の部分の上にある。
【0028】
別の形態において、本明細書では第1の仕事関数を有する選択ゲートを基板の第1の部分の上に有するスプリット・ゲート・メモリ・デバイスが提供される。第1の部分に隣接する基板の第2の部分の上にある制御ゲートが第2の仕事関数を有し、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも小さい。基板内の第1の電流電極および基板内の第2の電流電極は、制御ゲートおよび選択ゲートの下にあるチャネルによって第1の電流電極から分離される。別の形態において、カウンタドープされた領域が少なくとも第1および第2の部分において基板の上面に隣接している。カウンタドープされた領域は、基板の第1および第2の部分内のチャネル領域の第3の仕事関数を変更するように構成される。n型スプリット・ゲート・メモリ・デバイスでは、カウンタドープされた領域はチャネル領域の第3の仕事関数を下げるように構成される。p型スプリット・ゲート・メモリ・デバイスでは、カウンタドープされた領域はチャネル領域の仕事関数を上げるように構成される。別の形態において、選択ゲートは、基板の少なくとも第1の部分の上に選択ゲート誘電体の層を有する。選択ゲート材料の層は選択ゲート誘電体の層の上にあり、選択ゲート材料の層はドーパント層を含み、ドーパントは第1の仕事関数を定めるのに適した導電型を備える。
【0029】
本発明は本明細書において具体的な実施形態に関して説明されているが、以下の特許請求の範囲に明記される本発明の範囲から逸脱することなく様々な修正および変更がなされうる。たとえば、選択ゲートおよび制御ゲートの形成に至るエッチングの順序は修正または反転されてもよい。制御ゲートに対する選択ゲートの形状および正確な位置は、修正されてもよい。傾斜注入またはハロー注入を含む様々な形態のイオン注入が採用されてもよい。スプリット・ゲート・メモリ・セルを実現するために、ガリウムヒ素および金属酸化膜半導体(MOS)を含む様々な半導体技術が採用されてもよい。
【0030】
したがって、明細書および図は、限定的意味でなくむしろ例示的意味で考えられるべきであり、かかるすべての修正は本発明の範囲内に含まれるよう意図されている。具体的な実施形態に関して本明細書に記載される諸問題に対する便益、利点、または解決策は、一部または全部の請求項の範囲の重要な、必要とされる、あるいは基本的な特徴または要素であると解釈されることを意図しない。
【0031】
特に明記しない限り、「第1の」および「第2の」などの用語は、かかる用語が表す要素を適宜区別するために使用される。それゆえ、これらの用語は、必ずしもかかる要素の一時的あるいはその他の優先順位付けを示すことを意図しない。
【技術分野】
【0001】
本開示は一般に半導体に関し、具体的には2つのゲートを有するメモリおよびデータ・ストレージ・デバイス回路に関する。
【背景技術】
【0002】
特定タイプのメモリセルは、制御ゲートおよび選択ゲートの存在を示すスプリット・ゲート・メモリとして知られる。スプリット・ゲート・メモリ・セルは、不揮発性メモリ(NVM)の一形態として機能する。制御ゲート電極および選択ゲート電極はいずれもメモリセルの動作に影響を与える。スプリット・ゲート・メモリ・セルは、誘電体によって電気的に分離された選択ゲートおよび制御ゲートによってそれぞれ制御される2つの識別可能なチャネル領域を有する。選択ゲートチャネルは、読取り動作中やプログラム動作中に制御ゲートの下でメモリセルを選択するためのアクセスデバイスの機能を果たす。スプリット・ゲート・メモリ・セルの一形態では、同じ導電型の制御ゲートおよび選択ゲートが使用される。チャネルの閾値電圧は、典型的に、チャネル領域内の基板ドープ量によって制御される。
【図面の簡単な説明】
【0003】
【図1】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図2】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図3】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図4】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図5】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図6】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図7】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図8】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図9】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図10】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図11】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図12】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図13】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図14】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図15】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図16】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【図17】本発明に従ってスプリット・ゲート・メモリ・デバイスを形成する方法を断面構造で示す。
【発明を実施するための形態】
【0004】
本発明は例として示されるもので添付図によって制限されるものではなく、添付図においては、同様の参照番号は同様の要素を示す。図内の要素は、簡単かつ明確にするために示されており、必ずしも一定の縮尺で描かれていない。
【0005】
薄い制御ゲート誘電体を供えるスプリット・ゲート・メモリ・デバイスを効率的に動作させるためには、制御ゲートチャネルに対して妥当な低振幅固有閾値電圧Vtnを有することが望ましい。Vtnが高い場合は読取り中に高い制御ゲートバイアスを必要とし、電荷蓄積領域を取り囲む誘電体に大きい電場を生じるので、低振幅のVtnが望ましい。薄い誘電体層の場合、このような高電場はバイアスされたセル内でプログラムされた電荷を乱す可能性がある。さらに、選択されていないセルに対する漏洩電流を最小化するためには、選択ゲートチャネルに対して十分に高い閾値電圧Vtを有することが望ましい。低電圧を有するメモリセルを読み取ることができかつ選択されたメモリセルのプログラムされた電荷を乱さないためには、制御ゲートに対して低い閾値電圧が望まれる。選択されていないメモリにおいてチャネルを流れる漏洩電流は最小化されるので、選択ゲートに対しては高い閾値電圧が望まれる。スプリット・ゲート・メモリ・セルの制御ゲートおよび選択ゲート部分に使用される妥当な閾値電圧は、概ね、各ゲートと下層チャネル領域の仕事関数の差によって決定される。本明細書では、選択ゲートの仕事関数がn型メモリセル(電子多数キャリア)に対する制御ゲートの仕事関数よりも大きい方法と得られるメモリ構造とが提供される。p型(ホール多数キャリア)メモリセルの場合は、仕事関数における逆の関係が実現される。結果として、制御ゲートおよび選択ゲートの下にあって同様の仕事関数のチャネル領域を有するメモリセルの場合、制御ゲート部分はn型スプリット・ゲート・メモリ・セルの選択ゲートの閾値電圧に比べて低い閾値電圧を有する。一実施形態において、本明細書に記載される方法は、選択ゲートの下にあるチャネルの仕事関数よりも大きい仕事関数を有する選択ゲートを実現し、制御ゲートの下にあるチャネルの仕事関数よりも小さい仕事関数を有する制御ゲートを実現する。
【0006】
図1に示されるのは、スプリット・ゲート・メモリ・セルの形成の初期段階における半導体デバイス10である。半導体デバイス10は、2つの部分に分岐される。第1の部分は他の回路11のトランジスタを実現し、第2の部分はメモリ回路13を実現する。電気的絶縁が2つの部分を分離し、2つの部分は、単一集積回路ダイ表面でごく接近させて実現されてもよく、単一集積回路ダイ表面でさほど接近させずに実現されてもよい。基板12が提供される。一形態において、基板12はシリコン基板であるが他の半導体材料が基板12に使用されてもよい。たとえば、ガリウム砒素基板材料が使用されてもよく、シリコン・オン・インシュレータ(SOI)基板が使用されてもよい。基板12の上にあるのは誘電体層14である。一形態において、誘電体層14は、二酸化ケイ素などの酸化物である。この実施形態において、誘電体層14は、比較的厚い誘電体層であり、他の回路11における高耐圧トランジスタ用のゲート誘電体として機能するように意図されている。他の回路11の上にあるのはマスク18である。一形態において、マスク18はフォトレジストである。他のマスク材料が使用されてもよい。他の回路11を保護するためのマスク18が所定位置にある状態で、n型ドーパント20がメモリ回路13の基板12の中に注入される。n型ドーパント20として様々なドーパントが使用されてもよい。マスク18が除去される前に、誘電体層14がメモリ回路13の上から除去される。誘電体層14が除去された時点で、異なる誘電体層、この実施形態においては、より薄い誘電体層22が基板12の上に形成される。誘電体層22は、メモリ回路13内でメモリセルのゲート誘電体として機能し、一形態において、他の回路11内の高電圧トランジスタのゲート誘電体よりも薄くすることが意図的に望まれる。
【0007】
図2に示されるのは、マスク18が他の回路11の上方から除去される半導体デバイス10の追加処理である。n型ドーパント20の注入によって、基板12内にカウンタドーピング領域16が形成される。カウンタドーピング領域16内のドーピング型は、基板12のドーピング型と異なり、それゆえに、カウンタドーピングと称される。カウンタドーピングのドーパント型は、nチャネル(n型)デバイス(たとえば、シリコン基板用としてリン、砒素、またはアンチモンなどのn型ドーパント)のチャネルの仕事関数を下げるために選定され、pチャネル(p型)デバイス(たとえば、シリコン基板用としてホウ素またはインジウムなどのp型ドーパント)のチャネルの仕事関数を上げるために選定される。カウンタドーピング領域の形成はオプションであって必須ではないことを理解されない。別の形態において、チャネルは、ドーピングなしで実現されてもよい。また、図2に示されるのは、この例では誘電層14よりも薄い誘電体層22の形成である。
【0008】
図3に示されるのは、ゲート材料層24が基板12の上方に蒸着され、さらに誘電体層14および誘電体層22の各々の表面に蒸着される半導体デバイス10の追加処理である。一形態において、ゲート材料層24はドープされていない多結晶シリコン層である。他の形態において、導電性である様々な材料あるいはドープされるときに導電性である様々な材料がゲート材料層24を実現するために多結晶シリコンの代わりに使用されてもよい。
【0009】
図4に示されるのは、メモリ回路13内でゲート材料層24の部分のドーパントによるドーピングが実施される半導体デバイス10の追加処理である。他の回路11を覆うマスク26が提供される。一形態において、マスク26はフォトレジストである。マスク26が所定位置にある状態で、p型ドーパント28が露出ゲート材料層24に注入される。ゲート材料層24は選択ゲートとして使用され、したがって、この材料は所望のp導電型にプレドープされ、基板12は一実施形態においてp導電型を有する。p型ドーパント28として様々なドーパントが使用されてもよい。注入ステップの終了時に、マスク26は他の回路11におけるゲート材料層24の上から除去される。
【0010】
図5に示されるのは、他の回路11内でゲート材料層24の部分のドーパントによるドーピングが実施される半導体デバイス10の追加処理である。メモリ回路13の上にマスク30が提供される。一形態において、マスク30はフォトレジストである。マスク30が所定位置にある状態で、n型ドーパントがn型注入32によって露出ゲート材料層24の中に注入される。ゲート材料層24の露出部分は、所望のn導電型にプレドープされる。n型注入32の終了時に、マスク30はメモリ回路13におけるゲート材料層24の上から除去される。
【0011】
図6に示されるのは、反射防止膜(ARC)層34がドープされた露出ゲート材料層24の所定部分の表面に蒸着される半導体デバイス10の追加処理である。ARC層34は、注入ブロッキング層34としての機能を果たし、ゲート材料層24が後続のイオン注入プロセスによって変更されないようにする。一形態において、ARC層34は窒化ケイ素を備える。他の回路11のすべての上とメモリ回路13の所望の所定部分の上に、フォトレジストマスク(図示せず)が形成される。マスクが所定位置にある状態で、メモリ回路13内のARC層34の露出部分、ゲート材料層24、および誘電体層22を除去するためにエッチングが実施される。一形態において、エッチングは反応性イオンエッチング(RIE)である。図6において得られる半導体デバイスの構造は、基板12のカウンタドーピング領域16の一部分が露出した構造である。
【0012】
図7に示されるのは、離散電荷蓄積層36が、基板12のARC層34の露出部分、ARC層34、ゲート材料層24、および誘電体層22の露出側壁部分、ならびにカウンタドーピング領域16の露出部分に等角的に形成される、半導体デバイス10の追加処理である。一形態において、離散電荷蓄積層36は、二酸化ケイ素などの誘電体によって取り囲まれるナノクラスタまたはナノ結晶からなる。ナノクラスタ38などのナノクラスタは電荷トラップであり、それゆえ、離散電荷蓄積層36は電荷蓄積層として機能する。別の形態において、離散電荷蓄積層36は窒化ケイ素などの窒化物層によって実施されてもよい。離散電荷蓄積層36の上にあるのは、蒸着されかつ等角的であるゲート材料層40である。一形態において、ゲート材料層40は、n型材料層を形成するようにその場でドープされる多結晶シリコンである。ゲート材料層40は、メモリ回路13内のメモリセルの制御ゲートとして機能する。図7にさらに示されるのは、蒸着された反射防止膜(ARC)層42である。ARC層42は、等角的で、半導体デバイス10のすべての露出面を覆う。
【0013】
図8に示されるのは、メモリ回路13内に制御ゲートを設けることが望まれる場合に、マスク(図示せず)がARC層42の一部分の上に提供される、半導体デバイス10の追加処理である。マスクが所定位置にある状態で、ARC層42、ゲート材料層40、および離散電荷蓄積層36のすべての露出部分がエッチングされて除去される。図8の得られる構造は、以前にその場でドープされたn型ゲート材料層40の残りの部分から形成されるn導電型の制御ゲート44を有する。それゆえ、メモリ回路13は、p導電型でドープされるゲート材料層24からの選択ゲートとn導電型でドープされる制御ゲート44とを有するメモリセルを有する。
【0014】
図9に示されるのは、メモリ回路13内のメモリセルの左側が規定される半導体デバイス10の追加処理である。ARC層34、ドープされた露出ゲート材料層24、および誘電体層22を除去することが望まれるセクション以外のすべての部分の上にマスク(図示せず)が提供される。従来の乾式エッチングが実施され、メモリ回路13内ではp導電型として以前にドープされた比較的小さい寸法の選択ゲート46を残してドープされた露出ゲート材料層24の部分が除去される。
【0015】
図10に示されるのは、メモリ回路13とゲートスタックを形成することが望まれる他の回路11のトランジスタの一部分とを保護するためにマスク(図示せず)が使用される、半導体デバイス10の追加処理である。従来の乾式エッチングが実施され、他の回路11内には誘電体層14、他の回路11のトランジスタのゲート48、およびARC層34を有するゲートスタックが形成される。ゲート48の長さは、任意であり、マスクパターンによって決定される。トランジスタのゲート48は、ゲート材料層24から形成されn導電型のままである。
【0016】
図11に示されるのは、メモリ回路13がマスク50によって保護またはマスクされる半導体デバイス10の追加処理である。一形態におけるマスク50は、フォトレジストである。フォトレジストの代わりに他のマスキング材料が使用されてもよい。マスク50が所定位置にある状態で、ゲートスタックの側面に整列されて基板12内に拡張領域52および拡張領域54を形成するためにイオン注入が実施される。拡張領域52および拡張領域54を形成すると、ARC層34はゲートスタックから除去されてn導電型ゲート48が露出する。この後、マスク50は除去されてもよい。拡張領域52および拡張領域54は、それぞれ、他の回路11のトランジスタの第1の電流電極またはソース、および第2の電流電極またはドレインとして機能する。
【0017】
図12に示されるのは、一時的な側壁スペーサーが他の回路11においてゲート48および誘電体層14の側面に隣接し、さらにメモリ回路13内でメモリセルの側面に隣接して形成される、半導体デバイス10の追加処理である。メモリ回路13内で、側壁スペーサー56は、誘電体層22、選択ゲート46、およびARC層34の各々の露出側面、離散電荷蓄積層36、制御ゲート44、およびARC層42の露出側面に隣接して形成される。側壁スペーサー56は、窒化チタンを含む様々な材料のいずれであってもよい。側壁スペーサー56は、多結晶シリコン、ARC層42、ARC層34などの注入ブロッキング層、誘電体層14、誘電体層22、および電荷蓄積層36に対して選択的にエッチングされうる材料であるべきである。
【0018】
図13に示されるのは、ドーパントが基板12の露出領域の中にイオン注入される半導体デバイス10の追加処理である。ソース/ドレイン領域内のn型ドーパントはnチャネル・メモリ・デバイスに対応するが、ソース/ドレイン領域内のp型ドーパントはpチャネル・メモリ・デバイスに対応する。深いソース注入およびドレイン注入は、それによって、他の回路11内にソース注入領域58およびドレイン注入領域60を生成するために実施される。また、この注入によって、望まれるゲート48のn型ドーピングが得られる。さらに形成されるのは、メモリ回路13のメモリセルに対する基板12内のソース注入領域62およびドレイン注入領域64である。さらに、主にn型であるソース/ドレイン注入はn型メモリセルの実施形態に対応することに留意されたい。メモリ回路13内では、ARC層42が選択ゲート44への注入を防止し、それゆえ、選択ゲート44の電気的特性は変更されない。
【0019】
図14に示されるのは、一時的な側壁スペーサー56が選択的な湿式エッチングによって除去される半導体デバイス10の追加処理である。側壁スペーサー56のエッチングは、側壁スペーサー56が窒化チタンなどの材料からなるとき、図示された他の構造のいずれも除去することなく従来の湿式エッチングで行なわれる可能性がある。
【0020】
図15に示されるのは、他の回路11がマスク66によってマスクされる半導体デバイス10の追加処理である。一形式において、マスク66はフォトレジストである。フォトレジストの代わりに他のマスキング材料が使用されてもよい。イオン注入が実施される。他の回路11が保護されている場合、ソースおよびドレイン拡張注入物がメモリ回路13のメモリセル内に形成される。一形態において、カウンタドーピング領域16と横方向に一致してソース/ドレイン拡張注入領域68が形成される。また、カウンタドーピング領域16と横方向に一致してソース/ドレイン拡張注入領域70が形成される。ソース/ドレイン拡張注入は、nチャネル・メモリ・セルに対して主にnタイプであり、pチャネル・メモリ・セルに対して主にpタイプである。結果として得られるメモリ回路13のメモリセルのソースおよびドレインは、ここで、選択ゲート46および制御ゲート44上のエッジと整列する。それゆえ、メモリセルのソース電極およびドレイン電極の形成は自己整合している。ARC層34は、下層の選択ゲート46を、ソースおよびドレイン拡張注入物を形成するために使用されるイオン注入のドーピング作用から保護する。
【0021】
図16に示されるのは、ARC層42がn導電型を有する制御ゲート44の上から除去される半導体デバイス10の追加処理である。また、ARC層34の露出部分は、p導電型を有する選択ゲート46の上から除去される。離散電荷蓄積層36の下にあるARC層34の非露出部分はそのまま残される。従来のエッチングは、ARC層42およびARC層34の露出部分を除去するように用いられる。
【0022】
図17に示されるのは、最終の側壁スペーサーが他の回路11のトランジスタおよびメモリ回路13のメモリセルのゲート構造の露出側壁に形成される半導体デバイス10の追加処理である。特に、側壁スペーサー72はゲート48の露出面および誘電体層14のゲート誘電体に隣接して形成される。側壁スペーサー74は、誘電体層22、選択ゲート46、離散電荷蓄積層36、および制御ゲート44の一部分の露出面に隣接して形成される。側壁スペーサー76は制御ゲート44、ARC層34、および離散電荷蓄積層36の残る露出面に隣接して形成される。側壁スペーサー72、74、および76は、主に、その後のケイ素化からゲート構造の特定の表面を保護するように機能し、ソース、ドレイン、制御ゲート、および選択ゲートに低抵抗で電気的に接触(図示せず)しうるように実施される。望ましくないケイ素化は、デバイスの電気的特性を変化させ、場合によっては予期せぬ電気的接続をもたらすおそれがある。
【0023】
別の実施形態において、スプリット・ゲート・メモリを形成するための工程には、図1〜10に関連して開示されたステップと同じステップが採用される。しかし、図11では、露出上面を有するARC層42およびARC層34の一部分は、いずれも構造内に残されている一部分とは対照的に除去される。マスク50が所定位置にある状態で、図11で既に論じられたように、ゲートスタックの側面に整列される基板12内に拡張領域52および拡張領域54を形成するためにイオン注入が実施される。図12の処理は実施されず、図13の処理は後まで延期される。図14の処理も実施されない。むしろ、先に変更された図11の次の処理は図15の処理である。図15のこの実施形態においても、深いソース/ドレイン注入の形成はない。図15では、ソースおよびドレイン拡張領域のみが基板12内に形成される。この時点で、図17の側壁スペーサーが形成される。図17における側壁スペーサーの形成後、深いソース/ドレイン構造が形成されて代替実施形態に従ったスプリット・ゲート・メモリ・セルの形成が終了する。
【0024】
これまで、nチャネル・メモリ・セルに関してp導電型の選択ゲートとn導電型の制御ゲートを有するスプリット・ゲート・メモリが提供されていることを理解されたい。選択ゲートのp導電型は、選択機能に対して高い閾値電圧を供給する。制御ゲートのn導電型は、メモリセルを読み取り、かつセルまたは隣接メモリセルへの妨害を回避するためのバイアス機能に対して低い閾値電圧を供給する。換言すると、選択ゲートの仕事関数は制御ゲートの仕事関数よりも大きい。典型的に、選択ゲートの仕事関数と制御ゲートの仕事関数との差異は、およそ300meVに等しいかこれを上回る値である。したがって、nチャネル・メモリ・セルの場合、選択ゲートの仕事関数は、制御ゲートの仕事関数よりもおよそ300meVを上回る値だけ大きい。本明細書において使用される「仕事関数」という用語は、電子を固体から固体表面のすぐ外側の点に遷移させるために必要な、典型的に電子ボルト単位で測定される最小エネルギー(あるいは、電子をフェルミエネルギー準位から真空中に移動するために必要なエネルギー)と定義される。ここで、「すぐ」とは、最終的な電子の位置が原子スケールでは表面から遠いが巨視的スケールでは固体に一層近いことを意味する。スプリット・ゲート・メモリ・セルの選択ゲートと制御ゲートの仕事関数の関係は、具体的に調整される。制御ゲートおよび選択ゲートの下にあるチャネル領域の仕事関数が同様である場合に、スプリット・ゲート・メモリのチャネル内の多数キャリアが電子であり、かつ多数キャリアのタイプがn導電型であるとき、制御ゲートの閾値電圧は選択ゲートの閾値電圧よりも低い。カウンタドーピングの非存在下でp型基板を有するn型セルの場合、選択ゲートの仕事関数はその下にあるチャネルの仕事関数よりも高く、制御ゲートの仕事関数はその下にあるチャネルの仕事関数よりも低いので、チャネルのカウンタドーピングは不要であるが任意であってもよい。ここで論じられる実施形態は、nチャネルデバイスおよびpチャネルデバイスを実現するときに相補的な導電型が実現されるnチャネルトランジスタおよびpチャネルトランジスタの両方に適用されることを理解されたい。したがって、多数キャリアがホールでかつ多数キャリア型がp導電型であるとき、制御ゲートおよび選択ゲートの下にあるチャネル領域の仕事関数が同様である場合に制御ゲートの閾値電圧は選択ゲートの閾値電圧よりも高い。この導電型では、n型がドープされる基板の場合、選択ゲートの仕事関数はその下にるチャネルの仕事関数よりも低く、制御ゲートの仕事関数はその下にあるチャネルの仕事関数よりも高い。本明細書に記載された多くの実施形態は採用される可能性があり、その実施形態の選択は処理要件および所望のトランジスタ仕様に依存する可能性がある。
【0025】
本発明は具体的な導電型または電位の極性に関して記載されているが、導電型または電位の極性は反転されてもよいことを当業者は理解している。さらに、「前部」、「後部」、「上部」、「下部」、「上に」、「下に」、「上方に」、「下方に」などの用語は、本明細書および特許請求の範囲の中にあれば、説明を目的として使用されるものであり、必ずしも不変の相対位置を示すため使用されるものではない。このように使用される用語は、本明細書に記載された本発明の実施形態が、たとえば、本明細書に図示され、あるいは説明される配向以外の配向で使用できる適当な状況下において置き換え可能であることが理解される。
【0026】
一形態において、第1の仕事関数を有する選択ゲートが基板の第1の部分の上に形成されるスプリット・ゲート・メモリ・デバイスを形成する方法が本明細書において提供される。第2の仕事関数を有する制御ゲートが第1の部分に隣接する基板の第2の部分の上に形成される。第1の多数キャリア型スプリット・ゲート・メモリ・デバイスでは、第1の多数キャリア型は電子であり、第1の仕事関数は第2の仕事関数よりも大きい。第2の多数キャリア型スプリット・ゲート・メモリ・デバイスでは、第2の多数キャリア型はホールであり、第1の仕事関数は第2の仕事関数よりも小さい。第1の電流電極は基板内に形成され、第2の電流電極は制御ゲートおよび選択ゲートの上にあるチャネルによって第1の電流電極から分離された基板内に形成される。第1の多数キャリア型に関する一形態において、第1の仕事関数は第2の仕事関数よりもおよそ300meVを上回る値だけ大きい。第2の多数キャリア型に関する別の形態において、第1の仕事関数は第2の仕事関数よりもおよそ300meVを上回る値だけ小さい。別の形態において、選択ゲートおよび基板は同じ導電型でできている。一形態において、選択ゲートおよび制御ゲートを形成する前に、基板の上面に隣接するカウンタドープされた領域は、少なくとも第1の部分および第2の部分に形成される。カウンタドープされた領域は、基板の第1および第2の部分内のチャネル領域の仕事関数を変更するように構成される。カウンタドープされた領域は、基板の導電型と反対の導電型を含む。別の形態において、カウンタドープされた領域は、第1の多数キャリア型スプリット・ゲート・メモリ・デバイスに対してn型ドーパント種を注入することによって形成される。n型スプリット・ゲート・メモリ・デバイスに関する別の形態において、カウンタドープされた領域はチャネル領域の仕事関数を下げるように構成される。p型スプリット・ゲート・メモリ・デバイスの場合、カウンタドープされた領域はチャネル領域の仕事関数を上げるように構成される。別の形態において、選択ゲートは、基板の少なくとも第1の部分の上に選択ゲート誘電体の層を形成することによって形成される。選択ゲート材料の層は、選択ゲート誘電体の層の上に形成される。ドーパントが選択ゲート材料の層の中に注入され、ドーパントは第1の仕事関数を定めるのに適した導電型を備える。別の形態において、選択ゲートを形成することは、選択ゲート材料の層の上に注入ブロッキング層を形成することによって形成される。選択ゲートの第1のエッジは選択ゲート材料の層内に画定され、第1のエッジを画定することは、制御ゲートに関して使用するための基板の少なくとも第2の部分の上にある領域において、注入ブロッキング層と、選択ゲート材料の層と、選択ゲート誘電体の層とを除去するためにエッチングすることを含む。制御ゲートは、(i)注入ブロッキング層と、(ii)選択ゲート材料の層と、(iii)選択ゲートの第1のエッジと、(iv)選択ゲートの第1のエッジを画定することによって露出された基板の表面との上に離散電荷蓄積層を形成することによって形成される。制御ゲート材料の層は、離散電荷蓄積層の上に形成される。制御ゲートは制御ゲート材料の層内に定められる。制御ゲートを画定することは、制御ゲート材料の層と少なくとも制御ゲートとしての使用を想定していない領域における離散電荷蓄積層とを除去するためにエッチングすることを含む。制御ゲートの一部分は基板の第2の部分の上にある。別の形態において、注入ブロッキング層は窒化物反射防止膜(ARC)層である。また、別の形態において、制御ゲートの一部分は選択ゲートの第1のエッジの上にある。さらに別の形態において、選択ゲートは、選択ゲートの第2のエッジを画定することによって形成される。第2のエッジを画定することは、選択ゲートに関して使用するための基板の第1の部分の上にある領域の外側において、注入ブロッキング層と、選択ゲート材料の層と、選択ゲート誘電体の層との少なくとも一部分を除去するためにエッチングすることを含む。一時的な側壁スペーサーが選択ゲートおよび制御ゲートの露出側壁に沿って形成される。深いソース/ドレイン注入領域が、一時的な側壁スペーサーに位置し、選択ゲートの第2のエッジおよび選択ゲートの第2のエッジと反対の制御ゲートのエッジに隣接する基板内に形成される。一時的な側壁スペーサーが除去される。一時的な側壁スペーサーを除去する前に、ソース/ドレイン拡張注入領域が一時的な側壁スペーサーの下にある少なくとも基板の領域の基板内に形成される。選択ゲートの上にある注入ブロッキング層が除去される。選択ゲートおよび制御ゲートの露出側壁に沿って側壁スペーサーが形成される。別の形態において、選択ゲートの上にある注入ブロッキング層は実質的にすべての部分を除去することによって除去され、注入ブロッキング層の一部分は選択ゲートの第1のエッジに隣接する制御ゲートの離散電荷蓄積層の一部分の下にある選択ゲートの第1のエッジに隣接して残る。別の形態において、離散電荷蓄積層は、トラップ位置を含むナノクラスタ層および窒化物層からなる群から選択されるものである。
【0027】
別の形態において、カウンタドープされた領域が少なくとも第1および第2の部分において基板の上面に隣接して形成される、スプリット・ゲート・メモリ・デバイスを形成する方法が提供される。カウンタドープされた領域は、基板の第1および第2の部分内のチャネル領域の仕事関数を変更するように構成される。第1の仕事関数を有する選択ゲートは、基板の第1の部分の上に形成される。選択ゲートを形成することは、(i)選択ゲート誘電体の層を基板の少なくとも第1の部分の上に形成すること、(ii)選択ゲート材料の層を選択ゲート誘電体の層の上に形成すること、(iii)ドーパントを選択ゲート材料の層の中に注入することを含む。ドーパントは、第1の仕事関数を定めるのに適した導電型である。第1の部分に隣接する基板の第2の部分の上に、第2の仕事関数を有する制御ゲートが形成される。第1の多数キャリア型が電子を備える第1の多数キャリア型のスプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも大きい。第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも小さい。第1の電流電極が基板内に形成される。第2の電流電極が、制御電極および選択電極の下にあるチャネルによって第1の電極から分離された基板内に形成される。別の形態において、選択ゲートは、選択ゲート材料の層の上に注入ブロッキング層を形成することによって形成される。選択ゲートの第1のエッジが選択ゲート材料の層内に画定され、第1のエッジを画定することは、制御ゲートに関して使用するための基板の少なくとも第2の部分の上にある領域において、注入ブロッキング層と、選択ゲート材料の層と、選択ゲート誘電体の層とを除去するためにエッチングすることを含む。一形態における制御ゲートは、(i)注入ブロッキング層と、(ii)選択ゲート材料の層と、(iii)選択ゲートの第1のエッジと、(iv)選択ゲートの第1のエッジを画定することによって露出する基板の表面との上に離散電荷蓄積層を形成することによって形成される。制御ゲート材料の層が離散電荷蓄積層の上に形成される。制御ゲートは、少なくとも制御ゲートとしての使用を想定していない領域において制御ゲート材料の層と離散電荷蓄積層とを除去するためにエッチングすることによって制御ゲート材料の層内に画定される。制御ゲートの一部分は基板の第2の部分の上にある。
【0028】
別の形態において、本明細書では第1の仕事関数を有する選択ゲートを基板の第1の部分の上に有するスプリット・ゲート・メモリ・デバイスが提供される。第1の部分に隣接する基板の第2の部分の上にある制御ゲートが第2の仕事関数を有し、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、第1の仕事関数は第2の仕事関数よりも小さい。基板内の第1の電流電極および基板内の第2の電流電極は、制御ゲートおよび選択ゲートの下にあるチャネルによって第1の電流電極から分離される。別の形態において、カウンタドープされた領域が少なくとも第1および第2の部分において基板の上面に隣接している。カウンタドープされた領域は、基板の第1および第2の部分内のチャネル領域の第3の仕事関数を変更するように構成される。n型スプリット・ゲート・メモリ・デバイスでは、カウンタドープされた領域はチャネル領域の第3の仕事関数を下げるように構成される。p型スプリット・ゲート・メモリ・デバイスでは、カウンタドープされた領域はチャネル領域の仕事関数を上げるように構成される。別の形態において、選択ゲートは、基板の少なくとも第1の部分の上に選択ゲート誘電体の層を有する。選択ゲート材料の層は選択ゲート誘電体の層の上にあり、選択ゲート材料の層はドーパント層を含み、ドーパントは第1の仕事関数を定めるのに適した導電型を備える。
【0029】
本発明は本明細書において具体的な実施形態に関して説明されているが、以下の特許請求の範囲に明記される本発明の範囲から逸脱することなく様々な修正および変更がなされうる。たとえば、選択ゲートおよび制御ゲートの形成に至るエッチングの順序は修正または反転されてもよい。制御ゲートに対する選択ゲートの形状および正確な位置は、修正されてもよい。傾斜注入またはハロー注入を含む様々な形態のイオン注入が採用されてもよい。スプリット・ゲート・メモリ・セルを実現するために、ガリウムヒ素および金属酸化膜半導体(MOS)を含む様々な半導体技術が採用されてもよい。
【0030】
したがって、明細書および図は、限定的意味でなくむしろ例示的意味で考えられるべきであり、かかるすべての修正は本発明の範囲内に含まれるよう意図されている。具体的な実施形態に関して本明細書に記載される諸問題に対する便益、利点、または解決策は、一部または全部の請求項の範囲の重要な、必要とされる、あるいは基本的な特徴または要素であると解釈されることを意図しない。
【0031】
特に明記しない限り、「第1の」および「第2の」などの用語は、かかる用語が表す要素を適宜区別するために使用される。それゆえ、これらの用語は、必ずしもかかる要素の一時的あるいはその他の優先順位付けを示すことを意図しない。
【特許請求の範囲】
【請求項1】
スプリット・ゲート・メモリ・デバイスを形成する方法であって、
基板の第1の部分の上に第1の仕事関数を有する選択ゲートを形成すること、
前記第1の部分に隣接する前記基板の第2の部分の上に第2の仕事関数を有する制御ゲートを形成することであって、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも小さい、前記制御ゲートを形成すること、
前記基板内に第1の電流電極を形成すること、
前記制御ゲートおよび前記選択ゲートの下にあるチャネルによって前記第1の電流電極から分離された前記基板内に第2の電流電極を形成すること、
を備える、方法。
【請求項2】
前記第1の多数キャリア型の場合、前記第1の仕事関数は前記第2の仕事関数よりもおよそ300meVを上回る値だけ大きい、請求項1に記載の方法。
【請求項3】
前記第2の多数キャリア型の場合、前記第1の仕事関数は前記第2の仕事関数よりもおよそ300meVを上回る値だけ小さい、請求項1に記載の方法。
【請求項4】
前記選択ゲートと前記基板は同じ導電型でできている、請求項1に記載の方法。
【請求項5】
前記選択ゲートおよび前記制御ゲートを形成することの前に、少なくとも前記第1および第2の部分において前記基板の上面に隣接するカウンタドープされた領域を形成することであって、前記カウンタドープされた領域は前記基板の前記第1および第2の部分内のチャネル領域の仕事関数を修正するように構成される、前記領域を形成することを備える、請求項1に記載の方法。
【請求項6】
前記カウンタドープされた領域は、前記基板の導電型と反対の導電型を含む、請求項5に記載の方法。
【請求項7】
前記カウンタドープされた領域を形成することは、前記第1の多数キャリア型スプリット・ゲート・メモリ・デバイスに対してn型ドーパント種を注入することを備える、請求項5に記載の方法。
【請求項8】
さらにn型スプリット・ゲート・メモリ・デバイスに対して前記カウンタドープされた領域は、前記チャネル領域の仕事関数を下げるように構成され、さらにp型スプリット・ゲート・メモリ・デバイスに対して前記カウンタドープされた領域は、前記チャネル領域の仕事関数を上げるように構成される、請求項5に記載の方法。
【請求項9】
前記選択ゲートを形成することは、
前記基板の少なくとも前記第1の部分の上に選択ゲート誘電体の層を形成すること、
前記選択ゲート誘電体の層の上に選択ゲート材料の層を形成すること、
前記選択ゲート材料の層にドーパントを注入することであって、前記ドーパントは前記第1の仕事関数を定めるのに適した導電型を備える、前記ドーパントを注入すること、
をさらに備える、請求項1に記載の方法。
【請求項10】
前記選択ゲートを形成することは、
前記選択ゲート材料の層の上に注入ブロッキング層を形成すること、
前記選択ゲート材料の層内に前記選択ゲートの第1のエッジを画定することであって、前記制御ゲートに関して使用するための前記基板の少なくとも第2の部分の上にある領域において、前記注入ブロッキング層と、前記選択ゲート材料の層と、前記選択ゲート誘電体の層とを除去するためにエッチングすることを含む、前記第1のエッジを画定すること、
をなおさらに備え、前記制御ゲートを形成することは、
(i)前記注入ブロッキング層と、(ii)前記選択ゲート材料の層と、(iii)前記選択ゲートの第1のエッジと、(iv)前記選択ゲートの第1のエッジを定めることによって露出された前記基板の表面との上に離散電荷蓄積層を形成すること、
前記離散電荷蓄積層の上に制御ゲート材料の層を形成すること、
前記制御ゲート材料の層内に前記制御ゲートを画定することであって、前記制御ゲートを定めることは前記制御ゲート材料の層と少なくとも前記制御ゲートとしての使用を想定していない領域における前記離散電荷蓄積層とを除去するためにエッチングすることを含み、前記制御ゲートの一部分は前記基板の第2の部分の上にある、前記制御ゲートを画定すること、
をさらに備える、請求項9に記載の方法。
【請求項11】
前記注入ブロッキング層は、窒化物反射防止膜層を備える、請求項10に記載の方法。
【請求項12】
前記制御ゲートの一部分はさらに前記選択ゲートの第1のエッジの上にある、請求項10に記載の方法。
【請求項13】
前記選択ゲートを形成することは、
前記選択ゲートの第2のエッジを画定することであって、前記選択ゲートに関して使用するための前記基板の第1の部分の上にある領域の外側において前記注入ブロッキング層と、前記選択ゲート材料の層と、前記選択ゲート誘電体の層との少なくとも一部分を除去するためにエッチングする、前記選択ゲートの第2のエッジを画定することを含むこと、
前記選択ゲートおよび前記制御ゲートの露出側壁に沿って一時的な側壁スペーサーを形成すること、
前記一時的な側壁スペーサーに位置し、前記選択ゲートの第2のエッジおよび前記選択ゲートの第2のエッジと反対の前記制御ゲートのエッジに隣接する前記基板内に深いソース/ドレイン注入領域を形成すること、
前記一時的な側壁スペーサーを除去すること、
前記一時的な側壁スペーサーを除去する前に前記一時的な側壁スペーサーの下にある少なくとも前記基板の領域における前記基板内にソース/ドレイン拡張注入領域を形成すること、
前記選択ゲートの上にある前記注入ブロッキング層を除去すること、
前記選択ゲートおよび前記制御ゲートの露出側壁に沿って側壁スペーサーを形成すること、
をなおさらに備える、請求項10に記載の方法。
【請求項14】
前記選択ゲートの上にある前記注入ブロッキング層を除去することは、実質的にすべての部分を除去することを備え、前記注入ブロッキング層の一部分は、前記選択ゲートの第1のエッジに隣接する前記制御ゲートの前記離散電荷蓄積層の一部分の下にある前記選択ゲートの第1のエッジに隣接したままである、請求項13に記載の方法。
【請求項15】
前記離散電荷蓄積層は、ナノクラスタ層およびトラップ位置を含む窒化物層からなる群から選択される1つを備える、請求項13に記載の方法。
【請求項16】
スプリット・ゲート・メモリ・デバイスを形成する方法であって、
少なくとも第1および第2の部分において基板の上面に隣接するカウンタドープされた領域を形成することであって、前記カウンタドープされた領域は前記基板の第1および第2の部分内のチャネル領域の仕事関数を修正するように構成される、前記カウンタドープされた領域を形成すること、
基板の第1の部分の上に第1の仕事関数を有する選択ゲートを形成することであって、(i)前記基板の少なくとも第1の部分の上に選択ゲート誘電体の層を形成すること、(ii)前記選択ゲート誘電体の層の上に選択ゲート材料の層を形成すること、(iii)前記選択ゲート材料の層の中にドーパントを注入することを含み、前記ドーパントは前記第1の仕事関数を定めるのに適した導電型を備える、前記選択ゲートを形成すること、
第2の仕事関数を有する制御ゲートを前記第1の部分に隣接する前記基板の第2の部分の上に形成することであって、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも小さい、前記基板の第2の部分の上に形成すること、
前記基板内に第1の電流電極を形成すること、
前記制御ゲートおよび選択ゲートの下にあるチャネルによって前記第1の電流電極から分離された前記基板内に第2の電流電極を形成すること、
を備える、方法。
【請求項17】
前記選択ゲートを形成することは、
選択ゲート材料の層の上に注入ブロッキング層を形成すること、
前記選択ゲート材料の層内に前記選択ゲートの第1のエッジを画定することであって、前記制御ゲートに関して使用するための前記基板の少なくとも第2の部分の上にある領域において、前記注入ブロッキング層と、前記選択ゲート材料の層と、前記選択ゲート誘電体の層とを除去するためにエッチングすることとを含む、前記選択ゲートの第1のエッジを画定すること、
をさらに備え、前記制御ゲートを形成することは、
(i)前記注入ブロッキング層と、(ii)前記選択ゲート材料の層と、(iii)前記選択ゲートの第1のエッジと、(iv)前記選択ゲートの第1のエッジを画定することによって露出された基板の表面との上に離散電荷蓄積層を形成することと、
前記離散電荷蓄積層の上に制御ゲート材料の層を形成すること、
制御ゲート材料の層内に前記制御ゲートを画定することであって、少なくとも前記制御ゲートとしての使用を想定していない領域において前記制御ゲート材料の層および前記離散電荷蓄積層を除去するためにエッチングすることを含み、前記制御ゲートの一部分は前記基板の第2の部分の上にある、前記制御ゲートを画定すること、
をさらに備える、請求項16に記載の方法。
【請求項18】
基板の第1の部分の上にあり第1の仕事関数を有する選択ゲートと、
前記第1の部分に隣接する前記基板の第2の部分の上にあり第2の仕事関数を有する制御ゲートであって、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型のスプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型のスプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも小さい、前記制御ゲートと、
前記基板内の第1の電流電極と、
前記制御ゲートおよび前記選択ゲートの下にあるチャネルによって前記第1の電流電極から分離された前記基板内の第2の電流電極と、
を備える、スプリット・ゲート・メモリ・デバイス。
【請求項19】
少なくとも前記第1および第2の部分において前記基板の上面に隣接するカウンタドープされた領域であって、前記カウンタドープされた領域は前記基板の第1および第2の部分内のチャネル領域の第3の仕事関数を修正するように構成され、さらに、n型スプリット・ゲート・メモリ・デバイスの場合、前記カウンタドープされた領域は前記チャネル領域の第3の仕事関数を下げるように構成され、p型スプリット・ゲート・メモリ・デバイスの場合、前記カウンタドープされた領域は前記チャネル領域の第3の仕事関数を上げるように構成される、前記カウンタドープされた領域をさらに備える、請求項18に記載のスプリット・ゲート・メモリ・デバイス。
【請求項20】
前記選択ゲートは、
前記基板の少なくとも前記第1の部分の上にある選択ゲート誘電体の層と、
前記選択ゲート誘電体の層の上にある選択ゲート材料の層であって、該選択ゲート材料の層はドーパントを有するドーパント層を含み、前記ドーパントは前記第1の仕事関数を定めるのに適した導電型を備える、前記選択ゲート材料の層と、
をさらに備える、請求項19に記載のスプリット・ゲート・メモリ・デバイス。
【請求項1】
スプリット・ゲート・メモリ・デバイスを形成する方法であって、
基板の第1の部分の上に第1の仕事関数を有する選択ゲートを形成すること、
前記第1の部分に隣接する前記基板の第2の部分の上に第2の仕事関数を有する制御ゲートを形成することであって、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも小さい、前記制御ゲートを形成すること、
前記基板内に第1の電流電極を形成すること、
前記制御ゲートおよび前記選択ゲートの下にあるチャネルによって前記第1の電流電極から分離された前記基板内に第2の電流電極を形成すること、
を備える、方法。
【請求項2】
前記第1の多数キャリア型の場合、前記第1の仕事関数は前記第2の仕事関数よりもおよそ300meVを上回る値だけ大きい、請求項1に記載の方法。
【請求項3】
前記第2の多数キャリア型の場合、前記第1の仕事関数は前記第2の仕事関数よりもおよそ300meVを上回る値だけ小さい、請求項1に記載の方法。
【請求項4】
前記選択ゲートと前記基板は同じ導電型でできている、請求項1に記載の方法。
【請求項5】
前記選択ゲートおよび前記制御ゲートを形成することの前に、少なくとも前記第1および第2の部分において前記基板の上面に隣接するカウンタドープされた領域を形成することであって、前記カウンタドープされた領域は前記基板の前記第1および第2の部分内のチャネル領域の仕事関数を修正するように構成される、前記領域を形成することを備える、請求項1に記載の方法。
【請求項6】
前記カウンタドープされた領域は、前記基板の導電型と反対の導電型を含む、請求項5に記載の方法。
【請求項7】
前記カウンタドープされた領域を形成することは、前記第1の多数キャリア型スプリット・ゲート・メモリ・デバイスに対してn型ドーパント種を注入することを備える、請求項5に記載の方法。
【請求項8】
さらにn型スプリット・ゲート・メモリ・デバイスに対して前記カウンタドープされた領域は、前記チャネル領域の仕事関数を下げるように構成され、さらにp型スプリット・ゲート・メモリ・デバイスに対して前記カウンタドープされた領域は、前記チャネル領域の仕事関数を上げるように構成される、請求項5に記載の方法。
【請求項9】
前記選択ゲートを形成することは、
前記基板の少なくとも前記第1の部分の上に選択ゲート誘電体の層を形成すること、
前記選択ゲート誘電体の層の上に選択ゲート材料の層を形成すること、
前記選択ゲート材料の層にドーパントを注入することであって、前記ドーパントは前記第1の仕事関数を定めるのに適した導電型を備える、前記ドーパントを注入すること、
をさらに備える、請求項1に記載の方法。
【請求項10】
前記選択ゲートを形成することは、
前記選択ゲート材料の層の上に注入ブロッキング層を形成すること、
前記選択ゲート材料の層内に前記選択ゲートの第1のエッジを画定することであって、前記制御ゲートに関して使用するための前記基板の少なくとも第2の部分の上にある領域において、前記注入ブロッキング層と、前記選択ゲート材料の層と、前記選択ゲート誘電体の層とを除去するためにエッチングすることを含む、前記第1のエッジを画定すること、
をなおさらに備え、前記制御ゲートを形成することは、
(i)前記注入ブロッキング層と、(ii)前記選択ゲート材料の層と、(iii)前記選択ゲートの第1のエッジと、(iv)前記選択ゲートの第1のエッジを定めることによって露出された前記基板の表面との上に離散電荷蓄積層を形成すること、
前記離散電荷蓄積層の上に制御ゲート材料の層を形成すること、
前記制御ゲート材料の層内に前記制御ゲートを画定することであって、前記制御ゲートを定めることは前記制御ゲート材料の層と少なくとも前記制御ゲートとしての使用を想定していない領域における前記離散電荷蓄積層とを除去するためにエッチングすることを含み、前記制御ゲートの一部分は前記基板の第2の部分の上にある、前記制御ゲートを画定すること、
をさらに備える、請求項9に記載の方法。
【請求項11】
前記注入ブロッキング層は、窒化物反射防止膜層を備える、請求項10に記載の方法。
【請求項12】
前記制御ゲートの一部分はさらに前記選択ゲートの第1のエッジの上にある、請求項10に記載の方法。
【請求項13】
前記選択ゲートを形成することは、
前記選択ゲートの第2のエッジを画定することであって、前記選択ゲートに関して使用するための前記基板の第1の部分の上にある領域の外側において前記注入ブロッキング層と、前記選択ゲート材料の層と、前記選択ゲート誘電体の層との少なくとも一部分を除去するためにエッチングする、前記選択ゲートの第2のエッジを画定することを含むこと、
前記選択ゲートおよび前記制御ゲートの露出側壁に沿って一時的な側壁スペーサーを形成すること、
前記一時的な側壁スペーサーに位置し、前記選択ゲートの第2のエッジおよび前記選択ゲートの第2のエッジと反対の前記制御ゲートのエッジに隣接する前記基板内に深いソース/ドレイン注入領域を形成すること、
前記一時的な側壁スペーサーを除去すること、
前記一時的な側壁スペーサーを除去する前に前記一時的な側壁スペーサーの下にある少なくとも前記基板の領域における前記基板内にソース/ドレイン拡張注入領域を形成すること、
前記選択ゲートの上にある前記注入ブロッキング層を除去すること、
前記選択ゲートおよび前記制御ゲートの露出側壁に沿って側壁スペーサーを形成すること、
をなおさらに備える、請求項10に記載の方法。
【請求項14】
前記選択ゲートの上にある前記注入ブロッキング層を除去することは、実質的にすべての部分を除去することを備え、前記注入ブロッキング層の一部分は、前記選択ゲートの第1のエッジに隣接する前記制御ゲートの前記離散電荷蓄積層の一部分の下にある前記選択ゲートの第1のエッジに隣接したままである、請求項13に記載の方法。
【請求項15】
前記離散電荷蓄積層は、ナノクラスタ層およびトラップ位置を含む窒化物層からなる群から選択される1つを備える、請求項13に記載の方法。
【請求項16】
スプリット・ゲート・メモリ・デバイスを形成する方法であって、
少なくとも第1および第2の部分において基板の上面に隣接するカウンタドープされた領域を形成することであって、前記カウンタドープされた領域は前記基板の第1および第2の部分内のチャネル領域の仕事関数を修正するように構成される、前記カウンタドープされた領域を形成すること、
基板の第1の部分の上に第1の仕事関数を有する選択ゲートを形成することであって、(i)前記基板の少なくとも第1の部分の上に選択ゲート誘電体の層を形成すること、(ii)前記選択ゲート誘電体の層の上に選択ゲート材料の層を形成すること、(iii)前記選択ゲート材料の層の中にドーパントを注入することを含み、前記ドーパントは前記第1の仕事関数を定めるのに適した導電型を備える、前記選択ゲートを形成すること、
第2の仕事関数を有する制御ゲートを前記第1の部分に隣接する前記基板の第2の部分の上に形成することであって、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型スプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも小さい、前記基板の第2の部分の上に形成すること、
前記基板内に第1の電流電極を形成すること、
前記制御ゲートおよび選択ゲートの下にあるチャネルによって前記第1の電流電極から分離された前記基板内に第2の電流電極を形成すること、
を備える、方法。
【請求項17】
前記選択ゲートを形成することは、
選択ゲート材料の層の上に注入ブロッキング層を形成すること、
前記選択ゲート材料の層内に前記選択ゲートの第1のエッジを画定することであって、前記制御ゲートに関して使用するための前記基板の少なくとも第2の部分の上にある領域において、前記注入ブロッキング層と、前記選択ゲート材料の層と、前記選択ゲート誘電体の層とを除去するためにエッチングすることとを含む、前記選択ゲートの第1のエッジを画定すること、
をさらに備え、前記制御ゲートを形成することは、
(i)前記注入ブロッキング層と、(ii)前記選択ゲート材料の層と、(iii)前記選択ゲートの第1のエッジと、(iv)前記選択ゲートの第1のエッジを画定することによって露出された基板の表面との上に離散電荷蓄積層を形成することと、
前記離散電荷蓄積層の上に制御ゲート材料の層を形成すること、
制御ゲート材料の層内に前記制御ゲートを画定することであって、少なくとも前記制御ゲートとしての使用を想定していない領域において前記制御ゲート材料の層および前記離散電荷蓄積層を除去するためにエッチングすることを含み、前記制御ゲートの一部分は前記基板の第2の部分の上にある、前記制御ゲートを画定すること、
をさらに備える、請求項16に記載の方法。
【請求項18】
基板の第1の部分の上にあり第1の仕事関数を有する選択ゲートと、
前記第1の部分に隣接する前記基板の第2の部分の上にあり第2の仕事関数を有する制御ゲートであって、(i)第1の多数キャリア型が電子を備える第1の多数キャリア型のスプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも大きく、(ii)第2の多数キャリア型がホールを備える第2の多数キャリア型のスプリット・ゲート・メモリ・デバイスの場合、前記第1の仕事関数は前記第2の仕事関数よりも小さい、前記制御ゲートと、
前記基板内の第1の電流電極と、
前記制御ゲートおよび前記選択ゲートの下にあるチャネルによって前記第1の電流電極から分離された前記基板内の第2の電流電極と、
を備える、スプリット・ゲート・メモリ・デバイス。
【請求項19】
少なくとも前記第1および第2の部分において前記基板の上面に隣接するカウンタドープされた領域であって、前記カウンタドープされた領域は前記基板の第1および第2の部分内のチャネル領域の第3の仕事関数を修正するように構成され、さらに、n型スプリット・ゲート・メモリ・デバイスの場合、前記カウンタドープされた領域は前記チャネル領域の第3の仕事関数を下げるように構成され、p型スプリット・ゲート・メモリ・デバイスの場合、前記カウンタドープされた領域は前記チャネル領域の第3の仕事関数を上げるように構成される、前記カウンタドープされた領域をさらに備える、請求項18に記載のスプリット・ゲート・メモリ・デバイス。
【請求項20】
前記選択ゲートは、
前記基板の少なくとも前記第1の部分の上にある選択ゲート誘電体の層と、
前記選択ゲート誘電体の層の上にある選択ゲート材料の層であって、該選択ゲート材料の層はドーパントを有するドーパント層を含み、前記ドーパントは前記第1の仕事関数を定めるのに適した導電型を備える、前記選択ゲート材料の層と、
をさらに備える、請求項19に記載のスプリット・ゲート・メモリ・デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公表番号】特表2011−519489(P2011−519489A)
【公表日】平成23年7月7日(2011.7.7)
【国際特許分類】
【出願番号】特願2011−507498(P2011−507498)
【出願日】平成21年2月26日(2009.2.26)
【国際出願番号】PCT/US2009/035299
【国際公開番号】WO2009/154813
【国際公開日】平成21年12月23日(2009.12.23)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
【公表日】平成23年7月7日(2011.7.7)
【国際特許分類】
【出願日】平成21年2月26日(2009.2.26)
【国際出願番号】PCT/US2009/035299
【国際公開番号】WO2009/154813
【国際公開日】平成21年12月23日(2009.12.23)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
[ Back to top ]