バス回路及び半導体回路
【課題】波形品質の劣化、電源バウンス、及び電磁波放射を抑制して、高速動作を実現すると共に、使用ピンの数の増大及び回路規模の拡大を抑制することができるようにする。
【解決手段】バス回路１０は、伝送線路１２と、伝送線路１２の送信端に接続されたオープンドレインのＰＭＯＳ素子からなる駆動スイッチング回路１４と、一端が伝送線路１２の受信端に接続された終端抵抗１６と、インダクタンス成分を有する接続回路２０を介して、終端抵抗１６の他端に接続され、終端電位となっている電源２２と、終端抵抗１６の一端に接続され、かつ、信号を受信するためのレシーバ素子１８とを備える。バス回路１０は、ドレインが、終端抵抗１６を迂回するように接続回路２０を介して電源２２に接続され、ソースが接地されているＮＭＯＳ素子からなる迂回スイッチング回路２４を備え、迂回スイッチング回路２４のゲートは伝送線路１２の受信端に接続されている。
【解決手段】バス回路１０は、伝送線路１２と、伝送線路１２の送信端に接続されたオープンドレインのＰＭＯＳ素子からなる駆動スイッチング回路１４と、一端が伝送線路１２の受信端に接続された終端抵抗１６と、インダクタンス成分を有する接続回路２０を介して、終端抵抗１６の他端に接続され、終端電位となっている電源２２と、終端抵抗１６の一端に接続され、かつ、信号を受信するためのレシーバ素子１８とを備える。バス回路１０は、ドレインが、終端抵抗１６を迂回するように接続回路２０を介して電源２２に接続され、ソースが接地されているＮＭＯＳ素子からなる迂回スイッチング回路２４を備え、迂回スイッチング回路２４のゲートは伝送線路１２の受信端に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バス回路及び半導体回路に係り、特に、情報機器等の電子機器に用いられる信号伝送を行うバス回路及び該バス回路を用いた半導体回路に関する。
【背景技術】
【０００２】
プリント配線基板において観測される電磁波には、信号線上の電流分布から予測される電磁波とは周波数分布が異なっており、かつ、信号線の性質とは無関係に特定の周波数で鋭いピークを有する電磁波がある。この電磁波発生の主な要因は、プリント配線基板の信号線にはなく電源系にあり、対向する電源層及びグランド層において発生する電気的共振にあることが知られている（特許文献１）。
【０００３】
このようなプリント配線基板の電源系に起因する電磁波放射の放射源が、プリント配線基板に搭載されたデジタルＩＣの駆動の際にデジタルＩＣの電源配線を経由して流れる電流であることから、特許文献1に記載された技術では、論理回路と電源供給線の間に能動ノイズ阻止回路を配置し、能動ノイズ阻止回路によってＤＣ電流のみを論理回路に供給させて電源側への高周波電流を阻止している。
【０００４】
しかしながら、シングルエンドのバスで近年主流となっている受信端での整合終端を行う場合、電源電位又はその分圧を用いる終端電位に接続した終端抵抗を介して、該終端電位より直接高周波の電流をバスに対して供給する必要があるため、該終端抵抗に対しては特許文献1の能動ノイズ阻止回路といった手段を用いることができない。また、終端抵抗が受信デバイスへの入力部の近傍にない場合や、駆動素子からみて受信デバイスより先に終端抵抗がない場合、信号反射による波形品質の劣化といった問題を生じる。
【０００５】
そこで、信号入力バッファの信号入力回路が、基板やケーブルなどの伝送線路部の配線上で終端される構成ではなく、出力側電子デバイス部に設けられた信号出力バッファが、終端されずに、基板やケーブルなどの伝送線路部の配線を介して入力側電子デバイス部に設けられた信号入力バッファに直接回路接続され、伝送線路部の配線と信号入力回路との回路接続部から終端回路用配線を介して、入力側電子デバイス部付近で終端抵抗により終端されている伝送線路の終端方法が知られている（特許文献２）。
【０００６】
また、駆動素子が、オープンドレイン構造のＮ型ＣＭＯＳ素子であって、そのソースが基準電位となり、ドレインが伝送線路に接続され、該伝送線路が終端抵抗を介して終端電位に接続される伝送線路の終端方法が知られている。この場合、駆動素子がオン状態になるとき、ソースとドレインとの間の急激なインピーダンス変化によって、チャネルあたり数１０ｍＡの電流が流れ、その変化は時には１００ｍＡ／ｎｓにも及ぶ急峻なものである。
【０００７】
また、ＧＨｚに近い高速動作を行う場合、終端抵抗を介して終端電位からこれだけの電流変化に対応して電流供給を行う必要があり、終端抵抗をパッケージ内部、さらには素子上に持った場合でも、基板に接続する電源ピンから終端抵抗に至るパッケージングを含む電流供給路に急峻な電流が流れる。
【０００８】
この急峻な電流変化ｄｉ／ｄｔによって、電源供給路のインダクタンスＬに基づいてＬ×ｄｉ／ｄｔの電位差が発生する。パッケージ内部でこのようないわゆる電源バウンスが生じると、チャネルの動作の有無にかかわらず、全入出力ピンを通じてプリント基板上に電源バウンスが伝播し、時には著しい電磁波放射の問題を生じさせる。そこで、ＬＳＩの機能回路が存在しない部分に電源容量を配置することで、電源安定化を行う方法、いわゆるオンチップ・デカップリングが提案されている（特許文献３）。すなわち半導体層中の機能回路によって使用されていない部分に形成されたコンデンサを含む集積回路となっており、基板に接続する電源ピンから終端抵抗に至るパッケージングを含む電流供給路の、終端抵抗に極力近い側に、スイッチングする容量より十分大きな容量をグランドに対して配置して、電源供給路における急峻な電流変化を抑えている。
【０００９】
また、電源供給路を流れる急峻な電流変化ｄｉ／ｄｔに対して、電源供給路のインダクタンスでＬ×ｄｉ／ｄｔの電位差が発生するのは、言い換えれば電源供給路のインダクタンスが電流を制限しているということで、これがバス構造の速度的な限界を規定しており、現状は数１００ＭＨｚが限度であり、高速化に適さない構造となっている。これに対しＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）及びＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：低電圧差動伝送）といった電流駆動の差動伝送においては、電源系からの過渡電流を差動チャネルが交互に引き込むことで電源供給路の電流変化を相殺しているため、動作速度は電源供給路のインダクタンスに制限されることが少なく高速化に適しており、しかも上述した電源バウンスを低減することができる。
【特許文献１】特開２００２―９３９９７
【特許文献２】特開２００４―７２８６
【特許文献３】特許第３２１７０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載の伝送線路の終端方法によると、全ての信号入力に対して一旦チップの入力を経由した後でパッケージ外部の終端素子と結ぶためのピンを、入力ピンと同数配置する必要があり、著しい多ピン化の問題がある。
【００１１】
また、特許文献３に記載のオンチップ・デカップリングによると、スイッチングする容量より十分大きな容量を配置しなければならないため、回路規模が大きくなってしまう、という問題がある。
【００１２】
また、上記の電流駆動の差動伝送によれば、チャネルあたりの高速化には適するが、並列データ転送において差動伝送を行う場合は使用する信号ピンおよび配線数がシングルエンド伝送の２倍になり、更に、近年のＬＳＩの処理能力の増大にともない、大規模なデータを高速でＬＳＩ間でやりとりする必要が増しており、ＬＳＩの限られたピン数を消費すると同時に、チャネル間のスキューが大となり、高速化も制限されてしまう、という問題がある。
【００１３】
本発明は、上記の問題点を解決するためになされたもので、終端抵抗を介して流れる高周波の電流の電源供給路のインダクタンスによる、波形品質の劣化、電源バウンス、及び電磁波放射を抑制して、高速動作を実現すると共に、使用ピンの数の増大及び回路規模の拡大を抑制することができるバス回路及び半導体回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために本発明に係るバス回路は、信号を伝送するための伝送線路と、一端が前記伝送線路の受信端に接続され、かつ他端がインダクタンス成分を有する接続回路を介して電源に接続された終端抵抗と、前記伝送線路の送信端に接続され、かつ、複数の信号レベルからなる送信信号に基づいて、オンオフする第１のスイッチング回路と、前記終端抵抗の一端に接続され、かつ、前記第１のスイッチング回路のオンオフに応じて前記電源から前記接続回路及び前記終端抵抗を介して流れる電流に応じた信号を前記送信信号として受信する受信部と、前記終端抵抗を迂回するように設けられ、かつ、前記第１のスイッチング回路がオンのときオフとなって前記電源から前記接続回路を介して前記終端抵抗に電流が流れ、前記第１のスイッチング回路がオフのときオンとなって、前記電源から前記接続回路を介し、かつ、前記終端抵抗を迂回して電流が流れるようにスイッチングする第２のスイッチング回路とを含んで構成されている。
【００１５】
本発明に係るバス回路によれば、送信信号に基づいて、第１のスイッチング回路がオンになると、第２のスイッチング回路がオフとなって、電源から接続回路及び終端抵抗を介して伝送線路に電流が流れ、受信部によって、接続回路及び終端抵抗を介して流れる電流に応じた信号が送信信号として受信される。
【００１６】
そして、送信信号に基づいて、第１のスイッチング回路がオフになると、第２のスイッチング回路がオンとなって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れる。
【００１７】
従って、終端抵抗に電流が流れないときに、第２のスイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる。また、従来のバス回路に、終端回路を迂回するように第２のスイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる。
【００１８】
本発明に係る第２のスイッチング回路は、電源から接続回路を介して流れる電流を常に略一定にすることを特徴とすることができる。これにより、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を更に抑制することができる。
【００１９】
また、本発明に係るバス回路は、第２のスイッチング回路に接続され、かつ、オンオフする第３のスイッチング回路と、バス回路を含む回路ブロックが動作状態であるとき、第３のスイッチング回路をオンにさせ、バス回路を含む回路ブロックが非動作状態であるとき、第３のスイッチング回路をオフにさせる制御手段とを更に含み、第３のスイッチング回路がオンとなり、かつ、第２のスイッチング回路がオンとなるときに、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れることを特徴とすることができる。
【００２０】
これにより、回路ブロックが非動作状態であるとき、第３のスイッチング回路がオフになって、終端抵抗を迂回して電流が流れないようになるため、無駄な電力の消費を防止することができる。
【００２１】
また、本発明に係る半導体回路は、上記の複数のバス回路を含み、前記電源、前記接続回路、及び前記制御手段が共有して設けられ、かつ、前記複数のバス回路が並列に設けられている半導体回路であって、前記制御手段は、前記回路ブロックが動作状態及び非動作状態の一方から他方へ移行するときに、複数の前記バス回路における前記第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御することを特徴としている。
【００２２】
本発明に係る半導体回路によれば、回路ブロックが動作状態及び非動作状態の一方から他方へ移行するときに、制御手段によって、複数の前記バス回路における第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御する。
【００２３】
従って、終端抵抗に電流が流れないときに、第２のスイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる。また、従来のバス回路に、終端回路を迂回するように第２のスイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる。
【００２４】
また、複数のバス回路における第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御することにより、電源から接続回路を介して複数のバス回路に流れる電流の変化が急峻になるのを防ぐことができるため、電磁放射を抑制し、また回路ブロックの動作を安定させることができる。
【発明の効果】
【００２５】
以上説明したように、本発明のバス回路及び半導体回路によれば、終端抵抗に電流が流れないときに、第２のスイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる、という効果が得られる。また、従来のバス回路に、終端回路を迂回するように第２のスイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の第１の実施の形態について図面を参照して説明する。
【００２７】
図１に示すように、第１の実施の形態に係るバス回路１０は、信号を伝送するための伝送線路１２と、伝送線路１２の送信端に接続されたオープンドレインのＰＭＯＳ素子からなり、かつ、複数の信号レベルからなる送信信号に基づいてオンオフする駆動スイッチング回路１４と、一端が伝送線路１２の受信端に接続された終端抵抗１６と、インダクタンス成分を有する接続回路２０を介して、終端抵抗１６の他端に接続され、終端電位となっている電源２２と、終端抵抗１６の一端に接続され、かつ、駆動スイッチング回路のオンオフに応じて電源２２から接続回路２０及び終端抵抗１６を介して流れる電流に応じた信号を受信するためのレシーバ素子１８とを備え、これらによって伝送系を成している。
【００２８】
また、バス回路１０は、ドレインが、終端抵抗１６を迂回するように接続回路２０を介して電源２２に接続され、かつ、ソースが接地されているＮＭＯＳ素子からなる迂回スイッチング回路２４を備え、迂回スイッチング回路２４のゲートは伝送線路１２の受信端に接続されている。
【００２９】
なお、迂回スイッチング回路２４は、図1においては単一の素子となっているが、一般には複数個の素子が並列に接続された回路を成しており、各素子の特性とその並列数によってドレインおよびゲート間のチャネルのインピーダンスおよび電流容量を制御している。
【００３０】
また、終端抵抗１６に電流が流れないとき、終端抵抗１６に電流が流れるときの電流値と等しい電流が迂回スイッチング回路２４を通じて流れ、電源２２から接続回路２０を介して流れる電流が常に略一定になるように迂回スイッチング回路２４の素子のパラメタが設定されている。
【００３１】
例えば、迂回スイッチング回路２４のオン抵抗が、伝送線路１２の特性インピーダンスと終端抵抗１６との和と等しくなるようにパラメタを設定するか、または迂回スイッチング回路２４のソースもしくはドレインに抵抗が接続されている。
【００３２】
また、接続回路２０は、例えばプリント配線基板と接続するリードフレーム構造もしくは金属ボール、パッケージ内のリードフレーム、更にチップと接続するワイヤボンド等の直列接続であり、それぞれ高周波的に無視できないインダクタンス成分を有するものである。
【００３３】
次に、第１の実施の形態に係るバス回路１０の動作について説明する。
【００３４】
まず、駆動スイッチング回路１４に、送信信号としてローレベルの信号が入力されると、駆動スイッチング回路１４がオンとなり、電源２２から接続回路２０を介して、終端抵抗１６及び伝送線路１２に電流が流れる。このとき、伝送線路１２の受信端の電位は、伝送線路１２が放電されているため、低電位となり、レシーバ素子１８によってローレベルの信号が受信される。また、迂回スイッチング回路２４では、ゲートが低電位となるため、オフとなり、電源２２から接続回路２０を介し、かつ、終端抵抗１６を迂回して迂回スイッチング回路２４に電流は流れない。
【００３５】
次に、駆動スイッチング回路１４に、送信信号としてハイレベルの信号が入力されると、駆動スイッチング回路１４がオフとなり、終端抵抗１６及び伝送線路１２に電流が流れずに、伝送線路１２が充電され、伝送線路１２の受信端の電位が高電位となる。これにより、レシーバ素子１８によってハイレベルの信号が受信されると共に、迂回スイッチング回路２４のゲートが高電位となってオンとなり、電源２２から接続回路２０を介して終端抵抗１６を迂回して迂回スイッチング回路２４のドレイン、ソース間に電流が流れる。
【００３６】
このように、駆動スイッチング回路１４がオンオフすることにより、終端抵抗１６に電流が流れたり、電流が停止されたりしても、接続回路２０には継続して同じ電流が流れるようになっており、接続回路２０のインダクタンス成分による電源バウンスが発生しないようなっている。
【００３７】
次に、本発明の第1の実施形態に係るバス回路のシミュレーション結果について説明する。なお、図２に示す従来既知のバス回路１００と比較して説明する。バス回路１００は、迂回スイッチング回路が設けられていない点が第１の実施の形態に係るバス回路１０と異なっている。
【００３８】
まず、シミュレーションの条件について説明する。伝送線路１２は特性インピーダンス５０Ωで伝播遅延約１ｎｓのマイクロストリップ配線となっており、５０Ωの終端抵抗１６で整合終端されている。また、駆動スイッチング回路１４に用いたＰＭＯＳ素子及び迂回スイッチング回路２４のＮＭＯＳ素子は１８０ｎｍプロセスによるもので、ＮＭＯＳ素子のオン抵抗値を約１００Ωとしている。また、接続回路２０の実効インダクタンスは５ｎＨとし、電源２２の終端電圧及び入力パルス電圧は１．５Ｖとなっている。
【００３９】
図３を用いて、２ＧＨｚの台形波パルスの送信信号によって駆動スイッチング回路１４を駆動した場合の負荷電圧波形および終端抵抗１６における電流波形について説明する。
【００４０】
図３（ａ）に示されるように、本発明によるバス回路１０では、２ＧＨｚのシングルエンド伝送パルスで台形波の形が崩れずレシーバ素子１８に伝送されており（図３（ａ）の実線参照）、また終端抵抗１６の電流が十分速く変化している（図３（ａ）の破線参照）。一方、図３（ｂ）に示されるように、従来技術によるバス回路１００では、レシーバ素子１８で受信される電圧のリンギングが大きく（図３（ｂ）の実線参照）、また、電流波形の立ち上がりが遅くなっている（図３（ｂ）の破線参照）。以上のように、本発明に係るバス回路１０によれば、電源が接続されている接続回路のインダクタンス成分によらず、従来のバス回路１００では安定して行えなかった高速伝送が可能となっている。
【００４１】
また、図4を用いて、２ＧＨｚの台形波パルスの送信信号によって駆動スイッチング回路１４を駆動した場合の電源２２による電流波形の周波数スペクトルについて説明する。
【００４２】
図４（ａ）に示される本発明のバス回路１０における周波数スペクトルは、図４（ｂ）に示される従来のバス回路１００における周波数スペクトルに比べて、電源２２による電流の主要な高調波スペクトルが２０ｄＢ程度低減されている。
【００４３】
以上説明したように、本発明の第１の実施の形態に係るバス回路によれば、終端抵抗に電流が流れないときに、迂回スイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる。
【００４４】
また、従来のバス回路に、終端回路を迂回するように迂回スイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる。
【００４５】
また、迂回スイッチング回路のドレインを接地電位より高い終端電位に接続し、ソースを接地電位に接続し、また、終端抵抗を迂回するようにゲートを接続するだけで、終端抵抗を介して流れる電流の急峻な変化によらず、電源から接続回路を介して流れる電流がほぼ一定となるため、負荷の容量をほとんど増やすことなく、また大きなコスト増なく上記の高速化および電磁放射抑制の効果を実現することができる。
【００４６】
なお、上記の実施の形態では、オープンドレインのＰＭＯＳ素子からなる駆動スイッチング回路を用いた場合を例に説明したが、これに限られるものではなく、一般の定電圧、定電流駆動の駆動スイッチング回路であってもよい。
【００４７】
また、駆動スイッチング回路をＰＭＯＳ素子によって構成し、迂回スイッチング回路をＮＭＯＳ素子によって構成した場合を例に説明したが、駆動スイッチング回路及び迂回スイッチング回路を各々単一のＣＭＯＳ素子によって構成してもよい。
【００４８】
次に、本発明の第２の実施の形態について説明する。なお、第１の実施の形態と同様の部分については、同一符号を付して説明を省略する。
【００４９】
図５に示すように、第２の実施の形態に係るバス回路２１０は、接続回路２０と迂回スイッチング回路２４との間に、ＮＭＯＳ素子からなるスイッチング素子２１４が設けられている点が第１の実施の形態と異なっている。
【００５０】
スイッチング素子２１４のソースに接続回路２０を接続し、ドレインに迂回スイッチング回路２４のドレインが接続されている。また、スイッチング素子２１４のゲートは、バス回路２１０、送信デバイス、及び受信デバイスを含む回路ブロックの動作状態を検出し、スイッチング素子２１４のオンオフを制御する検出制御回路２１２の出力端が接続されており、回路ブロックが非動作状態のときにオフ信号が出力され、スイッチング素子２１４がオフになるようになっている。
【００５１】
なお、スイッチング素子２１４には、一般的なＮＭＯＳのアナログスイッチ回路を用いることができる。
【００５２】
次に、第２の実施の形態に係るバス回路２１０の動作について説明する。
【００５３】
回路ブロックが動作状態であると、検出制御回路２１２からオン信号が出力され、スイッチング素子２１４はオンとなり、ここで、駆動スイッチング回路１４に、送信信号としてローレベルの信号が入力されると、駆動スイッチング回路１４がオンとなり、電源２２から接続回路２０を介して、終端抵抗１６及び伝送線路１２に電流が流れ、レシーバ素子１８によってローレベルの信号が受信され、また、迂回スイッチング回路２４がオフとなり、電源２２から接続回路２０を介し、かつ、終端抵抗１６を迂回して迂回スイッチング回路２４に電流は流れない。また、駆動スイッチング回路１４に、送信信号としてハイレベルの信号が入力されると、駆動スイッチング回路１４がオフとなり、終端抵抗１６及び伝送線路１２に電流が流れずに、レシーバ素子１８によってハイレベルの信号が受信されると共に、迂回スイッチング回路２４がオンとなり、電源２２から接続回路２０を介して終端抵抗１６を迂回して迂回スイッチング回路２４のドレイン、ソース間に電流が流れる。このようにして、接続回路２０には継続して一定の電流が流れる。
【００５４】
次に、回路ブロックが非動作状態であると、検出制御回路２１２からオフ信号が出力され、スイッチング素子２１４はオフとなり、終端抵抗１６にも迂回スイッチング回路２４にも電流が流れず、また、非動作状態であるため、迂回スイッチング回路２４もオフとなり、電源２２から電流が流れない。
【００５５】
以上説明したように、第２の実施の形態に係るバス回路によれば、回路ブロックが非動作状態であるとき、スイッチング素子がオフになって、終端抵抗を迂回して電流が流れないようになるため、無駄な電力の消費を防止することができる。
【００５６】
なお、本実施形態ではスイッチング素子が迂回スイッチング回路のソース側でスイッチングを行っているが、迂回スイッチング回路のゲート入力側又はドレイン側にスイッチング素子を設けて同様の制御を行うことも可能である。
【００５７】
次に、本発明の第３の実施の形態について説明する。なお、第１の実施の形態及び第２の実施の形態と同様の部分については、同一符号を付して説明を省略する。
【００５８】
図６に示すように、第３の実施の形態に係る半導体回路３００は、複数のバス回路３１０が並列に接続されて設けられており、電源２２及び接続回路２０が共有されている。また、各バス回路３１０のスイッチング素子２１４のゲートは、制御回路３１２に共有接続されている。
【００５９】
制御回路３１２は、複数のバス回路３１０のスイッチング素子２１４のゲートの各々にオン信号又はオフ信号を出力し、各スイッチング素子２１４のオンオフを個別に制御できるようになっている。
【００６０】
次に、第３の実施の形態に係る半導体回路３００の動作について説明する。
【００６１】
制御回路３１２は、バス回路３１０、送信デバイス、及び受信デバイスを含む回路ブロックの動作状態を検出して、何れかの回路ブロックが動作を開始し、動作状態に移行すると、回路ブロックに対応するスイッチング素子２１４のゲートにオン信号を出力する。このとき、他の回路ブロックでも動作を開始し、動作状態に移行する場合には、オン信号の出力開始のタイミングをずらして出力する。
【００６２】
また、何れかの回路ブロックについて非動作状態に移行したことを検出すると、この回路ブロックに対応するスイッチング素子２１４のゲートにオフ信号を出力する。このとき、他の回路ブロックについても非動作状態に移行したことが検出された場合には、オフ信号を出力するタイミングをずらして出力する。
【００６３】
このように、制御回路３１２からのオン信号及びオフ信号の出力タイミングをずらすことにより、電源２２から接続回路２０を介して流れる電流が急激に変化しないようにしている。
【００６４】
以上説明したように、第３の実施の形態に係る半導体回路によれば、複数のバス回路のスイッチング素子のオンオフの切り替えのタイミングをずらして制御することにより、電源から接続回路を介して複数のバス回路に流れる電流の変化が急峻になるのを防ぐことができるため、電磁放射を抑制し、また回路ブロックの動作を安定させることができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施の形態に係るバス回路の構成を示す回路図である。
【図２】従来のバス回路の構成を示す回路図である。
【図３】（ａ）本発明の第１の実施の形態に係るバス回路の負荷電圧波形及び電流波形のシミュレーション結果を示す図、及び（ｂ）従来のバス回路の負荷電圧波形及び電流波形のシミュレーション結果を示す図である。
【図４】（ａ）本発明の第１の実施の形態に係るバス回路の電流波形の周波数スペクトルのシミュレーション結果を示す図、及び（ｂ）従来のバス回路の電流波形の周波数スペクトルのシミュレーション結果を示す図である。
【図５】本発明の第２の実施の形態に係るバス回路の構成を示す回路図である。
【図６】本発明の第３の実施の形態に係る半導体回路の構成を示す回路図である。
【符号の説明】
【００６６】
１０、１００、２１０、３１０ バス回路
１２ 伝送線路
１４ 駆動スイッチング回路
１６ 終端抵抗
１８ レシーバ素子
２０ 接続回路
２２ 電源
２４ 迂回スイッチング回路
２１２ 検出制御回路
２１４ スイッチング素子
３００ 半導体回路
３１２ 制御回路
【技術分野】
【０００１】
本発明は、バス回路及び半導体回路に係り、特に、情報機器等の電子機器に用いられる信号伝送を行うバス回路及び該バス回路を用いた半導体回路に関する。
【背景技術】
【０００２】
プリント配線基板において観測される電磁波には、信号線上の電流分布から予測される電磁波とは周波数分布が異なっており、かつ、信号線の性質とは無関係に特定の周波数で鋭いピークを有する電磁波がある。この電磁波発生の主な要因は、プリント配線基板の信号線にはなく電源系にあり、対向する電源層及びグランド層において発生する電気的共振にあることが知られている（特許文献１）。
【０００３】
このようなプリント配線基板の電源系に起因する電磁波放射の放射源が、プリント配線基板に搭載されたデジタルＩＣの駆動の際にデジタルＩＣの電源配線を経由して流れる電流であることから、特許文献1に記載された技術では、論理回路と電源供給線の間に能動ノイズ阻止回路を配置し、能動ノイズ阻止回路によってＤＣ電流のみを論理回路に供給させて電源側への高周波電流を阻止している。
【０００４】
しかしながら、シングルエンドのバスで近年主流となっている受信端での整合終端を行う場合、電源電位又はその分圧を用いる終端電位に接続した終端抵抗を介して、該終端電位より直接高周波の電流をバスに対して供給する必要があるため、該終端抵抗に対しては特許文献1の能動ノイズ阻止回路といった手段を用いることができない。また、終端抵抗が受信デバイスへの入力部の近傍にない場合や、駆動素子からみて受信デバイスより先に終端抵抗がない場合、信号反射による波形品質の劣化といった問題を生じる。
【０００５】
そこで、信号入力バッファの信号入力回路が、基板やケーブルなどの伝送線路部の配線上で終端される構成ではなく、出力側電子デバイス部に設けられた信号出力バッファが、終端されずに、基板やケーブルなどの伝送線路部の配線を介して入力側電子デバイス部に設けられた信号入力バッファに直接回路接続され、伝送線路部の配線と信号入力回路との回路接続部から終端回路用配線を介して、入力側電子デバイス部付近で終端抵抗により終端されている伝送線路の終端方法が知られている（特許文献２）。
【０００６】
また、駆動素子が、オープンドレイン構造のＮ型ＣＭＯＳ素子であって、そのソースが基準電位となり、ドレインが伝送線路に接続され、該伝送線路が終端抵抗を介して終端電位に接続される伝送線路の終端方法が知られている。この場合、駆動素子がオン状態になるとき、ソースとドレインとの間の急激なインピーダンス変化によって、チャネルあたり数１０ｍＡの電流が流れ、その変化は時には１００ｍＡ／ｎｓにも及ぶ急峻なものである。
【０００７】
また、ＧＨｚに近い高速動作を行う場合、終端抵抗を介して終端電位からこれだけの電流変化に対応して電流供給を行う必要があり、終端抵抗をパッケージ内部、さらには素子上に持った場合でも、基板に接続する電源ピンから終端抵抗に至るパッケージングを含む電流供給路に急峻な電流が流れる。
【０００８】
この急峻な電流変化ｄｉ／ｄｔによって、電源供給路のインダクタンスＬに基づいてＬ×ｄｉ／ｄｔの電位差が発生する。パッケージ内部でこのようないわゆる電源バウンスが生じると、チャネルの動作の有無にかかわらず、全入出力ピンを通じてプリント基板上に電源バウンスが伝播し、時には著しい電磁波放射の問題を生じさせる。そこで、ＬＳＩの機能回路が存在しない部分に電源容量を配置することで、電源安定化を行う方法、いわゆるオンチップ・デカップリングが提案されている（特許文献３）。すなわち半導体層中の機能回路によって使用されていない部分に形成されたコンデンサを含む集積回路となっており、基板に接続する電源ピンから終端抵抗に至るパッケージングを含む電流供給路の、終端抵抗に極力近い側に、スイッチングする容量より十分大きな容量をグランドに対して配置して、電源供給路における急峻な電流変化を抑えている。
【０００９】
また、電源供給路を流れる急峻な電流変化ｄｉ／ｄｔに対して、電源供給路のインダクタンスでＬ×ｄｉ／ｄｔの電位差が発生するのは、言い換えれば電源供給路のインダクタンスが電流を制限しているということで、これがバス構造の速度的な限界を規定しており、現状は数１００ＭＨｚが限度であり、高速化に適さない構造となっている。これに対しＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）及びＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：低電圧差動伝送）といった電流駆動の差動伝送においては、電源系からの過渡電流を差動チャネルが交互に引き込むことで電源供給路の電流変化を相殺しているため、動作速度は電源供給路のインダクタンスに制限されることが少なく高速化に適しており、しかも上述した電源バウンスを低減することができる。
【特許文献１】特開２００２―９３９９７
【特許文献２】特開２００４―７２８６
【特許文献３】特許第３２１７０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載の伝送線路の終端方法によると、全ての信号入力に対して一旦チップの入力を経由した後でパッケージ外部の終端素子と結ぶためのピンを、入力ピンと同数配置する必要があり、著しい多ピン化の問題がある。
【００１１】
また、特許文献３に記載のオンチップ・デカップリングによると、スイッチングする容量より十分大きな容量を配置しなければならないため、回路規模が大きくなってしまう、という問題がある。
【００１２】
また、上記の電流駆動の差動伝送によれば、チャネルあたりの高速化には適するが、並列データ転送において差動伝送を行う場合は使用する信号ピンおよび配線数がシングルエンド伝送の２倍になり、更に、近年のＬＳＩの処理能力の増大にともない、大規模なデータを高速でＬＳＩ間でやりとりする必要が増しており、ＬＳＩの限られたピン数を消費すると同時に、チャネル間のスキューが大となり、高速化も制限されてしまう、という問題がある。
【００１３】
本発明は、上記の問題点を解決するためになされたもので、終端抵抗を介して流れる高周波の電流の電源供給路のインダクタンスによる、波形品質の劣化、電源バウンス、及び電磁波放射を抑制して、高速動作を実現すると共に、使用ピンの数の増大及び回路規模の拡大を抑制することができるバス回路及び半導体回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために本発明に係るバス回路は、信号を伝送するための伝送線路と、一端が前記伝送線路の受信端に接続され、かつ他端がインダクタンス成分を有する接続回路を介して電源に接続された終端抵抗と、前記伝送線路の送信端に接続され、かつ、複数の信号レベルからなる送信信号に基づいて、オンオフする第１のスイッチング回路と、前記終端抵抗の一端に接続され、かつ、前記第１のスイッチング回路のオンオフに応じて前記電源から前記接続回路及び前記終端抵抗を介して流れる電流に応じた信号を前記送信信号として受信する受信部と、前記終端抵抗を迂回するように設けられ、かつ、前記第１のスイッチング回路がオンのときオフとなって前記電源から前記接続回路を介して前記終端抵抗に電流が流れ、前記第１のスイッチング回路がオフのときオンとなって、前記電源から前記接続回路を介し、かつ、前記終端抵抗を迂回して電流が流れるようにスイッチングする第２のスイッチング回路とを含んで構成されている。
【００１５】
本発明に係るバス回路によれば、送信信号に基づいて、第１のスイッチング回路がオンになると、第２のスイッチング回路がオフとなって、電源から接続回路及び終端抵抗を介して伝送線路に電流が流れ、受信部によって、接続回路及び終端抵抗を介して流れる電流に応じた信号が送信信号として受信される。
【００１６】
そして、送信信号に基づいて、第１のスイッチング回路がオフになると、第２のスイッチング回路がオンとなって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れる。
【００１７】
従って、終端抵抗に電流が流れないときに、第２のスイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる。また、従来のバス回路に、終端回路を迂回するように第２のスイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる。
【００１８】
本発明に係る第２のスイッチング回路は、電源から接続回路を介して流れる電流を常に略一定にすることを特徴とすることができる。これにより、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を更に抑制することができる。
【００１９】
また、本発明に係るバス回路は、第２のスイッチング回路に接続され、かつ、オンオフする第３のスイッチング回路と、バス回路を含む回路ブロックが動作状態であるとき、第３のスイッチング回路をオンにさせ、バス回路を含む回路ブロックが非動作状態であるとき、第３のスイッチング回路をオフにさせる制御手段とを更に含み、第３のスイッチング回路がオンとなり、かつ、第２のスイッチング回路がオンとなるときに、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れることを特徴とすることができる。
【００２０】
これにより、回路ブロックが非動作状態であるとき、第３のスイッチング回路がオフになって、終端抵抗を迂回して電流が流れないようになるため、無駄な電力の消費を防止することができる。
【００２１】
また、本発明に係る半導体回路は、上記の複数のバス回路を含み、前記電源、前記接続回路、及び前記制御手段が共有して設けられ、かつ、前記複数のバス回路が並列に設けられている半導体回路であって、前記制御手段は、前記回路ブロックが動作状態及び非動作状態の一方から他方へ移行するときに、複数の前記バス回路における前記第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御することを特徴としている。
【００２２】
本発明に係る半導体回路によれば、回路ブロックが動作状態及び非動作状態の一方から他方へ移行するときに、制御手段によって、複数の前記バス回路における第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御する。
【００２３】
従って、終端抵抗に電流が流れないときに、第２のスイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる。また、従来のバス回路に、終端回路を迂回するように第２のスイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる。
【００２４】
また、複数のバス回路における第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御することにより、電源から接続回路を介して複数のバス回路に流れる電流の変化が急峻になるのを防ぐことができるため、電磁放射を抑制し、また回路ブロックの動作を安定させることができる。
【発明の効果】
【００２５】
以上説明したように、本発明のバス回路及び半導体回路によれば、終端抵抗に電流が流れないときに、第２のスイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる、という効果が得られる。また、従来のバス回路に、終端回路を迂回するように第２のスイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の第１の実施の形態について図面を参照して説明する。
【００２７】
図１に示すように、第１の実施の形態に係るバス回路１０は、信号を伝送するための伝送線路１２と、伝送線路１２の送信端に接続されたオープンドレインのＰＭＯＳ素子からなり、かつ、複数の信号レベルからなる送信信号に基づいてオンオフする駆動スイッチング回路１４と、一端が伝送線路１２の受信端に接続された終端抵抗１６と、インダクタンス成分を有する接続回路２０を介して、終端抵抗１６の他端に接続され、終端電位となっている電源２２と、終端抵抗１６の一端に接続され、かつ、駆動スイッチング回路のオンオフに応じて電源２２から接続回路２０及び終端抵抗１６を介して流れる電流に応じた信号を受信するためのレシーバ素子１８とを備え、これらによって伝送系を成している。
【００２８】
また、バス回路１０は、ドレインが、終端抵抗１６を迂回するように接続回路２０を介して電源２２に接続され、かつ、ソースが接地されているＮＭＯＳ素子からなる迂回スイッチング回路２４を備え、迂回スイッチング回路２４のゲートは伝送線路１２の受信端に接続されている。
【００２９】
なお、迂回スイッチング回路２４は、図1においては単一の素子となっているが、一般には複数個の素子が並列に接続された回路を成しており、各素子の特性とその並列数によってドレインおよびゲート間のチャネルのインピーダンスおよび電流容量を制御している。
【００３０】
また、終端抵抗１６に電流が流れないとき、終端抵抗１６に電流が流れるときの電流値と等しい電流が迂回スイッチング回路２４を通じて流れ、電源２２から接続回路２０を介して流れる電流が常に略一定になるように迂回スイッチング回路２４の素子のパラメタが設定されている。
【００３１】
例えば、迂回スイッチング回路２４のオン抵抗が、伝送線路１２の特性インピーダンスと終端抵抗１６との和と等しくなるようにパラメタを設定するか、または迂回スイッチング回路２４のソースもしくはドレインに抵抗が接続されている。
【００３２】
また、接続回路２０は、例えばプリント配線基板と接続するリードフレーム構造もしくは金属ボール、パッケージ内のリードフレーム、更にチップと接続するワイヤボンド等の直列接続であり、それぞれ高周波的に無視できないインダクタンス成分を有するものである。
【００３３】
次に、第１の実施の形態に係るバス回路１０の動作について説明する。
【００３４】
まず、駆動スイッチング回路１４に、送信信号としてローレベルの信号が入力されると、駆動スイッチング回路１４がオンとなり、電源２２から接続回路２０を介して、終端抵抗１６及び伝送線路１２に電流が流れる。このとき、伝送線路１２の受信端の電位は、伝送線路１２が放電されているため、低電位となり、レシーバ素子１８によってローレベルの信号が受信される。また、迂回スイッチング回路２４では、ゲートが低電位となるため、オフとなり、電源２２から接続回路２０を介し、かつ、終端抵抗１６を迂回して迂回スイッチング回路２４に電流は流れない。
【００３５】
次に、駆動スイッチング回路１４に、送信信号としてハイレベルの信号が入力されると、駆動スイッチング回路１４がオフとなり、終端抵抗１６及び伝送線路１２に電流が流れずに、伝送線路１２が充電され、伝送線路１２の受信端の電位が高電位となる。これにより、レシーバ素子１８によってハイレベルの信号が受信されると共に、迂回スイッチング回路２４のゲートが高電位となってオンとなり、電源２２から接続回路２０を介して終端抵抗１６を迂回して迂回スイッチング回路２４のドレイン、ソース間に電流が流れる。
【００３６】
このように、駆動スイッチング回路１４がオンオフすることにより、終端抵抗１６に電流が流れたり、電流が停止されたりしても、接続回路２０には継続して同じ電流が流れるようになっており、接続回路２０のインダクタンス成分による電源バウンスが発生しないようなっている。
【００３７】
次に、本発明の第1の実施形態に係るバス回路のシミュレーション結果について説明する。なお、図２に示す従来既知のバス回路１００と比較して説明する。バス回路１００は、迂回スイッチング回路が設けられていない点が第１の実施の形態に係るバス回路１０と異なっている。
【００３８】
まず、シミュレーションの条件について説明する。伝送線路１２は特性インピーダンス５０Ωで伝播遅延約１ｎｓのマイクロストリップ配線となっており、５０Ωの終端抵抗１６で整合終端されている。また、駆動スイッチング回路１４に用いたＰＭＯＳ素子及び迂回スイッチング回路２４のＮＭＯＳ素子は１８０ｎｍプロセスによるもので、ＮＭＯＳ素子のオン抵抗値を約１００Ωとしている。また、接続回路２０の実効インダクタンスは５ｎＨとし、電源２２の終端電圧及び入力パルス電圧は１．５Ｖとなっている。
【００３９】
図３を用いて、２ＧＨｚの台形波パルスの送信信号によって駆動スイッチング回路１４を駆動した場合の負荷電圧波形および終端抵抗１６における電流波形について説明する。
【００４０】
図３（ａ）に示されるように、本発明によるバス回路１０では、２ＧＨｚのシングルエンド伝送パルスで台形波の形が崩れずレシーバ素子１８に伝送されており（図３（ａ）の実線参照）、また終端抵抗１６の電流が十分速く変化している（図３（ａ）の破線参照）。一方、図３（ｂ）に示されるように、従来技術によるバス回路１００では、レシーバ素子１８で受信される電圧のリンギングが大きく（図３（ｂ）の実線参照）、また、電流波形の立ち上がりが遅くなっている（図３（ｂ）の破線参照）。以上のように、本発明に係るバス回路１０によれば、電源が接続されている接続回路のインダクタンス成分によらず、従来のバス回路１００では安定して行えなかった高速伝送が可能となっている。
【００４１】
また、図4を用いて、２ＧＨｚの台形波パルスの送信信号によって駆動スイッチング回路１４を駆動した場合の電源２２による電流波形の周波数スペクトルについて説明する。
【００４２】
図４（ａ）に示される本発明のバス回路１０における周波数スペクトルは、図４（ｂ）に示される従来のバス回路１００における周波数スペクトルに比べて、電源２２による電流の主要な高調波スペクトルが２０ｄＢ程度低減されている。
【００４３】
以上説明したように、本発明の第１の実施の形態に係るバス回路によれば、終端抵抗に電流が流れないときに、迂回スイッチング回路がオンになって、電源から接続回路を介し、かつ、終端抵抗を迂回して電流が流れるようにすることにより、接続回路に常に電流が流れるため、接続回路のインダクタンス成分と電流変化による波形品質の劣化、電源バウンス、及び電磁波放射を抑制することができ、高速動作を実現することができる。
【００４４】
また、従来のバス回路に、終端回路を迂回するように迂回スイッチング回路を設けた構成となっているため、使用ピンの数の増大及び回路規模の拡大を抑制することができる。
【００４５】
また、迂回スイッチング回路のドレインを接地電位より高い終端電位に接続し、ソースを接地電位に接続し、また、終端抵抗を迂回するようにゲートを接続するだけで、終端抵抗を介して流れる電流の急峻な変化によらず、電源から接続回路を介して流れる電流がほぼ一定となるため、負荷の容量をほとんど増やすことなく、また大きなコスト増なく上記の高速化および電磁放射抑制の効果を実現することができる。
【００４６】
なお、上記の実施の形態では、オープンドレインのＰＭＯＳ素子からなる駆動スイッチング回路を用いた場合を例に説明したが、これに限られるものではなく、一般の定電圧、定電流駆動の駆動スイッチング回路であってもよい。
【００４７】
また、駆動スイッチング回路をＰＭＯＳ素子によって構成し、迂回スイッチング回路をＮＭＯＳ素子によって構成した場合を例に説明したが、駆動スイッチング回路及び迂回スイッチング回路を各々単一のＣＭＯＳ素子によって構成してもよい。
【００４８】
次に、本発明の第２の実施の形態について説明する。なお、第１の実施の形態と同様の部分については、同一符号を付して説明を省略する。
【００４９】
図５に示すように、第２の実施の形態に係るバス回路２１０は、接続回路２０と迂回スイッチング回路２４との間に、ＮＭＯＳ素子からなるスイッチング素子２１４が設けられている点が第１の実施の形態と異なっている。
【００５０】
スイッチング素子２１４のソースに接続回路２０を接続し、ドレインに迂回スイッチング回路２４のドレインが接続されている。また、スイッチング素子２１４のゲートは、バス回路２１０、送信デバイス、及び受信デバイスを含む回路ブロックの動作状態を検出し、スイッチング素子２１４のオンオフを制御する検出制御回路２１２の出力端が接続されており、回路ブロックが非動作状態のときにオフ信号が出力され、スイッチング素子２１４がオフになるようになっている。
【００５１】
なお、スイッチング素子２１４には、一般的なＮＭＯＳのアナログスイッチ回路を用いることができる。
【００５２】
次に、第２の実施の形態に係るバス回路２１０の動作について説明する。
【００５３】
回路ブロックが動作状態であると、検出制御回路２１２からオン信号が出力され、スイッチング素子２１４はオンとなり、ここで、駆動スイッチング回路１４に、送信信号としてローレベルの信号が入力されると、駆動スイッチング回路１４がオンとなり、電源２２から接続回路２０を介して、終端抵抗１６及び伝送線路１２に電流が流れ、レシーバ素子１８によってローレベルの信号が受信され、また、迂回スイッチング回路２４がオフとなり、電源２２から接続回路２０を介し、かつ、終端抵抗１６を迂回して迂回スイッチング回路２４に電流は流れない。また、駆動スイッチング回路１４に、送信信号としてハイレベルの信号が入力されると、駆動スイッチング回路１４がオフとなり、終端抵抗１６及び伝送線路１２に電流が流れずに、レシーバ素子１８によってハイレベルの信号が受信されると共に、迂回スイッチング回路２４がオンとなり、電源２２から接続回路２０を介して終端抵抗１６を迂回して迂回スイッチング回路２４のドレイン、ソース間に電流が流れる。このようにして、接続回路２０には継続して一定の電流が流れる。
【００５４】
次に、回路ブロックが非動作状態であると、検出制御回路２１２からオフ信号が出力され、スイッチング素子２１４はオフとなり、終端抵抗１６にも迂回スイッチング回路２４にも電流が流れず、また、非動作状態であるため、迂回スイッチング回路２４もオフとなり、電源２２から電流が流れない。
【００５５】
以上説明したように、第２の実施の形態に係るバス回路によれば、回路ブロックが非動作状態であるとき、スイッチング素子がオフになって、終端抵抗を迂回して電流が流れないようになるため、無駄な電力の消費を防止することができる。
【００５６】
なお、本実施形態ではスイッチング素子が迂回スイッチング回路のソース側でスイッチングを行っているが、迂回スイッチング回路のゲート入力側又はドレイン側にスイッチング素子を設けて同様の制御を行うことも可能である。
【００５７】
次に、本発明の第３の実施の形態について説明する。なお、第１の実施の形態及び第２の実施の形態と同様の部分については、同一符号を付して説明を省略する。
【００５８】
図６に示すように、第３の実施の形態に係る半導体回路３００は、複数のバス回路３１０が並列に接続されて設けられており、電源２２及び接続回路２０が共有されている。また、各バス回路３１０のスイッチング素子２１４のゲートは、制御回路３１２に共有接続されている。
【００５９】
制御回路３１２は、複数のバス回路３１０のスイッチング素子２１４のゲートの各々にオン信号又はオフ信号を出力し、各スイッチング素子２１４のオンオフを個別に制御できるようになっている。
【００６０】
次に、第３の実施の形態に係る半導体回路３００の動作について説明する。
【００６１】
制御回路３１２は、バス回路３１０、送信デバイス、及び受信デバイスを含む回路ブロックの動作状態を検出して、何れかの回路ブロックが動作を開始し、動作状態に移行すると、回路ブロックに対応するスイッチング素子２１４のゲートにオン信号を出力する。このとき、他の回路ブロックでも動作を開始し、動作状態に移行する場合には、オン信号の出力開始のタイミングをずらして出力する。
【００６２】
また、何れかの回路ブロックについて非動作状態に移行したことを検出すると、この回路ブロックに対応するスイッチング素子２１４のゲートにオフ信号を出力する。このとき、他の回路ブロックについても非動作状態に移行したことが検出された場合には、オフ信号を出力するタイミングをずらして出力する。
【００６３】
このように、制御回路３１２からのオン信号及びオフ信号の出力タイミングをずらすことにより、電源２２から接続回路２０を介して流れる電流が急激に変化しないようにしている。
【００６４】
以上説明したように、第３の実施の形態に係る半導体回路によれば、複数のバス回路のスイッチング素子のオンオフの切り替えのタイミングをずらして制御することにより、電源から接続回路を介して複数のバス回路に流れる電流の変化が急峻になるのを防ぐことができるため、電磁放射を抑制し、また回路ブロックの動作を安定させることができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施の形態に係るバス回路の構成を示す回路図である。
【図２】従来のバス回路の構成を示す回路図である。
【図３】（ａ）本発明の第１の実施の形態に係るバス回路の負荷電圧波形及び電流波形のシミュレーション結果を示す図、及び（ｂ）従来のバス回路の負荷電圧波形及び電流波形のシミュレーション結果を示す図である。
【図４】（ａ）本発明の第１の実施の形態に係るバス回路の電流波形の周波数スペクトルのシミュレーション結果を示す図、及び（ｂ）従来のバス回路の電流波形の周波数スペクトルのシミュレーション結果を示す図である。
【図５】本発明の第２の実施の形態に係るバス回路の構成を示す回路図である。
【図６】本発明の第３の実施の形態に係る半導体回路の構成を示す回路図である。
【符号の説明】
【００６６】
１０、１００、２１０、３１０ バス回路
１２ 伝送線路
１４ 駆動スイッチング回路
１６ 終端抵抗
１８ レシーバ素子
２０ 接続回路
２２ 電源
２４ 迂回スイッチング回路
２１２ 検出制御回路
２１４ スイッチング素子
３００ 半導体回路
３１２ 制御回路
【特許請求の範囲】
【請求項１】
信号を伝送するための伝送線路と、
一端が前記伝送線路の受信端に接続され、かつ他端がインダクタンス成分を有する接続回路を介して電源に接続された終端抵抗と、
前記伝送線路の送信端に接続され、かつ、複数の信号レベルからなる送信信号に基づいて、オンオフする第１のスイッチング回路と、
前記終端抵抗の一端に接続され、かつ、前記第１のスイッチング回路のオンオフに応じて前記電源から前記接続回路及び前記終端抵抗を介して流れる電流に応じた信号を前記送信信号として受信する受信部と、
前記終端抵抗を迂回するように設けられ、かつ、前記第１のスイッチング回路がオンのときオフとなって前記電源から前記接続回路を介して前記終端抵抗に電流が流れ、前記第１のスイッチング回路がオフのときオンとなって、前記電源から前記接続回路を介し、かつ、前記終端抵抗を迂回して電流が流れるようにスイッチングする第２のスイッチング回路と、
を含むバス回路。
【請求項２】
前記第２のスイッチング回路は、前記電源から前記接続回路を介して流れる電流を常に略一定にすることを特徴とする請求項１記載のバス回路。
【請求項３】
前記第２のスイッチング回路に接続され、かつ、オンオフする第３のスイッチング回路と、
前記バス回路を含む回路ブロックが動作状態であるとき、前記第３のスイッチング回路をオンにさせ、前記バス回路を含む回路ブロックが非動作状態であるとき、前記第３のスイッチング回路をオフにさせる制御手段とを更に含み、
前記第３のスイッチング回路がオンとなり、かつ、第２のスイッチング回路がオンとなるときに、前記電源から前記接続回路を介し、かつ、前記終端抵抗を迂回して電流が流れることを特徴とする請求項１又は２記載のバス回路。
【請求項４】
請求項３記載の複数のバス回路を含み、
前記電源、前記接続回路、及び前記制御手段が共有して設けられ、かつ、前記複数のバス回路が並列に設けられている半導体回路であって、
前記制御手段は、前記回路ブロックが動作状態及び非動作状態の一方から他方へ移行するときに、前記複数のバス回路における前記第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御する半導体回路。
【請求項１】
信号を伝送するための伝送線路と、
一端が前記伝送線路の受信端に接続され、かつ他端がインダクタンス成分を有する接続回路を介して電源に接続された終端抵抗と、
前記伝送線路の送信端に接続され、かつ、複数の信号レベルからなる送信信号に基づいて、オンオフする第１のスイッチング回路と、
前記終端抵抗の一端に接続され、かつ、前記第１のスイッチング回路のオンオフに応じて前記電源から前記接続回路及び前記終端抵抗を介して流れる電流に応じた信号を前記送信信号として受信する受信部と、
前記終端抵抗を迂回するように設けられ、かつ、前記第１のスイッチング回路がオンのときオフとなって前記電源から前記接続回路を介して前記終端抵抗に電流が流れ、前記第１のスイッチング回路がオフのときオンとなって、前記電源から前記接続回路を介し、かつ、前記終端抵抗を迂回して電流が流れるようにスイッチングする第２のスイッチング回路と、
を含むバス回路。
【請求項２】
前記第２のスイッチング回路は、前記電源から前記接続回路を介して流れる電流を常に略一定にすることを特徴とする請求項１記載のバス回路。
【請求項３】
前記第２のスイッチング回路に接続され、かつ、オンオフする第３のスイッチング回路と、
前記バス回路を含む回路ブロックが動作状態であるとき、前記第３のスイッチング回路をオンにさせ、前記バス回路を含む回路ブロックが非動作状態であるとき、前記第３のスイッチング回路をオフにさせる制御手段とを更に含み、
前記第３のスイッチング回路がオンとなり、かつ、第２のスイッチング回路がオンとなるときに、前記電源から前記接続回路を介し、かつ、前記終端抵抗を迂回して電流が流れることを特徴とする請求項１又は２記載のバス回路。
【請求項４】
請求項３記載の複数のバス回路を含み、
前記電源、前記接続回路、及び前記制御手段が共有して設けられ、かつ、前記複数のバス回路が並列に設けられている半導体回路であって、
前記制御手段は、前記回路ブロックが動作状態及び非動作状態の一方から他方へ移行するときに、前記複数のバス回路における前記第３のスイッチング回路のオンオフの切り替えのタイミングをずらして制御する半導体回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−８２０９９（Ｐ２００７−８２０９９Ａ）
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００５−２７０３３２（Ｐ２００５−２７０３３２）
【出願日】平成１７年９月１６日（２００５．９．１６）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１７年９月１６日（２００５．９．１６）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]