【課題】距離計、画像マッピング、三次元画像キャプチャ、及び人間の色感覚によって限定されない色感覚での画像のキャプチャを含み得る三次元応用例に適したCMOS実装可能な画像センサ、及び、そのような検出器の検出特性を改善する。
【解決手段】オンチップ測定情報を、順番にではなく、ランダムに出力することができ、三次元画像を必要とするオブジェクト追跡、及び他の情報のためのオンチップ信号処理を、すぐに遂行することができる。システム全体は小さく、強固で、かなり少ないオフチップの別個の構成要素を必要とし、かつ、検出信号特性の改善を示す。オンチップ回路は、そのようなTOFデータを使って、場面内の一つのオブジェクト、又は全てのオブジェクト上の全ての点の距離及び速度を、同時に、容易に測定することができる。オンチップ回路はまた、検出センサ内の各画素における検出画像の分光組成を特定することができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、距離計、画像マッピング、三次元画像キャプチャ、及び人間の色感覚によって限定されない色感覚での画像のキャプチャを含み得る三次元応用例に適したCMOS実装可能な画像センサ、及び、そのような検出器の検出特性を改善すること、に関するものである。
【０００２】
(前に出願された出願との関連)
本出願は、Bamji他の名義で出願され、カリフォルニア州サンノゼにあるCanesta社が譲受人である、2001年12月11日に出願された「量子効率変調を使った、CMOS適合の三次元画像検出のためのシステム」という名称の係属中の米国特許出願第10/020,339号(「’339出願」)からの一部継続出願であり、本出願は、現在、米国特許出願第6,580,496号(2003)である。この’339出願は、(2000年12月11日出願された)米国仮特許出願第60/254,873号、及び(2000年11月9日出願された)第60/247,158号に基づく優先権を主張するものである。
【０００３】
本出願では、これもまたCanesta社が譲受人である、Liu及びBamjiの名義で2002年7月1日に出願された「差分電荷転送方法を使用した3D検出」という名称の、係属中の米国仮特許出願第60/393,408号、これもまたCanesta社が譲受任である、Bamji及びLiuの名義で2002年7月15日に出願された「局所電荷収集に基づく高速QE変調構造」という名称の、係属中の米国仮特許出願第60/396,422号、及び、これもまたCanesta社が譲受人である、Bamji及びLiuの名義で2002年7月29日に出願された「電気的に波長プログラム可能なCMOSカラーセンサ」という名称の、係属中の米国仮特許出願第60/400,002号に基づく優先権も、また主張する。出願人は、前記3つの係属中の仮特許出願の各々を、引用により本出願に組み入れる。
【背景技術】
【０００４】
その回路からオブジェクトまでの距離の目安を提供する電子回路が、この技術分野では既知であり、図1のシステム10で例示されるであろう。図1の一般化されたシステムでは、システム10内の画像作成回路を使用して、オブジェクト20までの距離(例えば、Z1,Z2,Z3)を概算し、このオブジェクト20の上部は、下部よりも、システム10から離れて示される。典型的には、システム10は、その光出力が、レンズ40によって焦点を合わせられ、画像作成されるべきオブジェクト、ここではオブジェクト20に向けられる光源30を含むであろう。他の従来技術のシステムは、能動光源30を提供するのではなく、そのかわりに、対象のオブジェクトによって反射された周辺光に依存し、それをたしかに必要する。図1は、譲受人がCanesta社の、Bamji著「CMOS適合三次元画像センサIC」(2001)という名称のUSP第6,323,942号で説明されるものを例示していると、言うことができる。
【０００５】
光源30からの光の様々な断片が、オブジェクト20の表面部分によって反射されることができ、レンズ50によって焦点を合わせられる。この反射光は、集積回路(IC)70上のアレイ内の、例えばフォトダイオード等のような様々な検出器デバイス60に当たる。デバイス60は、それから距離データが推測される、場面内のオブジェクト(例えば10)の光度の描画を生み出す。幾つかの応用例では、デバイス60は、電荷結合デバイス(CCD)、或いはさらに、CMOSデバイスのアレイとすることもできるであろう。
【０００６】
CCDは、典型的には、いわゆるバケットブリゲードで構成され、それにより、第一のCCDによる光検出電荷は、隣接するCCDに直列結合され、そして次に、その出力は第三のCCD等に結合される。このバケットブリゲード構成は、一般的には、CCDアレイを含む同じIC上に処理回路を作ることを妨げる。さらに、CCDは、ランダム読み出しに対して、順次読み出しを提供する。例えば、デジタルズームレンズの応用例において、CCD距離計システムを使用した場合には、たとえ、殆どの関連データがアレイ内の2,3個のCCDによって提供されたとしても、それにもかかわらず、その関連データへのアクセスを獲得するために、アレイ全体を読み出すことが必要であり、それは時間のかかる処理であろう。静止画、及び幾つかの動画撮影の応用例では、CCDベースのシステムは、まだ有用性を見出すことができるであろう。
【０００７】
上述のように、オブジェクト20の上部は、故意に、下部よりも離れて示される、すなわち、距離Z3>Z2>Z1と示される。距離計の自動焦点カメラ環境では、オブジェクト10から獲得された相対光度データを調べることにより、カメラから(例えばZ=0から)そのオブジェクト10までの平均距離を、デバイス60に概算させようとするであろう。例えば、距離測定双眼鏡のような幾つかの応用例では、焦点の合っている全てのオブジェクトが事実上同じ距離のところにあるように、その視界は充分小さい。しかし、一般的には、光度ベースのシステムはうまく作動しない。例えば、図1では、オブジェクト20の上部を、下部より暗く示しており、おそらく、下部よりも離れている。しかし、実世界では、そうではなく、オブジェクトのより離れている部分が、オブジェクトのより暗い部分を除いた、より近い部分よりも輝いている、或いは明るいこともあるであろう(例えば、より多くの光エネルギーを反射する)。複雑な場面では、背景を背にして立っているオブジェクト又は主体までの焦点距離を、光度の変化を使って、その主体を背景と区別して、概算することは非常に困難となり得る。そのような様々な応用例では、図1のシステム10内の回路80、90、100が、この信号処理を助けるであろう。前述のように、IC70がCCD60を含む場合には、80,90,100のような他の処理回路がオフチップで形成される。
【０００８】
残念なことに、オブジェクトの反射率が知られていないので、反射光度データは、距離の厳密に正確な描画を提供しない。従って、光沢のある表面を持つ離れたオブジェクト表面は、半光沢仕上げのより近いオブジェクト表面と同じ(おそらく、それより多い)量の光を反射するであろう。
【０００９】
他の焦点合わせシステムも、この技術分野では既知である。カメラ又は双眼鏡での使用のための赤外(IR)自動焦点システムは、視界内のすべてのターゲットまでの平均又は最小距離である単一の距離値を生み出す。他のカメラ自動焦点システムは、距離を特定するために、しばしば、主体へのレンズの機械的な焦点合わせを必要とする。せいぜい、これらの従来技術の焦点システムは、レンズの焦点を、視界内の単一のオブジェクトに合わせることができるが、視界内のすべてのオブジェクトについての距離を同時に測定することはできない。
【００１０】
一般的には、場面内の元々の光度値の再現又は概算は、人間の視覚システムが、何のオブジェクトが場面内に存在するかを理解し、それらの相対位置を立体的に推定することを可能にする。通常のテレビ画面上に描画される画像のような非立体画像については、人間の脳が、過去の経験を使って、オブジェクトの見かけのサイズ、距離、及び形状を推定する。専用のコンピュータプログラムは、特別な状況下で、オブジェクトの距離を概算することができる。
【００１１】
立体画像は、人間の観測者が、オブジェクトの距離をより正確に判断することを可能にする。しかしながら、コンピュータプログラムが、立体画像からオブジェクトの距離を判断することは大変なことである。エラーがしばしば存在し、要求される信号処理は、専用のハードウェア及び計算を必要とする。立体画像は、せいぜい、直接的なコンピュータの使用に適した三次元画像を生み出すための間接的な方法である。
【００１２】
多くの応用例は、場面の三次元描画を直接獲得することを必要とする。しかし、実際には、光度測定値から、可視軸に沿った距離及び速度のデータを正確に抽出することは困難である。それにもかかわらず、多くの応用例は、正確な距離及び速度の追跡を必要とすし、たとえば、溶接されるべきオブジェクトの正確な距離及び速度を特定しなければならない組立ラインの溶接ロボットである。可変照明状態、及び、上述の他の欠点のため、必要な距離測定は誤りのあるものであろう。そのような応用例は、三次元画像を直接取り込むことのできるシステムから、恩恵を受けるであろう。
【００１３】
専用三次元画像作成システムは、核磁気共鳴、及び走査型レーザ断層撮影の分野に存在するが、そのようなシステムは、かなりの装置経費を必要とする。さらに、これらのシステムは、ひどく目立つものであり、かつ、例えば体内の臓器を画像作成する、というような特定の作業に専用のものである。
【００１４】
三次元画像作成を獲得し、処理するための様々な手法が、ここではカリフォルニア州サンノゼのCanesta社である、譲受人により開発された。例えば、Bamji著の’942特許のほかに、Bamji他著のUSP6,522,395号(2003)は、CMOS適合画像センサICで獲得可能な三次元情報に適した雑音低減手法を開示しており、及び、Rafii他著のUSP6,512,838号は、三次元画像システムから獲得された性能及びデータを有効にするための方法を開示する。
【００１５】
機械装置を使って三次元画像を獲得しようとする応用例が、この技術分野では既知である。例えば、走査型レーザ距離測定システムのラスタは、ミラーを使って、x軸の面及びおそらくy軸の面においてもレーザビームを偏向することにより、画像を走査する。各ミラーの偏向の角度を使用して、サンプリングされる画像画素の座標を特定する。そのようなシステムは、どの画素が現在サンプリングされているか特定するために、各ミラーの角度の正確な検出を必要とする。当然、正確に移動する機械部品を提供しなければならないということは、そのような距離測定システムに、かさ、複雑さ、及びコストを加える。さらに、これらのシステムは、各画素を順次サンプリングするので、単位時間あたりサンプリングされることのできる完全な画像フレームの数は限られる。「画素」という語は、検出器のアレイ内の一またはそれ以上の検出器から生み出される出力結果を参照することができる、ということが理解される。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
要約すると、好ましくは、CMOS製造技術を使って単一IC上に作成することのできる回路を使用し、かつ個別の構成要素を殆ど必要とすることなく、可動構成要素を全く必要とせずに、直接的な三次元画像作成を生み出すことのできるシステムでの使用のための検出装置及び方法の改善の必要性が存在する。このシステムは、任意で、非順次或いはランダムな方法で、検出器からデータを出力することができるはずである。そのようなシステムは、安価な光エミッタを用いることができるように、かなり低いピーク発光電力を必要とすべるはずであり、さらに、そのシステムは、良い感度を提供するはずである、ということが非常に好ましい。
【００１７】
本発明は、そのようなシステムを提供する。
【課題を解決するための手段】
【００１８】
(本発明の要約)
現在USP6,580,496号(2003年)(496発明)である、親出願の発明は、全く可動部品を必要とせず、かつ、光度データに依存するのではなく、飛行時間(TOF)データを使って、リアルタイムで距離及び速度データを測定するCMOS実装可能なシステムを提供した。光子光エネルギーを検知するCMOS適合画素検出器の二次元アレイ、及び関連処理回路の両方を含む単一IC上に、このシステムを作ることができるであろう。’496特許を生んだ出願の関連出願は、現在、Bamji他著(2003年)「量子効率変調を使ったCMOS適合三次元画像検出のための方法」という名称のUSP6,515,740号である。
【００１９】
概観として、出願人の’942特許では、CMOS適合IC上のマイクロプロセッサは、好ましくは、その光出力パルスが、画像作成されるオブジェクトの表面上の点によって、少なくとも一部は反射されるLED、或いはレーザ光源を絶えず作動させる。例えばcm等の良い画像解像度では、例えば、およそ10Wのピークパルスエネルギー、約15nsのパルス幅、及び約3KHZの反復周波数の、大きいが短い光エネルギーのパルスが必要と局所電荷収集に基づくされた。出願人の先行システムにおける平均エネルギーは、約1mWであったが、これに対して、所望の10Wのピーク電力は、好ましいエネルギー光源として、かなり高価なレーザダイオードの使用を本質的に要求した。検出器アレイ内の各画素検出器は、関連電子機器を持ち、光エネルギーパルスの送信から反射信号の検出までの飛行時間を測定した。その発明では、高いピーク電力の狭いエネルギーパルスの送信が、高帯域幅の画素検出器の増幅器の使用を必要とした。
【００２０】
出願人の参照の’740特許、及び実際の’496特許では、説明されるシステムが、例えばワットではなく数十mWというような、低い平均電力、及び低いピーク電力を持つ高周波成分の周期信号を送信した。解析を容易にするため、例えばcos(ωt)のような理想的な正弦波形のような光エネルギーの周期信号が仮定され、本出願でも仮定されるであろう。そのような低ピーク電力の高周波成分の周期信号を発することは、安価な光源、及びより単純でより狭い帯域幅の画素検出器の使用を可能にした。約200MHzの動作(放射エネルギー変調)周波数で、帯域幅は、約数百KHzとすることができた。実効デューティサイクルが、より高いピーク電力の狭パルス光エミッタからの出力より大きいという点で、低いピーク電力の光エミッタを使用しても、なお、良い解像度の精度が獲得可能であった。
【００２１】
’740特許、又は’496特許によるシステム、ならびに本発明では、光源から発されるエネルギーはほぼS₁=K・cos(ω・t)、と仮定することが都合よく、ここで、Kは振幅係数、ω=2πf、及び周波数fは200MHzくらいである。さらに、光エネルギーエミッタが、ターゲットのオブジェクトから距離zだけ離れている、と仮定する。1より小さい又は大きい係数を使用することができるが、数学的表現を容易にするため、K=1と仮定する。完全な正弦波形は生成するのが困難と成り得ることを認めて、「ほぼ」という語を使用する。エネルギーが距離zを横断するのに必要な飛行時間(TOF)のため、送信エネルギーと、アレイ内の光検出器によって検出されたエネルギーS₂=A・cos(ω・t+Φ)との間に、移相Φが存在するであろう。係数Aは、検出された反射信号の明るさを表し、画素検出器によって受信されたその反射信号を使って、別個に測定することができる。
【００２２】
飛行時間による移相Φは、
Φ = 2・ω・z/C = 2・(2・π・f)・z/C
であり、ここで、Cは光の速度300,000Km/secである。従って、エネルギーエミッタからの(及び、検出器アレイからの)距離zは、以下で与えられる。
z = Φ・C/2・ω = Φ・C/{2・(2・π・f)}
【００２３】
距離zは、2πC/(2・ω)=C/(2・f)を法とすることが知られている。望まれる場合には、例えばf₁,f₂,f_3…のような、光放射エネルギーの幾つかの異なる変調周波数を使用して、C/(2・f₁),C/(2・f₂),C/(2・f₃)を法とするzを特定することができる。複数の異なる変調周波数の使用は、有利なことに、エイリアシングを低減することができる。f₁,f₂,f₃が整数である場合には、エイリアシングは、LCM(f₁,f₂,f₃)と表される、f₁,f₂,f₃の最小公倍数まで低減される。f₁,f₂,f₃が整数でない場合には、それらを、a₁/D,a₂/D,a₃/Dと表現可能な分数としてモデル化することが好ましく、ここで、a_iのIは整数であり、D=(GCD)はa₁,a₂,a₃の最大公約数を表している。上記より、距離zを、LCM(a₁,a₂,a₃)/Dを法とすると特定することができる。これと同じ解析手法はまた、本発明の様々な実施形態で実施され、それは本出願で後で説明する。
【００２４】
各画素検出器によって検出される信号S₂=A・cos(ω・t+Φ)を、光エネルギーエミッタを駆動する信号S₁=cos(ω・t)と混合(又はホモダイン)させることにより、位相Φ、及び距離zを特定した。混合積S₁・S₂は、0.5・A・{cos(2・ω・t+Φ)+cos(Φ)}であり、0.5・A・cos(Φ)の時間平均値を持つであろう。望まれる場合には、検出される反射信号の振幅又は輝度Aは、各画素検出器の出力とは別個に測定することができる。
【００２５】
位相Φ及び距離zのホモダイン特定を実施するために、検出器アレイ内の各画素検出器は、低雑音増幅器を含むそれ自身の専用電子機器を有して、関連画素検出器、可変位相遅延ユニット、混合器、低域フィルタ、及び積分器によって検出された信号を増幅した。混合器は、低雑音増幅器の出力を、送信正弦波信号の可変位相遅延されたものと混合した。その混合器の出力は、低域フィルタリングされ、積分され、及びフィードバックされて、可変位相遅延ユニットの移相を制御した。平衡状態では、各積分器の出力は、関連画素検出器と距離z離れたターゲットオブジェクト上の点との間のTOF、又は距離zと関連付けられる位相ψ(ここで、ψ=Φ±π/2)である。アナログ位相情報は、すぐにデジタル化され、次に、オンチップのマイクロプロセッサは、各画素検出器から、ターゲットオブジェクト上の関連した点までのzの値を計算することができる。マイクロプロセッサは、望まれる場合には、さらに、dz/dt(及び/又は、dx/dt,dy/dt)、及び他の情報も計算することができる。
【００２６】
出願人の’740及び’496特許では、そのようなシステムにおける検出感度は、低いピーク電力の高周波成分の周期信号を使用している間でさえも、TOF、dz/dt(及び/又は、dx/dt、dy/dt、及び他の情報)を特定するために使用される位相遅延で、高められた。より具体的には、改良された混合器が説明されており、そこでは、例えばMOSトランジスタゲートの使用により、検出器アレイ内のフォトダイオードの量子効率(QE)を変調する、或いはフォトダイオードの逆バイアスを変化させることにより、混合が生じる。このような混合は、高周波感度の改善、検出信号/雑音の改善、より小さい波形率、より低い消費電力、及び製造するためのより少ないコストを含む、多くの利点を提供した。
【００２７】
’740及び’496特許において、QE変調の幾つかの実施形態又はカテゴリが説明された。例えば、これらの特許は、様々な空間的及び時間的多重手法を実装するための、可変位相遅延(「カテゴリ1」)及び(ギルバートセルのような専用電子混合器の使用に対して)QE変調、ならびに、QE変調を使った固定位相遅延との混合(「カテゴリ2」)を開示した。有利なことに、そのような方法は、フォトダイオードの逆バイアスを変えることにより、或いは、フォトゲートを持つMOS実装フォトダイオードを提供し、次にゲート電圧を変えることにより、MOS実装フォトダイオードのQEを変調することができた。単一端又は両端差分信号処理を用いることもできた。有利なことに、差分QE変調は、より高速なQE変調を可能にし、周辺光及びフォトダイオードの暗電流による同相モード効果を実質的に除去された、差分出力を提供した。開示された方法は、有利なことに、フォトダイオードのコンデンサ上に光検出器の信号電荷を蓄積することができ、QE変調が中止される時、蓄積された電荷を周期的に調べることができた。このような信号蓄積手法は、高周波の小規模な光電流を直接測定しようとする方法より好ましいものであった。
【００２８】
可変位相遅延(VPD、又はカテゴリ1)を使って、各QE変調画素フォトダイオード(又は、フォトゲートフォトダイオード)からの光電流が、高い帯域幅、高周波数応答、又は高い閉ループ利得を呈する必要のない、かなり高い入力インピーダンスの関連増幅器に、入力として結合された。その出力が積分器を駆動する低域フィルタ(LPF)へ、増幅器の出力は直接与えられる。積分器の出力は、光検出器ダイオードを駆動するQE変調信号を制御するVPDの位相を制御するように結合された。VPDはまた、光エネルギーエミッタを制御する周期信号発生器からの信号により、駆動された。DCオフセットは、画素フォトダイオード検出器からの出力信号、及びホモダイン駆動信号、と関連付けられることができた(が、その必要はない)。オフセットが全くないと仮定すると、定常状態において、LPF出力はゼロである。適当なDCオフセットを仮定すると、定常状態において、LPF出力は最小或いは最大である。位相をずらしてQE変調されたフォトダイオードから正及び負の信号を引き出す相補的手法を使って、VPD方法を、単一端、或いは好ましくは両端で実装することができる。
【００２９】
固定位相遅延(FPD、又はカテゴリ2)を使って、固定ホモダイン信号を使って、各光検出器をQE変調した。カテゴリ2では、非局所的手法で、アレイ内に、フォトダイオード検出器の様々な群又はバンクを定めることができた。例えば、フォトダイオード検出器の第一のバンクは、固定0°移相でQE変調することができ、第二のバンクは、固定90°移相でQE変調することができ、第三のバンクは、固定180°移相でQE変調することができ、及び、第四のバンクは、固定270°移相でQE変調することができた。各画素内には、4つのバンクの各一つずつに対応するフォトダイオード検出器が存在するであろう。画素内の各バンクにおける出力値を調べることにより、位相情報、及びターゲットオブジェクトの輝度情報を定めることができる。このFPD手法は、各画素と関連付けられる電子回路を簡単化し、消費電力を低減し、必要なICチップ領域を減らすことができ、及び、いわゆる切りばめを含む、時間的及び空間的多重化のための一連の手法を可能にした。
【００３０】
出願人の仮特許出願第60/393,408号では、差分電荷転送方法を使った三次元検出を開示しており、QE変調の代わりに、或いはQE変調を拡張するために、この方法を使用することができた。これらの新しい方法は、各検出器の空乏ゲートに隣接する指向ゲートのペアを含むことにより、検出誘導電子の収集をさらに改善した。ここで、検出器構造内の収集誘導電子は、空乏ゲートの下の空乏チャネルから、2つの指向ゲートのうちの一方へ導かれる。本質的に、QE変調手法が、検出電荷の量を高める一方で、その全ての電荷が、必ずしも、収集されて、検出信号に寄与するわけではない。しかし、差分電荷転送を使用することは、検出誘導電子の収集を高める。’408出願によって、差分電荷転送検出器を実装することは、従来の製造設備に挑戦できる。しかしながら、出願人は、本質的に、その製造設備にうまく仕掛けをして、検出器を形成するのに使用される特別な論理動作を実装させる製造ルールの豊富なセットを開発し、使用した。このような豊富なルールのセットのこの方法は、差分電荷転送検出器以外のICを作成することへの応用性も持つ。
【００３１】
出願人の仮特許出願第60/396,422号では、高速QE変調構造に基づく局所的な電荷収集を開示した。’408出願で説明された出願人のQE変調構造が、3つの端子を用いた一方で、’422出願は、有効収集領域を増大させると同時に、ICチップ領域をより効率的に使用するだけでなく、QE変調速度の実質的な増大もまた提供する二端子構造を開示している。この二端子構造は、初めに、水平方向に検出生成電子を収集し、次に、最終収集、及び検出信号への寄与のために、収集された電荷を垂直に運搬する。
【００３２】
出願人の仮特許出願第60/400,002号では、電気的に波長プログラム可能なCMOSカラーセンサを開示している。これらの構造は、’422出願で開示された構造と同様とすることができ、たしかに、出願人は、同じ構造を使って、最小オーバーヘッドで、TOF及び色検出の両方の機能を遂行することができる。このような検出センサは、異なる波長の入射光はCMOSセンサのシリコン基板内の異なる深さまで到達する、という事実を利用する。出願人は、センサ構造内の多結晶シリコンゲートに加えられた電位の大きさを変えて、検出構造の色検出特性を動的に変える。結果として生じる検出器は、カラーフィルタを使うことなく、大多数の色を分解することができる。画素が単色以外は取り込む、従来技術のカラーカメラセンサとは異なり、’002出願による各画素は、光の分光組成(例えば、複合色)を特定することができる。従って、所定の全画素数では、’002出願によるカメラ又はセンサの実効カラー解像度は、従来技術のカラーカメラよりも実質的に高い。さらに、カラーセンサは、人間の色知覚に関する制限なく、色を解像する。従来技術のカラーカメラ又はセンサは、色をその赤、緑、及び青の構成成分にマッピングする時、情報を失うので、黄色を反射する表面と、赤及び緑の両方を反射する表面とを区別することができない。しかし、’002発明によるカラーカメラ又は画素センサは、各画素において、光の複雑な分光組成を特定することができ、従って、黄色を示す画像と、赤及び緑の両方を示す画像とを区別することができる。
【００３３】
本発明の様々な実施形態では、オンチップ測定情報を、順番にではなく、ランダムに出力することができ、三次元画像を必要とするオブジェクト追跡、及び他の情報のためのオンチップ信号処理を、すぐに遂行することができる。システム全体は小さく、強固で、かなり少ないオフチップの別個の構成要素を必要とし、かつ、検出信号特性の改善を示す。オンチップ回路は、そのようなTOFデータを使って、場面内の一つのオブジェクト、又は全てのオブジェクト上の全ての点の距離及び速度を、同時に、容易に測定することができる。同様に、オンチップ回路はまた、検出センサ内の各画素における検出画像の分光組成を特定することができる。有利なことに、その個々の画素が分光組成を特定することができるセンサを使用して、さらに、TOF情報を特定することもできる。
【００３４】
本発明の他の特徴及び利点は、添付図面と組み合わせて、好ましい実施形態を詳細に示した以下の説明より、明らかであろう。
【図面の簡単な説明】
【００３５】
【図１】従来技術による、汎用の光度に基づく距離測定システムを示す図である。
【図２Ａ】’496発明、及び本発明で送信される、高周波成分で送信された周期信号を示しており、ここでは理想的な余弦波形である。
【図２Ｂ】’496発明、及び本発明で使用されるような、図2Aの送信信号に対して位相遅延を持つ反射波形を示している。
【図２Ｃ】’496発明、及び本発明で使用されるような、図2Bに示したのと同様であるが、DCオフセットレベルを持つ反射波形を示している。
【図２Ｄ】出願人の先行発明で放射され得るような、放射光エネルギーのパルス型周期波形を示している。
【図２Ｅ】’496発明、及び本発明による、放射光エネルギーの非パルス周期波形を示している。
【図３】本発明の好ましい実装のブロック図である。
【図４】出願人の親の実用新案登録出願、及び本発明による、関連電子機器を持つ2つの画素検出器を示すブロック図である。
【図５Ａ】’496発明による、QE変調を実装するような空乏層幅の逆バイアス電圧変調を示す、光検出器ダイオードの断面透視図である。
【図５Ｂ】’406発明による、QE変調を実装するような空乏層幅の逆バイアス電圧変調を示す、光検出器ダイオードの断面透視図である。
【図６Ａ】’496発明による、ゲート電圧を変化させることによってQE変調されることのできるフォトゲートフォトダイオードを示している。
【図６Ｂ】’496発明による、ゲート電圧を変化させることによってQE変調されることのできるフォトゲートフォトダイオードを示している。
【図６Ｃ】’496発明による、コンデンサに直列結合されたMOS型フォトダイオードと、図6Aに示すようなフォトゲートフォトダイオードとの間の近似等価を示している。
【図７Ａ】’496発明による、図5Aのフォトダイオードの例についての等価回路、及び電圧バイアス構成を示しており、かつ高電位QE変調を示している。
【図７Ｂ】’496発明による、図5Bのフォトダイオードの例についての等価回路、及び電圧バイアス構成を示しており、かつ低電位QE変調を示している。
【図７Ｃ】’496発明による、光子エネルギーで作り出された電荷を、電流を使ってどのように回復できるかを示す、光検出器構造の例の断面図である。
【図７Ｄ】’496発明による、光子エネルギーで作り出された電荷を、電流を使ってどのように回復することができるかを示す、エピタキシャル層のドーパント濃度の滑らかな、或いは不連続な変化を示す光検出器構造の例の断面図である。
【図８Ａ】’496発明による、180°位相をずらしてQE変調される、漏れ低減ゲートを持つ2つの隣接するフォトダイオードの側面断面図である。
【図８Ｂ】’496発明による、180°位相をずらしてQE変調される、漏れ低減ゲートを持つ2つの隣接するフォトダイオードの側面断面図である。
【図８Ｃ】’496発明による、一つ置きのフォトダイオードが並列に結合され、かつ、残りの並列結合されたフォトダイオードと相補的にQE変調されるフォトダイオードのアレイの上面図である。
【図９Ａ】’単一端可変位相遅延(VPD)QE変調される'496発明の実施形態における、2つの光検出器、及びそれらの関連電子機器を示すブロック図である。
【図９Ｂ】’496発明による、フォトダイオードをQE差分変調する、関連電子機器を持つ2つの光検出器、を示すVPD実施形態のブロック図である。
【図９Ｃ】’496発明による、フォトダイオードをQE差分変調する、デジタル積分器を含む関連簡易電子機器を持つ2つの光検出器、を示すVPD実施形態のブロック図である。
【図１０】’496発明による、フォトダイオードの選択可能FPD QE変調を使用する、関連電子機器を持つ2つの別個の画素検出器、を示すブロック図である。
【図１１Ａ】’496発明による、消費電力を減らすために、図10の構成における、同調インダクタのフォトダイオードを伴う使用を示している。
【図１１Ｂ】’496発明による、消費電力を減らすための、図10の構成における、同調インダクタのフォトダイオードを伴う使用を示している。
【図１２Ａ】’496発明による、4つの隣接する光検出器を示す、0°-90°-180°-270°の空間多重QE変調の実施形態の平面図である。
【図１２Ｂ】’496発明による、図12Aの空間多重QE変調の実施形態における、異なる画素間の光検出器の共有を示している。
【図１２Ｃ】’496発明による、3つの光検出器を示す、0°-120°-240°の空間分割多重QE変調実施形態を示している。
【図１３Ａ】’496発明による、光検出器出力の差分及び単一端信号処理を示している。
【図１３Ｂ】’496発明による、光検出器出力の差分及び単一端信号処理を示している。
【図１４Ａ】’496発明による、不均一照明の影響、及び光検出器への雑音影響を1/fだけ減らすような回路構成を示している。
【図１４Ｂ】’496発明による、不均一照明の影響、及び光検出器への雑音影響を1/fだけ減らすような回路構成を示している。
【図１５−１】’496発明による、CMOS差分QE画素構造の側面図である。
【図１５−２】’496出願による、図15Aの構造と関連付けられるクロック信号である。
【図１６−１】’408発明による、本発明のCMOS差分電荷転送画素構造の実施形態の側面図である。
【図１６−２】本発明による、図16Aの構造と関連付けられるクロック信号である。
【図１６−３】本発明による、図16Aの構造における、初めにDG電位がゼロになった後の電荷転送の間の表面電位、及び検出生成電子の移動を示している。
【図１７−１】’408出願による、本発明のCMOS差分電荷画素構造の実施形態の更なる実施形態の側面図である。
【図１７−２】本発明による、図17Aの構造と関連付けられるクロック信号である。
【図１７−３】本発明による、図17Aの構造における、電荷転送の間の表面電位、及び検出生成電子の移動を示している。
【図１８Ａ】従来技術による、図16Aに示すような画像作成センサの検出器構造を作り出そうとする試みにおいて、汎用CMOS製造設備で使用され得るマスクレイアウトの例の平面図である。
【図１８Ｂ】本発明による、図16Aに示すような理想的な電荷転送構造の断面図である。
【図１８Ｃ】本発明による、図18Bに示す理想的な構造を作り出すために使用される、追加の空乏層を持つマスクレイアウトの例の平面図である。
【図１９Ａ】本発明による、’422出願の実施形態による差分多重フィンガ検出器センサの平面図である。
【図１９Ｂ】本発明による、オンゲートの下にある空乏領域の横方向の拡張を示す、図19Aの構造の一部の断面図である。
【図１９Ｃ】本発明による、相補的なゲートクロック信号の空乏領域の分布、及び検出生成電子の蓄積への影響を示す、図19Aの構造の多重ゲート部分の断面図である。
【図１９Ｄ】本発明による、相補的なゲートクロック信号の空乏領域の分布、及び検出生成電子の蓄積への影響を示す、図19Aの構造の多重ゲート部分の断面図である。
【図１９Ｅ】本発明による、図19Aの構造における、蓄積された電子の、ゲートの下のソースへ向かうY方向の移動を示している。
【図１９Ｆ】本発明による、異なる時間における、図19Aの構造のゲート下の電気的に静的な電位を示している。
【図１９Ｇ】本発明による、シリコン-ゲート酸化物インターフェースにおける表面電位 対 図19Aに示すようなセンサ構造におけるX方向に沿った位置 のプロットである。
【図１９Ｈ】本発明による、図19Aに示すセンサ構造における細長いゲートの両端の相補的な駆動を示している。
【図１９Ｉ】本発明による、図19Aに示すようなセンサ構造の細長いゲートにおける電荷掃引の好ましい方式を示している。
【図１９Ｊ】本発明による、図19Aに示すようなセンサ構造における、同相モード性能が高められた好ましい三重井戸構造を示している。
【図２０Ａ】従来技術による、シリコン内の光についての 吸収係数 対 波長 を示している。
【図２０Ｂ】従来技術による、シリコン内の400nmの波長の光における、生成の断面図を示している。
【図２０Ｃ】従来技術による、シリコン内の650nmの波長の光における、生成断面図を示している。
【図２０Ｄ】従来技術による、半導体センサにおける、静的な深度の電荷収集を示している。
【図２０Ｅ】従来技術による、半導体センサにおけるゲートバイアス電位の関数として、フォトゲートの空乏の深さを示している。
【図２１Ａ】本発明による、可変の深さの空乏領域、及び可変波長検出特性を持つ’002出願の実施形態を示す、センサ検出器構造の断面図である。
【図２１Ｂ】本発明による、可変の深さの空乏領域、及び可変波長検出特性を持つ’002出願の実施形態を示す、センサ検出器構造の断面図である。
【図２１Ｃ】本発明による、可変の深さの空乏領域、及び可変波長検出特性を持つ’002出願の代替の実施形態を示す、センサ検出器構造の断面図である。
【図２１Ｄ】本発明による、図21A-21Cに示す実施形態を含む’002出願の実施形態で役立つ、異なるゲートバイアス電圧における QA/QB比 対 波長 の曲線の例である。
【図２２Ａ】本発明を実施することのできる、赤及び青の相補的に変調された信号を示している。
【図２２Ｂ】本発明による、光源の光度は一定であるが、光源の色調又は彩度が変調されるシステムにおける、QA/QB比 対 波長 の曲線の例である。
【発明を実施するための形態】
【００３６】
(好ましい実施形態の詳細な説明)
3つの参照される仮特許出願で示す発明を説明する前に、USP6,580,496号、以後「’496発明」、又はUSP6,515,740号の発明を初めに説明することが役立つであろう。’496及び’740特許は同じ仕様を持つので、どちらの発明の参照も、本出願では、’496発明の参照であると表す。
【００３７】
有利なことに、その発明は、高周波数成分で周期的である光エネルギーを送信及び検出し、送信波形と検出波形との間の移相に依存して、飛行時間(TOF)、従ってz距離データを認識した。パルス型周期波形を使用することもできたが、正弦波形は、かなり容易に数学的に解析されるので、正弦波形の放射及び検出に関して、’496発明を説明する。しかしながら、不完全正弦波形を含む、高周波成分を持つ周期パルス波形は、可変係数及び周波数の倍数の完全正弦波形の集まりとして、数学的に表現可能であることを、理解すべきである。有利なことに、そのような波形の送信及び検出は、かなり安価な低ピーク電力の光エミッタの使用、及び、かなりより低い帯域幅の増幅器の使用を可能にすることができる。これは、非常高いピーク電力の光エミッタによって、狭パルス幅の低デューティサイクルのパルス列が放射される、出願人の参考の米国特許第6,323,942号(2001)とは対照的なものである。
【００３８】
図2Aは、’496発明で放射されるような、理想的な周期光エネルギー信号の高周波成分の例を示しており、ここで、信号はcos(ωt)で表される。示される波形の周期Tは、T=2・π/ωである。その信号は、如何なる大きさのオフセットも存在しないという点で、あたかもAC結合されているかのように示されている。以下に説明するように、送信信号の動作周波数は、数百MHzの範囲内であることが好ましく、平均及びピーク送信電力は、例えば約50mWくらい以下の、あまり大きくないものとすることができる。
【００３９】
送信エネルギーの一部は、ターゲットオブジェクトに到達し、少なくとも一部は、’496特許の発明品に向かって反射し返されて、検出される。図2Bは、A・cos(ωt+Φ)で表される、送信波形の反射されたものを示しており、ここで、Aは減衰係数、Φは、’496発明品からターゲットオブジェクトまでの距離を横断する際のエネルギーの飛行時間(TOF)から生じる移相である。TOFの情報は、例えばターゲット20のようなオブジェクトターゲット上の点から、’496発明によるシステム内の検出器のアレイの中の受信側画素検出器までの距離zの情報と等価である。
【００４０】
’496特許では、DCオフセットが存在するということを除いて、図2Cは、図2Bで示したものと同様である。図2Bに示す波形は、1+A・cos(ωt+Φ)と表現することができる。本出願において後で説明するように、フォトダイオードにバイアスをかけるために、幾つかの実施形態では、DCオフセットが望ましいが、実際には、根本的な数学的計算には影響を及ぼさない。さらに、図2Cにおける波形の周期Tは、図2A及び2Bと同様に、T=2・π/ωであることも理解される。
【００４１】
図2D及び2Eは、本出願で使用されるような、デューティサイクルの概念を理解するのに役立つ。図2Dに示すようなパルス型周期信号では、デューティサイクルdを、時間の比T_H/Tと定めることができ、ここで、T_Hは、信号が所定のスレッショルドV_Hより高い時間であり、Tは信号周期である。スレッショルドレベルV_Hは、普通、最大信号レベルと最小信号レベルの平均である。例えば図1で示すように、’496発明の状況内では、T_Hがフォトダイオード検出器240-xが変調される間の時間を表すことを除いて、上記の定義は類似しており、ここで、Tは変調の反復周期である。’496発明の状況内では、もし、平均電力を一定に保つように、光エネルギーエミッタ220のピーク電力放射が適度に調整されるならば、比T_H/Tは減少するであろう。示すように、エミッタ220によって放射される光エネルギーは周期的である一方で、それは、方形波又は方形波のようなものである必要はない。図2Eで示すような波形が放射され、検出されることもできるであろう。しかしながら、デューティサイクルの上記定義はまた、図2Eに示すような波形にも適用可能であることが、理解される。
【００４２】
送信周期光エネルギー信号の反復周波数を特定することは、送信波形及びデューティサイクル、z距離を分解する際の望まれる粒度、及び光エネルギーエミッタのためのピーク電力要求の考慮、を含む折り合いを含んでいる。例えば、検出された移相情報の8ビットアナログ-デジタル変換を仮定すると、その高周波数成分が、例えば200MHzのような数百Mhzである送信周期信号は、ほぼcmくらいのz距離分解能に合うものである。実際には、連続した正弦型の波形を仮定すると、光エネルギーエミッタから要求されるピーク電力は、約10mWである。もちろん、送信波形のデューティサイクルがたとえば1%まで減少した場合には、光エネルギーエミッタのピーク電力は、約500mW等まで増大しなければならないであろう。低ピーク電力の光エミッタを使用することができる能力は、’496発明と、出願人の上記で参照される米国特許第6,323,942 B1号(2001)とを区別する要素の一つであることがわかるであろう。
【００４３】
ここで、’496発明における移相情報の処理及び使用を、図3を参照して説明するが、この図3は、単一IC210上に製造されるのが好ましい三次元画像作成システムである、’496発明品200を示すブロック図である。システム200は、可動部品を全く必要とせず、かつ、かなり少ないオフチップ構成要素しか必要としない。図3は、出願人の参照される係属中の実用新案登録出願から得られたものであるが、それを使用して、’496発明を説明することができるが、とはいえ、図3における様々な要素の回路詳細は異なるであろう。概観として、’496発明の様々な実施形態において、アレイ230内の各光検出器240-xが、QE変調を実施する関連電子機器250-xを持つことが好ましい。可変位相遅延手法、又は固定位相遅延手法のいずれかを使って、’496発明は、z=Φ・C/2・ω=Φ・C/{2・(2・π・f)} により、距離zを特定する。
【００４４】
システム200は、例えば低ピーク電力レーザダイオード、又は低ピーク電力LEDのような、数百MHzの反復周波数、及びデューティサイクルが本出願で定められる時、好ましい実施形態では100%に近いデューティサイクルで駆動された時、50mWくらいのピーク電力で周期信号を出力することのできる光エミッタを含む。現在のところ、有用な光エミッタはAlGaAsのような材料から作られており、そのバンドギャップエネルギーはシリコンのバンドギャップエネルギーとは全く異なり、それにより、CMOS IC 210が作成されることが好ましい。従って、図3が、光エミッタ220をチップ210外であるように示す一方で、エミッタ220を取り巻く架空線は、かわりに、CMOS適合材料から成る光エミッタ220をIC 210上に作成することができることを表している。
【００４５】
光源220は、大体800nmの波長を持つエネルギーを放射する低ピーク電力LED、又はレーザであることが好ましいが、とはいえ、そのかわりに、他の波長を使用することもできるであろう。800nm以下の波長で、放射光は見え始めるようになり、レーザの製造がより困難になる。900nm以上で、CMOS/シリコンフォトダイオードの効率は急速に落ち、少なくとも、1100nmは、IC 210のようなシリコン基板上に作成されるデバイスにおける上のほうの波長である。特定の波長を持つ放射光を使用することにより、及び、異なる波長の入射光をフィルタリングして取り除くことにより、システム200は、周辺光を用いて、或いは周辺光なしで作動することができる。システム200の暗い中でも機能できる能力は、特定のセキュリティ、及び軍事型画像作成応用例で、有利とすることができる。各画素検出器240xが、視界内のたった一つの特定の点(例えば、オブジェクト表面の点)から光を受け取るように、チップ外に取り付けられたレンズ290は、フィルタリングされた入射光エネルギーの焦点を、センサアレイ230に合わせることが好ましい。光波伝播の特性は、普通のレンズ290を使って、光の焦点をセンサアレイに合わせることを、可能にする。エミッタ220から送信された光学光エネルギーの焦点を合わせるために、レンズ(290’)を必要とする場合に、ミラー型配置を使用する場合には、290,290’に単レンズを使用することができるであろう。典型的なLED又はレーザダイオードエミッタ220は、大体100pFの並列容量を持つ。従って、エミッタ220を駆動する際に、小さいインダクタンス(おそらく数nH)をこのキャパシタンスと並列に置くことが有利であり、そこでは、結合されたインダクタンス-キャパシタンスは、典型的には数百MHzのエミッタの周期周波数で共振するであろう。そのかわりに、インダクタンス(また、数nH)を、エミッタ、及びその寄生キャパシタンスに直列結合することもできる。望まれる場合には、エミッタへの結合線を使って、このようなインダクタンスを引き出すこともできる。
【００４６】
CMOS互換IC 210は、その上に、発振器225のドライバ、(おそらく100×100(又はそれ以上)の画素検出器240、及び100×100(又はそれ以上)の関連電子処理回路250を備える)アレイ230、マイクロプロセッサ又はマイクロコントローラユニット260、(ランダムアクセスメモリすなわちRAM、及び読み出し専用メモリすなわちROMを含むことが好ましい)メモリ270、及び、例えば、アレイ230内の様々な画素検出器によって検出された位相情報Φのおそらく8ビットA/D変換を提供するアナログ/デジタル(A/D)変換ユニットを含む様々な演算及び入/出力(I/O)回路280、が製造されることが好ましいであろう。実装に依って、単一オンチップA/Dコンバータの機能を提供することができる、或いは、各電子処理回路250の一部として、専用A/Dコンバータを提供することができるであろう。I/O回路280はまた、信号を提供して、エネルギーエミッタ220を駆動する発振器225の周波数を制御できることが好ましい。
【００４７】
図3に示すデータ出力線は、アレイ230内の様々な画素検出器240からの移相情報を使って、’496発明品によって計算される幾らかの、或いは全ての情報を表している。マイクロプロセッサ260は、RAM270内に格納された連続フレームを調べて、視界の場面内のオブジェクトを識別できることが好ましい。次に、マイクロプロセッサ260は、z距離を計算でき、オブジェクトの速度dz/dt、dx/dt、dy/dtを計算できる。さらに、例えば、システム200を使って、仮想入力デバイスとのユーザインターフェースを検出する応用例の場合にはユーザの指のような、所望の画像形状を認識するように、マイクロプロセッサ260、及び関連するオンチップ回路をプログラムすることができる。そのような応用例では、マイクロプロセッサ260によって提供されるデータを、キーストローク情報まで減らすことができるであろう。(図3において、データ で表される)このデータのうちの幾らか、或いは全てを、例えばユニバーサルシリアルバスによって、更なる処理のために、ICから外部コンピュータへ移出することができる。マイクロプロセッサ260が、充分な計算能力を持つ場合には、更なるオンチップ処理がまた生じ得る。望まれる場合には、CMOS適合検出器240のアレイからの出力に、ランダムな手法でアクセスすることができ、これは、TOFデータを如何なる順にも出力することを可能にする、ということにもまた注意せよ。
【００４８】
他の機能の中では、インターフェース回路280によって作動するマイクロプロセッサ260は、ドライバ225を、例えばf₁=200MHzというような所望の周波数において、所望のデユーティサイクルで周期的に発振させる。発振器ドライバ225からの信号に応じて、レーザダイオード又はLED220は、例えばf₁=200MHzのような所望の周波数、及びデューティサイクルで、光エネルギーを放射する。また、数学的表現を容易にするために、正弦又は余弦波形を仮定する限りは、例えば、おそらく方形波のような、同様なデューティサイクル、反復周波数、及びピーク電力を持つ周期波形を使用することができる。示したように、有利なことに、’496発明において、平均及びピーク電力は、例えば10mWのように全くあまり大きくない。結果として、米国特許第6,323,942 B1号(2001)で説明される、出願人の先行発明における高いピーク電力のレーザダイオードのための何ドルものコストと比べて、LED光エミッタ220のコストはおそらく30¢である。
【００４９】
その周期的な高周波数成分が、理想的には S₁=cos(ωt)で表される光エネルギーは、光学レンズ290’により、幾らかの距離zだけ離れたターゲットオブジェクト20に焦点を合わせられる。ターゲット20に当たった光エネルギーのうちの少なくとも幾らかは、システム200に向かって反射し戻され、アレイ230内の一又はそれ以上の画素検出器240によって検出されるであろう。システム200、より詳細にはアレイ230内の所定の画素検出器240と、オブジェクト20上のターゲットの点とを隔てる距離zのため、検出される光エネルギーは、位相について、飛行時間、或いは離隔距離zに比例する幾らかの量Φだけ遅延されるであろう。異なる画素検出器240によって検出される入力光エネルギーは、異なる飛行時間、或いは距離zを含むので、異なる位相Φを持つであろう。図3を含む様々な図面において、入射光エネルギーは、例えば、実際にはDC成分を含む反射信号のAC成分のような、S₂=A・cos(ωt+Φ)と表される。しかしながら、DC成分はあまり重要ではなく、図面には示されない。
【００５０】
説明するように、マイクロプロセッサ260、及びそのマイクロプロセッサによって実行される、メモリ270内に格納されたソフトウェアと協同して、相対位相遅延を調べて特定することは、アレイ230内の各画素検出器240と関連付けられる電子機器250の機能である。システム200が、おそらく仮想キーボードのようなデータ入力機構を映像化する応用例では、例えば仮想キーボードのような仮想デバイス上の幾つかの仮想キー又は領域のうちのどれがユーザの指又はスタイラスによって触れられたか、を特定するのに充分な検出データを、マイクロプロセッサ260が処理するであろう。従って、システム200からのデータ出力は、距離z、オブジェクト20の速度dz/dt(及び/又はdx/dt、dy/dt)、及び、例えばユーザの手又はスタイラスによって触れられた仮想キーの識別情報のようなオブジェクト識別情報を無制限に含む、様々な情報を含むことができる。
【００５１】
IC210はまた、マイクロプロセッサ又はマイクロコントローラユニット260、(ランダムアクセスメモリすなわちRAM、及び読み出し専用メモリすなわちROMを含むことが好ましい)メモリ270、及び様々な演算及び入/出力(I/O)回路280、を含むことが好ましい。例えば、I/O回路280からの出力は、エネルギーエミッタ220を駆動する発振器225の周波数を制御することができる。他の機能の中では、コントローラユニット260が、オブジェクトまでのz距離、及びオブジェクト速度(dz/dt, dy/dt, dx/dt)の計算を実行することができる。図3に示すデータ出力線は、様々な画素検出器240からの移相情報を使って’496発明品によって計算される、そのような情報のうちの幾らか又は全てを表している。
【００５２】
画素感知検出器の二次元アレイ230は、標準の商用のシリコン技術を使って製造されることが好ましい。有利なことに、これは、様々な画素検出器240及びその関連回路250、並びに回路225,260,270,280、また好ましくはエネルギーエミッタ220、を含む単一IC210を製造することを可能にする。当然、そのような回路及び構成要素を、画素検出器のアレイを持つ同じIC上に作ることができる能力は、より短い信号経路のため、処理及び遅延時間を短縮することができる。図3において、システム200が、集束レンズ290及び/又は290’を含み得る一方で、これらのレンズは、ICチップ210外に製造されることが理解される。
【００５３】
各画素検出器240は、電流源、理想ダイオード、並列インピーダンス、及びノイズ電流源の並列結合と等価であり、それに当たる入力光子光エネルギーの量に比例した電流を出力するであろう。CMOS製造を使用して、CMOS画素ダイオード、又はフォトゲート検出器デバイスのアレイを実装することが好ましい。例示のフォトダイオード製造手法は、拡散-井戸、拡散-基板、井戸-基板接合、及びフォトゲート構造を含む。井戸-基板フォトダイオードは、赤外(IR)光により敏感であり、より少ないキャパシタンスを示し、従って、拡散-基板フォトダイオードより好まれる。
【００５４】
前述のように、図4は、出願人の共係属中の実用新案登録出願で説明された実施形態を表している。図4は、IC210及びアレイ230の一部を表しており、画素検出器240-1から240-xまで、及び各ダイオードの関連例示電子機器250’-1から250’-xまでを示している。図4を含む様々な図面において、図示を容易にするため、レンズ290’は示されない。図4は、’496発明と直接関連があるわけではないが、’496発明によって提供される利点についてのより良い理解及び認識を提供するために含まれる。以下に続く説明において、図9A-9Cは、カテゴリ1のVPD QE変調手法に向けられており、図10A-10Cは、カテゴリ2の固定位相変調手法に向けられ、残りの図面は、これらの様々な手法の側面を示している。
【００５５】
図4では、図示を容易にするため、2つの画素ダイオード240、及び2つの関連電子回路250’のみを示しているが、しかしながら、実際のアレイは、数百又は数千或いはそれ以上のそのような画素検出器、及び関連電子回路を含むであろう。前述のように、望まれる場合には、ICチップ210上に総括的なA/D機能を実装するのとは対照的に、各電子回路250’-1〜250’-xの一部として、専用A/Dコンバータを提供することができるであろう。
【００５６】
ここで、画素検出器240-1による入力光エネルギーの検出を考える。低電力のLED又はレーザダイオード等220が、理想化された高周波成分S₁=cos(ω・t)を持つ光放射を発すると仮定すると、(距離zだけ離れた)ターゲット20の表面上の点から反射されたそのような放射のうちのほんの一部分は、S₂=A・cos(ω・t+Φ)で与えられる。この入力放射の受信時、画素検出器240-1は、低雑音増幅器300によって増幅される信号を出力する。例示の増幅器300は、おそらく12dBの閉ループ利得を持つであろう。
【００５７】
前述のように、光源220からの周期的な放射は、数百MHzの高周波成分を持つ正弦波、或いは正弦波のようなものであることが好ましい。この高い光変調周波数にも関わらず、それは、増幅器300が、おそらく100KHzくらいの帯域幅を持つのに十分であり、対象の全ての周波数がこの変調周波数に近いので、おそらく数十KHz程度の低い帯域幅を持つ。IC210上で、数百又は数千の低雑音のかなり低い帯域幅の増幅器300を提供することは、出願人の親発明のような、狭いパルスを通過させることのできる高い帯域幅増幅器を提供するよりも、容易かつ経済的な企てであることがわかるであろう。従って、図4では、アレイ230は、かなり小さい帯域幅増幅器300で機能することができ、ここで、各増幅器の出力は、関連混合器310の第一の入力に直接結合され、その第二の入力は、第一の入力に存在する信号と同じくらいの周波数の信号である。各増幅器300、及びその関連混合器310が、単一のユニットとして実装される場合には、それは、そのユニット全体が、約数十KHzの帯域幅、及びまた約数十KHzの高周波数応答を持つのに充分とすることができるであろう。
【００５８】
図4に示すように、検出信号を送信信号と比較した時、TOF、及び距離zと関連した移相Φが存在するであろう。各回路250’-xは、関連低雑音増幅器300の出力を、混合器310の第一の入力に結合する。図4が説明的する出願人の先行発明では、混合器310を、ギルバートセル、デジタル乗算器等として実装することができるであろう。
【００５９】
本質的に、各混合器310は、関連画素検出器240からの増幅された検出出力信号S₂を、発生器225の信号S₁とホモダインさせるであろう。放射された光エネルギーが、正弦波又は余弦波で表される理想化された高周波数成分を持つと仮定すると、混合器の出力の積S₁・S₂は、0.5・A・{cos(2・ω・t+Φ)+cos(Φ)}であり、0.5・A・cos(Φ)の平均値を持つであろう。望まれる場合には、検出された反射信号の振幅或いは輝度Aを、各画素検出器の出力とは別個に測定することができる。実際には、A・cos(Φ)の8ビットアナログ-デジタル分解は、z測定値における約1cmの分解能という結果になるであろう。
【００６０】
各混合器310は、第二の入力が、可変位相遅延(VPD)ユニット320の出力に結合されるであろう。VPDユニット320は、例えば、その動作電源電圧を変化させて、各インバータが信号を通過させる能力を加速或いは減速させるインバータの直列結合の列を使うというような、多くの方法で実装することができる。各VPDユニット320への第一の入力は、信号発生器225から引き出され、それは、S₁=cos(ωt)で、信号係数を与える又は取るであろう。VPD320は、発生器225から引き出されるcos(ωt)信号に、可変時間遅延Ψを加えると仮定する。次に、混合器310は、増幅器300によって出力された増幅されたcos(ωt+Φ)の信号を、VPD320によって出力されたcos(ω・t+Ψ)のと混合する。ここで、混合器310は、0.5・A・{cos(Φ-Ψ)+cos(2・ω・t+Φ+Ψ)}を含む信号を出力する。混合器310の出力は、100KHzくらい〜数KHzくらいの帯域幅を持つことが好ましい低域フィルタ340の入力に結合され、それにより、フィルタ340からの出力は、0.5・A・cos(Φ-Ψ)に比例する低周波信号であろう。ここで、この低周波信号は、積分器330に入力され、その出力は、画素検出器240-xにおいてΦ_xであろう。
【００６１】
VPD320は、位相差(Φ-Ψ)を持つが、各々が、光エミッタ220から放射される信号と同じ周波数を持つ２つの信号によって駆動される。移相Ψ=Φ±90°である場合には、積分器330の出力の極性が変わる、ということに注意せよ。図4に示す構成では、各画素検出器240-xによって検出される反射信号と関連付けられる移相Ψ_x=Φ_x±90°は、その画素検出器の積分器330-xから入手できる。
【００６２】
飛行時間による移相Φは、Φ=２・ω・z/C=2・(2・π・f)・z/C で与えられるであろう。ここで、Cは、光の速度300,000km/秒である。従って、エネルギーエミッタ220から、アレイ230内の画素検出器240-xまでの距離zは、z=Φ・C/2・ω=Φ・C/{2・(2・π・f)} で与えられる。
【００６３】
距離zは、2πC/(2・ω)=C/(2・f)を法とすることが知られている。f₁,f₂,f_3…,のような幾つかの異なる変調周波数を使用することは、C/(2・f₁),C/(2・f₂),C/(2・f₃)等を法とする距離zを特定することを可能にし、さらに、エイリアシングを回避する、或いは少なくとも減らす。例えば、マイクロプロセッサ260は、発生器225に、例えばf₁,f₂,f₃等のような、選択された周波数の正弦駆動信号を出力するように命令することができる。例えばI=整数のように、f₁,f₂,f₃が整数である場合には、エイリアシングは、LCM(f₁,f₂,f₃)と表される、f₁,f₂,f₃の最小公倍数まで低減される。f₁,f₂,f₃が整数でない場合には、それらは、a₁/D,a₂/D,a₃/Dと表現可能な分数としてモデル化されることが好ましく、a_iは整数Iを表し、かつD=GCD(a₁,a₂,a₃)であり、ここで、GCDは最大公約数を表している。次に、距離zを、LCM(a₁,a₂,a₃)/Dを法とする、と特定することができる。
【００６４】
各混合器310への2つの入力信号が、例えば回路実装に依って、Ψ_x=Φ_x+90°或いはΨ_x=Φ_x-90°のう選択された一方であるように、互いに対して90°位相がずれているとき、図4の閉ループ帰還回路構成は安定点に達する。厳密に90°位相のずれた安定状態において、各低域フィルタ340からの出力信号は、理論上はゼロである。例えば、万が一、低域フィルタ340の信号からの出力信号が増加に向かう場合には、関連積分器330からの出力信号が、更なる移相を加えて、低域フィルタの出力をゼロの状態に押し戻すであろう。
【００６５】
帰還システムが安定状態にある時、アレイ230内の画素検出器の電子機器250’-xは、様々な位相角Ψ₁,Ψ₂,Ψ₃,_…Ψ_Nを提供し、ここで、Ψ_x=Φ_x±90°である。位相角は、例えば、電子機器280と関連付けられるアナログ/デジタル変換器機能を使って、アナログ形式からデジタル形式へ変換されることが好ましい。望まれる場合には、電子機器250’-xが、全ての画素において一定の位相値を持つ信号を混合することもできるであろう。有利なことに、次に、マイクロプロセッサ260は、例えばメモリ270に格納された、或いは格納可能であるようなソフトウェアを実行して、上記の数学的関係を使って、z距離(及び/又は他の情報)を計算することができる。望まれる場合には、マイクロプロセッサ260はまた、発生器225に、例えばf₁,f₂,f_3…のような別個の周波数を出力して、エイリアシングエラーを減らす、或いは更には取り除くことにより、システム性能を改善するように命令することもできる。
【００６６】
さらに図4を参照すると、様々な実装を使って、位相角Ψ＝Φ±90°を生成することができる。所定の応用例は、30フレーム/秒のフレーム速度での画像の獲得を必要とする、と仮定する。そのような応用例では、約30msのサンプリング時間を持つA/D変換の間、位相角Ψをサンプリングすることで充分である。このサンプリングレートは、図4に示すような電子機器250’-x内に存在するのとは異なる、かなり低い帯域幅に相応する。実際には、システム200は、約1cmのz距離分解能を提供することができ、実用的な応用例では、z範囲は、おそらく100m或いはそれ以下の範囲内であろう。
【００６７】
z距離は、位相遅延Ψから得られたTOF情報から特定されるが、ターゲットオブジェクト20から反射される信号の相対輝度もまた、有用な情報を提供することができることにも、注意する。反射信号についての振幅係数「A」は、相対輝度の目安である。図4の帰還構成が、低域フィルタ340からの最小出力信号を実現しようと努める一方で、そのかわりに、僅かな変更で、低域フィルタの最大出力信号を使用することもでき、そのとき、その出力信号は、輝度係数Aを表しているであろう。VPD320からの出力と90°位相のずれた信号を使って、このような構成を実装して、低雑音増幅器300の出力の更なるコピーを変調することができるであろう。このように変調された信号の平均振幅は、入力検出反射信号における係数Aに比例するであろう。
【００６８】
出願人の先行発明を説明し終えたので、ここで、’496発明の様々な実施形態を、主に図9A-9C(カテゴリ1)及び図10(カテゴリ2)を参照して説明する。’496発明では、(図4において本出願で説明した先行発明で使用されたような)専用電子混合器を避け、そのかわりに、量子効率(QE)変調手法を使用する。有利なことに、これらのQE変調手法は、検出信号の電荷を蓄積することができ、高周波数で小規模の検出光電流生成信号を直接測定しようと試みる方法よりも好ましい。
【００６９】
’496発明によるQE変調回路のトポロジーを分類する前に、ここで、フォトダイオード及びフォトゲートを使ったQE変調を説明する。従って、MOSダイオードの挙動、及び、バイアス電位及び/又はフォトゲート電位によって、MOSダイオードの量子効率をどのように変化させることができるか、の簡単な説明をここで与える。図5A及び5Bは、IC210及びアレイ230の一部を示しており、かつ、ここではpドープ基板410上に作られているように示された単一フォトダイオード検出器240の一部を示している。フォトダイオード240は、深さWを有する空乏層420を持つように示され、空乏層420の上には、軽くドープされたn領域430、及びより重くドープされたn領域440が見受けられる(空乏層、及び空乏領域という語は、本出願では互いに交換して使用することができる)。n+ドープ領域440は、フォトダイオードの陽極として働き、それへの接続は450として示される。基板420の上部領域に形成されたp+ドープ領域460は、フォトダイオードの陰極として働き、それへの接続は470として示される。空乏幅Wを持つ空乏領域480は、領域430とp基板領域410との間に存在する。(ここで説明したドーピング極性は反転させることができ、かつ、その構造は、説明したp基板材料上ではなく、n基板材料上に作ることができる、ということが理解される)
【００７０】
空乏領域480の幅Wは、フォトダイオードの陽極450と陰極470との間に結合された逆バイアス電圧の変化に伴い、変化する、或いは変調するであろう。このバイアス電位は、図5AにおいてVr1と表され、図5BにおいてVr2と表される。図5A及び5Bでは、Vr2>Vr1であり、空乏領域の幅Wが増大するという結果になる。
【００７１】
例えばターゲットオブジェクト20から反射されたエネルギー、のような入射光エネルギーを表す光子は、おそらく、例えば図面の中でも特に図3参照の、アレイ230内のフォトダイオード240-xに当たるであろう。光子は、これらのフォトダイオードの空乏領域内に、及びまた、準中性領域内に、電子-正孔のペアを生成することができる。これらの電子-正孔のペアは、再結合する前に、かなり長い存続期間を有する。有利なことに、空乏領域内に電子-正孔ペアを生成する光子は、基板の準中性領域内に電子-正孔ペアを生成する光子よりも、光子当たりのずっと高い光電流寄与を持つ。これは、空乏領域内に生成された電子-正孔ペアは、電界によって素早く掃引され、その結果として生じる光電流に強く寄与するからである。これとは対照的に、準中性領域内に生成された電子-正孔ペアは、しばらくの間、そこに残り、実質的に光電流に寄与することなく、より大きい再結合の可能性を経験する。空乏領域の幅Wを増大させることは、電子-正孔ペアを作成し、素早く一掃して光電流に寄与させることができるより大きい領域を提供し、従って、フォトダイオードの量子効率を高める、ということがわかる。
【００７２】
当業者は、空乏幅Wを以下のように表現することができることを認識するであろう。
W = [2ε・(Ψ₀+V_R-V_B)]^0.5{[qN_A・(1+N_A/N_D)]^-0.5+[qN_D・(1+N_D/N_A)]^-0.5}
ここで、(V_R-V_B)はフォトダイオード240の逆バイアス、N_A及びN_dは、ダイオードのn及びp領域におけるそれぞれのドーピング濃度であり、かつ Ψ₀=V_Tln(N_AN_D/n_i²) であり、ここで、V_T=kT/q=26mV、かつn_i=1.5・10¹⁰cm^-3である。
【００７３】
本発明による量子効率(QE)変調は、フォトダイオードの陽極領域と陰極領域との間に結合された逆バイアスを変化させることにより、フォトダイオードの空乏幅Wを変調することができるということが、上式からわかる。これは、ひいては、フォトダイオードの量子効率(QE)を変えることを可能にし、検出感度の改善という結果となりうる。表1は、固定レベルの照明にさらされた別個のPINフォトダイオードについてのデータの例を示しており、測定されたフォトダイオード電流を、フォトダイオードに結合された逆バイアス電圧の関数として示している。もちろん、CMOS実装フォトダイオードについてのデータは、表1に示したものとは異なるであろう。
（表１）
【表１】

表1において、例示のPINフォトダイオードの場合、逆バイアスが0.5VDCと2VDCとの間で変化する時、フォトダイオード電流(例えば、光電流)の大きさは4倍変化する、ということに注意する。
【００７４】
フォトダイオードの逆バイアスを変調することは、QEを変化させて、アレイ内のフォトダイオードの検出感度を改善することができる仕組みである。しかしながら、QE変調検出器のさらにもっと効率的な実装は、フォトゲート構造を使用する。このような実施形態では、フォトゲート構造のゲートに結合された電位を変化させることによって、そのQEを変調するフォトゲートMOSフォトダイオードとして、フォトダイオードを実装することが好ましい。
【００７５】
ここで、図6A及び6Bを参照して、基板410がp-型材料であり、それぞれS及びDであるMOS型のソース及びドレイン領域がn-ドープ材料で形成されると仮定するが、とはいえ、前述のように、もちろん、ドーピング極性の型は反転させることもできるであろう。図6Aに示すように、ソースS、及びドレインDは一つに接続される、ということもまた仮定する。ゲートGに結合された電圧S1(t)がハイである時、デバイス240-xは、空乏され、次に反転し、再びnチャネルデバイスを仮定する。この構成において、ゲートG、及び下にある薄い酸化物(TOX)は、実質的に、入射光子エネルギーS2(t)を通すと仮定される。ゲートGを形成するのに使用される多結晶シリコン材料がポリサイドされない場合には、この条件を満たすことができる。
【００７６】
図6A及び6Bを参照すると、ゲート構造Gは、S2(t)として示される入射光エネルギーを、実質的に通す。図6Aに示す構造は、S及びDで表されるソース領域及びドレイン領域の両方を含む。これに対して、図6Bの構造は、ドレイン構造なしで形成されて、量子効率変調を改善する。図6Aにおいて、ソース及びドレイン領域は一つに接続されるので、デバイス240xは、図6Bに示すように、ドレイン領域なしで作動することができる。(その上に本発明を実装することのできる)IC70を実装するために使用されるMOS製造過程を使って、図6Bに示すように、ドレイン領域を割愛することができる。ドレイン領域を割愛することは、低感度動作状態と高感度動作状態との間でのデバイスの収集効率の相対変化を、有効に増大させる。以下で説明するように、光透過ゲートの電位のバイアスを変えることは、空乏層の形状を変化させる。すなわち、ゲートバイアスがローの時、ソース領域のまわりに実質的に閉じ込められた層480が存在し、ゲートバイアスがハイの時、その空乏層領域480’が、実質的にゲート領域の下に広がる。
【００７７】
光子エネルギーS2(t)に応じて、例えばEH1,EH2等のような光電荷が、ゲート領域の下の基板内に生成される。ゲート領域の下に、チャネルが全く存在しない場合には、殆どの光電荷が失われ、かつ、ソース及びドレイン領域のみが光電荷を集めるであろう。しかし、ゲートの下の領域が反転される、及び/又は空乏される場合には、生成された光電荷を取り込み、かつソース及びドレイン領域内に掃引して集めることができる。これは、有効に、光子収集構造240-xの効率を増大させる。収集効率の増大は、ゲートGの下の領域と、ソースS及びドレイン領域Dの領域との比におおよそ比例する。フォトゲートデバイス240xが適度な大きさにされる場合には、この比は、10:1或いはそれ以上とすることができる。効率の増大は突然生じ、電圧S1(t)がスレッショルドレベルを超える時、効率が急に増大する。チャネル領域がドープされず、かつ基板ドーピングが10¹⁷より上である場合には、スレッショルドは約0Vであり、それにより、フォトゲート光検出器240xは、約-0.1Vのゲート電圧において低感度モードであり、ゲート電圧が約+0.1Vである時、高感度モードである。ゲート電圧のかなり小さい変化が、デバイスの感度のかなりの変化をもたらし得る、ということがわかるであろう。
【００７８】
図6Cは、フォトゲートフォトダイオード240xと、コンデンサC₀に結合されたより従来型のMOSフォトダイオードD1との間のおおよその等価性を示している。当然、MOSフォトダイオードにおける電圧レベルは、フォトゲートフォトダイオードにおける電圧レベルとは異なるであろう。従って、フォトダイオード、又は光検出器、又は画素検出器240-xという語は、図6A-6Cを参照して上で説明したようなフォトゲートフォトダイオードを含むと理解されることができる、ということがわかるであろう。同様に、より従来型のMOSフォトダイオードに関してここで説明された、QE変調における様々な回路及び解析もまた、上で説明したようなフォトゲートフォトダイオード240xで実施可能であると理解されるであろう。図示を容易にするため、ここでの殆どの実施形態は、フォトゲート検出器ではなく、MOS型フォトダイオード検出器について説明されているが、しかしながら、どちらの型の検出器も使用することができる。
【００７９】
電荷の蓄積の概念をここで説明する。図7A及び7Bは、フォトダイオード検出器240の等価回路を示し、それは、D1と表され、寄生並列コンデンサC₁を含む。図7Aは、変調信号がコンデンサC₀を介して結合されるという点で、高電位側QE変調を図示していると言うことができる。図7Bにおいて、コンデンサC1を介して、変調信号は結合され、この図は、低電位側QE変調を図示していると言われることができる。図7Bにおいて、コンデンサC₀は、一般的には、画素検出器D1と関連付けられる電子機器内の増幅器(示されていない)内に配置される。
【００８０】
図7Aの右側部分では、V2に比例したL1光電子放出をもたらすように、励起電源V2が、例えばレーザダイオード又はLEDのような光エミッタL1に結合される。図7Aの左側部分では、フォトダイオードD1が、L1から、そのような光子エネルギーを受け取り、それに応じて、光電流l1が誘導される。(例えば、アレイ230内のフォトダイオード240-xのような)フォトダイオードD1は逆バイアスされ、従って、バイアス電源V1は、電圧オフセットを含むであろう、ということが理解される。そのかわりに、入力信号の検出の前に、初期化の間、フォトダイオードのノードN_dをあらかじめ充電することができる。図7A及び7BにおけるV2は、周期波形発生器225と同じとすることができ、かつ、L1は、光エネルギーエミッタ220(図面の中でも特に図を参照)と同じであるとすることができる、ということがわかるであろう。
【００８１】
図7A及び7Bにおいて、フォトダイオードの逆バイアス電圧、従ってフォトダイオードのQEが、バイアス電源V1により変調される。図7Aにおいて、逆バイアス電圧は Vd1=V1・(C₀)/(C₀+C₁) で与えられ、ここでC₀は、V1とD1との間に直列結合される。表1、及び図5A及び5Bから、大きい振幅のV1は、有利なことにフォトダイオードの空乏領域の幅Wを増大することのできる、より大きい逆バイアスを表している。ひいては、これは、フォトダイオードD1(又は240)の感度を増大させ、その結果、L1からの入射光子エネルギー(或いは、ターゲットオブジェクト20から反射された入射光子エネルギー)に応じて、フォトダイオード電流l1が増大する。
【００８２】
励起電源V₂、及びバイアス電源V₁が、同じ周波数(ω)で作動する場合には、例えばV₁(ωt)及びV₂(ωt)の大きさが同時にハイである時のような、V₁及びV₂が同相である時、1周期あたり電流源I₁によって提供される総電荷が最大化される。入射光子エネルギーが、最も大きい振幅、或いは最も明るい輝度である時、フォトダイオードの感度が最大であるので、これが生じる。逆に、入射光子エネルギーが最大である時、D1感度が最小である場合には、1周期あたりl₁によって供給される電荷の量が最小化される。
【００８３】
所定数のサイクルの後の、フォトダイオードのノードN_d上の電荷の量の変化ΔQ_Nは、それらのサイクルの間にl₁によって供給された電荷の量であろう。光電流l₁によって、コンデンサC₀及びC₁が放電される前と後の、ノードN_d上の電圧差ΔV_Dを測定することにより、変化量ΔQ_Nを特定することができる。通常、光電流l₁は非常に小さく、直接測定することは困難である。しかしながら、多数のサイクルにわたる、その蓄積された効果は、測定可能な電圧変化ΔV_Dという結果になる。
【００８４】
図5Bにおいて、フォトダイオードの陽極及び陰極の端子を、各々、任意の電圧にセットすることができる場合には、図7Bに示すように、C₀の上側のリードはグラウンド電位とすることができる。幾つかの実施形態に関して、後で説明するように、典型的には、ノードN_dは、並列コンデンサもまたその入力ノードに結合される、増幅器の入力に結合される。図7Bの構成の利点は、更なる、或いは専用の並列コンデンサの代わりに、増幅器の寄生並列キャパシタンスをC₁として使用できることである。そうすることは、部品の数を減らし、及び、本発明をICチップ上に実装するために必要な領域を減らすことができる。さらに、この構成は、雑音を少なくし、製造技術の変化に対する影響されやすさを少なくする。
【００８５】
検出器に当たる光エネルギーの波長は、検出器の性能に影響を及ぼし得る。光子エネルギーがフォトダイオードに当たる時、入射光子エネルギーの到着と自由電子の収集との間に、時間のずれが存在する。この時間のずれは、光エネルギーの波長とともに、実質的に増大し、約850nmの波長において約数nsと成り得る。従って、アレイ230内の光検出器240-xがより迅速な応答を持ち、より高い周波数ωでQF変調されることができるように、光エネルギーエミッタ225を、より小さい波長を発するように選択することができる。
【００８６】
当然、本発明の様々な実施形態で使用される光検出器は、効率的に、というだけでなくまた急速に検出することが望まれる。かなりより短い波長の光エネルギーを送信するための光エミッタ220の使用は、検出器の効率を促進させることができるが、そのようなエミッタは、より長い波長のエネルギーを提供するエミッタより、製造するのにコストがかかる。例えば、かなり安価なレーザダイオードをエミッタ220として使用して、およそ850nmの波長のエネルギーを送信することができる。そのようなエミッタがかなり安価である一方で、より長い波長は、例えば少なくとも7μmというように、画素検出器の構造内により深く浸透し、結果として、量子効率の損失、及び緩慢な応答を生じるであろう。
【００８７】
ここで、図7CのCMOS構造の例を参照すると、ターゲットオブジェクト20によって反射される入射光子エネルギーの多くが、画素光検出器240のエピタキシャル領域410内の深いところで、電子-正孔のペア(EHx)を作成し、また、その構造内のより深いところの領域412でも、電子-正孔のペア(EHx’)を作成することもできるので、量子効率は悪くなる。残念なことに、これらの深いところの自由電子の多くは、フォトダイオード検出器の表面領域に到達することができず、そこで、それらを収集することができ、従って、それらはフォトダイオード検出信号電流に寄与するであろう。さらに、より長い波長のエネルギーの使用はまた、信号電流が生成される前に、望ましくない時間遅延を生み出す。検出フォトダイオード電流に寄与し得るような、深いところの自由電子を収集する際に、ドリフト効果よりも拡散効果のほうが優勢であるので、典型的には数nsの遅延が生じる。
【００８８】
EHx、EHx’と関連付けられる電子を、どうにかして、フォトダイオード構造の表面領域のより近くに移動させた場合には、ドリフト効果が拡散効果よりも優勢となり、検出電流がすぐに見られるであろう。エピタキシャル層410のドーピングは非常に低いので、かなり小さい電流を使って、そのエピタキシャル層内の深いところで作成された電子を移動させることが可能である。
【００８９】
図7Cを参照すると、エピタキシャル層410は、典型的には、およそN_A=10¹⁵/cm³のドーパント濃度で、約7μmの厚さであり、かつ、下にある重くドープされた基板領域412は、約数百μmの厚さで、およそN_A=10¹⁸/cm³のドーパント濃度を持つ。図7Cに示すような構造は、多くの商用ベンダーからすぐに入手可能である。
【００９０】
図7Cにおいて、n-井戸領域430、及びp++領域460は、エピタキシャル層410内に定められる。N+領域440は、n-井戸領域430で形成される。以下に説明するように、収集リード線445,447を提供して、n-井戸430による収集のために、深い所にある自由電子を、好ましくは上向きの方向に動き回らせることを促進させる。(例えば、代わりにn-型基板を使用することもできるというように、説明したドーパント極性を逆にすることもでき、かつ、ドーパントレベル及び構造の厚さもまた変更することができる、ということが理解される)
【００９１】
ここで説明することは、EHxと関連付けられる電荷を上向きに動かして、それらがn-井戸の充分近くになると、拡散電流による、n-井戸430によるそれらの終局の収集を可能にすることができる方法である。その目的は、深いところにある自由電子を、充分ゆっくりと上向きに動かして、p++領域と関連付けられるリード線447によってではなく、n-井戸と関連付けられるリード線445によって収集されるようにすることである。説明される方法が、電子-正孔のペアEHxと関連付けられる電子を充分に収集することができる一方で、本方法は、構造内により深く到達することはできず、さらに、EHx’と関連付けられる電子を収集することはできない。このような動きは、図7Cにおける直角の架空線によって示される。またEHx’電子を回復しようと試みることは、レイヤ412と関連付けられる高いドーパントレベルによる、容認できない大きな電流を必要とするであろう。
【００９２】
ここで、本発明によって電子を動かすのに必要とされる電流の大きさを考える。上から見た時、図7Cに示す構造は、寸法1μm×1μmの正方形であり、その面積をA_Sと表す、と仮定する。7μmの領域410の厚さの場合、結果として生じる体積は7×10^-12/cm³である。そのような体積から取り除かれなければならない必須の電荷は、10¹⁵×10^-8×7×10^-4×1.6×10^-19 A_s = 1.12×10^-15 A_sであり、ここで、1.6×10^-19は、電子あたりの関連付けられる電荷である。目標が、例えば1ns以内に、この多くの電荷を取り除くことである場合には、必要な電流は約1.12μAである。この電流が無視できないものである一方で、光検出器アレイ230と関連付けられる各1平方ミクロンに、この電流を提供することは、たしかに実行可能である。1mm×1mmの大きさのアレイでは、200MHzで変調されて、電子を7μm上向きに動かすために、総電流は200mAであろう。基板領域412と関連付けられる高いドーパントレベルは、この方法を使ってEHx’から電子を回復させようと試みることを妨げるということが、わかるであろう。
【００９３】
従って、深いところにある自由電子を、収集のために、どうにかしてレイヤ410から上向きに動かすための一つの手法は、全ての正孔を、約7μmほど下向きに実質的に掃引することである。電子、及び正孔の移動度はかなり近いので、そのような自由電子は、少なくとも7ミクロン上向きに動かされ、n-井戸領域430内の空乏領域によって有利に影響されるのに充分なほど、n-井戸領域430の近くに来ることができる。空乏領域の影響は、構造内のより高いところでの、そのような深いところにある自由電子の収集を、促進させるであろう。
【００９４】
n-井戸領域430の下に、好ましいパルス電流を確立することにより、正孔を、約7μmほど下向きに動かすことができ、それと同時に、電子は、その高い移動度のため、少なくとも同じ距離だけ上向きに動かされるであろう。前述のように、n-井戸領域内の空乏領域によってセットアップされた電界によって影響されるほど充分近くに、電子が来ると、電子を収集する可能性をかなり高めることができる。
【００９５】
一実施形態では、n-井戸領域430外の基板上に、オーム接触460が形成され、電子を空乏層近くに運ぶのを助けるために使用される。エピタキシャル層410がかなり低いドーパント濃度を持つという点で、この手法はうまく作用することができ、電子を約7μm上向きに掃引するのに必要な電荷の大きさは、容認できるものである。当然、構造210の上位層においてぶつかるより重くドープされた領域には、多くの正孔が存在し過ぎるので、約7μm以上の電子の上向きの移動を助長するような誘因は、全く存在しない。もちろん、オーム接触を形成する代わりに、コンデンサ構造を使用したAC結合手法を用いることもできるであろう。
【００９６】
ここで、様々な形式のエピタキシャル領域のドーピング勾配を用いた検出器構造を説明する。図7Dは、図7Cの構造と同様な構造を示しているとはいえ、図7Dにおける構造240’の深さは、図7Cより約7μm深いであろう。図7Dにおいて、エピタキシャル層410’は、かなり高い濃度(p1)からより低い濃度(p3)までの範囲にある、異なるドーパント濃度を定めることが好ましい。ドーパント濃度の遷移は、連続的とすることができる、或いは、例えば、各々が関連ドーパント濃度を有する別個のエピタキシャル層を形成することにより、より不連続的とすることもできる。
【００９７】
当業者は、各ドーピング領域の境界と関連付けられる電界が存在することを、認識するであろう。構造の上表面のより近くで、ドーパント濃度がより弱い構造240’では、電界の方向を、下向きであると定めることができる。領域412の上表面近くにあるEHx’内の電子は、領域412とp1との間に存在するインターフェースにおける電界のため、そのインターフェースを通り抜けて上向きに移動するであろう。これらの電子は、そのインターフェースを通り抜けて、下向きに移動することはないので、それらを、次のエピタキシャルドーピングインターフェース(p1,p2)の近くまで、素早く(拡散効果により)上向きに移動するように誘導することができる非常に高い確率が存在し、そこから、それらを再び、p1,p2に存在する電界により、ここではp2である、次のドーパント領域内に移動するように、誘導することができる。その(より高くドープされていない)エピタキシャル領域(ここではp2)に入ると、電子はまた、もはや、p1,p2インターフェースを通り抜けて下向きに移動することはなく、上向きに移動して、次のエピタキシャル領域(p3)によって影響を受ける、非常に高い確率を持ち、そこから、その領域内に移動するように誘導されることができる等、であろう。
【００９８】
もちろん、エピタキシャル領域内のどこかで、最初に自由にされたペアEHxからの最初の電子についても、上で説明したのと同じ現象が働く。3以下又は以上のドーパント濃度又は領域を、エピタキシャル領域内に定めることができる、ということもまた理解される。
【００９９】
このように、エピタキシャル層を構成する様々なp1,p2,p3,_…のインターフェース又は境界領における電界と関連付けられるドリフト電流は、電子を、p1,p2,_…インターフェース領域の各々を通り抜けて、上向きに素早く移動するように誘導する。
【０１００】
上で説明したように、別々にドープされたエピタキシャル領域は、その領域内に移動するのに充分近くに来た電子のための「ステージング」或いは「保持」領域として、ある程度働く。しかしながら、ドーパント勾配の連続を、エピタキシャル領域410’全体にわたって定めることができる場合には、(個々のエピタキシャル領域自体が存在しないので)領域内での「保持時間」は全くないであろう。その効果は、n-井戸430による収集のために、自由電子をより素早く獲得し、上向きに掃引する、というものであろう。
【０１０１】
ここで、以下の章では、差分QE変調、及びそれが提供することのできる利点を説明する。さらに、差分QE変調を含むQE変調は、従来のMOS型フォトダイオード検出器及び/又はフォトゲート検出器を使って、実施することができる。
【０１０２】
再び、図5A及び5Bを参照すると、入射光子エネルギーが、任意の位置「X」において生成された電子-正孔ペアEH₁を含む電子-正孔ペアを、示されたフォトダイオードの基板内に生成する、と仮定する。図5Aにおいて、位置Xは、(斜線で示された)空乏領域ではなく、準中性領域内にある。本発明では、変調が、この時点においてQEを減らし、EH₁を含む、できるだけ多くの電子-正孔ペアを廃棄することが望ましい。次に、例えば、フォトダイオードの逆バイアスを増大させることにより、フォトダイオードのQEが即座に増大される場合には、空乏領域の幅Wを増大して、位置Xを取り囲むようにすることができる(図5B参照)。
【０１０３】
図5Bにおいて、EH₁はまだ位置Xに残っており、ここでは、そこは空乏領域内にあり、EH₁は光電流に強く寄与するであろう。一方では、図5Bにおいて増大された空乏領域は、光子検出の感度を高めることができる。しかし、QEが低い時(図5A)、光子が到着した時に生成される電子-正孔ペアは、QEが高い時(図5B)に全フォトダイオード電流に寄与することができ、例えば、その寄与は異なる時点において存在する。望まれない結果は、高い変調速度で有効QEを変えることができないこと、である。しかし、望まれることは、QEが高い時に到着する光子のみが、如何なる時も、光電流に寄与すべきである、ということである。
【０１０４】
上で説明した時間のずれの影響を取り除くことにより、より高速なフォトダイオードQE変調を実現することが望ましい。周辺光、及びいわゆるフォトダイオードの暗電流から生じる、フォトダイオード出力信号における同相モード効果を取り除くことは、さらに望ましい。ここで、QE変調は、本質的に、フォトダイオード構造内の電子についての収集ターゲットのサイズを変調するということが、全体としてわかるであろう。他の収集ターゲットが存在しない場合、殆どの電子が、それらのかなり長い寿命時間のため、最終的には、小さいターゲットによってさえも収集されるであろう。従って、電子の数の変化の点でのQE変調は、ターゲット領域の変化より実質的に小さいであろう。
【０１０５】
収集ターゲットのサイズを増大及び減少させ、それと同時に、どちらか一方の隣接するターゲットのサイズを減少及び増大させる差分QE変調手法を使用する本発明の様々な側面を、ここで説明する。その効果は、電子又は正孔に対して、より大きい代替のターゲットを提供し、それと同時に、所定のフォトダイオードのターゲット領域を減らすことである。電子が、それらの存続期間の最後よりも充分前に、そのどちらか一方のターゲットによって収集され、減少されたターゲットのために循環から取り除かれるので、これはQEを高める。
【０１０６】
QE変調の間、フォトダイオード内、典型的には、接合のより軽くドープされた領域内の幾つかの領域は、準中性領域と空乏領域を交互に行き来するということを、本発明は認識している。これらの領域を最小に保つことができる場合には、フォトダイオードを、より鋭くQE変調することができる。図8A及び8Bを参照して、本出願で後で説明するように、差分変調手法を使って、このように高められたQE変調を促進する。図8A及び8Bは、A及びBで示される、180°離れた2つの隣接するフォトダイオードの、適当な時における「スナップショット」を表している。アレイ230内において、隣接するフォトダイオードA及びBが互いに充分近く、かつ、如何なる時においても、両方とも実質的に同じ量の入射光子エネルギーを受け取るように、表面領域において小さいことが好ましい。フォトダイオードのグループ又はバンクA及びBは、それらのそれぞれのQEの位相が180°ずれるように、すなわち、フォトダイオードBのQEが最小である時、フォトダイオードAのQEが最大に達する、及びその逆であるように、バイアス変調される。
【０１０７】
図8A及び8Bにおいて、隣接するフォトダイオードAとBとの間の準中性領域500は、常に非常に小さく、それゆえ、そこで作成される電子-正孔ペアの数も非常に少ない、ということに注意せよ。それは、QE変調を減らす空乏領域の近くの準中性領域であるので、これは有利である。図8Bにおいて、ダイオードフォトダイオードAとBとの間の準中性領域500内の電子-正孔ペアは、フォトダイオードBにおけるQEが増大される時、隣接するフォトダイオードBにおける光電流内に掃引されることができる。準中性領域500は小さいので、有利なことに、領域500によるQE変調の低下は小さいであろう。
【０１０８】
図8A及び8Bにおいて、所定の時間において、フォトダイオードA及びBは、それぞれ、0 VDC及び2 VDCで逆バイアスされる、と仮定する。例として、A及びBが、手頃なCMOS 0.25μmプロセスで製造される場合には、フォトダイオードBは、典型的には、フォトダイオードAより最大30%多い光子エネルギーを、測ることができる程度に変換するであろう。フォトダイオードAのQEは、逆バイアスの小さな増加とともに、0 VDCから急速に上昇するが、これに対して、例えば1 VDCで逆バイアスされるフォトダイオードBのQEは、逆バイアスの小さの変化によっては、殆ど影響されないであろう。従って、フォトダイオードAの逆バイアスをできるだけ低くすることは、最大QE変調において有利である。このバイアスの形態は、そのチャネルがフォトダイオードAとBとの間の準中性領域500に形成されるMOSトランジスタに対応する。MOSトランジスタのゲート構造は存在しないが、しかし、高いソース-ドレイン電圧で、スレッショルド以下の領域内の特定の電圧において存在する、と仮定することができる。
【０１０９】
図8Aに示す時間フレームの間、フォトダイオードAは、弱く逆バイアスされる。結果として、かなりの漏れ電流が、フォトダイオードAとBとの間に存在し得り、これは、図8A及び8Bにおいて、そのソースがフォトダイオードAであり、かつそのドレインがフォトダイオードBあるMOSトランジスタのスレッショルド以下の漏れに対応するであろう。そのような漏れ電流を、多結晶シリコンゲートG’を形成することにより減らすことができ、このゲートG’は、対象の光エネルギーを透すと仮定され、少なくともフォトダイオードAとBとの間の領域にわたり、そのゲートG’の下には薄い酸化物(TOX)の絶縁層がある。そのようなゲートが作られた場合には、ゲート電圧を制御することにより、スレッショルド以下の漏れ電流を制御することができる。例えば、ゲート電圧の各0.1mVは、漏れ電流の変化の10倍に対応する。ドープされないチャネルでは、漏れ電流を実質的に減らすのに、典型的には、約-0.4 VDCのゲート電圧で充分である。
【０１１０】
図8Cは、ここではフォトダイオードA又はフォトダイオードBのいずれかでラベル付けされたフォトダイオードのロー及びカラムを示す、アレイ230の一部の上面図である。異なる斜線で示されるように、全てのフォトダイオードAは並列に一つに結合され、全てのフォトダイオードBも並列に一つに結合される。本質的に、図8Cは、一つの大きなフォトダイオードA、及び一つの大きなフォトダイオードBの上面図として見ることができる。本発明の差分QEモードでは、全てのフォトダイオードBを変調する信号から、位相180°で、全てのフォトダイオードAを変調することができる。例えばA及びBの、フォトダイオードの両方のクラスは、それらの間には非常に小さい準中性領域しか存在しないので、それぞれのQEを急激に変調されるであろう。それは、高い変調周波数でのQE変調の大きなスミアリングを引き起こす、各フォトダイオードの底面領域における実質的にたった一つの準中性領域である。
【０１１１】
QE変調の基礎を成す概念の概要を示して、そのような手法を用いるシステムの様々な構成を、ここで説明する。第一のカテゴリの実施形態では、本発明は、専用電子混合器(例えば、ギルバートセル)をQE変調で置き換える可変位相遅延(VPD)手法を使用する。第一のカテゴリを示すシステムトポロジは、主に図9A〜9Cに見られる。第二のカテゴリは、QE変調を使って固定位相遅延と混合する実施形態を提供し、様々な空間的及び時間的多重手法を実装する。第二のカテゴリを示すシステムトポロジは、主に図10A〜10Cに見られる。
【０１１２】
都合の良いことに、どちらのカテゴリの実施形態も、フォトダイオードの逆バイアスを変化させることにより、或いは、MOS実装フォトダイオードにフォトゲートを与え、そのゲート電圧を変えることにより、MOS実装フォトダイオードのQEを変調することができる。単一端、又は双端の差分信号処理を、両方の方法で用いることができる。有利なことに、差分QE変調は、より高速なQE変調を可能にし、周辺光、及びフォトダイオードの暗電流による同相モード効果を実質的に取り除く差分出力を提供する。有利なことに、両方のカテゴリとも、フォトダイオードのコンデンサ上に、光検出器信号の電荷を蓄積することができる。カテゴリ2の手法では、QE変調が中止される時、電荷を周期的に調べる。このような信号蓄積手法は、高周波数の振幅の小さい光電流を直接測定しようとする方法より好ましい。
【０１１３】
ここで、図9A〜9Cを、本発明の様々な可変位相遅延(VPD)QE変調の実施形態、いわゆるカテゴリ1の実施形態、について説明する。VPD手法を使って、各QE変調画素フォトダイオード(或いは、フォトゲートフォトダイオード)からの光電流は、高い帯域幅、高い周波数応答、又は高い閉ループ利得を呈する必要のない、かなり高い入力インピーダンスの関連増幅器への入力として結合される。増幅器の出力は、その出力が積分器を駆動する低域フィルタ(LPF)へ、直接送られる。積分器の出力は、光検出器のダイオードを駆動するQE変調信号を制御する可変位相遅延(VPD)の位相を制御するように、結合される。VPDはまた、光エネルギーエミッタを制御する周期信号発生器からの信号によっても、駆動される。画素フォトダイオード検出器からの出力信号、及びホモダイン駆動信号、と関連付けられるDCオフセットが存在する、或いは存在しないとすることができる。オフセットが全くないと仮定すると、安定状態において、LPF出力はゼロであろう。適当なDCオフセットがあると仮定すると、安定状態において、LPF出力は最小又は最大であろう。この方法は、正及び負の信号を、位相をすらしてQE変調されたフォトダイオードから引き出す相補的な手法を使って、単一端、又は好ましくは双終端で実装することがきる。
【０１１４】
図示を容易にするため、フォトダイオード(又はフォトゲート)検出器の明示的なバイアシングは示されていない。バイアシングを提供することは、参照電源からの抵抗器を、単一端の差分モードQE変調のための様々な光検出器上のノードに結合するのと同じくらい単純であるということを、当業者は認識するであろう。差分QE変調の場合、同相モードバイアシング基準に対して、帰還を提供して、比較されている2つの信号の和が所望のダイナミックレンジ内のままにとどまることを確実にすることが、より好ましいであろう。
【０１１５】
ここで図9Aを参照して、カテゴリ1の可変位相遅延(VPD)の実施形態を説明する。図9Aは、IC210、アレイ230、画素検出器240-1〜240-x、及び各ダイオードの関連例示電子機器250’-1〜250’-xの一部を示している。本出願の前の図面内の要素と同じ参照番号の付いた図9A内の要素は、同一とすることができるが、そうである必要もない。例えば、図9A内の可変位相遅延ユニット329、又はフィルタ340は、図4内の同じ構成部品と同一とすることができる。図9A内の各画素ダイオード250-xは、(図4における表示250’-xと対照して)250-xと示される関連電子回路を持つ。さらに、図示を容易にするため、おそらく数千もの画素ダイオード240、及び関連電子回路250のうちのたった2つを示している。さらに、望まれる場合には、IC210上に総括的なA/D機能を実装するのとは対照的に、各電子回路250-1〜250-xの一部として、専用のA/Dコンバータを提供することができる。
【０１１６】
図4の構成を図9Aに示した構成と比較すると、図4が、各画素ダイオードに専用電子混合器310を提供するのに対して、図9A内の電子機器250-x内には、そのような別個の、又は明示的な混合器は全く含まれない、ということがわかる。そのかわり、本発明により、図9Aの構成は、QE変調を使って、送信信号と受信信号との間の位相差を引き出し、他のデータ間でTOFを引き出す。有利なことに、図9A、及び本出願で説明した他のQE変調の実施形態は、混合器、及びそれら混合器の、混合のために入力されるのに充分に増幅された信号の必要性を回避する。
【０１１７】
図9Aにおいて、アレイ230内のフォトダイオード240-xの検出波形信号は、図2Cで示すような、1+A・cos(ω・t+Φ)の形のDCオフセットを含むであろう。その 1+A・cos(ω・t＋Φ)の信号は、0 VDCの最小値、及びおよそ+3 VDCの最大値を持つことが好ましいであろう。図2Cを参照して、前述したように、任意のDCオフセットを含むような記法の変更は、関連する数学的解析に影響を及ぼさないであろう。
【０１１８】
図9Aでは、アレイ230内の各電子機器システム250-xにおいて、可変位相遅延(VPD)320からの出力信号は、コンデンサC_oを介して、関連フォトダイオード240-xのノードN_dに結合される。C₀結合変調信号が、例えば S₂=A・cos(ωt+Φ)のような、検出された光エネルギーと同じ位相である時、増幅器400の入力インピーダンスR_i間で発生する信号は、最大であろう。R_iは、例えば >1GΩのように大きく、かつ、R_i間の信号電圧は、周期信号cos(ωt)の多数のサイクルにわたって、ゆっくりと振幅を増大するであろう。各電子機器250-x内の帰還経路は、低域フィルタ340、及び積分器330を含み、その結果として生じる帰還は、例えばR_i間の電圧のような、増幅器400の入力の振幅を最小化しようとする。フォトダイオード240-xによって受信された信号 S₂=A・cos(ωt+Φ)が、変調信号cos(ωt+Ψ)と180°位相がずれている時、R_i間の最小振幅が生じる。図5に示すように、各電子機器250-xにおいて、結果として生じる位相値Ψ_xを、各積分器330の出力における電圧信号として読み取られることができる。
【０１１９】
このように、図9A内の電子機器250-xは、図4内の電子機器250’-xとある程度同様に機能して、入力周期光子エネルギー信号を調べ、それによりシステムからターゲットオブジェクト20までの距離zを測定することのできる位相出力信号を生み出す。図9Aにおいて、各増幅器出力は、低域フィルタ340の入力へ直接送られ、それゆえ、増幅器400における高周波数応答は不必要である。さらに、各増幅器入力インピーダンスR_i間の電圧信号は、多数の周期サイクルにわたって増大することを可能にされる。従って、検出される最終信号は、例えば、好ましくは何mV又は何十mVというように、かなり大きいであろう。結果として、図4における増幅器300と異なり、図9Aの実施形態では、増幅器400は、非常に高利得、非常に低雑音の高周波数デバイスである必要はない。結果として、増幅器400は、より小さいICチップ領域に実装することができ、かつより少ない電流を消費し、さらに、図4のより複雑な構成よりも良いz距離分解能を提供するのに役立つことができる。
【０１２０】
ここで図9Bを見ると、更なるカテゴリ1のVPD実施形態を示している。図9Bでは、180°位相がずれた相補的なVPD320からの出力を用い、そこでは、一方のVPD出力が、コンデンサC_oを介して、関連フォトダイオードD、或いは240-xに結合される。補VPD出力は、同様なコンデンサC’_oを介して、同様なフォトダイオードに結合されると、ここでは示されている。従って、フォトダイオード240-xは、一方のVPD出力によってQE変調されるが、それに対して、ダイオードD’は、他方のVPD出力によって、180°位相をずらしてQE変調される。フォトダイオード240-x及びD’は、各々放電するので、各フォトダイオードに対する逆バイアス電圧を所定のレベルに周期的にリフレッシュすることを必要とする同相モード信号が存在するであろう。さらに、図9Bの構成は、増幅器400’への差分入力を使用し、アレイ230内のフォトダイオード240-xに当たる周辺光の影響は最小である。図9Bの構成によって提供される更なる利点は、フォトダイオード240-x、及び関連フォトダイオードD’を、ダイオードのセットにおけるQEを大きな遅延なく急速に変調することを可能にする差分構造で実装できることである。従って、アレイ230内の各フォトダイオード240-xにおいて、実質的に全く同じ特性を持つフォトダイオードD’は、各増幅器400’の(図9Bの構成において)反転入力に結合されるであろう。
【０１２１】
ここで図9Cを見ると、差分比較器、及びデジタル積分器を用いるVPD QE変調の実施形態を示している。従って、図7Bの増幅器400’、及び典型的にはアナログ積分器330が、差分比較器510、及びデジタル積分器520で置き換えられる。通常の時間間隔で、マイクロコントローラ260(図3参照)は、エネルギーエミッタ220に、放射を停止する、或いはシャットダウンするように命令し、VPD320の両方の出力とも一定電圧にセットされるであろう。次に、各差分比較器510は、その入力ノードに与えられる差分信号を比較する。次に、各デジタル積分器520は、この比較の結果(C))を読み取り、C=1である場合には、そのデジタル出力を少量増やし、C=0である場合には、その出力を少量減らす。望まれる場合には、低域フィルタ340を取り除く(或いは、それらの設計仕様を大幅に減らす)ことができ、かつ、フォトダイオードが変調されている時、比較器510をシャットダウンすることができ、その時間の間、電圧比較は必要とされない。
【０１２２】
固定位相遅延(FPD)QE変調を用いる、いわゆるカテゴリ2の実施形態を、ここで、主に図10を参照して説明する。カテゴリ2の実施形態では、固定位相信号を使用して、各光検出器をQE変調する。フォトダイオード検出器の様々な集合、又はバンクを、アレイ内に、非局所的手法で定めることができる。例えば、フォトダイオード検出器の第一のバンクは、固定0°移相でQE変調することができ、第二のバンクは、固定90°移相でQE変調することができ、第三のバンクは、固定180°移相でQE変調することができ、第四のバンクは、固定270°移相でQE変調することができる。各画素内には、4つのバンクのそれぞれの1つに対応するフォトダイオード検出器が存在する。画素内の各バンクにおける出力値を調べることにより、位相情報、及びターゲットオブジェクトの輝度情報を特定することができる。この固定遅延手法は、各画素と関連付けられる電子回路を単純化し、消費電力を減らし、必要なICチップ領域を減らすことができ、かつ、いわゆる切りばめ法を含む、時間及び空間多重のための一連の手法を可能にする。
【０１２３】
空間及び時間多重化を含む、カテゴリ2のQE変調の様々な側面を説明するが、その多重化は、単一端、又は差分、並びに、物理的な光検出器と画素との間の非一対一マッピングとすることができる。さらに、カテゴリ2の実施形態は、インダクタを用いて、容量損失を調整、或いは補償することにより、消費電力を減らすことができる。
【０１２４】
ここで、カテゴリ2のFPD QE変調を、図10を参照して説明する。この構成の利点は、電子機器250-xを幾分単純化することができ、かつ、他のQE変調の実施形態と同様に、輝度測定値を出力できることである。図10において、アレイ230内のフォトダイオード240-xは、その出力が、例えばマイクロコントローラ260(図3参照)によって、0°の位相又は90°の位相となるように選択可能な固定位相変調器530で、変調される。メモリ270内に含まれ得るソフトウェアは、フォトダイオード画素間の(固定)変調位相差について修正することが好ましい。その変調信号、及びその補完信号を、画素アレイ230に提供されることができる、或いは、その補完信号は、固定位相遅延装置530の単一出力に結合された180°遅延装置540によって、各画素電子機器250-x内で再生することができる。
【０１２５】
図10において、システム200(図3参照)は、多数のサイクルの間(このときコア周波数はω/2p)、作動することを可能にされ、その後、レーザ、又は他の光子エネルギーエミッタ220はシャットダウンされる。エミッタ220がシャットダウンされる時、ダイオード変調電圧信号、及びその補完信号は、固定振幅にセットされる。QE変調がある程度線形であると仮定すると、フォトダイオード(D)信号 (B{cos(ωt+Φ)+1})を変調信号 (cos(ωt)+1))で乗算し、次に積分した結果は、B(0.5{cos(Φ)}+1) である。フォトダイオード(D’)信号 (B{cos(ωt+Φ)+1})を変調信号(cos(ωt+180°+1))で乗算した結果は、B(-0.5{cos(Φ)}+1)である。次に、その2つの式を引くことは、差分増幅器400’の出力において、信号V₀=B・cos(Φ)をもたらし、ここで、Bは輝度係数である。次に、新しい測定は、元の変調信号から90°離れた変調位相で、実行される。そのとき、増幅器400’の出力における結果は、V₉₀=B・sin(Ψ)である。0°及び90°の測定値から、 tan(Ψ)=V₉₀/V₀ より角度Ψを得ることができる。輝度Bは、
【数１】

より得ることができる。
【０１２６】
有利なことに、本出願において前で説明した実施形態に対して、図10の構成は、各電子機器240-x内に積分器を必要とせず、そのため、システム設計を簡単化する。
【０１２７】
図10の構成の更なる利点は、インピーダンス整合インダクタを用いて、システムの動作電力を減らすことができる、ということである。例えば、各フォトダイオード240-xは約15平方μmであり、約10FFのキャパシタンス(C))を持つと仮定する。f=ω/(2π)である変調周波数fは約1GHzであり、かつ、システム200は、例えば電池電源のような3 VDC電源(V)で作動することもまた仮定する。フォトダイオード画素あたりの消費電力は、C・V²・fに比例し、約8μWであろう。200画素×200画素を備えるアレイ230では、消費電力は約0.32Wであろう。
【０１２８】
消費電力は、キャパシタンスCに直接比例するので、有効キャパシタンスを減らすことにより、消費電力を低減することができる。同調インダクタ(L_p)を、フォトダイオードのキャパシタンスと並列に結合することにより、この望ましい結果が実現される。しかしながら、図11Aに示すように、同調インダクタL_pが各画素の内側に置かれて、1GHzで共振する場合には、各インダクタL_pは約100μHであるが、これは、各画素フォトダイオード内に実装するには大きすぎる値であろう。
【０１２９】
図9CのVPD QE変調の実施形態に対して、図10の実施形態では、図8CにおけるフォトダイオードA及びBと同種である、フォトダイオードの並列結合された各バンクについて、共通変調信号を使って、全ての画素を変調する。この構成の利点は、並列結合されたフォトダイオードのバンク内の全てのフォトダイオードが、並行して駆動される、ということである。並列結合された各フォトダイオードにおける様々な寄生並列キャパシタンスは、それら自体も、並列に結合される。その結果は、所望の周波数での共振を実現するために、一つの(或いは、かなり少数の)インダクタを、並列バンク内の全てのフォトダイオードに並列結合する必要があるということになる。200×200アレイの上の例では、各画素ダイオードについて、100μHを必要とするであろう。並列結合することにより、例えば200×200フォトダイオードは、L_pの値を、100μH/(200・200)すなわち0.25ｎHまで下げ、これは、製造するのに非常に現実的なインダクタンスの大きさである。さらに、アレイサイズは、たしかに200×200より大きいこともあり、その場合、より多数のフォトダイオードの総キャパシタンスが増加し、それはさらに、所望のQE変調周波数で共振するのに必要な単一インダクタL_pの大きさを減らす。このようなインダクタンスは、ICチップ210上に製造することができる、或いはオフチップで取り付けることさえできる。上の例において、約0.25nHの、図11B内の単一インダクタL_pは、並列結合された200×200フォトダイオードの有効キャパシタンスを調整するが、これに対して、図11Aでは、各フォトダイオードは、実質的により大きいインダクタンスの別個のインダクタを必要とするであろう。
【０１３０】
図10のFPD(カテゴリ2)構成は、例示であることを意図される。実際、様々な、いわゆる空間多重及び時間多重手法を用いることができる。空間トポロジを使用して、固定位相で、群単位で変調されることのできるアレイ内の、光検出器の異なる群又はバンクを参照することができる。そのQE差分変調が一例である空間トポロジは、光検出器内の光子エネルギー放出電荷の収集を高め、それにより、信号検出を高めるこができる。時間トポロジは、同じ光検出器のバンクを、異なる時間において、異なる固定変調位相で変調することを意味する。幾つかの空間トポロジは空間多重を可能にし、それは、例えば、異なる画素での同じ光検出器の再使用というような、複数の画素間での光検出器の共有を含むことができる。時間トポロジは、時間についての多重化を生むことができ、それは、パイプライン化を促進することができる。本発明は、様々な画素バンクトポロジで、かつ様々な時間-位相トポロジで、その側面のいずれか、或いはすべてを実装することができる。
【０１３１】
図8Dにおいて具現化された空間多重化手法は、図10の構成例で示されるものであり、そこでは、光検出器トポロジは図8Cの光検出器トポロジであり、かつ、そこでは、0°-180°、90°-270°の時間方式が使用された。さらにまた、図10の構成例を使って、フォトダイオードの空間多重化、ならびに、時間多重化、又はパイプライン化を供給することができる。
【０１３２】
ここで、図12Aを参照して、本発明の異なる空間トポロジの実施形態を説明する。図12Aの空間多重化の実施形態は、原則として、図10の時分割多重化の実施形態と同様に作動する。しかしながら、違いは、ここでは、例えば図12Aの平面図に示す4つの光検出器d₁又は240-(X)、d₂又は240-(X+1)、d₃又は240-(X+2)、及びd₄又は240-(x+3)を使って、時間τ₁において同時に測定値が得られるということである。
【０１３３】
前と同様に、ΔV_d=[ΔV_d1(τ₁)-ΔV_d2(τ₁)]/[ΔV_d3(τ₁)-ΔV_d4(τ₁)]=tan(Φ) である。
【０１３４】
ここで図12Bを見ると、検出器アレイ間で、光検出器を共有できることがわかるであろう。図12Bにおいて、図12Aに示す4つの検出器は、それらの二重の役割がわかるように、斜線で示される。例えば、d1-d2-d3-d4は、例えばアレイ230において、4つの画素又は光検出器のクラスタを形成するように示されるであろう。しかしながら、画素d1及びd3はまた、画素d1,d5,,d3,d6等を備えるクラスタの構成要素でもある。個々の光検出器が、異なるクラスタにおいて、複数の役割を果たすことができる限り、示された空間多重の実施形態を実装するのに、更なるICチップ領域は全く必要とされず、従って、ICチップ領域の効率的な使用を促す、ということに注意する。望まれる場合には、空間内の部分測定値を再使用することにより、更なるデータ測定値が得られる。
【０１３５】
望まれる場合には、0°-120°-240°の時分割QE変調の実施形態を実行することができるが、とはいえ、これは、最も効率的な実施形態ではないであろう。そのような実施形態では、時間フレームτ₁及びτ₂において、図8Cに示す画素のアレイから取られた2つの測定値を使用する。時間τ₁における第一の測定値では、光検出器Aを備える光検出器バンク(バンクA)が、0°の位相でのS1(t)正弦波形でイネーブルにされ、それと同時に、光検出器Bを備える隣接する光検出器バンク(バンクB)は、S2(t)によって、120°位相がずれる。時間τ₂における第二の測定値では、バンクBは120°位相がずれ、バンクAは240°位相がずれる。全位相差は、以下のように引き出される。
ΔV_d=[ΔV_d2(τ₂)-ΔV_d1(τ₂)]/ΔV_d1(τ₁)
ここで、時間τ₁において、
ΔV_d1=A[1+cos(ωt)]cos(ωt+Φ)
ΔV_d1=Acos(ωt+Φ)+0.5A{cos(Φ)+cos(2ωt+Φ)}
及び、時間τ₂において、
ΔV_d1=A[1+cos(ωt-120)]cos(ωt+Φ)
ΔV_d1=Acos(ωt+Φ)+0.5A[cos(Φ+120)+cos(2ωt+Φ-120)]

ΔV_d2=A[1+cos(ωt-240)]cos(ωt+Φ)
ΔV_d2=Acos(ωt+Φ)+0.5A[cos(Φ-120)+cos(2ωt+Φ+120)]

従って、フィルタリング後、
ΔV_d=[cos(Φ-120)-cos(Φ+120)]/cos(Φ)
ΔV_d=2sin(Φ)sin(120)/cos(Φ)
ΔV_d=K₁sin(Φ)/cos(Φ)
ΔV_d=K₁tan(Φ) ここで、K₁=√3
【０１３６】
ここで、図12Cを参照すると、0°-120°-240°変調(空間多重)の実施形態を示している。この空間多重の実施形態は、3つの検出器d₁,d₂,及びd₃を使って、時間τ₁において、同時に測定値が得られるということを除いて、上で説明した0°-120°-240°時分割多重の実施形態と同様である。上記と同様、
ΔV_d=[ΔV_d3(τ₁)-ΔV_d2(τ₁)]/ΔV_d1(τ₁)=K₁tan(Φ) ここで、K₁=√3である。
【０１３７】
図12Bを参照して説明したことより、検出器アレイ間で、図12C内の光検出器を共有することができる、ということがわかるであろう。
【０１３８】
図8Cを参照し返すと、バンクA内の各光検出器を、例えば上及び下、左及び右、の4つの画素間で共有することができる、ということがわかるであろう。例えば、光検出器の第二の行では、第一の検出器Aを、4つの隣接する検出器Bの各々と関連付けることができる。
【０１３９】
本発明による空間多重化を促すために、各光検出器から、差分データを得るのではなく、単一端で生データを得ることが有利となり得る、ということがわかるであろう。QE変調は、なおも、差分で実行されることが好ましい、すなわち、異なる位相で変調された検出器の複数のバンクで実行されることが好ましい。そのような単一端の生データは、例えば隣接する光検出器からデータを加算又は減算するというような、データを信号処理する際に、差分データのみが利用可能である場合よりも、大きな柔軟性が存在し得る、という点で好ましい。図13Bが単一端信号処理を示しているのに対して、図13Aは、典型的には、光検出器出力の差分信号処理を示している。
【０１４０】
図10に示すような実施形態を参照して、パイプライン化の概念をここで説明する。本出願で使用される限り、パイプライン化は、獲得されたデータの連続フレームにおける画素測定値を得る際の待ち時間の減少、を意味する。
【０１４１】
獲得されたデータのフレーム内の測定値を組み合わせて、以下のように測定値のスループットを増大することができる。
0°-180°測定値：ΔV_d(τ₁)
90°-270°測定値：ΔV_d(τ₂)⇒ΔV_d(τ₂)/ΔV_d(τ₁)=tan(Φ)
0°-180°測定値：ΔV_d(τ₃)⇒ΔV_d(τ₂)/ΔV_e(τ₃)=tan(Φ)
90°-270°測定値：ΔV_d(τ₄)⇒ΔV_d(τ₄)/ΔV_d(τ₃)=tan(Φ) 等となる。
【０１４２】
この方法では、測定値情報の連続パイプラインを、演算速度を効果的に倍増して計算することができるが、まだ、一測定値の待ち時間を持つ。たしかに、上で説明した時分割多重QE変調の実施形態の一つの利点は、データ取得のフレーム速度を実質的に増大することである。上述のように、オンチップCPUシステム260を使って、ここで説明する情報処理ステップを実施することができ、オンチップ電子機器250-xは、説明した様々な形のQE変調、及び信号処理を実施することができる。
【０１４３】
もう一度、図8Aを参照して、平面図として見た時、2つの並んだ光検出器240-(x)(或いは、検出器「A」)及び240-(x+1)(或いは、検出器「B」)の各々が、実質的に同じ面積を持つと仮定する。ここで説明することは、実際の光検出器の有効面積の差と関連付けられる影響を含む、これらの光検出器に当たる不均一照明の悪影響を減らし、また、これらの光検出器で使用される増幅器の利得と関連付けられる雑音を1/f減らすための手法である。
【０１４４】
図3及び図8Aを参照すると、ターゲットオブジェクト20から反射された光子エネルギーが光検出器A及びBに当たり、かつ、これらの2つの光検出器は異なる信号を出力する、ということを仮定する。検出される出力信号は、幾つかの理由のため、異なるであろう。おそらく、光検出器Aに当たる照明は、光検出器Bに当たる照明とは異なるものであった。おそらく、構成要素の不整合のため、光検出器Aの有効検出面積は、光検出器Bとは異なるものであった、或いは、おそらく、光検出器Aが、単により良く製造されて、より良い検出特性を呈する。
【０１４５】
再び図10の実施形態を参照して、説明をわかりやすくするために「1+cos」解析を使って、光検出器Aで見られる入射光子エネルギー信号を A’{cos(ωt+Φ)+1} とし、検出器Bで見られる入射光子エネルギー信号を B’{cos(ωt+Φ)+1} とする。A’=B’である場合には、均一な照明が存在するが、さもなければ、均一な照明は存在しない。しかしながら、A’及びB’が同じでないという、より一般的な場合が生じる。
【０１４６】
図10において、検出器Aで見られるエネルギー信号 A’{cos(ωt+Φ)+1} に、｛cos(ωt)+1｝を乗じて、蓄積後に、A’(0.5cos(Φ)+1) を生じ、以後これを式{1}と示す。同様に、検出器Bで見られるエネルギー信号 B’{cos(ωt+Φ)+1} に、{cos(ωt+180°)+1} を乗じて、蓄積後に、B’(-0.5cos(Φ)+1) を生じ、以後これを式{2}と示す。A’=B’である場合には、本出願の前で説明したように、A’cos(Φ)を獲得することは単純な事である。問題は、A’及びB’が等しくないことである。
【０１４７】
図10の前の説明では、目標は、Kb{cos(Φ)}及びKb{sin(Φ)}に到達することであり、ここで、Kbは輝度係数である。不均一な照明の場合、ここで、本発明は、A’(cos(ωt+Φ)+1) に {cos(ωt+180°)+1} を乗算し、これは、積分後、A’(-0.5cos(Φ)+1) を生じ、以後これを式{3}とする。さらに、本発明はまた、B’{cos(ωt+Φ)+1} に {cos(ωt)+1} を乗算して、B’(0.5cos(Φ)+1) を生じ、以後これを式{4}とする。
【０１４８】
この連結において、本発明は、(式{1}-式{2})-(式{3}-式{4})を実行する計算を実施して、(A’+B’){cos(Φ)} に到達する。同様に、同じ操作を実行して、図10を参照して前に示したような、等価である (A’+B’){sin(Φ)}に達することもできる。
【０１４９】
このように、(式[1]-式{2})について、一つの計算が実行され、(式{3}-式{4})について、同様な計算が実行されるであろう。ここで、図8A、図10、及び図14A及び14Bを参照して、概略的には、以下のように手順を実行することができる。
(1)時間 0<t<t1 においては、例えば0°及び180°変調のように、検出器D又は240-(x)は、信号S1=1+cos(ωt)でバイアスされ、検出器240-(x+1)は、信号S2=1+cos(ωt+180°)でバイアスされる。
(2)時間 0<t<t1 の間、2つの検出器から出力された信号が蓄積され、時間t=t1において、差分信号を、デジタル又はアナログの形で、格納又はサンプリングする。
(3)時間 t1<t<t2 の間、検出器240-(x)は、信号S1=1+cos(ωt+180°)でバイアスされ、検出器240-(x+1)は、信号S2=1+cos(ωt)でバイアスされる。
(4)2つの検出器からの出力信号は蓄積され、蓄積の最後、時間t=t2において、デジタル又はアナログの形で、差分信号を格納又はサンプリングする。
(5)サンプリング又は格納されたアナログ及び/又はデジタル信号について、差分信号を計算する。
【０１５０】
図14A及び14Bは、それぞれ、アナログ領域、及びデジタル領域における信号減算のための手法の例を示している。アナログ又はデジタルの「共有」構成要素700は、おそらく、画素検出器の行-列アレイ内の各列につき一つの共有構成要素を使って、フォトダイオード画素検出器の外側に置くことができる。画素内のサンプリング及び保持(S/H)ユニットは、読み取り動作の全継続時間の間、両方の測定値を保持し、その動作は、画素の各行について、独立して繰り返されるであろう。そのかわりに、画素ブロック内で、平均化、さらにはアナログ-デジタル(ADC)変換を実施することもできるであろう。
【０１５１】
図14Aでは、共有回路700が、アナログ-デジタル変換器720によって、そのアナログ出力がデジタル化されるアナログ加算器710を含む。図14Bでは、共有回路は、本質的には、その入力を否定するデジタル加算器730である。加算器730からの出力は、その出力が前記加算器の入力へ帰還されるレジスタ740へ入力される。A/Dコンバータ720は、前記加算器に、デジタル入力を与える。図14Bでは、デジタル領域において平均化を実行し、画素の全ての行の間で、アナログ-デジタル変換を共有することができ、これは、変換のために信号をADCへ運搬する前に、蓄積された電圧信号を保持するために、画素ごとに、S/Hが必要とされることを意味する。従って、図14Bのデジタル領域の実施形態では、信号平均化に、図14Aのアナログ領域の実施形態の場合の2倍のA/D変換を必要とする。時分割多重化、及び空間多重化を含む、説明された様々な他の変調方式においても、同様な手法を使用できる、ということがわかるであろう。
【０１５２】
様々な先行の実施形態、及び動作原理を説明したので、ここでは、本発明を詳細に説明し、これは、仮実用新案登録出願第60/393,408号の主題で始まるが、それは、差分電荷転送方法を使った三次元検出に向けられたものである。図3、及び図8A、8B、８Cを参照して説明したように、一実施形態では、’496発明は、CMOS対応画像センサ240、及び関連電子機器250を使って、ターゲットオブジェクト20に関する三次元情報を獲得した。より具体的には、システム200からターゲットオブジェクトまで進行する光を発するように、光源220が変調器225によって駆動され、そのターゲットオブジェクトは、画素240のアレイ230を備える画像センサによって検出されるべき、少なくとも幾らかの光を反射し返し、各画素は、光検出器、及び関連機能回路250を備えるであろう。システム200へ反射される光エネルギーは、光検出器に衝突し、光検出器のシリコン基板内で光電子に変換された。検出生成電子の収集は、画素回路250によって制御することができた。各クロックサイクル時間の間に収集された電荷を、フレーム(又は、積分)時間の間、蓄積することができ、それにより、積分された最終的な光電荷は、システム200内のセンサからターゲットオブジェクト20までの距離情報を表した。その実施形態では、検出器内での制御された電子収集は、混合器として機能し、その積分は、低域フィルタとして機能した。
【０１５３】
それらの実施形態では、とりわけ図8A-8Cで図示したような、差分変調方法を使用した。光検出器240は、2つの光電子収集部位を持つと定めることができ、各部位は、好ましくは付随する電子機器250により生成されるクロック信号によって、制御された。説明したように、一方の信号は、光エミッタ220を変調する発生器225からの信号と同じ位相であり、他方の信号は、180°位相がずれていた。その実施形態では、エネルギー源220及び光検出器240は、両方とも、典型的には数百MHzの非常に高い周波数で変調された。このような実施形態により提供された差分QE変調は、有利なことに、システム200における信号/雑音比(SNR)を増大し、また、システムの消費電力を減らした。
【０１５４】
図15Aは、図8A-8Bに示したものと同様な、差分QE変調器240-1の側面図である。検出器240-1は、好ましくはp-型基板410上に作られ、各々が、ソース(n+型材料)、及びゲートを含む。図示を容易にするために、基板410の上表面とその上にあるゲート構造とを分離するゲート酸化物層は、明示的には示されていないことに注意せよ。従って、検出器240-1は、ソースA及びB(S-A,S-B)、電荷ゲートA及びB(G-A,G-B)、及び空乏ゲート(DG)を含む。電荷ゲートA及びBに結合される相補型クロック信号に応じて、ソースA及びBは、差分光電荷収集部位として機能する。電荷ゲートA及びBの下の検出生成光電荷の流れは、関連ゲートの電位に依存するということが、理解される。
【０１５５】
図15Aのp-基板構成では、電荷ゲートAに結合されたクロック信号がハイであり、かつ電荷ゲートBに結合されたクロック信号がローである場合には、検出生成電荷の殆どはソースAに流れるであろう(ゲートクロックの電位が変化した時、逆になる)。空乏領域480は、電荷ゲートAがハイである時、領域485内で検出生成光電子が作られている状態を示している。空乏領域480内での光電子の移動は、電荷ゲートAにおける電位と関連付けられる強い電界から生じるドリフト力によって、誘導される。結果として、ソースAによる、空乏領域内での検出生成電荷の収集は、非常に効率的で、100%に近い。残念なことに、空乏領域480外で作成された検出生成電荷は、ソースAによる収集の前に、拡散効果によって、空乏領域まで移動しなければならない。しかし、拡散処理は、実質的にはドリフトよりゆっくりであり、空乏領域480外で生成された光電子は、収集される確率がより低く、従って、検出信号に寄与する。実際には、電荷ゲートAがハイの電位である時に収集されなかった検出生成電荷が、ソースA又はソースB(例えば、光検出器ダイオード240-a又は240-bのいずれか)によって収集されるという結果になり、それゆえ、同相モード電圧(CM)に寄与することができる。残念なことに、図15Aに示すような検出器構造は、非効率的な電荷収集による高い同相電圧に苦しみ得る。
【０１５６】
図15B-1は、発生器225と関連付けられるタイミングを示しており、これは、光エネルギー源220(図3参照)を駆動する。図15B-2は、ゲートAに結合されるクロック信号を示しており、この信号は、光源220を駆動するクロック信号と同じ位相である。これとは対照的に、図15B-3は、ゲートBを駆動するクロック信号を示しており、この信号は、ゲートAを駆動するクロック信号と180°位相がずれている。示された波形における電圧振幅の例は、論理「ハイ」クロック値については1V〜3.3Vであり、論理「ロー」クロック値については-0.7V〜0Vである。もちろん、他の実装は、異なる「ハイ」及び「ロー」の電圧振幅を持つクロック信号を使用することができるであろう。図15B-4を参照すると、ソースA及びソースBにおいて積分された検出器生成電荷は、関連寄生コンデンサを次第に放電するであろう。
【０１５７】
積分時間の最後には、ソースAとソースBとの間の最終電圧差分(「DM」)から、距離情報(例えば、システム200からターゲットオブジェクト20までの距離Z)を計算することができる。同相モード電圧(「CM」)は、2つのソース電位間の平均であり、理想的な場合には、所望の信号検出に何も寄与しない。しかしながら、同相モード電圧は、雑音をもたらし、SNRを劣化させるので、最小化されるべきである。図3を参照すると、システム200内の検出器240が、例えばIR波長のような、エミッタ220によって送信されるのと同じ波長の入射光エネルギーに応答することが好ましい。電子機器260又は280からの信号に応じて、発生器又は発振器225が、エミッタ220をオン及びオフすることが好ましい。このように、積分(又は、露光)時間は、エミッタ220が光エネルギーを送信している時間である。例えば、システムが、例えば30フレーム/秒で動作している場合には、対応する33msのフレーム速度は、エミッタ220がオンである間の積分(又は、露光)時間、さらに、エミッタ220がオフである間の読み取り時間を表している。長い積分時間を持つことは、検出器240(240’’、又は240””-1等)が検出器生成光子を収集するためのより多くの時間を可能にするので、望ましい。例として、33msのフレーム速度を使用すると、積分又は露光時間は約25msとなり、読み取り時間は約8msとなるであろう。読み取りの間、システム200内の電子機器は、収集された積分電荷に比例する検出信号が変わらないままであるように、エミッタ225をオフにする。読み取りの間、あらゆる画素240(240’’, 240’’-1等)が、同じ積分時間を持ったであろう。
【０１５８】
図16Aは、’408出願による、改良された差分電荷転送検出器構造240’’-1を示している。図3において、アレイ230内の検出器240は、もちろん検出器240’’を含むことができる、ということが理解される。検出器240’’-1は、CMOS実装可能であり、p-型基板410上に作られることが好ましい。図16Aにおける検出器240’’は、空乏ゲート(DG)が、電荷転送ゲートA(G-A)と電荷転送ゲートB(G-B)の中間に形成されるという点で、図15Aにおける検出器240とは異なる。ソースA(S-A)及びソースB(S-B)はまた、2つの電荷収集領域として働き、これらの領域は、p-型基板検出器においてn-型である。図示を容易にするため、基板410の上表面と、様々なゲートG-A、DG、G-Bとの間を分離するゲート酸化物層は示されない。図17Aを参照して示され、説明されるM1,M2のようなリセットトランジスタもまた示されない。ここで説明するように、図16Aの差分電荷転送構造は、実質的に、システム200(図3参照)のSNRを改善することができる。
【０１５９】
例えば、ターゲットオブジェクト20から反射されるような、(ジグザグの矢印で示された)入射光エネルギーは、空乏ゲートDCに当たり、この空乏ゲートDGは、積分時間の間、検出生成光電荷を収集する(図16Aは、入力光エネルギーが空乏ゲートDG以外に当たるのを防ぐ光学マスクを示しておらず、上側基板表面と様々なゲート構造との間の薄い酸化物層も示していない)。電荷転送ゲートG-A及びG-Bは、(例えば、図3における発生器225からの信号のような)クロック信号の各半サイクルにおいてオンにされることが好ましく、光電荷は、空乏ゲートから各ソースA又はソースBまで転送される。
【０１６０】
図16Bは、空乏ゲートD-Gに結合されるクロック信号を示している。時間t1の値の例は、約10ns〜40nsであり、時間t2の値の例は、約5ns〜20nsである。図16C及び16Dは、それぞれ、電荷転送ゲートG-A及びG-Bに結合されたクロック信号を示している。時間t3の値の例は、約4ns〜約20nsとすることができ、時間t4の値の例は、約5ns〜約20nsとすることができるであろう。「ハイ」及び「ロー」のクロック電圧の値の例は、図15B-1〜15B-3を参照して上で説明したのと同じとすることができる。
【０１６１】
(例えば、時間t2の一部の間のような)真ん中のD-Gに結合された空乏ゲートクロック信号がハイである時間の間、空乏領域480がこのゲートの下に形成された。空乏領域480内で、電圧は、シリコンとゲートとの間の二酸化物インターフェースから、(グラウンドでバイアスされると仮定される)基板の中性領域まで、次第に減少する。従って、「E」で表されるベクトル矢印によって示すように、電界は下を向く。(円付きの「-」符号で示される)検出生成自由電子は、電界Eによって誘導されるドリフトにより、図16Aにおいて上向きに移動する。このように、これらの電子は、真ん中の空乏ゲートDGの下に収集され、上向きに移動し、この収集は、電界Eから生じる強いドリフト力のため、非常に効率的である。
【０１６２】
ソースS-A(又は、ソースS-B)は、積分時間の初めにおいて、ハイの電圧にリセットされる。図16B及び16Cを参照すると、電荷転送段階の間、最初に、ゲートA(又は、ゲートB)をハイに引き揚げ、真ん中のゲートの電圧をゼロに落とす。図16Eは、表面電位の差のために、電子が、真ん中の空乏ゲートD-GからソースS-Aへ移動する時の、電荷転送の間の表面電位を示している。拡散ゲートDGにおける電位がローになった直後、図16Eにおいて、時間が始まる。図16Eにおいて、表面電位の垂直方向の高さは、電圧値と逆であり、例えば、電圧が高ければ高いほど、表面電位は低くなる。例えば、真ん中の空乏ゲート(CG)と関連付けられるような高電位領域から、例えばゲートA(G-A)のようなより低い電位領域、例えばソースA(S-A)のようなさらに低い電位領域まで、電子が移動し、これは、重力の効果により下方へ流れる水と似ている。
【０１６３】
ゲートA(G-A)における電位が、真ん中の空乏ゲート(DG)に結合された電位がゼロに落ちる前に、完全にハイにとどまって、高い電荷転送効率を実現することが望まれる。このタイミング関係は、図16Bにおいて、DG信号の幾つかの許容される落下エッジによって示され、ここでは、これらのエッジは、G-A信号がハイのままである間、ハイからローへ遷移し、それ自身のハイからローへの遷移はまだ始まらない。従って、図16B〜16Dで例示されるような3つのクロック信号の上昇及び落下エッジ、及び相対位置は、クロック信号を生成する際に、注意を必要とする。真ん中の空乏ゲート(DG)、端のゲート(G-A,G-B)の幅、及びそれらのゲート間の間隙のようなパラメータもまた、電荷転送効率に直接寄与し得ることがわかるであろう。出願人は、図16Aの構造をシミュレートして、その3つのクロック信号、及び提案された構造の大きさを最適化する。各自由パラメータを推定し、電荷転送効率の点での最大利益の方向に、少量だけ増大又は減少させる。望まれる場合には、探索アルゴリズムを使用して、クロック及び寸法のパラメータを最適化するのを助けることができる。
【０１６４】
上で説明したようなシミュレーションに加えて、出願人は、各関連電位をデジタル的に制御できるように、ICチップ上にセンサ240’’-1を作って、最適な動作を確かにする。さらに、様々な関連制御信号の遷移エッジのタイミングもまた、制御することができた。
【０１６５】
図16Aの構造によって与えられた難題は、ソースA及びソースBと関連付けられる寄生コンデンサ内に格納された電荷が、空乏ゲート(D-G)、及び端の電荷ゲート(G-A,G-B)の高速切換によって、あまりに容易に乱され得るということである。コンピュータシミュレーションは、ソース電圧が、主に様々なゲートクロック信号の静電結合による過渡を含む、ということを実証する。ソースA(S-A)及びソースB(S-B)内に蓄積された電荷は、重要な距離情報を表すので、当然、そのような電荷の損失は望ましくない。
【０１６６】
出願人は、端のゲートG-A,G-Bの幅を増やして、中央の空乏ゲート(DG)とソースA(S-A)及びソースB(S-B)との間の距離を増大させることにより、上記のソース電圧スイングを、幾分減らし、断ち切ることができる、ということに気付いた。シミュレーションにおいて、中央の空乏ゲート(DG)の長さが約4μmである場合には、良い保護のために、端の各ゲート(G-A,G-B)の長さは、少なくとも約2μmの長さであるべきである。しかし、端のゲートG-A,G-Bの大きさを拡張することは、光検出領域対全画素領域の間の比であるフィルファクタの減少という犠牲を払うものである。端のゲートとソースとの間の静電結合の影響が減少する一方で、幾らかの残存する影響も残るであろう。
【０１６７】
この問題に対する一つの解決策は、上で説明した構造において、各ソース(S-A,S-B)と関連電荷転送ゲートG-A,G-Bとの間にDCバイアスゲートを付加することである。そのような、結果として生じた検出器構造240’’-1を、図17A(リセットトランジスタM1,M2もまた示す)に示すが、ここでは、DCバイアスゲートはBG-A及びBG-Bで示され、それらのゲートは、バイアス電位 VDCに結合される。バイアスゲートBG-A,BG-Bは、通常、例えば、電源電圧の約半分のような、約0.5VDDでバイアスされる。バイアスゲート上の固定DC電圧を維持することは、ソースと電荷転送ゲートとの間の結合を減らし、それは、ソース領域内に存在する電荷を保持するのに役立つ。0.25μmプロセスを使って製造された検出器240’’-1では、電圧の例は、Vdd=2.5V=図17D及び17Eにおける、ゲートG-A及びG-Bに結合されるクロックパルスについての「ハイ」の値であり、ここで「ロー」のクロックパルスは約0Vである。空乏ゲートVGに結合されたVCの振幅は、ゲートG-A及びG-Bの「ハイ」電圧より約0.5V低い「ハイ」の値、及び約0Vの「ロー」の値を持つであろう。図17Fに示す定バイアス電位VDFは、約0.5Vdd或いは約1.25Vであろう。Vrefは、Vddにセットされるであろう。センサ240’’-1の性能は、これらの電圧値の振幅に敏感であり、コンピュータシミュレーション及び実験によって、一定値の例が得られた。
【０１６８】
電荷収集を開始する前に、リセット信号を使用して、ソースS-A,S-Bにおける電圧を初期化する。図17B-17Fは、クロック信号、及び検出器240’’-1に結合されるVDC電位を示している。様々なクロック信号についてのハイ及びローの電圧値、及びパルス幅又はタイミング値は、図16B-16Dを参照して前で説明したのと同様であることが好ましい。様々な時間T1,T2,T3,T4,T5を、図17B-17Fに示す。図17G-17Kは、図17Aの構造での時間T1-T5における検出器240’’-1内の水平位置(横軸)の関数として、表面電位が変化する(縦軸)ことを示している。本質的に、(時間T1において存在する)全ての検出生成電荷は、時間T5までに、収集され、ソースS-Aに転送されたことに注目する。電荷収集および転送はまた、ソースS-Bにおいても生じる、ということが理解される。ソースから電荷が収集されると、例えばTOF応用例において、距離Zの特定を、USP 6,580,496号で開示されたような手法を使って特定することができる。
【０１６９】
上で説明した光検出器構造は例示であり、一つの空乏ゲート、及び二つの電荷転送ゲートを提供し、そこでは、その2つの転送ゲートに結合されたクロック電位は180°の位相差を持っていた。例えば、中央の空乏ゲート(DG)を取り囲むように配置されたゲートG-A,G-B,G-C,G-Dのような、二以上の電荷転送ゲートを使用することもできるであろう、ということが理解される。そのような実施形態では、4つのクロック信号は、互いから、90°増分移相を持つであろう。その4つの転送ゲートは、中央の空乏ゲートの四方に配置され、それは、図12Aに示したものと幾分似ているであろう。
【０１７０】
「豊かな」命令と呼ばれるようなものを使って、製造プロセスを管理することにより、図16A及び17Aに示すような構造を、一般の製造場所で作ることができるということに、出願人は気付いた。CMOS製造技術は、DRAM及びデジタル回路を製造したいという要求によって、頻繁に前進される。このように、標準CMOSプロセスは、デジタル回路の速度及び電力要求に対して、最適化される。そのようなデバイスについて最適化される傾向にある関連プロセスパラメータは、基板ドーピングレベル、ドーピング分布、トランジスタスレッショルド調整ドーピング、(多重抵抗を減らすために使用される)ポリシリサイド、及び、より小さいトランジスタ分離、及びより密なICを可能にする浅溝分離(STI)を含む。しかし、そのようなCMOS最適化は、図16A及び17Aに示すような画像作成デバイスの製造について最適ではない(実際には有害となり得る)。それにもかかわらず、経済的であるために、240’’-1のようなCMOS画像センサは、既存のCMOSプロセス技術を使用するはずである。図16A及び17Aに示す電荷転送デバイスのようなQE変調デバイスのCMOS製造を高めるために、出願人によって開発された手順を、ここで説明する。
【０１７１】
通常の状況下では、典型的なCMOS設計で表されるレイヤを、マスクを作る標準の方法で組み合わせて、製造プロセスを駆動する。マスクセットを構築して、QE変調のためのセンサ構造を作成することが可能なこともある一方で、一般的には、レイヤ、及び典型的なCMOS設計で一般に利用可能な変換ルールを使って、これらのマスクセットを表現することは不可能である。従って、出願人は、CMOS構造の設計において使用されるレイヤのセットを増大し、及び、レイヤをマスクへ変換するルールのセットを増大するための方法を開発して、画像作成QE変調検出器、又はセンサ構造により適したマスクセットを表現することができた。結果として、デジタルICを作るために最適化される傾向にある標準のCMOS製造設備をここで使用して、適当に最適化された画像作成センサ240’’-1を作ることができる。
【０１７２】
より具体的には、出願人は、光検出器(又はセンサ)240’’-1を製造するのに対して、基板410の領域において、又はその近くで特別な製造マスクパターンを可能にする、幾つかの中間のマスクブロッキングレイヤを導入する。有利なことに、そのようなマスキングパターンの使用は、光学及び電気特性が高められた画像作成検出器を生み出す。そのような特別なパターンは、センサ構造の光検出領域上、又はその隣でのみ使用され、従って、ICチップの残りは、正しいCMOS動作のために必要な電気的及び光学的特性を維持することができる。出願人の方法の以下の説明は、既存の変更されていない、或いは汎用CMOSプロセス技術におけるそのようなブロッキングマスクの使用に向けられるが、その方法を、変更されたCMOSプロセスでの使用のための、より一般的なマスクパターンのセットに適用することもまたできる。
【０１７３】
図18Aは、図16Aに示すような電荷転送センサ構造240’’-1を作ろうとする試みにおいて、汎用CMOSプロセスで使用することのできるマスクレイアウトの平面図である。標準のCMOSプロセスで、図18Aのマスクレイアウトを使用する場合には、検出器の感度及び性能は、低下するであろう。プロセス関連の問題は、ポリ材料の上に置かれたシリサイドの存在が、入射光エネルギーをかなり吸収し、従って、収集のために利用可能な検出−生成光電子の数をかなり減らす、ということを含む。典型的には、ポリ材料ゲート間の分離ギャップは、n+拡散を使って埋め込まれ、これは、残念なことに、汚染効果のため、空乏ゲートからソースまでの電荷転送を阻止しがちである。その構造と関連付けられる、重くドープされたp井戸は、所望の空乏領域の深さを減らす傾向があり、それは、望ましくないことに、収集することのできる検出-生成電子の数を減らす。トランジスタのスレッショルドドーピング調整はまた、空乏領域の深さを減らす傾向があり、従って、収集できる検出-生成電子の数を減らす。さらに、ポリゲートの内側のエッジの下に形成された、n型の軽くドープされたドレイン領域(NLDD)は、電荷転送を阻止しがちである。図18Aにおいて(及び図18Cにおいて)、接触は「C」で示される。
【０１７４】
図18Bは、より有用に実装され、かつ、幾分より理想化されたセンサ構造240’’-1の側面図であり、このセンサ構造は、出願人によって開発された方法を使って、すぐ上に示した問題を克服して作られる。構造240’’-1の製造の間(たしかに、説明した方法は、他の応用例もまた有する)、いくつかのブロッキングレイヤが導入され、汎用の変更されていないCMOS製造プロセスにおけるマスクレイアウトに、選択的に利用される。例えば図18Bにおいて、拡散ゲートDGは、CoSiなしの多結晶シリコン(ポリ)で形成され、この成果は、シリサイドブロックを使って実現される。浅溝分離は、ソースS-A及びS-Bを定めるn+拡散領域の境界を定める。拡散領域の上に、n+ブロックを置くという使用のおかげで、有利なことに、隣接するポリゲート構造間(例えば、G-AとDGとの間、DGとG-Bとの間)には、n+拡散も、STIもない。基板410は、p-井戸ブロックの使用により実現された、軽くドープされたp-型材料である。拡散ゲートGDの下の基板領域は、NMOSスレッショルドVTNブロックの使用のおかげで、表面ドーピングも、NLDDも持たない。出願人はまた、マスクレイヤの標準論理演算を変更して、別の方法で生じ得る、上で説明した性能問題も克服する。図18Cは、出願人の方法による、図18Aのレイアウトの上に更なる新しいブロッキングレイヤを含む、センサ構造240’’-1についての変更されたレイアウトを示している。図18Cでは、新たに導入されたブロッキングレイヤは、ボールドで示されており、p-井戸ブロック500、VTNブロック510、シリサイドブロック520、及びn+ブロック530を含む。
【０１７５】
以下の表2は、出願人の方法による、変更されたマスクレイヤ、及び新しい論理演算ルールを列挙している。表2はまた、変更されたマスクについてのデジタル化パターン、従来の論理演算、及び変更された論理演算を示している。表2に表された論理演算は、0.25μm混合モードプロセスで使用されるような、関連技術分野ではよく知られた汎用マスキング表現を使用する。
（表２）
【表２】

【０１７６】
図17A及び18A-18Cの説明及び構造は、商用のデバイスシミュレーションパッケージを使って成されるシミュレーションによってサポートされた。シミュレーションは、その根底にある物理的特性への洞察を提供するのを助け、かつ、その設計を最適化するのを助けた。最適化パラメータは、各ゲートについての適切な幾何学的サイズ、正しい制御電圧、及び過渡タイミング、正しいドーピングレベル等を特定することを含んだ。シミュレータの中心は、2-Dポワソン求解プログラムであり、全体的な構造は、数百から数千の頂点格子点に分けられ、各格子点において、そのシミュレータは、ポワソン方程式を解くことを試みた。
【０１７７】
当然、上で説明した複雑なセンサ構造を、有限時間内にうまくシミュレートすることは、大変な演算の仕事である。出願人は、10msから30ms(フレーム時間)の間、センサ積分を使い、数百MHzの変調生成器225(図3参照)におけるクロック周波数を使って、すなわちフレーム当たり数百万の切換サイクルを使って、シミュレーションに着手した。単一フレーム時間のシミュレーションを試みて、提案された構造を検証することは、単純に非実用的である。
【０１７８】
より実行可能な解決法は、入射光検出エネルギーの輝度を比例して拡大して、一又は数クロックサイクルをシミュレートすることである。これらの数サイクルの最後におけるセンサ検出出力電圧信号を使用して、一実フレーム時間における最終結果を推定する。この手法は、シミュレートする時間の長さを、かなり処理しやすい数十nsまで減らすことを可能にする。実際的なシミュレーションが、数シミュレーションサイクルの間に生成されるが、収集されないキャリヤから生じる同相モード効果を明らかにすることは、重要である。
【０１７９】
出願人のデバイスシミュレーションは、3つの部分に分けることができる。第一の部分では、例えば、DC動作点型初期設定を使用して、回路内の様々な電圧を初期設定する。次に、約10ps〜100psの時間ステップで典型的には約10ns〜30ns続く過渡シミュレーションにおいて、一又はそれ以上のサイクルを正確にシミュレートする。シミュレーションの最後の部分では、変調及び光源が中止され、前の短い過渡シミュレーションの間に捕獲されなかった基板内の電荷を、ここで、例えば、動作点、又は少なくとも約10ns続く過渡シミュレーションによって、捕獲する、あるいは消滅させることを可能にする。しかしながら、急速な過渡は全くないので、シミュレーションには、精度の大きな損失なく、約数ns又は数十nsのずっと大きい時間ステップがかかり得り、従って、シミュレーション時間を適当な境界内に保つ。
【０１８０】
注意を払って、第三のシミュレーション部分において捕獲された電子の最終的な効果は、それらの電子が継続した変調にさらされた場合には、第二のシミュレーション部分での効果と同じであることを検証する。シミュレーションを三叉に分けることにより、精度を維持し、動作時間を適当な境界内に保つ。
【０１８１】
そのかわりに、電界のプロット、及び特定の時間においてシリコン基板内に存在するキャリヤを調べることもできる。高電界の領域は、キャリヤをそれらの収集点へ素早く一掃し、良い信号取得が結果として生じる。低電界の領域は、緩慢な拡散移送機構の下でキャリヤがさまよう、という結果になる。これらの領域内で生成されたキャリヤは、一般的には、充分素早く収集されず、同相モードに寄与し、それは望ましくない。様々なパラメータ値について電界を観測することにより、これらの値を、電子がそれらの生成点から意図された収集点へ急速に移送されるように、最適化することができ、従って、性能の改善という結果になる。三つに分けられたシミュレーションからの結果を組み合わせる方法、及び電界観測を使用して、両方の最適化方式の最も良い特性を利用することができる。
【０１８２】
出願人の参照の出願第60/396,422号に示された、本発明の実施形態の詳細な説明を、ここで与える。’422出願で説明された本発明の実施形態は、センサ検出器構造に向けられたものであり、図3における検出器240として使用可能であり、それは、動作の局所電荷収集方式に基づいている。検出誘導光電子の積分は、局所電荷収集、及び最終積分部位への電荷移送、という2つのステップで遂行される。この2ステップの収集方式を使った構造は、例えば、図3における発生器225の周波数のような、より高い変調周波数で動作することができ、それは、差分モード信号の増大、より低い同相モード信号、従って、SNR、及び深さ(Z−距離)分解能の改善を伴う。さらに、より小さなポリゲート領域が必要とされるという点で、この構造の量子効率(QE)は高められ、これは、図3に示すシステム200において、光エネルギーのより小さい振幅を使用することができるということを意味する。
【０１８３】
図19Aの平面図を参照すると、光エネルギーセンサ検出器240’’-1についての好ましい構造は、互いに平行であることが好ましい、複数の長いポリ材料のフィンガ(「A」及び「B」で示される)を含む。これらのフィンガは、センサにおける実効検出領域である領域の上にある。そのようなフィンガの長さ及び数は、所望の画素サイズに依存するであろう。例示の寸法は、約0.25μmのかなり狭いフィンガ幅であり、その値のおよそ5倍の、例えば約1.2μmというような、隣接するフィンガ間の空間分離がある。差分センサを実装することにおいて、フィンガA及びBは、交互に挟まれたAゲート又はBゲートのいずれかに分類される。各ゲートは2つの端を持ち、ポリ接触(C)を通して一方の端において駆動され、もう一方の端において、N+拡散ソースを持つ。ゲートの各群(A又はB)は、同じクロック信号を共有し、関連ソースが、金属の細片とともに短くされる。図19Aにおいて、下にある基板410は、非常に軽くドープされた(10¹⁵)p型材料であることが好ましく、拡散領域はn+材料であるが、とはいえ、相補的なドーピングを使用することもできるであろう。
【０１８４】
狭いゲートA又はBが、ハイ電圧までバイアスされる時、下にある基板240内に、空乏領域480が形成される。図19Bは、例示の空乏領域の断面であり、p型基板内の電界(E)分布を示している。空乏領域480、及び電界は、もっぱらゲート構造A又はBの真下の領域に制限されるのではなく、ゲートの両側から外向きに横方向に拡張する、ということに注意する。電界Eは、空乏領域内の検出生成電荷を、ゲートに向かって動かし、ゲートの下に蓄積させるであろう。上で示した寸法を使って、シミュレーションは、空乏領域及び電界が、ポリエッジから左右に約1μm〜約2μm横向きに拡張し、それが、フィンガ間の間隔を揃えることを実証する。
【０１８５】
図19Aの差分センサ240’’-1の構造において、ゲートA及びBは、2つの相補的な(例えば、180°移相)クロック信号により駆動される。如何なる時も、Aゲート又はBゲートのいずれかにおける電位がハイである。入射光エネルギーは、発生器225に応じて、光源220によって発され、距離Z離れたターゲットオブジェクト20によって少なくとも一部は反射される(図3参照)調光である。(図19C及び19Dにおいて、ジグザグ線で示される)この入射光エネルギーは、隣接するポリゲート(AとBとの)間のかなり広いギャップを通り抜け、さらに(ポリサイドされない場合には)ポリを通り抜け、基板410内で電子を生成する。そして次に、これらの検出生成電子は、左又は右へ横向きに移動し、そのときハイクロック電位である最も近いポリゲートA又はBのすぐ下に蓄積する。
【０１８６】
図19C及び19Dは、X軸方向にとられた、図19Aのセンサ構造240’’-1の断面である。前述のように、入射光エネルギーは電子を生成し、所定の時間におけるその動きは、それぞれG-A,G-BであるゲートA及びBに結合された差分ゲートクロック信号電圧により、特定される。任意の2つの隣接するゲートG-A,G-B間の光電子生成領域は、それらのゲートによって共有され、ゲート電圧に依って、それらのゲートのうちの一方と一時的に関連付けられる。ゲートA及びBを交互に挟み、差分クロック信号でゲートを駆動することにより、オンゲートの電界(ハイ電位のゲート)は、隣接するオフゲートの境界まで拡張する。有利なことに、そのクロックサイクルの間、光検出領域全体にわたって、オンゲートで、実質的に全ての光電子を収集することができる。
【０１８７】
図19Cにおいて、ゲートG-Aは、クロックAのハイ(おそらく2.5V)状態により、ハイ電位であり、ゲートG-Bは、クロックBにより、相補的なロー(おそらく0V)状態である。前述のように、相補的なクロック信号が、IC210(図3参照)上で生成される。図19Cにおいて、多数のゲートG-Aはハイ電位であり、図に示すように、空乏領域480が、これらのオンゲートの下、及び、左及び右へ横向きに形成される。同時に、ゲートG-Bは、ロー電位である。差分ゲート間で、基板240で生成されたかなりの量の電子は、G-Aゲートに向かって移動し、そこで蓄積する傾向がある。一又はそれ以上のG-Bゲートのかなり近くで、数個の電子が生成され、これらの電子は、G-Bゲートでさらに収集され、同相モード信号に寄与し得るであろう。
【０１８８】
図19Dにおいて、クロックA及びクロックBの信号の極性が変わり、ここでは、ゲートG-Bがハイ電位であり、空乏領域480が、オンゲートの下、及びオンゲートに対して横向きに形成される。ここで、差分ゲート間で、基板240において生成された電子の殆どは、G-Bゲートに向かって移動するが、とはいえ、(ここでは、下に空乏領域480が実質的に全く無く、ロー電位である)G-Aゲートの近くで生成された電子は、さらに収集され、同相モード信号に寄与するであろう。
【０１８９】
ここまで、図19A〜19Dにおける構造240’’-1の説明は、X方向における検出生成電子の移動に関するものであった。これらの光生成電子は、結局、図19Aに示すポリゲートの端において、N+拡散ソースノードによって収集される必要はない。次に、収集された電荷は、そのノードと関連付けられる総キャパシタンスによって、電圧信号に変換される。結果として生じた電圧信号は、例えば、その検出器センサ240(又は240’’-1)と関連付けられる250内の回路のような回路で、読み取られる。電荷積分過程は、二段階で行われることが好ましい。第一に、図19B〜19Dに示すように、一般的にはセンサ構造内のゲートの下の基板領域において、検出生成電子が蓄積される。第二段階では、主としてX方向(図19A参照)に蓄積された電子は、細長いゲート構造に沿って、関連ソース領域まで、Y方向(図19A参照)に移送される。
【０１９０】
蓄積された電子の、ソースに向かう、ゲート構造のY方向に沿った移動もまた、電気的に静的な電位差によるものである。積分の初めにおいて、ソースはハイ電圧にリセットされることが好ましく、従って、電子がソースの境界に到達することができる限り、それらの電子は収集されるであろう。前述のように、細長い各ゲート構造は、一方の端からのクロック信号(ゲートに依って、クロックA又はクロックB)によって駆動され、ゲートのもう一方の端に、ソース領域が置かれる。ゲートが、クロックハイからローへ切り替えられた時、信号がゲートに沿って伝播するのに、有限時間が必要とされ、それは、基板240内に、ゲートに沿って、電位差をもたらす。この電位差は水平電界を生じ、この水平電界は、有利なことに、蓄積された電子を、ソースに向かってY方向に動かす。
【０１９１】
図19Eは、ゲートの下のソースに向かう、蓄積された電子のY方向の移動を示しているが、これに対して、図19Fは、時間t=0においてゲートクロックがハイからローへ切り替えられた後の、様々な時間における、ゲート下の電気的に静的な電位を示している。ゲートG-Aの形状に平行して、n=ソースS-Aに向かって、Y方向に移動する検出生成電子を、図19Eに示す。前述のように、相補的なクロックA、クロックBの信号を用いて、ゲート群G-A,G-Bを差分で駆動する。
【０１９２】
ロー電位のゲートによって、直前のハイ電位のゲートサイクルの間に蓄積された電子は、ソースにおいて電荷が収集され得る前に、反対のゲートに引き付けられる、と考えるかもしれない。しかしながら、MOSゲート構造の内部拡散電位のため、この結果は生じない。多結晶シリコンの仕事関数電位と、MOSゲート構造内のシリコンの仕事関数電位との間には、差があり、この内部拡散電位が、ゲート電位が0Vの時でさえも、ゲートの下に、空乏領域を存在させる。例えば、おそらく約-0.7Vというような、ゲートが負にバイアスされた場合のみ、(空乏領域の全くない)フラットバンドが実現される。内部拡散電位とポリゲートドーピングレベルとの間の関係の出願人の研究は、センサ240’’-1の設計が、良い電荷局所収集を実現するのに役立った。出願人は、前で説明したように、n+ブロックレイヤ、及びシリサイドブロックレイヤを使用することにより、ポリゲートドーピングレベルの最適化を実現した。
【０１９３】
図19Gは、シリコンゲート酸化物インターフェースにおける表面電位 対 図19Aに示すような構造240’’-1におけるX方向に沿った位置、のプロットである。(例えば、そのクロックが例えば0VのようなローであるゲートG-Bのような)オフゲートの下の表面電位が、たとえ(例えば、そのクロックが、例えばおおよそ2.5VのようなハイであるゲートG-Aのような)オンゲートの電位より高いとしても、ゲートの端における電位より低い、ということに注意せよ。この電位井戸は、蓄積された電子を閉じ込め、それらの電子が隣接するハイゲートによって引き付けられるのを妨げ、隣接するゲートに充分広い距離分離を提供する。別様に述べると、もし、ゲートのハイサイクルの間、光電子がそのゲートによって捕獲されたならば、これらの電子は、そのゲートの真下にとどまり、そのゲートの他方の端又は先端におけるソースによって最終的に収集されるまで、ゲート方向に沿ってのみ移動する傾向があるであろう。比較的弱い水平電界、及び含まれる長い移動距離のため、電子がソースに到達するには、数サイクルかかるであろう。
【０１９４】
前述のように、ゲート構造によって捕獲された検出生成電子は、ソースに向かって水平に移動し、最終的に、ソースにおいて収集されるであろう。ゲートポリ構造内の適切な電圧伝播を提供して、電子の水平移動を促すことが、有利である。図19Hは、ソース領域に向かう電子の水平移動を促進するように、そのような電圧を提供するための好ましい実施形態を示している。図19Hを参照すると、一つの細長いゲート(G-A)が示されており、図19Hでは右から左へ、電子は水平に動かされて、n+ソースS-Aにおいて収集される、ということが理解される。ゲートG-Aは、常に、一方の端でハイに引き上げられ、他方の端で引き下げられることが好ましく、それにより、端から端までのかなり長いゲート構造に沿って、一定の電位勾配が存在する。その電位勾配は、水平方向に定電界を生じ、都合の良いことに、それは、電子収集を実質的に改善する。
【０１９５】
ゲートと関連付けられる抵抗、及び寄生キャパシタンスは、無視されてはならず、出願人は、効果的なポリドーピングレベルでその設計を最適化するようにドープされたポリゲート構造、及びドープされないポリゲート構造における抵抗差を調べた。前に説明したn+ブロックレイヤ、及びシリサイドブロックレイヤを使って、ポリドーピングレベルを制御することができる。
【０１９６】
ここで図19Iを参照すると、寄生抵抗,C4のRC時定数が、ゲート電圧の過渡時間を遅らせ、その結果として、電子の移動及び収集を改善するように、余剰コンデンサ(C4)をポリに結合することができる。その結果として生じる電荷掃引の実施形態は、図19Iに示すとおりである。
【０１９７】
図19Jは、例えば図19Aに示すようなセンサ240’’-1の実施形態を実装するために使用される、深いn井戸/三重井戸構造を示している。その結果として生じる実装は、有利なことに、同相モード電子を減らし、検出性能を高める。前述のように、検出生成光子は、シリコン基板410によって吸収され、電子-正孔ペアに変換される。シリコン表面からの距離が大きくなるにつれて、その変換の確率は低下するが、この変換は、基板内の深いところで生じ得る。電子-正孔ペアが空乏領域の内側で生成される場合には、それらは、電界によって分離され、電子(或いは、幾つかの場合は正孔)が効率的に収集されるであろう。この収集過程はかなり早く、電界の存在により、かなり高い効率性を有する。しかし、電子-正孔ペアが、空乏領域の外側で生成されると、キャリヤの移動は、ランダムな方向を持つ熱拡散に基づくので、収集効率は低い。実際には、電子及び正孔は、収集される前に、再結合することができ、従って、所望の検出信号に寄与しない。
【０１９８】
図19Jにおいて、ゲート(ここでは、2つの隣接するポリゲートとして示される)が、MOSスレッショルド電圧より高い電圧でバイアスされる時、構造240’’-1は、空乏領域がMOSゲート構造の真下に作られることが好ましい。空乏領域は、シリコン-ゲート酸化物インターフェース(明示的に示されていない)から始まり、基板内へ下向きに拡張する。空乏領域の深さは、ゲート電圧、及び基板のドーピングレベル及び特性に依存し、現行の技術を使うと、通常、約1μm以下である。
【０１９９】
光子から生じる電子-正孔ペアの生成は、入射光エネルギーの波長に依存し、典型的には、より多くの電子が、より長い波長の光エネルギーで、基板内のより深いところで生成される。図3におけるエミッタ220は、赤外線(IR)又は近IRを発することが好ましいので、空乏領域外で生成された電子が、空乏境界に到達し収集されるには、緩慢な拡散過程のため、典型的には、より長い時間を必要とする。これが生じることが可能である場合には、そのような電子は、差分モード信号よりも、同相モード信号に寄与するものと考えられ、従って、センサ240’’-1の性能を低下させる。
【０２００】
図19Jの構造は、深いN井戸/三重井戸構造を提供することにより、同相モード電子を減らすはずである。センサ240’’-1のこの実施形態では、p井戸と深n井戸との接合のまわりに、第二の空乏領域が形成される。その結果として生じる構造は、シリコン基板内の深いところで生成された同相モード電子を吸収し、これらの電子が第一の空乏領域に到達することを防ぐであろう。深n井戸は、p井戸のわきのn井戸を通してバイアスされることが好ましい。
【０２０１】
図19Jの構造についての更なる最適化は、以下のように成されることができる。P井戸ドーピングレベルは、通常約10¹⁷/cm³であるが、’408出願の差分電荷転送の実施形態に関して前で説明したようなp井戸ブロックレイヤを使用することにより、約10¹⁵/cm³まで下げられる。p井戸ドーピングを減らすことは、第一の空乏領域の深さを増大させ、それは、差分信号を増大させ、さらに、システム200(図3参照)の消費電力を減らす。また、段階的なドーピング濃度が一番上から減少するように、p井戸のドーピング特性を制御して、拡散により電子が上向きに移動するのを助けることができる。それゆえ、そのようなドーピング特性は、第一の空乏領域がより多くの電子を引き付けることを助ける。
【０２０２】
要約すると、’422出願で開示された様々な実施形態は、二段階電荷収集センサ構造を提供する。第一に、検出生成電荷は、そのときハイクロック電位であるゲートに向かって、X方向(図19A参照)に動かされる。電子を収集するのに必要な時間は、発生器225(図3参照)の変調周波数の半サイクル以下となるべきであり、さもなければ、望ましくないことに、電子は、そのかわりに、同相モード信号に寄与するであろう。電子は、図19Aの構造内で局所的に移動する必要があるだけであり、かつ、隣接する細長い(又は、フィンガ状の)ゲート間の距離が小さく、電界が極めて強いので、それゆえ、同相モード電子の数は実質的に減少する。変調周波数が増大するにつれて、構造240’’-1の利点は、さらにより表明されるようになる。電子の飽和速度に基づく計算は、変調周波数が10⁹ヘルツくらい高いとすることができることを示しており、これは、本実装の能力をはるかに超えるものである。
【０２０３】
前述のように、第二段階では、局所的に収集された電子は、N+拡散ソースへY方向に移送される。関連必要時間はずっとゆっくりで、おそらく10μsである。都合の良いことに、その構造は、拡散表面電位を利用して、収集された電子を保持し、小さな電位勾配を使って、電子をY方向に動かす。電子は、第二段階のY方向にずっと長い距離を移動するが、変調周波数要求は、第二段階の収集過程によって制限されない。都合のよいことに、二段階収集検出器構造の使用は、高速局所収集を必要とするだけで、高速変調環境と関連付けられる厳しい時間要求を緩和し、それゆえ、より高い変調周波数を可能にする。図19Aの構成を変更して、二段階電荷収集の利点を提供する他の構造を作り出すこともできるであろう。
【０２０４】
出願第60/400,002号で開示された様々な実施形態を、ここで説明する。そのような実施形態は、カラーフィルタを使用することなく、CMOSセンサを使ったカラー画像の生成、という結果となり得る。そのかわり、シリコンの光電特性を使用して、図3におけるセンサ240として使用可能な光検出器センサに、ひとまとめにして当たる様々な波長の光によって生成された検出信号を分離する。説明するように、制御信号を使って、そのようなセンサを動的に電気的にプログラムして、どの入射波長の光エネルギーが各信号に割り当てられるか、を管理することができる。一連の制御電圧の連続した付加は、例えば、図3におけるターゲットオブジェクト20のような、観測されるオブジェクトの電力スペクトルの推定を可能にする。そして次に、これは、カメラ又はセンサが、従来技術のRGBカメラでは不可能な方法で、場面からデータを獲得することを可能にし、有利なことに、後で説明する新たな応用例を生む。
【０２０５】
ここで図20Aを参照すると、シリコンの吸収係数K(λ)は、波長λの関数である。シリコン基板に当たる通常光の光線による光電荷の生成は、シリコンの内側の深さxの関数として変化する。可視スペクトルの近辺において、波長λが増大するにつれて、K(λ)は急速に減少する。図20Aは、400nmと900nmとの間の波長λにおける吸収係数K(λ)を示している。
【０２０６】
深さxの関数として生成される、シリコンの単位体積あたりの光電荷の数Pは、以下で与えられる。
P = P₀e^-xK(λ) (1)
ここで、P₀は、シリコン表面における光子の数である。
【０２０７】
K(λ)が波長λとともに減少するので、光電荷の殆どが生成されるシリコン内の深さxは、波長とともに増大する。図20Bは、400nmという比較的短い波長における典型的な生成の断面図を示しており、それに対して、図20Cは、650nmというより長い波長における生成の断面図を示している。光ビームは、各シリコンブロックの中央部において、表面から底面まであると仮定される。影付き領域は、光電子が生成される所を示しており、ここで、より暗い影は、より多数の光電子の生成を示している。同じ輝度で、400nm及び650nmの両方の波長を持つ光が存在する場合には、表面近くで生成された光電子は、主に、400nmの光成分から成るのに対して、シリコン内のより深いところで生成された光電子は、主に、650nmの成分から成るであろう。シリコンの表面近くで生成された電子を、シリコン基板内のより深いところで生成された電子と区別することができる場合には、入射光の分光組成を特定することができる。
【０２０８】
シリコン構造の表面近くで生成された電子を、シリコン内のより深いところで生成された電子と区別することができる一つの方法は、シリコン内の様々な収集深さにおいて、電子収集点を提供することである。これは、様々な深さにおいて、収集に有利な様々な種類のフォトダイオードを使用することにより、実現することができる。例えば、浅い拡散-基板フォトダイオードは、表面近くにその空乏領域を持ち、従って、シリコン表面から電子を収集することが好ましいのに対して、深井戸-基板フォトダイオードは、より深い空乏領域を持ち、従って、シリコン内のより深いことろから電子をまた収集するであろう。図20Dは、n+拡散領域、及びn井戸拡散領域を持つ、シリコンp型基板を示している。n井戸における空乏領域は、シリコン材料内にかなりより深く拡張し、それゆえ、より長い波長から収集される光電子の割合が、この領域ではよい大きい、ということに注意せよ。
【０２０９】
シリコン構造の表面近くで生成された電子と、シリコン構造内のより深いところで生成された電子とを区別するもう一つの方法は、フォトゲート構造を使用することである。図20Eで示すように、空乏領域は、正の電圧でバイアスされたフォトゲートの下に生成され、ここで、空乏の深さは、フォトゲートバイアス電圧の関数である。’002出願の実施形態では、出願人は、そのようなフォトゲート構造を使って、そのようなフォトゲートを含むセンサにおける電荷収集の深さを、動的に、電気的にプログラムする。
【０２１０】
空乏領域の内側で生成された光電子は、電界の存在により、フォトゲートの下に蓄積される。後で読み取ることができる積分された電荷の量は、光又は光学パワーを表す。空乏領域の内側で生成される全ての電子が収集されると仮定し、ここで、ゲート電圧がv、従って、空乏の深さはd(V)とする。このとき、全電荷は、以下のようであろう。
【数２】

【０２１１】
ここで、P₀(λ)は、λ_minからλ_maxまでの入射光スペクトルを表している。上の式(2)から、ゲート電圧vを変えることにより、空乏の深さd(v)を電気的に制御することができ、従って、シリコン構造の表面近くで生成された電子を、シリコン内のより深いところで生成された電子と区別することができる、ということがわかる。結果として、入射光P₀(λ)の分光組成を特定することができる。
【０２１２】
検出又は感知された入力画像が、P₀(λ)のスペクトル分布を持つと仮定する。難題は、複数の測定値N(v_i)から分光組成を推定し、かつ、その推定値を、殆どのデジタルカラー画像作成応用例のための3つの色の主成分’(RGB)を使って、示すことである。RGBの色成分は、3つの帯域内での画像スペクトルの積分である。
【数３】





【０２１３】
ゲート電圧v_iで収集された総電荷である、i番目の測定値N(v_i)は、以下のように表現することができる。
【数４】

ここで、
【数５】





は、各帯域内の平均吸収係数である。それゆえ、全n個の測定値で、画像のRGB成分を以下のように推定することができる。
【数６】

【０２１４】
上の式(5)より、右辺のRGBベクトルを解くことができる。n=3の場合には、RGBベクトルの前の係数行列は、逆変換することのできる正方行列である。n>3の場合には、最小自乗法を使って、最小平均二乗誤差(MSE)でRGBベクトルを生成することができる。n=3の場合、以下のような式(6)により、解が与えられる。
【数７】

【０２１５】
実際には、センサ較正過程を通して、式(6)における3×3行列が経験的に得られる。前述の解析から、フォトゲート構造を提供されたセンサは、カラー画素を設計する際の柔軟性を提供することができる。例えば、時間順次手法を使うと、各画素はただ一つのフォトゲート構造を持ち、単色画像の生成は、ゲート電圧を数回変えること、及び複数の測定を順次実施することを含むであろう。上記の解析によって、そのような測定値を処理して、検出されるオブジェクト又はターゲットオブジェクトにおけるRGBカラー成分の推定値を得る。
【０２１６】
空間順次手法では、各画素は、一以上のフォトゲートを持ち、各ゲートは異なる振幅のゲート電圧を持っている。カラー画像を生成する処理において、複数のそのような測定値を、同時に取得する。
【０２１７】
図21Aは、3.3Vのハイ電位であるポリサイドされていないゲートの収集のためのセンサ構造240’’-1の断面であり、このセンサ構造240’’-1は、図3におけるセンサ検出器240として使用することができる。シリコン基板410内では、電界線は、ゲートG-A、又はゲートG-Bで終端する。ゲートG-A及びゲートG-Bは、この例では全てのゲートで3.3Vという、同じ電圧であるので、その電界線がG-A(Bについても同じ)で終端する点のセットは、シリコン内のG-A(Bについても同じ)に近い点のセットである。その電界線は、シリコン基板410の上表面から離れると、かなりより弱いということが理解される。
【０２１８】
かなり深い空乏領域480は、シリコン基板内の、その電界線がG-Aで終端する点のセットと関連付けられる一方で、基板内の他の全ての点についての電界線は、G-Bで終端する。ゲートG-Bが0Vバイアスである時でさえも、浅い領域であるはあるが、空乏領域480が存在することに注意する。図21Aに示すバイアス状態下で、ゲートG-Aの下の、及びゲートG-Aの付近で横方向に拡張する、かなり深い空乏領域は、基板410内のかなり深いところで生成された光電荷を収集するのに役立ち、従って、より長い波長の入射光エネルギーに対する感度が高められる。前と同様に、検出又は感知される入射光エネルギーは、ジグザグ線で示される。
【０２１９】
ここで、ゲートG-A上の電位は、相対的にローの振幅 0Vまで下げられるが、ゲートG-B上の電位は、相対的にハイの振幅 3.3Vのままである図21B、と比較する。ゲートG-Aと関連付けられる空乏領域の深さが収縮し(しかし、浅い領域として残る)、従って、ゲートG-Aは、もはや、シリコン基板410内のかなり深いところから生成された光電荷を収集する働きをしない。従って、ゲートG-Aは、ここで、基板内のかなり浅い深さからの電荷のみを収集し、より短い波長の入射光エネルギーに対して、より敏感であり、及び、より長い波長の光エネルギーに対して、実質的により敏感でないであろう。しかし、ここで、ゲートG-Bは、例えば、この例では3.3Vというようなハイ電位でバイアスされ、関連空乏領域480は、基板410内に深く拡張し、さらにより長い波長の光エネルギーを収集する働きをする。
【０２２０】
ここで、図21Cにおいて、断面図で示したセンサ構造240’’-1を考える。あらゆる収集信号を電気的に制御するのではなく、一又はそれ以上の信号を、通常の固定電圧フォトダイオード構造によって収集することができる。この実施形態では、ゲートG-Aに結合された電位は、電圧プログラム可能にされるが、これに対して、信号Bの間ゲートG-Bに結合された電圧は、ここではVXと示される固定電位である。従って、ゲートG-Aと関連付けられる収集の深さは、ゲートバイアスの振幅を変えることによって変えることができ、これは、ゲートG-Aに結合されたバイアスを制御することにより、異なる波長の光エネルギーに対する感度を変えることができることを意味する。これに対して、ゲートG-Bと関連付けられる収集の深さは、バイアスVXの一定の振幅により固定され、従って、その波長が、その領域内で有利に収集可能な電荷を作り出す入射光エネルギーでは、その入射光エネルギーに対する感度は固定であろう。
【０２２１】
図21Cにおいて、ゲートG-A及びG-Bによって収集される電荷の比率QA/QBは、構造240’’-1の上表面に当たる(ジグザグ線で示される)光エネルギーの色を特定することを可能にする。ここで図21Dを見ると、ゲート電圧VA及びVBの各設定が、応答曲線QA/QBに対応する。VA=VBの場合、応答曲線は平坦であり、波長とは無関係である。VA=0, VB=3.3Vの場合、ゲートG-Aが、シリコン基板410内の深いところから光電荷をより収集できないので、より高い波長において、応答曲線が急速に落ちる。VA及びVBが、様々な振幅を持つことを可能にすることは、明らかに、異なる応答曲線QA/QBを生成するであろう。応答曲線QA/QBのセットは、構造240’’-1によって検出された入射光エネルギーの波長を測定することのできる基底セットを、形成する。複数の曲線についての応答を組み合わせることにより、異なるスペクトル応答を持つ新たなQA/QB応答曲線を合成することができる。例えば、様々な曲線を適切に組み合わせることにより、RGBフィルタによく似たスペクトル応答を作ることができる。本発明のこの側面は、フィルタを必要とすることなく、240’’-1のような構造が検出画像内の莫大な数の色を分解することを、可能にする。
【０２２２】
上で説明した手法は、測定値ごとに、単一のスペクトル応答曲線を作り出す。しかし、(例えば、ゲート群G-A,G-B,G-Cを使うA,B,及びCような)二以上のクラスの信号を組み合わせることは、(例えば、QA/QB,及びQB/QCのような)一以上のスペクトル応答の同時生成を可能にする。従って、単一の測定ステップにおいて、すなわち、単一の積分フレームにおいて、R,G,及びBの応答を同時に生成することができる。
【０２２３】
多数の信号クラスと多数の成された測定値との間で、様々な空間的、および時間的調整が成され得る、ということがわかるであろう。
【０２２４】
上記の説明は、全n個の測定値から、3つの色の主成分(RGB)を推定することに向けられている。nは非常に大きい数(n>>3)とすることができるので、実際には、ずっと細かい帯域を使って、カラースペクトルを推定することができ、従って、3以上の色成分を使って、スペクトルを表現することができる。従って、本発明は、プログラム可能な分解能を持つスペクトル計を提供することができる。例えば、RGBI成分を持つ画像を生成することができ、ここで、Iは、赤外線成分である。図19C,19D,21A,及び21Bに示す検出器構造間には、類似点が存在し、このような構造は、距離Zを検出するシステム内で、検出器240(図3参照)として使用することができる、ということがわかるであろう。従って、検出器RGBI2の構造、又は画素を実装することができる。
【０２２５】
全n個の測定値、及びn個の推定値に関して、各推定値は、
【数８】

の帯域幅、及び
【数９】

の平均吸収係数を持つ。上の式(6)は、以下のような式(7)で表すことができる。
【数１０】

【０２２６】
上述のような複数のスペクトルの推定能力を与えられて、本発明は、場面又はオブジェクトを多数の様々な方法で描画できるように、データベース内にRGB以上のものを保持することができる。例えば、(Canesta社が譲受人である)係属中の米国特許出願第10/013,069号で開示されたように、RGB画像内の追加情報を、RGB画像と逆互換性があるように符号化することもできるであろう。
【０２２７】
上で説明した本発明の実施形態は、従来技術のカラーフィルタアレイ(CFA)に基づくRGBカメラ又はセンサよりも多くの利点を提供する。本発明の実施形態は、センサ製造の間、特別な(及び、歴史上高価な)CFA蒸着処理の必要性が全くないので、より低い製造コストを有する。’002出願の説明された画素センサの実施形態を使って、補間の必要なく、同じ所において色をサンプリングし、これは、エイリアシング問題を回避する。これに対して、従来技術のCFAセンサは、おそらくバイエルパターンを使って、画像を不充分にサンプリングし、これは、カラーエイリアシングを容易に引き起こし得る。’002出願によるセンサ構造は、単に3つに過ぎないRGBカラー主成分よりも、多くのカラーサンプリング点を持つことができる。このような複数のサンプリング点は、ずっと豊富な情報を提供し、入射カラースペクトルのより良い推定という結果になる。この柔軟性は、従来技術のデジタル画像作成をしのぐ、画素センサ構造についての新しい応用例を可能にする。例えば、偽造でない測定値は、従来のセンサをだますが、本発明による画素検出器をだまさないカラーパターンを含むであろう。出願人のセンサは、プログラム可能な(あるいは、固定)ゲートバイアス電位を使って、電気的に調整可能とすることができる。
【０２２８】
上で説明したような本発明の実施形態は、従来技術の三重井戸RGBカメラよりも、幾つかの利点を提供する。例えば、出願人の説明した構造は、従来の三重井戸構造より柔軟性を提供する。本発明は、その波長感度が動的に電気的に調整可能であるセンサ構造を、提供することができ、この利点は、従来の三重井戸製造を使用したセンサ構造には存在しない。さらに、本発明によるセンサ構造は、従来技術の三重井戸構造とくらべて、より高い電圧スウィング、及びより高いダイナミックレンジを享受する。全てのp-n接合についての逆バイアス制約のため、そのような従来技術の三重井戸構造における電圧スウィングは制限される。さらに、n-p-n-p構造を適当にバイアスすることは、各接合が過大な電圧スウィングを持たないことを確実にすることを意味する。この電圧制約は、空乏領域がより狭くなることを意味し、それは、ひいては、より低い量子効率という結果になる。小さい電圧スウィングを持つことに加えて、従来技術の三重井戸構造は、非常に高いドーピングレベルを使う。このようなドーピングレベルは、かなり小さい空乏領域、及び小さいQE、という結果になる。さらに、高いドーピング、及び不均一な構造は、望ましくない高い暗電流を生み出す。さらに、従来技術の三重井戸構造は、リセット及び読み取り回路の3つのセットを必要とし、それは、低フィルファクタに寄与する。
【０２２９】
出願人のカラーセンサ構造の利点は、照合、及びクラス分類の応用例を含むことである。例えば、従来技術の立体画像カメラシステムは、(各々が、別個の視点からそれ自身の画像を獲得する)2つの画像装置を使って、距離情報を生成し、立体不均衡処理を実施しなければならない。このような処理は、初めに、左右の画像装置からの対応する画素を照合しようとし、次に、その画素座標の差異から距離を計算しようと試みる。しかし、本発明は、各画素において、単なるRGB成分より多くの色成分を提供することができ、従って、照合処理における曖昧さを減らして、より正確な距離情報を与えるはずである。それらの利点は、オブジェクトのクラス分類に役立ち、そこでは、更なる色成分が、より良い辺縁画素の識別を可能にする。
【０２３０】
本発明の、非常に細かい分解能でより広いスペクトルを捕らえることができる能力は、オブジェクト照明の操作において、利点を提供する。例えば、場面内のオブジェクトが二以上の光源で照明される場合には、出願人のセンサ構造を使用して、特定のスペクトル特性を持つ1セットの光源の影響を、獲得された場面から取り除くことができる。そのような応用例では、センサ構造は、ノッチフィルタとして機能して、望ましくないスペクトル成分を減らす、又は取り除く。例えば、蛍光灯の光は、主な幾つかの別個のスペクトル成分から構成されるが、その一方で、白熱光は広いスペクトルを持つ。出願人のセンサ構造は、両方の光源で捕らえられた画像を操作することを可能にし、望まれる場合には、あたかも白熱光だけで照明されているかのように、画像を描画する。本質的に、本発明によるセンサ構造のスペクトル応答を電気的に調整することができる能力は、望ましくない照明効果を取り除くことができる。
【０２３１】
色信号を復調することにもまた、出願人のセンサ構造を使用することができる。Canesta社が譲受人である仮特許出願第60/254,873号は、光度変調信号を検出するための方法を説明していた。幾分類似した方法で、本発明を使用して、色変調信号を検出し、その位相及び振幅を特定することができる。図22Aは、理想的には、厳密に相補的に変調されると仮定される赤、及び青の信号を示しているが、とはいえ、図示を明瞭にするために、50%以下のデューティサイクルを示している。このように、光源の光度は一定のままであるが、光源の色(彩度)は変調される。図22Bは、適当なゲートG-A及び/又はG-Bのバイアス電位を選択することにより、本発明で実現することのできる、2つの異なるスペクトル応答曲線を示している。図22Bに示す２つの応答曲線は、対象のスペクトル全域にわたる全体的な感度について比較可能であろう。実際には、システム応答全体が、光源の色変調周波数と全く等しい周波数において、その2つの応答曲線を交互に繰り返すようにセットされる。赤の光源が作動している時に、赤の応答曲線がアクティブであり、かつ青の光源が作動している時に、青の応答曲線がアクティブである時、最大全復調応答が生じる。
【０２３２】
要するに、説明された様々な実施形態について、多くの応用例が存在する。多くの応用例では、例えば、図3のシステム200内のマイクロプロセッサ260を使って、獲得されたデータのフレーム間での検出画像の外形の移動を特定することにより、その検出画像の外形内のオブジェクトの移動を計算することが望まれる。外形内の画素検出器は、全て、その外形の速度である均一の速度を受け得る。それらの外形を使って、オブジェクトを識別することができるので、オンチッププロセッサ260を使って、対象のオブジェクトを追跡することができる。このように、望まれる場合には、ICチップ210は、オブジェクト20が移動した時はいつでも、そのオブジェクト20全体の位置の変化を表すことができる単一の値(データ)を出力することができる。従って、ICチップから、フレーム速度で、画素の全フレームを出力するのではなく、かわりに、対象のオブジェクトの位置の変化を表す単一ベクトルを送信することができる。そうすることは、ICチップの入/出力のかなりの減少という結果になり、オフチップのデータ処理要求を大幅に減らすことができる。オンチップマイクロプロセッサ260は、さらに、空間的及び/又は時間的トポロジの配列決定を管理することができ、さらに、空間及び/又は時間多重化を最適化することもできる、ということがわかるであろう。
【０２３３】
他の応用例では、例えば、その仮想キーがユーザの指によって「押される」キーボード、或いは仮想デジタルタブレットのような仮想入力装置であるオブジェクトを認識するように、システム200は求められるであろう。例えば、係属中の米国特許出願第09/502,499号では、三次元距離測定TOFシステムを使用して、仮想入力装置を実装する。ユーザの手又はスタイラスが、そのような装置上の仮想キー又は領域を「押した」とき、TOF測定値を使用するシステムは、どのキー又は領域が「押されている」かを特定することができる。次に、システムは、例えば、ユーザの仮想入力装置との対話からの入力データを受信するPDAのような携帯デバイスへ、キーストローク情報の等価物を出力することができる。前述ように、ここで説明した様々な実施形態を、そのような応用例で使用することができ、その場合、図3におけるデータは、マイクロプロセッサ260によってオンチップで処理されたキーストローク識別情報を表すことができるであろう。
【０２３４】
示したように、おそらくメモリ270と関連付けられるソフトウェアを実行するマイクロプロセッサ260は、発生器225の変調、及び様々な電子回路250による検出を制御することができる。望まれる場合には、特別な画像処理ソフトウェアを使って、検出信号を処理することもできる。システム200は、その低い消費電力のため、バッテリ作動することができることが好ましいので、そのようなソフトウェアが、充分な画像解像度が得られたことを確認した時、アレイ230の様々な部分に対して、選択的に、動作電力を終了させることができる。さらに、充分な光子エネルギーがアレイ230に到達して、適切な検出を確実にする場合には、エミッタ220によって出力される信号の形状を変えることができるであろう。例えば、エミッタエネルギーのピーク電力、及び/又はデューティサイクルを減らし、従って、システム200による全消費電力を減らすことができるであろう。光エネルギー出力信号の形状を変える際の設計の妥協は、z-分解能の精度、ユーザの安全性、及びエミッタ220の電力処理能力の考慮を含む。
【０２３５】
要約すると、光エミッタ220からのピーク及び平均電力は、数十又は数百mWの範囲内であることが好ましいという点で、システム全体は、有利なことに、小さいバッテリで作動することができる。それにもかかわらず、距離分解能はcmのレンジであり、信号/雑音比は容認できるものである。距離zに比例した情報を獲得することに関して、様々な実施形態を説明したが、望まれる場合には、本発明を実践して、ターゲットオブジェクトの輝度のみに関する情報を獲得することもできる、ということがわかるであろう。このような応用例では、本発明を、本質的には、輝度情報への周辺光の影響を実質的に減らす、かなり良いフィルタとして使用することができる。z情報を獲得することが、100MHzを超える変調周波数でエネルギー源を変調することを含み得るのに対して、輝度情報を獲得することに向けられた応用例は、おそらく50Hhzくらいのかなりより低い速度でエネルギー源を変調することを、含むことができるであろう。さらに、本発明を使用して、TOF情報を獲得することにより、ターゲットオブジェクトの屈折率を測定することができるであろう。
【０２３６】
以下の特許請求の範囲で定められるような、本発明の主題及び技術的範囲から逸脱することなく、開示された実施形態に対して、変更及び変形を成すこともできる。

【特許請求の範囲】
【請求項１】
高周波数成分を含む変調周期波形を持つ光エネルギーで、ターゲットを照明し、かつ
前記ターゲットにより反射された前記光エネルギーの一部を、少なくとも一つの光検出器で検出するシステムにおいて使用するための、検出を改善する方法であって、
前記光エネルギーの一部によって前記光検出器内で生成された電荷を、前記光検出器内の収集ノードへ向けるための手段を、前記各光検出器に提供し、及び、
前記電荷の少なくとも幾つかを、前記収集ノードから収集する
ステップを含むことを特徴とする方法。
【請求項２】
前記電荷を向けるための手段が、
半導体光検出器に、基板内に形成された第一及び第二のソースを提供し、かつ、前記基板の表面上に、第一及び第二の電荷転送ゲート、及び該第一と第二の電荷転送ゲートとの間に配置された空乏ゲートを形成すること、及び
電圧信号を、前記第一及び第二の電荷転送ゲートに結合して、前記光検出器によって生成された前記電荷を、前記第一及び第二のソースの少なくとも一方に向けること
を含む、ことを特徴とする請求項1に記載の方法。
【請求項３】
前記光検出器の量子効率を変調するステップ
をさらに含む、ことを特徴とする請求項1に記載の方法。
【請求項４】
平面図において、前記空乏ゲートは、前記第一と第二の電荷転送ゲートとの間に配置され、該第一及び第二の電荷転送ゲートは、前記第一と第二のソースの中間に配置される、 ことを特徴とする請求項2に記載の方法。
【請求項５】
前記空乏ゲート、及び前記第一及び第二の電荷転送ゲートの少なくとも一つに存在する少なくとも一つの周期信号から、前記第一及び第二のソースによって収集された電荷を保護するための手段を提供するステップ
をさらに含む、ことを特徴とする請求項2に記載の方法。
【請求項６】
前記光検出器は、基板内に形成された第一及び第二のソースを提供された半導体光検出器であり、かつ、前記基板の表面上に、第一と第二のバイアスゲートとの間に配置される空乏ゲートを形成し、かつ、前記第一と第二のバイアスゲートとの間に配置される第一及び第二の電荷転送ゲートを形成し、
前記第一及び第二のバイアスゲートは、ある電位でバイアスされて、前記空乏ゲート、及び前記第一及び第二の電荷転送ゲートの少なくとも一つに存在する少なくとも一つの周期信号から、前記第一及び第二のソースによって収集された電荷を保護する、
ことを特徴とする請求項2に記載の方法。
【請求項７】
前記光エネルギーの波長に対する前記光検出器の感度応答を、電気的に変化させるステップ
をさらに含む、ことを特徴とする請求項1に記載の方法。
【請求項８】
前記システムは、該システムと前記ターゲットとの間の距離を、前記光検出器から得られた飛行時間情報を使って測定する
ことを特徴とする請求項1に記載の方法。
【請求項９】
基板、
前記基板内に形成された第一及び第二のソース、
前記基板の表面上に形成された第一及び第二の電荷転送ゲート、及び
前記第一と第二の電荷転送ゲートとの間に配置された空乏ゲート、
を含み、前記基板内で光エネルギーによって生成された電荷が、前記第一及び第二の電荷転送ゲートに結合可能な電圧信号に応じて、前記第一及び第二のソースの少なくとも一方に向けられる
ことを特徴とする、高周波数成分を含む変調周期波形を持つ光エネルギーで、ターゲットを照明し、かつ、前記ターゲットによって反射された前記光エネルギーの一部を、少なくとも一つの前記半導体光検出器で検出するシステムで使用可能な、CMOS実装可能な半導体光検出器。
【請求項１０】
前記第一及び第二のソースによって、前記空乏ゲート、及び前記第一及び第二の電荷転送ゲートの少なくとも一つに存在する少なくとも一つの周期信号から収集された電荷を保護するための手段
をさらに含む、ことを特徴とする請求項9に記載の半導体光検出器。
【請求項１１】
平面図において、前記第一及び第二の電荷転送ゲートと、前記第一及び第二のソースとの間で、前記基板の前記表面上に配置された第一及び第二のバイアスゲート、
をさらに含み、前記第一及び第二のバイアスゲートは、第一及び第二のソースによって、前記空乏ゲート、及び前記第一及び第二の電荷転送ゲートの少なくとも一つに存在する少なくとも一つの周期信号から収集された電荷を保護するように選択されたバイアス電位のソースに結合された、
ことを特徴とする請求項9に記載の半導体光検出器。
【請求項１２】
前記半導体光検出器の量子効率を変調するための手段
をさらに含む、ことを特徴とする請求項9に記載の半導体光検出器。
【請求項１３】
前記光エネルギーの波長に対する前記半導体光検出器の感度応答を、電気的に変化させるための手段
をさらに含む、ことを特徴とする請求項9に記載の半導体光検出器。
【請求項１４】
前記システムが、該システムと前記ターゲットとの間の距離を、前記半導体光検出器から得られた飛行時間情報を使って測定する
ことを特徴とする、請求項9に記載の半導体光検出器。
【請求項１５】
ルールのセットを使って、集積回路(IC)設計レイヤのセットを、前記ICを製造するために使用される製造マスクのセットへ変換する形式のCMOS製造プロセスで使用するための、前記ルールのセットを拡張して、IC構造の製造を最適化することを可能にする方法であって、
(a)提案されたICの構造を解析し、必要に応じて、前記IC設計レイヤの更なるレイヤを付加して、前記構造を実現し、
(b)ステップ(a)において必要とされるように特定された前記更なるレイヤを使用する、更なる前記ルールを定め、及び、
(c)新しいマスクを生成して、ステップ(a)において提案された前記ICを作成する
ステップを含み、前記製造マスクのセットで表現できるICの特性を最適化することができる、ことを特徴とする方法。
【請求項１６】
前記ICが、光エネルギーを検出するIC、及び前記IC内で生成された電荷を管理するICで構成される群から選択された、少なくとも一つのIC形式を含む、
ことを特徴とする請求項15に記載の方法。
【請求項１７】
前記方法が、前記CMOS製造プロセス、及び前記製造マスクのセットの少なくとも一つを、変更されないままにしておく、
ことを特徴とする請求項15に記載の方法。
【請求項１８】
高周波数成分を含む変調周期波形を持つ光エネルギーで、ターゲットを照明し、前記ターゲットによって反射された前記光エネルギーの一部を、少なくとも一つの半導体光検出器で検出するシステムにおいて使用するための、検出性能を改善する方法であって、
前記各半導体光検出器に、基板上に形成された空間的に離れた細長い構造の第一の群及び第二の群を提供し、ここで、隣接する前記構造を隔てるx方向の距離は、前記構造のy方向の長さより実質的に小さく、
前記基板内の検出生成電荷を、前記細長い構造の少なくとも第一の領域における局所収集のために、前記x方向に第一の速度で移動させ、かつ、前記第一の領域における前記検出生成電荷の少なくとも幾つかを、前記細長い構造の第二の領域における収集のために、前記y方向に第二の速度で移動させるように、前記半導体光検出器を動的にバイアスする
ステップを含み、前記半導体光検出器の性能は、前記第一の速度に実質的に依存し、前記第二の速度とは実質的に独立している、ことを特徴とする方法。
【請求項１９】
前記第一の速度が、前記第二の速度より実質的に速い、
ことを特徴とする請求項18に記載の方法。
【請求項２０】
前記細長い構造はゲート構造であり、かつ、
前記ゲート構造の前記第一の領域と前記第二の領域との間の電位差を維持するステップ
をさらに含む、ことを特徴とする請求項18に記載の方法。
【請求項２１】
前記ゲート構造の前記第一の領域にクロック信号を結合し、前記ゲート構造の前記第二の領域にコンデンサを結合するステップ
をさらに含む、ことを特徴とする請求項19に記載の方法。
【請求項２２】
前記ゲート構造の第一の群、及び前記ゲート構造の第二の群と関連付けられる空乏の深さを、動的に変えるステップ
をさらに含む、ことを特徴とする請求項19に記載の方法。
【請求項２３】
前記光エネルギーの波長に対する前記半導体光検出器の感度応答を、電気的に変化させるステップ
をさらに含む、ことを特徴とする請求項19に記載の方法。
【請求項２４】
前記半導体光検出器の量子効率を変調するステップ
をさらに含む、ことを特徴とする請求項18に記載の方法。
【請求項２５】
前記システムが、該システムと前記ターゲットとの間の距離を、前記半導体光検出器から得られた飛行時間情報を使って測定する、
ことを特徴とする請求項18に記載の方法。
【請求項２６】
高周波数成分を含む変調周期波形を持つ光エネルギーで、ターゲットを照明し、前記ターゲットによって反射される前記光エネルギーの一部を検出するシステムにおいて使用するための、該システムで使用されて前記光エネルギーの一部を検出する、少なくとも一つのCMOS実装可能な半導体光検出器であって、
基板上に形成された、空間的に離れた細長い構造の第一の群、及び第二の群、
を含み、隣接する前記構造を隔てるx方向の距離は、前記構造のy方向の長さより実質的に小さく、
前記基板内の検出生成電荷を、前記細長い構造の少なくとも第一の領域における局所収集のために、前記x方向に第一の速度で移動させ、かつ、前記第一の領域における前記検出生成電荷の少なくとも幾つかを、前記細長い構造の第二の領域における収集のために、前記y方向に第二の速度で移動させるように、前記半導体光検出器は、動的にバイアスされ、
前記半導体光検出器の性能は、前記第一の速度に実質的に依存し、前記第二の速度とは実質的に独立している、ことを特徴とする半導体光検出器。
【請求項２７】
前記第一の速度が、前記第二の速度より実質的に速い、
ことを特徴とする請求項26に記載の半導体光検出器。
【請求項２８】
前記細長い構造がゲート構造であり、かつ、
前記ゲート構造の前記第一及び第二の領域が、それらの間の電位差を維持するようにバイアス可能である、
ことを特徴とする請求項26に記載の半導体光検出器。
【請求項２９】
前記細長い構造がゲート構造であり、かつ、
前記ゲート構造の前記第二の領域に結合されたコンデンサ
をさらに含む、ことを特徴とする請求項26に記載の半導体光検出器。
【請求項３０】
前記細長い構造がゲート構造であり、かつ、
前記ゲート構造の第一の群、及び前記ゲート構造の第二の群の少なくとも一方と関連付けられる空乏の深さを、動的に変えるための手段
をさらに含む、ことを特徴とする請求項26に記載の半導体光検出器。
【請求項３１】
前記光エネルギーの波長に対する前記半導体光検出器の感度応答を、電気的に変化させるための手段
をさらに含む、ことを特徴とする請求項26に記載の半導体光検出器。
【請求項３２】
前記半導体光検出器の量子効率を変調するための手段、
をさらに含む、ことを特徴とする請求項26に記載の半導体光検出器。
【請求項３３】
前記システムが、該システムと前記ターゲットとの間の距離を、前記半導体光検出器から得られた飛行時間情報を使って測定する、
ことを特徴とする請求項26に記載の半導体光検出器。
【請求項３４】
検出される光エネルギーが当たり得る第一の表面を有する基板、
前記第一の表面上に配置された、空間的に離れたゲートの第一の群、及び
前記ゲートの第一の群の要素が、ゲートの第二の群の要素と交互に挟まれるように、前記第一の表面上に配置された、空間的に離れた該ゲートの第二の群、
を含む半導体センサを提供し、
前記ゲートの第一の群、及び第二の群の少なくとも一つを、電気的にプログラム可能な電位でバイアスして、その深さが該電位に応じる、前記ゲートと関連付けられる少なくとも第一の空乏領域を形成する
ステップを含み、前記半導体センサが、前記光エネルギー内の少なくとも一つの波長成分を識別できるように、該光エネルギーの波長成分が、前記第一の空乏領域内で収集可能な電荷を生成する
ことを特徴とする、半導体センサの波長応答を電気的にプログラムする、CMOS実装可能な方法。
【請求項３５】
前記第一の表面上に配置され、かつ前記ゲートの第一の群、及び第二の群の要素と交互に挟まれる、空間的に離れたゲートの第三の群を提供し、
前記空間的に離れたゲートの第三の群を、電気的にプログラム可能な電位でバイアスして、その深さが前記電位に応じる、前記ゲートと関連付けられる少なくとも第三の空乏領域を形成する
ステップをさらに含み、前記半導体センサが、前記光エネルギー内の少なくとも二つの波長成分を識別することができる、ことを特徴とする請求項34に記載の方法。

【図１】

【図２Ａ】

【図２Ｂ】

【図２Ｃ】

【図２Ｄ】

【図２Ｅ】

【図３】

【図４】

【図５Ａ】

【図５Ｂ】

【図６Ａ】

【図６Ｂ】

【図６Ｃ】

【図７Ａ】

【図７Ｂ】

【図７Ｃ】

【図７Ｄ】

【図８Ａ】

【図８Ｂ】

【図８Ｃ】

【図９Ａ】

【図９Ｂ】

【図９Ｃ】

【図１０】

【図１１Ａ】

【図１１Ｂ】

【図１２Ａ】

【図１２Ｂ】

【図１２Ｃ】

【図１３Ａ】

【図１３Ｂ】

【図１４Ａ】

【図１４Ｂ】

【図１５−１】

【図１５−２】

【図１６−１】

【図１６−２】

【図１６−３】

【図１７−１】

【図１７−２】

【図１７−３】

【図１８Ａ】

【図１８Ｂ】

【図１８Ｃ】

【図１９Ａ】

【図１９Ｂ】

【図１９Ｃ】

【図１９Ｄ】

【図１９Ｅ】

【図１９Ｆ】

【図１９Ｇ】

【図１９Ｈ】

【図１９Ｉ】

【図１９Ｊ】

【図２０Ａ】

【図２０Ｂ】

【図２０Ｃ】

【図２０Ｄ】

【図２０Ｅ】

【図２１Ａ】

【図２１Ｂ】

【図２１Ｃ】

【図２１Ｄ】

【図２２Ａ】

【図２２Ｂ】

【公開番号】特開２０１２−４９５４７（Ｐ２０１２−４９５４７Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１１−１９８６１３（Ｐ２０１１−１９８６１３）
【出願日】平成２３年９月１２日（２０１１．９．１２）
【分割の表示】特願２００６−５１７４４１（Ｐ２００６−５１７４４１）の分割
【原出願日】平成１６年６月１７日（２００４．６．１７）
【出願人】（５０００４６４３８）マイクロソフト　コーポレーション (3,165)
【Ｆターム（参考）】