光電変換素子、光電変換素子の作製方法、表示装置及び電子機器
【課題】耐久性の高い光電変換素子を作製する。
【解決手段】基板上の第１の導電層と、第１の導電層を覆う第１の絶縁層と、第１の絶縁層上の第１の半導体層と、第１の半導体層上に設けられた第２の半導体層と、第２の半導体層上の不純物半導体層と、不純物半導体層上の第２の導電層と、第１の半導体層と第２の導電層を覆う第２の絶縁層と、第２の絶縁層上の透光性を有する第３の導電層と、を有し、第２の絶縁層は、第１の開口部と第２の開口部を有し、第１の開口部では、第１の半導体層と第３の導電層が接続され、第２の開口部では、第１の導電層と第３の導電層が接続され、第１の開口部に、第２の導電層により構成された電極に囲まれた受光部を有する光電変換素子とする。
【解決手段】基板上の第１の導電層と、第１の導電層を覆う第１の絶縁層と、第１の絶縁層上の第１の半導体層と、第１の半導体層上に設けられた第２の半導体層と、第２の半導体層上の不純物半導体層と、不純物半導体層上の第２の導電層と、第１の半導体層と第２の導電層を覆う第２の絶縁層と、第２の絶縁層上の透光性を有する第３の導電層と、を有し、第２の絶縁層は、第１の開口部と第２の開口部を有し、第１の開口部では、第１の半導体層と第３の導電層が接続され、第２の開口部では、第１の導電層と第３の導電層が接続され、第１の開口部に、第２の導電層により構成された電極に囲まれた受光部を有する光電変換素子とする。
【発明の詳細な説明】
【技術分野】
【０００１】
光電変換素子、該光電変換素子を有する表示装置、及び電子機器に関する。更には、その作製方法に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ（特に、液晶表示装置及び発光表示装置（ＥＬ表示装置を含む。））に関する技術の進歩が目覚ましい。フラットパネルディスプレイでは、画素トランジスタと同一基板上に光電変換素子を設けることが検討されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−９５２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
今後、フラットパネルディスプレイは様々な場所に設置されることが想定されるため、屋外などの過酷な使用環境下での耐久性が求められている。そして、タッチパネルでない表示装置にも、使用環境を認識するセンサとして、光電変換素子が搭載される場合が想定される。ただし、このような光電変換素子であっても、表示装置の画素トランジスタとは異なる基板上に設けられていることが多い。または、光電変換素子が画素トランジスタと同一基板上に設けられる場合であっても、画素トランジスタとは作製工程を異にするものが多い。
【０００５】
そこで、本発明の一態様は、画素トランジスタと同一基板上に設けられる、耐久性の高い光電変換素子を提供することを課題とする。更には、画素トランジスタの作製工程を大きく変えることなく作製することが可能な光電変換素子の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、チャネル形成領域を有する半導体層が設けられたトランジスタと同様の構成を有し、該半導体層の露出された部分に透光性の導電層が設けられることで、受光部が設けられたショットキーダイオード型の光電変換素子である。
【０００７】
本発明の一態様は、チャネル形成領域を有する半導体層が設けられたトランジスタと、該トランジスタと同様の構成を有し、該半導体層の露出された部分に透光性の導電層が設けられることで受光部が設けられた光電変換素子と、を同一基板上に有する表示装置である。
【０００８】
本発明の一態様は、前記表示装置を表示部として有する電子機器である。
【０００９】
本発明の一態様は、前記光電変換素子の作製方法である。該光電変換素子の作製方法は、表示装置の画素トランジスタと同様であるが、半導体層と重畳する部分の絶縁層に開口部を設けて露出させる点が大きく異なる。
【発明の効果】
【００１０】
本発明の一態様を光電変換素子に適用することにより、トランジスタと同一基板上に耐久性の高い光電変換素子を得ることができる。
【００１１】
更には、本発明の一態様を表示装置に適用することにより、耐久性の高い光電変換素子を画素トランジスタと同一基板上に搭載した表示装置を得ることができる。
【００１２】
更には、本発明の一態様を電子機器に適用することにより、耐久性の高い光電変換素子を表示部の画素トランジスタと同一基板上に搭載した電子機器を得ることができる。
【００１３】
本発明の一態様を光電変換素子の作製方法に適用することにより、画素トランジスタの作製工程を大きく変えることなく、該画素トランジスタと同一基板上に光電変換素子を作製することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一態様である光電変換素子の一形態例を説明する図。
【図２】本発明の一態様である光電変換素子の一形態例を説明する図。
【図３】本発明の一態様である光電変換素子の一形態例を説明する図。
【図４】本発明の一態様である光電変換素子の一形態例を説明する図。
【図５】本発明の一態様である光電変換素子の一形態例を説明する図。
【図６】本発明の一態様である光電変換素子の一形態例を説明する図。
【図７】本発明の一態様である光電変換素子の一形態例を説明する図。
【図８】本発明の一態様である光電変換素子の一形態例を説明する図。
【図９】本発明の一態様である光電変換素子の一形態例を説明する図。
【図１０】本発明の一態様である光電変換素子とともに搭載するトランジスタの一形態例を説明する図。
【図１１】本発明の一態様である光電変換素子、及び該光電変換素子と同一の基板上に設けられるトランジスタの作製方法を説明する第１の図。
【図１２】図１１の光電変換素子の作製方法の続きである第２の図。
【図１３】図１１のトランジスタの作製方法の続きである第２の図。
【図１４】本発明の一態様である表示装置の一形態例を説明する図。
【図１５】本発明の一態様である電子機器の一形態例を説明する図。
【図１６】本発明の一態様である電子機器の一形態例を説明する図。
【発明を実施するための形態】
【００１５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１６】
なお、以下の説明において、図中で同一のハッチパターンを施した領域は、原則として同一の層であるものとする。
【００１７】
（実施の形態１）
本実施の形態では、本発明の一態様である光電変換素子について説明する。
【００１８】
図１は、本発明の一態様である光電変換素子を示す。図１に示す光電変換素子は、基板１００上に設けられた第１の導電層１０２と、第１の導電層１０２を覆って設けられた第１の絶縁層１０４と、第１の絶縁層１０４上に設けられた第１の半導体層１０６と、第１の半導体層１０６上に離間して設けられた第２の半導体層１０８と、第２の半導体層１０８上に設けられた不純物半導体層１１０と、不純物半導体層１１０上に設けられた第２の導電層１１２と、少なくとも第１の半導体層１０６と第２の導電層１１２を覆って設けられた第２の絶縁層１１４と、第２の絶縁層１１４上に設けられた第３の導電層１１６と、を有する。第２の絶縁層１１４は、第１の開口部１５０と第２の開口部１５２を有し、第１の開口部１５０は、第１の導電層１０２により構成される第１の配線１５４と重畳して設けられ、第２の開口部１５２は、第１の導電層１０２により構成される第２の配線１５６と重畳して設けられ、第１の開口部１５０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１５２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１５０に形成されることで、第１の開口部１５０に受光部が設けられた構成を有する。受光部は第２の導電層１１２により矩形状に囲まれている。なお、第２の導電層１１２は、第３の配線１５８を構成している。
【００１９】
なお、図１に示す光電変換素子では、上面図において、受光部が第２の導電層１１２により構成される部分によって矩形状に囲まれているが、これに限定されず、円形状に囲まれていてもよい。
【００２０】
なお、第１の半導体層１０６はキャリア移動度の高い半導体材料（例えば、微結晶半導体などに代表される結晶性半導体）により設けられ、第２の半導体層１０８は第１の半導体層１０６を形成する半導体材料よりもキャリア移動度の低い半導体材料により設けられている。
【００２１】
ここで、図１に示す光電変換素子の動作について説明する。図１に示す光電変換素子は、第１の開口部１５０に設けられた受光部が受光することで光電効果によりキャリア（正孔と電子）が生じる。なお、ここで不純物半導体層１１０には、一導電型の不純物元素としてｎ型を付与する不純物元素が添加されているものとする。
【００２２】
第１の開口部１５０に設けられた受光部には、第１の導電層１０２により構成される第１の配線１５４に接続された下部電極と、該下部電極に重畳し、第３の導電層１１６により構成される上部電極が設けられている。ここで、下部電極の電位Ｖｂｏｔｔｏｍと上部電極の電位Ｖｔｏｐとの間の関係は、Ｖｂｏｔｔｏｍ＞Ｖｔｏｐでもよいし、Ｖｔｏｐ＞Ｖｂｏｔｔｏｍでもよいが、Ｖｂｏｔｔｏｍ＞Ｖｔｏｐとすることが好ましい。これは、第１の開口部１５０の形成には、好ましくはドライエッチングを用いるが、このドライエッチングにより受光部の第１の半導体層１０６にプラズマダメージが生じ、該ダメージがキャリアの流れを阻害するからである。ただし、第１の開口部１５０の形成に際してプラズマダメージを生じない場合にはこの限りでない。
【００２３】
そして、上部電極の電位Ｖｔｏｐと、第２の導電層１１２により構成される第３の配線１５８の電位Ｖｌｉｎｅとの間には、Ｖｌｉｎｅ＞Ｖｔｏｐの関係があることが好ましい。光電効果により生じた電子を第３の配線１５８側に流すためである。
【００２４】
上記の関係を満たし、Ｖｂｏｔｔｏｍ＞Ｖｔｏｐの場合には、受光により生じた電子は下部電極に引きつけられ、正孔は上部電極に引きつけられる。下部電極近傍に過剰に生じた電子は、第３の配線１５８側に流れ、上部電極に引きつけられた正孔は、上部電極近傍で受光により生じた電子の一部と再結合する。
【００２５】
または、Ｖｔｏｐ＞Ｖｂｏｔｔｏｍの場合には、受光により生じた電子は上部電極に引きつけられ、正孔は下部電極に引きつけられる。下部電極近傍に過剰に生じた正孔は、上部電極近傍の電子の一部と再結合する。上部電極近傍の電子の一部は、第３の配線１５８側に流れる。
【００２６】
そして、第３の配線１５８の電位の変化により光電流を検知すればよい。例えば、一定の電位に保持された容量素子の一方の電極を第３の配線１５８に電気的に接続し、当該容量素子の電位の変化を検知すればよい。
【００２７】
または、本発明の一態様である光電変換素子では、上面図において、受光部が第２の導電層１１２により囲まれていなくてもよい。受光部が第２の導電層１１２により囲まれていない態様を、図２乃至図４に示す。
【００２８】
図２は、本発明の一態様である光電変換素子を示す。図２に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１６０と第２の開口部１６２を有し、第１の開口部１６０は、第１の導電層１０２により構成される第１の配線１６４と重畳して設けられ、第２の開口部１６２は、第１の導電層１０２により構成される第２の配線１６６と重畳して設けられ、第１の開口部１６０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１６２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１６０に形成されることで、第１の開口部１６０に受光部が設けられた構成を有する。なお、第２の導電層１１２は第３の配線１６８及び第４の配線１６９を構成しており、第３の配線１６８と第４の配線１６９により挟まれた部分に受光部を有する。
【００２９】
図３は、本発明の一態様である光電変換素子を示す。図３に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１７０と第２の開口部１７２を有し、第１の開口部１７０は、第１の導電層１０２により構成される第１の配線１７４と重畳して設けられ、第２の開口部１７２は、第１の導電層１０２により構成される第２の配線１７６と重畳して設けられ、第１の開口部１７０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１７２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１７０に形成されることで、第１の開口部１７０に受光部が設けられた構成を有する。なお、第２の導電層１１２は第３の配線１７８を構成している。図３に示す光電変換素子は、図２における第４の配線１６９が設けられていない形状といえる。このような構成は、受光部の面積を広くすることができるため好ましい。
【００３０】
図４は、本発明の一態様である光電変換素子を示す。図４に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１８０と第２の開口部１８２を有し、第１の開口部１８０は、第１の導電層１０２により構成される第１の配線１８４と重畳して設けられ、第２の開口部１８２は、第１の導電層１０２により構成される第２の配線１８６と重畳して設けられ、第１の開口部１８０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１８２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１８０に形成されることで、第１の開口部１８０に受光部が設けられた構成を有する。なお、第２の導電層１１２は第３の配線１８８を構成している。そして、第１の開口部１８０は、第２の導電層１１２により構成される電極を３方向から挟んで設けられている。このような構成は、当該電極に光電流が流れ込む面の面積を大きくすることができるため好ましい。
【００３１】
または、本発明の一態様である光電変換素子では、前記した態様では第１の導電層１０２により構成されていた配線の一を、第２の導電層１１２により構成してもよい。
【００３２】
図５は、本発明の一態様である光電変換素子を示す。図５に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１９０と第２の開口部１９２を有し、第１の開口部１９０は、第１の導電層１０２により構成される第１の配線１９４と重畳して設けられ、第２の開口部１９２は、第２の導電層１１２により構成される第２の配線１９６と重畳して設けられ、第１の開口部１９０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１９２では、第２の導電層１１２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１９０に形成されることで第１の開口部１９０に受光部が設けられた構成を有する。受光部は第２の導電層１１２により矩形状に囲まれている。なお、第２の導電層１１２は第３の配線１９８を構成している。
【００３３】
図５に示す構成は、第１の導電層１０２を形成する導電性材料の導電率が第２の導電層１１２を構成する導電性材料の導電率よりも低い場合に、特に有効である。
【００３４】
なお、図１乃至図５では、異なる電位にする配線はそれぞれ設けたが、これに限定されない。
【００３５】
例えば、図１において、第２の配線１５６を第１の配線１５４とは独立した配線とすることなく、第１の配線１５４と第２の配線１５６の間に抵抗素子２００を設けて第１の配線１５４と第２の配線１５６の間に電位差を生じさせてもよい（図６（Ａ））。
【００３６】
ここで、抵抗素子２００の抵抗をＲ２００とし、抵抗素子２００に流れる電流をＩ２００とすると、高電位側の配線（第１の配線１５４）の電位ＶＨと低電位側の配線（第２の配線１５６）の電位ＶＬの間には、ＶＨ−ＶＬ＝Ｉ２００Ｒ２００の関係が成立する。従って、抵抗素子２００の抵抗Ｒ２００を一定にし、抵抗素子２００に流れる電流Ｉ２００を一定にすると、高電位側の配線（第１の配線１５４）と低電位側の配線（第２の配線１５６）の間の電位差を一定にすることができる。
【００３７】
または、図１において、第１の配線１５４を第２の配線１５６とは独立した配線とすることなく、第１の配線１５４と第２の配線１５６の間に抵抗素子２０２を設けて第１の配線１５４と第２の配線１５６の間に電位差を生じさせてもよい（図６（Ｂ））。
【００３８】
ここで、抵抗素子２０２の抵抗をＲ２０２とし、抵抗素子２００に流れる電流をＩ２０２とすると、高電位側の配線（第２の配線１５６）の電位ＶＨと低電位側の配線（第１の配線１５４）の電位ＶＬの間には、ＶＨ−ＶＬ＝Ｉ２０２Ｒ２０２の関係が成立する。従って、抵抗素子２０２の抵抗Ｒ２０２を一定にし、抵抗素子２０２に流れる電流Ｉ２０２を一定にすると、高電位側の配線（第２の配線１５６）と低電位側の配線（第１の配線１５４）の間の電位差を一定にすることができる。
【００３９】
抵抗素子２００または抵抗素子２０２としては、例えば第３の導電層１１６を形成する材料の導電率が低い場合には、第３の導電層１１６により形成される高抵抗配線２１０が挙げられる（図７）。ここで、第１の配線１５４は、第３の開口部２１２において高抵抗配線２１０と接続され、第２の配線１５６は、第４の開口部２１４において高抵抗配線２１０と接続されている。
【００４０】
第３の導電層１１６を形成する材料の導電率が十分に低くない場合には、第３の導電層１１６により形成される高抵抗配線２１８が長くなるように設けられていることが好ましい（図８（Ａ））。高抵抗配線２１８を長くすると、第１の配線１５４と第２の配線１５６の間に十分な電位差を生じさせることができるため、好ましい。
【００４１】
または、抵抗素子２００または抵抗素子２０２としては、例えばトランジスタが挙げられる（図８（Ｂ））。図８（Ｂ）には第１の配線１５４と第２の配線１５６の間にトランジスタ２１６が設けられた態様を示す。なお、図８（Ｂ）に示されるように、トランジスタ２１６を抵抗素子として用いる際には、チャネル長を長くし、チャネル幅を短くするとよい。更には、該トランジスタと該光電変換素子の積層構造が同一であることが好ましい。ここで、複数の素子の「積層構造が同一である」とは、上面形状または断面形状が異なるものであってもよく、構成する層の積層順が同一であり、厚さが同程度であることをいう。すなわち、複数の素子が同一の工程により作製されたものと推定される構造である。
【００４２】
なお、本発明の一態様である光電変換素子は、図１乃至図８に示した形態に限定されない。本発明の一態様である光電変換素子の他の形態の断面図を図９に示す。
【００４３】
例えば、図９（Ａ）に示すように、第２の半導体層が設けられておらず、第１の半導体層と第３の導電層が接する構成であってもよい。
【００４４】
または、図９（Ｂ）に示すように、第２の半導体層と第３の導電層が接する構成であってもよい。
【００４５】
なお、ここまで図示して説明した第２の半導体層は、第１の半導体層から伸びる微結晶半導体領域を有しているが、これに限定されず、図９（Ｃ）に示すように、微結晶半導体領域は第１の半導体層から錐状に延びておらず、第２の半導体層と第３の導電層が接する構成であってもよい。
【００４６】
ただし、当該光電変換素子を赤外線センサとして機能させ、図９（Ｂ）または図９（Ｃ）に示す構成を用いる場合には、受光部に入射する光からは可視光が除去されていることが好ましい。これは、図９（Ｂ）及び図９（Ｃ）に示す構成では、受光部に重畳する部分に非晶質半導体を有し、非晶質半導体は可視光に対する感度が大きいためである。
【００４７】
なお、受光部に入射する光から可視光を除去することで、光電変換素子を赤外線センサとして利用することができる。ここで、受光部に入射する光から可視光を除去するためには、赤外領域の光を通すフィルターが必要になる。従って、例えば、赤、青、緑のカラーフィルターのすべてを受光部に重畳させて設ければよい。屋外用途に限る場合には、地上での太陽光スペクトル９５０ｎｍ前後の波長の光が弱くなっているため、９５０ｎｍ前後の波長のみ通すフィルターを用い、光劣化を抑えることが好ましい。
【００４８】
以上、本実施の形態では、本発明の一態様である光電変換素子について説明した。本実施の形態に説明した構成により、光電変換素子を得ることができる。第１の半導体層として、結晶性半導体（好例は、微結晶半導体）層を用いる場合には、特に、高強度の光に曝される場合であっても、光劣化を抑えることができる。
【００４９】
（実施の形態２）
実施の形態１にて説明した光電変換素子は、表示装置の画素が設けられる基板上に、画素トランジスタと同一の工程で形成することができる。なぜなら、実施の形態１で説明した光電変換素子は、表示装置の画素トランジスタを変形させた形状だからである。
【００５０】
図１０（Ａ）は、図１（Ｂ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ａ）に示す画素トランジスタと図１（Ｂ）に示す光電変換素子の違いは、図１０（Ａ）に示す画素トランジスタでは、第１の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５１】
図１０（Ｂ）は、図９（Ａ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ｂ）に示す画素トランジスタと図９（Ａ）に示す光電変換素子の違いは、図１０（Ｂ）に示す画素トランジスタでは、第１の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５２】
図１０（Ｃ）は、図９（Ｂ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ｃ）に示す画素トランジスタと図９（Ｂ）に示す光電変換素子の違いは、図１０（Ｃ）に示す画素トランジスタでは、第２の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５３】
図１０（Ｄ）は、図９（Ｃ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ｄ）に示す画素トランジスタと図９（Ｃ）に示す光電変換素子の違いは、図１０（Ｄ）に示す画素トランジスタでは、第２の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５４】
なお、図１０（Ａ）乃至（Ｄ）に示すトランジスタでは、第１の半導体層のチャネル形成領域となる部分と重畳して第３の導電層が設けられており、且つ第１の半導体層と第３の導電層の間には第２の絶縁層が設けられている。すなわち、第３の導電層により第２のゲート電極が構成されており、該第２のゲート電極は、バックゲートとして機能するものである。特に、図１０（Ａ）または図１０（Ｂ）に示すバックゲートを有するトランジスタは、バックゲートが設けられていない場合と比較して電界効果移動度及びオン電流を飛躍的に向上させることができるため、好ましい。ただし、これに限定されず、バックゲートとして機能する第２のゲート電極が設けられていなくてもよい。
【００５５】
なお、図１０（Ａ）、（Ｃ）及び（Ｄ）に示すトランジスタは、第２の半導体層を有し、第２の半導体層によってオフ電流が低く抑えられる。
【００５６】
従って、図１０（Ａ）に示すトランジスタは、他のトランジスタと比較してオンオフ比を極めて大きくすることが可能であり、スイッチング特性に優れたものとすることができる。そのため、図１０（Ａ）に示すトランジスタを表示装置の画素トランジスタに適用することで、表示装置のコントラスト比を高めることができる。これらのことから、図１０（Ａ）乃至（Ｄ）に示す構成のうち、図１０（Ａ）が最も好ましい形態であるといえる。
【００５７】
本実施の形態では、同一の基板上に同一の工程で形成される、実施の形態１の光電変換素子と、表示装置の画素トランジスタの作製方法について説明する。なお、以下の説明において、実施の形態１にて示した層などと同一のものについては、同一の符号を付するものとする。
【００５８】
まず、基板１００上に第１の導電層１０２を形成し、第１の導電層１０２を覆って第１の絶縁層１０４を形成する（図１１（Ａ））。
【００５９】
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板または石英基板を用いることができる。本実施の形態においては、ガラス基板を用いる。基板１００がマザーガラスである場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００６０】
第１の導電層１０２は、例えば、導電膜（例えば金属膜、または一導電型の不純物元素が添加された半導体膜など）を形成し、該導電膜上にレジストマスクを形成し、該レジストマスクを用いてエッチングを行うことで形成すればよい。または、インクジェット法などを用いてもよい。なお、第１の導電層１０２となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とする。なお、第１の導電層１０２は、少なくとも走査線とゲート電極を構成する。
【００６１】
第１の絶縁層１０４は、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、第１の絶縁層１０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層１０４は、少なくともゲート絶縁層を構成する。
【００６２】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００６３】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００６４】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００６５】
次に、第１の絶縁層１０４上に第１の半導体層１０６となる第１の半導体膜３００と、第２の半導体層１０８となる第２の半導体膜３０２と、不純物半導体層１１０となる不純物半導体膜３０４と、を形成する（図１１（Ｂ））。
【００６６】
第１の半導体膜３００は、キャリア移動度の高い半導体材料により形成するとよい。キャリア移動度の高い半導体材料として、例えば、結晶性半導体が挙げられる。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。また、結晶粒は双晶を有する場合もある。
【００６７】
微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【００６８】
また、第１の半導体膜３００に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を、１×１０１８ｃｍ−３未満とすると、第１の半導体膜３００の結晶性を高めることができる。
【００６９】
第２の半導体膜３０２は、バッファ層として機能するためキャリア移動度の低い半導体材料により形成するとよく、好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体膜と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。すなわち、このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。なお、本明細書において、このような半導体膜を「非晶質半導体を含む膜」または「非晶質半導体を含む層」と記載することとする。
【００７０】
第２の半導体膜３０２は、「非晶質半導体を含む膜」、ハロゲンを含有する「非晶質半導体を含む膜」、または窒素を含有する「非晶質半導体を含む膜」、最も好ましくはＮＨ基若しくはＮＨ２基を含有する「非晶質半導体を含む膜」とするとよい。ただし、これらに限定されない。
【００７１】
第２の半導体膜３０２における第１の半導体膜３００側の領域（界面領域とも呼ぶ）は、第１の半導体膜３００から錐形状に伸びた微結晶半導体領域と、第２の半導体膜３０２と同様の「非晶質半導体を含む膜」と、で構成される。
【００７２】
第２の半導体膜３０２を、例えば、「非晶質半導体を含む膜」、ハロゲンを含有する「非晶質半導体を含む膜」、または窒素を含有する「非晶質半導体を含む膜」、またはＮＨ基若しくはＮＨ２基を含有する「非晶質半導体を含む膜」とすると、トランジスタのオフ電流を低減することができる。また、上記の界面領域において、錐形状の微結晶半導体領域を有するため、縦方向（膜厚方向）の抵抗、すなわち、第２の半導体膜３０２と、不純物半導体膜３０４により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
【００７３】
なお、完成したトランジスタにおいて、第１の半導体層１０６が薄くなるとオン電流が低下し、第１の半導体層１０６が厚くなると第１の半導体層１０６と第２の導電層１１２の接触面積が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体層１０６となる第１の半導体膜３００を厚くし、更には後述するように、第１の半導体層１０６を含む薄膜積層体３０６の側壁に絶縁化処理を行うことが好ましい。
【００７４】
上記の微結晶半導体領域は、第１の絶縁層１０４から第２の半導体膜３０２に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の絶縁層１０４から第２の半導体膜３０２に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００７５】
上記の界面領域において、微結晶半導体領域が第１の絶縁層１０４から第２の半導体膜３０２に向かって先端が細くなる錐形状の結晶粒である場合には、第１の半導体膜３００側のほうが、第２の半導体膜３０２側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜３００の表面から厚さ方向に成長するが、原料ガスにおいてシランに対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００７６】
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアが流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００７７】
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００７８】
ここで、第１の絶縁層１０４の界面から第２の半導体膜３０２の段差部の先端までの距離を３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、トランジスタのオフ電流を効果的に抑制することができる。
【００７９】
不純物半導体膜３０４は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素として、例えば、リン（Ｐ）またはヒ素（Ａｓ）が挙げられる。トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、ボロン（Ｂ）が挙げられる。ただし、トランジスタはｎ型とすることが好ましい。そのため、ここでは、例えば、リン（Ｐ）を添加したシリコンを用いる。なお、不純物半導体膜３０４は非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００８０】
不純物半導体膜３０４を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよい。不純物半導体膜３０４を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。
【００８１】
次に、不純物半導体膜３０４上にレジストマスクを形成し、該レジストマスクを用いて第１の半導体膜３００と、第２の半導体膜３０２と、不純物半導体膜３０４と、をエッチングすることで、薄膜積層体３０６を形成し、第１の絶縁層１０４及び薄膜積層体３０６上に導電膜３０８を形成する（図１１（Ｃ））。
【００８２】
導電膜３０８は、第１の導電層１０２と同様に、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、導電膜３０８は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
【００８３】
なお、ここで、薄膜積層体３０６の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層１０６と第２の導電層１１２が接するとオフ電流が増大してしまうためである。ここで絶縁化処理としては、薄膜積層体３０６の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体３０６の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板１００の表面に垂直な方向にエッチングを行うことで薄膜積層体３０６の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
【００８４】
次に、導電膜３０８上にレジストマスクを形成し、該レジストマスクを用いて導電膜３０８をエッチングすることで、第２の導電層１１２を形成する。更には、当該工程で、薄膜積層体３０６の上部をもエッチングして第１の半導体層１０６、第２の半導体層１０８、及び不純物半導体層１１０を形成してもよい。または、当該レジストマスクを除去した後に、第２の導電層１１２をマスクとして用いてエッチングを行うことで第１の半導体層１０６、第２の半導体層１０８、及び不純物半導体層１１０を形成してもよい。その後、これらを覆って絶縁膜３１０を形成する（図１１（Ｄ））。なお、第２の導電層１１２は、少なくとも信号線、ソース電極及びドレイン電極を構成する。
【００８５】
なお、これ以降の説明では、光電変換素子の作製方法とトランジスタの作製方法をそれぞれ異なる図を用いて説明する。すなわち、図１２は、光電変換素子の作製方法を示し、図１３は、トランジスタの作製方法を示す。
【００８６】
次に、絶縁膜３１０に複数の開口部を形成することで、第２の絶縁層１１４を形成する。複数の開口部は、絶縁膜３１０上にレジストマスクを形成し、当該レジストマスクを介してエッチングを行うことにより形成する。好ましくは、まず、第１の開口部１５０（図１及び図１２（Ａ））を形成し、第２の開口部１５２（図１）及び画素開口部３１４（図１３（Ａ））を形成する。ただし、これに限定されず、第１の開口部１５０、第２の開口部１５２、及び画素開口部３１４を異なる工程で形成してもよい。または、第２の開口部１５２を形成し、第１の開口部１５０及び画素開口部３１４を形成してもよい。または、画素開口部３１４を形成し、第１の開口部１５０及び第２の開口部１５２を形成してもよい。または、第１の開口部１５０、第２の開口部１５２、及び画素開口部３１４を、一のエッチング工程により形成してもよい。なお、画素開口部３１４では、後の工程により画素トランジスタのソース及びドレインの一方に第３の導電層１１６により形成される画素電極が接して設けられることになる（図１２（Ａ）及び図１３（Ａ））。
【００８７】
次に、第１の開口部１５０、第２の開口部１５２、及び画素開口部３１４が設けられた第２の絶縁層１１４上に第３の導電層１１６となる導電膜３１２を形成する（図１２（Ｂ）及び図１３（Ｂ））。第３の導電層１１６は、画素トランジスタに接続される画素電極を構成し、更には光電変換素子の受光部において光を透過させる必要があることから、導電膜３１２は、透光性を有する材料により形成する。
【００８８】
導電膜３１２は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した導電膜３１２は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００８９】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などが挙げられる。
【００９０】
導電膜３１２は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００９１】
導電膜３１２は、上記材料により形成した膜をフォトリソグラフィ法により加工することで、形成すればよい。
【００９２】
次に、導電膜３１２上にレジストマスクを形成し、該レジストマスクを用いて導電膜３１２をエッチングすることで、第３の導電層１１６を形成する（図１２（Ｃ）及び図１３（Ｃ））。
【００９３】
以上説明したように、基板１００上に光電変換素子（図１２（Ｃ））とトランジスタ（図１３（Ｃ））を作製することができる。
【００９４】
なお、図示していないが、第２の絶縁層１１４と第３の導電層１１６との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
【００９５】
（実施の形態３）
実施の形態２にて説明したように、本発明の一態様である光電変換素子は、表示装置の画素トランジスタと同一の基板上に形成することができる。
【００９６】
そこで、本実施の形態では、本発明の一態様である光電変換素子を搭載した表示装置の一形態について、図面を参照して説明する。
【００９７】
なお、本発明の一態様である表示装置が有する表示素子は特に限定されず、液晶素子であってもよいし、発光素子であってもよいし、電気泳動素子などであってもよい。なお、表示装置が、液晶素子が設けられた液晶表示装置である場合には、フィールドシーケンシャル方式とすることが好ましい。消費電力を低減できるからである。
【００９８】
本実施の形態の表示装置では、画素部に接続される信号線駆動回路及び走査線駆動回路は別の基板（例えば、半導体基板またはＳＯＩ基板など）上に設けて接続してもよいし、画素回路と同一基板上に形成してもよい。
【００９９】
なお、別途形成した場合の接続方法は特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法またはＴＡＢ法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、特に限定されない。なお、コントローラ、ＣＰＵ及びメモリなどを別途形成し、画素回路に接続してもよい。
【０１００】
なお、上記説明したいずれの形態を採用する場合であっても光電変換素子と画素トランジスタが同一の基板上に設けられていればよい。
【０１０１】
図１４は、表示装置のブロック図を示す。図１４に示す表示装置は、基板１００上に、表示素子を備えた画素を複数有する画素部４００と、各画素を選択する走査線駆動回路４０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路４０３と、を有する。
【０１０２】
図１４に示す信号線駆動回路４０３は、シフトレジスタ４０４及びアナログスイッチ４０５を有する。シフトレジスタ４０４には、クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ４０４においてタイミング信号が生成され、アナログスイッチ４０５に入力される。
【０１０３】
なお、アナログスイッチ４０５には、ビデオ信号（ｖｉｄｅｏ ｓｉｇｎａｌ）が供給される。アナログスイッチ４０５は、入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。
【０１０４】
なお、表示装置は図１４に示す形態に限定されない。すなわち、信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワなど、他の回路を有していてもよい。なお、シフトレジスタ及びアナログスイッチは必ずしも設ける必要はなく、例えば、シフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を有していてもよいし、アナログスイッチの代わりにラッチなどを有していてもよい。
【０１０５】
図１４に示す走査線駆動回路４０２は、シフトレジスタ４０６及びバッファ４０７を有する。または、レベルシフタを有していてもよい。走査線駆動回路４０２において、シフトレジスタ４０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ４０７において緩衝増幅され、対応する走査線に供給される。一の走査線には、１ラインのすべての画素トランジスタのゲートが接続されている。そして、動作時には１ライン分の画素のトランジスタを一斉にオンにしなくてはならないので、バッファ４０７は大きな電流を流すことが可能な構成とする。
【０１０６】
フルカラーの表示装置において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給する場合、シフトレジスタ４０４とアナログスイッチ４０５とを接続するための端子数は、アナログスイッチ４０５と画素部４００の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ４０５を画素部４００と同一基板上に形成することで、アナログスイッチ４０５を画素部４００と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑えて歩留まりを高めることができる。
【０１０７】
なお、図１４の走査線駆動回路４０２は、シフトレジスタ４０６及びバッファ４０７を有するが、これに限定されず、シフトレジスタ４０６のみで走査線駆動回路４０２を構成してもよい。
【０１０８】
なお、図１４に示す構成は、表示装置の一形態を示したものであり、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。
【０１０９】
本発明の一態様である光電変換素子は、本実施の形態にて説明した表示装置が設けられた基板１００のいずれかの部分に搭載されていればよい。例えば、画素部４００の画素の一部に数画素毎に設けられていてもよいし、基板１００上の走査線駆動回路４０２に含まれるように設けられていてもよいし、信号線駆動回路４０３に含まれるように設けられていてもよい。または、基板１００上であって、画素部４００、走査線駆動回路４０２、及び信号線駆動回路４０３のいずれにも含まれない領域に、本発明の一態様である光電変換素子が設けられていてもよい。
【０１１０】
なお、画素部４００の画素の一部に数画素毎に光電変換素子が設けられている場合には、当該素子を用いてタッチパネルとすることも可能である。このとき、タッチパネルの方式は、全反射赤外線方式（ＦＴＩＲ方式）または赤外線遮光方式であることが好ましい。
【０１１１】
ＦＴＩＲ方式とは、アクリルパネルと赤外光を用いて、該アクリルパネルの側面から赤外光を照射することにより、赤外光がアクリルパネルと空気の屈折率の関係により全反射を起こし、アクリルパネルの表面の接触領域において全反射が止まって拡散反射が起こり、これを検出する方式をいう。そして、赤外線遮光方式とは、バックライト側から赤外線を照射し、表示パネルの表面の接触領域において該赤外線が遮光され、遮光された部分を検出する方式をいう。
【０１１２】
なお、基板１００上に設けられる光電変換素子の大きさは、画素トランジスタと同程度であってもよいが、好ましくは、画素トランジスタよりも大きくする。
【０１１３】
（実施の形態４）
実施の形態１で説明した光電変換素子及び実施の形態３で説明した表示装置は、電子機器に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１１４】
図１５（Ａ）は、電子書籍の一例を示している。図１５（Ａ）に示す電子書籍は、筐体５００及び筐体５０１で構成されている。筐体５００及び筐体５０１は、蝶番５０４により連結され、開閉させることができ、図１５（Ａ）に示す電子書籍は紙の書籍と同様に扱うことができる。
【０１１５】
筐体５００には表示部５０２が組み込まれ、筐体５０１には表示部５０３が組み込まれている。表示部５０２及び表示部５０３は、一つの画面を分割して表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１５（Ａ）では表示部５０２）に文章を表示し、左側の表示部（図１５（Ａ）では表示部５０３）に画像を表示することができる。表示部５０２及び表示部５０３は、実施の形態３で説明した表示装置を適用することができる。
【０１１６】
図１５（Ａ）では、筐体５００に、電源入力端子５０５、操作キー５０６及びスピーカ５０７などが備えられている。操作キー５０６は、例えば頁を送る機能を備えていてもよい。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備えていてもよいし、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）または記録媒体挿入部などを備えていてもよい。なお、図１５（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を更に備えていてもよい。
【０１１７】
図１５（Ｂ）は、デジタルフォトフレームの一例を示している。図１５（Ｂ）に示すデジタルフォトフレームは、筐体５１１に表示部５１２が組み込まれた構成である。表示部５１２に、実施の形態３で説明した表示装置を適用することができる。
【０１１８】
なお、図１５（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部５１２に表示させることができる。なお、図１５（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。
【０１１９】
図１５（Ｃ）は、テレビジョン装置の一例を示している。図１５（Ｃ）に示すテレビジョン装置は、筐体５２１に表示部５２２が組み込まれ、スタンド５２３により筐体５２１が支持されている。表示部５２２に、実施の形態３で説明した表示装置を適用することができる。
【０１２０】
図１５（Ｃ）に示すテレビジョン装置の操作は、筐体５２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の調整を行うことができ、表示部５２２に表示される映像を選択することができる。また、リモコン操作機自体に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。
【０１２１】
なお、図１５（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することで、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２２】
なお、より好ましくは、本発明の一態様である光電変換素子を有する電子機器は、恒常的に屋外に設置される電子看板などであるとよい。実施の形態１で説明したように、本発明の一態様である光電変換素子の第１の半導体層として結晶性半導体（好例は、微結晶半導体）層を用いる場合には、特に、高強度の光に曝される場合であっても、光劣化を抑えることができるからである。
【０１２３】
図１６（Ａ）は、電車などの乗り物の車内広告板５５０を示している。車内広告板５５０は無線で情報を送受信できる構成としてもよい。車内広告板５５０に本発明の一態様である光電変換素子を用いることで、過酷な使用環境にも耐えることができる。
【０１２４】
図１６（Ｂ）は、電子ペーパーで作られた電子看板５６０を示している。電子看板５６０は無線で情報を送受信できる構成としてもよい。電子看板５６０に本発明の一態様である光電変換素子を用いることで、過酷な使用環境にも耐えることができる。図１６（Ｂ）に示すような電子看板は、バックライトから高強度な光が照射されるため、光劣化を抑えることができる本発明の一態様である光電変換素子のメリットを特に有効にすることができる。
【０１２５】
以上説明したように、実施の形態１で説明した光電変換素子及び実施の形態３で説明した表示装置は、電子機器に適用することができる。
【符号の説明】
【０１２６】
１００ 基板
１０２ 第１の導電層
１０４ 第１の絶縁層
１０６ 第１の半導体層
１０８ 第２の半導体層
１１０ 不純物半導体層
１１２ 第２の導電層
１１４ 第２の絶縁層
１１６ 第３の導電層
１５０ 第１の開口部
１５２ 第２の開口部
１５４ 第１の配線
１５６ 第２の配線
１５８ 第３の配線
１６０ 第１の開口部
１６２ 第２の開口部
１６４ 第１の配線
１６６ 第２の配線
１６８ 第３の配線
１６９ 第４の配線
１７０ 第１の開口部
１７２ 第２の開口部
１７４ 第１の配線
１７６ 第２の配線
１７８ 第３の配線
１８０ 第１の開口部
１８２ 第２の開口部
１８４ 第１の配線
１８６ 第２の配線
１８８ 第３の配線
１９０ 第１の開口部
１９２ 第２の開口部
１９４ 第１の配線
１９６ 第２の配線
１９８ 第３の配線
２００ 抵抗素子
２０２ 抵抗素子
２１０ 高抵抗配線
２１２ 第３の開口部
２１４ 第４の開口部
２１６ トランジスタ
２１８ 高抵抗配線
３００ 第１の半導体膜
３０２ 第２の半導体膜
３０４ 不純物半導体膜
３０６ 薄膜積層体
３０８ 導電膜
３１０ 絶縁膜
３１２ 導電膜
３１４ 画素開口部
４００ 画素部
４０２ 走査線駆動回路
４０３ 信号線駆動回路
４０４ シフトレジスタ
４０５ アナログスイッチ
４０６ シフトレジスタ
４０７ バッファ
５００ 筐体
５０１ 筐体
５０２ 表示部
５０３ 表示部
５０４ 蝶番
５０５ 電源入力端子
５０６ 操作キー
５０７ スピーカ
５１１ 筐体
５１２ 表示部
５２１ 筐体
５２２ 表示部
５２３ スタンド
５５０ 車内広告板
５６０ 電子看板
【技術分野】
【０００１】
光電変換素子、該光電変換素子を有する表示装置、及び電子機器に関する。更には、その作製方法に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ（特に、液晶表示装置及び発光表示装置（ＥＬ表示装置を含む。））に関する技術の進歩が目覚ましい。フラットパネルディスプレイでは、画素トランジスタと同一基板上に光電変換素子を設けることが検討されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−９５２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
今後、フラットパネルディスプレイは様々な場所に設置されることが想定されるため、屋外などの過酷な使用環境下での耐久性が求められている。そして、タッチパネルでない表示装置にも、使用環境を認識するセンサとして、光電変換素子が搭載される場合が想定される。ただし、このような光電変換素子であっても、表示装置の画素トランジスタとは異なる基板上に設けられていることが多い。または、光電変換素子が画素トランジスタと同一基板上に設けられる場合であっても、画素トランジスタとは作製工程を異にするものが多い。
【０００５】
そこで、本発明の一態様は、画素トランジスタと同一基板上に設けられる、耐久性の高い光電変換素子を提供することを課題とする。更には、画素トランジスタの作製工程を大きく変えることなく作製することが可能な光電変換素子の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、チャネル形成領域を有する半導体層が設けられたトランジスタと同様の構成を有し、該半導体層の露出された部分に透光性の導電層が設けられることで、受光部が設けられたショットキーダイオード型の光電変換素子である。
【０００７】
本発明の一態様は、チャネル形成領域を有する半導体層が設けられたトランジスタと、該トランジスタと同様の構成を有し、該半導体層の露出された部分に透光性の導電層が設けられることで受光部が設けられた光電変換素子と、を同一基板上に有する表示装置である。
【０００８】
本発明の一態様は、前記表示装置を表示部として有する電子機器である。
【０００９】
本発明の一態様は、前記光電変換素子の作製方法である。該光電変換素子の作製方法は、表示装置の画素トランジスタと同様であるが、半導体層と重畳する部分の絶縁層に開口部を設けて露出させる点が大きく異なる。
【発明の効果】
【００１０】
本発明の一態様を光電変換素子に適用することにより、トランジスタと同一基板上に耐久性の高い光電変換素子を得ることができる。
【００１１】
更には、本発明の一態様を表示装置に適用することにより、耐久性の高い光電変換素子を画素トランジスタと同一基板上に搭載した表示装置を得ることができる。
【００１２】
更には、本発明の一態様を電子機器に適用することにより、耐久性の高い光電変換素子を表示部の画素トランジスタと同一基板上に搭載した電子機器を得ることができる。
【００１３】
本発明の一態様を光電変換素子の作製方法に適用することにより、画素トランジスタの作製工程を大きく変えることなく、該画素トランジスタと同一基板上に光電変換素子を作製することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一態様である光電変換素子の一形態例を説明する図。
【図２】本発明の一態様である光電変換素子の一形態例を説明する図。
【図３】本発明の一態様である光電変換素子の一形態例を説明する図。
【図４】本発明の一態様である光電変換素子の一形態例を説明する図。
【図５】本発明の一態様である光電変換素子の一形態例を説明する図。
【図６】本発明の一態様である光電変換素子の一形態例を説明する図。
【図７】本発明の一態様である光電変換素子の一形態例を説明する図。
【図８】本発明の一態様である光電変換素子の一形態例を説明する図。
【図９】本発明の一態様である光電変換素子の一形態例を説明する図。
【図１０】本発明の一態様である光電変換素子とともに搭載するトランジスタの一形態例を説明する図。
【図１１】本発明の一態様である光電変換素子、及び該光電変換素子と同一の基板上に設けられるトランジスタの作製方法を説明する第１の図。
【図１２】図１１の光電変換素子の作製方法の続きである第２の図。
【図１３】図１１のトランジスタの作製方法の続きである第２の図。
【図１４】本発明の一態様である表示装置の一形態例を説明する図。
【図１５】本発明の一態様である電子機器の一形態例を説明する図。
【図１６】本発明の一態様である電子機器の一形態例を説明する図。
【発明を実施するための形態】
【００１５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１６】
なお、以下の説明において、図中で同一のハッチパターンを施した領域は、原則として同一の層であるものとする。
【００１７】
（実施の形態１）
本実施の形態では、本発明の一態様である光電変換素子について説明する。
【００１８】
図１は、本発明の一態様である光電変換素子を示す。図１に示す光電変換素子は、基板１００上に設けられた第１の導電層１０２と、第１の導電層１０２を覆って設けられた第１の絶縁層１０４と、第１の絶縁層１０４上に設けられた第１の半導体層１０６と、第１の半導体層１０６上に離間して設けられた第２の半導体層１０８と、第２の半導体層１０８上に設けられた不純物半導体層１１０と、不純物半導体層１１０上に設けられた第２の導電層１１２と、少なくとも第１の半導体層１０６と第２の導電層１１２を覆って設けられた第２の絶縁層１１４と、第２の絶縁層１１４上に設けられた第３の導電層１１６と、を有する。第２の絶縁層１１４は、第１の開口部１５０と第２の開口部１５２を有し、第１の開口部１５０は、第１の導電層１０２により構成される第１の配線１５４と重畳して設けられ、第２の開口部１５２は、第１の導電層１０２により構成される第２の配線１５６と重畳して設けられ、第１の開口部１５０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１５２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１５０に形成されることで、第１の開口部１５０に受光部が設けられた構成を有する。受光部は第２の導電層１１２により矩形状に囲まれている。なお、第２の導電層１１２は、第３の配線１５８を構成している。
【００１９】
なお、図１に示す光電変換素子では、上面図において、受光部が第２の導電層１１２により構成される部分によって矩形状に囲まれているが、これに限定されず、円形状に囲まれていてもよい。
【００２０】
なお、第１の半導体層１０６はキャリア移動度の高い半導体材料（例えば、微結晶半導体などに代表される結晶性半導体）により設けられ、第２の半導体層１０８は第１の半導体層１０６を形成する半導体材料よりもキャリア移動度の低い半導体材料により設けられている。
【００２１】
ここで、図１に示す光電変換素子の動作について説明する。図１に示す光電変換素子は、第１の開口部１５０に設けられた受光部が受光することで光電効果によりキャリア（正孔と電子）が生じる。なお、ここで不純物半導体層１１０には、一導電型の不純物元素としてｎ型を付与する不純物元素が添加されているものとする。
【００２２】
第１の開口部１５０に設けられた受光部には、第１の導電層１０２により構成される第１の配線１５４に接続された下部電極と、該下部電極に重畳し、第３の導電層１１６により構成される上部電極が設けられている。ここで、下部電極の電位Ｖｂｏｔｔｏｍと上部電極の電位Ｖｔｏｐとの間の関係は、Ｖｂｏｔｔｏｍ＞Ｖｔｏｐでもよいし、Ｖｔｏｐ＞Ｖｂｏｔｔｏｍでもよいが、Ｖｂｏｔｔｏｍ＞Ｖｔｏｐとすることが好ましい。これは、第１の開口部１５０の形成には、好ましくはドライエッチングを用いるが、このドライエッチングにより受光部の第１の半導体層１０６にプラズマダメージが生じ、該ダメージがキャリアの流れを阻害するからである。ただし、第１の開口部１５０の形成に際してプラズマダメージを生じない場合にはこの限りでない。
【００２３】
そして、上部電極の電位Ｖｔｏｐと、第２の導電層１１２により構成される第３の配線１５８の電位Ｖｌｉｎｅとの間には、Ｖｌｉｎｅ＞Ｖｔｏｐの関係があることが好ましい。光電効果により生じた電子を第３の配線１５８側に流すためである。
【００２４】
上記の関係を満たし、Ｖｂｏｔｔｏｍ＞Ｖｔｏｐの場合には、受光により生じた電子は下部電極に引きつけられ、正孔は上部電極に引きつけられる。下部電極近傍に過剰に生じた電子は、第３の配線１５８側に流れ、上部電極に引きつけられた正孔は、上部電極近傍で受光により生じた電子の一部と再結合する。
【００２５】
または、Ｖｔｏｐ＞Ｖｂｏｔｔｏｍの場合には、受光により生じた電子は上部電極に引きつけられ、正孔は下部電極に引きつけられる。下部電極近傍に過剰に生じた正孔は、上部電極近傍の電子の一部と再結合する。上部電極近傍の電子の一部は、第３の配線１５８側に流れる。
【００２６】
そして、第３の配線１５８の電位の変化により光電流を検知すればよい。例えば、一定の電位に保持された容量素子の一方の電極を第３の配線１５８に電気的に接続し、当該容量素子の電位の変化を検知すればよい。
【００２７】
または、本発明の一態様である光電変換素子では、上面図において、受光部が第２の導電層１１２により囲まれていなくてもよい。受光部が第２の導電層１１２により囲まれていない態様を、図２乃至図４に示す。
【００２８】
図２は、本発明の一態様である光電変換素子を示す。図２に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１６０と第２の開口部１６２を有し、第１の開口部１６０は、第１の導電層１０２により構成される第１の配線１６４と重畳して設けられ、第２の開口部１６２は、第１の導電層１０２により構成される第２の配線１６６と重畳して設けられ、第１の開口部１６０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１６２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１６０に形成されることで、第１の開口部１６０に受光部が設けられた構成を有する。なお、第２の導電層１１２は第３の配線１６８及び第４の配線１６９を構成しており、第３の配線１６８と第４の配線１６９により挟まれた部分に受光部を有する。
【００２９】
図３は、本発明の一態様である光電変換素子を示す。図３に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１７０と第２の開口部１７２を有し、第１の開口部１７０は、第１の導電層１０２により構成される第１の配線１７４と重畳して設けられ、第２の開口部１７２は、第１の導電層１０２により構成される第２の配線１７６と重畳して設けられ、第１の開口部１７０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１７２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１７０に形成されることで、第１の開口部１７０に受光部が設けられた構成を有する。なお、第２の導電層１１２は第３の配線１７８を構成している。図３に示す光電変換素子は、図２における第４の配線１６９が設けられていない形状といえる。このような構成は、受光部の面積を広くすることができるため好ましい。
【００３０】
図４は、本発明の一態様である光電変換素子を示す。図４に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１８０と第２の開口部１８２を有し、第１の開口部１８０は、第１の導電層１０２により構成される第１の配線１８４と重畳して設けられ、第２の開口部１８２は、第１の導電層１０２により構成される第２の配線１８６と重畳して設けられ、第１の開口部１８０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１８２では、第１の導電層１０２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１８０に形成されることで、第１の開口部１８０に受光部が設けられた構成を有する。なお、第２の導電層１１２は第３の配線１８８を構成している。そして、第１の開口部１８０は、第２の導電層１１２により構成される電極を３方向から挟んで設けられている。このような構成は、当該電極に光電流が流れ込む面の面積を大きくすることができるため好ましい。
【００３１】
または、本発明の一態様である光電変換素子では、前記した態様では第１の導電層１０２により構成されていた配線の一を、第２の導電層１１２により構成してもよい。
【００３２】
図５は、本発明の一態様である光電変換素子を示す。図５に示す光電変換素子は、基板１００上に図１に示す光電変換素子と同様の積層構造を有し、第２の絶縁層１１４は、第１の開口部１９０と第２の開口部１９２を有し、第１の開口部１９０は、第１の導電層１０２により構成される第１の配線１９４と重畳して設けられ、第２の開口部１９２は、第２の導電層１１２により構成される第２の配線１９６と重畳して設けられ、第１の開口部１９０では、第１の半導体層１０６と第３の導電層１１６が接続され、第２の開口部１９２では、第２の導電層１１２と第３の導電層１１６が接続され、透光性を有する導電性材料により構成される第３の導電層１１６が第１の開口部１９０に形成されることで第１の開口部１９０に受光部が設けられた構成を有する。受光部は第２の導電層１１２により矩形状に囲まれている。なお、第２の導電層１１２は第３の配線１９８を構成している。
【００３３】
図５に示す構成は、第１の導電層１０２を形成する導電性材料の導電率が第２の導電層１１２を構成する導電性材料の導電率よりも低い場合に、特に有効である。
【００３４】
なお、図１乃至図５では、異なる電位にする配線はそれぞれ設けたが、これに限定されない。
【００３５】
例えば、図１において、第２の配線１５６を第１の配線１５４とは独立した配線とすることなく、第１の配線１５４と第２の配線１５６の間に抵抗素子２００を設けて第１の配線１５４と第２の配線１５６の間に電位差を生じさせてもよい（図６（Ａ））。
【００３６】
ここで、抵抗素子２００の抵抗をＲ２００とし、抵抗素子２００に流れる電流をＩ２００とすると、高電位側の配線（第１の配線１５４）の電位ＶＨと低電位側の配線（第２の配線１５６）の電位ＶＬの間には、ＶＨ−ＶＬ＝Ｉ２００Ｒ２００の関係が成立する。従って、抵抗素子２００の抵抗Ｒ２００を一定にし、抵抗素子２００に流れる電流Ｉ２００を一定にすると、高電位側の配線（第１の配線１５４）と低電位側の配線（第２の配線１５６）の間の電位差を一定にすることができる。
【００３７】
または、図１において、第１の配線１５４を第２の配線１５６とは独立した配線とすることなく、第１の配線１５４と第２の配線１５６の間に抵抗素子２０２を設けて第１の配線１５４と第２の配線１５６の間に電位差を生じさせてもよい（図６（Ｂ））。
【００３８】
ここで、抵抗素子２０２の抵抗をＲ２０２とし、抵抗素子２００に流れる電流をＩ２０２とすると、高電位側の配線（第２の配線１５６）の電位ＶＨと低電位側の配線（第１の配線１５４）の電位ＶＬの間には、ＶＨ−ＶＬ＝Ｉ２０２Ｒ２０２の関係が成立する。従って、抵抗素子２０２の抵抗Ｒ２０２を一定にし、抵抗素子２０２に流れる電流Ｉ２０２を一定にすると、高電位側の配線（第２の配線１５６）と低電位側の配線（第１の配線１５４）の間の電位差を一定にすることができる。
【００３９】
抵抗素子２００または抵抗素子２０２としては、例えば第３の導電層１１６を形成する材料の導電率が低い場合には、第３の導電層１１６により形成される高抵抗配線２１０が挙げられる（図７）。ここで、第１の配線１５４は、第３の開口部２１２において高抵抗配線２１０と接続され、第２の配線１５６は、第４の開口部２１４において高抵抗配線２１０と接続されている。
【００４０】
第３の導電層１１６を形成する材料の導電率が十分に低くない場合には、第３の導電層１１６により形成される高抵抗配線２１８が長くなるように設けられていることが好ましい（図８（Ａ））。高抵抗配線２１８を長くすると、第１の配線１５４と第２の配線１５６の間に十分な電位差を生じさせることができるため、好ましい。
【００４１】
または、抵抗素子２００または抵抗素子２０２としては、例えばトランジスタが挙げられる（図８（Ｂ））。図８（Ｂ）には第１の配線１５４と第２の配線１５６の間にトランジスタ２１６が設けられた態様を示す。なお、図８（Ｂ）に示されるように、トランジスタ２１６を抵抗素子として用いる際には、チャネル長を長くし、チャネル幅を短くするとよい。更には、該トランジスタと該光電変換素子の積層構造が同一であることが好ましい。ここで、複数の素子の「積層構造が同一である」とは、上面形状または断面形状が異なるものであってもよく、構成する層の積層順が同一であり、厚さが同程度であることをいう。すなわち、複数の素子が同一の工程により作製されたものと推定される構造である。
【００４２】
なお、本発明の一態様である光電変換素子は、図１乃至図８に示した形態に限定されない。本発明の一態様である光電変換素子の他の形態の断面図を図９に示す。
【００４３】
例えば、図９（Ａ）に示すように、第２の半導体層が設けられておらず、第１の半導体層と第３の導電層が接する構成であってもよい。
【００４４】
または、図９（Ｂ）に示すように、第２の半導体層と第３の導電層が接する構成であってもよい。
【００４５】
なお、ここまで図示して説明した第２の半導体層は、第１の半導体層から伸びる微結晶半導体領域を有しているが、これに限定されず、図９（Ｃ）に示すように、微結晶半導体領域は第１の半導体層から錐状に延びておらず、第２の半導体層と第３の導電層が接する構成であってもよい。
【００４６】
ただし、当該光電変換素子を赤外線センサとして機能させ、図９（Ｂ）または図９（Ｃ）に示す構成を用いる場合には、受光部に入射する光からは可視光が除去されていることが好ましい。これは、図９（Ｂ）及び図９（Ｃ）に示す構成では、受光部に重畳する部分に非晶質半導体を有し、非晶質半導体は可視光に対する感度が大きいためである。
【００４７】
なお、受光部に入射する光から可視光を除去することで、光電変換素子を赤外線センサとして利用することができる。ここで、受光部に入射する光から可視光を除去するためには、赤外領域の光を通すフィルターが必要になる。従って、例えば、赤、青、緑のカラーフィルターのすべてを受光部に重畳させて設ければよい。屋外用途に限る場合には、地上での太陽光スペクトル９５０ｎｍ前後の波長の光が弱くなっているため、９５０ｎｍ前後の波長のみ通すフィルターを用い、光劣化を抑えることが好ましい。
【００４８】
以上、本実施の形態では、本発明の一態様である光電変換素子について説明した。本実施の形態に説明した構成により、光電変換素子を得ることができる。第１の半導体層として、結晶性半導体（好例は、微結晶半導体）層を用いる場合には、特に、高強度の光に曝される場合であっても、光劣化を抑えることができる。
【００４９】
（実施の形態２）
実施の形態１にて説明した光電変換素子は、表示装置の画素が設けられる基板上に、画素トランジスタと同一の工程で形成することができる。なぜなら、実施の形態１で説明した光電変換素子は、表示装置の画素トランジスタを変形させた形状だからである。
【００５０】
図１０（Ａ）は、図１（Ｂ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ａ）に示す画素トランジスタと図１（Ｂ）に示す光電変換素子の違いは、図１０（Ａ）に示す画素トランジスタでは、第１の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５１】
図１０（Ｂ）は、図９（Ａ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ｂ）に示す画素トランジスタと図９（Ａ）に示す光電変換素子の違いは、図１０（Ｂ）に示す画素トランジスタでは、第１の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５２】
図１０（Ｃ）は、図９（Ｂ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ｃ）に示す画素トランジスタと図９（Ｂ）に示す光電変換素子の違いは、図１０（Ｃ）に示す画素トランジスタでは、第２の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５３】
図１０（Ｄ）は、図９（Ｃ）に示す光電変換素子と同一の基板上に形成することができる画素トランジスタを示す。図１０（Ｄ）に示す画素トランジスタと図９（Ｃ）に示す光電変換素子の違いは、図１０（Ｄ）に示す画素トランジスタでは、第２の半導体層と第３の導電層が接して設けられる受光部を有さず、画素トランジスタのソース及びドレインの一方に第３の導電層により形成される画素電極が接して設けられていることである。
【００５４】
なお、図１０（Ａ）乃至（Ｄ）に示すトランジスタでは、第１の半導体層のチャネル形成領域となる部分と重畳して第３の導電層が設けられており、且つ第１の半導体層と第３の導電層の間には第２の絶縁層が設けられている。すなわち、第３の導電層により第２のゲート電極が構成されており、該第２のゲート電極は、バックゲートとして機能するものである。特に、図１０（Ａ）または図１０（Ｂ）に示すバックゲートを有するトランジスタは、バックゲートが設けられていない場合と比較して電界効果移動度及びオン電流を飛躍的に向上させることができるため、好ましい。ただし、これに限定されず、バックゲートとして機能する第２のゲート電極が設けられていなくてもよい。
【００５５】
なお、図１０（Ａ）、（Ｃ）及び（Ｄ）に示すトランジスタは、第２の半導体層を有し、第２の半導体層によってオフ電流が低く抑えられる。
【００５６】
従って、図１０（Ａ）に示すトランジスタは、他のトランジスタと比較してオンオフ比を極めて大きくすることが可能であり、スイッチング特性に優れたものとすることができる。そのため、図１０（Ａ）に示すトランジスタを表示装置の画素トランジスタに適用することで、表示装置のコントラスト比を高めることができる。これらのことから、図１０（Ａ）乃至（Ｄ）に示す構成のうち、図１０（Ａ）が最も好ましい形態であるといえる。
【００５７】
本実施の形態では、同一の基板上に同一の工程で形成される、実施の形態１の光電変換素子と、表示装置の画素トランジスタの作製方法について説明する。なお、以下の説明において、実施の形態１にて示した層などと同一のものについては、同一の符号を付するものとする。
【００５８】
まず、基板１００上に第１の導電層１０２を形成し、第１の導電層１０２を覆って第１の絶縁層１０４を形成する（図１１（Ａ））。
【００５９】
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板または石英基板を用いることができる。本実施の形態においては、ガラス基板を用いる。基板１００がマザーガラスである場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００６０】
第１の導電層１０２は、例えば、導電膜（例えば金属膜、または一導電型の不純物元素が添加された半導体膜など）を形成し、該導電膜上にレジストマスクを形成し、該レジストマスクを用いてエッチングを行うことで形成すればよい。または、インクジェット法などを用いてもよい。なお、第１の導電層１０２となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とする。なお、第１の導電層１０２は、少なくとも走査線とゲート電極を構成する。
【００６１】
第１の絶縁層１０４は、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、第１の絶縁層１０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層１０４は、少なくともゲート絶縁層を構成する。
【００６２】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００６３】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００６４】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００６５】
次に、第１の絶縁層１０４上に第１の半導体層１０６となる第１の半導体膜３００と、第２の半導体層１０８となる第２の半導体膜３０２と、不純物半導体層１１０となる不純物半導体膜３０４と、を形成する（図１１（Ｂ））。
【００６６】
第１の半導体膜３００は、キャリア移動度の高い半導体材料により形成するとよい。キャリア移動度の高い半導体材料として、例えば、結晶性半導体が挙げられる。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。また、結晶粒は双晶を有する場合もある。
【００６７】
微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【００６８】
また、第１の半導体膜３００に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を、１×１０１８ｃｍ−３未満とすると、第１の半導体膜３００の結晶性を高めることができる。
【００６９】
第２の半導体膜３０２は、バッファ層として機能するためキャリア移動度の低い半導体材料により形成するとよく、好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体膜と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。すなわち、このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。なお、本明細書において、このような半導体膜を「非晶質半導体を含む膜」または「非晶質半導体を含む層」と記載することとする。
【００７０】
第２の半導体膜３０２は、「非晶質半導体を含む膜」、ハロゲンを含有する「非晶質半導体を含む膜」、または窒素を含有する「非晶質半導体を含む膜」、最も好ましくはＮＨ基若しくはＮＨ２基を含有する「非晶質半導体を含む膜」とするとよい。ただし、これらに限定されない。
【００７１】
第２の半導体膜３０２における第１の半導体膜３００側の領域（界面領域とも呼ぶ）は、第１の半導体膜３００から錐形状に伸びた微結晶半導体領域と、第２の半導体膜３０２と同様の「非晶質半導体を含む膜」と、で構成される。
【００７２】
第２の半導体膜３０２を、例えば、「非晶質半導体を含む膜」、ハロゲンを含有する「非晶質半導体を含む膜」、または窒素を含有する「非晶質半導体を含む膜」、またはＮＨ基若しくはＮＨ２基を含有する「非晶質半導体を含む膜」とすると、トランジスタのオフ電流を低減することができる。また、上記の界面領域において、錐形状の微結晶半導体領域を有するため、縦方向（膜厚方向）の抵抗、すなわち、第２の半導体膜３０２と、不純物半導体膜３０４により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
【００７３】
なお、完成したトランジスタにおいて、第１の半導体層１０６が薄くなるとオン電流が低下し、第１の半導体層１０６が厚くなると第１の半導体層１０６と第２の導電層１１２の接触面積が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体層１０６となる第１の半導体膜３００を厚くし、更には後述するように、第１の半導体層１０６を含む薄膜積層体３０６の側壁に絶縁化処理を行うことが好ましい。
【００７４】
上記の微結晶半導体領域は、第１の絶縁層１０４から第２の半導体膜３０２に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の絶縁層１０４から第２の半導体膜３０２に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００７５】
上記の界面領域において、微結晶半導体領域が第１の絶縁層１０４から第２の半導体膜３０２に向かって先端が細くなる錐形状の結晶粒である場合には、第１の半導体膜３００側のほうが、第２の半導体膜３０２側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜３００の表面から厚さ方向に成長するが、原料ガスにおいてシランに対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００７６】
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアが流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００７７】
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００７８】
ここで、第１の絶縁層１０４の界面から第２の半導体膜３０２の段差部の先端までの距離を３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、トランジスタのオフ電流を効果的に抑制することができる。
【００７９】
不純物半導体膜３０４は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素として、例えば、リン（Ｐ）またはヒ素（Ａｓ）が挙げられる。トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、ボロン（Ｂ）が挙げられる。ただし、トランジスタはｎ型とすることが好ましい。そのため、ここでは、例えば、リン（Ｐ）を添加したシリコンを用いる。なお、不純物半導体膜３０４は非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００８０】
不純物半導体膜３０４を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよい。不純物半導体膜３０４を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。
【００８１】
次に、不純物半導体膜３０４上にレジストマスクを形成し、該レジストマスクを用いて第１の半導体膜３００と、第２の半導体膜３０２と、不純物半導体膜３０４と、をエッチングすることで、薄膜積層体３０６を形成し、第１の絶縁層１０４及び薄膜積層体３０６上に導電膜３０８を形成する（図１１（Ｃ））。
【００８２】
導電膜３０８は、第１の導電層１０２と同様に、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、導電膜３０８は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
【００８３】
なお、ここで、薄膜積層体３０６の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層１０６と第２の導電層１１２が接するとオフ電流が増大してしまうためである。ここで絶縁化処理としては、薄膜積層体３０６の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体３０６の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板１００の表面に垂直な方向にエッチングを行うことで薄膜積層体３０６の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
【００８４】
次に、導電膜３０８上にレジストマスクを形成し、該レジストマスクを用いて導電膜３０８をエッチングすることで、第２の導電層１１２を形成する。更には、当該工程で、薄膜積層体３０６の上部をもエッチングして第１の半導体層１０６、第２の半導体層１０８、及び不純物半導体層１１０を形成してもよい。または、当該レジストマスクを除去した後に、第２の導電層１１２をマスクとして用いてエッチングを行うことで第１の半導体層１０６、第２の半導体層１０８、及び不純物半導体層１１０を形成してもよい。その後、これらを覆って絶縁膜３１０を形成する（図１１（Ｄ））。なお、第２の導電層１１２は、少なくとも信号線、ソース電極及びドレイン電極を構成する。
【００８５】
なお、これ以降の説明では、光電変換素子の作製方法とトランジスタの作製方法をそれぞれ異なる図を用いて説明する。すなわち、図１２は、光電変換素子の作製方法を示し、図１３は、トランジスタの作製方法を示す。
【００８６】
次に、絶縁膜３１０に複数の開口部を形成することで、第２の絶縁層１１４を形成する。複数の開口部は、絶縁膜３１０上にレジストマスクを形成し、当該レジストマスクを介してエッチングを行うことにより形成する。好ましくは、まず、第１の開口部１５０（図１及び図１２（Ａ））を形成し、第２の開口部１５２（図１）及び画素開口部３１４（図１３（Ａ））を形成する。ただし、これに限定されず、第１の開口部１５０、第２の開口部１５２、及び画素開口部３１４を異なる工程で形成してもよい。または、第２の開口部１５２を形成し、第１の開口部１５０及び画素開口部３１４を形成してもよい。または、画素開口部３１４を形成し、第１の開口部１５０及び第２の開口部１５２を形成してもよい。または、第１の開口部１５０、第２の開口部１５２、及び画素開口部３１４を、一のエッチング工程により形成してもよい。なお、画素開口部３１４では、後の工程により画素トランジスタのソース及びドレインの一方に第３の導電層１１６により形成される画素電極が接して設けられることになる（図１２（Ａ）及び図１３（Ａ））。
【００８７】
次に、第１の開口部１５０、第２の開口部１５２、及び画素開口部３１４が設けられた第２の絶縁層１１４上に第３の導電層１１６となる導電膜３１２を形成する（図１２（Ｂ）及び図１３（Ｂ））。第３の導電層１１６は、画素トランジスタに接続される画素電極を構成し、更には光電変換素子の受光部において光を透過させる必要があることから、導電膜３１２は、透光性を有する材料により形成する。
【００８８】
導電膜３１２は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した導電膜３１２は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００８９】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などが挙げられる。
【００９０】
導電膜３１２は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００９１】
導電膜３１２は、上記材料により形成した膜をフォトリソグラフィ法により加工することで、形成すればよい。
【００９２】
次に、導電膜３１２上にレジストマスクを形成し、該レジストマスクを用いて導電膜３１２をエッチングすることで、第３の導電層１１６を形成する（図１２（Ｃ）及び図１３（Ｃ））。
【００９３】
以上説明したように、基板１００上に光電変換素子（図１２（Ｃ））とトランジスタ（図１３（Ｃ））を作製することができる。
【００９４】
なお、図示していないが、第２の絶縁層１１４と第３の導電層１１６との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
【００９５】
（実施の形態３）
実施の形態２にて説明したように、本発明の一態様である光電変換素子は、表示装置の画素トランジスタと同一の基板上に形成することができる。
【００９６】
そこで、本実施の形態では、本発明の一態様である光電変換素子を搭載した表示装置の一形態について、図面を参照して説明する。
【００９７】
なお、本発明の一態様である表示装置が有する表示素子は特に限定されず、液晶素子であってもよいし、発光素子であってもよいし、電気泳動素子などであってもよい。なお、表示装置が、液晶素子が設けられた液晶表示装置である場合には、フィールドシーケンシャル方式とすることが好ましい。消費電力を低減できるからである。
【００９８】
本実施の形態の表示装置では、画素部に接続される信号線駆動回路及び走査線駆動回路は別の基板（例えば、半導体基板またはＳＯＩ基板など）上に設けて接続してもよいし、画素回路と同一基板上に形成してもよい。
【００９９】
なお、別途形成した場合の接続方法は特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法またはＴＡＢ法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、特に限定されない。なお、コントローラ、ＣＰＵ及びメモリなどを別途形成し、画素回路に接続してもよい。
【０１００】
なお、上記説明したいずれの形態を採用する場合であっても光電変換素子と画素トランジスタが同一の基板上に設けられていればよい。
【０１０１】
図１４は、表示装置のブロック図を示す。図１４に示す表示装置は、基板１００上に、表示素子を備えた画素を複数有する画素部４００と、各画素を選択する走査線駆動回路４０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路４０３と、を有する。
【０１０２】
図１４に示す信号線駆動回路４０３は、シフトレジスタ４０４及びアナログスイッチ４０５を有する。シフトレジスタ４０４には、クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ４０４においてタイミング信号が生成され、アナログスイッチ４０５に入力される。
【０１０３】
なお、アナログスイッチ４０５には、ビデオ信号（ｖｉｄｅｏ ｓｉｇｎａｌ）が供給される。アナログスイッチ４０５は、入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。
【０１０４】
なお、表示装置は図１４に示す形態に限定されない。すなわち、信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワなど、他の回路を有していてもよい。なお、シフトレジスタ及びアナログスイッチは必ずしも設ける必要はなく、例えば、シフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を有していてもよいし、アナログスイッチの代わりにラッチなどを有していてもよい。
【０１０５】
図１４に示す走査線駆動回路４０２は、シフトレジスタ４０６及びバッファ４０７を有する。または、レベルシフタを有していてもよい。走査線駆動回路４０２において、シフトレジスタ４０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ４０７において緩衝増幅され、対応する走査線に供給される。一の走査線には、１ラインのすべての画素トランジスタのゲートが接続されている。そして、動作時には１ライン分の画素のトランジスタを一斉にオンにしなくてはならないので、バッファ４０７は大きな電流を流すことが可能な構成とする。
【０１０６】
フルカラーの表示装置において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給する場合、シフトレジスタ４０４とアナログスイッチ４０５とを接続するための端子数は、アナログスイッチ４０５と画素部４００の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ４０５を画素部４００と同一基板上に形成することで、アナログスイッチ４０５を画素部４００と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑えて歩留まりを高めることができる。
【０１０７】
なお、図１４の走査線駆動回路４０２は、シフトレジスタ４０６及びバッファ４０７を有するが、これに限定されず、シフトレジスタ４０６のみで走査線駆動回路４０２を構成してもよい。
【０１０８】
なお、図１４に示す構成は、表示装置の一形態を示したものであり、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。
【０１０９】
本発明の一態様である光電変換素子は、本実施の形態にて説明した表示装置が設けられた基板１００のいずれかの部分に搭載されていればよい。例えば、画素部４００の画素の一部に数画素毎に設けられていてもよいし、基板１００上の走査線駆動回路４０２に含まれるように設けられていてもよいし、信号線駆動回路４０３に含まれるように設けられていてもよい。または、基板１００上であって、画素部４００、走査線駆動回路４０２、及び信号線駆動回路４０３のいずれにも含まれない領域に、本発明の一態様である光電変換素子が設けられていてもよい。
【０１１０】
なお、画素部４００の画素の一部に数画素毎に光電変換素子が設けられている場合には、当該素子を用いてタッチパネルとすることも可能である。このとき、タッチパネルの方式は、全反射赤外線方式（ＦＴＩＲ方式）または赤外線遮光方式であることが好ましい。
【０１１１】
ＦＴＩＲ方式とは、アクリルパネルと赤外光を用いて、該アクリルパネルの側面から赤外光を照射することにより、赤外光がアクリルパネルと空気の屈折率の関係により全反射を起こし、アクリルパネルの表面の接触領域において全反射が止まって拡散反射が起こり、これを検出する方式をいう。そして、赤外線遮光方式とは、バックライト側から赤外線を照射し、表示パネルの表面の接触領域において該赤外線が遮光され、遮光された部分を検出する方式をいう。
【０１１２】
なお、基板１００上に設けられる光電変換素子の大きさは、画素トランジスタと同程度であってもよいが、好ましくは、画素トランジスタよりも大きくする。
【０１１３】
（実施の形態４）
実施の形態１で説明した光電変換素子及び実施の形態３で説明した表示装置は、電子機器に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１１４】
図１５（Ａ）は、電子書籍の一例を示している。図１５（Ａ）に示す電子書籍は、筐体５００及び筐体５０１で構成されている。筐体５００及び筐体５０１は、蝶番５０４により連結され、開閉させることができ、図１５（Ａ）に示す電子書籍は紙の書籍と同様に扱うことができる。
【０１１５】
筐体５００には表示部５０２が組み込まれ、筐体５０１には表示部５０３が組み込まれている。表示部５０２及び表示部５０３は、一つの画面を分割して表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１５（Ａ）では表示部５０２）に文章を表示し、左側の表示部（図１５（Ａ）では表示部５０３）に画像を表示することができる。表示部５０２及び表示部５０３は、実施の形態３で説明した表示装置を適用することができる。
【０１１６】
図１５（Ａ）では、筐体５００に、電源入力端子５０５、操作キー５０６及びスピーカ５０７などが備えられている。操作キー５０６は、例えば頁を送る機能を備えていてもよい。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備えていてもよいし、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）または記録媒体挿入部などを備えていてもよい。なお、図１５（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を更に備えていてもよい。
【０１１７】
図１５（Ｂ）は、デジタルフォトフレームの一例を示している。図１５（Ｂ）に示すデジタルフォトフレームは、筐体５１１に表示部５１２が組み込まれた構成である。表示部５１２に、実施の形態３で説明した表示装置を適用することができる。
【０１１８】
なお、図１５（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部５１２に表示させることができる。なお、図１５（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。
【０１１９】
図１５（Ｃ）は、テレビジョン装置の一例を示している。図１５（Ｃ）に示すテレビジョン装置は、筐体５２１に表示部５２２が組み込まれ、スタンド５２３により筐体５２１が支持されている。表示部５２２に、実施の形態３で説明した表示装置を適用することができる。
【０１２０】
図１５（Ｃ）に示すテレビジョン装置の操作は、筐体５２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の調整を行うことができ、表示部５２２に表示される映像を選択することができる。また、リモコン操作機自体に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。
【０１２１】
なお、図１５（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することで、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２２】
なお、より好ましくは、本発明の一態様である光電変換素子を有する電子機器は、恒常的に屋外に設置される電子看板などであるとよい。実施の形態１で説明したように、本発明の一態様である光電変換素子の第１の半導体層として結晶性半導体（好例は、微結晶半導体）層を用いる場合には、特に、高強度の光に曝される場合であっても、光劣化を抑えることができるからである。
【０１２３】
図１６（Ａ）は、電車などの乗り物の車内広告板５５０を示している。車内広告板５５０は無線で情報を送受信できる構成としてもよい。車内広告板５５０に本発明の一態様である光電変換素子を用いることで、過酷な使用環境にも耐えることができる。
【０１２４】
図１６（Ｂ）は、電子ペーパーで作られた電子看板５６０を示している。電子看板５６０は無線で情報を送受信できる構成としてもよい。電子看板５６０に本発明の一態様である光電変換素子を用いることで、過酷な使用環境にも耐えることができる。図１６（Ｂ）に示すような電子看板は、バックライトから高強度な光が照射されるため、光劣化を抑えることができる本発明の一態様である光電変換素子のメリットを特に有効にすることができる。
【０１２５】
以上説明したように、実施の形態１で説明した光電変換素子及び実施の形態３で説明した表示装置は、電子機器に適用することができる。
【符号の説明】
【０１２６】
１００ 基板
１０２ 第１の導電層
１０４ 第１の絶縁層
１０６ 第１の半導体層
１０８ 第２の半導体層
１１０ 不純物半導体層
１１２ 第２の導電層
１１４ 第２の絶縁層
１１６ 第３の導電層
１５０ 第１の開口部
１５２ 第２の開口部
１５４ 第１の配線
１５６ 第２の配線
１５８ 第３の配線
１６０ 第１の開口部
１６２ 第２の開口部
１６４ 第１の配線
１６６ 第２の配線
１６８ 第３の配線
１６９ 第４の配線
１７０ 第１の開口部
１７２ 第２の開口部
１７４ 第１の配線
１７６ 第２の配線
１７８ 第３の配線
１８０ 第１の開口部
１８２ 第２の開口部
１８４ 第１の配線
１８６ 第２の配線
１８８ 第３の配線
１９０ 第１の開口部
１９２ 第２の開口部
１９４ 第１の配線
１９６ 第２の配線
１９８ 第３の配線
２００ 抵抗素子
２０２ 抵抗素子
２１０ 高抵抗配線
２１２ 第３の開口部
２１４ 第４の開口部
２１６ トランジスタ
２１８ 高抵抗配線
３００ 第１の半導体膜
３０２ 第２の半導体膜
３０４ 不純物半導体膜
３０６ 薄膜積層体
３０８ 導電膜
３１０ 絶縁膜
３１２ 導電膜
３１４ 画素開口部
４００ 画素部
４０２ 走査線駆動回路
４０３ 信号線駆動回路
４０４ シフトレジスタ
４０５ アナログスイッチ
４０６ シフトレジスタ
４０７ バッファ
５００ 筐体
５０１ 筐体
５０２ 表示部
５０３ 表示部
５０４ 蝶番
５０５ 電源入力端子
５０６ 操作キー
５０７ スピーカ
５１１ 筐体
５１２ 表示部
５２１ 筐体
５２２ 表示部
５２３ スタンド
５５０ 車内広告板
５６０ 電子看板
【特許請求の範囲】
【請求項１】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に前記第１の導電層により構成される第１の配線と重畳して設けられた第１の半導体層と、
前記第１の半導体層上に前記第１の半導体層の一部を露出して設けられた第２の半導体層と、
前記第２の半導体層上に設けられた不純物半導体層と、
前記不純物半導体層上に設けられた第２の導電層と、
少なくとも前記第１の半導体層と前記第２の導電層を覆って設けられた第２の絶縁層と、
前記第２の絶縁層上に、透光性を有する導電性材料により設けられた第３の導電層と、を有し、
前記第２の絶縁層は、第１の開口部と第２の開口部を有し、
前記第１の開口部は、前記第１の導電層により構成される前記第１の配線と重畳して設けられ、
前記第２の開口部は、前記第１の導電層により構成される第２の配線と重畳して設けられ、
前記第１の開口部では、前記第１の半導体層と前記第３の導電層が接続され、
前記第２の開口部では、前記第１の導電層と前記第３の導電層が接続され、
前記第１の開口部には、前記第２の導電層により構成される第３の配線に接続された電極に囲まれた受光部が設けられている光電変換素子。
【請求項２】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に前記第１の導電層により構成される第１の配線と重畳して設けられた第１の半導体層と、
前記第１の半導体層上に離間して設けられた第２の半導体層と、
前記第２の半導体層上に設けられた不純物半導体層と、
前記不純物半導体層上に設けられた第２の導電層と、
少なくとも前記第１の半導体層と前記第２の導電層を覆って設けられた第２の絶縁層と、
前記第２の絶縁層上に、透光性を有する導電性材料により設けられた第３の導電層と、を有し、
前記第２の絶縁層は、第１の開口部と第２の開口部を有し、
前記第１の開口部は、前記第１の導電層により構成される前記第１の配線と重畳して設けられ、
前記第２の開口部は、前記第１の導電層により構成される第２の配線と重畳して設けられ、
前記第１の開口部では、前記第１の半導体層と前記第３の導電層が接続され、
前記第２の開口部では、前記第１の導電層と前記第３の導電層が接続され、
前記第１の開口部には、前記第２の導電層により構成される第３の配線に接続された電極と第４の配線に接続された電極により挟まれた受光部が設けられている光電変換素子。
【請求項３】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に前記第１の導電層により構成される第１の配線と重畳して設けられた第１の半導体層と、
前記第１の半導体層上に離間して設けられた第２の半導体層と、
前記第２の半導体層上に設けられた不純物半導体層と、
前記不純物半導体層上に設けられた第２の導電層と、
少なくとも前記第１の半導体層と前記第２の導電層を覆って設けられた第２の絶縁層と、
前記第２の絶縁層上に、透光性を有する導電性材料により設けられた第３の導電層と、を有し、
前記第２の絶縁層は、第１の開口部と第２の開口部を有し、
前記第１の開口部は、前記第１の導電層により構成される前記第１の配線と重畳して設けられ、
前記第２の開口部は、前記第２の導電層により構成される第２の配線と重畳して設けられ、
前記第１の開口部では、前記第１の半導体層と前記第３の導電層が接続され、
前記第２の開口部では、前記第２の導電層と前記第３の導電層が接続され、
前記第１の開口部には、前記第２の導電層により構成される第３の配線に接続された電極に囲まれた受光部が設けられている光電変換素子。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の配線と前記第２の配線の間には抵抗素子が設けられていることを特徴とする光電変換素子。
【請求項５】
請求項４において、
前記抵抗素子は、トランジスタであることを特徴とする光電変換素子。
【請求項６】
請求項５における前記トランジスタと同一の積層構造を有することを特徴とする光電変換素子。
【請求項７】
請求項６において、
前記抵抗素子は、前記第３の導電層により構成されており、前記第１の配線及び前記第２の配線よりも電気抵抗率が高いことを特徴とする光電変換素子。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第１の半導体層は結晶性半導体層であることを特徴とする光電変換素子。
【請求項９】
請求項８において、
前記第２の半導体層は、
前記第１の半導体層から前記第２の半導体層まで錐形状に伸びた微結晶半導体領域と、非晶質半導体を含む領域が設けられていることを特徴とする光電変換素子。
【請求項１０】
請求項９において、
前記受光部は、微結晶半導体領域が錐形状に伸びた部分を含まないことを特徴とする光電変換素子。
【請求項１１】
請求項１乃至請求項１０のいずれか一に記載の光電変換素子と、
前記光電変換素子と同一の積層構造を有し、且つソース及びドレインの一方が画素電極に接続された画素トランジスタと、
を同一基板上に有する表示装置。
【請求項１２】
請求項１１に記載の表示装置を表示部に適用した電子機器。
【請求項１３】
請求項１乃至請求項１０のいずれか一において、
前記第１の配線の電位を前記第２の配線の電位よりも高くすることを特徴とする光電変換素子の駆動方法。
【請求項１４】
請求項１３において、
前記第１の配線と前記第２の配線の間には抵抗素子が設けられ、
前記第１の配線の電位と前記第２の配線の電位の電位差は一定に保持されていることを特徴とする光電変換素子の駆動方法。
【請求項１５】
第１の導電層を形成し、
前記第１の導電層を覆って第１の絶縁層を形成し、
前記第１の絶縁層上に、複数の半導体層を有する薄膜積層体を形成し、
前記第１の絶縁層及び前記薄膜積層体上に導電膜を形成し、
前記導電膜を加工することで第２の導電層を形成し、
前記薄膜積層体を加工することで、一部が露出した第１の半導体層と、該露出した領域以外の領域上に設けられた第２の半導体層及び不純物半導体層と、を形成し、
少なくとも前記第１の半導体層の露出された部分と、前記第２の導電層を覆って絶縁膜を形成し、
前記絶縁膜に、前記第１の半導体層の露出された部分に重畳して設けられた第１の開口部と、前記第１の導電層により構成される配線と重畳して設けられた第２の開口部と、を形成し、
前記第１の開口部により露出された前記第１の半導体層と、前記第２の開口部により露出された前記第１の導電層により構成される配線と、を電気的に接続する透光性を有する第３の導電層を形成することで、前記第１の開口部に、前記第２の導電層により形成された第３の配線に囲まれた受光部が構成されることを特徴とする光電変換素子の作製方法。
【請求項１６】
第１の導電層を形成し、
前記第１の導電層を覆って第１の絶縁層を形成し、
前記第１の絶縁層上に、複数の半導体層を有する薄膜積層体を形成し、
前記第１の絶縁層及び前記薄膜積層体上に導電膜を形成し、
前記導電膜を加工することで第２の導電層を形成し、
前記薄膜積層体を加工することで、一部が露出した第１の半導体層と、離間した第２の半導体層及び不純物半導体層と、を形成し、
少なくとも前記第１の半導体層の露出された部分と、前記第２の導電層を覆って絶縁膜を形成し、
前記絶縁膜に、前記第１の半導体層の露出された部分に重畳して設けられた第１の開口部と、前記第２の導電層により構成される配線と重畳して設けられた第２の開口部と、を形成し、
前記第１の開口部により露出された前記第１の半導体層と、前記第２の開口部により露出された前記第２の導電層により構成される配線と、を電気的に接続する透光性を有する第３の導電層を形成することで、前記第１の開口部に、前記第２の導電層により形成された第３の配線に囲まれた受光部が構成されることを特徴とする光電変換素子の作製方法。
【請求項１７】
請求項１５または請求項１６において、
前記第１の開口部と前記第２の開口部は、異なるエッチング工程により形成されることを特徴とする光電変換素子の作製方法。
【請求項１】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に前記第１の導電層により構成される第１の配線と重畳して設けられた第１の半導体層と、
前記第１の半導体層上に前記第１の半導体層の一部を露出して設けられた第２の半導体層と、
前記第２の半導体層上に設けられた不純物半導体層と、
前記不純物半導体層上に設けられた第２の導電層と、
少なくとも前記第１の半導体層と前記第２の導電層を覆って設けられた第２の絶縁層と、
前記第２の絶縁層上に、透光性を有する導電性材料により設けられた第３の導電層と、を有し、
前記第２の絶縁層は、第１の開口部と第２の開口部を有し、
前記第１の開口部は、前記第１の導電層により構成される前記第１の配線と重畳して設けられ、
前記第２の開口部は、前記第１の導電層により構成される第２の配線と重畳して設けられ、
前記第１の開口部では、前記第１の半導体層と前記第３の導電層が接続され、
前記第２の開口部では、前記第１の導電層と前記第３の導電層が接続され、
前記第１の開口部には、前記第２の導電層により構成される第３の配線に接続された電極に囲まれた受光部が設けられている光電変換素子。
【請求項２】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に前記第１の導電層により構成される第１の配線と重畳して設けられた第１の半導体層と、
前記第１の半導体層上に離間して設けられた第２の半導体層と、
前記第２の半導体層上に設けられた不純物半導体層と、
前記不純物半導体層上に設けられた第２の導電層と、
少なくとも前記第１の半導体層と前記第２の導電層を覆って設けられた第２の絶縁層と、
前記第２の絶縁層上に、透光性を有する導電性材料により設けられた第３の導電層と、を有し、
前記第２の絶縁層は、第１の開口部と第２の開口部を有し、
前記第１の開口部は、前記第１の導電層により構成される前記第１の配線と重畳して設けられ、
前記第２の開口部は、前記第１の導電層により構成される第２の配線と重畳して設けられ、
前記第１の開口部では、前記第１の半導体層と前記第３の導電層が接続され、
前記第２の開口部では、前記第１の導電層と前記第３の導電層が接続され、
前記第１の開口部には、前記第２の導電層により構成される第３の配線に接続された電極と第４の配線に接続された電極により挟まれた受光部が設けられている光電変換素子。
【請求項３】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆って設けられた第１の絶縁層と、
前記第１の絶縁層上に前記第１の導電層により構成される第１の配線と重畳して設けられた第１の半導体層と、
前記第１の半導体層上に離間して設けられた第２の半導体層と、
前記第２の半導体層上に設けられた不純物半導体層と、
前記不純物半導体層上に設けられた第２の導電層と、
少なくとも前記第１の半導体層と前記第２の導電層を覆って設けられた第２の絶縁層と、
前記第２の絶縁層上に、透光性を有する導電性材料により設けられた第３の導電層と、を有し、
前記第２の絶縁層は、第１の開口部と第２の開口部を有し、
前記第１の開口部は、前記第１の導電層により構成される前記第１の配線と重畳して設けられ、
前記第２の開口部は、前記第２の導電層により構成される第２の配線と重畳して設けられ、
前記第１の開口部では、前記第１の半導体層と前記第３の導電層が接続され、
前記第２の開口部では、前記第２の導電層と前記第３の導電層が接続され、
前記第１の開口部には、前記第２の導電層により構成される第３の配線に接続された電極に囲まれた受光部が設けられている光電変換素子。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の配線と前記第２の配線の間には抵抗素子が設けられていることを特徴とする光電変換素子。
【請求項５】
請求項４において、
前記抵抗素子は、トランジスタであることを特徴とする光電変換素子。
【請求項６】
請求項５における前記トランジスタと同一の積層構造を有することを特徴とする光電変換素子。
【請求項７】
請求項６において、
前記抵抗素子は、前記第３の導電層により構成されており、前記第１の配線及び前記第２の配線よりも電気抵抗率が高いことを特徴とする光電変換素子。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第１の半導体層は結晶性半導体層であることを特徴とする光電変換素子。
【請求項９】
請求項８において、
前記第２の半導体層は、
前記第１の半導体層から前記第２の半導体層まで錐形状に伸びた微結晶半導体領域と、非晶質半導体を含む領域が設けられていることを特徴とする光電変換素子。
【請求項１０】
請求項９において、
前記受光部は、微結晶半導体領域が錐形状に伸びた部分を含まないことを特徴とする光電変換素子。
【請求項１１】
請求項１乃至請求項１０のいずれか一に記載の光電変換素子と、
前記光電変換素子と同一の積層構造を有し、且つソース及びドレインの一方が画素電極に接続された画素トランジスタと、
を同一基板上に有する表示装置。
【請求項１２】
請求項１１に記載の表示装置を表示部に適用した電子機器。
【請求項１３】
請求項１乃至請求項１０のいずれか一において、
前記第１の配線の電位を前記第２の配線の電位よりも高くすることを特徴とする光電変換素子の駆動方法。
【請求項１４】
請求項１３において、
前記第１の配線と前記第２の配線の間には抵抗素子が設けられ、
前記第１の配線の電位と前記第２の配線の電位の電位差は一定に保持されていることを特徴とする光電変換素子の駆動方法。
【請求項１５】
第１の導電層を形成し、
前記第１の導電層を覆って第１の絶縁層を形成し、
前記第１の絶縁層上に、複数の半導体層を有する薄膜積層体を形成し、
前記第１の絶縁層及び前記薄膜積層体上に導電膜を形成し、
前記導電膜を加工することで第２の導電層を形成し、
前記薄膜積層体を加工することで、一部が露出した第１の半導体層と、該露出した領域以外の領域上に設けられた第２の半導体層及び不純物半導体層と、を形成し、
少なくとも前記第１の半導体層の露出された部分と、前記第２の導電層を覆って絶縁膜を形成し、
前記絶縁膜に、前記第１の半導体層の露出された部分に重畳して設けられた第１の開口部と、前記第１の導電層により構成される配線と重畳して設けられた第２の開口部と、を形成し、
前記第１の開口部により露出された前記第１の半導体層と、前記第２の開口部により露出された前記第１の導電層により構成される配線と、を電気的に接続する透光性を有する第３の導電層を形成することで、前記第１の開口部に、前記第２の導電層により形成された第３の配線に囲まれた受光部が構成されることを特徴とする光電変換素子の作製方法。
【請求項１６】
第１の導電層を形成し、
前記第１の導電層を覆って第１の絶縁層を形成し、
前記第１の絶縁層上に、複数の半導体層を有する薄膜積層体を形成し、
前記第１の絶縁層及び前記薄膜積層体上に導電膜を形成し、
前記導電膜を加工することで第２の導電層を形成し、
前記薄膜積層体を加工することで、一部が露出した第１の半導体層と、離間した第２の半導体層及び不純物半導体層と、を形成し、
少なくとも前記第１の半導体層の露出された部分と、前記第２の導電層を覆って絶縁膜を形成し、
前記絶縁膜に、前記第１の半導体層の露出された部分に重畳して設けられた第１の開口部と、前記第２の導電層により構成される配線と重畳して設けられた第２の開口部と、を形成し、
前記第１の開口部により露出された前記第１の半導体層と、前記第２の開口部により露出された前記第２の導電層により構成される配線と、を電気的に接続する透光性を有する第３の導電層を形成することで、前記第１の開口部に、前記第２の導電層により形成された第３の配線に囲まれた受光部が構成されることを特徴とする光電変換素子の作製方法。
【請求項１７】
請求項１５または請求項１６において、
前記第１の開口部と前記第２の開口部は、異なるエッチング工程により形成されることを特徴とする光電変換素子の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−２３３６２（Ｐ２０１２−２３３６２Ａ）
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１１−１３５０２６（Ｐ２０１１−１３５０２６）
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]