半導体チップおよびその製造方法、ならびに半導体装置
【課題】配線基板や他の半導体チップに対する接続信頼性が高い半導体チップおよびその製造方法を提供する。
【解決手段】この半導体チップ３１は、機能素子３が形成された半導体基板２と、半導体基板２の一方表面に開口を有する貫通孔４の内部を埋めるように配置されたポリマー３２と、ポリマー３２上に形成され、機能素子３に電気接続された配線層３５と、配線層３４のうちポリマー３２上にある部分に設けられた突起電極１４とを含む。
【解決手段】この半導体チップ３１は、機能素子３が形成された半導体基板２と、半導体基板２の一方表面に開口を有する貫通孔４の内部を埋めるように配置されたポリマー３２と、ポリマー３２上に形成され、機能素子３に電気接続された配線層３５と、配線層３４のうちポリマー３２上にある部分に設けられた突起電極１４とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、突起電極を有する半導体チップおよびその製造方法、ならびに突起電極を有する複数の半導体チップを備えたマルチチップ型の半導体装置に関する。
【背景技術】
【０００２】
図２３は、従来の貫通電極を有する半導体チップの構造を示す図解的な断面図である。
この半導体チップ９１は、シリコン（Ｓｉ）からなる半導体基板９０を含んでいる。半導体基板９０の一方表面（以下、「表面」という。）には、複数の電極を有する機能素子（デバイス）７１が形成されている。機能素子７１の側方には、半導体基板９０をその厚さ方向に貫通する貫通孔７９が形成されている。
【０００３】
半導体基板９０の表面には、開口７２ａ，７２ｂを有するハードマスク７２が形成されている。ハードマスク７２は酸化シリコン（ＳｉＯ2）からなる。半導体基板９０を垂直に見下ろす平面視において、開口７２ａ内には機能素子７１の電極が存在しており、開口７２ｂと貫通孔７９とは内壁面を有する連続した１つの孔を形成している。
貫通孔７９および開口７２ｂの内壁面には、酸化シリコンからなる絶縁膜７４が形成されている。絶縁膜７４上、開口７２ａ内、および開口７２ｂと開口７２ａとの間のハードマスク７２上を含む所定の領域には、タンタルナイトライド（ＴａＮ）やチタンナイトライド（ＴｉＮ）からなる連続した拡散防止膜７５が形成されている。
【０００４】
貫通孔７９および開口７２ｂの内部は、貫通電極８０で埋められている。半導体基板９０の表面とは反対側の面（以下「裏面」という。）には、貫通電極８０と一体で、裏面から突出した裏面側突起電極８２が形成されている。貫通電極８０および裏面側突起電極８２は、銅からなる。裏面側突起電極８２は、半導体基板９０を垂直に見下ろす平面視において、貫通電極８０とほぼ重なるように形成されている。
【０００５】
裏面側突起電極８２の先端部およびその近傍は、錫（Ｓｎ）などの低融点金属からなる低融点金属層８３で覆われている。
半導体基板９０の表面において、貫通電極８０上、ならびに貫通孔７９および開口７２ｂ外の拡散防止膜７５上には、銅からなり貫通電極８０と一体の配線部材８１が設けられている。開口７２ａ内に露出した機能素子７１の電極は、拡散防止膜７５、配線部材８１、および貫通電極８０を介して、裏面側突起電極８２に電気接続されている。
【０００６】
配線部材８１の上には、チタンタングステン（ＴｉＷ）やチタンからなるＵＢＭ(Under Bump Metal)層７７を介して、金属（たとえば、金（Ａｕ））からなる表面側突起電極（バンプ）７８が形成されている。表面側突起電極７８は、貫通電極８０のほぼ真上に（半導体基板９０を垂直に見下ろす平面視において、裏面側突起電極８２とほぼ重なるように）配置されている。
【０００７】
この半導体チップ９１は、半導体基板９０を貫通する貫通電極８０により、半導体基板９０の表面側と裏面側との間の配線長が短くされている。
また、この半導体チップ９１は、機能素子７１に対して、表面側突起電極７８を介して半導体チップ９１の表面側から電気接続できるとともに、裏面側突起電極８２を介して半導体チップ９１の裏面側からも電気接続できる。具体的には、この半導体チップ９１は、裏面側突起電極８２を介して、配線基板に形成された電極パッド等に接合できる。また、半導体チップ同士を縦方向に積層し、隣接する半導体チップの表面側突起電極７８と裏面側突起電極８２とを接合することにより、半導体チップ９１同士を電気接続できる。
【０００８】
裏面側突起電極８２を、配線基板に形成された電極パッド等や、他の半導体チップの表面側突起電極７８と接合する際、適当な時間、半導体チップ９１を低融点金属層８３を構成する低融点金属の融点（固相線温度）以上の温度にすることにより、低融点金属の融液を発生させることができる。これにより、裏面側突起電極８２と電極パッドや他の半導体チップ９１の表面側突起電極７８とは、低融点金属層８３を介して接合される。
【０００９】
図２４ないし図２６は、図２３に示す半導体チップ９１の製造方法を説明するための図解的な断面図である。このような製造方法は、下記特許文献１に開示されている。
表面に機能素子７１が形成された半導体ウエハ（以下、単に「ウエハ」という。）Ｗの当該表面に、所定の部分に開口７２ａ，７２ｂを有するハードマスク７２が形成される。開口７２ａ内には、機能素子７１の電極が露出するようにされる。また、開口７２ｂ内には、ウエハＷにおいて機能素子７１が形成されていない所定の領域が露出するようにされる。
【００１０】
次に、反応性イオンエッチング(RIE)により、開口７２ｂ内に露出したウエハＷに凹所７３が形成される。この間、開口７２ａは、レジストで塞がれた状態とされ、機能素子７１がエッチングされないようにされる。続いて、ＣＶＤ(Chemical Vapor Deposition)法により、凹所７３の内表面に絶縁膜７４が形成される。この状態が、図２４（ａ）に示されている。続いて、開口７２ａ，７２ｂ内および凹所７３内を含むウエハＷ表面側の露出表面全面に、拡散防止膜７５が形成される（図２４（ｂ）参照）。
【００１１】
そして、この拡散防止膜７５上に、銅からなるシード層（図示せず）が形成された後、このシード層をシードとした電解めっきにより、ウエハＷ表面側の露出表面全面に、配線部材８１、貫通電極８０、および裏面側突起電極８２を形成するための金属材料（銅）７６が供給される。
これにより、開口７２ａ，７２ｂおよび凹所７３の内部は、金属材料７６でほぼ完全に埋められる。金属材料７６は、拡散防止膜７５を介して、ハードマスク７２の開口７２ａ内に露出した機能素子７１の電極に電気接続される。金属材料７６は、開口７２ａ，７２ｂおよび凹所７３の外部にも供給され、開口７２ａ内から開口７２ｂ内および凹所７３内に渡って連続して配置するようにされる。この状態が、図２４（ｃ）に示されている。
【００１２】
次に、所定のパターンのマスクを用いて、金属材料７６および拡散防止膜７５のうち、ウエハＷを垂直に見下ろす平面視において、凹所７３（開口７２ｂ）および開口７２ａを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図２５（ｄ）に示されている。その後、必要により、金属材料７６を保護するための表面保護膜が、金属材料７６を覆うように形成される。
【００１３】
続いて、金属材料７６上において、ウエハＷを垂直に見下ろす平面視において凹所７３とほぼ重なる領域に、ＵＢＭ層７７および表面側突起電極（バンプ）７８が順に形成される（図２５（ｅ）参照）。金属材料７６が表面保護膜で覆われている場合は、ＵＢＭ層７７の形成に先立って、表面側突起電極７８の形成領域に表面保護膜が存在しない状態にされる。
【００１４】
次に、ウエハＷの裏面がドライエッチングされて、ウエハＷの厚さが凹所７３の深さより小さくされる。この工程は、絶縁膜７４のエッチング速度がウエハＷのエッチング速度に対して遅くなるようにして実施される。これにより、凹所７３は、ウエハＷをその厚さ方向に貫通する貫通孔７９となり、凹所７３内に配置されていた金属材料７６は、ウエハＷの表面側と裏面側とを電気接続する貫通電極８０となる。
【００１５】
また、凹所７３内に配置されていた金属材料７６の一部は、絶縁膜７４および拡散防止膜７５に覆われた状態で、ウエハＷの裏面から突出した裏面側突起電極８２となる。金属材料７６の残部は、貫通電極８０と機能素子７１の電極とを電気接続する配線部材８１となる。この状態が図２５（ｆ）に示されている。
次に、ウエハＷの裏面に露出した絶縁膜７４が、エッチングにより除去される。これにより、図２６（ｇ）に示すように、裏面側突起電極８２を覆う拡散防止膜７５が露出する。さらに、裏面側突起電極８２を覆う拡散防止膜７５がエッチングにより除去されて、裏面側突起電極８２の先端部およびその近傍が露出する（図２６（ｈ）参照）。
【００１６】
その後、露出した裏面側突起電極８２の表面に、たとえば、電解めっきにより低融点金属層８３が形成され、ウエハＷが切断されて、図２３に示す貫通電極８０を有する半導体チップ９１の個片にされる。
【特許文献１】特開２００１−５３２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところが、このような半導体チップ９１を大気中に放置しておくと、錫などからなる低融点金属層８３の表面には、容易に酸化膜が形成される。酸化膜は、低融点金属の融液に濡れないため、裏面側突起電極８２と電極パッドや他の半導体チップ９１の表面側突起電極７８との間において、実質的に接合に寄与する部分の面積が小さくなる。
これにより、半導体チップと配線基板や他の半導体チップとの接合強度および電気的な接続信頼性が低下する。
【００１８】
また、酸化膜を除去するためにフラックス等の活性剤を使用すると、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的短絡が形成されたり、裏面側突起電極８２と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがある。
さらに、複数の半導体チップ９１が厚さ方向に積層され、隣接する２つの半導体チップ９１の表面側突起電極７８と裏面側突起電極８２とが接合された場合、これらの半導体チップ９１の間に応力がかかると、この応力は接合部である低融点金属層８３の付近に集中する。
【００１９】
図２３に示すように、表面側突起電極７８およびその近傍が金属からなる半導体チップ９１では、このような応力を緩和することができず、接合部である低融点金属層８３の付近、またはＵＢＭ層７７と表面側突起電極７８もしくは配線部材８１との界面付近が破断することがあった。これにより、２つの半導体チップ９１の間の機械的接合および電気接続が破壊されることがあった。
【００２０】
そこで、この発明の目的は、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップの製造方法を提供することである。
この発明の他の目的は、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップを提供することである。
この発明のさらに他の目的は、相互に高い信頼性で接続された複数の半導体チップを備えた半導体装置を提供することである。
【課題を解決するための手段】
【００２１】
上記の目的を達成するための請求項１記載の発明は、機能素子（３）が形成された半導体基板（２，Ｗ）の一方表面に開口する孔（４，９）を形成する工程と、この孔の内部にポリマー（３２）を埋め込む工程と、この孔の内部に埋め込まれたポリマーの露出表面上に、上記機能素子に電気接続された配線層（３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ）を形成する配線層形成工程と、上記ポリマー上の配線層に突起電極（１４，４０）を形成する工程とを含むことを特徴とする半導体チップ（３１，３７，３８，３９）の製造方法である。
【００２２】
なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明によれば、孔の内部に配置されたポリマー上に突起電極が形成された半導体チップを製造できる。金属材料と比べてポリマーは容易に変形できる。したがって、このような半導体チップは、突起電極を介して配線基板に形成された電極パッドや他の半導体チップ等に接合された状態で応力が与えられても、このような応力をポリマーにより緩和できる。このため、突起電極と電極パッドや他の半導体チップの突起電極との接合部が破断し難い。すなわち、この製造方法により、接続信頼性が高い半導体チップを製造できる。
【００２３】
ポリマーは凹所内をほぼ完全に満たすように埋め込まれることが好ましく、また、凹所内に埋め込まれたポリマーの露出表面は、半導体基板の表面とほぼ面一にされていることが好ましい。この場合、配線層は、半導体基板の表面とほぼ面一にあるポリマーの露出表面上に形成されるものとすることができる。
ポリマーが配置される孔は、凹所であってもよく、半導体基板を厚さ方向に貫通する貫通孔であってもよい。
【００２４】
ポリマーとしては、たとえば、ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂などを用いることができる。特に、ポリイミドは、高い応力緩衝効果を発揮できるとともに、高い靱性を備えた材料として、好的に用いることができる。
請求項２記載の発明は、上記配線層形成工程が、上記孔の縁部と上記配線層との間から上記ポリマーが露出するように上記配線層を形成する工程を含むことを特徴とする請求項１記載の半導体チップの製造方法である。
【００２５】
この発明によれば、孔の縁部の一部がポリマー上の配線層と接合されていない半導体チップを製造できる。このような半導体チップにおいて、ポリマー上の配線層および突起電極は自由に動きやすいので、効率的に応力を緩和できる。
孔の縁部と配線層との間からのポリマーの露出面積が大きい程、自由に動きやすくなり、上述の応力緩和の効果が大きくなる。
【００２６】
請求項３記載の発明は、上記孔を形成する工程が、上記孔としての凹所（９）を形成する工程を含み、上記機能素子が上記半導体基板の上記一方表面に形成されており、上記凹所を形成する工程の後、上記凹所内に上記ポリマーを供給する工程の前に、上記凹所の内壁面に導電性材料を供給して、上記機能素子に電気接続された導電膜（３４）を形成する工程と、上記凹所内にポリマーを供給する工程の後、上記半導体基板を上記一方表面とは異なる他方表面から除去し、上記半導体基板の厚さを上記凹所の深さより小さな厚さに薄型化して上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔（４）とし、上記導電膜が、上記半導体基板の上記一方表面側と上記他方表面側とに渡って配設された状態とする薄型化工程とをさらに含むことを特徴とする請求項１または２記載の半導体チップの製造方法である。
【００２７】
この発明によれば、導電膜により半導体基板の一方表面側（機能素子）と他方表面側とを、短い配線長で電気接続された半導体チップを製造できる。
上記薄型化工程は、上記導電膜を残した状態で、上記半導体基板を上記凹所の深さより小さな厚さに薄型化する工程を含んでいてもよい。この場合、半導体基板の他方表面から突出し、導電膜に覆われたポリマーを形成することができる。このような製造方法により得られた半導体チップは、半導体チップの他方表面から突出し導電膜に覆われたポリマーを裏面側突起電極として、配線基板に形成された電極パッドや他の半導体チップの突起電極に接合できる。
【００２８】
この場合、導電膜（貫通電極）は、不活性な金属材料（たとえば、金、パラジウム、またはこれらの合金）からなることが好ましく、この場合、裏面側突起電極の表面に形成された導電膜は酸化し難いので、配線基板に形成された電極パッドや他の半導体チップの突起電極に良好に接合できる。
請求項４記載の発明は、機能素子（３）が形成された半導体基板（２）と、この半導体基板の一方表面に開口を有する孔の内部を埋めるように配置されたポリマー（３２）と、上記孔の内部に埋められたポリマー上に形成され、上記機能素子に電気接続された配線層（３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ）と、上記配線層のうち上記ポリマー上にある部分に設けられた突起電極（１４，４０）とを含むことを特徴とする半導体チップ（３１，３７，３８，３９）である。
【００２９】
この半導体チップは、請求項１記載の製造方法により製造することができ、請求項１記載の製造方法と同様の効果を奏することができる。
請求項５記載の発明は、上記ポリマーが、上記凹所の縁部と上記配線層との間から露出されていることを特徴とする請求項４記載の半導体チップである。
この半導体チップは、請求項２記載の製造方法により製造することができ、請求項２記載の製造方法と同様の効果を奏することができる。
【００３０】
請求項６記載の発明は、機能素子（３）が形成された半導体基板（２）と、この半導体基板を厚さ方向に貫通する貫通孔（４）内に配置されたポリマー（３２）と、上記貫通孔内に配置されたポリマー上に形成され、上記機能素子に電気接続された配線層（３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ）と、この配線層のうち上記ポリマー上にある部分に設けられた突起電極（１４，４０）と、上記貫通孔内で、上記半導体基板の一方表面と他方表面との間に渡って配設され、上記機能素子に電気接続された導電膜（３４）とを含むことを特徴とする半導体チップ（３１，３７，３８，３９）である。
【００３１】
この半導体チップは、請求項３記載の製造方法により製造することができ、請求項３記載の製造方法と同様の効果を奏することができる。
請求項７記載の発明は、厚さ方向に積層された複数の請求項４ないし６のいずれかに記載の半導体チップ（１，２１，２５，３１，３７，３８，３９）を含むことを特徴とする半導体装置（４５，５５，６５，６６，６８）である。
【００３２】
この発明の半導体装置は、いわゆるマルチチップ型の半導体装置であり、隣接する２つの半導体チップの一方の裏面側突起電極が、他方の半導体チップに接合および電気接続されたものとすることができる。これにより、隣接する２つの半導体チップは、高い接合強度および良好な電気接続性を有することができる。
複数の半導体チップは、配線基板（インタポーザ）やリードフレームの上に積層されて接続されていてもよい。また、複数の半導体チップは、他の半導体チップなどの固体装置を介して、配線基板やリードフレームなどに積層されて接続されていてもよい。これらの場合、各半導体チップの機能素子（能動層）が形成された面は、配線基板やリードフレームに側に向けられていてもよく、配線基板やリードフレームとは反対側に向けられていてもよい。固体装置や半導体チップと配線基板やリードフレームとは、たとえば、ボンディングワイヤにより電気接続されていてもよい。
【００３３】
この発明に係る半導体装置は、いわゆるＢＧＡ(Ball Grid Array)の形態を有していてもよく、ＱＦＮ(Quad Flat Non-lead)の形態を有していてもよく、その他任意のパッケージ形態を有するものとすることができる。
他の半導体チップ（１，２１，２５）の製造方法は、表面および裏面を有し上記表面に機能素子（３）が形成された半導体基板（２，Ｗ）の上記表面から、この半導体基板の厚さ方向に延びる凹所（９）を形成する工程と、上記凹所の内壁面に不活性な第１の金属材料を供給して、当該第１の金属材料からなる酸化防止膜（８）を形成する工程と、この酸化防止膜を形成する工程の後、上記凹所内に上記第１の金属材料より酸化しやすい金属を含む第２の金属材料（１９，２０）を供給する工程と、上記凹所内に供給された第２の金属材料と上記機能素子とを電気接続する工程と、上記酸化防止膜を残した状態で、上記半導体基板をその裏面から除去して、その厚さが上記凹所の深さより薄くなるようにし、上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔（４）とし、上記凹所内に配置された上記第２の金属材料を、上記半導体基板の上記表面側と上記裏面側とを電気接続する貫通電極（１０）とするとともに上記半導体基板の上記裏面側から突出した裏面側突起電極（１５）とする薄型化工程とを含む。
【００３４】
この製造方法によれば、酸化防止膜を形成する工程の後、第２の金属材料を供給する工程を実施することにより、凹所内には、酸化防止膜に覆われた第２の金属材料が配置された状態となる。この第２の金属材料は、薄型化工程において、酸化防止膜に覆われたまま半導体基板の裏面側に突出して裏面側突起電極となる。
この製造方法によれば、半導体基板を薄型化することにともなって、酸化防止膜に覆われた裏面側突起電極が形成される。半導体基板を薄型化した後、別途、裏面側突起電極および酸化防止膜の形成を行う場合、薄型化された半導体基板のハンドリングおよび裏面側突起電極形成時のアライメントが困難になる。この製造方法によれば、このような問題は生じず、容易に酸化防止膜に覆われた裏面側突起電極を形成できるので、コストを低減できる。
【００３５】
得られた半導体チップにおいて、裏面側突起電極は、不活性な第１の金属材料からなる酸化防止膜で覆われているので、大気中に放置されていた場合でも、容易に酸化せず、また、酸化防止膜自体も酸化しない。このため、裏面側突起電極を介して、この半導体チップを、配線基板や他の半導体チップに接合する際、接合部に酸化膜が介在して、実質的な接合面積が小さくなることはない。したがって、この製造方法により得られた半導体チップは、配線基板や他の半導体チップに高い接合強度で接合できるとともに、電気的に良好に接続できる。すなわち、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップを製造できる。
【００３６】
この製造方法により得られる半導体チップを、複数個厚さ方向に積層して上記裏面側突起電極を介して半導体チップ相互間を接合することにより、これらの半導体チップが相互に高い接合強度で接合されるとともに、電気的に良好に接続されたマルチチップ型の半導体装置を製造できる。
また、酸化膜を除去するためにフラックス等の活性剤を使用する必要がない（または、活性剤の使用量を低減できる）ので、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的な短絡が形成されたり、裏面側突起電極と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがない（少ない）。
【００３７】
凹所内に第２の金属材料を供給する工程は、半導体基板において凹所内から機能素子に至る領域に連続して第２の金属材料を供給する工程を含んでいてもよい。この場合、凹所内に第２の金属材料を供給する工程と、凹所内に供給された第２の金属材料と機能素子とを電気接続する工程とを、一括して行うことができる。
上記第１の金属材料は、たとえば、金およびパラジウムの１種以上であってもよい。金やパラジウムからなる酸化防止膜は、大気中で放置されていても、その露出表面に酸化膜が形成されることはない。この場合、第２の電極材料は、たとえば、銅、タングステン、アルミニウムとすることができる。凹所内に第２の金属材料を供給する工程は、凹所内に、金やパラジウムなどの第１の金属材料と同種の金属材料を供給する工程を含んでいてもよい。
【００３８】
また、金の抵抗は低いので、貫通孔内に酸化防止膜を形成することにより、たとえば、貫通電極がタングステンのような抵抗が高い金属からなる場合でも、半導体基板の表面と裏面との間の抵抗値を低くすることができる。
この半導体チップの製造方法は、上記凹所を形成する工程の後、上記酸化防止膜を形成する工程の前に、上記凹所の内壁面に電気的絶縁性を有する材料を供給して、当該電気的絶縁性を有する材料からなる絶縁膜（５）を形成する工程をさらに含んでもよい。
【００３９】
この場合、半導体基板と貫通電極との間に絶縁膜を形成することができる。絶縁膜により、貫通電極と半導体基板との間を電気的に絶縁することができる。絶縁膜は、たとえば、酸化シリコン（ＳｉＯ2）からなるものとすることができる。
薄型化工程において、絶縁膜に対するエッチング速度が半導体基板に対するエッチング速度より小さくなるような条件で、半導体基板の裏面をエッチングすることにより、絶縁膜とともに酸化防止膜を残した状態で、半導体基板の厚さを凹所の深さより小さな厚さにすることができる。
【００４０】
この場合、この製造方法は、上記薄型化工程の後、上記半導体基板の上記裏面に露出した上記絶縁膜を除去して、上記酸化防止膜を露出させる絶縁膜除去工程をさらに含むものとすることができる。
この半導体チップの製造方法は、上記凹所を形成する工程の後、上記酸化防止膜を形成する工程の前に、上記凹所の内壁面に、上記貫通孔内から上記半導体基板への金属原子の拡散を抑制する拡散防止膜（７）を形成する拡散防止膜形成工程をさらに含んでもよい。
【００４１】
この場合、貫通孔内において貫通電極と半導体基板との間に拡散防止膜を形成することができる。拡散防止膜により、貫通孔内に配置された金属、たとえば、貫通電極や酸化防止膜を構成する金属が半導体基板中に拡散して、デバイス特性が劣化するのを防止することができる。拡散防止膜は、たとえば、チタンタングステン（ＴｉＷ）やチタンナイトライド（ＴｉＮ）やタンタルナイトライド（ＴａＮ）からなるものとすることができる。
【００４２】
貫通孔内において、半導体基板と酸化防止膜との間に、たとえば、酸化シリコンからなる絶縁膜が形成されており、貫通電極が銅からなる場合、絶縁膜により、貫通電極を構成する銅原子が半導体基板中へ拡散することを防ぐことはできない。このような場合でも、チタンタングステンやチタンナイトライドからなる拡散防止膜により、貫通孔内の銅原子が半導体基板中へ拡散することを防止できる。
【００４３】
薄型化工程の後、半導体基板の裏面側において、拡散防止膜が酸化防止膜を覆った状態で露出している場合は、この拡散防止膜を除去して酸化防止膜を露出させることとしてもよい。
この半導体チップ（２５）の製造方法は、上記酸化防止膜を形成する工程の後、上記凹所に第２の金属材料を供給する工程の前に、上記凹所の内壁面に、上記酸化防止膜と上記第２の金属材料との間の金属原子の拡散を抑制する金属間拡散防止膜（２６）を形成する工程をさらに含んでもよい。
【００４４】
この製造方法により、貫通電極および裏面側突起電極と酸化防止膜との間に金属間拡散防止膜が形成された半導体チップを得ることができる。このような半導体チップにおいて、貫通電極や裏面側突起電極（第２の金属材料）が、酸化防止膜を構成する金属（第１の金属材料）と反応しやすい金属からなる場合でも、金属間拡散防止膜により、貫通電極や裏面側突起電極を構成する金属と酸化防止膜を構成する金属との拡散を抑制することができる。
【００４５】
これにより、酸化防止膜を構成する金属が、裏面側突起電極中に拡散して、裏面側突起電極を覆う酸化防止膜が消失し、裏面側突起電極の表面が酸化する事態を回避できる。
また、貫通電極や裏面側突起電極を構成する金属原子と、酸化防止膜を構成する金属原子とが相互拡散しやすい場合において、金属間拡散防止膜を設けることにより、それぞれの金属原子の他方の金属中への拡散速度の差に起因して、一方の金属材料中にボイド（いわゆるカーケンドルボイド）が生ずることを防止できる。
【００４６】
金属間拡散防止膜は、たとえば、チタンやチタンタングステン（ＴｉＷ）からなるものとすることができる。
この半導体チップの製造方法は、上記第２の金属材料が、固相線温度が６０℃以上かつ３７０℃以下の温度範囲である低融点金属材料を含み、上記凹所に第２の金属材料を供給する工程が、上記凹所の底部に、当該低融点金属材料を供給して、低融点金属層（１９）を形成する低融点金属層形成工程をさらに含んでもよい。
【００４７】
この場合、裏面側突起電極の少なくとも先端部側に低融点金属層が形成された半導体チップを得ることができる。このような半導体チップは、裏面側突起電極を配線基板に形成された電極パッド等に接合する際、この半導体チップを当該低融点金属（低融点金属材料）の融点（固相線温度）以上の温度に加熱して、当該低融点金属を溶融および固化させることができる。これにより、裏面側突起電極と配線基板に形成された電極パッド等とを良好に接合できる。
【００４８】
この際、酸化防止膜を構成する金属は、すべて低融点金属層中に取り込まれ（拡散し）、また、貫通電極を構成する金属の一部も低融点金属層中に取り込まれて、合金層（金属間化合物や固溶体を含む層、または共晶からなる層）を形成する。
上記低融点金属層形成工程は、上記凹所の底部にのみ当該低融点金属材料を供給するものであってもよく、この場合、上記凹所に第２の金属材料を供給する工程は、上記低融点金属層形成工程の後、上記凹所に上記低融点金属より固相線温度が高い高融点金属材料を供給する工程を含むものとすることができる。これにより、貫通電極および裏面側突起電極のうち、少なくとも貫通電極の一部が高融点金属材料からなる半導体チップを得ることができる。すなわち、低融点金属材料は、貫通電極の少なくとも一部をなす高融点金属材料より、固相線温度が低いものとすることができる。
【００４９】
高融点金属材料は、たとえば、銅、タングステン、アルミニウム、金とすることができる。
上記低融点金属材料は、たとえば、錫（Ｓｎ）、錫を含む合金（たとえば、錫−銀（Ａｇ）−銅合金）、インジウム（Ｉｎ）、インジウムを含む合金（たとえば、インジウム−錫合金）からなるものとすることができる。これらの低融点金属は、大気雰囲気中に露出されていると容易に酸化するが、この製造方法によれば、低融点金属層が酸化防止膜に覆われた半導体チップを製造できるので、低融点金属層が酸化しないようにすることができる。したがって、裏面側突起電極と電極パッドや他の突起電極との接合部に、金属酸化物が介在しないようにすることができるので、接続信頼性を高くすることができる。
【００５０】
上記低融点金属層形成工程は、上記凹所の底部に当該低融点金属からなる粉末を含むペースト（１８）を供給するペースト供給工程を含んでいてもよい。
この半導体チップの製造方法は、上記ペースト供給工程の後、上記金属材料供給工程の前に、加熱により当該ペースト中の有機物を除去する工程を含んでいることが好ましい。これにより、低融点金属層中の有機物量を低減して、裏面側突起電極と配線基板に形成された電極パッド等との接合が、有機物により阻害されないようにすることができる。
【００５１】
上記ペースト供給工程は、先端に低融点金属ペーストの吐出口が形成されたニードルを備えたディスペンサの当該ニードル先端部を上記凹所に挿入して、当該吐出口から低融点金属ペーストを吐出するペースト吐出工程を含んでいてもよい。
これにより、低融点金属ペーストが凹所の底部にのみ供給されるようにすることができるので、配線基板に形成された電極パッド等に対する接合部である裏面側突起電極の先端部のみに低融点金属層が形成された半導体チップを得ることができる。
【００５２】
上記ペースト吐出工程は、ディスペンサの吐出口を上記凹所の底部に近接させた状態で、当該吐出口から低融点金属ペーストを吐出する工程を含んでいてもよく、当該吐出口から微少量の低融点金属ペーストを射出して、低融点金属ペーストを上記凹所の底部に供給するジェットディスペンス工程を含んでいてもよい。
他の半導体チップ（１，２１，２５）は、表面および裏面を有する半導体基板（２）と、この半導体基板の上記表面に形成された機能素子（３）と、上記機能素子に電気接続され、この機能素子の側方で上記半導体基板を厚さ方向に貫通する貫通孔（４）内に配置され、上記半導体基板の上記表面側と上記裏面側とを電気接続する貫通電極（１０）と、上記半導体基板の裏面から突出し、上記貫通電極の側面と連続した側面を有する裏面側突起電極（１５）と、上記裏面側突起電極を覆い、上記貫通孔内で上記半導体基板と上記貫通電極との間に配置され、不活性な金属材料からなる酸化防止膜（８）とを含む。
【００５３】
この半導体チップは、上記他の半導体チップの製造方法により製造することができ、上記他の半導体チップの製造方法と同様の効果を奏することができる。
上記酸化防止膜は、金およびパラジウムのうち１種以上の金属からなっていてもよい。
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記半導体基板との間に配置された絶縁膜（５）をさらに含んでもよい。
【００５４】
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記半導体基板との間に配置され、上記貫通孔内から上記半導体基板への金属原子の拡散を抑制する拡散防止膜（７）をさらに含んでもよい。
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記貫通電極との間に配置され、上記酸化防止膜と上記貫通電極との間の金属原子の拡散を抑制する金属間拡散防止膜（２６）をさらに含んでもよい。
【００５５】
この半導体チップは、上記裏面側突起電極の少なくとも先端側が、固相線温度が６０℃以上かつ３７０℃以下の温度範囲である低融点金属層（１９）からなっていてもよい。
【発明を実施するための最良の形態】
【００５６】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、突起電極を有する半導体チップの構造を示す図解的な断面図である。
この半導体チップ１は、シリコン（Ｓｉ）からなる半導体基板２を含んでいる。半導体基板２の一方表面（以下、「表面」という。）には、複数の電極を有する機能素子（デバイス）３が形成されている。機能素子３の側方には、半導体基板２を厚さ方向に貫通する貫通孔４が形成されている。
【００５７】
半導体基板２の表面には、開口６ａ，６ｂを有するハードマスク６が形成されている。ハードマスク６は酸化シリコン（ＳｉＯ2）からなる。半導体基板２を垂直に見下ろす平面視において、開口６ａ内には機能素子３の電極が存在している。開口６ｂと貫通孔４とは、連続した内壁面を有する１つの孔を形成している。
貫通孔４および開口６ｂの内壁面には、酸化シリコンからなる絶縁膜５が形成されている。絶縁膜５上、開口６ａ内に露出した機能素子３の電極上、および開口６ｂと開口６ａとの間のハードマスク６上を含む所定の領域には、チタンタングステン（ＴｉＷ）やタンタルナイトライド（ＴａＮ）やチタンナイトライド（ＴｉＮ）からなる連続した拡散防止膜７が形成されている。
【００５８】
拡散防止膜７の上には、金（Ａｕ）、パラジウム（Ｐｄ）、または金とパラジウムとの合金からなる酸化防止膜８が形成されている。
貫通孔４および開口６ｂの内部は、貫通電極１０で埋められている。半導体基板２の表面において、貫通電極１０上、ならびに貫通孔４および開口６ｂ外の拡散防止膜７上には、貫通電極１０と一体の配線部材１１が設けられている。貫通電極１０および配線部材１１は、銅（Ｃｕ）、タングステン（Ｗ）、金、もしくはアルミニウム（Ａｌ）、またはこれらの合金からなる。
【００５９】
開口６ｂに露出した機能素子３の電極は、拡散防止膜７、酸化防止膜８、および配線部材１１を介して、貫通電極１０に電気接続されている。
配線部材１１の上には、チタンタングステン（ＴｉＷ）やチタンからなるＵＢＭ(Under Bump Metal)層１３を介して、金または銅からなる表面側突起電極（バンプ）１４が形成されている。表面側突起電極１４およびＵＢＭ層１３は、貫通電極１０のほぼ真上に（半導体基板２を垂直に見下ろす平面視において、貫通電極１０とほぼ重なるように）に配置されている。
【００６０】
半導体基板２の表面とは反対側の面（以下「裏面」という。）には、貫通電極１０に接続され、裏面から突出した裏面側突起電極１５が形成されている。裏面側突起電極１５は、半導体基板２を垂直に見下ろす平面視において、貫通電極１０および表面側突起電極１４とほぼ重なるように形成されている。裏面側突起電極１５は、貫通電極１０の側面と連続した側面を有している。
【００６１】
裏面側突起電極１５の先端側は、低融点金属の粉末の集合物である低融点金属層１９となっており、裏面側突起電極１５の残部１２は銅からなり、貫通電極１０と一体となっている。裏面側突起電極１５は、大部分、低融点金属層１９で占められている。低融点金属の粉末は、たとえば、錫（Ｓｎ）、錫を含む合金（たとえば、錫−銀（Ａｇ）−銅合金）、インジウム（Ｉｎ）、インジウムを含む合金（たとえば、インジウム−錫合金）からなる。
【００６２】
裏面側突起電極１５は、貫通孔４内から続く酸化防止膜８に覆われており、露出していない。
以上のような構成により、機能素子３対して、表面側突起電極１４を介して半導体チップ１の表面側から電気接続できるとともに、裏面側突起電極１５を介して半導体チップ１の裏面側からも電気接続できる。
【００６３】
具体的には、この半導体チップ１は、裏面側突起電極１５を介して、配線基板に形成された電極パッド等に接合できる。また、半導体チップ１同士を縦方向に積層し、隣接する半導体チップ１の表面側突起電極１４と裏面側突起電極１５とを接合することにより、半導体チップ１同士を機械的に接合できるとともに、電気接続できる。半導体基板２を貫通する貫通電極１０により、半導体基板２の表面側と裏面側との間の配線長を短くすることができる。
【００６４】
裏面側突起電極１５を、配線基板に形成された電極パッド等や、他の半導体チップの表面側突起電極１４と接合する際、適当な時間、低融点金属層１９を構成する金属の融点（固相線温度）以上の温度にすることにより、低融点金属層１９を溶融および固化させることができる。これにより、裏面側突起電極１５と電極パッドや他の半導体チップ１の表面側突起電極１４とが接合される。
【００６５】
この際、裏面側突起電極１５を覆う酸化防止膜８は、裏面側突起電極１５中に取り込まれて、合金層（金属間化合物や固溶体を含む層、または共晶からなる層）を形成する。たとえば、酸化防止膜８が金からなり、低融点金属層１９が錫からなる場合、金と錫との金属間化合物および錫を含む合金層が形成される。また、貫通電極１０が銅や金からなる場合は、これらの銅や金の一部も低融点金属層１９中に取り込まれて、低融点金属との合金を形成する。
【００６６】
この半導体チップ１の裏面側突起電極１５は酸化防止膜８に覆われているので、大気中に放置していても、裏面側突起電極１５の表面に酸化膜が形成されることはない。また、金やパラジウムからなる酸化防止膜８自体も酸化することはない。このため、裏面側突起電極１５と電極パッドや他の半導体チップ１の表面側突起電極１４とを接合する際、これらの間に酸化物が介在することはない。したがって、この半導体チップ１は、配線基板や他の半導体チップに対して、接合強度を高くして接合できるとともに、電気的な接続信頼性を高くすることができる。
【００６７】
また、酸化膜を除去するためにフラックス等の活性剤を使用する必要がない（または、活性剤の使用量を低減できる）ので、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的短絡が形成されたり、裏面側突起電極１５と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがない（少ない）。
このような半導体チップ１を、複数個厚さ方向に積層して裏面側突起電極１５を介して半導体チップ１相互間を接合することにより、これらの半導体チップ１が相互に高い接合強度で接合されるとともに、電気的に良好に接続されたマルチチップ型の半導体装置を製造できる。
【００６８】
また、貫通電極１０および配線部材１１がタングステンからなり、酸化防止膜８が金からなる場合、機能素子３と裏面側突起電極１５との間は、貫通電極１０および配線部材１１（タングステン）に加えて、タングステンより電気抵抗（比抵抗）の低い金からなる酸化防止膜８により電気接続される。この場合、酸化防止膜８が設けられていなかった場合と比べて、機能素子３と裏面側突起電極１５との間の電気抵抗を低くすることができる。
【００６９】
貫通孔４内において、半導体基板２と、貫通電極１０、酸化防止膜８、および拡散防止膜７との間に、絶縁膜５が設けられていること、ならびに、半導体基板２の表面側において、半導体基板２と、配線部材１１、酸化防止膜８、および拡散防止膜７との間に、ハードマスク６が設けられていることにより、機能素子３の電極から裏面側突起電極１５に至る導電経路は、半導体基板２と電気的に絶縁されている。
【００７０】
半導体基板２（絶縁膜５およびハードマスク６）と、貫通電極１０、配線部材１１、および酸化防止膜８との間に、拡散防止膜７が設けられていることにより、半導体チップ１の製造時および製造後に、貫通電極１０、配線部材１１、および酸化防止膜８を構成する金属原子の半導体基板２中への拡散が防止（抑制）される。これにより、半導体チップ１のデバイス特性が劣化するのを防止できる。
【００７１】
図２ないし図５は、図１に示す半導体チップ１の製造方法を説明するための図解的な断面図である。複数の半導体チップ１が、１枚の半導体ウエハ（以下、単に「ウエハ」という。）Ｗから作成されるが、図２ないし図５では、ウエハＷにおける１つの半導体チップ１の一部に相当する部分のみを示す。図２ないし図５に示すウエハＷは、図１に示す最終形態の半導体チップ１に対応する領域が、ウエハＷの面内方向に、複数個密に配されたものである。
【００７２】
表面に機能素子３が形成されたウエハＷの当該表面に、所定の部分に開口６ａ，６ｂを有するハードマスク６が形成される。開口６ａ内には、機能素子３の電極が露出するようにされる。また、開口６ｂ内には、ウエハＷにおいて機能素子３が形成されていない所定の領域が露出するようにされる。
次に、反応性イオンエッチング(RIE)により、開口６ｂ内に露出したウエハＷがエッチングされて、凹所９が形成される。この間、開口６ａは、レジストで塞がれた状態とされ、機能素子３がエッチングされないようにされる。続いて、ＣＶＤ(Chemical Vapor Deposition)法により、凹所９の内表面に酸化珪素が供給されて絶縁膜５が形成される。この状態が、図２（ａ）に示されている。続いて、開口６ａ，６ｂ内および凹所９内を含むウエハＷ表面側の露出表面全面に、タンタルまたはチタン、および窒素が供給されて、拡散防止膜７が形成される（図２（ｂ）参照）。
【００７３】
そして、この拡散防止膜７上、すなわち、凹所９内を含むウエハＷ表面側の露出表面全面に、スパッタ法、ＣＶＤ法、無電解めっき法などにより金やパラジウムが供給されて、酸化防止膜８が形成される。この状態が、図２（ｃ）に示されている。
次に、ディスペンサにより、凹所９の底部に、低融点金属の粉末および有機物を含む低融点金属ペースト１８が供給される。ディスペンサは、先端に低融点金属ペースト１８の吐出口が形成されたニードル１７を備えており、ニードル１７の先端部が凹所９内に挿入され、吐出口が凹所９の底面に近接された状態で、この吐出口から低融点金属ペースト１８が吐出される（図３（ｄ）参照）。
【００７４】
この工程は、微少量の低融点金属ペースト１８を射出して、所定の領域（凹所９の底部）に供給するジェットディスペンスにより行ってもよい。
続いて、ウエハＷが適当な温度に加熱されて、低融点金属ペースト１８中の有機物が除去される。これにより、図３（ｅ）に示すように、低融点金属の粉末の集合物である低融点金属層１９が、凹所９の底部にのみ配置された状態となる。
【００７５】
次に、貫通電極１０および配線部材１１と同種の金属材料からなるシード層（図示せず）が、凹所９内を含むウエハＷ表面側の露出表面全面に形成される。そして、このシード層をシードとした電解めっきにより、配線部材１１、貫通電極１０、および裏面側突起電極１５の残部１２を形成するための金属材料（銅、タングステン、金、およびアルミニウムの１種以上）２０が供給される。
【００７６】
これにより、開口６ａ，６ｂおよび凹所９の内部は、金属材料２０でほぼ完全に埋められる。金属材料２０は、拡散防止膜７および酸化防止膜８を介して、ハードマスク６の開口６ａに露出した機能素子３の電極に電気接続される。金属材料２０は、凹所９外の酸化防止膜８（シード層）上にも供給され、開口６ａ内から開口６ｂ内および凹所９内に渡って連続して配置するようにされる。この状態が、図３（ｆ）に示されている。
【００７７】
金属材料２０を供給する工程は、無電解めっき、スパッタ法、ＣＶＤ法などにより行ってもよく、これらの場合、シード層を形成する工程は実施しなくてもよい。
次に、所定のパターンのマスクを用いて、金属材料２０（電解めっきにより形成される場合は、シード層を含む。）、酸化防止膜８、および拡散防止膜７のうち、ウエハＷを垂直に見下ろす平面視において、凹所９（開口６ｂ）および開口６ａを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図４（ｇ）に示されている。
【００７８】
その後、必要により、金属材料２０を保護するための酸化珪素や窒化珪素（Ｓｉ3Ｎ4）からなる表面保護膜（図示せず）が、金属材料２０を覆うように形成される。
続いて、金属材料２０上に、ＵＢＭ層１３および表面側突起電極１４が順次形成される。ＵＢＭ層１３および表面側突起電極１４は、ウエハＷを垂直に見下ろす平面視において、凹所９とほぼ重なる領域に形成される（図４（ｈ）参照）。また、金属材料２０の上に表面保護膜が形成されている場合は、ＵＢＭ層１３の形成に先立って、表面側突起電極１４の形成領域に表面保護膜が存在しない状態にされる。
【００７９】
次に、ウエハＷの裏面がドライエッチングされて、ウエハＷの厚さが、凹所９の深さ（金属材料２０と低融点金属層１９との界面が存在する深さ）より小さくされる。この工程は、絶縁膜５のエッチング速度がウエハＷのエッチング速度に対して遅くなるようにして実施される。これにより、凹所９は、ウエハＷをその厚さ方向に貫通する貫通孔４となり、凹所９内に配置されていた金属材料２０は、ウエハＷの表面側と裏面側とを電気接続する貫通電極１０となる。
【００８０】
また、凹所９内に配置されていた低融点金属層１９と金属材料２０の一部とは、絶縁膜５および拡散防止膜７に覆われた状態で、ウエハＷの裏面から突出した裏面側突起電極１５となる。金属材料２０の残部は、貫通電極１０と機能素子３の電極とを電気接続する配線部材１１となる。この状態が図４（ｉ）に示されている。
次に、ウエハＷの裏面に露出した絶縁膜５が、エッチングにより除去される。これにより、図５（ｊ）に示すように、裏面側突起電極１５を覆う拡散防止膜７が露出する。さらに、裏面側突起電極１５を覆う拡散防止膜７がエッチングにより除去されて、裏面側突起電極１５を覆う酸化防止膜８が露出する。
【００８１】
その後、ウエハＷが切断されて、図１に示す貫通電極１０を有する半導体チップ１の個片にされる。
この製造方法によれば、ウエハＷを薄型化することにともなって、酸化防止膜８に覆われた裏面側突起電極１５が形成される。ウエハＷを薄型化した後、別途、裏面側突起電極１５および酸化防止膜８の形成を行う場合、薄型化されたウエハＷのハンドリングおよび裏面側突起電極１５形成時のアライメントが困難になる。この製造方法によれば、このような問題は生じず、容易に酸化防止膜８に覆われた裏面側突起電極１５を形成できるので、コストを低減できる。
【００８２】
図６は、突起電極を有する他の半導体チップの図解的な断面図である。図１に示す半導体チップ１の各部に対応する部分には、図６に同一符号を付して説明を省略する。
この半導体チップ２１は、半導体チップ１と類似した構造を有するが、裏面側突起電極２２は、低融点金属層１９（図１参照）を含んでおらず、裏面側突起電極２２の全体が、貫通電極１０と同種の材料（銅、タングステン、もしくはアルミニウム、またはこれらの合金）からなる。貫通電極１０と裏面側突起電極２２とは、一体に形成されている。裏面側突起電極２２は、半導体チップ１の裏面側突起電極１５と同様に、酸化防止膜８で覆われている。
【００８３】
この半導体チップ２１は、裏面側突起電極２２を配線基板に形成された電極パッドや、他の半導体チップ１，２１の表面側突起電極１４に接合して、これらの配線基板や半導体チップ１，２１に接続できる。この際、半導体チップ２１および配線基板または他の半導体チップ１，２１を適当な温度に加熱し、裏面側突起電極２２を、電極パッドや他の半導体チップ１，２１の表面側突起電極１４に適当な圧力で押しつけ、必要によりこれらの接触部に超音波が与えられる。これにより、裏面側突起電極２２の融点（固相線温度）以下の温度で裏面側突起電極２２と、電極パッドや他の半導体チップ１，２１の表面側突起電極１４とを接合できる。
【００８４】
この半導体チップ２１を大気中で放置していた場合でも、酸化防止膜８により、裏面側突起電極２２の表面が酸化することはない。したがって、裏面側突起電極２２と、電極パッドや他の半導体チップ１，２１の表面側突起電極１４との接合界面に、金属酸化物が介在することはなく、高い接合強度を得ることができる。
図７は、図６に示す半導体チップ２１の製造方法を説明するための図解的な断面図である。
【００８５】
酸化防止膜８の形成（図２（ｃ）参照）までが、半導体チップ１の製造方法と同様に実施される。その後、低融点金属ペースト１８を供給する工程（図３（ｄ）参照）が実施されることなく、金属材料２０を供給する工程（電解めっきによる場合は、シード層を形成する工程を含む。）が、半導体チップ１の製造方法（図３（ｆ）参照）と同様に実施される。これにより、図７に示すように、凹所９内がその底部を含めて金属材料２０で満たされる。
【００８６】
その後、金属材料２０（電解めっきにより形成される場合は、シード層を含む。）、酸化防止膜８、および拡散防止膜７のうち所定の領域以外の部分を除去する工程（図４（ｇ）参照）以下が、半導体チップ１の製造方法と同様に実施されて、図６に示す半導体チップ２１が得られる。
図８は、突起電極を有するさらに他の半導体チップの製造方法を説明するための図解的な断面図である。図６に示す半導体チップ２１の各部に対応する部分には、図８に同一符号を付して説明を省略する。
【００８７】
この半導体チップ２５は、図６に示す半導体チップ２１と類似した構造を有するが、酸化防止膜８と貫通電極１０および配線部材１１との間に、金属間拡散防止膜２６が介装されている。金属間拡散防止膜２６は、チタンタングステンまたはチタンからなる。
酸化防止膜８を構成する金属と貫通電極１０および配線部材１１を構成する金属とが反応しやすい場合、たとえば、酸化防止膜８が金からなり、貫通電極１０および配線部材１１が銅からなる場合、金属間拡散防止膜２６により、これらの間の反応を防止できる。これにより、裏面側突起電極２２を覆う酸化防止膜８を構成する金属原子が、裏面側突起電極２２中に拡散して、酸化防止膜８が消失することを防止でき、裏面側突起電極２２の表面が酸化する事態を回避できる。
【００８８】
また、貫通電極１０、裏面側突起電極２２、および配線部材１１を構成する金属原子と、酸化防止膜８を構成する金属原子とが相互拡散しやすい場合（たとえば、貫通電極１０等が銅からなり、酸化防止膜８が金からなる場合）において、金属間拡散防止膜２６を設けることにより、それぞれの金属原子の他方の金属中への拡散速度の差により、一方の金属材料中にボイド（いわゆるカーケンドルボイド）が生ずることを防止できる。これにより、貫通電極１０、裏面側突起電極２２、および配線部材１１と酸化防止膜８との機械的な接合強度および電気的な接続信頼性が劣化することを防止できる。
【００８９】
さらに、金属間拡散防止膜２６が機能素子３と配線部材１１との間に設けられていることにより、配線部材１１を構成する金属原子が機能素子３中に拡散して、機能素子３の特性が劣化するのを防止できる。
一方、酸化防止膜８が金からなり、貫通電極１０等がニッケル（Ｎｉ）からなる場合や、酸化防止膜８の種類によらず貫通電極１０等がタングステンからなる場合などは、酸化防止膜８を構成する金属と貫通電極１０等を構成する金属とが反応し難い。このような場合は、金属間拡散防止膜２６は設けなくてもよい。
【００９０】
図９は、図８に示す半導体チップ２５の製造方法を説明するための図解的な断面図である。
酸化防止膜８の形成（図２（ｃ）参照）までが、半導体チップ１の製造方法と同様に実施された後、低融点金属ペースト１８を供給する工程（図３（ｄ）参照）が実施されることなく、凹所９内を含むウエハＷ表面側の露出表面全面に、チタンおよびタングステン、またはチタンが単独で供給されて金属間拡散防止膜２６が形成される（図９（ａ）参照）。この工程は、無電解めっき、スパッタ法、ＣＶＤ法などにより実施できる。
【００９１】
次に、金属材料２０を供給する工程（電解めっきによる場合は、シード層を形成する工程を含む。）が、半導体チップ１の製造方法（図３（ｆ）参照）と同様に実施される。これにより、図９（ｂ）に示すように、凹所９内がその底部を含めて金属材料２０で満たされる。
続いて、金属材料２０（電解めっきにより形成される場合は、シード層を含む。）、金属間拡散防止膜２６、酸化防止膜８、および拡散防止膜７のうち、凹所９内、開口６ａ，６ｂ内、およびこれらの間のハードマスク６上を含む所定の領域以外の部分が除去される。この状態が、図９（ｃ）に示されている。その後、ＵＭＢ層１３および表面側突起電極１４を形成する工程（図４（ｈ）参照）以下が、半導体チップ１の製造方法と同様に実施されて、図８に示す半導体チップ２５が得られる。
【００９２】
図１０は、本発明の一実施形態に係る半導体チップの構造を示す図解的な断面図である。図６に示す半導体チップ２１の各部に対応する部分には、図１０に同一符号を付して説明を省略する。
この半導体チップ３１は、図６に示す半導体チップ２１と類似した構造を有するが、貫通電極１０および配線部材１１は設けられておらず、貫通孔４内には、ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂などからなるポリマー３２が埋められている。また、酸化防止膜８の代わりに、金、パラジウム、またはそれらの合金からなる導電膜３４が設けられている。
【００９３】
ポリマー３２は、半導体基板２の裏面から突出しており、この突出部は、導電膜３４で覆われて、裏面側突起電極３３を構成している。導電膜３４は、貫通孔４内を経て、半導体基板２の表面側に続くように設けられており、貫通孔４内ではポリマー３２と拡散防止膜７との間に介装されており、半導体基板２の表面側では拡散防止膜７上に設けられている。裏面側突起電極３３は、導電膜３４および拡散防止膜７により機能素子３に電気接続されている。
【００９４】
半導体基板２の表面において、ポリマー３２の表面とその近傍の拡散防止膜７の表面とは、ほぼ面一になっており、ポリマー３２の表面およびその近傍の拡散防止膜７を覆うように、配線層３５が設けられている。ポリマー３２は、導電膜３４と配線層３５との間から露出していない。配線層３５と導電膜３４とは、電気接続されている。
配線層３５の上には、表面側突起電極１４が形成されている。表面側突起電極１４は、半導体基板２を垂直に見下ろす平面視において、ポリマー３２より大きく、ポリマー３２の形成領域は表面側突起電極１４の形成領域内に完全に含まれている。表面側突起電極１４は、配線層３５、導電膜３４、および拡散防止膜７を介して、機能素子３に電気接続されている。
【００９５】
この半導体チップ３１は、半導体チップ１，２１，２５と同様、裏面側突起電極３３により、配線基板に形成された電極パッドや他の半導体チップ１，２１，２５，３１の表面側突起電極１４に接続できる。また、この半導体チップ３１は、表面側突起電極１４により、他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３に接続できる。
【００９６】
金属材料と比べてポリマー３２は容易に変形できる。したがって、この半導体チップ３１は、表面側突起電極１４を介して他の半導体チップ１，２１，２５，３１に接合された状態で応力が与えられても、このような応力をポリマー３２により緩和できる。特に、ポリイミドからなるポリマー３２は、高い応力緩衝効果を発揮できるとともに、高い靱性を有している。
【００９７】
このため、表面側突起電極１４と他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３との接合部が破断し難い。すなわち、この半導体チップ３１は、接続信頼性が高い。
図１１は、図１０に示す半導体チップ３１の製造方法を説明するための図解的な断面図である。
【００９８】
拡散防止膜７の形成（図２（ｂ）参照）までが、半導体チップ１の製造方法と同様に実施された後、酸化防止膜８の形成（図２（ｃ）参照）と同様にして、導電膜３４が形成される。
次に、液状のポリマー３２が凹所９内に充填された後、固化される。ポリマー３２の表面とその近傍の拡散防止膜７の表面とは、ほぼ面一になるようにされる。この状態が、図１１（ａ）に示されている。
【００９９】
続いて、所定のパターンのマスクを用いて、導電膜３４および拡散防止膜７のうち、ウエハＷを垂直に見下ろす平面視において、凹所９（開口６ｂ）および開口６ａを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図１１（ｂ）に示されている。
次に、ウエハＷの表面において、ポリマー３２の表面およびその近傍の拡散防止膜７を覆うように、配線層３５が形成され、さらに、配線層３５の上に、表面側突起電極１４が形成される。
【０１００】
その後、ドライエッチングにより、ウエハＷが裏面から除去されて、ウエハＷの厚さを凹所９の深さより薄くする工程（図４（ｉ）参照）以下が、半導体チップ１の製造方法と同様に実施されて、図１０に示す半導体チップ３１が得られる。
図１２ないし図１４は、図１０に示す半導体チップ３１の変形例に係る半導体チップの構造を示す図解的な断面図（図１２（ａ）ないし図１４（ａ））および平面図（図１２（ｂ）ないし図１４（ｂ）および図１４（ｃ））である。半導体チップ３１の各部に対応する部分には、図１２ないし図１４に同一符号を付して説明を省略する。
【０１０１】
これらの半導体チップ３７，３８，３９は、いずれも、半導体基板２を垂直に見下ろす平面視において、ポリマー３３より小さな表面側突起電極４０を備えており、表面側突起電極４０の形成領域はポリマー３３の形成領域内に完全に含まれている。貫通孔４、ポリマー３２、および表面側突起電極４０の平面形状は、四角形（ほぼ正方形）である。
図１２に示す半導体チップ３７では、貫通孔４（導電膜３４の内周部）の１辺の長さより大きな幅を有する帯状の形状を有する配線層４１Ａが、ポリマー３２を完全に覆うように設けられている（図１２（ｂ）参照）。表面側突起電極４０は、配線層４１Ａの上に設けられている。
【０１０２】
この場合、配線層４１Ａは、貫通孔４の縁部の全周に渡って導電膜３４に接合されているので、半導体基板２に対して大きく動けない。このため、表面側突起電極４０が他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３などに接合された状態で、半導体チップ３７に応力が加えられると、この応力はポリマー３２により充分緩和されない。
【０１０３】
図１３に示す半導体チップ３８では、半導体チップ３７の配線層４１Ａの代わりに、貫通孔４（導電膜３４の内周部）の１辺の長さより小さく、かつ、表面側突起電極４０の幅より大きなほぼ一定の幅を有する帯状の配線層４１Ｂが設けられている。図１３（ｂ）を参照して、配線層４１Ｂは、貫通孔４（導電膜３４の内周部）の４辺のうち３辺とは接しておらず、この３辺と配線層４１Ｂとの間から、ポリマー３２が露出している。表面側突起電極４０は、配線層４１Ｂの上に設けられている。
【０１０４】
この場合、図１２に示す半導体チップ３７の配線層４１Ａと比べて、配線層４１Ｂは、ポリマー３２周辺における導電膜３４との接合部が著しく少なくなっており、これにより、ポリマー３２上の配線層４１Ｂは、半導体基板２に対して、特に半導体基板２に垂直な方向に関して（導電膜３４との接合部を中心に回動するように）大きく動くことができる。このため、表面側突起電極４０が他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３などに接合された状態で、半導体チップ３８に応力が加えられると、この応力はポリマー３２により効果的に緩和される。
【０１０５】
図１４に示す半導体チップ３９においても、配線層４１Ｃの幅は、貫通孔４（導電膜３４の内周部）の１辺の長さより小さくされているが、配線層４１Ｃにおいて、ポリマー３２上から導電膜３４上に延設されている部分（以下、「延設部」という。）の幅は、ポリマー３２上の中央部にある部分（以下、「ポリマー上部」という。）の幅より小さくされている。
【０１０６】
これにより、図１３に示す半導体チップ３８と比べて、配線層４１Ｃと導電膜３４との接合部がさらに少なくなっており、貫通孔４の縁部（導電膜３４の内周部）と配線層４１Ｃとの間からのポリマー３２の露出面積は、さらに大きくなっている。このため、ポリマー３２上の配線層４１Ｃは、半導体基板２に対してさらに大きく動くことができる。したがって、表面側突起電極４０が他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３などに接合された状態で、半導体チップ３９に応力が加えられると、この応力はポリマー３２により、さらに効果的に緩和される。
【０１０７】
図１４（ｂ）に示す配線層４１Ｃでは、ポリマー上部の縁部と延設部の縁部とが、角を形成している。この場合、ポリマー上部と延設部との間に亀裂が生じて断線しやすい。
一方、図１４（ｃ）に示す配線層４１Ｄは、いわゆるティアードロップ形状を有しており、ポリマー上部の縁部と延設部の縁部とは曲線をなしている。この場合、ポリマー上部と延設部との間に亀裂は生じ難い。すなわち、断線しにくい。
【０１０８】
図１５は、図１に示す半導体チップ１を複数個含む第１の半導体装置の構造を示す図解的な断面図である。この半導体装置４５は、いわゆるＢＧＡ(Ball Grid Array)タイプのパッケージ形態を有しており、配線基板４６、および配線基板４６の上に積層された複数（この実施形態では３つ）の半導体チップ１を備えている。
配線基板４６は絶縁体からなる。配線基板４６には、配線基板４６を厚さ方向に貫通する貫通電極４７が形成されている。配線基板４６の一方表面側で貫通電極４７には金属ボール（たとえば、半田ボール）４８が接合されている。配線基板４６の金属ボール４８側とは反対側の面には、所定のパターンの配線４９が形成されている。配線４９は貫通電極４７に電気接続されており、配線４９の所定の部分には金属からなるバンプ５０が形成されている。
【０１０９】
複数の半導体チップ１は、いずれも半導体基板２が配線基板４６とほぼ平行になるように配置されている。この実施形態では、半導体チップ１の表面（機能素子３が形成されている側の面）が、配線基板４６側とは反対側に向けられているが、半導体チップ１の表面が配線基板４６側に向けられていてもよい。
配線基板４６のバンプ５０は、半導体チップ１の裏面側突起電極１５と接合されている。隣接する２つの半導体チップ１において、一方の半導体チップ１の表面側突起電極１４と、他方の半導体チップ１の裏面側突起電極１５とが接合されている。
【０１１０】
裏面側突起電極１５の低融点金属層１９と表面側突起電極１４との間には、合金層５２（金属間化合物や固溶体を含む層、または共晶からなる層）が形成されている。合金層５２は、低融点金属層１９を構成する金属と表面側突起電極１４を構成する金属とを含む。同様に、裏面側突起電極１５の低融点金属層１９とバンプ５０との間には、合金層５３が形成されている。合金層５３は、低融点金属層１９を構成する金属とバンプ５０を構成する金属とを含む。
【０１１１】
さらに、低融点金属層１９と貫通電極１０との間には、低融点金属層１９を構成する金属と貫通電極１０を構成する金属とを含む合金層５４が形成されている。合金層５４と合金層５２との間、および合金層５４と合金層５３との間には、低融点金属層１９が存在している。
また、低融点金属層１９を覆う酸化防止膜８（図１参照）は、半導体装置４５においては、低融点金属層１９（裏面側突起電極１５）や合金層５２，５３，５４に取り込まれて消失している。
【０１１２】
このようにして、３つの半導体チップ１は厚さ方向に積層されている。複数の半導体チップ１、および配線基板４６の配線４９が形成された面は、封止樹脂（モールド樹脂）５１で封止されている。
以上のような構成により、各半導体チップ１に備えられた機能素子３は、配線部材１１、貫通電極１０、裏面側突起電極１５、表面側突起電極１４、バンプ５０、配線４９、および貫通電極４７を介して、所定の金属ボール４８に電気接続されている。各半導体チップ１に備えられた貫通電極１０はほぼ直線上にのるように配列されているので、配線基板４６に隣接していない半導体チップ１の機能素子３も、短い距離で配線基板４６上の配線４９に接続されている。
【０１１３】
この半導体装置４５は、金属ボール４８を介して他の配線基板に実装できる。これにより、機能素子３を他の配線基板に電気接続できる。複数の半導体チップ１が積層されていることにより、この半導体装置４５の実装面積は小さくなっている。
最上段の（配線基板４６から最も遠い）半導体チップ１の機能素子３が形成された面が、配線基板４６側とは反対側に向けられていることにより、この半導体装置４５は以下のような利点を有する。
【０１１４】
第１の利点は、最上段の半導体チップ１の機能素子３を受光素子や発光素子とすることができ、この受光素子や発光素子を介した受発光ができることである。この場合、封止樹脂５１は透光性樹脂からなるものとすることができる。これにより、最上段の半導体チップ１で半導体装置４５外部からの光を受けて電気信号に変換したり、与えられた電気信号に基づいて半導体チップ１で光を生成して半導体装置４５の外部に取り出すことができる。
【０１１５】
半導体装置４５は、たとえば、イメージセンサモジュールとすることができ、この場合、最上段の半導体チップ１は、たとえば、機能素子３として複数の受光素子を備えたＣＣＤ（Charge-Coupled Devices；電荷結合素子）チップであってもよく、ＣＭＯＳ（Complementary Metal Oxide Semiconductor；相補型金属酸化物半導体）センサチップであってもよい。
【０１１６】
また、半導体装置４５は赤外線通信を行うためのものであってもよく、この場合、最上段の半導体チップ１は、機能素子３として赤外線発光・受光素子を備えたものとすることができる。
他の（最上段以外の）半導体チップ１は、制御用チップやメモリ用チップを含んでいてもよい。
【０１１７】
第２の利点は、最上段の半導体チップ１の機能素子３が形成された面に、所定の配線を設けて、この配線をレーザ光などによりトリミングして半導体チップ１の電気的特性を調整できることである。この場合、配線基板４６上にすべての半導体チップ１を積層して電気接続した後、封止樹脂５１をモールド成型する前に、最上段の半導体チップ１に対して上述のトリミングを行うことにより、半導体装置４５全体の電気的特性を調整する（たとえば、複数の半導体チップ１間を電気的に同期させる）ことができるので、半導体装置４５の歩留まりを向上させることができる。
【０１１８】
半導体装置４５の構成は必要により変更することができ、たとえば、最上段の半導体チップ１の表面には、表面側突起電極１４は設けられていなくてもよい。
このような半導体装置４５は、配線基板４６上に順次半導体チップ１を積層して接合することにより形成できる。この際、裏面側突起電極１５と表面側突起電極１４またはバンプ５０とが接触された状態で、半導体チップ１が、低融点金属層１９を構成する低融点金属の固相線温度以上（好ましくは液相線温度以上）の温度に、所定時間加熱される。
【０１１９】
これにより、低融点金属層１９の融液が生じ、この融液に表面側突起電極１４、バンプ５０、貫通電極１０（裏面側突起電極１５の残部１２）、および酸化防止膜８をそれぞれ構成する金属が取り込まれ、この融液が固化することにより合金層５２，５３，５４が形成される。接合前の裏面側突起電極１５が酸化防止膜８に覆われていることにより、裏面側突起電極１５の表面には酸化膜は形成されていないので、このような合金層５２，５３は容易に形成される。
【０１２０】
裏面側突起電極１５と表面側突起電極１４およびバンプ５０とは、合金層５２，５３を介して高い接合強度で接合されるとともに、良好に電気接続される。
図１６は、図１５に示す半導体装置４５の変形例に係る半導体装置の製造工程における構造を示す図解的な断面図である。図１５の半導体装置４５の各部に対応する部分には、図１６に同一符号を付して説明を省略する。
【０１２１】
この半導体装置は、配線基板４６と半導体チップ１とを接合する際、および半導体チップ１同士を接合する際の加熱条件を、図１５に示す半導体装置４５の場合とは変更して得ることができる。
隣接する２つの半導体チップ１の接合部には、低融点金属層１９は存在しておらず、一方の半導体チップ１の表面側突起電極１４と他方の半導体チップ１の貫通電極１０との間には、合金層５２Ａが形成されている。合金層５２Ａは、低融点金属層１９を構成する金属と、表面側突起電極１４を構成する金属と、貫通電極１０を構成する金属と、酸化防止膜８を構成する金属とを含む。
【０１２２】
また、最下部の（最も配線基板４６に近い）半導体チップ１と配線基板４６との接合部には、低融点金属層１９は存在しておらず、当該半導体チップ１の貫通電極１０と配線基板４６のバンプ５０との間には、合金層５３Ａが形成されている。合金層５３Ａは、低融点金属層１９を構成する金属と、バンプ５０を構成する金属と、貫通電極１０を構成する金属と、酸化防止膜８を構成する金属とを含む。
【０１２３】
このような半導体装置は、半導体装置４５を製造する場合と比べて、配線基板４６と半導体チップ１とを接合する際、および半導体チップ１同士を接合する際の加熱温度を高くおよび／または加熱時間を長して得ることができる。これにより、低融点金属層１９の融液と、表面側突起電極１４、貫通電極１０、バンプ５０、および酸化防止膜８との反応がより進み、表面側突起電極１４、貫通電極１０、バンプ５０、および酸化防止膜８をそれぞれ構成する金属が、より多く当該融液中に取り込まれ、当該融液の全体に拡散する。このような融液が固化することにより、合金層５２Ａ，５３Ａが形成される。
【０１２４】
また、同一の加熱条件に対しても、低融点金属層１９の量が多い場合は、図１５に示す半導体装置４５のように、貫通電極１０と表面側突起電極１４またはバンプ５０との間（合金層５４と合金層５２または５３との間）に低融点金属層１９が存在する構造が得られやすくなり、低融点金属層１９の量が少ない場合は、図１６に示す半導体装置のように、低融点金属層１９を有しない構造が得られやすい。
【０１２５】
以上のように、適当な加熱条件や低融点金属層１９の量を選択することにより、図１５に示す構造を有する半導体装置４５または図１６に示す構造を有する半導体装置を選択的に得ることができる。
図１７は、図１に示す半導体チップ１を複数個含む第２の半導体装置の構造を示す図解的な断面図である。図１５の半導体装置４５の各部に対応する部分には、図１７に同一符号を付して説明を省略する。
【０１２６】
この半導体装置５５も、ＢＧＡタイプのパッケージ形態を有しており、配線基板（インタポーザ）５６および金属ボール４８を備えている。配線基板５６の上には、半導体チップなどの固体装置５７、複数（この実施形態では３つ）の半導体チップ１、および貫通電極を有しない半導体チップ６０が、順に積層されている。
配線基板５６および固体装置５７を厚さ方向に見下ろす平面視において、配線基板５６は固体装置５７より大きく、固体装置５７および半導体チップ１，６０を厚さ方向に見下ろす平面視において、固体装置５７は半導体チップ１，６０より大きい。複数の半導体チップ１および半導体チップ６０は、これらを厚さ方向に見下ろす平面視において、ほぼ同じ大きさおよび形状を有しており、ほぼ重なるように配置されている。
【０１２７】
半導体チップ６０の一方表面には、半導体チップ１と同様の機能素子が形成されており、この機能素子が形成された面は、固体装置５７側に向けられている。また、この実施形態では、複数の半導体チップ１の機能素子３（能動層）が形成された面は、いずれも固体装置５７側に向けられているが、固体装置５７とは反対側に向けられていてもよい。
配線基板５６の一方表面外周部で、固体装置５７が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５６の内部や表面で再配線されて、配線基板５６の他方表面に設けられた金属ボール４８に電気接続されている。
【０１２８】
固体装置５７の一方表面（配線基板５６とは反対側の面）外周部で半導体チップ１が対向していない領域には、電極パッド５９が形成されている。配線基板５６に設けられた電極パッドと、固体装置５７の電極パッド５９とは、ボンディングワイヤ６２により電気接続されている。
固体装置５７の上記一方表面内方の領域には、半導体チップ１の表面側突起電極１４に対応する位置に、電極パッド５８が形成されている。固体装置５７に隣接する半導体チップ１の表面側突起電極１４は、電極パッド５８に接合されている。また、隣接する２つの半導体チップ１において、一方の半導体チップ１の表面側突起電極１４と、他方の半導体チップ１の裏面側突起電極１５とは、図１５に示す半導体装置４５または図１６に示す半導体装置と同様にして接合されている。
【０１２９】
半導体チップ６０の機能素子が形成された面には、この機能素子に電気接続され半導体チップ１の裏面側突起電極１５に対応する位置に設けられた突起電極６３が形成されており、突起電極６３は、最上部の（固体装置５７から最も遠い）半導体チップ１の裏面側突起電極１５に接合されている。
各半導体チップ１，６０の間、および半導体チップ１と固体装置５７との間の空隙は、層間封止材６１で封止されている。
【０１３０】
図１および図１７を参照して、以上のような構成により、各半導体チップ１，６０に備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド５８、固体装置５７、電極パッド５９、ボンディングワイヤ６２、および配線基板５６を介して、所定の金属ボール４８に電気接続されている。
【０１３１】
図１８は、図１に示す半導体チップ１を複数個含む第３の半導体装置の構造を示す図解的な断面図である。図１７の半導体装置５５の各部に対応する部分には、図１８に同一符号を付して説明を省略する。
この半導体装置６５は、図１７に示す半導体装置５５と類似した構造を有するが、固体装置５７を含んでおらず、配線基板５６の上には、半導体チップ６０、複数の半導体チップ１、半導体チップ１Ａが順に積層されている。最上部の（配線基板５６から最も遠い）半導体チップ１Ａは、半導体チップ１と類似した構造を有するが、表面側突起電極１４の代わりに、電極パッド１４Ｐが設けられている。電極パッド１４Ｐは、ボンディングワイヤ６２を介して、配線基板５６の電極パッドに接続されている。
【０１３２】
半導体チップ１，６０，１Ａの機能素子３が形成された面は、この実施形態では、いずれも配線基板５６とは反対側に向けられている。配線基板５６と半導体チップ６０との間には、層間封止材６１は介在されておらず、配線基板５６と半導体チップ６０とは直接接合されている。
図１および図１８を参照して、以上のような構成により、各半導体チップ６０，１Ａ，１に備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド１４Ｐ、ボンディングワイヤ６２、および配線基板５６を介して、所定の金属ボール４８に電気接続されている。
【０１３３】
図１９は、ボンディングワイヤ６２と電極パッド１４Ｐとの接続部近傍を拡大して示す図解的な断面図である。
電極パッド１４Ｐは、その上に容易にワイヤボンディングできるように、半導体基板２を垂直に見下ろす平面視において表面側突起電極１４より大きな面積を有するようにされている。電極パッド１４Ｐの面積が充分広い場合、電極パッド１４Ｐ上の任意の位置にボンディングワイヤ６２を接合できる。
【０１３４】
また、ボンディングワイヤ６２は、配線部材１１に直接接合されるのではなく、配線部材１１の上に設けられた電極パッド１４Ｐに接合される。このため、配線部材１１を構成する材料が、ボンディングワイヤ６２との接合に適さないものであった場合でも、電極パッド１４Ｐを構成する材料として適当なものを選択することにより、ボンディングワイヤ６２を電極パッド１４Ｐに良好に接合できる。
【０１３５】
さらに、ワイヤボンディングする際の衝撃は、ある程度電極パッド１４Ｐに吸収されるので、配線部材１１より下（半導体基板２側）に存在する構造部に与えられる衝撃は緩和される。このため、機能素子３に損傷を与えることなく、ボンディングワイヤ６２を、たとえば、電極パッド１４Ｐ上において機能素子３の上方の位置またはその近傍に接合することも可能である。
【０１３６】
図２０は、半導体装置６５の変形例に係る半導体装置６５Ａ，６５Ｂ，６５Ｃの構造を示す図解的な断面図である。図１８の半導体装置６５の各部に対応する部分には、図２０に同一符号を付して説明を省略する。図２０では、ボンディングワイヤ６２と半導体チップとの接続部近傍を拡大して示している。
図２０（ａ）に示す半導体装置６５Ａは、半導体チップ１Ａに相当する半導体チップ１Ｂを備えている。この半導体チップ１Ｂは、配線部材１１上から、半導体基板２を垂直に見下ろす平面視において、配線部材１１の形成領域外（ハードマスク６上）に延設された電極パッド１４Ｐを備えている。
【０１３７】
配線部材１１の延設部は、図２０（ａ）では、半導体基板２の表面において、貫通電極１０を挟んで機能素子３とは反対側に設けられているが、半導体基板２表面の任意の位置に引き回されていてもよい。ボンディングワイヤ６２は、配線部材１１の当該延設部に接合されている。ＵＢＭ層１３は、電極パッド１４Ｐとハードマスク６との間にも介在されている。
【０１３８】
このように、電極パッド１４Ｐは、図１９に示す半導体チップ１Ａのように、半導体基板２を垂直に見下ろす平面視において、配線部材１１の形成領域内に含まれるように形成されている必要はなく、配線部材１１の形成領域外でワイヤボンディングしやすい位置（領域）に延設されたものとすることができる。換言すれば、配線部材１１は、半導体基板２上でワイヤボンディングしやすい位置（領域）を含むように形成する必要はない。
【０１３９】
図２０（ｂ）に示す半導体装置６５Ｂは、半導体チップ１Ａに相当する半導体チップ１Ｃを備えている。半導体チップ１Ｃには、半導体チップ１，１Ａ，１Ｂの配線部材１１に相当する配線部材１１Ｐが設けられている。配線部材１１Ｐの上には、表面側突起電極１４や電極パッド１４Ｐ、およびＵＢＭ層１３は設けられておらず、ボンディングワイヤ６２は、配線部材１１Ｐに直接接合されている。すなわち、配線部材１１Ｐは、機能素子３と貫通電極１０とを電気接続する配線としての役割と、ボンディングワイヤ６２を接合するための電極パッドの役割とを兼ね備えている。
【０１４０】
ボンディングワイヤ６２は、配線部材１１Ｐ上の任意の位置に接合できる。また、配線部材１１Ｐは、ボンディングワイヤ６２を接合するのに適した電極パッド部を備えていてもよく、このような形状の配線部材１１Ｐは、金属材料２０を所定のパターンにエッチングして得ることができる（図４（ｇ）参照）。
配線部材１１Ｐを厚く形成することにより、ワイヤボンディングする際の衝撃を、ある程度配線部材１１Ｐで吸収して、配線部材１１Ｐより下に存在する構造部に与えられる衝撃を緩和できる。配線部材１１Ｐの厚さは、電解めっきなどによりウエハＷの表面に金属材料２０を供給する工程（図３（ｆ）参照）における当該金属材料２０の供給量を調整することにより容易に制御できる。
【０１４１】
また、この半導体装置６５Ｂは、電極パッド１４ＰおよびＵＢＭ層１３を有しないことにより、製造プロセスを単純にできる。
図２０（ｃ）に示す半導体装置６５Ｃは、半導体チップ１Ａに相当する半導体チップ１Ｄを備えている。半導体チップ１Ｄのハードマスク６には、半導体チップ１，１Ａ，１Ｂ，１Ｃのハードマスク６に形成された開口６ａより大きな開口６ｃが形成されている。
【０１４２】
機能素子３は、素子部とその電極とを含んでおり、開口６ｃ内には、機能素子３において電極のみが露出されている。ボンディングワイヤ６２は、当該電極に直接接合されている。すなわち、ボンディングワイヤ６２は、機能素子３に対して素子部を回避して接合されている。
配線部材１１は、機能素子３の当該電極（ボンディングワイヤ６２が接合されている電極）には電気接続されておらず、図外の位置で機能素子３の他の電極に電気接続されている。
【０１４３】
この半導体装置６５Ｃは、半導体チップに対する従来のワイヤボンディングプロセスを適用して製造できる。
図２１は、図１に示す半導体チップ１を複数個含む第４の半導体装置の構造を示す図解的な断面図である。図１７の半導体装置５５の各部に対応する部分には、図２１に同一符号を付して説明を省略する。
【０１４４】
この半導体装置６６は、図１７に示す半導体装置５５と類似した構造を有するが、いわゆる、ＱＦＮ(Quad Flat Non-lead)タイプのパッケージ形態を有しており、配線基板５６および金属ボール４８の代わりに、リードフレーム６７が設けられている。リードフレーム６７は板状で、固体装置５７や半導体チップ１，６０とほぼ平行に配置されている。
リードフレーム６７は、固体装置５７を下方（半導体チップ１とは反対側）から支持する支持部６７ａと、支持部６７ａの側方で支持部６７ａとほぼ同一平面内に配置された複数のリード端子部６７ｂとを備えている。
【０１４５】
支持部６７ａおよび固体装置５７を厚さ方向に見下ろす平面視において、支持部６７ａは固体装置５７より小さく、固体装置５７のほぼ中央部を支持している。リード端子部６７ｂと固体装置５７とは対向しておらず、固体装置５７の電極パッド５９とリード端子部６７ｂとは、ボンディングワイヤ６２で接続されている。
図１および図２１を参照して、以上のような構成により、各半導体チップ１，６０に備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド５８、固体装置５７、電極パッド５９、およびボンディングワイヤ６２を介して、所定のリード端子部６７ｂに電気接続されている。
【０１４６】
半導体装置６６の底面（リードフレーム６７が配置された側の面）において、リードフレーム６７は封止樹脂５１から露出されており、リードフレーム６７の露出表面と封止樹脂５１の表面とはほぼ面一にされている。リード端子部６７ｂは、半導体装置６６の側面からも露出されている。リード端子部６７ｂの露出部には半田めっきが施されており、この半田を介して、半導体装置６６を、他の配線基板等に実装することができる。
【０１４７】
支持部６７ａおよび固体装置５７を厚さ方向に見下ろす平面視において、支持部６７ａが固体装置５７より小さくされていることにより、支持部６７ａとリード端子部６７ｂとの間隔が広くされており、このため、実装時に、半田により支持部６７ａとリード端子部６７ｂとが電気的に短絡（ショート）されることはない。
一方、半田により、支持部６７ａとリード端子部６７ｂとが電気的に短絡するおそれがない限り、支持部６７ａおよび固体装置５７を厚さ方向に見下ろす平面視において、支持部６７ａが固体装置５７より大きくされて、支持部６７ａとリード端子部６７ｂとの間隔が狭くされていてもよい。
【０１４８】
図２２は、図１に示す半導体チップ１を複数個含む第５の半導体装置の構造を示す図解的な断面図である。図１８および図２１の半導体装置６５，６６の各部に対応する部分には、図２２に同一符号を付して説明を省略する。
この半導体装置６８は、図２１に示す半導体装置６６と類似した構造を有するが、固体装置５７を含んでおらず、支持部６７ａの上には、半導体チップ６０、および複数の半導体チップ１、半導体チップ１Ａが順に積層されている。半導体チップ１，１Ａ，６０の機能素子３が形成された面は、この実施形態では、いずれも支持部６７ａとは反対側に向けられている。支持部６７ａと半導体チップ６０との間には、層間封止材６１は介在されておらず、支持部６７ａと半導体チップ６０とは直接接合されている。
【０１４９】
最上部に配置された半導体チップ１Ａの電極パッド１４Ｐは、ボンディングワイヤ６２を介して、リード端子部６７ｂに接続されている。
図１および図２２を参照して、以上のような構成により、各半導体チップ６０，１，１Ａに備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド１４Ｐ、およびボンディングワイヤ６２を介して、所定のリード端子部６７ｂに電気接続されている。
【０１５０】
この発明の実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施できる。たとえば、図１０に示す半導体チップ３１は、半導体基板２の一方表面側からのみ、配線基板や他の半導体チップ１，２１，２５，３１に接続する場合は、貫通孔４の代わりに、ポリマー３２で満たされた凹所が形成されていてもよく、この場合、裏面側突起電極３３や導電膜３４は、設けられていなくてもよい。
【０１５１】
図１２ないし図１４では、貫通孔４、ポリマー３２、表面側突起電極４０の平面形状は、四角形（ほぼ正方形）としているが、四角形以外の多角形や円形であってもよい。
図１５ないし図２２の半導体装置４５，５５，６５，６６，６８は、いずれも複数の半導体チップ１が積層された構造を有するが、半導体チップ１の代わりに、半導体チップ２１，２５，３１，３７，３８，３９が積層されていてもよい。また、半導体装置４５，５５，６５，６６，６８は、同種の半導体チップ１が積層されている例であるが、異なる種類の複数の半導体チップ１，２１，２５，３１，３７，３８，３９が積層されていてもよい。
【０１５２】
半導体装置が、半導体チップ３１，３７，３８，３９を含む場合、半導体チップ３１，３７，３８，３９と、他の半導体チップ１，２１，２５，３１，３７，３８，３９，６０や固体装置５７との接合部にかかる応力を緩和して、高い接続信頼性を確保できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【０１５３】
【図１】突起電極を有する半導体チップの構造を示す図解的な断面図である。
【図２】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図３】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図４】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図５】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図６】突起電極を有する他の半導体チップの構造を示す図解的な断面図である。
【図７】図６に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図８】突起電極を有するさらに他の半導体チップの構造を示す図解的な断面図である。
【図９】図８に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図１０】本発明の一実施形態に係る半導体チップの構造を示す図解的な断面図である。
【図１１】図１０に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図１２】図１０に示す半導体チップの変形例に係る半導体チップの構造を示す図解的な断面図および平面図である。
【図１３】図１０に示す半導体チップの他の変形例に係る半導体チップの構造を示す図解的な断面図および平面図である。
【図１４】図１０に示す半導体チップのさらに他の変形例に係る半導体チップの構造を示す図解的な断面図および平面図である。
【図１５】図１に示す半導体チップを複数個含む第１の半導体装置の構造を示す図解的な断面図である。
【図１６】図１５に示す半導体装置の変形例に係る半導体装置の製造工程における構造を示す図解的な断面図である。
【図１７】図１に示す半導体チップを複数個含む第２の半導体装置の構造を示す図解的な断面図である。
【図１８】図１に示す半導体チップを複数個含む第３の半導体装置の構造を示す図解的な断面図である。
【図１９】図１８に示す半導体装置のボンディングワイヤと電極パッドとの接続部近傍を拡大して示す図解的な断面図である。
【図２０】図１８に示す半導体装置の変形例に係る半導体装置の構造を示す図解的な断面図である。
【図２１】図１に示す半導体チップを複数個含む第４の半導体装置の構造を示す図解的な断面図である。
【図２２】図１に示す半導体チップを複数個含む第５の半導体装置の構造を示す図解的な断面図である。
【図２３】従来の貫通電極を有する半導体チップの構造を示す図解的な断面図である。
【図２４】図２３に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図２５】図２３に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図２６】図２３に示す半導体チップの製造方法を説明するための図解的な断面図である。
【符号の説明】
【０１５４】
２ 半導体基板
３ 機能素子
４ 貫通孔
５ 絶縁膜
９ 凹所
１４，４０ 表面側突起電極
１５ 裏面側突起電極
３１，３７，３８，３９ 半導体チップ
３２ ポリマー
３４ 導電膜
３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ 配線層
４５，５５，６５，６６，６８ 半導体装置
Ｗ 半導体ウエハ
【技術分野】
【０００１】
この発明は、突起電極を有する半導体チップおよびその製造方法、ならびに突起電極を有する複数の半導体チップを備えたマルチチップ型の半導体装置に関する。
【背景技術】
【０００２】
図２３は、従来の貫通電極を有する半導体チップの構造を示す図解的な断面図である。
この半導体チップ９１は、シリコン（Ｓｉ）からなる半導体基板９０を含んでいる。半導体基板９０の一方表面（以下、「表面」という。）には、複数の電極を有する機能素子（デバイス）７１が形成されている。機能素子７１の側方には、半導体基板９０をその厚さ方向に貫通する貫通孔７９が形成されている。
【０００３】
半導体基板９０の表面には、開口７２ａ，７２ｂを有するハードマスク７２が形成されている。ハードマスク７２は酸化シリコン（ＳｉＯ2）からなる。半導体基板９０を垂直に見下ろす平面視において、開口７２ａ内には機能素子７１の電極が存在しており、開口７２ｂと貫通孔７９とは内壁面を有する連続した１つの孔を形成している。
貫通孔７９および開口７２ｂの内壁面には、酸化シリコンからなる絶縁膜７４が形成されている。絶縁膜７４上、開口７２ａ内、および開口７２ｂと開口７２ａとの間のハードマスク７２上を含む所定の領域には、タンタルナイトライド（ＴａＮ）やチタンナイトライド（ＴｉＮ）からなる連続した拡散防止膜７５が形成されている。
【０００４】
貫通孔７９および開口７２ｂの内部は、貫通電極８０で埋められている。半導体基板９０の表面とは反対側の面（以下「裏面」という。）には、貫通電極８０と一体で、裏面から突出した裏面側突起電極８２が形成されている。貫通電極８０および裏面側突起電極８２は、銅からなる。裏面側突起電極８２は、半導体基板９０を垂直に見下ろす平面視において、貫通電極８０とほぼ重なるように形成されている。
【０００５】
裏面側突起電極８２の先端部およびその近傍は、錫（Ｓｎ）などの低融点金属からなる低融点金属層８３で覆われている。
半導体基板９０の表面において、貫通電極８０上、ならびに貫通孔７９および開口７２ｂ外の拡散防止膜７５上には、銅からなり貫通電極８０と一体の配線部材８１が設けられている。開口７２ａ内に露出した機能素子７１の電極は、拡散防止膜７５、配線部材８１、および貫通電極８０を介して、裏面側突起電極８２に電気接続されている。
【０００６】
配線部材８１の上には、チタンタングステン（ＴｉＷ）やチタンからなるＵＢＭ(Under Bump Metal)層７７を介して、金属（たとえば、金（Ａｕ））からなる表面側突起電極（バンプ）７８が形成されている。表面側突起電極７８は、貫通電極８０のほぼ真上に（半導体基板９０を垂直に見下ろす平面視において、裏面側突起電極８２とほぼ重なるように）配置されている。
【０００７】
この半導体チップ９１は、半導体基板９０を貫通する貫通電極８０により、半導体基板９０の表面側と裏面側との間の配線長が短くされている。
また、この半導体チップ９１は、機能素子７１に対して、表面側突起電極７８を介して半導体チップ９１の表面側から電気接続できるとともに、裏面側突起電極８２を介して半導体チップ９１の裏面側からも電気接続できる。具体的には、この半導体チップ９１は、裏面側突起電極８２を介して、配線基板に形成された電極パッド等に接合できる。また、半導体チップ同士を縦方向に積層し、隣接する半導体チップの表面側突起電極７８と裏面側突起電極８２とを接合することにより、半導体チップ９１同士を電気接続できる。
【０００８】
裏面側突起電極８２を、配線基板に形成された電極パッド等や、他の半導体チップの表面側突起電極７８と接合する際、適当な時間、半導体チップ９１を低融点金属層８３を構成する低融点金属の融点（固相線温度）以上の温度にすることにより、低融点金属の融液を発生させることができる。これにより、裏面側突起電極８２と電極パッドや他の半導体チップ９１の表面側突起電極７８とは、低融点金属層８３を介して接合される。
【０００９】
図２４ないし図２６は、図２３に示す半導体チップ９１の製造方法を説明するための図解的な断面図である。このような製造方法は、下記特許文献１に開示されている。
表面に機能素子７１が形成された半導体ウエハ（以下、単に「ウエハ」という。）Ｗの当該表面に、所定の部分に開口７２ａ，７２ｂを有するハードマスク７２が形成される。開口７２ａ内には、機能素子７１の電極が露出するようにされる。また、開口７２ｂ内には、ウエハＷにおいて機能素子７１が形成されていない所定の領域が露出するようにされる。
【００１０】
次に、反応性イオンエッチング(RIE)により、開口７２ｂ内に露出したウエハＷに凹所７３が形成される。この間、開口７２ａは、レジストで塞がれた状態とされ、機能素子７１がエッチングされないようにされる。続いて、ＣＶＤ(Chemical Vapor Deposition)法により、凹所７３の内表面に絶縁膜７４が形成される。この状態が、図２４（ａ）に示されている。続いて、開口７２ａ，７２ｂ内および凹所７３内を含むウエハＷ表面側の露出表面全面に、拡散防止膜７５が形成される（図２４（ｂ）参照）。
【００１１】
そして、この拡散防止膜７５上に、銅からなるシード層（図示せず）が形成された後、このシード層をシードとした電解めっきにより、ウエハＷ表面側の露出表面全面に、配線部材８１、貫通電極８０、および裏面側突起電極８２を形成するための金属材料（銅）７６が供給される。
これにより、開口７２ａ，７２ｂおよび凹所７３の内部は、金属材料７６でほぼ完全に埋められる。金属材料７６は、拡散防止膜７５を介して、ハードマスク７２の開口７２ａ内に露出した機能素子７１の電極に電気接続される。金属材料７６は、開口７２ａ，７２ｂおよび凹所７３の外部にも供給され、開口７２ａ内から開口７２ｂ内および凹所７３内に渡って連続して配置するようにされる。この状態が、図２４（ｃ）に示されている。
【００１２】
次に、所定のパターンのマスクを用いて、金属材料７６および拡散防止膜７５のうち、ウエハＷを垂直に見下ろす平面視において、凹所７３（開口７２ｂ）および開口７２ａを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図２５（ｄ）に示されている。その後、必要により、金属材料７６を保護するための表面保護膜が、金属材料７６を覆うように形成される。
【００１３】
続いて、金属材料７６上において、ウエハＷを垂直に見下ろす平面視において凹所７３とほぼ重なる領域に、ＵＢＭ層７７および表面側突起電極（バンプ）７８が順に形成される（図２５（ｅ）参照）。金属材料７６が表面保護膜で覆われている場合は、ＵＢＭ層７７の形成に先立って、表面側突起電極７８の形成領域に表面保護膜が存在しない状態にされる。
【００１４】
次に、ウエハＷの裏面がドライエッチングされて、ウエハＷの厚さが凹所７３の深さより小さくされる。この工程は、絶縁膜７４のエッチング速度がウエハＷのエッチング速度に対して遅くなるようにして実施される。これにより、凹所７３は、ウエハＷをその厚さ方向に貫通する貫通孔７９となり、凹所７３内に配置されていた金属材料７６は、ウエハＷの表面側と裏面側とを電気接続する貫通電極８０となる。
【００１５】
また、凹所７３内に配置されていた金属材料７６の一部は、絶縁膜７４および拡散防止膜７５に覆われた状態で、ウエハＷの裏面から突出した裏面側突起電極８２となる。金属材料７６の残部は、貫通電極８０と機能素子７１の電極とを電気接続する配線部材８１となる。この状態が図２５（ｆ）に示されている。
次に、ウエハＷの裏面に露出した絶縁膜７４が、エッチングにより除去される。これにより、図２６（ｇ）に示すように、裏面側突起電極８２を覆う拡散防止膜７５が露出する。さらに、裏面側突起電極８２を覆う拡散防止膜７５がエッチングにより除去されて、裏面側突起電極８２の先端部およびその近傍が露出する（図２６（ｈ）参照）。
【００１６】
その後、露出した裏面側突起電極８２の表面に、たとえば、電解めっきにより低融点金属層８３が形成され、ウエハＷが切断されて、図２３に示す貫通電極８０を有する半導体チップ９１の個片にされる。
【特許文献１】特開２００１−５３２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところが、このような半導体チップ９１を大気中に放置しておくと、錫などからなる低融点金属層８３の表面には、容易に酸化膜が形成される。酸化膜は、低融点金属の融液に濡れないため、裏面側突起電極８２と電極パッドや他の半導体チップ９１の表面側突起電極７８との間において、実質的に接合に寄与する部分の面積が小さくなる。
これにより、半導体チップと配線基板や他の半導体チップとの接合強度および電気的な接続信頼性が低下する。
【００１８】
また、酸化膜を除去するためにフラックス等の活性剤を使用すると、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的短絡が形成されたり、裏面側突起電極８２と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがある。
さらに、複数の半導体チップ９１が厚さ方向に積層され、隣接する２つの半導体チップ９１の表面側突起電極７８と裏面側突起電極８２とが接合された場合、これらの半導体チップ９１の間に応力がかかると、この応力は接合部である低融点金属層８３の付近に集中する。
【００１９】
図２３に示すように、表面側突起電極７８およびその近傍が金属からなる半導体チップ９１では、このような応力を緩和することができず、接合部である低融点金属層８３の付近、またはＵＢＭ層７７と表面側突起電極７８もしくは配線部材８１との界面付近が破断することがあった。これにより、２つの半導体チップ９１の間の機械的接合および電気接続が破壊されることがあった。
【００２０】
そこで、この発明の目的は、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップの製造方法を提供することである。
この発明の他の目的は、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップを提供することである。
この発明のさらに他の目的は、相互に高い信頼性で接続された複数の半導体チップを備えた半導体装置を提供することである。
【課題を解決するための手段】
【００２１】
上記の目的を達成するための請求項１記載の発明は、機能素子（３）が形成された半導体基板（２，Ｗ）の一方表面に開口する孔（４，９）を形成する工程と、この孔の内部にポリマー（３２）を埋め込む工程と、この孔の内部に埋め込まれたポリマーの露出表面上に、上記機能素子に電気接続された配線層（３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ）を形成する配線層形成工程と、上記ポリマー上の配線層に突起電極（１４，４０）を形成する工程とを含むことを特徴とする半導体チップ（３１，３７，３８，３９）の製造方法である。
【００２２】
なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明によれば、孔の内部に配置されたポリマー上に突起電極が形成された半導体チップを製造できる。金属材料と比べてポリマーは容易に変形できる。したがって、このような半導体チップは、突起電極を介して配線基板に形成された電極パッドや他の半導体チップ等に接合された状態で応力が与えられても、このような応力をポリマーにより緩和できる。このため、突起電極と電極パッドや他の半導体チップの突起電極との接合部が破断し難い。すなわち、この製造方法により、接続信頼性が高い半導体チップを製造できる。
【００２３】
ポリマーは凹所内をほぼ完全に満たすように埋め込まれることが好ましく、また、凹所内に埋め込まれたポリマーの露出表面は、半導体基板の表面とほぼ面一にされていることが好ましい。この場合、配線層は、半導体基板の表面とほぼ面一にあるポリマーの露出表面上に形成されるものとすることができる。
ポリマーが配置される孔は、凹所であってもよく、半導体基板を厚さ方向に貫通する貫通孔であってもよい。
【００２４】
ポリマーとしては、たとえば、ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂などを用いることができる。特に、ポリイミドは、高い応力緩衝効果を発揮できるとともに、高い靱性を備えた材料として、好的に用いることができる。
請求項２記載の発明は、上記配線層形成工程が、上記孔の縁部と上記配線層との間から上記ポリマーが露出するように上記配線層を形成する工程を含むことを特徴とする請求項１記載の半導体チップの製造方法である。
【００２５】
この発明によれば、孔の縁部の一部がポリマー上の配線層と接合されていない半導体チップを製造できる。このような半導体チップにおいて、ポリマー上の配線層および突起電極は自由に動きやすいので、効率的に応力を緩和できる。
孔の縁部と配線層との間からのポリマーの露出面積が大きい程、自由に動きやすくなり、上述の応力緩和の効果が大きくなる。
【００２６】
請求項３記載の発明は、上記孔を形成する工程が、上記孔としての凹所（９）を形成する工程を含み、上記機能素子が上記半導体基板の上記一方表面に形成されており、上記凹所を形成する工程の後、上記凹所内に上記ポリマーを供給する工程の前に、上記凹所の内壁面に導電性材料を供給して、上記機能素子に電気接続された導電膜（３４）を形成する工程と、上記凹所内にポリマーを供給する工程の後、上記半導体基板を上記一方表面とは異なる他方表面から除去し、上記半導体基板の厚さを上記凹所の深さより小さな厚さに薄型化して上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔（４）とし、上記導電膜が、上記半導体基板の上記一方表面側と上記他方表面側とに渡って配設された状態とする薄型化工程とをさらに含むことを特徴とする請求項１または２記載の半導体チップの製造方法である。
【００２７】
この発明によれば、導電膜により半導体基板の一方表面側（機能素子）と他方表面側とを、短い配線長で電気接続された半導体チップを製造できる。
上記薄型化工程は、上記導電膜を残した状態で、上記半導体基板を上記凹所の深さより小さな厚さに薄型化する工程を含んでいてもよい。この場合、半導体基板の他方表面から突出し、導電膜に覆われたポリマーを形成することができる。このような製造方法により得られた半導体チップは、半導体チップの他方表面から突出し導電膜に覆われたポリマーを裏面側突起電極として、配線基板に形成された電極パッドや他の半導体チップの突起電極に接合できる。
【００２８】
この場合、導電膜（貫通電極）は、不活性な金属材料（たとえば、金、パラジウム、またはこれらの合金）からなることが好ましく、この場合、裏面側突起電極の表面に形成された導電膜は酸化し難いので、配線基板に形成された電極パッドや他の半導体チップの突起電極に良好に接合できる。
請求項４記載の発明は、機能素子（３）が形成された半導体基板（２）と、この半導体基板の一方表面に開口を有する孔の内部を埋めるように配置されたポリマー（３２）と、上記孔の内部に埋められたポリマー上に形成され、上記機能素子に電気接続された配線層（３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ）と、上記配線層のうち上記ポリマー上にある部分に設けられた突起電極（１４，４０）とを含むことを特徴とする半導体チップ（３１，３７，３８，３９）である。
【００２９】
この半導体チップは、請求項１記載の製造方法により製造することができ、請求項１記載の製造方法と同様の効果を奏することができる。
請求項５記載の発明は、上記ポリマーが、上記凹所の縁部と上記配線層との間から露出されていることを特徴とする請求項４記載の半導体チップである。
この半導体チップは、請求項２記載の製造方法により製造することができ、請求項２記載の製造方法と同様の効果を奏することができる。
【００３０】
請求項６記載の発明は、機能素子（３）が形成された半導体基板（２）と、この半導体基板を厚さ方向に貫通する貫通孔（４）内に配置されたポリマー（３２）と、上記貫通孔内に配置されたポリマー上に形成され、上記機能素子に電気接続された配線層（３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ）と、この配線層のうち上記ポリマー上にある部分に設けられた突起電極（１４，４０）と、上記貫通孔内で、上記半導体基板の一方表面と他方表面との間に渡って配設され、上記機能素子に電気接続された導電膜（３４）とを含むことを特徴とする半導体チップ（３１，３７，３８，３９）である。
【００３１】
この半導体チップは、請求項３記載の製造方法により製造することができ、請求項３記載の製造方法と同様の効果を奏することができる。
請求項７記載の発明は、厚さ方向に積層された複数の請求項４ないし６のいずれかに記載の半導体チップ（１，２１，２５，３１，３７，３８，３９）を含むことを特徴とする半導体装置（４５，５５，６５，６６，６８）である。
【００３２】
この発明の半導体装置は、いわゆるマルチチップ型の半導体装置であり、隣接する２つの半導体チップの一方の裏面側突起電極が、他方の半導体チップに接合および電気接続されたものとすることができる。これにより、隣接する２つの半導体チップは、高い接合強度および良好な電気接続性を有することができる。
複数の半導体チップは、配線基板（インタポーザ）やリードフレームの上に積層されて接続されていてもよい。また、複数の半導体チップは、他の半導体チップなどの固体装置を介して、配線基板やリードフレームなどに積層されて接続されていてもよい。これらの場合、各半導体チップの機能素子（能動層）が形成された面は、配線基板やリードフレームに側に向けられていてもよく、配線基板やリードフレームとは反対側に向けられていてもよい。固体装置や半導体チップと配線基板やリードフレームとは、たとえば、ボンディングワイヤにより電気接続されていてもよい。
【００３３】
この発明に係る半導体装置は、いわゆるＢＧＡ(Ball Grid Array)の形態を有していてもよく、ＱＦＮ(Quad Flat Non-lead)の形態を有していてもよく、その他任意のパッケージ形態を有するものとすることができる。
他の半導体チップ（１，２１，２５）の製造方法は、表面および裏面を有し上記表面に機能素子（３）が形成された半導体基板（２，Ｗ）の上記表面から、この半導体基板の厚さ方向に延びる凹所（９）を形成する工程と、上記凹所の内壁面に不活性な第１の金属材料を供給して、当該第１の金属材料からなる酸化防止膜（８）を形成する工程と、この酸化防止膜を形成する工程の後、上記凹所内に上記第１の金属材料より酸化しやすい金属を含む第２の金属材料（１９，２０）を供給する工程と、上記凹所内に供給された第２の金属材料と上記機能素子とを電気接続する工程と、上記酸化防止膜を残した状態で、上記半導体基板をその裏面から除去して、その厚さが上記凹所の深さより薄くなるようにし、上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔（４）とし、上記凹所内に配置された上記第２の金属材料を、上記半導体基板の上記表面側と上記裏面側とを電気接続する貫通電極（１０）とするとともに上記半導体基板の上記裏面側から突出した裏面側突起電極（１５）とする薄型化工程とを含む。
【００３４】
この製造方法によれば、酸化防止膜を形成する工程の後、第２の金属材料を供給する工程を実施することにより、凹所内には、酸化防止膜に覆われた第２の金属材料が配置された状態となる。この第２の金属材料は、薄型化工程において、酸化防止膜に覆われたまま半導体基板の裏面側に突出して裏面側突起電極となる。
この製造方法によれば、半導体基板を薄型化することにともなって、酸化防止膜に覆われた裏面側突起電極が形成される。半導体基板を薄型化した後、別途、裏面側突起電極および酸化防止膜の形成を行う場合、薄型化された半導体基板のハンドリングおよび裏面側突起電極形成時のアライメントが困難になる。この製造方法によれば、このような問題は生じず、容易に酸化防止膜に覆われた裏面側突起電極を形成できるので、コストを低減できる。
【００３５】
得られた半導体チップにおいて、裏面側突起電極は、不活性な第１の金属材料からなる酸化防止膜で覆われているので、大気中に放置されていた場合でも、容易に酸化せず、また、酸化防止膜自体も酸化しない。このため、裏面側突起電極を介して、この半導体チップを、配線基板や他の半導体チップに接合する際、接合部に酸化膜が介在して、実質的な接合面積が小さくなることはない。したがって、この製造方法により得られた半導体チップは、配線基板や他の半導体チップに高い接合強度で接合できるとともに、電気的に良好に接続できる。すなわち、配線基板や他の半導体チップに対する接続信頼性が高い半導体チップを製造できる。
【００３６】
この製造方法により得られる半導体チップを、複数個厚さ方向に積層して上記裏面側突起電極を介して半導体チップ相互間を接合することにより、これらの半導体チップが相互に高い接合強度で接合されるとともに、電気的に良好に接続されたマルチチップ型の半導体装置を製造できる。
また、酸化膜を除去するためにフラックス等の活性剤を使用する必要がない（または、活性剤の使用量を低減できる）ので、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的な短絡が形成されたり、裏面側突起電極と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがない（少ない）。
【００３７】
凹所内に第２の金属材料を供給する工程は、半導体基板において凹所内から機能素子に至る領域に連続して第２の金属材料を供給する工程を含んでいてもよい。この場合、凹所内に第２の金属材料を供給する工程と、凹所内に供給された第２の金属材料と機能素子とを電気接続する工程とを、一括して行うことができる。
上記第１の金属材料は、たとえば、金およびパラジウムの１種以上であってもよい。金やパラジウムからなる酸化防止膜は、大気中で放置されていても、その露出表面に酸化膜が形成されることはない。この場合、第２の電極材料は、たとえば、銅、タングステン、アルミニウムとすることができる。凹所内に第２の金属材料を供給する工程は、凹所内に、金やパラジウムなどの第１の金属材料と同種の金属材料を供給する工程を含んでいてもよい。
【００３８】
また、金の抵抗は低いので、貫通孔内に酸化防止膜を形成することにより、たとえば、貫通電極がタングステンのような抵抗が高い金属からなる場合でも、半導体基板の表面と裏面との間の抵抗値を低くすることができる。
この半導体チップの製造方法は、上記凹所を形成する工程の後、上記酸化防止膜を形成する工程の前に、上記凹所の内壁面に電気的絶縁性を有する材料を供給して、当該電気的絶縁性を有する材料からなる絶縁膜（５）を形成する工程をさらに含んでもよい。
【００３９】
この場合、半導体基板と貫通電極との間に絶縁膜を形成することができる。絶縁膜により、貫通電極と半導体基板との間を電気的に絶縁することができる。絶縁膜は、たとえば、酸化シリコン（ＳｉＯ2）からなるものとすることができる。
薄型化工程において、絶縁膜に対するエッチング速度が半導体基板に対するエッチング速度より小さくなるような条件で、半導体基板の裏面をエッチングすることにより、絶縁膜とともに酸化防止膜を残した状態で、半導体基板の厚さを凹所の深さより小さな厚さにすることができる。
【００４０】
この場合、この製造方法は、上記薄型化工程の後、上記半導体基板の上記裏面に露出した上記絶縁膜を除去して、上記酸化防止膜を露出させる絶縁膜除去工程をさらに含むものとすることができる。
この半導体チップの製造方法は、上記凹所を形成する工程の後、上記酸化防止膜を形成する工程の前に、上記凹所の内壁面に、上記貫通孔内から上記半導体基板への金属原子の拡散を抑制する拡散防止膜（７）を形成する拡散防止膜形成工程をさらに含んでもよい。
【００４１】
この場合、貫通孔内において貫通電極と半導体基板との間に拡散防止膜を形成することができる。拡散防止膜により、貫通孔内に配置された金属、たとえば、貫通電極や酸化防止膜を構成する金属が半導体基板中に拡散して、デバイス特性が劣化するのを防止することができる。拡散防止膜は、たとえば、チタンタングステン（ＴｉＷ）やチタンナイトライド（ＴｉＮ）やタンタルナイトライド（ＴａＮ）からなるものとすることができる。
【００４２】
貫通孔内において、半導体基板と酸化防止膜との間に、たとえば、酸化シリコンからなる絶縁膜が形成されており、貫通電極が銅からなる場合、絶縁膜により、貫通電極を構成する銅原子が半導体基板中へ拡散することを防ぐことはできない。このような場合でも、チタンタングステンやチタンナイトライドからなる拡散防止膜により、貫通孔内の銅原子が半導体基板中へ拡散することを防止できる。
【００４３】
薄型化工程の後、半導体基板の裏面側において、拡散防止膜が酸化防止膜を覆った状態で露出している場合は、この拡散防止膜を除去して酸化防止膜を露出させることとしてもよい。
この半導体チップ（２５）の製造方法は、上記酸化防止膜を形成する工程の後、上記凹所に第２の金属材料を供給する工程の前に、上記凹所の内壁面に、上記酸化防止膜と上記第２の金属材料との間の金属原子の拡散を抑制する金属間拡散防止膜（２６）を形成する工程をさらに含んでもよい。
【００４４】
この製造方法により、貫通電極および裏面側突起電極と酸化防止膜との間に金属間拡散防止膜が形成された半導体チップを得ることができる。このような半導体チップにおいて、貫通電極や裏面側突起電極（第２の金属材料）が、酸化防止膜を構成する金属（第１の金属材料）と反応しやすい金属からなる場合でも、金属間拡散防止膜により、貫通電極や裏面側突起電極を構成する金属と酸化防止膜を構成する金属との拡散を抑制することができる。
【００４５】
これにより、酸化防止膜を構成する金属が、裏面側突起電極中に拡散して、裏面側突起電極を覆う酸化防止膜が消失し、裏面側突起電極の表面が酸化する事態を回避できる。
また、貫通電極や裏面側突起電極を構成する金属原子と、酸化防止膜を構成する金属原子とが相互拡散しやすい場合において、金属間拡散防止膜を設けることにより、それぞれの金属原子の他方の金属中への拡散速度の差に起因して、一方の金属材料中にボイド（いわゆるカーケンドルボイド）が生ずることを防止できる。
【００４６】
金属間拡散防止膜は、たとえば、チタンやチタンタングステン（ＴｉＷ）からなるものとすることができる。
この半導体チップの製造方法は、上記第２の金属材料が、固相線温度が６０℃以上かつ３７０℃以下の温度範囲である低融点金属材料を含み、上記凹所に第２の金属材料を供給する工程が、上記凹所の底部に、当該低融点金属材料を供給して、低融点金属層（１９）を形成する低融点金属層形成工程をさらに含んでもよい。
【００４７】
この場合、裏面側突起電極の少なくとも先端部側に低融点金属層が形成された半導体チップを得ることができる。このような半導体チップは、裏面側突起電極を配線基板に形成された電極パッド等に接合する際、この半導体チップを当該低融点金属（低融点金属材料）の融点（固相線温度）以上の温度に加熱して、当該低融点金属を溶融および固化させることができる。これにより、裏面側突起電極と配線基板に形成された電極パッド等とを良好に接合できる。
【００４８】
この際、酸化防止膜を構成する金属は、すべて低融点金属層中に取り込まれ（拡散し）、また、貫通電極を構成する金属の一部も低融点金属層中に取り込まれて、合金層（金属間化合物や固溶体を含む層、または共晶からなる層）を形成する。
上記低融点金属層形成工程は、上記凹所の底部にのみ当該低融点金属材料を供給するものであってもよく、この場合、上記凹所に第２の金属材料を供給する工程は、上記低融点金属層形成工程の後、上記凹所に上記低融点金属より固相線温度が高い高融点金属材料を供給する工程を含むものとすることができる。これにより、貫通電極および裏面側突起電極のうち、少なくとも貫通電極の一部が高融点金属材料からなる半導体チップを得ることができる。すなわち、低融点金属材料は、貫通電極の少なくとも一部をなす高融点金属材料より、固相線温度が低いものとすることができる。
【００４９】
高融点金属材料は、たとえば、銅、タングステン、アルミニウム、金とすることができる。
上記低融点金属材料は、たとえば、錫（Ｓｎ）、錫を含む合金（たとえば、錫−銀（Ａｇ）−銅合金）、インジウム（Ｉｎ）、インジウムを含む合金（たとえば、インジウム−錫合金）からなるものとすることができる。これらの低融点金属は、大気雰囲気中に露出されていると容易に酸化するが、この製造方法によれば、低融点金属層が酸化防止膜に覆われた半導体チップを製造できるので、低融点金属層が酸化しないようにすることができる。したがって、裏面側突起電極と電極パッドや他の突起電極との接合部に、金属酸化物が介在しないようにすることができるので、接続信頼性を高くすることができる。
【００５０】
上記低融点金属層形成工程は、上記凹所の底部に当該低融点金属からなる粉末を含むペースト（１８）を供給するペースト供給工程を含んでいてもよい。
この半導体チップの製造方法は、上記ペースト供給工程の後、上記金属材料供給工程の前に、加熱により当該ペースト中の有機物を除去する工程を含んでいることが好ましい。これにより、低融点金属層中の有機物量を低減して、裏面側突起電極と配線基板に形成された電極パッド等との接合が、有機物により阻害されないようにすることができる。
【００５１】
上記ペースト供給工程は、先端に低融点金属ペーストの吐出口が形成されたニードルを備えたディスペンサの当該ニードル先端部を上記凹所に挿入して、当該吐出口から低融点金属ペーストを吐出するペースト吐出工程を含んでいてもよい。
これにより、低融点金属ペーストが凹所の底部にのみ供給されるようにすることができるので、配線基板に形成された電極パッド等に対する接合部である裏面側突起電極の先端部のみに低融点金属層が形成された半導体チップを得ることができる。
【００５２】
上記ペースト吐出工程は、ディスペンサの吐出口を上記凹所の底部に近接させた状態で、当該吐出口から低融点金属ペーストを吐出する工程を含んでいてもよく、当該吐出口から微少量の低融点金属ペーストを射出して、低融点金属ペーストを上記凹所の底部に供給するジェットディスペンス工程を含んでいてもよい。
他の半導体チップ（１，２１，２５）は、表面および裏面を有する半導体基板（２）と、この半導体基板の上記表面に形成された機能素子（３）と、上記機能素子に電気接続され、この機能素子の側方で上記半導体基板を厚さ方向に貫通する貫通孔（４）内に配置され、上記半導体基板の上記表面側と上記裏面側とを電気接続する貫通電極（１０）と、上記半導体基板の裏面から突出し、上記貫通電極の側面と連続した側面を有する裏面側突起電極（１５）と、上記裏面側突起電極を覆い、上記貫通孔内で上記半導体基板と上記貫通電極との間に配置され、不活性な金属材料からなる酸化防止膜（８）とを含む。
【００５３】
この半導体チップは、上記他の半導体チップの製造方法により製造することができ、上記他の半導体チップの製造方法と同様の効果を奏することができる。
上記酸化防止膜は、金およびパラジウムのうち１種以上の金属からなっていてもよい。
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記半導体基板との間に配置された絶縁膜（５）をさらに含んでもよい。
【００５４】
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記半導体基板との間に配置され、上記貫通孔内から上記半導体基板への金属原子の拡散を抑制する拡散防止膜（７）をさらに含んでもよい。
この半導体チップは、上記貫通孔内で、上記酸化防止膜と上記貫通電極との間に配置され、上記酸化防止膜と上記貫通電極との間の金属原子の拡散を抑制する金属間拡散防止膜（２６）をさらに含んでもよい。
【００５５】
この半導体チップは、上記裏面側突起電極の少なくとも先端側が、固相線温度が６０℃以上かつ３７０℃以下の温度範囲である低融点金属層（１９）からなっていてもよい。
【発明を実施するための最良の形態】
【００５６】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、突起電極を有する半導体チップの構造を示す図解的な断面図である。
この半導体チップ１は、シリコン（Ｓｉ）からなる半導体基板２を含んでいる。半導体基板２の一方表面（以下、「表面」という。）には、複数の電極を有する機能素子（デバイス）３が形成されている。機能素子３の側方には、半導体基板２を厚さ方向に貫通する貫通孔４が形成されている。
【００５７】
半導体基板２の表面には、開口６ａ，６ｂを有するハードマスク６が形成されている。ハードマスク６は酸化シリコン（ＳｉＯ2）からなる。半導体基板２を垂直に見下ろす平面視において、開口６ａ内には機能素子３の電極が存在している。開口６ｂと貫通孔４とは、連続した内壁面を有する１つの孔を形成している。
貫通孔４および開口６ｂの内壁面には、酸化シリコンからなる絶縁膜５が形成されている。絶縁膜５上、開口６ａ内に露出した機能素子３の電極上、および開口６ｂと開口６ａとの間のハードマスク６上を含む所定の領域には、チタンタングステン（ＴｉＷ）やタンタルナイトライド（ＴａＮ）やチタンナイトライド（ＴｉＮ）からなる連続した拡散防止膜７が形成されている。
【００５８】
拡散防止膜７の上には、金（Ａｕ）、パラジウム（Ｐｄ）、または金とパラジウムとの合金からなる酸化防止膜８が形成されている。
貫通孔４および開口６ｂの内部は、貫通電極１０で埋められている。半導体基板２の表面において、貫通電極１０上、ならびに貫通孔４および開口６ｂ外の拡散防止膜７上には、貫通電極１０と一体の配線部材１１が設けられている。貫通電極１０および配線部材１１は、銅（Ｃｕ）、タングステン（Ｗ）、金、もしくはアルミニウム（Ａｌ）、またはこれらの合金からなる。
【００５９】
開口６ｂに露出した機能素子３の電極は、拡散防止膜７、酸化防止膜８、および配線部材１１を介して、貫通電極１０に電気接続されている。
配線部材１１の上には、チタンタングステン（ＴｉＷ）やチタンからなるＵＢＭ(Under Bump Metal)層１３を介して、金または銅からなる表面側突起電極（バンプ）１４が形成されている。表面側突起電極１４およびＵＢＭ層１３は、貫通電極１０のほぼ真上に（半導体基板２を垂直に見下ろす平面視において、貫通電極１０とほぼ重なるように）に配置されている。
【００６０】
半導体基板２の表面とは反対側の面（以下「裏面」という。）には、貫通電極１０に接続され、裏面から突出した裏面側突起電極１５が形成されている。裏面側突起電極１５は、半導体基板２を垂直に見下ろす平面視において、貫通電極１０および表面側突起電極１４とほぼ重なるように形成されている。裏面側突起電極１５は、貫通電極１０の側面と連続した側面を有している。
【００６１】
裏面側突起電極１５の先端側は、低融点金属の粉末の集合物である低融点金属層１９となっており、裏面側突起電極１５の残部１２は銅からなり、貫通電極１０と一体となっている。裏面側突起電極１５は、大部分、低融点金属層１９で占められている。低融点金属の粉末は、たとえば、錫（Ｓｎ）、錫を含む合金（たとえば、錫−銀（Ａｇ）−銅合金）、インジウム（Ｉｎ）、インジウムを含む合金（たとえば、インジウム−錫合金）からなる。
【００６２】
裏面側突起電極１５は、貫通孔４内から続く酸化防止膜８に覆われており、露出していない。
以上のような構成により、機能素子３対して、表面側突起電極１４を介して半導体チップ１の表面側から電気接続できるとともに、裏面側突起電極１５を介して半導体チップ１の裏面側からも電気接続できる。
【００６３】
具体的には、この半導体チップ１は、裏面側突起電極１５を介して、配線基板に形成された電極パッド等に接合できる。また、半導体チップ１同士を縦方向に積層し、隣接する半導体チップ１の表面側突起電極１４と裏面側突起電極１５とを接合することにより、半導体チップ１同士を機械的に接合できるとともに、電気接続できる。半導体基板２を貫通する貫通電極１０により、半導体基板２の表面側と裏面側との間の配線長を短くすることができる。
【００６４】
裏面側突起電極１５を、配線基板に形成された電極パッド等や、他の半導体チップの表面側突起電極１４と接合する際、適当な時間、低融点金属層１９を構成する金属の融点（固相線温度）以上の温度にすることにより、低融点金属層１９を溶融および固化させることができる。これにより、裏面側突起電極１５と電極パッドや他の半導体チップ１の表面側突起電極１４とが接合される。
【００６５】
この際、裏面側突起電極１５を覆う酸化防止膜８は、裏面側突起電極１５中に取り込まれて、合金層（金属間化合物や固溶体を含む層、または共晶からなる層）を形成する。たとえば、酸化防止膜８が金からなり、低融点金属層１９が錫からなる場合、金と錫との金属間化合物および錫を含む合金層が形成される。また、貫通電極１０が銅や金からなる場合は、これらの銅や金の一部も低融点金属層１９中に取り込まれて、低融点金属との合金を形成する。
【００６６】
この半導体チップ１の裏面側突起電極１５は酸化防止膜８に覆われているので、大気中に放置していても、裏面側突起電極１５の表面に酸化膜が形成されることはない。また、金やパラジウムからなる酸化防止膜８自体も酸化することはない。このため、裏面側突起電極１５と電極パッドや他の半導体チップ１の表面側突起電極１４とを接合する際、これらの間に酸化物が介在することはない。したがって、この半導体チップ１は、配線基板や他の半導体チップに対して、接合強度を高くして接合できるとともに、電気的な接続信頼性を高くすることができる。
【００６７】
また、酸化膜を除去するためにフラックス等の活性剤を使用する必要がない（または、活性剤の使用量を低減できる）ので、活性剤を起源とする不純物イオンによるマイグレーションが生じて電気的短絡が形成されたり、裏面側突起電極１５と電極パッド等との接合界面に非金属物質が巻き込まれて接続信頼性が低下するおそれがない（少ない）。
このような半導体チップ１を、複数個厚さ方向に積層して裏面側突起電極１５を介して半導体チップ１相互間を接合することにより、これらの半導体チップ１が相互に高い接合強度で接合されるとともに、電気的に良好に接続されたマルチチップ型の半導体装置を製造できる。
【００６８】
また、貫通電極１０および配線部材１１がタングステンからなり、酸化防止膜８が金からなる場合、機能素子３と裏面側突起電極１５との間は、貫通電極１０および配線部材１１（タングステン）に加えて、タングステンより電気抵抗（比抵抗）の低い金からなる酸化防止膜８により電気接続される。この場合、酸化防止膜８が設けられていなかった場合と比べて、機能素子３と裏面側突起電極１５との間の電気抵抗を低くすることができる。
【００６９】
貫通孔４内において、半導体基板２と、貫通電極１０、酸化防止膜８、および拡散防止膜７との間に、絶縁膜５が設けられていること、ならびに、半導体基板２の表面側において、半導体基板２と、配線部材１１、酸化防止膜８、および拡散防止膜７との間に、ハードマスク６が設けられていることにより、機能素子３の電極から裏面側突起電極１５に至る導電経路は、半導体基板２と電気的に絶縁されている。
【００７０】
半導体基板２（絶縁膜５およびハードマスク６）と、貫通電極１０、配線部材１１、および酸化防止膜８との間に、拡散防止膜７が設けられていることにより、半導体チップ１の製造時および製造後に、貫通電極１０、配線部材１１、および酸化防止膜８を構成する金属原子の半導体基板２中への拡散が防止（抑制）される。これにより、半導体チップ１のデバイス特性が劣化するのを防止できる。
【００７１】
図２ないし図５は、図１に示す半導体チップ１の製造方法を説明するための図解的な断面図である。複数の半導体チップ１が、１枚の半導体ウエハ（以下、単に「ウエハ」という。）Ｗから作成されるが、図２ないし図５では、ウエハＷにおける１つの半導体チップ１の一部に相当する部分のみを示す。図２ないし図５に示すウエハＷは、図１に示す最終形態の半導体チップ１に対応する領域が、ウエハＷの面内方向に、複数個密に配されたものである。
【００７２】
表面に機能素子３が形成されたウエハＷの当該表面に、所定の部分に開口６ａ，６ｂを有するハードマスク６が形成される。開口６ａ内には、機能素子３の電極が露出するようにされる。また、開口６ｂ内には、ウエハＷにおいて機能素子３が形成されていない所定の領域が露出するようにされる。
次に、反応性イオンエッチング(RIE)により、開口６ｂ内に露出したウエハＷがエッチングされて、凹所９が形成される。この間、開口６ａは、レジストで塞がれた状態とされ、機能素子３がエッチングされないようにされる。続いて、ＣＶＤ(Chemical Vapor Deposition)法により、凹所９の内表面に酸化珪素が供給されて絶縁膜５が形成される。この状態が、図２（ａ）に示されている。続いて、開口６ａ，６ｂ内および凹所９内を含むウエハＷ表面側の露出表面全面に、タンタルまたはチタン、および窒素が供給されて、拡散防止膜７が形成される（図２（ｂ）参照）。
【００７３】
そして、この拡散防止膜７上、すなわち、凹所９内を含むウエハＷ表面側の露出表面全面に、スパッタ法、ＣＶＤ法、無電解めっき法などにより金やパラジウムが供給されて、酸化防止膜８が形成される。この状態が、図２（ｃ）に示されている。
次に、ディスペンサにより、凹所９の底部に、低融点金属の粉末および有機物を含む低融点金属ペースト１８が供給される。ディスペンサは、先端に低融点金属ペースト１８の吐出口が形成されたニードル１７を備えており、ニードル１７の先端部が凹所９内に挿入され、吐出口が凹所９の底面に近接された状態で、この吐出口から低融点金属ペースト１８が吐出される（図３（ｄ）参照）。
【００７４】
この工程は、微少量の低融点金属ペースト１８を射出して、所定の領域（凹所９の底部）に供給するジェットディスペンスにより行ってもよい。
続いて、ウエハＷが適当な温度に加熱されて、低融点金属ペースト１８中の有機物が除去される。これにより、図３（ｅ）に示すように、低融点金属の粉末の集合物である低融点金属層１９が、凹所９の底部にのみ配置された状態となる。
【００７５】
次に、貫通電極１０および配線部材１１と同種の金属材料からなるシード層（図示せず）が、凹所９内を含むウエハＷ表面側の露出表面全面に形成される。そして、このシード層をシードとした電解めっきにより、配線部材１１、貫通電極１０、および裏面側突起電極１５の残部１２を形成するための金属材料（銅、タングステン、金、およびアルミニウムの１種以上）２０が供給される。
【００７６】
これにより、開口６ａ，６ｂおよび凹所９の内部は、金属材料２０でほぼ完全に埋められる。金属材料２０は、拡散防止膜７および酸化防止膜８を介して、ハードマスク６の開口６ａに露出した機能素子３の電極に電気接続される。金属材料２０は、凹所９外の酸化防止膜８（シード層）上にも供給され、開口６ａ内から開口６ｂ内および凹所９内に渡って連続して配置するようにされる。この状態が、図３（ｆ）に示されている。
【００７７】
金属材料２０を供給する工程は、無電解めっき、スパッタ法、ＣＶＤ法などにより行ってもよく、これらの場合、シード層を形成する工程は実施しなくてもよい。
次に、所定のパターンのマスクを用いて、金属材料２０（電解めっきにより形成される場合は、シード層を含む。）、酸化防止膜８、および拡散防止膜７のうち、ウエハＷを垂直に見下ろす平面視において、凹所９（開口６ｂ）および開口６ａを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図４（ｇ）に示されている。
【００７８】
その後、必要により、金属材料２０を保護するための酸化珪素や窒化珪素（Ｓｉ3Ｎ4）からなる表面保護膜（図示せず）が、金属材料２０を覆うように形成される。
続いて、金属材料２０上に、ＵＢＭ層１３および表面側突起電極１４が順次形成される。ＵＢＭ層１３および表面側突起電極１４は、ウエハＷを垂直に見下ろす平面視において、凹所９とほぼ重なる領域に形成される（図４（ｈ）参照）。また、金属材料２０の上に表面保護膜が形成されている場合は、ＵＢＭ層１３の形成に先立って、表面側突起電極１４の形成領域に表面保護膜が存在しない状態にされる。
【００７９】
次に、ウエハＷの裏面がドライエッチングされて、ウエハＷの厚さが、凹所９の深さ（金属材料２０と低融点金属層１９との界面が存在する深さ）より小さくされる。この工程は、絶縁膜５のエッチング速度がウエハＷのエッチング速度に対して遅くなるようにして実施される。これにより、凹所９は、ウエハＷをその厚さ方向に貫通する貫通孔４となり、凹所９内に配置されていた金属材料２０は、ウエハＷの表面側と裏面側とを電気接続する貫通電極１０となる。
【００８０】
また、凹所９内に配置されていた低融点金属層１９と金属材料２０の一部とは、絶縁膜５および拡散防止膜７に覆われた状態で、ウエハＷの裏面から突出した裏面側突起電極１５となる。金属材料２０の残部は、貫通電極１０と機能素子３の電極とを電気接続する配線部材１１となる。この状態が図４（ｉ）に示されている。
次に、ウエハＷの裏面に露出した絶縁膜５が、エッチングにより除去される。これにより、図５（ｊ）に示すように、裏面側突起電極１５を覆う拡散防止膜７が露出する。さらに、裏面側突起電極１５を覆う拡散防止膜７がエッチングにより除去されて、裏面側突起電極１５を覆う酸化防止膜８が露出する。
【００８１】
その後、ウエハＷが切断されて、図１に示す貫通電極１０を有する半導体チップ１の個片にされる。
この製造方法によれば、ウエハＷを薄型化することにともなって、酸化防止膜８に覆われた裏面側突起電極１５が形成される。ウエハＷを薄型化した後、別途、裏面側突起電極１５および酸化防止膜８の形成を行う場合、薄型化されたウエハＷのハンドリングおよび裏面側突起電極１５形成時のアライメントが困難になる。この製造方法によれば、このような問題は生じず、容易に酸化防止膜８に覆われた裏面側突起電極１５を形成できるので、コストを低減できる。
【００８２】
図６は、突起電極を有する他の半導体チップの図解的な断面図である。図１に示す半導体チップ１の各部に対応する部分には、図６に同一符号を付して説明を省略する。
この半導体チップ２１は、半導体チップ１と類似した構造を有するが、裏面側突起電極２２は、低融点金属層１９（図１参照）を含んでおらず、裏面側突起電極２２の全体が、貫通電極１０と同種の材料（銅、タングステン、もしくはアルミニウム、またはこれらの合金）からなる。貫通電極１０と裏面側突起電極２２とは、一体に形成されている。裏面側突起電極２２は、半導体チップ１の裏面側突起電極１５と同様に、酸化防止膜８で覆われている。
【００８３】
この半導体チップ２１は、裏面側突起電極２２を配線基板に形成された電極パッドや、他の半導体チップ１，２１の表面側突起電極１４に接合して、これらの配線基板や半導体チップ１，２１に接続できる。この際、半導体チップ２１および配線基板または他の半導体チップ１，２１を適当な温度に加熱し、裏面側突起電極２２を、電極パッドや他の半導体チップ１，２１の表面側突起電極１４に適当な圧力で押しつけ、必要によりこれらの接触部に超音波が与えられる。これにより、裏面側突起電極２２の融点（固相線温度）以下の温度で裏面側突起電極２２と、電極パッドや他の半導体チップ１，２１の表面側突起電極１４とを接合できる。
【００８４】
この半導体チップ２１を大気中で放置していた場合でも、酸化防止膜８により、裏面側突起電極２２の表面が酸化することはない。したがって、裏面側突起電極２２と、電極パッドや他の半導体チップ１，２１の表面側突起電極１４との接合界面に、金属酸化物が介在することはなく、高い接合強度を得ることができる。
図７は、図６に示す半導体チップ２１の製造方法を説明するための図解的な断面図である。
【００８５】
酸化防止膜８の形成（図２（ｃ）参照）までが、半導体チップ１の製造方法と同様に実施される。その後、低融点金属ペースト１８を供給する工程（図３（ｄ）参照）が実施されることなく、金属材料２０を供給する工程（電解めっきによる場合は、シード層を形成する工程を含む。）が、半導体チップ１の製造方法（図３（ｆ）参照）と同様に実施される。これにより、図７に示すように、凹所９内がその底部を含めて金属材料２０で満たされる。
【００８６】
その後、金属材料２０（電解めっきにより形成される場合は、シード層を含む。）、酸化防止膜８、および拡散防止膜７のうち所定の領域以外の部分を除去する工程（図４（ｇ）参照）以下が、半導体チップ１の製造方法と同様に実施されて、図６に示す半導体チップ２１が得られる。
図８は、突起電極を有するさらに他の半導体チップの製造方法を説明するための図解的な断面図である。図６に示す半導体チップ２１の各部に対応する部分には、図８に同一符号を付して説明を省略する。
【００８７】
この半導体チップ２５は、図６に示す半導体チップ２１と類似した構造を有するが、酸化防止膜８と貫通電極１０および配線部材１１との間に、金属間拡散防止膜２６が介装されている。金属間拡散防止膜２６は、チタンタングステンまたはチタンからなる。
酸化防止膜８を構成する金属と貫通電極１０および配線部材１１を構成する金属とが反応しやすい場合、たとえば、酸化防止膜８が金からなり、貫通電極１０および配線部材１１が銅からなる場合、金属間拡散防止膜２６により、これらの間の反応を防止できる。これにより、裏面側突起電極２２を覆う酸化防止膜８を構成する金属原子が、裏面側突起電極２２中に拡散して、酸化防止膜８が消失することを防止でき、裏面側突起電極２２の表面が酸化する事態を回避できる。
【００８８】
また、貫通電極１０、裏面側突起電極２２、および配線部材１１を構成する金属原子と、酸化防止膜８を構成する金属原子とが相互拡散しやすい場合（たとえば、貫通電極１０等が銅からなり、酸化防止膜８が金からなる場合）において、金属間拡散防止膜２６を設けることにより、それぞれの金属原子の他方の金属中への拡散速度の差により、一方の金属材料中にボイド（いわゆるカーケンドルボイド）が生ずることを防止できる。これにより、貫通電極１０、裏面側突起電極２２、および配線部材１１と酸化防止膜８との機械的な接合強度および電気的な接続信頼性が劣化することを防止できる。
【００８９】
さらに、金属間拡散防止膜２６が機能素子３と配線部材１１との間に設けられていることにより、配線部材１１を構成する金属原子が機能素子３中に拡散して、機能素子３の特性が劣化するのを防止できる。
一方、酸化防止膜８が金からなり、貫通電極１０等がニッケル（Ｎｉ）からなる場合や、酸化防止膜８の種類によらず貫通電極１０等がタングステンからなる場合などは、酸化防止膜８を構成する金属と貫通電極１０等を構成する金属とが反応し難い。このような場合は、金属間拡散防止膜２６は設けなくてもよい。
【００９０】
図９は、図８に示す半導体チップ２５の製造方法を説明するための図解的な断面図である。
酸化防止膜８の形成（図２（ｃ）参照）までが、半導体チップ１の製造方法と同様に実施された後、低融点金属ペースト１８を供給する工程（図３（ｄ）参照）が実施されることなく、凹所９内を含むウエハＷ表面側の露出表面全面に、チタンおよびタングステン、またはチタンが単独で供給されて金属間拡散防止膜２６が形成される（図９（ａ）参照）。この工程は、無電解めっき、スパッタ法、ＣＶＤ法などにより実施できる。
【００９１】
次に、金属材料２０を供給する工程（電解めっきによる場合は、シード層を形成する工程を含む。）が、半導体チップ１の製造方法（図３（ｆ）参照）と同様に実施される。これにより、図９（ｂ）に示すように、凹所９内がその底部を含めて金属材料２０で満たされる。
続いて、金属材料２０（電解めっきにより形成される場合は、シード層を含む。）、金属間拡散防止膜２６、酸化防止膜８、および拡散防止膜７のうち、凹所９内、開口６ａ，６ｂ内、およびこれらの間のハードマスク６上を含む所定の領域以外の部分が除去される。この状態が、図９（ｃ）に示されている。その後、ＵＭＢ層１３および表面側突起電極１４を形成する工程（図４（ｈ）参照）以下が、半導体チップ１の製造方法と同様に実施されて、図８に示す半導体チップ２５が得られる。
【００９２】
図１０は、本発明の一実施形態に係る半導体チップの構造を示す図解的な断面図である。図６に示す半導体チップ２１の各部に対応する部分には、図１０に同一符号を付して説明を省略する。
この半導体チップ３１は、図６に示す半導体チップ２１と類似した構造を有するが、貫通電極１０および配線部材１１は設けられておらず、貫通孔４内には、ポリイミド、エポキシ、フェノール系樹脂、シリコーン、アクリル系樹脂などからなるポリマー３２が埋められている。また、酸化防止膜８の代わりに、金、パラジウム、またはそれらの合金からなる導電膜３４が設けられている。
【００９３】
ポリマー３２は、半導体基板２の裏面から突出しており、この突出部は、導電膜３４で覆われて、裏面側突起電極３３を構成している。導電膜３４は、貫通孔４内を経て、半導体基板２の表面側に続くように設けられており、貫通孔４内ではポリマー３２と拡散防止膜７との間に介装されており、半導体基板２の表面側では拡散防止膜７上に設けられている。裏面側突起電極３３は、導電膜３４および拡散防止膜７により機能素子３に電気接続されている。
【００９４】
半導体基板２の表面において、ポリマー３２の表面とその近傍の拡散防止膜７の表面とは、ほぼ面一になっており、ポリマー３２の表面およびその近傍の拡散防止膜７を覆うように、配線層３５が設けられている。ポリマー３２は、導電膜３４と配線層３５との間から露出していない。配線層３５と導電膜３４とは、電気接続されている。
配線層３５の上には、表面側突起電極１４が形成されている。表面側突起電極１４は、半導体基板２を垂直に見下ろす平面視において、ポリマー３２より大きく、ポリマー３２の形成領域は表面側突起電極１４の形成領域内に完全に含まれている。表面側突起電極１４は、配線層３５、導電膜３４、および拡散防止膜７を介して、機能素子３に電気接続されている。
【００９５】
この半導体チップ３１は、半導体チップ１，２１，２５と同様、裏面側突起電極３３により、配線基板に形成された電極パッドや他の半導体チップ１，２１，２５，３１の表面側突起電極１４に接続できる。また、この半導体チップ３１は、表面側突起電極１４により、他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３に接続できる。
【００９６】
金属材料と比べてポリマー３２は容易に変形できる。したがって、この半導体チップ３１は、表面側突起電極１４を介して他の半導体チップ１，２１，２５，３１に接合された状態で応力が与えられても、このような応力をポリマー３２により緩和できる。特に、ポリイミドからなるポリマー３２は、高い応力緩衝効果を発揮できるとともに、高い靱性を有している。
【００９７】
このため、表面側突起電極１４と他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３との接合部が破断し難い。すなわち、この半導体チップ３１は、接続信頼性が高い。
図１１は、図１０に示す半導体チップ３１の製造方法を説明するための図解的な断面図である。
【００９８】
拡散防止膜７の形成（図２（ｂ）参照）までが、半導体チップ１の製造方法と同様に実施された後、酸化防止膜８の形成（図２（ｃ）参照）と同様にして、導電膜３４が形成される。
次に、液状のポリマー３２が凹所９内に充填された後、固化される。ポリマー３２の表面とその近傍の拡散防止膜７の表面とは、ほぼ面一になるようにされる。この状態が、図１１（ａ）に示されている。
【００９９】
続いて、所定のパターンのマスクを用いて、導電膜３４および拡散防止膜７のうち、ウエハＷを垂直に見下ろす平面視において、凹所９（開口６ｂ）および開口６ａを含む所定の領域以外の部分が、エッチングにより除去される。この状態が、図１１（ｂ）に示されている。
次に、ウエハＷの表面において、ポリマー３２の表面およびその近傍の拡散防止膜７を覆うように、配線層３５が形成され、さらに、配線層３５の上に、表面側突起電極１４が形成される。
【０１００】
その後、ドライエッチングにより、ウエハＷが裏面から除去されて、ウエハＷの厚さを凹所９の深さより薄くする工程（図４（ｉ）参照）以下が、半導体チップ１の製造方法と同様に実施されて、図１０に示す半導体チップ３１が得られる。
図１２ないし図１４は、図１０に示す半導体チップ３１の変形例に係る半導体チップの構造を示す図解的な断面図（図１２（ａ）ないし図１４（ａ））および平面図（図１２（ｂ）ないし図１４（ｂ）および図１４（ｃ））である。半導体チップ３１の各部に対応する部分には、図１２ないし図１４に同一符号を付して説明を省略する。
【０１０１】
これらの半導体チップ３７，３８，３９は、いずれも、半導体基板２を垂直に見下ろす平面視において、ポリマー３３より小さな表面側突起電極４０を備えており、表面側突起電極４０の形成領域はポリマー３３の形成領域内に完全に含まれている。貫通孔４、ポリマー３２、および表面側突起電極４０の平面形状は、四角形（ほぼ正方形）である。
図１２に示す半導体チップ３７では、貫通孔４（導電膜３４の内周部）の１辺の長さより大きな幅を有する帯状の形状を有する配線層４１Ａが、ポリマー３２を完全に覆うように設けられている（図１２（ｂ）参照）。表面側突起電極４０は、配線層４１Ａの上に設けられている。
【０１０２】
この場合、配線層４１Ａは、貫通孔４の縁部の全周に渡って導電膜３４に接合されているので、半導体基板２に対して大きく動けない。このため、表面側突起電極４０が他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３などに接合された状態で、半導体チップ３７に応力が加えられると、この応力はポリマー３２により充分緩和されない。
【０１０３】
図１３に示す半導体チップ３８では、半導体チップ３７の配線層４１Ａの代わりに、貫通孔４（導電膜３４の内周部）の１辺の長さより小さく、かつ、表面側突起電極４０の幅より大きなほぼ一定の幅を有する帯状の配線層４１Ｂが設けられている。図１３（ｂ）を参照して、配線層４１Ｂは、貫通孔４（導電膜３４の内周部）の４辺のうち３辺とは接しておらず、この３辺と配線層４１Ｂとの間から、ポリマー３２が露出している。表面側突起電極４０は、配線層４１Ｂの上に設けられている。
【０１０４】
この場合、図１２に示す半導体チップ３７の配線層４１Ａと比べて、配線層４１Ｂは、ポリマー３２周辺における導電膜３４との接合部が著しく少なくなっており、これにより、ポリマー３２上の配線層４１Ｂは、半導体基板２に対して、特に半導体基板２に垂直な方向に関して（導電膜３４との接合部を中心に回動するように）大きく動くことができる。このため、表面側突起電極４０が他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３などに接合された状態で、半導体チップ３８に応力が加えられると、この応力はポリマー３２により効果的に緩和される。
【０１０５】
図１４に示す半導体チップ３９においても、配線層４１Ｃの幅は、貫通孔４（導電膜３４の内周部）の１辺の長さより小さくされているが、配線層４１Ｃにおいて、ポリマー３２上から導電膜３４上に延設されている部分（以下、「延設部」という。）の幅は、ポリマー３２上の中央部にある部分（以下、「ポリマー上部」という。）の幅より小さくされている。
【０１０６】
これにより、図１３に示す半導体チップ３８と比べて、配線層４１Ｃと導電膜３４との接合部がさらに少なくなっており、貫通孔４の縁部（導電膜３４の内周部）と配線層４１Ｃとの間からのポリマー３２の露出面積は、さらに大きくなっている。このため、ポリマー３２上の配線層４１Ｃは、半導体基板２に対してさらに大きく動くことができる。したがって、表面側突起電極４０が他の半導体チップ１，２１，２５，３１の裏面側突起電極１５，２２，３３などに接合された状態で、半導体チップ３９に応力が加えられると、この応力はポリマー３２により、さらに効果的に緩和される。
【０１０７】
図１４（ｂ）に示す配線層４１Ｃでは、ポリマー上部の縁部と延設部の縁部とが、角を形成している。この場合、ポリマー上部と延設部との間に亀裂が生じて断線しやすい。
一方、図１４（ｃ）に示す配線層４１Ｄは、いわゆるティアードロップ形状を有しており、ポリマー上部の縁部と延設部の縁部とは曲線をなしている。この場合、ポリマー上部と延設部との間に亀裂は生じ難い。すなわち、断線しにくい。
【０１０８】
図１５は、図１に示す半導体チップ１を複数個含む第１の半導体装置の構造を示す図解的な断面図である。この半導体装置４５は、いわゆるＢＧＡ(Ball Grid Array)タイプのパッケージ形態を有しており、配線基板４６、および配線基板４６の上に積層された複数（この実施形態では３つ）の半導体チップ１を備えている。
配線基板４６は絶縁体からなる。配線基板４６には、配線基板４６を厚さ方向に貫通する貫通電極４７が形成されている。配線基板４６の一方表面側で貫通電極４７には金属ボール（たとえば、半田ボール）４８が接合されている。配線基板４６の金属ボール４８側とは反対側の面には、所定のパターンの配線４９が形成されている。配線４９は貫通電極４７に電気接続されており、配線４９の所定の部分には金属からなるバンプ５０が形成されている。
【０１０９】
複数の半導体チップ１は、いずれも半導体基板２が配線基板４６とほぼ平行になるように配置されている。この実施形態では、半導体チップ１の表面（機能素子３が形成されている側の面）が、配線基板４６側とは反対側に向けられているが、半導体チップ１の表面が配線基板４６側に向けられていてもよい。
配線基板４６のバンプ５０は、半導体チップ１の裏面側突起電極１５と接合されている。隣接する２つの半導体チップ１において、一方の半導体チップ１の表面側突起電極１４と、他方の半導体チップ１の裏面側突起電極１５とが接合されている。
【０１１０】
裏面側突起電極１５の低融点金属層１９と表面側突起電極１４との間には、合金層５２（金属間化合物や固溶体を含む層、または共晶からなる層）が形成されている。合金層５２は、低融点金属層１９を構成する金属と表面側突起電極１４を構成する金属とを含む。同様に、裏面側突起電極１５の低融点金属層１９とバンプ５０との間には、合金層５３が形成されている。合金層５３は、低融点金属層１９を構成する金属とバンプ５０を構成する金属とを含む。
【０１１１】
さらに、低融点金属層１９と貫通電極１０との間には、低融点金属層１９を構成する金属と貫通電極１０を構成する金属とを含む合金層５４が形成されている。合金層５４と合金層５２との間、および合金層５４と合金層５３との間には、低融点金属層１９が存在している。
また、低融点金属層１９を覆う酸化防止膜８（図１参照）は、半導体装置４５においては、低融点金属層１９（裏面側突起電極１５）や合金層５２，５３，５４に取り込まれて消失している。
【０１１２】
このようにして、３つの半導体チップ１は厚さ方向に積層されている。複数の半導体チップ１、および配線基板４６の配線４９が形成された面は、封止樹脂（モールド樹脂）５１で封止されている。
以上のような構成により、各半導体チップ１に備えられた機能素子３は、配線部材１１、貫通電極１０、裏面側突起電極１５、表面側突起電極１４、バンプ５０、配線４９、および貫通電極４７を介して、所定の金属ボール４８に電気接続されている。各半導体チップ１に備えられた貫通電極１０はほぼ直線上にのるように配列されているので、配線基板４６に隣接していない半導体チップ１の機能素子３も、短い距離で配線基板４６上の配線４９に接続されている。
【０１１３】
この半導体装置４５は、金属ボール４８を介して他の配線基板に実装できる。これにより、機能素子３を他の配線基板に電気接続できる。複数の半導体チップ１が積層されていることにより、この半導体装置４５の実装面積は小さくなっている。
最上段の（配線基板４６から最も遠い）半導体チップ１の機能素子３が形成された面が、配線基板４６側とは反対側に向けられていることにより、この半導体装置４５は以下のような利点を有する。
【０１１４】
第１の利点は、最上段の半導体チップ１の機能素子３を受光素子や発光素子とすることができ、この受光素子や発光素子を介した受発光ができることである。この場合、封止樹脂５１は透光性樹脂からなるものとすることができる。これにより、最上段の半導体チップ１で半導体装置４５外部からの光を受けて電気信号に変換したり、与えられた電気信号に基づいて半導体チップ１で光を生成して半導体装置４５の外部に取り出すことができる。
【０１１５】
半導体装置４５は、たとえば、イメージセンサモジュールとすることができ、この場合、最上段の半導体チップ１は、たとえば、機能素子３として複数の受光素子を備えたＣＣＤ（Charge-Coupled Devices；電荷結合素子）チップであってもよく、ＣＭＯＳ（Complementary Metal Oxide Semiconductor；相補型金属酸化物半導体）センサチップであってもよい。
【０１１６】
また、半導体装置４５は赤外線通信を行うためのものであってもよく、この場合、最上段の半導体チップ１は、機能素子３として赤外線発光・受光素子を備えたものとすることができる。
他の（最上段以外の）半導体チップ１は、制御用チップやメモリ用チップを含んでいてもよい。
【０１１７】
第２の利点は、最上段の半導体チップ１の機能素子３が形成された面に、所定の配線を設けて、この配線をレーザ光などによりトリミングして半導体チップ１の電気的特性を調整できることである。この場合、配線基板４６上にすべての半導体チップ１を積層して電気接続した後、封止樹脂５１をモールド成型する前に、最上段の半導体チップ１に対して上述のトリミングを行うことにより、半導体装置４５全体の電気的特性を調整する（たとえば、複数の半導体チップ１間を電気的に同期させる）ことができるので、半導体装置４５の歩留まりを向上させることができる。
【０１１８】
半導体装置４５の構成は必要により変更することができ、たとえば、最上段の半導体チップ１の表面には、表面側突起電極１４は設けられていなくてもよい。
このような半導体装置４５は、配線基板４６上に順次半導体チップ１を積層して接合することにより形成できる。この際、裏面側突起電極１５と表面側突起電極１４またはバンプ５０とが接触された状態で、半導体チップ１が、低融点金属層１９を構成する低融点金属の固相線温度以上（好ましくは液相線温度以上）の温度に、所定時間加熱される。
【０１１９】
これにより、低融点金属層１９の融液が生じ、この融液に表面側突起電極１４、バンプ５０、貫通電極１０（裏面側突起電極１５の残部１２）、および酸化防止膜８をそれぞれ構成する金属が取り込まれ、この融液が固化することにより合金層５２，５３，５４が形成される。接合前の裏面側突起電極１５が酸化防止膜８に覆われていることにより、裏面側突起電極１５の表面には酸化膜は形成されていないので、このような合金層５２，５３は容易に形成される。
【０１２０】
裏面側突起電極１５と表面側突起電極１４およびバンプ５０とは、合金層５２，５３を介して高い接合強度で接合されるとともに、良好に電気接続される。
図１６は、図１５に示す半導体装置４５の変形例に係る半導体装置の製造工程における構造を示す図解的な断面図である。図１５の半導体装置４５の各部に対応する部分には、図１６に同一符号を付して説明を省略する。
【０１２１】
この半導体装置は、配線基板４６と半導体チップ１とを接合する際、および半導体チップ１同士を接合する際の加熱条件を、図１５に示す半導体装置４５の場合とは変更して得ることができる。
隣接する２つの半導体チップ１の接合部には、低融点金属層１９は存在しておらず、一方の半導体チップ１の表面側突起電極１４と他方の半導体チップ１の貫通電極１０との間には、合金層５２Ａが形成されている。合金層５２Ａは、低融点金属層１９を構成する金属と、表面側突起電極１４を構成する金属と、貫通電極１０を構成する金属と、酸化防止膜８を構成する金属とを含む。
【０１２２】
また、最下部の（最も配線基板４６に近い）半導体チップ１と配線基板４６との接合部には、低融点金属層１９は存在しておらず、当該半導体チップ１の貫通電極１０と配線基板４６のバンプ５０との間には、合金層５３Ａが形成されている。合金層５３Ａは、低融点金属層１９を構成する金属と、バンプ５０を構成する金属と、貫通電極１０を構成する金属と、酸化防止膜８を構成する金属とを含む。
【０１２３】
このような半導体装置は、半導体装置４５を製造する場合と比べて、配線基板４６と半導体チップ１とを接合する際、および半導体チップ１同士を接合する際の加熱温度を高くおよび／または加熱時間を長して得ることができる。これにより、低融点金属層１９の融液と、表面側突起電極１４、貫通電極１０、バンプ５０、および酸化防止膜８との反応がより進み、表面側突起電極１４、貫通電極１０、バンプ５０、および酸化防止膜８をそれぞれ構成する金属が、より多く当該融液中に取り込まれ、当該融液の全体に拡散する。このような融液が固化することにより、合金層５２Ａ，５３Ａが形成される。
【０１２４】
また、同一の加熱条件に対しても、低融点金属層１９の量が多い場合は、図１５に示す半導体装置４５のように、貫通電極１０と表面側突起電極１４またはバンプ５０との間（合金層５４と合金層５２または５３との間）に低融点金属層１９が存在する構造が得られやすくなり、低融点金属層１９の量が少ない場合は、図１６に示す半導体装置のように、低融点金属層１９を有しない構造が得られやすい。
【０１２５】
以上のように、適当な加熱条件や低融点金属層１９の量を選択することにより、図１５に示す構造を有する半導体装置４５または図１６に示す構造を有する半導体装置を選択的に得ることができる。
図１７は、図１に示す半導体チップ１を複数個含む第２の半導体装置の構造を示す図解的な断面図である。図１５の半導体装置４５の各部に対応する部分には、図１７に同一符号を付して説明を省略する。
【０１２６】
この半導体装置５５も、ＢＧＡタイプのパッケージ形態を有しており、配線基板（インタポーザ）５６および金属ボール４８を備えている。配線基板５６の上には、半導体チップなどの固体装置５７、複数（この実施形態では３つ）の半導体チップ１、および貫通電極を有しない半導体チップ６０が、順に積層されている。
配線基板５６および固体装置５７を厚さ方向に見下ろす平面視において、配線基板５６は固体装置５７より大きく、固体装置５７および半導体チップ１，６０を厚さ方向に見下ろす平面視において、固体装置５７は半導体チップ１，６０より大きい。複数の半導体チップ１および半導体チップ６０は、これらを厚さ方向に見下ろす平面視において、ほぼ同じ大きさおよび形状を有しており、ほぼ重なるように配置されている。
【０１２７】
半導体チップ６０の一方表面には、半導体チップ１と同様の機能素子が形成されており、この機能素子が形成された面は、固体装置５７側に向けられている。また、この実施形態では、複数の半導体チップ１の機能素子３（能動層）が形成された面は、いずれも固体装置５７側に向けられているが、固体装置５７とは反対側に向けられていてもよい。
配線基板５６の一方表面外周部で、固体装置５７が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５６の内部や表面で再配線されて、配線基板５６の他方表面に設けられた金属ボール４８に電気接続されている。
【０１２８】
固体装置５７の一方表面（配線基板５６とは反対側の面）外周部で半導体チップ１が対向していない領域には、電極パッド５９が形成されている。配線基板５６に設けられた電極パッドと、固体装置５７の電極パッド５９とは、ボンディングワイヤ６２により電気接続されている。
固体装置５７の上記一方表面内方の領域には、半導体チップ１の表面側突起電極１４に対応する位置に、電極パッド５８が形成されている。固体装置５７に隣接する半導体チップ１の表面側突起電極１４は、電極パッド５８に接合されている。また、隣接する２つの半導体チップ１において、一方の半導体チップ１の表面側突起電極１４と、他方の半導体チップ１の裏面側突起電極１５とは、図１５に示す半導体装置４５または図１６に示す半導体装置と同様にして接合されている。
【０１２９】
半導体チップ６０の機能素子が形成された面には、この機能素子に電気接続され半導体チップ１の裏面側突起電極１５に対応する位置に設けられた突起電極６３が形成されており、突起電極６３は、最上部の（固体装置５７から最も遠い）半導体チップ１の裏面側突起電極１５に接合されている。
各半導体チップ１，６０の間、および半導体チップ１と固体装置５７との間の空隙は、層間封止材６１で封止されている。
【０１３０】
図１および図１７を参照して、以上のような構成により、各半導体チップ１，６０に備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド５８、固体装置５７、電極パッド５９、ボンディングワイヤ６２、および配線基板５６を介して、所定の金属ボール４８に電気接続されている。
【０１３１】
図１８は、図１に示す半導体チップ１を複数個含む第３の半導体装置の構造を示す図解的な断面図である。図１７の半導体装置５５の各部に対応する部分には、図１８に同一符号を付して説明を省略する。
この半導体装置６５は、図１７に示す半導体装置５５と類似した構造を有するが、固体装置５７を含んでおらず、配線基板５６の上には、半導体チップ６０、複数の半導体チップ１、半導体チップ１Ａが順に積層されている。最上部の（配線基板５６から最も遠い）半導体チップ１Ａは、半導体チップ１と類似した構造を有するが、表面側突起電極１４の代わりに、電極パッド１４Ｐが設けられている。電極パッド１４Ｐは、ボンディングワイヤ６２を介して、配線基板５６の電極パッドに接続されている。
【０１３２】
半導体チップ１，６０，１Ａの機能素子３が形成された面は、この実施形態では、いずれも配線基板５６とは反対側に向けられている。配線基板５６と半導体チップ６０との間には、層間封止材６１は介在されておらず、配線基板５６と半導体チップ６０とは直接接合されている。
図１および図１８を参照して、以上のような構成により、各半導体チップ６０，１Ａ，１に備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド１４Ｐ、ボンディングワイヤ６２、および配線基板５６を介して、所定の金属ボール４８に電気接続されている。
【０１３３】
図１９は、ボンディングワイヤ６２と電極パッド１４Ｐとの接続部近傍を拡大して示す図解的な断面図である。
電極パッド１４Ｐは、その上に容易にワイヤボンディングできるように、半導体基板２を垂直に見下ろす平面視において表面側突起電極１４より大きな面積を有するようにされている。電極パッド１４Ｐの面積が充分広い場合、電極パッド１４Ｐ上の任意の位置にボンディングワイヤ６２を接合できる。
【０１３４】
また、ボンディングワイヤ６２は、配線部材１１に直接接合されるのではなく、配線部材１１の上に設けられた電極パッド１４Ｐに接合される。このため、配線部材１１を構成する材料が、ボンディングワイヤ６２との接合に適さないものであった場合でも、電極パッド１４Ｐを構成する材料として適当なものを選択することにより、ボンディングワイヤ６２を電極パッド１４Ｐに良好に接合できる。
【０１３５】
さらに、ワイヤボンディングする際の衝撃は、ある程度電極パッド１４Ｐに吸収されるので、配線部材１１より下（半導体基板２側）に存在する構造部に与えられる衝撃は緩和される。このため、機能素子３に損傷を与えることなく、ボンディングワイヤ６２を、たとえば、電極パッド１４Ｐ上において機能素子３の上方の位置またはその近傍に接合することも可能である。
【０１３６】
図２０は、半導体装置６５の変形例に係る半導体装置６５Ａ，６５Ｂ，６５Ｃの構造を示す図解的な断面図である。図１８の半導体装置６５の各部に対応する部分には、図２０に同一符号を付して説明を省略する。図２０では、ボンディングワイヤ６２と半導体チップとの接続部近傍を拡大して示している。
図２０（ａ）に示す半導体装置６５Ａは、半導体チップ１Ａに相当する半導体チップ１Ｂを備えている。この半導体チップ１Ｂは、配線部材１１上から、半導体基板２を垂直に見下ろす平面視において、配線部材１１の形成領域外（ハードマスク６上）に延設された電極パッド１４Ｐを備えている。
【０１３７】
配線部材１１の延設部は、図２０（ａ）では、半導体基板２の表面において、貫通電極１０を挟んで機能素子３とは反対側に設けられているが、半導体基板２表面の任意の位置に引き回されていてもよい。ボンディングワイヤ６２は、配線部材１１の当該延設部に接合されている。ＵＢＭ層１３は、電極パッド１４Ｐとハードマスク６との間にも介在されている。
【０１３８】
このように、電極パッド１４Ｐは、図１９に示す半導体チップ１Ａのように、半導体基板２を垂直に見下ろす平面視において、配線部材１１の形成領域内に含まれるように形成されている必要はなく、配線部材１１の形成領域外でワイヤボンディングしやすい位置（領域）に延設されたものとすることができる。換言すれば、配線部材１１は、半導体基板２上でワイヤボンディングしやすい位置（領域）を含むように形成する必要はない。
【０１３９】
図２０（ｂ）に示す半導体装置６５Ｂは、半導体チップ１Ａに相当する半導体チップ１Ｃを備えている。半導体チップ１Ｃには、半導体チップ１，１Ａ，１Ｂの配線部材１１に相当する配線部材１１Ｐが設けられている。配線部材１１Ｐの上には、表面側突起電極１４や電極パッド１４Ｐ、およびＵＢＭ層１３は設けられておらず、ボンディングワイヤ６２は、配線部材１１Ｐに直接接合されている。すなわち、配線部材１１Ｐは、機能素子３と貫通電極１０とを電気接続する配線としての役割と、ボンディングワイヤ６２を接合するための電極パッドの役割とを兼ね備えている。
【０１４０】
ボンディングワイヤ６２は、配線部材１１Ｐ上の任意の位置に接合できる。また、配線部材１１Ｐは、ボンディングワイヤ６２を接合するのに適した電極パッド部を備えていてもよく、このような形状の配線部材１１Ｐは、金属材料２０を所定のパターンにエッチングして得ることができる（図４（ｇ）参照）。
配線部材１１Ｐを厚く形成することにより、ワイヤボンディングする際の衝撃を、ある程度配線部材１１Ｐで吸収して、配線部材１１Ｐより下に存在する構造部に与えられる衝撃を緩和できる。配線部材１１Ｐの厚さは、電解めっきなどによりウエハＷの表面に金属材料２０を供給する工程（図３（ｆ）参照）における当該金属材料２０の供給量を調整することにより容易に制御できる。
【０１４１】
また、この半導体装置６５Ｂは、電極パッド１４ＰおよびＵＢＭ層１３を有しないことにより、製造プロセスを単純にできる。
図２０（ｃ）に示す半導体装置６５Ｃは、半導体チップ１Ａに相当する半導体チップ１Ｄを備えている。半導体チップ１Ｄのハードマスク６には、半導体チップ１，１Ａ，１Ｂ，１Ｃのハードマスク６に形成された開口６ａより大きな開口６ｃが形成されている。
【０１４２】
機能素子３は、素子部とその電極とを含んでおり、開口６ｃ内には、機能素子３において電極のみが露出されている。ボンディングワイヤ６２は、当該電極に直接接合されている。すなわち、ボンディングワイヤ６２は、機能素子３に対して素子部を回避して接合されている。
配線部材１１は、機能素子３の当該電極（ボンディングワイヤ６２が接合されている電極）には電気接続されておらず、図外の位置で機能素子３の他の電極に電気接続されている。
【０１４３】
この半導体装置６５Ｃは、半導体チップに対する従来のワイヤボンディングプロセスを適用して製造できる。
図２１は、図１に示す半導体チップ１を複数個含む第４の半導体装置の構造を示す図解的な断面図である。図１７の半導体装置５５の各部に対応する部分には、図２１に同一符号を付して説明を省略する。
【０１４４】
この半導体装置６６は、図１７に示す半導体装置５５と類似した構造を有するが、いわゆる、ＱＦＮ(Quad Flat Non-lead)タイプのパッケージ形態を有しており、配線基板５６および金属ボール４８の代わりに、リードフレーム６７が設けられている。リードフレーム６７は板状で、固体装置５７や半導体チップ１，６０とほぼ平行に配置されている。
リードフレーム６７は、固体装置５７を下方（半導体チップ１とは反対側）から支持する支持部６７ａと、支持部６７ａの側方で支持部６７ａとほぼ同一平面内に配置された複数のリード端子部６７ｂとを備えている。
【０１４５】
支持部６７ａおよび固体装置５７を厚さ方向に見下ろす平面視において、支持部６７ａは固体装置５７より小さく、固体装置５７のほぼ中央部を支持している。リード端子部６７ｂと固体装置５７とは対向しておらず、固体装置５７の電極パッド５９とリード端子部６７ｂとは、ボンディングワイヤ６２で接続されている。
図１および図２１を参照して、以上のような構成により、各半導体チップ１，６０に備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド５８、固体装置５７、電極パッド５９、およびボンディングワイヤ６２を介して、所定のリード端子部６７ｂに電気接続されている。
【０１４６】
半導体装置６６の底面（リードフレーム６７が配置された側の面）において、リードフレーム６７は封止樹脂５１から露出されており、リードフレーム６７の露出表面と封止樹脂５１の表面とはほぼ面一にされている。リード端子部６７ｂは、半導体装置６６の側面からも露出されている。リード端子部６７ｂの露出部には半田めっきが施されており、この半田を介して、半導体装置６６を、他の配線基板等に実装することができる。
【０１４７】
支持部６７ａおよび固体装置５７を厚さ方向に見下ろす平面視において、支持部６７ａが固体装置５７より小さくされていることにより、支持部６７ａとリード端子部６７ｂとの間隔が広くされており、このため、実装時に、半田により支持部６７ａとリード端子部６７ｂとが電気的に短絡（ショート）されることはない。
一方、半田により、支持部６７ａとリード端子部６７ｂとが電気的に短絡するおそれがない限り、支持部６７ａおよび固体装置５７を厚さ方向に見下ろす平面視において、支持部６７ａが固体装置５７より大きくされて、支持部６７ａとリード端子部６７ｂとの間隔が狭くされていてもよい。
【０１４８】
図２２は、図１に示す半導体チップ１を複数個含む第５の半導体装置の構造を示す図解的な断面図である。図１８および図２１の半導体装置６５，６６の各部に対応する部分には、図２２に同一符号を付して説明を省略する。
この半導体装置６８は、図２１に示す半導体装置６６と類似した構造を有するが、固体装置５７を含んでおらず、支持部６７ａの上には、半導体チップ６０、および複数の半導体チップ１、半導体チップ１Ａが順に積層されている。半導体チップ１，１Ａ，６０の機能素子３が形成された面は、この実施形態では、いずれも支持部６７ａとは反対側に向けられている。支持部６７ａと半導体チップ６０との間には、層間封止材６１は介在されておらず、支持部６７ａと半導体チップ６０とは直接接合されている。
【０１４９】
最上部に配置された半導体チップ１Ａの電極パッド１４Ｐは、ボンディングワイヤ６２を介して、リード端子部６７ｂに接続されている。
図１および図２２を参照して、以上のような構成により、各半導体チップ６０，１，１Ａに備えられた機能素子３は、配線部材１１、貫通電極１０、突起電極６３、裏面側突起電極１５、表面側突起電極１４、電極パッド１４Ｐ、およびボンディングワイヤ６２を介して、所定のリード端子部６７ｂに電気接続されている。
【０１５０】
この発明の実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施できる。たとえば、図１０に示す半導体チップ３１は、半導体基板２の一方表面側からのみ、配線基板や他の半導体チップ１，２１，２５，３１に接続する場合は、貫通孔４の代わりに、ポリマー３２で満たされた凹所が形成されていてもよく、この場合、裏面側突起電極３３や導電膜３４は、設けられていなくてもよい。
【０１５１】
図１２ないし図１４では、貫通孔４、ポリマー３２、表面側突起電極４０の平面形状は、四角形（ほぼ正方形）としているが、四角形以外の多角形や円形であってもよい。
図１５ないし図２２の半導体装置４５，５５，６５，６６，６８は、いずれも複数の半導体チップ１が積層された構造を有するが、半導体チップ１の代わりに、半導体チップ２１，２５，３１，３７，３８，３９が積層されていてもよい。また、半導体装置４５，５５，６５，６６，６８は、同種の半導体チップ１が積層されている例であるが、異なる種類の複数の半導体チップ１，２１，２５，３１，３７，３８，３９が積層されていてもよい。
【０１５２】
半導体装置が、半導体チップ３１，３７，３８，３９を含む場合、半導体チップ３１，３７，３８，３９と、他の半導体チップ１，２１，２５，３１，３７，３８，３９，６０や固体装置５７との接合部にかかる応力を緩和して、高い接続信頼性を確保できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【０１５３】
【図１】突起電極を有する半導体チップの構造を示す図解的な断面図である。
【図２】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図３】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図４】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図５】図１に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図６】突起電極を有する他の半導体チップの構造を示す図解的な断面図である。
【図７】図６に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図８】突起電極を有するさらに他の半導体チップの構造を示す図解的な断面図である。
【図９】図８に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図１０】本発明の一実施形態に係る半導体チップの構造を示す図解的な断面図である。
【図１１】図１０に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図１２】図１０に示す半導体チップの変形例に係る半導体チップの構造を示す図解的な断面図および平面図である。
【図１３】図１０に示す半導体チップの他の変形例に係る半導体チップの構造を示す図解的な断面図および平面図である。
【図１４】図１０に示す半導体チップのさらに他の変形例に係る半導体チップの構造を示す図解的な断面図および平面図である。
【図１５】図１に示す半導体チップを複数個含む第１の半導体装置の構造を示す図解的な断面図である。
【図１６】図１５に示す半導体装置の変形例に係る半導体装置の製造工程における構造を示す図解的な断面図である。
【図１７】図１に示す半導体チップを複数個含む第２の半導体装置の構造を示す図解的な断面図である。
【図１８】図１に示す半導体チップを複数個含む第３の半導体装置の構造を示す図解的な断面図である。
【図１９】図１８に示す半導体装置のボンディングワイヤと電極パッドとの接続部近傍を拡大して示す図解的な断面図である。
【図２０】図１８に示す半導体装置の変形例に係る半導体装置の構造を示す図解的な断面図である。
【図２１】図１に示す半導体チップを複数個含む第４の半導体装置の構造を示す図解的な断面図である。
【図２２】図１に示す半導体チップを複数個含む第５の半導体装置の構造を示す図解的な断面図である。
【図２３】従来の貫通電極を有する半導体チップの構造を示す図解的な断面図である。
【図２４】図２３に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図２５】図２３に示す半導体チップの製造方法を説明するための図解的な断面図である。
【図２６】図２３に示す半導体チップの製造方法を説明するための図解的な断面図である。
【符号の説明】
【０１５４】
２ 半導体基板
３ 機能素子
４ 貫通孔
５ 絶縁膜
９ 凹所
１４，４０ 表面側突起電極
１５ 裏面側突起電極
３１，３７，３８，３９ 半導体チップ
３２ ポリマー
３４ 導電膜
３５，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ 配線層
４５，５５，６５，６６，６８ 半導体装置
Ｗ 半導体ウエハ
【特許請求の範囲】
【請求項１】
機能素子が形成された半導体基板の一方表面に開口する孔を形成する工程と、
この孔の内部にポリマーを埋め込む工程と、
この孔の内部に埋め込まれた上記ポリマーの露出表面上に、上記機能素子に電気接続された配線層を形成する配線層形成工程と、
上記ポリマー上の配線層に突起電極を形成する工程とを含むことを特徴とする半導体チップの製造方法。
【請求項２】
上記配線層形成工程が、上記孔の縁部と上記配線層との間から上記ポリマーが露出するように上記配線層を形成する工程を含むことを特徴とする請求項１記載の半導体チップの製造方法。
【請求項３】
上記孔を形成する工程が、上記孔としての凹所を形成する工程を含み、
上記機能素子が上記半導体基板の上記一方表面に形成されており、
上記凹所を形成する工程の後、上記凹所内に上記ポリマーを供給する工程の前に、上記凹所の内壁面に導電性材料を供給して、上記機能素子に電気接続された導電膜を形成する工程と、
上記凹所内にポリマーを供給する工程の後、上記半導体基板を上記一方表面とは異なる他方表面から除去し、上記半導体基板の厚さを上記凹所の深さより小さな厚さに薄型化して上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔とし、上記導電膜が、上記半導体基板の上記一方表面側と上記他方表面側とに渡って配設された状態とする薄型化工程とをさらに含むことを特徴とする請求項１または２記載の半導体チップの製造方法。
【請求項４】
機能素子が形成された半導体基板と、
この半導体基板の一方表面に開口を有する孔の内部を埋めるように配置されたポリマーと、
上記孔の内部に埋められたポリマー上に形成され、上記機能素子に電気接続された配線層と、
上記配線層のうち上記ポリマー上にある部分に設けられた突起電極とを含むことを特徴とする半導体チップ。
【請求項５】
上記ポリマーが、上記凹所の縁部と上記配線層との間から露出されていることを特徴とする請求項４記載の半導体チップ。
【請求項６】
機能素子が形成された半導体基板と、
この半導体基板を厚さ方向に貫通する貫通孔内に配置されたポリマーと、
上記貫通孔内に配置されたポリマー上に形成され、上記機能素子に電気接続された配線層と、
この配線層のうち上記ポリマー上にある部分に設けられた突起電極と、
上記貫通孔内で、上記半導体基板の一方表面と他方表面との間に渡って配設され、上記機能素子に電気接続された導電膜とを含むことを特徴とする半導体チップ。
【請求項７】
厚さ方向に積層された複数の請求項４ないし６のいずれかに記載の半導体チップを含むことを特徴とする半導体装置。
【請求項１】
機能素子が形成された半導体基板の一方表面に開口する孔を形成する工程と、
この孔の内部にポリマーを埋め込む工程と、
この孔の内部に埋め込まれた上記ポリマーの露出表面上に、上記機能素子に電気接続された配線層を形成する配線層形成工程と、
上記ポリマー上の配線層に突起電極を形成する工程とを含むことを特徴とする半導体チップの製造方法。
【請求項２】
上記配線層形成工程が、上記孔の縁部と上記配線層との間から上記ポリマーが露出するように上記配線層を形成する工程を含むことを特徴とする請求項１記載の半導体チップの製造方法。
【請求項３】
上記孔を形成する工程が、上記孔としての凹所を形成する工程を含み、
上記機能素子が上記半導体基板の上記一方表面に形成されており、
上記凹所を形成する工程の後、上記凹所内に上記ポリマーを供給する工程の前に、上記凹所の内壁面に導電性材料を供給して、上記機能素子に電気接続された導電膜を形成する工程と、
上記凹所内にポリマーを供給する工程の後、上記半導体基板を上記一方表面とは異なる他方表面から除去し、上記半導体基板の厚さを上記凹所の深さより小さな厚さに薄型化して上記凹所を上記半導体基板の厚さ方向に貫通する貫通孔とし、上記導電膜が、上記半導体基板の上記一方表面側と上記他方表面側とに渡って配設された状態とする薄型化工程とをさらに含むことを特徴とする請求項１または２記載の半導体チップの製造方法。
【請求項４】
機能素子が形成された半導体基板と、
この半導体基板の一方表面に開口を有する孔の内部を埋めるように配置されたポリマーと、
上記孔の内部に埋められたポリマー上に形成され、上記機能素子に電気接続された配線層と、
上記配線層のうち上記ポリマー上にある部分に設けられた突起電極とを含むことを特徴とする半導体チップ。
【請求項５】
上記ポリマーが、上記凹所の縁部と上記配線層との間から露出されていることを特徴とする請求項４記載の半導体チップ。
【請求項６】
機能素子が形成された半導体基板と、
この半導体基板を厚さ方向に貫通する貫通孔内に配置されたポリマーと、
上記貫通孔内に配置されたポリマー上に形成され、上記機能素子に電気接続された配線層と、
この配線層のうち上記ポリマー上にある部分に設けられた突起電極と、
上記貫通孔内で、上記半導体基板の一方表面と他方表面との間に渡って配設され、上記機能素子に電気接続された導電膜とを含むことを特徴とする半導体チップ。
【請求項７】
厚さ方向に積層された複数の請求項４ないし６のいずれかに記載の半導体チップを含むことを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００７−１９４６６９（Ｐ２００７−１９４６６９Ａ）
【公開日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願番号】特願２００７−１０５２０３（Ｐ２００７−１０５２０３）
【出願日】平成１９年４月１２日（２００７．４．１２）
【分割の表示】特願２００３−４０６４４６（Ｐ２００３−４０６４４６）の分割
【原出願日】平成１５年１２月４日（２００３．１２．４）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１３年度新エネルギー・産業技術総合開発機構からの委託研究「超高密度電子ＳＩ技術の研究開発（エネルギー使用合理化技術開発）」、産業活力再生特別措置法３０条の適用を受けるもの
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願日】平成１９年４月１２日（２００７．４．１２）
【分割の表示】特願２００３−４０６４４６（Ｐ２００３−４０６４４６）の分割
【原出願日】平成１５年１２月４日（２００３．１２．４）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１３年度新エネルギー・産業技術総合開発機構からの委託研究「超高密度電子ＳＩ技術の研究開発（エネルギー使用合理化技術開発）」、産業活力再生特別措置法３０条の適用を受けるもの
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]