半導体デバイス用ＴａＮ膜とそれを用いた半導体デバイス
【課題】膜厚の面内均一性を高めた半導体デバイス用ＴａＮ膜を提供する。
【解決手段】半導体デバイス用ＴａＮ膜はＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられるＴａＮ膜であって、膜厚の面内均一性が5％以下とされている。
【解決手段】半導体デバイス用ＴａＮ膜はＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられるＴａＮ膜であって、膜厚の面内均一性が5％以下とされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等に用いられるＣｕ配線のバリア層に好適な半導体デバイス用ＴａＮ膜とそれを用いた半導体デバイスに関する。
【背景技術】
【０００２】
近年、ＬＳＩに代表される半導体工業は急速に進捗しつつある。256Mビット以上のＤＲＡＭ、高速ロジック、システムＬＳＩ等の半導体デバイスにおいては、高集積化、高信頼性化、高機能化が進むにつれて、微細加工技術に要求される精度も益々高まってきている。このような集積回路の高密度化や高速化等に伴って、ＡｌやＣｕを主成分として形成される金属配線の幅は0.13μm以下になりつつある。
【０００３】
集積回路を高速で動作させるためには、Ａｌ配線やＣｕ配線の抵抗を低減することが必須となる。従来の配線構造では、配線の厚さを厚くすることで配線抵抗を低減することが一般的であった。しかし、さらなる高集積化・高密度化された半導体デバイスでは、これまでの積層構造を用いた際に配線上に形成される絶縁膜のカバレッジ性が悪くなり、当然デバイスの歩留りも低下するため、配線技術そのものを改良することが求められている。
【０００４】
そこで、従来の配線技術とは異なる、デュアルダマシン（ＤＤ）配線技術が適用されるようになってきている。ＤＤ技術とは、予め下地膜に形成した配線溝上に、配線材となるＡｌやＣｕを主成分とする金属をスパッタリング法やＣＶＤ法等を用いて成膜し、熱処理（リフロー）によって溝へ流し込み、ＣＭＰ（Chemical Mechanical Polishing）法等により余剰の配線金属を除去する技術である。
【０００５】
上述したような半導体デバイスに用いられる配線材料としては、抵抗率がＡｌより低いＣｕが主流になりつつある。Ｃｕ配線はＡｌ配線に比べて耐エレクトロマイグレーション性に優れていることから、これからの高速デバイスではＣｕ配線が必須となる。このようなＣｕ配線を適用する場合には、ＣｕのＳｉ中への拡散防止を目的としたバリアメタル層を設ける必要がある。半導体デバイス用のバリアメタルとしては一般的にＴｉＮが使用されてきたが、Ｃｕ配線用のバリア材料として、Ｔａターゲットを用いてＡｒとＮ2の混合ガス中で反応性スパッタすることにより得られるＴａＮ膜が注目されている。ＴａＮ膜は熱的に安定であり、ＣｕのＳｉ中への拡散防止に対して有効なバリア材である。
【０００６】
一方、配線溝やホール等の形状は、配線密度の向上や設計ルールの微細化に伴って、例えばアスペクト比が4を超えるようになってきている。このような配線溝等を有する半導体デバイスに対応するためには、バリアメタル層としてのＴａＮ膜を反応性スパッタで形成する際の精度を高める必要がある。このようなことから、コリメーションスパッタ法、長距離スパッタ法、低圧スパッタ法、さらに最近ではバイアススパッタ法等も取り入れて、ＴａＮ膜の形成精度の向上が図られている。
【０００７】
しかしながら、従来のＴａターゲットを用いた反応性スパッタでは、8インチサイズのＳｉウェーハで既にＴａＮ膜の膜厚の面内均一性を5％以下に制御することが難しいという問題が生じている。Ｓｉウェーハは大型化する方向に進んでおり、今後12インチサイズのＳｉウェーハが一般化してくると、ＴａＮ膜の膜厚の面内均一性はさらに低下するおそれが強い。このようなことから、Ｔａターゲットにはより一層膜厚の面内均一性を向上させることが求められている。
【０００８】
従来、ＴａＮ膜の膜厚の面内均一性に関しては、例えば窒素を含有する高純度Ｔａからなるスパッタリングターゲット（特許文献１参照）、高純度ＴａＮからなるターゲットの結晶方位やそのばらつきを制御したスパッタリングターゲット（特許文献２，３参照）等が提案されているが、これらのターゲットでは必ずしも十分な結果は得られていない。上述したように、8インチサイズのＳｉウェーハでもＴａＮ膜の膜厚の面内均一性を十分に高めることができない場合が生じている。
【特許文献１】特開2000-323432号公報
【特許文献２】特開2000-323433号公報
【特許文献３】特開2000-323434号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、膜厚の面内均一性を高めた半導体デバイス用ＴａＮ膜とそれを用いた半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体デバイス用ＴａＮ膜は、ＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられる半導体デバイス用ＴａＮ膜であって、膜厚の面内均一性が5％以下であることを特徴としている。本発明の半導体デバイスは、本発明のＴａＮ膜を具備することを特徴としている。
【発明の効果】
【００１１】
本発明の半導体デバイス用ＴａＮ膜は膜厚の面内均一性に優れることから、Ｃｕ配線膜のバリア層として有効なＴａＮ膜を安定して歩留りよく提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態について説明する。本発明の半導体デバイス用ＴａＮ膜は、高純度Ｔａ材からなるスパッタリングターゲットを反応性スパッタして成膜してなるものであって、ＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられるものである。ＴａＮ膜の形成に使用されるスパッタリングターゲットを構成する高純度Ｔａ材は、例えば純度が99.99％以上であることが好ましい。
【００１３】
ここで言うＴａの純度とは、不純物元素としてのＦｅ、Ｎｉ、Ｃｒ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ａｌ、ＮａおよびＫの合計含有量を100％から引いた値、すなわち［100％−（Ｆｅ％＋Ｎｉ％＋Ｃｒ％＋Ｗ％＋Ｍｏ％＋Ｎｂ％＋Ｓｉ％＋Ａｌ％＋Ｎａ％＋Ｋ％）］の値を示すものである。上記不純物元素の合計含有量が100ppmを超えると、得られる膜の比抵抗が高くなりすぎて、例えば配線膜としての特性が低下してしまう。スパッタリングターゲットを構成する高純度Ｔａ材の純度は99.995％以上であることがより好ましい。
【００１４】
上述したような高純度Ｔａ材からなるスパッタリングターゲット（Ｔａターゲット）において、ターゲットのスパッタ面全体におけるビッカース硬さのばらつきを20％以下に制御する。このようなＴａターゲットの硬度のばらつき制御に基づいて、Ｔａターゲットを用いて反応性スパッタしたＴａＮ膜の膜厚の面内均一性を高めることが可能となる。
【００１５】
すなわち、Ｔａターゲットを用いた反応性スパッタは、例えばＡｒとＮ2の混合ガス雰囲気中で行われ、Ａｒ等の希ガスイオンをＴａターゲットに衝突させ、ターゲットの構成原子であるＴａやそのクラスタを弾き出すと共に、プラズマ中で窒化させることによりＴａＮ膜を成膜するものである。この際、Ｔａターゲット表面のビッカース硬さにばらつきが生じていると、硬い部位と軟らかい部位との間でＡｒイオン等の打ち込み量に差が生じ、その結果としてＴａターゲットの部位によりスパッタされるＴａ原子やそのクラスタの量にばらつきが発生する。このようなスパッタ量の違いに基づいて、成膜されるＴａＮ膜の膜厚の面内均一性が低下することになる。
【００１６】
このような現象を見出したことに基づいて、高純度Ｔａターゲットのスパッタ面全体としてのビッカース硬さのばらつきを20％以下に制御する。Ｔａターゲット全体の硬度を均一化することによって、スパッタされるＴａ原子量のばらつきを抑制することができるため、成膜されるＴａＮ膜の膜厚の面内均一性を大幅に高めることが可能となる。Ｔａターゲットの表面全体におけるビッカース硬さのばらつきは、Ｔａターゲットの各部位でのスパッタ現象をさらに均一化するために15％以下とすることがより好ましく、さらに好ましくは10％以下である。
【００１７】
高純度Ｔａターゲットの硬度は、結晶粒径等により異なるものの、ビッカース硬さのばらつき発生を抑制した上で、例えば良好なスパッタレートや健全なスパッタ放電等が得られる範囲、すなわちビッカース硬さでHv70〜150の範囲とすることが好ましい。Ｔａターゲットの硬度がビッカース硬さでHv150を超えると、Ａｒイオンの衝撃に対してＴａターゲット自体の硬度が高すぎるために、Ａｒイオンが衝突してもＴａターゲットの構成原子やクラスタ等を弾き出す効率が低下してしまう。その結果、スパッタレートが低下するだけでなく、Ｔａターゲットの表面に運動エネルギーを交換することができなかったＡｒ+イオンが帯電し、この帯電が異常放電を引き起こすおそれがある。異常放電は放電停止等の装置トラブルの原因となる。
【００１８】
一方、Ｔａターゲットの硬度がビッカース硬さでHv70未満であると、ＡｒイオンがＴａターゲットに衝突した際に表面に打ち込まれてしまい、その部分がＡｒ+イオンによりプラスに帯電してしまう。その結果として、スパッタ成膜過程で異常放電を引き起こすことになる。ここで、Ａｒイオンによる衝撃の度合いやスパッタレート等は各種物質により異なる。上記した硬度はＴａターゲットの場合のスパッタレートや異常放電との関係に基づいて規定したものである。
【００１９】
上述したように、Ｔａターゲットの硬度が高すぎても、また低すぎても帯電現象が起こり、これらによって異常放電並びにそれに伴う放電停止等を引き起こすおそれがある。このようなことから、Ｔａターゲットのビッカース硬さはHv70〜150の範囲に制御することが好ましい。このような硬度を有するＴａターゲットはスパッタレートに優れると共に、異常放電を再現性よく防ぐことができる。Ｔａターゲットの硬度はビッカース硬さでHv80〜130の範囲とすることがさらに好ましい。
【００２０】
なお、本発明で規定するＴａターゲットのビッカース硬さは、以下のようにして測定した値を示すものとする。すなわち、例えばターゲットが円盤状の場合、ターゲットの中心部と、中心部を通り円周を均等に分割した4本の直線上の中心部から50％の距離の各位置（計8個所）、および中心部から90％の距離の各位置（計8個所）の合計17個所からそれぞれ試験片を採取し、これら17個の試験片のビッカース硬さをそれぞれ測定し、これらの測定値の平均値をＴａターゲットのビッカース硬さとする。さらに、Ｔａターゲット全体としてのビッカース硬さのばらつきは、上記した各試験片のビッカース硬さ（各測定値）の最大値と最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×100（％）に基づいて求めるものとする。
【００２１】
各試験片のビッカース硬さの測定は、まずＴａターゲットから切り出した各試験片の表面を＃1000まで研磨し、さらにバフ研磨を行って表面を鏡面状態とし、これをビッカース硬さの測定サンプルとして使用する。この測定サンプルのビッカース硬さを、ビッカース硬さ試験機を用いて、荷重200g、荷重付加時間10秒の条件で測定する。各測定サンプルのビッカース硬さ測定はそれぞれ10回以上行い、その平均値を各試験片のビッカース硬さとする。
【００２２】
本発明の半導体デバイス用ＴａＮの形成に用いられるスパッタリングターゲットの製造方法は、特定の加工条件や熱処理条件等を満足させる以外は特に限定されるものではなく、公知の方法を適用して作製することができる。ただし、スパッタリングターゲットの硬さは、基本的には構成材料の特有の硬度に基づくものであるが、例えばインゴットからターゲットまで加工する際の加工条件、さらに加工途中や最終的に施す熱処理条件も大きく影響する。ターゲット全体としての硬さのばらつきも同様である。従って、Ｔａターゲットのビッカース硬さを所定の範囲に制御すると共に、ターゲット全体のばらつきを低減するためには、以下に示す加工条件や熱処理条件を適用することが重要となる。
【００２３】
まず、Ｔａターゲットの形成原料となる高純度Ｔａ材を作製する。例えば、Ｔａ2Ｏ5鉱石に対してアルカリ融解法、分別結晶法、電子ビーム溶解法等を適用してＴａインゴットを作製する。この際、Ｔａインゴットの純度が上記した範囲となるように、Ｔａ原料の精製条件を設定することが好ましい。このようにして得たＴａインゴットに対して鍛造、圧延による塑性加工を施す。
【００２４】
この際、鍛造工程は2軸以上の方向から行うものとする。具体的には、まずＴａインゴットを径方向に塑性加工させる締め鍛造を実施し、この後厚さ方向に塑性加工させるすえ込み鍛造を施す。このように、Ｔａインゴットを2軸以上の方向から鍛造することによって、Ｔａターゲットを作製した際の硬さのばらつきを低減することができる。
【００２５】
すなわち、原料となるＴａインゴットには粗大粒が存在しているが、1軸方向のみの塑性加工では粗大粒を十分に破壊することができず、ターゲットを作製した際に粗大粒が部分的にターゲット表面に存在することになる。粗大粒が存在している部位と存在していない部位とでは硬さが異なることから、ターゲット表面の硬さにばらつきが生じてしまう。これに対して、Ｔａインゴットを2軸以上の方向から鍛造することで粗大粒をより確実に破壊することができるため、Ｔａターゲットの硬さの均一性を高めることが可能となる。
【００２６】
上記した鍛造工程における加工率は、トータルで10〜98％の範囲とすることが好ましい。加工率が10％未満であると、硬さのばらつきの一因となる粗大粒を十分に破壊することができないおそれがある。なお、加工率が98％を超える鍛造加工を施しても、それ以上の効果を得ることができない。
【００２７】
また、上述した鍛造工程の途中で1回以上の真空熱処理を施す。この真空熱処理は、0.1Pa以下の真空雰囲気中にて1000〜1600℃の温度で5時間以上行うことが好ましい。また、熱処理時の昇温速度は10℃/min以上とすることが好ましい。このような熱処理によって、Ｔａインゴットの母結晶は完全に除去され、さらに鍛造により与えられた歪を回復させることができる。加工歪は硬さの増加やばらつきの原因となる。塑性加工中の熱処理温度が1000℃未満であったり、また熱処理時間が5時間未満であると、歪を十分に回復できないために硬さのばらつきが大きくなる。
【００２８】
次に、上記工程を経たＴａ材に冷間圧延を施す。冷間圧延時の加工率によっては、ターゲット素材（Ｔａ素材）に与えられる歪が部位毎に不均一となり、これによっても硬さにばらつきが生じるおそれがある。従って、冷間圧延時の加工率（圧延率）を制御することで、ターゲット素材（Ｔａ素材）の各部位に所定の歪を均一に与えることが重要であり、これによりＴａターゲットの硬度のばらつきを抑制することが可能となる。具体的には、冷間圧延時の加工率は10〜98％の範囲とすることが好ましい。
【００２９】
この後、冷間圧延材に対して0.1Pa以下の真空雰囲気中にて1000〜1500℃の温度で5〜10時間の再結晶化熱処理を施す。このような再結晶化熱処理を施して、冷間圧延により生じた歪を回復させることで、所望のビッカース硬さを有すると共に、そのばらつきを低減したＴａターゲット素材を得ることができる。この際の熱処理温度が1000℃未満であると歪の回復が不十分となり、Ｔａ素材のビッカース硬さが高くなりすぎるおそれがある。一方、熱処理温度が1500℃を超えると、逆にＴａ素材のビッカース硬さが軟らかくなりすぎるおそれがある。このような場合には硬さのばらつきも大きくなりやすい。
【００３０】
上述したような加工条件および熱処理条件でＴａターゲットの基となるターゲット素材を加工することによって、ターゲットとした場合のビッカース硬さのばらつきを20％以下に再現性よく制御することができる。また、Ｔａターゲットの具体的なビッカース硬さをHv70〜150の範囲に制御することができる。このようにして得たＴａターゲット素材を所定の形状に機械加工し、さらに例えばＡｌやＣｕからなるバッキングプレートと接合することで、目的とするスパッタリングターゲット（Ｔａターゲット）が得られる。バッキングプレートとの接合には一般的な拡散接合やソルダー接合を適用することができる。ソルダー接合を適用する場合には、公知のＩｎ系やＳｎ系の接合材を介してバッキングプレートと接合する。また、拡散接合の温度は600℃以下とすることが好ましい。
【００３１】
本発明の半導体デバイス用ＴａＮ膜は、各種半導体デバイスのＣｕ膜やＣｕ合金膜からなる配線膜に対するバリア層として用いられる。反応性スパッタ法によるＴａＮ膜の成膜時にＴａターゲットの各部位によるスパッタ粒子量（スパッタされるＴａ原子やそのクラスタの量）のばらつきが抑制されるため、ＴａＮ膜の膜厚の面内均一性を高めることができる。具体的には、従来のＴａターゲットでは実現することが困難であった5％以下の膜厚均一性、さらに4％以下の膜厚均一性を達成することが可能となる。膜厚の面内均一性に優れるＴａＮ膜は高集積化された半導体デバイスのバリア材料として有用である。
【００３２】
本発明の半導体デバイス用ＴａＮ膜が使用される具体的な配線構造としては、例えばＳｉＯ2系の絶縁膜上にＴａＮ膜を成膜し、さらにその上にＣｕ配線膜（Ｃｕ膜またはＣｕ合金膜）を形成したＣｕ配線構造が挙げられる。このようなＣｕ配線構造によれば、例えばＤＤ配線技術を適用する際に好適な配線膜構造を提供することができ、高密度配線を高信頼性の下で再現性よく得ることが可能となる。これは超高集積タイプの半導体デバイスの製造歩留りの向上等に大きく貢献する。
【実施例】
【００３３】
次に、本発明の具体的な実施例およびその評価結果について述べる。
【００３４】
実施例１
まず、純度99.99％のＥＢ溶解製Ｔａインゴット（直径250mm×30mm）を用意し、このＴａインゴットに冷間で絞め鍛造（径方向への加工率：54％）を施して、直径115mm×140mmのＴａ材を作製した。このＴａ材に1×10-3Paの真空雰囲気中にて1300℃×5hrの条件で熱処理を施した。この際の昇温速度は15℃/minとした。次いで、熱処理後のＴａ材を直径250mm×30mmまで冷間ですえ込み鍛造（厚さ方向への加工率：79％）し、さらに1×10-3Paの真空雰囲気中で1300℃×5hrの条件で熱処理（昇温速度：10℃/min）した。
【００３５】
次に、上記した鍛造処理および熱処理により得たＴａ材を直径350mm×15mmまで冷間圧延（圧延率：50％）した後、1×10-3Paの真空雰囲気中にて1300℃×3hrの条件で再結晶化熱処理を行うことによって、ターゲット用のＴａ素材を作製した。このターゲット用Ｔａ素材を直径330mm×12mmの形状に機械加工した後、拡散接合法を用いてＡｌ製バッキングプレートと接合して、目的とするＴａスパッタリングターゲットを作製した。
【００３６】
このようにして得たＴａスパッタリングターゲットのビッカース硬さを前述した方法（測定装置：島津製作所製HMV-2000）にしたがって測定した。その結果、ビッカース硬さ（平均値）はHv82、ビッカース硬さのばらつきは11％であった。このＴａスパッタリングターゲットを後述する特性評価に供した。表１にターゲットの製造条件（塑性加工中の熱処理条件）を、表２にＴａターゲットのビッカース硬さとそのばらつきを示す。
【００３７】
実施例２〜４
上記した実施例１において、絞め鍛造後およびすえ込み鍛造後の熱処理条件（塑性加工中の熱処理条件）を、それぞれ1300℃×6hr（実施例２）、1300℃×8hr（実施例３）、1300℃×10hr（実施例４）に変更する以外は、実施例１と同一条件でターゲット用Ｔａ素材を作製した。これら各ターゲット用Ｔａ素材を用いて、実施例１と同様にＴａスパッタリングターゲットを作製した。これら各Ｔａスパッタリングターゲットのビッカース硬さとそのばらつきを前述した方法にしたがって測定した。その結果を表２に示す。このようなＴａスパッタリングターゲットを後述する特性評価に供した。
【００３８】
比較例１
実施例１と同様なＥＢ溶解製Ｔａインゴットを直径350mm×15mmまで冷間圧延した後、1×10-3Paの真空雰囲気中にて1300℃×3hrの条件で再結晶化熱処理を行うことによって、ターゲット用のＴａ素材を作製した。このターゲット用Ｔａ素材を用いて、実施例１と同様にＴａスパッタリングターゲットを作製した。このＴａスパッタリングターゲットのビッカース硬さとそのばらつきを前述した方法にしたがって測定した。その結果を表２に示す。このＴａスパッタリングターゲットを後述する特性評価に供した。
【００３９】
比較例２〜７
上記した実施例１において、絞め鍛造後およびすえ込み鍛造後の熱処理条件（塑性加工中の熱処理条件）を、それぞれ1300℃×1hr（比較例２）、1300℃×2hr（比較例３）、1300℃×4hr（比較例４）、900℃×10hr（比較例５）、800℃×10hr（比較例６）、700℃×10hr（比較例７）に変更する以外は、実施例１と同一条件でターゲット用Ｔａ素材を作製した。これら各ターゲット用Ｔａ素材を用いて、実施例１と同様にＴａスパッタリングターゲットを作製した。これら各Ｔａスパッタリングターゲットのビッカース硬さとそのばらつきを前述した方法にしたがって測定した。その結果を表２に示す。このようなＴａスパッタリングターゲットを後述する特性評価に供した。
【００４０】
上述した実施例１〜４および比較例１〜７の各Ｔａスパッタリングターゲットをそれぞれ用いて、スパッタ方式：ＤＣスパッタ、出力ＤＣ：18kW、基板バイアス：-100V、背圧：1×10-5Pa、基板−ターゲット間距離：300mm、Ａｒ：5sccm、Ｎ：20sccm、スパッタ時間：5minの条件下で反応性スパッタを行い、それぞれ8インチのＳｉウェーハ上にＴａＮ膜（目標膜厚：0.2μm）を成膜した。このようにして得た各ＴａＮ膜の膜厚を、Ｓｉウェーハ上の9点（中心1点、中心から50mmの各位置の4点、中心から90mmの各位置の4点）について測定し、これら膜厚の最大値と最小値から｛（最大値−最小値）／（最大値＋最小値）｝×100（％）に基づいて膜厚均一性（％）をそれぞれ求めた。この値を表２に示す。
【００４１】
【表１】
【００４２】
【表２】
【００４３】
表２から明らかなように、実施例１〜４の各Ｔａスパッタリングターゲットによれば、膜厚の面内均一性に優れるＴａＮ膜が得られることが分かる。特に、従来のＴａターゲットでは実現することが困難であった4％以下の膜厚均一性を再現性よく達成することが可能であることが分かる。一方、ビッカース硬さのばらつきが大きい比較例１〜７の各Ｔａスパッタリングターゲットは、得られるＴａＮ膜の膜厚の面内均一性が劣っていることが分かる。
【技術分野】
【０００１】
本発明は、半導体素子等に用いられるＣｕ配線のバリア層に好適な半導体デバイス用ＴａＮ膜とそれを用いた半導体デバイスに関する。
【背景技術】
【０００２】
近年、ＬＳＩに代表される半導体工業は急速に進捗しつつある。256Mビット以上のＤＲＡＭ、高速ロジック、システムＬＳＩ等の半導体デバイスにおいては、高集積化、高信頼性化、高機能化が進むにつれて、微細加工技術に要求される精度も益々高まってきている。このような集積回路の高密度化や高速化等に伴って、ＡｌやＣｕを主成分として形成される金属配線の幅は0.13μm以下になりつつある。
【０００３】
集積回路を高速で動作させるためには、Ａｌ配線やＣｕ配線の抵抗を低減することが必須となる。従来の配線構造では、配線の厚さを厚くすることで配線抵抗を低減することが一般的であった。しかし、さらなる高集積化・高密度化された半導体デバイスでは、これまでの積層構造を用いた際に配線上に形成される絶縁膜のカバレッジ性が悪くなり、当然デバイスの歩留りも低下するため、配線技術そのものを改良することが求められている。
【０００４】
そこで、従来の配線技術とは異なる、デュアルダマシン（ＤＤ）配線技術が適用されるようになってきている。ＤＤ技術とは、予め下地膜に形成した配線溝上に、配線材となるＡｌやＣｕを主成分とする金属をスパッタリング法やＣＶＤ法等を用いて成膜し、熱処理（リフロー）によって溝へ流し込み、ＣＭＰ（Chemical Mechanical Polishing）法等により余剰の配線金属を除去する技術である。
【０００５】
上述したような半導体デバイスに用いられる配線材料としては、抵抗率がＡｌより低いＣｕが主流になりつつある。Ｃｕ配線はＡｌ配線に比べて耐エレクトロマイグレーション性に優れていることから、これからの高速デバイスではＣｕ配線が必須となる。このようなＣｕ配線を適用する場合には、ＣｕのＳｉ中への拡散防止を目的としたバリアメタル層を設ける必要がある。半導体デバイス用のバリアメタルとしては一般的にＴｉＮが使用されてきたが、Ｃｕ配線用のバリア材料として、Ｔａターゲットを用いてＡｒとＮ2の混合ガス中で反応性スパッタすることにより得られるＴａＮ膜が注目されている。ＴａＮ膜は熱的に安定であり、ＣｕのＳｉ中への拡散防止に対して有効なバリア材である。
【０００６】
一方、配線溝やホール等の形状は、配線密度の向上や設計ルールの微細化に伴って、例えばアスペクト比が4を超えるようになってきている。このような配線溝等を有する半導体デバイスに対応するためには、バリアメタル層としてのＴａＮ膜を反応性スパッタで形成する際の精度を高める必要がある。このようなことから、コリメーションスパッタ法、長距離スパッタ法、低圧スパッタ法、さらに最近ではバイアススパッタ法等も取り入れて、ＴａＮ膜の形成精度の向上が図られている。
【０００７】
しかしながら、従来のＴａターゲットを用いた反応性スパッタでは、8インチサイズのＳｉウェーハで既にＴａＮ膜の膜厚の面内均一性を5％以下に制御することが難しいという問題が生じている。Ｓｉウェーハは大型化する方向に進んでおり、今後12インチサイズのＳｉウェーハが一般化してくると、ＴａＮ膜の膜厚の面内均一性はさらに低下するおそれが強い。このようなことから、Ｔａターゲットにはより一層膜厚の面内均一性を向上させることが求められている。
【０００８】
従来、ＴａＮ膜の膜厚の面内均一性に関しては、例えば窒素を含有する高純度Ｔａからなるスパッタリングターゲット（特許文献１参照）、高純度ＴａＮからなるターゲットの結晶方位やそのばらつきを制御したスパッタリングターゲット（特許文献２，３参照）等が提案されているが、これらのターゲットでは必ずしも十分な結果は得られていない。上述したように、8インチサイズのＳｉウェーハでもＴａＮ膜の膜厚の面内均一性を十分に高めることができない場合が生じている。
【特許文献１】特開2000-323432号公報
【特許文献２】特開2000-323433号公報
【特許文献３】特開2000-323434号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、膜厚の面内均一性を高めた半導体デバイス用ＴａＮ膜とそれを用いた半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体デバイス用ＴａＮ膜は、ＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられる半導体デバイス用ＴａＮ膜であって、膜厚の面内均一性が5％以下であることを特徴としている。本発明の半導体デバイスは、本発明のＴａＮ膜を具備することを特徴としている。
【発明の効果】
【００１１】
本発明の半導体デバイス用ＴａＮ膜は膜厚の面内均一性に優れることから、Ｃｕ配線膜のバリア層として有効なＴａＮ膜を安定して歩留りよく提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態について説明する。本発明の半導体デバイス用ＴａＮ膜は、高純度Ｔａ材からなるスパッタリングターゲットを反応性スパッタして成膜してなるものであって、ＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられるものである。ＴａＮ膜の形成に使用されるスパッタリングターゲットを構成する高純度Ｔａ材は、例えば純度が99.99％以上であることが好ましい。
【００１３】
ここで言うＴａの純度とは、不純物元素としてのＦｅ、Ｎｉ、Ｃｒ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ａｌ、ＮａおよびＫの合計含有量を100％から引いた値、すなわち［100％−（Ｆｅ％＋Ｎｉ％＋Ｃｒ％＋Ｗ％＋Ｍｏ％＋Ｎｂ％＋Ｓｉ％＋Ａｌ％＋Ｎａ％＋Ｋ％）］の値を示すものである。上記不純物元素の合計含有量が100ppmを超えると、得られる膜の比抵抗が高くなりすぎて、例えば配線膜としての特性が低下してしまう。スパッタリングターゲットを構成する高純度Ｔａ材の純度は99.995％以上であることがより好ましい。
【００１４】
上述したような高純度Ｔａ材からなるスパッタリングターゲット（Ｔａターゲット）において、ターゲットのスパッタ面全体におけるビッカース硬さのばらつきを20％以下に制御する。このようなＴａターゲットの硬度のばらつき制御に基づいて、Ｔａターゲットを用いて反応性スパッタしたＴａＮ膜の膜厚の面内均一性を高めることが可能となる。
【００１５】
すなわち、Ｔａターゲットを用いた反応性スパッタは、例えばＡｒとＮ2の混合ガス雰囲気中で行われ、Ａｒ等の希ガスイオンをＴａターゲットに衝突させ、ターゲットの構成原子であるＴａやそのクラスタを弾き出すと共に、プラズマ中で窒化させることによりＴａＮ膜を成膜するものである。この際、Ｔａターゲット表面のビッカース硬さにばらつきが生じていると、硬い部位と軟らかい部位との間でＡｒイオン等の打ち込み量に差が生じ、その結果としてＴａターゲットの部位によりスパッタされるＴａ原子やそのクラスタの量にばらつきが発生する。このようなスパッタ量の違いに基づいて、成膜されるＴａＮ膜の膜厚の面内均一性が低下することになる。
【００１６】
このような現象を見出したことに基づいて、高純度Ｔａターゲットのスパッタ面全体としてのビッカース硬さのばらつきを20％以下に制御する。Ｔａターゲット全体の硬度を均一化することによって、スパッタされるＴａ原子量のばらつきを抑制することができるため、成膜されるＴａＮ膜の膜厚の面内均一性を大幅に高めることが可能となる。Ｔａターゲットの表面全体におけるビッカース硬さのばらつきは、Ｔａターゲットの各部位でのスパッタ現象をさらに均一化するために15％以下とすることがより好ましく、さらに好ましくは10％以下である。
【００１７】
高純度Ｔａターゲットの硬度は、結晶粒径等により異なるものの、ビッカース硬さのばらつき発生を抑制した上で、例えば良好なスパッタレートや健全なスパッタ放電等が得られる範囲、すなわちビッカース硬さでHv70〜150の範囲とすることが好ましい。Ｔａターゲットの硬度がビッカース硬さでHv150を超えると、Ａｒイオンの衝撃に対してＴａターゲット自体の硬度が高すぎるために、Ａｒイオンが衝突してもＴａターゲットの構成原子やクラスタ等を弾き出す効率が低下してしまう。その結果、スパッタレートが低下するだけでなく、Ｔａターゲットの表面に運動エネルギーを交換することができなかったＡｒ+イオンが帯電し、この帯電が異常放電を引き起こすおそれがある。異常放電は放電停止等の装置トラブルの原因となる。
【００１８】
一方、Ｔａターゲットの硬度がビッカース硬さでHv70未満であると、ＡｒイオンがＴａターゲットに衝突した際に表面に打ち込まれてしまい、その部分がＡｒ+イオンによりプラスに帯電してしまう。その結果として、スパッタ成膜過程で異常放電を引き起こすことになる。ここで、Ａｒイオンによる衝撃の度合いやスパッタレート等は各種物質により異なる。上記した硬度はＴａターゲットの場合のスパッタレートや異常放電との関係に基づいて規定したものである。
【００１９】
上述したように、Ｔａターゲットの硬度が高すぎても、また低すぎても帯電現象が起こり、これらによって異常放電並びにそれに伴う放電停止等を引き起こすおそれがある。このようなことから、Ｔａターゲットのビッカース硬さはHv70〜150の範囲に制御することが好ましい。このような硬度を有するＴａターゲットはスパッタレートに優れると共に、異常放電を再現性よく防ぐことができる。Ｔａターゲットの硬度はビッカース硬さでHv80〜130の範囲とすることがさらに好ましい。
【００２０】
なお、本発明で規定するＴａターゲットのビッカース硬さは、以下のようにして測定した値を示すものとする。すなわち、例えばターゲットが円盤状の場合、ターゲットの中心部と、中心部を通り円周を均等に分割した4本の直線上の中心部から50％の距離の各位置（計8個所）、および中心部から90％の距離の各位置（計8個所）の合計17個所からそれぞれ試験片を採取し、これら17個の試験片のビッカース硬さをそれぞれ測定し、これらの測定値の平均値をＴａターゲットのビッカース硬さとする。さらに、Ｔａターゲット全体としてのビッカース硬さのばらつきは、上記した各試験片のビッカース硬さ（各測定値）の最大値と最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×100（％）に基づいて求めるものとする。
【００２１】
各試験片のビッカース硬さの測定は、まずＴａターゲットから切り出した各試験片の表面を＃1000まで研磨し、さらにバフ研磨を行って表面を鏡面状態とし、これをビッカース硬さの測定サンプルとして使用する。この測定サンプルのビッカース硬さを、ビッカース硬さ試験機を用いて、荷重200g、荷重付加時間10秒の条件で測定する。各測定サンプルのビッカース硬さ測定はそれぞれ10回以上行い、その平均値を各試験片のビッカース硬さとする。
【００２２】
本発明の半導体デバイス用ＴａＮの形成に用いられるスパッタリングターゲットの製造方法は、特定の加工条件や熱処理条件等を満足させる以外は特に限定されるものではなく、公知の方法を適用して作製することができる。ただし、スパッタリングターゲットの硬さは、基本的には構成材料の特有の硬度に基づくものであるが、例えばインゴットからターゲットまで加工する際の加工条件、さらに加工途中や最終的に施す熱処理条件も大きく影響する。ターゲット全体としての硬さのばらつきも同様である。従って、Ｔａターゲットのビッカース硬さを所定の範囲に制御すると共に、ターゲット全体のばらつきを低減するためには、以下に示す加工条件や熱処理条件を適用することが重要となる。
【００２３】
まず、Ｔａターゲットの形成原料となる高純度Ｔａ材を作製する。例えば、Ｔａ2Ｏ5鉱石に対してアルカリ融解法、分別結晶法、電子ビーム溶解法等を適用してＴａインゴットを作製する。この際、Ｔａインゴットの純度が上記した範囲となるように、Ｔａ原料の精製条件を設定することが好ましい。このようにして得たＴａインゴットに対して鍛造、圧延による塑性加工を施す。
【００２４】
この際、鍛造工程は2軸以上の方向から行うものとする。具体的には、まずＴａインゴットを径方向に塑性加工させる締め鍛造を実施し、この後厚さ方向に塑性加工させるすえ込み鍛造を施す。このように、Ｔａインゴットを2軸以上の方向から鍛造することによって、Ｔａターゲットを作製した際の硬さのばらつきを低減することができる。
【００２５】
すなわち、原料となるＴａインゴットには粗大粒が存在しているが、1軸方向のみの塑性加工では粗大粒を十分に破壊することができず、ターゲットを作製した際に粗大粒が部分的にターゲット表面に存在することになる。粗大粒が存在している部位と存在していない部位とでは硬さが異なることから、ターゲット表面の硬さにばらつきが生じてしまう。これに対して、Ｔａインゴットを2軸以上の方向から鍛造することで粗大粒をより確実に破壊することができるため、Ｔａターゲットの硬さの均一性を高めることが可能となる。
【００２６】
上記した鍛造工程における加工率は、トータルで10〜98％の範囲とすることが好ましい。加工率が10％未満であると、硬さのばらつきの一因となる粗大粒を十分に破壊することができないおそれがある。なお、加工率が98％を超える鍛造加工を施しても、それ以上の効果を得ることができない。
【００２７】
また、上述した鍛造工程の途中で1回以上の真空熱処理を施す。この真空熱処理は、0.1Pa以下の真空雰囲気中にて1000〜1600℃の温度で5時間以上行うことが好ましい。また、熱処理時の昇温速度は10℃/min以上とすることが好ましい。このような熱処理によって、Ｔａインゴットの母結晶は完全に除去され、さらに鍛造により与えられた歪を回復させることができる。加工歪は硬さの増加やばらつきの原因となる。塑性加工中の熱処理温度が1000℃未満であったり、また熱処理時間が5時間未満であると、歪を十分に回復できないために硬さのばらつきが大きくなる。
【００２８】
次に、上記工程を経たＴａ材に冷間圧延を施す。冷間圧延時の加工率によっては、ターゲット素材（Ｔａ素材）に与えられる歪が部位毎に不均一となり、これによっても硬さにばらつきが生じるおそれがある。従って、冷間圧延時の加工率（圧延率）を制御することで、ターゲット素材（Ｔａ素材）の各部位に所定の歪を均一に与えることが重要であり、これによりＴａターゲットの硬度のばらつきを抑制することが可能となる。具体的には、冷間圧延時の加工率は10〜98％の範囲とすることが好ましい。
【００２９】
この後、冷間圧延材に対して0.1Pa以下の真空雰囲気中にて1000〜1500℃の温度で5〜10時間の再結晶化熱処理を施す。このような再結晶化熱処理を施して、冷間圧延により生じた歪を回復させることで、所望のビッカース硬さを有すると共に、そのばらつきを低減したＴａターゲット素材を得ることができる。この際の熱処理温度が1000℃未満であると歪の回復が不十分となり、Ｔａ素材のビッカース硬さが高くなりすぎるおそれがある。一方、熱処理温度が1500℃を超えると、逆にＴａ素材のビッカース硬さが軟らかくなりすぎるおそれがある。このような場合には硬さのばらつきも大きくなりやすい。
【００３０】
上述したような加工条件および熱処理条件でＴａターゲットの基となるターゲット素材を加工することによって、ターゲットとした場合のビッカース硬さのばらつきを20％以下に再現性よく制御することができる。また、Ｔａターゲットの具体的なビッカース硬さをHv70〜150の範囲に制御することができる。このようにして得たＴａターゲット素材を所定の形状に機械加工し、さらに例えばＡｌやＣｕからなるバッキングプレートと接合することで、目的とするスパッタリングターゲット（Ｔａターゲット）が得られる。バッキングプレートとの接合には一般的な拡散接合やソルダー接合を適用することができる。ソルダー接合を適用する場合には、公知のＩｎ系やＳｎ系の接合材を介してバッキングプレートと接合する。また、拡散接合の温度は600℃以下とすることが好ましい。
【００３１】
本発明の半導体デバイス用ＴａＮ膜は、各種半導体デバイスのＣｕ膜やＣｕ合金膜からなる配線膜に対するバリア層として用いられる。反応性スパッタ法によるＴａＮ膜の成膜時にＴａターゲットの各部位によるスパッタ粒子量（スパッタされるＴａ原子やそのクラスタの量）のばらつきが抑制されるため、ＴａＮ膜の膜厚の面内均一性を高めることができる。具体的には、従来のＴａターゲットでは実現することが困難であった5％以下の膜厚均一性、さらに4％以下の膜厚均一性を達成することが可能となる。膜厚の面内均一性に優れるＴａＮ膜は高集積化された半導体デバイスのバリア材料として有用である。
【００３２】
本発明の半導体デバイス用ＴａＮ膜が使用される具体的な配線構造としては、例えばＳｉＯ2系の絶縁膜上にＴａＮ膜を成膜し、さらにその上にＣｕ配線膜（Ｃｕ膜またはＣｕ合金膜）を形成したＣｕ配線構造が挙げられる。このようなＣｕ配線構造によれば、例えばＤＤ配線技術を適用する際に好適な配線膜構造を提供することができ、高密度配線を高信頼性の下で再現性よく得ることが可能となる。これは超高集積タイプの半導体デバイスの製造歩留りの向上等に大きく貢献する。
【実施例】
【００３３】
次に、本発明の具体的な実施例およびその評価結果について述べる。
【００３４】
実施例１
まず、純度99.99％のＥＢ溶解製Ｔａインゴット（直径250mm×30mm）を用意し、このＴａインゴットに冷間で絞め鍛造（径方向への加工率：54％）を施して、直径115mm×140mmのＴａ材を作製した。このＴａ材に1×10-3Paの真空雰囲気中にて1300℃×5hrの条件で熱処理を施した。この際の昇温速度は15℃/minとした。次いで、熱処理後のＴａ材を直径250mm×30mmまで冷間ですえ込み鍛造（厚さ方向への加工率：79％）し、さらに1×10-3Paの真空雰囲気中で1300℃×5hrの条件で熱処理（昇温速度：10℃/min）した。
【００３５】
次に、上記した鍛造処理および熱処理により得たＴａ材を直径350mm×15mmまで冷間圧延（圧延率：50％）した後、1×10-3Paの真空雰囲気中にて1300℃×3hrの条件で再結晶化熱処理を行うことによって、ターゲット用のＴａ素材を作製した。このターゲット用Ｔａ素材を直径330mm×12mmの形状に機械加工した後、拡散接合法を用いてＡｌ製バッキングプレートと接合して、目的とするＴａスパッタリングターゲットを作製した。
【００３６】
このようにして得たＴａスパッタリングターゲットのビッカース硬さを前述した方法（測定装置：島津製作所製HMV-2000）にしたがって測定した。その結果、ビッカース硬さ（平均値）はHv82、ビッカース硬さのばらつきは11％であった。このＴａスパッタリングターゲットを後述する特性評価に供した。表１にターゲットの製造条件（塑性加工中の熱処理条件）を、表２にＴａターゲットのビッカース硬さとそのばらつきを示す。
【００３７】
実施例２〜４
上記した実施例１において、絞め鍛造後およびすえ込み鍛造後の熱処理条件（塑性加工中の熱処理条件）を、それぞれ1300℃×6hr（実施例２）、1300℃×8hr（実施例３）、1300℃×10hr（実施例４）に変更する以外は、実施例１と同一条件でターゲット用Ｔａ素材を作製した。これら各ターゲット用Ｔａ素材を用いて、実施例１と同様にＴａスパッタリングターゲットを作製した。これら各Ｔａスパッタリングターゲットのビッカース硬さとそのばらつきを前述した方法にしたがって測定した。その結果を表２に示す。このようなＴａスパッタリングターゲットを後述する特性評価に供した。
【００３８】
比較例１
実施例１と同様なＥＢ溶解製Ｔａインゴットを直径350mm×15mmまで冷間圧延した後、1×10-3Paの真空雰囲気中にて1300℃×3hrの条件で再結晶化熱処理を行うことによって、ターゲット用のＴａ素材を作製した。このターゲット用Ｔａ素材を用いて、実施例１と同様にＴａスパッタリングターゲットを作製した。このＴａスパッタリングターゲットのビッカース硬さとそのばらつきを前述した方法にしたがって測定した。その結果を表２に示す。このＴａスパッタリングターゲットを後述する特性評価に供した。
【００３９】
比較例２〜７
上記した実施例１において、絞め鍛造後およびすえ込み鍛造後の熱処理条件（塑性加工中の熱処理条件）を、それぞれ1300℃×1hr（比較例２）、1300℃×2hr（比較例３）、1300℃×4hr（比較例４）、900℃×10hr（比較例５）、800℃×10hr（比較例６）、700℃×10hr（比較例７）に変更する以外は、実施例１と同一条件でターゲット用Ｔａ素材を作製した。これら各ターゲット用Ｔａ素材を用いて、実施例１と同様にＴａスパッタリングターゲットを作製した。これら各Ｔａスパッタリングターゲットのビッカース硬さとそのばらつきを前述した方法にしたがって測定した。その結果を表２に示す。このようなＴａスパッタリングターゲットを後述する特性評価に供した。
【００４０】
上述した実施例１〜４および比較例１〜７の各Ｔａスパッタリングターゲットをそれぞれ用いて、スパッタ方式：ＤＣスパッタ、出力ＤＣ：18kW、基板バイアス：-100V、背圧：1×10-5Pa、基板−ターゲット間距離：300mm、Ａｒ：5sccm、Ｎ：20sccm、スパッタ時間：5minの条件下で反応性スパッタを行い、それぞれ8インチのＳｉウェーハ上にＴａＮ膜（目標膜厚：0.2μm）を成膜した。このようにして得た各ＴａＮ膜の膜厚を、Ｓｉウェーハ上の9点（中心1点、中心から50mmの各位置の4点、中心から90mmの各位置の4点）について測定し、これら膜厚の最大値と最小値から｛（最大値−最小値）／（最大値＋最小値）｝×100（％）に基づいて膜厚均一性（％）をそれぞれ求めた。この値を表２に示す。
【００４１】
【表１】
【００４２】
【表２】
【００４３】
表２から明らかなように、実施例１〜４の各Ｔａスパッタリングターゲットによれば、膜厚の面内均一性に優れるＴａＮ膜が得られることが分かる。特に、従来のＴａターゲットでは実現することが困難であった4％以下の膜厚均一性を再現性よく達成することが可能であることが分かる。一方、ビッカース硬さのばらつきが大きい比較例１〜７の各Ｔａスパッタリングターゲットは、得られるＴａＮ膜の膜厚の面内均一性が劣っていることが分かる。
【特許請求の範囲】
【請求項１】
ＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられる半導体デバイス用ＴａＮ膜であって、膜厚の面内均一性が5％以下であることを特徴とする半導体デバイス用ＴａＮ膜。
【請求項２】
請求項１記載の半導体デバイス用ＴａＮ膜において、
前記膜厚の面内均一性が4％以下であることを特徴とする半導体デバイス用ＴａＮ膜。
【請求項３】
請求項１または請求項２記載の半導体デバイス用ＴａＮ膜を具備することを特徴とする半導体デバイス。
【請求項１】
ＣｕまたはＣｕ合金からなる配線膜に対するバリア層として用いられる半導体デバイス用ＴａＮ膜であって、膜厚の面内均一性が5％以下であることを特徴とする半導体デバイス用ＴａＮ膜。
【請求項２】
請求項１記載の半導体デバイス用ＴａＮ膜において、
前記膜厚の面内均一性が4％以下であることを特徴とする半導体デバイス用ＴａＮ膜。
【請求項３】
請求項１または請求項２記載の半導体デバイス用ＴａＮ膜を具備することを特徴とする半導体デバイス。
【公開番号】特開２００７−７３９８０（Ｐ２００７−７３９８０Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００６−２９４２５６（Ｐ２００６−２９４２５６）
【出願日】平成１８年１０月３０日（２００６．１０．３０）
【分割の表示】特願２００１−３６７７６７（Ｐ２００１−３６７７６７）の分割
【原出願日】平成１３年１１月３０日（２００１．１１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１８年１０月３０日（２００６．１０．３０）
【分割の表示】特願２００１−３６７７６７（Ｐ２００１−３６７７６７）の分割
【原出願日】平成１３年１１月３０日（２００１．１１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]