半導体基体及びこれを使用した半導体装置
【課題】反りが少なく且つ耐圧が高いＳＢＤ，ＨＥＭＴ，ＭＥＳＦＥＴ等の化合物半導体装置を提供することが困難であった。
【解決手段】 本発明に従う半導体装置は、半導体基体１とこの一方の主面に配置された少なくとも第１及び第２の電極２，３と、この他方の主面に配置された補助電極４とを有する。半導体基体１は、半導体素子の主要部を構成するための第１の３−５族化合物半導体領域７をシリコン基板６の一方の主面上に有する他に、他方の主面上に反り及び耐圧改善用の第２の３−５族化合物半導体領域８を有する。
【解決手段】 本発明に従う半導体装置は、半導体基体１とこの一方の主面に配置された少なくとも第１及び第２の電極２，３と、この他方の主面に配置された補助電極４とを有する。半導体基体１は、半導体素子の主要部を構成するための第１の３−５族化合物半導体領域７をシリコン基板６の一方の主面上に有する他に、他方の主面上に反り及び耐圧改善用の第２の３−５族化合物半導体領域８を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンを含む基板上に３−５族化合物半導体領域を有する半導体基体及びこれを使用した電界効果トランジスタ（ＦＥＴ）、ショットキーバリアダイオード（ＳＢＤ）等の半導体装置に関する。
【背景技術】
【０００２】
シリコン基板上の窒化物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちＭＥＳＦＥＴ（Metal Semiconductor Filed Effect Transistor）や高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor）等の半導体デバイスは例えば特開２００５−１５８８８９号公報（特許文献１）等で公知である。
【０００３】
シリコン基板の上に窒化物半導体を有する半導体デバイスにおいて、シリコン基板の電位を固定しない状態（フローティング状態）で使用すると、半導体デバイスに印加される直流、交流又は高周波電圧の変化に応じてシリコン基板の電位も変化し、半導体デバイスの電気的特性が不安定になる。
【０００４】
この問題を解決するために、シリコン基板の窒化物半導体が形成されている一方の主面とは反対の主面に裏面電極を形成し、この裏面電極を窒化物半導体層上の電極に接続し、この裏面電極の電位を固定することがある。例えば、ＳＢＤにおいてはアノード電極に裏面電極を接続し、ＦＥＴにおいては、裏面電極をソース電極に接続する。
【０００５】
ところで、裏面電極を設けて電気的動作の安定性を向上させると、半導体デバイスの耐圧低下を招くことがある。例えば、ＳＢＤにおいて裏面電極を設け、これをアノード電極に接続すると、アノード電極とカソード電極との間に電圧が印加されると共に、カソード電極と裏面電極との間にも電圧が印加される。この結果、ＳＢＤのオフ動作時（逆バイアス時）に、カソード電極とアノード電極との間に横方向の漏洩電流が流れると共に、カソード電極と裏面電極との間に縦方向の漏洩電流が流れ、ＳＢＤの漏洩電流の増大を招く。ＳＢＤ等の半導体デバイスの耐圧は通常漏洩電流の大きさで決定されるので、漏洩電流が大きいと必然的に耐圧が低下する。
【０００６】
ＳＢＤ、ＦＥＴ等の半導体デバイスにおいて、縦方向の漏洩電流が小さい場合には、縦方向の漏洩電流に基づく耐圧低下は少ない。シリコン基板上の窒化物半導体層を厚く形成することによって縦方向の漏洩電流を低減し、耐圧向上を図ることができる。
【０００７】
しかし、シリコン基板の上に窒化物半導体層を厚く且つ良好に形成することは困難である。窒化物半導体層が例えば５μｍ以上のように比較的厚くなると、シリコン基板と窒化物半導体と間の格子定数の相違及び熱膨張係数の相違のために窒化物半導体にクラックが発生したり、窒化物半導体を伴なったシリコン基板即ち半導体ウエハに反りが発生する。窒化物半導体にクラックが発生すると、半導体デバイスの製造歩留りが低下する。また、半導体ウエハの反りが所定値以上になると、半導体デバイスの製造装置に半導体ウエハを正しく配置することができなくなり、半導体ウエハの使用が不可能になる。また、半導体ウエハの使用がたとえ可能であっても、反りの大きい半導体ウエハを使用すると、半導体デバイスの製造を円滑に進めることができなくなる、製造歩留りが低下する。このような問題は窒化物半導体に限らず、これに類似の３−５族化合物半導体においても生じる。
【特許文献１】特開２０００−１５８８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする第１の課題は、シリコン基板上に３−５族化合物半導体領域が形成された半導体基体即ち半導体ウエハの反りを低減することが困難なことである。本発明の第２の課題は、電気的動作の安定性向上と耐圧向上との両方を達成することが困難なことである。
【課題を解決するための手段】
【０００９】
上記第１の課題を解決するための本発明は、
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と
から成る半導体基体に係わるものである。
【００１０】
上記第２の課題を解決するための本発明は、
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と、
前記第１の３−５族化合物半導体領域の表面に形成された第１及び第２の電極と、
前記第２の３−５族化合物半導体領域の表面に形成された補助電極と
を有していることを特徴とする半導体装置に係わるものである。
【００１１】
なお、請求項２に示すように、前記第２の３−５族化合物半導体領域は前記第１の３−５族化合物半導体領域と同一構造を有していることが望ましい。
また、請求項４に示すように、前記第１の電極と前記補助電極とを電気的に接続する導体を有していることが望ましい。
また、請求項５に示すように、前記第１の３−５族化合物半導体領域の表面にソース電極、ドレイン電極及びゲート電極とを有する電界効果型半導体装置に本発明を適用することができる。
また、請求項６又は７に示すように、前記ソース電極又はゲート電極と補助電極とを電気的に接続する導体を有していることが望ましい。
また、請求項８に示すように、例えばＨＥＭＴを構成するために前記第１の３−５族化合物半導体領域を、前記基板の一方の主面上に形成された第１の化合物半導体層と、前記第１の化合物半導体層の上に形成され且つ前記第１の化合物半導体層と異なる材料から成る第２の化合物半導体層とで構成することができる。
また、請求項９に示すように、例えばＭＥＳＦＥＴを構成するために前記第１の３−５族化合物半導体領域を、前記基板の上に形成され且つ所定の導電型を有している化合物半導体層で構成することができる。
【発明の効果】
【００１２】
各請求項の発明によれば、シリコンを含む基板の一方の主面に第１の３−５族化合物半導体領域が設けられ、他方の主面に第２の３−５族化合物半導体領域が設けられているので、基板と第１の３−５族化合物半導体領域との間の応力と基板と第２の３−５族化合物半導体領域との間の応力との打消し合いが生じ、基板の反りが低減する。
また、請求項３〜９の発明によれば、補助電極を使用して電気的動作の安定化を図ることができ、且つソース電極又はドレーン電極と補助電極との間を流れる縦方向の漏洩電流を低減させ、耐圧の向上を図ることができる。即ち、基板の一方の主面のみに３−５族化合物半導体領域を有する従来の半導体装置に比べて、基板の一方及び他方の主面に３−５族化合物半導体領域を有する本発明の半導体装置な耐圧が高くなる。更に詳しく説明すると、従来の半導体装置と本発明の半導体装置とにおいて、基板の一方の主面の３−５族化合物半導体領域の厚みが互いに同一の場合には、他方の主面に３−５族化合物半導体領域を有する本発明の半導体装置の縦方向の漏洩電流が従来の半導体装置の縦方向の漏洩電流よりも小さくなり、本発明の半導体装置の耐圧が従来の半導体装置の耐圧よりも高くなる。この場合において、もし、本発明の第１及び第２の３−５族化合物半導体領域が互いに同一の厚みに形成されている時には、本発明の半導体装置の耐圧が従来の半導体装置の耐圧の約２倍になる。
また、もし、本発明の半導体装置の耐圧が従来の半導体装置の耐圧と同一でよい場合は、本発明の半導体装置の第１の３−５族化合物半導体領域の厚みを従来の半導体装置の３−５族化合物半導体領域の厚みよりも薄くすることができ、基板の反り及び第１の３−５族化合物半導体領域のクラックを低減することができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施形態を図１〜図８を参照して説明する。
【実施例１】
【００１４】
図１に示す実施例１に従うショットキーバリアダイオード即ちＳＢＤは、半導体基体１と、第１の電極としてのアノード電極２と、第２の電極としてのカソード電極３と、補助電極４と、接続導体５とから成る。
【００１５】
半導体基体１は、シリコン基板６と、このシリコン基板６の一方の主面６ａ上に形成された第１の３−５族化合物半導体領域７と、シリコン基板６の他方の主面６ｂ上に形成された第２の３−５族化合物半導体領域８とから成る。
【００１６】
シリコン基板６は、第１及び第２の３−５族化合物半導体領域７，８をエピタキシャル成長させるための基板としての機能と、第１及び第２の３−５族化合物半導体領域５を機械的に支持する機能を有する。このシリコン基板６は、ｐ型不純物（例えばボロン）を１×１０12ｃｍ-3〜１×１０19ｃｍ-3程度に含み、０．０１〜１００００Ωｃｍ程度の抵抗値を有するｐ型シリコン単結晶から成る。なお、シリコン基板６をｎ型シリコン又はアンドープシリコンで構成することもできる。このシリコン基板６の好ましい厚みは100〜1500μｍである。
【００１７】
第１の３−５族化合物半導体領域７は、ＳＢＤのための主半導体領域と呼ぶこともできるものであって、シリコン基板６の一方の主面６ａ上に順次にエピタキシャル成長させることによって形成されたバッファ層９と第１の化合物半導体層１０と第２の化合物半導体層１１とから成る。
【００１８】
バッファ層９はシリコン基板６の一方の主面６ａ上に周知のＭＯＶＰＥ（有機金属気相エピタキシー）法で形成されている。図１では、図示を簡略化するためにバッファ層９が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ層９は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤーとＧａＮ（窒化ガリウム）から成る第２のサブレイヤーとが交互に蓄積された多層構造バッファである。このバッファ層９は半導体装置即ちＳＢＤの動作に直接に関係していないので、これを省くこともできる。また、バッファ層９の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
【００１９】
第１の化合物半導体層１０は、電子走行層と呼ぶこともできるものであってバッファ層９の上に不純物が添加されていないＧａＮ（窒化ガリウム）即ちアンドープＧａＮを気相成長させたものから成り、０．３〜１０μｍの厚さを有する。なお、この第１の化合物半導体層１０をＧａＮ以外の別の３−５族化合物半導体で形成することもできる。
【００２０】
第２の化合物半導体層１１は、電子供給層と呼ぶこともできるものであって、第１の化合物半導体層１０の上に不純物が添加されていないＡｌＧａＮ即ちアンドープＡｌＧａＮを気相成長させたものから成り、５〜５０ｎｍの厚さを有する。この実施例の第２の化合物半導体層１１はアンドープＡｌＧａＮであるが、ｎ型半導体と同様に機能するｎライク半導体の特性を有する。
第２の化合物半導体層１１の材料を次の化学式で示すことができる。
ＡｌxＧａ1-xＮ
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
ＡｌＧａＮから成る第２の化合物半導体層１１はこの下のＧａＮから成る第１の化合物半導体層１０よりも広いバンドギャプを有するので、第１及び第２の化合物半導体層１０，１１間のヘテロ接合に基づくピエゾ分極によって点線で示すように周知の２次元電子ガス層（２ＤＥＧ層）１２が第１の化合物半導体層１０に生じる。
なお、第２の化合物半導体層１１をｎ型不純物をドープしたｎ型ＡｌＧａＮに置き換えることもできる。また、第２の化合物半導体層１１をＡｌＧａＮ以外の別の３−５族化合物半導体で形成することもできる。
【００２１】
第１の電極としてのアノード電極２は、第１の３−５族化合物半導体領域７の一方の主面１３上にショットキー接触している金属層から成る。このアノード電極２は、例えＮｉ，Ａｕを順次に蒸着することによって形成される。
【００２２】
第２の電極としてのカソード電極３は、第１の３−５族化合物半導体領域７の一方の主面１３上にオーミック接触している金属層から成る。このカソード電極３は、例えばＴｉとＡｌとを順次に蒸着することによって形成される。カソード電極３を上側の第２の化合物半導体層１１にオーミック接触させる代りに、下側の第１の化合物半導体層１０にオーミック接触させることができる。なた、化合物半導体層１１，１０を掘り込み、カソード電極３を２ＤＥＧ層１２に直接にオーミック接触させることもできる。また、第１の化合物半導体層１０又は第２の化合物半導体層１１とカソード電極３との間に例えばｎ型ＧａＮから成るオーミックコンタクト層を設け、このオーミックコンタクト層にカソード電極３をオーミック接触させることもできる。
【００２３】
一方の主面１３上に互いに平行に配置されたアノード電極２とカソード電極３との間隔Ｌ１は例えば２０μｍであって、第１の３−５族化合物半導体領域７の一方の主面１２と他方の主面１４との間隔即ち第１の厚みＴ１（例えば２．５μｍ）よりも大きい。なお、アノード電極２及びカソード電極３の平面パターンを櫛歯状等に変形することもできる。
【００２４】
第２の３−５族化合物半導体領域８は、補助半導体領域とも呼ぶことができるものであって、シリコン基板６の他方の主面６ｂ上に順次にエピタキシャル成長された第１、第２及び第３の補助化合物半導体層１５，１６，１７から成り、反り防止機能及び耐圧向上機能を有する。
【００２５】
第１の補助化合物半導体層１５はバッファ層９と同一材料で形成され且つバッファ層９とほぼ同一の厚さを有する。第２の補助化合物半導体層１６は第１の化合物半導体層１０と同一材料で形成され且つ第１の化合物半導体層１０とほぼ同一の厚さを有する。第３の補助化合物半導体層１７は第２の化合物半導体層１１と同一材料同一材料で形成され且つ第２の化合物半導体層１１とほぼ同一の厚さを有する。従って、第１及び第２の３−５族化合物半導体領域７、８は互いに同一構造を有し、且つシリコン基板６を中心にして対称に配置されている。また、第２の３−５族化合物半導体領域８の一方の主面１８から他方の主面１９までの第２の厚みＴ２は第１の３−５族化合物半導体領域７の第１の厚みＴ１と実質的に同一である。なお、シリコン基板６及び半導体基体１の反りを防止するために第２の３−５族化合物半導体層８の第２の厚みＴ２を、第１の厚みＴ１の０．２〜２倍にすることが好ましく、０．５〜１．５倍にすることがより好ましく、１倍（同一）にすることが最も好ましい。
【００２６】
補助電極４は第２の３−５族化合物半導体領域８の他方の主面１９にオーミック接触している金属層、又はショットキー接触している金属層から成る。
【００２７】
接続導体５は例えばワイヤから成り、アノード電極２に接続された一端と補助電極４に接続された他端とを有する。図１では接続導体５がアノード電極２と補助電極４とに直接に接続されているが、この代りに接続導体５の一端をアノード電極２に接続される図示されていない端子導体に接続すること、接続導体５の他端を補助電極４に結合される図示されていない端子導体に接続することもできる。また、シリコン基板６、第１及び第２の３−５族化合物半導体領域７，８の側面に絶縁膜を設け、この絶縁膜の上に接続導体５を配置することもできる。
【００２８】
図１の半導体基体１を形成する時には、図２に示すシリコンウエハ６´を用意し、このシリコンウエハ６´の一方の主面６ａ´と他方の主面６ｂ´との両方に化合物半導体を気相成長させることが可能なようにシリコンウエハ６´を保持手段２０によって保持し、これをＭＯＶＰＥ装置に入れ、周知の気相成長法によってバッファ層９´、第１及び第２の化合物半導体層１０´、１１´から成る第１の３−５族化合物半導体領域７´を形成すると同時に第１、第２及び第３の補助化合物半導体層１５´、１６´、１７´から成る第２の３−５族化合物半導体領域８´を形成し、大面積の半導体基体即ち半導体ウエハ１´を得る。図２の半導体ウエハ１´のシリコン基板６´、バッファ層９´、第１及び第２の化合物半導体層１０´、１１´、第１、第２及び第３の補助化合物半導体層１５´、１６´、１７´は、図１のシリコン基板６、バッファ層６、第１及び第２の化合物半導体層１０、１１、第１、第２及び第３の補助化合物半導体層１５、１６、１７と同一材料から成り且つ同一の厚みを有する。また、図２の半導体ウエハ１´は、図１の半導体基体１を複数個形成することが可能な表面積を有している。従って、図２の半導体ウエハ１´に複数のＳＢＤのためのアノード電極２及びカソード電極３及び補助電極４を予め形成し、その後に個別のＳＢＤに分割する。
【００２９】
図２の半導体ウエハ１´において、シリコンウエハ６´と第１及び第２の化合物半導体領域７´、８´との間に格子定数及び熱膨張係数の相違がある。しかし、シリコンウエハ６´と第１の化合物半導体領域７´との間の応力の向きとシリコンウエハ６´と第２の化合物半導体領域８´との間の応力の向きとが互いに逆になり、２つの応力の打ち消し合いが生じ、シリコンウエハ６´及び半導体ウエハ１´の反りが抑制される。半導体ウエハ１´の反りが小さいと、半導体デバイスの製造装置に対する半導体ウエハ１´の装着を確実に行うことが可能になり、製造歩留りが向上し、更にアノード電極２、カソード電極３を所定パターンに周知のホトレジスト技術によって正確且つ容易に形成することが可能になる。
【００３０】
図１のＳＢＤのアノード電極２の電位がカソード電極３の電位よりも高い時には、アノード電極２、第２の化合物半導体層１１、２ＤＥＧ層１２、第２の化合物半導体層１１及びカソード電極３の経路で正方向電流が流れる。なお、第２の化合物半導体層１１は極めて薄いのでその縦方向の抵抗値は小さく、その横方向の抵抗値は大きい。従って、アノード電極２とカソード電極３との間に電圧が印加された時に、第２の化合物半導体層１１の横方向には電流が実質的に流れないが、縦方向には電流が流れる。
【００３１】
ショットキー電極から成るアノード電極２の電位がカソード電極３の電位よりも低い時には、アノード電極２と第１の３−５族化合物半導体領域７との間にショットキーバリアに逆バイアス電圧が印加され、第１の３−５族化合物半導体領域７に空乏層が生じ、この空乏層によってアノード電極２とカソード電極３との間の電流通路が遮断され、アノード電極２とカソード電極３との間がオフ状態になる。
【００３２】
もし、補助電極４が設けられていない時には、アノード電極２とカソード電極３との間の電圧変化によってシリコン基板６の電位が変動し、ＳＢＤの電気的特性も変動する。しかし、図１に示すように補助電極４を設け、この電位をアノード電極２の電位に固定すると、シリコン基板６の電位変動が抑制され、ＳＢＤの電気的特性が安定化する。
【００３３】
ＳＢＤのオフ動作時に、カソード電極３と補助電極４との間にカソード電極３とアノード電極２との間の電圧と同一の比較的高い電圧が印加される。もし、本発明に従う第２の３−５族化合物半導体層８が設けられておらず、シリコン基板６の他方の主面６ｂに補助電極４が設けられているとすれば、シリコン基板６と第１の３−５族化合物半導体領域７との積層体に対してカソード電極３とアノード電極２との間の電圧の全部が印加される。第１の３−５族化合物半導体領域７の厚みＴ１が大きい程この縦方向（厚み方向）の抵抗値が大きくなり、縦方向の漏洩電流が小さくなり且つＳＢＤの耐圧が向上する。しかし、既に説明したように３−５族化合物半導体領域７のクラックやシリコン基板６の反りのために、３−５族化合物半導体領域７を例えば５μｍよりも厚く形成することが困難である。従って、電気的動作の安定性を向上させるための補助電極（裏面電極）を有する従来構造のＳＢＤの耐圧は比較的低い。これに対して、図１の本発明に従うＳＢＤは、カソード電極３と補助電極４との間に第１の３−５族化合物半導体領域７とシリコン基板６と第２の３−５族化合物半導体領域８とが介在するので、従来構造に比べて第１の３−５族化合物半導体領域及びシリコン基板６に印加される電圧が低下し、縦方向の漏洩電流が低減し、耐圧が向上する。即ち、シリコン基板６の一方の主面６ａのみに第１の３−５族化合物半導体領域７を設けたものに相当する従来の半導体装置とシリコン基板６の一方の主面６ａと他方の主面６ｂとの両方に同一厚みの第１及び第２の３−５族化合物半導体領域７，８を設けた本発明に従う半導体装置とを比較すると、本発明に従う半導体装置の縦方向の漏洩電流は従来の半導体装置の縦方向の漏洩電流のほぼ半分になり、本発明に従う半導体装置の耐圧は従来の半導体装置の耐圧のほぼ２倍になる。また、もし、本発明に従う半導体装置の耐圧が従来の半導体装置の耐圧と同一でよい場合は、本発明に従う半導体装置の第１の３−５族化合物半導体領域７の厚みを従来の半導体装置の３−５族化合物半導体領域の厚みのほぼ半分にすることができ、第１の３−５族化合物半導体領域７のクラックを低減することができる。
【００３４】
図１及び図２の実施例の利点の要約を次に示す。
（１） シリコン基板６及び半導体ウエハ６´の一方の主面６ａ、６ａ´に第１の３−５族化合物半導体領域７、７´を設けるのみでなく、他方の主面６ｂ、６ｂ´に第２の３−５族化合物半導体領域８、８´を設けるので、反りの少ないシリコン基板１及び半導体ウエハ１´を提供することができる。
（２） 補助電極４の電位をアノード電極２の電位に固定して電気的特性の安定化を図っているにも拘らず、追加した第２の３−５族化合物半導体領域８によってＳＢＤの耐圧を向上させることができる。
（３）シリコン基板６がp型であり、バッフアー層９及び第１の化合物半導体層１０がｎライク半導体であるので、両者の間にｐｎ接合が生じ、横方向及び縦方向の漏洩電流が低減する。
【実施例２】
【００３５】
次に、図３を参照して実施例２に従う電界効果トランジスタの１種であるＨＥＭＴを説明する。但し、図３及び後述する図４〜図８において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３６】
図３のＨＥＭＴは、図１のアノード電極２をソース電極２ａに変形し、カソード電極３をドレイン電極３ａに変形し、ゲート電極２１を追加し、この他は図１と同一に構成したものである。
【００３７】
図３の第１の電極としてのソース電極２ａ及び第２の電極としてのドレイン電極３ａは第１の３−５族化合物半導体領域７の一方の主面１３にオーミック接触している金属層、即ち図１のカソード電極３と同様な金属層から成る。追加されたゲート電極２１は第１の３−５族化合物半導体領域７の一方の主面１３にショットキー接触する金属層、即ち図１のアノード電極２と同様な金属層から成り、ソース電極２ａとドレイン電極３ａとの間に配置されている。補助電極４は接続導体５によってソース電極２ａに接続されている。
【００３８】
図３の半導体基体１は、図１において同一符号で示すものと同一に構成されているので、第１の化合物半導体層１０に２ＤＥＧ層１２が生じる。従って、ＨＥＭＴのオン動作時には、ソース電極２ａ、第２の化合物半導体層１１、２ＤＥＧ層１２、第２の化合物半導体層１１、及びドレイン電極３ａの経路で電子が流れる。図３のＨＥＭＴはノーマリオン構造であるので、ゲート電極２１とソース電極２ａとの間にオフ制御電圧を印加すると、ゲート電極２１と第１の３−５族化合物半導体領域７との間のショットキー接合に逆方向バイアス電圧が印加され、第１の３−５族化合物半導体領域７に空乏層が生じ、この空乏層によって２ＤＥＧ層１２が遮断され、ＨＥＭＴがオフ状態になる。
【００３９】
ＨＥＭＴがオフ状態の時には、ドレイン電極３ａとソース電極２ａとの間の電圧、及びドレイン電極３ａと補助電極４との間の電圧がオン時のこれ等の電圧よりも高くなり、横方向の漏洩電流と縦方向の漏洩電流とが流れる。図３のＨＥＭＴの縦方向の漏洩電流は、図１のＳＢＤの場合と同様に第２の３−５族化合物半導体領域８の働きで小さくなる。また、補助電極４の電位がソース電極２ａの電位に固定されるので、ＨＥＭＴの動作が安定する。従って、図３の実施例２によっても図１の実施例１と同様な効果を得ることができる。
【実施例３】
【００４０】
図４のＨＥＭＴは補助電極４を接続導体５によってゲート電極２１に接続し、この他は図３と同一に構成したものである。
【００４１】
図４のＨＥＭＴでは補助電極４の電位がゲート電極２１の電位に固定され、図３と同様に動作が安定化する。従って、図４の実施例３によっても図１及び図３の実施例１及び２と同様な効果を得ることができる。
【実施例４】
【００４２】
図５は実施例４に従うＭＥＳＦＥＴを図３のＨＥＭＴと同様に示すものである。図５のＭＥＳＦＥＴは、変形された半導体基体１ａを有する他は図３のＨＥＭＴと同様に構成されている。
【００４３】
図５の半導体基体１ａは、変形された第１及び第２の３−５族化合物半導体領域７ａ、８ａを有する他は図１及び図３の半導体基体１と同一に構成されている。図５の第１の３−５族化合物半導体領域７ａは、図１及び図３と同一のバッファ層９とこの上にエピタキシャル成長されたｎ型ＧａＮから成るｎ型化合物半導体層１０ａとで構成されている。第２の３−５族化合物半導体領域８ａは、バッファ層９と同一材料から成る第１の補助化合物半導体層１５とｎ型化合物半導体層１０ａと同一材料から成る第２の補助化合物半導体層１６ａとから成る。第１及び第２の３−５族化合物半導体領域７ａ、８ａは、実施例１の第１及び第２の３−５族化合物半導体層７、８と同様に同時にエピタキシャル成長されたものであり、互いに同一の構造を有し、これ等の厚みＴ１、Ｔ２は同一の値を有する。
【００４４】
図５のＭＥＳＦＥＴの補助電極４は図３のＨＥＭＴと同様に接続導体５によってソース電極２ａに接続されている。なお、補助電極４をソース電極２ａに接続する代りに図５で点線で示すようにゲート電極２１に接続することもできる。
【００４５】
図５の実施例４のＭＥＳＦＥＴの場合には、オン動作時にソース電極２ａ、ｎ型化合物半導体層１０ａ、及びドレイン電極３ａの経路で電子が流れる。ゲート電極２１とソース電極２ａとの間にオフ制御電圧が印加されると、ゲート電極２１とｎ型化合物半導体層１０ａとの間のショットキー接合が逆バイアスされて、ｎ型化合物半導体層１０ａに空乏層が生じ、この空乏層によって電子の流れが遮断される。
【００４６】
図５の実施例４における第２の３−５族化合物半導体領域８ａは、図１、第３、図４の第２の３−５族化合物半導体領域８と同様な機能を有するので、図５の実施例４によっても実施例１〜３と同様な効果を得ることができる。
【実施例５】
【００４７】
図６及び図７に示す実施例５のＳＢＤは、変形された半導体基体１ｂと変形された接続導体５ａを有する他は図１と同一に構成されている。
【００４８】
図６及び図７のＳＢＤの半導体基体１ｂは、上側の第１の３−５族化合物半導体領域７の一方の主面１３から下側の第２の３−５族化合物半導体領域８の他方の主面１９に至る溝即ち切欠部２２を有する他は図１の半導体基体１と同様に構成されている。切欠部２２の壁面には絶縁膜２３が構成され、この絶縁膜２３の上に接続導体５ａが配置されている。接続導体５ａの一端はアノード電極２に接続され、他端は補助電極４に接続されている。
【００４９】
図６のＳＢＤは電気回路的に図１のＳＢＤと同一であるので、図１の実施例１と同一の効果を得ることができる。また、図６の実施例５は、接続導体５ａが切欠部２２の中に配置され且つ半導体基体１と一体的に形成されているので、製造が容易であり且つ機械的安定性が高いという効果も有する。
なお、溝から成る切欠部２２の代わりに半導体基体１ｂの上側の第１の３−５族化合物半導体領域７の一方の主面１３から下側の第２の３−５族化合物半導体領域８の他方の主面１９に至る貫通孔を形成し、この貫通孔の中に絶縁膜２３及び接続導体５ａを配置することができる。また、図３、図４及び図５の実施例２，３，４の接続導体５を、図６の接続導体５ａと同様なものに変形し、溝から成る切欠部２２に相当するもの、又は貫通孔に配置することができる。
【実施例６】
【００５０】
図８の実施例６のＳＢＤは、変形された半導体基体１ｃを有する他は図１と同様に構成したものである。図８の半導体基体１ｃは、図１と同一のシリコン基板６と第１の３−５族化合物半導体領域７とを有し、且つ変形された第２の３−５族化合物半導体領域８ｂを有する。図８の第２の３−５族化合物半導体領域８ｂは、厚さＴ２´を有する１つの化合物半導体層２４から成る。
【００５１】
この実施例６では、第１及び第２の３−５族化合物半導体領域７，８ｂを同時に形成せずに別の工程で形成している。即ち、シリコン基板６の上に第１の３−５族化合物半導体領域７をエピタキシャル成長させた後に、第２の３−５族化合物半導体領域８ｂとしてＧａＮをシリコン基板６の他方の主面６ｂに成長させている。
なお、シリコン基板６の他方の主面６ｂに第２の３−５族化合物半導体領域８ｂを先に形成し、その後にシリコン基板６の一方の主面６ａに第１の３−５族化合物半導体領域７を形成することもできる。また、第２の３−５族化合物半導体領域８ｂの代わりに、第１、第２及び第３の補助化合物半導体層１５，１６，１７の内の１つ又は２つを設けることができる。
【００５２】
図８の半導体基体１ｃの第２の３−５族化合物半導体領域８ｂの厚さＴ２´は、第１の３−５族化合物半導体領域７の深さＴ１よりも薄くてもよいし、また厚くすてのよい。気相生長時間を短縮するために第２の３−５族化合物半導体領域８ｂの厚さＴ２´を薄くした場合には、反り及び耐圧改善効果が図１に比べて低くなる。しかし、第２の３−５族化合物半導体領域８ｂを有さない従来装置に比べて反り及び耐圧は改善される。なお、この実施例６は、第２の３−５族化合物半導体領域８ｂが１つの化合物半導体層２４から成るので、製造が容易であるという利点を有する。
【００５３】
図３、図４、図５、図６の実施例２，３，４，５の第２の３−５族化合物半導体領域８，８ａを図８に示すように変形することもできる。
【００５４】
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１） 図１、図６、図８のカソード電極３と第１の化合物半導体層１０又は第２の化合物半導体層１１との間、及び図３、図４、図５のソース電極２ａ及びドレイン電極３ａと化合物半導体層１０，１０ａとの間にオーミック接触を助けるための半導体層（コンタクト層）を設けることができる。また、カソード電極３、ソース電極２ａ及びドレイン電極３ａを第１の化合物半導体層１０に直接に接続することもできる。また、化合物半導体層１１、１０を掘り込み、カソード電極３、ソース電極２ａ及びドレイン電極３ａを２ＤＥＧ層１２に直接に接続することもできる。
（２） 第１及び第２の３−５族化合物半導体領域７ａ、８ａの各層９，９ａ，１０，１０ａ，１１，１５，１６，１６ａ，１７，２４を、ＧａＮ，ＡｌＧａＮ以外のＩｎＧａＮ，ＡｌｌｎＧａＮ，ＡｌＮ，ＩｎＡｌＮ，ＡｌＰ，ＧａＰ，ＡｌｌｎＰ，ＧａｌｎＰ，ＡｌＧａＰ，ＡｌＧａＡｓ，ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，ＩｎＰ，ＩｎＮ，ＧａＡｓＰ等の別の３−５族化合物半導体で形成することができる。
（３） シリコン基板６をシリコン以外のＳｉＣ等のシリコン化合物で形成することもできる。
（４） 第２の化合物半導体層１１をｐ型半導体の正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層１２に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。
（５） 図１、図６及び図８のＳＢＤ、又は図３、図４のＨＥＭＴ、又は図５のＭＥＳＦＥＴに別の半導体素子を一体的に形成することができる。例えば、図３、図４のＨＥＭＴ及び図５のＭＥＳＦＥＴのゲート電極２１とドレイン電極３ａとの間又はドレイン電極３ａよりも外周側にショットキー電極を設け、このショットキー電極をソース電極２ａに接続することができる。
（６） 第２の３−５族化合物半導体領域８，８ａ，８ｂの一部又は全部を使用してＳＢＤ，ＦＥＴ等の半導体素子を形成することができる。
（７） 図３、図４、図５の実施例２，３，４において、ゲート電極２１の下にゲート絶縁膜を設け、絶縁ゲート型ＦＥＴとすることができる。
（８）補助電極４をアノード電極２、ソース電極２ａ、又はゲート電極２１に接続する代わりに別の固定電位点又は電源に接続することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１に従うＳＢＤを示す断面図である。
【図２】図１の半導体基体を得るための半導体ウエハとその保持手段とを示す断面図である。
【図３】実施例２に従うＨＥＭＴを示す断面図である。
【図４】実施例３に従うＨＥＭＴを示す断面図である。
【図５】実施例４に従うＭＥＳＦＥＴを示す断面図である。
【図６】実施例５に従うＳＢＤを示す断面図である。
【図７】図６のＳＢＤの平面図である。
【図８】実施例６に従うＳＢＤを示す断面図である。
【符号の説明】
【００５６】
１ 半導体基体
１´ 半導体ウエハ
２ アノード電極
３ カソード電極
４ 補助電極
５ 接続導体
６ シリコン基板
７，８ 第１及び第２の３−５族化合物半導体領域
【技術分野】
【０００１】
本発明は、シリコンを含む基板上に３−５族化合物半導体領域を有する半導体基体及びこれを使用した電界効果トランジスタ（ＦＥＴ）、ショットキーバリアダイオード（ＳＢＤ）等の半導体装置に関する。
【背景技術】
【０００２】
シリコン基板上の窒化物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちＭＥＳＦＥＴ（Metal Semiconductor Filed Effect Transistor）や高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor）等の半導体デバイスは例えば特開２００５−１５８８８９号公報（特許文献１）等で公知である。
【０００３】
シリコン基板の上に窒化物半導体を有する半導体デバイスにおいて、シリコン基板の電位を固定しない状態（フローティング状態）で使用すると、半導体デバイスに印加される直流、交流又は高周波電圧の変化に応じてシリコン基板の電位も変化し、半導体デバイスの電気的特性が不安定になる。
【０００４】
この問題を解決するために、シリコン基板の窒化物半導体が形成されている一方の主面とは反対の主面に裏面電極を形成し、この裏面電極を窒化物半導体層上の電極に接続し、この裏面電極の電位を固定することがある。例えば、ＳＢＤにおいてはアノード電極に裏面電極を接続し、ＦＥＴにおいては、裏面電極をソース電極に接続する。
【０００５】
ところで、裏面電極を設けて電気的動作の安定性を向上させると、半導体デバイスの耐圧低下を招くことがある。例えば、ＳＢＤにおいて裏面電極を設け、これをアノード電極に接続すると、アノード電極とカソード電極との間に電圧が印加されると共に、カソード電極と裏面電極との間にも電圧が印加される。この結果、ＳＢＤのオフ動作時（逆バイアス時）に、カソード電極とアノード電極との間に横方向の漏洩電流が流れると共に、カソード電極と裏面電極との間に縦方向の漏洩電流が流れ、ＳＢＤの漏洩電流の増大を招く。ＳＢＤ等の半導体デバイスの耐圧は通常漏洩電流の大きさで決定されるので、漏洩電流が大きいと必然的に耐圧が低下する。
【０００６】
ＳＢＤ、ＦＥＴ等の半導体デバイスにおいて、縦方向の漏洩電流が小さい場合には、縦方向の漏洩電流に基づく耐圧低下は少ない。シリコン基板上の窒化物半導体層を厚く形成することによって縦方向の漏洩電流を低減し、耐圧向上を図ることができる。
【０００７】
しかし、シリコン基板の上に窒化物半導体層を厚く且つ良好に形成することは困難である。窒化物半導体層が例えば５μｍ以上のように比較的厚くなると、シリコン基板と窒化物半導体と間の格子定数の相違及び熱膨張係数の相違のために窒化物半導体にクラックが発生したり、窒化物半導体を伴なったシリコン基板即ち半導体ウエハに反りが発生する。窒化物半導体にクラックが発生すると、半導体デバイスの製造歩留りが低下する。また、半導体ウエハの反りが所定値以上になると、半導体デバイスの製造装置に半導体ウエハを正しく配置することができなくなり、半導体ウエハの使用が不可能になる。また、半導体ウエハの使用がたとえ可能であっても、反りの大きい半導体ウエハを使用すると、半導体デバイスの製造を円滑に進めることができなくなる、製造歩留りが低下する。このような問題は窒化物半導体に限らず、これに類似の３−５族化合物半導体においても生じる。
【特許文献１】特開２０００−１５８８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする第１の課題は、シリコン基板上に３−５族化合物半導体領域が形成された半導体基体即ち半導体ウエハの反りを低減することが困難なことである。本発明の第２の課題は、電気的動作の安定性向上と耐圧向上との両方を達成することが困難なことである。
【課題を解決するための手段】
【０００９】
上記第１の課題を解決するための本発明は、
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と
から成る半導体基体に係わるものである。
【００１０】
上記第２の課題を解決するための本発明は、
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と、
前記第１の３−５族化合物半導体領域の表面に形成された第１及び第２の電極と、
前記第２の３−５族化合物半導体領域の表面に形成された補助電極と
を有していることを特徴とする半導体装置に係わるものである。
【００１１】
なお、請求項２に示すように、前記第２の３−５族化合物半導体領域は前記第１の３−５族化合物半導体領域と同一構造を有していることが望ましい。
また、請求項４に示すように、前記第１の電極と前記補助電極とを電気的に接続する導体を有していることが望ましい。
また、請求項５に示すように、前記第１の３−５族化合物半導体領域の表面にソース電極、ドレイン電極及びゲート電極とを有する電界効果型半導体装置に本発明を適用することができる。
また、請求項６又は７に示すように、前記ソース電極又はゲート電極と補助電極とを電気的に接続する導体を有していることが望ましい。
また、請求項８に示すように、例えばＨＥＭＴを構成するために前記第１の３−５族化合物半導体領域を、前記基板の一方の主面上に形成された第１の化合物半導体層と、前記第１の化合物半導体層の上に形成され且つ前記第１の化合物半導体層と異なる材料から成る第２の化合物半導体層とで構成することができる。
また、請求項９に示すように、例えばＭＥＳＦＥＴを構成するために前記第１の３−５族化合物半導体領域を、前記基板の上に形成され且つ所定の導電型を有している化合物半導体層で構成することができる。
【発明の効果】
【００１２】
各請求項の発明によれば、シリコンを含む基板の一方の主面に第１の３−５族化合物半導体領域が設けられ、他方の主面に第２の３−５族化合物半導体領域が設けられているので、基板と第１の３−５族化合物半導体領域との間の応力と基板と第２の３−５族化合物半導体領域との間の応力との打消し合いが生じ、基板の反りが低減する。
また、請求項３〜９の発明によれば、補助電極を使用して電気的動作の安定化を図ることができ、且つソース電極又はドレーン電極と補助電極との間を流れる縦方向の漏洩電流を低減させ、耐圧の向上を図ることができる。即ち、基板の一方の主面のみに３−５族化合物半導体領域を有する従来の半導体装置に比べて、基板の一方及び他方の主面に３−５族化合物半導体領域を有する本発明の半導体装置な耐圧が高くなる。更に詳しく説明すると、従来の半導体装置と本発明の半導体装置とにおいて、基板の一方の主面の３−５族化合物半導体領域の厚みが互いに同一の場合には、他方の主面に３−５族化合物半導体領域を有する本発明の半導体装置の縦方向の漏洩電流が従来の半導体装置の縦方向の漏洩電流よりも小さくなり、本発明の半導体装置の耐圧が従来の半導体装置の耐圧よりも高くなる。この場合において、もし、本発明の第１及び第２の３−５族化合物半導体領域が互いに同一の厚みに形成されている時には、本発明の半導体装置の耐圧が従来の半導体装置の耐圧の約２倍になる。
また、もし、本発明の半導体装置の耐圧が従来の半導体装置の耐圧と同一でよい場合は、本発明の半導体装置の第１の３−５族化合物半導体領域の厚みを従来の半導体装置の３−５族化合物半導体領域の厚みよりも薄くすることができ、基板の反り及び第１の３−５族化合物半導体領域のクラックを低減することができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施形態を図１〜図８を参照して説明する。
【実施例１】
【００１４】
図１に示す実施例１に従うショットキーバリアダイオード即ちＳＢＤは、半導体基体１と、第１の電極としてのアノード電極２と、第２の電極としてのカソード電極３と、補助電極４と、接続導体５とから成る。
【００１５】
半導体基体１は、シリコン基板６と、このシリコン基板６の一方の主面６ａ上に形成された第１の３−５族化合物半導体領域７と、シリコン基板６の他方の主面６ｂ上に形成された第２の３−５族化合物半導体領域８とから成る。
【００１６】
シリコン基板６は、第１及び第２の３−５族化合物半導体領域７，８をエピタキシャル成長させるための基板としての機能と、第１及び第２の３−５族化合物半導体領域５を機械的に支持する機能を有する。このシリコン基板６は、ｐ型不純物（例えばボロン）を１×１０12ｃｍ-3〜１×１０19ｃｍ-3程度に含み、０．０１〜１００００Ωｃｍ程度の抵抗値を有するｐ型シリコン単結晶から成る。なお、シリコン基板６をｎ型シリコン又はアンドープシリコンで構成することもできる。このシリコン基板６の好ましい厚みは100〜1500μｍである。
【００１７】
第１の３−５族化合物半導体領域７は、ＳＢＤのための主半導体領域と呼ぶこともできるものであって、シリコン基板６の一方の主面６ａ上に順次にエピタキシャル成長させることによって形成されたバッファ層９と第１の化合物半導体層１０と第２の化合物半導体層１１とから成る。
【００１８】
バッファ層９はシリコン基板６の一方の主面６ａ上に周知のＭＯＶＰＥ（有機金属気相エピタキシー）法で形成されている。図１では、図示を簡略化するためにバッファ層９が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ層９は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤーとＧａＮ（窒化ガリウム）から成る第２のサブレイヤーとが交互に蓄積された多層構造バッファである。このバッファ層９は半導体装置即ちＳＢＤの動作に直接に関係していないので、これを省くこともできる。また、バッファ層９の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
【００１９】
第１の化合物半導体層１０は、電子走行層と呼ぶこともできるものであってバッファ層９の上に不純物が添加されていないＧａＮ（窒化ガリウム）即ちアンドープＧａＮを気相成長させたものから成り、０．３〜１０μｍの厚さを有する。なお、この第１の化合物半導体層１０をＧａＮ以外の別の３−５族化合物半導体で形成することもできる。
【００２０】
第２の化合物半導体層１１は、電子供給層と呼ぶこともできるものであって、第１の化合物半導体層１０の上に不純物が添加されていないＡｌＧａＮ即ちアンドープＡｌＧａＮを気相成長させたものから成り、５〜５０ｎｍの厚さを有する。この実施例の第２の化合物半導体層１１はアンドープＡｌＧａＮであるが、ｎ型半導体と同様に機能するｎライク半導体の特性を有する。
第２の化合物半導体層１１の材料を次の化学式で示すことができる。
ＡｌxＧａ1-xＮ
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
ＡｌＧａＮから成る第２の化合物半導体層１１はこの下のＧａＮから成る第１の化合物半導体層１０よりも広いバンドギャプを有するので、第１及び第２の化合物半導体層１０，１１間のヘテロ接合に基づくピエゾ分極によって点線で示すように周知の２次元電子ガス層（２ＤＥＧ層）１２が第１の化合物半導体層１０に生じる。
なお、第２の化合物半導体層１１をｎ型不純物をドープしたｎ型ＡｌＧａＮに置き換えることもできる。また、第２の化合物半導体層１１をＡｌＧａＮ以外の別の３−５族化合物半導体で形成することもできる。
【００２１】
第１の電極としてのアノード電極２は、第１の３−５族化合物半導体領域７の一方の主面１３上にショットキー接触している金属層から成る。このアノード電極２は、例えＮｉ，Ａｕを順次に蒸着することによって形成される。
【００２２】
第２の電極としてのカソード電極３は、第１の３−５族化合物半導体領域７の一方の主面１３上にオーミック接触している金属層から成る。このカソード電極３は、例えばＴｉとＡｌとを順次に蒸着することによって形成される。カソード電極３を上側の第２の化合物半導体層１１にオーミック接触させる代りに、下側の第１の化合物半導体層１０にオーミック接触させることができる。なた、化合物半導体層１１，１０を掘り込み、カソード電極３を２ＤＥＧ層１２に直接にオーミック接触させることもできる。また、第１の化合物半導体層１０又は第２の化合物半導体層１１とカソード電極３との間に例えばｎ型ＧａＮから成るオーミックコンタクト層を設け、このオーミックコンタクト層にカソード電極３をオーミック接触させることもできる。
【００２３】
一方の主面１３上に互いに平行に配置されたアノード電極２とカソード電極３との間隔Ｌ１は例えば２０μｍであって、第１の３−５族化合物半導体領域７の一方の主面１２と他方の主面１４との間隔即ち第１の厚みＴ１（例えば２．５μｍ）よりも大きい。なお、アノード電極２及びカソード電極３の平面パターンを櫛歯状等に変形することもできる。
【００２４】
第２の３−５族化合物半導体領域８は、補助半導体領域とも呼ぶことができるものであって、シリコン基板６の他方の主面６ｂ上に順次にエピタキシャル成長された第１、第２及び第３の補助化合物半導体層１５，１６，１７から成り、反り防止機能及び耐圧向上機能を有する。
【００２５】
第１の補助化合物半導体層１５はバッファ層９と同一材料で形成され且つバッファ層９とほぼ同一の厚さを有する。第２の補助化合物半導体層１６は第１の化合物半導体層１０と同一材料で形成され且つ第１の化合物半導体層１０とほぼ同一の厚さを有する。第３の補助化合物半導体層１７は第２の化合物半導体層１１と同一材料同一材料で形成され且つ第２の化合物半導体層１１とほぼ同一の厚さを有する。従って、第１及び第２の３−５族化合物半導体領域７、８は互いに同一構造を有し、且つシリコン基板６を中心にして対称に配置されている。また、第２の３−５族化合物半導体領域８の一方の主面１８から他方の主面１９までの第２の厚みＴ２は第１の３−５族化合物半導体領域７の第１の厚みＴ１と実質的に同一である。なお、シリコン基板６及び半導体基体１の反りを防止するために第２の３−５族化合物半導体層８の第２の厚みＴ２を、第１の厚みＴ１の０．２〜２倍にすることが好ましく、０．５〜１．５倍にすることがより好ましく、１倍（同一）にすることが最も好ましい。
【００２６】
補助電極４は第２の３−５族化合物半導体領域８の他方の主面１９にオーミック接触している金属層、又はショットキー接触している金属層から成る。
【００２７】
接続導体５は例えばワイヤから成り、アノード電極２に接続された一端と補助電極４に接続された他端とを有する。図１では接続導体５がアノード電極２と補助電極４とに直接に接続されているが、この代りに接続導体５の一端をアノード電極２に接続される図示されていない端子導体に接続すること、接続導体５の他端を補助電極４に結合される図示されていない端子導体に接続することもできる。また、シリコン基板６、第１及び第２の３−５族化合物半導体領域７，８の側面に絶縁膜を設け、この絶縁膜の上に接続導体５を配置することもできる。
【００２８】
図１の半導体基体１を形成する時には、図２に示すシリコンウエハ６´を用意し、このシリコンウエハ６´の一方の主面６ａ´と他方の主面６ｂ´との両方に化合物半導体を気相成長させることが可能なようにシリコンウエハ６´を保持手段２０によって保持し、これをＭＯＶＰＥ装置に入れ、周知の気相成長法によってバッファ層９´、第１及び第２の化合物半導体層１０´、１１´から成る第１の３−５族化合物半導体領域７´を形成すると同時に第１、第２及び第３の補助化合物半導体層１５´、１６´、１７´から成る第２の３−５族化合物半導体領域８´を形成し、大面積の半導体基体即ち半導体ウエハ１´を得る。図２の半導体ウエハ１´のシリコン基板６´、バッファ層９´、第１及び第２の化合物半導体層１０´、１１´、第１、第２及び第３の補助化合物半導体層１５´、１６´、１７´は、図１のシリコン基板６、バッファ層６、第１及び第２の化合物半導体層１０、１１、第１、第２及び第３の補助化合物半導体層１５、１６、１７と同一材料から成り且つ同一の厚みを有する。また、図２の半導体ウエハ１´は、図１の半導体基体１を複数個形成することが可能な表面積を有している。従って、図２の半導体ウエハ１´に複数のＳＢＤのためのアノード電極２及びカソード電極３及び補助電極４を予め形成し、その後に個別のＳＢＤに分割する。
【００２９】
図２の半導体ウエハ１´において、シリコンウエハ６´と第１及び第２の化合物半導体領域７´、８´との間に格子定数及び熱膨張係数の相違がある。しかし、シリコンウエハ６´と第１の化合物半導体領域７´との間の応力の向きとシリコンウエハ６´と第２の化合物半導体領域８´との間の応力の向きとが互いに逆になり、２つの応力の打ち消し合いが生じ、シリコンウエハ６´及び半導体ウエハ１´の反りが抑制される。半導体ウエハ１´の反りが小さいと、半導体デバイスの製造装置に対する半導体ウエハ１´の装着を確実に行うことが可能になり、製造歩留りが向上し、更にアノード電極２、カソード電極３を所定パターンに周知のホトレジスト技術によって正確且つ容易に形成することが可能になる。
【００３０】
図１のＳＢＤのアノード電極２の電位がカソード電極３の電位よりも高い時には、アノード電極２、第２の化合物半導体層１１、２ＤＥＧ層１２、第２の化合物半導体層１１及びカソード電極３の経路で正方向電流が流れる。なお、第２の化合物半導体層１１は極めて薄いのでその縦方向の抵抗値は小さく、その横方向の抵抗値は大きい。従って、アノード電極２とカソード電極３との間に電圧が印加された時に、第２の化合物半導体層１１の横方向には電流が実質的に流れないが、縦方向には電流が流れる。
【００３１】
ショットキー電極から成るアノード電極２の電位がカソード電極３の電位よりも低い時には、アノード電極２と第１の３−５族化合物半導体領域７との間にショットキーバリアに逆バイアス電圧が印加され、第１の３−５族化合物半導体領域７に空乏層が生じ、この空乏層によってアノード電極２とカソード電極３との間の電流通路が遮断され、アノード電極２とカソード電極３との間がオフ状態になる。
【００３２】
もし、補助電極４が設けられていない時には、アノード電極２とカソード電極３との間の電圧変化によってシリコン基板６の電位が変動し、ＳＢＤの電気的特性も変動する。しかし、図１に示すように補助電極４を設け、この電位をアノード電極２の電位に固定すると、シリコン基板６の電位変動が抑制され、ＳＢＤの電気的特性が安定化する。
【００３３】
ＳＢＤのオフ動作時に、カソード電極３と補助電極４との間にカソード電極３とアノード電極２との間の電圧と同一の比較的高い電圧が印加される。もし、本発明に従う第２の３−５族化合物半導体層８が設けられておらず、シリコン基板６の他方の主面６ｂに補助電極４が設けられているとすれば、シリコン基板６と第１の３−５族化合物半導体領域７との積層体に対してカソード電極３とアノード電極２との間の電圧の全部が印加される。第１の３−５族化合物半導体領域７の厚みＴ１が大きい程この縦方向（厚み方向）の抵抗値が大きくなり、縦方向の漏洩電流が小さくなり且つＳＢＤの耐圧が向上する。しかし、既に説明したように３−５族化合物半導体領域７のクラックやシリコン基板６の反りのために、３−５族化合物半導体領域７を例えば５μｍよりも厚く形成することが困難である。従って、電気的動作の安定性を向上させるための補助電極（裏面電極）を有する従来構造のＳＢＤの耐圧は比較的低い。これに対して、図１の本発明に従うＳＢＤは、カソード電極３と補助電極４との間に第１の３−５族化合物半導体領域７とシリコン基板６と第２の３−５族化合物半導体領域８とが介在するので、従来構造に比べて第１の３−５族化合物半導体領域及びシリコン基板６に印加される電圧が低下し、縦方向の漏洩電流が低減し、耐圧が向上する。即ち、シリコン基板６の一方の主面６ａのみに第１の３−５族化合物半導体領域７を設けたものに相当する従来の半導体装置とシリコン基板６の一方の主面６ａと他方の主面６ｂとの両方に同一厚みの第１及び第２の３−５族化合物半導体領域７，８を設けた本発明に従う半導体装置とを比較すると、本発明に従う半導体装置の縦方向の漏洩電流は従来の半導体装置の縦方向の漏洩電流のほぼ半分になり、本発明に従う半導体装置の耐圧は従来の半導体装置の耐圧のほぼ２倍になる。また、もし、本発明に従う半導体装置の耐圧が従来の半導体装置の耐圧と同一でよい場合は、本発明に従う半導体装置の第１の３−５族化合物半導体領域７の厚みを従来の半導体装置の３−５族化合物半導体領域の厚みのほぼ半分にすることができ、第１の３−５族化合物半導体領域７のクラックを低減することができる。
【００３４】
図１及び図２の実施例の利点の要約を次に示す。
（１） シリコン基板６及び半導体ウエハ６´の一方の主面６ａ、６ａ´に第１の３−５族化合物半導体領域７、７´を設けるのみでなく、他方の主面６ｂ、６ｂ´に第２の３−５族化合物半導体領域８、８´を設けるので、反りの少ないシリコン基板１及び半導体ウエハ１´を提供することができる。
（２） 補助電極４の電位をアノード電極２の電位に固定して電気的特性の安定化を図っているにも拘らず、追加した第２の３−５族化合物半導体領域８によってＳＢＤの耐圧を向上させることができる。
（３）シリコン基板６がp型であり、バッフアー層９及び第１の化合物半導体層１０がｎライク半導体であるので、両者の間にｐｎ接合が生じ、横方向及び縦方向の漏洩電流が低減する。
【実施例２】
【００３５】
次に、図３を参照して実施例２に従う電界効果トランジスタの１種であるＨＥＭＴを説明する。但し、図３及び後述する図４〜図８において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３６】
図３のＨＥＭＴは、図１のアノード電極２をソース電極２ａに変形し、カソード電極３をドレイン電極３ａに変形し、ゲート電極２１を追加し、この他は図１と同一に構成したものである。
【００３７】
図３の第１の電極としてのソース電極２ａ及び第２の電極としてのドレイン電極３ａは第１の３−５族化合物半導体領域７の一方の主面１３にオーミック接触している金属層、即ち図１のカソード電極３と同様な金属層から成る。追加されたゲート電極２１は第１の３−５族化合物半導体領域７の一方の主面１３にショットキー接触する金属層、即ち図１のアノード電極２と同様な金属層から成り、ソース電極２ａとドレイン電極３ａとの間に配置されている。補助電極４は接続導体５によってソース電極２ａに接続されている。
【００３８】
図３の半導体基体１は、図１において同一符号で示すものと同一に構成されているので、第１の化合物半導体層１０に２ＤＥＧ層１２が生じる。従って、ＨＥＭＴのオン動作時には、ソース電極２ａ、第２の化合物半導体層１１、２ＤＥＧ層１２、第２の化合物半導体層１１、及びドレイン電極３ａの経路で電子が流れる。図３のＨＥＭＴはノーマリオン構造であるので、ゲート電極２１とソース電極２ａとの間にオフ制御電圧を印加すると、ゲート電極２１と第１の３−５族化合物半導体領域７との間のショットキー接合に逆方向バイアス電圧が印加され、第１の３−５族化合物半導体領域７に空乏層が生じ、この空乏層によって２ＤＥＧ層１２が遮断され、ＨＥＭＴがオフ状態になる。
【００３９】
ＨＥＭＴがオフ状態の時には、ドレイン電極３ａとソース電極２ａとの間の電圧、及びドレイン電極３ａと補助電極４との間の電圧がオン時のこれ等の電圧よりも高くなり、横方向の漏洩電流と縦方向の漏洩電流とが流れる。図３のＨＥＭＴの縦方向の漏洩電流は、図１のＳＢＤの場合と同様に第２の３−５族化合物半導体領域８の働きで小さくなる。また、補助電極４の電位がソース電極２ａの電位に固定されるので、ＨＥＭＴの動作が安定する。従って、図３の実施例２によっても図１の実施例１と同様な効果を得ることができる。
【実施例３】
【００４０】
図４のＨＥＭＴは補助電極４を接続導体５によってゲート電極２１に接続し、この他は図３と同一に構成したものである。
【００４１】
図４のＨＥＭＴでは補助電極４の電位がゲート電極２１の電位に固定され、図３と同様に動作が安定化する。従って、図４の実施例３によっても図１及び図３の実施例１及び２と同様な効果を得ることができる。
【実施例４】
【００４２】
図５は実施例４に従うＭＥＳＦＥＴを図３のＨＥＭＴと同様に示すものである。図５のＭＥＳＦＥＴは、変形された半導体基体１ａを有する他は図３のＨＥＭＴと同様に構成されている。
【００４３】
図５の半導体基体１ａは、変形された第１及び第２の３−５族化合物半導体領域７ａ、８ａを有する他は図１及び図３の半導体基体１と同一に構成されている。図５の第１の３−５族化合物半導体領域７ａは、図１及び図３と同一のバッファ層９とこの上にエピタキシャル成長されたｎ型ＧａＮから成るｎ型化合物半導体層１０ａとで構成されている。第２の３−５族化合物半導体領域８ａは、バッファ層９と同一材料から成る第１の補助化合物半導体層１５とｎ型化合物半導体層１０ａと同一材料から成る第２の補助化合物半導体層１６ａとから成る。第１及び第２の３−５族化合物半導体領域７ａ、８ａは、実施例１の第１及び第２の３−５族化合物半導体層７、８と同様に同時にエピタキシャル成長されたものであり、互いに同一の構造を有し、これ等の厚みＴ１、Ｔ２は同一の値を有する。
【００４４】
図５のＭＥＳＦＥＴの補助電極４は図３のＨＥＭＴと同様に接続導体５によってソース電極２ａに接続されている。なお、補助電極４をソース電極２ａに接続する代りに図５で点線で示すようにゲート電極２１に接続することもできる。
【００４５】
図５の実施例４のＭＥＳＦＥＴの場合には、オン動作時にソース電極２ａ、ｎ型化合物半導体層１０ａ、及びドレイン電極３ａの経路で電子が流れる。ゲート電極２１とソース電極２ａとの間にオフ制御電圧が印加されると、ゲート電極２１とｎ型化合物半導体層１０ａとの間のショットキー接合が逆バイアスされて、ｎ型化合物半導体層１０ａに空乏層が生じ、この空乏層によって電子の流れが遮断される。
【００４６】
図５の実施例４における第２の３−５族化合物半導体領域８ａは、図１、第３、図４の第２の３−５族化合物半導体領域８と同様な機能を有するので、図５の実施例４によっても実施例１〜３と同様な効果を得ることができる。
【実施例５】
【００４７】
図６及び図７に示す実施例５のＳＢＤは、変形された半導体基体１ｂと変形された接続導体５ａを有する他は図１と同一に構成されている。
【００４８】
図６及び図７のＳＢＤの半導体基体１ｂは、上側の第１の３−５族化合物半導体領域７の一方の主面１３から下側の第２の３−５族化合物半導体領域８の他方の主面１９に至る溝即ち切欠部２２を有する他は図１の半導体基体１と同様に構成されている。切欠部２２の壁面には絶縁膜２３が構成され、この絶縁膜２３の上に接続導体５ａが配置されている。接続導体５ａの一端はアノード電極２に接続され、他端は補助電極４に接続されている。
【００４９】
図６のＳＢＤは電気回路的に図１のＳＢＤと同一であるので、図１の実施例１と同一の効果を得ることができる。また、図６の実施例５は、接続導体５ａが切欠部２２の中に配置され且つ半導体基体１と一体的に形成されているので、製造が容易であり且つ機械的安定性が高いという効果も有する。
なお、溝から成る切欠部２２の代わりに半導体基体１ｂの上側の第１の３−５族化合物半導体領域７の一方の主面１３から下側の第２の３−５族化合物半導体領域８の他方の主面１９に至る貫通孔を形成し、この貫通孔の中に絶縁膜２３及び接続導体５ａを配置することができる。また、図３、図４及び図５の実施例２，３，４の接続導体５を、図６の接続導体５ａと同様なものに変形し、溝から成る切欠部２２に相当するもの、又は貫通孔に配置することができる。
【実施例６】
【００５０】
図８の実施例６のＳＢＤは、変形された半導体基体１ｃを有する他は図１と同様に構成したものである。図８の半導体基体１ｃは、図１と同一のシリコン基板６と第１の３−５族化合物半導体領域７とを有し、且つ変形された第２の３−５族化合物半導体領域８ｂを有する。図８の第２の３−５族化合物半導体領域８ｂは、厚さＴ２´を有する１つの化合物半導体層２４から成る。
【００５１】
この実施例６では、第１及び第２の３−５族化合物半導体領域７，８ｂを同時に形成せずに別の工程で形成している。即ち、シリコン基板６の上に第１の３−５族化合物半導体領域７をエピタキシャル成長させた後に、第２の３−５族化合物半導体領域８ｂとしてＧａＮをシリコン基板６の他方の主面６ｂに成長させている。
なお、シリコン基板６の他方の主面６ｂに第２の３−５族化合物半導体領域８ｂを先に形成し、その後にシリコン基板６の一方の主面６ａに第１の３−５族化合物半導体領域７を形成することもできる。また、第２の３−５族化合物半導体領域８ｂの代わりに、第１、第２及び第３の補助化合物半導体層１５，１６，１７の内の１つ又は２つを設けることができる。
【００５２】
図８の半導体基体１ｃの第２の３−５族化合物半導体領域８ｂの厚さＴ２´は、第１の３−５族化合物半導体領域７の深さＴ１よりも薄くてもよいし、また厚くすてのよい。気相生長時間を短縮するために第２の３−５族化合物半導体領域８ｂの厚さＴ２´を薄くした場合には、反り及び耐圧改善効果が図１に比べて低くなる。しかし、第２の３−５族化合物半導体領域８ｂを有さない従来装置に比べて反り及び耐圧は改善される。なお、この実施例６は、第２の３−５族化合物半導体領域８ｂが１つの化合物半導体層２４から成るので、製造が容易であるという利点を有する。
【００５３】
図３、図４、図５、図６の実施例２，３，４，５の第２の３−５族化合物半導体領域８，８ａを図８に示すように変形することもできる。
【００５４】
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１） 図１、図６、図８のカソード電極３と第１の化合物半導体層１０又は第２の化合物半導体層１１との間、及び図３、図４、図５のソース電極２ａ及びドレイン電極３ａと化合物半導体層１０，１０ａとの間にオーミック接触を助けるための半導体層（コンタクト層）を設けることができる。また、カソード電極３、ソース電極２ａ及びドレイン電極３ａを第１の化合物半導体層１０に直接に接続することもできる。また、化合物半導体層１１、１０を掘り込み、カソード電極３、ソース電極２ａ及びドレイン電極３ａを２ＤＥＧ層１２に直接に接続することもできる。
（２） 第１及び第２の３−５族化合物半導体領域７ａ、８ａの各層９，９ａ，１０，１０ａ，１１，１５，１６，１６ａ，１７，２４を、ＧａＮ，ＡｌＧａＮ以外のＩｎＧａＮ，ＡｌｌｎＧａＮ，ＡｌＮ，ＩｎＡｌＮ，ＡｌＰ，ＧａＰ，ＡｌｌｎＰ，ＧａｌｎＰ，ＡｌＧａＰ，ＡｌＧａＡｓ，ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，ＩｎＰ，ＩｎＮ，ＧａＡｓＰ等の別の３−５族化合物半導体で形成することができる。
（３） シリコン基板６をシリコン以外のＳｉＣ等のシリコン化合物で形成することもできる。
（４） 第２の化合物半導体層１１をｐ型半導体の正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層１２に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。
（５） 図１、図６及び図８のＳＢＤ、又は図３、図４のＨＥＭＴ、又は図５のＭＥＳＦＥＴに別の半導体素子を一体的に形成することができる。例えば、図３、図４のＨＥＭＴ及び図５のＭＥＳＦＥＴのゲート電極２１とドレイン電極３ａとの間又はドレイン電極３ａよりも外周側にショットキー電極を設け、このショットキー電極をソース電極２ａに接続することができる。
（６） 第２の３−５族化合物半導体領域８，８ａ，８ｂの一部又は全部を使用してＳＢＤ，ＦＥＴ等の半導体素子を形成することができる。
（７） 図３、図４、図５の実施例２，３，４において、ゲート電極２１の下にゲート絶縁膜を設け、絶縁ゲート型ＦＥＴとすることができる。
（８）補助電極４をアノード電極２、ソース電極２ａ、又はゲート電極２１に接続する代わりに別の固定電位点又は電源に接続することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１に従うＳＢＤを示す断面図である。
【図２】図１の半導体基体を得るための半導体ウエハとその保持手段とを示す断面図である。
【図３】実施例２に従うＨＥＭＴを示す断面図である。
【図４】実施例３に従うＨＥＭＴを示す断面図である。
【図５】実施例４に従うＭＥＳＦＥＴを示す断面図である。
【図６】実施例５に従うＳＢＤを示す断面図である。
【図７】図６のＳＢＤの平面図である。
【図８】実施例６に従うＳＢＤを示す断面図である。
【符号の説明】
【００５６】
１ 半導体基体
１´ 半導体ウエハ
２ アノード電極
３ カソード電極
４ 補助電極
５ 接続導体
６ シリコン基板
７，８ 第１及び第２の３−５族化合物半導体領域
【特許請求の範囲】
【請求項１】
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と
から成る半導体基体。
【請求項２】
前記第２の３−５族化合物半導体領域は前記第１の３−５族化合物半導体領域と同一構造を有していることを特徴とする請求項１記載の半導体基体。
【請求項３】
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と、
前記第１の３−５族化合物半導体領域の表面に形成された第１及び第２の電極と、
前記第２の３−５族化合物半導体領域の表面に形成された補助電極と
を有していることを特徴とする半導体装置。
【請求項４】
更に、前記第１の電極と前記補助電極とを電気的に接続する導体を有していることを特徴とする請求項３記載の半導体装置。
【請求項５】
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と、
前記第１の３−５族化合物半導体領域の表面に形成されたソース電極、ドレイン電極及びゲート電極と、
前記第２の３−５族化合物半導体領域の表面に形成された補助電極と
を備えていることを特徴とする電界効果型半導体装置。
【請求項６】
更に、前記ソース電極と前記補助電極とを接続する導体を有していることを特徴とする請求項５記載の電界効果型半導体装置。
【請求項７】
更に、前記ゲート電極と前記補助電極とを接続する導体を有していることを特徴とする請求項５記載の電界効果型半導体装置。
【請求項８】
前記第１の３−５族化合物半導体領域は、前記基板の一方の主面上に形成された第１の化合物半導体層と、前記第１の化合物半導体層の上に形成され且つ前記第１の化合物半導体層と異なる材料から成る第２の化合物半導体層とを有していることを特徴とする請求項５又は６又は７記載の電界効果型半導体装置。
【請求項９】
前記第１の３−５族化合物半導体領域は、前記基板の上に形成され且つ所定の導電型を有している化合物半導体層から成ることを特徴とする請求項５又は６又は７記載の電界効果型半導体装置。
【請求項１】
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と
から成る半導体基体。
【請求項２】
前記第２の３−５族化合物半導体領域は前記第１の３−５族化合物半導体領域と同一構造を有していることを特徴とする請求項１記載の半導体基体。
【請求項３】
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と、
前記第１の３−５族化合物半導体領域の表面に形成された第１及び第２の電極と、
前記第２の３−５族化合物半導体領域の表面に形成された補助電極と
を有していることを特徴とする半導体装置。
【請求項４】
更に、前記第１の電極と前記補助電極とを電気的に接続する導体を有していることを特徴とする請求項３記載の半導体装置。
【請求項５】
シリコンを含む基板と、
前記基板の一方の主面に形成された第１の３−５族化合物半導体領域と、
前記基板の他方の主面に形成された第２の３−５族化合物半導体領域と、
前記第１の３−５族化合物半導体領域の表面に形成されたソース電極、ドレイン電極及びゲート電極と、
前記第２の３−５族化合物半導体領域の表面に形成された補助電極と
を備えていることを特徴とする電界効果型半導体装置。
【請求項６】
更に、前記ソース電極と前記補助電極とを接続する導体を有していることを特徴とする請求項５記載の電界効果型半導体装置。
【請求項７】
更に、前記ゲート電極と前記補助電極とを接続する導体を有していることを特徴とする請求項５記載の電界効果型半導体装置。
【請求項８】
前記第１の３−５族化合物半導体領域は、前記基板の一方の主面上に形成された第１の化合物半導体層と、前記第１の化合物半導体層の上に形成され且つ前記第１の化合物半導体層と異なる材料から成る第２の化合物半導体層とを有していることを特徴とする請求項５又は６又は７記載の電界効果型半導体装置。
【請求項９】
前記第１の３−５族化合物半導体領域は、前記基板の上に形成され且つ所定の導電型を有している化合物半導体層から成ることを特徴とする請求項５又は６又は７記載の電界効果型半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−２４２８５３（Ｐ２００７−２４２８５３Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−６２６５３（Ｐ２００６−６２６５３）
【出願日】平成１８年３月８日（２００６．３．８）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月８日（２００６．３．８）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]