半導体基板の製造方法、半導体基板、発光素子及び電子素子
【課題】結晶の対称性のミスマッチが無い半導体基板を高スループットかつ低コストで製造することが可能な半導体基板の製造方法、半導体基板、発光素子及び電子素子を提供すること。
【解決手段】Ｓｉ基板を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【解決手段】Ｓｉ基板を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法、半導体基板、発光素子及び電子素子に関する。
【背景技術】
【０００２】
１３窒化物であるＡｌＮやＧａＮ、ＩｎＮおよびその混晶相のＰＮ接合を利用した短波長ＬＥＤやレーザなどの素子がこれまでに広く実用化されている。しかし、これらの素子は高価で欠陥の多い直径４インチ以下のサファイアやＳｉＣ基板の上にスループットの低い有機金属気相成長法（ＭＯＣＶＤ法）を用いて作製されてきた。
【０００３】
一方、Ｓｉ基板は安価且つ高品質であり、直径１２インチの基板が安定に入手できる。また、Ｓｉ基板を用いることで、Ｓｉの集積回路と窒化物化合物半導体素子を一枚のチップ上に混載し光電子集積回路を作製することが可能となる。このため、多くの研究機関がＳｉ基板上に１３族窒化物の半導体層を形成する技術開発を行ってきた。
【０００４】
通常のＳｉの素子を作製する（１００）面上に六方晶の窒化物半導体の単結晶を成長することは結晶の対称性のミスマッチから困難であった。また、Ｓｉと１３族窒化物の熱膨張係数や格子定数におけるミスマッチに起因するクラックの発生も深刻な問題となっていた。
【０００５】
また、結晶の対称性の観点から、Ｓｉ上に１３族窒化物を成長させる際には、通常Ｓｉの（１１１）面が使われてきた。しかしながら、（１１１）面上にＭＯＳ素子を形成しても、当該ＭＯＳ素子の性能は低くなってしまい、光電子素子の作製は困難であった。近年、Ｓｉ（１１０）にも高品質のＭＯＳ素子が作製可能という報告（例えば非特許文献１参照）があった。この（１１０）面上に１３族窒化物を成長させることができれば性能の高い光電子素子が作製可能となる。
【非特許文献１】http://techon.nikkeibp.co.jp/article/NEWS/20061213/125395/
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、回路の形成されたＳｉの（１１０）面上に１３族窒化物を成長させたという報告は無く、このような半導体基板の実現が求められている。また、工業的に利用する上で、高いスループットで製造可能であることが好ましい。
【０００７】
以上のような事情に鑑み、本発明の目的は、結晶の対称性のミスマッチが無い半導体基板を高スループットかつ低コストで製造することが可能な半導体基板の製造方法、半導体基板、発光素子及び電子素子を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体基板の製造方法は、Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によって１３族窒化物を含む半導体層を形成することを特徴とする。
【０００９】
本発明によれば、Ｓｉ基板を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【００１０】
上記の半導体基板の製造方法は、前記Ｓｉ基板の（１１０）面に回路を形成し、前記回路の形成後、前記半導体層を形成することを特徴とする。
一般に、ＭＯＣＶＤ法やＭＯＶＰＥ法によって１３族窒化物を成長させる場合、例えば１１５０℃以上の高温下で成長させる必要がある。これに対して、Ｓｉ基板に形成される回路は、例えばＭＯＳトランジスタなどの電子回路の場合、１０００℃以上の温度下になると機能が損なわれてしまう。他の回路においても、上記の高温下において機能が損なわれてしまう可能性は高い。よって、回路が形成されたＳｉ基板上に直接１３族窒化物を成長させることは困難である。
【００１１】
一方で、パルススパッタ堆積法によって１３族窒化物を成長させる場合、９５０℃以下の温度、例えば３００℃〜７００℃程度でも１３族窒化物及び１３族窒化物の混晶を成長させることができるため、回路の機能を損なうことなくＳｉ基板上に直接成長させることができる。そこで、本発明では、Ｓｉ基板の（１１０）面に回路を形成し、当該回路の形成後、上記パルススパッタ堆積法によって半導体層を形成することとした。これにより、例えば回路の形成と半導体層の形成とを、Ｓｉ基板の一連の製造工程の中に組み込むことができる。加えて、従来のＳｉ基板の製造過程を大きく変更することなく半導体基板を製造することができる。
【００１２】
上記の半導体基板の製造方法は、前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むことを特徴とする。
本発明によれば、１３族窒化物がＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むこととしたので、電気的特性及び光学的特性の高い半導体基板を得ることができる。
【００１３】
上記の半導体基板の製造方法は、Ｓｉ基板の（１１０）面に、Ｓｉを含む前記半導体層を形成することを特徴とする。
本発明によれば、Ｓｉ基板の（１１０）面に、基板を構成する元素と同一の元素であるＳｉを含む半導体層を形成することとしたので、Ｓｉ基板の（１１０）面と半導体層との間の格子不整合をより小さくすることができる。
【００１４】
上記の半導体基板の製造方法は、前記Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によってＨｆＮ及びＺｒＮの少なくとも一方を含む第１半導体層を形成し、前記第１半導体層上に、１３族窒化物の第２半導体層を形成することを特徴とする。
本発明によれば、Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によってＨｆＮ及びＺｒＮの少なくとも一方を含む第１半導体層を形成し、当該第１半導体層上に、１３族窒化物の第２半導体層を形成することとしたので、第１半導体層が第２半導体層の反射層として機能することとなる。これにより、光学的特性の高い半導体基板を得ることができる。
【００１５】
本発明に係る半導体基板は、（１１０）面に回路が設けられたＳｉ基板と、前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物を含む半導体層とを備えることを特徴とする。
【００１６】
本発明によれば、（１１０）面に回路が設けられたＳｉ基板と、当該Ｓｉ基板の（１１０）面上に設けられ１３族窒化物を含む半導体層とを備えることとしたので、電気的特性及び光学的特性の高い高性能の半導体基板を得ることができる。
【００１７】
上記の半導体基板は、前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むことを特徴とする。
本発明によれば、１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むこととしたので、電気的特性及び光学的特性の高い半導体基板を得ることができる。
【００１８】
上記の半導体基板は、前記半導体層は、Ｓｉを含むことを特徴とする。
本発明によれば、半導体層が、基板を構成する元素と同一の元素であるＳｉを含むこととしたので、Ｓｉ基板の（１１０）面と半導体層との間の格子不整合をより小さくすることができる。
【００１９】
上記の半導体基板は、前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物であるＨｆＮ及びＺｒＮのうち少なくとも一方を含む第１半導体層と、前記第１半導体層上に設けられ、１３族窒化物の第２半導体層を含む第２半導体層とを備えることを特徴とする。
本発明によれば、Ｓｉ基板の（１１０）面上に設けられ１３族窒化物であるＨｆＮ及びＺｒＮのうち少なくとも一方を含む第１半導体層と、当該第１半導体層上に設けられ１３族窒化物の第２半導体層を含む第２半導体層とを備えることとしたので、第１半導体層が光反射層として機能することとなる。これにより、光学的特性の高い半導体基板を得ることができる。
【００２０】
上記の半導体基板は、前記回路は、ＭＯＳトランジスタを含む電子回路であることを特徴とする。
本発明によれば、上記回路がＭＯＳトランジスタを含む電子回路であることとしたので、高性能で汎用性が高い半導体基板を得ることができる。
【００２１】
本発明に係る発光素子は、上記の半導体基板を備えることを特徴とする。
本発明によれば、電気的特性及び光学的特性の高い半導体基板を備えることとしたので、発光特性の高い発光素子を得ることができる。
【００２２】
本発明に係る電子素子は、上記の半導体基板を備えることを特徴とする。
本発明によれば、電気的特性及び光学的特性の高い半導体基板を備えることとしたので、高性能の電子素子を得ることができる。
【発明の効果】
【００２３】
本発明によれば、Ｓｉ基板を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態を図面に基づき説明する。
図１は、本実施形態に係る半導体基板１の構成を示す図である。
同図に示すように、半導体基板１は、Ｓｉ基板２上にバッファ層３が設けられ、当該バッファ層３上に機能層４が積層され、Ｓｉ基板２と機能層４とが配線５によって接続された構成になっている。この半導体基板１は、ＬＥＤ、半導体レーザなどの発光素子や、半導体チップなどの電子素子などに用いられる。
【００２５】
Ｓｉ基板２は、図中上側に示す（１１０）面に例えばＭＯＳトランジスタなどの電子回路２ａが形成されている。回路２ａは一部が露出した状態になっており、当該回路２ａの露出部分に配線５が接続されている。
【００２６】
バッファ層３は、１３族窒化物であるジルコニウムナイトライド（ＺｒＮ（１１１））からなる半導体層であり、Ｓｉ基板２の（１１０）面上に形成されている。図２は、ジルコニウムナイトライドの光反射率を示すグラフである。グラフの横軸は波長、グラフの縦軸は光反射率を示している。図３は、ジルコニウムナイトライドの光反射率と当該光の波長との対応関係を示す表である。
【００２７】
図２及び図３に示すように、ジルコニウムナイトライドにおいて青色光の波長範囲である４７０ｎｍでの光反射率は６５．６％になっている。これをもとにすると、ジルコニウムナイトライドからなるバッファ層３においては、青色光を照射したときにはほぼ６５％以上の光を反射することが可能であるといえる。
【００２８】
機能層４は、例えば１３族窒化物半導体からなる半導体層であり、発光素子の発光部又は電子素子の導電部として機能させることができるようになっている。１３族窒化物としては、例えばＧａＮ（ガリウムナイトライド）、ＡｌＮ（アルミニウムナイトライド）、ＩｎＮ（インジウムナイトライド）などが挙げられ、一般式ＩｎＸＧａＹＡｌ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。また、ＭｇＮなど、他の１３族窒化物半導体からなる構成であっても構わない。
【００２９】
図４は、上記の機能層４及びバッファ層３の製造装置であるスパッタ装置の構成を示す図である。
同図に示すように、スパッタ装置２０は、チャンバ２１と、基板加熱機構２２と、基板保持部２３と、スパッタガン２４と、パルス電源２５と、制御部２６とを有している。このスパッタ装置２０においては、基板２をチャンバ２１内の基板保持部２３上に保持させた状態で基板加熱機構２２によって当該基板２を加熱することができるようになっている。また、基板２が基板保持部２３上に保持された状態で、複数のスパッタガン２４からスパッタビームが基板２へ向けて射出されるようになっている。
【００３０】
複数のスパッタガン２４は、例えばＧａ及びＧａ合金のビームを射出するスパッタガン２４ａ、Ａｌ及びＡｌ合金のビームを射出するスパッタガン２４ｂ、Ｉｎ及びＩｎ合金のビームを射出するスパッタガン２４ｃ、Ｓｉ及びＳｉ合金のビームを射出するスパッタガン２４ｄ、Ｚｒ及びＺｒ合金のビームを射出するスパッタガン２４ｅを有している。各スパッタガン２４ａ〜２４ｅからのビームを構成する金属の種類については、適宜交換することが可能になっている。したがって、上記以外の１３族金属元素、例えばＭｇやＨｆ及びこれらの金属からなるビームを射出できるように構成しても構わない。
【００３１】
複数のスパッタガン２４はそれぞれパルス電源２５に接続されている。パルス電源２５は、スパッタガン２４へパルス電圧を印加する電源である。各スパッタガン２４ａ〜２４ｅに対応するパルス電源２５ａ〜２５ｅが設けられている。これらのパルス電源２５ａ〜２５ｅから出力されるパルス電圧の出力タイミングや出力期間、周波数、振幅などは、制御コンピュータなどの制御部２６によって制御されるようになっている。
【００３２】
次に、上記のように構成された半導体基板１を製造する工程を説明する。
まず、図５に示すように、Ｓｉ基板２の（１１０）面上に、公知の手法によってＭＯＳトランジスタなどの電子回路２ａを形成する。電子回路２ａを形成した後、図６に示すように、電子回路２ａの形成されたＳｉ基板２の（１１０）面上に、電子回路２ａの一部が露出するようにバッファ層３を形成する。
【００３３】
バッファ層３は、上記のスパッタ装置２０を用いて形成する。本実施形態では、基板−ターゲット間にパルス直流電圧を印加するＰＳＤ法（パルススパッタ堆積法）を例に挙げて説明する。特に本実施形態では、大面積化が可能なＳｉ基板２上に半導体薄膜を形成するため、例えば製造コストが低下する点、スループットを向上することができる点など、ＰＳＤ法を行う意義は大きいといえる。
【００３４】
まず、チャンバ２１内にアルゴンガス及び窒素ガスを供給する。アルゴンガス及び窒素ガスによってチャンバ２１内が所定の圧力になった後、Ｓｉ基板２を基板保持部２３に保持する。Ｓｉ基板２を基板保持部２３に保持させた後、基板加熱機構２２によって、Ｓｉ基板２の周囲温度を調節する。Ｓｉ基板２の周囲温度を調節したら、パルス電源２５を駆動させ、スパッタガン２４ｅからＳｉ基板２の（１１０）面へ向けてＺｒのビームを射出する。
【００３５】
パルス電圧が印加されている間、射出されたＺｒ原子は高エネルギーを有した状態でＳｉ基板２上に供給される。Ｓｉ基板２の表面では、チャンバ内の窒素が窒素ラジカルになっている。Ｓｉ基板２の（１１０）面上には高エネルギーを有するＺｒ原子が大量に供給され、当該Ｓｉ基板２の表面は金属リッチの状態になる。
【００３６】
金属リッチの状態では、Ｚｒ原子は安定な格子位置にマイグレーションする。安定な格子位置にマイグレーションしたＺｒ原子は、チャンバ２１内で活性化した窒素ラジカルと反応して金属窒化物（ＺｒＮ）の結晶となる。パルス電圧が印加される毎に、結晶構造の安定したＺｒＮが間欠的に堆積されることになる。
【００３７】
バッファ層３を形成した後、図７に示すように、当該バッファ層３上に同様の手法によって機能層４を形成し、電子回路２ａの露出部分と機能層４との間を配線５によって接続する。
このようにして、半導体基板１が完成する。
【００３８】
本実施形態によれば、Ｓｉ基板２を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のようなＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【００３９】
また、本実施形態では、Ｓｉ基板２の（１１０）面に電子回路２ａを形成し、当該電子回路２ａの形成後、半導体層としてバッファ層３及び機能層４を形成することとしたので、例えば電子回路２ａの形成とバッファ層３、機能層４の形成とを、Ｓｉ基板２の一連の製造工程の中に組み込むことができる。加えて、従来のＳｉ基板の製造過程を大きく変更することなく半導体基板を製造することができる。
【００４０】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態では、バッファ層３及び機能層４の両方をパルススパッタ堆積法によって形成しているが、機能層４についてはこれに限られることはなく、例えばＰＬＤ法（パルスレーザ堆積法）やＰＥＤ法（パルス電子線堆積法）を含むＰＸＤ法（Pulsed Excitation Deposition：パルス励起堆積法）有機金属成長法、分子線エピタキシー法など、他の薄膜形成方法によって形成しても構わない。
【００４１】
また、上記実施形態では、Ｓｉ基板２上にＺｒＮからなるバッファ層３を形成することとしたが、これに限られることは無く、例えばＨｆＮからなるバッファ層３を形成する構成であっても構わない。また、図８に示すように、バッファ層３を形成することなく、Ｓｉ基板２の（１１０）面上に直接機能層４を成長させる構成であっても構わない。この場合、機能層４を上記のパルススパッタ堆積法によって形成することとなる。また、機能層４を積層する構成、例えばＧａＮ層／ＡｌＮ層／Ｓｉ（１１０）とする構成などであっても構わない。
【００４２】
また、上記実施形態では、電子回路２ａの形成されたＳｉ基板の（１１０）面上に１３族窒化物の半導体層を形成する構成であったが、これに限られることは無く、例えば電子回路２ａが形成されていないＳｉ基板の（１１０）面に半導体層をパルススパッタ堆積法によって形成する場合であっても本発明が適用可能であることは言うまでもない。
【００４３】
また、パルススパッタを行う際に１３族窒化物にＳｉなどをドーピングしてビームを射出するようにしても構わない。この場合、例えばスパッタガン２４ａとスパッタガン２４ｄとから同時にビームを射出するように制御する。基板と同一の材料であるＳｉをドーピングすることにより、形成される層とＳｉ基板の（１１０）面との間の格子不整合をより小さくすることができる。
【実施例１】
【００４４】
次に、本発明に係る実施例１を説明する。本実施例では、Ｓｉ基板を９３０℃で３０ｍｉｎの間アニールした後、Ｓｉ基板の（１１０）面上にＡｌＮを成長させた。成長条件としては、成長温度が９３０℃、成長時の圧力５．０×１０−３Ｔｏｒｒ、窒素ガス流量４．０ｓｃｃｍ、アルゴンガス流量６．０ｓｃｃｍ、パルス電圧のＤｕｔｙ比（１パルス内の電圧オンの時間の割合）５％、具体的にはオン時間５μｓｅｃ、オフ時間９５μｓｅｃ、電圧６５０Ｖ、電流０．２０Ａとした。
【００４５】
図９は、ＡｌＮ層の［１１−２０］反射型高速電子線回折（ＲＨＥＥＤ）図である。また、図１０は、ＡｌＮ層の［１０−１０］ＲＨＥＥＤ図である。
これらの図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、Ｓｉ基板の（１１０）面上に良質のＡｌＮの単結晶が成長しているといえる。
【００４６】
図１１は、ＡｌＮ層及びＳｉ基板の（１１０）面についてのＥＢＳＤ極点図である。ＡｌＮ層については、［０００１］面、［１１−２０］面及び［１０−１０］面についてそれぞれ測定を行った。Ｓｉ基板については、［１１０］面、［００１］面及び［１−１１］面についてそれぞれ測定を行った。同図から、（１）ＡｌＮ［０００１］とＳｉ［１１０］とが平行になっており、（２）ＡｌＮ［１０−１０］とＳｉ［００１］とが平行になることがわかる。
【００４７】
このうち（１）の場合、格子不整合は０．７％程度と極めて小さい値になっている。したがって、Ｓｉ基板の（１１０）面にＡｌＮを形成した場合、格子不整合はほとんど見られず、好ましい態様であるといえる。
【実施例２】
【００４８】
次に、本発明に係る実施例２を説明する。本実施例では、ＦｅをドーピングしたＧａＮ基板上に、ＳｉをドーピングしたＧａＮの半導体層（Ｓｉドーピング半導体層）をパルススパッタ堆積法によって形成した。また、ＳｉをドーピングしたＧａＮの半導体層と、Ｓｉをドーピングせずに形成したＧａＮの半導体層（非ドーピング半導体層）とを比較した。
【００４９】
パルススパッタの条件として、ＧａＮ用スパッタガンの電圧を６００Ｖ、電流を０．０４５Ａ、パルス周波数を１０ｋＨｚ、Ｄｕｔｙ比を５％とした。また、Ｓｉ用スパッタガンの電圧を８００Ｖ、電流を０．０２Ａ、パルス周波数を１０ｋＨｚ、Ｄｕｔｙ比を５％とした。
【００５０】
図１２は、形成した半導体層のＲＨＥＥＤ図である。図１２（ａ）が非ドーピング半導体層、図１２（ｂ）がＳｉドーピング半導体層のＲＨＥＥＤ図をそれぞれ示している。また、図１３は、形成した半導体層の表面の走査型電子顕微鏡（ＳＥＭ）で撮像したときの写真図である。図１３（ａ）が非ドーピング半導体層、図１３（ｂ）がＳｉドーピング半導体層のＳＥＭ写真をそれぞれ示している。
【００５１】
図１２に示すように、非ドーピング半導体層及びＳｉドーピング半導体層について、共に回折スポットが明瞭に現れていることがわかる。このことから、Ｓｉをドーピングした場合についても良質なＡｌＮの単結晶を成長させることができる。また、図１３に示すように、非ドーピング半導体層には凹凸がほとんど見られないのに対してＳｉドーピング半導体層の表面には若干の凹凸が見られた。
【００５２】
また、非ドーピング半導体層のチルト方向のＥＢＳＤ半値幅が０．１２°、ツイスト方向のＥＢＳＤ半値幅が０．２５°であったのに対して、Ｓｉドーピング半導体層のチルト方向のＥＢＳＤ半値幅が０．１２°、ツイスト方向のＥＢＳＤ半値幅が０．２４°であり、両者の間でほとんど差がなかった。これにより、Ｓｉをドーピングした場合であっても、非ドーピング半導体層と同様の良質な結晶が成長することがわかる。
【実施例３】
【００５３】
次に、本発明に係る実施例３を説明する。本実施例では、Ｓｉ基板の（１１０）面上にＡｌＧａＮの半導体層を上記のスパッタ装置を用いたパルススパッタ堆積法によって形成した。半導体層の成長温度を３００℃、成長時の圧力を２０ｍＴｏｒｒとした。また、Ｇａ用のスパッタガンの電圧を６０７Ｖ、電流を０．０５Ａ、出力を３０．４Ｗ、Ｄｕｔｙ比を５％、瞬間供給電流量を１．０Ａとした。また、Ａｌ用のスパッタガンの電圧を４１２Ｖ、電流を０．１０Ａ、出力を４１．２Ｗ、Ｄｕｔｙ比を５％、瞬間供給電流量を２．０Ａとした。なお、両スパッタガンのパルス周波数を１０ｋＨｚとした。この結果、本実施例では、組成がＡｌ０．３５Ｇａ０．６５Ｎの半導体層が得られた。このように、上記スパッタ装置において複数種類の１３族元素を有する１３族窒化物の薄膜を得ることができる。また、このときの半導体層の成長速度は１００ｎｍ／ｈｒであった。
【実施例４】
【００５４】
次に、本発明に係る実施例４を説明する。本実施例では、Ｓｉ基板の（１１０）面上にＡｌＮの半導体層を上記のスパッタ装置を用いたパルススパッタ堆積法によって形成した。本実施例では、半導体層の成長温度を７００℃、１０００℃とした。
【００５５】
図１４は、本実施例によって形成された半導体層のＲＨＥＥＤ図である。図１４（ａ）は成長温度を７００℃で成長させた場合、図１４（ｂ）は成長温度を１０００℃で成長させた場合の図である。これらの図に示すように、成長温度７００℃の場合及び成長温度１０００℃の場合共に、回折スポットが明瞭に現れていることがわかる。このことから、７００℃程度〜１０００℃程度の比較的低温の成長温度であっても良質のＡｌＮ単結晶を成長させることができるといえる。
【実施例５】
【００５６】
次に、本発明に係る実施例５を説明する。本実施例では、Ｓｉ基板の（１１０）面上にＡｌＮの半導体層を上記のスパッタ装置を用いたパルススパッタ堆積法によって形成した。本実施例では、上記のスパッタ装置内の窒素ガスとアルゴンガスとの分圧比が異なる場合についてそれぞれ半導体層を形成した。具体的には、Ｎ２／Ａｒ比が４．０の場合、０．８３の場合、０．６７の場合、０．４３の場合、０．３８の場合、０．２５の場合のそれぞれについて、半導体層を形成した。本実施例では、半導体層の成長温度を９００℃として形成した。
【００５７】
図１５は、本実施例によって得られた半導体層のＲＨＥＥＤ図である。図１５（ａ）はＮ２／Ａｒ比が４．０の場合、図１５（ｂ）はＮ２／Ａｒ比が０．８３の場合、図１５（ｃ）はＮ２／Ａｒ比が０．６７の場合、図１５（ｄ）はＮ２／Ａｒ比が０．４３の場合、図１５（ｅ）はＮ２／Ａｒ比が０．３８の場合、図１５（ｆ）はＮ２／Ａｒ比が０．２５の場合のＲＨＥＥＤ図である。
【００５８】
図１５（ａ）及び図１５（ｂ）に示すように、回折スポットにリングパターンが確認できる。このことから、Ｎ２／Ａｒ比が４．０の場合及び０．８３の場合では、半導体層が多結晶を含んでいることがわかる。また、図１５（ｆ）のようにＮ２／Ａｒ比が０．２５の場合にはＡｌの析出が生じていることがわかる。これらの場合には良質な単結晶が形成されなかった。
【００５９】
図１５（ｃ）〜図１５（ｅ）に示すように、回折スポットが明瞭に現れていることがわかる。このことから、Ｎ２／Ａｒ比が０．６７の場合、０．４３の場合、０．３８の場合のそれぞれの場合においては、良質のＡｌＮ結晶が形成されているといえる。また、この３つの場合の間では、Ｎ２分圧比が低い場合ほど平坦性が向上することがわかる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係る半導体基板の構成を示す図。
【図２】ジルコニウムナイトライドの光反射率を示すグラフ。
【図３】ジルコニウムナイトライドの光反射率と反射波長の対応関係とを示す図。
【図４】本実施形態に係るスパッタ装置の構成を示す図。
【図５】半導体基板の製造過程を示す工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】本発明に係る半導体基板の他の構成を示す図。
【図９】本発明の実施例１に係る半導体層のＲＨＥＥＤ図。
【図１０】本実施例に係る半導体層のＲＨＥＥＤ図。
【図１１】本実施例に係る半導体層のＥＢＳＤ極点図。
【図１２】本発明の実施例２に係る半導体層のＲＨＥＥＤ図。
【図１３】本実施例に係る半導体層のＳＥＭ写真。
【図１４】本発明の実施例４に係る半導体層のＲＨＥＥＤ図。
【図１５】本発明の実施例４に係る半導体層のＲＨＥＥＤ図。
【符号の説明】
【００６１】
１…半導体基板 ２…Ｓｉ基板 ２ａ…電子回路 ３…バッファ層 ４…機能層 ５…配線 ２０…スパッタ装置
【技術分野】
【０００１】
本発明は、半導体基板の製造方法、半導体基板、発光素子及び電子素子に関する。
【背景技術】
【０００２】
１３窒化物であるＡｌＮやＧａＮ、ＩｎＮおよびその混晶相のＰＮ接合を利用した短波長ＬＥＤやレーザなどの素子がこれまでに広く実用化されている。しかし、これらの素子は高価で欠陥の多い直径４インチ以下のサファイアやＳｉＣ基板の上にスループットの低い有機金属気相成長法（ＭＯＣＶＤ法）を用いて作製されてきた。
【０００３】
一方、Ｓｉ基板は安価且つ高品質であり、直径１２インチの基板が安定に入手できる。また、Ｓｉ基板を用いることで、Ｓｉの集積回路と窒化物化合物半導体素子を一枚のチップ上に混載し光電子集積回路を作製することが可能となる。このため、多くの研究機関がＳｉ基板上に１３族窒化物の半導体層を形成する技術開発を行ってきた。
【０００４】
通常のＳｉの素子を作製する（１００）面上に六方晶の窒化物半導体の単結晶を成長することは結晶の対称性のミスマッチから困難であった。また、Ｓｉと１３族窒化物の熱膨張係数や格子定数におけるミスマッチに起因するクラックの発生も深刻な問題となっていた。
【０００５】
また、結晶の対称性の観点から、Ｓｉ上に１３族窒化物を成長させる際には、通常Ｓｉの（１１１）面が使われてきた。しかしながら、（１１１）面上にＭＯＳ素子を形成しても、当該ＭＯＳ素子の性能は低くなってしまい、光電子素子の作製は困難であった。近年、Ｓｉ（１１０）にも高品質のＭＯＳ素子が作製可能という報告（例えば非特許文献１参照）があった。この（１１０）面上に１３族窒化物を成長させることができれば性能の高い光電子素子が作製可能となる。
【非特許文献１】http://techon.nikkeibp.co.jp/article/NEWS/20061213/125395/
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、回路の形成されたＳｉの（１１０）面上に１３族窒化物を成長させたという報告は無く、このような半導体基板の実現が求められている。また、工業的に利用する上で、高いスループットで製造可能であることが好ましい。
【０００７】
以上のような事情に鑑み、本発明の目的は、結晶の対称性のミスマッチが無い半導体基板を高スループットかつ低コストで製造することが可能な半導体基板の製造方法、半導体基板、発光素子及び電子素子を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体基板の製造方法は、Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によって１３族窒化物を含む半導体層を形成することを特徴とする。
【０００９】
本発明によれば、Ｓｉ基板を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【００１０】
上記の半導体基板の製造方法は、前記Ｓｉ基板の（１１０）面に回路を形成し、前記回路の形成後、前記半導体層を形成することを特徴とする。
一般に、ＭＯＣＶＤ法やＭＯＶＰＥ法によって１３族窒化物を成長させる場合、例えば１１５０℃以上の高温下で成長させる必要がある。これに対して、Ｓｉ基板に形成される回路は、例えばＭＯＳトランジスタなどの電子回路の場合、１０００℃以上の温度下になると機能が損なわれてしまう。他の回路においても、上記の高温下において機能が損なわれてしまう可能性は高い。よって、回路が形成されたＳｉ基板上に直接１３族窒化物を成長させることは困難である。
【００１１】
一方で、パルススパッタ堆積法によって１３族窒化物を成長させる場合、９５０℃以下の温度、例えば３００℃〜７００℃程度でも１３族窒化物及び１３族窒化物の混晶を成長させることができるため、回路の機能を損なうことなくＳｉ基板上に直接成長させることができる。そこで、本発明では、Ｓｉ基板の（１１０）面に回路を形成し、当該回路の形成後、上記パルススパッタ堆積法によって半導体層を形成することとした。これにより、例えば回路の形成と半導体層の形成とを、Ｓｉ基板の一連の製造工程の中に組み込むことができる。加えて、従来のＳｉ基板の製造過程を大きく変更することなく半導体基板を製造することができる。
【００１２】
上記の半導体基板の製造方法は、前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むことを特徴とする。
本発明によれば、１３族窒化物がＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むこととしたので、電気的特性及び光学的特性の高い半導体基板を得ることができる。
【００１３】
上記の半導体基板の製造方法は、Ｓｉ基板の（１１０）面に、Ｓｉを含む前記半導体層を形成することを特徴とする。
本発明によれば、Ｓｉ基板の（１１０）面に、基板を構成する元素と同一の元素であるＳｉを含む半導体層を形成することとしたので、Ｓｉ基板の（１１０）面と半導体層との間の格子不整合をより小さくすることができる。
【００１４】
上記の半導体基板の製造方法は、前記Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によってＨｆＮ及びＺｒＮの少なくとも一方を含む第１半導体層を形成し、前記第１半導体層上に、１３族窒化物の第２半導体層を形成することを特徴とする。
本発明によれば、Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によってＨｆＮ及びＺｒＮの少なくとも一方を含む第１半導体層を形成し、当該第１半導体層上に、１３族窒化物の第２半導体層を形成することとしたので、第１半導体層が第２半導体層の反射層として機能することとなる。これにより、光学的特性の高い半導体基板を得ることができる。
【００１５】
本発明に係る半導体基板は、（１１０）面に回路が設けられたＳｉ基板と、前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物を含む半導体層とを備えることを特徴とする。
【００１６】
本発明によれば、（１１０）面に回路が設けられたＳｉ基板と、当該Ｓｉ基板の（１１０）面上に設けられ１３族窒化物を含む半導体層とを備えることとしたので、電気的特性及び光学的特性の高い高性能の半導体基板を得ることができる。
【００１７】
上記の半導体基板は、前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むことを特徴とする。
本発明によれば、１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含むこととしたので、電気的特性及び光学的特性の高い半導体基板を得ることができる。
【００１８】
上記の半導体基板は、前記半導体層は、Ｓｉを含むことを特徴とする。
本発明によれば、半導体層が、基板を構成する元素と同一の元素であるＳｉを含むこととしたので、Ｓｉ基板の（１１０）面と半導体層との間の格子不整合をより小さくすることができる。
【００１９】
上記の半導体基板は、前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物であるＨｆＮ及びＺｒＮのうち少なくとも一方を含む第１半導体層と、前記第１半導体層上に設けられ、１３族窒化物の第２半導体層を含む第２半導体層とを備えることを特徴とする。
本発明によれば、Ｓｉ基板の（１１０）面上に設けられ１３族窒化物であるＨｆＮ及びＺｒＮのうち少なくとも一方を含む第１半導体層と、当該第１半導体層上に設けられ１３族窒化物の第２半導体層を含む第２半導体層とを備えることとしたので、第１半導体層が光反射層として機能することとなる。これにより、光学的特性の高い半導体基板を得ることができる。
【００２０】
上記の半導体基板は、前記回路は、ＭＯＳトランジスタを含む電子回路であることを特徴とする。
本発明によれば、上記回路がＭＯＳトランジスタを含む電子回路であることとしたので、高性能で汎用性が高い半導体基板を得ることができる。
【００２１】
本発明に係る発光素子は、上記の半導体基板を備えることを特徴とする。
本発明によれば、電気的特性及び光学的特性の高い半導体基板を備えることとしたので、発光特性の高い発光素子を得ることができる。
【００２２】
本発明に係る電子素子は、上記の半導体基板を備えることを特徴とする。
本発明によれば、電気的特性及び光学的特性の高い半導体基板を備えることとしたので、高性能の電子素子を得ることができる。
【発明の効果】
【００２３】
本発明によれば、Ｓｉ基板を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態を図面に基づき説明する。
図１は、本実施形態に係る半導体基板１の構成を示す図である。
同図に示すように、半導体基板１は、Ｓｉ基板２上にバッファ層３が設けられ、当該バッファ層３上に機能層４が積層され、Ｓｉ基板２と機能層４とが配線５によって接続された構成になっている。この半導体基板１は、ＬＥＤ、半導体レーザなどの発光素子や、半導体チップなどの電子素子などに用いられる。
【００２５】
Ｓｉ基板２は、図中上側に示す（１１０）面に例えばＭＯＳトランジスタなどの電子回路２ａが形成されている。回路２ａは一部が露出した状態になっており、当該回路２ａの露出部分に配線５が接続されている。
【００２６】
バッファ層３は、１３族窒化物であるジルコニウムナイトライド（ＺｒＮ（１１１））からなる半導体層であり、Ｓｉ基板２の（１１０）面上に形成されている。図２は、ジルコニウムナイトライドの光反射率を示すグラフである。グラフの横軸は波長、グラフの縦軸は光反射率を示している。図３は、ジルコニウムナイトライドの光反射率と当該光の波長との対応関係を示す表である。
【００２７】
図２及び図３に示すように、ジルコニウムナイトライドにおいて青色光の波長範囲である４７０ｎｍでの光反射率は６５．６％になっている。これをもとにすると、ジルコニウムナイトライドからなるバッファ層３においては、青色光を照射したときにはほぼ６５％以上の光を反射することが可能であるといえる。
【００２８】
機能層４は、例えば１３族窒化物半導体からなる半導体層であり、発光素子の発光部又は電子素子の導電部として機能させることができるようになっている。１３族窒化物としては、例えばＧａＮ（ガリウムナイトライド）、ＡｌＮ（アルミニウムナイトライド）、ＩｎＮ（インジウムナイトライド）などが挙げられ、一般式ＩｎＸＧａＹＡｌ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。また、ＭｇＮなど、他の１３族窒化物半導体からなる構成であっても構わない。
【００２９】
図４は、上記の機能層４及びバッファ層３の製造装置であるスパッタ装置の構成を示す図である。
同図に示すように、スパッタ装置２０は、チャンバ２１と、基板加熱機構２２と、基板保持部２３と、スパッタガン２４と、パルス電源２５と、制御部２６とを有している。このスパッタ装置２０においては、基板２をチャンバ２１内の基板保持部２３上に保持させた状態で基板加熱機構２２によって当該基板２を加熱することができるようになっている。また、基板２が基板保持部２３上に保持された状態で、複数のスパッタガン２４からスパッタビームが基板２へ向けて射出されるようになっている。
【００３０】
複数のスパッタガン２４は、例えばＧａ及びＧａ合金のビームを射出するスパッタガン２４ａ、Ａｌ及びＡｌ合金のビームを射出するスパッタガン２４ｂ、Ｉｎ及びＩｎ合金のビームを射出するスパッタガン２４ｃ、Ｓｉ及びＳｉ合金のビームを射出するスパッタガン２４ｄ、Ｚｒ及びＺｒ合金のビームを射出するスパッタガン２４ｅを有している。各スパッタガン２４ａ〜２４ｅからのビームを構成する金属の種類については、適宜交換することが可能になっている。したがって、上記以外の１３族金属元素、例えばＭｇやＨｆ及びこれらの金属からなるビームを射出できるように構成しても構わない。
【００３１】
複数のスパッタガン２４はそれぞれパルス電源２５に接続されている。パルス電源２５は、スパッタガン２４へパルス電圧を印加する電源である。各スパッタガン２４ａ〜２４ｅに対応するパルス電源２５ａ〜２５ｅが設けられている。これらのパルス電源２５ａ〜２５ｅから出力されるパルス電圧の出力タイミングや出力期間、周波数、振幅などは、制御コンピュータなどの制御部２６によって制御されるようになっている。
【００３２】
次に、上記のように構成された半導体基板１を製造する工程を説明する。
まず、図５に示すように、Ｓｉ基板２の（１１０）面上に、公知の手法によってＭＯＳトランジスタなどの電子回路２ａを形成する。電子回路２ａを形成した後、図６に示すように、電子回路２ａの形成されたＳｉ基板２の（１１０）面上に、電子回路２ａの一部が露出するようにバッファ層３を形成する。
【００３３】
バッファ層３は、上記のスパッタ装置２０を用いて形成する。本実施形態では、基板−ターゲット間にパルス直流電圧を印加するＰＳＤ法（パルススパッタ堆積法）を例に挙げて説明する。特に本実施形態では、大面積化が可能なＳｉ基板２上に半導体薄膜を形成するため、例えば製造コストが低下する点、スループットを向上することができる点など、ＰＳＤ法を行う意義は大きいといえる。
【００３４】
まず、チャンバ２１内にアルゴンガス及び窒素ガスを供給する。アルゴンガス及び窒素ガスによってチャンバ２１内が所定の圧力になった後、Ｓｉ基板２を基板保持部２３に保持する。Ｓｉ基板２を基板保持部２３に保持させた後、基板加熱機構２２によって、Ｓｉ基板２の周囲温度を調節する。Ｓｉ基板２の周囲温度を調節したら、パルス電源２５を駆動させ、スパッタガン２４ｅからＳｉ基板２の（１１０）面へ向けてＺｒのビームを射出する。
【００３５】
パルス電圧が印加されている間、射出されたＺｒ原子は高エネルギーを有した状態でＳｉ基板２上に供給される。Ｓｉ基板２の表面では、チャンバ内の窒素が窒素ラジカルになっている。Ｓｉ基板２の（１１０）面上には高エネルギーを有するＺｒ原子が大量に供給され、当該Ｓｉ基板２の表面は金属リッチの状態になる。
【００３６】
金属リッチの状態では、Ｚｒ原子は安定な格子位置にマイグレーションする。安定な格子位置にマイグレーションしたＺｒ原子は、チャンバ２１内で活性化した窒素ラジカルと反応して金属窒化物（ＺｒＮ）の結晶となる。パルス電圧が印加される毎に、結晶構造の安定したＺｒＮが間欠的に堆積されることになる。
【００３７】
バッファ層３を形成した後、図７に示すように、当該バッファ層３上に同様の手法によって機能層４を形成し、電子回路２ａの露出部分と機能層４との間を配線５によって接続する。
このようにして、半導体基板１が完成する。
【００３８】
本実施形態によれば、Ｓｉ基板２を用いることにより、サファイア基板やＳｉＣ基板を用いる場合に比べて製造コストを格段に低下させることができる。また、従来のようなＳｉ基板の（１００）面ではなく、Ｓｉ基板の（１１０）面に１３族窒化物を成長させることにより、結晶の対称性のミスマッチを解消することができる。さらに、パルススパッタ堆積法によって１３族窒化物を成長させるので、例えば１２インチ以上の大面積の基板においても製造することができ、高いスループットで製造することができる。
【００３９】
また、本実施形態では、Ｓｉ基板２の（１１０）面に電子回路２ａを形成し、当該電子回路２ａの形成後、半導体層としてバッファ層３及び機能層４を形成することとしたので、例えば電子回路２ａの形成とバッファ層３、機能層４の形成とを、Ｓｉ基板２の一連の製造工程の中に組み込むことができる。加えて、従来のＳｉ基板の製造過程を大きく変更することなく半導体基板を製造することができる。
【００４０】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態では、バッファ層３及び機能層４の両方をパルススパッタ堆積法によって形成しているが、機能層４についてはこれに限られることはなく、例えばＰＬＤ法（パルスレーザ堆積法）やＰＥＤ法（パルス電子線堆積法）を含むＰＸＤ法（Pulsed Excitation Deposition：パルス励起堆積法）有機金属成長法、分子線エピタキシー法など、他の薄膜形成方法によって形成しても構わない。
【００４１】
また、上記実施形態では、Ｓｉ基板２上にＺｒＮからなるバッファ層３を形成することとしたが、これに限られることは無く、例えばＨｆＮからなるバッファ層３を形成する構成であっても構わない。また、図８に示すように、バッファ層３を形成することなく、Ｓｉ基板２の（１１０）面上に直接機能層４を成長させる構成であっても構わない。この場合、機能層４を上記のパルススパッタ堆積法によって形成することとなる。また、機能層４を積層する構成、例えばＧａＮ層／ＡｌＮ層／Ｓｉ（１１０）とする構成などであっても構わない。
【００４２】
また、上記実施形態では、電子回路２ａの形成されたＳｉ基板の（１１０）面上に１３族窒化物の半導体層を形成する構成であったが、これに限られることは無く、例えば電子回路２ａが形成されていないＳｉ基板の（１１０）面に半導体層をパルススパッタ堆積法によって形成する場合であっても本発明が適用可能であることは言うまでもない。
【００４３】
また、パルススパッタを行う際に１３族窒化物にＳｉなどをドーピングしてビームを射出するようにしても構わない。この場合、例えばスパッタガン２４ａとスパッタガン２４ｄとから同時にビームを射出するように制御する。基板と同一の材料であるＳｉをドーピングすることにより、形成される層とＳｉ基板の（１１０）面との間の格子不整合をより小さくすることができる。
【実施例１】
【００４４】
次に、本発明に係る実施例１を説明する。本実施例では、Ｓｉ基板を９３０℃で３０ｍｉｎの間アニールした後、Ｓｉ基板の（１１０）面上にＡｌＮを成長させた。成長条件としては、成長温度が９３０℃、成長時の圧力５．０×１０−３Ｔｏｒｒ、窒素ガス流量４．０ｓｃｃｍ、アルゴンガス流量６．０ｓｃｃｍ、パルス電圧のＤｕｔｙ比（１パルス内の電圧オンの時間の割合）５％、具体的にはオン時間５μｓｅｃ、オフ時間９５μｓｅｃ、電圧６５０Ｖ、電流０．２０Ａとした。
【００４５】
図９は、ＡｌＮ層の［１１−２０］反射型高速電子線回折（ＲＨＥＥＤ）図である。また、図１０は、ＡｌＮ層の［１０−１０］ＲＨＥＥＤ図である。
これらの図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、Ｓｉ基板の（１１０）面上に良質のＡｌＮの単結晶が成長しているといえる。
【００４６】
図１１は、ＡｌＮ層及びＳｉ基板の（１１０）面についてのＥＢＳＤ極点図である。ＡｌＮ層については、［０００１］面、［１１−２０］面及び［１０−１０］面についてそれぞれ測定を行った。Ｓｉ基板については、［１１０］面、［００１］面及び［１−１１］面についてそれぞれ測定を行った。同図から、（１）ＡｌＮ［０００１］とＳｉ［１１０］とが平行になっており、（２）ＡｌＮ［１０−１０］とＳｉ［００１］とが平行になることがわかる。
【００４７】
このうち（１）の場合、格子不整合は０．７％程度と極めて小さい値になっている。したがって、Ｓｉ基板の（１１０）面にＡｌＮを形成した場合、格子不整合はほとんど見られず、好ましい態様であるといえる。
【実施例２】
【００４８】
次に、本発明に係る実施例２を説明する。本実施例では、ＦｅをドーピングしたＧａＮ基板上に、ＳｉをドーピングしたＧａＮの半導体層（Ｓｉドーピング半導体層）をパルススパッタ堆積法によって形成した。また、ＳｉをドーピングしたＧａＮの半導体層と、Ｓｉをドーピングせずに形成したＧａＮの半導体層（非ドーピング半導体層）とを比較した。
【００４９】
パルススパッタの条件として、ＧａＮ用スパッタガンの電圧を６００Ｖ、電流を０．０４５Ａ、パルス周波数を１０ｋＨｚ、Ｄｕｔｙ比を５％とした。また、Ｓｉ用スパッタガンの電圧を８００Ｖ、電流を０．０２Ａ、パルス周波数を１０ｋＨｚ、Ｄｕｔｙ比を５％とした。
【００５０】
図１２は、形成した半導体層のＲＨＥＥＤ図である。図１２（ａ）が非ドーピング半導体層、図１２（ｂ）がＳｉドーピング半導体層のＲＨＥＥＤ図をそれぞれ示している。また、図１３は、形成した半導体層の表面の走査型電子顕微鏡（ＳＥＭ）で撮像したときの写真図である。図１３（ａ）が非ドーピング半導体層、図１３（ｂ）がＳｉドーピング半導体層のＳＥＭ写真をそれぞれ示している。
【００５１】
図１２に示すように、非ドーピング半導体層及びＳｉドーピング半導体層について、共に回折スポットが明瞭に現れていることがわかる。このことから、Ｓｉをドーピングした場合についても良質なＡｌＮの単結晶を成長させることができる。また、図１３に示すように、非ドーピング半導体層には凹凸がほとんど見られないのに対してＳｉドーピング半導体層の表面には若干の凹凸が見られた。
【００５２】
また、非ドーピング半導体層のチルト方向のＥＢＳＤ半値幅が０．１２°、ツイスト方向のＥＢＳＤ半値幅が０．２５°であったのに対して、Ｓｉドーピング半導体層のチルト方向のＥＢＳＤ半値幅が０．１２°、ツイスト方向のＥＢＳＤ半値幅が０．２４°であり、両者の間でほとんど差がなかった。これにより、Ｓｉをドーピングした場合であっても、非ドーピング半導体層と同様の良質な結晶が成長することがわかる。
【実施例３】
【００５３】
次に、本発明に係る実施例３を説明する。本実施例では、Ｓｉ基板の（１１０）面上にＡｌＧａＮの半導体層を上記のスパッタ装置を用いたパルススパッタ堆積法によって形成した。半導体層の成長温度を３００℃、成長時の圧力を２０ｍＴｏｒｒとした。また、Ｇａ用のスパッタガンの電圧を６０７Ｖ、電流を０．０５Ａ、出力を３０．４Ｗ、Ｄｕｔｙ比を５％、瞬間供給電流量を１．０Ａとした。また、Ａｌ用のスパッタガンの電圧を４１２Ｖ、電流を０．１０Ａ、出力を４１．２Ｗ、Ｄｕｔｙ比を５％、瞬間供給電流量を２．０Ａとした。なお、両スパッタガンのパルス周波数を１０ｋＨｚとした。この結果、本実施例では、組成がＡｌ０．３５Ｇａ０．６５Ｎの半導体層が得られた。このように、上記スパッタ装置において複数種類の１３族元素を有する１３族窒化物の薄膜を得ることができる。また、このときの半導体層の成長速度は１００ｎｍ／ｈｒであった。
【実施例４】
【００５４】
次に、本発明に係る実施例４を説明する。本実施例では、Ｓｉ基板の（１１０）面上にＡｌＮの半導体層を上記のスパッタ装置を用いたパルススパッタ堆積法によって形成した。本実施例では、半導体層の成長温度を７００℃、１０００℃とした。
【００５５】
図１４は、本実施例によって形成された半導体層のＲＨＥＥＤ図である。図１４（ａ）は成長温度を７００℃で成長させた場合、図１４（ｂ）は成長温度を１０００℃で成長させた場合の図である。これらの図に示すように、成長温度７００℃の場合及び成長温度１０００℃の場合共に、回折スポットが明瞭に現れていることがわかる。このことから、７００℃程度〜１０００℃程度の比較的低温の成長温度であっても良質のＡｌＮ単結晶を成長させることができるといえる。
【実施例５】
【００５６】
次に、本発明に係る実施例５を説明する。本実施例では、Ｓｉ基板の（１１０）面上にＡｌＮの半導体層を上記のスパッタ装置を用いたパルススパッタ堆積法によって形成した。本実施例では、上記のスパッタ装置内の窒素ガスとアルゴンガスとの分圧比が異なる場合についてそれぞれ半導体層を形成した。具体的には、Ｎ２／Ａｒ比が４．０の場合、０．８３の場合、０．６７の場合、０．４３の場合、０．３８の場合、０．２５の場合のそれぞれについて、半導体層を形成した。本実施例では、半導体層の成長温度を９００℃として形成した。
【００５７】
図１５は、本実施例によって得られた半導体層のＲＨＥＥＤ図である。図１５（ａ）はＮ２／Ａｒ比が４．０の場合、図１５（ｂ）はＮ２／Ａｒ比が０．８３の場合、図１５（ｃ）はＮ２／Ａｒ比が０．６７の場合、図１５（ｄ）はＮ２／Ａｒ比が０．４３の場合、図１５（ｅ）はＮ２／Ａｒ比が０．３８の場合、図１５（ｆ）はＮ２／Ａｒ比が０．２５の場合のＲＨＥＥＤ図である。
【００５８】
図１５（ａ）及び図１５（ｂ）に示すように、回折スポットにリングパターンが確認できる。このことから、Ｎ２／Ａｒ比が４．０の場合及び０．８３の場合では、半導体層が多結晶を含んでいることがわかる。また、図１５（ｆ）のようにＮ２／Ａｒ比が０．２５の場合にはＡｌの析出が生じていることがわかる。これらの場合には良質な単結晶が形成されなかった。
【００５９】
図１５（ｃ）〜図１５（ｅ）に示すように、回折スポットが明瞭に現れていることがわかる。このことから、Ｎ２／Ａｒ比が０．６７の場合、０．４３の場合、０．３８の場合のそれぞれの場合においては、良質のＡｌＮ結晶が形成されているといえる。また、この３つの場合の間では、Ｎ２分圧比が低い場合ほど平坦性が向上することがわかる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係る半導体基板の構成を示す図。
【図２】ジルコニウムナイトライドの光反射率を示すグラフ。
【図３】ジルコニウムナイトライドの光反射率と反射波長の対応関係とを示す図。
【図４】本実施形態に係るスパッタ装置の構成を示す図。
【図５】半導体基板の製造過程を示す工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】本発明に係る半導体基板の他の構成を示す図。
【図９】本発明の実施例１に係る半導体層のＲＨＥＥＤ図。
【図１０】本実施例に係る半導体層のＲＨＥＥＤ図。
【図１１】本実施例に係る半導体層のＥＢＳＤ極点図。
【図１２】本発明の実施例２に係る半導体層のＲＨＥＥＤ図。
【図１３】本実施例に係る半導体層のＳＥＭ写真。
【図１４】本発明の実施例４に係る半導体層のＲＨＥＥＤ図。
【図１５】本発明の実施例４に係る半導体層のＲＨＥＥＤ図。
【符号の説明】
【００６１】
１…半導体基板 ２…Ｓｉ基板 ２ａ…電子回路 ３…バッファ層 ４…機能層 ５…配線 ２０…スパッタ装置
【特許請求の範囲】
【請求項１】
Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によって１３族窒化物を含む半導体層を形成する
ことを特徴とする半導体基板の製造方法。
【請求項２】
前記Ｓｉ基板の（１１０）面に回路を形成し、
前記回路の形成後、前記半導体層を形成する
ことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含む
ことを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記Ｓｉ基板の（１１０）面に、Ｓｉを含む前記半導体層を形成する
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載の半導体基板の製造方法。
【請求項５】
前記Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によってＨｆＮ及びＺｒＮの少なくとも一方を含む第１半導体層を形成し、
前記第１半導体層上に、１３族窒化物の第２半導体層を形成する
ことを特徴とする請求項１から請求項４のうちいずれか一項に記載の半導体基板の製造方法。
【請求項６】
（１１０）面に回路が設けられたＳｉ基板と、
前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物を含む半導体層と
を備えることを特徴とする半導体基板。
【請求項７】
前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含む
ことを特徴とする請求項６に記載の半導体基板。
【請求項８】
前記半導体層は、Ｓｉを含む
ことを特徴とする請求項６又は請求項７に記載の半導体基板。
【請求項９】
前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物であるＨｆＮ及びＺｒＮのうち少なくとも一方を含む第１半導体層と、
前記第１半導体層上に設けられ、１３族窒化物の第２半導体層を含む第２半導体層と
を備えることを特徴とする請求項６から請求項８のうちいずれか一項に記載の半導体基板。
【請求項１０】
前記回路は、ＭＯＳトランジスタを含む電子回路である
ことを特徴とする請求項６から請求項９のうちいずれか一項に記載の半導体基板。
【請求項１１】
請求項６から請求項１０のうちいずれか一項に記載の半導体基板を備えることを特徴とする発光素子。
【請求項１２】
請求項６から請求項１０のうちいずれか一向に記載の半導体基板を備えることを特徴とする電子素子。
【請求項１】
Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によって１３族窒化物を含む半導体層を形成する
ことを特徴とする半導体基板の製造方法。
【請求項２】
前記Ｓｉ基板の（１１０）面に回路を形成し、
前記回路の形成後、前記半導体層を形成する
ことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含む
ことを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記Ｓｉ基板の（１１０）面に、Ｓｉを含む前記半導体層を形成する
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載の半導体基板の製造方法。
【請求項５】
前記Ｓｉ基板の（１１０）面に、パルススパッタ堆積法によってＨｆＮ及びＺｒＮの少なくとも一方を含む第１半導体層を形成し、
前記第１半導体層上に、１３族窒化物の第２半導体層を形成する
ことを特徴とする請求項１から請求項４のうちいずれか一項に記載の半導体基板の製造方法。
【請求項６】
（１１０）面に回路が設けられたＳｉ基板と、
前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物を含む半導体層と
を備えることを特徴とする半導体基板。
【請求項７】
前記１３族窒化物は、ＡｌＮ、ＧａＮ及びＩｎＮのうち少なくとも１つを含む
ことを特徴とする請求項６に記載の半導体基板。
【請求項８】
前記半導体層は、Ｓｉを含む
ことを特徴とする請求項６又は請求項７に記載の半導体基板。
【請求項９】
前記Ｓｉ基板の（１１０）面上に設けられ、１３族窒化物であるＨｆＮ及びＺｒＮのうち少なくとも一方を含む第１半導体層と、
前記第１半導体層上に設けられ、１３族窒化物の第２半導体層を含む第２半導体層と
を備えることを特徴とする請求項６から請求項８のうちいずれか一項に記載の半導体基板。
【請求項１０】
前記回路は、ＭＯＳトランジスタを含む電子回路である
ことを特徴とする請求項６から請求項９のうちいずれか一項に記載の半導体基板。
【請求項１１】
請求項６から請求項１０のうちいずれか一項に記載の半導体基板を備えることを特徴とする発光素子。
【請求項１２】
請求項６から請求項１０のうちいずれか一向に記載の半導体基板を備えることを特徴とする電子素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−２３８７８３（Ｐ２００９−２３８７８３Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００８−７９１５５（Ｐ２００８−７９１５５）
【出願日】平成２０年３月２５日（２００８．３．２５）
【出願人】（５９１２４３１０３）財団法人神奈川科学技術アカデミー (271)
【出願人】（５０２３３００６７）伊藤忠プラスチックス株式会社 (2)
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２０年３月２５日（２００８．３．２５）
【出願人】（５９１２４３１０３）財団法人神奈川科学技術アカデミー (271)
【出願人】（５０２３３００６７）伊藤忠プラスチックス株式会社 (2)
【Ｆターム（参考）】
[ Back to top ]