半導体装置及びヒューズの切断方法
【課題】レーザーで切断されるヒューズの下方に半導体素子を配置することができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１に形成された放電用の不純物領域７ａと、半導体基板１上又は上方に形成された第１の絶縁膜８と、第１の絶縁膜８上に形成された遮光用導電膜１０ｃと、遮光用導電膜１０ｃを不純物領域７ａに接地させる接地用配線９と、第１の絶縁膜８及び遮光用導電膜１０ｃの上、又は上方に形成された第２の絶縁膜１１と、第２の絶縁膜１１上に形成され、遮光用導電膜１１の上方に位置するヒューズ１３とを具備する。
【解決手段】本発明に係る半導体装置は、半導体基板１に形成された放電用の不純物領域７ａと、半導体基板１上又は上方に形成された第１の絶縁膜８と、第１の絶縁膜８上に形成された遮光用導電膜１０ｃと、遮光用導電膜１０ｃを不純物領域７ａに接地させる接地用配線９と、第１の絶縁膜８及び遮光用導電膜１０ｃの上、又は上方に形成された第２の絶縁膜１１と、第２の絶縁膜１１上に形成され、遮光用導電膜１１の上方に位置するヒューズ１３とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びヒューズの切断方法に関する。特に本発明は、レーザーで切断されるヒューズの下方に半導体素子を配置しても半導体素子が破壊されることを抑制できる半導体装置及びヒューズの切断方法に関する。
【背景技術】
【０００２】
図９は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置は、シリコン基板１０１に素子分離膜２及びトランジスタ（図示せず）が形成されている。素子分離膜２及び前記したトランジスタ上には層間絶縁膜１０８，１１１が形成されている。層間絶縁膜１０８上にはＡｌ合金配線（図示せず）が形成されている。層間絶縁膜１１１上には、素子分離膜２の上方に位置するＡｌ合金ヒューズ１１３が形成されている。Ａｌ合金ヒューズ１１３及び層間絶縁膜１１１上には、パッシベーション膜１１４が形成されている。パッシベーション膜１１４には、Ａｌ合金ヒューズ１１３上に位置する開口部１１４ａが形成されている。
【０００３】
Ａｌ合金ヒューズ１１３を切断する場合、開口部１１４ａから露出しているＡｌ合金ヒューズ１１３にレーザーを照射する。これにより、Ａｌ合金ヒューズ１１３は溶断する（例えば特許文献１参照）
【特許文献１】特開２００１−４４２８１号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体素子の集積率を高めるためには、ヒューズの下方に半導体素子を配置するのが好ましい。しかし、ヒューズをレーザーで溶断する場合、レーザーの一部は、ヒューズの下方に到達する。このため、ヒューズの下方に半導体素子を配置した場合、半導体素子がレーザーによって破壊される可能性がある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ヒューズの下方に半導体素子を配置しても半導体素子が破壊されることを抑制できる半導体装置及びヒューズの切断方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子とを具備する。
【０００７】
この半導体装置によれば、ヒューズを溶断するための照射されたレーザーは、遮光用導電膜によって遮断され、前記半導体素子には到達しない。従って、前記半導体素子を前記ヒューズの下方に配置しても、レーザーによって前記半導体素子が破壊されることを防止できる。
【０００８】
また、前記遮光用導電膜は前記不純物領域に接続している。従って、レーザー照射によって前記遮光用導電膜に電荷が発生しても、この電荷を放電することができる。
【０００９】
前記第１の半導体素子はトランジスタである場合、前記不純物領域は、前記トランジスタのソース又はドレインであってもよい。また、前記半導体基板に形成され、前記ヒューズの下方以外の領域に形成されたトランジスタを有している場合、前記不純物領域は、前記トランジスタのソース又はドレインであってもよい。また、前記不純物領域は、前記半導体基板に形成されたダイオードの一部であってもよい。
【００１０】
前記半導体基板に形成された第２の半導体素子を更に具備し、前記遮光用導電膜は、前記第２の半導体素子に電圧を印加する配線を兼ねている場合、前記遮光用導電膜から前記第２の半導体素子に至る電気的経路の途中に、前記不純物領域が接続されているのが好ましい。このようにすると、レーザー照射によって前記遮光用導電膜に電荷が発生しても、この電荷は前記第２の半導体素子に到達する前に、前記不純物領域から放電される。従って、前記第２の半導体素子にダメージが加わることを抑制できる。
【００１１】
前記第２の絶縁膜及び前記ヒューズ上に形成された第３の絶縁膜と、前記第３の絶縁膜に形成され、前記ヒューズ上に位置する開口部とを具備する場合、前記遮光用導電膜と前記開口部の平面的配置関係において、前記開口部は前記遮光用導電膜の内側に配置されているのが好ましい。
【００１２】
本発明に係るヒューズの切断方法は、
半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子と、
を具備する半導体装置を準備する工程と、
前記ヒューズにレーザーを照射することにより前記ヒューズを切断する工程と、
を具備する。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置は、レーザーで溶断されるヒューズを有しているが、ヒューズの下方には、トランジスタ及びこのトランジスタをレーザーから保護する遮光用Ａｌ合金膜を有している。遮光用Ａｌ合金膜は、トランジスタのソース又はドレインとなる不純物領域に接続されている。
【００１４】
まず、図１（Ａ）に示すように、シリコン基板１にウェル１ａ、及び素子分離膜２を形成する。素子分離膜２は例えばＬＯＣＯＳ法により形成されるが、トレンチアイソレーション法によりシリコン基板１に埋め込まれてもよい。次いで、シリコン基板１を熱酸化する。これにより、ウェル１ａにはゲート酸化膜３ａが形成される。次いで、ゲート酸化膜３ａ上を含む全面上にポリシリコン膜をＣＶＤ法により形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３ａ上に位置するゲート電極４ａが形成される。
【００１５】
次いで、素子分離膜２及びゲート電極４ａをマスクとして、シリコン基板１に不純物イオンを注入する。これにより、ウェル１ａには低濃度不純物領域６ａ，６ｂが形成される。次いで、ゲート電極４ａ上を含む全面上に酸化シリコン膜をＣＶＤ法により形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４ａの側壁はサイドウォール５で覆われる。次いで、素子分離膜２、ゲート電極４ａ、及びサイドウォール５をマスクとしてシリコン基板１に不純物イオンを注入する。これにより、ウェル１ａには、ソース又はドレインとなる不純物領域７ａ，７ｂが形成される。これにより、ウェル１ａにはトランジスタが形成される。
【００１６】
次いで、トランジスタ上を含む全面上に、酸化シリコンを主成分とする層間絶縁膜８を形成する。次いで、層間絶縁膜８の表面をＣＭＰ法により平坦化した後、層間絶縁膜８上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜８上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜８をエッチングする。これにより、層間絶縁膜８には、不純物領域７ａ上に位置する接続孔８ａが形成される。接続孔８ａは、遮光用Ａｌ合金膜と不純物領域７ａを接続するためのものである。なお、本エッチング工程において、ゲート電極４ａ及び不純物領域７ａ，７ｂそれぞれを配線に接続するための接続孔（図示せず）も形成される。その後、レジストパターンを除去する。
【００１７】
次いで、接続孔それぞれの中及び層間絶縁膜８上に、タングステン膜をＣＶＤ法により形成し、層間絶縁膜８上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、接続孔８ａの中にはタングステンプラグ９が埋め込まれる。なお、図示していない他の接続孔にもタングステンプラグ（図示せず）が埋め込まれる。
【００１８】
次いで、層間絶縁膜８上及びタングステンプラグそれぞれ上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜８上に位置するＡｌ合金配線１０ａ，１０ｂ及び遮光用Ａｌ合金膜１０ｃが形成される。遮光用Ａｌ合金膜１０ｃは、トランジスタの上方及びその周囲に位置している。また、本工程によって、図示しないタングステンプラグを介して、ゲート電極４ａ及び不純物領域７ａ，７ｂそれぞれに接続する配線（図示せず）も形成される。その後、レジストパターンを除去する。
【００１９】
次いで、図１（Ｂ）に示すように、層間絶縁膜８、Ａｌ合金配線１０ａ，１０ｂ及び遮光用Ａｌ合金膜１０ｃ上に、酸化シリコンを主成分とする層間絶縁膜１１を形成する。次いで、層間絶縁膜１１の表面をＣＭＰ法により平坦化した後、層間絶縁膜１１上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜１１上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１１をエッチングする。これにより、層間絶縁膜１１には、Ａｌ合金配線１０ａ，１０ｂそれぞれ上に位置する接続孔１１ａ，１１ｂが形成される。その後、レジストパターンを除去する。
【００２０】
次いで、接続孔それぞれの中及び層間絶縁膜１１上に、タングステン膜をＣＶＤ法により形成し、層間絶縁膜１１上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、接続孔１１ａ，１１ｂの中にはタングステンプラグ１２ａ，１２ｂが埋め込まれる。
【００２１】
次いで、層間絶縁膜１１上及びタングステンプラグそれぞれ上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜１１上に位置するＡｌ合金ヒューズ１３が形成される。Ａｌ合金ヒューズ１３は、トランジスタの上方に位置しており、タングステンプラグ１２ａ，１２ｂを介してＡｌ合金配線１０ａ，１０ｂに接続している。
【００２２】
次いで、層間絶縁膜１１上及びＡｌ合金ヒューズ１３上に、パッシベーション膜１４をＣＶＤ法により形成する。パッシベーション膜１４は、酸化シリコン膜および窒化シリコン膜をこの順に積層した膜である。次いで、パッシベーション膜１４上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１４には、Ａｌ合金ヒューズ１３上に位置する開口部１４ａが形成する。平面配置において、開口部１４ａは遮光用Ａｌ合金膜１０ｃの内側に位置している。
【００２３】
その後、必要に応じてＡｌ合金ヒューズ１３にレーザーを照射し、開口部１４ａ内に位置するＡｌ合金ヒューズ１３を溶断する。この際、照射されたレーザーの一部がＡｌ合金ヒューズ１３の下方に漏れるが、平面配置において、開口部１４ａは遮光用Ａｌ合金膜１０ｃの内側に位置しているため、漏れたレーザーは遮光用Ａｌ合金膜１０ｃによって遮断される。従って、Ａｌ合金ヒューズ１３の下方にトランジスタを配置しても、レーザーによってトランジスタが破壊されることが防止される。
【００２４】
また、遮光用Ａｌ合金膜１０ｃは、タングステンプラグ９を介して、ウェル１ａに形成された不純物領域７ａに接続している。このため、レーザー照射によって遮光用Ａｌ合金膜１０ｃに電荷が発生しても、発生した電荷を、不純物領域７ａを介してウェル１ａに放電できる。
【００２５】
以上、本発明の第１の実施形態によれば、Ａｌ合金ヒューズ１３の下方に遮光用Ａｌ合金膜１０ｃを配置したため、Ａｌ合金ヒューズ１３の下方に位置するシリコン基板１にトランジスタを形成しても、Ａｌ合金ヒューズ１３をレーザーで溶断する時に、トランジスタがレーザーにより破壊されることを防止できる。従って、半導体装置の集積率を上げることができる。
【００２６】
また、遮光用Ａｌ合金膜１０ｃを不純物領域７ａに接続したため、レーザー照射によって遮光用Ａｌ合金膜１０ｃに電荷が発生しても、発生した電荷を、不純物領域７ａを介してウェル１ａに放電できる。
また、不純物領域７ａはトランジスタのソース又はドレインを兼ねているため、放電用の不純物領域を他の領域に形成する必要がない。従って半導体装置の集積率は低下しない。
【００２７】
図２の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、シリコン基板１にダイオードが形成され、遮光用Ａｌ合金膜１０ｃが不純物領域７ａではなくダイオードに接続されている点を除いて、第１の実施形態と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００２８】
まず、図２（Ａ）に示すように、シリコン基板１にウェル１ａ，１ｂを形成し、更に素子分離膜２を形成する。次いで、ゲート酸化膜３ａ、ゲート電極４ａ、低濃度不純物領域６ａ，６ｂ、及びサイドウォール５を形成する。これらの形成方法は第１の実施形態と同一である。次いで、シリコン基板１に不純物イオンを注入する。これにより、不純物領域７ａ，７ｂが形成され、かつウェル１ｂに位置する不純物領域７ｃが形成される。不純物領域７ｃ及びウェル１ｂによって、放電用のダイオードが形成される。
【００２９】
次いで、層間絶縁膜８、接続孔８ａ、及びタングステンプラグ９、Ａｌ合金配線１０ａ，１０ｂ及び遮光用Ａｌ合金膜１０ｃを形成する。これらの形成方法は第１の実施形態と同一である。ただし、接続孔８ａ及びタングステンプラグ９は、不純物領域７ｃ上に位置する。
【００３０】
次いで、図２（Ｂ）に示すように、層間絶縁膜１１、接続孔１１ａ，１１ｂ、タングステンプラグ１２ａ，１２ｂ、Ａｌ合金ヒューズ１３、パッシベーション膜１４、及び開口部１４ａを形成する。これらの形成方法は第１の実施形態と同一である。
【００３１】
以上、本発明の第２の実施形態によれば、第１の実施形態と同様の作用により、Ａｌ合金ヒューズ１３の下方に位置するシリコン基板１にトランジスタを形成しても、Ａｌ合金ヒューズ１３をレーザーで溶断する時にトランジスタが破壊されることを防止できる。従って、半導体装置の集積率を上げることができる。また、遮光用Ａｌ合金膜１０ｃをダイオードの不純物領域７ｃに接続したため、レーザー照射によって遮光用Ａｌ合金膜１０ｃに電荷が発生しても、発生した電荷を、不純物領域７ｃを介してウェル１ｂに放電できる。
【００３２】
図３は、本発明の第３の実施形態に係る半導体装置を説明する為の断面図である。本実施形態に係る半導体装置は、第２の実施形態によって製造される半導体装置に類似しているが、ウェル１ｂにダイオードではなくトランジスタが形成されている点、及び、このトランジスタのソース又はドレインとなる不純物領域７ｄに遮光用Ａｌ合金膜１０ｃが接続されている点が、第２の実施形態とは異なる。ウェル１ｂに位置するトランジスタは、ゲート酸化膜３ｂ、ゲート電極４ｂ、サイドウォール５、低濃度不純物領域６ｄ，６ｅ、及び不純物領域７ｄ，７ｅを有している。以下、第２の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３３】
本実施形態に係る半導体装置は、以下のようにして形成される。まず、シリコン基板１にウェル１ａ，１ｂ、及び素子分離膜２を形成する。これらの形成方法は第２の実施形態と同一である。次いで、ウェル１ａ，１ｂそれぞれにトランジスタを形成する。ゲート酸化膜３ａはゲート酸化膜３ｂと同一工程で形成され、ゲート電極４ｂはゲート電極４ａと同一工程で形成される。また、低濃度不純物領域６ｄ，６ｅは低濃度不純物領域６ａ，６ｂと同一工程で形成され、不純物領域７ｄ，７ｅは不純物領域７ａ，７ｂと同一工程で形成される。
【００３４】
これ以降の工程は、第２の実施形態と同一である。
本実施形態によっても、第３の実施形態と同一の効果を得ることができる。
【００３５】
図４は、本発明の第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、第２の実施形態によって製造される半導体装置に類似しているが、以下の点で異なる。まず、Ａｌ合金ヒューズ１３の下方以外のシリコン基板１に、ウェル１ｃ及びトランジスタが形成されている。また、遮光用Ａｌ合金膜１０ｃが配線としても機能し、タングステンプラグを介してウェル１ｃのトランジスタのゲート電極２４にも接続されている。また、第２の実施形態ではＡｌ合金配線層は２層であったが、本実施形態では３層である。
以下、第２の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３６】
まず、シリコン基板１にウェル１ａ，１ｂ，１ｃを形成し、その後素子分離膜２を形成する。平面配置において、ウェル１ｂはウェル１ａとウェル１ｃの間に位置している。素子分離膜２の形成方法は第２の実施形態と同一である。次いで、シリコン基板１を熱酸化する。これにより、ウェル１ａ，１ｃ上にはゲート酸化膜３ａ，２３が形成される。なお、ウェル１ｂにも熱酸化膜（図示せず）が形成される。
【００３７】
次いで、ゲート電極４ａを形成し、かつゲート酸化膜２３上に位置するゲート電極２４を形成する。これらの形成方法は、第２の実施形態においてゲート電極４ａを形成する方法と同一である。
【００３８】
次いで、素子分離膜２、及びゲート電極４ａ，２４をマスクとしてシリコン基板１に不純物イオンを注入する。これにより、低濃度不純物領域６ａ，６ｂが形成され、かつウェル１ｃに低濃度不純物領域２６ａ，２６ｂが形成される。その後、サイドウォール５を形成する。サイドウォール５の形成方法は第２の実施形態と同一であるが、ゲート電極２４の側壁にもサイドウォール５が形成される。なお、サイドウォールを形成するときのエッチバック処理により、ウェル１ｂに位置する熱酸化膜が除去される。
【００３９】
次いで、素子分離膜２、ゲート電極４ａ，２４、及びサイドウォール５をマスクとしてシリコン基板１に不純物イオンを注入する。これにより、不純物領域７ａ，７ｂ，７ｃが形成され、かつウェル１ｃに、トランジスタのソース又はドレインとして機能する不純物領域２７ａ，２７ｂが形成される。
【００４０】
このようにして、ウェル１ａ，１ｃそれぞれにトランジスタが形成され、かつウェル１ｂには、ウェル１ｂと不純物領域７ｃからなる放電用のダイオードが形成される。平面配置において、放電用のダイオードは２つのトランジスタの相互間に位置している。
【００４１】
次いで、層間絶縁膜８、接続孔８ａ，８ｂ、及びタングステンプラグ９，２９を形成する。接続孔８ｂはゲート電極２４上に位置しており、タングステンプラグ２９は接続孔８ｂ内に埋め込まれている。これらの形成方法は、第２の実施形態において層間絶縁膜８、接続孔８ａ、及びタングステンプラグ９を形成する方法と同一である。
【００４２】
次いで、遮光用Ａｌ合金膜１０ｃを形成する。遮光用Ａｌ合金膜１０ｃは、タングステンプラグ９，２９を介して不純物領域７ｃ，２７ａに接続している。遮光用Ａｌ合金膜１０ｃの形成方法は第２の実施形態と同一である。ただし、第２の実施形態とは異なり、図２に示したＡｌ合金配線１０ａ，１０ｂは形成されない。
【００４３】
次いで、図４（Ｂ）に示すように、層間絶縁膜１１、接続孔１１ｃ及びタングステンプラグ１２ｃを形成する。接続孔１１ｃは遮光用Ａｌ合金膜１０ｃ上に位置しており、タングステンプラグ１２ｃは接続孔１１ｃの中に埋め込まれている。これらの形成方法は、第２の実施形態において接続孔１１ａ，１１ｂ及びタングステンプラグ１２ａ，１２ｂを形成する方法と同一である。なお、本工程において、遮光用Ａｌ合金膜１０ｃ上には、遮光用Ａｌ合金膜１０ｃに電圧を印加するために、図示しない接続孔及びタングステンプラグが形成されている。
【００４４】
次いで、層間絶縁膜１１上にＡｌ合金配線１５ａ，１５ｂ及び遮光用Ａｌ合金膜１５ｃを形成する。遮光用Ａｌ合金膜１５ｃは、ウェル１ａに形成されたトランジスタ及びその周囲上に位置している。Ａｌ合金配線１５ａ，１５ｂ及び遮光用Ａｌ合金膜１５ｃの形成方法は、遮光用Ａｌ合金膜１０ｃの形成方法と同一である。
【００４５】
次いで、図４（Ｃ）に示すように、層間絶縁膜１１上、Ａｌ合金配線１５ａ，１５ｂ上、及び遮光用Ａｌ合金膜１５ｃ上に、酸化シリコンを主成分とする層間絶縁膜１６を形成する。次いで、層間絶縁膜１６の表面をＣＭＰ法により平坦化する。次いで、層間絶縁膜１６に接続孔１６ａ，１６ｂを形成する。接続孔１６ａ，１６ｂは、それぞれＡｌ合金配線１５ａ，１５ｂ上に位置している。次いで、接続孔１６ａ，１６ｂの中にタングステンプラグ１７ａ，１７ｂを埋め込む。接続孔１６ａ，１６ｂ及びタングステンプラグ１７ａ，１７ｂの形成方法は、接続孔１１ｃ及びタンスグテンプラグ１２ｃの形成方法と同一である。
【００４６】
次いで、層間絶縁膜１６上にＡｌ合金ヒューズ１３、パッシベーション膜１４、及び開口部１４ａを形成する。これらの形成方法は第２の実施形態と同一である。
【００４７】
本実施形態によっても、第２の実施形態と同一の効果を得ることができる。また、遮光用Ａｌ合金膜１０ｃを、ゲート電極２４に接続する配線として利用することができる。
【００４８】
更に、不純物領域７ｃは、遮光用Ａｌ合金膜１０ｃとゲート電極２４を天気的に接続する経路の途中に位置している。このため、レーザー照射によって遮光用Ａｌ合金膜１０ｃで発生した電荷は、ゲート電極２４に到達する前に不純物領域７ｃから放電される。従って、Ａｌ合金ヒューズ１３を溶断するときに、遮光用Ａｌ合金膜１０ｃで発生した電荷によってゲート酸化膜２３がダメージを受けることを抑制できる。
【００４９】
図５の各図は、第５の実施形態に係る半導体装置の構成を説明する為の断面図である。図６及び図７の各図は、図５に示した半導体装置が有する各層のパターンの形状を、タングステンプラグの配置とともに示す図である。なお、図５（Ａ）が示す断面は、図６及び図７のＡ−Ａ断面に相当し、図５（Ｂ）が示す断面は、図６及び図７のＢ−Ｂ断面に相当する。
【００５０】
この半導体装置は、シリコン基板１に素子分離膜２、ｐ型トランジスタ５０ａ、及びｎ型トランジスタ５０ｂを有している。これらトランジスタの上には、層間絶縁膜５８，６１，６４，６７がこの順に積層されている。それぞれの層間絶縁膜上にはＡｌ合金配線層が設けられている。最上層のＡｌ合金配線層にはＡｌ合金ヒューズ６８が設けられている。最上層の層間絶縁膜６７上及びＡｌ合金ヒューズ６８上には、パッシベーション膜６９が形成されている。パッシベーション膜６９には、Ａｌ合金ヒューズ６８上に位置する開口部６９ａが形成されている。
【００５１】
図５（Ａ）及び図６（Ａ）に示すように、ｐ型トランジスタ５０ａは、シリコン基板１のｎ型ウェル１ｄに形成されており、ゲート酸化膜５３ａ、ゲート電極５４ａ、ソースとなるｐ型不純物領域５７ａ、及びドレインとなるｐ型不純物領域５７ｂを有している。ｐ型不純物領域５７ａ，５７ｂは、それぞれ複数交互に隙間を空けて配置されている。ゲート酸化膜５３ａ及びゲート電極５４ａは、複数のｐ型不純物領域５７ａ，５７ｂ相互間それぞれに配置されている。複数のゲート電極５４ａは、同一のゲート配線５４ｃに接続されている。また、ｎ型ウェル１ｄには、ｎ型ウェル１ｄに電位を与えるためのｎ型不純物領域５７ｅが形成されている。
【００５２】
また、図５（Ｂ）及び図６（Ａ）に示すように、ｎ型トランジスタ５０ｂは、シリコン基板１のｐ型ウェル１ｅに形成されており、ゲート酸化膜５３ｂ、ゲート電極５４ｂ、ソースとなるｎ型不純物領域５７ｃ、及びドレインとなるｎ型不純物領域５７ｄを有している。ｎ型不純物領域５７ｃ，５７ｄは、それぞれ複数交互に隙間を空けて配置されている。ゲート酸化膜５３ｂ及びゲート電極５４ｂは、複数のｎ型不純物領域５７ｃ，５７ｄ相互間それぞれに配置されている。複数のゲート電極５４ｂは、同一のゲート配線５４ｄに接続されている。また、ｐ型ウェル１ｅには、ｐ型ウェル１ｅに電位を与えるためのｐ型不純物領域５７ｆが形成されている。
【００５３】
また、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂ上に位置する層間絶縁膜５８には、タングステンプラグ５９ａ，５９ｂ，５９ｃ，５９ｄ，５９ｅ、５９ｆ，５９ｇ，５９ｈがそれぞれ複数埋め込まれている。タングステンプラグ５９ａ，５９ｂ，５９ｇは、それぞれｐ型不純物領域５７ａ，５７ｂ，５７ｆ上に位置しており、タングステンプラグ５９ｃ，５９ｅ，５９ｆは、それぞれｎ型不純物領域５７ｅ，５７ｃ，５７ｄ上に位置している。また、タングステンプラグ５９ｄ，５９ｈは、それぞれゲート配線５４ｃ，５４ｄ上に位置している。
【００５４】
図５（Ａ），（Ｂ）及び図６（Ｂ）に示すように、層間絶縁膜５８上にはＡｌ合金配線６０ａ，６０ｂ，６０ｃ，６０ｄが形成されている。Ａｌ合金配線６０ａは、ｐ型トランジスタ５０ａのｎ型ウェル１ｄ及びソースとなるｐ型不純物領域５７ａに電圧を印加するための配線であり、タングステンプラグ５９ａ，５９ｃ上に位置している。Ａｌ合金配線６０ｂは、ｐ型トランジスタ５０ａのドレインとなるｐ型不純物領域５７ｂ、及びｎ型トランジスタ５０ｂのｎ型不純物領域５７ｄに電圧を印加するための配線であり、タングステンプラグ５９ｂ，上５９ｆそれぞれに位置している。Ａｌ合金配線６０ｃは、ｎ型トランジスタ５０ｂのｐ型ウェル１ｅ及びソースとなるｎ型不純物領域５７ｃに電圧を印加するための配線であり、タングステンプラグ５９ｅ，５９ｇそれぞれ上に位置している。Ａｌ合金配線６０ｄは、ｐ型トランジスタ５０ａのゲート電極５４ａ、及びｎ型トランジスタ５０ｂのゲート電極５４ｂに電圧を印加するための配線であり、タングステンプラグ５９ｄ，５９ｈ上に位置している。
【００５５】
また、層間絶縁膜５８上及びＡｌ合金配線６０ａ，６０ｂ，６０ｃ，６０ｄ上に位置する層間絶縁膜６１には、タングステンプラグ６２ａ，６２ｂ，６２ｃが埋め込まれている。タングステンプラグ６２ａはＡｌ合金配線６０ａ上に位置しており、タングステンプラグ６２ｂはＡｌ合金配線６０ｂ上に位置しており、タングステンプラグ６２ｃはＡｌ合金配線６０ｃ上に位置している。なお、Ａｌ合金配線６０ｄは、図示しないタングステンプラグに接続しており、このタングステンプラグを介して電圧が印加される。
【００５６】
図５（Ａ），（Ｂ）及び図７（Ａ）に示すように、層間絶縁膜６１上には遮光用Ａｌ合金膜６３ａ，６３ｃ及びＡｌ合金配線６３ｂが形成されている。遮光用Ａｌ合金膜６３ａは、ｐ型トランジスタ５０ａをヒューズ溶断用のレーザーから保護するための遮光膜と、Ａｌ合金配線６０ａに電圧を印加する配線とを兼ねている。遮光用Ａｌ合金膜６３ａは、ｐ型トランジスタ５０ａ及びその周囲の上方、かつタングステンプラグ６２ａ上に位置している。Ａｌ合金配線６２ｂはＡｌ合金配線６０ｂに電圧を印加する配線であり、タングステンプラグ６２ｂ上に位置している。遮光用Ａｌ合金膜６３ｃは、ｎ型トランジスタ５０ｂをレーザーから保護するための遮光膜と、Ａｌ合金配線６０ｃに電圧を印加する配線とを兼ねている。遮光用Ａｌ合金膜６３ｃは、ｎ型トランジスタ５０ｂ及びその周囲の上方、かつタングステンプラグ６２ｃ上に位置している。
【００５７】
また、層間絶縁膜６１、遮光用Ａｌ合金膜６３ａ，６３ｃ及びＡｌ合金配線６３ｂそれぞれ上に位置する層間絶縁膜６４には、遮光用Ａｌ合金膜６３ｃ上に位置するタングステンプラグ６５が埋め込まれている。遮光用Ａｌ合金膜６３ａ及びＡｌ合金配線６３ｂは、それぞれ図示しないタングステンプラグに接続しており、これらのタングステンプラグを介して電圧が印加される。
【００５８】
図５（Ａ），（Ｂ）及び図７（Ｂ）に示すように、層間絶縁膜６４上には遮光用Ａｌ合金膜６６が形成されている。遮光用Ａｌ合金膜６６は、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂをヒューズ溶断用のレーザーから保護するための遮光膜と、Ａｌ合金膜６３ｃに電圧を印加するための配線を兼ねている。遮光用Ａｌ合金膜６６は、ｐ型トランジスタ５０ａ，ｎ型トランジスタ５０ｂ及びこれらの周囲の上方、かつタングステンプラグ６５上に位置している。
【００５９】
また、上記したように、層間絶縁膜６４上及び遮光用Ａｌ合金膜６６上に位置する層間絶縁膜６７には、Ａｌ合金ヒューズ６８及びパッシベーション膜６９が形成されている。
図５（Ａ），（Ｂ）及び図７（Ｃ）に示すように、Ａｌ合金ヒューズ６８は、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂそれぞれの上方に位置している。パッシベーション膜６９に形成された開口部６９ａも、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂそれぞれの上方に位置している。
【００６０】
図８は、図５に示した半導体装置の配線を模式的に説明する為の図である。本図では説明のため、タングステンプラグは省略している。ｐ型トランジスタ５０ａのソースとなるｐ型不純物領域５７ａ、ｎ型ウェル１ｄに電圧を印加するためのｎ型不純物領域５７ｅには、Ａｌ合金配線６０ａ及び遮光用Ａｌ合金膜６３ａを介して、電圧Ｖｄｄが印加される。また、ｎ型トランジスタ５０ｂのソースとなるｎ型不純物領域５７ｃ、及びｐ型ウェル１ｅに電圧を印加するためのｐ型不純物領域５７ｆには、Ａｌ合金配線６０ｃ及び遮光用Ａｌ合金膜６３ｃ，６６を介して、Ｖｓｓが印加される。ｐ型トランジスタ５０ａのゲート電極５４ａ及びｎ型トランジスタのゲート電極５４ｂには、Ａｌ合金配線６０ｄを介して信号Ｉｎが入力される。また、ｐ型トランジスタ５０ａのドレインとなるｐ型不純物領域５７ｂ及びｎ型トランジスタのドレインとなるｎ型不純物領域５７ｄからは、Ａｌ合金配線６０ｂ，６３ｂを介して外部に信号Ｏｕｔが出力される。
【００６１】
以上、本発明の第５の実施形態によれば、ｐ型トランジスタ５０ａの上方には遮光用Ａｌ合金膜６６，６３ａが配置されており、ｎ型トランジスタ５０ｂの上方には遮光用Ａｌ合金膜６６，６３ｃが配置されている。このため、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂをＡｌ合金ヒューズ６８の下方に配置しても、これらトランジスタが、Ａｌ合金ヒューズ６８を溶断するためのレーザーによって破壊されることを防止できる。
【００６２】
また、遮光用Ａｌ合金膜６６，６３ｃはｎ型不純物領域５７ｃ及びｐ型不純物領域５７ｆに接続しており、遮光用Ａｌ合金膜６３ａはｐ型不純物領域５７ａ及びｎ型不純物領域５７ｅに接続している。従って、レーザー照射によって遮光用Ａｌ合金膜６３ａ，６３ｃ，６６に電荷が発生しても、これら電荷はｎ型ウェル１ｄ又はｐ型ウェル１ｅに放電される。
【００６３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態において、遮光用導電膜が形成された層とヒューズが形成された層の間に、Ａｌ合金配線層及び層間絶縁膜が更に追加されてもよい。また、遮光用導電膜が形成された層とヒューズが形成された層の間に、Ａｌ合金配線層及び層間絶縁膜が更に追加されてもよい。
【図面の簡単な説明】
【００６４】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図２】（Ａ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。
【図３】第３の実施形態に係る半導体装置の構成を説明する為の断面図。
【図４】（Ａ）は第４の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図５】（Ａ），（Ｂ）は、第５の実施形態に係る半導体装置の構成を説明する為の断面図。
【図６】（Ａ），（Ｂ）は、図５に示した半導体装置が有する各層のパターンの形状を、タングステンプラグの配置とともに示す図。
【図７】（Ａ），（Ｂ），（Ｃ）は、図５に示した半導体装置が有する各層のパターンの形状を、タングステンプラグの配置とともに示す図。
【図８】半導体装置の配線を模式的に説明する為の図。
【図９】従来の半導体装置の構成を説明する為の断面図。
【符号の説明】
【００６５】
１，１０１…シリコン基板、１ａ，１ｂ，１ｃ…ウェル、１ｄ…ｎ型ウェル、１ｅ…ｐ型ウェル、２…素子分離膜、３ａ，３ｂ，２３，５３ａ，５３ｂ…ゲート酸化膜、４ａ，４ｂ，２４，５４ａ，５４ｂ…ゲート電極、５…サイドウォール、６ａ，６ｂ，６ｄ，６ｅ，２６ａ，２６ｂ…低濃度不純物領域、７ａ〜７ｅ，２７ａ，２７ｂ…不純物領域、８，１１，１６，５８，６１，６４，６７，１０８，１１１…層間絶縁膜、８ａ，８ｂ，１１ａ〜１１ｃ，１６ａ，１６ｂ…接続孔、９，１２ａ〜１２ｃ，１７ａ，１７ｂ，２９，５９ａ〜５９ｈ，６２ａ〜６２ｃ，６５…タングステンプラグ、１０ａ，１０ｂ，１５ａ，１５ｂ，６０ａ〜６０ｃ、６３ｂ…Ａｌ合金配線、１０ｃ，１５ｃ，６３ａ，６３ｃ…遮光用Ａｌ合金膜、１３，６８，１１３…Ａｌ合金ヒューズ、１４，６９，１１４…パッシベーション膜、１４ａ，６９ａ，１１４ａ…開口部、５０ａ…ｐ型トランジスタ、５０ｂ…ｎ型トランジスタ、５４ｃ，５４ｄ…ゲート配線、５７ａ，５７ｂ，５７ｆ…ｐ型不純物領域、５７ｃ，５７ｄ，５７ｅ…ｎ型不純物領域
【技術分野】
【０００１】
本発明は、半導体装置及びヒューズの切断方法に関する。特に本発明は、レーザーで切断されるヒューズの下方に半導体素子を配置しても半導体素子が破壊されることを抑制できる半導体装置及びヒューズの切断方法に関する。
【背景技術】
【０００２】
図９は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置は、シリコン基板１０１に素子分離膜２及びトランジスタ（図示せず）が形成されている。素子分離膜２及び前記したトランジスタ上には層間絶縁膜１０８，１１１が形成されている。層間絶縁膜１０８上にはＡｌ合金配線（図示せず）が形成されている。層間絶縁膜１１１上には、素子分離膜２の上方に位置するＡｌ合金ヒューズ１１３が形成されている。Ａｌ合金ヒューズ１１３及び層間絶縁膜１１１上には、パッシベーション膜１１４が形成されている。パッシベーション膜１１４には、Ａｌ合金ヒューズ１１３上に位置する開口部１１４ａが形成されている。
【０００３】
Ａｌ合金ヒューズ１１３を切断する場合、開口部１１４ａから露出しているＡｌ合金ヒューズ１１３にレーザーを照射する。これにより、Ａｌ合金ヒューズ１１３は溶断する（例えば特許文献１参照）
【特許文献１】特開２００１−４４２８１号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体素子の集積率を高めるためには、ヒューズの下方に半導体素子を配置するのが好ましい。しかし、ヒューズをレーザーで溶断する場合、レーザーの一部は、ヒューズの下方に到達する。このため、ヒューズの下方に半導体素子を配置した場合、半導体素子がレーザーによって破壊される可能性がある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ヒューズの下方に半導体素子を配置しても半導体素子が破壊されることを抑制できる半導体装置及びヒューズの切断方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子とを具備する。
【０００７】
この半導体装置によれば、ヒューズを溶断するための照射されたレーザーは、遮光用導電膜によって遮断され、前記半導体素子には到達しない。従って、前記半導体素子を前記ヒューズの下方に配置しても、レーザーによって前記半導体素子が破壊されることを防止できる。
【０００８】
また、前記遮光用導電膜は前記不純物領域に接続している。従って、レーザー照射によって前記遮光用導電膜に電荷が発生しても、この電荷を放電することができる。
【０００９】
前記第１の半導体素子はトランジスタである場合、前記不純物領域は、前記トランジスタのソース又はドレインであってもよい。また、前記半導体基板に形成され、前記ヒューズの下方以外の領域に形成されたトランジスタを有している場合、前記不純物領域は、前記トランジスタのソース又はドレインであってもよい。また、前記不純物領域は、前記半導体基板に形成されたダイオードの一部であってもよい。
【００１０】
前記半導体基板に形成された第２の半導体素子を更に具備し、前記遮光用導電膜は、前記第２の半導体素子に電圧を印加する配線を兼ねている場合、前記遮光用導電膜から前記第２の半導体素子に至る電気的経路の途中に、前記不純物領域が接続されているのが好ましい。このようにすると、レーザー照射によって前記遮光用導電膜に電荷が発生しても、この電荷は前記第２の半導体素子に到達する前に、前記不純物領域から放電される。従って、前記第２の半導体素子にダメージが加わることを抑制できる。
【００１１】
前記第２の絶縁膜及び前記ヒューズ上に形成された第３の絶縁膜と、前記第３の絶縁膜に形成され、前記ヒューズ上に位置する開口部とを具備する場合、前記遮光用導電膜と前記開口部の平面的配置関係において、前記開口部は前記遮光用導電膜の内側に配置されているのが好ましい。
【００１２】
本発明に係るヒューズの切断方法は、
半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子と、
を具備する半導体装置を準備する工程と、
前記ヒューズにレーザーを照射することにより前記ヒューズを切断する工程と、
を具備する。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置は、レーザーで溶断されるヒューズを有しているが、ヒューズの下方には、トランジスタ及びこのトランジスタをレーザーから保護する遮光用Ａｌ合金膜を有している。遮光用Ａｌ合金膜は、トランジスタのソース又はドレインとなる不純物領域に接続されている。
【００１４】
まず、図１（Ａ）に示すように、シリコン基板１にウェル１ａ、及び素子分離膜２を形成する。素子分離膜２は例えばＬＯＣＯＳ法により形成されるが、トレンチアイソレーション法によりシリコン基板１に埋め込まれてもよい。次いで、シリコン基板１を熱酸化する。これにより、ウェル１ａにはゲート酸化膜３ａが形成される。次いで、ゲート酸化膜３ａ上を含む全面上にポリシリコン膜をＣＶＤ法により形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３ａ上に位置するゲート電極４ａが形成される。
【００１５】
次いで、素子分離膜２及びゲート電極４ａをマスクとして、シリコン基板１に不純物イオンを注入する。これにより、ウェル１ａには低濃度不純物領域６ａ，６ｂが形成される。次いで、ゲート電極４ａ上を含む全面上に酸化シリコン膜をＣＶＤ法により形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４ａの側壁はサイドウォール５で覆われる。次いで、素子分離膜２、ゲート電極４ａ、及びサイドウォール５をマスクとしてシリコン基板１に不純物イオンを注入する。これにより、ウェル１ａには、ソース又はドレインとなる不純物領域７ａ，７ｂが形成される。これにより、ウェル１ａにはトランジスタが形成される。
【００１６】
次いで、トランジスタ上を含む全面上に、酸化シリコンを主成分とする層間絶縁膜８を形成する。次いで、層間絶縁膜８の表面をＣＭＰ法により平坦化した後、層間絶縁膜８上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜８上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜８をエッチングする。これにより、層間絶縁膜８には、不純物領域７ａ上に位置する接続孔８ａが形成される。接続孔８ａは、遮光用Ａｌ合金膜と不純物領域７ａを接続するためのものである。なお、本エッチング工程において、ゲート電極４ａ及び不純物領域７ａ，７ｂそれぞれを配線に接続するための接続孔（図示せず）も形成される。その後、レジストパターンを除去する。
【００１７】
次いで、接続孔それぞれの中及び層間絶縁膜８上に、タングステン膜をＣＶＤ法により形成し、層間絶縁膜８上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、接続孔８ａの中にはタングステンプラグ９が埋め込まれる。なお、図示していない他の接続孔にもタングステンプラグ（図示せず）が埋め込まれる。
【００１８】
次いで、層間絶縁膜８上及びタングステンプラグそれぞれ上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜８上に位置するＡｌ合金配線１０ａ，１０ｂ及び遮光用Ａｌ合金膜１０ｃが形成される。遮光用Ａｌ合金膜１０ｃは、トランジスタの上方及びその周囲に位置している。また、本工程によって、図示しないタングステンプラグを介して、ゲート電極４ａ及び不純物領域７ａ，７ｂそれぞれに接続する配線（図示せず）も形成される。その後、レジストパターンを除去する。
【００１９】
次いで、図１（Ｂ）に示すように、層間絶縁膜８、Ａｌ合金配線１０ａ，１０ｂ及び遮光用Ａｌ合金膜１０ｃ上に、酸化シリコンを主成分とする層間絶縁膜１１を形成する。次いで、層間絶縁膜１１の表面をＣＭＰ法により平坦化した後、層間絶縁膜１１上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜１１上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１１をエッチングする。これにより、層間絶縁膜１１には、Ａｌ合金配線１０ａ，１０ｂそれぞれ上に位置する接続孔１１ａ，１１ｂが形成される。その後、レジストパターンを除去する。
【００２０】
次いで、接続孔それぞれの中及び層間絶縁膜１１上に、タングステン膜をＣＶＤ法により形成し、層間絶縁膜１１上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、接続孔１１ａ，１１ｂの中にはタングステンプラグ１２ａ，１２ｂが埋め込まれる。
【００２１】
次いで、層間絶縁膜１１上及びタングステンプラグそれぞれ上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、層間絶縁膜１１上に位置するＡｌ合金ヒューズ１３が形成される。Ａｌ合金ヒューズ１３は、トランジスタの上方に位置しており、タングステンプラグ１２ａ，１２ｂを介してＡｌ合金配線１０ａ，１０ｂに接続している。
【００２２】
次いで、層間絶縁膜１１上及びＡｌ合金ヒューズ１３上に、パッシベーション膜１４をＣＶＤ法により形成する。パッシベーション膜１４は、酸化シリコン膜および窒化シリコン膜をこの順に積層した膜である。次いで、パッシベーション膜１４上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１４には、Ａｌ合金ヒューズ１３上に位置する開口部１４ａが形成する。平面配置において、開口部１４ａは遮光用Ａｌ合金膜１０ｃの内側に位置している。
【００２３】
その後、必要に応じてＡｌ合金ヒューズ１３にレーザーを照射し、開口部１４ａ内に位置するＡｌ合金ヒューズ１３を溶断する。この際、照射されたレーザーの一部がＡｌ合金ヒューズ１３の下方に漏れるが、平面配置において、開口部１４ａは遮光用Ａｌ合金膜１０ｃの内側に位置しているため、漏れたレーザーは遮光用Ａｌ合金膜１０ｃによって遮断される。従って、Ａｌ合金ヒューズ１３の下方にトランジスタを配置しても、レーザーによってトランジスタが破壊されることが防止される。
【００２４】
また、遮光用Ａｌ合金膜１０ｃは、タングステンプラグ９を介して、ウェル１ａに形成された不純物領域７ａに接続している。このため、レーザー照射によって遮光用Ａｌ合金膜１０ｃに電荷が発生しても、発生した電荷を、不純物領域７ａを介してウェル１ａに放電できる。
【００２５】
以上、本発明の第１の実施形態によれば、Ａｌ合金ヒューズ１３の下方に遮光用Ａｌ合金膜１０ｃを配置したため、Ａｌ合金ヒューズ１３の下方に位置するシリコン基板１にトランジスタを形成しても、Ａｌ合金ヒューズ１３をレーザーで溶断する時に、トランジスタがレーザーにより破壊されることを防止できる。従って、半導体装置の集積率を上げることができる。
【００２６】
また、遮光用Ａｌ合金膜１０ｃを不純物領域７ａに接続したため、レーザー照射によって遮光用Ａｌ合金膜１０ｃに電荷が発生しても、発生した電荷を、不純物領域７ａを介してウェル１ａに放電できる。
また、不純物領域７ａはトランジスタのソース又はドレインを兼ねているため、放電用の不純物領域を他の領域に形成する必要がない。従って半導体装置の集積率は低下しない。
【００２７】
図２の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、シリコン基板１にダイオードが形成され、遮光用Ａｌ合金膜１０ｃが不純物領域７ａではなくダイオードに接続されている点を除いて、第１の実施形態と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００２８】
まず、図２（Ａ）に示すように、シリコン基板１にウェル１ａ，１ｂを形成し、更に素子分離膜２を形成する。次いで、ゲート酸化膜３ａ、ゲート電極４ａ、低濃度不純物領域６ａ，６ｂ、及びサイドウォール５を形成する。これらの形成方法は第１の実施形態と同一である。次いで、シリコン基板１に不純物イオンを注入する。これにより、不純物領域７ａ，７ｂが形成され、かつウェル１ｂに位置する不純物領域７ｃが形成される。不純物領域７ｃ及びウェル１ｂによって、放電用のダイオードが形成される。
【００２９】
次いで、層間絶縁膜８、接続孔８ａ、及びタングステンプラグ９、Ａｌ合金配線１０ａ，１０ｂ及び遮光用Ａｌ合金膜１０ｃを形成する。これらの形成方法は第１の実施形態と同一である。ただし、接続孔８ａ及びタングステンプラグ９は、不純物領域７ｃ上に位置する。
【００３０】
次いで、図２（Ｂ）に示すように、層間絶縁膜１１、接続孔１１ａ，１１ｂ、タングステンプラグ１２ａ，１２ｂ、Ａｌ合金ヒューズ１３、パッシベーション膜１４、及び開口部１４ａを形成する。これらの形成方法は第１の実施形態と同一である。
【００３１】
以上、本発明の第２の実施形態によれば、第１の実施形態と同様の作用により、Ａｌ合金ヒューズ１３の下方に位置するシリコン基板１にトランジスタを形成しても、Ａｌ合金ヒューズ１３をレーザーで溶断する時にトランジスタが破壊されることを防止できる。従って、半導体装置の集積率を上げることができる。また、遮光用Ａｌ合金膜１０ｃをダイオードの不純物領域７ｃに接続したため、レーザー照射によって遮光用Ａｌ合金膜１０ｃに電荷が発生しても、発生した電荷を、不純物領域７ｃを介してウェル１ｂに放電できる。
【００３２】
図３は、本発明の第３の実施形態に係る半導体装置を説明する為の断面図である。本実施形態に係る半導体装置は、第２の実施形態によって製造される半導体装置に類似しているが、ウェル１ｂにダイオードではなくトランジスタが形成されている点、及び、このトランジスタのソース又はドレインとなる不純物領域７ｄに遮光用Ａｌ合金膜１０ｃが接続されている点が、第２の実施形態とは異なる。ウェル１ｂに位置するトランジスタは、ゲート酸化膜３ｂ、ゲート電極４ｂ、サイドウォール５、低濃度不純物領域６ｄ，６ｅ、及び不純物領域７ｄ，７ｅを有している。以下、第２の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３３】
本実施形態に係る半導体装置は、以下のようにして形成される。まず、シリコン基板１にウェル１ａ，１ｂ、及び素子分離膜２を形成する。これらの形成方法は第２の実施形態と同一である。次いで、ウェル１ａ，１ｂそれぞれにトランジスタを形成する。ゲート酸化膜３ａはゲート酸化膜３ｂと同一工程で形成され、ゲート電極４ｂはゲート電極４ａと同一工程で形成される。また、低濃度不純物領域６ｄ，６ｅは低濃度不純物領域６ａ，６ｂと同一工程で形成され、不純物領域７ｄ，７ｅは不純物領域７ａ，７ｂと同一工程で形成される。
【００３４】
これ以降の工程は、第２の実施形態と同一である。
本実施形態によっても、第３の実施形態と同一の効果を得ることができる。
【００３５】
図４は、本発明の第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、第２の実施形態によって製造される半導体装置に類似しているが、以下の点で異なる。まず、Ａｌ合金ヒューズ１３の下方以外のシリコン基板１に、ウェル１ｃ及びトランジスタが形成されている。また、遮光用Ａｌ合金膜１０ｃが配線としても機能し、タングステンプラグを介してウェル１ｃのトランジスタのゲート電極２４にも接続されている。また、第２の実施形態ではＡｌ合金配線層は２層であったが、本実施形態では３層である。
以下、第２の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３６】
まず、シリコン基板１にウェル１ａ，１ｂ，１ｃを形成し、その後素子分離膜２を形成する。平面配置において、ウェル１ｂはウェル１ａとウェル１ｃの間に位置している。素子分離膜２の形成方法は第２の実施形態と同一である。次いで、シリコン基板１を熱酸化する。これにより、ウェル１ａ，１ｃ上にはゲート酸化膜３ａ，２３が形成される。なお、ウェル１ｂにも熱酸化膜（図示せず）が形成される。
【００３７】
次いで、ゲート電極４ａを形成し、かつゲート酸化膜２３上に位置するゲート電極２４を形成する。これらの形成方法は、第２の実施形態においてゲート電極４ａを形成する方法と同一である。
【００３８】
次いで、素子分離膜２、及びゲート電極４ａ，２４をマスクとしてシリコン基板１に不純物イオンを注入する。これにより、低濃度不純物領域６ａ，６ｂが形成され、かつウェル１ｃに低濃度不純物領域２６ａ，２６ｂが形成される。その後、サイドウォール５を形成する。サイドウォール５の形成方法は第２の実施形態と同一であるが、ゲート電極２４の側壁にもサイドウォール５が形成される。なお、サイドウォールを形成するときのエッチバック処理により、ウェル１ｂに位置する熱酸化膜が除去される。
【００３９】
次いで、素子分離膜２、ゲート電極４ａ，２４、及びサイドウォール５をマスクとしてシリコン基板１に不純物イオンを注入する。これにより、不純物領域７ａ，７ｂ，７ｃが形成され、かつウェル１ｃに、トランジスタのソース又はドレインとして機能する不純物領域２７ａ，２７ｂが形成される。
【００４０】
このようにして、ウェル１ａ，１ｃそれぞれにトランジスタが形成され、かつウェル１ｂには、ウェル１ｂと不純物領域７ｃからなる放電用のダイオードが形成される。平面配置において、放電用のダイオードは２つのトランジスタの相互間に位置している。
【００４１】
次いで、層間絶縁膜８、接続孔８ａ，８ｂ、及びタングステンプラグ９，２９を形成する。接続孔８ｂはゲート電極２４上に位置しており、タングステンプラグ２９は接続孔８ｂ内に埋め込まれている。これらの形成方法は、第２の実施形態において層間絶縁膜８、接続孔８ａ、及びタングステンプラグ９を形成する方法と同一である。
【００４２】
次いで、遮光用Ａｌ合金膜１０ｃを形成する。遮光用Ａｌ合金膜１０ｃは、タングステンプラグ９，２９を介して不純物領域７ｃ，２７ａに接続している。遮光用Ａｌ合金膜１０ｃの形成方法は第２の実施形態と同一である。ただし、第２の実施形態とは異なり、図２に示したＡｌ合金配線１０ａ，１０ｂは形成されない。
【００４３】
次いで、図４（Ｂ）に示すように、層間絶縁膜１１、接続孔１１ｃ及びタングステンプラグ１２ｃを形成する。接続孔１１ｃは遮光用Ａｌ合金膜１０ｃ上に位置しており、タングステンプラグ１２ｃは接続孔１１ｃの中に埋め込まれている。これらの形成方法は、第２の実施形態において接続孔１１ａ，１１ｂ及びタングステンプラグ１２ａ，１２ｂを形成する方法と同一である。なお、本工程において、遮光用Ａｌ合金膜１０ｃ上には、遮光用Ａｌ合金膜１０ｃに電圧を印加するために、図示しない接続孔及びタングステンプラグが形成されている。
【００４４】
次いで、層間絶縁膜１１上にＡｌ合金配線１５ａ，１５ｂ及び遮光用Ａｌ合金膜１５ｃを形成する。遮光用Ａｌ合金膜１５ｃは、ウェル１ａに形成されたトランジスタ及びその周囲上に位置している。Ａｌ合金配線１５ａ，１５ｂ及び遮光用Ａｌ合金膜１５ｃの形成方法は、遮光用Ａｌ合金膜１０ｃの形成方法と同一である。
【００４５】
次いで、図４（Ｃ）に示すように、層間絶縁膜１１上、Ａｌ合金配線１５ａ，１５ｂ上、及び遮光用Ａｌ合金膜１５ｃ上に、酸化シリコンを主成分とする層間絶縁膜１６を形成する。次いで、層間絶縁膜１６の表面をＣＭＰ法により平坦化する。次いで、層間絶縁膜１６に接続孔１６ａ，１６ｂを形成する。接続孔１６ａ，１６ｂは、それぞれＡｌ合金配線１５ａ，１５ｂ上に位置している。次いで、接続孔１６ａ，１６ｂの中にタングステンプラグ１７ａ，１７ｂを埋め込む。接続孔１６ａ，１６ｂ及びタングステンプラグ１７ａ，１７ｂの形成方法は、接続孔１１ｃ及びタンスグテンプラグ１２ｃの形成方法と同一である。
【００４６】
次いで、層間絶縁膜１６上にＡｌ合金ヒューズ１３、パッシベーション膜１４、及び開口部１４ａを形成する。これらの形成方法は第２の実施形態と同一である。
【００４７】
本実施形態によっても、第２の実施形態と同一の効果を得ることができる。また、遮光用Ａｌ合金膜１０ｃを、ゲート電極２４に接続する配線として利用することができる。
【００４８】
更に、不純物領域７ｃは、遮光用Ａｌ合金膜１０ｃとゲート電極２４を天気的に接続する経路の途中に位置している。このため、レーザー照射によって遮光用Ａｌ合金膜１０ｃで発生した電荷は、ゲート電極２４に到達する前に不純物領域７ｃから放電される。従って、Ａｌ合金ヒューズ１３を溶断するときに、遮光用Ａｌ合金膜１０ｃで発生した電荷によってゲート酸化膜２３がダメージを受けることを抑制できる。
【００４９】
図５の各図は、第５の実施形態に係る半導体装置の構成を説明する為の断面図である。図６及び図７の各図は、図５に示した半導体装置が有する各層のパターンの形状を、タングステンプラグの配置とともに示す図である。なお、図５（Ａ）が示す断面は、図６及び図７のＡ−Ａ断面に相当し、図５（Ｂ）が示す断面は、図６及び図７のＢ−Ｂ断面に相当する。
【００５０】
この半導体装置は、シリコン基板１に素子分離膜２、ｐ型トランジスタ５０ａ、及びｎ型トランジスタ５０ｂを有している。これらトランジスタの上には、層間絶縁膜５８，６１，６４，６７がこの順に積層されている。それぞれの層間絶縁膜上にはＡｌ合金配線層が設けられている。最上層のＡｌ合金配線層にはＡｌ合金ヒューズ６８が設けられている。最上層の層間絶縁膜６７上及びＡｌ合金ヒューズ６８上には、パッシベーション膜６９が形成されている。パッシベーション膜６９には、Ａｌ合金ヒューズ６８上に位置する開口部６９ａが形成されている。
【００５１】
図５（Ａ）及び図６（Ａ）に示すように、ｐ型トランジスタ５０ａは、シリコン基板１のｎ型ウェル１ｄに形成されており、ゲート酸化膜５３ａ、ゲート電極５４ａ、ソースとなるｐ型不純物領域５７ａ、及びドレインとなるｐ型不純物領域５７ｂを有している。ｐ型不純物領域５７ａ，５７ｂは、それぞれ複数交互に隙間を空けて配置されている。ゲート酸化膜５３ａ及びゲート電極５４ａは、複数のｐ型不純物領域５７ａ，５７ｂ相互間それぞれに配置されている。複数のゲート電極５４ａは、同一のゲート配線５４ｃに接続されている。また、ｎ型ウェル１ｄには、ｎ型ウェル１ｄに電位を与えるためのｎ型不純物領域５７ｅが形成されている。
【００５２】
また、図５（Ｂ）及び図６（Ａ）に示すように、ｎ型トランジスタ５０ｂは、シリコン基板１のｐ型ウェル１ｅに形成されており、ゲート酸化膜５３ｂ、ゲート電極５４ｂ、ソースとなるｎ型不純物領域５７ｃ、及びドレインとなるｎ型不純物領域５７ｄを有している。ｎ型不純物領域５７ｃ，５７ｄは、それぞれ複数交互に隙間を空けて配置されている。ゲート酸化膜５３ｂ及びゲート電極５４ｂは、複数のｎ型不純物領域５７ｃ，５７ｄ相互間それぞれに配置されている。複数のゲート電極５４ｂは、同一のゲート配線５４ｄに接続されている。また、ｐ型ウェル１ｅには、ｐ型ウェル１ｅに電位を与えるためのｐ型不純物領域５７ｆが形成されている。
【００５３】
また、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂ上に位置する層間絶縁膜５８には、タングステンプラグ５９ａ，５９ｂ，５９ｃ，５９ｄ，５９ｅ、５９ｆ，５９ｇ，５９ｈがそれぞれ複数埋め込まれている。タングステンプラグ５９ａ，５９ｂ，５９ｇは、それぞれｐ型不純物領域５７ａ，５７ｂ，５７ｆ上に位置しており、タングステンプラグ５９ｃ，５９ｅ，５９ｆは、それぞれｎ型不純物領域５７ｅ，５７ｃ，５７ｄ上に位置している。また、タングステンプラグ５９ｄ，５９ｈは、それぞれゲート配線５４ｃ，５４ｄ上に位置している。
【００５４】
図５（Ａ），（Ｂ）及び図６（Ｂ）に示すように、層間絶縁膜５８上にはＡｌ合金配線６０ａ，６０ｂ，６０ｃ，６０ｄが形成されている。Ａｌ合金配線６０ａは、ｐ型トランジスタ５０ａのｎ型ウェル１ｄ及びソースとなるｐ型不純物領域５７ａに電圧を印加するための配線であり、タングステンプラグ５９ａ，５９ｃ上に位置している。Ａｌ合金配線６０ｂは、ｐ型トランジスタ５０ａのドレインとなるｐ型不純物領域５７ｂ、及びｎ型トランジスタ５０ｂのｎ型不純物領域５７ｄに電圧を印加するための配線であり、タングステンプラグ５９ｂ，上５９ｆそれぞれに位置している。Ａｌ合金配線６０ｃは、ｎ型トランジスタ５０ｂのｐ型ウェル１ｅ及びソースとなるｎ型不純物領域５７ｃに電圧を印加するための配線であり、タングステンプラグ５９ｅ，５９ｇそれぞれ上に位置している。Ａｌ合金配線６０ｄは、ｐ型トランジスタ５０ａのゲート電極５４ａ、及びｎ型トランジスタ５０ｂのゲート電極５４ｂに電圧を印加するための配線であり、タングステンプラグ５９ｄ，５９ｈ上に位置している。
【００５５】
また、層間絶縁膜５８上及びＡｌ合金配線６０ａ，６０ｂ，６０ｃ，６０ｄ上に位置する層間絶縁膜６１には、タングステンプラグ６２ａ，６２ｂ，６２ｃが埋め込まれている。タングステンプラグ６２ａはＡｌ合金配線６０ａ上に位置しており、タングステンプラグ６２ｂはＡｌ合金配線６０ｂ上に位置しており、タングステンプラグ６２ｃはＡｌ合金配線６０ｃ上に位置している。なお、Ａｌ合金配線６０ｄは、図示しないタングステンプラグに接続しており、このタングステンプラグを介して電圧が印加される。
【００５６】
図５（Ａ），（Ｂ）及び図７（Ａ）に示すように、層間絶縁膜６１上には遮光用Ａｌ合金膜６３ａ，６３ｃ及びＡｌ合金配線６３ｂが形成されている。遮光用Ａｌ合金膜６３ａは、ｐ型トランジスタ５０ａをヒューズ溶断用のレーザーから保護するための遮光膜と、Ａｌ合金配線６０ａに電圧を印加する配線とを兼ねている。遮光用Ａｌ合金膜６３ａは、ｐ型トランジスタ５０ａ及びその周囲の上方、かつタングステンプラグ６２ａ上に位置している。Ａｌ合金配線６２ｂはＡｌ合金配線６０ｂに電圧を印加する配線であり、タングステンプラグ６２ｂ上に位置している。遮光用Ａｌ合金膜６３ｃは、ｎ型トランジスタ５０ｂをレーザーから保護するための遮光膜と、Ａｌ合金配線６０ｃに電圧を印加する配線とを兼ねている。遮光用Ａｌ合金膜６３ｃは、ｎ型トランジスタ５０ｂ及びその周囲の上方、かつタングステンプラグ６２ｃ上に位置している。
【００５７】
また、層間絶縁膜６１、遮光用Ａｌ合金膜６３ａ，６３ｃ及びＡｌ合金配線６３ｂそれぞれ上に位置する層間絶縁膜６４には、遮光用Ａｌ合金膜６３ｃ上に位置するタングステンプラグ６５が埋め込まれている。遮光用Ａｌ合金膜６３ａ及びＡｌ合金配線６３ｂは、それぞれ図示しないタングステンプラグに接続しており、これらのタングステンプラグを介して電圧が印加される。
【００５８】
図５（Ａ），（Ｂ）及び図７（Ｂ）に示すように、層間絶縁膜６４上には遮光用Ａｌ合金膜６６が形成されている。遮光用Ａｌ合金膜６６は、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂをヒューズ溶断用のレーザーから保護するための遮光膜と、Ａｌ合金膜６３ｃに電圧を印加するための配線を兼ねている。遮光用Ａｌ合金膜６６は、ｐ型トランジスタ５０ａ，ｎ型トランジスタ５０ｂ及びこれらの周囲の上方、かつタングステンプラグ６５上に位置している。
【００５９】
また、上記したように、層間絶縁膜６４上及び遮光用Ａｌ合金膜６６上に位置する層間絶縁膜６７には、Ａｌ合金ヒューズ６８及びパッシベーション膜６９が形成されている。
図５（Ａ），（Ｂ）及び図７（Ｃ）に示すように、Ａｌ合金ヒューズ６８は、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂそれぞれの上方に位置している。パッシベーション膜６９に形成された開口部６９ａも、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂそれぞれの上方に位置している。
【００６０】
図８は、図５に示した半導体装置の配線を模式的に説明する為の図である。本図では説明のため、タングステンプラグは省略している。ｐ型トランジスタ５０ａのソースとなるｐ型不純物領域５７ａ、ｎ型ウェル１ｄに電圧を印加するためのｎ型不純物領域５７ｅには、Ａｌ合金配線６０ａ及び遮光用Ａｌ合金膜６３ａを介して、電圧Ｖｄｄが印加される。また、ｎ型トランジスタ５０ｂのソースとなるｎ型不純物領域５７ｃ、及びｐ型ウェル１ｅに電圧を印加するためのｐ型不純物領域５７ｆには、Ａｌ合金配線６０ｃ及び遮光用Ａｌ合金膜６３ｃ，６６を介して、Ｖｓｓが印加される。ｐ型トランジスタ５０ａのゲート電極５４ａ及びｎ型トランジスタのゲート電極５４ｂには、Ａｌ合金配線６０ｄを介して信号Ｉｎが入力される。また、ｐ型トランジスタ５０ａのドレインとなるｐ型不純物領域５７ｂ及びｎ型トランジスタのドレインとなるｎ型不純物領域５７ｄからは、Ａｌ合金配線６０ｂ，６３ｂを介して外部に信号Ｏｕｔが出力される。
【００６１】
以上、本発明の第５の実施形態によれば、ｐ型トランジスタ５０ａの上方には遮光用Ａｌ合金膜６６，６３ａが配置されており、ｎ型トランジスタ５０ｂの上方には遮光用Ａｌ合金膜６６，６３ｃが配置されている。このため、ｐ型トランジスタ５０ａ及びｎ型トランジスタ５０ｂをＡｌ合金ヒューズ６８の下方に配置しても、これらトランジスタが、Ａｌ合金ヒューズ６８を溶断するためのレーザーによって破壊されることを防止できる。
【００６２】
また、遮光用Ａｌ合金膜６６，６３ｃはｎ型不純物領域５７ｃ及びｐ型不純物領域５７ｆに接続しており、遮光用Ａｌ合金膜６３ａはｐ型不純物領域５７ａ及びｎ型不純物領域５７ｅに接続している。従って、レーザー照射によって遮光用Ａｌ合金膜６３ａ，６３ｃ，６６に電荷が発生しても、これら電荷はｎ型ウェル１ｄ又はｐ型ウェル１ｅに放電される。
【００６３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態において、遮光用導電膜が形成された層とヒューズが形成された層の間に、Ａｌ合金配線層及び層間絶縁膜が更に追加されてもよい。また、遮光用導電膜が形成された層とヒューズが形成された層の間に、Ａｌ合金配線層及び層間絶縁膜が更に追加されてもよい。
【図面の簡単な説明】
【００６４】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図２】（Ａ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。
【図３】第３の実施形態に係る半導体装置の構成を説明する為の断面図。
【図４】（Ａ）は第４の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図５】（Ａ），（Ｂ）は、第５の実施形態に係る半導体装置の構成を説明する為の断面図。
【図６】（Ａ），（Ｂ）は、図５に示した半導体装置が有する各層のパターンの形状を、タングステンプラグの配置とともに示す図。
【図７】（Ａ），（Ｂ），（Ｃ）は、図５に示した半導体装置が有する各層のパターンの形状を、タングステンプラグの配置とともに示す図。
【図８】半導体装置の配線を模式的に説明する為の図。
【図９】従来の半導体装置の構成を説明する為の断面図。
【符号の説明】
【００６５】
１，１０１…シリコン基板、１ａ，１ｂ，１ｃ…ウェル、１ｄ…ｎ型ウェル、１ｅ…ｐ型ウェル、２…素子分離膜、３ａ，３ｂ，２３，５３ａ，５３ｂ…ゲート酸化膜、４ａ，４ｂ，２４，５４ａ，５４ｂ…ゲート電極、５…サイドウォール、６ａ，６ｂ，６ｄ，６ｅ，２６ａ，２６ｂ…低濃度不純物領域、７ａ〜７ｅ，２７ａ，２７ｂ…不純物領域、８，１１，１６，５８，６１，６４，６７，１０８，１１１…層間絶縁膜、８ａ，８ｂ，１１ａ〜１１ｃ，１６ａ，１６ｂ…接続孔、９，１２ａ〜１２ｃ，１７ａ，１７ｂ，２９，５９ａ〜５９ｈ，６２ａ〜６２ｃ，６５…タングステンプラグ、１０ａ，１０ｂ，１５ａ，１５ｂ，６０ａ〜６０ｃ、６３ｂ…Ａｌ合金配線、１０ｃ，１５ｃ，６３ａ，６３ｃ…遮光用Ａｌ合金膜、１３，６８，１１３…Ａｌ合金ヒューズ、１４，６９，１１４…パッシベーション膜、１４ａ，６９ａ，１１４ａ…開口部、５０ａ…ｐ型トランジスタ、５０ｂ…ｎ型トランジスタ、５４ｃ，５４ｄ…ゲート配線、５７ａ，５７ｂ，５７ｆ…ｐ型不純物領域、５７ｃ，５７ｄ，５７ｅ…ｎ型不純物領域
【特許請求の範囲】
【請求項１】
半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子と、
を具備する半導体装置。
【請求項２】
前記第１の半導体素子はトランジスタであり、
前記不純物領域は、前記トランジスタのソース又はドレインである請求項１に記載の半導体装置。
【請求項３】
前記半導体基板に形成され、前記ヒューズの下方以外の領域に形成されたトランジスタを有し、
前記不純物領域は、前記トランジスタのソース又はドレインである請求項１に記載の半導体装置。
【請求項４】
前記遮光用導電膜は、前記不純物領域に電圧を印加する配線を兼ねている請求項２又は３に記載の半導体装置。
【請求項５】
前記不純物領域は、前記半導体基板に形成されたダイオードの一部である請求項１に記載の半導体装置。
【請求項６】
前記半導体基板に形成された第２の半導体素子を更に具備し、
前記遮光用導電膜は、前記第２の半導体素子に電圧を印加する配線を兼ねており、
前記遮光用導電膜から前記第２の半導体素子に至る電気的経路の途中に、前記不純物領域が接続されている請求項１に記載の半導体装置。
【請求項７】
前記第２の絶縁膜及び前記ヒューズ上に形成された第３の絶縁膜と、
前記第３の絶縁膜に形成され、前記ヒューズ上に位置する開口部と、
を具備し、
前記遮光用導電膜と前記開口部の平面的配置関係において、前記開口部は前記遮光用導電膜の内側に配置されている請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子と、
を具備する半導体装置を準備する工程と、
前記ヒューズにレーザーを照射することにより前記ヒューズを切断する工程と、
を具備するヒューズの切断方法。
【請求項１】
半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子と、
を具備する半導体装置。
【請求項２】
前記第１の半導体素子はトランジスタであり、
前記不純物領域は、前記トランジスタのソース又はドレインである請求項１に記載の半導体装置。
【請求項３】
前記半導体基板に形成され、前記ヒューズの下方以外の領域に形成されたトランジスタを有し、
前記不純物領域は、前記トランジスタのソース又はドレインである請求項１に記載の半導体装置。
【請求項４】
前記遮光用導電膜は、前記不純物領域に電圧を印加する配線を兼ねている請求項２又は３に記載の半導体装置。
【請求項５】
前記不純物領域は、前記半導体基板に形成されたダイオードの一部である請求項１に記載の半導体装置。
【請求項６】
前記半導体基板に形成された第２の半導体素子を更に具備し、
前記遮光用導電膜は、前記第２の半導体素子に電圧を印加する配線を兼ねており、
前記遮光用導電膜から前記第２の半導体素子に至る電気的経路の途中に、前記不純物領域が接続されている請求項１に記載の半導体装置。
【請求項７】
前記第２の絶縁膜及び前記ヒューズ上に形成された第３の絶縁膜と、
前記第３の絶縁膜に形成され、前記ヒューズ上に位置する開口部と、
を具備し、
前記遮光用導電膜と前記開口部の平面的配置関係において、前記開口部は前記遮光用導電膜の内側に配置されている請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
半導体基板に形成された放電用の不純物領域と、
前記半導体基板上又は上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記不純物領域に接続された遮光用導電膜と、
前記第１の絶縁膜及び前記遮光用導電膜の上、又は上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記遮光用導電膜の上方に位置するヒューズと、
前記遮光用導電膜の下方に位置する第１の半導体素子と、
を具備する半導体装置を準備する工程と、
前記ヒューズにレーザーを照射することにより前記ヒューズを切断する工程と、
を具備するヒューズの切断方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−６６９８３（Ｐ２００７−６６９８３Ａ）
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願番号】特願２００５−２４７８６７（Ｐ２００５−２４７８６７）
【出願日】平成１７年８月２９日（２００５．８．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願日】平成１７年８月２９日（２００５．８．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]