固体撮像素子の製造方法、固体撮像素子、および電子機器
【課題】入射光の反射防止のための微細凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得る。
【解決手段】単結晶からなる半導体基板の表面に、半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、保護膜を選択的に除去する第３の工程と、第３の工程により選択的に除去された後に残存する保護膜をマスクとするウェットエッチングにより、半導体基板をエッチング加工することで、半導体基板の表面に所定のピッチで配列される凹凸構造を形成する第４の工程と、第４の工程により凹凸構造を形成した後、半導体基板上に残存する保護膜を除去する第５の工程とを含む固体撮像素子の製造方法。
【解決手段】単結晶からなる半導体基板の表面に、半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、保護膜を選択的に除去する第３の工程と、第３の工程により選択的に除去された後に残存する保護膜をマスクとするウェットエッチングにより、半導体基板をエッチング加工することで、半導体基板の表面に所定のピッチで配列される凹凸構造を形成する第４の工程と、第４の工程により凹凸構造を形成した後、半導体基板上に残存する保護膜を除去する第５の工程とを含む固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子の製造方法、固体撮像素子、および電子機器に関する。
【背景技術】
【０００２】
固体撮像素子は、例えば行列状に配置される複数の画素を備えるとともに、各画素に対応して設けられるカラーフィルタおよびレンズを備える。固体撮像素子を構成する各画素は、光電変換機能を有するフォトダイオード等の受光部を有する。各画素に対応して設けられるカラーフィルタは、例えば赤色、緑色、青色等のいずれかの色の成分の光を透過させる。各画素に対応して設けられるレンズは、各画素の受光部に対応して設けられ、外部からの入射光を、対応する受光部に集光する。
【０００３】
このような固体撮像素子において、受光部による変換効率を高めるためには、固体撮像素子に入射する光が反射することなく受光部にて光電変換機能により電気信号に変換されることが望ましい。このため、固体撮像素子を構成する積層構造の各界面における光の反射成分を可能な限り少なくすることが望まれる。
【０００４】
また、積層構造の界面での光の反射が低減することは、固体撮像素子において生じるフレアやゴーストやブルーミング等といった現象を低減させることにもつながる。フレアやゴーストやブルーミングは、界面での反射光が固体撮像素子の光の入射側に設けられる保護ガラス等の他部材により再度反射し、その反射光がノイズ光として入射することによって生じる。
【０００５】
こうした界面での光の反射に関し、特に、固体撮像素子の半導体基板としてのシリコン基板の表面による界面においては、シリコン基板とシリコン基板の表面に形成される膜との屈折率差が比較的大きくなるため、光が反射することにより発生する光の損失が大きい。光の反射による損失が大きいことは、固体撮像素子における感度の低下につながる。このため、光の反射にともなう感度の低下を抑制する観点からは、半導体基板による界面における光の反射を抑制する低反射構造を設けることが効果的である。
【０００６】
また、近年、固体撮像素子の感度向上や光学高さの低減を目的として、半導体基板に対して配線層が設けられる側と反対側から光の照射を受ける、いわゆる裏面照射型の固体撮像素子が提案されている。裏面照射型の固体撮像素子では、光が照射される側に配線層や回路素子等が存在しないため、半導体基板に形成された受光部の開口率が高くなるとともに、入射光が配線層等により反射されることなく受光部に入射するので、感度の向上が図られる。また、同じく半導体基板に対して光が照射される側に配線層等が存在しないため、光学高さの低減が図られる。
【０００７】
裏面照射型の固体撮像素子によれば、上記のとおり感度の向上が図られるものの、半導体基板に対して光が入射する側に配線層が存在しないこと等から、混色等の原因ともなる斜め光による光学的雑音が懸念される。こうした光学的雑音に対しては、例えば特許文献１に記載されている技術のように、光の照射側となる半導体基板の裏面側における受光部間に、遮光膜等の遮光部を設けることが有効である。特許文献１では、半導体基板の裏面側において隣接する受光部間に形成された遮光部が、半導体基板の裏面側から所望の深さに形成されたトレンチ部と、トレンチ部内に埋め込まれた遮光膜とで構成されていることを特徴とする固体撮像素子が提案されている。
【０００８】
一方、固体撮像素子における入射光の反射防止の方法として、単層もしくは多層の干渉膜を利用した反射防止膜をコーティングすることが知られている。つまり、この方法では、半導体基板の光が入射する側が反射防止膜によってコーティングされ、半導体基板による界面における光の反射が防止される。しかし、反射防止膜をコーティングする方法は、次のような問題を有する。
【０００９】
まず、反射防止膜をコーティングする方法は、入射光について特定の波長域で優れた反射防止特性を有するが、入射光としての可視光の全波長域において優れた反射防止膜を形成することは極めて困難である。また、固体撮像素子に対しては様々な向きの入射光が存在するが、反射防止膜に様々な向きの入射光全てに対して反射防止機能を持たせることも困難である。
【００１０】
さらに、反射防止膜の反射防止能力は、各膜の膜厚に敏感であり、安定した反射防止特性を維持するためには製造上の管理が困難である。具体的には、反射防止膜は、その膜厚によって有効に機能する波長域が変化する。例えば、反射防止膜の膜厚が赤色の光に対して有効に機能するように最適化された場合、赤色以外の青色や緑色の光に対しては十分な反射防止機能が得られない場合がある。このように、反射防止膜をコーティングする方法は、多くの問題を抱えている。
【００１１】
また、反射防止膜を用いた手法としては、例えば特許文献２に記載されたようなものがある。特許文献２には、受光部が形成された半導体基板上に、例えばシリコン酸化膜等の、界面準位を下げる膜を形成し、この膜上に、例えば酸化ハフニウム膜等の、負の固定電荷を有する膜を形成することにより、暗電流の抑制と反射防止の効果を得る手法が開示されている。しかしながら、特許文献２のように半導体基板上に反射防止のための膜を形成する手法は、上述したように、入射光の様々な波長や向きに対応することが困難である。
【００１２】
そこで、固体撮像素子において互いに屈折率が異なる物質間の界面に、微細な突起による反射防止構造、いわゆるモスアイ構造を設けることで、入射光の反射を防止する手法が提案されている（例えば、特許文献３、特許文献４参照。）。モスアイ構造においては、物質間の界面の面方向に２次元的に多数の微細な突起パターンが配列形成される。
【００１３】
モスアイ構造による反射防止の原理は、概略的には次のとおりである。通常、光の反射は急激な屈折率の変化によりもたらされる。そこで、モスアイ構造として多数の微細な突起のパターンを形成することにより、光の入射方向、つまり微細な突起の高さ方向について、異なる物質間の界面における屈折率の分布が滑らかとなり、光の反射が低減される。このようなモスアイ構造による反射防止の効果を得るために、モスアイ構造を構成する微細な突起の形状としては、角錐型ないし円錐型が好適に用いられる。
【００１４】
また、モスアイ構造に関しては、微細突起パターンの面方向の間隔であるピッチが光の波長よりも小さい場合、微細な突起の高さ方向について界面を形成する両物質の空間占有率が徐々に変化し、微細な突起の高さ方向の位置の変化にともなって空間占有率が大きい方の物質が入れ替わることで、有効屈折率も滑らかに変化する。このように有効屈折率が徐々に変化することで、光の反射が抑制される。したがって、モスアイ構造においては、微細な突起による凹凸構造（微細凹凸構造）のピッチを可視光の波長以下とすることが望ましい。
【００１５】
特許文献３に記載の技術においては、半導体基板上に形成されたパッシベーション膜の表面等に微細突起が設けられている。特許文献３では、電子ビーム露光により１００ｎｍ刻みの島状のレジストパターンが形成され、このレジストパターンをマスクとしてドライエッチングである反応性イオンエッチングが行われ、微細突起のパターンが形成される。
【００１６】
しかしながら、特許文献３のように反応性イオンエッチングを用いる方法によれば、微細突起を半導体基板としてのシリコン基板に形成しようとした場合、エッチングで用いられるプラズマ等によって、シリコン基板にダメージが生じることが懸念される。シリコン基板には、受光部としてのフォトダイオードや、トランジスタが設けられることから、プラズマ等によるシリコン基板へのダメージは、白点や暗電流増加の原因となる。
【００１７】
また、特許文献４には、シリコン基板上に、シリコン酸化膜よりなるゲート酸化膜を介してシリコン等により微細凹凸構造を形成する手法が提案されている。しかしながら、特許文献４のように、シリコン基板上にゲート酸化膜等の薄膜を介して微細凹凸構造を形成する手法によれば、薄膜上に形成された微細凹凸構造により入射光の吸収が生じ、感度の低下を招いてしまう場合がある。また、シリコン基板上にゲート酸化膜を介することから、層構造の総厚が増加し、混色が懸念される。
【００１８】
また、モスアイ構造においては、微細凹凸構造の高さが高い方が、その高さ方向の屈折率の変化が緩やかとなるので、反射防止効果は高くなる。しかしながら、微細凹凸構造の高さが高くなるほど、入射光が光電変換される受光部に到達するまでに物質中を透過する距離が長くなるため、微細凹凸構造の高さが高くなることは、感度の観点からは望ましくない。この点、入射光が透過する物質として光の吸収率が０の物質を採用することができれば問題ないが、固体撮像素子を構成する材料で光の吸収率が完全に０の物質の実現は困難である。
【００１９】
このような微細凹凸構造の高さと感度との関係についての問題を解決するため、例えば特許文献５に開示されている技術を用いることが考えられる。特許文献５には、微細凹凸構造について、基材による突起に対して、基材の材料よりも屈折率が小さい材料からなる層を積層する構造が提案されている。しかしながら、特許文献５の技術は、ディスプレイ装置等における反射防止構造としての技術であり、固体撮像素子に適用することは困難である。
【００２０】
一方、太陽電池の技術分野においても、反射率を低減することは単位面積当たりの発生電力を増加することになることから、反射防止構造の導入が必要とされている。特許文献６には、逆ピラミッド型テクスチャーと呼ばれる反射防止構造をシリコン基板の表面に形成する手法が提案されている。具体的には、特許文献６では、反射防止構造を形成するために、シリコン表面の平坦部分を少なくすることのできるフォトマスクパターンと、ウェットエッチングとしてのアルカリ選択エッチングとを用いた手法が開示されている。
【００２１】
しかしながら、固体撮像素子に用いる反射防止構造としては、上述したようなモスアイ構造の原理から、特許文献６に記載されているような逆ピラミッド型テクスチャーのものよりも、順ピラミッド型、すなわちシリコン基板側を下として上に凸のピラミッド型の構造の方が望ましい。また、固体撮像素子のモスアイ構造としては、上記のとおり微細凹凸構造のピッチを可視光の波長以下とすることが望ましいが、このような微細凹凸構造を安定的に形成することは、単に露光機やフォトマスクパターンを高精度化するだけでは困難である。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２０１１−３８６０号公報
【特許文献２】特開２００８−３０６１５４号公報
【特許文献３】特開２００４−４７６８２号公報
【特許文献４】特開２００６−１４７９９１号公報
【特許文献５】特開２００８−２０３４７３号公報
【特許文献６】特開平７−１４２７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
微細凹凸構造の特徴として、入射光の波長による反射率依存が少ないことが知られている。一方で、固体撮像素子の構成としては、多層構造が基本である。このため、例えばシリコン基板の表面に微細凹凸構造を形成したとしても、微細凹凸構造の上層にさらにシリコン基板とは屈折率の異なる膜が形成されることが通常である。
【００２４】
したがって、シリコン基板の表面に微細凹凸構造を形成することで、シリコン基板の表面において入射光に対する反射特性の波長依存が少なくなったとしても、シリコン基板に対して設けられる上層との干渉現象により、固体撮像素子全体としては、反射率が波長依存性を持ってしまう。つまり、シリコン基板に設けられるモスアイ構造単体で見た場合は、反射率の波長依存性が低いが、モスアイ構造が固体撮像素子に適用されることで、シリコン基板の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。
【００２５】
また、モスアイ構造における反射率の波長依存性は、微細凹凸構造の高さ等、モスアイ構造そのものに依存して変化する。つまり、例えば微細凹凸構造の高さが異なると、反射率の波長依存性も異なってくる。このため、シリコン基板に設けるモスアイ構造については、固体撮像素子の画素毎、詳細には光の入射側となる上層側に形成されるカラーフィルタの色毎に好適な微細凹凸構造を作り分けることが望ましい。
【００２６】
この点、微細凹凸構造を画素毎に作り分けることについては、特許文献４に開示されている。しかしながら、特許文献４では、微細凹凸構造の製法について、詳しく述べられていない。ピッチが光の波長よりも短いサブ波長の凹凸構造を同一界面にて作り分けることは、製法上容易ではなく、微細凹凸構造を画素毎に作り分けるための製法は、肝心な技術である。
【００２７】
また、特許文献１では、上述したように半導体基板の裏面側における受光部間に遮光膜等の遮光部を設ける技術が提案されているが、遮光部を設けるための製法において、遮光部を構成するトレンチ部がドライエッチング法を用いて形成されている。このようにドライエッチングを用いた製法によれば、特許文献３の場合と同様に、シリコン基板への結晶欠陥等のダメージが生じ、加工方法自体が白点等のノイズの原因となる懸念がある。
【００２８】
本技術の目的は、入射光の反射防止のための微細凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる固体撮像素子の製造方法を提供することである。
【００２９】
また、本技術の他の目的は、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる固体撮像素子および電子機器を提供することである。
【課題を解決するための手段】
【００３０】
本技術に係る固体撮像素子の製造方法は、単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、前記第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第３の工程と、前記第３の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第４の工程と、前記第４の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第５の工程と、を含むものである。
【００３１】
また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第２の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する。
【００３２】
また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第２の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、前記第４の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する。
【００３３】
また、本技術に係る固体撮像素子の製造方法は、好ましくは、前記第５の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第６の工程をさらに含む。
【００３４】
本技術に係る固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。
【００３５】
また、本技術に係る固体撮像素子においては、好ましくは、前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する。
【００３６】
また、本技術に係る固体撮像素子は、好ましくは、前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える。
【００３７】
本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。
【発明の効果】
【００３８】
本技術によれば、入射光の反射防止のための微細な凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。また、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。
【図面の簡単な説明】
【００３９】
【図１】本技術の一実施形態に係る固体撮像素子の構成を示す断面図。
【図２】本技術の一実施形態に係る固体撮像素子が有する反射防止構造および画素間分離構造を示す平面図。
【図３】図２におけるＡ−Ｂ−Ｃ−Ｄ断面図。
【図４】図２におけるＥ−Ｆ−Ｇ−Ｈ断面図。
【図５】本技術の一実施形態に係る固体撮像素子における反射スペクトルの凹凸構造依存性の一例を示す図。
【図６】本技術の一実施形態に係る固体撮像素子の変形例を示す断面図。
【図７】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図８】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図９】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１０】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１１】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１２】本技術の他の実施形態に係る固体撮像素子の構成を示す断面図。
【図１３】本技術の他の実施形態に係る固体撮像素子の製造方法についての説明図。
【図１４】本技術の他の実施形態に係る固体撮像素子の効果についてのシミュレーション結果を示す図。
【図１５】本技術の他の実施形態に係る固体撮像素子の効果についてのシミュレーション結果についての説明図。
【図１６】本技術の一実施形態に係る固体撮像素子が有する反射防止構造の波長依存性についてのシミュレーション結果を示す図。
【図１７】本技術の一実施形態に係る電子機器の構成例を示す図。
【発明を実施するための形態】
【００４０】
本技術は、固体撮像素子において、単結晶からなる半導体基板による界面では屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きいことに着目し、半導体基板の表面に、半導体基板の結晶の面方位に沿うエッチング特性を利用し、画素毎に大きさの異なる微細な突起群からなる凹凸構造を形成するものである。以下、本技術の実施の形態を説明する。
【００４１】
［固体撮像素子の構成］
本技術の第１実施形態に係る固体撮像素子１の構成について、図１を用いて説明する。本実施形態に係る固体撮像素子１は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像素子である。固体撮像素子１は、単結晶シリコンからなる半導体基板２を有する。固体撮像素子１は、半導体基板２の平面視において、画素領域３と、画素領域３の周囲に設けられる周辺回路領域とを有する。
【００４２】
画素領域３は、半導体基板２に設けられる撮像領域であり、所定の配列で設けられる複数の画素５を有する。画素５は、半導体基板２に形成される。本実施形態では、複数の画素５の配列として、複数の画素５が画素領域３において平面的に行列状に配置される、一般的な正方格子配列が採用される。この場合、複数の画素５は、例えば矩形状の画素領域３に沿って、縦方向（垂直方向）・横方向（水平方向）に２次元行列状に配置される。
【００４３】
画素領域３は、各画素５における光電変換により信号電荷の生成、増幅、および読み出しを行う有効画素領域と、黒レベルの基準となる光学的黒を出力する光学的黒レベル領域とを有する。通常、光学的黒レベル領域は、有効画素領域の外周に形成される。
【００４４】
画素５は、光電変換機能を有する受光部としてのフォトダイオード６と、複数のＭＯＳトランジスタ７とを有する。フォトダイオード６は、受光面を有し、その受光面に入射した光の光量（強度）に応じた量の信号電荷を生成する。フォトダイオード６は、半導体基板２の厚さ方向の全域にわたるように形成される。
【００４５】
本実施形態では、フォトダイオード６は、第１導電型としてのｎ型半導体領域８と、半導体基板２の表裏両面に臨むように形成される第２導電型としてのｐ型半導体領域９とを有し、ｐｎ接合型のフォトダイオードとして構成される。フォトダイオード６が有するｐ型半導体領域９は、暗電流抑制のための正孔電荷蓄積領域を兼ねる。画素５は、複数のＭＯＳトランジスタ７として、例えばフォトダイオード６により生成された信号電荷の増幅、転送、選択、およびリセットをそれぞれ受け持つトランジスタを有する。
【００４６】
ＭＯＳトランジスタ７は、図示せぬソース・ドレイン領域と、ゲート電極１０とを有する。ＭＯＳトランジスタ７のソース・ドレイン領域は、半導体基板２の一方の板面側である表面２ａ側に形成されたｐ型半導体ウェル領域１１においてｎ型の領域として形成される。ゲート電極１０は、ＭＯＳトランジスタ７のソース・ドレイン領域の両領域間における半導体基板２の表面２ａ上にゲート絶縁膜を介して形成される。このようにフォトダイオード６およびＭＯＳトランジスタ７からなる各画素５は、素子分離領域１２により分離される。素子分離領域１２は、ｐ型半導体領域として形成され、接地される。
【００４７】
以上のように、本実施形態の固体撮像素子１においては、半導体基板２は、単結晶シリコンからなり、光電変換機能を有する受光部としてのフォトダイオード６を含む画素５が複数配列される画素領域３を有する。なお、半導体基板２の材料としては、単結晶シリコンに限定されず、固体撮像素子を構成する半導体基板の材料として適用可能な単結晶の半導体材料であればよい。
【００４８】
また、固体撮像素子１において、上記のとおり画素領域３の周囲に設けられる周辺回路領域には、固体撮像素子１を動作させるための種々の回路が配置される。周辺回路領域に配置される回路には、垂直方向および水平方向の各方向で画素を選択するための垂直走査回路および水平走査回路、各画素５からの出力信号の処理を行う信号処理回路、信号処理回路から順次供給される信号に対して所定の信号処理を行って出力する出力回路、これらの回路の動作の基準となるクロック信号や制御信号を生成し、各回路を制御する制御回路等含まれる。
【００４９】
本実施形態の固体撮像素子１は、いわゆる裏面照射型のＣＭＯＳ固体撮像素子である。このため、半導体基板２の表面２ａ上には、積層配線層１３が設けられる。積層配線層１３は、層間絶縁膜１４を介して積層される複数の配線１５を有する。層間絶縁膜１４は、例えば、二酸化ケイ素（ＳｉＯ２）により形成されるシリコン酸化膜により構成される。複数の配線１５は、例えば異なる金属により形成され、層間に形成されるプラグ等を介して互いに接続される。なお、本実施形態において半導体基板２の一方の板面側に設けられる配線層は、複数の配線を有する積層配線層１３であるが、これに限定されず、単層構造の配線層であってもよい。
【００５０】
一方、半導体基板２の他方の板面である裏面２ｂ上には、反射防止膜２０が設けられている。反射防止膜２０は、シリコン窒化膜（ＳｉＮ膜）等の無機膜として形成される。反射防止膜２０上には、保護用のパシベーション膜１６が設けられている。パシベーション膜１６は、平坦化された膜であり、光透過性を有する。パシベーション膜１６は、例えばシリコン酸化膜（ＳｉＯ２膜）等の無機膜として形成される。なお、半導体基板２とパシベーション膜１６との間には、反射防止膜として機能する絶縁膜等が適宜設けられる。
【００５１】
パシベーション膜１６上には、カラーフィルタ層１７が設けられる。カラーフィルタ層１７は、画素領域３に配列される各画素５に対応して設けられるカラーフィルタ１８に区分される。つまり、カラーフィルタ層１７は、各画素５を構成するフォトダイオード６毎に複数のカラーフィルタ１８に区分される。本実施形態の固体撮像素子１では、各カラーフィルタ１８は、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。各色のカラーフィルタ１８は、いわゆるオンチップカラーフィルタであり、複数の画素５の配列に従って形成される。このように、本実施形態の固体撮像素子１は、半導体基板２のフォトダイオード６により受光される光が入射する側、つまり表面側にて画素５毎に設けられるカラーフィルタ１８を備える。
【００５２】
カラーフィルタ層１７上には、複数のマイクロレンズ１９が設けられる。マイクロレンズ１９は、いわゆるオンチップマイクロレンズであり、画素５を構成するフォトダイオード６に対応して、画素５毎に形成される。したがって、複数のマイクロレンズ１９は、画素５と同様に例えば平面的に行列状に配置される。マイクロレンズ１９は、外部からの入射光を、対応する画素５のフォトダイオード６に集光する。マイクロレンズ１９は、例えば、ＳｉＮ（窒化シリコン）等の無機材料により構成される。
【００５３】
以上のように、本実施形態の固体撮像素子１は、半導体基板２に対して、積層配線層１３が設けられる表面２ａ側と反対側である裏面２ｂ側に、カラーフィルタ層１７およびマイクロレンズ１９が設けられる裏面照射型の構造を有する。つまり、固体撮像素子１においては、積層配線層１３とカラーフィルタ層１７とは、半導体基板２に対して互いに異なる板面側に設けられており、半導体基板２に対して光が入射する裏面２ｂ側と反対側の表面２ａ側に、積層配線層１３が設けられる。
【００５４】
裏面照射型の固体撮像素子１においては、マイクロレンズ１９側から入射する光は、カラーフィルタ層１７を透過した後、積層配線層１３を通過することなく、画素５のフォトダイオード６により受光される。このため、固体撮像素子１においては、マイクロレンズ１９側から入射する光は、積層配線層１３によって遮られることなく、画素５のフォトダイオード６により受光されることから、いわゆる表面照射型の構造に対して、フォトダイオード６の実質的な受光面積の確保が容易であり、比較的高い感度が得られる。また、積層配線層１３が半導体基板２に対して光が入射する側（裏面２ｂ側）と反対側である表面２ａ側に設けられることから、積層配線層１３を構成する配線１５のレイアウトについて高い自由度を得ることができる。
【００５５】
なお、本実施形態の固体撮像素子１は、裏面照射型であるが、半導体基板２に対して光が入射する表面２ａ側に積層配線層１３が設けられる表面照射型であってもよい。表面照射型の構造の場合、半導体基板２に対して、半導体基板２の一側に設けられる積層配線層１３を介して、積層配線層１３と同じ側に、カラーフィルタ層１７およびマイクロレンズ１９が形成される。
【００５６】
［反射防止構造］
以上のような構成を備える本実施形態の固体撮像素子１は、入射光の反射を防止するための反射防止構造として、半導体基板２における光が入射する側の表面（板面）に、微細な突起による反射防止構造、いわゆるモスアイ構造を有する。固体撮像素子１においては、単結晶シリコンからなる半導体基板２による界面では、他の積層構造における界面よりも屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きい。そこで、本実施形態の固体撮像素子１においては、半導体基板２の光が入射する側の表面に、微細な突起群からなる反射防止構造が設けられている。
【００５７】
図１および図２に示すように、本実施形態の固体撮像素子１においては、半導体基板２は、光が入射する側の表面である裏面２ｂに、画素５毎に所定のピッチで配列される微細な角錐状の突起３１による凹凸構造３０を有する。図２に示すように、本実施形態では、凹凸構造３０を構成する突起３１は、四角錐形状を有する。つまり、凹凸構造３０を構成する突起３１は、順ピラミッド型、つまり光が入射する側（図１において上側）に凸のピラミッド型の形状を有する。
【００５８】
図２は、半導体基板２の裏面２ｂの一部を表す半導体基板２の一部拡大平面図である。凹凸構造３０は、半導体基板２の裏面２ｂに設けられることから、図２は、凹凸構造３０の平面視を表す。図２には、行列状に配置される複数の画素５の配列における２行２列の４個の画素５の境界部分が示されている。
【００５９】
図２に示すように、四角錐形状の突起３１は、平面視形状（四角錐形状における底面の形状に相当する形状）が正方形ないし矩形状となり、その平面視形状が行列状に配置される複数の画素５の配列に沿うように配列された状態で設けられる。つまり、凹凸構造３０を構成する突起３１は、その平面視形状の外形をなす辺が、２次元行列状に配置される複数の画素５の配列における縦方向（垂直方向）・横方向（水平方向）に沿うように設けられる。
【００６０】
突起３１群により構成される凹凸構造３０は、画素領域３に配列される画素５毎に設けられる。図２に示すように、凹凸構造３０を構成する複数の突起３１は、画素領域３に配列される各画素５において矩形状に区画される凹凸領域３２に設けられる。各画素５における凹凸領域３２は、平面視で対応する画素５のフォトダイオード６が存在する範囲を含む領域である。突起３１群は、各画素５の凹凸領域３２において、縦方向および横方向に隣接した状態で隙間なく画素５の配列に沿って行列状に配置される。
【００６１】
このように画素５毎に設けられる凹凸構造３０を構成する突起３１は、画素５毎に大きさが異なる。具体的には、凹凸構造３０を構成する突起３１の大きさは、上述したように画素５毎に設けられるカラーフィルタ１８の色毎、つまり入射光の波長毎に異なる。本実施形態の固体撮像素子１では、各画素５のフォトダイオード６上に装着されるカラーフィルタ１８の色の配列として、いわゆるベイヤ（Ｂａｙｅｒ）配列が採用されている。ベイヤ配列では、緑（Ｇ）のフィルタが市松状に配置され、２行２列の４つの画素を構成単位として、緑（Ｇ）のフィルタが配置される対角とは異なる対角に、赤（Ｒ）のフィルタと青（Ｂ）のフィルタが配置される。なお、図１では、便宜上、カラーフィルタ１８の色として緑（Ｇ）、赤（Ｒ）、青（Ｂ）が並ぶ断面図を示している。
【００６２】
図２に示す２行２列の４つの画素５のうち、右上の画素５が、赤色のカラーフィルタ１８（１８Ｒ）を有する赤（Ｒ）の画素５（以下「赤色画素５Ｒ」とする。）であり、左上および右下の画素５が、緑色のカラーフィルタ１８（１８Ｇ）を有する緑（Ｇ）の画素５（以下「緑色画素５Ｇ」とする。）であり、左下の画素５が、青色のカラーフィルタ１８（１８Ｂ）を有する青（Ｂ）の画素５（以下「青色画素５Ｂ」とする。）である。
【００６３】
そして、本実施形態では、凹凸構造３０を構成する突起３１の大きさは、大きい方から順に赤色画素５Ｒ、緑色画素５Ｇ、青色画素５Ｂとなっている。つまり、カラーフィルタ１８の色毎に異なる突起３１の大きさについては、赤色画素５Ｒの凹凸領域３２に設けられる突起３１（以下「赤色用突起３１Ｒ」とする。）が一番大きく、次に緑色画素５Ｇの凹凸領域３２に設けられる突起３１（以下「緑色用突起３１Ｇ」とする。）が大きく、青色画素５Ｂの凹凸領域３２に設けられる突起３１（以下「青色用突起３１Ｂ」とする。）が一番小さい。なお、突起３１の形状については、カラーフィルタ１８の色にかかわらず、赤色用突起３１Ｒ、緑色用突起３１Ｇ、および青色用突起３１Ｂで相似である。
【００６４】
各画素５の凹凸領域３２に配列される突起３１は、上記のとおり縦方向および横方向に隙間なく配置されることから、突起３１の大きさは、各凹凸領域３２における突起３１群の配列のピッチに対応する。つまり、突起３１の大きさの大小関係は、凹凸領域３２における突起３１の配列のピッチの大小関係に対応し、ピッチが大きい方が、大きさも大きく、ピッチが小さい方が、大きさも小さい。
【００６５】
そして、突起３１の大きさには、突起３１の高さと、突起３１の平面視形状の大きさ（面積）とが含まれる。ここで、突起３１の高さは、突起３１の四角錐形状における突出方向の寸法（例えば図３、符号ｈＲ等参照）であり、突起３１の平面視形状の大きさは、上記のとおり四角錐形状において正方形ないし矩形状となる平面視形状の大きさ（面積）に相当する。
【００６６】
図３および図４に示すように、本実施形態の固体撮像素子１においては、上述したような赤色用突起３１Ｒ、緑色用突起３１Ｇ、および青色用突起３１Ｂのカラーフィルタ１８の色による大小関係により、各色の突起３１の配列におけるピッチについては、ｐＲ＞ｐＧ＞ｐＢの大小関係が成立する。ここで、ｐＲは赤色用突起３１Ｒのピッチであり、ｐＧは緑色用突起３１Ｇのピッチであり、ｐＢは青色用突起３１Ｂのピッチである。また、突起３１群の配列におけるピッチとは、周期的に形成される突起３１群における１周期に対応する寸法であり、例えば互いに隣り合う突起３１間における頂点間の寸法である。なお、本実施形態では、画素５毎に設けられる各凹凸構造３０の突起３１群における縦方向および横方向についてのピッチは等しいとする。
【００６７】
また、図３および図４に示すように、各色の画素５に対応する突起３１の高さについては、赤色用突起３１Ｒ、緑色用突起３１Ｇ、および青色用突起３１Ｂの高さをそれぞれｈＲ、ｈＧ、およびｈＢとすると、ｈＲ＞ｈＧ＞ｈＢの大小関係が成立する。同様に、各色の画素５に対応する突起３１の平面視形状の大きさ（面積）についても、大きい方から順に赤色用突起３１Ｒ、緑色用突起３１Ｇ、青色用突起３１Ｂとなる。
【００６８】
このような本実施形態の固体撮像素子１における突起３１の大小関係は、各カラーフィルタ１８の色の光の波長に対応している。つまり、各カラーフィルタ１８の色の光の波長については、赤色、緑色、青色の順に短くなり、波長が短い青色ほど、突起３１の大きさも小さい。ただし、各色に対応する突起３１の大きさと、各色の光の波長との関係は、本実施形態に限定されない。例えば、光の波長が長いほど、突起３１の大きさが小さい構成であってもよい。また、各色に対応する突起３１の大きさと、各色の光の波長とは、例えば本実施形態のように一義的な関係を有する場合に限定されない。
【００６９】
以上のような反射防止構造を有する本実施形態の固体撮像素子１によれば、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。このような効果が得られることについて、具体的に説明する。
【００７０】
上述したように、半導体基板２に微細凹凸構造としての凹凸構造３０を形成することで、半導体基板２の表面における入射光に対する反射特性の波長依存性が少なくなる反面、固体撮像素子１全体としては、半導体基板２の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。そして、この半導体基板２に凹凸構造３０を形成することによる反射率の波長依存性は、凹凸構造３０の高さ（突起３１の高さ、以下同じ。）等、凹凸構造３０の構造そのものに依存して変化する。
【００７１】
このような凹凸構造３０の構造による反射率の波長依存性の変化、つまり反射スペクトルの凹凸構造３０依存性についてのシミュレーション結果の一例を、図５に示す。図５に示すグラフにおいて、グラフＧ１は、凹凸構造３０の高さが１００ｎｍの場合の反射スペクトルを示し、グラフＧ２は、凹凸構造３０の高さが３００ｎｍの場合の反射スペクトルを示し、グラフＧ３は、凹凸構造３０の高さが５００ｎｍの場合の反射スペクトルを示す。また、グラフＧ４は、半導体基板２の表面に凹凸構造３０の代わりに単層の反射防止膜としてシリコン窒化膜（ＳｉＮ膜）を５８ｎｍの膜厚で形成した場合の反射スペクトルを示し、グラフＧ５は、単結晶シリコンからなる半導体基板２そのものの（凹凸構造３０も反射防止膜も存在しない）表面による反射スペクトルを示す。
【００７２】
図５のグラフＧ１、Ｇ２、Ｇ３からわかるように、反射率の値は、波長の変化にともなって周期的に変化している。つまり、グラフＧ１、Ｇ２、Ｇ３から、半導体基板２が凹凸構造３０を有する構成において反射率に波長依存性が生じることがわかる。この点、グラフＧ４で示す単層の反射防止膜の場合も同様に、反射率に波長依存性がある。一方、グラフＧ５で示す単結晶シリコンの半導体基板２の表面の場合は、反射率に波長依存性があるものの、スペクトルの形状は全体的になだらかである。
【００７３】
このように、シミュレーション結果からも、入射光の反射率というものが、波長依存性を有し、その波長依存性も、凹凸構造３０の高さ等の凹凸構造３０そのものの構造に依存することがわかる。そこで、本実施形態の固体撮像素子１のように、画素５の色毎に凹凸構造３０を作り分けることによって、反射率を低減させる観点から各画素５の色で最適な反射防止機能を得ることができる。
【００７４】
画素５毎に作り分けられる凹凸構造３０について、画素５の各色に応じた最適な突起３１の大きさは、固体撮像素子１において反射率に波長依存性を生じさせる原因となる半導体基板２上の積層構造における各層の厚さや材質や屈折率等に基づいて決まる。つまり、本実施形態の固体撮像素子１においては、半導体基板２上の積層構造の各層の厚さ等に基づいて、各画素５で反射率がなるべく小さくなるように、画素５の各色に応じた最適な突起３１の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を得ることができる。これにより、固体撮像素子１において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。
【００７５】
また、半導体基板２の表面に形成される凹凸構造３０は、固体撮像素子１の製造工程において、半導体基板２の位置合わせのためのアライメントマークとしても使用することができる。これにより、半導体基板２にアライメントマークが必要な場合に、アライメントマークを形成する工程を省略することができる。
【００７６】
［画素間分離構造］
次に、本実施形態の固体撮像素子１が有する画素間分離構造について説明する。本実施形態の固体撮像素子１は、半導体基板２の光が入射する側の表面（裏面２ｂ）に、画素間分離構造として機能する形状部分を有する。
【００７７】
具体的には、図１から図４に示すように、本実施形態の固体撮像素子１においては、半導体基板２は、互いに隣り合う画素５間に、凹凸構造３０の突起３１を形成する面と平行な面からなる直線状の溝部４０を有する。この半導体基板２において画素５間に設けられる溝部４０が、画素間分離構造として機能する。
【００７８】
溝部４０は、半導体基板２の裏面２ｂ部分において、行列状に配置される画素５間の境界に沿って格子状に設けられる。溝部４０は、画素５間の境界に沿う格子状の形状において、縦方向の溝部４０と横方向の溝部４０との交点部分以外の主な部分は、断面視でＶ字状となるＶ字溝として形成される（図３、図４参照）。溝部４０は、半導体基板２の板面に沿う方向に対して傾斜する一対の斜面４１により形成され、縦方向および横方向の各方向については断面形状を共通にする。
【００７９】
溝部４０を形成する斜面４１は、凹凸構造３０の突起３１を形成する面に対して平行な面として形成される。具体的には、図３を用いて説明すると、溝部４０を形成する一対の斜面４１のうち一方の（図３において左側の）斜面４１ａは、凹凸構造３０を構成する突起３１において四角錐形状を形成する右側の三角形状の斜面３１ａと平行な面として形成される。同様にして、溝部４０を形成する斜面のうち他方の（図３において右側の）斜面４１ｂは、凹凸構造３０を構成する突起３１において四角錐形状を形成する右側の三角形状の斜面３１ｂと平行な面として形成される。これら溝部４０を形成する斜面４１（４１ａ、４１ｂ）、および突起３１を形成する斜面３１ａ、３１ｂは、単結晶シリコンからなる半導体基板２の面方位に従って得られる面である。
【００８０】
また、溝部４０の幅の寸法（図２、符号ｗ１参照）は、基本的にはどの色の画素５における凹凸構造３０を構成する突起３１群の配列におけるピッチよりも大きい。ただし、溝部４０の幅の寸法と凹凸構造３０の突起３１群の配列におけるピッチとの大小関係は、本実施形態に限定されるものではない。また、本実施形態では、縦方向（垂直方向）および横方向（水平方向）の各方向に配される溝部４０の幅の寸法は互いに等しいとする。
【００８１】
以上のような画素間分離構造を有する本実施形態の固体撮像素子１によれば、画素５間の境界に沿って設けられる溝部４０が、互いに隣り合う画素５間における掘り込み部分となり、ある画素５についてその画素５に隣接する画素５からの斜め光の入射を阻止することができ、混色を抑制することができる。
【００８２】
ここで、混色とは、互いに異なる色の画素５が隣接する画素５間の境界部分において、一方の色の画素５に対応するカラーフィルタ１８に入射した光の一部が、斜め光として他方の色の画素５のフォトダイオード６に入射する現象である。混色は、固体撮像素子１における感度や画質のムラを生じさせる原因ともなる。こうした混色による問題は、固体撮像素子１における微細化や画素数の増大等にともなって顕著となる。
【００８３】
そこで、本実施形態の固体撮像素子１によれば、画素５間に設けられる溝部４０により、隣接する画素５からの斜め光を阻止することができ、混色を抑制することができる。このように混色を抑制する観点からは、溝部４０の深さ、つまり互いに隣接する画素５間の半導体基板２の掘り込みの深さは深い方が好ましい。すなわち、溝部４０の深さが深いほど、高い混色防止効果が得られる。一方、溝部４０の深さが深くなると、半導体基板２の面方位の関係から、光電変換を行うシリコン層、つまりフォトダイオード６としての層部分の領域を確保することが困難となる。このため、溝部４０の深さ、つまり隣接画素間の半導体基板２の掘り込み量は、固体撮像素子１において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。
【００８４】
（変形例）
本実施形態の固体撮像素子１の変形例を、図６に示す。図６に示すように、本変形例では、半導体基板２上に設けられる反射防止膜２０およびパシベーション膜１６が省略され、半導体基板２上に直接的にカラーフィルタ層１７が設けられている。つまり、本変形例では、半導体基板２の裏面２ｂ側に設けられる凹凸構造３０および溝部４０を被覆するように、複数のカラーフィルタ１８に区分されるカラーフィルタ層１７が設けられている。
【００８５】
このように、半導体基板２の裏面２ｂ側に設けられる反射防止構造としての凹凸構造３０および画素間分離構造としての溝部４０は、半導体基板２の裏面２ｂ側に直接的にカラーフィルタ層１７が設けられる構成においても適用することができる。本変形例の構成は、反射防止膜２０およびパシベーション膜１６が省略される分、固体撮像素子１の層構造がシンプルとなり、固体撮像素子１の低背化を図るうえで好ましい。
【００８６】
［固体撮像素子の製造方法］
本実施形態の固体撮像素子１の製造方法（以下「製法」という。）について、図７から図１１を用いて説明する。なお、以下に説明する固体撮像素子１の製造方法では、反射防止構造としての凹凸構造３０と、画素間分離構造としての溝部４０を形成する工程を主に説明する。
【００８７】
本実施形態の製法を行うに際しては、図７（ａ）に示すように、単結晶シリコンからなる半導体基板２を準備する工程が行われる。半導体基板２としては、単結晶シリコンの（１００）面を主面（板面）とするものが準備される。つまり、半導体基板２として、例えば表面に欠陥を発生させないため等の理由から、（１００）面に平行に切り出されたものが用いられる。したがって、本実施形態の半導体基板２において、凹凸構造３０が形成されたり反射防止膜２０が設けられたりする裏面２ｂとなる平面５１が、（１００）面に相当する。
【００８８】
（反射防止構造について）
このような半導体基板２が用いられる本実施形態の製法において、まず、反射防止構造としての凹凸構造３０の形成について説明する。本実施形態の製法では、まず、図７（ｂ）に示すように、半導体基板２の平面５１上に、ハードマスク層５２が形成される。ハードマスク層５２は、後の工程で選択的に除去されることで、後に行われる半導体基板２に対するウェットエッチング加工の工程においてハードマスクとして機能する。このため、ハードマスク層５２は、半導体基板２に対してエッチング選択比を有する材料により成膜される。
【００８９】
本実施形態の場合、ハードマスク層５２は、半導体基板２を構成する単結晶シリコンに対してエッチング選択比を有する材料により成膜される。ハードマスク層５２の材料としては、例えばアルカリ溶液によりエッチングされにくい材料が用いられる。
【００９０】
ハードマスク層５２は、例えばシリコン酸化膜（ＳｉＯ２膜）として成膜される。具体的には、ハードマスク層５２は、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたＣＶＤ法により形成されたり、バイアス高密度プラズマＣＶＤ法によりＳｉＯ２系のＣＶＤ膜として形成されたりする。
【００９１】
このように、本実施形態の製法は、半導体基板２上にハードマスク層５２を形成する工程を含む。この工程が、単結晶シリコンからなる半導体基板２の表面である平面５１に、半導体基板２に対してエッチング選択比を有する保護膜を形成する第１の工程に相当する。つまり、本実施形態の製法では、ハードマスク層５２が、半導体基板２に対してエッチング選択比を有する保護膜に相当する。
【００９２】
次に、図７（ｃ）に示すように、ハードマスク層５２上に、ドット形状のレジストマスク５３を形成するレジストパターニングが行われる。レジストマスク５３の材料としては、公知のレジスト材料を用いることができる。ドット形状のレジストマスク５３は、微視的には例えば矩形状や円形状の形状を有する。ドット形状のレジストマスク５３は、例えばフォトリソグラフィにより形成される。
【００９３】
ドット形状のレジストマスク５３は、所定のピッチｐａで配置される。具体的には、図２および図９に示すように、ドット形状のレジストマスク５３は、平面視でフォトダイオード６を含む領域である各画素５の凹凸領域３２において、凹凸構造３０を構成する各突起３１の四角錐形状の頂点となる位置に対応する位置に形成される。つまり、ドット形状のレジストマスク５３は、図９に示すような半導体基板２の平面視において、凹凸領域３２に設けられる各突起３１の中心位置に対応する位置に形成される。したがって、ドット形状のレジストマスク５３は、各画素５の凹凸領域３２において、縦方向および横方向について所定のピッチｐａで配置され、平面的に格子点状に配置される。
【００９４】
また、図７（ｃ）に示すように、ドット形状のレジストマスク５３の大きさｑａは、最終的な凹凸構造３０の各突起３１の四角錐形状に影響する。レジストマスク５３の大きさｑａが小さいほど、突起３１の四角錐形状における頂部が尖った形状となる。そして、突起３１の頂部が尖るほど、反射防止構造としての凹凸構造３０による反射防止効果は高くなる。このため、ドット形状のレジストマスク５３の大きさｑａは、できるだけ小さい方が好ましい。具体的には、ドット形状のレジストマスク５３の大きさｑａは、好ましくは１〜１００ｎｍの範囲で設定される。なお、ドット形状のレジストマスク５３の大きさｑａは、レジストマスク５３の形状が矩形状の場合は縦方向または横方向の寸法に相当し、円形状の場合は外径の寸法に相当する。
【００９５】
このように、本実施形態の製法は、ハードマスク層５２上にドット形状のレジストマスク５３を所定のピッチｐａで形成する工程を含む。この工程が、ハードマスク層５２上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程に相当する。
【００９６】
また、本実施形態の固体撮像素子１の場合、この第２の工程は、ドット形状のレジストパターンを、半導体基板２上の画素領域３に配列される画素５毎に所定のピッチで配置する。
【００９７】
ドット形状のレジストマスク５３の配置は、上記のとおり凹凸構造３０を構成する各突起３１の頂点の位置に対応するので、ドット形状のレジストマスク５３の配列におけるピッチｐａは、最終的に各画素５の凹凸領域３２において形成される凹凸構造３０の突起３１群の配列におけるピッチ（ｐ１）となる。言い換えると、各画素５の凹凸領域３２において形成される凹凸構造３０について、最終的に形成される突起３１群の配列のピッチと同じ大きさとなるように、各画素５の凹凸領域３２に形成されるドット形状のレジストマスク５３の配列のピッチｐａが決定される。つまり、このドット形状のレジストマスク５３を形成する工程において、レジストマスク５３の配列のピッチｐａを画素５毎に変化させることで、突起３１群の配列のピッチの面から、凹凸構造３０の作り分けが行われる。
【００９８】
したがって、本実施形態の場合、突起３１群の配列のピッチに関し、図９に示すように、赤色画素５Ｒの凹凸領域３２に形成されるドット形状のレジストマスク５３のピッチｐａは、赤色用突起３１ＲのピッチｐＲと同じ大きさである。同様にして、緑色画素５Ｇの凹凸領域３２に形成されるドット形状のレジストマスク５３のピッチｐａは、緑色用突起３１ＧのピッチｐＧと同じ大きさであり、青色画素５Ｂの凹凸領域３２に形成されるドット形状のレジストマスク５３のピッチｐａは、青色用突起３１ＢのピッチｐＢと同じ大きさである。
【００９９】
このように、ハードマスク層５２上にドット形状のレジストマスク５３形成する工程においては、レジストマスク５３を画素５毎に所定のピッチｐａで形成することが好ましい。これにより、本実施形態の固体撮像素子１のように、画素５毎に凹凸構造３０の突起３１群のピッチが異なる構成に対応することができる。
【０１００】
続いて、図７（ｄ）に示すように、ドット形状のレジストマスク５３のパターンが、ウェットエッチングにより、ハードマスク層５２に転写される。つまり、ハードマスク層５２上に形成されたドット形状のレジストマスク５３をマスクとして、ハードマスク層５２に対してウェットエッチングが行われることで、ハードマスク層５２のレジストマスク５３に対応する部分以外の部分が選択的に除去され、ドット形状のハードマスク５４が形成される。
【０１０１】
このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されるハードマスク層５２をエッチングできることが挙げられる。また、このウェットエッチングの工程において使用される薬液としては、レジストマスク５３が耐性を有する薬液であって、ハードマスク層５２よりもレジストマスク５３の方がエッチングされにくくなるように、レジストマスク５３について、ハードマスク層５２とのエッチング選択比（例えば、１０以上）がとれるものが用いられる。具体的には、このハードマスク層５２のウェットエッチングの工程において使用される薬液種としては、ＤＨＦ（Ｄｉｌｕｔｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）や、ＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることができる。
【０１０２】
このようなドット形状のレジストマスク５３をマスクとするウェットエッチングによってハードマスク層５２が選択的に除去されることで、ドット形状のレジストマスク５３のパターンがハードマスク層５２に転写され、ハードマスク層５２の残存部分としてのハードマスク５４が形成される。つまり、ハードマスク５４は、レジストマスク５３と同様に、画素５毎に所定のピッチｐａで配置されるドット形状のマスクパターンとなる。
【０１０３】
このように、本実施形態の製法は、ドット形状のレジストマスク５３のパターンをウェットエッチングによりハードマスク層５２に転写してドット形状のハードマスク５４を形成する工程を含む。この工程が、第２の工程により形成されたレジストパターンであるドット形状のレジストマスク５３をマスクとするウェットエッチングにより、ハードマスク層５２を選択的に除去する第３の工程に相当する。
【０１０４】
次に、図８（ａ）、（ｂ）に示すように、ドット形状のハードマスク５４をマスクとするウェットエッチングにより、半導体基板２を加工することで、凹凸構造３０を形成する。つまり、半導体基板２の平面５１において、ハードマスク５４により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板２の裏面２ｂ部分をエッチング加工し、複数の突起３１からなる凹凸構造３０を形成する。
【０１０５】
このウェットエッチングの工程において使用される薬液としては、アルカリ溶液が用いられる。具体的には、このウェットエッチングの工程において使用されるアルカリ溶液としては、ＮＨ４ＯＨ（水酸化アンモニウム）、ＫＯＨ（水酸化カリウム）、水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａｍｅｔｈｙｌ Ａｍｍｏｎｕｉｍ Ｈｙｄｒｏｘｉｄｅ）、ＮａＯＨ（水酸化ナトリウム）等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることで、ハードマスク５４の半導体基板２に対するエッチング選択比を得ることができる。
【０１０６】
このアルカリ溶液による半導体基板２のエッチング加工においては、半導体基板２を構成する単結晶シリコンの面方位依存性を利用することにより、ドット形状のハードマスク５４のパターンの開口幅（ピッチｐａ）の大きさで制御されるセルフストップのエッチングが実現できる。上記のとおり単結晶シリコンの（１００）面を主面とする半導体基板２は、単結晶シリコンの面方位の関係から、アルカリ溶液によってエッチングされにくい結晶面を有する。このため、半導体基板２がアルカリ溶液によって（１００）面からエッチングされることにより、面方位の関係からエッチングされにくい結晶面が析出していき、半導体基板２においてアルカリ溶液を受ける面がそのエッチングされにくい結晶面だけになった時点で、エッチングが自動的に停止される。
【０１０７】
具体的には、図８（ａ）に示すように、単結晶シリコンからなる半導体基板２において（１００）面となる平面５１から、ドット形状のハードマスク５４をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板２の面方位の関係からエッチングされにくい結晶面としての析出面２ｘが析出しながら、半導体基板２のエッチングが進行する。このため、図８（ａ）に示すように、アルカリ溶液による半導体基板２のエッチングの過程においては、析出面２ｘと、エッチングの進行面となる、（１００）面（平面５１）と平行なエッチング面５５とが存在する。つまり、アルカリ溶液による半導体基板２のエッチングは、エッチング面５５が半導体基板２の（１００）面に対して垂直方向（図８において下方向）に移動し、析出面２ｘが析出しながら進行する。
【０１０８】
ここで、半導体基板２においてエッチングされにくい結晶面としての析出面２ｘは、平面５１を規定する（１００）面に対して、（１１１）面として規定される斜面である。析出面２ｘとしての（１１１）面は、半導体基板２の面方位の関係からアルカリ溶液にエッチングされにくい。つまり、上述のようなアルカリ溶液は、析出面２ｘとしての（１１１）面へのエッチング量が極めて少ない溶液である。また、半導体基板２に対してエッチング選択比を有するハードマスク５４も、アルカリ溶液によりエッチングされにくい。このため、アルカリ溶液による半導体基板２のエッチングにおいては、ハードマスク５４の位置を頂点として、縦方向または横方向に互いに隣り合うハードマスク５４間にて縦方向または横方向に対面する析出面２ｘ間にエッチング面５５が形成されて（１００）面に平行にエッチングが進行し、同時に、エッチングされにくい（１１１）面である析出面２ｘが析出する。
【０１０９】
そして、図８（ｂ）に示すように、互いに隣り合うハードマスク５４間において析出した析出面２ｘ同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板２のエッチングの進行にともなって、図８（ａ）に示すような互いに隣り合う析出面２ｘ間に存在するエッチング面５５が徐々に小さくなり、最終的にエッチング面５５がなくなって互いに対面する析出面２ｘ同士が半導体基板２の板厚方向の奥側（図８において下側）で交わり、析出面２ｘのみによって半導体基板２の裏面２ｂが形成された状態となる。
【０１１０】
このような状態となることで、図８（ｂ）および図２に示すように、半導体基板２の裏面２ｂ側に、析出面２ｘによる凹凸形状、つまり四角錐形状の突起３１群が形成され、凹凸構造３０が形成される。このように、半導体基板２に対して（１００）面側からドット形状のハードマスク５４をマスクとするアルカリ溶液によるウェットエッチングが行われることで、半導体基板２の面方位依存性により、（１１１）面である析出面２ｘによって形成される多数の四角錐形状（ピラミッド形状）が突起３１として浮き彫りのように析出し、凹凸構造３０が形成される。つまり、本実施形態の製法においては、（１００）面に平行に切り出された単結晶シリコンからなる半導体基板２に対して、（１１１）面の面方位に沿った加工を行うことにより、四角錐形状の突起３１群からなる凹凸構造３０が形成される。
【０１１１】
このように、本実施形態の製法は、半導体基板２の面方位依存性を利用したウェットエッチングにより突起３１を析出させて凹凸構造３０を形成する工程を含む。この工程が、第３の工程により選択的に除去された後に残存するハードマスク５４をマスクとするウェットエッチングにより、半導体基板２をエッチング加工することで、半導体基板２の表面に所定のピッチで配列される凹凸構造３０を形成する第４の工程に相当する。
【０１１２】
そして、図８（ｃ）に示すように、半導体基板２上に残存するハードマスク５４が除去される。本実施形態の製法では、ハードマスク５４は、ウェットエッチングにより除去される。
【０１１３】
このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されたハードマスク５４をエッチングできることと、半導体基板２を構成する単結晶シリコンへのエッチングレートを持たないこととが挙げられる。具体的には、このハードマスク５４のウェットエッチングの工程において使用される薬液種としては、ＤＨＦ等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることができる。
【０１１４】
ドット形状のハードマスク５４が除去されることで、半導体基板２の裏面２ｂ側の部分には、微細な突起３１群からなる凹凸構造３０が表れる。そして、凹凸構造３０を構成する突起３１群の配列のピッチｐ１は、レジストマスク５３やハードマスク５４のピッチｐａと等しい。
【０１１５】
このように、本実施形態の製法は、ウェットエッチングによってハードマスク５４を除去する工程を含む。この工程が、第４の工程により凹凸構造３０を形成した後、半導体基板２上に残存するハードマスク５４を除去する第５の工程に相当する。このようにハードマスク５４が除去された後、凹凸構造３０が形成された半導体基板２の裏面２ｂ上に、反射防止膜２０が形成される。
【０１１６】
以上のような本実施形態の製法によって得られる固体撮像素子１においては、凹凸構造３０を形成するための半導体基板２の掘り込み量、つまり凹凸構造３０の高さｈ（図８（ｃ）参照）は、突起３１群の配列におけるピッチｐ１（図８（ｃ）参照）との関係において、次式（１）により規定される。
ｈ＝（１／√２）ｐ１（≒０．７１ｐ１） ・・・（１）
【０１１７】
上記式（１）により表される関係式は、半導体基板２の面方位の関係に基づくものであり、半導体基板２における（１００）面と（１１１）面との関係から導かれる。反射防止構造としての凹凸構造３０において、突起３１群の配列のピッチｐ１の値としては、入射光の回折が生じない程度、具体的には入射光の波長以下が望ましい。したがって、赤色用突起３１ＲのピッチｐＲの値は、赤色の光の波長以下が望ましく、緑色用突起３１ＧのピッチｐＧの値は、緑色の光の波長以下が望ましく、青色用突起３１ＢのピッチｐＢの値は、青色の光の波長以下が望ましい。
【０１１８】
このように突起３１群の配列のピッチを入射光の波長以下とすることにより、凹凸構造３０においてモスアイ構造として望ましい要件が満たされ、効果的に光の反射抑制機能を得ることができる。また、上記式（１）の関係を満たす（１００）面としての平面５１と、（１１１）面としての析出面２ｘとのなす角度は、約５４．７°となる。
【０１１９】
そして、上記式（１）の関係に基づき、突起３１群の配列のピッチｐ１の値と等しくなる、ドット形状のレジストマスク５３を形成する工程におけるレジストマスク５３間のピッチｐａにより、凹凸構造３０を形成するための半導体基板２の掘り込み量、つまり凹凸構造３０の高さｈが決まる。すなわち、レジストマスク５３間のピッチｐａの調整により、最終的な凹凸構造３０の突起３１群の配列のピッチｐ１の大きさ、および凹凸構造３０の高さｈを調整することができる。
【０１２０】
また、上述したように半導体基板２の面方位依存性を利用して形成される凹凸構造３０については、高さｈが決まることは、突起３１の平面視形状の大きさ（面積）も決まることに相当する。つまりは、本実施形態の製法において、レジストマスク５３間のピッチｐａが決まることで、突起３１群の配列のピッチｐ１と、凹凸構造３０の高さおよび平面視形状の大きさを含む突起３１の大きさとが自動的に決まることとなる。
【０１２１】
本実施形態の製法によれば、入射光の反射防止のための微細な凹凸構造３０を画素５毎に作り分けるに際し、半導体基板２にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。このような効果が得られることについて、具体的に説明する。
【０１２２】
本実施形態の製法によれば、層構造を部分的にあるいは全体的に除去するためのエッチングについて、ウェットエッチングのみで対応することができる。このため、プラズマ等を用いたドライエッチングが行われる場合に生じる半導体基板２への結晶欠陥等のダメージを回避することができ、ダメージレスの製法を実現することができる。これにより、半導体基板２のダメージに起因する白点や暗電流増加等の固体撮像素子１の特性を悪化させる現象を防止することができる。
【０１２３】
また、本実施形態の製法は、単結晶シリコンからなる半導体基板２の面方位依存性を利用したウェットエッチングによって凹凸構造３０を形成するものであるため、製法の初期段階で形成されるドット形状のレジストパターンのピッチによって、凹凸構造３０の高さ等を精密に制御することができ、低コスとで高い信頼性や再現性を得ることができる。また、ウェットエッチングに用いる薬液の選択や薬液の温度・濃度等の条件等により、高いコストをかけることなく、凹凸構造３０の形状について高い信頼性をもって正確に再現することが可能となる。
【０１２４】
さらに、本実施形態の製法では、ドット形状のレジストパターンのピッチによって凹凸構造３０の突起３１のピッチが決まることから、凹凸構造３０を突起３１のピッチの面から画素５の色毎に作り分けるに際し、画素５毎の凹凸構造３０の作り分けを容易に行うことができる。このため、本実施形態の製法においては、画素５のピッチによる突起３１の配置数や、各画素５の凹凸構造３０における突起３１のピッチの組み合わせから、画素５毎に反射率低減効果ができるだけ大きくなるように、ドット形状のレジストパターンのピッチが設計される。つまり、本実施形態の製法によれば、各画素５で反射率がなるべく小さくなるように、画素５の各色に応じた最適な突起３１の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を有する固体撮像素子１を得ることができる。これにより、固体撮像素子１において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。
【０１２５】
（画素間分離構造について）
次に、本実施形態の製法における画素間分離構造としての溝部４０の形成について説明する。本実施形態の製法において、溝部４０は、上述したような凹凸構造３０を形成するプロセスにおいて凹凸構造３０と同時に形成される。このため、既に説明した内容と重複する部分については適宜説明を省略する。
【０１２６】
上述したように、本実施形態の製法においては、まず、図１０（ａ）に示すように、半導体基板２の平面５１上に、ハードマスク層５２が形成される。つまり、単結晶シリコンからなる半導体基板２の表面である平面５１に、半導体基板２に対してエッチング選択比を有する保護膜を形成する第１の工程が行われる。
【０１２７】
次に、図１０（ｂ）に示すように、ハードマスク層５２上に、ドット形状のレジストマスク５３を形成するレジストパターニングが行われる。つまり、ハードマスク層５２上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程が行われる。
【０１２８】
そして、画素間分離構造としての溝部４０を形成するに際し、このレジストパターンを形成する工程では、反射防止構造としての凹凸構造３０を形成するためのドット形状のレジストマスク５３に加え、直線状のレジストマスク６３が形成される。つまり、ハードマスク層５２上に、ドット形状のレジストマスク５３と直線状のレジストマスク６３とを形成するレジストパターニングが行われる。
【０１２９】
具体的には、図９に示すように、直線状のレジストマスク６３は、半導体基板２の平面５１と平行に、各画素５の凹凸領域３２の外縁に沿って枠状に形成される。つまり、直線状のレジストマスク６３は、各画素５において凹凸構造３０が設けられる部分を囲み、矩形状に区画される凹凸領域３２を縁取るように形成される。したがって、図９に示すように、直線状のレジストマスク６３は、各画素５において、横方向（水平方向）に配され縦方向（垂直方向）に対向する一対の水平部６２ａと、縦方向に配され横方向に対向する一対の垂直部６２ｂとを有し、これらの水平部６２ａと垂直部６２ｂとにより矩形枠状に形成される。
【０１３０】
このように、凹凸領域３２の外縁に沿って矩形状に形成される直線状のレジストマスク６３は、互いに隣り合う画素５間で所定の間隔を隔てて画素５の配列に沿って配される。すなわち、直線状のレジストマスク６３は、複数の画素５が配列される垂直方向および水平方向に沿って配され、垂直方向に隣り合う画素５間おいては、垂直方向に対向する水平部６２ａ間に所定の間隔を隔てて配され、水平方向に隣り合う画素５間においては、水平方向に対向する垂直部６２ｂ間に所定の間隔を隔てて配される。
【０１３１】
垂直方向および水平方向に隣り合う画素５間における直線状のレジストマスク６３の間隔ｐｂは、最終的に画素５間に形成される画素間分離構造としての溝部４０の幅（ｐ２）となる。言い換えると、画素５間において形成される溝部４０の幅と同じ大きさとなるように、画素５間における直線状のレジストマスク６３の間隔ｐｂが決定される。そして、本実施形態の固体撮像素子１においては、上述したように垂直方向および水平方向の各方向に配される溝部４０の幅の寸法は互いに等しいことから、直線状のレジストマスク６３について、互いに隣り合う画素５間の水平部６２ａ間の間隔、および垂直部６２ｂ間の間隔は、いずれも所定の間隔ｐｂとなる。
【０１３２】
このように、本実施形態の製法において、画素間分離構造としての溝部４０を形成するに際しては、ハードマスク層５２上にレジストパターンを形成する第２の工程は、レジストパターンとして、ドット形状のレジストマスク５３とともに、互いに隣り合う画素５間で所定の間隔を隔てて画素５の配列に沿って配される直線状のレジストマスク６３を形成する。
【０１３３】
続いて、図１０（ｃ）に示すように、ドット形状のレジストマスク５３のパターン、および直線状のレジストマスク６３のパターンが、ウェットエッチングにより、ハードマスク層５２に転写される。つまり、上述したようにドット形状のレジストマスク５３のパターンをウェットエッチングによってハードマスク層５２に転写する工程において、ドット形状のレジストマスク５３のパターンに加え、直線状のレジストマスク６３のパターンがハードマスク層５２に転写される。
【０１３４】
したがって、この工程では、ハードマスク層５２上に形成されたドット形状のレジストマスク５３および直線状のレジストマスク６３をマスクとして、ハードマスク層５２に対してウェットエッチングが行われる。これにより、ハードマスク層５２のドット形状のレジストマスク５３に対応する部分、および直線状のレジストマスク６３に対向する部分以外の部分が選択的に除去され、ドット形状のハードマスク５４、および直線状のハードマスク６４が形成される。
【０１３５】
このように、本実施形態の製法において、画素間分離構造としての溝部４０を形成するに際しては、ハードマスク層５２を選択的に除去する第３の工程で行われるウェットエッチングは、第２の工程により形成されたレジストパターンであるドット形状のレジストマスク５３および直線状のレジストマスク６３をマスクとして行われる。
【０１３６】
次に、図１１（ａ）に示すように、ドット形状のハードマスク５４および直線状のハードマスク６４をマスクとするウェットエッチングにより、半導体基板２を加工することで、凹凸構造３０とともに溝部４０を形成する。つまり、半導体基板２の平面５１において、ドット形状のハードマスク５４および直線状のハードマスク６４により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板２の裏面２ｂ部分をエッチング加工し、複数の突起３１からなる凹凸構造３０と溝部４０とを同時に形成する。
【０１３７】
このアルカリ溶液による半導体基板２のエッチング加工においては、上述したように半導体基板２を構成する単結晶シリコンの面方位依存性を利用することにより、凹凸構造３０と溝部４０とが同じ工程で形成される。したがって、図１１（ａ）に示すように、単結晶シリコンからなる半導体基板２において（１００）面となる平面５１から、ドット形状のハードマスク５４および直線状のハードマスク６４をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板２の面方位の関係からエッチングされにくい結晶面としての析出面２ｘが析出しながら、半導体基板２のエッチングが進行する。
【０１３８】
そして、凹凸構造３０とともに溝部４０が形成される場合、エッチングの進行面として、凹凸構造３０が形成される部分に存在するエッチング面５５に加え、溝部４０が形成される部分において、エッチング面５５と同様に（１００）面（平面５１）と平行なエッチング面６５が存在する。エッチング面６５は、縦方向または横方向に隣り合う画素５間で縦方向または横方向に対向するハードマスク６４間にて縦方向または横方向に対面する析出面２ｘ間に形成される。
【０１３９】
そして、図１１（ｂ）に示すように、互いに隣り合うハードマスク６４間において析出した析出面２ｘ同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板２のエッチングの進行にともなって、図１１（ａ）に示すような互いに隣り合う析出面２ｘ間に存在するエッチング面５５およびエッチング面６５が徐々に小さくなり、最終的にエッチング面５５およびエッチング面６５なくなって互いに対面する析出面２ｘ同士が半導体基板２の板厚方向の奥側（図１１において下側）で交わり、析出面２ｘのみによって半導体基板２の裏面２ｂが形成された状態となる。
【０１４０】
このような状態となることで、図１１（ｂ）および図２に示すように、半導体基板２の裏面２ｂ側に、析出面２ｘによる凹凸形状として、四角錐形状の突起３１群からなる凹凸構造３０と、一対の斜面４１からなる溝部４０とが形成される。つまり、溝部４０については、上述したようにアルカリ溶液によるエッチングによって形成される析出面２ｘにより、斜面４１が形成される。このように、本実施形態の製法においては、（１００）面に平行に切り出された単結晶シリコンからなる半導体基板２に対して、（１１１）面の面方位に沿った加工を行うことにより、四角錐形状の突起３１群からなる凹凸構造３０と、一対の斜面４１によりＶ字溝として形成される溝部４０とが同時に形成される。
【０１４１】
このように、本実施形態の製法において、画素間分離構造としての溝部４０を形成するに際しては、ウェットエッチングにより凹凸構造３０を形成する第４の工程は、凹凸構造３０とともに、互いに隣り合う画素５間で互いに対向する直線状のレジストマスク６３の間に対応する位置に、直線状の溝部４０を形成する。
【０１４２】
そして、図１１（ｃ）に示すように、半導体基板２上に残存するドット形状のハードマスク５４および直線状のハードマスク６４が、ウェットエッチングにより除去される。これらのハードマスク５４、６４が除去されることで、半導体基板２の裏面２ｂ側の部分には、微細な突起３１群からなる凹凸構造３０と、画素５間に形成される溝部４０とが表れる。そして、溝部４０の幅ｐ２は、隣り合う画素５間におけるレジストマスク６３やハードマスク６４の間隔ｐｂと等しい。
【０１４３】
溝部４０の幅ｐ２は、上記のとおり基本的には凹凸構造３０を構成する突起３１群の配列におけるピッチｐ１よりも大きい。この溝部４０の幅ｐ２については、凹凸構造３０の突起３１群のピッチｐ１のように入射光の波長以下であることが望ましいという内容は当てはまらず、画素間分離構造として適切な寸法に設定される。
【０１４４】
また、上述したように、本実施形態の固体撮像素子１において、溝部４０を形成する斜面４１が凹凸構造３０の突起３１を形成する面に対して平行な面として形成されることは、溝部４０が凹凸構造３０の突起３１と同様に単結晶シリコンからなる半導体基板２において結晶面として存在する析出面２ｘにより形成されることに基づく。
【０１４５】
以上のように、本実施形態の製法によれば、フォトリソグラフィ等の１回のレジストパターニングと、ウェットエッチングプロセスとにより、反射防止構造としての凹凸構造３０と、混色を抑制するための画素間分離構造としての溝部４０とを、半導体基板２に対してダメージレスで一括して形成することができる。また、本実施形態の製法においては、上述したように混色を抑制する観点、および半導体基板２の面方位の関係から、溝部４０の深さｄ１、つまり隣接画素間の半導体基板２の掘り込み量は、固体撮像素子１において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。
【０１４６】
なお、本実施形態の製法では、反射防止構造としての凹凸構造３０と画素間分離構造としての溝部４０とが共通の工程により同時に形成されているが、凹凸構造３０を形成するための工程と溝部４０を形成するための工程とが異なる工程として行われてもよい。
【０１４７】
また、本実施形態の固体撮像素子１は、画素５の色、つまりカラーフィルタ１８の色として、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの色を有するが、これに限定されるものではない。本技術に係る固体撮像素子としては、ホワイト画素等を含め、ＲＧＢ以外の色のカラーフィルタを有するものであってもよい。
【０１４８】
［第２実施形態］
本技術の第２実施形態について説明する。なお、変形例の適用を含めて第１実施形態と共通する部分については、同一の符号を用いる等して適宜説明を省略する。本実施形態に係る固体撮像素子は、半導体基板２の裏面２ｂ側に設けられる凹凸構造３０が二層構造となっている点で、第１実施形態の固体撮像素子１と異なる。つまり、第１実施形態の固体撮像素子１が備えるモスアイ構造としての凹凸構造３０が単層構造であるのに対し、本実施形態の固体撮像素子は、モスアイ構造が多層化（二層化）されている
【０１４９】
図１２に示すように、本実施形態の固体撮像素子１Ａにおいては、半導体基板２の裏面２ｂ上に設けられる反射防止膜２０が省略されており、半導体基板２の裏面２ｂ上にはパシベーション膜１６が設けられている。そして、本実施形態の固体撮像素子１Ａは、半導体基板２と、半導体基板２において凹凸構造３０が形成される裏面２ｂに設けられるパシベーション膜１６との間に、中間膜５０を備える。中間膜５０は、半導体基板２に形成される凹凸構造３０が二層構造となるように、均一な膜厚で成膜される。したがって、中間膜５０は、上述したように半導体基板２の裏面２ｂ側を被覆するように、析出面２ｘからなる凹凸形状に倣って均一的に形成される。
【０１５０】
本実施形態では、図１２に示すように、中間膜５０は、凹凸構造３０と溝部４０とを含む半導体基板２の裏面２ｂ側に全体的に形成されている。ただし、中間膜５０は、半導体基板２の裏面２ｂ側において少なくとも凹凸構造３０が形成される部分に設けられればよい。つまり、中間膜５０は、半導体基板２の裏面２ｂ側に対して、少なくとも凹凸構造３０を覆い、凹凸構造３０を二層構造とするように形成されればよい。
【０１５１】
中間膜５０は、半導体基板２とパシベーション膜１６との中間屈折率材料からなる。中間膜５０は、半導体基板２の屈折率よりも低く、かつパシベーション膜１６の屈折率よりも高い屈折率の膜である。本実施形態の場合、半導体基板２を構成する単結晶シリコンの屈折率は４程度であり、パシベーション膜１６の材料として例示されるシリコン酸化膜（ＳｉＯ２膜）の屈折率は１．５程度であることから、中間膜５０は、これらの屈折率の間の値をとる屈折率の材料により成膜される。
【０１５２】
中間膜５０の材料としては、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）等が挙げられる。また、中間膜５０は、例えば、シリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（ＳｉＯＮ膜）やシリコン炭窒化膜（ＳｉＣＮ膜）や炭素含有シリコン酸化膜（ＳｉＯＣ膜）やシリコン炭化膜（ＳｉＣ膜）等であってもよい。ただし、中間膜５０としては、ここに例示したものに限られず、上述したような中間屈折率材料からなる膜であれば、適宜周知の膜種を採用することができる。また、中間膜５０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、原子層蒸着法等により成膜される。
【０１５３】
このように、本実施形態の固体撮像素子１Ａにおいては、半導体基板２とパシベーション膜１６との間に、中間屈折率材料からなる中間膜５０が設けられ、凹凸構造３０が二層構造とされている。なお、本実施形態では、半導体基板２に対して凹凸構造３０が設けられる裏面２ｂ側にパシベーション膜１６が設けられることから中間膜５０は半導体基板２とパシベーション膜１６との間に設けられているが、半導体基板２の裏面２ｂ側に設けられる層構造によって、半導体基板２との間に中間膜５０を介装させる層は異なる。
【０１５４】
すなわち、中間膜５０は、半導体基板２とこの半導体基板２に対して凹凸構造３０が存在する側、つまり本実施形態の場合裏面２ｂ側に設けられる積層構造を構成する膜のうち最も半導体基板２側の膜との間に設けられる。本実施形態の場合、半導体基板２の裏面２ｂ側に設けられる積層構造を構成する膜のうち最も半導体基板２側の膜は、パシベーション膜１６である。なお、固体撮像素子１の変形例（図６）の場合は、上記の積層構造を構成する膜のうち最も半導体基板２側の膜は、カラーフィルタ層１７となり、中間膜５０は、半導体基板２とカラーフィルタ層１７との間に設けられる。
【０１５５】
［固体撮像素子の製造方法］
本実施形態の固体撮像素子１Ａの製造方法について、図１３を用いて説明する。本実施形態の固体撮像素子１Ａの製造方法は、上述した第１実施形態の製法において、半導体基板２に凹凸構造３０および溝部４０を形成する工程までは共通する。
【０１５６】
したがって、図１３（ａ）に示すように、固体撮像素子１Ａの製造方法においては、半導体基板２に反射防止構造としての凹凸構造３０および画素間分離構造としての溝部４０を形成する工程の後、半導体基板２上に残存するハードマスク５４、６４を除去する工程が行われる。なお、図１３においては、半導体基板２における凹凸構造３０が設けられる部分のみを示している。
【０１５７】
そして、固体撮像素子１Ａの製造方法においては、半導体基板２上のハードマスク５４、６４が除去された後、図１３（ｂ）に示すように、半導体基板２の凹凸構造３０および溝部４０上に、中間膜５０を形成する工程が行われる。中間膜５０は、上述したように、酸化ハフニウム（ＨｆＯ２）膜やシリコン窒化膜（ＳｉＮ膜）等として、ＣＶＤ法等により、半導体基板２の裏面２ｂ側を被覆するように、析出面２ｘからなる凹凸形状に倣って均一な膜厚で成膜される。半導体基板２上に中間膜５０が形成された後、中間膜５０上には、パシベーション膜１６が形成される（図１２参照）。
【０１５８】
このように、本実施形態の固体撮像素子１Ａの製造方法は、ウェットエッチングによってハードマスク５４，６４を除去した後に、半導体基板２の裏面２ｂ側の少なくとも凹凸構造３０の部分に中間膜５０を形成する工程を含む。すなわち、本実施形態の固体撮像素子１Ａの製造方法は、上述した第５の工程の後に、半導体基板２の凹凸構造３０が形成された側の表面（裏面２ｂ）に、半導体基板２の屈折率よりも低く、かつ半導体基板２に対して裏面２ｂ側に設けられる積層構造を構成する膜のうち最も半導体基板２側の膜であるパシベーション膜１６の屈折率よりも高い屈折率の中間膜５０を形成する第６の工程をさらに含む。
【０１５９】
本実施形態の固体撮像素子１Ａによれば、凹凸構造３０による反射防止の性能を向上させることができる。言い換えると、中間膜５０を備えない凹凸構造３０の単層構造との比較において、凹凸構造３０の高さが低くても、同等の反射防止効果を得ることができる。これにより、本実施形態の固体撮像素子１Ａによれば、凹凸構造３０を有する層構造の低背化を図ることができる。層構造の低背化は、固体撮像素子１Ａにおける混色の抑制につながる。
【０１６０】
また、半導体基板２の裏面２ｂ側に形成される中間膜５０は、負の固定電荷を有する膜として形成することもできる。この場合も、中間膜５０は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）等の材料が用いられ、ＣＶＤ法等により成膜される。このように、中間膜５０が負の固定電荷を有する膜として成膜されることで、次のような作用効果を得ることができる。
【０１６１】
半導体基板２の表面には、固体撮像素子１Ａの製造工程において、自然酸化膜が形成される場合がある。この場合、半導体基板２の表面に形成される自然酸化膜は、単結晶シリコンが大気中の酸素と反応して形成されるものであり、ＳｉＯ２膜となる。このように半導体基板２の表面に自然酸化膜としてのＳｉＯ２膜が形成されると、中間膜５０は、半導体基板２に対してＳｉＯ２膜を介して存在することになる。
【０１６２】
このように中間膜５０が自然酸化膜を介して半導体基板２上に存在する構成においては、中間膜５０が負の固定電荷を有する膜である場合、半導体基板２と中間膜５０との間の自然酸化膜が、界面準位を下げる膜として機能する。具体的には、負の固定電荷を有する膜としての中間膜５０の膜中の負の固定電荷により、自然酸化膜であるＳｉＯ２膜を介して、半導体基板２内にてフォトダイオード６として構成される受光部の表面に電界が加わる。この受光部の表面に電界が加わることにより、受光部の表面にホール（正孔）が誘起され、受光部と自然酸化膜との間にホールを蓄積するピニング層が形成される。
【０１６３】
これにより、半導体基板２に形成される受光部と、界面準位を下げる膜として機能する自然酸化膜との間の界面において界面準位により発生する暗電流が抑制される。詳細には、受光部と自然酸化膜との界面から発生する電子が抑制され、しかもその界面から発生した電子は、ホールが多数存在するピニング層における流動によって消滅する。このため、受光部と自然酸化膜との界面から発生する電子による暗電流が受光部で検知されることが防止されるので、界面準位に起因する暗電流が抑制される。
【０１６４】
このように、本実施形態の固体撮像素子１Ａにおいて、中間膜５０を負の固定電荷を有する膜として成膜することにより、反射防止の効果に加え、暗電流を抑制する効果を得ることができる。暗電流は、いわゆる白点の原因となるため、暗電流の抑制は、白点を抑制することが可能となる。
【０１６５】
また、本実施形態の固体撮像素子１Ａのように、半導体基板２に形成される凹凸構造３０を被覆する中間膜５０を備え、モスアイ構造が二層化された構成においては、半導体基板２とパシベーション膜１６との間のみならず、中間膜５０とパシベーション膜１６との間の界面での反射防止の効果を得ることができる。
【０１６６】
また、上述したように半導体基板２の表面に自然酸化膜としてＳｉＯ２膜が存在する場合、ＳｉＯ２膜は、半導体基板２の裏面２ｂ側に形成される凹凸形状、つまり析出面２ｘにより形成される凹凸構造３０および溝部４０の形状に倣って形成される。そこで、半導体基板２の表面に自然酸化膜としてＳｉＯ２膜が存在する状態で、ＣＶＤ法等により、半導体基板２の裏面２ｂ側の表面に全体的に中間膜５０を成膜することで、半導体基板２および自然酸化膜の積層構造の形状を、自然酸化膜と中間膜５０との積層構造に転写することができる。
【０１６７】
［シミュレーション結果］
上述した実施形態に係る固体撮像素子について、次のようなシミュレーション結果が得られている。図１４は、第２実施形態の固体撮像素子１Ａによる効果についてのシミュレーション結果を示す。図１４は、凹凸構造３０のピッチ（ｎｍ）および凹凸構造３０の高さ（突起３１の高さ）（ｎｍ）の変化に対する平均反射率（％）の変化のシミュレーション結果を示す。
【０１６８】
図１４（ａ）は、第１実施形態の固体撮像素子１のように凹凸構造３０が単層構造の場合の結果であり、図１５（ａ）に示すように、単結晶シリコンからなる半導体基板２の凹凸構造３０と、空気層５７との間における反射率を測定したものである。図１４（ｂ）は、第２実施形態の固体撮像素子１Ａのように中間膜５０を備え、凹凸構造３０が二層構造の場合の結果であり、図１５（ｂ）に示すように、単結晶シリコンからなる半導体基板２の凹凸構造３０上に中間膜５０として窒化シリコン膜（ＳｉＮ膜）が設けられた構造における空気層５７との間における反射率を測定したものである。なお、空気層５７における屈折率は約１である。図１４（ａ）、（ｂ）に示すシミュレーション結果では、平均反射率（％）に関し、０〜３０％の範囲をｒ１〜ｒ１５までの１５段階に分けて表記している。
【０１６９】
図１４（ａ）、（ｂ）からわかるように、凹凸構造３０が単層構造か二層構造かにかかわらず、凹凸構造３０の高さが高いほど、平均反射率が低くなる傾向にある。一方、凹凸構造３０のピッチについては、図１４（ａ）に示すように、凹凸構造３０が単層構造の場合は、ピッチが広いほど平均反射率も高くなる傾向にある。
【０１７０】
本シミュレーション結果によれば、凹凸構造３０が単層構造から二層構造となることで、反射率が大幅に低減されている。具体的には、図１４（ａ）、（ｂ）に示すように、図１４に示す凹凸構造３０の高さの範囲（５０〜７５０ｎｍ）では、凹凸構造３０が単層構造の場合、ピッチの大きさによっては平均反射率が３０％まで上がっているのに対し（図１４（ａ）参照）、凹凸構造３０が二層構造の場合、ピッチの大きさにかかわらず、平均反射率が１０％以下となっている（図１４（ｂ）参照）。以上のように、シミュレーション結果として、凹凸構造３０について二層構造を採用することで、凹凸構造３０が単層構造の場合に比べて反射防止の効果が大幅に向上するという結果が得られている。
【０１７１】
図１６は、上述した実施形態の固体撮像素子１が備える凹凸構造３０の波長依存性についてのシミュレーション結果を示す。図１６は、凹凸構造３０のピッチ（ｎｍ）と反射率との関係の波長依存性についてのシミュレーション結果を示す。
【０１７２】
本シミュレーションは、入射光として、青色画素５Ｂにおける青分光（波長４５０±５０ｎｍ）、緑色画素５Ｇにおける緑分光（波長５３０±５０ｎｍ）、および赤色画素５Ｒにおける赤分光（波長６２０±５０ｎｍ）を採用し、各波長について、凹凸構造３０の高さが５０〜４５０ｎｍの範囲での５０ｎｍ毎の値となるように凹凸構造３０のピッチ（ｎｍ）を決定し、半導体基板２に凹凸構造３０を形成した場合の反射率の挙動を示す。本シミュレーションでは、凹凸構造３０の高さが５０ｎｍの場合のピッチが７０ｎｍであり、高さが５０ｎｍ増える毎にピッチが７０ｎｍ増加する。図１６に示すグラフにおいて、測定点が菱形の実線のグラフＳ１が、青色画素５Ｂの場合を示し、測定点が四角の一点鎖線のグラフＳ２が、緑色画素５Ｇの場合を示し、測定点が円形状の破線のグラフＳ３が、赤色画素５Ｒの場合を示す。
【０１７３】
図１６において、グラフＳ１で示す青色画素５Ｂの場合、およびグラフＳ２で示す緑色画素５Ｇの場合については、凹凸構造３０のピッチが大きいほど、反射率の低減効果が大きくなる傾向にある。このように凹凸構造３０のピッチが大きいほど反射率の低減効果が大きい場合、凹凸構造３０として、ピッチが比較的大きい構造を採用することが望ましい。
【０１７４】
したがって、青色画素５Ｂや緑色画素５Ｇの場合、例えば、凹凸構造３０のピッチとして、本シミュレーションでは最も大きい６３０ｎｍの値が採用される。一方で、各画素５においては、できるだけ凹凸構造３０の突起３１を敷き詰めることが望ましい。そこで、青色画素５Ｂや緑色画素５Ｇの場合のように凹凸構造３０のピッチが大きいほど反射率の低減効果が大きい場合においては、できるだけピッチが大きい凹凸構造３０を配置し、結果的に凹凸構造３０が設けられた領域と画素間分離構造としての溝部４０との間に平坦部が残るときには、その平坦部にピッチを小さくした凹凸構造３０を形成することで、各画素５において凹凸構造３０を敷き詰めることが望ましい。このような手法を採用することで、画素５の主な部分において高い反射率低減効果を得ることができるとともに、画素５の周縁部分においても凹凸構造３０による反射防止効果を得ることができ、画素５の全体的な反射防止機能を高めることができる。
【０１７５】
また、図１６において、グラフＳ３で示す赤色画素５Ｒの場合については、凹凸構造３０のピッチが２１０ｎｍ以上の範囲で、反射率の低減効果がほぼ一定である。このように凹凸構造３０の値によらずに反射率の低減効果がほぼ一定の場合は、凹凸構造３０のピッチとして、画素５における主たる部分である受光部を含む凹凸領域３２においてより多くの突起３１を形成することができるピッチを採用することが望ましい。この場合、例えば、凹凸構造３０のピッチとして、本シミュレーションでは最も小さい７０ｎｍの値が採用される。
【０１７６】
本シミュレーション結果からわかるように、少なくとも図１６に示すシミュレーション結果における反射率の範囲（０〜０．１）においては、凹凸構造３０のピッチと反射率との関係には、波長依存性がある。つまり、凹凸構造３０のピッチと反射率との関係性は、入射光の色、つまり波長にかかわらず一義的ではなく、入射光の波長によって変化する。
【０１７７】
そして、この凹凸構造３０のピッチと反射率との関係の波長依存性は、半導体基板２上の積層構造における各層の厚さや材質や屈折率等に基づいて変化する。そこで、上述した実施形態の固体撮像素子１のように、画素５の色毎に凹凸構造３０のピッチを変える構成を採用し、半導体基板２上の積層構造の各層の厚さ等に基づいて、各画素５で反射率がなるべく小さくなるように、画素５の各色に応じた最適な突起３１の大きさを決めることで、入射光の波長に依存することのない反射防止効果を得ることができる。
【０１７８】
［電子機器の構成例］
上述した各実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器等のモバイル機器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ１００について、図１７を用いて説明する。
【０１７９】
ビデオカメラ１００は、静止画像または動画の撮影を行うものである。ビデオカメラ１００は、上述した実施形態に係る固体撮像素子１０１と、光学系１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを有する。
【０１８０】
光学系１０２は、例えば一または複数の光学レンズを有する光学レンズ系として構成されるものであり、固体撮像素子１０１の受光部に入射光を導く。光学系１０２は、被写体からの像光（入射光）を固体撮像素子１０１の撮像面上に結像させる。これにより、固体撮像素子１０１内に、一定期間信号電荷が蓄積される。シャッタ装置１０３は、固体撮像素子１０１への光照射期間および遮光期間を制御するための構成である。
【０１８１】
駆動回路１０４は、固体撮像素子１０１およびシャッタ装置１０３を駆動させる。駆動回路１０４は、固体撮像素子１０１を所定のタイミングで駆動するための駆動信号（タイミング信号）を生成し、固体撮像素子１０１に供給する。駆動回路１０４から固体撮像素子１０１に供給される駆動信号により、固体撮像素子１０１の信号電極の転送動作等が制御される。つまり、固体撮像素子１０１は、駆動回路１０４から供給される駆動信号により、信号電荷の転送動作等を行う。
【０１８２】
駆動回路１０４は、固体撮像素子１０１を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子１０１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。駆動回路１０４は、シャッタ装置１０３の動作を制御するための駆動信号の生成・供給も行う。
【０１８３】
信号処理回路１０５は、各種の信号処理を行う機能を有し、固体撮像素子１０１の出力信号を処理する。信号処理回路１０５は、入力された信号を処理することで、映像信号を出力する。信号処理回路１０５から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、モニタに出力されたりする。なお、ビデオカメラ１００は、駆動回路１０４等に電源を供給するバッテリ等の電源部、撮像により生成した映像信号等を記憶する記憶部、装置全体を制御する制御部等を有する。
【０１８４】
なお、本実施形態のビデオカメラ１００は、固体撮像素子１０１と、光学系１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とがモバイル機器向け等としてモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。
【０１８５】
以上のような構成を備える本実施形態の固体撮像素子１０１を有するビデオカメラ１００によれば、固体撮像素子１０１において、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象や混色を抑制することができるので、画質の向上を図ることができる。
【０１８６】
なお、本技術は、以下のような構成を取ることができる。
（１）単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、前記第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第３の工程と、前記第３の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第４の工程と、前記第４の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第５の工程と、を含む、固体撮像素子の製造方法。
【０１８７】
（２）前記第２の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、前記（１）に記載の固体撮像素子の製造方法。
【０１８８】
（３）前記第２の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、
前記第４の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、前記（１）または（２）に記載の固体撮像素子の製造方法。
【０１８９】
（４）前記第５の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第６の工程をさらに含む、前記（１）から（３）のいずれかに記載の固体撮像素子の製造方法。
【０１９０】
（５）単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、固体撮像素子。
【０１９１】
（６）前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、前記（５）に記載の固体撮像素子。
【０１９２】
（７）前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、前記（５）または（６）に記載の固体撮像素子。
【０１９３】
（８）固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、電子機器。
【符号の説明】
【０１９４】
１ 固体撮像素子
１Ａ 固体撮像素子
２ 半導体基板
２ｂ 裏面
２ｘ 析出面
３ 画素領域
５ 画素
６ フォトダイオード（受光部）
１６ パシベーション膜
１８ カラーフィルタ
３０ 凹凸構造
３１ 突起
４０ 溝部
４１ 斜面
５０ 中間膜
５１ 平面（半導体基板の表面）
５２ ハードマスク層（保護膜）
５３ レジストマスク（ドット形状のレジストパターン）
５４ ハードマスク
６３ レジストマスク（直線状のレジストパターン）
６４ ハードマスク
１００ ビデオカメラ（電子機器）
１０２ 光学系
１０４ 駆動回路
１０５ 信号処理回路
【技術分野】
【０００１】
本技術は、固体撮像素子の製造方法、固体撮像素子、および電子機器に関する。
【背景技術】
【０００２】
固体撮像素子は、例えば行列状に配置される複数の画素を備えるとともに、各画素に対応して設けられるカラーフィルタおよびレンズを備える。固体撮像素子を構成する各画素は、光電変換機能を有するフォトダイオード等の受光部を有する。各画素に対応して設けられるカラーフィルタは、例えば赤色、緑色、青色等のいずれかの色の成分の光を透過させる。各画素に対応して設けられるレンズは、各画素の受光部に対応して設けられ、外部からの入射光を、対応する受光部に集光する。
【０００３】
このような固体撮像素子において、受光部による変換効率を高めるためには、固体撮像素子に入射する光が反射することなく受光部にて光電変換機能により電気信号に変換されることが望ましい。このため、固体撮像素子を構成する積層構造の各界面における光の反射成分を可能な限り少なくすることが望まれる。
【０００４】
また、積層構造の界面での光の反射が低減することは、固体撮像素子において生じるフレアやゴーストやブルーミング等といった現象を低減させることにもつながる。フレアやゴーストやブルーミングは、界面での反射光が固体撮像素子の光の入射側に設けられる保護ガラス等の他部材により再度反射し、その反射光がノイズ光として入射することによって生じる。
【０００５】
こうした界面での光の反射に関し、特に、固体撮像素子の半導体基板としてのシリコン基板の表面による界面においては、シリコン基板とシリコン基板の表面に形成される膜との屈折率差が比較的大きくなるため、光が反射することにより発生する光の損失が大きい。光の反射による損失が大きいことは、固体撮像素子における感度の低下につながる。このため、光の反射にともなう感度の低下を抑制する観点からは、半導体基板による界面における光の反射を抑制する低反射構造を設けることが効果的である。
【０００６】
また、近年、固体撮像素子の感度向上や光学高さの低減を目的として、半導体基板に対して配線層が設けられる側と反対側から光の照射を受ける、いわゆる裏面照射型の固体撮像素子が提案されている。裏面照射型の固体撮像素子では、光が照射される側に配線層や回路素子等が存在しないため、半導体基板に形成された受光部の開口率が高くなるとともに、入射光が配線層等により反射されることなく受光部に入射するので、感度の向上が図られる。また、同じく半導体基板に対して光が照射される側に配線層等が存在しないため、光学高さの低減が図られる。
【０００７】
裏面照射型の固体撮像素子によれば、上記のとおり感度の向上が図られるものの、半導体基板に対して光が入射する側に配線層が存在しないこと等から、混色等の原因ともなる斜め光による光学的雑音が懸念される。こうした光学的雑音に対しては、例えば特許文献１に記載されている技術のように、光の照射側となる半導体基板の裏面側における受光部間に、遮光膜等の遮光部を設けることが有効である。特許文献１では、半導体基板の裏面側において隣接する受光部間に形成された遮光部が、半導体基板の裏面側から所望の深さに形成されたトレンチ部と、トレンチ部内に埋め込まれた遮光膜とで構成されていることを特徴とする固体撮像素子が提案されている。
【０００８】
一方、固体撮像素子における入射光の反射防止の方法として、単層もしくは多層の干渉膜を利用した反射防止膜をコーティングすることが知られている。つまり、この方法では、半導体基板の光が入射する側が反射防止膜によってコーティングされ、半導体基板による界面における光の反射が防止される。しかし、反射防止膜をコーティングする方法は、次のような問題を有する。
【０００９】
まず、反射防止膜をコーティングする方法は、入射光について特定の波長域で優れた反射防止特性を有するが、入射光としての可視光の全波長域において優れた反射防止膜を形成することは極めて困難である。また、固体撮像素子に対しては様々な向きの入射光が存在するが、反射防止膜に様々な向きの入射光全てに対して反射防止機能を持たせることも困難である。
【００１０】
さらに、反射防止膜の反射防止能力は、各膜の膜厚に敏感であり、安定した反射防止特性を維持するためには製造上の管理が困難である。具体的には、反射防止膜は、その膜厚によって有効に機能する波長域が変化する。例えば、反射防止膜の膜厚が赤色の光に対して有効に機能するように最適化された場合、赤色以外の青色や緑色の光に対しては十分な反射防止機能が得られない場合がある。このように、反射防止膜をコーティングする方法は、多くの問題を抱えている。
【００１１】
また、反射防止膜を用いた手法としては、例えば特許文献２に記載されたようなものがある。特許文献２には、受光部が形成された半導体基板上に、例えばシリコン酸化膜等の、界面準位を下げる膜を形成し、この膜上に、例えば酸化ハフニウム膜等の、負の固定電荷を有する膜を形成することにより、暗電流の抑制と反射防止の効果を得る手法が開示されている。しかしながら、特許文献２のように半導体基板上に反射防止のための膜を形成する手法は、上述したように、入射光の様々な波長や向きに対応することが困難である。
【００１２】
そこで、固体撮像素子において互いに屈折率が異なる物質間の界面に、微細な突起による反射防止構造、いわゆるモスアイ構造を設けることで、入射光の反射を防止する手法が提案されている（例えば、特許文献３、特許文献４参照。）。モスアイ構造においては、物質間の界面の面方向に２次元的に多数の微細な突起パターンが配列形成される。
【００１３】
モスアイ構造による反射防止の原理は、概略的には次のとおりである。通常、光の反射は急激な屈折率の変化によりもたらされる。そこで、モスアイ構造として多数の微細な突起のパターンを形成することにより、光の入射方向、つまり微細な突起の高さ方向について、異なる物質間の界面における屈折率の分布が滑らかとなり、光の反射が低減される。このようなモスアイ構造による反射防止の効果を得るために、モスアイ構造を構成する微細な突起の形状としては、角錐型ないし円錐型が好適に用いられる。
【００１４】
また、モスアイ構造に関しては、微細突起パターンの面方向の間隔であるピッチが光の波長よりも小さい場合、微細な突起の高さ方向について界面を形成する両物質の空間占有率が徐々に変化し、微細な突起の高さ方向の位置の変化にともなって空間占有率が大きい方の物質が入れ替わることで、有効屈折率も滑らかに変化する。このように有効屈折率が徐々に変化することで、光の反射が抑制される。したがって、モスアイ構造においては、微細な突起による凹凸構造（微細凹凸構造）のピッチを可視光の波長以下とすることが望ましい。
【００１５】
特許文献３に記載の技術においては、半導体基板上に形成されたパッシベーション膜の表面等に微細突起が設けられている。特許文献３では、電子ビーム露光により１００ｎｍ刻みの島状のレジストパターンが形成され、このレジストパターンをマスクとしてドライエッチングである反応性イオンエッチングが行われ、微細突起のパターンが形成される。
【００１６】
しかしながら、特許文献３のように反応性イオンエッチングを用いる方法によれば、微細突起を半導体基板としてのシリコン基板に形成しようとした場合、エッチングで用いられるプラズマ等によって、シリコン基板にダメージが生じることが懸念される。シリコン基板には、受光部としてのフォトダイオードや、トランジスタが設けられることから、プラズマ等によるシリコン基板へのダメージは、白点や暗電流増加の原因となる。
【００１７】
また、特許文献４には、シリコン基板上に、シリコン酸化膜よりなるゲート酸化膜を介してシリコン等により微細凹凸構造を形成する手法が提案されている。しかしながら、特許文献４のように、シリコン基板上にゲート酸化膜等の薄膜を介して微細凹凸構造を形成する手法によれば、薄膜上に形成された微細凹凸構造により入射光の吸収が生じ、感度の低下を招いてしまう場合がある。また、シリコン基板上にゲート酸化膜を介することから、層構造の総厚が増加し、混色が懸念される。
【００１８】
また、モスアイ構造においては、微細凹凸構造の高さが高い方が、その高さ方向の屈折率の変化が緩やかとなるので、反射防止効果は高くなる。しかしながら、微細凹凸構造の高さが高くなるほど、入射光が光電変換される受光部に到達するまでに物質中を透過する距離が長くなるため、微細凹凸構造の高さが高くなることは、感度の観点からは望ましくない。この点、入射光が透過する物質として光の吸収率が０の物質を採用することができれば問題ないが、固体撮像素子を構成する材料で光の吸収率が完全に０の物質の実現は困難である。
【００１９】
このような微細凹凸構造の高さと感度との関係についての問題を解決するため、例えば特許文献５に開示されている技術を用いることが考えられる。特許文献５には、微細凹凸構造について、基材による突起に対して、基材の材料よりも屈折率が小さい材料からなる層を積層する構造が提案されている。しかしながら、特許文献５の技術は、ディスプレイ装置等における反射防止構造としての技術であり、固体撮像素子に適用することは困難である。
【００２０】
一方、太陽電池の技術分野においても、反射率を低減することは単位面積当たりの発生電力を増加することになることから、反射防止構造の導入が必要とされている。特許文献６には、逆ピラミッド型テクスチャーと呼ばれる反射防止構造をシリコン基板の表面に形成する手法が提案されている。具体的には、特許文献６では、反射防止構造を形成するために、シリコン表面の平坦部分を少なくすることのできるフォトマスクパターンと、ウェットエッチングとしてのアルカリ選択エッチングとを用いた手法が開示されている。
【００２１】
しかしながら、固体撮像素子に用いる反射防止構造としては、上述したようなモスアイ構造の原理から、特許文献６に記載されているような逆ピラミッド型テクスチャーのものよりも、順ピラミッド型、すなわちシリコン基板側を下として上に凸のピラミッド型の構造の方が望ましい。また、固体撮像素子のモスアイ構造としては、上記のとおり微細凹凸構造のピッチを可視光の波長以下とすることが望ましいが、このような微細凹凸構造を安定的に形成することは、単に露光機やフォトマスクパターンを高精度化するだけでは困難である。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２０１１−３８６０号公報
【特許文献２】特開２００８−３０６１５４号公報
【特許文献３】特開２００４−４７６８２号公報
【特許文献４】特開２００６−１４７９９１号公報
【特許文献５】特開２００８−２０３４７３号公報
【特許文献６】特開平７−１４２７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
微細凹凸構造の特徴として、入射光の波長による反射率依存が少ないことが知られている。一方で、固体撮像素子の構成としては、多層構造が基本である。このため、例えばシリコン基板の表面に微細凹凸構造を形成したとしても、微細凹凸構造の上層にさらにシリコン基板とは屈折率の異なる膜が形成されることが通常である。
【００２４】
したがって、シリコン基板の表面に微細凹凸構造を形成することで、シリコン基板の表面において入射光に対する反射特性の波長依存が少なくなったとしても、シリコン基板に対して設けられる上層との干渉現象により、固体撮像素子全体としては、反射率が波長依存性を持ってしまう。つまり、シリコン基板に設けられるモスアイ構造単体で見た場合は、反射率の波長依存性が低いが、モスアイ構造が固体撮像素子に適用されることで、シリコン基板の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。
【００２５】
また、モスアイ構造における反射率の波長依存性は、微細凹凸構造の高さ等、モスアイ構造そのものに依存して変化する。つまり、例えば微細凹凸構造の高さが異なると、反射率の波長依存性も異なってくる。このため、シリコン基板に設けるモスアイ構造については、固体撮像素子の画素毎、詳細には光の入射側となる上層側に形成されるカラーフィルタの色毎に好適な微細凹凸構造を作り分けることが望ましい。
【００２６】
この点、微細凹凸構造を画素毎に作り分けることについては、特許文献４に開示されている。しかしながら、特許文献４では、微細凹凸構造の製法について、詳しく述べられていない。ピッチが光の波長よりも短いサブ波長の凹凸構造を同一界面にて作り分けることは、製法上容易ではなく、微細凹凸構造を画素毎に作り分けるための製法は、肝心な技術である。
【００２７】
また、特許文献１では、上述したように半導体基板の裏面側における受光部間に遮光膜等の遮光部を設ける技術が提案されているが、遮光部を設けるための製法において、遮光部を構成するトレンチ部がドライエッチング法を用いて形成されている。このようにドライエッチングを用いた製法によれば、特許文献３の場合と同様に、シリコン基板への結晶欠陥等のダメージが生じ、加工方法自体が白点等のノイズの原因となる懸念がある。
【００２８】
本技術の目的は、入射光の反射防止のための微細凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる固体撮像素子の製造方法を提供することである。
【００２９】
また、本技術の他の目的は、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる固体撮像素子および電子機器を提供することである。
【課題を解決するための手段】
【００３０】
本技術に係る固体撮像素子の製造方法は、単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、前記第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第３の工程と、前記第３の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第４の工程と、前記第４の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第５の工程と、を含むものである。
【００３１】
また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第２の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する。
【００３２】
また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第２の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、前記第４の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する。
【００３３】
また、本技術に係る固体撮像素子の製造方法は、好ましくは、前記第５の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第６の工程をさらに含む。
【００３４】
本技術に係る固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。
【００３５】
また、本技術に係る固体撮像素子においては、好ましくは、前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する。
【００３６】
また、本技術に係る固体撮像素子は、好ましくは、前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える。
【００３７】
本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。
【発明の効果】
【００３８】
本技術によれば、入射光の反射防止のための微細な凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。また、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。
【図面の簡単な説明】
【００３９】
【図１】本技術の一実施形態に係る固体撮像素子の構成を示す断面図。
【図２】本技術の一実施形態に係る固体撮像素子が有する反射防止構造および画素間分離構造を示す平面図。
【図３】図２におけるＡ−Ｂ−Ｃ−Ｄ断面図。
【図４】図２におけるＥ−Ｆ−Ｇ−Ｈ断面図。
【図５】本技術の一実施形態に係る固体撮像素子における反射スペクトルの凹凸構造依存性の一例を示す図。
【図６】本技術の一実施形態に係る固体撮像素子の変形例を示す断面図。
【図７】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図８】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図９】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１０】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１１】本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。
【図１２】本技術の他の実施形態に係る固体撮像素子の構成を示す断面図。
【図１３】本技術の他の実施形態に係る固体撮像素子の製造方法についての説明図。
【図１４】本技術の他の実施形態に係る固体撮像素子の効果についてのシミュレーション結果を示す図。
【図１５】本技術の他の実施形態に係る固体撮像素子の効果についてのシミュレーション結果についての説明図。
【図１６】本技術の一実施形態に係る固体撮像素子が有する反射防止構造の波長依存性についてのシミュレーション結果を示す図。
【図１７】本技術の一実施形態に係る電子機器の構成例を示す図。
【発明を実施するための形態】
【００４０】
本技術は、固体撮像素子において、単結晶からなる半導体基板による界面では屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きいことに着目し、半導体基板の表面に、半導体基板の結晶の面方位に沿うエッチング特性を利用し、画素毎に大きさの異なる微細な突起群からなる凹凸構造を形成するものである。以下、本技術の実施の形態を説明する。
【００４１】
［固体撮像素子の構成］
本技術の第１実施形態に係る固体撮像素子１の構成について、図１を用いて説明する。本実施形態に係る固体撮像素子１は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像素子である。固体撮像素子１は、単結晶シリコンからなる半導体基板２を有する。固体撮像素子１は、半導体基板２の平面視において、画素領域３と、画素領域３の周囲に設けられる周辺回路領域とを有する。
【００４２】
画素領域３は、半導体基板２に設けられる撮像領域であり、所定の配列で設けられる複数の画素５を有する。画素５は、半導体基板２に形成される。本実施形態では、複数の画素５の配列として、複数の画素５が画素領域３において平面的に行列状に配置される、一般的な正方格子配列が採用される。この場合、複数の画素５は、例えば矩形状の画素領域３に沿って、縦方向（垂直方向）・横方向（水平方向）に２次元行列状に配置される。
【００４３】
画素領域３は、各画素５における光電変換により信号電荷の生成、増幅、および読み出しを行う有効画素領域と、黒レベルの基準となる光学的黒を出力する光学的黒レベル領域とを有する。通常、光学的黒レベル領域は、有効画素領域の外周に形成される。
【００４４】
画素５は、光電変換機能を有する受光部としてのフォトダイオード６と、複数のＭＯＳトランジスタ７とを有する。フォトダイオード６は、受光面を有し、その受光面に入射した光の光量（強度）に応じた量の信号電荷を生成する。フォトダイオード６は、半導体基板２の厚さ方向の全域にわたるように形成される。
【００４５】
本実施形態では、フォトダイオード６は、第１導電型としてのｎ型半導体領域８と、半導体基板２の表裏両面に臨むように形成される第２導電型としてのｐ型半導体領域９とを有し、ｐｎ接合型のフォトダイオードとして構成される。フォトダイオード６が有するｐ型半導体領域９は、暗電流抑制のための正孔電荷蓄積領域を兼ねる。画素５は、複数のＭＯＳトランジスタ７として、例えばフォトダイオード６により生成された信号電荷の増幅、転送、選択、およびリセットをそれぞれ受け持つトランジスタを有する。
【００４６】
ＭＯＳトランジスタ７は、図示せぬソース・ドレイン領域と、ゲート電極１０とを有する。ＭＯＳトランジスタ７のソース・ドレイン領域は、半導体基板２の一方の板面側である表面２ａ側に形成されたｐ型半導体ウェル領域１１においてｎ型の領域として形成される。ゲート電極１０は、ＭＯＳトランジスタ７のソース・ドレイン領域の両領域間における半導体基板２の表面２ａ上にゲート絶縁膜を介して形成される。このようにフォトダイオード６およびＭＯＳトランジスタ７からなる各画素５は、素子分離領域１２により分離される。素子分離領域１２は、ｐ型半導体領域として形成され、接地される。
【００４７】
以上のように、本実施形態の固体撮像素子１においては、半導体基板２は、単結晶シリコンからなり、光電変換機能を有する受光部としてのフォトダイオード６を含む画素５が複数配列される画素領域３を有する。なお、半導体基板２の材料としては、単結晶シリコンに限定されず、固体撮像素子を構成する半導体基板の材料として適用可能な単結晶の半導体材料であればよい。
【００４８】
また、固体撮像素子１において、上記のとおり画素領域３の周囲に設けられる周辺回路領域には、固体撮像素子１を動作させるための種々の回路が配置される。周辺回路領域に配置される回路には、垂直方向および水平方向の各方向で画素を選択するための垂直走査回路および水平走査回路、各画素５からの出力信号の処理を行う信号処理回路、信号処理回路から順次供給される信号に対して所定の信号処理を行って出力する出力回路、これらの回路の動作の基準となるクロック信号や制御信号を生成し、各回路を制御する制御回路等含まれる。
【００４９】
本実施形態の固体撮像素子１は、いわゆる裏面照射型のＣＭＯＳ固体撮像素子である。このため、半導体基板２の表面２ａ上には、積層配線層１３が設けられる。積層配線層１３は、層間絶縁膜１４を介して積層される複数の配線１５を有する。層間絶縁膜１４は、例えば、二酸化ケイ素（ＳｉＯ２）により形成されるシリコン酸化膜により構成される。複数の配線１５は、例えば異なる金属により形成され、層間に形成されるプラグ等を介して互いに接続される。なお、本実施形態において半導体基板２の一方の板面側に設けられる配線層は、複数の配線を有する積層配線層１３であるが、これに限定されず、単層構造の配線層であってもよい。
【００５０】
一方、半導体基板２の他方の板面である裏面２ｂ上には、反射防止膜２０が設けられている。反射防止膜２０は、シリコン窒化膜（ＳｉＮ膜）等の無機膜として形成される。反射防止膜２０上には、保護用のパシベーション膜１６が設けられている。パシベーション膜１６は、平坦化された膜であり、光透過性を有する。パシベーション膜１６は、例えばシリコン酸化膜（ＳｉＯ２膜）等の無機膜として形成される。なお、半導体基板２とパシベーション膜１６との間には、反射防止膜として機能する絶縁膜等が適宜設けられる。
【００５１】
パシベーション膜１６上には、カラーフィルタ層１７が設けられる。カラーフィルタ層１７は、画素領域３に配列される各画素５に対応して設けられるカラーフィルタ１８に区分される。つまり、カラーフィルタ層１７は、各画素５を構成するフォトダイオード６毎に複数のカラーフィルタ１８に区分される。本実施形態の固体撮像素子１では、各カラーフィルタ１８は、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。各色のカラーフィルタ１８は、いわゆるオンチップカラーフィルタであり、複数の画素５の配列に従って形成される。このように、本実施形態の固体撮像素子１は、半導体基板２のフォトダイオード６により受光される光が入射する側、つまり表面側にて画素５毎に設けられるカラーフィルタ１８を備える。
【００５２】
カラーフィルタ層１７上には、複数のマイクロレンズ１９が設けられる。マイクロレンズ１９は、いわゆるオンチップマイクロレンズであり、画素５を構成するフォトダイオード６に対応して、画素５毎に形成される。したがって、複数のマイクロレンズ１９は、画素５と同様に例えば平面的に行列状に配置される。マイクロレンズ１９は、外部からの入射光を、対応する画素５のフォトダイオード６に集光する。マイクロレンズ１９は、例えば、ＳｉＮ（窒化シリコン）等の無機材料により構成される。
【００５３】
以上のように、本実施形態の固体撮像素子１は、半導体基板２に対して、積層配線層１３が設けられる表面２ａ側と反対側である裏面２ｂ側に、カラーフィルタ層１７およびマイクロレンズ１９が設けられる裏面照射型の構造を有する。つまり、固体撮像素子１においては、積層配線層１３とカラーフィルタ層１７とは、半導体基板２に対して互いに異なる板面側に設けられており、半導体基板２に対して光が入射する裏面２ｂ側と反対側の表面２ａ側に、積層配線層１３が設けられる。
【００５４】
裏面照射型の固体撮像素子１においては、マイクロレンズ１９側から入射する光は、カラーフィルタ層１７を透過した後、積層配線層１３を通過することなく、画素５のフォトダイオード６により受光される。このため、固体撮像素子１においては、マイクロレンズ１９側から入射する光は、積層配線層１３によって遮られることなく、画素５のフォトダイオード６により受光されることから、いわゆる表面照射型の構造に対して、フォトダイオード６の実質的な受光面積の確保が容易であり、比較的高い感度が得られる。また、積層配線層１３が半導体基板２に対して光が入射する側（裏面２ｂ側）と反対側である表面２ａ側に設けられることから、積層配線層１３を構成する配線１５のレイアウトについて高い自由度を得ることができる。
【００５５】
なお、本実施形態の固体撮像素子１は、裏面照射型であるが、半導体基板２に対して光が入射する表面２ａ側に積層配線層１３が設けられる表面照射型であってもよい。表面照射型の構造の場合、半導体基板２に対して、半導体基板２の一側に設けられる積層配線層１３を介して、積層配線層１３と同じ側に、カラーフィルタ層１７およびマイクロレンズ１９が形成される。
【００５６】
［反射防止構造］
以上のような構成を備える本実施形態の固体撮像素子１は、入射光の反射を防止するための反射防止構造として、半導体基板２における光が入射する側の表面（板面）に、微細な突起による反射防止構造、いわゆるモスアイ構造を有する。固体撮像素子１においては、単結晶シリコンからなる半導体基板２による界面では、他の積層構造における界面よりも屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きい。そこで、本実施形態の固体撮像素子１においては、半導体基板２の光が入射する側の表面に、微細な突起群からなる反射防止構造が設けられている。
【００５７】
図１および図２に示すように、本実施形態の固体撮像素子１においては、半導体基板２は、光が入射する側の表面である裏面２ｂに、画素５毎に所定のピッチで配列される微細な角錐状の突起３１による凹凸構造３０を有する。図２に示すように、本実施形態では、凹凸構造３０を構成する突起３１は、四角錐形状を有する。つまり、凹凸構造３０を構成する突起３１は、順ピラミッド型、つまり光が入射する側（図１において上側）に凸のピラミッド型の形状を有する。
【００５８】
図２は、半導体基板２の裏面２ｂの一部を表す半導体基板２の一部拡大平面図である。凹凸構造３０は、半導体基板２の裏面２ｂに設けられることから、図２は、凹凸構造３０の平面視を表す。図２には、行列状に配置される複数の画素５の配列における２行２列の４個の画素５の境界部分が示されている。
【００５９】
図２に示すように、四角錐形状の突起３１は、平面視形状（四角錐形状における底面の形状に相当する形状）が正方形ないし矩形状となり、その平面視形状が行列状に配置される複数の画素５の配列に沿うように配列された状態で設けられる。つまり、凹凸構造３０を構成する突起３１は、その平面視形状の外形をなす辺が、２次元行列状に配置される複数の画素５の配列における縦方向（垂直方向）・横方向（水平方向）に沿うように設けられる。
【００６０】
突起３１群により構成される凹凸構造３０は、画素領域３に配列される画素５毎に設けられる。図２に示すように、凹凸構造３０を構成する複数の突起３１は、画素領域３に配列される各画素５において矩形状に区画される凹凸領域３２に設けられる。各画素５における凹凸領域３２は、平面視で対応する画素５のフォトダイオード６が存在する範囲を含む領域である。突起３１群は、各画素５の凹凸領域３２において、縦方向および横方向に隣接した状態で隙間なく画素５の配列に沿って行列状に配置される。
【００６１】
このように画素５毎に設けられる凹凸構造３０を構成する突起３１は、画素５毎に大きさが異なる。具体的には、凹凸構造３０を構成する突起３１の大きさは、上述したように画素５毎に設けられるカラーフィルタ１８の色毎、つまり入射光の波長毎に異なる。本実施形態の固体撮像素子１では、各画素５のフォトダイオード６上に装着されるカラーフィルタ１８の色の配列として、いわゆるベイヤ（Ｂａｙｅｒ）配列が採用されている。ベイヤ配列では、緑（Ｇ）のフィルタが市松状に配置され、２行２列の４つの画素を構成単位として、緑（Ｇ）のフィルタが配置される対角とは異なる対角に、赤（Ｒ）のフィルタと青（Ｂ）のフィルタが配置される。なお、図１では、便宜上、カラーフィルタ１８の色として緑（Ｇ）、赤（Ｒ）、青（Ｂ）が並ぶ断面図を示している。
【００６２】
図２に示す２行２列の４つの画素５のうち、右上の画素５が、赤色のカラーフィルタ１８（１８Ｒ）を有する赤（Ｒ）の画素５（以下「赤色画素５Ｒ」とする。）であり、左上および右下の画素５が、緑色のカラーフィルタ１８（１８Ｇ）を有する緑（Ｇ）の画素５（以下「緑色画素５Ｇ」とする。）であり、左下の画素５が、青色のカラーフィルタ１８（１８Ｂ）を有する青（Ｂ）の画素５（以下「青色画素５Ｂ」とする。）である。
【００６３】
そして、本実施形態では、凹凸構造３０を構成する突起３１の大きさは、大きい方から順に赤色画素５Ｒ、緑色画素５Ｇ、青色画素５Ｂとなっている。つまり、カラーフィルタ１８の色毎に異なる突起３１の大きさについては、赤色画素５Ｒの凹凸領域３２に設けられる突起３１（以下「赤色用突起３１Ｒ」とする。）が一番大きく、次に緑色画素５Ｇの凹凸領域３２に設けられる突起３１（以下「緑色用突起３１Ｇ」とする。）が大きく、青色画素５Ｂの凹凸領域３２に設けられる突起３１（以下「青色用突起３１Ｂ」とする。）が一番小さい。なお、突起３１の形状については、カラーフィルタ１８の色にかかわらず、赤色用突起３１Ｒ、緑色用突起３１Ｇ、および青色用突起３１Ｂで相似である。
【００６４】
各画素５の凹凸領域３２に配列される突起３１は、上記のとおり縦方向および横方向に隙間なく配置されることから、突起３１の大きさは、各凹凸領域３２における突起３１群の配列のピッチに対応する。つまり、突起３１の大きさの大小関係は、凹凸領域３２における突起３１の配列のピッチの大小関係に対応し、ピッチが大きい方が、大きさも大きく、ピッチが小さい方が、大きさも小さい。
【００６５】
そして、突起３１の大きさには、突起３１の高さと、突起３１の平面視形状の大きさ（面積）とが含まれる。ここで、突起３１の高さは、突起３１の四角錐形状における突出方向の寸法（例えば図３、符号ｈＲ等参照）であり、突起３１の平面視形状の大きさは、上記のとおり四角錐形状において正方形ないし矩形状となる平面視形状の大きさ（面積）に相当する。
【００６６】
図３および図４に示すように、本実施形態の固体撮像素子１においては、上述したような赤色用突起３１Ｒ、緑色用突起３１Ｇ、および青色用突起３１Ｂのカラーフィルタ１８の色による大小関係により、各色の突起３１の配列におけるピッチについては、ｐＲ＞ｐＧ＞ｐＢの大小関係が成立する。ここで、ｐＲは赤色用突起３１Ｒのピッチであり、ｐＧは緑色用突起３１Ｇのピッチであり、ｐＢは青色用突起３１Ｂのピッチである。また、突起３１群の配列におけるピッチとは、周期的に形成される突起３１群における１周期に対応する寸法であり、例えば互いに隣り合う突起３１間における頂点間の寸法である。なお、本実施形態では、画素５毎に設けられる各凹凸構造３０の突起３１群における縦方向および横方向についてのピッチは等しいとする。
【００６７】
また、図３および図４に示すように、各色の画素５に対応する突起３１の高さについては、赤色用突起３１Ｒ、緑色用突起３１Ｇ、および青色用突起３１Ｂの高さをそれぞれｈＲ、ｈＧ、およびｈＢとすると、ｈＲ＞ｈＧ＞ｈＢの大小関係が成立する。同様に、各色の画素５に対応する突起３１の平面視形状の大きさ（面積）についても、大きい方から順に赤色用突起３１Ｒ、緑色用突起３１Ｇ、青色用突起３１Ｂとなる。
【００６８】
このような本実施形態の固体撮像素子１における突起３１の大小関係は、各カラーフィルタ１８の色の光の波長に対応している。つまり、各カラーフィルタ１８の色の光の波長については、赤色、緑色、青色の順に短くなり、波長が短い青色ほど、突起３１の大きさも小さい。ただし、各色に対応する突起３１の大きさと、各色の光の波長との関係は、本実施形態に限定されない。例えば、光の波長が長いほど、突起３１の大きさが小さい構成であってもよい。また、各色に対応する突起３１の大きさと、各色の光の波長とは、例えば本実施形態のように一義的な関係を有する場合に限定されない。
【００６９】
以上のような反射防止構造を有する本実施形態の固体撮像素子１によれば、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。このような効果が得られることについて、具体的に説明する。
【００７０】
上述したように、半導体基板２に微細凹凸構造としての凹凸構造３０を形成することで、半導体基板２の表面における入射光に対する反射特性の波長依存性が少なくなる反面、固体撮像素子１全体としては、半導体基板２の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。そして、この半導体基板２に凹凸構造３０を形成することによる反射率の波長依存性は、凹凸構造３０の高さ（突起３１の高さ、以下同じ。）等、凹凸構造３０の構造そのものに依存して変化する。
【００７１】
このような凹凸構造３０の構造による反射率の波長依存性の変化、つまり反射スペクトルの凹凸構造３０依存性についてのシミュレーション結果の一例を、図５に示す。図５に示すグラフにおいて、グラフＧ１は、凹凸構造３０の高さが１００ｎｍの場合の反射スペクトルを示し、グラフＧ２は、凹凸構造３０の高さが３００ｎｍの場合の反射スペクトルを示し、グラフＧ３は、凹凸構造３０の高さが５００ｎｍの場合の反射スペクトルを示す。また、グラフＧ４は、半導体基板２の表面に凹凸構造３０の代わりに単層の反射防止膜としてシリコン窒化膜（ＳｉＮ膜）を５８ｎｍの膜厚で形成した場合の反射スペクトルを示し、グラフＧ５は、単結晶シリコンからなる半導体基板２そのものの（凹凸構造３０も反射防止膜も存在しない）表面による反射スペクトルを示す。
【００７２】
図５のグラフＧ１、Ｇ２、Ｇ３からわかるように、反射率の値は、波長の変化にともなって周期的に変化している。つまり、グラフＧ１、Ｇ２、Ｇ３から、半導体基板２が凹凸構造３０を有する構成において反射率に波長依存性が生じることがわかる。この点、グラフＧ４で示す単層の反射防止膜の場合も同様に、反射率に波長依存性がある。一方、グラフＧ５で示す単結晶シリコンの半導体基板２の表面の場合は、反射率に波長依存性があるものの、スペクトルの形状は全体的になだらかである。
【００７３】
このように、シミュレーション結果からも、入射光の反射率というものが、波長依存性を有し、その波長依存性も、凹凸構造３０の高さ等の凹凸構造３０そのものの構造に依存することがわかる。そこで、本実施形態の固体撮像素子１のように、画素５の色毎に凹凸構造３０を作り分けることによって、反射率を低減させる観点から各画素５の色で最適な反射防止機能を得ることができる。
【００７４】
画素５毎に作り分けられる凹凸構造３０について、画素５の各色に応じた最適な突起３１の大きさは、固体撮像素子１において反射率に波長依存性を生じさせる原因となる半導体基板２上の積層構造における各層の厚さや材質や屈折率等に基づいて決まる。つまり、本実施形態の固体撮像素子１においては、半導体基板２上の積層構造の各層の厚さ等に基づいて、各画素５で反射率がなるべく小さくなるように、画素５の各色に応じた最適な突起３１の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を得ることができる。これにより、固体撮像素子１において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。
【００７５】
また、半導体基板２の表面に形成される凹凸構造３０は、固体撮像素子１の製造工程において、半導体基板２の位置合わせのためのアライメントマークとしても使用することができる。これにより、半導体基板２にアライメントマークが必要な場合に、アライメントマークを形成する工程を省略することができる。
【００７６】
［画素間分離構造］
次に、本実施形態の固体撮像素子１が有する画素間分離構造について説明する。本実施形態の固体撮像素子１は、半導体基板２の光が入射する側の表面（裏面２ｂ）に、画素間分離構造として機能する形状部分を有する。
【００７７】
具体的には、図１から図４に示すように、本実施形態の固体撮像素子１においては、半導体基板２は、互いに隣り合う画素５間に、凹凸構造３０の突起３１を形成する面と平行な面からなる直線状の溝部４０を有する。この半導体基板２において画素５間に設けられる溝部４０が、画素間分離構造として機能する。
【００７８】
溝部４０は、半導体基板２の裏面２ｂ部分において、行列状に配置される画素５間の境界に沿って格子状に設けられる。溝部４０は、画素５間の境界に沿う格子状の形状において、縦方向の溝部４０と横方向の溝部４０との交点部分以外の主な部分は、断面視でＶ字状となるＶ字溝として形成される（図３、図４参照）。溝部４０は、半導体基板２の板面に沿う方向に対して傾斜する一対の斜面４１により形成され、縦方向および横方向の各方向については断面形状を共通にする。
【００７９】
溝部４０を形成する斜面４１は、凹凸構造３０の突起３１を形成する面に対して平行な面として形成される。具体的には、図３を用いて説明すると、溝部４０を形成する一対の斜面４１のうち一方の（図３において左側の）斜面４１ａは、凹凸構造３０を構成する突起３１において四角錐形状を形成する右側の三角形状の斜面３１ａと平行な面として形成される。同様にして、溝部４０を形成する斜面のうち他方の（図３において右側の）斜面４１ｂは、凹凸構造３０を構成する突起３１において四角錐形状を形成する右側の三角形状の斜面３１ｂと平行な面として形成される。これら溝部４０を形成する斜面４１（４１ａ、４１ｂ）、および突起３１を形成する斜面３１ａ、３１ｂは、単結晶シリコンからなる半導体基板２の面方位に従って得られる面である。
【００８０】
また、溝部４０の幅の寸法（図２、符号ｗ１参照）は、基本的にはどの色の画素５における凹凸構造３０を構成する突起３１群の配列におけるピッチよりも大きい。ただし、溝部４０の幅の寸法と凹凸構造３０の突起３１群の配列におけるピッチとの大小関係は、本実施形態に限定されるものではない。また、本実施形態では、縦方向（垂直方向）および横方向（水平方向）の各方向に配される溝部４０の幅の寸法は互いに等しいとする。
【００８１】
以上のような画素間分離構造を有する本実施形態の固体撮像素子１によれば、画素５間の境界に沿って設けられる溝部４０が、互いに隣り合う画素５間における掘り込み部分となり、ある画素５についてその画素５に隣接する画素５からの斜め光の入射を阻止することができ、混色を抑制することができる。
【００８２】
ここで、混色とは、互いに異なる色の画素５が隣接する画素５間の境界部分において、一方の色の画素５に対応するカラーフィルタ１８に入射した光の一部が、斜め光として他方の色の画素５のフォトダイオード６に入射する現象である。混色は、固体撮像素子１における感度や画質のムラを生じさせる原因ともなる。こうした混色による問題は、固体撮像素子１における微細化や画素数の増大等にともなって顕著となる。
【００８３】
そこで、本実施形態の固体撮像素子１によれば、画素５間に設けられる溝部４０により、隣接する画素５からの斜め光を阻止することができ、混色を抑制することができる。このように混色を抑制する観点からは、溝部４０の深さ、つまり互いに隣接する画素５間の半導体基板２の掘り込みの深さは深い方が好ましい。すなわち、溝部４０の深さが深いほど、高い混色防止効果が得られる。一方、溝部４０の深さが深くなると、半導体基板２の面方位の関係から、光電変換を行うシリコン層、つまりフォトダイオード６としての層部分の領域を確保することが困難となる。このため、溝部４０の深さ、つまり隣接画素間の半導体基板２の掘り込み量は、固体撮像素子１において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。
【００８４】
（変形例）
本実施形態の固体撮像素子１の変形例を、図６に示す。図６に示すように、本変形例では、半導体基板２上に設けられる反射防止膜２０およびパシベーション膜１６が省略され、半導体基板２上に直接的にカラーフィルタ層１７が設けられている。つまり、本変形例では、半導体基板２の裏面２ｂ側に設けられる凹凸構造３０および溝部４０を被覆するように、複数のカラーフィルタ１８に区分されるカラーフィルタ層１７が設けられている。
【００８５】
このように、半導体基板２の裏面２ｂ側に設けられる反射防止構造としての凹凸構造３０および画素間分離構造としての溝部４０は、半導体基板２の裏面２ｂ側に直接的にカラーフィルタ層１７が設けられる構成においても適用することができる。本変形例の構成は、反射防止膜２０およびパシベーション膜１６が省略される分、固体撮像素子１の層構造がシンプルとなり、固体撮像素子１の低背化を図るうえで好ましい。
【００８６】
［固体撮像素子の製造方法］
本実施形態の固体撮像素子１の製造方法（以下「製法」という。）について、図７から図１１を用いて説明する。なお、以下に説明する固体撮像素子１の製造方法では、反射防止構造としての凹凸構造３０と、画素間分離構造としての溝部４０を形成する工程を主に説明する。
【００８７】
本実施形態の製法を行うに際しては、図７（ａ）に示すように、単結晶シリコンからなる半導体基板２を準備する工程が行われる。半導体基板２としては、単結晶シリコンの（１００）面を主面（板面）とするものが準備される。つまり、半導体基板２として、例えば表面に欠陥を発生させないため等の理由から、（１００）面に平行に切り出されたものが用いられる。したがって、本実施形態の半導体基板２において、凹凸構造３０が形成されたり反射防止膜２０が設けられたりする裏面２ｂとなる平面５１が、（１００）面に相当する。
【００８８】
（反射防止構造について）
このような半導体基板２が用いられる本実施形態の製法において、まず、反射防止構造としての凹凸構造３０の形成について説明する。本実施形態の製法では、まず、図７（ｂ）に示すように、半導体基板２の平面５１上に、ハードマスク層５２が形成される。ハードマスク層５２は、後の工程で選択的に除去されることで、後に行われる半導体基板２に対するウェットエッチング加工の工程においてハードマスクとして機能する。このため、ハードマスク層５２は、半導体基板２に対してエッチング選択比を有する材料により成膜される。
【００８９】
本実施形態の場合、ハードマスク層５２は、半導体基板２を構成する単結晶シリコンに対してエッチング選択比を有する材料により成膜される。ハードマスク層５２の材料としては、例えばアルカリ溶液によりエッチングされにくい材料が用いられる。
【００９０】
ハードマスク層５２は、例えばシリコン酸化膜（ＳｉＯ２膜）として成膜される。具体的には、ハードマスク層５２は、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたＣＶＤ法により形成されたり、バイアス高密度プラズマＣＶＤ法によりＳｉＯ２系のＣＶＤ膜として形成されたりする。
【００９１】
このように、本実施形態の製法は、半導体基板２上にハードマスク層５２を形成する工程を含む。この工程が、単結晶シリコンからなる半導体基板２の表面である平面５１に、半導体基板２に対してエッチング選択比を有する保護膜を形成する第１の工程に相当する。つまり、本実施形態の製法では、ハードマスク層５２が、半導体基板２に対してエッチング選択比を有する保護膜に相当する。
【００９２】
次に、図７（ｃ）に示すように、ハードマスク層５２上に、ドット形状のレジストマスク５３を形成するレジストパターニングが行われる。レジストマスク５３の材料としては、公知のレジスト材料を用いることができる。ドット形状のレジストマスク５３は、微視的には例えば矩形状や円形状の形状を有する。ドット形状のレジストマスク５３は、例えばフォトリソグラフィにより形成される。
【００９３】
ドット形状のレジストマスク５３は、所定のピッチｐａで配置される。具体的には、図２および図９に示すように、ドット形状のレジストマスク５３は、平面視でフォトダイオード６を含む領域である各画素５の凹凸領域３２において、凹凸構造３０を構成する各突起３１の四角錐形状の頂点となる位置に対応する位置に形成される。つまり、ドット形状のレジストマスク５３は、図９に示すような半導体基板２の平面視において、凹凸領域３２に設けられる各突起３１の中心位置に対応する位置に形成される。したがって、ドット形状のレジストマスク５３は、各画素５の凹凸領域３２において、縦方向および横方向について所定のピッチｐａで配置され、平面的に格子点状に配置される。
【００９４】
また、図７（ｃ）に示すように、ドット形状のレジストマスク５３の大きさｑａは、最終的な凹凸構造３０の各突起３１の四角錐形状に影響する。レジストマスク５３の大きさｑａが小さいほど、突起３１の四角錐形状における頂部が尖った形状となる。そして、突起３１の頂部が尖るほど、反射防止構造としての凹凸構造３０による反射防止効果は高くなる。このため、ドット形状のレジストマスク５３の大きさｑａは、できるだけ小さい方が好ましい。具体的には、ドット形状のレジストマスク５３の大きさｑａは、好ましくは１〜１００ｎｍの範囲で設定される。なお、ドット形状のレジストマスク５３の大きさｑａは、レジストマスク５３の形状が矩形状の場合は縦方向または横方向の寸法に相当し、円形状の場合は外径の寸法に相当する。
【００９５】
このように、本実施形態の製法は、ハードマスク層５２上にドット形状のレジストマスク５３を所定のピッチｐａで形成する工程を含む。この工程が、ハードマスク層５２上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程に相当する。
【００９６】
また、本実施形態の固体撮像素子１の場合、この第２の工程は、ドット形状のレジストパターンを、半導体基板２上の画素領域３に配列される画素５毎に所定のピッチで配置する。
【００９７】
ドット形状のレジストマスク５３の配置は、上記のとおり凹凸構造３０を構成する各突起３１の頂点の位置に対応するので、ドット形状のレジストマスク５３の配列におけるピッチｐａは、最終的に各画素５の凹凸領域３２において形成される凹凸構造３０の突起３１群の配列におけるピッチ（ｐ１）となる。言い換えると、各画素５の凹凸領域３２において形成される凹凸構造３０について、最終的に形成される突起３１群の配列のピッチと同じ大きさとなるように、各画素５の凹凸領域３２に形成されるドット形状のレジストマスク５３の配列のピッチｐａが決定される。つまり、このドット形状のレジストマスク５３を形成する工程において、レジストマスク５３の配列のピッチｐａを画素５毎に変化させることで、突起３１群の配列のピッチの面から、凹凸構造３０の作り分けが行われる。
【００９８】
したがって、本実施形態の場合、突起３１群の配列のピッチに関し、図９に示すように、赤色画素５Ｒの凹凸領域３２に形成されるドット形状のレジストマスク５３のピッチｐａは、赤色用突起３１ＲのピッチｐＲと同じ大きさである。同様にして、緑色画素５Ｇの凹凸領域３２に形成されるドット形状のレジストマスク５３のピッチｐａは、緑色用突起３１ＧのピッチｐＧと同じ大きさであり、青色画素５Ｂの凹凸領域３２に形成されるドット形状のレジストマスク５３のピッチｐａは、青色用突起３１ＢのピッチｐＢと同じ大きさである。
【００９９】
このように、ハードマスク層５２上にドット形状のレジストマスク５３形成する工程においては、レジストマスク５３を画素５毎に所定のピッチｐａで形成することが好ましい。これにより、本実施形態の固体撮像素子１のように、画素５毎に凹凸構造３０の突起３１群のピッチが異なる構成に対応することができる。
【０１００】
続いて、図７（ｄ）に示すように、ドット形状のレジストマスク５３のパターンが、ウェットエッチングにより、ハードマスク層５２に転写される。つまり、ハードマスク層５２上に形成されたドット形状のレジストマスク５３をマスクとして、ハードマスク層５２に対してウェットエッチングが行われることで、ハードマスク層５２のレジストマスク５３に対応する部分以外の部分が選択的に除去され、ドット形状のハードマスク５４が形成される。
【０１０１】
このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されるハードマスク層５２をエッチングできることが挙げられる。また、このウェットエッチングの工程において使用される薬液としては、レジストマスク５３が耐性を有する薬液であって、ハードマスク層５２よりもレジストマスク５３の方がエッチングされにくくなるように、レジストマスク５３について、ハードマスク層５２とのエッチング選択比（例えば、１０以上）がとれるものが用いられる。具体的には、このハードマスク層５２のウェットエッチングの工程において使用される薬液種としては、ＤＨＦ（Ｄｉｌｕｔｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）や、ＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることができる。
【０１０２】
このようなドット形状のレジストマスク５３をマスクとするウェットエッチングによってハードマスク層５２が選択的に除去されることで、ドット形状のレジストマスク５３のパターンがハードマスク層５２に転写され、ハードマスク層５２の残存部分としてのハードマスク５４が形成される。つまり、ハードマスク５４は、レジストマスク５３と同様に、画素５毎に所定のピッチｐａで配置されるドット形状のマスクパターンとなる。
【０１０３】
このように、本実施形態の製法は、ドット形状のレジストマスク５３のパターンをウェットエッチングによりハードマスク層５２に転写してドット形状のハードマスク５４を形成する工程を含む。この工程が、第２の工程により形成されたレジストパターンであるドット形状のレジストマスク５３をマスクとするウェットエッチングにより、ハードマスク層５２を選択的に除去する第３の工程に相当する。
【０１０４】
次に、図８（ａ）、（ｂ）に示すように、ドット形状のハードマスク５４をマスクとするウェットエッチングにより、半導体基板２を加工することで、凹凸構造３０を形成する。つまり、半導体基板２の平面５１において、ハードマスク５４により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板２の裏面２ｂ部分をエッチング加工し、複数の突起３１からなる凹凸構造３０を形成する。
【０１０５】
このウェットエッチングの工程において使用される薬液としては、アルカリ溶液が用いられる。具体的には、このウェットエッチングの工程において使用されるアルカリ溶液としては、ＮＨ４ＯＨ（水酸化アンモニウム）、ＫＯＨ（水酸化カリウム）、水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａｍｅｔｈｙｌ Ａｍｍｏｎｕｉｍ Ｈｙｄｒｏｘｉｄｅ）、ＮａＯＨ（水酸化ナトリウム）等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることで、ハードマスク５４の半導体基板２に対するエッチング選択比を得ることができる。
【０１０６】
このアルカリ溶液による半導体基板２のエッチング加工においては、半導体基板２を構成する単結晶シリコンの面方位依存性を利用することにより、ドット形状のハードマスク５４のパターンの開口幅（ピッチｐａ）の大きさで制御されるセルフストップのエッチングが実現できる。上記のとおり単結晶シリコンの（１００）面を主面とする半導体基板２は、単結晶シリコンの面方位の関係から、アルカリ溶液によってエッチングされにくい結晶面を有する。このため、半導体基板２がアルカリ溶液によって（１００）面からエッチングされることにより、面方位の関係からエッチングされにくい結晶面が析出していき、半導体基板２においてアルカリ溶液を受ける面がそのエッチングされにくい結晶面だけになった時点で、エッチングが自動的に停止される。
【０１０７】
具体的には、図８（ａ）に示すように、単結晶シリコンからなる半導体基板２において（１００）面となる平面５１から、ドット形状のハードマスク５４をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板２の面方位の関係からエッチングされにくい結晶面としての析出面２ｘが析出しながら、半導体基板２のエッチングが進行する。このため、図８（ａ）に示すように、アルカリ溶液による半導体基板２のエッチングの過程においては、析出面２ｘと、エッチングの進行面となる、（１００）面（平面５１）と平行なエッチング面５５とが存在する。つまり、アルカリ溶液による半導体基板２のエッチングは、エッチング面５５が半導体基板２の（１００）面に対して垂直方向（図８において下方向）に移動し、析出面２ｘが析出しながら進行する。
【０１０８】
ここで、半導体基板２においてエッチングされにくい結晶面としての析出面２ｘは、平面５１を規定する（１００）面に対して、（１１１）面として規定される斜面である。析出面２ｘとしての（１１１）面は、半導体基板２の面方位の関係からアルカリ溶液にエッチングされにくい。つまり、上述のようなアルカリ溶液は、析出面２ｘとしての（１１１）面へのエッチング量が極めて少ない溶液である。また、半導体基板２に対してエッチング選択比を有するハードマスク５４も、アルカリ溶液によりエッチングされにくい。このため、アルカリ溶液による半導体基板２のエッチングにおいては、ハードマスク５４の位置を頂点として、縦方向または横方向に互いに隣り合うハードマスク５４間にて縦方向または横方向に対面する析出面２ｘ間にエッチング面５５が形成されて（１００）面に平行にエッチングが進行し、同時に、エッチングされにくい（１１１）面である析出面２ｘが析出する。
【０１０９】
そして、図８（ｂ）に示すように、互いに隣り合うハードマスク５４間において析出した析出面２ｘ同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板２のエッチングの進行にともなって、図８（ａ）に示すような互いに隣り合う析出面２ｘ間に存在するエッチング面５５が徐々に小さくなり、最終的にエッチング面５５がなくなって互いに対面する析出面２ｘ同士が半導体基板２の板厚方向の奥側（図８において下側）で交わり、析出面２ｘのみによって半導体基板２の裏面２ｂが形成された状態となる。
【０１１０】
このような状態となることで、図８（ｂ）および図２に示すように、半導体基板２の裏面２ｂ側に、析出面２ｘによる凹凸形状、つまり四角錐形状の突起３１群が形成され、凹凸構造３０が形成される。このように、半導体基板２に対して（１００）面側からドット形状のハードマスク５４をマスクとするアルカリ溶液によるウェットエッチングが行われることで、半導体基板２の面方位依存性により、（１１１）面である析出面２ｘによって形成される多数の四角錐形状（ピラミッド形状）が突起３１として浮き彫りのように析出し、凹凸構造３０が形成される。つまり、本実施形態の製法においては、（１００）面に平行に切り出された単結晶シリコンからなる半導体基板２に対して、（１１１）面の面方位に沿った加工を行うことにより、四角錐形状の突起３１群からなる凹凸構造３０が形成される。
【０１１１】
このように、本実施形態の製法は、半導体基板２の面方位依存性を利用したウェットエッチングにより突起３１を析出させて凹凸構造３０を形成する工程を含む。この工程が、第３の工程により選択的に除去された後に残存するハードマスク５４をマスクとするウェットエッチングにより、半導体基板２をエッチング加工することで、半導体基板２の表面に所定のピッチで配列される凹凸構造３０を形成する第４の工程に相当する。
【０１１２】
そして、図８（ｃ）に示すように、半導体基板２上に残存するハードマスク５４が除去される。本実施形態の製法では、ハードマスク５４は、ウェットエッチングにより除去される。
【０１１３】
このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されたハードマスク５４をエッチングできることと、半導体基板２を構成する単結晶シリコンへのエッチングレートを持たないこととが挙げられる。具体的には、このハードマスク５４のウェットエッチングの工程において使用される薬液種としては、ＤＨＦ等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることができる。
【０１１４】
ドット形状のハードマスク５４が除去されることで、半導体基板２の裏面２ｂ側の部分には、微細な突起３１群からなる凹凸構造３０が表れる。そして、凹凸構造３０を構成する突起３１群の配列のピッチｐ１は、レジストマスク５３やハードマスク５４のピッチｐａと等しい。
【０１１５】
このように、本実施形態の製法は、ウェットエッチングによってハードマスク５４を除去する工程を含む。この工程が、第４の工程により凹凸構造３０を形成した後、半導体基板２上に残存するハードマスク５４を除去する第５の工程に相当する。このようにハードマスク５４が除去された後、凹凸構造３０が形成された半導体基板２の裏面２ｂ上に、反射防止膜２０が形成される。
【０１１６】
以上のような本実施形態の製法によって得られる固体撮像素子１においては、凹凸構造３０を形成するための半導体基板２の掘り込み量、つまり凹凸構造３０の高さｈ（図８（ｃ）参照）は、突起３１群の配列におけるピッチｐ１（図８（ｃ）参照）との関係において、次式（１）により規定される。
ｈ＝（１／√２）ｐ１（≒０．７１ｐ１） ・・・（１）
【０１１７】
上記式（１）により表される関係式は、半導体基板２の面方位の関係に基づくものであり、半導体基板２における（１００）面と（１１１）面との関係から導かれる。反射防止構造としての凹凸構造３０において、突起３１群の配列のピッチｐ１の値としては、入射光の回折が生じない程度、具体的には入射光の波長以下が望ましい。したがって、赤色用突起３１ＲのピッチｐＲの値は、赤色の光の波長以下が望ましく、緑色用突起３１ＧのピッチｐＧの値は、緑色の光の波長以下が望ましく、青色用突起３１ＢのピッチｐＢの値は、青色の光の波長以下が望ましい。
【０１１８】
このように突起３１群の配列のピッチを入射光の波長以下とすることにより、凹凸構造３０においてモスアイ構造として望ましい要件が満たされ、効果的に光の反射抑制機能を得ることができる。また、上記式（１）の関係を満たす（１００）面としての平面５１と、（１１１）面としての析出面２ｘとのなす角度は、約５４．７°となる。
【０１１９】
そして、上記式（１）の関係に基づき、突起３１群の配列のピッチｐ１の値と等しくなる、ドット形状のレジストマスク５３を形成する工程におけるレジストマスク５３間のピッチｐａにより、凹凸構造３０を形成するための半導体基板２の掘り込み量、つまり凹凸構造３０の高さｈが決まる。すなわち、レジストマスク５３間のピッチｐａの調整により、最終的な凹凸構造３０の突起３１群の配列のピッチｐ１の大きさ、および凹凸構造３０の高さｈを調整することができる。
【０１２０】
また、上述したように半導体基板２の面方位依存性を利用して形成される凹凸構造３０については、高さｈが決まることは、突起３１の平面視形状の大きさ（面積）も決まることに相当する。つまりは、本実施形態の製法において、レジストマスク５３間のピッチｐａが決まることで、突起３１群の配列のピッチｐ１と、凹凸構造３０の高さおよび平面視形状の大きさを含む突起３１の大きさとが自動的に決まることとなる。
【０１２１】
本実施形態の製法によれば、入射光の反射防止のための微細な凹凸構造３０を画素５毎に作り分けるに際し、半導体基板２にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。このような効果が得られることについて、具体的に説明する。
【０１２２】
本実施形態の製法によれば、層構造を部分的にあるいは全体的に除去するためのエッチングについて、ウェットエッチングのみで対応することができる。このため、プラズマ等を用いたドライエッチングが行われる場合に生じる半導体基板２への結晶欠陥等のダメージを回避することができ、ダメージレスの製法を実現することができる。これにより、半導体基板２のダメージに起因する白点や暗電流増加等の固体撮像素子１の特性を悪化させる現象を防止することができる。
【０１２３】
また、本実施形態の製法は、単結晶シリコンからなる半導体基板２の面方位依存性を利用したウェットエッチングによって凹凸構造３０を形成するものであるため、製法の初期段階で形成されるドット形状のレジストパターンのピッチによって、凹凸構造３０の高さ等を精密に制御することができ、低コスとで高い信頼性や再現性を得ることができる。また、ウェットエッチングに用いる薬液の選択や薬液の温度・濃度等の条件等により、高いコストをかけることなく、凹凸構造３０の形状について高い信頼性をもって正確に再現することが可能となる。
【０１２４】
さらに、本実施形態の製法では、ドット形状のレジストパターンのピッチによって凹凸構造３０の突起３１のピッチが決まることから、凹凸構造３０を突起３１のピッチの面から画素５の色毎に作り分けるに際し、画素５毎の凹凸構造３０の作り分けを容易に行うことができる。このため、本実施形態の製法においては、画素５のピッチによる突起３１の配置数や、各画素５の凹凸構造３０における突起３１のピッチの組み合わせから、画素５毎に反射率低減効果ができるだけ大きくなるように、ドット形状のレジストパターンのピッチが設計される。つまり、本実施形態の製法によれば、各画素５で反射率がなるべく小さくなるように、画素５の各色に応じた最適な突起３１の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を有する固体撮像素子１を得ることができる。これにより、固体撮像素子１において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。
【０１２５】
（画素間分離構造について）
次に、本実施形態の製法における画素間分離構造としての溝部４０の形成について説明する。本実施形態の製法において、溝部４０は、上述したような凹凸構造３０を形成するプロセスにおいて凹凸構造３０と同時に形成される。このため、既に説明した内容と重複する部分については適宜説明を省略する。
【０１２６】
上述したように、本実施形態の製法においては、まず、図１０（ａ）に示すように、半導体基板２の平面５１上に、ハードマスク層５２が形成される。つまり、単結晶シリコンからなる半導体基板２の表面である平面５１に、半導体基板２に対してエッチング選択比を有する保護膜を形成する第１の工程が行われる。
【０１２７】
次に、図１０（ｂ）に示すように、ハードマスク層５２上に、ドット形状のレジストマスク５３を形成するレジストパターニングが行われる。つまり、ハードマスク層５２上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程が行われる。
【０１２８】
そして、画素間分離構造としての溝部４０を形成するに際し、このレジストパターンを形成する工程では、反射防止構造としての凹凸構造３０を形成するためのドット形状のレジストマスク５３に加え、直線状のレジストマスク６３が形成される。つまり、ハードマスク層５２上に、ドット形状のレジストマスク５３と直線状のレジストマスク６３とを形成するレジストパターニングが行われる。
【０１２９】
具体的には、図９に示すように、直線状のレジストマスク６３は、半導体基板２の平面５１と平行に、各画素５の凹凸領域３２の外縁に沿って枠状に形成される。つまり、直線状のレジストマスク６３は、各画素５において凹凸構造３０が設けられる部分を囲み、矩形状に区画される凹凸領域３２を縁取るように形成される。したがって、図９に示すように、直線状のレジストマスク６３は、各画素５において、横方向（水平方向）に配され縦方向（垂直方向）に対向する一対の水平部６２ａと、縦方向に配され横方向に対向する一対の垂直部６２ｂとを有し、これらの水平部６２ａと垂直部６２ｂとにより矩形枠状に形成される。
【０１３０】
このように、凹凸領域３２の外縁に沿って矩形状に形成される直線状のレジストマスク６３は、互いに隣り合う画素５間で所定の間隔を隔てて画素５の配列に沿って配される。すなわち、直線状のレジストマスク６３は、複数の画素５が配列される垂直方向および水平方向に沿って配され、垂直方向に隣り合う画素５間おいては、垂直方向に対向する水平部６２ａ間に所定の間隔を隔てて配され、水平方向に隣り合う画素５間においては、水平方向に対向する垂直部６２ｂ間に所定の間隔を隔てて配される。
【０１３１】
垂直方向および水平方向に隣り合う画素５間における直線状のレジストマスク６３の間隔ｐｂは、最終的に画素５間に形成される画素間分離構造としての溝部４０の幅（ｐ２）となる。言い換えると、画素５間において形成される溝部４０の幅と同じ大きさとなるように、画素５間における直線状のレジストマスク６３の間隔ｐｂが決定される。そして、本実施形態の固体撮像素子１においては、上述したように垂直方向および水平方向の各方向に配される溝部４０の幅の寸法は互いに等しいことから、直線状のレジストマスク６３について、互いに隣り合う画素５間の水平部６２ａ間の間隔、および垂直部６２ｂ間の間隔は、いずれも所定の間隔ｐｂとなる。
【０１３２】
このように、本実施形態の製法において、画素間分離構造としての溝部４０を形成するに際しては、ハードマスク層５２上にレジストパターンを形成する第２の工程は、レジストパターンとして、ドット形状のレジストマスク５３とともに、互いに隣り合う画素５間で所定の間隔を隔てて画素５の配列に沿って配される直線状のレジストマスク６３を形成する。
【０１３３】
続いて、図１０（ｃ）に示すように、ドット形状のレジストマスク５３のパターン、および直線状のレジストマスク６３のパターンが、ウェットエッチングにより、ハードマスク層５２に転写される。つまり、上述したようにドット形状のレジストマスク５３のパターンをウェットエッチングによってハードマスク層５２に転写する工程において、ドット形状のレジストマスク５３のパターンに加え、直線状のレジストマスク６３のパターンがハードマスク層５２に転写される。
【０１３４】
したがって、この工程では、ハードマスク層５２上に形成されたドット形状のレジストマスク５３および直線状のレジストマスク６３をマスクとして、ハードマスク層５２に対してウェットエッチングが行われる。これにより、ハードマスク層５２のドット形状のレジストマスク５３に対応する部分、および直線状のレジストマスク６３に対向する部分以外の部分が選択的に除去され、ドット形状のハードマスク５４、および直線状のハードマスク６４が形成される。
【０１３５】
このように、本実施形態の製法において、画素間分離構造としての溝部４０を形成するに際しては、ハードマスク層５２を選択的に除去する第３の工程で行われるウェットエッチングは、第２の工程により形成されたレジストパターンであるドット形状のレジストマスク５３および直線状のレジストマスク６３をマスクとして行われる。
【０１３６】
次に、図１１（ａ）に示すように、ドット形状のハードマスク５４および直線状のハードマスク６４をマスクとするウェットエッチングにより、半導体基板２を加工することで、凹凸構造３０とともに溝部４０を形成する。つまり、半導体基板２の平面５１において、ドット形状のハードマスク５４および直線状のハードマスク６４により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板２の裏面２ｂ部分をエッチング加工し、複数の突起３１からなる凹凸構造３０と溝部４０とを同時に形成する。
【０１３７】
このアルカリ溶液による半導体基板２のエッチング加工においては、上述したように半導体基板２を構成する単結晶シリコンの面方位依存性を利用することにより、凹凸構造３０と溝部４０とが同じ工程で形成される。したがって、図１１（ａ）に示すように、単結晶シリコンからなる半導体基板２において（１００）面となる平面５１から、ドット形状のハードマスク５４および直線状のハードマスク６４をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板２の面方位の関係からエッチングされにくい結晶面としての析出面２ｘが析出しながら、半導体基板２のエッチングが進行する。
【０１３８】
そして、凹凸構造３０とともに溝部４０が形成される場合、エッチングの進行面として、凹凸構造３０が形成される部分に存在するエッチング面５５に加え、溝部４０が形成される部分において、エッチング面５５と同様に（１００）面（平面５１）と平行なエッチング面６５が存在する。エッチング面６５は、縦方向または横方向に隣り合う画素５間で縦方向または横方向に対向するハードマスク６４間にて縦方向または横方向に対面する析出面２ｘ間に形成される。
【０１３９】
そして、図１１（ｂ）に示すように、互いに隣り合うハードマスク６４間において析出した析出面２ｘ同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板２のエッチングの進行にともなって、図１１（ａ）に示すような互いに隣り合う析出面２ｘ間に存在するエッチング面５５およびエッチング面６５が徐々に小さくなり、最終的にエッチング面５５およびエッチング面６５なくなって互いに対面する析出面２ｘ同士が半導体基板２の板厚方向の奥側（図１１において下側）で交わり、析出面２ｘのみによって半導体基板２の裏面２ｂが形成された状態となる。
【０１４０】
このような状態となることで、図１１（ｂ）および図２に示すように、半導体基板２の裏面２ｂ側に、析出面２ｘによる凹凸形状として、四角錐形状の突起３１群からなる凹凸構造３０と、一対の斜面４１からなる溝部４０とが形成される。つまり、溝部４０については、上述したようにアルカリ溶液によるエッチングによって形成される析出面２ｘにより、斜面４１が形成される。このように、本実施形態の製法においては、（１００）面に平行に切り出された単結晶シリコンからなる半導体基板２に対して、（１１１）面の面方位に沿った加工を行うことにより、四角錐形状の突起３１群からなる凹凸構造３０と、一対の斜面４１によりＶ字溝として形成される溝部４０とが同時に形成される。
【０１４１】
このように、本実施形態の製法において、画素間分離構造としての溝部４０を形成するに際しては、ウェットエッチングにより凹凸構造３０を形成する第４の工程は、凹凸構造３０とともに、互いに隣り合う画素５間で互いに対向する直線状のレジストマスク６３の間に対応する位置に、直線状の溝部４０を形成する。
【０１４２】
そして、図１１（ｃ）に示すように、半導体基板２上に残存するドット形状のハードマスク５４および直線状のハードマスク６４が、ウェットエッチングにより除去される。これらのハードマスク５４、６４が除去されることで、半導体基板２の裏面２ｂ側の部分には、微細な突起３１群からなる凹凸構造３０と、画素５間に形成される溝部４０とが表れる。そして、溝部４０の幅ｐ２は、隣り合う画素５間におけるレジストマスク６３やハードマスク６４の間隔ｐｂと等しい。
【０１４３】
溝部４０の幅ｐ２は、上記のとおり基本的には凹凸構造３０を構成する突起３１群の配列におけるピッチｐ１よりも大きい。この溝部４０の幅ｐ２については、凹凸構造３０の突起３１群のピッチｐ１のように入射光の波長以下であることが望ましいという内容は当てはまらず、画素間分離構造として適切な寸法に設定される。
【０１４４】
また、上述したように、本実施形態の固体撮像素子１において、溝部４０を形成する斜面４１が凹凸構造３０の突起３１を形成する面に対して平行な面として形成されることは、溝部４０が凹凸構造３０の突起３１と同様に単結晶シリコンからなる半導体基板２において結晶面として存在する析出面２ｘにより形成されることに基づく。
【０１４５】
以上のように、本実施形態の製法によれば、フォトリソグラフィ等の１回のレジストパターニングと、ウェットエッチングプロセスとにより、反射防止構造としての凹凸構造３０と、混色を抑制するための画素間分離構造としての溝部４０とを、半導体基板２に対してダメージレスで一括して形成することができる。また、本実施形態の製法においては、上述したように混色を抑制する観点、および半導体基板２の面方位の関係から、溝部４０の深さｄ１、つまり隣接画素間の半導体基板２の掘り込み量は、固体撮像素子１において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。
【０１４６】
なお、本実施形態の製法では、反射防止構造としての凹凸構造３０と画素間分離構造としての溝部４０とが共通の工程により同時に形成されているが、凹凸構造３０を形成するための工程と溝部４０を形成するための工程とが異なる工程として行われてもよい。
【０１４７】
また、本実施形態の固体撮像素子１は、画素５の色、つまりカラーフィルタ１８の色として、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの色を有するが、これに限定されるものではない。本技術に係る固体撮像素子としては、ホワイト画素等を含め、ＲＧＢ以外の色のカラーフィルタを有するものであってもよい。
【０１４８】
［第２実施形態］
本技術の第２実施形態について説明する。なお、変形例の適用を含めて第１実施形態と共通する部分については、同一の符号を用いる等して適宜説明を省略する。本実施形態に係る固体撮像素子は、半導体基板２の裏面２ｂ側に設けられる凹凸構造３０が二層構造となっている点で、第１実施形態の固体撮像素子１と異なる。つまり、第１実施形態の固体撮像素子１が備えるモスアイ構造としての凹凸構造３０が単層構造であるのに対し、本実施形態の固体撮像素子は、モスアイ構造が多層化（二層化）されている
【０１４９】
図１２に示すように、本実施形態の固体撮像素子１Ａにおいては、半導体基板２の裏面２ｂ上に設けられる反射防止膜２０が省略されており、半導体基板２の裏面２ｂ上にはパシベーション膜１６が設けられている。そして、本実施形態の固体撮像素子１Ａは、半導体基板２と、半導体基板２において凹凸構造３０が形成される裏面２ｂに設けられるパシベーション膜１６との間に、中間膜５０を備える。中間膜５０は、半導体基板２に形成される凹凸構造３０が二層構造となるように、均一な膜厚で成膜される。したがって、中間膜５０は、上述したように半導体基板２の裏面２ｂ側を被覆するように、析出面２ｘからなる凹凸形状に倣って均一的に形成される。
【０１５０】
本実施形態では、図１２に示すように、中間膜５０は、凹凸構造３０と溝部４０とを含む半導体基板２の裏面２ｂ側に全体的に形成されている。ただし、中間膜５０は、半導体基板２の裏面２ｂ側において少なくとも凹凸構造３０が形成される部分に設けられればよい。つまり、中間膜５０は、半導体基板２の裏面２ｂ側に対して、少なくとも凹凸構造３０を覆い、凹凸構造３０を二層構造とするように形成されればよい。
【０１５１】
中間膜５０は、半導体基板２とパシベーション膜１６との中間屈折率材料からなる。中間膜５０は、半導体基板２の屈折率よりも低く、かつパシベーション膜１６の屈折率よりも高い屈折率の膜である。本実施形態の場合、半導体基板２を構成する単結晶シリコンの屈折率は４程度であり、パシベーション膜１６の材料として例示されるシリコン酸化膜（ＳｉＯ２膜）の屈折率は１．５程度であることから、中間膜５０は、これらの屈折率の間の値をとる屈折率の材料により成膜される。
【０１５２】
中間膜５０の材料としては、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）等が挙げられる。また、中間膜５０は、例えば、シリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（ＳｉＯＮ膜）やシリコン炭窒化膜（ＳｉＣＮ膜）や炭素含有シリコン酸化膜（ＳｉＯＣ膜）やシリコン炭化膜（ＳｉＣ膜）等であってもよい。ただし、中間膜５０としては、ここに例示したものに限られず、上述したような中間屈折率材料からなる膜であれば、適宜周知の膜種を採用することができる。また、中間膜５０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、原子層蒸着法等により成膜される。
【０１５３】
このように、本実施形態の固体撮像素子１Ａにおいては、半導体基板２とパシベーション膜１６との間に、中間屈折率材料からなる中間膜５０が設けられ、凹凸構造３０が二層構造とされている。なお、本実施形態では、半導体基板２に対して凹凸構造３０が設けられる裏面２ｂ側にパシベーション膜１６が設けられることから中間膜５０は半導体基板２とパシベーション膜１６との間に設けられているが、半導体基板２の裏面２ｂ側に設けられる層構造によって、半導体基板２との間に中間膜５０を介装させる層は異なる。
【０１５４】
すなわち、中間膜５０は、半導体基板２とこの半導体基板２に対して凹凸構造３０が存在する側、つまり本実施形態の場合裏面２ｂ側に設けられる積層構造を構成する膜のうち最も半導体基板２側の膜との間に設けられる。本実施形態の場合、半導体基板２の裏面２ｂ側に設けられる積層構造を構成する膜のうち最も半導体基板２側の膜は、パシベーション膜１６である。なお、固体撮像素子１の変形例（図６）の場合は、上記の積層構造を構成する膜のうち最も半導体基板２側の膜は、カラーフィルタ層１７となり、中間膜５０は、半導体基板２とカラーフィルタ層１７との間に設けられる。
【０１５５】
［固体撮像素子の製造方法］
本実施形態の固体撮像素子１Ａの製造方法について、図１３を用いて説明する。本実施形態の固体撮像素子１Ａの製造方法は、上述した第１実施形態の製法において、半導体基板２に凹凸構造３０および溝部４０を形成する工程までは共通する。
【０１５６】
したがって、図１３（ａ）に示すように、固体撮像素子１Ａの製造方法においては、半導体基板２に反射防止構造としての凹凸構造３０および画素間分離構造としての溝部４０を形成する工程の後、半導体基板２上に残存するハードマスク５４、６４を除去する工程が行われる。なお、図１３においては、半導体基板２における凹凸構造３０が設けられる部分のみを示している。
【０１５７】
そして、固体撮像素子１Ａの製造方法においては、半導体基板２上のハードマスク５４、６４が除去された後、図１３（ｂ）に示すように、半導体基板２の凹凸構造３０および溝部４０上に、中間膜５０を形成する工程が行われる。中間膜５０は、上述したように、酸化ハフニウム（ＨｆＯ２）膜やシリコン窒化膜（ＳｉＮ膜）等として、ＣＶＤ法等により、半導体基板２の裏面２ｂ側を被覆するように、析出面２ｘからなる凹凸形状に倣って均一な膜厚で成膜される。半導体基板２上に中間膜５０が形成された後、中間膜５０上には、パシベーション膜１６が形成される（図１２参照）。
【０１５８】
このように、本実施形態の固体撮像素子１Ａの製造方法は、ウェットエッチングによってハードマスク５４，６４を除去した後に、半導体基板２の裏面２ｂ側の少なくとも凹凸構造３０の部分に中間膜５０を形成する工程を含む。すなわち、本実施形態の固体撮像素子１Ａの製造方法は、上述した第５の工程の後に、半導体基板２の凹凸構造３０が形成された側の表面（裏面２ｂ）に、半導体基板２の屈折率よりも低く、かつ半導体基板２に対して裏面２ｂ側に設けられる積層構造を構成する膜のうち最も半導体基板２側の膜であるパシベーション膜１６の屈折率よりも高い屈折率の中間膜５０を形成する第６の工程をさらに含む。
【０１５９】
本実施形態の固体撮像素子１Ａによれば、凹凸構造３０による反射防止の性能を向上させることができる。言い換えると、中間膜５０を備えない凹凸構造３０の単層構造との比較において、凹凸構造３０の高さが低くても、同等の反射防止効果を得ることができる。これにより、本実施形態の固体撮像素子１Ａによれば、凹凸構造３０を有する層構造の低背化を図ることができる。層構造の低背化は、固体撮像素子１Ａにおける混色の抑制につながる。
【０１６０】
また、半導体基板２の裏面２ｂ側に形成される中間膜５０は、負の固定電荷を有する膜として形成することもできる。この場合も、中間膜５０は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）等の材料が用いられ、ＣＶＤ法等により成膜される。このように、中間膜５０が負の固定電荷を有する膜として成膜されることで、次のような作用効果を得ることができる。
【０１６１】
半導体基板２の表面には、固体撮像素子１Ａの製造工程において、自然酸化膜が形成される場合がある。この場合、半導体基板２の表面に形成される自然酸化膜は、単結晶シリコンが大気中の酸素と反応して形成されるものであり、ＳｉＯ２膜となる。このように半導体基板２の表面に自然酸化膜としてのＳｉＯ２膜が形成されると、中間膜５０は、半導体基板２に対してＳｉＯ２膜を介して存在することになる。
【０１６２】
このように中間膜５０が自然酸化膜を介して半導体基板２上に存在する構成においては、中間膜５０が負の固定電荷を有する膜である場合、半導体基板２と中間膜５０との間の自然酸化膜が、界面準位を下げる膜として機能する。具体的には、負の固定電荷を有する膜としての中間膜５０の膜中の負の固定電荷により、自然酸化膜であるＳｉＯ２膜を介して、半導体基板２内にてフォトダイオード６として構成される受光部の表面に電界が加わる。この受光部の表面に電界が加わることにより、受光部の表面にホール（正孔）が誘起され、受光部と自然酸化膜との間にホールを蓄積するピニング層が形成される。
【０１６３】
これにより、半導体基板２に形成される受光部と、界面準位を下げる膜として機能する自然酸化膜との間の界面において界面準位により発生する暗電流が抑制される。詳細には、受光部と自然酸化膜との界面から発生する電子が抑制され、しかもその界面から発生した電子は、ホールが多数存在するピニング層における流動によって消滅する。このため、受光部と自然酸化膜との界面から発生する電子による暗電流が受光部で検知されることが防止されるので、界面準位に起因する暗電流が抑制される。
【０１６４】
このように、本実施形態の固体撮像素子１Ａにおいて、中間膜５０を負の固定電荷を有する膜として成膜することにより、反射防止の効果に加え、暗電流を抑制する効果を得ることができる。暗電流は、いわゆる白点の原因となるため、暗電流の抑制は、白点を抑制することが可能となる。
【０１６５】
また、本実施形態の固体撮像素子１Ａのように、半導体基板２に形成される凹凸構造３０を被覆する中間膜５０を備え、モスアイ構造が二層化された構成においては、半導体基板２とパシベーション膜１６との間のみならず、中間膜５０とパシベーション膜１６との間の界面での反射防止の効果を得ることができる。
【０１６６】
また、上述したように半導体基板２の表面に自然酸化膜としてＳｉＯ２膜が存在する場合、ＳｉＯ２膜は、半導体基板２の裏面２ｂ側に形成される凹凸形状、つまり析出面２ｘにより形成される凹凸構造３０および溝部４０の形状に倣って形成される。そこで、半導体基板２の表面に自然酸化膜としてＳｉＯ２膜が存在する状態で、ＣＶＤ法等により、半導体基板２の裏面２ｂ側の表面に全体的に中間膜５０を成膜することで、半導体基板２および自然酸化膜の積層構造の形状を、自然酸化膜と中間膜５０との積層構造に転写することができる。
【０１６７】
［シミュレーション結果］
上述した実施形態に係る固体撮像素子について、次のようなシミュレーション結果が得られている。図１４は、第２実施形態の固体撮像素子１Ａによる効果についてのシミュレーション結果を示す。図１４は、凹凸構造３０のピッチ（ｎｍ）および凹凸構造３０の高さ（突起３１の高さ）（ｎｍ）の変化に対する平均反射率（％）の変化のシミュレーション結果を示す。
【０１６８】
図１４（ａ）は、第１実施形態の固体撮像素子１のように凹凸構造３０が単層構造の場合の結果であり、図１５（ａ）に示すように、単結晶シリコンからなる半導体基板２の凹凸構造３０と、空気層５７との間における反射率を測定したものである。図１４（ｂ）は、第２実施形態の固体撮像素子１Ａのように中間膜５０を備え、凹凸構造３０が二層構造の場合の結果であり、図１５（ｂ）に示すように、単結晶シリコンからなる半導体基板２の凹凸構造３０上に中間膜５０として窒化シリコン膜（ＳｉＮ膜）が設けられた構造における空気層５７との間における反射率を測定したものである。なお、空気層５７における屈折率は約１である。図１４（ａ）、（ｂ）に示すシミュレーション結果では、平均反射率（％）に関し、０〜３０％の範囲をｒ１〜ｒ１５までの１５段階に分けて表記している。
【０１６９】
図１４（ａ）、（ｂ）からわかるように、凹凸構造３０が単層構造か二層構造かにかかわらず、凹凸構造３０の高さが高いほど、平均反射率が低くなる傾向にある。一方、凹凸構造３０のピッチについては、図１４（ａ）に示すように、凹凸構造３０が単層構造の場合は、ピッチが広いほど平均反射率も高くなる傾向にある。
【０１７０】
本シミュレーション結果によれば、凹凸構造３０が単層構造から二層構造となることで、反射率が大幅に低減されている。具体的には、図１４（ａ）、（ｂ）に示すように、図１４に示す凹凸構造３０の高さの範囲（５０〜７５０ｎｍ）では、凹凸構造３０が単層構造の場合、ピッチの大きさによっては平均反射率が３０％まで上がっているのに対し（図１４（ａ）参照）、凹凸構造３０が二層構造の場合、ピッチの大きさにかかわらず、平均反射率が１０％以下となっている（図１４（ｂ）参照）。以上のように、シミュレーション結果として、凹凸構造３０について二層構造を採用することで、凹凸構造３０が単層構造の場合に比べて反射防止の効果が大幅に向上するという結果が得られている。
【０１７１】
図１６は、上述した実施形態の固体撮像素子１が備える凹凸構造３０の波長依存性についてのシミュレーション結果を示す。図１６は、凹凸構造３０のピッチ（ｎｍ）と反射率との関係の波長依存性についてのシミュレーション結果を示す。
【０１７２】
本シミュレーションは、入射光として、青色画素５Ｂにおける青分光（波長４５０±５０ｎｍ）、緑色画素５Ｇにおける緑分光（波長５３０±５０ｎｍ）、および赤色画素５Ｒにおける赤分光（波長６２０±５０ｎｍ）を採用し、各波長について、凹凸構造３０の高さが５０〜４５０ｎｍの範囲での５０ｎｍ毎の値となるように凹凸構造３０のピッチ（ｎｍ）を決定し、半導体基板２に凹凸構造３０を形成した場合の反射率の挙動を示す。本シミュレーションでは、凹凸構造３０の高さが５０ｎｍの場合のピッチが７０ｎｍであり、高さが５０ｎｍ増える毎にピッチが７０ｎｍ増加する。図１６に示すグラフにおいて、測定点が菱形の実線のグラフＳ１が、青色画素５Ｂの場合を示し、測定点が四角の一点鎖線のグラフＳ２が、緑色画素５Ｇの場合を示し、測定点が円形状の破線のグラフＳ３が、赤色画素５Ｒの場合を示す。
【０１７３】
図１６において、グラフＳ１で示す青色画素５Ｂの場合、およびグラフＳ２で示す緑色画素５Ｇの場合については、凹凸構造３０のピッチが大きいほど、反射率の低減効果が大きくなる傾向にある。このように凹凸構造３０のピッチが大きいほど反射率の低減効果が大きい場合、凹凸構造３０として、ピッチが比較的大きい構造を採用することが望ましい。
【０１７４】
したがって、青色画素５Ｂや緑色画素５Ｇの場合、例えば、凹凸構造３０のピッチとして、本シミュレーションでは最も大きい６３０ｎｍの値が採用される。一方で、各画素５においては、できるだけ凹凸構造３０の突起３１を敷き詰めることが望ましい。そこで、青色画素５Ｂや緑色画素５Ｇの場合のように凹凸構造３０のピッチが大きいほど反射率の低減効果が大きい場合においては、できるだけピッチが大きい凹凸構造３０を配置し、結果的に凹凸構造３０が設けられた領域と画素間分離構造としての溝部４０との間に平坦部が残るときには、その平坦部にピッチを小さくした凹凸構造３０を形成することで、各画素５において凹凸構造３０を敷き詰めることが望ましい。このような手法を採用することで、画素５の主な部分において高い反射率低減効果を得ることができるとともに、画素５の周縁部分においても凹凸構造３０による反射防止効果を得ることができ、画素５の全体的な反射防止機能を高めることができる。
【０１７５】
また、図１６において、グラフＳ３で示す赤色画素５Ｒの場合については、凹凸構造３０のピッチが２１０ｎｍ以上の範囲で、反射率の低減効果がほぼ一定である。このように凹凸構造３０の値によらずに反射率の低減効果がほぼ一定の場合は、凹凸構造３０のピッチとして、画素５における主たる部分である受光部を含む凹凸領域３２においてより多くの突起３１を形成することができるピッチを採用することが望ましい。この場合、例えば、凹凸構造３０のピッチとして、本シミュレーションでは最も小さい７０ｎｍの値が採用される。
【０１７６】
本シミュレーション結果からわかるように、少なくとも図１６に示すシミュレーション結果における反射率の範囲（０〜０．１）においては、凹凸構造３０のピッチと反射率との関係には、波長依存性がある。つまり、凹凸構造３０のピッチと反射率との関係性は、入射光の色、つまり波長にかかわらず一義的ではなく、入射光の波長によって変化する。
【０１７７】
そして、この凹凸構造３０のピッチと反射率との関係の波長依存性は、半導体基板２上の積層構造における各層の厚さや材質や屈折率等に基づいて変化する。そこで、上述した実施形態の固体撮像素子１のように、画素５の色毎に凹凸構造３０のピッチを変える構成を採用し、半導体基板２上の積層構造の各層の厚さ等に基づいて、各画素５で反射率がなるべく小さくなるように、画素５の各色に応じた最適な突起３１の大きさを決めることで、入射光の波長に依存することのない反射防止効果を得ることができる。
【０１７８】
［電子機器の構成例］
上述した各実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器等のモバイル機器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ１００について、図１７を用いて説明する。
【０１７９】
ビデオカメラ１００は、静止画像または動画の撮影を行うものである。ビデオカメラ１００は、上述した実施形態に係る固体撮像素子１０１と、光学系１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを有する。
【０１８０】
光学系１０２は、例えば一または複数の光学レンズを有する光学レンズ系として構成されるものであり、固体撮像素子１０１の受光部に入射光を導く。光学系１０２は、被写体からの像光（入射光）を固体撮像素子１０１の撮像面上に結像させる。これにより、固体撮像素子１０１内に、一定期間信号電荷が蓄積される。シャッタ装置１０３は、固体撮像素子１０１への光照射期間および遮光期間を制御するための構成である。
【０１８１】
駆動回路１０４は、固体撮像素子１０１およびシャッタ装置１０３を駆動させる。駆動回路１０４は、固体撮像素子１０１を所定のタイミングで駆動するための駆動信号（タイミング信号）を生成し、固体撮像素子１０１に供給する。駆動回路１０４から固体撮像素子１０１に供給される駆動信号により、固体撮像素子１０１の信号電極の転送動作等が制御される。つまり、固体撮像素子１０１は、駆動回路１０４から供給される駆動信号により、信号電荷の転送動作等を行う。
【０１８２】
駆動回路１０４は、固体撮像素子１０１を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子１０１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。駆動回路１０４は、シャッタ装置１０３の動作を制御するための駆動信号の生成・供給も行う。
【０１８３】
信号処理回路１０５は、各種の信号処理を行う機能を有し、固体撮像素子１０１の出力信号を処理する。信号処理回路１０５は、入力された信号を処理することで、映像信号を出力する。信号処理回路１０５から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、モニタに出力されたりする。なお、ビデオカメラ１００は、駆動回路１０４等に電源を供給するバッテリ等の電源部、撮像により生成した映像信号等を記憶する記憶部、装置全体を制御する制御部等を有する。
【０１８４】
なお、本実施形態のビデオカメラ１００は、固体撮像素子１０１と、光学系１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とがモバイル機器向け等としてモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。
【０１８５】
以上のような構成を備える本実施形態の固体撮像素子１０１を有するビデオカメラ１００によれば、固体撮像素子１０１において、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象や混色を抑制することができるので、画質の向上を図ることができる。
【０１８６】
なお、本技術は、以下のような構成を取ることができる。
（１）単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、前記第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第３の工程と、前記第３の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第４の工程と、前記第４の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第５の工程と、を含む、固体撮像素子の製造方法。
【０１８７】
（２）前記第２の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、前記（１）に記載の固体撮像素子の製造方法。
【０１８８】
（３）前記第２の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、
前記第４の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、前記（１）または（２）に記載の固体撮像素子の製造方法。
【０１８９】
（４）前記第５の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第６の工程をさらに含む、前記（１）から（３）のいずれかに記載の固体撮像素子の製造方法。
【０１９０】
（５）単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、固体撮像素子。
【０１９１】
（６）前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、前記（５）に記載の固体撮像素子。
【０１９２】
（７）前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、前記（５）または（６）に記載の固体撮像素子。
【０１９３】
（８）固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、電子機器。
【符号の説明】
【０１９４】
１ 固体撮像素子
１Ａ 固体撮像素子
２ 半導体基板
２ｂ 裏面
２ｘ 析出面
３ 画素領域
５ 画素
６ フォトダイオード（受光部）
１６ パシベーション膜
１８ カラーフィルタ
３０ 凹凸構造
３１ 突起
４０ 溝部
４１ 斜面
５０ 中間膜
５１ 平面（半導体基板の表面）
５２ ハードマスク層（保護膜）
５３ レジストマスク（ドット形状のレジストパターン）
５４ ハードマスク
６３ レジストマスク（直線状のレジストパターン）
６４ ハードマスク
１００ ビデオカメラ（電子機器）
１０２ 光学系
１０４ 駆動回路
１０５ 信号処理回路
【特許請求の範囲】
【請求項１】
単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、
前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、
前記第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第３の工程と、
前記第３の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第４の工程と、
前記第４の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第５の工程と、を含む、
固体撮像素子の製造方法。
【請求項２】
前記第２の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、
請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記第２の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、
前記第４の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、
請求項１に記載の固体撮像素子の製造方法。
【請求項４】
前記第５の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第６の工程をさらに含む、
請求項１記載の固体撮像素子の製造方法。
【請求項５】
単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、
前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、
前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、
固体撮像素子。
【請求項６】
前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、
請求項５に記載の固体撮像素子。
【請求項７】
前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、
請求項５に記載の固体撮像素子。
【請求項８】
固体撮像素子と、
前記固体撮像素子の受光部に入射光を導く光学系と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、
前記固体撮像素子は、
単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、
前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、
前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、
電子機器。
【請求項１】
単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第１の工程と、
前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第２の工程と、
前記第２の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第３の工程と、
前記第３の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第４の工程と、
前記第４の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第５の工程と、を含む、
固体撮像素子の製造方法。
【請求項２】
前記第２の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、
請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記第２の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、
前記第４の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、
請求項１に記載の固体撮像素子の製造方法。
【請求項４】
前記第５の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第６の工程をさらに含む、
請求項１記載の固体撮像素子の製造方法。
【請求項５】
単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、
前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、
前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、
固体撮像素子。
【請求項６】
前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、
請求項５に記載の固体撮像素子。
【請求項７】
前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、
請求項５に記載の固体撮像素子。
【請求項８】
固体撮像素子と、
前記固体撮像素子の受光部に入射光を導く光学系と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、
前記固体撮像素子は、
単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、
前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、
前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−３３８６４（Ｐ２０１３−３３８６４Ａ）
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願番号】特願２０１１−１６９４３１（Ｐ２０１１−１６９４３１）
【出願日】平成２３年８月２日（２０１１．８．２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願日】平成２３年８月２日（２０１１．８．２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]