成膜装置及び成膜方法
【課題】酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製する。
【解決手段】ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有する成膜装置である。
【解決手段】ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有する成膜装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
成膜装置及び成膜方法に関する。
【０００２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製することを目的とし、そのための成膜装置及び該成膜装置を用いた成膜方法を示す。
【課題を解決するための手段】
【０００７】
酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じることが知られている。酸化物半導体中で電子が発生すると、ゲート電圧を印加しなくてもドレイン電流が流れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半導体を用いたトランジスタはｎ型を示すことが多く、しきい値電圧のマイナスシフトによってノーマリーオンの特性となる。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。
【０００８】
また、トランジスタを作製した後で、酸化物半導体へ水素が混入することによって、トランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの信頼性を著しく損なう。
【０００９】
本発明者は、スパッタリング法で成膜すると膜中に意図しない水素が含まれてしまうことを見出した。なお、本明細書において「水素」とは水素原子を指し、例えば「水素を含む」と記載した場合、水素分子、炭化水素、水酸基及び水などに起因した水素も含む。
【００１０】
本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有する成膜装置である。
【００１１】
なお、ロードロック室、基板加熱室及び成膜室を各々複数有してもよい。
【００１２】
また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有すること成膜装置である。
【００１３】
また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第１の成膜室と、第１の成膜室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第２の成膜室と、を有する成膜装置である。
【００１４】
ここで、成膜ガスは純度が９９．９９９９９９％以上とすることが好ましい。成膜ガスの純度を高めるために、成膜ガスの供給源と成膜室との間に精製機を設けてもよい。精製機から成膜室までの配管の長さは５ｍ以下、好ましくは１ｍ以下とする。
【００１５】
本発明の一態様は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下に制御し、成膜時のターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とする成膜装置である。
【００１６】
本発明の一態様は、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に基板を導入した後、成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜する成膜方法である。
【００１７】
また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、熱処理された基板を大気に暴露することなくリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に導入した後、成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜する成膜方法である。
【００１８】
本明細書において減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。また、不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。または、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。
【００１９】
また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、熱処理された基板を大気に暴露することなくリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第１の成膜室に導入した後、第１の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に絶縁膜を成膜し、絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第２の成膜室に導入した後、第２の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に酸化物半導体膜を成膜する成膜方法である。
【００２０】
ここで、絶縁膜は、基板温度を５０℃以上４５０℃以下として成膜するとよい。基板温度を５０℃以上４５０℃以下とすることで絶縁膜に含まれる水素を低減できる。より好ましくは、基板温度を１００℃以上４００℃以下とする。
【００２１】
また、酸化物半導体膜は、基板温度を１００℃以上４００℃以下として成膜するとよい。
【００２２】
なお、基板加熱室がプラズマ処理室を兼ねる場合、前述の熱処理に変えてプラズマ処理によって基板表面の水素を低減してもよい。プラズマ処理は、低温で処理可能であり、かつ短時間で効率よく水素を除去することができる。特に、基板表面に強く結合している水素の除去に効果的である。
【００２３】
また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混入を抑制することができる。さらに、トランジスタを構成する膜からの水素の脱離及び拡散の影響を低減する必要がある。このためには、トランジスタを構成する膜中の水素濃度を低減することが有効である。加えて、各膜と膜の界面には、大気中で吸着した水素を有する場合がある。この水素を低減するには、大気暴露を極力控えることが有効である。しかしながら、大気暴露せざるを得ない場合、成膜直前に不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理することが好ましい。前述の熱処理によって、基板表面に吸着した水素を効率よく除去することができる。
【００２４】
このように、本発明の一態様は、トランジスタを構成する各膜及び各膜の界面において、混入する水素を低減することを技術的思想とする。
【発明の効果】
【００２５】
本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。
【００２６】
または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様である成膜装置の一例を示す上面図。
【図２】本発明の一態様である成膜装置を説明する図。
【図３】本発明の一態様である半導体装置の一例を示す上面図及び断面図。
【図４】本発明の一態様である半導体装置の一例を示す断面図。
【図５】本発明の一態様である半導体装置の一例を示す断面図。
【図６】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図７】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図８】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図９】ＳＩＭＳによる水素濃度測定結果。
【図１０】ｍ／ｚ＝１８のＴＤＳスペクトル。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３０】
（実施の形態１）
本実施の形態では、成膜時に水素の混入が少ない成膜装置の構成について図１を用いて説明する。
【００３１】
図１（Ａ）は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート１４を３つ有する基板供給室１１と、ロードロック室１２ａ及びロードロック室１２ｂと、搬送室１３と、基板加熱室１５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃと、を有する。基板供給室は、ロードロック室１２ａ及びロードロック室１２ｂと接続する。ロードロック室１２ａ及びロードロック室１２ｂは、搬送室１３と接続する。基板加熱室１５、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、搬送室１３とのみ接続する。各室の接続部にはゲートバルブ１６ａ〜１６ｈが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、純度が９９．９９９９９９％以上の成膜ガスを導入することができる。図示しないが、搬送室１３は一以上の基板搬送ロボットを有する。ここで、基板加熱室１５は、水素をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など）下に制御することができる。例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気にすることができる。ここで、基板加熱室１５は、プラズマ処理室を兼ねると好ましい。枚様式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく、基板に水素が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
【００３２】
図２（Ａ）を用いて図１（Ａ）に示す成膜室の一例について説明する。成膜室１０は、ターゲット３２と、ターゲットを支持するターゲットホルダ３４と、ターゲットホルダ３４に整合器５２を介して電力を供給するＲＦ電源５０と、内部に基板ヒータ４４が埋め込まれた基板を支える基板ホルダ４２と、シャッター軸４６を軸として回転可能なシャッター板４８と、成膜ガスを供給する成膜ガス供給源５６と、成膜ガス供給源５６と成膜室１０の間に設けられた精製機５４と、成膜室１０に接続した真空ポンプ５８と、を有する。ここで、成膜室１０、ＲＦ電源５０、シャッター軸４６、シャッター板４８及び基板ホルダ４２はＧＮＤに接続される。ただし、目的に応じて成膜室１０、シャッター軸４６、シャッター板４８及び基板ホルダ４２のいずれか一以上を電気的に浮かせてもよい。また、真空ポンプ５８は、一台に限定されず複数台設けてもよい。例えば、粗引き用ポンプと高真空用ポンプを並列または直列に接続しても構わない。また、成膜ガス供給源５６及び精製機５４を複数設けても構わない。例えば、成膜ガス種の数に応じて、成膜ガス供給源及び精製機のセットを増加させることができる。増設した成膜ガス供給源及び精製機のセットは、成膜室１０に直接接続してもよく、その場合、各々の精製機と成膜室１０との間に成膜ガス流量を制御するためのマスフローコントローラを設けてもよい。または、増設した成膜ガス供給源及び精製機のセットは成膜室１０と精製機５４との間を結ぶ配管に接続しても構わない。図示しないが、ターゲットホルダ３４の内部または下部にマグネットを設けると、ターゲット周辺に高密度のプラズマを閉じこめることができて好ましい。この方法はマグネトロンスパッタリング法と呼ばれ、堆積速度が高く、基板へのプラズマダメージが少なく、かつ膜質も良好となる。マグネトロンスパッタリング法において、マグネットを回転可能にすると、磁界の偏りを低減できるため、ターゲットの使用効率が高まり、かつ基板の面内における膜質のばらつきを低減できる。また、ここではＲＦ電源をスパッタリング用電源として用いたが、必ずしもＲＦ電源に限定されるものではなく、用途によってＤＣ電源またはＡＣ電源に代えたり、二種類以上の電源を切り替え可能として設けてもよい。ＤＣ電源またはＡＣ電源を用いる場合、電源とターゲットホルダとの間の整合器は不要になる。また、基板ホルダには、基板を支えるためのチャック機構を設ける必要がある。チャック機構には、静電チャック方式及びクランプ方式などがある。膜質、膜厚の基板面内の均一性を高めるために、基板ホルダに回転機構を設けてもよい。また、基板ホルダを複数設けて、一度に複数枚の基板を成膜可能な成膜室としても構わない。また、シャッター軸４６、シャッター板４８及び基板ヒータ４４を設けない構成としても構わない。図２（Ａ）では、ターゲットが基板の下にある構成としたが、ターゲットが基板の上にある構成や横にある構成としても構わない。
【００３３】
基板加熱室１５は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱しても用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
【００３４】
例えば、基板加熱室１５は、図２（Ｂ）の構成とすればよい。基板加熱室１５には、内部に基板ヒータ４４の埋め込まれた基板ホルダ４２と、成膜ガスを供給する成膜ガス供給源５６と、成膜ガス供給源５６と基板加熱室１５の間に設けられた精製機５４と、基板加熱室１５に接続した真空ポンプ５８と、を有する。ここで、基板加熱室１５がプラズマ処理室を兼ねる場合、基板ホルダ４２は、整合器５２を介してＲＦ電源５０に接続され、対向電極６８が設けられる。なお、基板ヒータによる加熱機構に代えて、基板ホルダに対向する位置にＬＲＴＡを設けてもよい。その場合、基板に効率よく熱を伝えるために、基板ホルダ４２に反射板を設けてもよい。
【００３５】
図１（Ｂ）は、図１（Ａ）と構成の異なる成膜装置である。該成膜装置は、ロードロック室２２ａと、基板加熱室２５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ｂと、ロードロック室２２ｂと、を有する。ロードロック室２２ａは基板加熱室２５と接続し、基板加熱室２５は成膜室２０ａと接続し、成膜室２０ａは成膜室２０ｂと接続し、成膜室２０ｂはロードロック室２２ｂと接続する。各室の接続部にはゲートバルブ２６ａ〜２６ｆが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室２０ａ及び成膜室２０ｂは、図１（Ａ）の成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃと同様の構成とする。また、基板加熱室２５は、図１（Ａ）の基板加熱室１５と同様の構成とする。基板は図１（Ｂ）に示す矢印の一方向にのみ搬送され、基板の導入口と搬出口が異なる。図１（Ａ）の枚様式マルチチャンバーの成膜装置と異なり搬送室を有さないため、フットプリントを小さくできる。なお、成膜室、ロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。例えば、成膜室２０ｂを省いても構わないし、成膜室２０ｂと接続する第２の基板加熱室または第３の成膜室を設けてもよい。
【００３６】
室温における成膜において膜中に混入する水素の量は、成膜室に含まれる水素の量の１０２〜１０４倍にもなると推定される。そのため、成膜室に含まれる水素を極力低減する必要がある。
【００３７】
具体的には、成膜室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、成膜での膜中に混入する水素を低減することができる。
【００３８】
リークは、大きく外部リーク及び内部リークに分かれる。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とするために、外部リーク及び内部リークの両面から対策をとる必要がある。
【００３９】
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属材料の不動態を用いることで、メタルガスケットから生じる水素を含む放出ガスが抑制され、内部リークを低減することができる。
【００４０】
成膜装置を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【００４１】
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【００４２】
成膜装置の部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【００４３】
また、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、成膜時のターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とすることで、スパッタ粒子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さくすればよい。例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）における平均自由行程は、アルゴン分子が２８．３ｍｍ、酸素分子が２６．４ｍｍ、水素分子が４８．７ｍｍ、水分子が３１．３ｍｍ、ヘリウム分子が５７．９ｍｍ、ネオン分子が４２．３ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。
【００４４】
ここで、成膜ガスを導入する直前に精製機を設けてもよい。このとき、精製機から成膜室までの配管の長さを５ｍ以下、好ましくは１ｍ以下とする。配管の長さを５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
【００４５】
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、水素を含む放出ガスの量が少なく、成膜ガスへの不純物の混入を低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。
【００４６】
成膜室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。そこで、水の排気能力の高いクライオポンプ及び水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。
【００４７】
成膜室に存在する吸着物は、吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。また、ベーキングと同時にダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ここで、ダミー成膜とは、ダミー基板に対してスパッタリングによる成膜を行うことで、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない材料が好ましく、例えば後述する基板１００と同様の材料を用いてもよい。
【００４８】
以上の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への水素の混入を抑制できる。さらには、以上の成膜装置を用いて、該酸化物半導体膜に接する膜を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ水素が混入することを抑制できる。この結果、電気特性のばらつきの少ない、信頼性の高い半導体装置を作製することができる。
【００４９】
（実施の形態２）
本実施の形態では、水素の混入が少ない成膜方法を用いた半導体装置の作製方法の一形態を、図３乃至図７を用いて説明する。
【００５０】
図３には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型であるトランジスタ１５１の上面図及び断面図を示す。ここで、図３（Ａ）は上面図であり、図３（Ｂ）及び図３（Ｃ）はそれぞれ、図３（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断面における断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ１５１の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
【００５１】
図３に示すトランジスタ１５１は、基板１００と、基板１００上の絶縁膜１０２と、絶縁膜１０２上の酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられたソース電極１０８ａ及びドレイン電極１０８ｂと、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、酸化物半導体膜１０６と一部が接するゲート絶縁膜１１２と、酸化物半導体膜１０６上にゲート絶縁膜１１２を介して設けられたゲート電極１１４とを含む。
【００５２】
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００５３】
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接的にトランジスタを作製してもよい。なお、可撓性基板上にトランジスタを設けるには、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、基板１００である可撓性基板に転置する方法もある。その場合には、基板１００とトランジスタとの間に剥離層を設けるとよい。
【００５４】
絶縁膜１０２の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例えば、絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などからトランジスタ１５１への水分の混入を防ぐことができる。絶縁膜１０２を積層構造で形成する場合、酸化物半導体膜１０６と接する側の膜を加熱により酸素を放出する絶縁膜（酸化シリコン、酸化窒化シリコン、酸化アルミニウムなど）とするとよい。こうすることで、絶縁膜１０２から酸化物半導体膜１０６へ酸素が供給され、酸化物半導体膜１０６の酸素欠損、及び絶縁膜１０２と酸化物半導体膜１０６の界面準位を低減することができる。酸化物半導体膜１０６の酸素欠損はしきい値電圧のマイナスシフトの原因となり、また、絶縁膜１０２と酸化物半導体膜１０６の界面準位はトランジスタの信頼性を低下させる。なお、絶縁膜１０２はトランジスタ１５１の下地膜として機能する。
【００５５】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、シリコンが２５原子％〜３５原子％、水素が０原子％〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００５６】
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算したときの酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００５７】
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
【００５８】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００５９】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子または質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００６０】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
【００６１】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
【００６２】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００６３】
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
【００６４】
上記構成において、加熱により酸素を放出する絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００６５】
酸化物半導体膜に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００６６】
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成する。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いてもよい。
【００６７】
酸化物半導体膜は、バンドギャップが３ｅＶ以上、好ましくは３ｅＶ以上３．６ｅＶ未満とすればよい。また、電子親和力が４ｅＶ以上、好ましくは４ｅＶ以上４．９ｅＶ未満とすればよい。このような材料において、さらに、ドナーまたはアクセプタに由来するキャリア濃度が１×１０１４ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満とすればよい。さらに、酸化物半導体膜の水素濃度は、１×１０１８ｃｍ−３未満、好ましくは１×１０１６ｃｍ−３未満とすればよい。上記酸化物半導体膜を活性層に有する薄膜トランジスタは、オフ電流を１ｚＡ（ゼプトアンペア、１０−２１Ａ）というような極めて低い値とすることができる。
【００６８】
ゲート絶縁膜１１２は、絶縁膜１０２と同様の構成としてもよい。このとき、トランジスタのゲート絶縁膜として機能することを考慮して、酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体とゲート絶縁膜との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。
【００６９】
トランジスタ１５１上には、さらに保護絶縁膜が設けられていてもよい。保護絶縁膜は、絶縁膜１０２と同様の構成とすることができる。また、ソース電極１０８ａやドレイン電極１０８ｂと配線とを電気的に接続させるために、絶縁膜１０２、ゲート絶縁膜１１２などには開口が形成されていてもよい。また、酸化物半導体膜１０６の下方に、さらに、第２のゲート電極を有していてもよい。なお、酸化物半導体膜１０６は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。
【００７０】
また、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【００７１】
図４（Ａ）では、酸化物半導体膜１０６とソース電極１０８ａとが重なる部分の間にバッファ１２８ａを、酸化物半導体膜１０６とドレイン電極１０８ｂとが重なる部分の間にバッファ１２８ｂを設けている。
【００７２】
図４（Ｂ）では、ソース電極１０８ａ及びドレイン電極１０８ｂの下部に接してバッファ１２８ａ及びバッファ１２８ｂを設けている。
【００７３】
酸化物導電膜は、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７４】
ソース領域及びドレイン領域として、酸化物導電膜を酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に設けることで、ソース領域及びドレイン領域と酸化物半導体膜１０６のコンタクト抵抗を低くすることができ、トランジスタ１５１が高速動作をすることができる。
【００７５】
図４（Ａ）及び図４（Ｂ）は、バッファの有する機能に違いはなく、形成方法によって形状が異なる例である。
【００７６】
図５には、トランジスタ１５１とは異なる構成のトランジスタの断面構造を示す。
【００７７】
図５（Ａ）に示すトランジスタ１５２は、絶縁膜１０２、酸化物半導体膜１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁膜１１２、ゲート電極１１４を含む点で、トランジスタ１５１と共通している。トランジスタ１５２とトランジスタ１５１との相違は、酸化物半導体膜１０６と、ソース電極１０８ａやドレイン電極１０８ｂが接続する位置である。即ち、トランジスタ１５２では、酸化物半導体膜１０６の下部において、酸化物半導体膜１０６と、ソース電極１０８ａやドレイン電極１０８ｂとが接している。その他の構成要素については、図１のトランジスタ１５１と同様である。
【００７８】
また、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【００７９】
図５（Ｂ）では、酸化物半導体膜１０６とソース電極１０８ａとが重なる部分の間にバッファ１２８ａを、酸化物半導体膜１０６とドレイン電極１０８ｂとが重なる部分の間にバッファ１２８ｂを設けている。なお、図示しないが、バッファ１２８ａ及びバッファ１２８ｂは、それぞれソース電極１０８ａ及びドレイン電極１０８ｂと同様の上面形状で設けられてもよい。
【００８０】
図５（Ｃ）では、ソース電極１０８ａの直下にバッファ１２８ａを、ドレイン電極１０８ｂの直下にバッファ１２８ｂを設けている。この場合、バッファ１２８ａ及びバッファ１２８ｂの側面部が酸化物半導体膜１０６との電気的な接続箇所になる。
【００８１】
以下、図６（Ａ）乃至図６（Ｅ）を用いて、図３に示すトランジスタ１５１の作製工程の一例について説明する。なお、本実施の形態において、成膜及び熱処理またはプラズマ処理は、可能な限り真空状態のまま連続（ｉｎ ｓｉｔｕ）で行う。まずは、図１（Ａ）の成膜装置を用いた場合の工程を示す。
【００８２】
まず、基板１００をロードロック室１２ａに導入する。次に、基板加熱室１５に移動させ、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。その後、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ａに基板１００を移動させ、厚さ５０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下の絶縁膜１０２をスパッタリング法によって成膜する（図６（Ａ）参照。）。その後、基板加熱室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で第２の熱処理を行ってもよい。第２の熱処理によって、基板１００及び絶縁膜１０２から水素を除去することができる。なお、第２の熱処理は、絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度で行う。そして、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂに基板１００を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。その後、基板加熱室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上４７０℃以下で第３の熱処理を行い、酸化物半導体膜中から水素を除去すると同時に絶縁膜１０２から酸化物半導体膜に酸素を供給してもよい。なお、第３の熱処理は、第２の熱処理よりも５℃以上高い温度で行う。このように、図１（Ａ）の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。
【００８３】
次に、同様の工程を図１（Ｂ）の成膜装置を用いた場合について示す。
【００８４】
まず、基板１００をロードロック室２２ａに導入する。次に、基板加熱室２５に移動させ、基板加熱室２５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。その後、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ａに基板１００を移動させ、膜厚３００ｎｍの絶縁膜１０２をスパッタリング法によって成膜する（図６（Ａ）参照。）。そして、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ｂに基板１００を移動させ、膜厚３０ｎｍの酸化物半導体膜をスパッタリング法によって成膜する。このように、図１（Ｂ）の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。
【００８５】
ここで、基板加熱室１５または基板加熱室２５において、熱せられた不活性雰囲気中に基板を投入するＧＲＴＡ処理を用いると、短時間での高温熱処理が可能となり、スループットの向上が実現できる。また、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性雰囲気を酸化性雰囲気に切り替えてもよい。酸化性雰囲気において熱処理を行うことで、酸化物半導体膜の酸素欠損を埋めることができるとともに、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができる。
【００８６】
酸化物半導体膜の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体膜を厚くしすぎると（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンになるおそれがあるためである。
【００８７】
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いて成膜する。
【００８８】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。
【００８９】
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜を緻密な膜とすることができるためである。
【００９０】
酸化物半導体膜の成膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合ガス雰囲気下などで行えばよい。
【００９１】
例えば、酸化物半導体膜は、次のように成膜することができる。基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比率３３％）とすることができる。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ましい。基板温度は１００℃以上４００℃以下とする。基板１００が加熱された状態で成膜を行うことで、酸化物半導体膜に含まれる過剰な水素やその他の不純物濃度を低減することができる。また、スパッタリングによる損傷を軽減することができる。また、絶縁膜１０２から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜１０２と酸化物半導体膜との界面準位を低減することができる。
【００９２】
基板１００を大気に暴露した後、酸化物半導体膜に対して、第３の熱処理を行ってもよい。第３の熱処理によって酸化物半導体膜中の、過剰な水素を除去し、かつ酸化物半導体膜の構造を整えることができる。第３の熱処理の温度は、１００℃以上６５０℃以下または基板の歪み点未満、好ましくは２５０℃以上６００℃以下、さらに好ましくは２５０℃以上４５０℃以下とする。熱処理は、酸化性雰囲気下、もしくは不活性雰囲気下とする。また、絶縁膜１０２から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜１０２と酸化物半導体膜との界面準位を低減することができる。
【００９３】
第３の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下で、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
【００９４】
第３の熱処理を行う装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＲＴＡ装置を用いることができる。
【００９５】
ところで、その後のプロセス中において、第３の熱処理と同様の熱処理を基板１００に対して繰り返し行ってもよい。
【００９６】
なお、酸化性雰囲気とは、酸化性ガス（酸素ガス、オゾンガス、酸化窒素ガスなど）の雰囲気であって、水素などが含まれないことが好ましい。例えば、導入する酸化性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００９７】
次に、酸化物半導体膜を加工して島状の酸化物半導体膜１０６を形成する（図６（Ｂ）参照。）。
【００９８】
酸化物半導体膜１０６の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成してもよい。
【００９９】
次いで、絶縁膜１０２及び酸化物半導体膜１０６上に、ソース電極及びドレイン電極（これと同じ膜で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図６（Ｃ）参照。）。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０８ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
【０１００】
ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ及びＷから選ばれた元素を含む金属膜または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側及び上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはこれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を積層させた構成を用いてもよい。なお、ソース電極１０８ａ及びドレイン電極１０８ｂとなる導電膜を実施の形態１に示す装置で成膜してもよい。
【０１０１】
また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電膜は、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としてはＩｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、ＩＴＯ、Ｉｎ２Ｏ３―ＺｎＯまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１０２】
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
【０１０３】
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くすることが可能であり、回路の動作を速くすることができる。
【０１０４】
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。
【０１０５】
なお、導電膜のエッチングの際に、酸化物半導体膜１０６の一部がエッチングされ、溝部（凹部）を有する酸化物半導体膜となることもある。
【０１０６】
なお、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【０１０７】
この場合、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体膜１０６と島状の酸化物導電膜を形成する。酸化物半導体膜１０６及び酸化物導電膜上にソース電極１０８ａ、ドレイン電極１０８ｂを形成した後、ソース電極１０８ａ、ドレイン電極１０８ｂをマスクとして、酸化物導電膜をエッチングし、ソース領域及びドレイン領域に分割し、バッファを形成する。
【０１０８】
または、酸化物半導体膜１０６上に酸化物導電膜を形成し、その上に導電膜を形成し、酸化物導電膜及び導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極１０８ａ及びドレイン電極１０８ｂの下部に接してそれぞれソース領域及びドレイン領域となるバッファを形成する。
【０１０９】
酸化物導電膜の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。
【０１１０】
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体膜１０６の一部と接するように、ゲート絶縁膜１１２を成膜する（図６（Ｄ）参照。）。
【０１１１】
なお、ゲート絶縁膜１１２の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出している酸化物半導体膜１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜１０６の一部に接するゲート絶縁膜１１２を成膜することが好ましい。
【０１１２】
ゲート絶縁膜１１２は、絶縁膜１０２と同様の構成とすることができる。ゲート絶縁膜１１２の合計の厚さは、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁膜が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい傾向となる。また、ゲート絶縁膜が５ｎｍ以下となるとトンネル電流によるリークが増大することがわかっている。なお、ゲート絶縁膜１１２を実施の形態１に示す装置で成膜してもよい。
【０１１３】
その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極１１４を形成する（図６（Ｅ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造としてもよい。
【０１１４】
以上の工程でトランジスタ１５１が作製される。
【０１１５】
次に、図７（Ａ）乃至図７（Ｅ）を用いて、図５（Ａ）に示すトランジスタ１５２の作製工程の一例について説明する。なお、本実施の形態では、図１（Ａ）の成膜装置を用いた作製方法を示す。
【０１１６】
まず、基板供給室１１から基板１００をロードロック室１２ａに搬送する。次に、基板１００をロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。その後、搬送室１３を経てリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃに基板１００を移動させ、厚さ３００ｎｍの絶縁膜１０２をスパッタリング法によって成膜する（図７（Ａ）参照。）。その後、導電膜を成膜する。
【０１１７】
一旦基板を成膜装置から取り出し、導電膜をフォトリソグラフィ工程によって加工してソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図７（Ｂ）参照。）。
【０１１８】
なお、絶縁膜１０２とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【０１１９】
この場合、絶縁膜１０２上に酸化物導電膜と導電膜の積層を形成し、酸化物導電膜と導電膜との積層を同じフォトリソグラフィ工程によって形状を加工してソース電極１０８ａ及びドレイン電極１０８ｂと下部で接するソース領域及びドレイン領域となるバッファを形成すればよい。
【０１２０】
または、絶縁膜１０２上に導電膜と酸化物導電膜の積層を形成し、導電膜及び酸化物導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極１０８ａ及びドレイン電極１０８ｂの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成してもよい。
【０１２１】
次に、基板供給室１１から基板１００をロードロック室１２ａに搬送する。次に、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。その後、搬送室１３を経てリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂに基板１００を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。このように、図１（Ａ）の成膜装置を用いることによって水素混入の少ない作製プロセスを進めることができる。
【０１２２】
次に、酸化物半導体膜を加工して島状の酸化物半導体膜１０６を形成する（図７（Ｃ）参照。）。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい。
【０１２３】
なお、ソース電極１０８ａ及びドレイン電極１０８ｂの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成する場合、酸化物半導体膜１０６の加工の際にバッファも加工されることがある。この場合も、最終的な断面の形状は異なるものの、バッファの有する機能は異ならない。
【０１２４】
次に、酸化物半導体膜１０６を覆い、かつ、ソース電極１０８ａ及びドレイン電極１０８ｂの一部と接するように、ゲート絶縁膜１１２を成膜する（図７（Ｄ）参照。）。
【０１２５】
その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極１１４を形成する（図７（Ｅ）参照。）。
【０１２６】
以上の工程でトランジスタ１５２が形成される。
【０１２７】
以上のように、本実施の形態によって、電気特性のばらつきの少ない酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
【０１２８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１２９】
（実施の形態３）
実施の形態２において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を、図８を用いて説明する。
【０１３０】
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
【０１３１】
まず、基板１００上に絶縁膜１０２を成膜する。
【０１３２】
次に、絶縁膜１０２上に厚さ１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜する。第１の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１００℃以上４００℃以下とする。
【０１３３】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を６０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚さ５ｎｍの第１の酸化物半導体膜を成膜する。
【０１３４】
次いで、基板を配置する成膜室雰囲気を窒素、または乾燥空気とし、第１の結晶化熱処理を行う。第１の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第１の結晶化熱処理によって第１の結晶性酸化物半導体膜１１６ａを形成する（図８（Ａ）参照。）。
【０１３５】
第１の結晶化熱処理の温度にもよるが、第１の結晶化熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そして内部から底部へと結晶成長が進行する。
【０１３６】
第１の結晶化熱処理によって、絶縁膜１０２中の酸素を第１の結晶性酸化物半導体膜１１６ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体膜の酸素欠損、及び絶縁膜１０２と第１の結晶性酸化物半導体膜１１６ａとの界面準位を低減することができる。
【０１３７】
次いで、第１の結晶性酸化物半導体膜１１６ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。第２の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基板温度は１００℃以上４００℃以下とする。成膜時の基板温度を１００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
【０１３８】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を６０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚さ２５ｎｍの第２の酸化物半導体膜を成膜する。
【０１３９】
次いで、第２の結晶化熱処理を行う。第２の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第２の結晶化熱処理によって第２の結晶性酸化物半導体膜１１６ｂを形成する（図８（Ｂ）参照。）。ここで、第２の結晶化熱処理は、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の高密度化及び欠陥数の低減を図れるため好ましい。第２の結晶化熱処理によって、第１の結晶性酸化物半導体膜１１６ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体膜１１６ｂが形成される。
【０１４０】
また、絶縁膜１０２の形成から第２の結晶化熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図１（Ａ）に上面図を示す成膜装置を用いればよい。成膜室１０ａ、１０ｂ、１０ｃ、搬送室１３、及び基板加熱室１５は、水素及び水分をほとんど含まない雰囲気下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図１（Ａ）の成膜装置を用いた作製工程の手順の一例は、まず、基板供給室１１から基板１００を搬送し、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１００に付着している水素を真空ベークなどで除去し、その後、搬送室１３を経て成膜室１０ｃに基板１００を移動させ、成膜室１０ｃ内で絶縁膜１０２を成膜する。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板１００を移動させ、成膜室１０ａ内で厚さ５ｎｍの第１の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１５に基板１００を移動させ、第１の結晶化熱処理を行う。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板１００を移動させ、成膜室１０ａ内で厚さ１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１５に基板１００を移動させ、第２の結晶化熱処理を行う。このように、図１（Ａ）の成膜装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。また、絶縁膜１０２、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜の積層を形成した後、大気に触れることなく、成膜室１０ｂ内で金属ターゲットを用いてソース電極及びドレイン電極を形成するための導電膜を第２の結晶性酸化物半導体膜上に成膜することもできる。なお、スループットの向上のために、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜を別々の成膜室で成膜しても構わない。
【０１４１】
次いで、第１の結晶性酸化物半導体膜１１６ａと第２の結晶性酸化物半導体膜１１６ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜１１６を形成する（図８（Ｃ）参照。）。図では、第１の結晶性酸化物半導体膜１１６ａと第２の結晶性酸化物半導体膜１１６ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
【０１４２】
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【０１４３】
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ酸化物半導体：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。なお、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、一部に結晶粒界を有している。
【０１４４】
なお、第１及び第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料であり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材料を用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【０１４５】
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形成するための成膜と結晶化熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。
【０１４６】
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜１１６を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態２におけるトランジスタ１５１、トランジスタ１５２）に、適宜用いることができる。
【０１４７】
また、酸化物半導体膜１０６として本実施の形態の酸化物半導体積層を用いた実施の形態２におけるトランジスタ１５１においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図３（Ｂ）では上下方向。）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはバイアス−熱（ＢＴ：Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレスが与えられても、電気特性の劣化は抑制または低減される。
【０１４８】
酸化物半導体膜１１６のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。
【０１４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５０】
本実施例では、成膜装置であるスパッタリング装置の成膜室の立ち上げ方法と、該成膜室を用いて成膜した酸化物半導体膜中の水素濃度を示す。
【０１５１】
試料は６種類用意した。試料Ａ、試料Ｂおよび試料Ｃは、以下の方法で準備した。まず、スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、成膜室の圧力が５×１０−４Ｐａとなるまで真空引きした。次に、室温にてダミー成膜を１分間×１００枚行った後、成膜室の圧力が８×１０−５Ｐａ以下になってからシリコンウェハ上に酸化物半導体膜を成膜した。ただし、１００枚のダミー成膜は、１バッチで２０枚のダミー成膜を計５回行い、かつバッチ間で１時間以上真空引きを行っている。
【０１５２】
試料Ｄ、試料Ｅおよび試料Ｆは、以下の方法で準備した。まず、スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、成膜室の圧力が５×１０−４Ｐａとなるまで真空引きした。次に、基板温度が４１０℃になる温度に基板ホルダの温度を加熱し、成膜室自体の温度を２００℃とした後、さらに成膜室の圧力が５×１０−４Ｐａになるまで真空引きした。次に、ダミー成膜を５分間×１００枚行った後に、９×１０−５Ｐａ以下になってから酸化物半導体膜を成膜した。ただし、１００枚のダミー成膜は、１バッチで２０枚のダミー成膜を計５回行い、かつバッチ間で１時間以上真空引きを行っている。
【０１５３】
酸化物半導体膜の成膜条件は以下の通りである。Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、相対密度９５％以上）を用い、成膜電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ、成膜ガスをアルゴン３０ｓｃｃｍ及び酸素１５ｓｃｃｍ、ターゲットと基板との距離を６０ｍｍ、成膜時基板温度を室温（試料Ａおよび試料Ｄ）、２５０℃（試料Ｂおよび試料Ｅ）または４００℃（試料Ｃおよび試料Ｆ）として成膜した。なお、ダミー成膜は、成膜時基板温度以外の条件を、上述の酸化物半導体膜と同条件で行っている。
【０１５４】
試料Ａ乃至試料Ｆの酸化物半導体膜の水素濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定し、結果を図９に示す。ここで、実線２００Ａは試料Ａを、実線２００Ｂは試料Ｂを、実線２００Ｃは試料Ｃを、実線２００Ｄは試料Ｄを、実線２００Ｅは試料Ｅを、実線２００Ｆは試料Ｆを、それぞれ示す。なお、図９において、およそ３００ｎｍの深さまでが酸化物半導体膜中の水素濃度を示す。
【０１５５】
図９（Ａ）より、基板温度を室温で成膜した試料Ａよりも基板温度を２５０℃で成膜した試料Ｂの酸化物半導体膜中の水素濃度が高いことがわかった。これは、酸化物半導体膜成膜時に、基板加熱による輻射熱で成膜室内壁に吸着していたガス分子が脱離し、酸化物半導体膜中に取り込まれたためと理解される。また、基板温度を４００℃で成膜した試料Ｃでは、基板温度を室温で成膜した試料Ａと比べて酸化物半導体膜中の水素濃度が低いことがわかった。これは、成膜室内壁に吸着していたガス分子が脱離し酸化物半導体膜中に取り込まれるとともに、酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こっているためと理解される。即ち、酸化物半導体膜中に取り込まれるガス分子及び放出されるガス分子の割合によって、酸化物半導体膜中の水素濃度が図示した値になったと理解される。
【０１５６】
図９（Ｂ）より、基板温度を室温で成膜した試料Ｄ及び基板温度を２５０℃で成膜した試料Ｅの酸化物半導体膜中の水素濃度にほとんど差がないことがわかった。これは、成膜室自体の温度を上げたこと及び加熱しながらダミー成膜を行ったことによって、あらかじめ成膜室内壁に吸着していたガス分子を脱離していたためと理解される。また、基板温度を４００℃で成膜した試料Ｆでは、基板温度を室温で成膜した試料Ｄと比べて酸化物半導体膜中の水素濃度が低いことがわかった。これは、成膜室内壁からの脱ガスがほとんどなく、かつ酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こったためと理解される。
【０１５７】
以上より、酸化物半導体膜の成膜前の処理条件（成膜室立ち上げ条件）によって、成膜室における水素の脱離速度を高めることができ、酸化物半導体膜中の水素濃度をさらに低減できることがわかる。
【０１５８】
次に、同様の試料Ａ乃至試料Ｆを用いて、ＴＤＳ分析によるｍ／ｚ＝１８のスペクトルを比較した。試料Ａ乃至試料ＦのＴＤＳスペクトルを図１０に示す。なお、酸化物半導体膜の成膜前に、シリコンウェハに対し１×１０−５Ｐａの減圧雰囲気において基板温度を４００℃として５分間の熱処理（基熱処理ともいう。）を行った場合のＴＤＳスペクトルも示す。なお、基熱処理を行った試料は、真空連続で酸化物半導体膜を成膜している。ここで、ｍ／ｚ＝１８のスペクトルを示すガス分子にはＨ２Ｏがある。
【０１５９】
図１０（Ａ）乃至図１０（Ｆ）は、それぞれ試料Ａ乃至試料ＦのＴＤＳスペクトルを示す。図１０中のピーク２５０は、試料内部または基板表面などからの、比較的エネルギーの高い結合が切れることに起因して放出するＨ２Ｏと理解される。
【０１６０】
ピーク２５０について基熱処理を行った試料と基熱処理を行っていない試料とを比較した。図１０において、細線で示すスペクトルは基熱処理なしの試料を示し、太線で示すスペクトルは基熱処理ありの試料を示す。試料Ｃおよび試料Ｆでは基熱処理の有無によるＨ２Ｏの放出量はほとんど差がないように見えるが、その他の試料においては、基熱処理ありの試料で基熱処理なしの試料よりもＨ２Ｏの放出量が少なくなっていることがわかる。
【０１６１】
これは、基熱処理を行うことによって、基板表面に吸着していたガス分子が除去できたためと理解される。
【０１６２】
以上より、酸化物半導体膜の成膜前の基熱処理によって、基板表面に吸着しているガス分子を除去することができ、酸化物半導体膜から放出されるＨ２Ｏの量を低減できることがわかる。
【符号の説明】
【０１６３】
１０ 成膜室
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板加熱室
１６ａ ゲートバルブ
１６ｂ ゲートバルブ
１６ｃ ゲートバルブ
１６ｄ ゲートバルブ
１６ｅ ゲートバルブ
１６ｆ ゲートバルブ
１６ｇ ゲートバルブ
１６ｈ ゲートバルブ
２０ａ 成膜室
２０ｂ 成膜室
２２ａ ロードロック室
２２ｂ ロードロック室
２５ 基板加熱室
２６ａ ゲートバルブ
２６ｂ ゲートバルブ
２６ｃ ゲートバルブ
２６ｄ ゲートバルブ
２６ｅ ゲートバルブ
２６ｆ ゲートバルブ
３２ ターゲット
３４ ターゲットホルダ
４２ 基板ホルダ
４４ 基板ヒータ
４６ シャッター軸
４８ シャッター板
５０ ＲＦ電源
５２ 整合器
５４ 精製機
５６ 成膜ガス供給源
５８ 真空ポンプ
６８ 対向電極
１００ 基板
１０２ 絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁膜
１１４ ゲート電極
１１６ 酸化物半導体膜
１１６ａ 第１の結晶性酸化物半導体膜
１１６ｂ 第２の結晶性酸化物半導体膜
１２８ａ バッファ
１２８ｂ バッファ
１５１ トランジスタ
１５２ トランジスタ
２００Ａ 実線
２００Ｂ 実線
２００Ｃ 実線
２００Ｄ 実線
２００Ｅ 実線
２００Ｆ 実線
２５０ ピーク
【技術分野】
【０００１】
成膜装置及び成膜方法に関する。
【０００２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製することを目的とし、そのための成膜装置及び該成膜装置を用いた成膜方法を示す。
【課題を解決するための手段】
【０００７】
酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じることが知られている。酸化物半導体中で電子が発生すると、ゲート電圧を印加しなくてもドレイン電流が流れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半導体を用いたトランジスタはｎ型を示すことが多く、しきい値電圧のマイナスシフトによってノーマリーオンの特性となる。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。
【０００８】
また、トランジスタを作製した後で、酸化物半導体へ水素が混入することによって、トランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの信頼性を著しく損なう。
【０００９】
本発明者は、スパッタリング法で成膜すると膜中に意図しない水素が含まれてしまうことを見出した。なお、本明細書において「水素」とは水素原子を指し、例えば「水素を含む」と記載した場合、水素分子、炭化水素、水酸基及び水などに起因した水素も含む。
【００１０】
本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有する成膜装置である。
【００１１】
なお、ロードロック室、基板加熱室及び成膜室を各々複数有してもよい。
【００１２】
また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有すること成膜装置である。
【００１３】
また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第１の成膜室と、第１の成膜室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第２の成膜室と、を有する成膜装置である。
【００１４】
ここで、成膜ガスは純度が９９．９９９９９９％以上とすることが好ましい。成膜ガスの純度を高めるために、成膜ガスの供給源と成膜室との間に精製機を設けてもよい。精製機から成膜室までの配管の長さは５ｍ以下、好ましくは１ｍ以下とする。
【００１５】
本発明の一態様は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下に制御し、成膜時のターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とする成膜装置である。
【００１６】
本発明の一態様は、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に基板を導入した後、成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜する成膜方法である。
【００１７】
また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、熱処理された基板を大気に暴露することなくリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に導入した後、成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜する成膜方法である。
【００１８】
本明細書において減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。また、不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。または、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。
【００１９】
また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、熱処理された基板を大気に暴露することなくリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第１の成膜室に導入した後、第１の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に絶縁膜を成膜し、絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第２の成膜室に導入した後、第２の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に酸化物半導体膜を成膜する成膜方法である。
【００２０】
ここで、絶縁膜は、基板温度を５０℃以上４５０℃以下として成膜するとよい。基板温度を５０℃以上４５０℃以下とすることで絶縁膜に含まれる水素を低減できる。より好ましくは、基板温度を１００℃以上４００℃以下とする。
【００２１】
また、酸化物半導体膜は、基板温度を１００℃以上４００℃以下として成膜するとよい。
【００２２】
なお、基板加熱室がプラズマ処理室を兼ねる場合、前述の熱処理に変えてプラズマ処理によって基板表面の水素を低減してもよい。プラズマ処理は、低温で処理可能であり、かつ短時間で効率よく水素を除去することができる。特に、基板表面に強く結合している水素の除去に効果的である。
【００２３】
また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混入を抑制することができる。さらに、トランジスタを構成する膜からの水素の脱離及び拡散の影響を低減する必要がある。このためには、トランジスタを構成する膜中の水素濃度を低減することが有効である。加えて、各膜と膜の界面には、大気中で吸着した水素を有する場合がある。この水素を低減するには、大気暴露を極力控えることが有効である。しかしながら、大気暴露せざるを得ない場合、成膜直前に不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理することが好ましい。前述の熱処理によって、基板表面に吸着した水素を効率よく除去することができる。
【００２４】
このように、本発明の一態様は、トランジスタを構成する各膜及び各膜の界面において、混入する水素を低減することを技術的思想とする。
【発明の効果】
【００２５】
本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。
【００２６】
または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様である成膜装置の一例を示す上面図。
【図２】本発明の一態様である成膜装置を説明する図。
【図３】本発明の一態様である半導体装置の一例を示す上面図及び断面図。
【図４】本発明の一態様である半導体装置の一例を示す断面図。
【図５】本発明の一態様である半導体装置の一例を示す断面図。
【図６】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図７】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図８】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図９】ＳＩＭＳによる水素濃度測定結果。
【図１０】ｍ／ｚ＝１８のＴＤＳスペクトル。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３０】
（実施の形態１）
本実施の形態では、成膜時に水素の混入が少ない成膜装置の構成について図１を用いて説明する。
【００３１】
図１（Ａ）は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート１４を３つ有する基板供給室１１と、ロードロック室１２ａ及びロードロック室１２ｂと、搬送室１３と、基板加熱室１５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃと、を有する。基板供給室は、ロードロック室１２ａ及びロードロック室１２ｂと接続する。ロードロック室１２ａ及びロードロック室１２ｂは、搬送室１３と接続する。基板加熱室１５、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、搬送室１３とのみ接続する。各室の接続部にはゲートバルブ１６ａ〜１６ｈが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、純度が９９．９９９９９９％以上の成膜ガスを導入することができる。図示しないが、搬送室１３は一以上の基板搬送ロボットを有する。ここで、基板加熱室１５は、水素をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など）下に制御することができる。例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気にすることができる。ここで、基板加熱室１５は、プラズマ処理室を兼ねると好ましい。枚様式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく、基板に水素が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
【００３２】
図２（Ａ）を用いて図１（Ａ）に示す成膜室の一例について説明する。成膜室１０は、ターゲット３２と、ターゲットを支持するターゲットホルダ３４と、ターゲットホルダ３４に整合器５２を介して電力を供給するＲＦ電源５０と、内部に基板ヒータ４４が埋め込まれた基板を支える基板ホルダ４２と、シャッター軸４６を軸として回転可能なシャッター板４８と、成膜ガスを供給する成膜ガス供給源５６と、成膜ガス供給源５６と成膜室１０の間に設けられた精製機５４と、成膜室１０に接続した真空ポンプ５８と、を有する。ここで、成膜室１０、ＲＦ電源５０、シャッター軸４６、シャッター板４８及び基板ホルダ４２はＧＮＤに接続される。ただし、目的に応じて成膜室１０、シャッター軸４６、シャッター板４８及び基板ホルダ４２のいずれか一以上を電気的に浮かせてもよい。また、真空ポンプ５８は、一台に限定されず複数台設けてもよい。例えば、粗引き用ポンプと高真空用ポンプを並列または直列に接続しても構わない。また、成膜ガス供給源５６及び精製機５４を複数設けても構わない。例えば、成膜ガス種の数に応じて、成膜ガス供給源及び精製機のセットを増加させることができる。増設した成膜ガス供給源及び精製機のセットは、成膜室１０に直接接続してもよく、その場合、各々の精製機と成膜室１０との間に成膜ガス流量を制御するためのマスフローコントローラを設けてもよい。または、増設した成膜ガス供給源及び精製機のセットは成膜室１０と精製機５４との間を結ぶ配管に接続しても構わない。図示しないが、ターゲットホルダ３４の内部または下部にマグネットを設けると、ターゲット周辺に高密度のプラズマを閉じこめることができて好ましい。この方法はマグネトロンスパッタリング法と呼ばれ、堆積速度が高く、基板へのプラズマダメージが少なく、かつ膜質も良好となる。マグネトロンスパッタリング法において、マグネットを回転可能にすると、磁界の偏りを低減できるため、ターゲットの使用効率が高まり、かつ基板の面内における膜質のばらつきを低減できる。また、ここではＲＦ電源をスパッタリング用電源として用いたが、必ずしもＲＦ電源に限定されるものではなく、用途によってＤＣ電源またはＡＣ電源に代えたり、二種類以上の電源を切り替え可能として設けてもよい。ＤＣ電源またはＡＣ電源を用いる場合、電源とターゲットホルダとの間の整合器は不要になる。また、基板ホルダには、基板を支えるためのチャック機構を設ける必要がある。チャック機構には、静電チャック方式及びクランプ方式などがある。膜質、膜厚の基板面内の均一性を高めるために、基板ホルダに回転機構を設けてもよい。また、基板ホルダを複数設けて、一度に複数枚の基板を成膜可能な成膜室としても構わない。また、シャッター軸４６、シャッター板４８及び基板ヒータ４４を設けない構成としても構わない。図２（Ａ）では、ターゲットが基板の下にある構成としたが、ターゲットが基板の上にある構成や横にある構成としても構わない。
【００３３】
基板加熱室１５は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱しても用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
【００３４】
例えば、基板加熱室１５は、図２（Ｂ）の構成とすればよい。基板加熱室１５には、内部に基板ヒータ４４の埋め込まれた基板ホルダ４２と、成膜ガスを供給する成膜ガス供給源５６と、成膜ガス供給源５６と基板加熱室１５の間に設けられた精製機５４と、基板加熱室１５に接続した真空ポンプ５８と、を有する。ここで、基板加熱室１５がプラズマ処理室を兼ねる場合、基板ホルダ４２は、整合器５２を介してＲＦ電源５０に接続され、対向電極６８が設けられる。なお、基板ヒータによる加熱機構に代えて、基板ホルダに対向する位置にＬＲＴＡを設けてもよい。その場合、基板に効率よく熱を伝えるために、基板ホルダ４２に反射板を設けてもよい。
【００３５】
図１（Ｂ）は、図１（Ａ）と構成の異なる成膜装置である。該成膜装置は、ロードロック室２２ａと、基板加熱室２５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ｂと、ロードロック室２２ｂと、を有する。ロードロック室２２ａは基板加熱室２５と接続し、基板加熱室２５は成膜室２０ａと接続し、成膜室２０ａは成膜室２０ｂと接続し、成膜室２０ｂはロードロック室２２ｂと接続する。各室の接続部にはゲートバルブ２６ａ〜２６ｆが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室２０ａ及び成膜室２０ｂは、図１（Ａ）の成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃと同様の構成とする。また、基板加熱室２５は、図１（Ａ）の基板加熱室１５と同様の構成とする。基板は図１（Ｂ）に示す矢印の一方向にのみ搬送され、基板の導入口と搬出口が異なる。図１（Ａ）の枚様式マルチチャンバーの成膜装置と異なり搬送室を有さないため、フットプリントを小さくできる。なお、成膜室、ロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。例えば、成膜室２０ｂを省いても構わないし、成膜室２０ｂと接続する第２の基板加熱室または第３の成膜室を設けてもよい。
【００３６】
室温における成膜において膜中に混入する水素の量は、成膜室に含まれる水素の量の１０２〜１０４倍にもなると推定される。そのため、成膜室に含まれる水素を極力低減する必要がある。
【００３７】
具体的には、成膜室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、成膜での膜中に混入する水素を低減することができる。
【００３８】
リークは、大きく外部リーク及び内部リークに分かれる。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とするために、外部リーク及び内部リークの両面から対策をとる必要がある。
【００３９】
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属材料の不動態を用いることで、メタルガスケットから生じる水素を含む放出ガスが抑制され、内部リークを低減することができる。
【００４０】
成膜装置を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【００４１】
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【００４２】
成膜装置の部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【００４３】
また、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、成膜時のターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とすることで、スパッタ粒子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さくすればよい。例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）における平均自由行程は、アルゴン分子が２８．３ｍｍ、酸素分子が２６．４ｍｍ、水素分子が４８．７ｍｍ、水分子が３１．３ｍｍ、ヘリウム分子が５７．９ｍｍ、ネオン分子が４２．３ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。
【００４４】
ここで、成膜ガスを導入する直前に精製機を設けてもよい。このとき、精製機から成膜室までの配管の長さを５ｍ以下、好ましくは１ｍ以下とする。配管の長さを５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
【００４５】
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、水素を含む放出ガスの量が少なく、成膜ガスへの不純物の混入を低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。
【００４６】
成膜室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。そこで、水の排気能力の高いクライオポンプ及び水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。
【００４７】
成膜室に存在する吸着物は、吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。また、ベーキングと同時にダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ここで、ダミー成膜とは、ダミー基板に対してスパッタリングによる成膜を行うことで、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない材料が好ましく、例えば後述する基板１００と同様の材料を用いてもよい。
【００４８】
以上の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への水素の混入を抑制できる。さらには、以上の成膜装置を用いて、該酸化物半導体膜に接する膜を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ水素が混入することを抑制できる。この結果、電気特性のばらつきの少ない、信頼性の高い半導体装置を作製することができる。
【００４９】
（実施の形態２）
本実施の形態では、水素の混入が少ない成膜方法を用いた半導体装置の作製方法の一形態を、図３乃至図７を用いて説明する。
【００５０】
図３には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型であるトランジスタ１５１の上面図及び断面図を示す。ここで、図３（Ａ）は上面図であり、図３（Ｂ）及び図３（Ｃ）はそれぞれ、図３（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断面における断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ１５１の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
【００５１】
図３に示すトランジスタ１５１は、基板１００と、基板１００上の絶縁膜１０２と、絶縁膜１０２上の酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられたソース電極１０８ａ及びドレイン電極１０８ｂと、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、酸化物半導体膜１０６と一部が接するゲート絶縁膜１１２と、酸化物半導体膜１０６上にゲート絶縁膜１１２を介して設けられたゲート電極１１４とを含む。
【００５２】
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００５３】
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接的にトランジスタを作製してもよい。なお、可撓性基板上にトランジスタを設けるには、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、基板１００である可撓性基板に転置する方法もある。その場合には、基板１００とトランジスタとの間に剥離層を設けるとよい。
【００５４】
絶縁膜１０２の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例えば、絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などからトランジスタ１５１への水分の混入を防ぐことができる。絶縁膜１０２を積層構造で形成する場合、酸化物半導体膜１０６と接する側の膜を加熱により酸素を放出する絶縁膜（酸化シリコン、酸化窒化シリコン、酸化アルミニウムなど）とするとよい。こうすることで、絶縁膜１０２から酸化物半導体膜１０６へ酸素が供給され、酸化物半導体膜１０６の酸素欠損、及び絶縁膜１０２と酸化物半導体膜１０６の界面準位を低減することができる。酸化物半導体膜１０６の酸素欠損はしきい値電圧のマイナスシフトの原因となり、また、絶縁膜１０２と酸化物半導体膜１０６の界面準位はトランジスタの信頼性を低下させる。なお、絶縁膜１０２はトランジスタ１５１の下地膜として機能する。
【００５５】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、シリコンが２５原子％〜３５原子％、水素が０原子％〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００５６】
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算したときの酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００５７】
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
【００５８】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００５９】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子または質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００６０】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
【００６１】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
【００６２】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００６３】
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
【００６４】
上記構成において、加熱により酸素を放出する絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００６５】
酸化物半導体膜に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００６６】
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成する。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いてもよい。
【００６７】
酸化物半導体膜は、バンドギャップが３ｅＶ以上、好ましくは３ｅＶ以上３．６ｅＶ未満とすればよい。また、電子親和力が４ｅＶ以上、好ましくは４ｅＶ以上４．９ｅＶ未満とすればよい。このような材料において、さらに、ドナーまたはアクセプタに由来するキャリア濃度が１×１０１４ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満とすればよい。さらに、酸化物半導体膜の水素濃度は、１×１０１８ｃｍ−３未満、好ましくは１×１０１６ｃｍ−３未満とすればよい。上記酸化物半導体膜を活性層に有する薄膜トランジスタは、オフ電流を１ｚＡ（ゼプトアンペア、１０−２１Ａ）というような極めて低い値とすることができる。
【００６８】
ゲート絶縁膜１１２は、絶縁膜１０２と同様の構成としてもよい。このとき、トランジスタのゲート絶縁膜として機能することを考慮して、酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体とゲート絶縁膜との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。
【００６９】
トランジスタ１５１上には、さらに保護絶縁膜が設けられていてもよい。保護絶縁膜は、絶縁膜１０２と同様の構成とすることができる。また、ソース電極１０８ａやドレイン電極１０８ｂと配線とを電気的に接続させるために、絶縁膜１０２、ゲート絶縁膜１１２などには開口が形成されていてもよい。また、酸化物半導体膜１０６の下方に、さらに、第２のゲート電極を有していてもよい。なお、酸化物半導体膜１０６は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。
【００７０】
また、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【００７１】
図４（Ａ）では、酸化物半導体膜１０６とソース電極１０８ａとが重なる部分の間にバッファ１２８ａを、酸化物半導体膜１０６とドレイン電極１０８ｂとが重なる部分の間にバッファ１２８ｂを設けている。
【００７２】
図４（Ｂ）では、ソース電極１０８ａ及びドレイン電極１０８ｂの下部に接してバッファ１２８ａ及びバッファ１２８ｂを設けている。
【００７３】
酸化物導電膜は、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７４】
ソース領域及びドレイン領域として、酸化物導電膜を酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に設けることで、ソース領域及びドレイン領域と酸化物半導体膜１０６のコンタクト抵抗を低くすることができ、トランジスタ１５１が高速動作をすることができる。
【００７５】
図４（Ａ）及び図４（Ｂ）は、バッファの有する機能に違いはなく、形成方法によって形状が異なる例である。
【００７６】
図５には、トランジスタ１５１とは異なる構成のトランジスタの断面構造を示す。
【００７７】
図５（Ａ）に示すトランジスタ１５２は、絶縁膜１０２、酸化物半導体膜１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁膜１１２、ゲート電極１１４を含む点で、トランジスタ１５１と共通している。トランジスタ１５２とトランジスタ１５１との相違は、酸化物半導体膜１０６と、ソース電極１０８ａやドレイン電極１０８ｂが接続する位置である。即ち、トランジスタ１５２では、酸化物半導体膜１０６の下部において、酸化物半導体膜１０６と、ソース電極１０８ａやドレイン電極１０８ｂとが接している。その他の構成要素については、図１のトランジスタ１５１と同様である。
【００７８】
また、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【００７９】
図５（Ｂ）では、酸化物半導体膜１０６とソース電極１０８ａとが重なる部分の間にバッファ１２８ａを、酸化物半導体膜１０６とドレイン電極１０８ｂとが重なる部分の間にバッファ１２８ｂを設けている。なお、図示しないが、バッファ１２８ａ及びバッファ１２８ｂは、それぞれソース電極１０８ａ及びドレイン電極１０８ｂと同様の上面形状で設けられてもよい。
【００８０】
図５（Ｃ）では、ソース電極１０８ａの直下にバッファ１２８ａを、ドレイン電極１０８ｂの直下にバッファ１２８ｂを設けている。この場合、バッファ１２８ａ及びバッファ１２８ｂの側面部が酸化物半導体膜１０６との電気的な接続箇所になる。
【００８１】
以下、図６（Ａ）乃至図６（Ｅ）を用いて、図３に示すトランジスタ１５１の作製工程の一例について説明する。なお、本実施の形態において、成膜及び熱処理またはプラズマ処理は、可能な限り真空状態のまま連続（ｉｎ ｓｉｔｕ）で行う。まずは、図１（Ａ）の成膜装置を用いた場合の工程を示す。
【００８２】
まず、基板１００をロードロック室１２ａに導入する。次に、基板加熱室１５に移動させ、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。その後、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ａに基板１００を移動させ、厚さ５０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下の絶縁膜１０２をスパッタリング法によって成膜する（図６（Ａ）参照。）。その後、基板加熱室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で第２の熱処理を行ってもよい。第２の熱処理によって、基板１００及び絶縁膜１０２から水素を除去することができる。なお、第２の熱処理は、絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度で行う。そして、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂに基板１００を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。その後、基板加熱室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上４７０℃以下で第３の熱処理を行い、酸化物半導体膜中から水素を除去すると同時に絶縁膜１０２から酸化物半導体膜に酸素を供給してもよい。なお、第３の熱処理は、第２の熱処理よりも５℃以上高い温度で行う。このように、図１（Ａ）の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。
【００８３】
次に、同様の工程を図１（Ｂ）の成膜装置を用いた場合について示す。
【００８４】
まず、基板１００をロードロック室２２ａに導入する。次に、基板加熱室２５に移動させ、基板加熱室２５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。その後、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ａに基板１００を移動させ、膜厚３００ｎｍの絶縁膜１０２をスパッタリング法によって成膜する（図６（Ａ）参照。）。そして、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室２０ｂに基板１００を移動させ、膜厚３０ｎｍの酸化物半導体膜をスパッタリング法によって成膜する。このように、図１（Ｂ）の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。
【００８５】
ここで、基板加熱室１５または基板加熱室２５において、熱せられた不活性雰囲気中に基板を投入するＧＲＴＡ処理を用いると、短時間での高温熱処理が可能となり、スループットの向上が実現できる。また、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性雰囲気を酸化性雰囲気に切り替えてもよい。酸化性雰囲気において熱処理を行うことで、酸化物半導体膜の酸素欠損を埋めることができるとともに、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができる。
【００８６】
酸化物半導体膜の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体膜を厚くしすぎると（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンになるおそれがあるためである。
【００８７】
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いて成膜する。
【００８８】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。
【００８９】
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜を緻密な膜とすることができるためである。
【００９０】
酸化物半導体膜の成膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合ガス雰囲気下などで行えばよい。
【００９１】
例えば、酸化物半導体膜は、次のように成膜することができる。基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比率３３％）とすることができる。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ましい。基板温度は１００℃以上４００℃以下とする。基板１００が加熱された状態で成膜を行うことで、酸化物半導体膜に含まれる過剰な水素やその他の不純物濃度を低減することができる。また、スパッタリングによる損傷を軽減することができる。また、絶縁膜１０２から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜１０２と酸化物半導体膜との界面準位を低減することができる。
【００９２】
基板１００を大気に暴露した後、酸化物半導体膜に対して、第３の熱処理を行ってもよい。第３の熱処理によって酸化物半導体膜中の、過剰な水素を除去し、かつ酸化物半導体膜の構造を整えることができる。第３の熱処理の温度は、１００℃以上６５０℃以下または基板の歪み点未満、好ましくは２５０℃以上６００℃以下、さらに好ましくは２５０℃以上４５０℃以下とする。熱処理は、酸化性雰囲気下、もしくは不活性雰囲気下とする。また、絶縁膜１０２から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜１０２と酸化物半導体膜との界面準位を低減することができる。
【００９３】
第３の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下で、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
【００９４】
第３の熱処理を行う装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＲＴＡ装置を用いることができる。
【００９５】
ところで、その後のプロセス中において、第３の熱処理と同様の熱処理を基板１００に対して繰り返し行ってもよい。
【００９６】
なお、酸化性雰囲気とは、酸化性ガス（酸素ガス、オゾンガス、酸化窒素ガスなど）の雰囲気であって、水素などが含まれないことが好ましい。例えば、導入する酸化性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００９７】
次に、酸化物半導体膜を加工して島状の酸化物半導体膜１０６を形成する（図６（Ｂ）参照。）。
【００９８】
酸化物半導体膜１０６の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成してもよい。
【００９９】
次いで、絶縁膜１０２及び酸化物半導体膜１０６上に、ソース電極及びドレイン電極（これと同じ膜で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図６（Ｃ）参照。）。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０８ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
【０１００】
ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ及びＷから選ばれた元素を含む金属膜または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側及び上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはこれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を積層させた構成を用いてもよい。なお、ソース電極１０８ａ及びドレイン電極１０８ｂとなる導電膜を実施の形態１に示す装置で成膜してもよい。
【０１０１】
また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電膜は、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としてはＩｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、ＩＴＯ、Ｉｎ２Ｏ３―ＺｎＯまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１０２】
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
【０１０３】
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くすることが可能であり、回路の動作を速くすることができる。
【０１０４】
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。
【０１０５】
なお、導電膜のエッチングの際に、酸化物半導体膜１０６の一部がエッチングされ、溝部（凹部）を有する酸化物半導体膜となることもある。
【０１０６】
なお、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【０１０７】
この場合、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体膜１０６と島状の酸化物導電膜を形成する。酸化物半導体膜１０６及び酸化物導電膜上にソース電極１０８ａ、ドレイン電極１０８ｂを形成した後、ソース電極１０８ａ、ドレイン電極１０８ｂをマスクとして、酸化物導電膜をエッチングし、ソース領域及びドレイン領域に分割し、バッファを形成する。
【０１０８】
または、酸化物半導体膜１０６上に酸化物導電膜を形成し、その上に導電膜を形成し、酸化物導電膜及び導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極１０８ａ及びドレイン電極１０８ｂの下部に接してそれぞれソース領域及びドレイン領域となるバッファを形成する。
【０１０９】
酸化物導電膜の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。
【０１１０】
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体膜１０６の一部と接するように、ゲート絶縁膜１１２を成膜する（図６（Ｄ）参照。）。
【０１１１】
なお、ゲート絶縁膜１１２の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出している酸化物半導体膜１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜１０６の一部に接するゲート絶縁膜１１２を成膜することが好ましい。
【０１１２】
ゲート絶縁膜１１２は、絶縁膜１０２と同様の構成とすることができる。ゲート絶縁膜１１２の合計の厚さは、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁膜が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい傾向となる。また、ゲート絶縁膜が５ｎｍ以下となるとトンネル電流によるリークが増大することがわかっている。なお、ゲート絶縁膜１１２を実施の形態１に示す装置で成膜してもよい。
【０１１３】
その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極１１４を形成する（図６（Ｅ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造としてもよい。
【０１１４】
以上の工程でトランジスタ１５１が作製される。
【０１１５】
次に、図７（Ａ）乃至図７（Ｅ）を用いて、図５（Ａ）に示すトランジスタ１５２の作製工程の一例について説明する。なお、本実施の形態では、図１（Ａ）の成膜装置を用いた作製方法を示す。
【０１１６】
まず、基板供給室１１から基板１００をロードロック室１２ａに搬送する。次に、基板１００をロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。その後、搬送室１３を経てリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃに基板１００を移動させ、厚さ３００ｎｍの絶縁膜１０２をスパッタリング法によって成膜する（図７（Ａ）参照。）。その後、導電膜を成膜する。
【０１１７】
一旦基板を成膜装置から取り出し、導電膜をフォトリソグラフィ工程によって加工してソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図７（Ｂ）参照。）。
【０１１８】
なお、絶縁膜１０２とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。
【０１１９】
この場合、絶縁膜１０２上に酸化物導電膜と導電膜の積層を形成し、酸化物導電膜と導電膜との積層を同じフォトリソグラフィ工程によって形状を加工してソース電極１０８ａ及びドレイン電極１０８ｂと下部で接するソース領域及びドレイン領域となるバッファを形成すればよい。
【０１２０】
または、絶縁膜１０２上に導電膜と酸化物導電膜の積層を形成し、導電膜及び酸化物導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極１０８ａ及びドレイン電極１０８ｂの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成してもよい。
【０１２１】
次に、基板供給室１１から基板１００をロードロック室１２ａに搬送する。次に、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。その後、搬送室１３を経てリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂに基板１００を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。このように、図１（Ａ）の成膜装置を用いることによって水素混入の少ない作製プロセスを進めることができる。
【０１２２】
次に、酸化物半導体膜を加工して島状の酸化物半導体膜１０６を形成する（図７（Ｃ）参照。）。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい。
【０１２３】
なお、ソース電極１０８ａ及びドレイン電極１０８ｂの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成する場合、酸化物半導体膜１０６の加工の際にバッファも加工されることがある。この場合も、最終的な断面の形状は異なるものの、バッファの有する機能は異ならない。
【０１２４】
次に、酸化物半導体膜１０６を覆い、かつ、ソース電極１０８ａ及びドレイン電極１０８ｂの一部と接するように、ゲート絶縁膜１１２を成膜する（図７（Ｄ）参照。）。
【０１２５】
その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極１１４を形成する（図７（Ｅ）参照。）。
【０１２６】
以上の工程でトランジスタ１５２が形成される。
【０１２７】
以上のように、本実施の形態によって、電気特性のばらつきの少ない酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
【０１２８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１２９】
（実施の形態３）
実施の形態２において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を、図８を用いて説明する。
【０１３０】
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
【０１３１】
まず、基板１００上に絶縁膜１０２を成膜する。
【０１３２】
次に、絶縁膜１０２上に厚さ１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜する。第１の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１００℃以上４００℃以下とする。
【０１３３】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を６０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚さ５ｎｍの第１の酸化物半導体膜を成膜する。
【０１３４】
次いで、基板を配置する成膜室雰囲気を窒素、または乾燥空気とし、第１の結晶化熱処理を行う。第１の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第１の結晶化熱処理によって第１の結晶性酸化物半導体膜１１６ａを形成する（図８（Ａ）参照。）。
【０１３５】
第１の結晶化熱処理の温度にもよるが、第１の結晶化熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そして内部から底部へと結晶成長が進行する。
【０１３６】
第１の結晶化熱処理によって、絶縁膜１０２中の酸素を第１の結晶性酸化物半導体膜１１６ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体膜の酸素欠損、及び絶縁膜１０２と第１の結晶性酸化物半導体膜１１６ａとの界面準位を低減することができる。
【０１３７】
次いで、第１の結晶性酸化物半導体膜１１６ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。第２の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基板温度は１００℃以上４００℃以下とする。成膜時の基板温度を１００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
【０１３８】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を６０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚さ２５ｎｍの第２の酸化物半導体膜を成膜する。
【０１３９】
次いで、第２の結晶化熱処理を行う。第２の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第２の結晶化熱処理によって第２の結晶性酸化物半導体膜１１６ｂを形成する（図８（Ｂ）参照。）。ここで、第２の結晶化熱処理は、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の高密度化及び欠陥数の低減を図れるため好ましい。第２の結晶化熱処理によって、第１の結晶性酸化物半導体膜１１６ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体膜１１６ｂが形成される。
【０１４０】
また、絶縁膜１０２の形成から第２の結晶化熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図１（Ａ）に上面図を示す成膜装置を用いればよい。成膜室１０ａ、１０ｂ、１０ｃ、搬送室１３、及び基板加熱室１５は、水素及び水分をほとんど含まない雰囲気下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図１（Ａ）の成膜装置を用いた作製工程の手順の一例は、まず、基板供給室１１から基板１００を搬送し、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１００に付着している水素を真空ベークなどで除去し、その後、搬送室１３を経て成膜室１０ｃに基板１００を移動させ、成膜室１０ｃ内で絶縁膜１０２を成膜する。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板１００を移動させ、成膜室１０ａ内で厚さ５ｎｍの第１の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１５に基板１００を移動させ、第１の結晶化熱処理を行う。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板１００を移動させ、成膜室１０ａ内で厚さ１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１５に基板１００を移動させ、第２の結晶化熱処理を行う。このように、図１（Ａ）の成膜装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。また、絶縁膜１０２、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜の積層を形成した後、大気に触れることなく、成膜室１０ｂ内で金属ターゲットを用いてソース電極及びドレイン電極を形成するための導電膜を第２の結晶性酸化物半導体膜上に成膜することもできる。なお、スループットの向上のために、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜を別々の成膜室で成膜しても構わない。
【０１４１】
次いで、第１の結晶性酸化物半導体膜１１６ａと第２の結晶性酸化物半導体膜１１６ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜１１６を形成する（図８（Ｃ）参照。）。図では、第１の結晶性酸化物半導体膜１１６ａと第２の結晶性酸化物半導体膜１１６ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
【０１４２】
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【０１４３】
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ酸化物半導体：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。なお、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、一部に結晶粒界を有している。
【０１４４】
なお、第１及び第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料であり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材料を用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【０１４５】
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形成するための成膜と結晶化熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。
【０１４６】
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜１１６を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態２におけるトランジスタ１５１、トランジスタ１５２）に、適宜用いることができる。
【０１４７】
また、酸化物半導体膜１０６として本実施の形態の酸化物半導体積層を用いた実施の形態２におけるトランジスタ１５１においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図３（Ｂ）では上下方向。）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはバイアス−熱（ＢＴ：Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレスが与えられても、電気特性の劣化は抑制または低減される。
【０１４８】
酸化物半導体膜１１６のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。
【０１４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５０】
本実施例では、成膜装置であるスパッタリング装置の成膜室の立ち上げ方法と、該成膜室を用いて成膜した酸化物半導体膜中の水素濃度を示す。
【０１５１】
試料は６種類用意した。試料Ａ、試料Ｂおよび試料Ｃは、以下の方法で準備した。まず、スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、成膜室の圧力が５×１０−４Ｐａとなるまで真空引きした。次に、室温にてダミー成膜を１分間×１００枚行った後、成膜室の圧力が８×１０−５Ｐａ以下になってからシリコンウェハ上に酸化物半導体膜を成膜した。ただし、１００枚のダミー成膜は、１バッチで２０枚のダミー成膜を計５回行い、かつバッチ間で１時間以上真空引きを行っている。
【０１５２】
試料Ｄ、試料Ｅおよび試料Ｆは、以下の方法で準備した。まず、スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、成膜室の圧力が５×１０−４Ｐａとなるまで真空引きした。次に、基板温度が４１０℃になる温度に基板ホルダの温度を加熱し、成膜室自体の温度を２００℃とした後、さらに成膜室の圧力が５×１０−４Ｐａになるまで真空引きした。次に、ダミー成膜を５分間×１００枚行った後に、９×１０−５Ｐａ以下になってから酸化物半導体膜を成膜した。ただし、１００枚のダミー成膜は、１バッチで２０枚のダミー成膜を計５回行い、かつバッチ間で１時間以上真空引きを行っている。
【０１５３】
酸化物半導体膜の成膜条件は以下の通りである。Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、相対密度９５％以上）を用い、成膜電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ、成膜ガスをアルゴン３０ｓｃｃｍ及び酸素１５ｓｃｃｍ、ターゲットと基板との距離を６０ｍｍ、成膜時基板温度を室温（試料Ａおよび試料Ｄ）、２５０℃（試料Ｂおよび試料Ｅ）または４００℃（試料Ｃおよび試料Ｆ）として成膜した。なお、ダミー成膜は、成膜時基板温度以外の条件を、上述の酸化物半導体膜と同条件で行っている。
【０１５４】
試料Ａ乃至試料Ｆの酸化物半導体膜の水素濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定し、結果を図９に示す。ここで、実線２００Ａは試料Ａを、実線２００Ｂは試料Ｂを、実線２００Ｃは試料Ｃを、実線２００Ｄは試料Ｄを、実線２００Ｅは試料Ｅを、実線２００Ｆは試料Ｆを、それぞれ示す。なお、図９において、およそ３００ｎｍの深さまでが酸化物半導体膜中の水素濃度を示す。
【０１５５】
図９（Ａ）より、基板温度を室温で成膜した試料Ａよりも基板温度を２５０℃で成膜した試料Ｂの酸化物半導体膜中の水素濃度が高いことがわかった。これは、酸化物半導体膜成膜時に、基板加熱による輻射熱で成膜室内壁に吸着していたガス分子が脱離し、酸化物半導体膜中に取り込まれたためと理解される。また、基板温度を４００℃で成膜した試料Ｃでは、基板温度を室温で成膜した試料Ａと比べて酸化物半導体膜中の水素濃度が低いことがわかった。これは、成膜室内壁に吸着していたガス分子が脱離し酸化物半導体膜中に取り込まれるとともに、酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こっているためと理解される。即ち、酸化物半導体膜中に取り込まれるガス分子及び放出されるガス分子の割合によって、酸化物半導体膜中の水素濃度が図示した値になったと理解される。
【０１５６】
図９（Ｂ）より、基板温度を室温で成膜した試料Ｄ及び基板温度を２５０℃で成膜した試料Ｅの酸化物半導体膜中の水素濃度にほとんど差がないことがわかった。これは、成膜室自体の温度を上げたこと及び加熱しながらダミー成膜を行ったことによって、あらかじめ成膜室内壁に吸着していたガス分子を脱離していたためと理解される。また、基板温度を４００℃で成膜した試料Ｆでは、基板温度を室温で成膜した試料Ｄと比べて酸化物半導体膜中の水素濃度が低いことがわかった。これは、成膜室内壁からの脱ガスがほとんどなく、かつ酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こったためと理解される。
【０１５７】
以上より、酸化物半導体膜の成膜前の処理条件（成膜室立ち上げ条件）によって、成膜室における水素の脱離速度を高めることができ、酸化物半導体膜中の水素濃度をさらに低減できることがわかる。
【０１５８】
次に、同様の試料Ａ乃至試料Ｆを用いて、ＴＤＳ分析によるｍ／ｚ＝１８のスペクトルを比較した。試料Ａ乃至試料ＦのＴＤＳスペクトルを図１０に示す。なお、酸化物半導体膜の成膜前に、シリコンウェハに対し１×１０−５Ｐａの減圧雰囲気において基板温度を４００℃として５分間の熱処理（基熱処理ともいう。）を行った場合のＴＤＳスペクトルも示す。なお、基熱処理を行った試料は、真空連続で酸化物半導体膜を成膜している。ここで、ｍ／ｚ＝１８のスペクトルを示すガス分子にはＨ２Ｏがある。
【０１５９】
図１０（Ａ）乃至図１０（Ｆ）は、それぞれ試料Ａ乃至試料ＦのＴＤＳスペクトルを示す。図１０中のピーク２５０は、試料内部または基板表面などからの、比較的エネルギーの高い結合が切れることに起因して放出するＨ２Ｏと理解される。
【０１６０】
ピーク２５０について基熱処理を行った試料と基熱処理を行っていない試料とを比較した。図１０において、細線で示すスペクトルは基熱処理なしの試料を示し、太線で示すスペクトルは基熱処理ありの試料を示す。試料Ｃおよび試料Ｆでは基熱処理の有無によるＨ２Ｏの放出量はほとんど差がないように見えるが、その他の試料においては、基熱処理ありの試料で基熱処理なしの試料よりもＨ２Ｏの放出量が少なくなっていることがわかる。
【０１６１】
これは、基熱処理を行うことによって、基板表面に吸着していたガス分子が除去できたためと理解される。
【０１６２】
以上より、酸化物半導体膜の成膜前の基熱処理によって、基板表面に吸着しているガス分子を除去することができ、酸化物半導体膜から放出されるＨ２Ｏの量を低減できることがわかる。
【符号の説明】
【０１６３】
１０ 成膜室
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板加熱室
１６ａ ゲートバルブ
１６ｂ ゲートバルブ
１６ｃ ゲートバルブ
１６ｄ ゲートバルブ
１６ｅ ゲートバルブ
１６ｆ ゲートバルブ
１６ｇ ゲートバルブ
１６ｈ ゲートバルブ
２０ａ 成膜室
２０ｂ 成膜室
２２ａ ロードロック室
２２ｂ ロードロック室
２５ 基板加熱室
２６ａ ゲートバルブ
２６ｂ ゲートバルブ
２６ｃ ゲートバルブ
２６ｄ ゲートバルブ
２６ｅ ゲートバルブ
２６ｆ ゲートバルブ
３２ ターゲット
３４ ターゲットホルダ
４２ 基板ホルダ
４４ 基板ヒータ
４６ シャッター軸
４８ シャッター板
５０ ＲＦ電源
５２ 整合器
５４ 精製機
５６ 成膜ガス供給源
５８ 真空ポンプ
６８ 対向電極
１００ 基板
１０２ 絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁膜
１１４ ゲート電極
１１６ 酸化物半導体膜
１１６ａ 第１の結晶性酸化物半導体膜
１１６ｂ 第２の結晶性酸化物半導体膜
１２８ａ バッファ
１２８ｂ バッファ
１５１ トランジスタ
１５２ トランジスタ
２００Ａ 実線
２００Ｂ 実線
２００Ｃ 実線
２００Ｄ 実線
２００Ｅ 実線
２００Ｆ 実線
２５０ ピーク
【特許請求の範囲】
【請求項１】
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された搬送室と、
前記搬送室とゲートバルブを介して接続された基板加熱室と、
前記搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有することを特徴とする成膜装置。
【請求項２】
請求項１において、
前記成膜室を複数有することを特徴とする成膜装置。
【請求項３】
請求項１または請求項２において、
前記ロードロック室を複数有することを特徴とする成膜装置。
【請求項４】
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された基板加熱室と、
前記基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有することを特徴とする成膜装置。
【請求項５】
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された基板加熱室と、
前記基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第１の成膜室と、
前記第１の成膜室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第２の成膜室と、を有することを特徴とする成膜装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記基板加熱室は、プラズマ処理室を兼ねることを特徴とする成膜装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一におけるターゲットと基板との距離が、スパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さいことを特徴とする成膜装置。
【請求項８】
請求項１乃至請求項６のいずれか一において、
前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一におけるターゲットと基板との距離が、２５ｍｍ以下であることを特徴とする成膜装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
成膜ガスの供給源と、前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一と、を有し、
前記成膜ガスの供給源と、前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一との間に精製機を有することを特徴する成膜装置。
【請求項１０】
請求項９において、
前記精製機から、前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一までの配管の長さが、５ｍ以下であることを特徴とする成膜装置。
【請求項１１】
リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に基板を導入した後、
前記成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に膜を成膜することを特徴とする成膜方法。
【請求項１２】
真空排気された基板加熱室に基板を導入した後、
前記基板を、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、
前記熱処理された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に導入した後、
前記成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に膜を成膜することを特徴とする成膜方法。
【請求項１３】
真空排気された基板加熱室に基板を導入した後、
前記基板を、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、
前記熱処理された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第１の成膜室に導入した後、
前記第１の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に絶縁膜を成膜し、
前記絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第２の成膜室に導入した後、
前記第２の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に酸化物半導体膜を成膜することを特徴とする成膜方法。
【請求項１４】
真空排気されたプラズマ処理室に基板を導入した後、
前記基板をプラズマ処理し、
前記プラズマ処理された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第１の成膜室に導入した後、
前記第１の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に絶縁膜を成膜し、
前記絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第２の成膜室に導入した後、
前記第２の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に酸化物半導体膜を成膜することを特徴とする成膜方法。
【請求項１５】
請求項１３または請求項１４のいずれか一において、
前記酸化物半導体膜の成膜時の基板温度が、１００℃以上４００℃以下であることを特徴とする成膜方法。
【請求項１６】
請求項１３または請求項１４において、
前記絶縁膜の成膜時の基板温度が、５０℃以上４５０℃以下であることを特徴とする成膜方法。
【請求項１】
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された搬送室と、
前記搬送室とゲートバルブを介して接続された基板加熱室と、
前記搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有することを特徴とする成膜装置。
【請求項２】
請求項１において、
前記成膜室を複数有することを特徴とする成膜装置。
【請求項３】
請求項１または請求項２において、
前記ロードロック室を複数有することを特徴とする成膜装置。
【請求項４】
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された基板加熱室と、
前記基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有することを特徴とする成膜装置。
【請求項５】
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された基板加熱室と、
前記基板加熱室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第１の成膜室と、
前記第１の成膜室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である第２の成膜室と、を有することを特徴とする成膜装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記基板加熱室は、プラズマ処理室を兼ねることを特徴とする成膜装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一におけるターゲットと基板との距離が、スパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さいことを特徴とする成膜装置。
【請求項８】
請求項１乃至請求項６のいずれか一において、
前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一におけるターゲットと基板との距離が、２５ｍｍ以下であることを特徴とする成膜装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
成膜ガスの供給源と、前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一と、を有し、
前記成膜ガスの供給源と、前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一との間に精製機を有することを特徴する成膜装置。
【請求項１０】
請求項９において、
前記精製機から、前記成膜室、前記第１の成膜室及び前記第２の成膜室の少なくとも一までの配管の長さが、５ｍ以下であることを特徴とする成膜装置。
【請求項１１】
リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に基板を導入した後、
前記成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に膜を成膜することを特徴とする成膜方法。
【請求項１２】
真空排気された基板加熱室に基板を導入した後、
前記基板を、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、
前記熱処理された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された成膜室に導入した後、
前記成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に膜を成膜することを特徴とする成膜方法。
【請求項１３】
真空排気された基板加熱室に基板を導入した後、
前記基板を、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理し、
前記熱処理された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第１の成膜室に導入した後、
前記第１の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に絶縁膜を成膜し、
前記絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第２の成膜室に導入した後、
前記第２の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に酸化物半導体膜を成膜することを特徴とする成膜方法。
【請求項１４】
真空排気されたプラズマ処理室に基板を導入した後、
前記基板をプラズマ処理し、
前記プラズマ処理された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第１の成膜室に導入した後、
前記第１の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に絶縁膜を成膜し、
前記絶縁膜が成膜された基板を、大気に暴露することなく、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である真空排気された第２の成膜室に導入した後、
前記第２の成膜室に９９．９９９９９９％以上の純度である成膜ガスを導入し、
前記成膜ガスを用いてターゲットをスパッタリングして、前記基板上に酸化物半導体膜を成膜することを特徴とする成膜方法。
【請求項１５】
請求項１３または請求項１４のいずれか一において、
前記酸化物半導体膜の成膜時の基板温度が、１００℃以上４００℃以下であることを特徴とする成膜方法。
【請求項１６】
請求項１３または請求項１４において、
前記絶縁膜の成膜時の基板温度が、５０℃以上４５０℃以下であることを特徴とする成膜方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２２７５０３（Ｐ２０１２−２２７５０３Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−１７８２０３（Ｐ２０１１−１７８２０３）
【出願日】平成２３年８月１７日（２０１１．８．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年８月１７日（２０１１．８．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]