液晶表示装置、及び液晶表示装置の駆動方法
【課題】動画と静止画を表示可能な液晶表示装置において、誤動作を低減し、低消費電力化が可能な液晶表示装置を提供する。
【解決手段】端子部、スイッチングトランジスタ、駆動回路部、並びに画素トランジスタ及び複数の画素を有する画素回路部、が形成された第１の基板と、スイッチングトランジスタを介して端子部と電気的に接続される共通電極が形成された第２の基板と、画素電極と共通電極との間には液晶が挟持されており、静止画を表示する期間において、スイッチングトランジスタの第１の端子と第２の端子とを非導通状態とし、共通電極を電気的に浮遊状態とし、静止画から動画に切り替わる期間において、共通電極に共通電位を供給する第１のステップ、駆動回路部に電源電圧を供給する第２のステップ、駆動回路部にクロック信号を供給する第３のステップ、駆動回路部にスタートパルス信号を供給する第４のステップ、の順に行う。
【解決手段】端子部、スイッチングトランジスタ、駆動回路部、並びに画素トランジスタ及び複数の画素を有する画素回路部、が形成された第１の基板と、スイッチングトランジスタを介して端子部と電気的に接続される共通電極が形成された第２の基板と、画素電極と共通電極との間には液晶が挟持されており、静止画を表示する期間において、スイッチングトランジスタの第１の端子と第２の端子とを非導通状態とし、共通電極を電気的に浮遊状態とし、静止画から動画に切り替わる期間において、共通電極に共通電位を供給する第１のステップ、駆動回路部に電源電圧を供給する第２のステップ、駆動回路部にクロック信号を供給する第３のステップ、駆動回路部にスタートパルス信号を供給する第４のステップ、の順に行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に至
るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進
められている。近年では、地球環境への関心の高まり、及びモバイル機器の利便性向上の
点から、低消費電力型の液晶表示装置の開発が注目されている。
【０００３】
特許文献１には、液晶表示装置の低消費電力化を図るために、全てのゲート線、及び信
号線を非選択状態とする休止期間に、各信号線の電位を一定に保持するために、全データ
信号線を電気的にデータ信号ドライバから切り離してハイインピーダンス状態とする構成
について開示している。
【０００４】
非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示
の際のリフレッシュレートを異ならせる構成について開示している。そして静止画表示の
際の、休止期間と走査期間の信号切り替えに伴ってドレイン−コモン電圧の変動を伴い、
フリッカが知覚されてしまうのを防ぐために、休止期間中にも信号線とコモン電極とに同
位相の交流信号を印加してドレイン−コモン電圧の変動を防ぐ構成について開示している
。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３１２２５３号公報
【非特許文献】
【０００６】
【非特許文献１】Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１または非特許文献１の構成のように複雑な駆動をすると、液晶表示装置
のゲート線や信号線に信号を供給する駆動回路の構成及びその動作が複雑化し、液晶表示
装置の消費電力を十分低減することができない。
【０００８】
また非特許文献１の構成のように動画表示と静止画表示でリフレッシュレートを異ならせ
る場合、液晶表示装置の消費電力を更に低減するためには、静止画を表示する際のリフレ
ッシュレートを極端に低減する必要がある。しかしながら静止画を表示する際のリフレッ
シュレートを極端に低減すると、画素電極に保持すべき電荷が画素トランジスタよりリー
クしてしまうといった問題、及び／またはノイズ等により画素電極とコモン電極との間の
画像信号に乱れが生じるといった問題により、画像信号を保持する期間で表示する画像が
劣化してしまう。
【０００９】
そこで、本発明の一態様は、液晶表示装置の駆動回路での複雑な動作を必要とせず、静止
画を表示する際にリフレッシュレートを低減することによる、表示する画像の劣化を抑制
することを課題の一とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、動画を表示する期間において、第１の基板に形成された駆動回路部に
電気的に接続される半導体層が酸化物半導体である画素トランジスタを導通状態として画
素電極に画像信号を供給し、第１の基板に形成された端子部に電気的に接続される半導体
層が酸化物半導体であるスイッチングトランジスタを導通状態とし、スイッチングトラン
ジスタを介して端子部と電気的に接続される第２の基板に形成された共通電極に共通電位
を供給し、静止画を表示する期間において、画素トランジスタを非導通状態として画素電
極を電気的に浮遊状態とし、且つスイッチングトランジスタを非導通状態とし、共通電極
を電気的に浮遊状態とし、静止画から動画に切り替わる期間において、共通電極に共通電
位を供給する第１のステップ、駆動回路部に電源電圧を供給する第２のステップ、駆動回
路部にクロック信号を供給する第３のステップ、駆動回路部にスタートパルス信号を供給
する第４のステップ、の順に行う液晶表示装置の駆動方法である。
【００１１】
別の本発明の一態様は、動画を表示する期間において、第１の基板に形成された駆動回路
部に電気的に接続される半導体層が酸化物半導体である画素トランジスタを導通状態とし
て画素電極に画像信号を供給し、第１の基板に形成された端子部に電気的に接続される半
導体層が酸化物半導体であるスイッチングトランジスタを導通状態とし、スイッチングト
ランジスタを介して端子部と電気的に接続される第２の基板に形成された共通電極に共通
電位を供給し、静止画を表示する期間において、画素トランジスタを非導通状態として画
素電極を電気的に浮遊状態とし、且つスイッチングトランジスタを非導通状態とし、共通
電極を電気的に浮遊状態とし、動画から静止画に切り替わる期間において、駆動回路部へ
のスタートパルス信号の停止をする第１のステップ、駆動回路部へのクロック信号の停止
をする第２のステップ、駆動回路部に電源電圧の停止をする第３のステップ、共通電極へ
の共通電位の停止をする第４のステップ、の順に行う液晶表示装置の駆動方法である。
【００１２】
本発明の一態様において液晶表示装置は、画像信号を記憶する記憶回路と、画像信号を画
素毎に比較して差分を演算する比較回路と、駆動回路の制御及び画像信号の読み出しを行
う表示制御回路と、を有し、比較回路において、記憶回路に記憶された連続するフレーム
期間の画像信号を読み出して画素毎に比較して差分を演算し、動画または静止画の判定を
行う液晶表示装置の駆動方法でもよい。
【００１３】
本発明の一態様において、スイッチングトランジスタは、表示制御回路よりスイッチング
トランジスタのゲート端子に供給される信号に応じて、共通電位が供給される端子部と共
通電極との導通状態または非導通状態を制御する液晶表示装置の駆動方法でもよい。
【００１４】
本発明の一態様において、スイッチングトランジスタは、チャネル幅１μｍあたりのオフ
電流値が室温において１０ｚＡ／μｍ以下であって、該スイッチングトランジスタによっ
て、共通電位が供給される端子部と共通電極との導通状態または非導通状態を制御する液
晶表示装置の駆動方法でもよい。
【発明の効果】
【００１５】
本発明の一態様により、静止画を表示する際にリフレッシュレートを低減しても、表示す
る画像の劣化を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一態様の液晶表示装置を説明するための図。
【図２】本発明の一態様の液晶表示装置を説明するための図。
【図３】本発明の一態様の液晶表示装置を説明するための図。
【図４】本発明の一態様の液晶表示装置を説明するための図。
【図５】本発明の一態様の液晶表示装置を説明するための図。
【図６】本発明の一態様の液晶表示装置を説明するための図。
【図７】本発明の一態様の液晶表示装置を説明するための図。
【図８】本発明の一態様の液晶表示装置を説明するための図。
【図９】本発明の一態様の電子機器を説明するための図。
【図１０】本発明の一態様の電子機器を説明するための図。
【図１１】本発明の一態様の液晶表示装置を説明するための図。
【図１２】本発明の一態様の液晶表示装置を説明するための図。
【図１３】本発明の一態様の液晶表示装置を説明するための図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００１８】
なお、各実施の形態の図面等において示す各構成の大きさ、層の厚さ、又は信号波形のな
まりは、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケ
ールに限定されない。
【００１９】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
【００２０】
（実施の形態１）
本実施の形態では、液晶表示装置のブロック図、及びタイミングチャート等について示
し、説明する。
【００２１】
まず図１では、液晶表示装置のブロック図を示し、本明細書に係る液晶表示装置の各構成
について説明する。
【００２２】
図１で示す液晶表示装置１００は、表示パネル１０１、記憶回路１０２、比較回路１０３
、表示制御回路１０４、選択回路１０９を有する。
【００２３】
表示パネル１０１は、一例として、駆動回路部１０５及び画素回路部１０６、共通電極部
１１０（コモン電極部ともいう）、及びスイッチングトランジスタ１１１を有する。駆動
回路部１０５は、ゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂを有する。
【００２４】
ゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂは、複数の画素を有する画素回
路部１０６を駆動するための駆動回路である。ゲート線側駆動回路１０７Ａ、信号線側駆
動回路１０７Ｂは、シフトレジスタ回路を有する。ゲート線側駆動回路１０７Ａ、信号線
側駆動回路１０７Ｂ、画素回路部１０６、及びスイッチングトランジスタ１１１は、同じ
基板に形成される薄膜トランジスタにより回路が構成される。なおゲート線側駆動回路１
０７Ａ及び信号線側駆動回路１０７Ｂと、画素回路部１０６及びスイッチングトランジス
タ１１１と、が別の基板に形成される構成でもよい。
【００２５】
駆動回路部１０５は、表示制御回路１０４の制御により、高電源電位Ｖｄｄ、低電源電位
Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、及び画像信号Ｄａｔａが供給されるこ
ととなる。共通電極部１１０には、表示制御回路１０４での制御により、スイッチングト
ランジスタ１１１を介して共通電位Ｖｃｏｍが供給されることとなる。
【００２６】
なお高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位とは基準電
位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、薄膜トランジスタが
動作できる程度の電位であることが望ましい。なお高電源電位Ｖｄｄ及び低電源電位Ｖｓ
ｓの電位差を、電源電圧と呼ぶこともある。
【００２７】
なお電圧とは、ある電位と基準の電位（例えばグラウンド電位）との電位差のことを示す
場合が多い。よって電圧を電位と言い換えることが可能である。
【００２８】
なお共通電位Ｖｃｏｍは、画素電極に供給される画像信号Ｄａｔａの電位に対して基準と
なる電位であればよく、一例としてはグラウンド電位であってもよい。なお画像信号Ｄａ
ｔａは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、フレーム反転
駆動等に応じて適宜反転させて表示パネル１０１に入力する構成とすればよい。
【００２９】
なお記憶回路１０２への、動画または静止画を表示するための画像信号の供給がアナログ
信号の場合には、Ａ／Ｄコンバータ等を介してデジタル信号に変換して、記憶回路１０２
に供給する構成とすればよい。予めデジタル信号に変換しておくことで、後に画像信号の
差分を検出する際、検出を容易に行うことができ好適である。
【００３０】
記憶回路１０２は、複数のフレームに関する画像信号を記憶するための複数のフレームメ
モリ１０８を有する。記憶回路１０２が有するフレームメモリ１０８の数は特に限定され
るものではなく、複数のフレームに関する画像信号を記憶できる素子であればよい。なお
フレームメモリ１０８は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）等の記憶素子を用いて構成すればよい。
【００３１】
なおフレームメモリ１０８は、フレーム期間毎に画像信号を記憶する構成であればよく、
フレームメモリの数について特に限定されるものではない。フレームメモリ１０８の画像
信号は、比較回路１０３及び選択回路１０９により選択的に読み出されるものである。
【００３２】
なおスイッチングトランジスタは、ゲートに印加される電圧に応じて、ソース端子及びド
レイン端子間の二端子間の導通または非導通を選択して、スイッチング動作を実現しうる
薄膜トランジスタによる素子である。
【００３３】
なお本実施の形態の構成において、画素回路部１０６及びスイッチングトランジスタ１１
１を構成する薄膜トランジスタの半導体層には、酸化物半導体を用いる。酸化物半導体は
、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物
が極力含まれないように高純度化することにより真性（ｉ型）とし、又は真性型としたも
のである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力
除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴
としている。従って、薄膜トランジスタが有する酸化物半導体層は、高純度化及び電気的
にｉ型（真性）化された酸化物半導体層である。
【００３４】
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好
ましくは１×１０１１／ｃｍ３未満である。
【００３５】
酸化物半導体中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なくす
ることができる。具体的には、上述の酸化物半導体層を具備する薄膜トランジスタは、チ
ャネル幅１μｍあたりのオフ電流値を室温下において、１０ａＡ／μｍ（１×１０−１７
Ａ／μｍ）以下にすること、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さ
らには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）にすることが可能である。つまり薄膜
トランジスタの非導通状態において、酸化物半導体は絶縁体とみなせて回路設計を行うこ
とができる。一方で、酸化物半導体層を具備する薄膜トランジスタの導通状態においては
、非晶質シリコンで形成される半導体層を具備する薄膜トランジスタよりも高い電流供給
能力を見込むことができる。
【００３６】
オフ電流の極めて小さい薄膜トランジスタを画素回路部１０６に採用することで、各画素
の画素電極の電位の変動要因となり得る信号線から電気的に切り離すことができ、信号線
の電位の変動による画素電極の電位の変動を低減できる。またオフ電流の極めて小さい薄
膜トランジスタをスイッチングトランジスタ１１１に採用することで、共通電位Ｖｃｏｍ
が供給される外部端子部より切り離すことができ、共通電極部を電気的に浮遊状態として
液晶素子の両端の電極に印加される電圧がノイズ等により変動することを低減できる。
【００３７】
画素回路部１０６及びスイッチングトランジスタ１１１を構成する薄膜トランジスタの
半導体層に酸化物半導体を用いることで、リフレッシュレートを低減して静止画を表示す
る期間のゲート線側駆動回路及び信号線側駆動回路を停止状態とする期間を大幅に延ばし
、且つ画素の表示をそのまま保持することができる。その結果、駆動回路での複雑な動作
を必要とせず、ゲート線側駆動回路及び信号線側駆動回路を駆動するための信号を停止す
る期間を大きく延ばすことができ、消費電力を低減することができる。なお各画素の画素
電極の電位をリフレッシュするための周期としては、オフ電流が極端に小さい酸化物半導
体を用いた薄膜トランジスタを用いることにより、１分以上程度としても全く問題ない。
そして、画素回路部１０６及びスイッチングトランジスタ１１１を構成する薄膜トランジ
スタの半導体層に酸化物半導体を用いることで液晶素子の両端の電極を浮遊状態にでき、
ノイズ等による表示する画像の劣化を低減することができる。
【００３８】
なお酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、
三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ
膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ
膜、Ｚｎ−Ｏ膜などの酸化物半導体層を用いることができる。また、上記酸化物半導体層
にＳｉＯ２を含んでもよい。
【００３９】
また、酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いるこ
とができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金
属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣ
ｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のう
ち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半
導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
【００４０】
なお、酸化物半導体層を具備する薄膜トランジスタは、オン電流の温度依存性がほとんど
見られず、オフ電流も非常に小さいままであるため、高温下での使用の際、好適である。
【００４１】
比較回路１０３は、記憶回路１０２に記憶された連続するフレーム期間の画像信号を選択
的に読み出して、当該画像信号の連続するフレーム間での比較を画素毎に行い、差分を検
出するための回路である。なお差分の検出の有無により、表示制御回路１０４及び選択回
路１０９での動作が決定されることとなる。当該比較回路１０３での画像信号の比較によ
り、いずれかの画素で差分が検出された際に当該差分を検出した連続するフレーム期間は
、動画であると判断する。一方比較回路１０３での画像信号の比較により、全ての画素で
差分が検出されない際に当該差分を検出しなかった連続するフレーム期間は、静止画であ
ると判断する。すなわち比較回路１０３は、連続するフレーム期間の画像信号を、比較回
路１０３での差分の検出によって、動画を表示するための画像信号であるか、または静止
画を表示するための画像信号であるかの判断をするものである。なお、当該比較により得
られる差分は、一定のレベルを超えたときに、差分を検出したと判断されるように設定し
てもよい。なお比較回路１０３は、差分の大きさにかかわらず、差分の絶対値によって、
差分の検出の判断をする設定とすればよい。
【００４２】
なお本実施の形態においては、比較回路１０３により連続するフレーム期間での画像信号
の差分を検出することにより動画または静止画の判断を行う構成について示したが、外部
から静止画または動画を切り替える信号を供給することにより、動画であるか静止画であ
るかの信号を供給する構成としてもよい。
【００４３】
なお動画は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の目
に動く画像として認識される画像をいう。具体的には、１秒間に６０回（６０フレーム）
以上画像を切り替えることで、人間の目にはちらつきが少なく動画と認識されるものとな
る。一方、静止画は、動画と異なり、複数のフレーム期間に時分割した複数の画像を高速
に切り替えて動作させるものの、連続するフレーム期間、例えばｎフレーム目と、（ｎ＋
１）フレーム目とが同じ画像信号のことをいう。
【００４４】
選択回路１０９は比較回路１０３での差分の演算により差分が検出された際、すなわち連
続するフレーム間で表示される画像が動画の際、当該画像信号が記憶されたフレームメモ
リ１０８より画像信号を選択して表示制御回路１０４に出力するための回路である。なお
選択回路１０９は、比較回路１０３で演算により画像信号の差分が検出されない際、すな
わち連続するフレーム間で表示される画像は静止画の際、当該画像信号について表示制御
回路１０４に出力しない回路である。静止画の際、選択回路１０９では、画像信号をフレ
ームメモリ１０８より表示制御回路１０４に出力しない構成とすることにより、消費電力
を削減することができる。選択回路１０９は複数のスイッチ、例えばトランジスタで形成
されるスイッチで構成すればよい。
【００４５】
表示制御回路１０４は、比較回路１０３での差分の検出に応じて選択回路１０９で選択さ
れた画像信号の駆動回路部１０５への供給、並びに高電源電位Ｖｄｄ、低電源電位Ｖｓｓ
、スタートパルスＳＰ及びクロック信号ＣＫ等の駆動回路部１０５を制御する制御信号の
駆動回路部１０５への供給または停止の切り替えを制御するための回路である。具体的に
は、比較回路１０３により動画と判断された場合には、画像信号が記憶回路１０２より選
択回路１０９を介して読み出され表示制御回路１０４より駆動回路部１０５に供給され、
且つ制御信号が表示制御回路１０４より駆動回路部１０５に供給されることとなる。一方
、比較回路１０３により静止画と判断された場合、表示制御回路１０４では画像信号が選
択回路１０９より供給されないために駆動回路部１０５にも画像信号の供給を行わず、ま
た駆動回路部１０５への各制御信号の停止を行うこととなる。
【００４６】
なお表示制御回路１０４は、比較回路１０３での差分の演算により差分が検出された際に
、スイッチングトランジスタ１１１を導通状態（オン状態ともいう）とし、比較回路１０
３での差分の演算により差分が検出されなければ、スイッチングトランジスタ１１１を非
導通状態（オフ状態ともいう）とする。
【００４７】
なお信号の供給とは、配線に所定の電位を供給することをいう。信号の停止とは、配線へ
の所定の電位の供給を停止して所定の固定電位が供給される配線、例えば低電源電位Ｖｓ
ｓが供給された配線に接続すること、または所定の電位を供給されている配線との接続を
切断し浮遊状態とすることをいう。
【００４８】
なお静止画と判断される場合において静止画と判断される期間が短い場合には、制御信号
のうち、予め高電源電位Ｖｄｄ及び低電源電位Ｖｓｓの停止を行わない構成としてもよい
。頻繁に高電源電位Ｖｄｄ及び低電源電位Ｖｓｓの停止及び供給を繰り返すことによる消
費電力の増加を低減することができ、好適である。
【００４９】
なお画像信号及び制御信号の停止は、画素回路部１０６の各画素で画像信号を保持できる
期間にわたって行うことが望ましい。そのため、各画素で画像信号を保持できる期間の経
過の後に再度画像信号を供給するよう、表示制御回路１０４が前の期間に供給した画像信
号及び制御信号を定期的に供給する構成とすればよい。なお画素回路部１０６を構成する
薄膜トランジスタの半導体層には酸化物半導体を用いており、画像信号を保持できる期間
を長くすることができる。
【００５０】
なお、駆動回路部１０５のゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂを構
成するシフトレジスタには、クロック信号、反転クロック信号、スタートパルス等により
、１段目の出力端子より、順次パルスを出力する回路であればよい。
【００５１】
ここでゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂを構成するシフトレジス
タの一例について図１１に一例を示す。
【００５２】
図１１（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス
出力回路１０＿Ｎ（Ｎ≧３の自然数）を有している。図１１（Ａ）に示すシフトレジスタ
の第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１
１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３
の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ
４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスター
トパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス
出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路からの
信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数）が入力される。また第１の
パルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入
力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ
＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という
）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパ
ルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（
ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出
力される。なお、図１１（Ａ）に示すように、シフトレジスタの最終段の２つの段には、
後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第６の配線１７より
第２のスタートパルスＳＰ２、第７の配線１８より第３のスタートパルスＳＰ３をそれぞ
れ入力する構成でもよい。または別途、内部で生成された信号であってもよい。例えば、
画素部へのパルス出力に寄与しない第（Ｎ＋１）のパルス出力回路１０（Ｎ＋１）、第（
Ｎ＋２）のパルス出力回路１０（Ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段よ
り第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号
を生成する構成としてもよい。
【００５３】
なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔で
Ｈ信号とＬ信号を繰り返す信号である。また、第１のクロック信号（ＣＫ１）〜第４のク
ロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のク
ロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆
動の制御等を行う。なお、クロック信号ＣＫは入力される駆動回路に応じて、ＧＣＫまた
はＳＣＫということもあるが、ここではＣＫとして説明を行う。
【００５４】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続
されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続され
ている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。
【００５５】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有している（図１１（Ｂ）参照）。
【００５６】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかに接続されている。例えば、図１１（Ａ）、（Ｂ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１に接続され、第
２の入力端子２２が第２の配線１２に接続され、第３の入力端子２３が第３の配線１３に
接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の
配線１２に接続され、第２の入力端子２２が第３の配線１３に接続され、第３の入力端子
２３が第４の配線１４に接続されている。
【００５７】
また図１１（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子
２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力さ
れ、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出
力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【００５８】
次に、パルス出力回路の具体的な回路構成の一例について、図１１（Ｃ）で説明する。
【００５９】
図１１（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に接続され、
第２端子が第９のトランジスタ３９の第１端子に接続され、ゲート電極が第４の入力端子
２４に接続されている。第２のトランジスタ３２は、第１端子が電源線５２に接続され、
第２端子が第９のトランジスタ３９の第１端子に接続され、ゲート電極が第４のトランジ
スタ３４のゲート電極に接続されている。第３のトランジスタ３３は、第１端子が第１の
入力端子２１に接続され、第２端子が第１の出力端子２６に接続されている。第４のトラ
ンジスタ３４は、第１端子が電源線５２に接続され、第２端子が第１の出力端子２６に接
続されている。第５のトランジスタ３５は、第１端子が電源線５２に接続され、第２端子
が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に接続
され、ゲート電極が第４の入力端子２４に接続されている。第６のトランジスタ３６は、
第１端子が電源線５１に接続され、第２端子が第２のトランジスタ３２のゲート電極及び
第４のトランジスタ３４のゲート電極に接続され、ゲート電極が第５の入力端子２５に接
続されている。第７のトランジスタ３７は、第１端子が電源線５１に接続され、第２端子
が第８のトランジスタ３８の第２端子に接続され、ゲート電極が第３の入力端子２３に接
続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート
電極及び第４のトランジスタ３４のゲート電極に接続され、ゲート電極が第２の入力端子
２２に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１
の第２端子及び第２のトランジスタ３２の第２端子に接続され、第２端子が第３のトラン
ジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に接続され、ゲート
電極が電源線５１に接続されている。第１０のトランジスタ４０は、第１端子が第１の入
力端子２１に接続され、第２端子が第２の出力端子２７に接続され、ゲート電極が第９の
トランジスタ３９の第２端子に接続されている。第１１のトランジスタ４１は、第１端子
が電源線５２に接続され、第２端子が第２の出力端子２７に接続され、ゲート電極が第２
のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に接続されて
いる。
【００６０】
図１１（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ
４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとす
る。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極
、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラ
ンジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノー
ドＮＢとする。
【００６１】
図１１（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の
入力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２の
クロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入
力され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５に
は後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からはＯＵＴ（１）（ＳＲ）が
出力され、第２の出力端子２７からはＯＵＴ（１）が出力されることとなる。
【００６２】
また図１１（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチ
ャートについて図１２に示す。なおシフトレジスタがゲート線側駆動回路である場合、図
１２中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【００６３】
次いで図１で示した表示パネル１０１における共通電極部１１０に接続されたスイッチン
グトランジスタ１１１を設ける利点について、図２に概略図、回路図等について示し、説
明する。なお図２では、表示パネルの外部に表示制御回路等の回路（図示せず）を設ける
構成とし、外部より端子部を介して所定の信号（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、
スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共通電位Ｖｃｏｍ等）が入
力される構成について示している。
【００６４】
図２（Ａ）で示す表示パネルは、第１の基板２０１、第２の基板２０２で構成される。第
１の基板２０１には、画素回路部２０３、ゲート線側駆動回路２０４、信号線側駆動回路
２０５、端子部２０６、スイッチングトランジスタ２０７を有する。第２の基板２０２に
は、共通接続部２０８（コモンコンタクトともいう）、共通電極２０９（対向電極ともい
う）を有する。
【００６５】
なお、共通電極２０９は、本実施の形態において共通接続部２０８を介して第２の基板２
０２に設ける構成としたが、第１の基板側に設ける構成としてもよい。
【００６６】
第１の基板２０１及び第２の基板２０２としては、透光性を有し、且つ後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。アルミノシリケートガラス、アルミ
ノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基
板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチッ
ク基板等を用いることができる。
【００６７】
なお図２（Ａ）に示す画素回路部２０３、ゲート線側駆動回路２０４、信号線側駆動回路
２０５、及びスイッチングトランジスタ２０７は、第１の基板２０１上に形成される薄膜
トランジスタにより回路が構成されるものでもよい。なお、ゲート線側駆動回路２０４、
及び信号線側駆動回路２０５は、第１の基板２０１上に形成する薄膜トランジスタで構成
する必要はなく、図３に示すように第１の基板２０１の外の別の基板等に形成すればよい
。
【００６８】
なお画素回路部２０３には、ゲート線側駆動回路２０４、及び信号線側駆動回路２０５よ
り延在して複数のゲート線、及び信号線が設けられており、ゲート線及び信号線に環囲さ
れて設けられた複数の画素が設けられている。
【００６９】
また端子部２０６からは、図１で述べた表示制御回路１０４により制御される信号が供給
される。すなわち端子部２０６から、画素回路部２０３で表示を行うパルス信号を出力す
るための外部より端子部を介して所定の信号（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、ス
タートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共通電位Ｖｃｏｍ等）等が供
給されることとなる。
【００７０】
共通接続部２０８は、第１の基板２０１でのスイッチングトランジスタ２０７の第２の端
子と、第２の基板２０２での共通電極２０９と、の電気的な接続を図るために設けられて
おり、スイッチングトランジスタ２０７及び共通接続部２０８を介して、端子部２０６よ
り共通電位が共通電極２０９に供給されることとなる。共通接続部２０８の具体的な一例
としては、絶縁性球体に金属薄膜が被覆された導電粒子により電気的な接続を図ればよい
。なお、共通接続部２０８は、第１の基板２０１及び第２の基板２０２の間で複数箇所設
けられる構成としてもよい。
【００７１】
共通電極２０９は、画素回路部２０３が有する画素電極と重畳して設けられることが好ま
しい。また共通電極２０９及び画素回路部２０３が有する画素電極は、多様な開口パター
ンを有する形状としてもよい。
【００７２】
次いで図２（Ｂ）に、図２（Ａ）での表示パネルの概略図において、特に画素回路部２０
３の構成を詳細にした回路図について示す。
【００７３】
図２（Ｂ）に示す液晶表示装置は、図２（Ａ）と同様に、第１の基板２０１、第２の基板
２０２が設けられている。また第１の基板２０１には、画素回路部２０３、ゲート線側駆
動回路２０４、信号線側駆動回路２０５、端子部２０６、スイッチングトランジスタ２０
７を有する。第２の基板２０２には、共通接続部２０８、共通電極２０９を有する。
【００７４】
図２（Ｂ）においては、画素回路部２０３において、複数のゲート線２１１、複数の信号
線２１２が縦横に設けられており、ゲート線２１１、信号線２１２、薄膜トランジスタ（
以下、画素トランジスタ２１４という）、第１の電極と第２の電極との間に液晶が挟持さ
れて形成される液晶素子２１５、及び容量素子２１０を有する画素２１３が設けられてい
る様子を示している。図２（Ｂ）において、画素トランジスタ２１４のソース端子または
ドレイン端子の一方を第１の端子、ソース端子またはドレイン端子の他方を第２の端子と
いい、第１の端子が信号線２１２に接続され、ゲート端子がゲート線２１１に接続され、
第２の端子が液晶素子２１５の第１の電極に接続される。図２（Ｂ）において、容量素子
２１０の一方の電極が液晶素子２１５の第１の電極に接続され、他方の電極が別の配線に
接続されるようにする。なお、液晶素子２１５の第１の電極は、画素電極に相当する。な
お液晶素子２１５の第２の電極は、前述の共通電極２０９に相当する。
【００７５】
なお図２（Ｂ）において、画素２１３に容量素子２１０を設ける構成について示すが、容
量素子を設けない構成とすることもできる。
【００７６】
次いで、画素電極を有する画素の一画素についての回路図を図２（Ｃ）に示す。図２（Ｃ
）には、画素トランジスタ２１４、スイッチングトランジスタ２０７に着目して示してお
り、画素トランジスタ２１４のゲート端子がゲート線２１１に接続され、画素トランジス
タ２１４の第１の端子が信号線２１２に接続され、画素トランジスタ２１４の第２の端子
が画素電極２２１に接続される。またスイッチングトランジスタ２０７のゲート端子が端
子部２０６の端子２０６Ａに接続され、スイッチングトランジスタ２０７の第１の端子が
端子部２０６の端子２０６Ｂに接続され、スイッチングトランジスタ２０７の第２の端子
が共通接続部２０８を介して電気的に共通電極２２２に接続される。なお画素電極２２１
と共通電極２２２との間には、液晶２２３が挟持され、画素電極２２１、共通電極２２２
、及び液晶２２３を併せて液晶素子と呼ぶこともある。
【００７７】
また図４においては、図２（Ｃ）に示す回路図での各端子、ゲート線側駆動回路２０４、
信号線側駆動回路２０５に供給する信号の様子について表すタイミングチャート図を示し
ている。なお一例として説明をするために、図４に示す期間４０１は動画書き込み期間、
期間４０２は静止画表示期間に相当し、前述の動画または静止画の判定の結果によってい
ずれかの期間とするものである。また図４中でＧＣＫはゲート線側駆動回路２０４に供給
するクロック信号であり、ＧＳＰはゲート線側駆動回路２０４に供給するスタートパルス
であり、ＳＣＫは信号線側駆動回路２０５に供給するクロック信号であり、ＳＳＰは信号
線側駆動回路２０５に供給するスタートパルスである。また、図４では、信号線２１２の
電位、画素電極２２１の電位、端子２０６Ａの電位、端子２０６Ｂの電位、共通電極２２
２の電位、について示したものである。実際に、クロック信号であるＧＣＫ及びスタート
パルスであるＧＳＰ、並びにクロック信号であるＳＣＫ及びスタートパルスであるＧＳＰ
が供給される駆動回路部のシフトレジスタの構成としては、図１１及び図１２で説明した
回路を用いればよい。
【００７８】
なお期間４０１は、動画を表示するための画像信号を書き込む期間に相当する。また、期
間４０２は、静止画を表示する期間に相当する。従って、期間４０１では、画像信号、共
通電位が画素回路部２０３の各画素、共通電極に供給されるように動作することとなる。
一方、期間４０２では、画素回路部２０３の各画素への画像信号、共通電極への共通電位
の供給を停止することとなる。なお図４における期間４０２では、駆動回路部の動作を停
止するよう各信号を供給する構成について示したが、期間４０２の長さに応じて、定期的
に画像信号を書き込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。
【００７９】
期間４０１において、クロック信号ＧＣＫは、図４に示すように常時クロック信号を供給
することとなる。期間４０１において、スタートパルスＧＳＰは、図４に示すように、垂
直同期周波数に応じてパルスを供給することとなる。期間４０１において、クロック信号
ＳＣＫは、図４に示すように、常時クロック信号を供給することとなる。期間４０１にお
いて、スタートパルスＳＳＰは、図４に示すように、１ゲート選択期間に応じてパルスを
供給することとなる。期間４０１において、信号線２１２には、図４に示すように各行の
画素に供給するための画像信号Ｄａｔａが供給され、ゲート線２１１の電位に応じて画素
内の画素電極２２１に信号線２１２の電位が供給されることとなる。また図１及び図２に
示すように、スイッチングトランジスタ２０７のゲート端子にあたる端子２０６Ａの電位
は、表示制御回路１０４により、スイッチングトランジスタ２０７を導通状態とする電位
を供給し、端子２０６Ｂの電位である共通電位が、共通電極２２２に供給されることとな
る。
【００８０】
期間４０２において、クロック信号ＧＣＫ及びスタートパルスＧＳＰは、図４に示すよう
に共に停止する。期間４０２において、クロック信号ＳＣＫ及びスタートパルスＳＳＰは
、図４に示すように共に停止する。期間４０２において、信号線２１２に供給していた画
像信号Ｄａｔａは、図４に示すように停止する。期間４０２において、クロック信号ＧＣ
Ｋ及びスタートパルスＧＳＰは、図４に示すように共に停止するため、画素トランジスタ
２１４が非導通状態となり画像信号Ｄａｔａの供給が停止して、画素電極２２１の電位が
浮遊状態（フローティング）となる。また、スイッチングトランジスタ２０７のゲート端
子にあたる端子２０６Ａの電位は、スイッチングトランジスタ２０７を非導通状態とする
電位を供給し、端子２０６Ｂの電位である共通電位の供給が停止して、共通電極２２２の
電位が浮遊状態となる。
【００８１】
すなわち、期間４０２では、液晶２２３の両端の電極、即ち画素電極２２１及び共通電極
２２２の電位を浮遊状態とすることで新たに電位を供給することなく、静止画の表示を行
うことができる。ゲート線側駆動回路２０４、信号線側駆動回路２０５に供給するクロッ
ク信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。ま
た液晶素子の両端を非導通状態時にオフ電流を低減することのできる酸化物半導体層を用
いた半導体層を具備する薄膜トランジスタで画素トランジスタ２１４及びスイッチングト
ランジスタ２０７を形成することで、液晶素子を流れる電流を低減することができる。
【００８２】
次いで図５（Ａ）、（Ｂ）では、図４のタイミングチャート図における期間４０１から期
間４０２に切り替わる期間、すなわち動画から静止画に切り替わる期間（図４中の期間４
０３）、及び期間４０２から期間４０１に切り替わる期間、すなわち静止画から動画に切
り替わる期間（図４中の期間４０４）での、高電源電位Ｖｄｄ、クロック信号（ここでは
ＧＣＫ）、スタートパルス信号（ここではＧＳＰ）、端子２０６Ａの電位すなわち表示制
御回路１０４からの信号、についてタイミングチャート図を示す。
【００８３】
図５（Ａ）に示すように動画から静止画に切り替わる期間で、表示制御回路１０４は、ス
タートパルスＧＳＰを停止する（図５（Ａ）のＥ１、第１のステップ）。次いで、スター
トパルス信号ＳＰの停止後、パルス出力がシフトレジスタの最終段まで達した後に、複数
のクロック信号ＧＣＫを停止する（図５（Ａ）のＥ２、第２のステップ）。次いで、電源
電圧の高電源電位Ｖｄｄを低電源電位Ｖｓｓにする（図５（Ａ）のＥ３、第３のステップ
）。次いで、端子２０６Ａの電位を、スイッチングトランジスタ１１１が非導通状態とな
る電位にする（図５（Ａ）のＥ４、第４のステップ）。
【００８４】
以上の手順をもって、駆動回路部１０５に供給する信号の停止を、駆動回路部１０５の誤
動作を引き起こすことなく行うことができる。静止画の表示の際には、画素電極での電荷
の保持で液晶に印加する電圧を保持することになるため、誤動作によるノイズのない駆動
回路部１０５の動作を行うことにより、画像の劣化の小さい静止画を表示可能な液晶表示
装置の駆動方法を提供することができる。
【００８５】
また図５（Ｂ）に示すように静止画から動画に切り替わる期間で、表示制御回路１０４は
、端子２０６Ａの電位を、スイッチングトランジスタ１１１が導通状態となる電位にする
（図５（Ｂ）のＳ１、第１のステップ）。次いで、電源電圧を低電源電位Ｖｓｓから高電
源電位Ｖｄｄにする（図５（Ｂ）のＳ２、第２のステップ）。次いで、複数のクロック信
号ＧＣＫを供給する（図５（Ｂ）のＳ３、第３のステップ）。次いでスタートパルス信号
ＧＳＰを供給する（図５（Ｂ）のＳ４、第４のステップ）。
【００８６】
以上の手順をもって、駆動回路部１０５に供給する信号の供給再開を、駆動回路部１０５
の誤動作を引き起こすことなく行うことができる。各配線の電位を適宜順番に動画表示時
に戻すことで、誤動作なく駆動回路部の駆動を行うことができる。
【００８７】
また図６では、横軸に時間をとり、動画を表示する期間６０１、静止画を表示する期間６
０２での画像信号の書き込みの頻度について、例えばフレーム期間毎に模式的に示した図
である。図６中、「Ｗ」は画像信号の書き込み期間であることをあらわし、「Ｈ」は画像
信号を保持する期間であることを示している。また、図６中、期間６０３は１フレーム期
間を表したものであるが、別の期間であってもよい。
【００８８】
図６でもわかるように、本実施の形態の液晶表示装置の構成において、比較回路で連続す
るフレーム間の画像信号に差分を検出しない場合、即ち静止画を表示する期間６０２に画
素に供給される画像信号の書き込みは、画像信号が切り替わる期間（図６では期間６０４
）のみで行うこととなる。また期間６０２での他の期間は、期間６０４で供給された画像
信号を保持する期間となる。
【００８９】
以上説明したように、本実施の形態の構成による静止画を表示する期間では、頻繁に画像
信号の書き込みを行うといった動作を削減することができる。複数回の画像信号の書き込
みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認すること
となる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明
したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすと
いった効果もある。
【００９０】
また本実施の形態で画素に設ける薄膜トランジスタとして、酸化物半導体を用いた薄膜ト
ランジスタを各画素に設けるといった特徴を有しており、薄膜トランジスタのオフ電流を
低減することができる。そのため、保持容量で電圧を保持できる期間を長く取ることがで
き、静止画を表示する際の低消費電力化を図ることができる液晶表示装置とすることがで
きる。
【００９１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００９２】
（実施の形態２）
上記実施の形態１で説明した液晶表示装置における表示パネルの構成について、図７を用
いて具体的な上面図及び断面図を示し、説明する。
【００９３】
図７（Ａ）に、表示パネルの上面図を示す。図７（Ａ）は、第１の基板１２１０にＦＰＣ
を貼り付ける前の表示パネルの上面図である。図７（Ｂ）は、導電粒子と接続配線の接続
領域を示す図７（Ａ）のＧ−Ｈの断面図である。図７（Ｃ）は、画素回路と接続配線の接
続領域を示す図７（Ａ）のＥ−Ｆの断面図である。
【００９４】
図７（Ａ）乃至（Ｃ）において、画素電極が形成されたアクティブマトリクス基板となる
第１の基板１２１０と共通電極１２９１が形成された第２の基板１２０４がシール材１２
０５により貼り合わされている。シール材１２０５の内部には、液晶１２８０が充填され
ている。第１の基板１２１０上には信号線側駆動回路１２００、ゲート線側駆動回路１２
０１、及び画素電極がマトリクス状に形成された画素回路１２０２が形成されている。
【００９５】
なお液晶１２８０は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液
晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示
す。
【００９６】
図７（Ｂ）において、共通電極１２９１は、端子部１２４０から延在する接続配線１２０
８、スイッチングトランジスタ１２６１、及び一対の基板間に配置される導電粒子が設け
られる樹脂層１２３５、により端子部１２４０と電気的に接続される。なお当該接続の箇
所は、図７（Ａ）で４カ所とする例を示したが、少なくとも１カ所あればよく、複数であ
ってもよい。
【００９７】
図７（Ｃ）では、駆動回路部として、第１の基板１２１０上に、駆動回路用薄膜トランジ
スタ１２２３を有する回路を備えた信号線側駆動回路１２００を示す。また駆動回路部と
して、第１の基板上に、駆動回路用薄膜トランジスタを有する備えたゲート線側駆動回路
１２０１を有している。
【００９８】
図７（Ｃ）において、画素回路１２０２は、画素トランジスタ１２１１を有する。また、
絶縁層１２１４上には、画素トランジスタ１２１１に接続される画素電極１２５０が設け
られている。
【００９９】
図７（Ａ）乃至（Ｃ）において、画素トランジスタ１２１１、駆動回路用薄膜トランジス
タ１２２３、スイッチングトランジスタ１２６１は、酸化物半導体層、ゲート絶縁層、及
びゲート電極層で構成される。
【０１００】
以上、トランジスタの構造の一例について説明した。ただし、トランジスタの構造は、上
記の構造に限定されず、他にも様々な構造とすることが可能である。例えばトランジスタ
は、ゲート電極が２個以上のマルチゲート構造とすることができる。別の例として、トラ
ンジスタは、チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下に
ゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の
領域に分けた構造とすることが可能である。また逆スタガ構造では、チャネル保護型、チ
ャネルエッチング型等の構造を取ることができる。
【０１０１】
．図７（Ｃ）の駆動回路用薄膜トランジスタ１２２３上に、絶縁層１２１４を介してゲー
ト電極層及び酸化物半導体層と重なる導電層１２９３を有する構造について示している。
【０１０２】
駆動回路用薄膜トランジスタ１２２３において、酸化物半導体層をゲート電極層と導電層
１２９３で挟み込む構成とすることにより、駆動回路用薄膜トランジスタ１２２３のしき
い値ばらつきを低減させることができ、安定した電気特性を有する駆動回路用薄膜トラン
ジスタ１２２３を備えた表示パネルを提供することができる。導電層１２９３は、ゲート
電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧＮ
Ｄ電位や０Ｖでもよい。また、導電層１２９３に任意の電位を与えることで、駆動回路用
薄膜トランジスタ１２２３のしきい値電圧を制御することができる。
【０１０３】
図７（Ｂ）のスイッチングトランジスタ１２６１は、樹脂層１２３５に設けられた導電粒
子１２７０により共通電極１２９１と電気的に接続されている。
【０１０４】
なお図７（Ａ）において、スイッチングトランジスタ１２６１は、シール材１２０５の外
部の領域に設ける構成としたが、シール材１２０５の内部の領域、一例としては信号線側
駆動回路１２００が設けられる領域に併設してもよい。スイッチングトランジスタ１２６
１をシール材１２０５の内部の領域に設けることにより、外部からの衝撃等からの保護を
図ることができるため、スイッチングトランジスタ１２６１の長寿命化を図ることができ
る。
【０１０５】
図７（Ａ）乃至（Ｃ）において、第１の基板１２１０及び第２の基板１２０４としては、
アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのよ
うな電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）、石英
基板、セラミック基板、プラスチック基板等を適宜用いることができる。第１の基板１２
１０及び第２の基板１２０４として、可撓性を有するプラスチック基板を用いることで、
可撓性を有する表示パネルを作製することができる。
【０１０６】
図７（Ａ）乃至（Ｃ）において、シール材１２０５は、スクリーン印刷法、インクジェッ
ト装置またはディスペンス装置を用いて第１基板または第２基板上に塗布する。シール材
１２０５は、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を含む材料を
用いることができる。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹
脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェ
ノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビ
ス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン樹脂、複素環式エポキシ
樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。シール材１２０５とし
ては粘度４０〜４００Ｐａ・ｓのものを用いる。また、フィラー（直径１μｍ〜２４μｍ
）を含んでもよい。なお、シール材としては、後に接する液晶に溶解しないシール材料を
選択することが好ましい。
【０１０７】
導電粒子１２７０として、絶縁性球体に金属薄膜が被覆された導電粒子を用いることがで
きる。絶縁性球体は、シリカガラス、硬質樹脂等で形成される。金属薄膜は、金、銀、パ
ラジウム、ニッケル、ＩＴＯ、及びＩＺＯの単層または積層構造とすることができる。例
えば、金属薄膜として金薄膜や、ニッケル薄膜及び金薄膜の積層等を用いることができる
。絶縁性球体を中心に有する導電粒子を用いることで、弾性が高まり、外部からの圧力に
対する破壊を低減することができる。
【０１０８】
画素電極１２５０の種類は、透過型の表示パネルの場合と反射型の表示パネルで異なる。
透過型表示パネルの場合、画素電極１２５０は透光性を有する材料を用いて形成する。透
光性を有する材料とは、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化イン
ジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等がある。
【０１０９】
また、画素電極１２５０として、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
【０１１０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１１１】
一方、反射型の表示パネルの場合、画素電極は反射率の高い金属電極が用いられる。具体
的には、アルミニウム、銀等が用いられる。また、画素電極の表面を凹凸状にすることで
、反射率が高まる。このため、画素電極の下地膜を凹凸とすればよい。
【０１１２】
また、半透過型の表示パネルの場合には、画素電極は透過型の材料と反射型の材料が用い
られる。
【０１１３】
また、第１の基板１２１０の端部には、端子部１２４０が形成される。端子部１２４０に
は、接続配線１２０８上に接続端子１２４１が形成される。
【０１１４】
図７（Ｂ）は、導電粒子１２７０と接続端子とが接続される領域の断面図である。第１の
基板１２１０上に接続配線１２０８、スイッチングトランジスタ１２６１が形成される。
接続配線１２０８上には画素電極１２５０と同時に形成される接続端子１２４１が形成さ
れる。接続端子１２４１は、接続配線１２０８、スイッチングトランジスタ１２６１、及
び導電粒子１２７０を介して、共通電極１２９１と電気的に接続される。また、接続端子
１２４１はＦＰＣ（図示せず）と接続される。なお、図７（Ｂ）において、導電粒子１２
７０は樹脂層１２３５によって固定されている。樹脂層１２３５としては、シール材１２
０５で用いるような有機樹脂材料を用いることができる。
【０１１５】
図７（Ｃ）は、画素電極と接続端子とが接続される領域の断面図である。第１の基板１２
１０上に薄膜トランジスタのソース電極層及びドレイン電極層と同時に形成される接続配
線１２４２が形成される。接続配線１２４２上には画素電極１２５０と同時に形成される
接続端子１２４３が形成される。接続端子１２４３は、接続配線１２４２を介して、画素
電極１２５０と電気的に接続される。なお、本実施の形態では、アクティブマトリクス型
の表示パネルの形態を用いているため、画素電極１２５０と接続配線１２４２は直接接続
せず、画素トランジスタ１２１１、または信号線側駆動回路１２００を介して接続する。
【０１１６】
そして、画素電極１２５０上に配向膜１２０６が設けられ、ラビング処理が施されている
。この配向膜１２０６およびラビング処理は、使用する液晶のモードにより必要な場合と
不必要な場合がある。
【０１１７】
対向基板となる第２の基板１２０４には、信号線側駆動回路１２００と重なる位置にブラ
ックマトリクス、画素回路１２０２と重なる位置にカラーフィルタ、さらに保護層などを
設けてもよい。また、共通電極１２９１が形成され、共通電極１２９１上に配向膜１２０
７が設けられ、ラビング処理が施されている。この第２の基板１２０４も第１の基板１２
１０と同様に、使用する液晶のモードにより配向膜およびラビング処理が必要な場合と不
必要な場合がある。
【０１１８】
共通電極１２９１が形成された第２の基板１２０４または画素電極１２５０が形成された
第１の基板１２１０に、柱状スペーサー１２５５が設けられる。柱状スペーサー１２５５
は第１の基板１２１０と第２の基板１２０４とのギャップを保持するためのものであり、
本実施の形態では、第２の基板１２０４側に設ける例を示す。この柱状スペーサーはフォ
トリソスペーサー、ポストスペーサー、貝柱スペーサー、カラムスペーサーとも呼ばれて
いる。なお球状のスペーサーを用いていても良い。本実施の形態では、柱状スペーサーを
用いて示す。柱状スペーサー１２５５の作製方法としては、感光性アクリルなどの有機絶
縁材料を基板の全面にスピンコート法により塗布し、これを一連のフォトリソグラフィの
工程を行うことにより、基板上に残った感光性アクリルがスペーサーとしての役割を果た
す。当該方法により、露光時のマスクパターン次第でスペーサーの配置したい場所に露光
できるため、液晶が駆動しない部分にこの柱状スペーサーを配置することにより、上下基
板間のギャップを維持するだけでなく、液晶の光漏れも防ぐことができる。また、柱状ス
ペーサー１２５５は、インクジェット法により有機絶縁材料を含む組成物を吐出し焼成し
て形成することができる。
【０１１９】
導電粒子１２７０の周囲には導電性ポリマーが充填されてもよい。導電性ポリマーの代表
例としては、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエ
チレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等
も用いることができる。また、画素電極１２５０に用いることが可能な導電性ポリマーに
列挙したものを適宜用いることができる。導電性ポリマーは、インクジェット装置、ディ
スペンサ装置等で導電性ポリマーを塗布して形成する。共通電極または接続配線に導電性
ポリマーが接していることにより、導電粒子１２７０と導電性ポリマーが接し、共通電極
及び接続配線の接続抵抗を低減することが可能である。
【０１２０】
なお、接続配線１２０８と、第２の基板１２０４上に形成される共通電極１２９１が導電
粒子１２７０を介して導通する。
【０１２１】
シール材１２０５及び導電粒子１２７０を、第１の基板１２１０上または第２の基板１２
０４上に吐出し、その後、シール材１２０５の内側に液晶を吐出する。この後、第１の基
板１２１０及び第２の基板１２０４を減圧雰囲気で貼り合せ、ＵＶ光を照射してシール材
１２０５を硬化した後、加熱してシール材１２０５を更に硬化して第１の基板１２１０及
び第２の基板１２０４を固着する。また、当該加熱により、液晶の配向を均一にする。
【０１２２】
この結果、第１の基板１２１０と第２の基板１２０４が貼り合わせることができる。
【０１２３】
そして、第１の基板１２１０と、第２の基板１２０４がパネルの形に分断される。さらに
、コントラストを高めるために第１の基板１２１０の外側に第１偏光板１２９０と、第２
の基板１２０４の外側に第２偏光板１２９５が設けられている。なお、反射型の表示装置
の場合には第１偏光板１２９０が必要ない場合がある。
【０１２４】
また、本実施の形態では図示しないが、ブラックマトリクス（遮光層）、偏光部材、位相
差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板
及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドラ
イトなどを用いてもよい。
【０１２５】
アクティブマトリクス型の表示パネルにおいては、マトリクス状に配置された画素電極を
駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電
極と該画素電極に対応する共通電極との間に電圧が印加されることによって、画素電極と
共通電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンと
して観察者に認識される。
【０１２６】
以上説明した酸化物半導体層を用いる薄膜トランジスタを有する表示パネルの構成におい
て、上記実施の形態１と同様に、静止画表示を行う際、低消費電力化を図ることができる
。
【０１２７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１２８】
（実施の形態３）
本実施の形態では、上記実施の形態で示す液晶表示装置において、タッチパネル機能を付
加した液晶表示装置の構成について、図８（Ａ）、（Ｂ）を用いて説明する。
【０１２９】
図８（Ａ）は、本実施の形態の液晶表示装置の概略図である。図８（Ａ）には、上記実施
の形態の液晶表示装置である液晶表示パネル８０１にタッチパネルユニット８０２を重畳
して設け、筐体８０３（ケース）にて合着させる構成について示している。タッチパネル
ユニット８０２は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用い
ることができる。
【０１３０】
図８（Ａ）に示すように、液晶表示パネル８０１とタッチパネルユニット８０２とを別
々に作製し重畳することにより、タッチパネル機能を付加した液晶表示装置の作製に係る
コストの削減を図ることができる。
【０１３１】
図８（Ａ）とは異なるタッチパネル機能を付加した液晶表示装置の構成について、図８
（Ｂ）に示す。図８（Ｂ）に示す液晶表示装置８０４は、複数設けられる画素８０５に光
センサ８０６、液晶素子８０７を有する。そのため、図８（Ａ）とは異なり、タッチパネ
ルユニット８０２を重畳して作製する必要がなく、液晶表示装置の薄型化を図ることがで
きる。なお、画素８０５とともにゲート線側駆動回路８０８、信号線側駆動回路８０９、
光センサ用駆動回路８１０を画素８０５と同じ基板上に作製することで、液晶表示装置の
小型化を図ることができる。なお光センサ８０６は、アモルファスシリコン等で形成し、
酸化物半導体を用いた薄膜トランジスタと重畳して形成する構成としてもよい。
【０１３２】
本実施の形態により、タッチパネルの機能を付加した液晶表示装置において、酸化物半導
体膜を用いた薄膜トランジスタを用いることで、静止画の表示の際の、画像の保持特性を
向上させることができる。そしてその間の、駆動回路部の動作を停止することで低消費電
力化を図ることができる。
【０１３３】
また、上記図８（Ａ）、（Ｂ）に示す表示パネル上に、画素回路と同じ酸化物半導体を用
いて作製される薄膜トランジスタを設け、メモリ素子を設ける構成とすることもできる。
表示パネル上に設けるメモリ素子には、一例としてタッチパネルでいえば、タッチ部の電
気信号のしきい値等の情報を記憶する構成とすればよい。一例として、図８（Ｂ）で示し
た表示パネルの構成に加えて、メモリ素子８１１を設けた構成について図１３に示す。ま
た図１３には、基本的なメモリ素子の構成について示している。なお図１３の回路図にお
いては、酸化物半導体を用いたトランジスタとして、ＯＳの符号を付したシンボルで示し
ている。
【０１３４】
図１３に示すメモリ素子では、トランジスタ１６０のゲート電極と、トランジスタ１６２
のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、第１の配
線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１６０のソース電極とは、電
気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１
６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎ
ｅ：第１信号線とも呼ぶ）とトランジスタ１６２のソース電極またはドレイン電極の他方
とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２信号線とも呼ぶ）と、ト
ランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１
６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の一方は、容
量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ：ワード
線とも呼ぶ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０１３５】
酸化物半導体を用いたトランジスタ１６０及びトランジスタ１６２は、オフ電流が極めて
小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで
、トランジスタ１６０のゲート電極の電位を極めて長時間にわたって保持することが可能
である。そして、容量素子１６４を有することにより、トランジスタ１６０のゲート電極
に与えられた電荷の保持が容易になり、また、記憶内容の読み出しが容易になる。
【０１３６】
本実施の形態に示すメモリ素子では、トランジスタ１６０のゲート電極の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
【０１３７】
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ１６０のゲート電極に与えられる。すな
わち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。そ
の後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として、トランジ
スタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた
電荷が保持される（保持）。
【０１３８】
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。例えば、第５の配線に読み出し電位を与えた状態で
トランジスタ１６０がオン状態となるような電位をトランジスタ１６０のゲート電極に与
えることで、トランジスタ１６０のオン状態が長時間にわたって保持されることになる。
また、同様に、トランジスタ１６０がオフ状態となるような電位をトランジスタ１６０の
ゲート電極に与えることで、トランジスタ１６０のオフ状態が長時間にわたって保持され
ることになる。ここで、読み出し電位とは、ゲート電極に保持される電荷に応じてトラン
ジスタ１６０がオン状態またはオフ状態となる第５の配線の電位をいうものとする。
【０１３９】
次に、情報の読み出しについて説明する。上述のように、トランジスタ１６０のオン状態
またはオフ状態が保持された状態において、第５の配線に読み出し電位を与え、第１の配
線に所定の電位（低電位）を与えると、トランジスタ１６０のオン状態またはオフ状態に
応じて、第２の配線の電位は異なる値をとる。例えば、トランジスタ１６０がオン状態の
場合には、第１の配線の電位に対して、第２の配線の電位が低下することになる。逆に、
トランジスタ１６０がオフ状態の場合には、第２の配線の電位は変化しない。
【０１４０】
このように、情報が保持された状態において、第１の配線の電位と第２の配線の電位とを
比較することで、情報を読み出すことができる。
【０１４１】
なお、情報を読み出さない場合には、ゲート電極に保持される電荷にかかわらずトランジ
スタ１６０がオフ状態となるような電位（または、オン状態となるような電位）を、第５
の配線に与えればよい。
【０１４２】
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態と
なる電位として、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ１６０のゲート電極に与えられる。その後、
第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１
６２をオフ状態とすることにより、新たな情報が保持された状態となる。
【０１４３】
このように図１３に示すメモリ素子は、再度の情報の書き込みによって直接的に情報を書
き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去動
作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、
メモリ素子の高速動作が実現される。
【０１４４】
なお、トランジスタ１６２のソース電極またはドレイン電極は、トランジスタ１６０のゲ
ート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフロー
ティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため
、図中、トランジスタ１６２のソース電極またはドレイン電極とトランジスタ１６０のゲ
ート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合がある。ト
ランジスタ１６２がオフの場合、当該フローティングゲート部ＦＧは絶縁体中に埋設され
ていると見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸化物半
導体を用いたトランジスタ１６２では、オフ電流が、シリコン半導体などで形成されるト
ランジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、フロー
ティングゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。
【０１４５】
このような構成により、従来のフローティングゲート型トランジスタにおいて指摘されて
いるゲート絶縁膜（トンネル絶縁膜）の劣化という問題を回避することができる。すなわ
ち、電子をフローティングゲートに注入する際の、ゲート絶縁膜の劣化という問題を解消
することができる。そして、これにより図１３に示すメモリ素子では、原理的な書き込み
回数の制限が存在しない。
【０１４６】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１４７】
（実施の形態４）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
【０１４８】
図９（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することができ
る。図９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有す
る機能、等を有することができる。なお、図９（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
【０１４９】
図９（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、
等を有することができる。図９（Ｂ）に示すデジタルカメラは、静止画を撮影する機能、
動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々
な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、
撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有すること
ができる。なお、図９（Ｂ）に示すデジタルカメラが有する機能はこれに限定されず、様
々な機能を有することができる。
【０１５０】
図９（Ｃ）はテレビ受像機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、等を有することができる。図９（Ｃ）に示すテレ
ビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示
に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有するこ
とができる。なお、図９（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様
々な機能を有することができる。
【０１５１】
図９（Ｄ）は、電子計算機（パーソナルコンピュータ）用途のモニターであり、筐体９６
３０、表示部９６３１等を有することができる。図９（Ｄ）に示すモニターは、ウインド
ウ型表示部９６５３が表示部９６３１にある例について示している。なお説明のために表
示部９６３１にウインドウ型表示部９６５３を示したが、他のシンボル、例えばアイコン
、画像等であってもよい。パーソナルコンピュータ用途のモニターでは、入力時にのみ画
像信号が書き換えられる場合が多く、上記実施の形態における液晶表示装置の駆動方法を
適用する際に好適である。なお、図９（Ｄ）に示すモニターが有する機能はこれに限定さ
れず、様々な機能を有することができる。
【０１５２】
図１０（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。図１０（Ａ）に示すコンピュータは、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機
能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデ
ータの送信又は受信を行う機能、等を有することができる。なお、図１０（Ａ）に示すコ
ンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０１５３】
次に、図１０（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図１０（Ｂ）
に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、
カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又
は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を
有することができる。なお、図１０（Ｂ）に示した携帯電話が有する機能はこれに限定さ
れず、様々な機能を有することができる。
【０１５４】
次に、図１０（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表
示部９６３１、操作キー９６３２等を有することができる。図１０（Ｃ）に示した電子ペ
ーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー
、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有すること
ができる。なお、図１０（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、
様々な機能を有することができる。別の電子ペーパーの構成について図１０（Ｄ）に示す
。図１０（Ｄ）に示す電子ペーパーは、図１０（Ｃ）の電子ペーパーに太陽電池９６５１
、及びバッテリー９６５２を付加した構成について示している。表示部９６３１として反
射型の液晶表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池９
６５１による発電、及びバッテリー９６５２での充電を効率よく行うことができ、好適で
ある。なおバッテリー９６５２としては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
【０１５５】
本実施の形態において述べた電子機器は、静止画表示を行う際、低消費電力化を図ること
ができる。
【０１５６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【符号の説明】
【０１５７】
１０ パルス出力回路
１１ 第１の配線
１２ 第２の配線
１３ 第３の配線
１４ 第４の配線
１５ 第５の配線
１７ 第６の配線
１８ 第７の配線
２１ 第１の入力端子
２２ 第２の入力端子
２３ 第３の入力端子
２４ 第４の入力端子
２５ 第５の入力端子
２６ 第１の出力端子
２７ 第２の出力端子
３１ 第１のトランジスタ
３２ 第２のトランジスタ
３３ 第３のトランジスタ
３４ 第４のトランジスタ
３５ 第５のトランジスタ
３６ 第６のトランジスタ
３７ 第７のトランジスタ
３８ 第８のトランジスタ
３９ 第９のトランジスタ
４０ 第１０のトランジスタ
４１ 第１１のトランジスタ
５１ 電源線
５２ 電源線
６１ 期間
６２ 期間
１００ 液晶表示装置
１０１ 表示パネル
１０２ 記憶回路
１０３ 比較回路
１０４ 表示制御回路
１０５ 駆動回路部
１０６ 画素回路部
１０７Ａ ゲート線側駆動回路
１０７Ｂ 信号線側駆動回路
１０８ フレームメモリ
１０９ 選択回路
１１０ 共通電極部
１１１ スイッチングトランジスタ
２２１ 画素電極
２２２ 共通電極
２２３ 液晶
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２０１ 第１の基板
２０２ 第２の基板
２０３ 画素回路部
２０４ ゲート線側駆動回路
２０５ 信号線側駆動回路
２０６ 端子部
２０６Ａ 端子
２０６Ｂ 端子
２０７ スイッチングトランジスタ
２０８ 共通接続部
２０９ 共通電極
２１０ 容量素子
２１１ ゲート線
２１２ 信号線
２１３ 画素
２１４ 画素トランジスタ
２１５ 液晶素子
２２１ 画素電極
２２２ 共通電極
２２３ 液晶
４０１ 期間
４０２ 期間
４０３ 期間
４０４ 期間
６０１ 期間
６０２ 期間
６０３ 期間
６０４ 期間
８０１ 液晶表示パネル
８０２ タッチパネルユニット
８０３ 筐体
８０４ 液晶表示装置
８０５ 画素
８０６ 光センサ
８０７ 液晶素子
８０８ ゲート線側駆動回路
８０９ 信号線側駆動回路
８１０ 光センサ用駆動回路
８１１ メモリ素子
１２００ 信号線側駆動回路
１２０１ ゲート線側駆動回路
１２０２ 画素回路
１２０４ 第２の基板
１２０５ シール材
１２０６ 配向膜
１２０７ 配向膜
１２０８ 接続配線
１２１０ 第１の基板
１２１１ 画素トランジスタ
１２１４ 絶縁層
１２２３ 駆動回路用薄膜トランジスタ
１２３５ 樹脂層
１２４０ 端子部
１２４１ 接続端子
１２４２ 接続配線
１２４３ 接続端子
１２５０ 画素電極
１２５５ 柱状スペーサー
１２６１ スイッチングトランジスタ
１２７０ 導電粒子
１２８０ 液晶
１２９０ 第１偏光板
１２９１ 共通電極
１２９３ 導電層
１２９５ 第２偏光板
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６５１ 太陽電池
９６５２ バッテリー
９６５３ ウインドウ型表示部
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
【技術分野】
【０００１】
本発明は液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に至
るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進
められている。近年では、地球環境への関心の高まり、及びモバイル機器の利便性向上の
点から、低消費電力型の液晶表示装置の開発が注目されている。
【０００３】
特許文献１には、液晶表示装置の低消費電力化を図るために、全てのゲート線、及び信
号線を非選択状態とする休止期間に、各信号線の電位を一定に保持するために、全データ
信号線を電気的にデータ信号ドライバから切り離してハイインピーダンス状態とする構成
について開示している。
【０００４】
非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示
の際のリフレッシュレートを異ならせる構成について開示している。そして静止画表示の
際の、休止期間と走査期間の信号切り替えに伴ってドレイン−コモン電圧の変動を伴い、
フリッカが知覚されてしまうのを防ぐために、休止期間中にも信号線とコモン電極とに同
位相の交流信号を印加してドレイン−コモン電圧の変動を防ぐ構成について開示している
。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３１２２５３号公報
【非特許文献】
【０００６】
【非特許文献１】Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１または非特許文献１の構成のように複雑な駆動をすると、液晶表示装置
のゲート線や信号線に信号を供給する駆動回路の構成及びその動作が複雑化し、液晶表示
装置の消費電力を十分低減することができない。
【０００８】
また非特許文献１の構成のように動画表示と静止画表示でリフレッシュレートを異ならせ
る場合、液晶表示装置の消費電力を更に低減するためには、静止画を表示する際のリフレ
ッシュレートを極端に低減する必要がある。しかしながら静止画を表示する際のリフレッ
シュレートを極端に低減すると、画素電極に保持すべき電荷が画素トランジスタよりリー
クしてしまうといった問題、及び／またはノイズ等により画素電極とコモン電極との間の
画像信号に乱れが生じるといった問題により、画像信号を保持する期間で表示する画像が
劣化してしまう。
【０００９】
そこで、本発明の一態様は、液晶表示装置の駆動回路での複雑な動作を必要とせず、静止
画を表示する際にリフレッシュレートを低減することによる、表示する画像の劣化を抑制
することを課題の一とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、動画を表示する期間において、第１の基板に形成された駆動回路部に
電気的に接続される半導体層が酸化物半導体である画素トランジスタを導通状態として画
素電極に画像信号を供給し、第１の基板に形成された端子部に電気的に接続される半導体
層が酸化物半導体であるスイッチングトランジスタを導通状態とし、スイッチングトラン
ジスタを介して端子部と電気的に接続される第２の基板に形成された共通電極に共通電位
を供給し、静止画を表示する期間において、画素トランジスタを非導通状態として画素電
極を電気的に浮遊状態とし、且つスイッチングトランジスタを非導通状態とし、共通電極
を電気的に浮遊状態とし、静止画から動画に切り替わる期間において、共通電極に共通電
位を供給する第１のステップ、駆動回路部に電源電圧を供給する第２のステップ、駆動回
路部にクロック信号を供給する第３のステップ、駆動回路部にスタートパルス信号を供給
する第４のステップ、の順に行う液晶表示装置の駆動方法である。
【００１１】
別の本発明の一態様は、動画を表示する期間において、第１の基板に形成された駆動回路
部に電気的に接続される半導体層が酸化物半導体である画素トランジスタを導通状態とし
て画素電極に画像信号を供給し、第１の基板に形成された端子部に電気的に接続される半
導体層が酸化物半導体であるスイッチングトランジスタを導通状態とし、スイッチングト
ランジスタを介して端子部と電気的に接続される第２の基板に形成された共通電極に共通
電位を供給し、静止画を表示する期間において、画素トランジスタを非導通状態として画
素電極を電気的に浮遊状態とし、且つスイッチングトランジスタを非導通状態とし、共通
電極を電気的に浮遊状態とし、動画から静止画に切り替わる期間において、駆動回路部へ
のスタートパルス信号の停止をする第１のステップ、駆動回路部へのクロック信号の停止
をする第２のステップ、駆動回路部に電源電圧の停止をする第３のステップ、共通電極へ
の共通電位の停止をする第４のステップ、の順に行う液晶表示装置の駆動方法である。
【００１２】
本発明の一態様において液晶表示装置は、画像信号を記憶する記憶回路と、画像信号を画
素毎に比較して差分を演算する比較回路と、駆動回路の制御及び画像信号の読み出しを行
う表示制御回路と、を有し、比較回路において、記憶回路に記憶された連続するフレーム
期間の画像信号を読み出して画素毎に比較して差分を演算し、動画または静止画の判定を
行う液晶表示装置の駆動方法でもよい。
【００１３】
本発明の一態様において、スイッチングトランジスタは、表示制御回路よりスイッチング
トランジスタのゲート端子に供給される信号に応じて、共通電位が供給される端子部と共
通電極との導通状態または非導通状態を制御する液晶表示装置の駆動方法でもよい。
【００１４】
本発明の一態様において、スイッチングトランジスタは、チャネル幅１μｍあたりのオフ
電流値が室温において１０ｚＡ／μｍ以下であって、該スイッチングトランジスタによっ
て、共通電位が供給される端子部と共通電極との導通状態または非導通状態を制御する液
晶表示装置の駆動方法でもよい。
【発明の効果】
【００１５】
本発明の一態様により、静止画を表示する際にリフレッシュレートを低減しても、表示す
る画像の劣化を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一態様の液晶表示装置を説明するための図。
【図２】本発明の一態様の液晶表示装置を説明するための図。
【図３】本発明の一態様の液晶表示装置を説明するための図。
【図４】本発明の一態様の液晶表示装置を説明するための図。
【図５】本発明の一態様の液晶表示装置を説明するための図。
【図６】本発明の一態様の液晶表示装置を説明するための図。
【図７】本発明の一態様の液晶表示装置を説明するための図。
【図８】本発明の一態様の液晶表示装置を説明するための図。
【図９】本発明の一態様の電子機器を説明するための図。
【図１０】本発明の一態様の電子機器を説明するための図。
【図１１】本発明の一態様の液晶表示装置を説明するための図。
【図１２】本発明の一態様の液晶表示装置を説明するための図。
【図１３】本発明の一態様の液晶表示装置を説明するための図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００１８】
なお、各実施の形態の図面等において示す各構成の大きさ、層の厚さ、又は信号波形のな
まりは、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケ
ールに限定されない。
【００１９】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
【００２０】
（実施の形態１）
本実施の形態では、液晶表示装置のブロック図、及びタイミングチャート等について示
し、説明する。
【００２１】
まず図１では、液晶表示装置のブロック図を示し、本明細書に係る液晶表示装置の各構成
について説明する。
【００２２】
図１で示す液晶表示装置１００は、表示パネル１０１、記憶回路１０２、比較回路１０３
、表示制御回路１０４、選択回路１０９を有する。
【００２３】
表示パネル１０１は、一例として、駆動回路部１０５及び画素回路部１０６、共通電極部
１１０（コモン電極部ともいう）、及びスイッチングトランジスタ１１１を有する。駆動
回路部１０５は、ゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂを有する。
【００２４】
ゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂは、複数の画素を有する画素回
路部１０６を駆動するための駆動回路である。ゲート線側駆動回路１０７Ａ、信号線側駆
動回路１０７Ｂは、シフトレジスタ回路を有する。ゲート線側駆動回路１０７Ａ、信号線
側駆動回路１０７Ｂ、画素回路部１０６、及びスイッチングトランジスタ１１１は、同じ
基板に形成される薄膜トランジスタにより回路が構成される。なおゲート線側駆動回路１
０７Ａ及び信号線側駆動回路１０７Ｂと、画素回路部１０６及びスイッチングトランジス
タ１１１と、が別の基板に形成される構成でもよい。
【００２５】
駆動回路部１０５は、表示制御回路１０４の制御により、高電源電位Ｖｄｄ、低電源電位
Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、及び画像信号Ｄａｔａが供給されるこ
ととなる。共通電極部１１０には、表示制御回路１０４での制御により、スイッチングト
ランジスタ１１１を介して共通電位Ｖｃｏｍが供給されることとなる。
【００２６】
なお高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位とは基準電
位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、薄膜トランジスタが
動作できる程度の電位であることが望ましい。なお高電源電位Ｖｄｄ及び低電源電位Ｖｓ
ｓの電位差を、電源電圧と呼ぶこともある。
【００２７】
なお電圧とは、ある電位と基準の電位（例えばグラウンド電位）との電位差のことを示す
場合が多い。よって電圧を電位と言い換えることが可能である。
【００２８】
なお共通電位Ｖｃｏｍは、画素電極に供給される画像信号Ｄａｔａの電位に対して基準と
なる電位であればよく、一例としてはグラウンド電位であってもよい。なお画像信号Ｄａ
ｔａは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、フレーム反転
駆動等に応じて適宜反転させて表示パネル１０１に入力する構成とすればよい。
【００２９】
なお記憶回路１０２への、動画または静止画を表示するための画像信号の供給がアナログ
信号の場合には、Ａ／Ｄコンバータ等を介してデジタル信号に変換して、記憶回路１０２
に供給する構成とすればよい。予めデジタル信号に変換しておくことで、後に画像信号の
差分を検出する際、検出を容易に行うことができ好適である。
【００３０】
記憶回路１０２は、複数のフレームに関する画像信号を記憶するための複数のフレームメ
モリ１０８を有する。記憶回路１０２が有するフレームメモリ１０８の数は特に限定され
るものではなく、複数のフレームに関する画像信号を記憶できる素子であればよい。なお
フレームメモリ１０８は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）等の記憶素子を用いて構成すればよい。
【００３１】
なおフレームメモリ１０８は、フレーム期間毎に画像信号を記憶する構成であればよく、
フレームメモリの数について特に限定されるものではない。フレームメモリ１０８の画像
信号は、比較回路１０３及び選択回路１０９により選択的に読み出されるものである。
【００３２】
なおスイッチングトランジスタは、ゲートに印加される電圧に応じて、ソース端子及びド
レイン端子間の二端子間の導通または非導通を選択して、スイッチング動作を実現しうる
薄膜トランジスタによる素子である。
【００３３】
なお本実施の形態の構成において、画素回路部１０６及びスイッチングトランジスタ１１
１を構成する薄膜トランジスタの半導体層には、酸化物半導体を用いる。酸化物半導体は
、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物
が極力含まれないように高純度化することにより真性（ｉ型）とし、又は真性型としたも
のである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力
除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴
としている。従って、薄膜トランジスタが有する酸化物半導体層は、高純度化及び電気的
にｉ型（真性）化された酸化物半導体層である。
【００３４】
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好
ましくは１×１０１１／ｃｍ３未満である。
【００３５】
酸化物半導体中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なくす
ることができる。具体的には、上述の酸化物半導体層を具備する薄膜トランジスタは、チ
ャネル幅１μｍあたりのオフ電流値を室温下において、１０ａＡ／μｍ（１×１０−１７
Ａ／μｍ）以下にすること、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さ
らには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）にすることが可能である。つまり薄膜
トランジスタの非導通状態において、酸化物半導体は絶縁体とみなせて回路設計を行うこ
とができる。一方で、酸化物半導体層を具備する薄膜トランジスタの導通状態においては
、非晶質シリコンで形成される半導体層を具備する薄膜トランジスタよりも高い電流供給
能力を見込むことができる。
【００３６】
オフ電流の極めて小さい薄膜トランジスタを画素回路部１０６に採用することで、各画素
の画素電極の電位の変動要因となり得る信号線から電気的に切り離すことができ、信号線
の電位の変動による画素電極の電位の変動を低減できる。またオフ電流の極めて小さい薄
膜トランジスタをスイッチングトランジスタ１１１に採用することで、共通電位Ｖｃｏｍ
が供給される外部端子部より切り離すことができ、共通電極部を電気的に浮遊状態として
液晶素子の両端の電極に印加される電圧がノイズ等により変動することを低減できる。
【００３７】
画素回路部１０６及びスイッチングトランジスタ１１１を構成する薄膜トランジスタの
半導体層に酸化物半導体を用いることで、リフレッシュレートを低減して静止画を表示す
る期間のゲート線側駆動回路及び信号線側駆動回路を停止状態とする期間を大幅に延ばし
、且つ画素の表示をそのまま保持することができる。その結果、駆動回路での複雑な動作
を必要とせず、ゲート線側駆動回路及び信号線側駆動回路を駆動するための信号を停止す
る期間を大きく延ばすことができ、消費電力を低減することができる。なお各画素の画素
電極の電位をリフレッシュするための周期としては、オフ電流が極端に小さい酸化物半導
体を用いた薄膜トランジスタを用いることにより、１分以上程度としても全く問題ない。
そして、画素回路部１０６及びスイッチングトランジスタ１１１を構成する薄膜トランジ
スタの半導体層に酸化物半導体を用いることで液晶素子の両端の電極を浮遊状態にでき、
ノイズ等による表示する画像の劣化を低減することができる。
【００３８】
なお酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、
三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ
膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ
膜、Ｚｎ−Ｏ膜などの酸化物半導体層を用いることができる。また、上記酸化物半導体層
にＳｉＯ２を含んでもよい。
【００３９】
また、酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いるこ
とができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金
属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣ
ｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のう
ち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半
導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
【００４０】
なお、酸化物半導体層を具備する薄膜トランジスタは、オン電流の温度依存性がほとんど
見られず、オフ電流も非常に小さいままであるため、高温下での使用の際、好適である。
【００４１】
比較回路１０３は、記憶回路１０２に記憶された連続するフレーム期間の画像信号を選択
的に読み出して、当該画像信号の連続するフレーム間での比較を画素毎に行い、差分を検
出するための回路である。なお差分の検出の有無により、表示制御回路１０４及び選択回
路１０９での動作が決定されることとなる。当該比較回路１０３での画像信号の比較によ
り、いずれかの画素で差分が検出された際に当該差分を検出した連続するフレーム期間は
、動画であると判断する。一方比較回路１０３での画像信号の比較により、全ての画素で
差分が検出されない際に当該差分を検出しなかった連続するフレーム期間は、静止画であ
ると判断する。すなわち比較回路１０３は、連続するフレーム期間の画像信号を、比較回
路１０３での差分の検出によって、動画を表示するための画像信号であるか、または静止
画を表示するための画像信号であるかの判断をするものである。なお、当該比較により得
られる差分は、一定のレベルを超えたときに、差分を検出したと判断されるように設定し
てもよい。なお比較回路１０３は、差分の大きさにかかわらず、差分の絶対値によって、
差分の検出の判断をする設定とすればよい。
【００４２】
なお本実施の形態においては、比較回路１０３により連続するフレーム期間での画像信号
の差分を検出することにより動画または静止画の判断を行う構成について示したが、外部
から静止画または動画を切り替える信号を供給することにより、動画であるか静止画であ
るかの信号を供給する構成としてもよい。
【００４３】
なお動画は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の目
に動く画像として認識される画像をいう。具体的には、１秒間に６０回（６０フレーム）
以上画像を切り替えることで、人間の目にはちらつきが少なく動画と認識されるものとな
る。一方、静止画は、動画と異なり、複数のフレーム期間に時分割した複数の画像を高速
に切り替えて動作させるものの、連続するフレーム期間、例えばｎフレーム目と、（ｎ＋
１）フレーム目とが同じ画像信号のことをいう。
【００４４】
選択回路１０９は比較回路１０３での差分の演算により差分が検出された際、すなわち連
続するフレーム間で表示される画像が動画の際、当該画像信号が記憶されたフレームメモ
リ１０８より画像信号を選択して表示制御回路１０４に出力するための回路である。なお
選択回路１０９は、比較回路１０３で演算により画像信号の差分が検出されない際、すな
わち連続するフレーム間で表示される画像は静止画の際、当該画像信号について表示制御
回路１０４に出力しない回路である。静止画の際、選択回路１０９では、画像信号をフレ
ームメモリ１０８より表示制御回路１０４に出力しない構成とすることにより、消費電力
を削減することができる。選択回路１０９は複数のスイッチ、例えばトランジスタで形成
されるスイッチで構成すればよい。
【００４５】
表示制御回路１０４は、比較回路１０３での差分の検出に応じて選択回路１０９で選択さ
れた画像信号の駆動回路部１０５への供給、並びに高電源電位Ｖｄｄ、低電源電位Ｖｓｓ
、スタートパルスＳＰ及びクロック信号ＣＫ等の駆動回路部１０５を制御する制御信号の
駆動回路部１０５への供給または停止の切り替えを制御するための回路である。具体的に
は、比較回路１０３により動画と判断された場合には、画像信号が記憶回路１０２より選
択回路１０９を介して読み出され表示制御回路１０４より駆動回路部１０５に供給され、
且つ制御信号が表示制御回路１０４より駆動回路部１０５に供給されることとなる。一方
、比較回路１０３により静止画と判断された場合、表示制御回路１０４では画像信号が選
択回路１０９より供給されないために駆動回路部１０５にも画像信号の供給を行わず、ま
た駆動回路部１０５への各制御信号の停止を行うこととなる。
【００４６】
なお表示制御回路１０４は、比較回路１０３での差分の演算により差分が検出された際に
、スイッチングトランジスタ１１１を導通状態（オン状態ともいう）とし、比較回路１０
３での差分の演算により差分が検出されなければ、スイッチングトランジスタ１１１を非
導通状態（オフ状態ともいう）とする。
【００４７】
なお信号の供給とは、配線に所定の電位を供給することをいう。信号の停止とは、配線へ
の所定の電位の供給を停止して所定の固定電位が供給される配線、例えば低電源電位Ｖｓ
ｓが供給された配線に接続すること、または所定の電位を供給されている配線との接続を
切断し浮遊状態とすることをいう。
【００４８】
なお静止画と判断される場合において静止画と判断される期間が短い場合には、制御信号
のうち、予め高電源電位Ｖｄｄ及び低電源電位Ｖｓｓの停止を行わない構成としてもよい
。頻繁に高電源電位Ｖｄｄ及び低電源電位Ｖｓｓの停止及び供給を繰り返すことによる消
費電力の増加を低減することができ、好適である。
【００４９】
なお画像信号及び制御信号の停止は、画素回路部１０６の各画素で画像信号を保持できる
期間にわたって行うことが望ましい。そのため、各画素で画像信号を保持できる期間の経
過の後に再度画像信号を供給するよう、表示制御回路１０４が前の期間に供給した画像信
号及び制御信号を定期的に供給する構成とすればよい。なお画素回路部１０６を構成する
薄膜トランジスタの半導体層には酸化物半導体を用いており、画像信号を保持できる期間
を長くすることができる。
【００５０】
なお、駆動回路部１０５のゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂを構
成するシフトレジスタには、クロック信号、反転クロック信号、スタートパルス等により
、１段目の出力端子より、順次パルスを出力する回路であればよい。
【００５１】
ここでゲート線側駆動回路１０７Ａ、信号線側駆動回路１０７Ｂを構成するシフトレジス
タの一例について図１１に一例を示す。
【００５２】
図１１（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス
出力回路１０＿Ｎ（Ｎ≧３の自然数）を有している。図１１（Ａ）に示すシフトレジスタ
の第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１
１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３
の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ
４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスター
トパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス
出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路からの
信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数）が入力される。また第１の
パルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入
力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ
＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という
）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパ
ルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（
ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出
力される。なお、図１１（Ａ）に示すように、シフトレジスタの最終段の２つの段には、
後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第６の配線１７より
第２のスタートパルスＳＰ２、第７の配線１８より第３のスタートパルスＳＰ３をそれぞ
れ入力する構成でもよい。または別途、内部で生成された信号であってもよい。例えば、
画素部へのパルス出力に寄与しない第（Ｎ＋１）のパルス出力回路１０（Ｎ＋１）、第（
Ｎ＋２）のパルス出力回路１０（Ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段よ
り第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号
を生成する構成としてもよい。
【００５３】
なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔で
Ｈ信号とＬ信号を繰り返す信号である。また、第１のクロック信号（ＣＫ１）〜第４のク
ロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のク
ロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆
動の制御等を行う。なお、クロック信号ＣＫは入力される駆動回路に応じて、ＧＣＫまた
はＳＣＫということもあるが、ここではＣＫとして説明を行う。
【００５４】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続
されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続され
ている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。
【００５５】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有している（図１１（Ｂ）参照）。
【００５６】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかに接続されている。例えば、図１１（Ａ）、（Ｂ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１に接続され、第
２の入力端子２２が第２の配線１２に接続され、第３の入力端子２３が第３の配線１３に
接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の
配線１２に接続され、第２の入力端子２２が第３の配線１３に接続され、第３の入力端子
２３が第４の配線１４に接続されている。
【００５７】
また図１１（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子
２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力さ
れ、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出
力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【００５８】
次に、パルス出力回路の具体的な回路構成の一例について、図１１（Ｃ）で説明する。
【００５９】
図１１（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に接続され、
第２端子が第９のトランジスタ３９の第１端子に接続され、ゲート電極が第４の入力端子
２４に接続されている。第２のトランジスタ３２は、第１端子が電源線５２に接続され、
第２端子が第９のトランジスタ３９の第１端子に接続され、ゲート電極が第４のトランジ
スタ３４のゲート電極に接続されている。第３のトランジスタ３３は、第１端子が第１の
入力端子２１に接続され、第２端子が第１の出力端子２６に接続されている。第４のトラ
ンジスタ３４は、第１端子が電源線５２に接続され、第２端子が第１の出力端子２６に接
続されている。第５のトランジスタ３５は、第１端子が電源線５２に接続され、第２端子
が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に接続
され、ゲート電極が第４の入力端子２４に接続されている。第６のトランジスタ３６は、
第１端子が電源線５１に接続され、第２端子が第２のトランジスタ３２のゲート電極及び
第４のトランジスタ３４のゲート電極に接続され、ゲート電極が第５の入力端子２５に接
続されている。第７のトランジスタ３７は、第１端子が電源線５１に接続され、第２端子
が第８のトランジスタ３８の第２端子に接続され、ゲート電極が第３の入力端子２３に接
続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート
電極及び第４のトランジスタ３４のゲート電極に接続され、ゲート電極が第２の入力端子
２２に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１
の第２端子及び第２のトランジスタ３２の第２端子に接続され、第２端子が第３のトラン
ジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に接続され、ゲート
電極が電源線５１に接続されている。第１０のトランジスタ４０は、第１端子が第１の入
力端子２１に接続され、第２端子が第２の出力端子２７に接続され、ゲート電極が第９の
トランジスタ３９の第２端子に接続されている。第１１のトランジスタ４１は、第１端子
が電源線５２に接続され、第２端子が第２の出力端子２７に接続され、ゲート電極が第２
のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に接続されて
いる。
【００６０】
図１１（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ
４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとす
る。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極
、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラ
ンジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノー
ドＮＢとする。
【００６１】
図１１（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の
入力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２の
クロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入
力され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５に
は後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からはＯＵＴ（１）（ＳＲ）が
出力され、第２の出力端子２７からはＯＵＴ（１）が出力されることとなる。
【００６２】
また図１１（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチ
ャートについて図１２に示す。なおシフトレジスタがゲート線側駆動回路である場合、図
１２中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【００６３】
次いで図１で示した表示パネル１０１における共通電極部１１０に接続されたスイッチン
グトランジスタ１１１を設ける利点について、図２に概略図、回路図等について示し、説
明する。なお図２では、表示パネルの外部に表示制御回路等の回路（図示せず）を設ける
構成とし、外部より端子部を介して所定の信号（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、
スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共通電位Ｖｃｏｍ等）が入
力される構成について示している。
【００６４】
図２（Ａ）で示す表示パネルは、第１の基板２０１、第２の基板２０２で構成される。第
１の基板２０１には、画素回路部２０３、ゲート線側駆動回路２０４、信号線側駆動回路
２０５、端子部２０６、スイッチングトランジスタ２０７を有する。第２の基板２０２に
は、共通接続部２０８（コモンコンタクトともいう）、共通電極２０９（対向電極ともい
う）を有する。
【００６５】
なお、共通電極２０９は、本実施の形態において共通接続部２０８を介して第２の基板２
０２に設ける構成としたが、第１の基板側に設ける構成としてもよい。
【００６６】
第１の基板２０１及び第２の基板２０２としては、透光性を有し、且つ後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。アルミノシリケートガラス、アルミ
ノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基
板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチッ
ク基板等を用いることができる。
【００６７】
なお図２（Ａ）に示す画素回路部２０３、ゲート線側駆動回路２０４、信号線側駆動回路
２０５、及びスイッチングトランジスタ２０７は、第１の基板２０１上に形成される薄膜
トランジスタにより回路が構成されるものでもよい。なお、ゲート線側駆動回路２０４、
及び信号線側駆動回路２０５は、第１の基板２０１上に形成する薄膜トランジスタで構成
する必要はなく、図３に示すように第１の基板２０１の外の別の基板等に形成すればよい
。
【００６８】
なお画素回路部２０３には、ゲート線側駆動回路２０４、及び信号線側駆動回路２０５よ
り延在して複数のゲート線、及び信号線が設けられており、ゲート線及び信号線に環囲さ
れて設けられた複数の画素が設けられている。
【００６９】
また端子部２０６からは、図１で述べた表示制御回路１０４により制御される信号が供給
される。すなわち端子部２０６から、画素回路部２０３で表示を行うパルス信号を出力す
るための外部より端子部を介して所定の信号（高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、ス
タートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａ、共通電位Ｖｃｏｍ等）等が供
給されることとなる。
【００７０】
共通接続部２０８は、第１の基板２０１でのスイッチングトランジスタ２０７の第２の端
子と、第２の基板２０２での共通電極２０９と、の電気的な接続を図るために設けられて
おり、スイッチングトランジスタ２０７及び共通接続部２０８を介して、端子部２０６よ
り共通電位が共通電極２０９に供給されることとなる。共通接続部２０８の具体的な一例
としては、絶縁性球体に金属薄膜が被覆された導電粒子により電気的な接続を図ればよい
。なお、共通接続部２０８は、第１の基板２０１及び第２の基板２０２の間で複数箇所設
けられる構成としてもよい。
【００７１】
共通電極２０９は、画素回路部２０３が有する画素電極と重畳して設けられることが好ま
しい。また共通電極２０９及び画素回路部２０３が有する画素電極は、多様な開口パター
ンを有する形状としてもよい。
【００７２】
次いで図２（Ｂ）に、図２（Ａ）での表示パネルの概略図において、特に画素回路部２０
３の構成を詳細にした回路図について示す。
【００７３】
図２（Ｂ）に示す液晶表示装置は、図２（Ａ）と同様に、第１の基板２０１、第２の基板
２０２が設けられている。また第１の基板２０１には、画素回路部２０３、ゲート線側駆
動回路２０４、信号線側駆動回路２０５、端子部２０６、スイッチングトランジスタ２０
７を有する。第２の基板２０２には、共通接続部２０８、共通電極２０９を有する。
【００７４】
図２（Ｂ）においては、画素回路部２０３において、複数のゲート線２１１、複数の信号
線２１２が縦横に設けられており、ゲート線２１１、信号線２１２、薄膜トランジスタ（
以下、画素トランジスタ２１４という）、第１の電極と第２の電極との間に液晶が挟持さ
れて形成される液晶素子２１５、及び容量素子２１０を有する画素２１３が設けられてい
る様子を示している。図２（Ｂ）において、画素トランジスタ２１４のソース端子または
ドレイン端子の一方を第１の端子、ソース端子またはドレイン端子の他方を第２の端子と
いい、第１の端子が信号線２１２に接続され、ゲート端子がゲート線２１１に接続され、
第２の端子が液晶素子２１５の第１の電極に接続される。図２（Ｂ）において、容量素子
２１０の一方の電極が液晶素子２１５の第１の電極に接続され、他方の電極が別の配線に
接続されるようにする。なお、液晶素子２１５の第１の電極は、画素電極に相当する。な
お液晶素子２１５の第２の電極は、前述の共通電極２０９に相当する。
【００７５】
なお図２（Ｂ）において、画素２１３に容量素子２１０を設ける構成について示すが、容
量素子を設けない構成とすることもできる。
【００７６】
次いで、画素電極を有する画素の一画素についての回路図を図２（Ｃ）に示す。図２（Ｃ
）には、画素トランジスタ２１４、スイッチングトランジスタ２０７に着目して示してお
り、画素トランジスタ２１４のゲート端子がゲート線２１１に接続され、画素トランジス
タ２１４の第１の端子が信号線２１２に接続され、画素トランジスタ２１４の第２の端子
が画素電極２２１に接続される。またスイッチングトランジスタ２０７のゲート端子が端
子部２０６の端子２０６Ａに接続され、スイッチングトランジスタ２０７の第１の端子が
端子部２０６の端子２０６Ｂに接続され、スイッチングトランジスタ２０７の第２の端子
が共通接続部２０８を介して電気的に共通電極２２２に接続される。なお画素電極２２１
と共通電極２２２との間には、液晶２２３が挟持され、画素電極２２１、共通電極２２２
、及び液晶２２３を併せて液晶素子と呼ぶこともある。
【００７７】
また図４においては、図２（Ｃ）に示す回路図での各端子、ゲート線側駆動回路２０４、
信号線側駆動回路２０５に供給する信号の様子について表すタイミングチャート図を示し
ている。なお一例として説明をするために、図４に示す期間４０１は動画書き込み期間、
期間４０２は静止画表示期間に相当し、前述の動画または静止画の判定の結果によってい
ずれかの期間とするものである。また図４中でＧＣＫはゲート線側駆動回路２０４に供給
するクロック信号であり、ＧＳＰはゲート線側駆動回路２０４に供給するスタートパルス
であり、ＳＣＫは信号線側駆動回路２０５に供給するクロック信号であり、ＳＳＰは信号
線側駆動回路２０５に供給するスタートパルスである。また、図４では、信号線２１２の
電位、画素電極２２１の電位、端子２０６Ａの電位、端子２０６Ｂの電位、共通電極２２
２の電位、について示したものである。実際に、クロック信号であるＧＣＫ及びスタート
パルスであるＧＳＰ、並びにクロック信号であるＳＣＫ及びスタートパルスであるＧＳＰ
が供給される駆動回路部のシフトレジスタの構成としては、図１１及び図１２で説明した
回路を用いればよい。
【００７８】
なお期間４０１は、動画を表示するための画像信号を書き込む期間に相当する。また、期
間４０２は、静止画を表示する期間に相当する。従って、期間４０１では、画像信号、共
通電位が画素回路部２０３の各画素、共通電極に供給されるように動作することとなる。
一方、期間４０２では、画素回路部２０３の各画素への画像信号、共通電極への共通電位
の供給を停止することとなる。なお図４における期間４０２では、駆動回路部の動作を停
止するよう各信号を供給する構成について示したが、期間４０２の長さに応じて、定期的
に画像信号を書き込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。
【００７９】
期間４０１において、クロック信号ＧＣＫは、図４に示すように常時クロック信号を供給
することとなる。期間４０１において、スタートパルスＧＳＰは、図４に示すように、垂
直同期周波数に応じてパルスを供給することとなる。期間４０１において、クロック信号
ＳＣＫは、図４に示すように、常時クロック信号を供給することとなる。期間４０１にお
いて、スタートパルスＳＳＰは、図４に示すように、１ゲート選択期間に応じてパルスを
供給することとなる。期間４０１において、信号線２１２には、図４に示すように各行の
画素に供給するための画像信号Ｄａｔａが供給され、ゲート線２１１の電位に応じて画素
内の画素電極２２１に信号線２１２の電位が供給されることとなる。また図１及び図２に
示すように、スイッチングトランジスタ２０７のゲート端子にあたる端子２０６Ａの電位
は、表示制御回路１０４により、スイッチングトランジスタ２０７を導通状態とする電位
を供給し、端子２０６Ｂの電位である共通電位が、共通電極２２２に供給されることとな
る。
【００８０】
期間４０２において、クロック信号ＧＣＫ及びスタートパルスＧＳＰは、図４に示すよう
に共に停止する。期間４０２において、クロック信号ＳＣＫ及びスタートパルスＳＳＰは
、図４に示すように共に停止する。期間４０２において、信号線２１２に供給していた画
像信号Ｄａｔａは、図４に示すように停止する。期間４０２において、クロック信号ＧＣ
Ｋ及びスタートパルスＧＳＰは、図４に示すように共に停止するため、画素トランジスタ
２１４が非導通状態となり画像信号Ｄａｔａの供給が停止して、画素電極２２１の電位が
浮遊状態（フローティング）となる。また、スイッチングトランジスタ２０７のゲート端
子にあたる端子２０６Ａの電位は、スイッチングトランジスタ２０７を非導通状態とする
電位を供給し、端子２０６Ｂの電位である共通電位の供給が停止して、共通電極２２２の
電位が浮遊状態となる。
【００８１】
すなわち、期間４０２では、液晶２２３の両端の電極、即ち画素電極２２１及び共通電極
２２２の電位を浮遊状態とすることで新たに電位を供給することなく、静止画の表示を行
うことができる。ゲート線側駆動回路２０４、信号線側駆動回路２０５に供給するクロッ
ク信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。ま
た液晶素子の両端を非導通状態時にオフ電流を低減することのできる酸化物半導体層を用
いた半導体層を具備する薄膜トランジスタで画素トランジスタ２１４及びスイッチングト
ランジスタ２０７を形成することで、液晶素子を流れる電流を低減することができる。
【００８２】
次いで図５（Ａ）、（Ｂ）では、図４のタイミングチャート図における期間４０１から期
間４０２に切り替わる期間、すなわち動画から静止画に切り替わる期間（図４中の期間４
０３）、及び期間４０２から期間４０１に切り替わる期間、すなわち静止画から動画に切
り替わる期間（図４中の期間４０４）での、高電源電位Ｖｄｄ、クロック信号（ここでは
ＧＣＫ）、スタートパルス信号（ここではＧＳＰ）、端子２０６Ａの電位すなわち表示制
御回路１０４からの信号、についてタイミングチャート図を示す。
【００８３】
図５（Ａ）に示すように動画から静止画に切り替わる期間で、表示制御回路１０４は、ス
タートパルスＧＳＰを停止する（図５（Ａ）のＥ１、第１のステップ）。次いで、スター
トパルス信号ＳＰの停止後、パルス出力がシフトレジスタの最終段まで達した後に、複数
のクロック信号ＧＣＫを停止する（図５（Ａ）のＥ２、第２のステップ）。次いで、電源
電圧の高電源電位Ｖｄｄを低電源電位Ｖｓｓにする（図５（Ａ）のＥ３、第３のステップ
）。次いで、端子２０６Ａの電位を、スイッチングトランジスタ１１１が非導通状態とな
る電位にする（図５（Ａ）のＥ４、第４のステップ）。
【００８４】
以上の手順をもって、駆動回路部１０５に供給する信号の停止を、駆動回路部１０５の誤
動作を引き起こすことなく行うことができる。静止画の表示の際には、画素電極での電荷
の保持で液晶に印加する電圧を保持することになるため、誤動作によるノイズのない駆動
回路部１０５の動作を行うことにより、画像の劣化の小さい静止画を表示可能な液晶表示
装置の駆動方法を提供することができる。
【００８５】
また図５（Ｂ）に示すように静止画から動画に切り替わる期間で、表示制御回路１０４は
、端子２０６Ａの電位を、スイッチングトランジスタ１１１が導通状態となる電位にする
（図５（Ｂ）のＳ１、第１のステップ）。次いで、電源電圧を低電源電位Ｖｓｓから高電
源電位Ｖｄｄにする（図５（Ｂ）のＳ２、第２のステップ）。次いで、複数のクロック信
号ＧＣＫを供給する（図５（Ｂ）のＳ３、第３のステップ）。次いでスタートパルス信号
ＧＳＰを供給する（図５（Ｂ）のＳ４、第４のステップ）。
【００８６】
以上の手順をもって、駆動回路部１０５に供給する信号の供給再開を、駆動回路部１０５
の誤動作を引き起こすことなく行うことができる。各配線の電位を適宜順番に動画表示時
に戻すことで、誤動作なく駆動回路部の駆動を行うことができる。
【００８７】
また図６では、横軸に時間をとり、動画を表示する期間６０１、静止画を表示する期間６
０２での画像信号の書き込みの頻度について、例えばフレーム期間毎に模式的に示した図
である。図６中、「Ｗ」は画像信号の書き込み期間であることをあらわし、「Ｈ」は画像
信号を保持する期間であることを示している。また、図６中、期間６０３は１フレーム期
間を表したものであるが、別の期間であってもよい。
【００８８】
図６でもわかるように、本実施の形態の液晶表示装置の構成において、比較回路で連続す
るフレーム間の画像信号に差分を検出しない場合、即ち静止画を表示する期間６０２に画
素に供給される画像信号の書き込みは、画像信号が切り替わる期間（図６では期間６０４
）のみで行うこととなる。また期間６０２での他の期間は、期間６０４で供給された画像
信号を保持する期間となる。
【００８９】
以上説明したように、本実施の形態の構成による静止画を表示する期間では、頻繁に画像
信号の書き込みを行うといった動作を削減することができる。複数回の画像信号の書き込
みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認すること
となる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明
したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすと
いった効果もある。
【００９０】
また本実施の形態で画素に設ける薄膜トランジスタとして、酸化物半導体を用いた薄膜ト
ランジスタを各画素に設けるといった特徴を有しており、薄膜トランジスタのオフ電流を
低減することができる。そのため、保持容量で電圧を保持できる期間を長く取ることがで
き、静止画を表示する際の低消費電力化を図ることができる液晶表示装置とすることがで
きる。
【００９１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００９２】
（実施の形態２）
上記実施の形態１で説明した液晶表示装置における表示パネルの構成について、図７を用
いて具体的な上面図及び断面図を示し、説明する。
【００９３】
図７（Ａ）に、表示パネルの上面図を示す。図７（Ａ）は、第１の基板１２１０にＦＰＣ
を貼り付ける前の表示パネルの上面図である。図７（Ｂ）は、導電粒子と接続配線の接続
領域を示す図７（Ａ）のＧ−Ｈの断面図である。図７（Ｃ）は、画素回路と接続配線の接
続領域を示す図７（Ａ）のＥ−Ｆの断面図である。
【００９４】
図７（Ａ）乃至（Ｃ）において、画素電極が形成されたアクティブマトリクス基板となる
第１の基板１２１０と共通電極１２９１が形成された第２の基板１２０４がシール材１２
０５により貼り合わされている。シール材１２０５の内部には、液晶１２８０が充填され
ている。第１の基板１２１０上には信号線側駆動回路１２００、ゲート線側駆動回路１２
０１、及び画素電極がマトリクス状に形成された画素回路１２０２が形成されている。
【００９５】
なお液晶１２８０は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液
晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示
す。
【００９６】
図７（Ｂ）において、共通電極１２９１は、端子部１２４０から延在する接続配線１２０
８、スイッチングトランジスタ１２６１、及び一対の基板間に配置される導電粒子が設け
られる樹脂層１２３５、により端子部１２４０と電気的に接続される。なお当該接続の箇
所は、図７（Ａ）で４カ所とする例を示したが、少なくとも１カ所あればよく、複数であ
ってもよい。
【００９７】
図７（Ｃ）では、駆動回路部として、第１の基板１２１０上に、駆動回路用薄膜トランジ
スタ１２２３を有する回路を備えた信号線側駆動回路１２００を示す。また駆動回路部と
して、第１の基板上に、駆動回路用薄膜トランジスタを有する備えたゲート線側駆動回路
１２０１を有している。
【００９８】
図７（Ｃ）において、画素回路１２０２は、画素トランジスタ１２１１を有する。また、
絶縁層１２１４上には、画素トランジスタ１２１１に接続される画素電極１２５０が設け
られている。
【００９９】
図７（Ａ）乃至（Ｃ）において、画素トランジスタ１２１１、駆動回路用薄膜トランジス
タ１２２３、スイッチングトランジスタ１２６１は、酸化物半導体層、ゲート絶縁層、及
びゲート電極層で構成される。
【０１００】
以上、トランジスタの構造の一例について説明した。ただし、トランジスタの構造は、上
記の構造に限定されず、他にも様々な構造とすることが可能である。例えばトランジスタ
は、ゲート電極が２個以上のマルチゲート構造とすることができる。別の例として、トラ
ンジスタは、チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下に
ゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の
領域に分けた構造とすることが可能である。また逆スタガ構造では、チャネル保護型、チ
ャネルエッチング型等の構造を取ることができる。
【０１０１】
．図７（Ｃ）の駆動回路用薄膜トランジスタ１２２３上に、絶縁層１２１４を介してゲー
ト電極層及び酸化物半導体層と重なる導電層１２９３を有する構造について示している。
【０１０２】
駆動回路用薄膜トランジスタ１２２３において、酸化物半導体層をゲート電極層と導電層
１２９３で挟み込む構成とすることにより、駆動回路用薄膜トランジスタ１２２３のしき
い値ばらつきを低減させることができ、安定した電気特性を有する駆動回路用薄膜トラン
ジスタ１２２３を備えた表示パネルを提供することができる。導電層１２９３は、ゲート
電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧＮ
Ｄ電位や０Ｖでもよい。また、導電層１２９３に任意の電位を与えることで、駆動回路用
薄膜トランジスタ１２２３のしきい値電圧を制御することができる。
【０１０３】
図７（Ｂ）のスイッチングトランジスタ１２６１は、樹脂層１２３５に設けられた導電粒
子１２７０により共通電極１２９１と電気的に接続されている。
【０１０４】
なお図７（Ａ）において、スイッチングトランジスタ１２６１は、シール材１２０５の外
部の領域に設ける構成としたが、シール材１２０５の内部の領域、一例としては信号線側
駆動回路１２００が設けられる領域に併設してもよい。スイッチングトランジスタ１２６
１をシール材１２０５の内部の領域に設けることにより、外部からの衝撃等からの保護を
図ることができるため、スイッチングトランジスタ１２６１の長寿命化を図ることができ
る。
【０１０５】
図７（Ａ）乃至（Ｃ）において、第１の基板１２１０及び第２の基板１２０４としては、
アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのよ
うな電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）、石英
基板、セラミック基板、プラスチック基板等を適宜用いることができる。第１の基板１２
１０及び第２の基板１２０４として、可撓性を有するプラスチック基板を用いることで、
可撓性を有する表示パネルを作製することができる。
【０１０６】
図７（Ａ）乃至（Ｃ）において、シール材１２０５は、スクリーン印刷法、インクジェッ
ト装置またはディスペンス装置を用いて第１基板または第２基板上に塗布する。シール材
１２０５は、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を含む材料を
用いることができる。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹
脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェ
ノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビ
ス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン樹脂、複素環式エポキシ
樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。シール材１２０５とし
ては粘度４０〜４００Ｐａ・ｓのものを用いる。また、フィラー（直径１μｍ〜２４μｍ
）を含んでもよい。なお、シール材としては、後に接する液晶に溶解しないシール材料を
選択することが好ましい。
【０１０７】
導電粒子１２７０として、絶縁性球体に金属薄膜が被覆された導電粒子を用いることがで
きる。絶縁性球体は、シリカガラス、硬質樹脂等で形成される。金属薄膜は、金、銀、パ
ラジウム、ニッケル、ＩＴＯ、及びＩＺＯの単層または積層構造とすることができる。例
えば、金属薄膜として金薄膜や、ニッケル薄膜及び金薄膜の積層等を用いることができる
。絶縁性球体を中心に有する導電粒子を用いることで、弾性が高まり、外部からの圧力に
対する破壊を低減することができる。
【０１０８】
画素電極１２５０の種類は、透過型の表示パネルの場合と反射型の表示パネルで異なる。
透過型表示パネルの場合、画素電極１２５０は透光性を有する材料を用いて形成する。透
光性を有する材料とは、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化イン
ジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等がある。
【０１０９】
また、画素電極１２５０として、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
【０１１０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１１１】
一方、反射型の表示パネルの場合、画素電極は反射率の高い金属電極が用いられる。具体
的には、アルミニウム、銀等が用いられる。また、画素電極の表面を凹凸状にすることで
、反射率が高まる。このため、画素電極の下地膜を凹凸とすればよい。
【０１１２】
また、半透過型の表示パネルの場合には、画素電極は透過型の材料と反射型の材料が用い
られる。
【０１１３】
また、第１の基板１２１０の端部には、端子部１２４０が形成される。端子部１２４０に
は、接続配線１２０８上に接続端子１２４１が形成される。
【０１１４】
図７（Ｂ）は、導電粒子１２７０と接続端子とが接続される領域の断面図である。第１の
基板１２１０上に接続配線１２０８、スイッチングトランジスタ１２６１が形成される。
接続配線１２０８上には画素電極１２５０と同時に形成される接続端子１２４１が形成さ
れる。接続端子１２４１は、接続配線１２０８、スイッチングトランジスタ１２６１、及
び導電粒子１２７０を介して、共通電極１２９１と電気的に接続される。また、接続端子
１２４１はＦＰＣ（図示せず）と接続される。なお、図７（Ｂ）において、導電粒子１２
７０は樹脂層１２３５によって固定されている。樹脂層１２３５としては、シール材１２
０５で用いるような有機樹脂材料を用いることができる。
【０１１５】
図７（Ｃ）は、画素電極と接続端子とが接続される領域の断面図である。第１の基板１２
１０上に薄膜トランジスタのソース電極層及びドレイン電極層と同時に形成される接続配
線１２４２が形成される。接続配線１２４２上には画素電極１２５０と同時に形成される
接続端子１２４３が形成される。接続端子１２４３は、接続配線１２４２を介して、画素
電極１２５０と電気的に接続される。なお、本実施の形態では、アクティブマトリクス型
の表示パネルの形態を用いているため、画素電極１２５０と接続配線１２４２は直接接続
せず、画素トランジスタ１２１１、または信号線側駆動回路１２００を介して接続する。
【０１１６】
そして、画素電極１２５０上に配向膜１２０６が設けられ、ラビング処理が施されている
。この配向膜１２０６およびラビング処理は、使用する液晶のモードにより必要な場合と
不必要な場合がある。
【０１１７】
対向基板となる第２の基板１２０４には、信号線側駆動回路１２００と重なる位置にブラ
ックマトリクス、画素回路１２０２と重なる位置にカラーフィルタ、さらに保護層などを
設けてもよい。また、共通電極１２９１が形成され、共通電極１２９１上に配向膜１２０
７が設けられ、ラビング処理が施されている。この第２の基板１２０４も第１の基板１２
１０と同様に、使用する液晶のモードにより配向膜およびラビング処理が必要な場合と不
必要な場合がある。
【０１１８】
共通電極１２９１が形成された第２の基板１２０４または画素電極１２５０が形成された
第１の基板１２１０に、柱状スペーサー１２５５が設けられる。柱状スペーサー１２５５
は第１の基板１２１０と第２の基板１２０４とのギャップを保持するためのものであり、
本実施の形態では、第２の基板１２０４側に設ける例を示す。この柱状スペーサーはフォ
トリソスペーサー、ポストスペーサー、貝柱スペーサー、カラムスペーサーとも呼ばれて
いる。なお球状のスペーサーを用いていても良い。本実施の形態では、柱状スペーサーを
用いて示す。柱状スペーサー１２５５の作製方法としては、感光性アクリルなどの有機絶
縁材料を基板の全面にスピンコート法により塗布し、これを一連のフォトリソグラフィの
工程を行うことにより、基板上に残った感光性アクリルがスペーサーとしての役割を果た
す。当該方法により、露光時のマスクパターン次第でスペーサーの配置したい場所に露光
できるため、液晶が駆動しない部分にこの柱状スペーサーを配置することにより、上下基
板間のギャップを維持するだけでなく、液晶の光漏れも防ぐことができる。また、柱状ス
ペーサー１２５５は、インクジェット法により有機絶縁材料を含む組成物を吐出し焼成し
て形成することができる。
【０１１９】
導電粒子１２７０の周囲には導電性ポリマーが充填されてもよい。導電性ポリマーの代表
例としては、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエ
チレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等
も用いることができる。また、画素電極１２５０に用いることが可能な導電性ポリマーに
列挙したものを適宜用いることができる。導電性ポリマーは、インクジェット装置、ディ
スペンサ装置等で導電性ポリマーを塗布して形成する。共通電極または接続配線に導電性
ポリマーが接していることにより、導電粒子１２７０と導電性ポリマーが接し、共通電極
及び接続配線の接続抵抗を低減することが可能である。
【０１２０】
なお、接続配線１２０８と、第２の基板１２０４上に形成される共通電極１２９１が導電
粒子１２７０を介して導通する。
【０１２１】
シール材１２０５及び導電粒子１２７０を、第１の基板１２１０上または第２の基板１２
０４上に吐出し、その後、シール材１２０５の内側に液晶を吐出する。この後、第１の基
板１２１０及び第２の基板１２０４を減圧雰囲気で貼り合せ、ＵＶ光を照射してシール材
１２０５を硬化した後、加熱してシール材１２０５を更に硬化して第１の基板１２１０及
び第２の基板１２０４を固着する。また、当該加熱により、液晶の配向を均一にする。
【０１２２】
この結果、第１の基板１２１０と第２の基板１２０４が貼り合わせることができる。
【０１２３】
そして、第１の基板１２１０と、第２の基板１２０４がパネルの形に分断される。さらに
、コントラストを高めるために第１の基板１２１０の外側に第１偏光板１２９０と、第２
の基板１２０４の外側に第２偏光板１２９５が設けられている。なお、反射型の表示装置
の場合には第１偏光板１２９０が必要ない場合がある。
【０１２４】
また、本実施の形態では図示しないが、ブラックマトリクス（遮光層）、偏光部材、位相
差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板
及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドラ
イトなどを用いてもよい。
【０１２５】
アクティブマトリクス型の表示パネルにおいては、マトリクス状に配置された画素電極を
駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電
極と該画素電極に対応する共通電極との間に電圧が印加されることによって、画素電極と
共通電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンと
して観察者に認識される。
【０１２６】
以上説明した酸化物半導体層を用いる薄膜トランジスタを有する表示パネルの構成におい
て、上記実施の形態１と同様に、静止画表示を行う際、低消費電力化を図ることができる
。
【０１２７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１２８】
（実施の形態３）
本実施の形態では、上記実施の形態で示す液晶表示装置において、タッチパネル機能を付
加した液晶表示装置の構成について、図８（Ａ）、（Ｂ）を用いて説明する。
【０１２９】
図８（Ａ）は、本実施の形態の液晶表示装置の概略図である。図８（Ａ）には、上記実施
の形態の液晶表示装置である液晶表示パネル８０１にタッチパネルユニット８０２を重畳
して設け、筐体８０３（ケース）にて合着させる構成について示している。タッチパネル
ユニット８０２は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用い
ることができる。
【０１３０】
図８（Ａ）に示すように、液晶表示パネル８０１とタッチパネルユニット８０２とを別
々に作製し重畳することにより、タッチパネル機能を付加した液晶表示装置の作製に係る
コストの削減を図ることができる。
【０１３１】
図８（Ａ）とは異なるタッチパネル機能を付加した液晶表示装置の構成について、図８
（Ｂ）に示す。図８（Ｂ）に示す液晶表示装置８０４は、複数設けられる画素８０５に光
センサ８０６、液晶素子８０７を有する。そのため、図８（Ａ）とは異なり、タッチパネ
ルユニット８０２を重畳して作製する必要がなく、液晶表示装置の薄型化を図ることがで
きる。なお、画素８０５とともにゲート線側駆動回路８０８、信号線側駆動回路８０９、
光センサ用駆動回路８１０を画素８０５と同じ基板上に作製することで、液晶表示装置の
小型化を図ることができる。なお光センサ８０６は、アモルファスシリコン等で形成し、
酸化物半導体を用いた薄膜トランジスタと重畳して形成する構成としてもよい。
【０１３２】
本実施の形態により、タッチパネルの機能を付加した液晶表示装置において、酸化物半導
体膜を用いた薄膜トランジスタを用いることで、静止画の表示の際の、画像の保持特性を
向上させることができる。そしてその間の、駆動回路部の動作を停止することで低消費電
力化を図ることができる。
【０１３３】
また、上記図８（Ａ）、（Ｂ）に示す表示パネル上に、画素回路と同じ酸化物半導体を用
いて作製される薄膜トランジスタを設け、メモリ素子を設ける構成とすることもできる。
表示パネル上に設けるメモリ素子には、一例としてタッチパネルでいえば、タッチ部の電
気信号のしきい値等の情報を記憶する構成とすればよい。一例として、図８（Ｂ）で示し
た表示パネルの構成に加えて、メモリ素子８１１を設けた構成について図１３に示す。ま
た図１３には、基本的なメモリ素子の構成について示している。なお図１３の回路図にお
いては、酸化物半導体を用いたトランジスタとして、ＯＳの符号を付したシンボルで示し
ている。
【０１３４】
図１３に示すメモリ素子では、トランジスタ１６０のゲート電極と、トランジスタ１６２
のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、第１の配
線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１６０のソース電極とは、電
気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１
６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎ
ｅ：第１信号線とも呼ぶ）とトランジスタ１６２のソース電極またはドレイン電極の他方
とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２信号線とも呼ぶ）と、ト
ランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１
６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の一方は、容
量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ：ワード
線とも呼ぶ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０１３５】
酸化物半導体を用いたトランジスタ１６０及びトランジスタ１６２は、オフ電流が極めて
小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで
、トランジスタ１６０のゲート電極の電位を極めて長時間にわたって保持することが可能
である。そして、容量素子１６４を有することにより、トランジスタ１６０のゲート電極
に与えられた電荷の保持が容易になり、また、記憶内容の読み出しが容易になる。
【０１３６】
本実施の形態に示すメモリ素子では、トランジスタ１６０のゲート電極の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
【０１３７】
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ１６０のゲート電極に与えられる。すな
わち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。そ
の後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として、トランジ
スタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた
電荷が保持される（保持）。
【０１３８】
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。例えば、第５の配線に読み出し電位を与えた状態で
トランジスタ１６０がオン状態となるような電位をトランジスタ１６０のゲート電極に与
えることで、トランジスタ１６０のオン状態が長時間にわたって保持されることになる。
また、同様に、トランジスタ１６０がオフ状態となるような電位をトランジスタ１６０の
ゲート電極に与えることで、トランジスタ１６０のオフ状態が長時間にわたって保持され
ることになる。ここで、読み出し電位とは、ゲート電極に保持される電荷に応じてトラン
ジスタ１６０がオン状態またはオフ状態となる第５の配線の電位をいうものとする。
【０１３９】
次に、情報の読み出しについて説明する。上述のように、トランジスタ１６０のオン状態
またはオフ状態が保持された状態において、第５の配線に読み出し電位を与え、第１の配
線に所定の電位（低電位）を与えると、トランジスタ１６０のオン状態またはオフ状態に
応じて、第２の配線の電位は異なる値をとる。例えば、トランジスタ１６０がオン状態の
場合には、第１の配線の電位に対して、第２の配線の電位が低下することになる。逆に、
トランジスタ１６０がオフ状態の場合には、第２の配線の電位は変化しない。
【０１４０】
このように、情報が保持された状態において、第１の配線の電位と第２の配線の電位とを
比較することで、情報を読み出すことができる。
【０１４１】
なお、情報を読み出さない場合には、ゲート電極に保持される電荷にかかわらずトランジ
スタ１６０がオフ状態となるような電位（または、オン状態となるような電位）を、第５
の配線に与えればよい。
【０１４２】
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態と
なる電位として、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ１６０のゲート電極に与えられる。その後、
第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１
６２をオフ状態とすることにより、新たな情報が保持された状態となる。
【０１４３】
このように図１３に示すメモリ素子は、再度の情報の書き込みによって直接的に情報を書
き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去動
作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、
メモリ素子の高速動作が実現される。
【０１４４】
なお、トランジスタ１６２のソース電極またはドレイン電極は、トランジスタ１６０のゲ
ート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフロー
ティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため
、図中、トランジスタ１６２のソース電極またはドレイン電極とトランジスタ１６０のゲ
ート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合がある。ト
ランジスタ１６２がオフの場合、当該フローティングゲート部ＦＧは絶縁体中に埋設され
ていると見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸化物半
導体を用いたトランジスタ１６２では、オフ電流が、シリコン半導体などで形成されるト
ランジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、フロー
ティングゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。
【０１４５】
このような構成により、従来のフローティングゲート型トランジスタにおいて指摘されて
いるゲート絶縁膜（トンネル絶縁膜）の劣化という問題を回避することができる。すなわ
ち、電子をフローティングゲートに注入する際の、ゲート絶縁膜の劣化という問題を解消
することができる。そして、これにより図１３に示すメモリ素子では、原理的な書き込み
回数の制限が存在しない。
【０１４６】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１４７】
（実施の形態４）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
【０１４８】
図９（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することができ
る。図９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有す
る機能、等を有することができる。なお、図９（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
【０１４９】
図９（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、
等を有することができる。図９（Ｂ）に示すデジタルカメラは、静止画を撮影する機能、
動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々
な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、
撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有すること
ができる。なお、図９（Ｂ）に示すデジタルカメラが有する機能はこれに限定されず、様
々な機能を有することができる。
【０１５０】
図９（Ｃ）はテレビ受像機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、等を有することができる。図９（Ｃ）に示すテレ
ビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示
に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有するこ
とができる。なお、図９（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様
々な機能を有することができる。
【０１５１】
図９（Ｄ）は、電子計算機（パーソナルコンピュータ）用途のモニターであり、筐体９６
３０、表示部９６３１等を有することができる。図９（Ｄ）に示すモニターは、ウインド
ウ型表示部９６５３が表示部９６３１にある例について示している。なお説明のために表
示部９６３１にウインドウ型表示部９６５３を示したが、他のシンボル、例えばアイコン
、画像等であってもよい。パーソナルコンピュータ用途のモニターでは、入力時にのみ画
像信号が書き換えられる場合が多く、上記実施の形態における液晶表示装置の駆動方法を
適用する際に好適である。なお、図９（Ｄ）に示すモニターが有する機能はこれに限定さ
れず、様々な機能を有することができる。
【０１５２】
図１０（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。図１０（Ａ）に示すコンピュータは、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機
能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデ
ータの送信又は受信を行う機能、等を有することができる。なお、図１０（Ａ）に示すコ
ンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０１５３】
次に、図１０（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図１０（Ｂ）
に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、
カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又
は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を
有することができる。なお、図１０（Ｂ）に示した携帯電話が有する機能はこれに限定さ
れず、様々な機能を有することができる。
【０１５４】
次に、図１０（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表
示部９６３１、操作キー９６３２等を有することができる。図１０（Ｃ）に示した電子ペ
ーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー
、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有すること
ができる。なお、図１０（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、
様々な機能を有することができる。別の電子ペーパーの構成について図１０（Ｄ）に示す
。図１０（Ｄ）に示す電子ペーパーは、図１０（Ｃ）の電子ペーパーに太陽電池９６５１
、及びバッテリー９６５２を付加した構成について示している。表示部９６３１として反
射型の液晶表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池９
６５１による発電、及びバッテリー９６５２での充電を効率よく行うことができ、好適で
ある。なおバッテリー９６５２としては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
【０１５５】
本実施の形態において述べた電子機器は、静止画表示を行う際、低消費電力化を図ること
ができる。
【０１５６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【符号の説明】
【０１５７】
１０ パルス出力回路
１１ 第１の配線
１２ 第２の配線
１３ 第３の配線
１４ 第４の配線
１５ 第５の配線
１７ 第６の配線
１８ 第７の配線
２１ 第１の入力端子
２２ 第２の入力端子
２３ 第３の入力端子
２４ 第４の入力端子
２５ 第５の入力端子
２６ 第１の出力端子
２７ 第２の出力端子
３１ 第１のトランジスタ
３２ 第２のトランジスタ
３３ 第３のトランジスタ
３４ 第４のトランジスタ
３５ 第５のトランジスタ
３６ 第６のトランジスタ
３７ 第７のトランジスタ
３８ 第８のトランジスタ
３９ 第９のトランジスタ
４０ 第１０のトランジスタ
４１ 第１１のトランジスタ
５１ 電源線
５２ 電源線
６１ 期間
６２ 期間
１００ 液晶表示装置
１０１ 表示パネル
１０２ 記憶回路
１０３ 比較回路
１０４ 表示制御回路
１０５ 駆動回路部
１０６ 画素回路部
１０７Ａ ゲート線側駆動回路
１０７Ｂ 信号線側駆動回路
１０８ フレームメモリ
１０９ 選択回路
１１０ 共通電極部
１１１ スイッチングトランジスタ
２２１ 画素電極
２２２ 共通電極
２２３ 液晶
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２０１ 第１の基板
２０２ 第２の基板
２０３ 画素回路部
２０４ ゲート線側駆動回路
２０５ 信号線側駆動回路
２０６ 端子部
２０６Ａ 端子
２０６Ｂ 端子
２０７ スイッチングトランジスタ
２０８ 共通接続部
２０９ 共通電極
２１０ 容量素子
２１１ ゲート線
２１２ 信号線
２１３ 画素
２１４ 画素トランジスタ
２１５ 液晶素子
２２１ 画素電極
２２２ 共通電極
２２３ 液晶
４０１ 期間
４０２ 期間
４０３ 期間
４０４ 期間
６０１ 期間
６０２ 期間
６０３ 期間
６０４ 期間
８０１ 液晶表示パネル
８０２ タッチパネルユニット
８０３ 筐体
８０４ 液晶表示装置
８０５ 画素
８０６ 光センサ
８０７ 液晶素子
８０８ ゲート線側駆動回路
８０９ 信号線側駆動回路
８１０ 光センサ用駆動回路
８１１ メモリ素子
１２００ 信号線側駆動回路
１２０１ ゲート線側駆動回路
１２０２ 画素回路
１２０４ 第２の基板
１２０５ シール材
１２０６ 配向膜
１２０７ 配向膜
１２０８ 接続配線
１２１０ 第１の基板
１２１１ 画素トランジスタ
１２１４ 絶縁層
１２２３ 駆動回路用薄膜トランジスタ
１２３５ 樹脂層
１２４０ 端子部
１２４１ 接続端子
１２４２ 接続配線
１２４３ 接続端子
１２５０ 画素電極
１２５５ 柱状スペーサー
１２６１ スイッチングトランジスタ
１２７０ 導電粒子
１２８０ 液晶
１２９０ 第１偏光板
１２９１ 共通電極
１２９３ 導電層
１２９５ 第２偏光板
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６５１ 太陽電池
９６５２ バッテリー
９６５３ ウインドウ型表示部
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、駆動回路部と、端子部と、画素電極と、共通電極と、を有し、
前記第１のトランジスタと前記第２のトランジスタとはそれぞれ、酸化物半導体を有し、
前記駆動回路部と前記端子部とは、第１の基板に形成され、
前記共通電極は、第２の基板に形成され、
前記共通電極は、前記第２のトランジスタを介して前記端子部と電気的に接続され、
前記画素電極は、前記第１のトランジスタを介して前記駆動回路部と電気的に接続されることを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記第１のトランジスタを非導通状態とすることによって、前記画素電極は電気的に浮遊状態となり、
前記第２のトランジスタを非導通状態とすることによって、前記共通電極は電気的に浮遊状態となることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体中のキャリア濃度は、１×１０１４／ｃｍ３未満であることを特徴とする液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２のトランジスタは、チャネル幅１μｍあたりのオフ電流値が室温において１０ｚＡ／μｍ以下であることを特徴とする液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記酸化物半導体は、ＩｎとＧａとＺｎとを含む酸化物であることを特徴とする液晶表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１の基板と前記第２の基板を貼り合わせるシール材を有し、
前記第２のトランジスタは、前記シール材に囲まれた領域に設けられていることを特徴とする液晶表示装置。
【請求項７】
第１のトランジスタと、第２のトランジスタと、駆動回路部と、端子部と、画素電極と、共通電極と、を有する液晶表示装置の駆動方法であって、
前記第１のトランジスタと前記第２のトランジスタとはそれぞれ、酸化物半導体を有し、
前記駆動回路部と前記端子部とは、第１の基板に形成され、
前記共通電極は、第２の基板に形成され、
前記共通電極は、前記第２のトランジスタを介して前記端子部と電気的に接続され、
前記画素電極は、前記第１のトランジスタを介して前記駆動回路部と電気的に接続され、
動画を表示する期間において、
前記第１のトランジスタを導通状態として、前記画素電極に画像信号を供給し、
前記第２のトランジスタを導通状態として、前記共通電極に共通電位を供給し、
静止画を表示する期間において、
前記第１のトランジスタを非導通状態として前記画素電極を電気的に浮遊状態とし、且つ前記第２のトランジスタを非導通状態として、前記共通電極を電気的に浮遊状態とすることを特徴とする液晶表示装置の駆動方法。
【請求項８】
請求項７において、
前記酸化物半導体中のキャリア濃度は、１×１０１４／ｃｍ３未満であることを特徴とする液晶表示装置の駆動方法。
【請求項９】
請求項７または請求項８において、
前記第２のトランジスタは、チャネル幅１μｍあたりのオフ電流値が室温において１０ｚＡ／μｍ以下であることを特徴とする液晶表示装置の駆動方法。
【請求項１】
第１のトランジスタと、第２のトランジスタと、駆動回路部と、端子部と、画素電極と、共通電極と、を有し、
前記第１のトランジスタと前記第２のトランジスタとはそれぞれ、酸化物半導体を有し、
前記駆動回路部と前記端子部とは、第１の基板に形成され、
前記共通電極は、第２の基板に形成され、
前記共通電極は、前記第２のトランジスタを介して前記端子部と電気的に接続され、
前記画素電極は、前記第１のトランジスタを介して前記駆動回路部と電気的に接続されることを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記第１のトランジスタを非導通状態とすることによって、前記画素電極は電気的に浮遊状態となり、
前記第２のトランジスタを非導通状態とすることによって、前記共通電極は電気的に浮遊状態となることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体中のキャリア濃度は、１×１０１４／ｃｍ３未満であることを特徴とする液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２のトランジスタは、チャネル幅１μｍあたりのオフ電流値が室温において１０ｚＡ／μｍ以下であることを特徴とする液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記酸化物半導体は、ＩｎとＧａとＺｎとを含む酸化物であることを特徴とする液晶表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１の基板と前記第２の基板を貼り合わせるシール材を有し、
前記第２のトランジスタは、前記シール材に囲まれた領域に設けられていることを特徴とする液晶表示装置。
【請求項７】
第１のトランジスタと、第２のトランジスタと、駆動回路部と、端子部と、画素電極と、共通電極と、を有する液晶表示装置の駆動方法であって、
前記第１のトランジスタと前記第２のトランジスタとはそれぞれ、酸化物半導体を有し、
前記駆動回路部と前記端子部とは、第１の基板に形成され、
前記共通電極は、第２の基板に形成され、
前記共通電極は、前記第２のトランジスタを介して前記端子部と電気的に接続され、
前記画素電極は、前記第１のトランジスタを介して前記駆動回路部と電気的に接続され、
動画を表示する期間において、
前記第１のトランジスタを導通状態として、前記画素電極に画像信号を供給し、
前記第２のトランジスタを導通状態として、前記共通電極に共通電位を供給し、
静止画を表示する期間において、
前記第１のトランジスタを非導通状態として前記画素電極を電気的に浮遊状態とし、且つ前記第２のトランジスタを非導通状態として、前記共通電極を電気的に浮遊状態とすることを特徴とする液晶表示装置の駆動方法。
【請求項８】
請求項７において、
前記酸化物半導体中のキャリア濃度は、１×１０１４／ｃｍ３未満であることを特徴とする液晶表示装置の駆動方法。
【請求項９】
請求項７または請求項８において、
前記第２のトランジスタは、チャネル幅１μｍあたりのオフ電流値が室温において１０ｚＡ／μｍ以下であることを特徴とする液晶表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−２５６０５２（Ｐ２０１２−２５６０５２Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１２−１４１９６４（Ｐ２０１２−１４１９６４）
【出願日】平成２４年６月２５日（２０１２．６．２５）
【分割の表示】特願２０１０−２７７００４（Ｐ２０１０−２７７００４）の分割
【原出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２４年６月２５日（２０１２．６．２５）
【分割の表示】特願２０１０−２７７００４（Ｐ２０１０−２７７００４）の分割
【原出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]