測距センサ及び測距装置
【課題】 正確な測距を行うことが可能な測距センサ及び測距装置を提供する。
【解決手段】 光感応領域１G内でイオン化された不純物によるポテンシャルφPGと、第１及び第２半導体領域ＦＤ１、ＦＤ２内でイオン化された不純物によるポテンシャルφＦＤ１，φＦＤ２の差は、光感応領域と第1及び第2半導体領域で導電型が異なるので、これらの導電型が同一の場合よりも、大きくなる。このようにポテンシャルの差がある状態で、光感応領域１Ｇの導電型を半導体基板１Ａ，１Ａ’と同一のＰ型とし、その不純物濃度を低下させると、光感応領域１Ｇにおけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなる。光感応領域１Ｇ内で発生したキャリアが第1半導体領域ＦＤ１及び第2半導体領域ＦＤ２内に確実に流れ込みやすくなり、光感応領域１Ｇ内におけるキャリアの残留を抑制することができる。
【解決手段】 光感応領域１G内でイオン化された不純物によるポテンシャルφPGと、第１及び第２半導体領域ＦＤ１、ＦＤ２内でイオン化された不純物によるポテンシャルφＦＤ１，φＦＤ２の差は、光感応領域と第1及び第2半導体領域で導電型が異なるので、これらの導電型が同一の場合よりも、大きくなる。このようにポテンシャルの差がある状態で、光感応領域１Ｇの導電型を半導体基板１Ａ，１Ａ’と同一のＰ型とし、その不純物濃度を低下させると、光感応領域１Ｇにおけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなる。光感応領域１Ｇ内で発生したキャリアが第1半導体領域ＦＤ１及び第2半導体領域ＦＤ２内に確実に流れ込みやすくなり、光感応領域１Ｇ内におけるキャリアの残留を抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測距センサ及び測距装置に関する。
【背景技術】
【０００２】
従来のアクティブ型の光測距センサは、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの投光用の光源から対象物に光を照射し、対象物における反射光を光検出素子で検出することで、対象物までの距離に応じた信号を出力するものとして知られている。ＰＳＤ（Ｐｏｓｉｔｉｏｎ Ｓｅｎｓｉｔｉｖｅ Ｄｅｔｅｃｔｏｒ）などは、対象物までの距離を簡易に測定することができる光三角測量型の光測距センサとして知られているが、近年、より精密な距離測定を行うため、光ＴＯＦ（Ｔｉｍｅ−Ｏｆ−Ｆｌｉｇｈｔ）型の光測距センサの開発が期待されている。
【０００３】
また、距離情報と画像情報を同時に、同一チップで取得できるイメージセンサが車載用、工場の自動製造システム用などにおいて求められている。車両前方にイメージセンサを設置すれば、前方車両の検知・認識、歩行者などの検知・認識に使用することが期待される。画像情報とは別に、単一の距離情報又は複数の距離情報からなる距離画像を取得するイメージセンサも期待されている。このような測距センサにはＴＯＦ法を用いることが好ましい。
【０００４】
ＴＯＦ法は、投光用の光源から、対象物に向けてパルス光を出射し、対象物で反射されたパルス光を光検出素子で検出することで、パルス光の出射タイミングと検出タイミングの時間差を測定している。この時間差（Δｔ）は、対象物までの距離ｄの２倍の距離（２×ｄ）をパルス光が光速（＝ｃ）で飛行するのに要する時間であるため、ｄ＝（ｃ×Δｔ）／２が成立する。時間差（Δｔ）は、光源からの出射パルスと検出パルスの位相差と言い換えることもできる。この位相差を検出すれば、対象物までの距離ｄを求めることができる。
【０００５】
電荷振り分け方式のイメージセンサは、ＴＯＦ法によって測距を行うための光検出素子として着目されている。すなわち、電荷振り分け方式のイメージセンサでは、例えば、検出パルスの入射に応じてイメージセンサ内において発生するパルス的に発生する電荷を、出射パルスのＯＮ期間の間に一方のポテンシャル井戸内に振り分け、ＯＦＦ期間の間に他方のポテンシャル井戸に振り分ける。この場合、左右に振り分けられた電荷量の比率が、検出パルスと出射パルスの位相差、すなわち、対象物までの距離の２倍の距離をパルス光が光速で飛行するのに要する時間に比例することになる。なお、電荷の振り分け方法としては種々のものが考えられる。
【０００６】
特許文献１に記載の測距センサは、半導体基板の表面にはＰＮ接合ダイオードを有しており、ＰＮ接合ダイオードへの光の入射に応答して発生したキャリアとしての電子は、ＰＮ接合ダイオード内の拡散電位に従って、半導体基板の深い位置に進行しようとするが、左右のゲート電極に電圧が印加すると、ゲート電極に隣接するポテンシャル井戸内に交互に転送され、順次読み出される。また、ＰＮ接合ダイオードを用いないタイプの測距センサも提案されている。
【０００７】
特許文献２は、このような測距センサを開示している。特許文献２に記載の測距センサは、半導体基板の表面上に隣接配置された第1ゲート電極及び第２ゲート電極を備えている。これらのゲート電極間に入射した光は半導体基板内で光電変換され、発生したキャリアは、第1ゲート電極のポテンシャルと、第2ゲート電極のポテンシャルを交互に高くすることにより、ゲート電極直下の領域に隣接した左右のポテンシャル井戸内に転送される。電荷の分離をより精密に行うため、特許文献２では、第1ゲート電極と、第2ゲート電極との間に、中央ゲート電極を配置している。
【０００８】
この場合、中央ゲート電極直下の領域内に光が入射すると、光の入射に応答してキャリアが発生するが、中央ゲート電極には予め適当なバイアス電圧が与えられており、中央ゲート電極直下の領域のポテンシャルは、電位が与えられていない方のゲート電極直下の領域のポテンシャルよりも高くなるため、ポテンシャルが与えられている方のゲート電極直下の領域内に、キャリアが転送される確率が上昇する。
【特許文献１】特開２００１−２８１３３６号公報
【特許文献２】特開２００５−２３５８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、中央ゲート電極に与えられるポテンシャルは、横方向に平坦であり、したがって、中央ゲート電極直下の領域のポテンシャルの横方向傾斜は、平坦性が高いという傾向がある。この場合、中央ゲート電極直下の領域内で発生したキャリアが全て転送されるとは限らず、一部のキャリアが当該領域内に残留してしまう。したがって、特許文献２に記載の測距センサでは、キャリアの分配が精密に行われず、正確な測距が行えないという問題がある。
【００１０】
本発明は、このような課題に鑑みてなされたものであり、正確な測距を行うことが可能な測距センサ及び測距装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するため、本発明に係る測距センサは、半導体基板の表面上に設定された光感応領域と、表面上において光感応領域に隣接して設けられた第１及び第２ゲート電極と、光感応領域から第１及び第２ゲート電極直下の領域に流れ込むキャリアをそれぞれ読み出すための第１及び第２半導体領域と、を備え、第1及び第2半導体領域の導電型と光感応領域の導電型とは逆であって、半導体基板と光感応領域の導電型は同一であり、且つ、光感応領域の不純物濃度は、半導体基板の不純物濃度よりも低く設定されていることを特徴とする。
【００１２】
光感応領域の導電型は、第1及び第2半導体領域の導電型とは異なるので、光感応領域内でイオン化された不純物によるポテンシャルと、第１及び第２半導体領域内でイオン化された不純物によるポテンシャルの差は、これらの導電型が同一の場合よりも、大きくなる。このようにポテンシャルの差がある状態で、光感応領域の導電型を半導体基板と同一とし、その不純物濃度を低下させると、光感応領域におけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなり、光感応領域内で発生したキャリアが第1及び第2半導体領域内に確実に流れ込みやすくなり、光感応領域内におけるキャリアの残留を抑制することができる。
【００１３】
また、本発明に係る測距装置は、上記測距センサと、光を出射する光源と、光源にパルス駆動信号を与える駆動回路と、第１及び第２ゲート電極に、パルス駆動信号に同期した検出用ゲート信号を与える制御回路と、第１及び第２半導体領域から読み出された信号から、対象物までの距離を演算する演算回路とを備えることを特徴とする。
【００１４】
上述のように、第１及び第２半導体領域から読み出された信号、すなわち、第１又は第２半導体領域内に蓄積されるキャリアの電荷量の全体電荷量に対する比率は、上述の位相差、すなわち、対象物までの距離に対応する。
【００１５】
演算回路は、この位相差に応じて対象物までの距離を演算する。位相差に対応する時間差をΔｔとすると、距離ｄは、好適にはｄ＝（ｃ×Δｔ）／２で与えられるが、適当な補正演算をこれに加えて行ってもよい。なお、例えば、実際の距離と、演算された距離ｄとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離ｄに係数βを乗じたものを最終的な演算距離ｄとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速ｃが異なる場合には、光速ｃを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、従来から知られている演算方法を用いることができる。
【発明の効果】
【００１６】
本発明の測距センサ及び測距装置によれば、正確な測距を行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、実施の形態に係る測距センサ及び測距装置について説明する。同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００１８】
図１は測距装置の構成を示す説明図である。
【００１９】
本例の測距センサ１は、裏面入射型測距センサであるとするが、後述のように表面入射型測距センサとすることもできる。この測距装置は、測距センサ１と、近赤外光を出射する光源３と、光源３にパルス駆動信号ＳＰを与える駆動回路４と、裏面入射型測距センサ１の各画素に含まれる第１及び第２ゲート電極（ＴＸ１，ＴＸ２：図５参照）に、パルス駆動信号ＳＰに同期した検出用ゲート信号ＳＬ、ＳＲを与える制御回路２と、測距センサ１の第１及び第２半導体領域（ＦＤ１、ＦＤ２：図５参照）から読み出された距離情報を示す信号ｄ’（ｍ，ｎ）から、歩行者などの対象物Ｈまでの距離を演算する演算回路５を備えている。測距センサ１から対象物Ｈまでの水平方向Ｄの距離をｄとする。
【００２０】
制御回路２は、パルス駆動信号ＳＰを駆動回路４のスイッチ４ｂに入力している。ＬＥＤ又はレーザダイオードからなる投光用の光源３は、スイッチ４ｂを介して電源４ａに接続されている。したがって、スイッチ４ｂにパルス駆動信号ＳＰが入力されると、パルス駆動信号ＳＰと同じ波形の駆動電流が光源３に供給され、光源３からは測距用のプローブ光としてのパルス光ＬＰが出力される。
【００２１】
パルス光ＬＰが対象物Ｈに照射されると、対象物Ｈによってパルス光が反射され、パルス光ＬＤとして、裏面入射型測距センサ１に入射して、パルス検出信号ＳＤを出力する。パルス検出信号ＳＤはパルス光ＬＤの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光ＬＤに一致するが、距離ｄに応じた分だけパルス光ＬＰに対して位相が遅延している。
【００２２】
測距センサ１は、配線基板１０上に固定されており、配線基板１０上の配線を介して、距離情報を有する信号ｄ’（ｍ，ｎ）が各画素から出力される。
【００２３】
パルス駆動信号ＳＰの波形は、周期Ｔの方形波であり、ハイレベルを「１」、ローレベルを「０」とすると、その電圧Ｖ（ｔ）は以下の式で与えられる。
・パルス駆動信号ＳＰ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２４】
検出用ゲート信号ＳＬ、ＳＲの波形は、周期Ｔの方形波であり、その電圧Ｖ（ｔ）は以下の式で与えられる。
・検出用ゲート信号ＳＬ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
・検出用ゲート信号ＳＲ（＝ＳＬの反転）：
・Ｖ（ｔ）＝０（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝１（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２５】
上記パルス信号ＳＰ，ＳＬ、ＳＲ、ＳＤは、全てパルス周期２×ＴＰを有していることとする。検出用ゲート信号ＳＬ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ１、検出用ゲート信号ＳＲ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ２とする。
【００２６】
測距センサ１における一方の検出用ゲート信号ＳＬとパルス検出信号ＳＤの位相差は、他方の検出用ゲート信号ＳＲとパルス検出信号ＳＤが「１」の時の重複期間において、裏面入射型測距センサ１において発生した電荷量Ｑ２に比例する。すなわち、電荷量Ｑ２は、検出用ゲート信号ＳＲとパルス検出信号ＳＤの論理積が「１」である期間において発生した電荷量である。１画素内において発生する全電荷量をＱ１＋Ｑ２とし、駆動信号ＳＰの半周期のパルス幅をＴＰとすると、Δｔ＝ＴＰ×Ｑ２／（Ｑ１＋Ｑ２）の期間だけ、駆動信号ＳＰに対してパルス検出信号ＳＤが遅れていることになる。１つのパルス光の飛行時間Δｔは、対象物までの距離をｄ、光速をｃとすると、Δｔ＝２ｄ／ｃで与えられるため、特定の画素からの距離情報を有する信号ｄ’として２つの電荷量（Ｑ１，Ｑ２）が出力されると、演算回路５は、入力された電荷量Ｑ１，Ｑ２と、予め判明している半周期パルス幅ＴＰに基づいて、対象物Ｈまでの距離ｄ＝（ｃ×Δｔ）／２＝ｃ×ＴＰ×Ｑ２／（２×（Ｑ１＋Ｑ２））を演算する。
【００２７】
上述のように、電荷量Ｑ１、Ｑ２を分離して読み出せば、演算回路５は、距離ｄを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Ｑ１，Ｑ２として出力することができる。
【００２８】
また、電荷量Ｑ１，Ｑ２の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Ｈまでの距離に対応しており、演算回路５は、この位相差に応じて対象物Ｈまで距離を演算している。上述のように、位相差に対応する時間差をΔｔとすると、距離ｄは、好適にはｄ＝（ｃ×Δｔ）／２で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離ｄとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離ｄに係数βを乗じたものを最終的な演算距離ｄとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速ｃが異なる場合には、光速ｃを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【００２９】
図２は測距センサ１の平面図である。
【００３０】
測距センサ１は、二次元状に配列した複数の画素Ｐ（ｍ，ｎ）からなる撮像領域１Ｂを有する半導体基板１Ａを備えている。各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。各画素Ｐ（ｍ，ｎ）は微小測距センサとして対象物Ｈまでの距離に応じた信号ｄ’（ｍ，ｎ）を出力するので、対象物Ｈからの反射光を、撮像領域１Ｂに結像すれば、対象物Ｈ上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【００３１】
図３は図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【００３２】
測距センサ１には、光入射面１ＢＫからパルス光ＬＤが入射する。裏面入射型測距センサ１の光入射面１ＢＫとは逆側の表面１ＦＴは、接着領域ＡＤを介して配線基板１０に接続されている。接着領域ＡＤは、バンプなどの接着素子を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ１を構成する半導体基板１Ａは、補強用のフレーム部Ｆと、フレーム部Ｆよりも薄い薄板部ＴＦを有しており、これらは一体化している。薄板部ＴＦの厚さは、１０μｍ以上１００μｍ以下である。本例のフレーム部Ｆの厚さは２００μｍ以上６００μｍ以下である。
【００３３】
図４は変形例に係る測距センサの断面図である。
【００３４】
この測距センサは、図３に示したものと半導体基板１Ａの形状のみが異なり、他の構成は同一である。半導体基板１Ａは、ストライプ状又は格子状に形成された補強部ＡＦを更に有しており、補強部ＡＦの間に薄板部ＴＦが形成され、これらは一体化している。本例の補強部ＡＦの厚みは、フレーム部ＡＦの厚さと同じであり、２００μｍ以上６００μｍ以下である。薄板部ＴＦには前述の各画素が形成されている。薄板部ＴＦはＫＯＨ等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは１μｍ以下である。
【００３５】
図５は、図３又は図４に示した測距センサの領域Ｖの拡大図である。
【００３６】
裏面入射型測距センサ１は、光入射面１ＢＫ及び光入射面１ＢＫとは逆側の表面１ＦＴを有する半導体基板１Ａ，１Ａ’と、表面１ＦＴ上において絶縁層１Ｅを介して光感応領域１Ｇに隣接して設けられた第１及び第２ゲート電極ＴＸ１，ＴＸ２と、第１及び第２ゲート電極ＴＸ１，ＴＸ２直下の領域に流れ込むキャリア（電子ｅ）をそれぞれ読み出すための第１及び第２半導体領域ＦＤ１，ＦＤ２とを備えている。本例の半導体基板１Ａ，１Ａ’はＳｉからなり、絶縁層１ＥはＳｉＯ２からなる。絶縁層１Ｅを厚くすることで、フリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層１Ｅの厚みは、５０〜５０００ｎｍである。
【００３７】
なお、本例の半導体基板は、光入射面を有する基板本体１Ａと、ゲート電極側のエピタキシャル層１Ａ’とからなるが、エピタキシャル層は省略することも可能である。
【００３８】
半導体基板１Ａ，１Ａ’は低不純物濃度のＰ型半導体基板からなり、第１及び第２半導体領域ＦＤ１，ＦＤ２は高不純物濃度のＮ型半導体からなるフローティング・ディフュージョン領域であり、エピタキシャル層１Ａ’内に形成されている。
【００３９】
第１及び第２半導体領域ＦＤ１，ＦＤ２の一部は、半導体基板のエピタキシャル層１Ａ’における各ゲート電極ＴＸ１，ＴＸ２の直下の領域に接触している。半導体基板１Ａ，１Ａ’の光入射面１ＢＫの側には、反射防止膜１Ｄが設けられている。半導体基板１Ａの露出面の表面粗さ、すなわち、表面凹凸の最大値と最小値の高さの差は１μｍ以下である。反射防止膜１Ｄの材料は、ＳｉＯ２またはＳｉＮ（窒化シリコン）である。
【００４０】
ゲート電極ＴＸ１，ＴＸ２間の領域の直下領域は、半導体基板１Ａ，１Ａ’と同一の導電型であるＰ型であって、半導体基板１Ａ，１Ａ’の不純物濃度よりも、低い不純物濃度を有する光感応領域１Ｇからなる。光感応領域１Ｇは、不純物濃度が半導体基板１Ａよりも相対的に低い。
【００４１】
光感応領域１Ｇの導電型は、第1半導体領域ＦＤ１及び第2半導体領域ＦＤ２の導電型とは異なるので、光感応領域１G内でイオン化された不純物によるポテンシャルφPGと、第１及び第２半導体領域ＦＤ１、ＦＤ２内でイオン化された不純物によるポテンシャルφＦＤ１，φＦＤ２の差は、これらの導電型が同一の場合よりも、大きくなる。このようにポテンシャルの差がある状態で、光感応領域１Ｇの導電型を半導体基板１Ａ，１Ａ’と同一のＰ型とし、その不純物濃度を低下させると、光感応領域１Ｇにおけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなる。なお、横方向とは、ゲート電極ＴＸ１，ＴＸ２を結ぶ直線の方向である。ポテンシャルの横方向分布が、一方向のみに傾斜しやすくなると、光感応領域１Ｇ内で発生したキャリアが第1半導体領域ＦＤ１及び第2半導体領域ＦＤ２内に確実に流れ込みやすくなり、光感応領域１Ｇ内におけるキャリアの残留を抑制することができる。
【００４２】
光感応領域１Ｇは、エピタキシャル成長法を用いるか、或いは不純物拡散法又はイオン注入法を用いて形成する。
【００４３】
配線基板１０は、Ｓｉからなる半導体基板１０Ａと、半導体基板１０Ａ上に形成された読み出し配線１１ｈ、１５ｈを備えており、これらの読み出し配線１１ｈ、１５ｈは、それぞれ、第１半導体領域ＦＤ１、第２半導体領域ＦＤ２に電気的に接続されている。
【００４４】
第１半導体領域ＦＤ１と読み出し配線１１ｈとの間には、コンタクト電極１１ａ、パッド電極１１ｂ、バンプ１１ｃ、パッド電極１１ｄ、コンタクト電極１１ｅ、中間電極１１ｆ、コンタクト電極１１ｇが介在している。
【００４５】
第２半導体領域ＦＤ２と読み出し配線１５ｈとの間には、コンタクト電極１５ａ、パッド電極１５ｂ、バンプ１５ｃ、パッド電極１５ｄ、コンタクト電極１５ｅ、中間電極１５ｆ、コンタクト電極１５ｇが介在している。
【００４６】
半導体基板１０Ａ上には、第１ゲート配線１２ｇ、第２ゲート配線１４ｇが設けられており、これらはそれぞれ第１ゲート電極ＴＸ１、第２ゲート電極ＴＸ２に電気的に接続されている。
【００４７】
第１ゲート電極ＴＸ１と第１ゲート配線１２ｇとの間には、コンタクト電極１２ａ、パッド電極１２ｂ、バンプ１２ｃ、パッド電極１２ｄ、コンタクト電極１２ｅ、中間電極１２ｆが介在している。
【００４８】
第２ゲート電極ＴＸ２と第２ゲート配線１４ｇとの間には、コンタクト電極１４ａ、パッド電極１４ｂ、バンプ１４ｃ、パッド電極１４ｄ、コンタクト電極１４ｅ、中間電極１４ｆが介在している。
【００４９】
半導体基板１０Ａ上には、リセット用配線１８ｈ、２１ｈが形成されており、これらのリセット用配線１８ｈ、２１ｈは、それぞれ、リセットドレイン領域ＲＤ１、リセットドレイン領域ＲＤ２に電気的に接続されている。
【００５０】
リセットドレイン領域ＲＤ１とリセット用配線１８ｈとの間には、コンタクト電極１８ａ、パッド電極１８ｂ、バンプ１８ｃ、パッド電極１８ｄ、コンタクト電極１８ｅ、中間電極１８ｆ、コンタクト電極１８ｇが介在している。
【００５１】
リセットドレイン領域ＲＤ２とリセット用配線２１ｈとの間には、コンタクト電極２１ａ、パッド電極２１ｂ、バンプ２１ｃ、パッド電極２１ｄ、コンタクト電極２１ｅ、中間電極２１ｆ、コンタクト電極２１ｇが介在している。
【００５２】
半導体基板１０Ａ上には、リセット用ゲート配線１９ｇ、２０ｇが形成されており、これらのリセット用ゲート配線１９ｇ、２０ｇは、それぞれ、リセット用ゲート電極ＲＧ１、リセット用ゲート電極ＲＧ２に電気的に接続されている。
【００５３】
リセット用ゲート電極ＲＧ１とリセット用ゲート配線１９ｇとの間には、コンタクト電極１９ａ、パッド電極１９ｂ、バンプ１９ｃ、パッド電極１９ｄ、コンタクト電極１９ｅ、中間電極１９ｆが介在している。
【００５４】
リセット用ゲート電極ＲＧ２とリセット用ゲート配線２０ｇとの間には、コンタクト電極２０ａ、パッド電極２０ｂ、バンプ２０ｃ、パッド電極２０ｄ、コンタクト電極２０ｅ、中間電極２０ｆが介在している。
【００５５】
各コンタクト電極は、図示の如く、絶縁層１Ｆ，１０Ｂ，１０Ｃに設けられたコンタクトホール内に埋設されている。
【００５６】
接着領域ＡＤは、樹脂からなる接着層ＡＤ１と、裏面入射型測距センサ１の各電極を配線基板１０上の各種配線に接続するためのバンプ１１ｃ，１２ｃ，１４ｃ，１５ｃ，１８ｃ，１９ｃ，２０ｃ，２１ｃを備えている。
【００５７】
この測距装置では、裏面入射型の測距センサ１の表面１ＦＴを、絶縁層１Ｅ及び各種電極及び接着領域ＡＤを介して、配線基板１０のマウント面Ｍ上に固定し、第１ゲート電極ＴＸ１、第２ゲート電極ＴＸ２、リセット用ゲート電極ＲＧ１，ＲＧ２、リセットドレイン領域ＲＤ１，ＲＤ２を、配線基板１０上の配線にバンプを介して接続している。この測距装置では、裏面入射型の測距センサ１を配線基板１０上にマウントすると、各配線を介して、上記信号をそれぞれの電極に与えることができ、装置が小型化されている。
【００５８】
なお、配線基板１０のマウント面Ｍ上には、黒色樹脂からなる光吸収層ＳＨが形成されており、裏面入射型測距センサ１を透過した光の配線基板１０への入射を抑制すると共に、配線基板１０上の配線によって反射された光が、裏面入射型測距センサ１に逆戻りしてクロストークを引き起こすのを防止している。また、上述の各種電極又は配線はアルミニウム又はポリシリコンからなる。裏面入射型測距センサ１におけるＳｉからなる半導体基板の厚みｔ１は１０〜１００μｍであり、好適には１５〜５０μｍであり、本例では２０μｍである。
【００５９】
この裏面入射型測距センサ１では、投光用の光の入射に応答して半導体深部で発生したキャリアを、光入射面１ＢＫとは逆側のキャリア発生位置近傍に設けられたポテンシャル井戸に引き込み、高速で正確な測距を可能としている。
【００６０】
半導体基板１Ａ，１Ａ’の光入射面（裏面）１ＢＫから入射した対象物からのパルス光ＬＤは、半導体基板１Ａ，１Ａ’の表面側に設けられた光感応領域１Ｇまで至る。パルス光の入射に伴って半導体基板１Ａ，１Ａ’内で発生したキャリアは、光感応領域１Ｇから、これに隣接する第１及び第２ゲート電極直ＴＸ１，ＴＸ２直下の領域に振り分けられる。すなわち、第１及び第２ゲート電極ＴＸ１，ＴＸ２に光源の駆動信号ＳＰに同期した検出用ゲート信号ＳＬ，ＳＲを、配線基板１０を介して、交互に与えると、光感応領域１Ｇ及びその近傍の半導体領域内で発生したキャリアが、それぞれ第１及び第２ゲート電極ＴＸ１，ＴＸ２直下の領域に流れ、これらから第１及び第２半導体領域ＦＤ１，ＦＤ２に流れ込む。
【００６１】
第１半導体領域ＦＤ１又は第２半導体領域ＦＤ２内に蓄積されるキャリアの電荷量Ｑ１，Ｑ２の全体電荷量（Ｑ１＋Ｑ２）に対する比率は、駆動信号ＳＰを光源に与えることによって出射された出射パルス光と、対象物Ｈによって出射パルス光が反射されることによって戻ってきた検出パルス光の位相差に対応する。
【００６２】
ゲート電極ＴＸ１，ＴＸ２への駆動信号（検出用ゲート信号ＳＬ，ＳＲ）の周波数を増加させることで、この電荷の振り分け速度を増加させても、近赤外光の入射に応じて発生したキャリアの発生領域は、半導体基板１Ａの光入射面１ＢＫよりも、逆側の表面１ＦＴに近いため、多くのキャリアは光感応領域１Ｇから第１及び第２半導体領域ＦＤ１，ＦＤ２に流れ込み、これらの領域から、配線基板１０の配線１１ｈ、１５ｈを介して、蓄積電荷Ｑ１，Ｑ２を読み出すことができる。また、近赤外よりも短い波長の光は、半導体基板１Ａ，１Ａ’の光入射面１ＢＫ側の領域において除去される傾向があるため、光入射面側に可視光カットフィルタを設けずとも、測距用の検出パルス光の検出精度を向上させることができる。
【００６３】
フローティング・ディフュージョン領域としてのＮ型の第１及び第２半導体領域ＦＤ１，ＦＤ２は、蓄積された電荷の読み出し後にリセットされる。すなわち、リセットドレイン領域ＲＤ１，ＲＤ２は、Ｎ型であって、配線基板１０上のリセット用配線１８ｈ，２１ｈを介して電源電位に接続されており、リセット用ゲート電極ＲＧ１，ＲＧ２に、リセットゲート用配線１９ｇ、２０ｇを介して、正電位を与えると、第１及び第２半導体領域ＦＤ１，ＦＤ２と、リセットドレイン領域ＲＤ１，ＲＤ２がそれぞれ導通し、第１及び第２半導体領域ＦＤ１，ＦＤ２がリセットされる。
【００６４】
なお、各半導体領域の厚さ／不純物濃度は以下の通りである。
・基板本体１Ａ：厚さ１０〜１００μｍ／不純物濃度１×１０１２〜１０１９ｃｍ−３
・エピタキシャル層１Ａ’：厚さ１〜５μｍ／不純物濃度１×１０１２〜１０１６ｃｍ−３
・半導体領域ＦＤ１，ＦＤ２：厚さ０．１〜０．４μｍ／不純物濃度１×１０１８〜１０２０ｃｍ−３
・光感応領域１Ｇ：厚さ０．２〜３μｍ／不純物濃度１×１０１２〜１０１５ｃｍ−３
・リセットドレイン領域ＲＤ１，ＲＤ２：厚さ０．１〜０．４μｍ／不純物濃度１×１０１８〜１０２０ｃｍ−３
【００６５】
なお、半導体基板１Ａ、１Ａ’には、バックゲート又は貫通電極などを介してグランド電位などの基準電位が与えられる。
【００６６】
図６は、バックゲート近傍の断面図である。
【００６７】
すなわち、上述の裏面入射型測距センサ１の半導体基板１Ａ，１Ａ’の電位を基準電位に固定するため、本実施形態に係る測距センサは、Ｐ型のエピタキシャル層１Ａ’内に、高濃度不純物を含有するＰ型のバックゲート半導体領域ＢＧを備えている。信号読み出し回路の設けられた配線基板１０の半導体基板１０Ａ上にはグランド配線１６ｈが設けられている。バックゲート半導体領域ＢＧと、グランド配線１６ｈとの間には、コンタクト電極１６ａ、パッド電極１６ｂ、バンプ１６ｃ、パッド電極１６ｄ、コンタクト電極１６ｅ、中間電極１６ｆ、コンタクト電極１６ｇが介在しており、これらを電気的に接続している。
【００６８】
図７は貫通電極近傍の断面図である。
【００６９】
上述の裏面入射型測距センサ１の半導体基板１Ａの電位を基準電位に固定するため、バックゲート電極の代わりに、基板内に埋設されたＰ型の拡散領域Ｗ４などのＰ型半導体層を有し、これに電気的に接続された貫通電極１７ｘを備えることとしてもよい。配線基板１０の半導体基板１０Ａ上にはグランド配線１７ｈが設けられている。貫通電極１７ｘと、グランド配線１７ｈとの間には、コンタクト電極１７ａ、パッド電極１７ｂ、バンプ１７ｃ、パッド電極１７ｄ、コンタクト電極１７ｅ、中間電極１７ｆ、コンタクト電極１７ｇが介在しており、これらを電気的に接続している。
【００７０】
図８は、実施形態に係るキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【００７１】
このポテンシャル図では、下向きがポテンシャルの正方向である。光入射時において、光感応領域１ＧのポテンシャルφＰＧは、無バイアス時における隣接するゲート電極直下の領域のポテンシャル（φＴＸ２）を基準電位とすると、この基板電位よりも高く設定されている。すなわち、基板の一部領域のポテンシャルφＴＸ２は、Ｐ型の半導体からなり、かかる領域には負にイオン化したアクセプターが存在している。光感応領域１Ｇの不純物濃度は、低濃度であるため、そのポテンシャルφＰＧはポテンシャルφＴＸ２よりも高くなり、この領域のポテンシャル図は図面の下向きに凹んだ形状となる。
【００７２】
Ｎ型の不純物がドープされた第１及び第２半導体領域ＦＤ１，ＦＤ２では、Ｎ型の不純物が添加されているため、正方向にポテンシャルが凹んでおり、ゲート電極ＴＸ１に高電位を与えると、光感応領域１ＧのポテンシャルφＰＧは一方の半導体領域ＦＤ１の方向のみに傾斜し易くなる。
【００７３】
なお、同図には、ゲート電極ＴＸ１の直下の領域のポテンシャルφＴＸ１、ゲート電極ＴＸ２の直下の領域のポテンシャルφＴＸ２、半導体領域ＦＤ１のポテンシャルφＦＤ１、半導体領域ＦＤ２のポテンシャルφＦＤ２、リセットドレインＲＤ１のポテンシャルφＲＤ１、リセットドレインＲＤ２のポテンシャルφＲＤ２、リセット用ゲート電極ＲＧ１の直下の領域のポテンシャルφＲＧ１、リセット用ゲート電極ＲＧ２の直下の領域のポテンシャルφＲＧ２が示されている。
【００７４】
検出用ゲート信号ＳＬの高電位が、ゲート電極ＴＸ１に入力されると、光感応領域１Ｇの近傍で発生したキャリア（電子ｅ）は、ポテンシャル勾配にしたがって、ゲート電極ＴＸ１の直下の領域を介して、第１半導体領域ＦＤ１のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Ｑ１が蓄積されることとなる。
【００７５】
図９はキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【００７６】
光入射時において、光感応領域１ＧのポテンシャルφＰＧは、隣接するゲート電極ＴＸ１の直下の領域のポテンシャルφＴＸ１よりも若干高くなる。
【００７７】
検出用ゲート信号ＳＬに続いて、検出用ゲート信号ＳＲの高電位が、ゲート電極ＴＸ２に入力されると、光感応領域１Ｇ内内で発生したキャリア（電子ｅ）は、ポテンシャル勾配にしたがって、ゲート電極ＴＸ２の直下の領域を介して、第２半導体領域ＦＤ２のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Ｑ２が蓄積されることとなる。
【００７８】
上述のように、各ポテンシャル井戸に蓄積された電荷Ｑ１，Ｑ２は、配線基板１０に設けられた読み出し配線１１ｈ、１５ｈ（図５参照）を介して外部に読み出される。
【００７９】
また、ゲート電極ＴＸ１，ＴＸ２を金属とするか、又はポリシリコンとしてその光入射面側に金属膜を形成することとすると、この金属によって半導体基板を一度透過した光が反射されるため、光の利用効率を上げることができる。
【００８０】
また、半導体基板の光入射面側に可視帯域カットフィルタを蒸着してもよい。また、上述の測距センサは光源を含めてモジュール化することもできる。
【００８１】
図１０及び図１１は、第１比較例に係る測距センサの基板表面近傍のポテンシャル図であり、それぞれゲート電極ＴＸ１，ＴＸ２に高電位を与えたときのキャリア転送の様子を示している。
【００８２】
第１比較例の測距センサは、図５に示した測距センサにおいて、ゲート電極ＴＸ１，ＴＸ２間に、図１９に示すように、フォトゲート電極ＰＧを配置し、このフォトゲート電極に若干の高電位を印加して、電荷振り分けを行う構成である。なお、第１比較例に係る測距センサは、光感応領域１Ｇを備えていない。
【００８３】
第１比較例の場合、フォトゲート直下の領域のポテンシャルφＰＧの平坦性が高くなり、キャリア（電子ｅ）が、左右のポテンシャル井戸に流れ込む量が、実施形態に係る構造のものよりも少なくなる。すなわち、上記実施形態に係る測距センサでは、第１比較例に係る測距センサよりも多くの比率のキャリアを、各ポテンシャル井戸に転送することが見込まれる。
【００８４】
図１２は、上記実施形態に係る測距センサの半導体基板表面近傍の詳細なポテンシャル分布を示す図であり、このポテンシャル分布はシミュレーションによって計算したものである。
【００８５】
受光エリアに示される領域に光感応領域１Ｇが形成され、その中心位置から６μｍほど離れた２箇所の位置に半導体領域ＦＤ１，ＦＤ２が位置し、半導体領域ＦＤ２，ＦＤ１と光感応領域１Ｇとの間にゲート電極ＴＸ１，ＴＸ２が位置している。同図はゲート電極ＴＸ２に高電位を印加した場合のポテンシャル分布を示しているが、受光エリア内におけるポテンシャルは、一方向のみに傾斜しており、基板内部で発生したキャリアが効率的にポテンシャル井戸へ流れ込むようになっている。
【００８６】
図１３は、第２比較例に係る半導体基板表面近傍の詳細なポテンシャル分布を示す図であり、このポテンシャル分布はシミュレーションによって計算したものである。
【００８７】
第２比較例の測距センサは、第１比較例のようなフォトゲート電極は設けず、且つ、低不純物濃度の光感応領域１Ｇを備えないこととしたものであり、他の構造は第１比較例と同一である。同図はゲート電極ＴＸ２に高電位を印加した場合のポテンシャル分布を示しているが、受光エリア内におけるポテンシャルは、０μｍ位置（ゲート電極間の中心位置）のポテンシャルが低く、凸形状を有している。したがって、基板内部で発生したキャリアの一部、すなわち、位置０μｍから負側の領域で発生したキャリアが、本来の意図する右側のポテンシャル井戸とは逆側に流れ込んでしまう。
【００８８】
かかる点で、上記実施形態に係る測距センサは比較例２に係る測距センサよりも優れている。
【００８９】
図１４は、上述の実施形態に係る測距センサをゲート電極側からみた測距センサの平面図である。なお、絶縁層は省略して示す。
【００９０】
この測距センサでは、光感応領域１Ｇに隣接してゲート電極ＴＸ１，ＴＸ２が配置されている。ゲート電極ＴＸ１，ＴＸ２と、リセット用ゲート電極ＲＧ１，ＲＧ２との間には、それぞれフローティング・ディフュージョン領域としての半導体領域ＦＤ１，ＦＤ２が位置している。半導体領域ＦＤ１，ＦＤ２の外側には、リセットドレイン領域ＲＤ１，ＲＤ２が位置している。
【００９１】
半導体領域ＦＤ１上には、複数の箇所で半導体領域ＦＤ１に接触する電極１１ａが設けられており、半導体領域ＦＤ２上には、複数の箇所で半導体領域ＦＤ２に接触する電極１５ａが設けられている。また、リセットドレイン領域ＲＤ１上には、複数の箇所でリセットドレイン領域ＲＤ１に接触する電極１８ａが設けられており、リセットドレイン領域ＲＤ２上には、複数の箇所でリセットドレイン領域ＲＤ２に接触する電極２１ａが設けられている。
【００９２】
図１５は、キャリアの読み出し回路を示す回路図である。
【００９３】
上述の裏面入射型測距センサでは、測距センサはバンプを介して配線基板にマウントしている。この場合、画素Ｐ（ｍ，ｎ）に接続されるキャリア読み出し用のトランジスタは、配線基板側に設けられており、測距センサ単体内に含まれる素子数が低減されている。なお、後述のように、測距センサを表面入射型とし、同一半導体基板上にキャリア読み出し用のトランジスタを配置することも可能であるが、この場合には、測距センサの半導体基板内にトランジスタを形成することになるので、単一の画素（Ｐ’（ｍ，ｎ）として点線で示す）内に含まれる素子数が多くなる。換言すれば、裏面入射型測距センサの方が、表面入射型測距センサよりも、画素面積が同一であれば、その光感応領域の面積を大きくすることができる。
【００９４】
なお、同図において、ゲート電極ＴＸ１，ＴＸ２，ＲＧ１、ＲＧ２は、電界効果トランジスタのゲート電極を構成するものであり、説明の簡略化のため、これらの電界効果トランジスタは、対応するゲート電極（ＴＸ１，ＴＸ２，ＲＧ１、ＲＧ２）と同一符号を用いて示すこととする。
【００９５】
光感応領域１Ｇにおいて発生したキャリアは、ゲート電極ＴＸ１に高電位が印加されている場合には、電界効果トランジスタ（ＴＸ１）はＯＮしており（電界効果トランジスタ（ＴＸ２）はＯＦＦ）、この電界効果トランジスタ（ＴＸ１）を介して第1半導体領域ＦＤ１によって構成されるポテンシャル井戸に流れ込む。
【００９６】
第1半導体領域ＦＤ１に蓄積されたキャリア（電荷）は、電界効果トランジスタＱＦＤ１のゲート電極（読み出し配線１１ｈ：図５参照）に入力される。電界効果トランジスタＱＦＤ１のゲート電極（読み出し配線１１ｈ）に入力された電位に応じて、電源電位Ｖ＋と選択トランジスタＳＥＬ１のソースが接続され、選択トランジスタＳＥＬ１のゲート電極に読み出し電位が与えられると（選択信号ＳＳＥＬがハイレベル）、垂直読み出し配線ＬＬを介して、サンプルホールド回路Ｓ／Ｈ（１）に、第1半導体領域ＦＤ１に蓄積されたキャリアの電荷量に応じた電荷がホールドされる。サンプルホールド回路Ｓ／Ｈ（１）に蓄積された電荷は、水平シフトレジスタからの水平読み出し信号がスイッチＳＷ１に入力されることにより、水平読み出しラインＨ１に出力される。
【００９７】
電荷の読み出しが終了すると、リセットゲート電極ＲＧ１に高電位が与えられ（リセット信号ＳＲＥＳＥＴがハイレベル）、電界効果トランジスタ（ＲＧ１）がＯＮし、電源電位Ｖ＋＋に接続されたリセットドレイン領域ＲＤ１と第1半導体領域ＦＤ１が接続され、第1半導体領域ＦＤ１がリセットされる。なお、第1半導体領域ＦＤ１内に電子が蓄積されると、負電荷の増加に伴ってその電位が低下する。
【００９８】
なお、サンプルホールド回路Ｓ／Ｈ（１）が、選択信号がハイレベルの場合だけでなく、リセット信号がハイレベルの場合にも、選択トランジスタＳＥＬ１のドレインからの電荷をサンプリングすると、リセット時の第1半導体領域ＦＤ１の電位もホールドできる。すなわち、リセット時の第1半導体領域ＦＤ１の電位と、電荷蓄積後の第1半導体領域ＦＤ１の電位の双方をサンプルホールド回路Ｓ／Ｈ（１）においてホールドすることで、これらの電位の差分を第1半導体領域ＦＤ１に蓄積された電荷量として検出し、その差分を蓄積電荷量Ｑ１として、スイッチＳＷ１を介して水平読み出しラインＨ１に出力することができる。
【００９９】
光感応領域１Ｇにおいて発生したキャリアは、ゲート電極ＴＸ２に高電位が印加されている場合には、電界効果トランジスタ（ＴＸ２）はＯＮしており（電界効果トランジスタ（ＴＸ１）はＯＦＦ）、この電界効果トランジスタ（ＴＸ２）を介して第２半導体領域ＦＤ２によって構成されるポテンシャル井戸に流れ込む。
【０１００】
第２半導体領域ＦＤ２に蓄積されたキャリア（電荷）は、電界効果トランジスタＱＦＤ２のゲート電極（読み出し配線１５ｈ：図５参照）に入力される。電界効果トランジスタＱＦＤ２のゲート電極（読み出し配線１５ｈ）に入力された電位に応じて、電源電位Ｖ＋と選択トランジスタＳＥＬ２のソースが接続され、選択トランジスタＳＥＬ２のゲート電極に読み出し電位が与えられると（選択信号ＳＳＥＬがハイレベル）、垂直読み出し配線ＲＬを介して、サンプルホールド回路Ｓ／Ｈ（２）に、第２半導体領域ＦＤ２に蓄積されたキャリアの電荷量に応じた電荷がホールドされる。サンプルホールド回路Ｓ／Ｈ（２）に蓄積された電荷は、水平シフトレジスタからの水平読み出し信号がスイッチＳＷ２に入力されることにより、水平読み出しラインＨ２に出力される。
【０１０１】
電荷の読み出しが終了すると、リセットゲート電極ＲＧ２に高電位が与えられ（リセット信号ＳＲＥＳＥＴがハイレベル）、電界効果トランジスタ（ＲＧ２）がＯＮし、電源電位Ｖ＋＋に接続されたリセットドレイン領域ＲＤ２と第２半導体領域ＦＤ２が接続され、第２半導体領域ＦＤ２がリセットされる。なお、第２半導体領域ＦＤ２内に電子が蓄積されると、負電荷の増加に伴ってその電位が低下する。
【０１０２】
なお、サンプルホールド回路Ｓ／Ｈ（２）が、選択信号がハイレベルの場合だけでなく、リセット信号がハイレベルの場合にも、選択トランジスタＳＥＬ２のドレインからの電荷をサンプリングすると、リセット時の第２半導体領域ＦＤ２の電位もホールドできる。すなわち、リセット時の第２半導体領域ＦＤ２の電位と、電荷蓄積後の第２半導体領域ＦＤ２の電位の双方をサンプルホールド回路Ｓ／Ｈ（２）においてホールドすることで、これらの電位の差分を第1半導体領域ＦＤ２に蓄積された電荷量として検出し、その差分を蓄積電荷量Ｑ２として、スイッチＳＷ２を介して水平読み出しラインＨ２に出力することができる。
【０１０３】
水平読み出しラインＨ１には電荷量Ｑ１が、水平読み出しラインＨ２には電荷量Ｑ２が入力され、外部に出力される。
【０１０４】
図１６は、電荷読み出しのタイミングチャートである。
【０１０５】
図１６（ａ）はパルス駆動信号ＳＰ、図１６（ｂ）は検出用ゲート信号ＳＬ、図１６（ｃ）は検出用ゲート信号ＳＲ、図１６（ｄ）はリセット信号ＳＲＥＳＥＴ、図１６（ｅ）はｉ行目の選択トランジスタＳＥＬ１（ＳＥＬ２）のゲート電極に入力される選択信号ＳＳＥＬ（ｉ）、図１６（ｆ）はｉ＋１行目の選択トランジスタＳＥＬ１（ＳＥＬ２）のゲート電極に入力される選択信号ＳＳＥＬ（ｉ＋１）、図１６（ｇ）は、フローティング・ディフュージョン領域（第１半導体領域ＦＤ１又は第２半導体領域ＦＤ２）のポテンシャルφＦＤ（φＦＤ１，φＦＤ２を代表して示す）を示している。
【０１０６】
選択信号ＳＳＥＬ（ｉ）がハイレベルとされることでｉ行目の画素行の各半導体領域に蓄積された電荷の読み出しが行われ（時刻ｔ１〜ｔ３）、全ての画素行のリセット信号ＳＲＥＳＥＴがハイレベルとなる（時刻ｔ１〜ｔ２）ことで、上記リセットが行われ、フローティング・ディフュージョン領域のポテンシャルφＦＤが高くなった後、続いて時刻ｔ３以降からパルス駆動信号ＳＰが光源に与えられ、これに同期した検出用ゲート信号ＳＬと、これから半周期ずれた検出用ゲート信号ＳＲが各ゲート電極ＴＸ１，ＴＸ２に、１検出サイクル期間ＴＦの間、与えられる。
【０１０７】
フローティング・ディフュージョン領域への電子の蓄積に伴って、そのポテンシャルφＦＤは低下する。時刻ｔ４〜ｔ７の期間において、対象となる画素行の選択信号ＳＳＥＬ（ｉ＋１）をハイレベルとし、時刻ｔ５〜ｔ６の期間においてリセット信号ＳＲＥＳＥＴをハイレベルとし、上記リセットを行う。選択読み出し開始時刻ｔ４とリセット開始時刻ｔ５との間に、信号サンプリング時刻ｔ（ＳＡＭＰＬＥ）が設定されており、上記の如く、フローティング・ディフュージョン領域に蓄積された電荷量に応じた値がサンプリングされる。また、リセット終了時刻ｔ６と選択読み出し終了時刻ｔ７との間に、リセット信号サンプリング時刻ｔ（ＲＥＳＥＴ）が設定されており、上記の如く、リセット時のフローティング・ディフュージョン領域の電位に応じた値がサンプリングされる。以後、この動作を繰り返す。
【０１０８】
次に、上記構造の表面入射型の測距センサへの適用例について説明する。なお、回路構造は、裏面入射型測距センサにも適用することができる。
【０１０９】
図１７は、表面入射型の測距センサ１の平面図である。
【０１１０】
測距センサ１は、二次元状に配列した複数の画素Ｐ（ｍ，ｎ）からなる撮像領域１Ｂを有する半導体基板１Ａを備えている。なお、各画素Ｐ（ｍ，ｎ）は、図１５に示した画素Ｐ’（ｍ，ｎ）と同一の回路構造を有している。各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。各画素Ｐ（ｍ，ｎ）は微小測距センサとして対象物Ｈまでの距離に応じた信号ｄ’（ｍ，ｎ）を出力するので、対象物Ｈからの反射光を、撮像領域１Ｂに結像すれば、対象物Ｈ上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【０１１１】
半導体基板１Ａ上には、図１５に示したサンプルホールド回路Ｓ／Ｈを各画素列毎に有してなるサンプルホールド回路群ＳＨＧを備えており、各サンプルホールド回路Ｓ／Ｈは図１５に示したスイッチＳＷ１，ＳＷ２を各画素列ごとに有する読み出しスイッチ群ＲＳを介して、水平読み出しラインＨ１，Ｈ２に接続されている。水平読み出しラインＨ１，Ｈ２はアンプＡＰに入力されている。読み出しスイッチ群ＲＳの各スイッチは、半導体基板１Ａ上（又はその近傍）に形成された水平シフトレジスタＨＳからの水平読み出し信号によってＯＮ／ＯＦＦする。
【０１１２】
半導体基板１Ａ上（又はその近傍）には、垂直シフトレジスタＶＳが形成されており、上述の選択信号ＳＳＥＬ（ｉ），ＳＳＥＬ（ｉ＋１）・・・を各画素行毎に、各画素行のトランジスタＳＥＬ１（ＳＥＬ２）（図１５参照）のゲート電極に順次与える。なお、上述のリセット信号も垂直シフトレジスタＶＳから与えられる。
【０１１３】
水平シフトレジスタＨＳ及び垂直シフトレジスタＶＳには、タイミング発生回路ＴＧからの基準クロック信号が入力されており、水平シフトレジスタＨＳ及び垂直シフトレジスタＶＳは、基準クロック信号に基づき、水平読み出し信号、選択信号、及びリセット信号を生成している。
【０１１４】
図１８は、表面入射型の測距センサ内の１画素の断面図である。
【０１１５】
光感応領域１Ｇの上方が開口した遮光膜ＳＨＬが光入射面側に配置されている。この構造は、図５に示した裏面入射型の測距センサ１の構造と比較すると、半導体基板１Ａ、１Ａ’の厚さが裏面入射型測距センサよりも厚い点を除いて、同一である。半導体基板１Ａ、１Ａ’の厚さは２００μｍ以上であり、図５に示した基板裏面側の反射防止膜１Ｄは省略されている。
【０１１６】
すなわち、この測距センサ１も、半導体基板１Ａ，１Ａ’の表面上に設定された光感応領域１Ｇと、この表面上において光感応領域１Ｇに隣接して設けられた第１及び第２ゲート電極ＴＸ１，ＴＸ２と、光感応領域１Ｇから第１及び第２ゲート電極ＴＸ１，ＴＸ２直下の領域に流れ込むキャリアをそれぞれ読み出すための第１及び第２半導体領域ＦＤ１，ＦＤ２とを備え、第1及び第2半導体領域ＦＤ１，ＦＤ２の導電型（Ｎ型）と光感応領域１Ｇの導電型（Ｐ型）とは逆であって、半導体基板１Ａ，１Ａ’と光感応領域１Ｇの導電型（Ｐ型）は同一であり、且つ、光感応領域１Ｇの不純物濃度は、半導体基板１Ａ，１Ａ’の不純物濃度よりも低く設定されている。
【０１１７】
図１９は、第１比較例に係る測距センサ内の１画素の断面図である。
【０１１８】
第１比較例の測距センサは、ゲート電極ＴＸ１，ＴＸ２間に、フォトゲート電極ＰＧを配置し、このフォトゲート電極ＰＧに若干の高電位を印加して、電荷振り分けを行う構成である。また、第１比較例に係る測距センサは、光感応領域１Ｇを備えていない。
【０１１９】
上述のように、第１比較例の測距センサでは、フォトゲート電極ＰＧの直下の半導体領域のポテンシャルφＰＧの平坦性が高くなり、キャリア（電子ｅ）が、左右のポテンシャル井戸に流れ込む量が、実施形態に係る構造のものよりも少なくなる。すなわち、上記実施形態に係る測距センサでは、第１比較例に係る測距センサよりも多くの比率のキャリアを、各ポテンシャル井戸に転送することが見込まれる。
【０１２０】
なお、上述の光感応領域１Ｇは測距センサ当り１つであってもよく、光感応領域１Ｇを含む微小測距センサを画素として１次元又は２次元状に複数配列し、１次元又は２次元の距離画像を得ることができる測距センサとしてもよい。なお、光感応領域１Ｇの上方のみが開口した遮光膜ＳＨＬを裏面入射型測距センサ１の光入射面側に設けることも可能であり、これにより半導体領域ＦＤ１，ＦＤ２への斜め入射によるクロストークを低減することもできる。
【０１２１】
以上、説明したように、上述の測距センサは、光源から投射された繰り返しパルス光が測定対象物により反射した戻り光の遅れ時間に依存した信号を取り出すことにより距離測定を行うセンサにおいて、第１の導電型を有する半導体基板１Ａ，１Ａ’上に設けられる絶縁層１Ｅと、絶縁層１Ｅ上に所定の間隔で配置された２つのゲート電極ＴＸ１，ＴＸ２と、ゲート電極ＴＸ１，ＴＸ２のそれぞれに対して、その端部の下層に設けられたフローティング・ディフュージョン領域ＦＤ１，ＦＤ２とからなり、２つのゲート電極ＴＸ１，ＴＸ２の直下の半導体領域及び該２つのゲート電極ＴＸ１，ＴＸ２の間の半導体領域を半導体基板と同一の導電型とし、少なくともゲート電極ＴＸ１，ＴＸ２の間に位置する光感応領域１Ｇは、半導体基板１Ａ、１Ａ’よりも低濃度の不純物拡散層からなる。
【図面の簡単な説明】
【０１２２】
【図１】測距装置の構成を示す説明図である。
【図２】測距センサ１の平面図である。
【図３】図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【図４】変形例に係る測距センサの断面図である。
【図５】図３又は図４に示した測距センサの領域Ｖの拡大図である。
【図６】バックゲート近傍の断面図である。
【図７】貫通電極近傍の断面図である。
【図８】実施形態に係るキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図９】キャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図１０】第１比較例に係る測距センサの基板表面近傍のポテンシャル図である。
【図１１】第１比較例に係る測距センサの基板表面近傍のポテンシャル図である。
【図１２】実施形態に係る測距センサの半導体基板表面近傍の詳細なポテンシャル分布を示す図である。
【図１３】第２比較例に係る半導体基板表面近傍の詳細なポテンシャル分布を示す図である。
【図１４】上述の実施形態に係る測距センサをゲート電極側からみた測距センサの平面図である。
【図１５】キャリアの読み出し回路を示す回路図である。
【図１６】電荷読み出しのタイミングチャートである。
【図１７】表面入射型の測距センサ１の平面図である。
【図１８】表面入射型の測距センサ内の１画素の断面図である。
【図１９】第１比較例に係る測距センサ内の１画素の断面図である。
【符号の説明】
【０１２３】
１Ａ・・・半導体基板、１Ｇ・・・光感応領域、ＴＸ１，ＴＸ２・・・ゲート電極、ＦＤ１，ＦＤ２・・・半導体領域（フローティング・ディフュージョン領域）。
【技術分野】
【０００１】
本発明は、測距センサ及び測距装置に関する。
【背景技術】
【０００２】
従来のアクティブ型の光測距センサは、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの投光用の光源から対象物に光を照射し、対象物における反射光を光検出素子で検出することで、対象物までの距離に応じた信号を出力するものとして知られている。ＰＳＤ（Ｐｏｓｉｔｉｏｎ Ｓｅｎｓｉｔｉｖｅ Ｄｅｔｅｃｔｏｒ）などは、対象物までの距離を簡易に測定することができる光三角測量型の光測距センサとして知られているが、近年、より精密な距離測定を行うため、光ＴＯＦ（Ｔｉｍｅ−Ｏｆ−Ｆｌｉｇｈｔ）型の光測距センサの開発が期待されている。
【０００３】
また、距離情報と画像情報を同時に、同一チップで取得できるイメージセンサが車載用、工場の自動製造システム用などにおいて求められている。車両前方にイメージセンサを設置すれば、前方車両の検知・認識、歩行者などの検知・認識に使用することが期待される。画像情報とは別に、単一の距離情報又は複数の距離情報からなる距離画像を取得するイメージセンサも期待されている。このような測距センサにはＴＯＦ法を用いることが好ましい。
【０００４】
ＴＯＦ法は、投光用の光源から、対象物に向けてパルス光を出射し、対象物で反射されたパルス光を光検出素子で検出することで、パルス光の出射タイミングと検出タイミングの時間差を測定している。この時間差（Δｔ）は、対象物までの距離ｄの２倍の距離（２×ｄ）をパルス光が光速（＝ｃ）で飛行するのに要する時間であるため、ｄ＝（ｃ×Δｔ）／２が成立する。時間差（Δｔ）は、光源からの出射パルスと検出パルスの位相差と言い換えることもできる。この位相差を検出すれば、対象物までの距離ｄを求めることができる。
【０００５】
電荷振り分け方式のイメージセンサは、ＴＯＦ法によって測距を行うための光検出素子として着目されている。すなわち、電荷振り分け方式のイメージセンサでは、例えば、検出パルスの入射に応じてイメージセンサ内において発生するパルス的に発生する電荷を、出射パルスのＯＮ期間の間に一方のポテンシャル井戸内に振り分け、ＯＦＦ期間の間に他方のポテンシャル井戸に振り分ける。この場合、左右に振り分けられた電荷量の比率が、検出パルスと出射パルスの位相差、すなわち、対象物までの距離の２倍の距離をパルス光が光速で飛行するのに要する時間に比例することになる。なお、電荷の振り分け方法としては種々のものが考えられる。
【０００６】
特許文献１に記載の測距センサは、半導体基板の表面にはＰＮ接合ダイオードを有しており、ＰＮ接合ダイオードへの光の入射に応答して発生したキャリアとしての電子は、ＰＮ接合ダイオード内の拡散電位に従って、半導体基板の深い位置に進行しようとするが、左右のゲート電極に電圧が印加すると、ゲート電極に隣接するポテンシャル井戸内に交互に転送され、順次読み出される。また、ＰＮ接合ダイオードを用いないタイプの測距センサも提案されている。
【０００７】
特許文献２は、このような測距センサを開示している。特許文献２に記載の測距センサは、半導体基板の表面上に隣接配置された第1ゲート電極及び第２ゲート電極を備えている。これらのゲート電極間に入射した光は半導体基板内で光電変換され、発生したキャリアは、第1ゲート電極のポテンシャルと、第2ゲート電極のポテンシャルを交互に高くすることにより、ゲート電極直下の領域に隣接した左右のポテンシャル井戸内に転送される。電荷の分離をより精密に行うため、特許文献２では、第1ゲート電極と、第2ゲート電極との間に、中央ゲート電極を配置している。
【０００８】
この場合、中央ゲート電極直下の領域内に光が入射すると、光の入射に応答してキャリアが発生するが、中央ゲート電極には予め適当なバイアス電圧が与えられており、中央ゲート電極直下の領域のポテンシャルは、電位が与えられていない方のゲート電極直下の領域のポテンシャルよりも高くなるため、ポテンシャルが与えられている方のゲート電極直下の領域内に、キャリアが転送される確率が上昇する。
【特許文献１】特開２００１−２８１３３６号公報
【特許文献２】特開２００５−２３５８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、中央ゲート電極に与えられるポテンシャルは、横方向に平坦であり、したがって、中央ゲート電極直下の領域のポテンシャルの横方向傾斜は、平坦性が高いという傾向がある。この場合、中央ゲート電極直下の領域内で発生したキャリアが全て転送されるとは限らず、一部のキャリアが当該領域内に残留してしまう。したがって、特許文献２に記載の測距センサでは、キャリアの分配が精密に行われず、正確な測距が行えないという問題がある。
【００１０】
本発明は、このような課題に鑑みてなされたものであり、正確な測距を行うことが可能な測距センサ及び測距装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するため、本発明に係る測距センサは、半導体基板の表面上に設定された光感応領域と、表面上において光感応領域に隣接して設けられた第１及び第２ゲート電極と、光感応領域から第１及び第２ゲート電極直下の領域に流れ込むキャリアをそれぞれ読み出すための第１及び第２半導体領域と、を備え、第1及び第2半導体領域の導電型と光感応領域の導電型とは逆であって、半導体基板と光感応領域の導電型は同一であり、且つ、光感応領域の不純物濃度は、半導体基板の不純物濃度よりも低く設定されていることを特徴とする。
【００１２】
光感応領域の導電型は、第1及び第2半導体領域の導電型とは異なるので、光感応領域内でイオン化された不純物によるポテンシャルと、第１及び第２半導体領域内でイオン化された不純物によるポテンシャルの差は、これらの導電型が同一の場合よりも、大きくなる。このようにポテンシャルの差がある状態で、光感応領域の導電型を半導体基板と同一とし、その不純物濃度を低下させると、光感応領域におけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなり、光感応領域内で発生したキャリアが第1及び第2半導体領域内に確実に流れ込みやすくなり、光感応領域内におけるキャリアの残留を抑制することができる。
【００１３】
また、本発明に係る測距装置は、上記測距センサと、光を出射する光源と、光源にパルス駆動信号を与える駆動回路と、第１及び第２ゲート電極に、パルス駆動信号に同期した検出用ゲート信号を与える制御回路と、第１及び第２半導体領域から読み出された信号から、対象物までの距離を演算する演算回路とを備えることを特徴とする。
【００１４】
上述のように、第１及び第２半導体領域から読み出された信号、すなわち、第１又は第２半導体領域内に蓄積されるキャリアの電荷量の全体電荷量に対する比率は、上述の位相差、すなわち、対象物までの距離に対応する。
【００１５】
演算回路は、この位相差に応じて対象物までの距離を演算する。位相差に対応する時間差をΔｔとすると、距離ｄは、好適にはｄ＝（ｃ×Δｔ）／２で与えられるが、適当な補正演算をこれに加えて行ってもよい。なお、例えば、実際の距離と、演算された距離ｄとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離ｄに係数βを乗じたものを最終的な演算距離ｄとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速ｃが異なる場合には、光速ｃを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、従来から知られている演算方法を用いることができる。
【発明の効果】
【００１６】
本発明の測距センサ及び測距装置によれば、正確な測距を行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、実施の形態に係る測距センサ及び測距装置について説明する。同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００１８】
図１は測距装置の構成を示す説明図である。
【００１９】
本例の測距センサ１は、裏面入射型測距センサであるとするが、後述のように表面入射型測距センサとすることもできる。この測距装置は、測距センサ１と、近赤外光を出射する光源３と、光源３にパルス駆動信号ＳＰを与える駆動回路４と、裏面入射型測距センサ１の各画素に含まれる第１及び第２ゲート電極（ＴＸ１，ＴＸ２：図５参照）に、パルス駆動信号ＳＰに同期した検出用ゲート信号ＳＬ、ＳＲを与える制御回路２と、測距センサ１の第１及び第２半導体領域（ＦＤ１、ＦＤ２：図５参照）から読み出された距離情報を示す信号ｄ’（ｍ，ｎ）から、歩行者などの対象物Ｈまでの距離を演算する演算回路５を備えている。測距センサ１から対象物Ｈまでの水平方向Ｄの距離をｄとする。
【００２０】
制御回路２は、パルス駆動信号ＳＰを駆動回路４のスイッチ４ｂに入力している。ＬＥＤ又はレーザダイオードからなる投光用の光源３は、スイッチ４ｂを介して電源４ａに接続されている。したがって、スイッチ４ｂにパルス駆動信号ＳＰが入力されると、パルス駆動信号ＳＰと同じ波形の駆動電流が光源３に供給され、光源３からは測距用のプローブ光としてのパルス光ＬＰが出力される。
【００２１】
パルス光ＬＰが対象物Ｈに照射されると、対象物Ｈによってパルス光が反射され、パルス光ＬＤとして、裏面入射型測距センサ１に入射して、パルス検出信号ＳＤを出力する。パルス検出信号ＳＤはパルス光ＬＤの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光ＬＤに一致するが、距離ｄに応じた分だけパルス光ＬＰに対して位相が遅延している。
【００２２】
測距センサ１は、配線基板１０上に固定されており、配線基板１０上の配線を介して、距離情報を有する信号ｄ’（ｍ，ｎ）が各画素から出力される。
【００２３】
パルス駆動信号ＳＰの波形は、周期Ｔの方形波であり、ハイレベルを「１」、ローレベルを「０」とすると、その電圧Ｖ（ｔ）は以下の式で与えられる。
・パルス駆動信号ＳＰ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２４】
検出用ゲート信号ＳＬ、ＳＲの波形は、周期Ｔの方形波であり、その電圧Ｖ（ｔ）は以下の式で与えられる。
・検出用ゲート信号ＳＬ：
・Ｖ（ｔ）＝１（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝０（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
・検出用ゲート信号ＳＲ（＝ＳＬの反転）：
・Ｖ（ｔ）＝０（但し、０＜ｔ＜（Ｔ／２）の場合）
・Ｖ（ｔ）＝１（但し、（Ｔ／２）＜ｔ＜Ｔの場合）
・Ｖ（ｔ＋Ｔ）＝Ｖ（ｔ）
【００２５】
上記パルス信号ＳＰ，ＳＬ、ＳＲ、ＳＤは、全てパルス周期２×ＴＰを有していることとする。検出用ゲート信号ＳＬ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ１、検出用ゲート信号ＳＲ及びパルス検出信号ＳＤが共に「１」のときに測距センサ１内で発生する電荷量をＱ２とする。
【００２６】
測距センサ１における一方の検出用ゲート信号ＳＬとパルス検出信号ＳＤの位相差は、他方の検出用ゲート信号ＳＲとパルス検出信号ＳＤが「１」の時の重複期間において、裏面入射型測距センサ１において発生した電荷量Ｑ２に比例する。すなわち、電荷量Ｑ２は、検出用ゲート信号ＳＲとパルス検出信号ＳＤの論理積が「１」である期間において発生した電荷量である。１画素内において発生する全電荷量をＱ１＋Ｑ２とし、駆動信号ＳＰの半周期のパルス幅をＴＰとすると、Δｔ＝ＴＰ×Ｑ２／（Ｑ１＋Ｑ２）の期間だけ、駆動信号ＳＰに対してパルス検出信号ＳＤが遅れていることになる。１つのパルス光の飛行時間Δｔは、対象物までの距離をｄ、光速をｃとすると、Δｔ＝２ｄ／ｃで与えられるため、特定の画素からの距離情報を有する信号ｄ’として２つの電荷量（Ｑ１，Ｑ２）が出力されると、演算回路５は、入力された電荷量Ｑ１，Ｑ２と、予め判明している半周期パルス幅ＴＰに基づいて、対象物Ｈまでの距離ｄ＝（ｃ×Δｔ）／２＝ｃ×ＴＰ×Ｑ２／（２×（Ｑ１＋Ｑ２））を演算する。
【００２７】
上述のように、電荷量Ｑ１、Ｑ２を分離して読み出せば、演算回路５は、距離ｄを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Ｑ１，Ｑ２として出力することができる。
【００２８】
また、電荷量Ｑ１，Ｑ２の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Ｈまでの距離に対応しており、演算回路５は、この位相差に応じて対象物Ｈまで距離を演算している。上述のように、位相差に対応する時間差をΔｔとすると、距離ｄは、好適にはｄ＝（ｃ×Δｔ）／２で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離ｄとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離ｄに係数βを乗じたものを最終的な演算距離ｄとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速ｃが異なる場合には、光速ｃを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【００２９】
図２は測距センサ１の平面図である。
【００３０】
測距センサ１は、二次元状に配列した複数の画素Ｐ（ｍ，ｎ）からなる撮像領域１Ｂを有する半導体基板１Ａを備えている。各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。各画素Ｐ（ｍ，ｎ）は微小測距センサとして対象物Ｈまでの距離に応じた信号ｄ’（ｍ，ｎ）を出力するので、対象物Ｈからの反射光を、撮像領域１Ｂに結像すれば、対象物Ｈ上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【００３１】
図３は図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【００３２】
測距センサ１には、光入射面１ＢＫからパルス光ＬＤが入射する。裏面入射型測距センサ１の光入射面１ＢＫとは逆側の表面１ＦＴは、接着領域ＡＤを介して配線基板１０に接続されている。接着領域ＡＤは、バンプなどの接着素子を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ１を構成する半導体基板１Ａは、補強用のフレーム部Ｆと、フレーム部Ｆよりも薄い薄板部ＴＦを有しており、これらは一体化している。薄板部ＴＦの厚さは、１０μｍ以上１００μｍ以下である。本例のフレーム部Ｆの厚さは２００μｍ以上６００μｍ以下である。
【００３３】
図４は変形例に係る測距センサの断面図である。
【００３４】
この測距センサは、図３に示したものと半導体基板１Ａの形状のみが異なり、他の構成は同一である。半導体基板１Ａは、ストライプ状又は格子状に形成された補強部ＡＦを更に有しており、補強部ＡＦの間に薄板部ＴＦが形成され、これらは一体化している。本例の補強部ＡＦの厚みは、フレーム部ＡＦの厚さと同じであり、２００μｍ以上６００μｍ以下である。薄板部ＴＦには前述の各画素が形成されている。薄板部ＴＦはＫＯＨ等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは１μｍ以下である。
【００３５】
図５は、図３又は図４に示した測距センサの領域Ｖの拡大図である。
【００３６】
裏面入射型測距センサ１は、光入射面１ＢＫ及び光入射面１ＢＫとは逆側の表面１ＦＴを有する半導体基板１Ａ，１Ａ’と、表面１ＦＴ上において絶縁層１Ｅを介して光感応領域１Ｇに隣接して設けられた第１及び第２ゲート電極ＴＸ１，ＴＸ２と、第１及び第２ゲート電極ＴＸ１，ＴＸ２直下の領域に流れ込むキャリア（電子ｅ）をそれぞれ読み出すための第１及び第２半導体領域ＦＤ１，ＦＤ２とを備えている。本例の半導体基板１Ａ，１Ａ’はＳｉからなり、絶縁層１ＥはＳｉＯ２からなる。絶縁層１Ｅを厚くすることで、フリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層１Ｅの厚みは、５０〜５０００ｎｍである。
【００３７】
なお、本例の半導体基板は、光入射面を有する基板本体１Ａと、ゲート電極側のエピタキシャル層１Ａ’とからなるが、エピタキシャル層は省略することも可能である。
【００３８】
半導体基板１Ａ，１Ａ’は低不純物濃度のＰ型半導体基板からなり、第１及び第２半導体領域ＦＤ１，ＦＤ２は高不純物濃度のＮ型半導体からなるフローティング・ディフュージョン領域であり、エピタキシャル層１Ａ’内に形成されている。
【００３９】
第１及び第２半導体領域ＦＤ１，ＦＤ２の一部は、半導体基板のエピタキシャル層１Ａ’における各ゲート電極ＴＸ１，ＴＸ２の直下の領域に接触している。半導体基板１Ａ，１Ａ’の光入射面１ＢＫの側には、反射防止膜１Ｄが設けられている。半導体基板１Ａの露出面の表面粗さ、すなわち、表面凹凸の最大値と最小値の高さの差は１μｍ以下である。反射防止膜１Ｄの材料は、ＳｉＯ２またはＳｉＮ（窒化シリコン）である。
【００４０】
ゲート電極ＴＸ１，ＴＸ２間の領域の直下領域は、半導体基板１Ａ，１Ａ’と同一の導電型であるＰ型であって、半導体基板１Ａ，１Ａ’の不純物濃度よりも、低い不純物濃度を有する光感応領域１Ｇからなる。光感応領域１Ｇは、不純物濃度が半導体基板１Ａよりも相対的に低い。
【００４１】
光感応領域１Ｇの導電型は、第1半導体領域ＦＤ１及び第2半導体領域ＦＤ２の導電型とは異なるので、光感応領域１G内でイオン化された不純物によるポテンシャルφPGと、第１及び第２半導体領域ＦＤ１、ＦＤ２内でイオン化された不純物によるポテンシャルφＦＤ１，φＦＤ２の差は、これらの導電型が同一の場合よりも、大きくなる。このようにポテンシャルの差がある状態で、光感応領域１Ｇの導電型を半導体基板１Ａ，１Ａ’と同一のＰ型とし、その不純物濃度を低下させると、光感応領域１Ｇにおけるポテンシャルの横方向分布が、一方向のみに傾斜しやすくなる。なお、横方向とは、ゲート電極ＴＸ１，ＴＸ２を結ぶ直線の方向である。ポテンシャルの横方向分布が、一方向のみに傾斜しやすくなると、光感応領域１Ｇ内で発生したキャリアが第1半導体領域ＦＤ１及び第2半導体領域ＦＤ２内に確実に流れ込みやすくなり、光感応領域１Ｇ内におけるキャリアの残留を抑制することができる。
【００４２】
光感応領域１Ｇは、エピタキシャル成長法を用いるか、或いは不純物拡散法又はイオン注入法を用いて形成する。
【００４３】
配線基板１０は、Ｓｉからなる半導体基板１０Ａと、半導体基板１０Ａ上に形成された読み出し配線１１ｈ、１５ｈを備えており、これらの読み出し配線１１ｈ、１５ｈは、それぞれ、第１半導体領域ＦＤ１、第２半導体領域ＦＤ２に電気的に接続されている。
【００４４】
第１半導体領域ＦＤ１と読み出し配線１１ｈとの間には、コンタクト電極１１ａ、パッド電極１１ｂ、バンプ１１ｃ、パッド電極１１ｄ、コンタクト電極１１ｅ、中間電極１１ｆ、コンタクト電極１１ｇが介在している。
【００４５】
第２半導体領域ＦＤ２と読み出し配線１５ｈとの間には、コンタクト電極１５ａ、パッド電極１５ｂ、バンプ１５ｃ、パッド電極１５ｄ、コンタクト電極１５ｅ、中間電極１５ｆ、コンタクト電極１５ｇが介在している。
【００４６】
半導体基板１０Ａ上には、第１ゲート配線１２ｇ、第２ゲート配線１４ｇが設けられており、これらはそれぞれ第１ゲート電極ＴＸ１、第２ゲート電極ＴＸ２に電気的に接続されている。
【００４７】
第１ゲート電極ＴＸ１と第１ゲート配線１２ｇとの間には、コンタクト電極１２ａ、パッド電極１２ｂ、バンプ１２ｃ、パッド電極１２ｄ、コンタクト電極１２ｅ、中間電極１２ｆが介在している。
【００４８】
第２ゲート電極ＴＸ２と第２ゲート配線１４ｇとの間には、コンタクト電極１４ａ、パッド電極１４ｂ、バンプ１４ｃ、パッド電極１４ｄ、コンタクト電極１４ｅ、中間電極１４ｆが介在している。
【００４９】
半導体基板１０Ａ上には、リセット用配線１８ｈ、２１ｈが形成されており、これらのリセット用配線１８ｈ、２１ｈは、それぞれ、リセットドレイン領域ＲＤ１、リセットドレイン領域ＲＤ２に電気的に接続されている。
【００５０】
リセットドレイン領域ＲＤ１とリセット用配線１８ｈとの間には、コンタクト電極１８ａ、パッド電極１８ｂ、バンプ１８ｃ、パッド電極１８ｄ、コンタクト電極１８ｅ、中間電極１８ｆ、コンタクト電極１８ｇが介在している。
【００５１】
リセットドレイン領域ＲＤ２とリセット用配線２１ｈとの間には、コンタクト電極２１ａ、パッド電極２１ｂ、バンプ２１ｃ、パッド電極２１ｄ、コンタクト電極２１ｅ、中間電極２１ｆ、コンタクト電極２１ｇが介在している。
【００５２】
半導体基板１０Ａ上には、リセット用ゲート配線１９ｇ、２０ｇが形成されており、これらのリセット用ゲート配線１９ｇ、２０ｇは、それぞれ、リセット用ゲート電極ＲＧ１、リセット用ゲート電極ＲＧ２に電気的に接続されている。
【００５３】
リセット用ゲート電極ＲＧ１とリセット用ゲート配線１９ｇとの間には、コンタクト電極１９ａ、パッド電極１９ｂ、バンプ１９ｃ、パッド電極１９ｄ、コンタクト電極１９ｅ、中間電極１９ｆが介在している。
【００５４】
リセット用ゲート電極ＲＧ２とリセット用ゲート配線２０ｇとの間には、コンタクト電極２０ａ、パッド電極２０ｂ、バンプ２０ｃ、パッド電極２０ｄ、コンタクト電極２０ｅ、中間電極２０ｆが介在している。
【００５５】
各コンタクト電極は、図示の如く、絶縁層１Ｆ，１０Ｂ，１０Ｃに設けられたコンタクトホール内に埋設されている。
【００５６】
接着領域ＡＤは、樹脂からなる接着層ＡＤ１と、裏面入射型測距センサ１の各電極を配線基板１０上の各種配線に接続するためのバンプ１１ｃ，１２ｃ，１４ｃ，１５ｃ，１８ｃ，１９ｃ，２０ｃ，２１ｃを備えている。
【００５７】
この測距装置では、裏面入射型の測距センサ１の表面１ＦＴを、絶縁層１Ｅ及び各種電極及び接着領域ＡＤを介して、配線基板１０のマウント面Ｍ上に固定し、第１ゲート電極ＴＸ１、第２ゲート電極ＴＸ２、リセット用ゲート電極ＲＧ１，ＲＧ２、リセットドレイン領域ＲＤ１，ＲＤ２を、配線基板１０上の配線にバンプを介して接続している。この測距装置では、裏面入射型の測距センサ１を配線基板１０上にマウントすると、各配線を介して、上記信号をそれぞれの電極に与えることができ、装置が小型化されている。
【００５８】
なお、配線基板１０のマウント面Ｍ上には、黒色樹脂からなる光吸収層ＳＨが形成されており、裏面入射型測距センサ１を透過した光の配線基板１０への入射を抑制すると共に、配線基板１０上の配線によって反射された光が、裏面入射型測距センサ１に逆戻りしてクロストークを引き起こすのを防止している。また、上述の各種電極又は配線はアルミニウム又はポリシリコンからなる。裏面入射型測距センサ１におけるＳｉからなる半導体基板の厚みｔ１は１０〜１００μｍであり、好適には１５〜５０μｍであり、本例では２０μｍである。
【００５９】
この裏面入射型測距センサ１では、投光用の光の入射に応答して半導体深部で発生したキャリアを、光入射面１ＢＫとは逆側のキャリア発生位置近傍に設けられたポテンシャル井戸に引き込み、高速で正確な測距を可能としている。
【００６０】
半導体基板１Ａ，１Ａ’の光入射面（裏面）１ＢＫから入射した対象物からのパルス光ＬＤは、半導体基板１Ａ，１Ａ’の表面側に設けられた光感応領域１Ｇまで至る。パルス光の入射に伴って半導体基板１Ａ，１Ａ’内で発生したキャリアは、光感応領域１Ｇから、これに隣接する第１及び第２ゲート電極直ＴＸ１，ＴＸ２直下の領域に振り分けられる。すなわち、第１及び第２ゲート電極ＴＸ１，ＴＸ２に光源の駆動信号ＳＰに同期した検出用ゲート信号ＳＬ，ＳＲを、配線基板１０を介して、交互に与えると、光感応領域１Ｇ及びその近傍の半導体領域内で発生したキャリアが、それぞれ第１及び第２ゲート電極ＴＸ１，ＴＸ２直下の領域に流れ、これらから第１及び第２半導体領域ＦＤ１，ＦＤ２に流れ込む。
【００６１】
第１半導体領域ＦＤ１又は第２半導体領域ＦＤ２内に蓄積されるキャリアの電荷量Ｑ１，Ｑ２の全体電荷量（Ｑ１＋Ｑ２）に対する比率は、駆動信号ＳＰを光源に与えることによって出射された出射パルス光と、対象物Ｈによって出射パルス光が反射されることによって戻ってきた検出パルス光の位相差に対応する。
【００６２】
ゲート電極ＴＸ１，ＴＸ２への駆動信号（検出用ゲート信号ＳＬ，ＳＲ）の周波数を増加させることで、この電荷の振り分け速度を増加させても、近赤外光の入射に応じて発生したキャリアの発生領域は、半導体基板１Ａの光入射面１ＢＫよりも、逆側の表面１ＦＴに近いため、多くのキャリアは光感応領域１Ｇから第１及び第２半導体領域ＦＤ１，ＦＤ２に流れ込み、これらの領域から、配線基板１０の配線１１ｈ、１５ｈを介して、蓄積電荷Ｑ１，Ｑ２を読み出すことができる。また、近赤外よりも短い波長の光は、半導体基板１Ａ，１Ａ’の光入射面１ＢＫ側の領域において除去される傾向があるため、光入射面側に可視光カットフィルタを設けずとも、測距用の検出パルス光の検出精度を向上させることができる。
【００６３】
フローティング・ディフュージョン領域としてのＮ型の第１及び第２半導体領域ＦＤ１，ＦＤ２は、蓄積された電荷の読み出し後にリセットされる。すなわち、リセットドレイン領域ＲＤ１，ＲＤ２は、Ｎ型であって、配線基板１０上のリセット用配線１８ｈ，２１ｈを介して電源電位に接続されており、リセット用ゲート電極ＲＧ１，ＲＧ２に、リセットゲート用配線１９ｇ、２０ｇを介して、正電位を与えると、第１及び第２半導体領域ＦＤ１，ＦＤ２と、リセットドレイン領域ＲＤ１，ＲＤ２がそれぞれ導通し、第１及び第２半導体領域ＦＤ１，ＦＤ２がリセットされる。
【００６４】
なお、各半導体領域の厚さ／不純物濃度は以下の通りである。
・基板本体１Ａ：厚さ１０〜１００μｍ／不純物濃度１×１０１２〜１０１９ｃｍ−３
・エピタキシャル層１Ａ’：厚さ１〜５μｍ／不純物濃度１×１０１２〜１０１６ｃｍ−３
・半導体領域ＦＤ１，ＦＤ２：厚さ０．１〜０．４μｍ／不純物濃度１×１０１８〜１０２０ｃｍ−３
・光感応領域１Ｇ：厚さ０．２〜３μｍ／不純物濃度１×１０１２〜１０１５ｃｍ−３
・リセットドレイン領域ＲＤ１，ＲＤ２：厚さ０．１〜０．４μｍ／不純物濃度１×１０１８〜１０２０ｃｍ−３
【００６５】
なお、半導体基板１Ａ、１Ａ’には、バックゲート又は貫通電極などを介してグランド電位などの基準電位が与えられる。
【００６６】
図６は、バックゲート近傍の断面図である。
【００６７】
すなわち、上述の裏面入射型測距センサ１の半導体基板１Ａ，１Ａ’の電位を基準電位に固定するため、本実施形態に係る測距センサは、Ｐ型のエピタキシャル層１Ａ’内に、高濃度不純物を含有するＰ型のバックゲート半導体領域ＢＧを備えている。信号読み出し回路の設けられた配線基板１０の半導体基板１０Ａ上にはグランド配線１６ｈが設けられている。バックゲート半導体領域ＢＧと、グランド配線１６ｈとの間には、コンタクト電極１６ａ、パッド電極１６ｂ、バンプ１６ｃ、パッド電極１６ｄ、コンタクト電極１６ｅ、中間電極１６ｆ、コンタクト電極１６ｇが介在しており、これらを電気的に接続している。
【００６８】
図７は貫通電極近傍の断面図である。
【００６９】
上述の裏面入射型測距センサ１の半導体基板１Ａの電位を基準電位に固定するため、バックゲート電極の代わりに、基板内に埋設されたＰ型の拡散領域Ｗ４などのＰ型半導体層を有し、これに電気的に接続された貫通電極１７ｘを備えることとしてもよい。配線基板１０の半導体基板１０Ａ上にはグランド配線１７ｈが設けられている。貫通電極１７ｘと、グランド配線１７ｈとの間には、コンタクト電極１７ａ、パッド電極１７ｂ、バンプ１７ｃ、パッド電極１７ｄ、コンタクト電極１７ｅ、中間電極１７ｆ、コンタクト電極１７ｇが介在しており、これらを電気的に接続している。
【００７０】
図８は、実施形態に係るキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【００７１】
このポテンシャル図では、下向きがポテンシャルの正方向である。光入射時において、光感応領域１ＧのポテンシャルφＰＧは、無バイアス時における隣接するゲート電極直下の領域のポテンシャル（φＴＸ２）を基準電位とすると、この基板電位よりも高く設定されている。すなわち、基板の一部領域のポテンシャルφＴＸ２は、Ｐ型の半導体からなり、かかる領域には負にイオン化したアクセプターが存在している。光感応領域１Ｇの不純物濃度は、低濃度であるため、そのポテンシャルφＰＧはポテンシャルφＴＸ２よりも高くなり、この領域のポテンシャル図は図面の下向きに凹んだ形状となる。
【００７２】
Ｎ型の不純物がドープされた第１及び第２半導体領域ＦＤ１，ＦＤ２では、Ｎ型の不純物が添加されているため、正方向にポテンシャルが凹んでおり、ゲート電極ＴＸ１に高電位を与えると、光感応領域１ＧのポテンシャルφＰＧは一方の半導体領域ＦＤ１の方向のみに傾斜し易くなる。
【００７３】
なお、同図には、ゲート電極ＴＸ１の直下の領域のポテンシャルφＴＸ１、ゲート電極ＴＸ２の直下の領域のポテンシャルφＴＸ２、半導体領域ＦＤ１のポテンシャルφＦＤ１、半導体領域ＦＤ２のポテンシャルφＦＤ２、リセットドレインＲＤ１のポテンシャルφＲＤ１、リセットドレインＲＤ２のポテンシャルφＲＤ２、リセット用ゲート電極ＲＧ１の直下の領域のポテンシャルφＲＧ１、リセット用ゲート電極ＲＧ２の直下の領域のポテンシャルφＲＧ２が示されている。
【００７４】
検出用ゲート信号ＳＬの高電位が、ゲート電極ＴＸ１に入力されると、光感応領域１Ｇの近傍で発生したキャリア（電子ｅ）は、ポテンシャル勾配にしたがって、ゲート電極ＴＸ１の直下の領域を介して、第１半導体領域ＦＤ１のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Ｑ１が蓄積されることとなる。
【００７５】
図９はキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【００７６】
光入射時において、光感応領域１ＧのポテンシャルφＰＧは、隣接するゲート電極ＴＸ１の直下の領域のポテンシャルφＴＸ１よりも若干高くなる。
【００７７】
検出用ゲート信号ＳＬに続いて、検出用ゲート信号ＳＲの高電位が、ゲート電極ＴＸ２に入力されると、光感応領域１Ｇ内内で発生したキャリア（電子ｅ）は、ポテンシャル勾配にしたがって、ゲート電極ＴＸ２の直下の領域を介して、第２半導体領域ＦＤ２のポテンシャル井戸内に蓄積され、このポテンシャル井戸内には電荷量Ｑ２が蓄積されることとなる。
【００７８】
上述のように、各ポテンシャル井戸に蓄積された電荷Ｑ１，Ｑ２は、配線基板１０に設けられた読み出し配線１１ｈ、１５ｈ（図５参照）を介して外部に読み出される。
【００７９】
また、ゲート電極ＴＸ１，ＴＸ２を金属とするか、又はポリシリコンとしてその光入射面側に金属膜を形成することとすると、この金属によって半導体基板を一度透過した光が反射されるため、光の利用効率を上げることができる。
【００８０】
また、半導体基板の光入射面側に可視帯域カットフィルタを蒸着してもよい。また、上述の測距センサは光源を含めてモジュール化することもできる。
【００８１】
図１０及び図１１は、第１比較例に係る測距センサの基板表面近傍のポテンシャル図であり、それぞれゲート電極ＴＸ１，ＴＸ２に高電位を与えたときのキャリア転送の様子を示している。
【００８２】
第１比較例の測距センサは、図５に示した測距センサにおいて、ゲート電極ＴＸ１，ＴＸ２間に、図１９に示すように、フォトゲート電極ＰＧを配置し、このフォトゲート電極に若干の高電位を印加して、電荷振り分けを行う構成である。なお、第１比較例に係る測距センサは、光感応領域１Ｇを備えていない。
【００８３】
第１比較例の場合、フォトゲート直下の領域のポテンシャルφＰＧの平坦性が高くなり、キャリア（電子ｅ）が、左右のポテンシャル井戸に流れ込む量が、実施形態に係る構造のものよりも少なくなる。すなわち、上記実施形態に係る測距センサでは、第１比較例に係る測距センサよりも多くの比率のキャリアを、各ポテンシャル井戸に転送することが見込まれる。
【００８４】
図１２は、上記実施形態に係る測距センサの半導体基板表面近傍の詳細なポテンシャル分布を示す図であり、このポテンシャル分布はシミュレーションによって計算したものである。
【００８５】
受光エリアに示される領域に光感応領域１Ｇが形成され、その中心位置から６μｍほど離れた２箇所の位置に半導体領域ＦＤ１，ＦＤ２が位置し、半導体領域ＦＤ２，ＦＤ１と光感応領域１Ｇとの間にゲート電極ＴＸ１，ＴＸ２が位置している。同図はゲート電極ＴＸ２に高電位を印加した場合のポテンシャル分布を示しているが、受光エリア内におけるポテンシャルは、一方向のみに傾斜しており、基板内部で発生したキャリアが効率的にポテンシャル井戸へ流れ込むようになっている。
【００８６】
図１３は、第２比較例に係る半導体基板表面近傍の詳細なポテンシャル分布を示す図であり、このポテンシャル分布はシミュレーションによって計算したものである。
【００８７】
第２比較例の測距センサは、第１比較例のようなフォトゲート電極は設けず、且つ、低不純物濃度の光感応領域１Ｇを備えないこととしたものであり、他の構造は第１比較例と同一である。同図はゲート電極ＴＸ２に高電位を印加した場合のポテンシャル分布を示しているが、受光エリア内におけるポテンシャルは、０μｍ位置（ゲート電極間の中心位置）のポテンシャルが低く、凸形状を有している。したがって、基板内部で発生したキャリアの一部、すなわち、位置０μｍから負側の領域で発生したキャリアが、本来の意図する右側のポテンシャル井戸とは逆側に流れ込んでしまう。
【００８８】
かかる点で、上記実施形態に係る測距センサは比較例２に係る測距センサよりも優れている。
【００８９】
図１４は、上述の実施形態に係る測距センサをゲート電極側からみた測距センサの平面図である。なお、絶縁層は省略して示す。
【００９０】
この測距センサでは、光感応領域１Ｇに隣接してゲート電極ＴＸ１，ＴＸ２が配置されている。ゲート電極ＴＸ１，ＴＸ２と、リセット用ゲート電極ＲＧ１，ＲＧ２との間には、それぞれフローティング・ディフュージョン領域としての半導体領域ＦＤ１，ＦＤ２が位置している。半導体領域ＦＤ１，ＦＤ２の外側には、リセットドレイン領域ＲＤ１，ＲＤ２が位置している。
【００９１】
半導体領域ＦＤ１上には、複数の箇所で半導体領域ＦＤ１に接触する電極１１ａが設けられており、半導体領域ＦＤ２上には、複数の箇所で半導体領域ＦＤ２に接触する電極１５ａが設けられている。また、リセットドレイン領域ＲＤ１上には、複数の箇所でリセットドレイン領域ＲＤ１に接触する電極１８ａが設けられており、リセットドレイン領域ＲＤ２上には、複数の箇所でリセットドレイン領域ＲＤ２に接触する電極２１ａが設けられている。
【００９２】
図１５は、キャリアの読み出し回路を示す回路図である。
【００９３】
上述の裏面入射型測距センサでは、測距センサはバンプを介して配線基板にマウントしている。この場合、画素Ｐ（ｍ，ｎ）に接続されるキャリア読み出し用のトランジスタは、配線基板側に設けられており、測距センサ単体内に含まれる素子数が低減されている。なお、後述のように、測距センサを表面入射型とし、同一半導体基板上にキャリア読み出し用のトランジスタを配置することも可能であるが、この場合には、測距センサの半導体基板内にトランジスタを形成することになるので、単一の画素（Ｐ’（ｍ，ｎ）として点線で示す）内に含まれる素子数が多くなる。換言すれば、裏面入射型測距センサの方が、表面入射型測距センサよりも、画素面積が同一であれば、その光感応領域の面積を大きくすることができる。
【００９４】
なお、同図において、ゲート電極ＴＸ１，ＴＸ２，ＲＧ１、ＲＧ２は、電界効果トランジスタのゲート電極を構成するものであり、説明の簡略化のため、これらの電界効果トランジスタは、対応するゲート電極（ＴＸ１，ＴＸ２，ＲＧ１、ＲＧ２）と同一符号を用いて示すこととする。
【００９５】
光感応領域１Ｇにおいて発生したキャリアは、ゲート電極ＴＸ１に高電位が印加されている場合には、電界効果トランジスタ（ＴＸ１）はＯＮしており（電界効果トランジスタ（ＴＸ２）はＯＦＦ）、この電界効果トランジスタ（ＴＸ１）を介して第1半導体領域ＦＤ１によって構成されるポテンシャル井戸に流れ込む。
【００９６】
第1半導体領域ＦＤ１に蓄積されたキャリア（電荷）は、電界効果トランジスタＱＦＤ１のゲート電極（読み出し配線１１ｈ：図５参照）に入力される。電界効果トランジスタＱＦＤ１のゲート電極（読み出し配線１１ｈ）に入力された電位に応じて、電源電位Ｖ＋と選択トランジスタＳＥＬ１のソースが接続され、選択トランジスタＳＥＬ１のゲート電極に読み出し電位が与えられると（選択信号ＳＳＥＬがハイレベル）、垂直読み出し配線ＬＬを介して、サンプルホールド回路Ｓ／Ｈ（１）に、第1半導体領域ＦＤ１に蓄積されたキャリアの電荷量に応じた電荷がホールドされる。サンプルホールド回路Ｓ／Ｈ（１）に蓄積された電荷は、水平シフトレジスタからの水平読み出し信号がスイッチＳＷ１に入力されることにより、水平読み出しラインＨ１に出力される。
【００９７】
電荷の読み出しが終了すると、リセットゲート電極ＲＧ１に高電位が与えられ（リセット信号ＳＲＥＳＥＴがハイレベル）、電界効果トランジスタ（ＲＧ１）がＯＮし、電源電位Ｖ＋＋に接続されたリセットドレイン領域ＲＤ１と第1半導体領域ＦＤ１が接続され、第1半導体領域ＦＤ１がリセットされる。なお、第1半導体領域ＦＤ１内に電子が蓄積されると、負電荷の増加に伴ってその電位が低下する。
【００９８】
なお、サンプルホールド回路Ｓ／Ｈ（１）が、選択信号がハイレベルの場合だけでなく、リセット信号がハイレベルの場合にも、選択トランジスタＳＥＬ１のドレインからの電荷をサンプリングすると、リセット時の第1半導体領域ＦＤ１の電位もホールドできる。すなわち、リセット時の第1半導体領域ＦＤ１の電位と、電荷蓄積後の第1半導体領域ＦＤ１の電位の双方をサンプルホールド回路Ｓ／Ｈ（１）においてホールドすることで、これらの電位の差分を第1半導体領域ＦＤ１に蓄積された電荷量として検出し、その差分を蓄積電荷量Ｑ１として、スイッチＳＷ１を介して水平読み出しラインＨ１に出力することができる。
【００９９】
光感応領域１Ｇにおいて発生したキャリアは、ゲート電極ＴＸ２に高電位が印加されている場合には、電界効果トランジスタ（ＴＸ２）はＯＮしており（電界効果トランジスタ（ＴＸ１）はＯＦＦ）、この電界効果トランジスタ（ＴＸ２）を介して第２半導体領域ＦＤ２によって構成されるポテンシャル井戸に流れ込む。
【０１００】
第２半導体領域ＦＤ２に蓄積されたキャリア（電荷）は、電界効果トランジスタＱＦＤ２のゲート電極（読み出し配線１５ｈ：図５参照）に入力される。電界効果トランジスタＱＦＤ２のゲート電極（読み出し配線１５ｈ）に入力された電位に応じて、電源電位Ｖ＋と選択トランジスタＳＥＬ２のソースが接続され、選択トランジスタＳＥＬ２のゲート電極に読み出し電位が与えられると（選択信号ＳＳＥＬがハイレベル）、垂直読み出し配線ＲＬを介して、サンプルホールド回路Ｓ／Ｈ（２）に、第２半導体領域ＦＤ２に蓄積されたキャリアの電荷量に応じた電荷がホールドされる。サンプルホールド回路Ｓ／Ｈ（２）に蓄積された電荷は、水平シフトレジスタからの水平読み出し信号がスイッチＳＷ２に入力されることにより、水平読み出しラインＨ２に出力される。
【０１０１】
電荷の読み出しが終了すると、リセットゲート電極ＲＧ２に高電位が与えられ（リセット信号ＳＲＥＳＥＴがハイレベル）、電界効果トランジスタ（ＲＧ２）がＯＮし、電源電位Ｖ＋＋に接続されたリセットドレイン領域ＲＤ２と第２半導体領域ＦＤ２が接続され、第２半導体領域ＦＤ２がリセットされる。なお、第２半導体領域ＦＤ２内に電子が蓄積されると、負電荷の増加に伴ってその電位が低下する。
【０１０２】
なお、サンプルホールド回路Ｓ／Ｈ（２）が、選択信号がハイレベルの場合だけでなく、リセット信号がハイレベルの場合にも、選択トランジスタＳＥＬ２のドレインからの電荷をサンプリングすると、リセット時の第２半導体領域ＦＤ２の電位もホールドできる。すなわち、リセット時の第２半導体領域ＦＤ２の電位と、電荷蓄積後の第２半導体領域ＦＤ２の電位の双方をサンプルホールド回路Ｓ／Ｈ（２）においてホールドすることで、これらの電位の差分を第1半導体領域ＦＤ２に蓄積された電荷量として検出し、その差分を蓄積電荷量Ｑ２として、スイッチＳＷ２を介して水平読み出しラインＨ２に出力することができる。
【０１０３】
水平読み出しラインＨ１には電荷量Ｑ１が、水平読み出しラインＨ２には電荷量Ｑ２が入力され、外部に出力される。
【０１０４】
図１６は、電荷読み出しのタイミングチャートである。
【０１０５】
図１６（ａ）はパルス駆動信号ＳＰ、図１６（ｂ）は検出用ゲート信号ＳＬ、図１６（ｃ）は検出用ゲート信号ＳＲ、図１６（ｄ）はリセット信号ＳＲＥＳＥＴ、図１６（ｅ）はｉ行目の選択トランジスタＳＥＬ１（ＳＥＬ２）のゲート電極に入力される選択信号ＳＳＥＬ（ｉ）、図１６（ｆ）はｉ＋１行目の選択トランジスタＳＥＬ１（ＳＥＬ２）のゲート電極に入力される選択信号ＳＳＥＬ（ｉ＋１）、図１６（ｇ）は、フローティング・ディフュージョン領域（第１半導体領域ＦＤ１又は第２半導体領域ＦＤ２）のポテンシャルφＦＤ（φＦＤ１，φＦＤ２を代表して示す）を示している。
【０１０６】
選択信号ＳＳＥＬ（ｉ）がハイレベルとされることでｉ行目の画素行の各半導体領域に蓄積された電荷の読み出しが行われ（時刻ｔ１〜ｔ３）、全ての画素行のリセット信号ＳＲＥＳＥＴがハイレベルとなる（時刻ｔ１〜ｔ２）ことで、上記リセットが行われ、フローティング・ディフュージョン領域のポテンシャルφＦＤが高くなった後、続いて時刻ｔ３以降からパルス駆動信号ＳＰが光源に与えられ、これに同期した検出用ゲート信号ＳＬと、これから半周期ずれた検出用ゲート信号ＳＲが各ゲート電極ＴＸ１，ＴＸ２に、１検出サイクル期間ＴＦの間、与えられる。
【０１０７】
フローティング・ディフュージョン領域への電子の蓄積に伴って、そのポテンシャルφＦＤは低下する。時刻ｔ４〜ｔ７の期間において、対象となる画素行の選択信号ＳＳＥＬ（ｉ＋１）をハイレベルとし、時刻ｔ５〜ｔ６の期間においてリセット信号ＳＲＥＳＥＴをハイレベルとし、上記リセットを行う。選択読み出し開始時刻ｔ４とリセット開始時刻ｔ５との間に、信号サンプリング時刻ｔ（ＳＡＭＰＬＥ）が設定されており、上記の如く、フローティング・ディフュージョン領域に蓄積された電荷量に応じた値がサンプリングされる。また、リセット終了時刻ｔ６と選択読み出し終了時刻ｔ７との間に、リセット信号サンプリング時刻ｔ（ＲＥＳＥＴ）が設定されており、上記の如く、リセット時のフローティング・ディフュージョン領域の電位に応じた値がサンプリングされる。以後、この動作を繰り返す。
【０１０８】
次に、上記構造の表面入射型の測距センサへの適用例について説明する。なお、回路構造は、裏面入射型測距センサにも適用することができる。
【０１０９】
図１７は、表面入射型の測距センサ１の平面図である。
【０１１０】
測距センサ１は、二次元状に配列した複数の画素Ｐ（ｍ，ｎ）からなる撮像領域１Ｂを有する半導体基板１Ａを備えている。なお、各画素Ｐ（ｍ，ｎ）は、図１５に示した画素Ｐ’（ｍ，ｎ）と同一の回路構造を有している。各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。各画素Ｐ（ｍ，ｎ）は微小測距センサとして対象物Ｈまでの距離に応じた信号ｄ’（ｍ，ｎ）を出力するので、対象物Ｈからの反射光を、撮像領域１Ｂに結像すれば、対象物Ｈ上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【０１１１】
半導体基板１Ａ上には、図１５に示したサンプルホールド回路Ｓ／Ｈを各画素列毎に有してなるサンプルホールド回路群ＳＨＧを備えており、各サンプルホールド回路Ｓ／Ｈは図１５に示したスイッチＳＷ１，ＳＷ２を各画素列ごとに有する読み出しスイッチ群ＲＳを介して、水平読み出しラインＨ１，Ｈ２に接続されている。水平読み出しラインＨ１，Ｈ２はアンプＡＰに入力されている。読み出しスイッチ群ＲＳの各スイッチは、半導体基板１Ａ上（又はその近傍）に形成された水平シフトレジスタＨＳからの水平読み出し信号によってＯＮ／ＯＦＦする。
【０１１２】
半導体基板１Ａ上（又はその近傍）には、垂直シフトレジスタＶＳが形成されており、上述の選択信号ＳＳＥＬ（ｉ），ＳＳＥＬ（ｉ＋１）・・・を各画素行毎に、各画素行のトランジスタＳＥＬ１（ＳＥＬ２）（図１５参照）のゲート電極に順次与える。なお、上述のリセット信号も垂直シフトレジスタＶＳから与えられる。
【０１１３】
水平シフトレジスタＨＳ及び垂直シフトレジスタＶＳには、タイミング発生回路ＴＧからの基準クロック信号が入力されており、水平シフトレジスタＨＳ及び垂直シフトレジスタＶＳは、基準クロック信号に基づき、水平読み出し信号、選択信号、及びリセット信号を生成している。
【０１１４】
図１８は、表面入射型の測距センサ内の１画素の断面図である。
【０１１５】
光感応領域１Ｇの上方が開口した遮光膜ＳＨＬが光入射面側に配置されている。この構造は、図５に示した裏面入射型の測距センサ１の構造と比較すると、半導体基板１Ａ、１Ａ’の厚さが裏面入射型測距センサよりも厚い点を除いて、同一である。半導体基板１Ａ、１Ａ’の厚さは２００μｍ以上であり、図５に示した基板裏面側の反射防止膜１Ｄは省略されている。
【０１１６】
すなわち、この測距センサ１も、半導体基板１Ａ，１Ａ’の表面上に設定された光感応領域１Ｇと、この表面上において光感応領域１Ｇに隣接して設けられた第１及び第２ゲート電極ＴＸ１，ＴＸ２と、光感応領域１Ｇから第１及び第２ゲート電極ＴＸ１，ＴＸ２直下の領域に流れ込むキャリアをそれぞれ読み出すための第１及び第２半導体領域ＦＤ１，ＦＤ２とを備え、第1及び第2半導体領域ＦＤ１，ＦＤ２の導電型（Ｎ型）と光感応領域１Ｇの導電型（Ｐ型）とは逆であって、半導体基板１Ａ，１Ａ’と光感応領域１Ｇの導電型（Ｐ型）は同一であり、且つ、光感応領域１Ｇの不純物濃度は、半導体基板１Ａ，１Ａ’の不純物濃度よりも低く設定されている。
【０１１７】
図１９は、第１比較例に係る測距センサ内の１画素の断面図である。
【０１１８】
第１比較例の測距センサは、ゲート電極ＴＸ１，ＴＸ２間に、フォトゲート電極ＰＧを配置し、このフォトゲート電極ＰＧに若干の高電位を印加して、電荷振り分けを行う構成である。また、第１比較例に係る測距センサは、光感応領域１Ｇを備えていない。
【０１１９】
上述のように、第１比較例の測距センサでは、フォトゲート電極ＰＧの直下の半導体領域のポテンシャルφＰＧの平坦性が高くなり、キャリア（電子ｅ）が、左右のポテンシャル井戸に流れ込む量が、実施形態に係る構造のものよりも少なくなる。すなわち、上記実施形態に係る測距センサでは、第１比較例に係る測距センサよりも多くの比率のキャリアを、各ポテンシャル井戸に転送することが見込まれる。
【０１２０】
なお、上述の光感応領域１Ｇは測距センサ当り１つであってもよく、光感応領域１Ｇを含む微小測距センサを画素として１次元又は２次元状に複数配列し、１次元又は２次元の距離画像を得ることができる測距センサとしてもよい。なお、光感応領域１Ｇの上方のみが開口した遮光膜ＳＨＬを裏面入射型測距センサ１の光入射面側に設けることも可能であり、これにより半導体領域ＦＤ１，ＦＤ２への斜め入射によるクロストークを低減することもできる。
【０１２１】
以上、説明したように、上述の測距センサは、光源から投射された繰り返しパルス光が測定対象物により反射した戻り光の遅れ時間に依存した信号を取り出すことにより距離測定を行うセンサにおいて、第１の導電型を有する半導体基板１Ａ，１Ａ’上に設けられる絶縁層１Ｅと、絶縁層１Ｅ上に所定の間隔で配置された２つのゲート電極ＴＸ１，ＴＸ２と、ゲート電極ＴＸ１，ＴＸ２のそれぞれに対して、その端部の下層に設けられたフローティング・ディフュージョン領域ＦＤ１，ＦＤ２とからなり、２つのゲート電極ＴＸ１，ＴＸ２の直下の半導体領域及び該２つのゲート電極ＴＸ１，ＴＸ２の間の半導体領域を半導体基板と同一の導電型とし、少なくともゲート電極ＴＸ１，ＴＸ２の間に位置する光感応領域１Ｇは、半導体基板１Ａ、１Ａ’よりも低濃度の不純物拡散層からなる。
【図面の簡単な説明】
【０１２２】
【図１】測距装置の構成を示す説明図である。
【図２】測距センサ１の平面図である。
【図３】図２に示した測距センサのＩＩＩ−ＩＩＩ矢印断面図である。
【図４】変形例に係る測距センサの断面図である。
【図５】図３又は図４に示した測距センサの領域Ｖの拡大図である。
【図６】バックゲート近傍の断面図である。
【図７】貫通電極近傍の断面図である。
【図８】実施形態に係るキャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図９】キャリア蓄積動作を説明するための基板表面近傍のポテンシャル図である。
【図１０】第１比較例に係る測距センサの基板表面近傍のポテンシャル図である。
【図１１】第１比較例に係る測距センサの基板表面近傍のポテンシャル図である。
【図１２】実施形態に係る測距センサの半導体基板表面近傍の詳細なポテンシャル分布を示す図である。
【図１３】第２比較例に係る半導体基板表面近傍の詳細なポテンシャル分布を示す図である。
【図１４】上述の実施形態に係る測距センサをゲート電極側からみた測距センサの平面図である。
【図１５】キャリアの読み出し回路を示す回路図である。
【図１６】電荷読み出しのタイミングチャートである。
【図１７】表面入射型の測距センサ１の平面図である。
【図１８】表面入射型の測距センサ内の１画素の断面図である。
【図１９】第１比較例に係る測距センサ内の１画素の断面図である。
【符号の説明】
【０１２３】
１Ａ・・・半導体基板、１Ｇ・・・光感応領域、ＴＸ１，ＴＸ２・・・ゲート電極、ＦＤ１，ＦＤ２・・・半導体領域（フローティング・ディフュージョン領域）。
【特許請求の範囲】
【請求項１】
半導体基板の表面上に設定された光感応領域と、
前記表面上において前記光感応領域に隣接して設けられた第１及び第２ゲート電極と、
前記光感応領域から前記第１及び第２ゲート電極直下の領域に流れ込むキャリアをそれぞれ読み出すための第１及び第２半導体領域と、
を備え、
前記第1及び第2半導体領域の導電型と前記光感応領域の導電型とは逆であって、
前記半導体基板と前記光感応領域の導電型は同一であり、且つ、
前記光感応領域の不純物濃度は、前記半導体基板の不純物濃度よりも低く設定されている、
ことを特徴とする測距センサ。
【請求項２】
請求項１に記載の測距センサと、
光を出射する光源と、
前記光源にパルス駆動信号を与える駆動回路と、
前記第１及び第２ゲート電極に、前記パルス駆動信号に同期した検出用ゲート信号を与える制御回路と、
前記第１及び第２半導体領域から読み出された信号から、対象物までの距離を演算する演算回路と、
を備えることを特徴とする測距装置。
【請求項１】
半導体基板の表面上に設定された光感応領域と、
前記表面上において前記光感応領域に隣接して設けられた第１及び第２ゲート電極と、
前記光感応領域から前記第１及び第２ゲート電極直下の領域に流れ込むキャリアをそれぞれ読み出すための第１及び第２半導体領域と、
を備え、
前記第1及び第2半導体領域の導電型と前記光感応領域の導電型とは逆であって、
前記半導体基板と前記光感応領域の導電型は同一であり、且つ、
前記光感応領域の不純物濃度は、前記半導体基板の不純物濃度よりも低く設定されている、
ことを特徴とする測距センサ。
【請求項２】
請求項１に記載の測距センサと、
光を出射する光源と、
前記光源にパルス駆動信号を与える駆動回路と、
前記第１及び第２ゲート電極に、前記パルス駆動信号に同期した検出用ゲート信号を与える制御回路と、
前記第１及び第２半導体領域から読み出された信号から、対象物までの距離を演算する演算回路と、
を備えることを特徴とする測距装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００９−４７６５８（Ｐ２００９−４７６５８Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１６５１２（Ｐ２００７−２１６５１２）
【出願日】平成１９年８月２２日（２００７．８．２２）
【出願人】（０００２３６４３６）浜松ホトニクス株式会社 (1,479)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月２２日（２００７．８．２２）
【出願人】（０００２３６４３６）浜松ホトニクス株式会社 (1,479)
【Ｆターム（参考）】
[ Back to top ]