界面特性及び拡散テールが制御された半導体デバイスをＩＶ族基板上に製作する方法
微傾斜ＩＶ族基板上にエピタキシャル蒸着させたＩＩＩ／Ｖ化合物を有する電子及び光電子デバイス並びにその製造方法。このデバイスは、Ｇｅ基板上にＡｌＡｓ核形成層を含む。ＩＶ族基板は、Ａｓ含有層のエピタキシャル成長時にＡｌＡｓ核形成層によって特性の変化が最小限に抑えられるｐ−ｎ接合を含む。ＡｌＡｓ核形成層は、デバイスの改善された形態を提供するとともに、Ａｓ及び／又はＰの拡散によりＩＶ族基板の表面近く、並びにＩＶ族元素の拡散を最小限に抑えることによりＩＩＩ／Ｖ構造の底部近くのｐ−ｎ接合の位置を制御する手段を提供する。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本願は、参照により本明細書に組み込まれている、２００６年８月１１日出願の米国仮特許出願第６０／８２２１３８号の優先権の利益を主張する。
【０００２】
［発明の分野］
本発明は、一般に電子及び光電子デバイスのエピタキシャル蒸着に関する。より詳しくは、本発明は、ＩＶ族基板上へのＩＩＩ／Ｖ電子及び光電子デバイス構造の蒸着に関する。
【０００３】
［発明の背景］
多接合太陽電池や発光ダイオード（ＬＥＤ）などのＩＩＩ／Ｖ光／電子デバイス用の層シーケンスをＩＶ族基板上に蒸着することが知られている。このようなデバイスの電子及び光学特性は広く検討されており、これらの特性と基板−エピ層界面の特性の相互関係が大きな注目を集めている。基板−エピ層界面が注目されている理由は、これらのデバイスの性能が、大部分は、この界面の品質によって決まるからである。
【０００４】
ＩＩＩ／Ｖ材料、例えばＧａＡｓをＩＶ族基板、例えばＧｅ上にエピタキシャル蒸着させるとき、ＩＩＩ族層及びＶ族層からなる適切な原子層シーケンスの形成は、容易には確立されない。ＩＶ族のサイト（Ｇｅ原子）は、ＩＩＩ族又はＶ族の原子と結合することができる。実際には、ＩＶ族基板のある領域は、ＩＩＩ族原子と結合し、他のある領域はＶ族原子と結合する。これらの互いに異なる成長領域間の境界領域が、デバイスの性能に悪影響を及ぼす逆位相領域など相当の構造欠陥を生じる。
【０００５】
このような望ましくない事象のいくつかを低減するために、ＩＶ族基板は通常０〜１５°の範囲のオフカット角度を有する微傾斜基板である。これらの微傾斜基板は、テラス及びステップエッジをもたらし、そこに原子が相互に異なる結合構成で付着することができ、したがって成長プロセスにおいてより高い秩序をもたらす。
【０００６】
例えば、ＩＶ族基板上にＩＩＩ／Ｖ化合物がエピタキシャル蒸着された太陽電池などのデバイスでは、例えばＶ族の化学種をＩＶ族基板内に拡散させることによってデバイス自体の一部分をＩＶ族基板内に作製することがしばしば望ましい。一例を挙げると、太陽電池の場合、Ｖ族元素をｐ型Ｇｅ基板内に拡散させると、ｎ型領域が形成され、ｐ−ｎ接合が生じる。このｐ−ｎ接合は、光活性となり、単一又は多接合太陽電池の一部分となり得る。しかし、Ｇｅ基板上でＩＩＩ／Ｖ化合物を典型的なプロセス温度（５００〜７５０℃）で蒸着させると、化合物のＶ族元素は、ほとんど制御されずに基板内に拡散する傾向があり、そのため予測可能なｐ−ｎ接合の形成が困難になる。Ｇｅ、ＳｉＧｅ及びＳｉＣ電子回路上へのＩＩＩ−Ｖ光／電子デバイスのヘテロ集積の場合のように、あらかじめ存在するｐ−ｎ接合を有するＧｅ基板を使用する場合、上の層のＩＩＩ／Ｖ化合物の蒸着により、あらかじめ存在するｐ−ｎ接合のドーピングプロファイルが変更され、その結果、ｐ−ｎ接合及びデバイスの性能が基準以下になることがあり得る。したがって、電気特性が容易に制御可能ではない。このような状況では、所望のドーピングプロファイルと、太陽電池の場合は開路電圧（Ｖｏｃ）を含めた、基板のｐ−ｎ接合の電気特性とを達成し維持することが、不可能ではないにせよ、極めて困難となり得る。さらに、ＩＶ族原子は、基板からエピタキシャル蒸着されたＩＩＩ／Ｖ層中に拡散することになる。したがって、ＩＩＩ／Ｖ層シーケンスの最初の０．５〜１μｍ以内の層は、ＩＶ族原子の過度の拡散が適切な核形成条件及び材料の使用によって低減されないとき、ＩＶ族元素で高濃度にドーピングすることができない。Ｓｉ及びＧｅのようなＩＶ族原子は、中程度の濃度のとき、ＩＩＩ／Ｖ半導体材料内で通常はｎ型ドーパントである。しかし、その両性的性質により、これらの原子は、２×１０１８ｍ−３よりずっと高い濃度で取り込まれたとき、大きな補償（ｎ型不純物とｐ型不純物の複合取込み）を引き起こし、それにより、しばしばホスト半導体層の電気及び光学特性の大幅な劣化をもたらす恐れがある。
【０００７】
Ｅｒｍｅｒらの米国特許第６３８０６０１号（以下Ｅｒｍｅｒと称する）は、ｐ型Ｇｅ基板上でｎドープされた界面層上にＧａＩｎＰを蒸着させ、続いてＧａＩｎＰ層上にＧａＡｓ２元化合物を蒸着させることを教示している。ＧａＩｎＰ層のリンは、ＧａＡｓ層のヒ素ほど深くＧｅ基板中に拡散しない傾向がある。したがって、リンのドーピング及びその後のＧａＩｎＰ層の蒸着により、Ｇｅ基板のｎ型層のドーピングプロファイルをより良好に制御することが可能となり、したがって、Ｇｅ基板内に形成されたｐ−ｎ接合の電気特性がより良好に制御されることになる。しかし、Ｇｅ基板界面にＧａＩｎＰ界面層を有することに伴う問題は、これらの材料向けの典型的なエピタキシャルプロセス条件下で作製されたデバイスの形態が理想的でないことである。すなわち、しばしば欠陥が多い。適切な形態を有するデバイスを得るために、ＧａＩｎＰ界面層の極端な核形成条件（温度、蒸着速度、Ｖ族過圧力）が必要になると思われる。
【０００８】
したがって、典型的なエピタキシャルプロセス条件の下でＩＶ族基板上にエピタキシャル蒸着されたＩＩＩ／Ｖ化合物を有し、かつ適切な形態を有する半導体デバイスを製作する方法であって、光学及び電気界面特性並びにＩＶ族基板内の拡散層に対するより良好な制御を可能にする方法を提供することが望ましい。
【０００９】
［発明の概要］
ＩＶ族基板上にエピタキシャルＩＩＩ／Ｖ層を有する前述のデバイスの少なくとも１つの欠点を取り除く又は軽減することが、本発明の一目的である。
【００１０】
第１の態様において、本発明は、ＩＶ族層と、ＩＶ族層上に形成された核形成層とを備える半導体デバイスを提供する。核形成層は、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも１種とを有するＩＩＩ−Ｖ化合物を含む。
【００１１】
第２の態様において、本発明は、ＩＶ族層上に半導体構造を製作する方法を提供する。この方法は、ＩＶ族層上に核形成層を形成するステップを含み、核形成層は、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも１種とを有するＩＩＩ−Ｖ化合物を含む。この方法はさらに、核形成層上に第１のＩＩＩ−Ｖ化合物を形成するステップを含む。
【００１２】
第３の態様において、本発明は、ＩＶ族基板内に形成されたｐ−ｎ接合のドーピングプロファイルを制御する方法を提供する。この方法は、ＩＶ族基板上に核形成層を形成するステップを含み、核形成層は、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも１種とを有するＩＩＩ−Ｖ化合物を含む。この方法は、ＩＶ族基板中への複数のＶ族元素の拡散を制御し、ＩＶ族基板からの複数のＩＶ族元素の拡散を制御する、核形成層上にＩＩＩ−Ｖ化合物層を形成するステップをさらに含む。
【００１３】
本発明の他の態様及び特徴は、本発明の具体的な諸実施形態についての以下の説明を添付の図と併せて検討すれば、当業者には明らかになるであろう。
【００１４】
次に添付の図を参照して本発明の諸実施形態を単なる例として説明する。
【００１５】
［詳細な説明］
一般に、本発明は、ＩＩＩ／Ｖ層構造が上に蒸着されたＩＶ族基板を有する電子又は光電子デバイスを製作する方法を提供する。この方法により、形態が改善され、ＩＶ族基板中へのＶ族成分のドーピング及びＩＩＩ／Ｖ層中へのＩＶ族成分のドーピングのプロファイルが制御されたデバイスを製造することが可能になる。
【００１６】
図１は、本発明を実施した例示的な３接合半導体構造１８を示す。このような構造は、多接合太陽電池、例えば３接合太陽電池で使用することができる。さらに、当業者には容易に理解されるように、類似の構造を発光ダイオード（ＬＥＤ）及びその他の電子及び／又は光電子デバイスで使用することができる。厚さｔｉのＡｌＡｓ層２２を微傾斜Ｇｅ基板２０の上部に蒸着させる。当業者には理解されるように、「微傾斜」という用語は、本明細書では、基本面とほぼ同じ方向を向いた結晶面をいう。微傾斜Ｇｅ基板の角度は、０°〜２０°の範囲にすることができ、Ｇｅ基板の結晶方位は、最も近い＜１１１＞面に向かって例えば６°又は他の適切な向きとすることができる。ＡｌＡｓ層２２の上部には、厚さｔ２のＧａＩｎＰ層２４及び厚さｔ３のＧａＡｓ層２６がある。ＡｌＡｓ層２２、ＧａＩｎＰ層２４及びＧａＡｓ層２６の蒸着は、有機金属化学気相成長（ＭＯＣＶＤ）、化学ビームエピタキシ（ＣＢＥ）、分子線エピタキシ（ＭＢＥ）、固相エピタキシ（ＳＰＥ）、ハイドライド気相エピタキシなどの適切な手段又は他の類似のハイブリッドシステム又はそれらの組合せにより実現することができる。Ｇｅ基板２０が示されているが、例えばＳｉ、ＳｉＧｅ又はＳｉＣの基板など、他の適切なＩＶ族基板を使用することもできる。さらに、当業者には理解されるように、上記のことは、ＩＶ族基板の代わりに、ＩＶ族材料からＩＩＩ−Ｖ化合物への移行（transition）を必要とするデバイスを使用するケースにも適用される。同様に、ＡｌＡｓ層は、本発明の範囲から逸脱することなく、例えばＡｌＮ、ＡｌＳｂ又はＡｌ（Ｇａ）Ａｓなど、高濃度のＡｌを含む他のＩＩＩ−Ｖ化合物半導体合金で置き換えることができる。
【００１７】
図２Ａ及び２Ｂでは、ＡｌＡｓ層２２の２つの異なる厚さｔ１について構造１８の形態を比較してある。図２Ａ及び２Ｂにおいて、テスト構造２８はｔ１＝０の構造１８に対応し、テスト構造３０は、ｔ１＝ＡｌＡｓの４単分子層（monolayer）の構造１８に対応する。図２Ａ及び２Ｂは、それぞれのケースにおいてｔ２＝０．０２５μｍ及びｔ３＝０．２μｍである、テスト構造２８及び３０の上面の顕微鏡写真を示す。テスト構造２８及び３０は、６５０〜７３０℃の範囲の温度でＭＯＣＶＤによって製作し、ＧａＡｓ、ＧａＩｎＰ及びＡｌＡｓの蒸着速度がそれぞれ４μｍ／時、０．８μｍ／時及び０．７〜０．４２μｍ／時であった。
【００１８】
図２Ａ（Ｇｅ上のＧａＩｎＰ）から分かるように、白い斑点として示す欠陥の数は、図２Ｂ（Ｇｅ上のＡｌＡｓ）よりずっと多い。欠陥の密度は、図２Ａでは１ｃｍ２当たり数千個程度であり、図２Ｂではほぼ０である。この種の欠陥は図２Ｂでは全く存在しない。図２Ｂの中央領域の大きな斑点は、核形成プロセスに固有ではない、テスト構造３０上の外来粒子に帰せられる。
【００１９】
図３のグラフは、構造１８のヘイズを、ＡｌＡｓ層２２の厚さｔ１の関数としてプロットしたものを示す。この測定は、カリフォルニア州のＫＬＡ−Ｔｅｎｃｏｒ製造のＳｕｒｆｓｃａｎ（商標）ヘイズ測定器で行った。ヘイズをプロットしたグラフから、わずかなＡｌＡｓ単分子層を加えるだけで構造１８の表面形態が大幅に改善されることが非常にはっきりと分かる。
【００２０】
後続のＩＩＩ／Ｖ化合物の間に中間のＡｌＡｓ層２２を有する、微傾斜Ｇｅ基板上に蒸着されたこのＩＩＩ／Ｖ化合物の形態のこの改善の理由は、以下のことに帰すことができる。図４Ａ及び４Ｂに示すように、Ａｌの原子は、Ａｓの原子に比べて比較的小さい。したがって、Ａｌ原子は、微傾斜Ｇｅ基板２０上に存在するステップ４０における位置決めに有利な電気化学ポテンシャルを有する。したがって、Ａｌ及びＡｓを成長チャンバ中に導入し、十分な時間を経過させると、ステップ４０がＡｌ原子によって圧倒的に占有される。ただし、表面エネルギーが基板温度のため表面再構成を可能にするのに十分なほど高いことが条件である。これにより、均質な成長シーケンスの確立が可能となり、それにより、図２Ｂに示す形態的にしっかりしたサンプルがもたらされる。図２Ｂでは、核形成シーケンスが適切に確立され、したがって逆位相領域欠陥が大幅に減少している。このプロセスは核形成プロセスとして知られており、図４Ａ及び４Ｂに示すケースでは、ＡｌＡｓ層エピタキシャル層を蒸着させる場合に典型的な温度（例えば６５０〜７３０℃）で起こることがある。
【００２１】
図５は、図２Ａのテスト構造２８のものと類似のテスト構造、すなわちｔ１＝０の構造１８に対して行った二次イオン質量分析（ＳＩＭＳ）測定を示す。線５０は、Ｇｅ基板２０とＩＩＩ／Ｖ化合物の間の境界を示す。図５のＳＩＭＳのグラフから分かるように、原子質量７２（Ｇｅ）、７５（Ａｓ）、３１（Ｐ）、２７（Ａｌ）、６９（Ｇａ）及び１１５（Ｉｎ）が、３ｋＶの電圧によって加速されたＣｓ原子のビームに対する照射時間の関数とし測定されている。ＳＩＭＳのビームによってプローブされた深さに対する照射時間に関係する深さスケールが示されている。注目すべきなのは、優勢なゲルマニウム７４ではなくゲルマニウム同位体７２が測定されていることである。これは、原子質量が７５であるＡｓの測定への干渉を避けるために行っている。
【００２２】
グラフの領域５２によって示されるように、Ｇｅ基板中にＰの拡散が起こり、他の全ての原子種の拡散を圧倒している。これは、Ｇｅ基板内に、必ずしも望ましいとは限らない、高レベルのｎ型導電性をもたらす。Ｇｅ基板内のこのようなレベルのＰの存在は、許容できない低い逆方向ブレークダウン電圧をもたらし得る。このような構造では、Ｇｅ基板内でのＰの拡散は、Ｇｅ基板上のＧａＩｎＰ核形成層の温度及び厚さ（成長時間）によってしか制御できない。このため、Ｇｅ基板内のｐ−ｎ接合のパラメータを制御することが非常に難しくなる。
【００２３】
したがって、ｔ１＝０である図２Ａに示すような構造、すなわち、６５０〜７３０℃の範囲の温度及び０．８μｍ／時の成長速度で直接Ｇｅ基板上に蒸着させたＧａＩｎｐを有する構造は、良くない形態的品質を示すだけでなく、Ｇｅ基板中へのほぼ制御不可能な深いｎ型ドーピングをも有する。ドーピングプロファイルが受け入れられる場合、得られるデバイスの形態が良くないと、通常は、より低い光電子性能がもたらされることになる。
【００２４】
図６は、図２Ｂのテスト構造３０、すなわち、Ｇｅ基板２０の上面にｔ１＝４単分子層（ＡｌＡｓの）を有するサンプルに対して行われたＳＩＭＳ測定を示す。線５０は、Ｇｅ基板２０とＩＩＩ／Ｖ化合物の間の境界を示す。図６のＳＩＭＳのグラフから分かるように、原子質量７２（Ｇｅ）、７５（Ａｓ）、３１＋３１＋３１（三重イオンＰ）、６９（Ｇａ）及び１１５（Ｉｎ）が、３ｋＶの電圧によって加速されたＣｓ原子のビームに対する照射時間の関数として測定されている。
【００２５】
明らかに、Ｇｅ基板内のＰの拡散は、図５に示す拡散よりずっと小さい。Ｇｅ基板内のＰの拡散深さは約０．０２μｍであり、Ｇｅ基板内のＡｓの拡散は約０．１０μｍである。したがって、太陽電池、ＬＥＤ又はその他の光電子又は電子デバイス向けに構造１８に類似した構造を製作するときに、ＡｌＡｓなど、高Ａｌ含有合金を核形成層用に使用すると、Ｇｅ基板内のドーピングプロファイルを制御することがずっと容易になる。
【００２６】
図７は、図１の構造１８などの構造の加工ステップを示す。ステップ６０で、ＡｌＡｓを含む核形成層をｐ型ＩＶ族基板上に形成する。ステップ６２で、リンを含有するＩＩＩ／Ｖ層のエピタキシャル蒸着を行うとともに、基板の表面近くにｐ−ｎ接合を形成させる。これに続くステップ６４で、必要に応じて追加の半導体材料のエピタキシャル蒸着を行う。
【００２７】
図８〜１０は、構造１８に類似の構造上でとった、ＡｌＡｓ層２２の４つの異なる厚さｔ１に対する追加のＳＩＭＳデータを示す。図８は、ＡｌＡｓの厚さがわずか１．４Åである場合に、Ｇｅ基板内へのリンの拡散の低減がどの程度になるかを示すＰのプロファイルである。図９は、Ｇｅ基板中へのＡｓの拡散が非常に少ないことを示すＡｓのプロファイルである。図１０は、ＡｌＡｓ層が存在すると、ＩＩＩ／Ｖ層の底部中へのＧｅの外部拡散が大幅に低減することを示すＧｅのプロファイルである。Ｇｅは、通常、ＩＩＩ／Ｖ材料内ではｎ型ドーパントである。Ｇｅの外部拡散が高まると、核形成層近くにｐ−ｎ接合を配置することが妨げられる。図８〜１０は、それぞれ、ｔ１＝１．４Ａ〜ｔ１＝５．６Ａで蒸着させた構造の界面の位置を確認するためのＡｌＡｓ質量プロファイルのトレースを示す。ｔ１＝０で蒸着させた構造１８の場合、界面でＡｌが検出されないことは明らかであるが、半導体内のＡｌの位置を７２Ｇｅ又は３１Ｐのプロファイルから近似的に求めることができる。図１１〜１３は、同じ１組のデータを示すが、この場合は、スパッタ時間からプロファイル深さへ及び計数率から原子濃度への変換（サンプリングされた同位体の相対存在量に関して補正済み）を可能にする材料規格と突き合わせて分析した。図８〜１０の場合と同様に、これらの図は、Ｐ、Ｇｅ及びＡｓのそれぞれの原子濃度に対するＡｌＡｓ層の厚さの影響をサンプル深さの関数として示す。垂直の点描線は、ＩＩＩ−Ｖ層とＧｅ基板の間の境界を示す。図１１は、ＡｌＡｓ層の厚さが増加するにつれて、Ｇｅ基板中へのＰの拡散がどのように低減するかを示す。図１２は、ＡｌＡｓ層の適切な厚さを選択することによって、Ｇｅ基板中へのＡｓの拡散をどのように調整できるかを示す。図１３は、ＡｌＡｓ層の厚さが増加するにつれて、ＩＩＩ−Ｖ層中へのＧｅの拡散がどのように低減するかを示す。Ｇｅ基板との界面から１５０ｎｍ以内でＧｅ原子濃度を１×１０１７ｃｍ−３まで又はそれ未満に低下させるのに、１単分子層のＡｌＡｓで十分である。
【００２８】
図１４は、１８に類似の構造を有するＧｅ太陽電池の電圧の関数として電流をプロットしたグラフを示す。このＧｅ太陽電池は、開路電圧（Ｖｏｃ）が０．２４７ｍＶ、Ｖｏｃにおける抵抗が７．２オーム、短絡回路電流密度（Ｊｓｃ）が−３６ｍＡ／ｃｍ２、直列抵抗が２オームであり、電流／電圧グラフの直角度の測度である曲線因子が６０．５％である。これらのパラメータは、Ｇｅダイオードが良好な性能を有することを示す。
【００２９】
図１５は、ＡｌＡｓ核形成層を設けて及びこれなしに製作したＧｅ太陽電池の電圧の関数として電流をプロットした一連のグラフを示す。ＡｌＡｓ核形成がない太陽電池の２つの電流／電圧グラフを矢印で示す。これらの電池では、Ｖｏｃ＝２８０ｍＶ、Ｊｓｃ＝−３６ｍＡ／ｃｍ２、直列抵抗が２オーム、曲線因子が６３％である。これも順方向バイアスのダイオード性能が良好であることを示しているが、矢印で示すように、逆方向ブレークダウン電圧が非常に良くない（約−０．２Ｖ）。ＡｌＡｓ核形成層を有する太陽電池の電流／電圧グラフは、ブレークダウン電圧を示していないグラフであり、ＡｌＡｓを有する核形成が全体的に優れたダイオード性能をもたらすことを示している。さらに重要なことに、ＡｌＡｓ核形成層を使用した場合、より滑らかな形態が得られる。何故なら、このことは、例えば太陽電池の場合に通常行われるように、このｐ／ｎ接合の上部に成長させる他の活性元素の性能にとって通常決定的に重要となるからである。
【００３０】
上記の例示的な諸実施形態は、Ｇｅ基板上でのＩＩＩ／Ｖ構造の成長を示すが、他の種類のＩＶ族基板も使用できることが、当業者には容易に理解されよう。同様に、２元ＡｌＡｓ化合物を核形成層として述べているが、本発明の範囲を逸脱することなく、ＡｌＡｓを含む３元又は４元ＩＩＩ／Ｖ化合物も核形成層として使用できることが理解されるはずである。当業者に理解されるように、本発明は、ｐ−ｎ接合を含む、又は含まない、全ての種類のＩＶ族基板上でのデバイスの製作に等しく適用することができる。さらに、当業者に理解されるように、ＩＩＩ族とＶ族の原子間でサイズ、又は表面結合の電気化学ポテンシャルの著しい相違があるとき、ＩＩＩ−Ｖ化合物の他の組合せをＡｌＡｓに置き換えることができる。このようなＩＩＩ−Ｖ化合物には、例えば、ＡｌＮ、、ＡｌＳｂ、又は、ＢＡｓ、ＢＳｂ、ＧａＮ、、ＧａＳｂ、ＩｎＮ、、又はＩｎＡｓが含まれる。
【００３１】
当業者に理解されるように、上記の説明ではｐ型ＩＶ族基板を引き合いに出したが、他の型のＩＶ族基板を使用することもできる。このような基板には、ｎ型の、非ドープの、半絶縁基板が含まれる。
【００３２】
本発明は、上層にＩＩＩ／Ｖ層構造が蒸着されたＩＶ族基板を有する電子又は光電子デバイスを製作する方法を提供する。この方法により、ＩＶ族基板中へのＶ族成分及びＩＩＩ／Ｖ層中へのＩＶ族成分の改善された形態及び制御されたドーピングプロファイルを有するデバイスの製造が可能となる。本発明に従って製作したデバイスは、核形成シーケンス時に得られる又は得られないｐ／ｎ接合の上部の追加の活性層のエピタキシに理想的である滑らかな形態に加えて、非常に良好な逆方向ブレークダウン電圧特性及び優れた順方向バイアス特性を有する。
【００３３】
本発明の上記の諸実施形態は、例にすぎないことを意図している。当業者は、本明細書に添付の特許請求の範囲によってのみ定義される本発明の範囲を逸脱することなく、具体的な諸実施形態に変更、修正、及び改変を加えることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態の側面図である。
【図２Ａ】ＡｌＡｓ核形成層の厚さが互いに異なる本発明の諸実施形態の写真である。
【図２Ｂ】ＡｌＡｓ核形成層の厚さが互いに異なる本発明の諸実施形態の写真である。
【図３】ＡｌＡｓ核形成層の厚さの関数としての図１の実施形態のヘイズ測定値を示すグラフである。
【図４Ａ】微傾斜Ｇｅ基板上へのＡｌＡｓの蒸着プロセスを示す図である。
【図４Ｂ】微傾斜Ｇｅ基板上へのＡｌＡｓの蒸着プロセスを示す図である。
【図５】ＡｌＡｓ層の厚さがないときの、図１の実施形態の構造の様々な原子種のＳＩＭＳデータを示すグラフである。
【図６】ＡｌＡｓ層の厚さが１１．６Åであるときの、図１の実施形態の構造の様々な原子種のＳＩＭＳデータを示すグラフである。
【図７】本発明の方法のフロー図である。
【図８】リンに関するＳＩＭＳデータを、図１の実施形態の構造におけるＡｌＡｓの厚さの関数として表したグラフである。
【図９】ヒ素に関するＳＩＭＳデータを、図１の実施形態の構造におけるＡｌＡｓの厚さの関数として表したグラフである。
【図１０】Ｇｅに関するＳＩＭＳデータを、図１の実施形態の構造におけるＡｌＡｓの厚さの関数として表したグラフである。
【図１１】リンの濃度を、図１の実施形態の構造におけるＡｌＡｓの４つの異なる厚さに対するサンプル深さの関数として示すグラフである。
【図１２】ヒ素の濃度を、図１の実施形態の構造におけるＡｌＡｓの４つの異なる厚さに対するサンプル深さの関数として示すグラフである。
【図１３】Ｇｅの濃度を、図１の実施形態の構造におけるＡｌＡｓの４つの異なる厚さに対するサンプル深さの関数として示すグラフである。
【図１４】図１の実施形態に示す構造に類似した構造を有する太陽電池の電流を電圧に対してプロットしたグラフである。
【図１５】ＡｌＡｓ核形成層を設けずに製作した太陽電池と、ＡｌＡｓ核形成層を設けて製作した太陽電池の、電流を電圧に対してプロットした一連のグラフである。
【発明の詳細な説明】
【０００１】
本願は、参照により本明細書に組み込まれている、２００６年８月１１日出願の米国仮特許出願第６０／８２２１３８号の優先権の利益を主張する。
【０００２】
［発明の分野］
本発明は、一般に電子及び光電子デバイスのエピタキシャル蒸着に関する。より詳しくは、本発明は、ＩＶ族基板上へのＩＩＩ／Ｖ電子及び光電子デバイス構造の蒸着に関する。
【０００３】
［発明の背景］
多接合太陽電池や発光ダイオード（ＬＥＤ）などのＩＩＩ／Ｖ光／電子デバイス用の層シーケンスをＩＶ族基板上に蒸着することが知られている。このようなデバイスの電子及び光学特性は広く検討されており、これらの特性と基板−エピ層界面の特性の相互関係が大きな注目を集めている。基板−エピ層界面が注目されている理由は、これらのデバイスの性能が、大部分は、この界面の品質によって決まるからである。
【０００４】
ＩＩＩ／Ｖ材料、例えばＧａＡｓをＩＶ族基板、例えばＧｅ上にエピタキシャル蒸着させるとき、ＩＩＩ族層及びＶ族層からなる適切な原子層シーケンスの形成は、容易には確立されない。ＩＶ族のサイト（Ｇｅ原子）は、ＩＩＩ族又はＶ族の原子と結合することができる。実際には、ＩＶ族基板のある領域は、ＩＩＩ族原子と結合し、他のある領域はＶ族原子と結合する。これらの互いに異なる成長領域間の境界領域が、デバイスの性能に悪影響を及ぼす逆位相領域など相当の構造欠陥を生じる。
【０００５】
このような望ましくない事象のいくつかを低減するために、ＩＶ族基板は通常０〜１５°の範囲のオフカット角度を有する微傾斜基板である。これらの微傾斜基板は、テラス及びステップエッジをもたらし、そこに原子が相互に異なる結合構成で付着することができ、したがって成長プロセスにおいてより高い秩序をもたらす。
【０００６】
例えば、ＩＶ族基板上にＩＩＩ／Ｖ化合物がエピタキシャル蒸着された太陽電池などのデバイスでは、例えばＶ族の化学種をＩＶ族基板内に拡散させることによってデバイス自体の一部分をＩＶ族基板内に作製することがしばしば望ましい。一例を挙げると、太陽電池の場合、Ｖ族元素をｐ型Ｇｅ基板内に拡散させると、ｎ型領域が形成され、ｐ−ｎ接合が生じる。このｐ−ｎ接合は、光活性となり、単一又は多接合太陽電池の一部分となり得る。しかし、Ｇｅ基板上でＩＩＩ／Ｖ化合物を典型的なプロセス温度（５００〜７５０℃）で蒸着させると、化合物のＶ族元素は、ほとんど制御されずに基板内に拡散する傾向があり、そのため予測可能なｐ−ｎ接合の形成が困難になる。Ｇｅ、ＳｉＧｅ及びＳｉＣ電子回路上へのＩＩＩ−Ｖ光／電子デバイスのヘテロ集積の場合のように、あらかじめ存在するｐ−ｎ接合を有するＧｅ基板を使用する場合、上の層のＩＩＩ／Ｖ化合物の蒸着により、あらかじめ存在するｐ−ｎ接合のドーピングプロファイルが変更され、その結果、ｐ−ｎ接合及びデバイスの性能が基準以下になることがあり得る。したがって、電気特性が容易に制御可能ではない。このような状況では、所望のドーピングプロファイルと、太陽電池の場合は開路電圧（Ｖｏｃ）を含めた、基板のｐ−ｎ接合の電気特性とを達成し維持することが、不可能ではないにせよ、極めて困難となり得る。さらに、ＩＶ族原子は、基板からエピタキシャル蒸着されたＩＩＩ／Ｖ層中に拡散することになる。したがって、ＩＩＩ／Ｖ層シーケンスの最初の０．５〜１μｍ以内の層は、ＩＶ族原子の過度の拡散が適切な核形成条件及び材料の使用によって低減されないとき、ＩＶ族元素で高濃度にドーピングすることができない。Ｓｉ及びＧｅのようなＩＶ族原子は、中程度の濃度のとき、ＩＩＩ／Ｖ半導体材料内で通常はｎ型ドーパントである。しかし、その両性的性質により、これらの原子は、２×１０１８ｍ−３よりずっと高い濃度で取り込まれたとき、大きな補償（ｎ型不純物とｐ型不純物の複合取込み）を引き起こし、それにより、しばしばホスト半導体層の電気及び光学特性の大幅な劣化をもたらす恐れがある。
【０００７】
Ｅｒｍｅｒらの米国特許第６３８０６０１号（以下Ｅｒｍｅｒと称する）は、ｐ型Ｇｅ基板上でｎドープされた界面層上にＧａＩｎＰを蒸着させ、続いてＧａＩｎＰ層上にＧａＡｓ２元化合物を蒸着させることを教示している。ＧａＩｎＰ層のリンは、ＧａＡｓ層のヒ素ほど深くＧｅ基板中に拡散しない傾向がある。したがって、リンのドーピング及びその後のＧａＩｎＰ層の蒸着により、Ｇｅ基板のｎ型層のドーピングプロファイルをより良好に制御することが可能となり、したがって、Ｇｅ基板内に形成されたｐ−ｎ接合の電気特性がより良好に制御されることになる。しかし、Ｇｅ基板界面にＧａＩｎＰ界面層を有することに伴う問題は、これらの材料向けの典型的なエピタキシャルプロセス条件下で作製されたデバイスの形態が理想的でないことである。すなわち、しばしば欠陥が多い。適切な形態を有するデバイスを得るために、ＧａＩｎＰ界面層の極端な核形成条件（温度、蒸着速度、Ｖ族過圧力）が必要になると思われる。
【０００８】
したがって、典型的なエピタキシャルプロセス条件の下でＩＶ族基板上にエピタキシャル蒸着されたＩＩＩ／Ｖ化合物を有し、かつ適切な形態を有する半導体デバイスを製作する方法であって、光学及び電気界面特性並びにＩＶ族基板内の拡散層に対するより良好な制御を可能にする方法を提供することが望ましい。
【０００９】
［発明の概要］
ＩＶ族基板上にエピタキシャルＩＩＩ／Ｖ層を有する前述のデバイスの少なくとも１つの欠点を取り除く又は軽減することが、本発明の一目的である。
【００１０】
第１の態様において、本発明は、ＩＶ族層と、ＩＶ族層上に形成された核形成層とを備える半導体デバイスを提供する。核形成層は、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも１種とを有するＩＩＩ−Ｖ化合物を含む。
【００１１】
第２の態様において、本発明は、ＩＶ族層上に半導体構造を製作する方法を提供する。この方法は、ＩＶ族層上に核形成層を形成するステップを含み、核形成層は、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも１種とを有するＩＩＩ−Ｖ化合物を含む。この方法はさらに、核形成層上に第１のＩＩＩ−Ｖ化合物を形成するステップを含む。
【００１２】
第３の態様において、本発明は、ＩＶ族基板内に形成されたｐ−ｎ接合のドーピングプロファイルを制御する方法を提供する。この方法は、ＩＶ族基板上に核形成層を形成するステップを含み、核形成層は、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも１種とを有するＩＩＩ−Ｖ化合物を含む。この方法は、ＩＶ族基板中への複数のＶ族元素の拡散を制御し、ＩＶ族基板からの複数のＩＶ族元素の拡散を制御する、核形成層上にＩＩＩ−Ｖ化合物層を形成するステップをさらに含む。
【００１３】
本発明の他の態様及び特徴は、本発明の具体的な諸実施形態についての以下の説明を添付の図と併せて検討すれば、当業者には明らかになるであろう。
【００１４】
次に添付の図を参照して本発明の諸実施形態を単なる例として説明する。
【００１５】
［詳細な説明］
一般に、本発明は、ＩＩＩ／Ｖ層構造が上に蒸着されたＩＶ族基板を有する電子又は光電子デバイスを製作する方法を提供する。この方法により、形態が改善され、ＩＶ族基板中へのＶ族成分のドーピング及びＩＩＩ／Ｖ層中へのＩＶ族成分のドーピングのプロファイルが制御されたデバイスを製造することが可能になる。
【００１６】
図１は、本発明を実施した例示的な３接合半導体構造１８を示す。このような構造は、多接合太陽電池、例えば３接合太陽電池で使用することができる。さらに、当業者には容易に理解されるように、類似の構造を発光ダイオード（ＬＥＤ）及びその他の電子及び／又は光電子デバイスで使用することができる。厚さｔｉのＡｌＡｓ層２２を微傾斜Ｇｅ基板２０の上部に蒸着させる。当業者には理解されるように、「微傾斜」という用語は、本明細書では、基本面とほぼ同じ方向を向いた結晶面をいう。微傾斜Ｇｅ基板の角度は、０°〜２０°の範囲にすることができ、Ｇｅ基板の結晶方位は、最も近い＜１１１＞面に向かって例えば６°又は他の適切な向きとすることができる。ＡｌＡｓ層２２の上部には、厚さｔ２のＧａＩｎＰ層２４及び厚さｔ３のＧａＡｓ層２６がある。ＡｌＡｓ層２２、ＧａＩｎＰ層２４及びＧａＡｓ層２６の蒸着は、有機金属化学気相成長（ＭＯＣＶＤ）、化学ビームエピタキシ（ＣＢＥ）、分子線エピタキシ（ＭＢＥ）、固相エピタキシ（ＳＰＥ）、ハイドライド気相エピタキシなどの適切な手段又は他の類似のハイブリッドシステム又はそれらの組合せにより実現することができる。Ｇｅ基板２０が示されているが、例えばＳｉ、ＳｉＧｅ又はＳｉＣの基板など、他の適切なＩＶ族基板を使用することもできる。さらに、当業者には理解されるように、上記のことは、ＩＶ族基板の代わりに、ＩＶ族材料からＩＩＩ−Ｖ化合物への移行（transition）を必要とするデバイスを使用するケースにも適用される。同様に、ＡｌＡｓ層は、本発明の範囲から逸脱することなく、例えばＡｌＮ、ＡｌＳｂ又はＡｌ（Ｇａ）Ａｓなど、高濃度のＡｌを含む他のＩＩＩ−Ｖ化合物半導体合金で置き換えることができる。
【００１７】
図２Ａ及び２Ｂでは、ＡｌＡｓ層２２の２つの異なる厚さｔ１について構造１８の形態を比較してある。図２Ａ及び２Ｂにおいて、テスト構造２８はｔ１＝０の構造１８に対応し、テスト構造３０は、ｔ１＝ＡｌＡｓの４単分子層（monolayer）の構造１８に対応する。図２Ａ及び２Ｂは、それぞれのケースにおいてｔ２＝０．０２５μｍ及びｔ３＝０．２μｍである、テスト構造２８及び３０の上面の顕微鏡写真を示す。テスト構造２８及び３０は、６５０〜７３０℃の範囲の温度でＭＯＣＶＤによって製作し、ＧａＡｓ、ＧａＩｎＰ及びＡｌＡｓの蒸着速度がそれぞれ４μｍ／時、０．８μｍ／時及び０．７〜０．４２μｍ／時であった。
【００１８】
図２Ａ（Ｇｅ上のＧａＩｎＰ）から分かるように、白い斑点として示す欠陥の数は、図２Ｂ（Ｇｅ上のＡｌＡｓ）よりずっと多い。欠陥の密度は、図２Ａでは１ｃｍ２当たり数千個程度であり、図２Ｂではほぼ０である。この種の欠陥は図２Ｂでは全く存在しない。図２Ｂの中央領域の大きな斑点は、核形成プロセスに固有ではない、テスト構造３０上の外来粒子に帰せられる。
【００１９】
図３のグラフは、構造１８のヘイズを、ＡｌＡｓ層２２の厚さｔ１の関数としてプロットしたものを示す。この測定は、カリフォルニア州のＫＬＡ−Ｔｅｎｃｏｒ製造のＳｕｒｆｓｃａｎ（商標）ヘイズ測定器で行った。ヘイズをプロットしたグラフから、わずかなＡｌＡｓ単分子層を加えるだけで構造１８の表面形態が大幅に改善されることが非常にはっきりと分かる。
【００２０】
後続のＩＩＩ／Ｖ化合物の間に中間のＡｌＡｓ層２２を有する、微傾斜Ｇｅ基板上に蒸着されたこのＩＩＩ／Ｖ化合物の形態のこの改善の理由は、以下のことに帰すことができる。図４Ａ及び４Ｂに示すように、Ａｌの原子は、Ａｓの原子に比べて比較的小さい。したがって、Ａｌ原子は、微傾斜Ｇｅ基板２０上に存在するステップ４０における位置決めに有利な電気化学ポテンシャルを有する。したがって、Ａｌ及びＡｓを成長チャンバ中に導入し、十分な時間を経過させると、ステップ４０がＡｌ原子によって圧倒的に占有される。ただし、表面エネルギーが基板温度のため表面再構成を可能にするのに十分なほど高いことが条件である。これにより、均質な成長シーケンスの確立が可能となり、それにより、図２Ｂに示す形態的にしっかりしたサンプルがもたらされる。図２Ｂでは、核形成シーケンスが適切に確立され、したがって逆位相領域欠陥が大幅に減少している。このプロセスは核形成プロセスとして知られており、図４Ａ及び４Ｂに示すケースでは、ＡｌＡｓ層エピタキシャル層を蒸着させる場合に典型的な温度（例えば６５０〜７３０℃）で起こることがある。
【００２１】
図５は、図２Ａのテスト構造２８のものと類似のテスト構造、すなわちｔ１＝０の構造１８に対して行った二次イオン質量分析（ＳＩＭＳ）測定を示す。線５０は、Ｇｅ基板２０とＩＩＩ／Ｖ化合物の間の境界を示す。図５のＳＩＭＳのグラフから分かるように、原子質量７２（Ｇｅ）、７５（Ａｓ）、３１（Ｐ）、２７（Ａｌ）、６９（Ｇａ）及び１１５（Ｉｎ）が、３ｋＶの電圧によって加速されたＣｓ原子のビームに対する照射時間の関数とし測定されている。ＳＩＭＳのビームによってプローブされた深さに対する照射時間に関係する深さスケールが示されている。注目すべきなのは、優勢なゲルマニウム７４ではなくゲルマニウム同位体７２が測定されていることである。これは、原子質量が７５であるＡｓの測定への干渉を避けるために行っている。
【００２２】
グラフの領域５２によって示されるように、Ｇｅ基板中にＰの拡散が起こり、他の全ての原子種の拡散を圧倒している。これは、Ｇｅ基板内に、必ずしも望ましいとは限らない、高レベルのｎ型導電性をもたらす。Ｇｅ基板内のこのようなレベルのＰの存在は、許容できない低い逆方向ブレークダウン電圧をもたらし得る。このような構造では、Ｇｅ基板内でのＰの拡散は、Ｇｅ基板上のＧａＩｎＰ核形成層の温度及び厚さ（成長時間）によってしか制御できない。このため、Ｇｅ基板内のｐ−ｎ接合のパラメータを制御することが非常に難しくなる。
【００２３】
したがって、ｔ１＝０である図２Ａに示すような構造、すなわち、６５０〜７３０℃の範囲の温度及び０．８μｍ／時の成長速度で直接Ｇｅ基板上に蒸着させたＧａＩｎｐを有する構造は、良くない形態的品質を示すだけでなく、Ｇｅ基板中へのほぼ制御不可能な深いｎ型ドーピングをも有する。ドーピングプロファイルが受け入れられる場合、得られるデバイスの形態が良くないと、通常は、より低い光電子性能がもたらされることになる。
【００２４】
図６は、図２Ｂのテスト構造３０、すなわち、Ｇｅ基板２０の上面にｔ１＝４単分子層（ＡｌＡｓの）を有するサンプルに対して行われたＳＩＭＳ測定を示す。線５０は、Ｇｅ基板２０とＩＩＩ／Ｖ化合物の間の境界を示す。図６のＳＩＭＳのグラフから分かるように、原子質量７２（Ｇｅ）、７５（Ａｓ）、３１＋３１＋３１（三重イオンＰ）、６９（Ｇａ）及び１１５（Ｉｎ）が、３ｋＶの電圧によって加速されたＣｓ原子のビームに対する照射時間の関数として測定されている。
【００２５】
明らかに、Ｇｅ基板内のＰの拡散は、図５に示す拡散よりずっと小さい。Ｇｅ基板内のＰの拡散深さは約０．０２μｍであり、Ｇｅ基板内のＡｓの拡散は約０．１０μｍである。したがって、太陽電池、ＬＥＤ又はその他の光電子又は電子デバイス向けに構造１８に類似した構造を製作するときに、ＡｌＡｓなど、高Ａｌ含有合金を核形成層用に使用すると、Ｇｅ基板内のドーピングプロファイルを制御することがずっと容易になる。
【００２６】
図７は、図１の構造１８などの構造の加工ステップを示す。ステップ６０で、ＡｌＡｓを含む核形成層をｐ型ＩＶ族基板上に形成する。ステップ６２で、リンを含有するＩＩＩ／Ｖ層のエピタキシャル蒸着を行うとともに、基板の表面近くにｐ−ｎ接合を形成させる。これに続くステップ６４で、必要に応じて追加の半導体材料のエピタキシャル蒸着を行う。
【００２７】
図８〜１０は、構造１８に類似の構造上でとった、ＡｌＡｓ層２２の４つの異なる厚さｔ１に対する追加のＳＩＭＳデータを示す。図８は、ＡｌＡｓの厚さがわずか１．４Åである場合に、Ｇｅ基板内へのリンの拡散の低減がどの程度になるかを示すＰのプロファイルである。図９は、Ｇｅ基板中へのＡｓの拡散が非常に少ないことを示すＡｓのプロファイルである。図１０は、ＡｌＡｓ層が存在すると、ＩＩＩ／Ｖ層の底部中へのＧｅの外部拡散が大幅に低減することを示すＧｅのプロファイルである。Ｇｅは、通常、ＩＩＩ／Ｖ材料内ではｎ型ドーパントである。Ｇｅの外部拡散が高まると、核形成層近くにｐ−ｎ接合を配置することが妨げられる。図８〜１０は、それぞれ、ｔ１＝１．４Ａ〜ｔ１＝５．６Ａで蒸着させた構造の界面の位置を確認するためのＡｌＡｓ質量プロファイルのトレースを示す。ｔ１＝０で蒸着させた構造１８の場合、界面でＡｌが検出されないことは明らかであるが、半導体内のＡｌの位置を７２Ｇｅ又は３１Ｐのプロファイルから近似的に求めることができる。図１１〜１３は、同じ１組のデータを示すが、この場合は、スパッタ時間からプロファイル深さへ及び計数率から原子濃度への変換（サンプリングされた同位体の相対存在量に関して補正済み）を可能にする材料規格と突き合わせて分析した。図８〜１０の場合と同様に、これらの図は、Ｐ、Ｇｅ及びＡｓのそれぞれの原子濃度に対するＡｌＡｓ層の厚さの影響をサンプル深さの関数として示す。垂直の点描線は、ＩＩＩ−Ｖ層とＧｅ基板の間の境界を示す。図１１は、ＡｌＡｓ層の厚さが増加するにつれて、Ｇｅ基板中へのＰの拡散がどのように低減するかを示す。図１２は、ＡｌＡｓ層の適切な厚さを選択することによって、Ｇｅ基板中へのＡｓの拡散をどのように調整できるかを示す。図１３は、ＡｌＡｓ層の厚さが増加するにつれて、ＩＩＩ−Ｖ層中へのＧｅの拡散がどのように低減するかを示す。Ｇｅ基板との界面から１５０ｎｍ以内でＧｅ原子濃度を１×１０１７ｃｍ−３まで又はそれ未満に低下させるのに、１単分子層のＡｌＡｓで十分である。
【００２８】
図１４は、１８に類似の構造を有するＧｅ太陽電池の電圧の関数として電流をプロットしたグラフを示す。このＧｅ太陽電池は、開路電圧（Ｖｏｃ）が０．２４７ｍＶ、Ｖｏｃにおける抵抗が７．２オーム、短絡回路電流密度（Ｊｓｃ）が−３６ｍＡ／ｃｍ２、直列抵抗が２オームであり、電流／電圧グラフの直角度の測度である曲線因子が６０．５％である。これらのパラメータは、Ｇｅダイオードが良好な性能を有することを示す。
【００２９】
図１５は、ＡｌＡｓ核形成層を設けて及びこれなしに製作したＧｅ太陽電池の電圧の関数として電流をプロットした一連のグラフを示す。ＡｌＡｓ核形成がない太陽電池の２つの電流／電圧グラフを矢印で示す。これらの電池では、Ｖｏｃ＝２８０ｍＶ、Ｊｓｃ＝−３６ｍＡ／ｃｍ２、直列抵抗が２オーム、曲線因子が６３％である。これも順方向バイアスのダイオード性能が良好であることを示しているが、矢印で示すように、逆方向ブレークダウン電圧が非常に良くない（約−０．２Ｖ）。ＡｌＡｓ核形成層を有する太陽電池の電流／電圧グラフは、ブレークダウン電圧を示していないグラフであり、ＡｌＡｓを有する核形成が全体的に優れたダイオード性能をもたらすことを示している。さらに重要なことに、ＡｌＡｓ核形成層を使用した場合、より滑らかな形態が得られる。何故なら、このことは、例えば太陽電池の場合に通常行われるように、このｐ／ｎ接合の上部に成長させる他の活性元素の性能にとって通常決定的に重要となるからである。
【００３０】
上記の例示的な諸実施形態は、Ｇｅ基板上でのＩＩＩ／Ｖ構造の成長を示すが、他の種類のＩＶ族基板も使用できることが、当業者には容易に理解されよう。同様に、２元ＡｌＡｓ化合物を核形成層として述べているが、本発明の範囲を逸脱することなく、ＡｌＡｓを含む３元又は４元ＩＩＩ／Ｖ化合物も核形成層として使用できることが理解されるはずである。当業者に理解されるように、本発明は、ｐ−ｎ接合を含む、又は含まない、全ての種類のＩＶ族基板上でのデバイスの製作に等しく適用することができる。さらに、当業者に理解されるように、ＩＩＩ族とＶ族の原子間でサイズ、又は表面結合の電気化学ポテンシャルの著しい相違があるとき、ＩＩＩ−Ｖ化合物の他の組合せをＡｌＡｓに置き換えることができる。このようなＩＩＩ−Ｖ化合物には、例えば、ＡｌＮ、、ＡｌＳｂ、又は、ＢＡｓ、ＢＳｂ、ＧａＮ、、ＧａＳｂ、ＩｎＮ、、又はＩｎＡｓが含まれる。
【００３１】
当業者に理解されるように、上記の説明ではｐ型ＩＶ族基板を引き合いに出したが、他の型のＩＶ族基板を使用することもできる。このような基板には、ｎ型の、非ドープの、半絶縁基板が含まれる。
【００３２】
本発明は、上層にＩＩＩ／Ｖ層構造が蒸着されたＩＶ族基板を有する電子又は光電子デバイスを製作する方法を提供する。この方法により、ＩＶ族基板中へのＶ族成分及びＩＩＩ／Ｖ層中へのＩＶ族成分の改善された形態及び制御されたドーピングプロファイルを有するデバイスの製造が可能となる。本発明に従って製作したデバイスは、核形成シーケンス時に得られる又は得られないｐ／ｎ接合の上部の追加の活性層のエピタキシに理想的である滑らかな形態に加えて、非常に良好な逆方向ブレークダウン電圧特性及び優れた順方向バイアス特性を有する。
【００３３】
本発明の上記の諸実施形態は、例にすぎないことを意図している。当業者は、本明細書に添付の特許請求の範囲によってのみ定義される本発明の範囲を逸脱することなく、具体的な諸実施形態に変更、修正、及び改変を加えることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態の側面図である。
【図２Ａ】ＡｌＡｓ核形成層の厚さが互いに異なる本発明の諸実施形態の写真である。
【図２Ｂ】ＡｌＡｓ核形成層の厚さが互いに異なる本発明の諸実施形態の写真である。
【図３】ＡｌＡｓ核形成層の厚さの関数としての図１の実施形態のヘイズ測定値を示すグラフである。
【図４Ａ】微傾斜Ｇｅ基板上へのＡｌＡｓの蒸着プロセスを示す図である。
【図４Ｂ】微傾斜Ｇｅ基板上へのＡｌＡｓの蒸着プロセスを示す図である。
【図５】ＡｌＡｓ層の厚さがないときの、図１の実施形態の構造の様々な原子種のＳＩＭＳデータを示すグラフである。
【図６】ＡｌＡｓ層の厚さが１１．６Åであるときの、図１の実施形態の構造の様々な原子種のＳＩＭＳデータを示すグラフである。
【図７】本発明の方法のフロー図である。
【図８】リンに関するＳＩＭＳデータを、図１の実施形態の構造におけるＡｌＡｓの厚さの関数として表したグラフである。
【図９】ヒ素に関するＳＩＭＳデータを、図１の実施形態の構造におけるＡｌＡｓの厚さの関数として表したグラフである。
【図１０】Ｇｅに関するＳＩＭＳデータを、図１の実施形態の構造におけるＡｌＡｓの厚さの関数として表したグラフである。
【図１１】リンの濃度を、図１の実施形態の構造におけるＡｌＡｓの４つの異なる厚さに対するサンプル深さの関数として示すグラフである。
【図１２】ヒ素の濃度を、図１の実施形態の構造におけるＡｌＡｓの４つの異なる厚さに対するサンプル深さの関数として示すグラフである。
【図１３】Ｇｅの濃度を、図１の実施形態の構造におけるＡｌＡｓの４つの異なる厚さに対するサンプル深さの関数として示すグラフである。
【図１４】図１の実施形態に示す構造に類似した構造を有する太陽電池の電流を電圧に対してプロットしたグラフである。
【図１５】ＡｌＡｓ核形成層を設けずに製作した太陽電池と、ＡｌＡｓ核形成層を設けて製作した太陽電池の、電流を電圧に対してプロットした一連のグラフである。
【特許請求の範囲】
【請求項１】
ＩＶ族層と、
前記ＩＶ族層上に形成された核形成層であり、ＩＩＩ属元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも一種とを有する、ＩＩＩ−Ｖ化合物を含む前記核形成層と
を備える半導体デバイス。
【請求項２】
前記ＩＩＩ−Ｖ化合物が、ＩＩＩ族元素としてガリウム（Ｇａ）及びインジウム（Ｉｎ）のうちの少なくとも一種をさらに含む、請求項１に記載のデバイス。
【請求項３】
前記核形成層上に形成された第１のＩＩＩ−Ｖ化合物層をさらに備える、請求項１に記載のデバイス。
【請求項４】
前記第１のＩＩＩ／Ｖ化合物層が、ＧａＩｎＰ、ＡｌＩｎＰ、及びＡｌＧａＩｎＰのうちの少なくとも一種を含む、請求項３に記載のデバイス。
【請求項５】
前記第１のＩＩＩ／Ｖ化合物層上に形成された第２のＩＩＩ−Ｖ化合物層をさらに備える、請求項３に記載のデバイス。
【請求項６】
前記第２のＩＩＩ−Ｖ化合物層がＧａＡｓを含む、請求項５に記載のデバイス。
【請求項７】
前記ＩＶ族層が、前記核形成層に隣接したｐ−ｎ接合を有する、請求項１に記載のデバイス。
【請求項８】
前記ＩＶ族層が、ｐ型層、ｎ型層及び非ドープ層のうちの一つである、請求項１に記載のデバイス。
【請求項９】
前記デバイスが電子デバイスである、請求項１に記載のデバイス。
【請求項１０】
前記電子デバイスが光電子デバイスである、請求項９に記載のデバイス。
【請求項１１】
前記光電子デバイスが太陽電池又は発光ダイオードである、請求項１０に記載のデバイス。
【請求項１２】
前記ＩＶ族層が、Ｇｅ層、Ｓｉ層、ＳｉＧｅ及びＳｉＣ層からなる群から選択される、請求項１に記載のデバイス。
【請求項１３】
前記ＩＶ族層がＩＶ族基板である、請求項１に記載のデバイス。
【請求項１４】
前記ＩＶ族基板が微傾斜基板である、請求項１３に記載のデバイス。
【請求項１５】
前記微傾斜基板が０°〜２０°の範囲の角度を有する、請求項１４に記載のデバイス。
【請求項１６】
前記核形成層、前記第１のＩＩＩ／Ｖ化合物層及び前記第２のＩＩＩ／Ｖ化合物層のうちの少なくとも一つが、エピタキシャル成長プロセスによって形成される、請求項５に記載のデバイス。
【請求項１７】
前記核形成層の厚さが１〜２０単分子層の範囲にある、請求項１に記載の方法。
【請求項１８】
ＩＶ族層上に半導体構造を製作する方法であって、
前記ＩＶ族層上に、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも一種とを有するＩＩＩ−Ｖ化合物を含む核形成層を形成するステップと、
前記核形成層上に第１のＩＩＩ−Ｖ化合物層を形成するステップと、
を備える、方法。
【請求項１９】
前記第１のＩＩＩ／Ｖ化合物層上に第２のＩＩＩ／Ｖ化合物層構造を形成するステップをさらに備える、請求項１７に記載の方法。
【請求項２０】
ＩＶ族基板内に形成されたｐ−ｎ接合のドーピングプロファイルを制御する方法であって、
前記ＩＶ族基板上に、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも一種とを有するＩＩＩ−Ｖ化合物を含む核形成層を形成するステップと、
前記ＩＶ族基板中への複数のＶ族元素の拡散を制御し、且つ前記ＩＶ族基板からの複数のＩＶ族元素の拡散を制御するための前記核形成層上に、ＩＩＩ−Ｖ化合物層を形成するステップと、
を備える、方法。
【請求項１】
ＩＶ族層と、
前記ＩＶ族層上に形成された核形成層であり、ＩＩＩ属元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも一種とを有する、ＩＩＩ−Ｖ化合物を含む前記核形成層と
を備える半導体デバイス。
【請求項２】
前記ＩＩＩ−Ｖ化合物が、ＩＩＩ族元素としてガリウム（Ｇａ）及びインジウム（Ｉｎ）のうちの少なくとも一種をさらに含む、請求項１に記載のデバイス。
【請求項３】
前記核形成層上に形成された第１のＩＩＩ−Ｖ化合物層をさらに備える、請求項１に記載のデバイス。
【請求項４】
前記第１のＩＩＩ／Ｖ化合物層が、ＧａＩｎＰ、ＡｌＩｎＰ、及びＡｌＧａＩｎＰのうちの少なくとも一種を含む、請求項３に記載のデバイス。
【請求項５】
前記第１のＩＩＩ／Ｖ化合物層上に形成された第２のＩＩＩ−Ｖ化合物層をさらに備える、請求項３に記載のデバイス。
【請求項６】
前記第２のＩＩＩ−Ｖ化合物層がＧａＡｓを含む、請求項５に記載のデバイス。
【請求項７】
前記ＩＶ族層が、前記核形成層に隣接したｐ−ｎ接合を有する、請求項１に記載のデバイス。
【請求項８】
前記ＩＶ族層が、ｐ型層、ｎ型層及び非ドープ層のうちの一つである、請求項１に記載のデバイス。
【請求項９】
前記デバイスが電子デバイスである、請求項１に記載のデバイス。
【請求項１０】
前記電子デバイスが光電子デバイスである、請求項９に記載のデバイス。
【請求項１１】
前記光電子デバイスが太陽電池又は発光ダイオードである、請求項１０に記載のデバイス。
【請求項１２】
前記ＩＶ族層が、Ｇｅ層、Ｓｉ層、ＳｉＧｅ及びＳｉＣ層からなる群から選択される、請求項１に記載のデバイス。
【請求項１３】
前記ＩＶ族層がＩＶ族基板である、請求項１に記載のデバイス。
【請求項１４】
前記ＩＶ族基板が微傾斜基板である、請求項１３に記載のデバイス。
【請求項１５】
前記微傾斜基板が０°〜２０°の範囲の角度を有する、請求項１４に記載のデバイス。
【請求項１６】
前記核形成層、前記第１のＩＩＩ／Ｖ化合物層及び前記第２のＩＩＩ／Ｖ化合物層のうちの少なくとも一つが、エピタキシャル成長プロセスによって形成される、請求項５に記載のデバイス。
【請求項１７】
前記核形成層の厚さが１〜２０単分子層の範囲にある、請求項１に記載の方法。
【請求項１８】
ＩＶ族層上に半導体構造を製作する方法であって、
前記ＩＶ族層上に、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも一種とを有するＩＩＩ−Ｖ化合物を含む核形成層を形成するステップと、
前記核形成層上に第１のＩＩＩ−Ｖ化合物層を形成するステップと、
を備える、方法。
【請求項１９】
前記第１のＩＩＩ／Ｖ化合物層上に第２のＩＩＩ／Ｖ化合物層構造を形成するステップをさらに備える、請求項１７に記載の方法。
【請求項２０】
ＩＶ族基板内に形成されたｐ−ｎ接合のドーピングプロファイルを制御する方法であって、
前記ＩＶ族基板上に、ＩＩＩ族元素として少なくともアルミニウム（Ａｌ）と、Ｖ族元素としてヒ素（Ａｓ）、窒素（Ｎ）及びアンチモン（Ｓｂ）のうちの少なくとも一種とを有するＩＩＩ−Ｖ化合物を含む核形成層を形成するステップと、
前記ＩＶ族基板中への複数のＶ族元素の拡散を制御し、且つ前記ＩＶ族基板からの複数のＩＶ族元素の拡散を制御するための前記核形成層上に、ＩＩＩ−Ｖ化合物層を形成するステップと、
を備える、方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公表番号】特表２０１０−５００７４１（Ｐ２０１０−５００７４１Ａ）
【公表日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願番号】特願２００９−５２３１１４（Ｐ２００９−５２３１１４）
【出願日】平成１９年７月１９日（２００７．７．１９）
【国際出願番号】ＰＣＴ／ＣＡ２００７／００１２７８
【国際公開番号】ＷＯ２００８／０１７１４３
【国際公開日】平成２０年２月１４日（２００８．２．１４）
【出願人】（５０９０１００４５）シリウム テクノロジーズ インコーポレイテッド (1)
【Ｆターム（参考）】
【公表日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願日】平成１９年７月１９日（２００７．７．１９）
【国際出願番号】ＰＣＴ／ＣＡ２００７／００１２７８
【国際公開番号】ＷＯ２００８／０１７１４３
【国際公開日】平成２０年２月１４日（２００８．２．１４）
【出願人】（５０９０１００４５）シリウム テクノロジーズ インコーポレイテッド (1)
【Ｆターム（参考）】
[ Back to top ]