表示装置
【課題】画素において、スイッチング素子のスイッチング特性が低下した場合においても輝度のムラが少ない表示装置を提供することを課題とする。
【解決手段】信号線１００と、画素と、を有し、画素は、第１のスイッチング素子１０３と、第１の電極が第１のスイッチング素子１０３を介して信号線１００に電気的に接続された容量素子１０１と、容量素子１０１の第１の電極に電気的に接続された表示素子１０２と、第２のスイッチング素子１０４と、第２のスイッチング素子１０４を介して容量素子１０１の第２の電極に電気的に接続された電荷供給端子１０５と、を備えた構成とすることにより容量素子１０１に保持される電圧が第１のスイッチング素子１０３のスイッチング特性の低下により、所望の値より低くなることを低減し、表示素子１０２に印加される所望の電圧を維持する。
【解決手段】信号線１００と、画素と、を有し、画素は、第１のスイッチング素子１０３と、第１の電極が第１のスイッチング素子１０３を介して信号線１００に電気的に接続された容量素子１０１と、容量素子１０１の第１の電極に電気的に接続された表示素子１０２と、第２のスイッチング素子１０４と、第２のスイッチング素子１０４を介して容量素子１０１の第２の電極に電気的に接続された電荷供給端子１０５と、を備えた構成とすることにより容量素子１０１に保持される電圧が第１のスイッチング素子１０３のスイッチング特性の低下により、所望の値より低くなることを低減し、表示素子１０２に印加される所望の電圧を維持する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。また表示装置を表示部に有する電子機器に関する。
【背景技術】
【０００２】
液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置など、近年表示装置には、高精細化のために画素毎に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブ駆動型が多く用いられている。アクティブ駆動型では、各画素の画素電極の電位を独立して制御でき、ライン毎に画素を制御するパッシブ駆動型のように隣の画素に電荷が漏れるようなクロストークがないため、表示にムラがなく、コントラスト比の高い表示装置を作製することが可能である。
【０００３】
従来のアクティブ駆動型の表示装置の一例として液晶表示装置における画素部の構成及び動作について図２４を用いて説明する。図２４は、従来の表示装置の構成を示す回路図である。
【０００４】
図２４に示すように、従来の表示装置は、走査線７００と、信号線７０１と、画素と、を有し、画素は、ゲート端子と、ソース端子と、ドレイン端子と、を有し、ゲート端子が走査線７００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線７０１に電気的に接続されたスイッチングトランジスタ７０２と、第１の電極がスイッチングトランジスタ７０２のソース端子及びドレイン端子の他方に電気的に接続された補助容量（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）７０３及び液晶容量７０４と、を有する。
【０００５】
次に従来の表示装置の動作について説明する。書き込み時には走査線７００からスイッチングトランジスタ７０２のゲート端子に信号が入力される。スイッチングトランジスタ７０２のゲートとソースの間に印加される電圧が閾値電圧以上になるとスイッチングトランジスタ７０２がオン状態になり、信号線７０１からスイッチングトランジスタ７０２を介して補助容量７０３及び液晶容量７０４の第１の電極にビデオ信号が入力される。第１の電極にビデオ信号が入力された補助容量７０３及び液晶容量７０４は、外部からの信号により第２の電極の電位が設定され、第１の電極の電位と第２の電極の電位の電位差（電圧）が印加される。液晶容量７０４は、印加された電圧に従って液晶分子が制御され、表示が行なわれる。
【０００６】
なお、上記表示装置の駆動方法の一例としては、例えばフレーム反転駆動などがある。フレーム反転駆動とは、液晶の焼き付きを防止するために次のフレームで前フレーム時とは反対符号の信号が入力される。しかし、このフレーム反転をするためにスイッチングトランジスタ７０２のソースとドレイン間には書き込み電圧の２倍の電圧が印加されることになる。その結果、スイッチングトランジスタ７０２のドレイン端に高い電界が生じ、この電界に加速されたキャリア（ホットキャリア）がトランジスタを劣化させ、オフ電流の増加や閾値電圧の変動が起こる。
【０００７】
スイッチングトランジスタが劣化することによりオフ電流が増加すると、スイッチングトランジスタ７０２がオフ状態（電位保持時）であっても補助容量７０３及び液晶容量７０４の電極から電荷が漏れ、液晶に印加される電圧が所望の値より低くなるため、表示画像にムラが生じるといった問題がある。
【０００８】
上記のような液晶表示装置の各画素において、スイッチングトランジスタのスイッチング特性の変化に起因する液晶容量及び補助容量のいずれかの電圧の低下を低減する技術として、液晶容量及び補助容量のいずれかの共通電極側に電気的に接続された電圧制御回路を設ける構成などが挙げられる。（例えば特許文献１）
【０００９】
特許文献１は、各画素のスイッチングトランジスタのスイッチング特性の変化に合わせて補助容量の共通電極側から電位を調整することで電荷を補って容量素子の電圧を所定の値に維持するというものである。
【００１０】
上記に挙げた液晶表示装置などを例とした、アクティブ駆動型の表示装置は、スイッチング素子のスイッチング特性の変化などにより、容量素子に保持されていた電圧が所望の値から変化してしまい、画素毎に表示画像にムラが生じるため、電圧の変化を抑制するための様々な回路構成が提案されている。
【特許文献１】特開平５−２１６４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の構成は、容量素子の電荷の流出による電圧の低下に合わせて電荷を補うものであるため、電荷の流出自体は低減されないという問題がある。
【００１２】
上記問題を鑑み、本発明は、表示装置において、容量素子における電荷の流出を低減させることを課題とする。
【課題を解決するための手段】
【００１３】
本発明の一は、画素を有する表示装置において、画素に設けられた画像データに対応する電圧が印加される表示素子と、表示素子の電圧と同じ値の電圧を保持する容量素子と、容量素子の第１の電極に電気的に接続された電荷供給素子と、スイッチング素子と、を有する表示装置であり、電荷供給素子と容量素子の間にスイッチング素子を設けることにより容量素子に蓄積された電荷の流出を抑制する。
【００１４】
より具体的には、本発明の一は、信号線と、画素と、を有し、前記画素は、第１のスイッチング素子と、第１の電極が前記第１のスイッチング素子を介して前記信号線に電気的に接続された容量素子と、前記容量素子の前記第１の電極に電気的に接続された表示素子と、第２のスイッチング素子と、前記第２のスイッチング素子を介して前記容量素子の第２の電極に電気的に接続された電荷供給端子と、を有する表示装置である。
【００１５】
また、本発明の一は、信号線と、走査線と、画素と、を有し、前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有し、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子またはドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１６】
また、本発明の一は、信号線と、第１の走査線と、第２の走査線と、画素と、を有し、前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子と、を有し、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１７】
また、本発明の一は、画素部と、信号線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１８】
また、本発明の一は、画素部と、信号線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１９】
また、本発明の一は、画素部と、信号線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２０】
また、本発明の一は、画素部と、信号線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２１】
また、本発明の一は、信号線と、電源線と、走査線と、画素と、を有し、前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、電荷供給端子、第３のトランジスタ、及び発光素子を有し、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、前記ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２２】
また、本発明の一は、信号線と、電源線と、第１の走査線と、第２の走査線と、画素と、を有し、前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有し、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２３】
また、本発明の一は、画素部と、信号線と、電源線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が電荷供給端子に電気的に接続される表示装置である。
【００２４】
また、本発明の一は、画素部と、信号線と、電源線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２５】
また、本発明の一は、画素部と、信号線と、電源線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が電荷供給端子に電気的に接続される表示装置である。
【００２６】
画素部と、信号線と、電源線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２７】
また、本発明の一は、上記表示装置を表示部に有する電子機器である。
【００２８】
なお、本書類（明細書、特許請求の範囲又は図面など）におけるトランジスタは、ゲート端子、ドレイン端子、ソース端子の少なくとも３つの端子を有し、ゲート端子とは、ゲート電極の部分（ゲートとなる領域、導電膜、及び配線などを含む）または、ゲート電極と電気的に接続されている部分の一部のことを言う。また、ソース端子とは、ソース電極の部分（ソースとなる領域、導電膜、及び配線などを含む）や、ソース電極と電気的に接続されている部分の一部のことを言う。また、ドレイン端子とは、ドレイン電極（ドレインとなる領域、導電膜、及び配線などを含む）や、ドレイン電極と電気的に接続されている部分の一部のことを言う。
【００２９】
また、本書類（明細書、特許請求の範囲又は図面など）におけるトランジスタのソース端子とドレイン端子は、トランジスタの構造や動作条件等によって変わるため、いずれがソース端子またはドレイン端子であるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、一方の端子をソース端子及びドレイン端子の一方と表記し、他方の端子をソース端子及びドレイン端子の他方と表記する。
【００３０】
また、本書類（明細書、特許請求の範囲又は図面など）における容量素子及び発光素子は、一方の電極と、他方の電極の少なくとも２つの電極を有し、一方の電極の一部または全部を第１の電極と表記し、他方の電極の一部または全部を第２の電極と表記する。
【発明の効果】
【００３１】
本発明により、表示装置の画素における容量素子の電荷の漏れを低減させることができる。
【発明を実施するための最良の形態】
【００３２】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００３３】
（実施の形態１）
本実施の形態では、本発明の表示装置の一例について説明する。
【００３４】
本実施の形態における表示装置の構成について図１を用いて説明する。図１は、本実施の形態における表示装置の構成の概略を示す回路図である。
【００３５】
図１に示すように本実施の形態における表示装置は、信号線１００と、画素と、を有し、画素は、第１のスイッチング素子１０３と、第１の電極が第１のスイッチング素子１０３を介して信号線１００に電気的に接続された容量素子１０１と、容量素子１０１の第１の電極に電気的に接続された表示素子１０２と、第２のスイッチング素子１０４と、第２のスイッチング素子１０４を介して容量素子１０１の第２の電極に電気的に接続された電荷供給端子１０５と、を有する。
【００３６】
第１のスイッチング素子１０３は、選択的にオン状態またはオフ状態にすることにより、信号線１００から容量素子１０１及び表示素子１０２へのビデオ信号の入力を制御する機能を有する。
【００３７】
表示素子１０２は、信号線１００からビデオ信号が入力されることにより印加された電圧に従って表示を行う機能を有する。なお表示素子１０２の例としては、例えば液晶素子や、ＥＬ素子などの表示素子を適用することができる。
【００３８】
容量素子１０１は、表示素子１０２の補助容量としての機能を有し、表示素子１０２の電極から流出した電荷を補い、表示素子１０２に印加される電圧の経時的低下を抑制する。
【００３９】
第２のスイッチング素子１０４は、選択的にオン状態またはオフ状態にすることにより、第１のスイッチング素子１０３の劣化によるオフ電流の増加に伴い、容量素子１０１に蓄積された電荷が流出するのを抑制する電位制御素子としての機能を有する。
【００４０】
なお、スイッチング素子としては、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチング素子として、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路をスイッチング素子として用いることが出来る。
【００４１】
機械的なスイッチング素子の例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチング素子がある。これらのスイッチング素子は、機械的に動かすことができる電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。
【００４２】
電荷供給端子１０５は、第２のスイッチング素子１０４がオン状態の場合に、容量素子１０１に電荷を供給する機能を有する。なお、電荷供給端子１０５は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【００４３】
次に図１の画素における動作について説明する。
【００４４】
まず表示素子１０２への書き込み動作について説明する。書き込み時には、第１のスイッチング素子１０３及び第２のスイッチング素子１０４をオン状態にする。オン状態にすることにより、第１のスイッチング素子１０３を介して信号線１００からデータに対応した信号電位が容量素子１０１及び表示素子１０２に出力され、容量素子１０１及び表示素子１０２には、所定の値の電圧が印加される。
【００４５】
次に表示素子１０２における保持動作について説明する。保持状態時には、第１のスイッチング素子１０３及び第２のスイッチング素子１０４をオフ状態にする。オフ状態にすることにより、容量素子１０１及び表示素子１０２に印加された電圧を保持する。
【００４６】
しかしながら書き込み時において、第１のスイッチング素子１０３に高い電界が生じ、第１のスイッチング素子１０３が劣化する。第１のスイッチング素子１０３が劣化するとオフ電流が増加する。これにより表示素子１０２から第１のスイッチング素子１０３を介して電荷が流出する。また、容量素子１０１に関しても第１の電極から第１のスイッチング素子１０３を介して電荷が流出しやすい状態になる。表示素子１０２と容量素子１０１の両方から電荷の流出がある場合には、容量素子１０１は表示素子１０２の補助容量としては機能しなくなり、表示素子１０２の電圧降下を抑えることができない。しかし、書き込み時においては第２のスイッチング素子１０４には高い電圧が印加されないため、第１のスイッチング素子１０３に比べて劣化しにくく、オフ電流の増加または抵抗の低下は無視できる。容量素子１０１は、第１の電極が導通に近い状態であっても、第２の電極に電荷の移動を無視できるほどの大きな抵抗が付加されている場合には、第１の電極の電荷は移動しない。これは、第１の電極から電荷が移動するためには、移動した分の電荷が第２の電極に供給される必要があるが、第２のスイッチング素子１０４が抵抗の高いオフ状態であり、電荷が電荷供給端子１０５から容量素子１０１の第２の電極に供給されないためである。
【００４７】
以上のように、第１のスイッチング素子１０３のオフ電流の増加に起因する容量素子１０１の電荷の流出を低減することができる。これにより容量素子１０１から第１のスイッチング素子１０３を介して電荷を補い、表示素子１０２に印加する所定の電圧を維持し、表示（階調）のムラを低減することができる。
【００４８】
（実施の形態２）
本実施の形態では、本発明の表示装置の具体的な例の一つとして、液晶表示装置について説明する。
【００４９】
まず本実施の形態における表示装置の構成について図２を用いて説明する。図２は、本実施の形態の表示装置の構成を示す回路図である。
【００５０】
図２に示すように、本実施の形態における表示装置は、走査線２００と、信号線２０１と、画素と、を有し、画素は、ゲート端子が走査線２００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線２０１に電気的に接続された第１のトランジスタ２０２と、第１の電極が第１のトランジスタ２０２のソース端子及びドレイン端子の他方に電気的に接続された第１の容量素子２０３と、第１の電極が第１の容量素子２０３の第１の電極に電気的に接続された第２の容量素子２０４と、ゲート端子が走査線２００に電気的に接続され、ソース端子及びドレイン端子の一方が第１の容量素子２０３の第２の電極に電気的に接続された第２のトランジスタ２０５と、第２のトランジスタ２０５のソース端子及びドレイン端子の他方に電気的に接続された電荷供給端子２０６と、を有する。
【００５１】
第１のトランジスタ２０２は、スイッチング素子としての機能を有し、走査線２００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態となる。
【００５２】
第１の容量素子２０３は、補助容量としての機能を有し、第２の容量素子２０４に保持された電圧の時間的変動を補う機能を有する。第２の容量素子２０４は、第１の電極と第２の電極と液晶分子とを有し、第２の電極が接地されるか別途電源に接続される。また第２の容量素子２０４は、液晶容量としての機能を有する。第１の容量素子２０３及び第２の容量素子２０４は、第１のトランジスタ２０２をオン状態になることにより、ビデオ信号が信号線２０１から第１のトランジスタ２０２を介して入力され、第１の容量素子２０３及び第２の容量素子２０４に電荷が蓄積され、第１の容量素子２０３及び第２の容量素子２０４には所定の値の電圧が印加される。また、第２の容量素子２０４は、保持された電圧により透過率を変化させる。本発明の表示装置は、画素毎に透過率が所定の値に設定されることにより表示が行われる。
【００５３】
第２のトランジスタ２０５は、スイッチング素子としての機能を有し、走査線２００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態となる。第２のトランジスタ２０５をオン状態にすることにより、電荷供給端子２０６から第１の容量素子２０３の第２の電極に電荷が供給される。
【００５４】
電荷供給端子２０６は、第２のトランジスタ２０５がオン状態の場合に、第１の容量素子２０３に電荷を供給する機能を有する。なお、電荷供給端子２０６は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【００５５】
次に図２の構成の表示装置における動作について説明する。
【００５６】
まず第１の容量素子２０３及び第２の容量素子２０４への書き込み動作について説明する。書き込み時には、走査線２００から走査信号を第１のトランジスタ２０２及び第２のトランジスタ２０５のゲート端子に入力することにより、第１のトランジスタ２０２及び第２のトランジスタ２０５をオン状態にする。第１のトランジスタ２０２がオン状態になることにより、信号線２０１からビデオ信号が第１の容量素子２０３の第１の電極に入力される。また、第２のトランジスタ２０５がオン状態になることにより第１の容量素子２０３の第２の電極が接地される。第１の容量素子２０３及び第２の容量素子２０４は、ビデオ信号が入力されることにより所定の値の電圧が印加される。
【００５７】
次に第１の容量素子２０３及び第２の容量素子２０４におけるデータ保持動作について説明する。データ保持時には、第１のトランジスタ２０２及び第２のトランジスタ２０５をオフ状態にする。オフ状態にすることにより、第１の容量素子２０３及び第２の容量素子２０４には、所定の値の電圧が保持される。
【００５８】
書き込み時、第１のトランジスタ２０２のドレイン端子には高電界が印加され、ホットキャリアが発生し、第１のトランジスタ２０２は、ホットキャリア劣化によりオフ電流が増加し、オフ電流の増加に起因して第１の容量素子２０３の第１の電極から電荷が流出しやすい状態になる。第１の容量素子２０３は、第１の電極が導通状態であっても、トランジスタのオフ状態におけるチャネル抵抗ほどの大きな抵抗が第２の電極に付加されている場合には第１の電極の電荷は流出しない。これは、容量素子２０３の第１の電極から電荷が移動するためには、第２の電極に第１の電極から移動した分の電荷の供給が必要であるが、第２のトランジスタ２０５がオフ状態であり、電荷供給端子２０６から第１の容量素子２０３の第２の電極に電荷が供給されないためである。書き込み時においては、第２のトランジスタ２０５のソース端子とドレイン端子の電極間には第１のトランジスタ２０２のソース端子とドレイン端子の電極間に印加されるような高電圧が印加されず、第２のトランジスタ２０５は、第１のトランジスタ２０２に比べて劣化しにくいため、第１のトランジスタ２０２に比べてオフ状態時の抵抗は大きくなる。そのため、第１のトランジスタ２０２のオフ電流の増加に起因する第１の容量素子２０３の電荷の流出を低減することができ、第１の容量素子２０３に保持された電圧値の低下を低減することができる。
【００５９】
以上のように、第２のトランジスタ２０５を設けることにより、第１のトランジスタ２０２のオフ電流増加に起因する第１の容量素子２０３の電荷の流出を低減することができ、第１の容量素子２０３は第１のトランジスタ２０２のオフ電流の増加に起因する第２の容量素子２０４に印加された電圧の経時的な低下を補うことが可能となり、画素の透過率の変動による表示（階調）のムラを低減することができる。
【００６０】
また、本実施の形態における表示装置の構成は、上記説明した構成だけではなく、他の構成においても適用することができる。本実施の形態の表示装置の他の構成例について図３を用いて説明する。図３は、本実施の形態における表示装置の他の構成例を示す回路図である。
【００６１】
図３に示すように、本実施の形態の表示装置の他の構成は、第１の走査線２００と、第２の走査線２０７と、信号線２０１と、画素と、を有し、画素は、ゲート端子が第１の走査線２００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線２０１に電気的に接続された第１のトランジスタ２０２と、第１の電極が第１のトランジスタ２０２のソース端子及びドレイン端子の他方に電気的に接続された第１の容量素子２０３と、第１の電極が第１の容量素子２０３の第１の電極に電気的に接続された第２の容量素子２０４と、ゲート端子が第２の走査線２０７に電気的に接続され、ソース端子及びドレイン端子の一方が第１の容量素子２０３の第２の電極に電気的に接続された第２のトランジスタ２０５と、第２のトランジスタ２０５のソース端子及びドレイン端子の他方に電気的に接続された電荷供給端子２０６と、を有する。
【００６２】
第１のトランジスタ２０２は、スイッチング素子としての機能を有し、第１の走査線２００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態になる。
【００６３】
第１の容量素子２０３は、補助容量として第２の容量素子２０４に保持された電圧の経時的変動を補助する機能を有する。また、第２の容量素子２０４は、第１の電極と第２の電極と液晶分子とを有し、第２の電極が接地されるか別途電源に接続される。また、第２の容量素子２０４は、液晶容量としての機能を有する。第１の容量素子２０３及び第２の容量素子２０４は、第１のトランジスタ２０２及び第２のトランジスタ２０５をオン状態にすることにより、信号線２０１から第１のトランジスタ２０２を介してビデオ信号が入力される。信号が入力されることにより、第１の容量素子２０３及び第２の容量素子２０４に電荷が蓄積され、電圧が印加される。第２の容量素子２０４における液晶分子は、第２の容量素子２０４に保持された電圧に従って透過率が変化し、所定の透過率において表示を行う。
【００６４】
第２のトランジスタ２０５は、スイッチング素子としての機能を有し、第２の走査線２０７からゲート端子に入力された信号電位に従ってオン状態またはオフ状態になり、第１のトランジスタ２０２のオフ電流の増加に起因する第１の容量素子２０３の電荷の流出を低減する機能を有する。なお、第１のトランジスタ２０２と第２のトランジスタ２０５はそれぞれ別の導電型にすることもできる。
【００６５】
電荷供給端子２０６は、第２のトランジスタ２０５がオン状態の場合に、第１の容量素子２０３に電荷を供給する機能を有する。なお、電荷供給端子２０６は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【００６６】
次に図３の構成における動作について説明する。
【００６７】
書き込み時に第１のトランジスタ２０２のドレイン端子には高電界が印加され、ホットキャリアが発生し、第１のトランジスタ２０２は、ホットキャリア劣化によりオフ電流が増加し、第１の容量素子２０３は、第１の電極から電荷が流出しやすい状態になる。第１の容量素子２０３は、第１の電極が導通状態であっても、トランジスタのオフ状態におけるチャネル抵抗ほどの大きな抵抗が第２の電極に付加されている場合には、第１の電極の電荷は移動しない。書き込み時において、第２のトランジスタ２０５には第１のトランジスタ２０２に印加されるような大きな電圧が印加されず、第１のトランジスタ２０２に比べて劣化しにくいため、第２のトランジスタ２０５は、第１のトランジスタ２０２に比べてオフ状態における抵抗が高い。そのため、第１のトランジスタ２０２のオフ電流の増加に起因する容量素子の電荷の流出を低減することができ、第１の容量素子２０３の電圧値の低下を抑制することができる。
【００６８】
以上のように、画素における２つのトランジスタを別々の走査線に電気的に接続させることにより、個々に動作のタイミングを設定することができる。また第１のトランジスタ及び第２のトランジスタを別の導電型にするなど、設計上での選択の自由度が広がる。
【００６９】
次に上記で説明した表示装置のより具体的な構成について説明する。
【００７０】
まず、図２に示した表示装置のより具体的な構成について図４を用いて説明する。図４は、本実施の形態における本発明の表示装置の、より具体的な構成の一例を示す回路図である。
【００７１】
図４に示すように、本実施の形態における表示装置は、複数の画素３００を有する画素部３０１と、走査線３０２と、信号線３０３と、走査線３０２に電気的に接続された走査線駆動回路（ゲートドライバ）３０４と、信号線３０３に電気的に接続された信号線駆動回路（ソースドライバ）３０５と、走査線駆動回路３０４及び信号線駆動回路３０５に電気的に接続された制御回路３０６と、を有する。
【００７２】
画素部３０１に設けられた複数の画素３００は、走査線３０２と信号線３０３との交差領域にマトリクス状に配置され、画素３００毎に信号電位を独立して入力することができる。なお、画素部３０１に設けられた複数の画素３００には、図２に示す画素構成を適用することができ、走査線３０２及び信号線３０３は、図２における走査線２００及び信号線２０１に相当する。
【００７３】
また、図３に示す構成を適用することもできる。図３に示す構成を適用する場合には、図５に示すように、第２の走査線３０７及び第２の走査線駆動回路３０８を設け、第２の走査線駆動回路３０８からの信号に従って第１のトランジスタ２０２を制御する。なお、第２の走査線３０７は、図３における第２の走査線２０７に相当する。
【００７４】
制御回路３０６は、入力された映像信号に応じて走査線駆動回路３０４及び信号線駆動回路３０５を制御する機能を有する。具体的には制御回路３０６は、走査線駆動回路３０４及び信号線駆動回路３０５にそれぞれ制御信号を出力する。
【００７５】
走査線駆動回路３０４は、制御回路３０６から入力された制御信号に応じて走査信号を走査線３０２に出力する機能を有する。
【００７６】
信号線駆動回路３０５は、制御回路３０６から入力された制御信号に応じてビデオ信号を信号線３０３に出力する機能を有する。
【００７７】
なお、制御回路３０６は、電源と、照明手段を有する構成とすることもできる。電源は、映像信号に応じて制御し、照明手段へ電力を供給する手段を有している。照明手段としては、エッジライト式のバックライトユニット、又は直下型のバックライトユニットを用いることも可能である。ただし、照明手段としては、フロントライトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発光体及び導光体で構成された板状のライトユニットである。このような照明手段により、低消費電力で、均等に画素部を照らすことができる。
【００７８】
また、図４及び図５において、駆動回路の位置を画素部３０１の左側と上側に配置する例について説明したが、これに限定されない。他の位置に配置することもできる。また複数の駆動回路を有する構成についても画素部に対して同じ側に配置することもできるし、別々の位置に配置することもできる。
【００７９】
次に本実施の形態における表示装置の走査線駆動回路及び信号線駆動回路の構成の一例について説明する。
【００８０】
まず走査線駆動回路の構成の一例について図６（Ａ）を用いて説明する。図６（Ａ）は、本実施の形態のおける表示装置の走査線駆動回路の構成の一例を示すブロック図である。
【００８１】
図６（Ａ）に示すように走査線駆動回路４０４は、シフトレジスタ４４１、レベルシフタ４４２、バッファ４４３と、を有する。
【００８２】
シフトレジスタ４４１にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）等の信号が入力される。
【００８３】
次に信号線駆動回路の構成の一例について図６（Ｂ）を用いて説明する。図６（Ｂ）は本実施の形態における表示装置の信号線駆動回路の構成の一例を示すブロック図である。
【００８４】
図６（Ｂ）に示すように信号線駆動回路４０３は、シフトレジスタ４３１、第１のラッチ回路４３２、第２のラッチ回路４３３、レベルシフタ４３４、バッファ４３５と、を有する。
【００８５】
バッファ４３５は、振幅の小さい信号を増幅させる機能を有し、オペアンプ等を有する。シフトレジスタ４３１には、スタートパルス（ＳＳＰ）等の信号が、第１のラッチ回路４３２にはビデオ信号等のデータ（ＤＡＴＡ）が入力される。第２のラッチ回路４３３にはラッチ（ＬＡＴ）信号を一時保持することができ、一斉に画素部へ入力させる。これを線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラッチ回路４３３は不要とすることができる。
【００８６】
なお、本実施の形態において、画素が設けられた一方の基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置することができ、他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極又は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の基板の上面に形成されてもよい。なお、一方の基板の上面側又はその反対側にスリット（格子）を配置することで、３次元表示を行うことができる。
【００８７】
なお、偏光板、位相差板及びプリズムシートをそれぞれ、２つの基板の間に配置することが可能である。あるいは、２つの基板のうちのいずれかと一体とすることが可能である。
【００８８】
次に本実施の形態における表示装置の動作について説明する。
【００８９】
制御回路３０６により制御信号が走査線駆動回路３０４及び信号線駆動回路３０５に出力されることにより、走査線駆動回路３０４は、走査線３０２を介して走査信号を選択された画素に出力する。また、信号線駆動回路３０５は、信号線３０３を介してビデオ信号を選択された画素３００に出力する。選択された画素は、入力された走査信号及びビデオ信号に従って上記で説明した表示動作を行う。
【００９０】
なお、第１のトランジスタ２０２のオフ電流が大きい場合、第２の容量素子２０４からの電荷の流出が大きくなり、第２の容量素子２０４の電圧降下を補うために第１の容量素子２０３から第２の容量素子２０４に移動する電荷量も大きくなる。その結果、第１の容量素子２０３の電圧が低下し、第１の容量素子２０３と第２の容量素子２０４に印加される電圧は平均化されることで低下し、第２の容量素子２０４の電圧低下が起こる。第２の容量素子２０４の電圧低下を抑制する方法として第２のトランジスタ２０５のソース端子及びドレイン端子の他方の電位を所定の値の電位Ｖｓとする場合について図７を用いて説明する。図７は、本実施の形態の表示装置の他の構成を示す回路図である。
【００９１】
図７に示すように、図２及び図３における表示装置の構成において、新たに電源線３０９を設け、電荷供給端子２０６を介して第２のトランジスタ２０５のソース端子及びドレイン端子の他方に電気的に接続させる。さらに電源回路３１０を設けて電源線３０９に電気的に接続させた構成とする。図７（Ａ）は、図２に示した画素構成における第２のトランジスタ２０５のソース端子及びドレイン端子の他方を電源線３０９に電気的に接続させた構成を示しており、図７（Ｂ）は、図３に示した画素構成における第２のトランジスタ２０５のソース端子及びドレイン端子の他方を電源線３０９に電気的に接続させた構成を示している。このとき電源回路３１０は、信号線駆動回路３０５に同期させる。
【００９２】
次に電源線３０９及び電源回路３１０を設けた場合の動作について説明する。
【００９３】
電源回路３１０により第２のトランジスタ２０５のソース端子及びドレイン端子の他方の電位がＶｓとなるように電源線３０９を設定する。つまり画素における液晶電極から電荷が漏れることで起こる液晶電極の電位の降下分を見越して電位Ｖｓを所定の値に調整し、書き込み時の第１の容量素子２０３の電圧を第２の容量素子２０４の電圧よりも高く設定する。また、第１のトランジスタ２０２に寄生容量がある場合にはフィードスルー効果による画素電極に印加される電圧の変動が問題となるが、第２のトランジスタ２０５のソース端子またはドレイン端子の他方の電位をフィードスルー効果分調整してやれば、フィードスルーを抑えることもできる。また、電源線３０９を設けることで、第１の容量素子２０３の容量（電極面積等）を小さくすることができるため、作製するパネルの開口率を向上させることができる。
【００９４】
次に本実施の形態における表示装置の駆動のタイミングについて図８を用いて説明する。図８は、表示装置の動作を示すタイミングチャート図である。なお、図８における動作の方法の例として、フレーム反転駆動方法の場合について説明するが、これに限定されず、他の駆動方法をついても適用することができる。
【００９５】
図８に示すように、書き込み時には１水平期間毎に液晶容量（第２の容量素子２０４）Ｃｌｉｑに電圧（電位差）Ｖｓｉｇが周期ｔｗで印加され、補助容量（第１の容量素子２０３）Ｃｓには｜Ｖｓｉｇ−Ｖｓ｜の電位差が印加される。ここで所定の電位Ｖｓの値は次のように見積もることができる。
【００９６】
例えば、第１のトランジスタ２０２のオフ電流の時間平均をＩｏｆｆ、一フレーム期間をＴとおくと一フレーム期間中に液晶容量Ｃｌｉｑから移動する電荷量ΔＱは次式で与えられる。
【００９７】
【数１】
【００９８】
これを用いて、第１のトランジスタ２０２のオフ電流の増加に起因して液晶電極から移動する電荷量ΔＱによる液晶容量の電圧の低下ΔＶｌｉｑは次のように表される。
【００９９】
【数２】
【０１００】
補助容量Ｃｓから液晶容量ＣｌｉｑにΔＱの電荷が移動して２つの容量素子の電位差が等しくＶｓｉｇになればよいからＶｓを次のように設定すればよい。
【０１０１】
【数３】
【０１０２】
所定の電位Ｖｓとなるような信号を外部から入力することにより、第１のトランジスタ２０２のオフ電流の増加に起因する第２の容量素子２０４の電圧値の低下を抑制することができる。
【０１０３】
また、図４及び図５では、第２のトランジスタ２０５を画素毎に設ける場合について説明したが、第２のトランジスタ２０５を複数の画素で共通して用いることもできる。第２のトランジスタ２０５を複数の画素で共通に用いる場合の一例として図９を用いて説明する。図９は、本実施の形態の表示装置の他の構成を示す回路図である。
【０１０４】
図９に示すように、第２のトランジスタ２０５が画素３００及び画素３１１における第１の容量素子２０３の第２の電極にそれぞれ電気的に接続されている。図９（Ａ）は、図２における第２のトランジスタ２０５を複数の画素で共通化したものを示し、図９（Ｂ）は、図３の画素における第２のトランジスタ２０５を複数の画素で共通に用いる構成を示したものである。また、本実施の形態では、画素３００及び画素３１１だけではなく、３つ以上の画素においても第２のトランジスタ２０５を共通して用いることができる。
【０１０５】
複数の画素において、第２のトランジスタ２０５を共通で用いることにより、各画素におけるトランジスタが占める面積を小さくすることができる。これによりコントラスト比の高い表示装置を提供することができる。
【０１０６】
以上のように、液晶表示装置における画素に第２のトランジスタ２０５を設けることにより、第１のトランジスタ２０２のオフ電流の増加に起因する第１の容量素子２０３の電荷の流出を低減させることができる。これにより第１のトランジスタ２０２のオフ電流の増加に起因する第２の容量素子２０４である液晶容量の電圧降下を補うことができ、表示のムラの少ない液晶表示装置を提供することができる。また、フレーム反転駆動など、第１のトランジスタ２０２に高い電圧が印加される場合においても表示のムラを低減することができる。
【０１０７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１０８】
（実施の形態３）
本実施の形態では、本発明の表示装置の一例として、ＥＬ（エレクトロルミネッセンス）表示装置について説明する。
【０１０９】
まず本実施の形態の表示装置の構成について図１０を用いて説明する。図１０は、本実施の形態における表示装置の構成を示す回路図である。
【０１１０】
図１０に示すように、本実施の形態の表示装置は、走査線５００と、信号線５０１と、電源線５０２と、画素と、を有し、画素は、ゲート端子が走査線５００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線５０１に電気的に接続された第１のトランジスタ５０３と、第１の電極が第１のトランジスタ５０３のソース端子及びドレイン端子の他方に電気的に接続された容量素子５０４と、ゲート端子が第１のトランジスタ５０３のソース端子またはドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が電源線５０２に電気的に接続された第２のトランジスタ５０６と、第１の電極が第２のトランジスタ５０６のソース端子及びドレイン端子の他方に電気的に接続された発光素子５０７と、ゲート端子が走査線５００に電気的に接続され、ソース端子及びドレイン端子の一方が容量素子５０４の第２の電極に電気的に接続された第３のトランジスタ５０５と、第３のトランジスタ５０５のソース端子またはドレイン端子の他方に電気的に接続された電荷供給端子５０８と、を有する。
【０１１１】
第１のトランジスタ５０３は、スイッチング素子としての機能を有し、走査線５００からゲート端子に印加された電位に従ってオン状態またはオフ状態となる。
【０１１２】
容量素子５０４は、補助容量としての機能を有し、表示の保持状態において第２のトランジスタ５０６のゲート端子の電位（信号線電位）を保持する機能を有する。容量素子５０４は、第１のトランジスタ５０３及び第３のトランジスタ５０５がオン状態となり、信号線５０１からビデオ信号が入力されることにより、電荷が蓄積され、電圧が印加される。
【０１１３】
第３のトランジスタ５０５は、スイッチング素子としての機能を有し、走査線５００からゲート端子に入力された信号に従ってオン状態またはオフ状態になる機能を有し、第３のトランジスタ５０５がオン状態になることにより容量素子５０４の第２の電極が接地される。
【０１１４】
第２のトランジスタ５０６は、発光素子５０７の駆動を制御する機能を有し、ゲート端子に入力された信号に従ってオン状態またはオフ状態になる。また第２のトランジスタ５０６がオン状態になることにより、第２のトランジスタ５０６を介して電源線５０２から電圧が発光素子５０７に印加される。
【０１１５】
発光素子５０７は、第１の電極が第２のトランジスタ５０６のソース端子またはドレイン端子の他方に電気的に接続され、第２の電極は接地されるか別の値の電位に保持される。また、発光素子５０７は、電流が流れることにより発光する機能を有する。発光素子５０７としては、第１の電極と、第２の電極と、第１の電極及び第２の電極に挟持されたＥＬ層を有する構成などを適用することができる。発光素子５０７における発光量は、発光素子５０７に流れる電流による電荷量によって変化する。
【０１１６】
電荷供給端子５０８は、第３のトランジスタ５０５がオン状態の場合に、容量素子５０４に電荷を供給する機能を有する。なお、電荷供給端子５０８は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【０１１７】
次に本実施の形態における表示装置の動作の一例について説明する。
【０１１８】
ＥＬ表示装置の駆動方法にはアナログ方式とデジタル方式とがある。本実施の形態では、アナログ方式を例に挙げて説明するが、これに限定されず、他の駆動方式においても動作させることができる。
【０１１９】
まず第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にすることにより、信号線５０１からの信号電位が容量素子５０４の第１の電極に入力され、容量素子５０４には所定の電圧が印加される。また第２のトランジスタ５０６のゲート端子に信号線５０１からの信号電位が入力され、第２のトランジスタ５０６は、ゲート端子に入力された信号電位に従ってオン状態になり、電源線５０２から第２のトランジスタ５０６を介して電流が発光素子５０７に供給され、発光素子５０７は、流れた電流量に応じて発光することにより表示を行う。
【０１２０】
次に保持動作について説明する。保持状態時には、第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にすることにより、容量素子５０４に蓄積された電荷は保持され、電圧の値も保持される。
【０１２１】
書き込み時に第１のトランジスタ５０３のドレイン端子には高電界が印加され、ホットキャリアが発生する。第１のトランジスタ５０３は、ホットキャリアによりオフ電流が増加し、容量素子５０４の第１の電極から第１のトランジスタ５０３を介して電荷が流出しやすい状態になる。容量素子５０４は、第１の電極が導通状態であっても、トランジスタのオフ状態におけるチャネル抵抗ほどの大きな抵抗が第２の電極に付加されている場合には、第１の電極から電荷は移動しない。これは、容量素子５０４の第１の電極から電荷が移動するためには、容量素子５０４の第２の電極に第１の電極から流出した分の電荷の供給が必要であるが、第３のトランジスタ５０５がオフ状態であり、電荷供給端子５０８から容量素子５０４の第２の電極に電荷が供給されないためである。書き込み時においては、第３のトランジスタ５０５には電圧が印加されず、第１のトランジスタ５０３に比べて劣化しにくいため、第３のトランジスタ５０５は、第１のトランジスタ５０３に比べてオフ状態時の抵抗は大きい。そのため、第１のトランジスタ５０３のオフ電流の増加に起因する容量素子５０４の電荷の流出を低減することができ、電圧値の低下を抑制することができる。
【０１２２】
以上のように、第３のトランジスタ５０５を設け、第１のトランジスタ５０３のオフ電流の増加の影響を抑えることにより、第１のトランジスタのオフ電流の増加に起因する容量素子５０４の電荷の流出を低減することができ、表示のムラを低減することができる。
【０１２３】
また、本実施の形態における表示装置は、上記説明した構成だけではなく、他の構成においても適用することができる。本実施の形態の表示装置の他の構成例について図１１を用いて説明する。図１１は、本実施の形態における表示装置の他の構成例を示す回路図である。
【０１２４】
図１１に示すように、本実施の形態の表示装置の他の構成は、第１の走査線５００と、第２の走査線５０９と、信号線５０１と、電源線５０２と、画素と、を有し、画素は、ゲート端子が第１の走査線５００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線５０１に電気的に接続された第１のトランジスタ５０３と、第１の電極が第１のトランジスタ５０３のソース端子またはドレイン端子の他方に電気的に接続された容量素子５０４と、ゲート端子が第１のトランジスタ５０３のソース端子及びドレイン端子の他方に電気的に接続され、ソース端子またはドレイン端子の一方が電源線５０２に電気的に接続された第２のトランジスタ５０６と、第１の電極が第２のトランジスタ５０６のソース端子またはドレイン端子の他方に電気的に接続された発光素子５０７と、ゲート端子が第１の走査線５００に電気的に接続され、ソース端子またはドレイン端子の一方が容量素子５０４の第２の電極に電気的に接続された第３のトランジスタ５０５と、第３のトランジスタ５０５のソース端子及びドレイン端子の他方に電気的に接続された電荷供給端子５０８と、を有する。
【０１２５】
第１のトランジスタ５０３は、スイッチング素子としての機能を有し、第１の走査線５００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態となる。
【０１２６】
容量素子５０４は、補助容量としての機能を有し、発光素子５０７の時間的な電圧変化を補助する。容量素子５０４は、第１のトランジスタ５０３がオン状態となり、信号線５０１からビデオ信号が入力されることにより、電荷が蓄積され、電圧が印加される。
【０１２７】
第３のトランジスタ５０５は、スイッチング素子としての機能を有し、第２の走査線５０９からゲート端子に入力された信号電位に従ってオン状態またはオフ状態になる機能を有し、第３のトランジスタ５０５がオン状態になることにより容量素子５０４の第２の電極が接地される。
【０１２８】
第２のトランジスタ５０６は、発光素子５０７の駆動を制御する機能を有し、ゲート端子に入力された信号に従ってオン状態またはオフ状態になる。第２のトランジスタ５０６がオン状態になることにより、第２のトランジスタ５０６を介して電源線５０２から電圧が発光素子５０７に印加される。
【０１２９】
発光素子５０７は、第１の電極が第２のトランジスタ５０６のソース端子またはドレイン端子の他方に電気的に接続され、第２の電極は、接地されるか別の値の電位に保持される。また発光素子５０７は、電流が入力されることにより発光する機能を有する。発光素子５０７としては、第１の電極と、第２の電極と、第１の電極及び第２の電極に挟持されたＥＬ層を有する構成などを適用することができる。発光素子５０７における発光量は、流れる電流による電荷量によって変化する。
【０１３０】
電荷供給端子５０８は、第３のトランジスタ５０５がオン状態の場合に、容量素子５０４に電荷を供給する機能を有する。なお、電荷供給端子５０８は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【０１３１】
次に本実施の形態における表示装置の動作の一例について説明する。
【０１３２】
まず第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にすることにより、容量素子５０４には、信号線５０１からの信号が入力され、所定の電圧が印加される。また、第２のトランジスタ５０６のゲート端子に信号線５０１からの信号が入力される。第２のトランジスタ５０６は、ゲート端子に入力された信号に従ってオン状態となり、第２のトランジスタ５０６を介して電源線５０２から電流が発光素子５０７に出力され、発光素子５０７は、流れた電流量に応じて発光することにより表示を行う。
【０１３３】
次に保持動作について説明する。保持状態時には、第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にすることにより、容量素子５０４に蓄積された電荷は保持され、電圧の値も保持される。
【０１３４】
書き込み時に第１のトランジスタ５０３は、ホットキャリア劣化によりオフ電流が増加し、容量素子５０４の第１の電極から第１のトランジスタ５０３を介して電荷が流出しやすい状態になる。容量素子５０４は、第１の電極が導通に近い状態であっても、第２の電極に電荷の移動を無視できるほどの大きな抵抗が付加されている場合には、第１の電極から電荷は移動しない。これは、容量素子５０４の第１の電極から電荷が移動するためには、第２の電極に第１の電極から流出した分の電荷の供給が必要であるが、第３のトランジスタ５０５がオフ状態であり、電荷供給端子５０８から容量素子５０４の第２の電極に電荷が供給されないためである。書き込み時においては、第３のトランジスタ５０５には第１のトランジスタに印加されるような大きな電圧が印加されず、第１のトランジスタ５０３に比べて劣化しにくいため、第３のトランジスタ５０５は、第１のトランジスタ５０３に比べてオフ状態時の抵抗は大きい。そのため、第１のトランジスタ５０３のオフ電流の増加に起因する容量素子５０４の電荷の流出を低減することができ、電圧降下を抑制することができる。
【０１３５】
以上のように、画素における２つのトランジスタを別々の走査線に電気的に接続させることにより、個々に動作のタイミングを設定することができる。また第１のトランジスタ及び第２のトランジスタを別の導電型にするなど、設計上での選択の自由度が広がる。
【０１３６】
次に本実施の形態における表示装置のより具体的な構成について図１２を用いて説明する。図１２は、本実施の形態における表示装置のより具体的な構成を示す回路図である。
【０１３７】
図１２に示すように、本実施の形態における表示装置は、複数の画素６００を有する画素部６０１と、走査線６０２と、信号線６０３と、電源線６０４と、走査線６０２に電気的に接続された走査線駆動回路（ゲートドライバ）６０５と、信号線６０３及び電源線６０４に電気的に接続された信号線駆動回路（ソースドライバ）６０６と、走査線駆動回路６０５及び信号線駆動回路６０６に電気的に接続された制御回路６０７と、画素部６０１に電気的に接続された電源回路６０８と、を有する。
【０１３８】
画素部６０１に設けられた複数の画素６００は、信号線６０３と走査線６０２との交差領域にマトリクス状に配置され、画素毎に信号を独立して入力することができる。なお、画素部６０１に設けられた複数の画素６００には、図９に示した画素構成を適用することができ、信号線６０３、電源線６０４、及び走査線６０２は、図１０における走査線５００、信号線５０１、及び電源線５０２に相当する。
【０１３９】
また、本実施の形態の表示装置において、図１１に示す構成を適用することもできる。図１１に示す構成を適用する場合には、図１３に示すように、第２の走査線６０９及び第２の走査線駆動回路６１０を設け、第２の走査線６０９を第３のトランジスタ５０５のゲート端子に電気的に接続させ、第２の走査線駆動回路６１０からの信号に従って第３のトランジスタ５０５を制御する。このとき、第２の走査線６０９は、図１１における第２の走査線５０９に相当する。
【０１４０】
制御回路６０７は、入力された映像信号に応じて走査線駆動回路６０５及び信号線駆動回路６０６を制御する機能を有する。具体的には、制御回路６０７は、走査線駆動回路６０５及び信号線駆動回路６０６にそれぞれ制御信号を出力する。
【０１４１】
走査線駆動回路６０５は、制御回路６０７から入力された制御信号に応じて走査信号を走査線６０２に出力する機能を有する。
【０１４２】
信号線駆動回路６０６は、制御回路６０７から入力された制御信号に応じてビデオ信号を信号線に出力する機能を有する。
【０１４３】
電源回路６０８は、電源線６０４の電位を電源電位にする機能を有する。
【０１４４】
なお、本実施の形態における表示装置の走査線駆動回路及び信号線駆動回路の構成の一例については、上記実施の形態２に示した表示装置の構成と同様のものを適用することができるため、説明を省略する。
【０１４５】
次に本実施の形態における表示装置の動作について説明する。
【０１４６】
制御回路６０７から制御信号が走査線駆動回路６０５及び信号線駆動回路６０６に出力されることにより、走査線駆動回路６０５は、走査線６０２を介して走査信号を選択された画素に出力する。また信号線駆動回路６０６は、選択された画素６００に信号線６０３を介してビデオ信号を出力する。選択された画素は、入力された走査信号及びビデオ信号に従って上記で説明した画素の表示動作を行う。
【０１４７】
以上により、画素部において表示を行うことができる。また補助容量の第２の電極に第２のトランジスタを設けることにより、第１のトランジスタのオフ電流の増加に起因する容量素子の電荷の流出を低減させ、表示のムラを抑えることができる。
【０１４８】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１４９】
（実施の形態４）
本実施の形態においては、本発明の表示装置に用いることができるトランジスタの構造及び作製方法について説明する。
【０１５０】
本実施の形態における本発明の表示装置に用いることができるトランジスタの構成について、図１４を用いて説明する。図１４は、本実施の形態におけるトランジスタの構成例を示す模式図である。
【０１５１】
図１４に示すように、本実施の形態における表示装置に用いることのできるトランジスタは、第１のトランジスタ１００１、第２のトランジスタ１００２、第３のトランジスタ１００３、第４のトランジスタ１００４、第５のトランジスタ１００５、または第６のトランジスタ１００６など、複数の異なる構成のトランジスタを適用することができる。各トランジスタは、それぞれ基板１００７と基板１００７上に設けられた下地膜１００８と、下地膜１００８上に設けられた半導体層１００９と、半導体層１００９を覆うように設けられたゲート絶縁膜１０１２と、ゲート絶縁膜１０１２の一部の上に設けられたゲート電極１０１３と、ゲート電極１０１３を覆うように設けられた第１の絶縁膜１０１４と、第１の絶縁膜１０１４上に設けられた第２の絶縁膜１０１５と、第２の絶縁膜１０１５及び第１の絶縁膜１０１４及びゲート絶縁膜１０１２を介して半導体層１００９における領域１０１１に接するように設けられた配線１０１７と、を有する。
【０１５２】
半導体層１００９は、一部に不純物領域１０１１と、ゲート電極１０１３の下に位置する領域にチャネル領域とを有する。このとき不純物領域１０１１はソース領域又はドレイン領域として用いる。なお、図１４においては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トランジスタの構造の説明に便宜のためであり、トランジスタが実際に図１４のように並置されている必要はなく、必要に応じて作り分けることができる。
【０１５３】
次に図１４における各トランジスタの構成について説明する。
【０１５４】
第１のトランジスタ１００１は、シングルドレイン型のトランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高くできる利点がある。また、第１のトランジスタ１００１は、半導体層１００９において不純物の量を制御することにより、半導体層１００９の抵抗率を制御できる。また、半導体層１００９と配線１０１７との電気的な接続状態を、オーミック接続に近づけることができる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極１０１３をマスクとして半導体層１００９に不純物をドーピングする方法を用いることができる。
【０１５５】
第２のトランジスタ１００２は、ゲート電極１０１３に一定以上のテーパ角を有するトランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高くできる利点がある。また、第２のトランジスタ１００２は、半導体層１００９には不純物領域１０１１を第１の不純物領域として、不純物領域１０１１とチャネル領域との間に第２の不純物領域１０１０を有する。不純物領域１０１１、チャネル領域、第２の不純物領域１０１０は、それぞれ不純物濃度が異なり、第２の不純物領域１０１０は、低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域として用いる。このように、不純物の量を制御することで、半導体層１００９の抵抗率を制御できる。半導体層１００９と配線１０１７との電気的な接続状態を、オーミック接続に近づけることができる。ＬＤＤ領域を有するため、トランジスタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお、不純物の量の異なる領域を有する半導体層を作り分ける方法としては、ゲート電極１０１３をマスクとして半導体層１００９に不純物をドーピングする方法を用いることができる。トランジスタ１００２においては、ゲート電極１０１３が一定以上のテーパ角を有しているため、ゲート電極１０１３を通過して半導体層１００９にドーピングされる不純物の濃度に勾配を持たせることができ、簡便にＬＤＤ領域を形成することができる。
【０１５６】
第３のトランジスタ１００３は、ゲート電極１０１３が少なくとも２層で構成され、下層のゲート電極が上層のゲート電極よりも長い形状を有するトランジスタである。本明細書中においては、上層のゲート電極及び下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極１０１３の形状が帽子型であることによって、フォトマスクを追加することなく、ＬＤＤ領域を形成することができる。なお、第３のトランジスタ１００３のように、ＬＤＤ領域がゲート電極１０１３と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）と呼ぶ。なお、ゲート電極１０１３の形状を帽子型とする方法としては、次のような方法を用いてもよい。
【０１５７】
まず、ゲート電極１０１３をパターニングする際に、ドライエッチングにより、下層のゲート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパ）のある形状にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工する。これにより、断面形状が帽子型のゲート電極が形成される。その後、２回、不純物元素をドーピングすることによって、チャネル領域、ＬＤＤ領域として用いる第２の不純物領域１０１０、ソース電極及びドレイン電極として用いる不純物領域１０１１が形成される。
【０１５８】
なお、ゲート電極１０１３と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極１０１３と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。ここで、Ｌｏｆｆ領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによるオン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好ましい。表示装置に半導体装置を適用する例で考えると、画素部に用いるトランジスタは、オフ電流値を抑えるために、Ｌｏｆｆ領域を有するトランジスタを用いることが好適である。一方、周辺回路に用いるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止するために、Ｌｏｖ領域を有するトランジスタを用いることが好適である。
【０１５９】
第４のトランジスタ１００４は、ゲート電極１０１３の側面に接して設けられたサイドウォール１０１６を有するトランジスタである。サイドウォール１０１６を設けることによって、サイドウォール１０１６と重なる領域をＬＤＤ領域とすることができる。
【０１６０】
第５のトランジスタ１００５は、半導体層にマスクを用いてドーピングすることにより設けられたＬＤＤ（Ｌｏｆｆ）領域を有するトランジスタである。半導体層にマスクを用いてドーピングすることにより、確実にＬＤＤ領域を設けることができ、トランジスタのオフ電流値を低減することができる。
【０１６１】
第６のトランジスタ１００６は、半導体層にマスクを用いてドーピングすることにより設けられたＬＤＤ（Ｌｏｖ）領域を有するトランジスタである。半導体層にマスクを用いてドーピングすることにより、確実にＬＤＤ領域を設けることができ、また、Ｌｏｖ領域を有する構成にすることにより、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減することができる。
【０１６２】
次に、各トランジスタを構成する各層の特徴について説明する。
【０１６３】
基板１００７は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック又はアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。可撓性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板１００７として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
【０１６４】
下地膜１００８は、基板１００７からＮａなどのアルカリ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐ機能を有する。下地膜１００８としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。例えば、下地膜１００８を２層構造で設ける場合、１層目の膜として窒化酸化珪素膜を設け、２層目の膜として酸化窒化珪素膜を設けるとよい。別の例として、下地膜１００８を３層構造で設ける場合、１層目の膜として酸化窒化珪素膜を設け、２層目の膜として窒化酸化珪素膜を設け、３層目の膜として酸化窒化珪素膜を設けるとよい。
【０１６５】
半導体層１００９は、非晶質（アモルファス）半導体、または微結晶（マイクロクリスタル）半導体で形成することができる。あるいは、多結晶半導体層を用いても良い。例えば微結晶半導体は、材料ガスをグロー放電分解（プラズマＣＶＤ）して形成する。材料ガスとしては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。あるいは、ＧｅＦ４を混合させても良い。この材料ガスをＨ２、あるいは、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚであり、基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ｃｍ−１以下とすることが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。ここでは、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコンを主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）で非晶質半導体層を形成し、当該非晶質半導体層をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの結晶化法により結晶化させる。
【０１６６】
ゲート絶縁膜１０１２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
【０１６７】
ゲート電極１０１３は、単層の導電膜、又は２層、３層の導電膜の積層構造とすることができる。ゲート電極１０１３の材料としては、導電膜を用いることができる。たとえば、タンタル、チタン、モリブデン、タングステン、クロム、シリコンなどの元素の単体膜、あるいは、元素の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは、元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは、元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用いてもよいし、積層して用いてもよい。
【０１６８】
第１の絶縁膜１０１４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜の単層構造、若しくはこれらの積層構造で設けることができる。
【０１６９】
第２の絶縁膜１０１５は、シロキサン樹脂、あるいは、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基はフルオロ基を含んでもよい。なお、第１の絶縁膜１０１４を設けずにゲート電極１０１３を覆うように直接第２の絶縁膜１０１５を設けることも可能である。
【０１７０】
配線１０１７は、アルミニウム、ニッケル、炭素、タングステン、モリブデン、チタン、白金、銅、タンタル、金、またはマンガンなどの元素の単体膜、あるいは、元素の窒化膜、あるいは、元素を組み合わせた合金膜、あるいは、元素のシリサイド膜などを用いることができる。例えば、元素を複数含む合金として、炭素及びチタンを含有したアルミニウム合金、ニッケルを含有したアルミニウム合金、炭素及びニッケルを含有したアルミニウム合金、炭素及びマンガンを含有したアルミニウム合金等を用いることができる。例えば、積層構造で設ける場合、アルミニウムをモリブデン又はチタンなどで挟み込んだ構造とすることができる。上記構造にすることにより、アルミニウムにおいて熱や化学反応に対する耐性を向上することができる。
【０１７１】
次に、トランジスタの作製方法の例を、図１５を用いて説明する。図１５は、トランジスタの作製方法を示す模式図である。なお、トランジスタの構造及び作製方法は、図１５に示すものに限定されず、様々な構造及び作製方法を用いることができる。
【０１７２】
まず図１５（Ａ）に示すように基板１００７上に下地膜１００８を形成する。次に下地膜１００８表面にプラズマ処理を用いて酸化又は窒化を行うことにより、酸化又は窒化させる。なお、このプラズマ処理は、本作製方法の他の層を形成した後においても行うことができる。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は窒化することによって、当該半導体層又は当該絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥の発生を抑制し半導体装置の特性等を向上させることが可能となる。
【０１７３】
次に図１５（Ｂ）に示すように、酸化又は窒化された下地膜１００８の一部の上に半導体層１００９を形成する。さらにレジストマスクなどを用いて半導体層１００９の一部に不純物領域１０１１を形成する。
【０１７４】
次に図１５（Ｃ）に示すように半導体層１００９及び下地膜１００８を覆うようにゲート絶縁膜１０１２を形成する。
【０１７５】
次に図１５（Ｄ）に示すように、ゲート絶縁膜１０１２を介して半導体層１００９の一部の上にゲート電極１０１３を形成する。このときトランジスタの種類によってゲート電極１０１３は形状が異なるように形成される。また、一部のゲート電極１０１３にはサイドウォール１０１６を形成する。なお、サイドウォール１０１６としては、酸化珪素又は窒化珪素を用いることができる。サイドウォール１０１６をゲート電極１０１３の側面に形成する方法としては、例えば、ゲート電極１０１３を形成し、酸化珪素又は窒化珪素を成膜した後に、異方性エッチングによって酸化珪素膜又は窒化珪素膜をエッチングする方法を用いることができる。こうすることで、ゲート電極１０１３の側面にのみ酸化珪素膜又は窒化珪素膜を残すことができるので、ゲート電極１０１３の側面にサイドウォール１０１６を形成することができる。さらに一部の半導体層１００９には、ゲート電極及び別途レジストマスクなどを用いて第２の不純物領域１０１０を形成する。
【０１７６】
次に図１５（Ｅ）に示すように、ゲート絶縁膜１０１２及びゲート電極１０１３を覆うように第１の絶縁膜１０１４を形成する。なお、第１の絶縁膜１０１４は、スパッタ法又はプラズマＣＶＤ法等によって、形成することができる。その後第２の絶縁膜１０１５及び配線１０１７を形成することにより、図１４に示すような各構成のトランジスタが形成される。
【０１７７】
以上のように、本実施の形態におけるトランジスタの作製方法を用いることにより、用途に合わせてトランジスタを作り分けることができるため、容易に表示装置を作製することができる。
【０１７８】
次に、トランジスタを製造するための基板として、半導体基板を用いた例について説明する。半導体基板を用いて製造されたトランジスタは、移動度が高いため、トランジスタサイズを小さくすることができる。その結果、単位面積当たりのトランジスタ数を増やす（集積度を上げる）ことができ、同一の回路構成では集積度が大きいほど基板サイズを小さくすることができるため、製造コストを低減できる。さらに、同一の基板サイズでは集積度が大きいほど回路規模を大きくすることができるため、製造コストはほぼ同等のままで、より高い機能を持たせることが可能となる。その上、特性のばらつきが少ないため、製造の歩留まりも高くすることができる。さらに、動作電圧が小さいので、消費電力を低減することができる。さらに、移動度が高いため、高速動作が可能である。
【０１７９】
半導体基板を用いて製造されたトランジスタを集積して構成された回路は、ＩＣチップ等の形態をとって装置に実装されることで、当該装置に様々な機能を持たせることができる。たとえば、表示装置の周辺駆動回路（データドライバ（ソースドライバ）、スキャンドライバ（ゲートドライバ）、タイミングコントローラ、画像処理回路、インターフェイス回路、電源回路、発振回路等）を、半導体基板を用いて製造されたトランジスタを集積して構成することで、サイズが小さく、消費電力が小さく、高速動作が可能な周辺駆動回路を、低コストで歩留まり高く製造することができる。なお、半導体基板を用いて製造されたトランジスタを集積して構成された回路は、単一の極性のトランジスタを有する構成であってもよい。こうすることで、製造プロセスを簡略化できるため、製造コストを低減できる。
【０１８０】
半導体基板を用いて製造されたトランジスタを集積して構成された回路は、その他には、たとえば、表示パネル（表示部）に用いることができる。より詳細には、ＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｏｎ Ｓｉｌｉｃｏｎ）等の反射型液晶パネル、微小ミラーを集積したＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）素子、ＥＬパネル等に用いることができる。これらの表示パネル（表示部）を、半導体基板を用いて製造することで、サイズが小さく、消費電力が小さく、高速動作が可能な表示パネル（表示部）を、低コストで歩留まり高く製造することができる。なお、表示パネル（表示部）には、大規模集積回路（ＬＳＩ）など、表示パネル（表示部）の駆動以外の機能を持った素子上に形成されたものも含む。
【０１８１】
次に半導体基板を用いてトランジスタを作製する方法について図１６及び図１７を用いて説明する。図１６及び図１７は、半導体基板を用いたトランジスタの作製方法を示す図である。
【０１８２】
まず図１６（Ａ）に示すように、半導体基板１１００に第１の絶縁膜１１０１（フィールド酸化膜ともいう）を設け、絶縁膜１１０１により第１の素子領域１１０３及び第２の素子領域１１０４と素子毎に分離された領域を形成する。また、第２の素子領域１１０４の半導体基板１１００の一部にはｐウェルが形成される。
【０１８３】
半導体基板１１００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１８４】
次に図１６（Ｂ）に示すように、第１の素子領域１１０３の半導体基板１１００上に第２の絶縁膜１１０５を形成し、第２の素子領域１１０４の半導体基板１１００上に第３の絶縁膜１１０６を形成する。
【０１８５】
第２の絶縁膜１１０５及び第３の絶縁膜１１０６は、例えば、熱処理を行い半導体基板１１００に設けられた第１の素子領域１１０３及び第２の素子領域１１０４の表面を酸化させることにより形成された酸化珪素膜を第２の絶縁膜１１０５及び第３の絶縁膜１１０６として用いることができる。
【０１８６】
次に図１６（Ｃ）に示すように、半導体基板１１００及び第１の絶縁膜１１０１上に第１の導電膜１１０７及び第２の導電膜１１０８を形成する。
【０１８７】
第１の導電膜１１０７及び第２の導電膜１１０８としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、及びニオブ等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素、金属材料を導入したシリサイド等に代表される半導体材料により形成することもできる。
【０１８８】
次に図１７（Ａ）に示すように、第２の絶縁膜１１０５及び第３の絶縁膜１１０６の一部の上に第１のゲート電極１１０９及び第２のゲート電極１１１０を形成する。さらに図１７（Ｂ）に示すように、第１の素子領域１１０３において第１のゲート電極１１０９、第１の絶縁膜１１０１、及び第２の絶縁膜１１０５を覆うようにレジストマスク１１１３を形成し、レジストマスク１１１３及び第２のゲート電極１１１０をマスクとして不純物を添加し、不純物領域１１１４を形成する。また、第２のゲート電極１１１０の下に位置する半導体基板１１００の部分をチャネル領域１１１５とする。
【０１８９】
次に図１７（Ｃ）に示すように、第２の素子領域１１０４において、第２のゲート電極１１１０、第１の絶縁膜１１０１、及び第３の絶縁膜１１０６上にレジストマスク１１１６を形成し、レジストマスク１１１６及び第１のゲート電極１１０９をマスクとして不純物を添加し、不純物領域１１１７を形成する。また、第１のゲート電極１１０９の下に位置する半導体基板１１００の部分をチャネル領域１１１８とする。
【０１９０】
次に図１７（Ｄ）に示すように、第１のゲート電極１１０９及び第２のゲート電極１１１０、第１の絶縁膜１１０１、第２の絶縁膜１１０５、第３の絶縁膜１１０６を覆うように第４の絶縁膜１１１９を形成し、第４の絶縁膜１１１９、第２の絶縁膜１１０５、及び第３の絶縁膜１１０６を介して不純物領域１１１４または不純物領域１１１７に接するように配線１１２０を形成する。
【０１９１】
第４の絶縁膜１１１９は、ＣＶＤ法やスパッタ法等により、酸化珪素、窒化珪素（ＳｉＮｘ）、酸化窒化珪素、窒化酸化珪素等の酸素または窒素を有する絶縁膜や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料などのいずれかの材料を単層または積層構造にすることにより設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基はフルオロ基を含んでも良い。
【０１９２】
配線１１２０は、ＣＶＤ法やスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、シリコンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線１１２０は、例えば、第１のバリア膜とアルミニウムシリコン膜と第２のバリア膜の積層構造、第１のバリア膜とアルミニウムシリコン膜と窒化チタン膜と第２のバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線１１２０を形成する材料として最適である。例えば、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。例えば、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元する。その結果、配線１１２０は、結晶質半導体膜と、電気的及び物理的に良好に接続することができる。
【０１９３】
なお、トランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０１９４】
ここまで、トランジスタの構造及びトランジスタの作製方法について説明した。ここで、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、ボロン、ヒ素、ガリウム、インジウム、または錫で構成された群から選ばれた一つもしくは複数の元素、または、群から選ばれた一つもしくは複数の元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、酸化錫、酸化錫カドミウム、アルミニウムネオジム、マグネシウム銀、モリブデンニオブなど）で形成されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、群から選ばれた一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイドなど）、群から選ばれた一つもしくは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成されることが望ましい。
【０１９５】
なお、シリコンには、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど）を含んでいてもよい。シリコンが不純物を含むことにより、導電率の向上、又は通常の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用しやすくなる。
【０１９６】
なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリコン）など、様々な結晶性を有するシリコンを用いることができる。あるいは、シリコンは非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることができる。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることができる。非晶質シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成することができる。
【０１９７】
なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛、シリコン、酸化錫、酸化錫カドミウムは、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。
【０１９８】
なお、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減できる。
【０１９９】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することができる。あるいは、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することができる。たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くすることができる。例えば、アルミニウムを含む層を、モリブデン、チタン、ネオジムなどを含む層で挟む積層構造にすると望ましい。
【０２００】
ここで、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりするとよい。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリブデン、ネオジム合金を挟むことが望ましい。別の例として、シリコンとアルミニウムとを接続させる場合は、シリコンとアルミニウムとの間に、チタン、モリブデン、ネオジム合金を挟むことが望ましい。
【０２０１】
なお、配線とは、導電体が配置されているものを言う。配線の形状は、線状でもよいし、線状ではなく短くてもよい。したがって、電極は、配線に含まれている。
【０２０２】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチューブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。
【０２０３】
以上のように、本実施の形態のトランジスタの作製方法を用いて本発明の表示装置のトランジスタを作製することができる。また、本発明の該トランジスタと、他の配線、回路、素子などと合わせて本発明の表示装置を作製することができる。
【０２０４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０２０５】
（実施の形態５）
本実施の形態では、本発明の表示装置を具備する電子機器の例について説明する。
【０２０６】
本実施の形態における表示装置の一例を図１８を用いて説明する。図１８は本実施の形態における表示装置の一例を示す模式図である。
【０２０７】
図１８に示すように、本実施の形態における表示装置の一例は、表示パネル（表示部）１２００と、回路基板１２０５を組み合わせた表示パネル（表示部）モジュールと、を有し、表示パネル（表示部）１２００は、画素部１２０１、走査線駆動回路１２０３及び信号線駆動回路１２０４を有している。回路基板１２０５は、例えば、コントロール回路１２０６及び信号分割回路１２０７などを有する。表示パネル（表示部）１２００と回路基板１２０５とは接続配線１２０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。
【０２０８】
次に本実施の形態における表示装置の一例の構成を図１９を用いて説明する。図１９は本実施の形態における表示装置の一例の構成を示すブロック図である。
【０２０９】
図１９に示すように、チューナ１２５１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路１２５２と、映像信号増幅回路１２５２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１２５３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路１２６１により処理される。コントロール回路１２６１は、走査線駆動回路１２５４と信号線駆動回路１２５５にそれぞれ信号を出力する。そして、走査線駆動回路１２５４と信号線駆動回路１２５５が表示パネル（表示部）１２６０を駆動する。デジタル駆動する場合には、信号線側に信号分割回路１２６２を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。
【０２１０】
チューナ１２５１で受信した信号のうち、音声信号は音声信号増幅回路１２５６に送られ、その出力は音声信号処理回路１２５７を経てスピーカー１２５８に供給される。制御回路１２５９は受信局（受信周波数）及び音量の制御情報を入力部１２１０から受け、チューナ１２５１又は音声信号処理回路１２５７に信号を送出する。
【０２１１】
次に本実施の形態における表示装置の他の例を図２０を用いて説明する。図２０は本実施の形態における表示装置の他の例を示す模式図である。
【０２１２】
図２０（Ａ）に示すように、筐体１３００内に収められた表示画面１３０１は、表示パネル（表示部）モジュールで形成される。なお、スピーカー１３０２、入力手段（操作キー１３０３、接続端子１３０４、センサ１３０５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１３０６）などが適宜備えられていてもよい。
【０２１３】
図２０（Ｂ）は、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部１３０９、スピーカー部１３１１、入力手段（操作キー１３１０、接続端子１３１２、センサ１３１３（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１３１４）などが適宜備えられている。筐体１３０８にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部１３０９、スピーカー部１３１１、センサ１３１３及びマイクロフォン１３１４を駆動させる。バッテリーは充電器１３０７で繰り返し充電が可能となっている。充電器１３０７は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図２０（Ｂ）に示す装置は、操作キー１３１０によって制御される。あるいは、図２０（Ｂ）に示す装置は、操作キー１３１０を操作することによって、充電器１３０７に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図２０（Ｂ）に示す装置は、操作キー１３１０を操作することによって、充電器１３０７に信号を送り、さらに充電器１３０７が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を表示部１３０９に適用することができる。
【０２１４】
次に本実施の形態における表示装置を具備する電子機器の一例として、携帯電話について図２１を用いて説明する。図２１は本実施の形態における携帯電話の構成を示す模式図である。
【０２１５】
図２１に示すように、表示パネル（表示部）１４１１は、ハウジング１４００に脱着自在に組み込まれる。ハウジング１４００は表示パネル（表示部）１４１１のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル（表示部）１４１１が固定されハウジング１４００はプリント基板１４０１に嵌入されモジュールとして組み立てられる。
【０２１６】
表示パネル（表示部）１４１１はＦＰＣ１４１２を介してプリント基板１４０１に接続される。プリント基板１４０１には、スピーカー１４０４、マイクロフォン１４０２、送受信回路１４０３、ＣＰＵ、コントローラなどを含む信号処理回路１４０３及びセンサ１４０８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー１４０６、バッテリー１４０７、アンテナ１４１０を組み合わせ、筐体１４０９に収納する。表示パネル（表示部）１４１１の画素部は筐体１４０９に形成された開口窓から視認できるように配置する。
【０２１７】
表示パネル（表示部）１４１１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル（表示部）１４１１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。
【０２１８】
図２１に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図２１に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【０２１９】
図２２（Ａ）はディスプレイであり、筐体１５００、支持台１５０１、表示部１５０２、スピーカー１５０６、ＬＥＤランプ１５０８、入力手段（接続端子１５０３、センサ１５０４（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１５０５、操作キー１５０７）等を含む。図２２（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２２（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２０】
図２２（Ｂ）はカメラであり、本体１５０９、表示部１５１０、シャッターボタン１５１４、スピーカー１５１７、ＬＥＤランプ１５１９、入力手段（受像部１５１１、操作キー１５１２、外部接続ポート１５１３、接続端子１５１５、センサ１５１６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１５１８）等を含む。図２２（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図２２（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２１】
図２２（Ｃ）はコンピュータであり、本体１５２０、筐体１５２１、表示部１５２２、スピーカー１５２９、ＬＥＤランプ１５３０、リーダ／ライタ１５３１、入力手段（キーボード１５２３、外部接続ポート１５２４、ポインティングデバイス１５２５、接続端子１５２６、センサ１５２７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１５２８）等を含む。図２２（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図２２（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２２】
図２３（Ａ）はモバイルコンピュータであり、本体１６００、表示部１６０１、スイッチ１６０２、スピーカー１６０８、ＬＥＤランプ１６０９、入力手段（操作キー１６０３、赤外線ポート１６０４、接続端子１６０５、センサ１６０６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１６０７）等を含む。図２３（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図２３（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２３】
図２３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体１６１０、筐体１６１１、表示部Ａ１６１２、表示部Ｂ１６１３、スピーカー部１６１６、ＬＥＤランプ１６２０、入力手段（記録媒体（ＤＶＤ等）読込部１６１４、操作キー１６１５、接続端子１６１７、センサ１６１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１６１９）等を含む。表示部Ａ１６１２は主として画像情報を表示し、表示部Ｂ１６１３は主として文字情報を表示することができる。
【０２２４】
図２３（Ｃ）はゴーグル型ディスプレイであり、本体１６２１、表示部１６２２、イヤホン１６２３、支持部１６２４、ＬＥＤランプ１６２９、スピーカー１６２８、入力手段（接続端子１６２５、センサ１６２６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１６２７）等を含む。図２３（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２３（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２５】
図１８乃至図２３に示したように、電子機器は、何らかの情報を表示するための表示部を有する。
【０２２６】
以上のように本発明の表示装置は、様々な電子機器に適用することが可能であり、適用することにより、信頼性の高い電子機器を提供することができる。
【０２２７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【図面の簡単な説明】
【０２２８】
【図１】実施の形態１における本発明の表示装置の構成を示す回路図である。
【図２】実施の形態２における本発明の表示装置の構成を示す回路図である。
【図３】実施の形態２における本発明の表示装置の構成を示す回路図である。
【図４】実施の形態２における本発明の表示装置のより具体的な構成を示す回路図である。
【図５】実施の形態２における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図６】実施の形態２の本発明の表示装置における駆動回路の構成を示すブロック図である。
【図７】実施の形態２における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図８】実施の形態２における本発明の表示装置の動作を示すタイミングチャート図である。
【図９】実施の形態２における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図１０】実施の形態３における本発明の表示装置の構成を示す回路図である。
【図１１】実施の形態３における本発明の表示装置の他の構成を示す回路図である。
【図１２】実施の形態３における本発明の表示装置のより具体的な構成を示す回路図である。
【図１３】実施の形態３における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図１４】実施の形態４における本発明の表示装置に適用可能なトランジスタの構成を示す模式図である。
【図１５】実施の形態４における本発明の表示装置に適用可能なトランジスタの作製方法を示す模式図である。
【図１６】実施の形態４における本発明の表示装置に適用可能なトランジスタの作製方法を示す模式図である。
【図１７】実施の形態４における本発明の表示装置に適用可能なトランジスタの作製方法を示す模式図である。
【図１８】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図１９】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２０】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２１】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２２】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２３】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２４】従来における表示装置の構成を示す回路図である。
【符号の説明】
【０２２９】
１００ 信号線
１０１ 容量素子
１０２ 表示素子
１０３ 第１のスイッチング素子
１０４ 第２のスイッチング素子
１０５ 電荷供給端子
【技術分野】
【０００１】
本発明は、表示装置に関する。また表示装置を表示部に有する電子機器に関する。
【背景技術】
【０００２】
液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置など、近年表示装置には、高精細化のために画素毎に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブ駆動型が多く用いられている。アクティブ駆動型では、各画素の画素電極の電位を独立して制御でき、ライン毎に画素を制御するパッシブ駆動型のように隣の画素に電荷が漏れるようなクロストークがないため、表示にムラがなく、コントラスト比の高い表示装置を作製することが可能である。
【０００３】
従来のアクティブ駆動型の表示装置の一例として液晶表示装置における画素部の構成及び動作について図２４を用いて説明する。図２４は、従来の表示装置の構成を示す回路図である。
【０００４】
図２４に示すように、従来の表示装置は、走査線７００と、信号線７０１と、画素と、を有し、画素は、ゲート端子と、ソース端子と、ドレイン端子と、を有し、ゲート端子が走査線７００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線７０１に電気的に接続されたスイッチングトランジスタ７０２と、第１の電極がスイッチングトランジスタ７０２のソース端子及びドレイン端子の他方に電気的に接続された補助容量（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）７０３及び液晶容量７０４と、を有する。
【０００５】
次に従来の表示装置の動作について説明する。書き込み時には走査線７００からスイッチングトランジスタ７０２のゲート端子に信号が入力される。スイッチングトランジスタ７０２のゲートとソースの間に印加される電圧が閾値電圧以上になるとスイッチングトランジスタ７０２がオン状態になり、信号線７０１からスイッチングトランジスタ７０２を介して補助容量７０３及び液晶容量７０４の第１の電極にビデオ信号が入力される。第１の電極にビデオ信号が入力された補助容量７０３及び液晶容量７０４は、外部からの信号により第２の電極の電位が設定され、第１の電極の電位と第２の電極の電位の電位差（電圧）が印加される。液晶容量７０４は、印加された電圧に従って液晶分子が制御され、表示が行なわれる。
【０００６】
なお、上記表示装置の駆動方法の一例としては、例えばフレーム反転駆動などがある。フレーム反転駆動とは、液晶の焼き付きを防止するために次のフレームで前フレーム時とは反対符号の信号が入力される。しかし、このフレーム反転をするためにスイッチングトランジスタ７０２のソースとドレイン間には書き込み電圧の２倍の電圧が印加されることになる。その結果、スイッチングトランジスタ７０２のドレイン端に高い電界が生じ、この電界に加速されたキャリア（ホットキャリア）がトランジスタを劣化させ、オフ電流の増加や閾値電圧の変動が起こる。
【０００７】
スイッチングトランジスタが劣化することによりオフ電流が増加すると、スイッチングトランジスタ７０２がオフ状態（電位保持時）であっても補助容量７０３及び液晶容量７０４の電極から電荷が漏れ、液晶に印加される電圧が所望の値より低くなるため、表示画像にムラが生じるといった問題がある。
【０００８】
上記のような液晶表示装置の各画素において、スイッチングトランジスタのスイッチング特性の変化に起因する液晶容量及び補助容量のいずれかの電圧の低下を低減する技術として、液晶容量及び補助容量のいずれかの共通電極側に電気的に接続された電圧制御回路を設ける構成などが挙げられる。（例えば特許文献１）
【０００９】
特許文献１は、各画素のスイッチングトランジスタのスイッチング特性の変化に合わせて補助容量の共通電極側から電位を調整することで電荷を補って容量素子の電圧を所定の値に維持するというものである。
【００１０】
上記に挙げた液晶表示装置などを例とした、アクティブ駆動型の表示装置は、スイッチング素子のスイッチング特性の変化などにより、容量素子に保持されていた電圧が所望の値から変化してしまい、画素毎に表示画像にムラが生じるため、電圧の変化を抑制するための様々な回路構成が提案されている。
【特許文献１】特開平５−２１６４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の構成は、容量素子の電荷の流出による電圧の低下に合わせて電荷を補うものであるため、電荷の流出自体は低減されないという問題がある。
【００１２】
上記問題を鑑み、本発明は、表示装置において、容量素子における電荷の流出を低減させることを課題とする。
【課題を解決するための手段】
【００１３】
本発明の一は、画素を有する表示装置において、画素に設けられた画像データに対応する電圧が印加される表示素子と、表示素子の電圧と同じ値の電圧を保持する容量素子と、容量素子の第１の電極に電気的に接続された電荷供給素子と、スイッチング素子と、を有する表示装置であり、電荷供給素子と容量素子の間にスイッチング素子を設けることにより容量素子に蓄積された電荷の流出を抑制する。
【００１４】
より具体的には、本発明の一は、信号線と、画素と、を有し、前記画素は、第１のスイッチング素子と、第１の電極が前記第１のスイッチング素子を介して前記信号線に電気的に接続された容量素子と、前記容量素子の前記第１の電極に電気的に接続された表示素子と、第２のスイッチング素子と、前記第２のスイッチング素子を介して前記容量素子の第２の電極に電気的に接続された電荷供給端子と、を有する表示装置である。
【００１５】
また、本発明の一は、信号線と、走査線と、画素と、を有し、前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有し、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子またはドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１６】
また、本発明の一は、信号線と、第１の走査線と、第２の走査線と、画素と、を有し、前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子と、を有し、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１７】
また、本発明の一は、画素部と、信号線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１８】
また、本発明の一は、画素部と、信号線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００１９】
また、本発明の一は、画素部と、信号線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２０】
また、本発明の一は、画素部と、信号線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記第１の容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２１】
また、本発明の一は、信号線と、電源線と、走査線と、画素と、を有し、前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、電荷供給端子、第３のトランジスタ、及び発光素子を有し、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、前記ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２２】
また、本発明の一は、信号線と、電源線と、第１の走査線と、第２の走査線と、画素と、を有し、前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有し、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２３】
また、本発明の一は、画素部と、信号線と、電源線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が電荷供給端子に電気的に接続される表示装置である。
【００２４】
また、本発明の一は、画素部と、信号線と、電源線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２５】
また、本発明の一は、画素部と、信号線と、電源線と、走査線と、前記走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が電荷供給端子に電気的に接続される表示装置である。
【００２６】
画素部と、信号線と、電源線と、第１の走査線と、第２の走査線と、前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置である。
【００２７】
また、本発明の一は、上記表示装置を表示部に有する電子機器である。
【００２８】
なお、本書類（明細書、特許請求の範囲又は図面など）におけるトランジスタは、ゲート端子、ドレイン端子、ソース端子の少なくとも３つの端子を有し、ゲート端子とは、ゲート電極の部分（ゲートとなる領域、導電膜、及び配線などを含む）または、ゲート電極と電気的に接続されている部分の一部のことを言う。また、ソース端子とは、ソース電極の部分（ソースとなる領域、導電膜、及び配線などを含む）や、ソース電極と電気的に接続されている部分の一部のことを言う。また、ドレイン端子とは、ドレイン電極（ドレインとなる領域、導電膜、及び配線などを含む）や、ドレイン電極と電気的に接続されている部分の一部のことを言う。
【００２９】
また、本書類（明細書、特許請求の範囲又は図面など）におけるトランジスタのソース端子とドレイン端子は、トランジスタの構造や動作条件等によって変わるため、いずれがソース端子またはドレイン端子であるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、一方の端子をソース端子及びドレイン端子の一方と表記し、他方の端子をソース端子及びドレイン端子の他方と表記する。
【００３０】
また、本書類（明細書、特許請求の範囲又は図面など）における容量素子及び発光素子は、一方の電極と、他方の電極の少なくとも２つの電極を有し、一方の電極の一部または全部を第１の電極と表記し、他方の電極の一部または全部を第２の電極と表記する。
【発明の効果】
【００３１】
本発明により、表示装置の画素における容量素子の電荷の漏れを低減させることができる。
【発明を実施するための最良の形態】
【００３２】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００３３】
（実施の形態１）
本実施の形態では、本発明の表示装置の一例について説明する。
【００３４】
本実施の形態における表示装置の構成について図１を用いて説明する。図１は、本実施の形態における表示装置の構成の概略を示す回路図である。
【００３５】
図１に示すように本実施の形態における表示装置は、信号線１００と、画素と、を有し、画素は、第１のスイッチング素子１０３と、第１の電極が第１のスイッチング素子１０３を介して信号線１００に電気的に接続された容量素子１０１と、容量素子１０１の第１の電極に電気的に接続された表示素子１０２と、第２のスイッチング素子１０４と、第２のスイッチング素子１０４を介して容量素子１０１の第２の電極に電気的に接続された電荷供給端子１０５と、を有する。
【００３６】
第１のスイッチング素子１０３は、選択的にオン状態またはオフ状態にすることにより、信号線１００から容量素子１０１及び表示素子１０２へのビデオ信号の入力を制御する機能を有する。
【００３７】
表示素子１０２は、信号線１００からビデオ信号が入力されることにより印加された電圧に従って表示を行う機能を有する。なお表示素子１０２の例としては、例えば液晶素子や、ＥＬ素子などの表示素子を適用することができる。
【００３８】
容量素子１０１は、表示素子１０２の補助容量としての機能を有し、表示素子１０２の電極から流出した電荷を補い、表示素子１０２に印加される電圧の経時的低下を抑制する。
【００３９】
第２のスイッチング素子１０４は、選択的にオン状態またはオフ状態にすることにより、第１のスイッチング素子１０３の劣化によるオフ電流の増加に伴い、容量素子１０１に蓄積された電荷が流出するのを抑制する電位制御素子としての機能を有する。
【００４０】
なお、スイッチング素子としては、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチング素子として、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路をスイッチング素子として用いることが出来る。
【００４１】
機械的なスイッチング素子の例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチング素子がある。これらのスイッチング素子は、機械的に動かすことができる電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。
【００４２】
電荷供給端子１０５は、第２のスイッチング素子１０４がオン状態の場合に、容量素子１０１に電荷を供給する機能を有する。なお、電荷供給端子１０５は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【００４３】
次に図１の画素における動作について説明する。
【００４４】
まず表示素子１０２への書き込み動作について説明する。書き込み時には、第１のスイッチング素子１０３及び第２のスイッチング素子１０４をオン状態にする。オン状態にすることにより、第１のスイッチング素子１０３を介して信号線１００からデータに対応した信号電位が容量素子１０１及び表示素子１０２に出力され、容量素子１０１及び表示素子１０２には、所定の値の電圧が印加される。
【００４５】
次に表示素子１０２における保持動作について説明する。保持状態時には、第１のスイッチング素子１０３及び第２のスイッチング素子１０４をオフ状態にする。オフ状態にすることにより、容量素子１０１及び表示素子１０２に印加された電圧を保持する。
【００４６】
しかしながら書き込み時において、第１のスイッチング素子１０３に高い電界が生じ、第１のスイッチング素子１０３が劣化する。第１のスイッチング素子１０３が劣化するとオフ電流が増加する。これにより表示素子１０２から第１のスイッチング素子１０３を介して電荷が流出する。また、容量素子１０１に関しても第１の電極から第１のスイッチング素子１０３を介して電荷が流出しやすい状態になる。表示素子１０２と容量素子１０１の両方から電荷の流出がある場合には、容量素子１０１は表示素子１０２の補助容量としては機能しなくなり、表示素子１０２の電圧降下を抑えることができない。しかし、書き込み時においては第２のスイッチング素子１０４には高い電圧が印加されないため、第１のスイッチング素子１０３に比べて劣化しにくく、オフ電流の増加または抵抗の低下は無視できる。容量素子１０１は、第１の電極が導通に近い状態であっても、第２の電極に電荷の移動を無視できるほどの大きな抵抗が付加されている場合には、第１の電極の電荷は移動しない。これは、第１の電極から電荷が移動するためには、移動した分の電荷が第２の電極に供給される必要があるが、第２のスイッチング素子１０４が抵抗の高いオフ状態であり、電荷が電荷供給端子１０５から容量素子１０１の第２の電極に供給されないためである。
【００４７】
以上のように、第１のスイッチング素子１０３のオフ電流の増加に起因する容量素子１０１の電荷の流出を低減することができる。これにより容量素子１０１から第１のスイッチング素子１０３を介して電荷を補い、表示素子１０２に印加する所定の電圧を維持し、表示（階調）のムラを低減することができる。
【００４８】
（実施の形態２）
本実施の形態では、本発明の表示装置の具体的な例の一つとして、液晶表示装置について説明する。
【００４９】
まず本実施の形態における表示装置の構成について図２を用いて説明する。図２は、本実施の形態の表示装置の構成を示す回路図である。
【００５０】
図２に示すように、本実施の形態における表示装置は、走査線２００と、信号線２０１と、画素と、を有し、画素は、ゲート端子が走査線２００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線２０１に電気的に接続された第１のトランジスタ２０２と、第１の電極が第１のトランジスタ２０２のソース端子及びドレイン端子の他方に電気的に接続された第１の容量素子２０３と、第１の電極が第１の容量素子２０３の第１の電極に電気的に接続された第２の容量素子２０４と、ゲート端子が走査線２００に電気的に接続され、ソース端子及びドレイン端子の一方が第１の容量素子２０３の第２の電極に電気的に接続された第２のトランジスタ２０５と、第２のトランジスタ２０５のソース端子及びドレイン端子の他方に電気的に接続された電荷供給端子２０６と、を有する。
【００５１】
第１のトランジスタ２０２は、スイッチング素子としての機能を有し、走査線２００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態となる。
【００５２】
第１の容量素子２０３は、補助容量としての機能を有し、第２の容量素子２０４に保持された電圧の時間的変動を補う機能を有する。第２の容量素子２０４は、第１の電極と第２の電極と液晶分子とを有し、第２の電極が接地されるか別途電源に接続される。また第２の容量素子２０４は、液晶容量としての機能を有する。第１の容量素子２０３及び第２の容量素子２０４は、第１のトランジスタ２０２をオン状態になることにより、ビデオ信号が信号線２０１から第１のトランジスタ２０２を介して入力され、第１の容量素子２０３及び第２の容量素子２０４に電荷が蓄積され、第１の容量素子２０３及び第２の容量素子２０４には所定の値の電圧が印加される。また、第２の容量素子２０４は、保持された電圧により透過率を変化させる。本発明の表示装置は、画素毎に透過率が所定の値に設定されることにより表示が行われる。
【００５３】
第２のトランジスタ２０５は、スイッチング素子としての機能を有し、走査線２００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態となる。第２のトランジスタ２０５をオン状態にすることにより、電荷供給端子２０６から第１の容量素子２０３の第２の電極に電荷が供給される。
【００５４】
電荷供給端子２０６は、第２のトランジスタ２０５がオン状態の場合に、第１の容量素子２０３に電荷を供給する機能を有する。なお、電荷供給端子２０６は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【００５５】
次に図２の構成の表示装置における動作について説明する。
【００５６】
まず第１の容量素子２０３及び第２の容量素子２０４への書き込み動作について説明する。書き込み時には、走査線２００から走査信号を第１のトランジスタ２０２及び第２のトランジスタ２０５のゲート端子に入力することにより、第１のトランジスタ２０２及び第２のトランジスタ２０５をオン状態にする。第１のトランジスタ２０２がオン状態になることにより、信号線２０１からビデオ信号が第１の容量素子２０３の第１の電極に入力される。また、第２のトランジスタ２０５がオン状態になることにより第１の容量素子２０３の第２の電極が接地される。第１の容量素子２０３及び第２の容量素子２０４は、ビデオ信号が入力されることにより所定の値の電圧が印加される。
【００５７】
次に第１の容量素子２０３及び第２の容量素子２０４におけるデータ保持動作について説明する。データ保持時には、第１のトランジスタ２０２及び第２のトランジスタ２０５をオフ状態にする。オフ状態にすることにより、第１の容量素子２０３及び第２の容量素子２０４には、所定の値の電圧が保持される。
【００５８】
書き込み時、第１のトランジスタ２０２のドレイン端子には高電界が印加され、ホットキャリアが発生し、第１のトランジスタ２０２は、ホットキャリア劣化によりオフ電流が増加し、オフ電流の増加に起因して第１の容量素子２０３の第１の電極から電荷が流出しやすい状態になる。第１の容量素子２０３は、第１の電極が導通状態であっても、トランジスタのオフ状態におけるチャネル抵抗ほどの大きな抵抗が第２の電極に付加されている場合には第１の電極の電荷は流出しない。これは、容量素子２０３の第１の電極から電荷が移動するためには、第２の電極に第１の電極から移動した分の電荷の供給が必要であるが、第２のトランジスタ２０５がオフ状態であり、電荷供給端子２０６から第１の容量素子２０３の第２の電極に電荷が供給されないためである。書き込み時においては、第２のトランジスタ２０５のソース端子とドレイン端子の電極間には第１のトランジスタ２０２のソース端子とドレイン端子の電極間に印加されるような高電圧が印加されず、第２のトランジスタ２０５は、第１のトランジスタ２０２に比べて劣化しにくいため、第１のトランジスタ２０２に比べてオフ状態時の抵抗は大きくなる。そのため、第１のトランジスタ２０２のオフ電流の増加に起因する第１の容量素子２０３の電荷の流出を低減することができ、第１の容量素子２０３に保持された電圧値の低下を低減することができる。
【００５９】
以上のように、第２のトランジスタ２０５を設けることにより、第１のトランジスタ２０２のオフ電流増加に起因する第１の容量素子２０３の電荷の流出を低減することができ、第１の容量素子２０３は第１のトランジスタ２０２のオフ電流の増加に起因する第２の容量素子２０４に印加された電圧の経時的な低下を補うことが可能となり、画素の透過率の変動による表示（階調）のムラを低減することができる。
【００６０】
また、本実施の形態における表示装置の構成は、上記説明した構成だけではなく、他の構成においても適用することができる。本実施の形態の表示装置の他の構成例について図３を用いて説明する。図３は、本実施の形態における表示装置の他の構成例を示す回路図である。
【００６１】
図３に示すように、本実施の形態の表示装置の他の構成は、第１の走査線２００と、第２の走査線２０７と、信号線２０１と、画素と、を有し、画素は、ゲート端子が第１の走査線２００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線２０１に電気的に接続された第１のトランジスタ２０２と、第１の電極が第１のトランジスタ２０２のソース端子及びドレイン端子の他方に電気的に接続された第１の容量素子２０３と、第１の電極が第１の容量素子２０３の第１の電極に電気的に接続された第２の容量素子２０４と、ゲート端子が第２の走査線２０７に電気的に接続され、ソース端子及びドレイン端子の一方が第１の容量素子２０３の第２の電極に電気的に接続された第２のトランジスタ２０５と、第２のトランジスタ２０５のソース端子及びドレイン端子の他方に電気的に接続された電荷供給端子２０６と、を有する。
【００６２】
第１のトランジスタ２０２は、スイッチング素子としての機能を有し、第１の走査線２００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態になる。
【００６３】
第１の容量素子２０３は、補助容量として第２の容量素子２０４に保持された電圧の経時的変動を補助する機能を有する。また、第２の容量素子２０４は、第１の電極と第２の電極と液晶分子とを有し、第２の電極が接地されるか別途電源に接続される。また、第２の容量素子２０４は、液晶容量としての機能を有する。第１の容量素子２０３及び第２の容量素子２０４は、第１のトランジスタ２０２及び第２のトランジスタ２０５をオン状態にすることにより、信号線２０１から第１のトランジスタ２０２を介してビデオ信号が入力される。信号が入力されることにより、第１の容量素子２０３及び第２の容量素子２０４に電荷が蓄積され、電圧が印加される。第２の容量素子２０４における液晶分子は、第２の容量素子２０４に保持された電圧に従って透過率が変化し、所定の透過率において表示を行う。
【００６４】
第２のトランジスタ２０５は、スイッチング素子としての機能を有し、第２の走査線２０７からゲート端子に入力された信号電位に従ってオン状態またはオフ状態になり、第１のトランジスタ２０２のオフ電流の増加に起因する第１の容量素子２０３の電荷の流出を低減する機能を有する。なお、第１のトランジスタ２０２と第２のトランジスタ２０５はそれぞれ別の導電型にすることもできる。
【００６５】
電荷供給端子２０６は、第２のトランジスタ２０５がオン状態の場合に、第１の容量素子２０３に電荷を供給する機能を有する。なお、電荷供給端子２０６は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【００６６】
次に図３の構成における動作について説明する。
【００６７】
書き込み時に第１のトランジスタ２０２のドレイン端子には高電界が印加され、ホットキャリアが発生し、第１のトランジスタ２０２は、ホットキャリア劣化によりオフ電流が増加し、第１の容量素子２０３は、第１の電極から電荷が流出しやすい状態になる。第１の容量素子２０３は、第１の電極が導通状態であっても、トランジスタのオフ状態におけるチャネル抵抗ほどの大きな抵抗が第２の電極に付加されている場合には、第１の電極の電荷は移動しない。書き込み時において、第２のトランジスタ２０５には第１のトランジスタ２０２に印加されるような大きな電圧が印加されず、第１のトランジスタ２０２に比べて劣化しにくいため、第２のトランジスタ２０５は、第１のトランジスタ２０２に比べてオフ状態における抵抗が高い。そのため、第１のトランジスタ２０２のオフ電流の増加に起因する容量素子の電荷の流出を低減することができ、第１の容量素子２０３の電圧値の低下を抑制することができる。
【００６８】
以上のように、画素における２つのトランジスタを別々の走査線に電気的に接続させることにより、個々に動作のタイミングを設定することができる。また第１のトランジスタ及び第２のトランジスタを別の導電型にするなど、設計上での選択の自由度が広がる。
【００６９】
次に上記で説明した表示装置のより具体的な構成について説明する。
【００７０】
まず、図２に示した表示装置のより具体的な構成について図４を用いて説明する。図４は、本実施の形態における本発明の表示装置の、より具体的な構成の一例を示す回路図である。
【００７１】
図４に示すように、本実施の形態における表示装置は、複数の画素３００を有する画素部３０１と、走査線３０２と、信号線３０３と、走査線３０２に電気的に接続された走査線駆動回路（ゲートドライバ）３０４と、信号線３０３に電気的に接続された信号線駆動回路（ソースドライバ）３０５と、走査線駆動回路３０４及び信号線駆動回路３０５に電気的に接続された制御回路３０６と、を有する。
【００７２】
画素部３０１に設けられた複数の画素３００は、走査線３０２と信号線３０３との交差領域にマトリクス状に配置され、画素３００毎に信号電位を独立して入力することができる。なお、画素部３０１に設けられた複数の画素３００には、図２に示す画素構成を適用することができ、走査線３０２及び信号線３０３は、図２における走査線２００及び信号線２０１に相当する。
【００７３】
また、図３に示す構成を適用することもできる。図３に示す構成を適用する場合には、図５に示すように、第２の走査線３０７及び第２の走査線駆動回路３０８を設け、第２の走査線駆動回路３０８からの信号に従って第１のトランジスタ２０２を制御する。なお、第２の走査線３０７は、図３における第２の走査線２０７に相当する。
【００７４】
制御回路３０６は、入力された映像信号に応じて走査線駆動回路３０４及び信号線駆動回路３０５を制御する機能を有する。具体的には制御回路３０６は、走査線駆動回路３０４及び信号線駆動回路３０５にそれぞれ制御信号を出力する。
【００７５】
走査線駆動回路３０４は、制御回路３０６から入力された制御信号に応じて走査信号を走査線３０２に出力する機能を有する。
【００７６】
信号線駆動回路３０５は、制御回路３０６から入力された制御信号に応じてビデオ信号を信号線３０３に出力する機能を有する。
【００７７】
なお、制御回路３０６は、電源と、照明手段を有する構成とすることもできる。電源は、映像信号に応じて制御し、照明手段へ電力を供給する手段を有している。照明手段としては、エッジライト式のバックライトユニット、又は直下型のバックライトユニットを用いることも可能である。ただし、照明手段としては、フロントライトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発光体及び導光体で構成された板状のライトユニットである。このような照明手段により、低消費電力で、均等に画素部を照らすことができる。
【００７８】
また、図４及び図５において、駆動回路の位置を画素部３０１の左側と上側に配置する例について説明したが、これに限定されない。他の位置に配置することもできる。また複数の駆動回路を有する構成についても画素部に対して同じ側に配置することもできるし、別々の位置に配置することもできる。
【００７９】
次に本実施の形態における表示装置の走査線駆動回路及び信号線駆動回路の構成の一例について説明する。
【００８０】
まず走査線駆動回路の構成の一例について図６（Ａ）を用いて説明する。図６（Ａ）は、本実施の形態のおける表示装置の走査線駆動回路の構成の一例を示すブロック図である。
【００８１】
図６（Ａ）に示すように走査線駆動回路４０４は、シフトレジスタ４４１、レベルシフタ４４２、バッファ４４３と、を有する。
【００８２】
シフトレジスタ４４１にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）等の信号が入力される。
【００８３】
次に信号線駆動回路の構成の一例について図６（Ｂ）を用いて説明する。図６（Ｂ）は本実施の形態における表示装置の信号線駆動回路の構成の一例を示すブロック図である。
【００８４】
図６（Ｂ）に示すように信号線駆動回路４０３は、シフトレジスタ４３１、第１のラッチ回路４３２、第２のラッチ回路４３３、レベルシフタ４３４、バッファ４３５と、を有する。
【００８５】
バッファ４３５は、振幅の小さい信号を増幅させる機能を有し、オペアンプ等を有する。シフトレジスタ４３１には、スタートパルス（ＳＳＰ）等の信号が、第１のラッチ回路４３２にはビデオ信号等のデータ（ＤＡＴＡ）が入力される。第２のラッチ回路４３３にはラッチ（ＬＡＴ）信号を一時保持することができ、一斉に画素部へ入力させる。これを線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラッチ回路４３３は不要とすることができる。
【００８６】
なお、本実施の形態において、画素が設けられた一方の基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置することができ、他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極又は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の基板の上面に形成されてもよい。なお、一方の基板の上面側又はその反対側にスリット（格子）を配置することで、３次元表示を行うことができる。
【００８７】
なお、偏光板、位相差板及びプリズムシートをそれぞれ、２つの基板の間に配置することが可能である。あるいは、２つの基板のうちのいずれかと一体とすることが可能である。
【００８８】
次に本実施の形態における表示装置の動作について説明する。
【００８９】
制御回路３０６により制御信号が走査線駆動回路３０４及び信号線駆動回路３０５に出力されることにより、走査線駆動回路３０４は、走査線３０２を介して走査信号を選択された画素に出力する。また、信号線駆動回路３０５は、信号線３０３を介してビデオ信号を選択された画素３００に出力する。選択された画素は、入力された走査信号及びビデオ信号に従って上記で説明した表示動作を行う。
【００９０】
なお、第１のトランジスタ２０２のオフ電流が大きい場合、第２の容量素子２０４からの電荷の流出が大きくなり、第２の容量素子２０４の電圧降下を補うために第１の容量素子２０３から第２の容量素子２０４に移動する電荷量も大きくなる。その結果、第１の容量素子２０３の電圧が低下し、第１の容量素子２０３と第２の容量素子２０４に印加される電圧は平均化されることで低下し、第２の容量素子２０４の電圧低下が起こる。第２の容量素子２０４の電圧低下を抑制する方法として第２のトランジスタ２０５のソース端子及びドレイン端子の他方の電位を所定の値の電位Ｖｓとする場合について図７を用いて説明する。図７は、本実施の形態の表示装置の他の構成を示す回路図である。
【００９１】
図７に示すように、図２及び図３における表示装置の構成において、新たに電源線３０９を設け、電荷供給端子２０６を介して第２のトランジスタ２０５のソース端子及びドレイン端子の他方に電気的に接続させる。さらに電源回路３１０を設けて電源線３０９に電気的に接続させた構成とする。図７（Ａ）は、図２に示した画素構成における第２のトランジスタ２０５のソース端子及びドレイン端子の他方を電源線３０９に電気的に接続させた構成を示しており、図７（Ｂ）は、図３に示した画素構成における第２のトランジスタ２０５のソース端子及びドレイン端子の他方を電源線３０９に電気的に接続させた構成を示している。このとき電源回路３１０は、信号線駆動回路３０５に同期させる。
【００９２】
次に電源線３０９及び電源回路３１０を設けた場合の動作について説明する。
【００９３】
電源回路３１０により第２のトランジスタ２０５のソース端子及びドレイン端子の他方の電位がＶｓとなるように電源線３０９を設定する。つまり画素における液晶電極から電荷が漏れることで起こる液晶電極の電位の降下分を見越して電位Ｖｓを所定の値に調整し、書き込み時の第１の容量素子２０３の電圧を第２の容量素子２０４の電圧よりも高く設定する。また、第１のトランジスタ２０２に寄生容量がある場合にはフィードスルー効果による画素電極に印加される電圧の変動が問題となるが、第２のトランジスタ２０５のソース端子またはドレイン端子の他方の電位をフィードスルー効果分調整してやれば、フィードスルーを抑えることもできる。また、電源線３０９を設けることで、第１の容量素子２０３の容量（電極面積等）を小さくすることができるため、作製するパネルの開口率を向上させることができる。
【００９４】
次に本実施の形態における表示装置の駆動のタイミングについて図８を用いて説明する。図８は、表示装置の動作を示すタイミングチャート図である。なお、図８における動作の方法の例として、フレーム反転駆動方法の場合について説明するが、これに限定されず、他の駆動方法をついても適用することができる。
【００９５】
図８に示すように、書き込み時には１水平期間毎に液晶容量（第２の容量素子２０４）Ｃｌｉｑに電圧（電位差）Ｖｓｉｇが周期ｔｗで印加され、補助容量（第１の容量素子２０３）Ｃｓには｜Ｖｓｉｇ−Ｖｓ｜の電位差が印加される。ここで所定の電位Ｖｓの値は次のように見積もることができる。
【００９６】
例えば、第１のトランジスタ２０２のオフ電流の時間平均をＩｏｆｆ、一フレーム期間をＴとおくと一フレーム期間中に液晶容量Ｃｌｉｑから移動する電荷量ΔＱは次式で与えられる。
【００９７】
【数１】
【００９８】
これを用いて、第１のトランジスタ２０２のオフ電流の増加に起因して液晶電極から移動する電荷量ΔＱによる液晶容量の電圧の低下ΔＶｌｉｑは次のように表される。
【００９９】
【数２】
【０１００】
補助容量Ｃｓから液晶容量ＣｌｉｑにΔＱの電荷が移動して２つの容量素子の電位差が等しくＶｓｉｇになればよいからＶｓを次のように設定すればよい。
【０１０１】
【数３】
【０１０２】
所定の電位Ｖｓとなるような信号を外部から入力することにより、第１のトランジスタ２０２のオフ電流の増加に起因する第２の容量素子２０４の電圧値の低下を抑制することができる。
【０１０３】
また、図４及び図５では、第２のトランジスタ２０５を画素毎に設ける場合について説明したが、第２のトランジスタ２０５を複数の画素で共通して用いることもできる。第２のトランジスタ２０５を複数の画素で共通に用いる場合の一例として図９を用いて説明する。図９は、本実施の形態の表示装置の他の構成を示す回路図である。
【０１０４】
図９に示すように、第２のトランジスタ２０５が画素３００及び画素３１１における第１の容量素子２０３の第２の電極にそれぞれ電気的に接続されている。図９（Ａ）は、図２における第２のトランジスタ２０５を複数の画素で共通化したものを示し、図９（Ｂ）は、図３の画素における第２のトランジスタ２０５を複数の画素で共通に用いる構成を示したものである。また、本実施の形態では、画素３００及び画素３１１だけではなく、３つ以上の画素においても第２のトランジスタ２０５を共通して用いることができる。
【０１０５】
複数の画素において、第２のトランジスタ２０５を共通で用いることにより、各画素におけるトランジスタが占める面積を小さくすることができる。これによりコントラスト比の高い表示装置を提供することができる。
【０１０６】
以上のように、液晶表示装置における画素に第２のトランジスタ２０５を設けることにより、第１のトランジスタ２０２のオフ電流の増加に起因する第１の容量素子２０３の電荷の流出を低減させることができる。これにより第１のトランジスタ２０２のオフ電流の増加に起因する第２の容量素子２０４である液晶容量の電圧降下を補うことができ、表示のムラの少ない液晶表示装置を提供することができる。また、フレーム反転駆動など、第１のトランジスタ２０２に高い電圧が印加される場合においても表示のムラを低減することができる。
【０１０７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１０８】
（実施の形態３）
本実施の形態では、本発明の表示装置の一例として、ＥＬ（エレクトロルミネッセンス）表示装置について説明する。
【０１０９】
まず本実施の形態の表示装置の構成について図１０を用いて説明する。図１０は、本実施の形態における表示装置の構成を示す回路図である。
【０１１０】
図１０に示すように、本実施の形態の表示装置は、走査線５００と、信号線５０１と、電源線５０２と、画素と、を有し、画素は、ゲート端子が走査線５００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線５０１に電気的に接続された第１のトランジスタ５０３と、第１の電極が第１のトランジスタ５０３のソース端子及びドレイン端子の他方に電気的に接続された容量素子５０４と、ゲート端子が第１のトランジスタ５０３のソース端子またはドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が電源線５０２に電気的に接続された第２のトランジスタ５０６と、第１の電極が第２のトランジスタ５０６のソース端子及びドレイン端子の他方に電気的に接続された発光素子５０７と、ゲート端子が走査線５００に電気的に接続され、ソース端子及びドレイン端子の一方が容量素子５０４の第２の電極に電気的に接続された第３のトランジスタ５０５と、第３のトランジスタ５０５のソース端子またはドレイン端子の他方に電気的に接続された電荷供給端子５０８と、を有する。
【０１１１】
第１のトランジスタ５０３は、スイッチング素子としての機能を有し、走査線５００からゲート端子に印加された電位に従ってオン状態またはオフ状態となる。
【０１１２】
容量素子５０４は、補助容量としての機能を有し、表示の保持状態において第２のトランジスタ５０６のゲート端子の電位（信号線電位）を保持する機能を有する。容量素子５０４は、第１のトランジスタ５０３及び第３のトランジスタ５０５がオン状態となり、信号線５０１からビデオ信号が入力されることにより、電荷が蓄積され、電圧が印加される。
【０１１３】
第３のトランジスタ５０５は、スイッチング素子としての機能を有し、走査線５００からゲート端子に入力された信号に従ってオン状態またはオフ状態になる機能を有し、第３のトランジスタ５０５がオン状態になることにより容量素子５０４の第２の電極が接地される。
【０１１４】
第２のトランジスタ５０６は、発光素子５０７の駆動を制御する機能を有し、ゲート端子に入力された信号に従ってオン状態またはオフ状態になる。また第２のトランジスタ５０６がオン状態になることにより、第２のトランジスタ５０６を介して電源線５０２から電圧が発光素子５０７に印加される。
【０１１５】
発光素子５０７は、第１の電極が第２のトランジスタ５０６のソース端子またはドレイン端子の他方に電気的に接続され、第２の電極は接地されるか別の値の電位に保持される。また、発光素子５０７は、電流が流れることにより発光する機能を有する。発光素子５０７としては、第１の電極と、第２の電極と、第１の電極及び第２の電極に挟持されたＥＬ層を有する構成などを適用することができる。発光素子５０７における発光量は、発光素子５０７に流れる電流による電荷量によって変化する。
【０１１６】
電荷供給端子５０８は、第３のトランジスタ５０５がオン状態の場合に、容量素子５０４に電荷を供給する機能を有する。なお、電荷供給端子５０８は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【０１１７】
次に本実施の形態における表示装置の動作の一例について説明する。
【０１１８】
ＥＬ表示装置の駆動方法にはアナログ方式とデジタル方式とがある。本実施の形態では、アナログ方式を例に挙げて説明するが、これに限定されず、他の駆動方式においても動作させることができる。
【０１１９】
まず第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にすることにより、信号線５０１からの信号電位が容量素子５０４の第１の電極に入力され、容量素子５０４には所定の電圧が印加される。また第２のトランジスタ５０６のゲート端子に信号線５０１からの信号電位が入力され、第２のトランジスタ５０６は、ゲート端子に入力された信号電位に従ってオン状態になり、電源線５０２から第２のトランジスタ５０６を介して電流が発光素子５０７に供給され、発光素子５０７は、流れた電流量に応じて発光することにより表示を行う。
【０１２０】
次に保持動作について説明する。保持状態時には、第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にすることにより、容量素子５０４に蓄積された電荷は保持され、電圧の値も保持される。
【０１２１】
書き込み時に第１のトランジスタ５０３のドレイン端子には高電界が印加され、ホットキャリアが発生する。第１のトランジスタ５０３は、ホットキャリアによりオフ電流が増加し、容量素子５０４の第１の電極から第１のトランジスタ５０３を介して電荷が流出しやすい状態になる。容量素子５０４は、第１の電極が導通状態であっても、トランジスタのオフ状態におけるチャネル抵抗ほどの大きな抵抗が第２の電極に付加されている場合には、第１の電極から電荷は移動しない。これは、容量素子５０４の第１の電極から電荷が移動するためには、容量素子５０４の第２の電極に第１の電極から流出した分の電荷の供給が必要であるが、第３のトランジスタ５０５がオフ状態であり、電荷供給端子５０８から容量素子５０４の第２の電極に電荷が供給されないためである。書き込み時においては、第３のトランジスタ５０５には電圧が印加されず、第１のトランジスタ５０３に比べて劣化しにくいため、第３のトランジスタ５０５は、第１のトランジスタ５０３に比べてオフ状態時の抵抗は大きい。そのため、第１のトランジスタ５０３のオフ電流の増加に起因する容量素子５０４の電荷の流出を低減することができ、電圧値の低下を抑制することができる。
【０１２２】
以上のように、第３のトランジスタ５０５を設け、第１のトランジスタ５０３のオフ電流の増加の影響を抑えることにより、第１のトランジスタのオフ電流の増加に起因する容量素子５０４の電荷の流出を低減することができ、表示のムラを低減することができる。
【０１２３】
また、本実施の形態における表示装置は、上記説明した構成だけではなく、他の構成においても適用することができる。本実施の形態の表示装置の他の構成例について図１１を用いて説明する。図１１は、本実施の形態における表示装置の他の構成例を示す回路図である。
【０１２４】
図１１に示すように、本実施の形態の表示装置の他の構成は、第１の走査線５００と、第２の走査線５０９と、信号線５０１と、電源線５０２と、画素と、を有し、画素は、ゲート端子が第１の走査線５００に電気的に接続され、ソース端子及びドレイン端子の一方が信号線５０１に電気的に接続された第１のトランジスタ５０３と、第１の電極が第１のトランジスタ５０３のソース端子またはドレイン端子の他方に電気的に接続された容量素子５０４と、ゲート端子が第１のトランジスタ５０３のソース端子及びドレイン端子の他方に電気的に接続され、ソース端子またはドレイン端子の一方が電源線５０２に電気的に接続された第２のトランジスタ５０６と、第１の電極が第２のトランジスタ５０６のソース端子またはドレイン端子の他方に電気的に接続された発光素子５０７と、ゲート端子が第１の走査線５００に電気的に接続され、ソース端子またはドレイン端子の一方が容量素子５０４の第２の電極に電気的に接続された第３のトランジスタ５０５と、第３のトランジスタ５０５のソース端子及びドレイン端子の他方に電気的に接続された電荷供給端子５０８と、を有する。
【０１２５】
第１のトランジスタ５０３は、スイッチング素子としての機能を有し、第１の走査線５００からゲート端子に入力された信号電位に従ってオン状態またはオフ状態となる。
【０１２６】
容量素子５０４は、補助容量としての機能を有し、発光素子５０７の時間的な電圧変化を補助する。容量素子５０４は、第１のトランジスタ５０３がオン状態となり、信号線５０１からビデオ信号が入力されることにより、電荷が蓄積され、電圧が印加される。
【０１２７】
第３のトランジスタ５０５は、スイッチング素子としての機能を有し、第２の走査線５０９からゲート端子に入力された信号電位に従ってオン状態またはオフ状態になる機能を有し、第３のトランジスタ５０５がオン状態になることにより容量素子５０４の第２の電極が接地される。
【０１２８】
第２のトランジスタ５０６は、発光素子５０７の駆動を制御する機能を有し、ゲート端子に入力された信号に従ってオン状態またはオフ状態になる。第２のトランジスタ５０６がオン状態になることにより、第２のトランジスタ５０６を介して電源線５０２から電圧が発光素子５０７に印加される。
【０１２９】
発光素子５０７は、第１の電極が第２のトランジスタ５０６のソース端子またはドレイン端子の他方に電気的に接続され、第２の電極は、接地されるか別の値の電位に保持される。また発光素子５０７は、電流が入力されることにより発光する機能を有する。発光素子５０７としては、第１の電極と、第２の電極と、第１の電極及び第２の電極に挟持されたＥＬ層を有する構成などを適用することができる。発光素子５０７における発光量は、流れる電流による電荷量によって変化する。
【０１３０】
電荷供給端子５０８は、第３のトランジスタ５０５がオン状態の場合に、容量素子５０４に電荷を供給する機能を有する。なお、電荷供給端子５０８は、接地させた構成とすることができる。また、別途電源線を設けて電気的に接続させた構成とすることも可能である。
【０１３１】
次に本実施の形態における表示装置の動作の一例について説明する。
【０１３２】
まず第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオン状態にすることにより、容量素子５０４には、信号線５０１からの信号が入力され、所定の電圧が印加される。また、第２のトランジスタ５０６のゲート端子に信号線５０１からの信号が入力される。第２のトランジスタ５０６は、ゲート端子に入力された信号に従ってオン状態となり、第２のトランジスタ５０６を介して電源線５０２から電流が発光素子５０７に出力され、発光素子５０７は、流れた電流量に応じて発光することにより表示を行う。
【０１３３】
次に保持動作について説明する。保持状態時には、第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にする。第１のトランジスタ５０３及び第３のトランジスタ５０５をオフ状態にすることにより、容量素子５０４に蓄積された電荷は保持され、電圧の値も保持される。
【０１３４】
書き込み時に第１のトランジスタ５０３は、ホットキャリア劣化によりオフ電流が増加し、容量素子５０４の第１の電極から第１のトランジスタ５０３を介して電荷が流出しやすい状態になる。容量素子５０４は、第１の電極が導通に近い状態であっても、第２の電極に電荷の移動を無視できるほどの大きな抵抗が付加されている場合には、第１の電極から電荷は移動しない。これは、容量素子５０４の第１の電極から電荷が移動するためには、第２の電極に第１の電極から流出した分の電荷の供給が必要であるが、第３のトランジスタ５０５がオフ状態であり、電荷供給端子５０８から容量素子５０４の第２の電極に電荷が供給されないためである。書き込み時においては、第３のトランジスタ５０５には第１のトランジスタに印加されるような大きな電圧が印加されず、第１のトランジスタ５０３に比べて劣化しにくいため、第３のトランジスタ５０５は、第１のトランジスタ５０３に比べてオフ状態時の抵抗は大きい。そのため、第１のトランジスタ５０３のオフ電流の増加に起因する容量素子５０４の電荷の流出を低減することができ、電圧降下を抑制することができる。
【０１３５】
以上のように、画素における２つのトランジスタを別々の走査線に電気的に接続させることにより、個々に動作のタイミングを設定することができる。また第１のトランジスタ及び第２のトランジスタを別の導電型にするなど、設計上での選択の自由度が広がる。
【０１３６】
次に本実施の形態における表示装置のより具体的な構成について図１２を用いて説明する。図１２は、本実施の形態における表示装置のより具体的な構成を示す回路図である。
【０１３７】
図１２に示すように、本実施の形態における表示装置は、複数の画素６００を有する画素部６０１と、走査線６０２と、信号線６０３と、電源線６０４と、走査線６０２に電気的に接続された走査線駆動回路（ゲートドライバ）６０５と、信号線６０３及び電源線６０４に電気的に接続された信号線駆動回路（ソースドライバ）６０６と、走査線駆動回路６０５及び信号線駆動回路６０６に電気的に接続された制御回路６０７と、画素部６０１に電気的に接続された電源回路６０８と、を有する。
【０１３８】
画素部６０１に設けられた複数の画素６００は、信号線６０３と走査線６０２との交差領域にマトリクス状に配置され、画素毎に信号を独立して入力することができる。なお、画素部６０１に設けられた複数の画素６００には、図９に示した画素構成を適用することができ、信号線６０３、電源線６０４、及び走査線６０２は、図１０における走査線５００、信号線５０１、及び電源線５０２に相当する。
【０１３９】
また、本実施の形態の表示装置において、図１１に示す構成を適用することもできる。図１１に示す構成を適用する場合には、図１３に示すように、第２の走査線６０９及び第２の走査線駆動回路６１０を設け、第２の走査線６０９を第３のトランジスタ５０５のゲート端子に電気的に接続させ、第２の走査線駆動回路６１０からの信号に従って第３のトランジスタ５０５を制御する。このとき、第２の走査線６０９は、図１１における第２の走査線５０９に相当する。
【０１４０】
制御回路６０７は、入力された映像信号に応じて走査線駆動回路６０５及び信号線駆動回路６０６を制御する機能を有する。具体的には、制御回路６０７は、走査線駆動回路６０５及び信号線駆動回路６０６にそれぞれ制御信号を出力する。
【０１４１】
走査線駆動回路６０５は、制御回路６０７から入力された制御信号に応じて走査信号を走査線６０２に出力する機能を有する。
【０１４２】
信号線駆動回路６０６は、制御回路６０７から入力された制御信号に応じてビデオ信号を信号線に出力する機能を有する。
【０１４３】
電源回路６０８は、電源線６０４の電位を電源電位にする機能を有する。
【０１４４】
なお、本実施の形態における表示装置の走査線駆動回路及び信号線駆動回路の構成の一例については、上記実施の形態２に示した表示装置の構成と同様のものを適用することができるため、説明を省略する。
【０１４５】
次に本実施の形態における表示装置の動作について説明する。
【０１４６】
制御回路６０７から制御信号が走査線駆動回路６０５及び信号線駆動回路６０６に出力されることにより、走査線駆動回路６０５は、走査線６０２を介して走査信号を選択された画素に出力する。また信号線駆動回路６０６は、選択された画素６００に信号線６０３を介してビデオ信号を出力する。選択された画素は、入力された走査信号及びビデオ信号に従って上記で説明した画素の表示動作を行う。
【０１４７】
以上により、画素部において表示を行うことができる。また補助容量の第２の電極に第２のトランジスタを設けることにより、第１のトランジスタのオフ電流の増加に起因する容量素子の電荷の流出を低減させ、表示のムラを抑えることができる。
【０１４８】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０１４９】
（実施の形態４）
本実施の形態においては、本発明の表示装置に用いることができるトランジスタの構造及び作製方法について説明する。
【０１５０】
本実施の形態における本発明の表示装置に用いることができるトランジスタの構成について、図１４を用いて説明する。図１４は、本実施の形態におけるトランジスタの構成例を示す模式図である。
【０１５１】
図１４に示すように、本実施の形態における表示装置に用いることのできるトランジスタは、第１のトランジスタ１００１、第２のトランジスタ１００２、第３のトランジスタ１００３、第４のトランジスタ１００４、第５のトランジスタ１００５、または第６のトランジスタ１００６など、複数の異なる構成のトランジスタを適用することができる。各トランジスタは、それぞれ基板１００７と基板１００７上に設けられた下地膜１００８と、下地膜１００８上に設けられた半導体層１００９と、半導体層１００９を覆うように設けられたゲート絶縁膜１０１２と、ゲート絶縁膜１０１２の一部の上に設けられたゲート電極１０１３と、ゲート電極１０１３を覆うように設けられた第１の絶縁膜１０１４と、第１の絶縁膜１０１４上に設けられた第２の絶縁膜１０１５と、第２の絶縁膜１０１５及び第１の絶縁膜１０１４及びゲート絶縁膜１０１２を介して半導体層１００９における領域１０１１に接するように設けられた配線１０１７と、を有する。
【０１５２】
半導体層１００９は、一部に不純物領域１０１１と、ゲート電極１０１３の下に位置する領域にチャネル領域とを有する。このとき不純物領域１０１１はソース領域又はドレイン領域として用いる。なお、図１４においては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トランジスタの構造の説明に便宜のためであり、トランジスタが実際に図１４のように並置されている必要はなく、必要に応じて作り分けることができる。
【０１５３】
次に図１４における各トランジスタの構成について説明する。
【０１５４】
第１のトランジスタ１００１は、シングルドレイン型のトランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高くできる利点がある。また、第１のトランジスタ１００１は、半導体層１００９において不純物の量を制御することにより、半導体層１００９の抵抗率を制御できる。また、半導体層１００９と配線１０１７との電気的な接続状態を、オーミック接続に近づけることができる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極１０１３をマスクとして半導体層１００９に不純物をドーピングする方法を用いることができる。
【０１５５】
第２のトランジスタ１００２は、ゲート電極１０１３に一定以上のテーパ角を有するトランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高くできる利点がある。また、第２のトランジスタ１００２は、半導体層１００９には不純物領域１０１１を第１の不純物領域として、不純物領域１０１１とチャネル領域との間に第２の不純物領域１０１０を有する。不純物領域１０１１、チャネル領域、第２の不純物領域１０１０は、それぞれ不純物濃度が異なり、第２の不純物領域１０１０は、低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域として用いる。このように、不純物の量を制御することで、半導体層１００９の抵抗率を制御できる。半導体層１００９と配線１０１７との電気的な接続状態を、オーミック接続に近づけることができる。ＬＤＤ領域を有するため、トランジスタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお、不純物の量の異なる領域を有する半導体層を作り分ける方法としては、ゲート電極１０１３をマスクとして半導体層１００９に不純物をドーピングする方法を用いることができる。トランジスタ１００２においては、ゲート電極１０１３が一定以上のテーパ角を有しているため、ゲート電極１０１３を通過して半導体層１００９にドーピングされる不純物の濃度に勾配を持たせることができ、簡便にＬＤＤ領域を形成することができる。
【０１５６】
第３のトランジスタ１００３は、ゲート電極１０１３が少なくとも２層で構成され、下層のゲート電極が上層のゲート電極よりも長い形状を有するトランジスタである。本明細書中においては、上層のゲート電極及び下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極１０１３の形状が帽子型であることによって、フォトマスクを追加することなく、ＬＤＤ領域を形成することができる。なお、第３のトランジスタ１００３のように、ＬＤＤ領域がゲート電極１０１３と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）と呼ぶ。なお、ゲート電極１０１３の形状を帽子型とする方法としては、次のような方法を用いてもよい。
【０１５７】
まず、ゲート電極１０１３をパターニングする際に、ドライエッチングにより、下層のゲート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパ）のある形状にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工する。これにより、断面形状が帽子型のゲート電極が形成される。その後、２回、不純物元素をドーピングすることによって、チャネル領域、ＬＤＤ領域として用いる第２の不純物領域１０１０、ソース電極及びドレイン電極として用いる不純物領域１０１１が形成される。
【０１５８】
なお、ゲート電極１０１３と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極１０１３と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。ここで、Ｌｏｆｆ領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによるオン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好ましい。表示装置に半導体装置を適用する例で考えると、画素部に用いるトランジスタは、オフ電流値を抑えるために、Ｌｏｆｆ領域を有するトランジスタを用いることが好適である。一方、周辺回路に用いるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止するために、Ｌｏｖ領域を有するトランジスタを用いることが好適である。
【０１５９】
第４のトランジスタ１００４は、ゲート電極１０１３の側面に接して設けられたサイドウォール１０１６を有するトランジスタである。サイドウォール１０１６を設けることによって、サイドウォール１０１６と重なる領域をＬＤＤ領域とすることができる。
【０１６０】
第５のトランジスタ１００５は、半導体層にマスクを用いてドーピングすることにより設けられたＬＤＤ（Ｌｏｆｆ）領域を有するトランジスタである。半導体層にマスクを用いてドーピングすることにより、確実にＬＤＤ領域を設けることができ、トランジスタのオフ電流値を低減することができる。
【０１６１】
第６のトランジスタ１００６は、半導体層にマスクを用いてドーピングすることにより設けられたＬＤＤ（Ｌｏｖ）領域を有するトランジスタである。半導体層にマスクを用いてドーピングすることにより、確実にＬＤＤ領域を設けることができ、また、Ｌｏｖ領域を有する構成にすることにより、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減することができる。
【０１６２】
次に、各トランジスタを構成する各層の特徴について説明する。
【０１６３】
基板１００７は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック又はアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。可撓性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板１００７として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
【０１６４】
下地膜１００８は、基板１００７からＮａなどのアルカリ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐ機能を有する。下地膜１００８としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。例えば、下地膜１００８を２層構造で設ける場合、１層目の膜として窒化酸化珪素膜を設け、２層目の膜として酸化窒化珪素膜を設けるとよい。別の例として、下地膜１００８を３層構造で設ける場合、１層目の膜として酸化窒化珪素膜を設け、２層目の膜として窒化酸化珪素膜を設け、３層目の膜として酸化窒化珪素膜を設けるとよい。
【０１６５】
半導体層１００９は、非晶質（アモルファス）半導体、または微結晶（マイクロクリスタル）半導体で形成することができる。あるいは、多結晶半導体層を用いても良い。例えば微結晶半導体は、材料ガスをグロー放電分解（プラズマＣＶＤ）して形成する。材料ガスとしては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。あるいは、ＧｅＦ４を混合させても良い。この材料ガスをＨ２、あるいは、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚであり、基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ｃｍ−１以下とすることが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。ここでは、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコンを主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）で非晶質半導体層を形成し、当該非晶質半導体層をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの結晶化法により結晶化させる。
【０１６６】
ゲート絶縁膜１０１２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
【０１６７】
ゲート電極１０１３は、単層の導電膜、又は２層、３層の導電膜の積層構造とすることができる。ゲート電極１０１３の材料としては、導電膜を用いることができる。たとえば、タンタル、チタン、モリブデン、タングステン、クロム、シリコンなどの元素の単体膜、あるいは、元素の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは、元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは、元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用いてもよいし、積層して用いてもよい。
【０１６８】
第１の絶縁膜１０１４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜の単層構造、若しくはこれらの積層構造で設けることができる。
【０１６９】
第２の絶縁膜１０１５は、シロキサン樹脂、あるいは、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基はフルオロ基を含んでもよい。なお、第１の絶縁膜１０１４を設けずにゲート電極１０１３を覆うように直接第２の絶縁膜１０１５を設けることも可能である。
【０１７０】
配線１０１７は、アルミニウム、ニッケル、炭素、タングステン、モリブデン、チタン、白金、銅、タンタル、金、またはマンガンなどの元素の単体膜、あるいは、元素の窒化膜、あるいは、元素を組み合わせた合金膜、あるいは、元素のシリサイド膜などを用いることができる。例えば、元素を複数含む合金として、炭素及びチタンを含有したアルミニウム合金、ニッケルを含有したアルミニウム合金、炭素及びニッケルを含有したアルミニウム合金、炭素及びマンガンを含有したアルミニウム合金等を用いることができる。例えば、積層構造で設ける場合、アルミニウムをモリブデン又はチタンなどで挟み込んだ構造とすることができる。上記構造にすることにより、アルミニウムにおいて熱や化学反応に対する耐性を向上することができる。
【０１７１】
次に、トランジスタの作製方法の例を、図１５を用いて説明する。図１５は、トランジスタの作製方法を示す模式図である。なお、トランジスタの構造及び作製方法は、図１５に示すものに限定されず、様々な構造及び作製方法を用いることができる。
【０１７２】
まず図１５（Ａ）に示すように基板１００７上に下地膜１００８を形成する。次に下地膜１００８表面にプラズマ処理を用いて酸化又は窒化を行うことにより、酸化又は窒化させる。なお、このプラズマ処理は、本作製方法の他の層を形成した後においても行うことができる。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は窒化することによって、当該半導体層又は当該絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥の発生を抑制し半導体装置の特性等を向上させることが可能となる。
【０１７３】
次に図１５（Ｂ）に示すように、酸化又は窒化された下地膜１００８の一部の上に半導体層１００９を形成する。さらにレジストマスクなどを用いて半導体層１００９の一部に不純物領域１０１１を形成する。
【０１７４】
次に図１５（Ｃ）に示すように半導体層１００９及び下地膜１００８を覆うようにゲート絶縁膜１０１２を形成する。
【０１７５】
次に図１５（Ｄ）に示すように、ゲート絶縁膜１０１２を介して半導体層１００９の一部の上にゲート電極１０１３を形成する。このときトランジスタの種類によってゲート電極１０１３は形状が異なるように形成される。また、一部のゲート電極１０１３にはサイドウォール１０１６を形成する。なお、サイドウォール１０１６としては、酸化珪素又は窒化珪素を用いることができる。サイドウォール１０１６をゲート電極１０１３の側面に形成する方法としては、例えば、ゲート電極１０１３を形成し、酸化珪素又は窒化珪素を成膜した後に、異方性エッチングによって酸化珪素膜又は窒化珪素膜をエッチングする方法を用いることができる。こうすることで、ゲート電極１０１３の側面にのみ酸化珪素膜又は窒化珪素膜を残すことができるので、ゲート電極１０１３の側面にサイドウォール１０１６を形成することができる。さらに一部の半導体層１００９には、ゲート電極及び別途レジストマスクなどを用いて第２の不純物領域１０１０を形成する。
【０１７６】
次に図１５（Ｅ）に示すように、ゲート絶縁膜１０１２及びゲート電極１０１３を覆うように第１の絶縁膜１０１４を形成する。なお、第１の絶縁膜１０１４は、スパッタ法又はプラズマＣＶＤ法等によって、形成することができる。その後第２の絶縁膜１０１５及び配線１０１７を形成することにより、図１４に示すような各構成のトランジスタが形成される。
【０１７７】
以上のように、本実施の形態におけるトランジスタの作製方法を用いることにより、用途に合わせてトランジスタを作り分けることができるため、容易に表示装置を作製することができる。
【０１７８】
次に、トランジスタを製造するための基板として、半導体基板を用いた例について説明する。半導体基板を用いて製造されたトランジスタは、移動度が高いため、トランジスタサイズを小さくすることができる。その結果、単位面積当たりのトランジスタ数を増やす（集積度を上げる）ことができ、同一の回路構成では集積度が大きいほど基板サイズを小さくすることができるため、製造コストを低減できる。さらに、同一の基板サイズでは集積度が大きいほど回路規模を大きくすることができるため、製造コストはほぼ同等のままで、より高い機能を持たせることが可能となる。その上、特性のばらつきが少ないため、製造の歩留まりも高くすることができる。さらに、動作電圧が小さいので、消費電力を低減することができる。さらに、移動度が高いため、高速動作が可能である。
【０１７９】
半導体基板を用いて製造されたトランジスタを集積して構成された回路は、ＩＣチップ等の形態をとって装置に実装されることで、当該装置に様々な機能を持たせることができる。たとえば、表示装置の周辺駆動回路（データドライバ（ソースドライバ）、スキャンドライバ（ゲートドライバ）、タイミングコントローラ、画像処理回路、インターフェイス回路、電源回路、発振回路等）を、半導体基板を用いて製造されたトランジスタを集積して構成することで、サイズが小さく、消費電力が小さく、高速動作が可能な周辺駆動回路を、低コストで歩留まり高く製造することができる。なお、半導体基板を用いて製造されたトランジスタを集積して構成された回路は、単一の極性のトランジスタを有する構成であってもよい。こうすることで、製造プロセスを簡略化できるため、製造コストを低減できる。
【０１８０】
半導体基板を用いて製造されたトランジスタを集積して構成された回路は、その他には、たとえば、表示パネル（表示部）に用いることができる。より詳細には、ＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｏｎ Ｓｉｌｉｃｏｎ）等の反射型液晶パネル、微小ミラーを集積したＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）素子、ＥＬパネル等に用いることができる。これらの表示パネル（表示部）を、半導体基板を用いて製造することで、サイズが小さく、消費電力が小さく、高速動作が可能な表示パネル（表示部）を、低コストで歩留まり高く製造することができる。なお、表示パネル（表示部）には、大規模集積回路（ＬＳＩ）など、表示パネル（表示部）の駆動以外の機能を持った素子上に形成されたものも含む。
【０１８１】
次に半導体基板を用いてトランジスタを作製する方法について図１６及び図１７を用いて説明する。図１６及び図１７は、半導体基板を用いたトランジスタの作製方法を示す図である。
【０１８２】
まず図１６（Ａ）に示すように、半導体基板１１００に第１の絶縁膜１１０１（フィールド酸化膜ともいう）を設け、絶縁膜１１０１により第１の素子領域１１０３及び第２の素子領域１１０４と素子毎に分離された領域を形成する。また、第２の素子領域１１０４の半導体基板１１００の一部にはｐウェルが形成される。
【０１８３】
半導体基板１１００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１８４】
次に図１６（Ｂ）に示すように、第１の素子領域１１０３の半導体基板１１００上に第２の絶縁膜１１０５を形成し、第２の素子領域１１０４の半導体基板１１００上に第３の絶縁膜１１０６を形成する。
【０１８５】
第２の絶縁膜１１０５及び第３の絶縁膜１１０６は、例えば、熱処理を行い半導体基板１１００に設けられた第１の素子領域１１０３及び第２の素子領域１１０４の表面を酸化させることにより形成された酸化珪素膜を第２の絶縁膜１１０５及び第３の絶縁膜１１０６として用いることができる。
【０１８６】
次に図１６（Ｃ）に示すように、半導体基板１１００及び第１の絶縁膜１１０１上に第１の導電膜１１０７及び第２の導電膜１１０８を形成する。
【０１８７】
第１の導電膜１１０７及び第２の導電膜１１０８としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、及びニオブ等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素、金属材料を導入したシリサイド等に代表される半導体材料により形成することもできる。
【０１８８】
次に図１７（Ａ）に示すように、第２の絶縁膜１１０５及び第３の絶縁膜１１０６の一部の上に第１のゲート電極１１０９及び第２のゲート電極１１１０を形成する。さらに図１７（Ｂ）に示すように、第１の素子領域１１０３において第１のゲート電極１１０９、第１の絶縁膜１１０１、及び第２の絶縁膜１１０５を覆うようにレジストマスク１１１３を形成し、レジストマスク１１１３及び第２のゲート電極１１１０をマスクとして不純物を添加し、不純物領域１１１４を形成する。また、第２のゲート電極１１１０の下に位置する半導体基板１１００の部分をチャネル領域１１１５とする。
【０１８９】
次に図１７（Ｃ）に示すように、第２の素子領域１１０４において、第２のゲート電極１１１０、第１の絶縁膜１１０１、及び第３の絶縁膜１１０６上にレジストマスク１１１６を形成し、レジストマスク１１１６及び第１のゲート電極１１０９をマスクとして不純物を添加し、不純物領域１１１７を形成する。また、第１のゲート電極１１０９の下に位置する半導体基板１１００の部分をチャネル領域１１１８とする。
【０１９０】
次に図１７（Ｄ）に示すように、第１のゲート電極１１０９及び第２のゲート電極１１１０、第１の絶縁膜１１０１、第２の絶縁膜１１０５、第３の絶縁膜１１０６を覆うように第４の絶縁膜１１１９を形成し、第４の絶縁膜１１１９、第２の絶縁膜１１０５、及び第３の絶縁膜１１０６を介して不純物領域１１１４または不純物領域１１１７に接するように配線１１２０を形成する。
【０１９１】
第４の絶縁膜１１１９は、ＣＶＤ法やスパッタ法等により、酸化珪素、窒化珪素（ＳｉＮｘ）、酸化窒化珪素、窒化酸化珪素等の酸素または窒素を有する絶縁膜や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料などのいずれかの材料を単層または積層構造にすることにより設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基はフルオロ基を含んでも良い。
【０１９２】
配線１１２０は、ＣＶＤ法やスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、シリコンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線１１２０は、例えば、第１のバリア膜とアルミニウムシリコン膜と第２のバリア膜の積層構造、第１のバリア膜とアルミニウムシリコン膜と窒化チタン膜と第２のバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線１１２０を形成する材料として最適である。例えば、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。例えば、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元する。その結果、配線１１２０は、結晶質半導体膜と、電気的及び物理的に良好に接続することができる。
【０１９３】
なお、トランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０１９４】
ここまで、トランジスタの構造及びトランジスタの作製方法について説明した。ここで、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、ボロン、ヒ素、ガリウム、インジウム、または錫で構成された群から選ばれた一つもしくは複数の元素、または、群から選ばれた一つもしくは複数の元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、酸化錫、酸化錫カドミウム、アルミニウムネオジム、マグネシウム銀、モリブデンニオブなど）で形成されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、群から選ばれた一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイドなど）、群から選ばれた一つもしくは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成されることが望ましい。
【０１９５】
なお、シリコンには、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど）を含んでいてもよい。シリコンが不純物を含むことにより、導電率の向上、又は通常の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用しやすくなる。
【０１９６】
なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリコン）など、様々な結晶性を有するシリコンを用いることができる。あるいは、シリコンは非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることができる。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることができる。非晶質シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成することができる。
【０１９７】
なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛、シリコン、酸化錫、酸化錫カドミウムは、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。
【０１９８】
なお、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減できる。
【０１９９】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することができる。あるいは、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することができる。たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くすることができる。例えば、アルミニウムを含む層を、モリブデン、チタン、ネオジムなどを含む層で挟む積層構造にすると望ましい。
【０２００】
ここで、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりするとよい。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリブデン、ネオジム合金を挟むことが望ましい。別の例として、シリコンとアルミニウムとを接続させる場合は、シリコンとアルミニウムとの間に、チタン、モリブデン、ネオジム合金を挟むことが望ましい。
【０２０１】
なお、配線とは、導電体が配置されているものを言う。配線の形状は、線状でもよいし、線状ではなく短くてもよい。したがって、電極は、配線に含まれている。
【０２０２】
なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチューブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。
【０２０３】
以上のように、本実施の形態のトランジスタの作製方法を用いて本発明の表示装置のトランジスタを作製することができる。また、本発明の該トランジスタと、他の配線、回路、素子などと合わせて本発明の表示装置を作製することができる。
【０２０４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０２０５】
（実施の形態５）
本実施の形態では、本発明の表示装置を具備する電子機器の例について説明する。
【０２０６】
本実施の形態における表示装置の一例を図１８を用いて説明する。図１８は本実施の形態における表示装置の一例を示す模式図である。
【０２０７】
図１８に示すように、本実施の形態における表示装置の一例は、表示パネル（表示部）１２００と、回路基板１２０５を組み合わせた表示パネル（表示部）モジュールと、を有し、表示パネル（表示部）１２００は、画素部１２０１、走査線駆動回路１２０３及び信号線駆動回路１２０４を有している。回路基板１２０５は、例えば、コントロール回路１２０６及び信号分割回路１２０７などを有する。表示パネル（表示部）１２００と回路基板１２０５とは接続配線１２０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。
【０２０８】
次に本実施の形態における表示装置の一例の構成を図１９を用いて説明する。図１９は本実施の形態における表示装置の一例の構成を示すブロック図である。
【０２０９】
図１９に示すように、チューナ１２５１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路１２５２と、映像信号増幅回路１２５２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１２５３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路１２６１により処理される。コントロール回路１２６１は、走査線駆動回路１２５４と信号線駆動回路１２５５にそれぞれ信号を出力する。そして、走査線駆動回路１２５４と信号線駆動回路１２５５が表示パネル（表示部）１２６０を駆動する。デジタル駆動する場合には、信号線側に信号分割回路１２６２を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。
【０２１０】
チューナ１２５１で受信した信号のうち、音声信号は音声信号増幅回路１２５６に送られ、その出力は音声信号処理回路１２５７を経てスピーカー１２５８に供給される。制御回路１２５９は受信局（受信周波数）及び音量の制御情報を入力部１２１０から受け、チューナ１２５１又は音声信号処理回路１２５７に信号を送出する。
【０２１１】
次に本実施の形態における表示装置の他の例を図２０を用いて説明する。図２０は本実施の形態における表示装置の他の例を示す模式図である。
【０２１２】
図２０（Ａ）に示すように、筐体１３００内に収められた表示画面１３０１は、表示パネル（表示部）モジュールで形成される。なお、スピーカー１３０２、入力手段（操作キー１３０３、接続端子１３０４、センサ１３０５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１３０６）などが適宜備えられていてもよい。
【０２１３】
図２０（Ｂ）は、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部１３０９、スピーカー部１３１１、入力手段（操作キー１３１０、接続端子１３１２、センサ１３１３（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン１３１４）などが適宜備えられている。筐体１３０８にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部１３０９、スピーカー部１３１１、センサ１３１３及びマイクロフォン１３１４を駆動させる。バッテリーは充電器１３０７で繰り返し充電が可能となっている。充電器１３０７は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図２０（Ｂ）に示す装置は、操作キー１３１０によって制御される。あるいは、図２０（Ｂ）に示す装置は、操作キー１３１０を操作することによって、充電器１３０７に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図２０（Ｂ）に示す装置は、操作キー１３１０を操作することによって、充電器１３０７に信号を送り、さらに充電器１３０７が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容（一部でもよい）を表示部１３０９に適用することができる。
【０２１４】
次に本実施の形態における表示装置を具備する電子機器の一例として、携帯電話について図２１を用いて説明する。図２１は本実施の形態における携帯電話の構成を示す模式図である。
【０２１５】
図２１に示すように、表示パネル（表示部）１４１１は、ハウジング１４００に脱着自在に組み込まれる。ハウジング１４００は表示パネル（表示部）１４１１のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル（表示部）１４１１が固定されハウジング１４００はプリント基板１４０１に嵌入されモジュールとして組み立てられる。
【０２１６】
表示パネル（表示部）１４１１はＦＰＣ１４１２を介してプリント基板１４０１に接続される。プリント基板１４０１には、スピーカー１４０４、マイクロフォン１４０２、送受信回路１４０３、ＣＰＵ、コントローラなどを含む信号処理回路１４０３及びセンサ１４０８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）が形成されている。このようなモジュールと、操作キー１４０６、バッテリー１４０７、アンテナ１４１０を組み合わせ、筐体１４０９に収納する。表示パネル（表示部）１４１１の画素部は筐体１４０９に形成された開口窓から視認できるように配置する。
【０２１７】
表示パネル（表示部）１４１１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル（表示部）１４１１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。
【０２１８】
図２１に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図２１に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【０２１９】
図２２（Ａ）はディスプレイであり、筐体１５００、支持台１５０１、表示部１５０２、スピーカー１５０６、ＬＥＤランプ１５０８、入力手段（接続端子１５０３、センサ１５０４（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１５０５、操作キー１５０７）等を含む。図２２（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２２（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２０】
図２２（Ｂ）はカメラであり、本体１５０９、表示部１５１０、シャッターボタン１５１４、スピーカー１５１７、ＬＥＤランプ１５１９、入力手段（受像部１５１１、操作キー１５１２、外部接続ポート１５１３、接続端子１５１５、センサ１５１６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１５１８）等を含む。図２２（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図２２（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２１】
図２２（Ｃ）はコンピュータであり、本体１５２０、筐体１５２１、表示部１５２２、スピーカー１５２９、ＬＥＤランプ１５３０、リーダ／ライタ１５３１、入力手段（キーボード１５２３、外部接続ポート１５２４、ポインティングデバイス１５２５、接続端子１５２６、センサ１５２７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１５２８）等を含む。図２２（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図２２（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２２】
図２３（Ａ）はモバイルコンピュータであり、本体１６００、表示部１６０１、スイッチ１６０２、スピーカー１６０８、ＬＥＤランプ１６０９、入力手段（操作キー１６０３、赤外線ポート１６０４、接続端子１６０５、センサ１６０６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１６０７）等を含む。図２３（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図２３（Ａ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２３】
図２３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体１６１０、筐体１６１１、表示部Ａ１６１２、表示部Ｂ１６１３、スピーカー部１６１６、ＬＥＤランプ１６２０、入力手段（記録媒体（ＤＶＤ等）読込部１６１４、操作キー１６１５、接続端子１６１７、センサ１６１８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１６１９）等を含む。表示部Ａ１６１２は主として画像情報を表示し、表示部Ｂ１６１３は主として文字情報を表示することができる。
【０２２４】
図２３（Ｃ）はゴーグル型ディスプレイであり、本体１６２１、表示部１６２２、イヤホン１６２３、支持部１６２４、ＬＥＤランプ１６２９、スピーカー１６２８、入力手段（接続端子１６２５、センサ１６２６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン１６２７）等を含む。図２３（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２３（Ｃ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２５】
図１８乃至図２３に示したように、電子機器は、何らかの情報を表示するための表示部を有する。
【０２２６】
以上のように本発明の表示装置は、様々な電子機器に適用することが可能であり、適用することにより、信頼性の高い電子機器を提供することができる。
【０２２７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【図面の簡単な説明】
【０２２８】
【図１】実施の形態１における本発明の表示装置の構成を示す回路図である。
【図２】実施の形態２における本発明の表示装置の構成を示す回路図である。
【図３】実施の形態２における本発明の表示装置の構成を示す回路図である。
【図４】実施の形態２における本発明の表示装置のより具体的な構成を示す回路図である。
【図５】実施の形態２における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図６】実施の形態２の本発明の表示装置における駆動回路の構成を示すブロック図である。
【図７】実施の形態２における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図８】実施の形態２における本発明の表示装置の動作を示すタイミングチャート図である。
【図９】実施の形態２における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図１０】実施の形態３における本発明の表示装置の構成を示す回路図である。
【図１１】実施の形態３における本発明の表示装置の他の構成を示す回路図である。
【図１２】実施の形態３における本発明の表示装置のより具体的な構成を示す回路図である。
【図１３】実施の形態３における本発明の表示装置のより具体的な他の構成を示す回路図である。
【図１４】実施の形態４における本発明の表示装置に適用可能なトランジスタの構成を示す模式図である。
【図１５】実施の形態４における本発明の表示装置に適用可能なトランジスタの作製方法を示す模式図である。
【図１６】実施の形態４における本発明の表示装置に適用可能なトランジスタの作製方法を示す模式図である。
【図１７】実施の形態４における本発明の表示装置に適用可能なトランジスタの作製方法を示す模式図である。
【図１８】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図１９】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２０】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２１】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２２】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２３】実施の形態５における本発明の表示装置を有する電子機器を示す図である。
【図２４】従来における表示装置の構成を示す回路図である。
【符号の説明】
【０２２９】
１００ 信号線
１０１ 容量素子
１０２ 表示素子
１０３ 第１のスイッチング素子
１０４ 第２のスイッチング素子
１０５ 電荷供給端子
【特許請求の範囲】
【請求項１】
信号線と、
画素と、を有し、
前記画素は、第１のスイッチング素子と、
第１の電極が前記第１のスイッチング素子を介して前記信号線に電気的に接続された容量素子と、
前記容量素子の前記第１の電極に電気的に接続された表示素子と、
第２のスイッチング素子と、
前記第２のスイッチング素子を介して前記容量素子の第２の電極に電気的に接続された電荷供給端子と、を有する表示装置。
【請求項２】
信号線と、
走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有し、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項３】
信号線と、
第１の走査線と、
第２の走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子と、を有し、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項４】
画素部と、
信号線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項５】
画素部と、
信号線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項６】
画素部と、
信号線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項７】
画素部と、
信号線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記第１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項８】
信号線と、
電源線と、
走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、電荷供給端子、第３のトランジスタ、及び発光素子を有し、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項９】
信号線と、
電源線と、
第１の走査線と、
第２の走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有し、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項１０】
画素部と、
信号線と、
電源線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が電荷供給端子に電気的に接続される表示装置。
【請求項１１】
画素部と、
信号線と、
電源線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項１２】
画素部と、
信号線と、
電源線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が電荷供給端子に電気的に接続される表示装置。
【請求項１３】
画素部と、
信号線と
電源線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の表示装置を表示部に有する電子機器。
【請求項１】
信号線と、
画素と、を有し、
前記画素は、第１のスイッチング素子と、
第１の電極が前記第１のスイッチング素子を介して前記信号線に電気的に接続された容量素子と、
前記容量素子の前記第１の電極に電気的に接続された表示素子と、
第２のスイッチング素子と、
前記第２のスイッチング素子を介して前記容量素子の第２の電極に電気的に接続された電荷供給端子と、を有する表示装置。
【請求項２】
信号線と、
走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有し、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項３】
信号線と、
第１の走査線と、
第２の走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子と、を有し、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項４】
画素部と、
信号線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項５】
画素部と、
信号線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、第２の容量素子、第２のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記第１の容量素子の第２の電極に電気的に接続され、前記ソース端子及び前記ドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項６】
画素部と、
信号線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項７】
画素部と、
信号線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、第１の容量素子、及び第２の容量素子を有する複数の画素と、第２のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記第１の容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及び前記ドレイン端子の他方に電気的に接続され、
前記第２の容量素子は、第１の電極が前記第１の容量素子の前記第１の電極に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記第１の容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項８】
信号線と、
電源線と、
走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、電荷供給端子、第３のトランジスタ、及び発光素子を有し、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項９】
信号線と、
電源線と、
第１の走査線と、
第２の走査線と、
画素と、を有し、
前記画素は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有し、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項１０】
画素部と、
信号線と、
電源線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が電荷供給端子に電気的に接続される表示装置。
【請求項１１】
画素部と、
信号線と、
電源線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、発光素子、第３のトランジスタ、及び電荷供給端子を有する複数の画素を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項１２】
画素部と、
信号線と、
電源線と、
走査線と、
前記走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が電荷供給端子に電気的に接続される表示装置。
【請求項１３】
画素部と、
信号線と
電源線と、
第１の走査線と、
第２の走査線と、
前記第１の走査線及び前記第２の走査線に電気的に接続された走査線駆動回路と、
前記信号線及び前記電源線に電気的に接続された信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路に電気的に接続され、前記走査線駆動回路及び前記信号線駆動回路に制御信号を出力する制御回路と、を有し、
前記画素部は、第１のトランジスタ、容量素子、第２のトランジスタ、及び発光素子を有する複数の画素と、第３のトランジスタと、電荷供給端子と、を備え、
前記第１のトランジスタは、ゲート端子が前記第１の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記信号線に電気的に接続され、
前記容量素子は、第１の電極が前記第１のトランジスタの前記ソース端子及びドレイン端子の他方に電気的に接続され、
前記第２のトランジスタは、ゲート端子が前記第１のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、ソース端子及びドレイン端子の一方が前記電源線に電気的に接続され、
前記発光素子は、第１の電極が前記第２のトランジスタのソース端子及びドレイン端子の他方に電気的に接続され、
前記第３のトランジスタは、ゲート端子が前記第２の走査線に電気的に接続され、ソース端子及びドレイン端子の一方が前記複数の画素における前記容量素子の第２の電極に電気的に接続され、ソース端子及びドレイン端子の他方が前記電荷供給端子に電気的に接続される表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の表示装置を表示部に有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００９−１２２６５７（Ｐ２００９−１２２６５７Ａ）
【公開日】平成２１年６月４日（２００９．６．４）
【国際特許分類】
【出願番号】特願２００８−２６７６８８（Ｐ２００８−２６７６８８）
【出願日】平成２０年１０月１６日（２００８．１０．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年６月４日（２００９．６．４）
【国際特許分類】
【出願日】平成２０年１０月１６日（２００８．１０．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]