過電流検出回路
【課題】カレントミラー回路を構成するトランジスタにおいて発生するアーリー効果の影響を排除して、過電流検出精度を向上可能な過電流検出回路を提供する。
【解決手段】過電流検出回路21が、MOSトランジスタ2により負荷1を通電駆動すると、負荷電流の1/nの電流をMOSトランジスタ3側に流し、更にその電流をカレントミラー回路6によりミラーさせて抵抗10及び電圧検出回路11により検出を行なう場合、カレントミラー回路6とMOSトランジスタ3並びに電流検出抵抗10との間に、アーリー効果キャンセル回路29を配置する。
【解決手段】過電流検出回路21が、MOSトランジスタ2により負荷1を通電駆動すると、負荷電流の1/nの電流をMOSトランジスタ3側に流し、更にその電流をカレントミラー回路6によりミラーさせて抵抗10及び電圧検出回路11により検出を行なう場合、カレントミラー回路6とMOSトランジスタ3並びに電流検出抵抗10との間に、アーリー効果キャンセル回路29を配置する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、負荷に対して直列に接続される出力トランジスタに流れる電流を検出するための回路に関する。
【背景技術】
【0002】
図12には、例えば、車両に搭載され、負荷を通電駆動するための出力トランジスタを介して流れる過電流を検出する回路の一構成例を示す。電源と負荷側のグランドPGNDとの間には、負荷1(例えば、ソレノイド,ランプ,DCモータ等),NチャネルMOSトランジスタ2の直列回路が接続されている。もう1つのNチャネルMOSトランジスタ3のソースは、MOSトランジスタ2のソースと共通に負荷側グランドPGNDに接続されている。MOSトランジスタ2及び3のゲートはドライバ4の出力端子に共通に接続されており、MOSトランジスタ2及び3は、ドライバ4の入力端子に与えられるゲート信号INによって同時にON,OFFされる。
【0003】
MOSトランジスタ2,3のドレインは、オペアンプ5の非反転入力端子,反転入力端子に夫々接続されており、オペアンプ5の出力端子は、カレントミラー回路6の端子aに接続されている。カレントミラー回路6は、3つのPNPトランジスタ7〜9で構成され、トランジスタ7及び8のエミッタは、オペアンプ5の出力端子に接続されている。トランジスタ7及び8のベースはトランジスタ9のエミッタに共通に接続され、トランジスタ9のベースはトランジスタ8のコレクタに、コレクタは回路側のグランドGNDに接続されている。
そして、トランジスタ7のコレクタ(端子c)は電流検出用の抵抗10を介して回路側グランドGNDに接続されており、トランジスタ8のコレクタ(端子b)はMOSトランジスタ3のドレインに接続されている。また、トランジスタ7のコレクタは電圧検出回路11の入力端子に接続されている。尚、MOSトランジスタ2,3のサイズ比は、n:1に設定されている。
【0004】
上記のように構成された過電流検出回路12は、以下のように作用する。ゲート信号INが与えられてMOSトランジスタ2及び3が同時にONされると、MOSトランジスタ2を介して負荷1に電流ILが流れる。オペアンプ5は、この時に発生するMOSトランジスタ2のドレイン電圧とMOSトランジスタ3のドレイン電圧とが等しくなるように出力電圧を調整するので、MOSトランジスタ3には、出力電流ILの1/nの電流が流れるようになる。
そして、カレントミラー回路6は、トランジスタ8側に流れる電流と同じ電流をトランジスタ7側に流し、その電流が検出用の抵抗10に流れて電圧に変換される。電圧検出回路11は、例えば抵抗10の端子電圧が所定のしきい値を超えたか否かによって過電流検出信号IVを出力する。若しくは、抵抗10の端子電圧をA/D変換したデータをIVとして出力する(この場合過電流の検出判定は、データIVを読み込むCPUなどにより行われる)。尚、上記の回路と同様の原理に基づいて過電流検出を行なう類似した構成は、例えば特許文献1に開示されている。
【特許文献1】特許第3680513号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、過電流検出回路12には以下のような問題がある。カレントミラー回路6を構成するトランジスタ7,8のコレクタ電位について考えると、トランジスタ8のコレクタ電位Vc(T8)は、以下のようになる。
Vc(T8)=Ve(T8)−Vbe(T8)−Vbe(T9)
尚、Ve(T8)は、トランジスタ8のエミッタ電位、Vbeは各トランジスタのベース−エミッタ間電圧である。
【0006】
一方、トランジスタ7のコレクタ電位Vc(T7)は、コレクタ電流をI1とし、抵抗10の抵抗値をR10とすると、
Vc(T7)=R10×I1
となる。即ち、トランジスタ7,8のコレクタ電位が異なるため、トランジスタ7,8のエミッタ−コレクタ間電圧にも差異があり、アーリー効果によって両者を流れるコレクタ電流にもずれが生じることになる。従って、カレントミラー動作が正確に行われなくなり、過電流検出精度が低下するという問題があった。
【0007】
本発明は上記事情に鑑みてなされたものであり、その目的は、カレントミラー回路を構成するトランジスタにおいて発生するアーリー効果の影響を排除して、過電流検出精度を向上させることができる過電流検出回路を提供することにある。
【課題を解決するための手段】
【0008】
請求項1記載の過電流検出回路によれば、カレントミラー回路と検出用トランジスタ並びに電流検出手段との間に、共通接続される入力端子に所定電圧が印加されるとカレントミラー回路側に接続されている出力端子の電位が定まるように1対のトランジスタを配置する。即ち、上記1対のトランジスタの入力端子に所定電圧を付与すれば、カレントミラー回路において電流出力側となる1対の端子の電位が等しくなる。従って、カレントミラー回路の内部でミラー対をなすトランジスタにアーリー効果が発生してもその影響を受けなくなり、夫々のトランジスタを介して流れる電流が等しくなるので、過電流の検出精度を向上させることができる。
【0009】
請求項2記載の過電流検出回路によれば、オペアンプの入力段を構成する1対のトランジスタのグランド側出力端子を、回路側のグランドとは分離されている負荷側グランドに直結,若しくは抵抗素子を介して接続する。即ち、図12に示したように、過電流検出回路12が適用されるシステムの種類によっては、ノイズの影響を排除するため、電流が多く流れる負荷側グランドPGNDを通常の回路グランドGNDと分離するケースがある。その場合、2つのグランドGND,PGND間に電位差が生じて、過電流検出回路12の検出動作が不安定になることがある。
例えば、負荷側グランドの電位が回路側グランドに対して相対的に低下すると、オペアンプの低電位側の同相入力範囲を下回り、オペアンプが動作できなくなる場合がある。斯様な問題を解決するには、回路中の適切な箇所に例えばダイオードなどのレベルシフト用の素子と、それに伴い入力電圧が低下した場合の逆流を防止するためのダイオードを挿入することが考えられる。
【0010】
しかしながら、今度はオペアンプの入力電圧が0V付近まで低下した場合を想定すると、逆流防止用ダイオードを挿入した結果、入力段トランジスタのグランド側出力端子の電位はダイオードの順方向電圧分だけ上昇するため、入力段トランジスタが飽和し易くなる。その結果、オペアンプの精度、更には回路全体の電流検出精度が悪化するという別の問題が発生する。そこで、請求項2では、オペアンプの入力段トランジスタのグランド側出力端子を負荷側グランドに直結,若しくは抵抗素子を介して接続することで、負荷側グランドの電位が回路側グランドに対して相対的に低下した場合の問題が解消される。それに伴い逆流防止用ダイオードも不要となるので、入力電圧が低下した場合にオペアンプの精度が悪化するという問題についても解消することができる。
【0011】
請求項3記載の過電流検出回路によれば、各回路素子を同一の半導体基板上に形成する場合に、半導体基板をSOI基板で構成し、各回路素子の形成領域を絶縁膜材料を用いたトレンチ分離によって形成する。即ち、過電流検出回路を同一の半導体基板上に形成する際に各回路素子をPN接合分離すると、寄生ダイオードが存在するためトランジスタの動作電圧範囲が制限されてしまう。従って、各回路素子の形成領域をSOI基板上でトレンチ分離すれば、上記のような動作電圧範囲が制限される問題は解消される。
【発明を実施するための最良の形態】
【0012】
(第1実施例)
以下本発明を、車両に搭載される負荷を通電駆動する回路に適用した場合の第1実施例について図1乃至図5を参照して説明する。尚、図12と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施例の過電流検出回路21では、従来の過電流検出回路12に対して、カレントミラー回路6の端子b,cとMOSトランジスタ3(検出用トランジスタ)のドレイン,電流検出抵抗(電流検出手段)10との間に、1対のPNPトランジスタ22,23を挿入している。
即ち、トランジスタ22,23のエミッタ(出力端子)はカレントミラー回路6側に、コレクタ(出力端子)はMOSトランジスタ3,電流検出抵抗10側に接続され、ベース(入力端子)は電圧バッファ24の出力端子に共通に接続されている。電圧バッファ24は、電源VBと回路グランドGNDとの間に直列接続される分圧抵抗25及び26により分圧された電位を、所定電圧VRとしてトランジスタ22,23のベースに出力する。
【0013】
図2にはカレントミラー回路6の具体構成を示すが、図12と同様にトランジスタ7〜9によって構成しても良いし(a)、トランジスタ7(副トランジスタ),8(主トランジスタ)のみで構成しても良い(b)。また、PチャネルMOSトランジスタ27,28によって構成しても良い(c)。
ここで、請求項1の「主トランジスタ」とは、ミラー対を構成するトランジスタにおいてベース(又はゲート)が自身のコレクタ(又はドレイン)に接続されている側を言うものとし、「副トランジスタ」とは他方のトランジスタを言うものとする。図2(a)の場合も、間にトランジスタ9を介しているがトランジスタ8が「主トランジスタ」となる。
尚、図1において、従来の過電流検出回路12に付加した構成部分は、アーリー効果キャンセル回路29を構成している。
【0014】
次に、本実施例の作用について説明する。過電流検出回路21では、アーリー効果キャンセル回路29を備えたことにより、カレントミラー回路6を構成する例えばトランジスタ7,8のコレクタ電位は常に等しくなる。即ち、何れも電圧バッファ24によって付与される所定電圧VRより、トランジスタ7,8のベース−エミッタ間電圧Vbeだけ高い電位となる。従って、トランジスタ7,8にアーリー効果が生じたとしても、両者のコレクタ電位が等しくなることでその影響を受けることなく、両者を介して流れる電流は等しくなり、過電流検出を安定して行なうことができる。
【0015】
また、アーリー効果キャンセル回路29を備えたことで、以下のような作用効果も得ることができる。従来の過電流検出回路12について考えると、過電流検出回路12が適用されるシステムの種類によっては、ノイズの影響を排除するため、電流が多く流れる負荷側のPGNDを通常の回路グランドであるGNDと分離している。2つのグランドGND,PGNDは基本的には同電位であるが、負荷電流の流れ方によっては両者間に電位差が生じて、過電流検出回路12の検出動作が不安定になることがある。
【0016】
例えば、PGNDの電位がGNDの電位0Vに対して−1.5Vになっている場合を想定する。出力電流ILが比較的小さい場合、MOSトランジスタ2(出力トランジスタ)のドレイン−ソース間電圧は非常に低いため、MOSトランジスタ2のドレイン電圧も略−1.5Vになる。そして、オペアンプ5は、MOSトランジスタ3側のドレイン電圧がMOSトランジスタ2側よりも高い場合は出力電圧を低下させるように作用するが、オペアンプ5のグランドはGND側であるため、出力電圧は最低でも0Vにしかならない。
【0017】
また、カレントミラー回路6においては、MOSトランジスタ3のドレインとの間にトランジスタ7,8が接続されているため、ベース−エミッタ間電圧Vbe2段分の電圧降下が発生する。従って、例えばVbe=0.5Vとすれば(車両における高温環境(例えば、150℃程度)を想定している)、MOSトランジスタ3のドレインは最低で−1.0Vとなる。その結果、MOSトランジスタ2,3のドレイン電圧に0.5Vの差が生じることになり、両者を介して流れる電流の比はn:1にならず、カレントミラー回路6に流れる電流も等しくならないため、過電流検出が正確に行われなくなる。
【0018】
また、オペアンプ5の内部構成によっても、過電流検出に影響を与える場合がある。図3は、極めて一般的なオペアンプ5の内部回路を示す(以下は、動作説明に係る要部のみに符号を付す)。PNPトランジスタ30〜33は、オペアンプ5の入力段における差動対を構成しており、NPNトランジスタ34及び35は、上記差動対に流れる電流を比較するためのカレントミラー回路である。そして、トランジスタ34を駆動するために必要な入力電圧は以下のようになる。
Vbe(T34)+Vsat(T32)−Vbe(T32)−Vbe(T30)
ここで、Vsat(T32)は、トランジスタ32のエミッタ−コレクタ間飽和電圧である。例えば、Vbe=0.5V,Vsat=0.1Vとすると、オペアンプ5の低電位側の同相入力電圧は、
0.5+0.1−0.5−0.5=−0.4(V)
となる。従って、PGNDが−1.5Vになると同相入力電圧範囲を下回るため、オペアンプ5は動作ができなくなってしまう。
【0019】
上記のような問題を解決する構成を、図4及び図5に示す。図4では、カレントミラー回路6を構成するトランジスタ8のコレクタと、MOSトランジスタ3のドレインとの間に、レベルシフト用のダイオード36a,36bを挿入している。これにより、PGNDが−1.5Vとなり、オペアンプ5が0Vまでしか出力できない場合でも、MOSトランジスタ3のドレイン電位は−2.0Vまでカバーできるので、誤差なく動作することが可能となる。
【0020】
一方、図5は、オペアンプ5の同相入力範囲を改善したものであり、差動対の入力段におけるトランジスタ32のベースとトランジスタ30のエミッタとの間、トランジスタ33のベースとトランジスタ31のエミッタとの間にダイオード37a〜37c,38a〜38cの直列回路を夫々挿入している。また、トランジスタ30,31のコレクタとGNDとの間にも、ダイオード39,40を挿入している。斯様に構成した場合、オペアンプ5Aの最低入力電圧は、
Vbe(T34)+Vsat(T32)−Vbe(T32)−VA−Vbe(T30)
(VAは、ダイオード37a〜37cによるレベルシフト電圧)となり、VA=1.5Vであるとすれば、オペアンプ5Aは−0.4−1.5=−1.9(V)まで動作することができる。尚、ダイオード39,40は、オペアンプ5Aの入力電圧が0Vを下回った場合に、GND側から入力端子に電流が回り込むことを防止するために挿入されている。
【0021】
そして、図4の過電流検出回路12Aに図5のオペアンプ5Aを組み合わせると、以下のような問題が発生する。例えば、PGND側の電位が+1.5Vである場合に、オペアンプ5Aに供給すべき電源VBの電圧を検討する。この場合、最低限必要な電圧VBは、
VB=1.5+Ron×IM+Vf×2+Vbe(T9)+Vbe(T8)
+Vbe(T41)+Vsat(T25)
但し、RonはMOSトランジスタ3のON抵抗,IMはMOSトランジスタ3を介して流れる電流、Vbe(T41)はオペアンプ5Aの出力段におけるNPNトランジスタ41のベース−エミッタ間電圧、Vsat(T42)は、オペアンプ5Aにおいて電源側カレントミラー回路を構成しているPNPトランジスタ42のコレクタ−エミッタ間電圧である。
【0022】
上式において、Ron×IM=0.1V,Vf=Vbe=0.9V(車両における低温環境(例えば、−40℃)を想定),Vsat=0.1Vとすると、
VB=1.5+0.1+0.9×2+0.9×3+0.1=6.2(V)
となる。従って、VB=6V程度で動作する仕様のシステムには適用することができない。尚、VB=6Vは、車両が低温環境下を走行する場合において保証すべきとされているバッテリ電圧の目安である。
【0023】
ここで、上記構成と本実施例の過電流検出回路21とを比較する。過電流検出回路21において、オペアンプ5を動作させるための電源VBの最低電圧を考察する。アーリー効果キャンセル回路29において付与する所定電圧VRを1.5Vにすると、
VB=1.5+Vbe(T22)+Vbe(T9)+Vbe(T8)+Vbe(T41)
+Vsat(T25)
となる。そして、同様にVbe=0.9V,Vsat=0.1Vとすると、
VB=1.5+0.9×4+0.1=5.2(V)
となって、最低動作電圧を過電流検出回路12Aとオペアンプ5Aとの組み合わせよりも1V改善することができ、VB=6Vの場合でも十分に動作することが可能となる。
【0024】
即ち、上記のように定まる最低電源電圧は、負荷側グランドPGNDの電位やMOSトランジスタ3のON抵抗に依存することなく、アーリー効果キャンセル回路29において付与する所定電圧VRを基準として決定される。従って、所定電圧VRの値を適宜設定することで最低電源電圧を調整することができる。
【0025】
以上のように本実施例によれば、過電流検出回路21において、カレントミラー回路6とMOSトランジスタ3並びに電流検出抵抗10との間に、アーリー効果キャンセル回路29を配置したので、カレントミラー回路6を構成するトランジスタ7,8にアーリー効果が発生してもその影響を受けなくなり、過電流の検出精度を向上させることができる。
また、アーリー効果キャンセル回路29を配置したことにより、回路側グランドGNDに対して負荷側グランドPGNDが上昇した場合に対応する、オペアンプ5を動作させるための最低電源電圧をより低下させることができる。
【0026】
(第2実施例)
図6は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例は、オペアンプ5の構成を改良したもので、オペアンプ51は、図5に示すオペアンプ5Aより逆流防止用のダイオード39,40を削除すると共に、入力段のトランジスタ30,31のコレクタ(グランド側出力端子)を、負荷側グランドPGNDに直結したものである。
以上のようにオペアンプ51を構成することで、次のような作用効果を得ることができる。先ず、第1実施例において指摘したように、負荷側グランドPGNDの電位が相対的に低下した場合、オペアンプ5の同相入力電圧を下回ってしまうという問題が解消される。それに伴い、逆流防止用のダイオード39,40も不要となっている。
【0027】
即ち、図5に示すオペアンプ5Aにおいてはダイオード39,40を挿入したことにより、入力段のトランジスタ30,31のコレクタにはそれらの順方向電圧Vfが作用する。例えば、入力電圧が0Vである場合、トランジスタ30,31のエミッタ電位は夫々のベース−エミッタ間電圧Vbeによって決まる。そして、一般にVbe=Vfであるため、トランジスタ30,31のコレクタ−エミッタ間電圧は0Vに近くなり、両者は飽和領域で動作することになる。従って、トランジスタ30,31のhFEが低下し、エミッタ電流の殆どがベース電流として流れるため、その結果、オペアンプ5Aの入力電流は入力電圧が低い場合に大きくなり、入力端子側のインピーダンスが異なると誤差が発生する要因となってしまう。
【0028】
これに対して、オペアンプ51では電流回り込み防止用のダイオード39,40が不要となるので、入力段を構成するトランジスタ30,31は飽和領域で動作することがない。ここで、トランジスタ30について、コレクタ−エミッタ間電圧を求める。トランジスタ30のエミッタ電圧Ve(T30),コレクタ電圧Vc(T30)は、負荷側グランドPGNDの電位をVPGとすると、
Ve(T30)=VPG+Ron×IM+Vbe(T30)
Vc(T30)=VPG
であるから、コレクタ−エミッタ間電圧Vce(T30)は、
Vce(T30)=Vc(T30)−Ve(T30)
=−Ron×IM−Vbe(T30)
となる。よって、検出電流IMが非常に小さくRon×IMがほぼ0Vであったとしても、コレクタ−エミッタ間電圧Vceには、ベース−エミッタ間電圧Vbeによる電位差があるため、トランジスタ30は飽和領域に至ることはない。従って、トランジスタ30,31のhFEが低下してオペアンプ51の入力電流が増加することは回避され、入力側のインピーダンスが異なることによる検出誤差が発生しなくなり、過電流検出をより高い精度で行なうことが可能となる。
【0029】
以上のように第2実施例によれば、オペアンプ51の入力段を構成するトランジスタ30,31のコレクタを負荷側グランドPGNDに直結したので、レベルシフト用の素子を削除したり或いは素子数を減らしたとしても、負荷側グランドPGNDの電位が相対的に低下した場合にオペアンプが動作できなくなるという問題は解消される。そして、電流回り込み防止用のダイオード39,40が不要となりトランジスタ30,31が飽和領域で動作することも防止されるので、過電流検出をより高精度で行なうことができる。
【0030】
(第3実施例)
図7は本発明の第3実施例であり、オペアンプ52は、オペアンプ51に対してレベルシフト用のダイオード37c,38cを削除すると共に、入力段における差動対の段数を1段増やした構成である。即ち、ダイオード37a,38aのアノードと、トランジスタ32,33のベースとの間には、PNPトランジスタ53,54が追加されている。これらについては個別の設計に応じて適宜変更すれば良い。
【0031】
(第4実施例)
図8は本発明の第4実施例であり、過電流検出回路55を構成するアーリー効果キャンセル回路56を、PNPトランジスタ22,23に替えて、PチャネルMOSトランジスタ57,58で構成したものである。斯様に構成した場合も、カレントミラー回路6を構成するトランジスタ8,9のコレクタ電位は、MOSトランジスタ57,58にゲート電圧として与えられる所定電圧VRに対して、しきい値電圧VTだけ高い電圧として設定される。
【0032】
(第5実施例)
図9は本発明の第5実施例であり、オペアンプ59は、オペアンプ51に対してバイポーラトランジスタを全てMOSトランジスタに置き換えた構成である。
【0033】
(第6実施例)
図10及び図11は本発明の第6実施例を示すものである。第6実施例は、例えば第1実施例における過電流検出回路21を同一の半導体基板上にワンチップで形成する場合、図10に示すように、各回路素子を、埋め込み酸化膜(SiO2)61を有するSOI(Silicon On Insulator)基板62上に形成する。そして、例えばPNPトランジスタなどを、埋め込み酸化膜61に達するトレンチ63の内部に酸化膜材料(絶縁膜材料)64を埋設することでトレンチ分離された領域に形成する。尚、図10(a)は素子形成領域の平面図、図10(b)は素子形成領域の模式的な断面図である。
【0034】
即ち、本発明の過電流検出回路は、上述したように動作するために必要な電位を各部に確保することを目的としている。そのため、例えば図11に示すように、PN接合分離によって形成すると、素子形成領域の外周部分となるP+領域を回路グランドGND(最低電位)に接続することになる。すると、P+領域とN+領域との間には寄生ダイオードが構成されるので、PNPトランジスタを負電位で動作させることができなくなる。
【0035】
同様に、NPNトランジスタや回路を構成するダイオードについても回路グランドGNDから寄生ダイオードが接続される。従って、あらゆる回路素子は−Vf以上の電位でしか動作できず、各実施例に示した構成を用いても負荷側グランドPGNDが±1.5V程度変動した場合の回路動作が保証できなくなってしまう。
そこで、図10に示すようにSOI基板62上でトレンチ分離を行う構成とすれば、PN接合分離を用いた場合のような回路動作の制限は発生せず、本発明の過電流検出回路を有効に動作させることができる。
【0036】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
出力トランジスタによって負荷をロウサイド駆動するものに限らず、ハイサイド駆動するものに適用しても良い。
カレントミラー回路は、グランド側に配置しても良い。その場合、アーリー効果キャンセル回路を構成する素子は、NPNトランジスタやNチャネルMOSトランジスタを使用すれば良い。
第2実施例において、トランジスタ30,31のコレクタをPGNDに直結することに替えて、抵抗値が比較的小さい抵抗素子を介して接続しても良い。
車両上で負荷を通電駆動するものに限ることなく、広く適用することができる。
【図面の簡単な説明】
【0037】
【図1】本発明を、車両に搭載される負荷を通電駆動する回路に適用した場合の第1実施例であり、過電流検出回路の構成を示す図
【図2】カレントミラー回路の具体構成例を示す図
【図3】一般的なオペアンプの内部回路を示す図
【図4】従来構成における他の問題を解決するため、従来の過電流検出回路について行う対策を示す図
【図5】従来構成における他の問題を解決するため、オペアンプについて行う対策を示す図
【図6】本発明の第2実施例を示すオペアンプの内部回路を示す図
【図7】本発明の第3実施例を示す図6相当図
【図8】本発明の第4実施例を示す図1相当図
【図9】本発明の第5実施例を示す図6相当図
【図10】本発明の第6実施例であり、(a)は半導体基板上に過電流検出回路を形成した場合の素子形成領域を示す平面図、(b)は(a)の断面構造を模式的に示す図
【図11】比較のため、PN接合分離を用いて形成した場合の図10相当図
【図12】従来技術を示す図1相当図
【符号の説明】
【0038】
図面中、1は負荷、2はNチャネルMOSトランジスタ(出力トランジスタ)、3はNチャネルMOSトランジスタ(検出用トランジスタ)、5はオペアンプ、6はカレントミラー回路、7はNPNトランジスタ(副トランジスタ)、8はNPNトランジスタ(主トランジスタ)、10は電流検出抵抗(電流検出手段)、11は電圧検出回路(電流検出手段)、21は過電流検出回路、22,23はPNPトランジスタ、29はアーリー効果キャンセル回路、30,31はPNPトランジスタ、51,52はオペアンプ、55は過電流検出回路、56はアーリー効果キャンセル回路、57,58はPチャネルMOSトランジスタ、59はオペアンプ、62はSOI基板(半導体基板)、64は酸化膜材料(絶縁膜材料)を示す。
【技術分野】
【0001】
本発明は、負荷に対して直列に接続される出力トランジスタに流れる電流を検出するための回路に関する。
【背景技術】
【0002】
図12には、例えば、車両に搭載され、負荷を通電駆動するための出力トランジスタを介して流れる過電流を検出する回路の一構成例を示す。電源と負荷側のグランドPGNDとの間には、負荷1(例えば、ソレノイド,ランプ,DCモータ等),NチャネルMOSトランジスタ2の直列回路が接続されている。もう1つのNチャネルMOSトランジスタ3のソースは、MOSトランジスタ2のソースと共通に負荷側グランドPGNDに接続されている。MOSトランジスタ2及び3のゲートはドライバ4の出力端子に共通に接続されており、MOSトランジスタ2及び3は、ドライバ4の入力端子に与えられるゲート信号INによって同時にON,OFFされる。
【0003】
MOSトランジスタ2,3のドレインは、オペアンプ5の非反転入力端子,反転入力端子に夫々接続されており、オペアンプ5の出力端子は、カレントミラー回路6の端子aに接続されている。カレントミラー回路6は、3つのPNPトランジスタ7〜9で構成され、トランジスタ7及び8のエミッタは、オペアンプ5の出力端子に接続されている。トランジスタ7及び8のベースはトランジスタ9のエミッタに共通に接続され、トランジスタ9のベースはトランジスタ8のコレクタに、コレクタは回路側のグランドGNDに接続されている。
そして、トランジスタ7のコレクタ(端子c)は電流検出用の抵抗10を介して回路側グランドGNDに接続されており、トランジスタ8のコレクタ(端子b)はMOSトランジスタ3のドレインに接続されている。また、トランジスタ7のコレクタは電圧検出回路11の入力端子に接続されている。尚、MOSトランジスタ2,3のサイズ比は、n:1に設定されている。
【0004】
上記のように構成された過電流検出回路12は、以下のように作用する。ゲート信号INが与えられてMOSトランジスタ2及び3が同時にONされると、MOSトランジスタ2を介して負荷1に電流ILが流れる。オペアンプ5は、この時に発生するMOSトランジスタ2のドレイン電圧とMOSトランジスタ3のドレイン電圧とが等しくなるように出力電圧を調整するので、MOSトランジスタ3には、出力電流ILの1/nの電流が流れるようになる。
そして、カレントミラー回路6は、トランジスタ8側に流れる電流と同じ電流をトランジスタ7側に流し、その電流が検出用の抵抗10に流れて電圧に変換される。電圧検出回路11は、例えば抵抗10の端子電圧が所定のしきい値を超えたか否かによって過電流検出信号IVを出力する。若しくは、抵抗10の端子電圧をA/D変換したデータをIVとして出力する(この場合過電流の検出判定は、データIVを読み込むCPUなどにより行われる)。尚、上記の回路と同様の原理に基づいて過電流検出を行なう類似した構成は、例えば特許文献1に開示されている。
【特許文献1】特許第3680513号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、過電流検出回路12には以下のような問題がある。カレントミラー回路6を構成するトランジスタ7,8のコレクタ電位について考えると、トランジスタ8のコレクタ電位Vc(T8)は、以下のようになる。
Vc(T8)=Ve(T8)−Vbe(T8)−Vbe(T9)
尚、Ve(T8)は、トランジスタ8のエミッタ電位、Vbeは各トランジスタのベース−エミッタ間電圧である。
【0006】
一方、トランジスタ7のコレクタ電位Vc(T7)は、コレクタ電流をI1とし、抵抗10の抵抗値をR10とすると、
Vc(T7)=R10×I1
となる。即ち、トランジスタ7,8のコレクタ電位が異なるため、トランジスタ7,8のエミッタ−コレクタ間電圧にも差異があり、アーリー効果によって両者を流れるコレクタ電流にもずれが生じることになる。従って、カレントミラー動作が正確に行われなくなり、過電流検出精度が低下するという問題があった。
【0007】
本発明は上記事情に鑑みてなされたものであり、その目的は、カレントミラー回路を構成するトランジスタにおいて発生するアーリー効果の影響を排除して、過電流検出精度を向上させることができる過電流検出回路を提供することにある。
【課題を解決するための手段】
【0008】
請求項1記載の過電流検出回路によれば、カレントミラー回路と検出用トランジスタ並びに電流検出手段との間に、共通接続される入力端子に所定電圧が印加されるとカレントミラー回路側に接続されている出力端子の電位が定まるように1対のトランジスタを配置する。即ち、上記1対のトランジスタの入力端子に所定電圧を付与すれば、カレントミラー回路において電流出力側となる1対の端子の電位が等しくなる。従って、カレントミラー回路の内部でミラー対をなすトランジスタにアーリー効果が発生してもその影響を受けなくなり、夫々のトランジスタを介して流れる電流が等しくなるので、過電流の検出精度を向上させることができる。
【0009】
請求項2記載の過電流検出回路によれば、オペアンプの入力段を構成する1対のトランジスタのグランド側出力端子を、回路側のグランドとは分離されている負荷側グランドに直結,若しくは抵抗素子を介して接続する。即ち、図12に示したように、過電流検出回路12が適用されるシステムの種類によっては、ノイズの影響を排除するため、電流が多く流れる負荷側グランドPGNDを通常の回路グランドGNDと分離するケースがある。その場合、2つのグランドGND,PGND間に電位差が生じて、過電流検出回路12の検出動作が不安定になることがある。
例えば、負荷側グランドの電位が回路側グランドに対して相対的に低下すると、オペアンプの低電位側の同相入力範囲を下回り、オペアンプが動作できなくなる場合がある。斯様な問題を解決するには、回路中の適切な箇所に例えばダイオードなどのレベルシフト用の素子と、それに伴い入力電圧が低下した場合の逆流を防止するためのダイオードを挿入することが考えられる。
【0010】
しかしながら、今度はオペアンプの入力電圧が0V付近まで低下した場合を想定すると、逆流防止用ダイオードを挿入した結果、入力段トランジスタのグランド側出力端子の電位はダイオードの順方向電圧分だけ上昇するため、入力段トランジスタが飽和し易くなる。その結果、オペアンプの精度、更には回路全体の電流検出精度が悪化するという別の問題が発生する。そこで、請求項2では、オペアンプの入力段トランジスタのグランド側出力端子を負荷側グランドに直結,若しくは抵抗素子を介して接続することで、負荷側グランドの電位が回路側グランドに対して相対的に低下した場合の問題が解消される。それに伴い逆流防止用ダイオードも不要となるので、入力電圧が低下した場合にオペアンプの精度が悪化するという問題についても解消することができる。
【0011】
請求項3記載の過電流検出回路によれば、各回路素子を同一の半導体基板上に形成する場合に、半導体基板をSOI基板で構成し、各回路素子の形成領域を絶縁膜材料を用いたトレンチ分離によって形成する。即ち、過電流検出回路を同一の半導体基板上に形成する際に各回路素子をPN接合分離すると、寄生ダイオードが存在するためトランジスタの動作電圧範囲が制限されてしまう。従って、各回路素子の形成領域をSOI基板上でトレンチ分離すれば、上記のような動作電圧範囲が制限される問題は解消される。
【発明を実施するための最良の形態】
【0012】
(第1実施例)
以下本発明を、車両に搭載される負荷を通電駆動する回路に適用した場合の第1実施例について図1乃至図5を参照して説明する。尚、図12と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施例の過電流検出回路21では、従来の過電流検出回路12に対して、カレントミラー回路6の端子b,cとMOSトランジスタ3(検出用トランジスタ)のドレイン,電流検出抵抗(電流検出手段)10との間に、1対のPNPトランジスタ22,23を挿入している。
即ち、トランジスタ22,23のエミッタ(出力端子)はカレントミラー回路6側に、コレクタ(出力端子)はMOSトランジスタ3,電流検出抵抗10側に接続され、ベース(入力端子)は電圧バッファ24の出力端子に共通に接続されている。電圧バッファ24は、電源VBと回路グランドGNDとの間に直列接続される分圧抵抗25及び26により分圧された電位を、所定電圧VRとしてトランジスタ22,23のベースに出力する。
【0013】
図2にはカレントミラー回路6の具体構成を示すが、図12と同様にトランジスタ7〜9によって構成しても良いし(a)、トランジスタ7(副トランジスタ),8(主トランジスタ)のみで構成しても良い(b)。また、PチャネルMOSトランジスタ27,28によって構成しても良い(c)。
ここで、請求項1の「主トランジスタ」とは、ミラー対を構成するトランジスタにおいてベース(又はゲート)が自身のコレクタ(又はドレイン)に接続されている側を言うものとし、「副トランジスタ」とは他方のトランジスタを言うものとする。図2(a)の場合も、間にトランジスタ9を介しているがトランジスタ8が「主トランジスタ」となる。
尚、図1において、従来の過電流検出回路12に付加した構成部分は、アーリー効果キャンセル回路29を構成している。
【0014】
次に、本実施例の作用について説明する。過電流検出回路21では、アーリー効果キャンセル回路29を備えたことにより、カレントミラー回路6を構成する例えばトランジスタ7,8のコレクタ電位は常に等しくなる。即ち、何れも電圧バッファ24によって付与される所定電圧VRより、トランジスタ7,8のベース−エミッタ間電圧Vbeだけ高い電位となる。従って、トランジスタ7,8にアーリー効果が生じたとしても、両者のコレクタ電位が等しくなることでその影響を受けることなく、両者を介して流れる電流は等しくなり、過電流検出を安定して行なうことができる。
【0015】
また、アーリー効果キャンセル回路29を備えたことで、以下のような作用効果も得ることができる。従来の過電流検出回路12について考えると、過電流検出回路12が適用されるシステムの種類によっては、ノイズの影響を排除するため、電流が多く流れる負荷側のPGNDを通常の回路グランドであるGNDと分離している。2つのグランドGND,PGNDは基本的には同電位であるが、負荷電流の流れ方によっては両者間に電位差が生じて、過電流検出回路12の検出動作が不安定になることがある。
【0016】
例えば、PGNDの電位がGNDの電位0Vに対して−1.5Vになっている場合を想定する。出力電流ILが比較的小さい場合、MOSトランジスタ2(出力トランジスタ)のドレイン−ソース間電圧は非常に低いため、MOSトランジスタ2のドレイン電圧も略−1.5Vになる。そして、オペアンプ5は、MOSトランジスタ3側のドレイン電圧がMOSトランジスタ2側よりも高い場合は出力電圧を低下させるように作用するが、オペアンプ5のグランドはGND側であるため、出力電圧は最低でも0Vにしかならない。
【0017】
また、カレントミラー回路6においては、MOSトランジスタ3のドレインとの間にトランジスタ7,8が接続されているため、ベース−エミッタ間電圧Vbe2段分の電圧降下が発生する。従って、例えばVbe=0.5Vとすれば(車両における高温環境(例えば、150℃程度)を想定している)、MOSトランジスタ3のドレインは最低で−1.0Vとなる。その結果、MOSトランジスタ2,3のドレイン電圧に0.5Vの差が生じることになり、両者を介して流れる電流の比はn:1にならず、カレントミラー回路6に流れる電流も等しくならないため、過電流検出が正確に行われなくなる。
【0018】
また、オペアンプ5の内部構成によっても、過電流検出に影響を与える場合がある。図3は、極めて一般的なオペアンプ5の内部回路を示す(以下は、動作説明に係る要部のみに符号を付す)。PNPトランジスタ30〜33は、オペアンプ5の入力段における差動対を構成しており、NPNトランジスタ34及び35は、上記差動対に流れる電流を比較するためのカレントミラー回路である。そして、トランジスタ34を駆動するために必要な入力電圧は以下のようになる。
Vbe(T34)+Vsat(T32)−Vbe(T32)−Vbe(T30)
ここで、Vsat(T32)は、トランジスタ32のエミッタ−コレクタ間飽和電圧である。例えば、Vbe=0.5V,Vsat=0.1Vとすると、オペアンプ5の低電位側の同相入力電圧は、
0.5+0.1−0.5−0.5=−0.4(V)
となる。従って、PGNDが−1.5Vになると同相入力電圧範囲を下回るため、オペアンプ5は動作ができなくなってしまう。
【0019】
上記のような問題を解決する構成を、図4及び図5に示す。図4では、カレントミラー回路6を構成するトランジスタ8のコレクタと、MOSトランジスタ3のドレインとの間に、レベルシフト用のダイオード36a,36bを挿入している。これにより、PGNDが−1.5Vとなり、オペアンプ5が0Vまでしか出力できない場合でも、MOSトランジスタ3のドレイン電位は−2.0Vまでカバーできるので、誤差なく動作することが可能となる。
【0020】
一方、図5は、オペアンプ5の同相入力範囲を改善したものであり、差動対の入力段におけるトランジスタ32のベースとトランジスタ30のエミッタとの間、トランジスタ33のベースとトランジスタ31のエミッタとの間にダイオード37a〜37c,38a〜38cの直列回路を夫々挿入している。また、トランジスタ30,31のコレクタとGNDとの間にも、ダイオード39,40を挿入している。斯様に構成した場合、オペアンプ5Aの最低入力電圧は、
Vbe(T34)+Vsat(T32)−Vbe(T32)−VA−Vbe(T30)
(VAは、ダイオード37a〜37cによるレベルシフト電圧)となり、VA=1.5Vであるとすれば、オペアンプ5Aは−0.4−1.5=−1.9(V)まで動作することができる。尚、ダイオード39,40は、オペアンプ5Aの入力電圧が0Vを下回った場合に、GND側から入力端子に電流が回り込むことを防止するために挿入されている。
【0021】
そして、図4の過電流検出回路12Aに図5のオペアンプ5Aを組み合わせると、以下のような問題が発生する。例えば、PGND側の電位が+1.5Vである場合に、オペアンプ5Aに供給すべき電源VBの電圧を検討する。この場合、最低限必要な電圧VBは、
VB=1.5+Ron×IM+Vf×2+Vbe(T9)+Vbe(T8)
+Vbe(T41)+Vsat(T25)
但し、RonはMOSトランジスタ3のON抵抗,IMはMOSトランジスタ3を介して流れる電流、Vbe(T41)はオペアンプ5Aの出力段におけるNPNトランジスタ41のベース−エミッタ間電圧、Vsat(T42)は、オペアンプ5Aにおいて電源側カレントミラー回路を構成しているPNPトランジスタ42のコレクタ−エミッタ間電圧である。
【0022】
上式において、Ron×IM=0.1V,Vf=Vbe=0.9V(車両における低温環境(例えば、−40℃)を想定),Vsat=0.1Vとすると、
VB=1.5+0.1+0.9×2+0.9×3+0.1=6.2(V)
となる。従って、VB=6V程度で動作する仕様のシステムには適用することができない。尚、VB=6Vは、車両が低温環境下を走行する場合において保証すべきとされているバッテリ電圧の目安である。
【0023】
ここで、上記構成と本実施例の過電流検出回路21とを比較する。過電流検出回路21において、オペアンプ5を動作させるための電源VBの最低電圧を考察する。アーリー効果キャンセル回路29において付与する所定電圧VRを1.5Vにすると、
VB=1.5+Vbe(T22)+Vbe(T9)+Vbe(T8)+Vbe(T41)
+Vsat(T25)
となる。そして、同様にVbe=0.9V,Vsat=0.1Vとすると、
VB=1.5+0.9×4+0.1=5.2(V)
となって、最低動作電圧を過電流検出回路12Aとオペアンプ5Aとの組み合わせよりも1V改善することができ、VB=6Vの場合でも十分に動作することが可能となる。
【0024】
即ち、上記のように定まる最低電源電圧は、負荷側グランドPGNDの電位やMOSトランジスタ3のON抵抗に依存することなく、アーリー効果キャンセル回路29において付与する所定電圧VRを基準として決定される。従って、所定電圧VRの値を適宜設定することで最低電源電圧を調整することができる。
【0025】
以上のように本実施例によれば、過電流検出回路21において、カレントミラー回路6とMOSトランジスタ3並びに電流検出抵抗10との間に、アーリー効果キャンセル回路29を配置したので、カレントミラー回路6を構成するトランジスタ7,8にアーリー効果が発生してもその影響を受けなくなり、過電流の検出精度を向上させることができる。
また、アーリー効果キャンセル回路29を配置したことにより、回路側グランドGNDに対して負荷側グランドPGNDが上昇した場合に対応する、オペアンプ5を動作させるための最低電源電圧をより低下させることができる。
【0026】
(第2実施例)
図6は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例は、オペアンプ5の構成を改良したもので、オペアンプ51は、図5に示すオペアンプ5Aより逆流防止用のダイオード39,40を削除すると共に、入力段のトランジスタ30,31のコレクタ(グランド側出力端子)を、負荷側グランドPGNDに直結したものである。
以上のようにオペアンプ51を構成することで、次のような作用効果を得ることができる。先ず、第1実施例において指摘したように、負荷側グランドPGNDの電位が相対的に低下した場合、オペアンプ5の同相入力電圧を下回ってしまうという問題が解消される。それに伴い、逆流防止用のダイオード39,40も不要となっている。
【0027】
即ち、図5に示すオペアンプ5Aにおいてはダイオード39,40を挿入したことにより、入力段のトランジスタ30,31のコレクタにはそれらの順方向電圧Vfが作用する。例えば、入力電圧が0Vである場合、トランジスタ30,31のエミッタ電位は夫々のベース−エミッタ間電圧Vbeによって決まる。そして、一般にVbe=Vfであるため、トランジスタ30,31のコレクタ−エミッタ間電圧は0Vに近くなり、両者は飽和領域で動作することになる。従って、トランジスタ30,31のhFEが低下し、エミッタ電流の殆どがベース電流として流れるため、その結果、オペアンプ5Aの入力電流は入力電圧が低い場合に大きくなり、入力端子側のインピーダンスが異なると誤差が発生する要因となってしまう。
【0028】
これに対して、オペアンプ51では電流回り込み防止用のダイオード39,40が不要となるので、入力段を構成するトランジスタ30,31は飽和領域で動作することがない。ここで、トランジスタ30について、コレクタ−エミッタ間電圧を求める。トランジスタ30のエミッタ電圧Ve(T30),コレクタ電圧Vc(T30)は、負荷側グランドPGNDの電位をVPGとすると、
Ve(T30)=VPG+Ron×IM+Vbe(T30)
Vc(T30)=VPG
であるから、コレクタ−エミッタ間電圧Vce(T30)は、
Vce(T30)=Vc(T30)−Ve(T30)
=−Ron×IM−Vbe(T30)
となる。よって、検出電流IMが非常に小さくRon×IMがほぼ0Vであったとしても、コレクタ−エミッタ間電圧Vceには、ベース−エミッタ間電圧Vbeによる電位差があるため、トランジスタ30は飽和領域に至ることはない。従って、トランジスタ30,31のhFEが低下してオペアンプ51の入力電流が増加することは回避され、入力側のインピーダンスが異なることによる検出誤差が発生しなくなり、過電流検出をより高い精度で行なうことが可能となる。
【0029】
以上のように第2実施例によれば、オペアンプ51の入力段を構成するトランジスタ30,31のコレクタを負荷側グランドPGNDに直結したので、レベルシフト用の素子を削除したり或いは素子数を減らしたとしても、負荷側グランドPGNDの電位が相対的に低下した場合にオペアンプが動作できなくなるという問題は解消される。そして、電流回り込み防止用のダイオード39,40が不要となりトランジスタ30,31が飽和領域で動作することも防止されるので、過電流検出をより高精度で行なうことができる。
【0030】
(第3実施例)
図7は本発明の第3実施例であり、オペアンプ52は、オペアンプ51に対してレベルシフト用のダイオード37c,38cを削除すると共に、入力段における差動対の段数を1段増やした構成である。即ち、ダイオード37a,38aのアノードと、トランジスタ32,33のベースとの間には、PNPトランジスタ53,54が追加されている。これらについては個別の設計に応じて適宜変更すれば良い。
【0031】
(第4実施例)
図8は本発明の第4実施例であり、過電流検出回路55を構成するアーリー効果キャンセル回路56を、PNPトランジスタ22,23に替えて、PチャネルMOSトランジスタ57,58で構成したものである。斯様に構成した場合も、カレントミラー回路6を構成するトランジスタ8,9のコレクタ電位は、MOSトランジスタ57,58にゲート電圧として与えられる所定電圧VRに対して、しきい値電圧VTだけ高い電圧として設定される。
【0032】
(第5実施例)
図9は本発明の第5実施例であり、オペアンプ59は、オペアンプ51に対してバイポーラトランジスタを全てMOSトランジスタに置き換えた構成である。
【0033】
(第6実施例)
図10及び図11は本発明の第6実施例を示すものである。第6実施例は、例えば第1実施例における過電流検出回路21を同一の半導体基板上にワンチップで形成する場合、図10に示すように、各回路素子を、埋め込み酸化膜(SiO2)61を有するSOI(Silicon On Insulator)基板62上に形成する。そして、例えばPNPトランジスタなどを、埋め込み酸化膜61に達するトレンチ63の内部に酸化膜材料(絶縁膜材料)64を埋設することでトレンチ分離された領域に形成する。尚、図10(a)は素子形成領域の平面図、図10(b)は素子形成領域の模式的な断面図である。
【0034】
即ち、本発明の過電流検出回路は、上述したように動作するために必要な電位を各部に確保することを目的としている。そのため、例えば図11に示すように、PN接合分離によって形成すると、素子形成領域の外周部分となるP+領域を回路グランドGND(最低電位)に接続することになる。すると、P+領域とN+領域との間には寄生ダイオードが構成されるので、PNPトランジスタを負電位で動作させることができなくなる。
【0035】
同様に、NPNトランジスタや回路を構成するダイオードについても回路グランドGNDから寄生ダイオードが接続される。従って、あらゆる回路素子は−Vf以上の電位でしか動作できず、各実施例に示した構成を用いても負荷側グランドPGNDが±1.5V程度変動した場合の回路動作が保証できなくなってしまう。
そこで、図10に示すようにSOI基板62上でトレンチ分離を行う構成とすれば、PN接合分離を用いた場合のような回路動作の制限は発生せず、本発明の過電流検出回路を有効に動作させることができる。
【0036】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
出力トランジスタによって負荷をロウサイド駆動するものに限らず、ハイサイド駆動するものに適用しても良い。
カレントミラー回路は、グランド側に配置しても良い。その場合、アーリー効果キャンセル回路を構成する素子は、NPNトランジスタやNチャネルMOSトランジスタを使用すれば良い。
第2実施例において、トランジスタ30,31のコレクタをPGNDに直結することに替えて、抵抗値が比較的小さい抵抗素子を介して接続しても良い。
車両上で負荷を通電駆動するものに限ることなく、広く適用することができる。
【図面の簡単な説明】
【0037】
【図1】本発明を、車両に搭載される負荷を通電駆動する回路に適用した場合の第1実施例であり、過電流検出回路の構成を示す図
【図2】カレントミラー回路の具体構成例を示す図
【図3】一般的なオペアンプの内部回路を示す図
【図4】従来構成における他の問題を解決するため、従来の過電流検出回路について行う対策を示す図
【図5】従来構成における他の問題を解決するため、オペアンプについて行う対策を示す図
【図6】本発明の第2実施例を示すオペアンプの内部回路を示す図
【図7】本発明の第3実施例を示す図6相当図
【図8】本発明の第4実施例を示す図1相当図
【図9】本発明の第5実施例を示す図6相当図
【図10】本発明の第6実施例であり、(a)は半導体基板上に過電流検出回路を形成した場合の素子形成領域を示す平面図、(b)は(a)の断面構造を模式的に示す図
【図11】比較のため、PN接合分離を用いて形成した場合の図10相当図
【図12】従来技術を示す図1相当図
【符号の説明】
【0038】
図面中、1は負荷、2はNチャネルMOSトランジスタ(出力トランジスタ)、3はNチャネルMOSトランジスタ(検出用トランジスタ)、5はオペアンプ、6はカレントミラー回路、7はNPNトランジスタ(副トランジスタ)、8はNPNトランジスタ(主トランジスタ)、10は電流検出抵抗(電流検出手段)、11は電圧検出回路(電流検出手段)、21は過電流検出回路、22,23はPNPトランジスタ、29はアーリー効果キャンセル回路、30,31はPNPトランジスタ、51,52はオペアンプ、55は過電流検出回路、56はアーリー効果キャンセル回路、57,58はPチャネルMOSトランジスタ、59はオペアンプ、62はSOI基板(半導体基板)、64は酸化膜材料(絶縁膜材料)を示す。
【特許請求の範囲】
【請求項1】
電源とグランドとの間に負荷と共に直列接続される出力トランジスタと同時にON,OFFされ、出力端子の一方が、前記出力トランジスタの非負荷側の出力端子と共通に接続される検出用トランジスタと、
非反転入力端子が前記出力トランジスタの負荷側出力端子に接続されると共に、反転入力端子が前記検出用トランジスタの他方の出力端子に接続されるオペアンプと、
このオペアンプの出力端子と、前記検出用トランジスタの他方の出力端子側との間に主トランジスタが接続されるカレントミラー回路と、
このカレントミラー回路の副トランジスタ側に流れる電流を検出する電流検出手段とを備えて構成される過電流検出回路において、
前記カレントミラー回路と前記検出用トランジスタ並びに前記電流検出手段との間に配置され、共通に接続される入力端子に所定電圧が印加されると前記カレントミラー回路側に接続されている出力端子の電位が定まる1対のトランジスタを備えたことを特徴とする過電流検出回路。
【請求項2】
前記負荷と前記出力トランジスタとの直列回路が接続されているグランドが、回路側グランドとは分離されている負荷側グランドである場合に、
前記オペアンプは、入力段を構成する1対のトランジスタのグランド側出力端子が、前記負荷側グランドに直結,若しくは抵抗素子を介して接続されていることを特徴とする請求項1記載の過電流検出回路。
【請求項3】
前記各回路素子を同一の半導体基板上に形成する場合、
前記半導体基板はSOI(Silicon On Insulator)基板で構成され、
前記各回路素子の形成領域を、絶縁膜材料を用いたトレンチ分離により形成したことを特徴とする請求項1又は2記載の過電流検出回路。
【請求項1】
電源とグランドとの間に負荷と共に直列接続される出力トランジスタと同時にON,OFFされ、出力端子の一方が、前記出力トランジスタの非負荷側の出力端子と共通に接続される検出用トランジスタと、
非反転入力端子が前記出力トランジスタの負荷側出力端子に接続されると共に、反転入力端子が前記検出用トランジスタの他方の出力端子に接続されるオペアンプと、
このオペアンプの出力端子と、前記検出用トランジスタの他方の出力端子側との間に主トランジスタが接続されるカレントミラー回路と、
このカレントミラー回路の副トランジスタ側に流れる電流を検出する電流検出手段とを備えて構成される過電流検出回路において、
前記カレントミラー回路と前記検出用トランジスタ並びに前記電流検出手段との間に配置され、共通に接続される入力端子に所定電圧が印加されると前記カレントミラー回路側に接続されている出力端子の電位が定まる1対のトランジスタを備えたことを特徴とする過電流検出回路。
【請求項2】
前記負荷と前記出力トランジスタとの直列回路が接続されているグランドが、回路側グランドとは分離されている負荷側グランドである場合に、
前記オペアンプは、入力段を構成する1対のトランジスタのグランド側出力端子が、前記負荷側グランドに直結,若しくは抵抗素子を介して接続されていることを特徴とする請求項1記載の過電流検出回路。
【請求項3】
前記各回路素子を同一の半導体基板上に形成する場合、
前記半導体基板はSOI(Silicon On Insulator)基板で構成され、
前記各回路素子の形成領域を、絶縁膜材料を用いたトレンチ分離により形成したことを特徴とする請求項1又は2記載の過電流検出回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−195006(P2007−195006A)
【公開日】平成19年8月2日(2007.8.2)
【国際特許分類】
【出願番号】特願2006−12138(P2006−12138)
【出願日】平成18年1月20日(2006.1.20)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成19年8月2日(2007.8.2)
【国際特許分類】
【出願日】平成18年1月20日(2006.1.20)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]