説明

電圧制御発振器を用いた方法及び配置

【解決手段】自己注入同期電圧制御発振器の配置(1)では、一組の結合する第1及び第2電圧制御発振器(21,22)がチップ(2)上に配置され、増幅器(23)が同一の反射型チップ(2)上に配置され、オフチップ遅延線路(10)が、前記結合された第1及び第2電圧制御発振器(21,22)の外部端子に接続される一端子であって前記外部端子からの信号を反射するように適合された一端子で配列され、低位相雑音及び小型化を示すVCOの配置(1)を提供するために、増幅器(23)は、前記外部端子からの注入信号を増幅するため及び増幅された注入信号を前記第1及び第2電圧制御発振器(21,22)の一つに供給するために配置される。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に電圧制御発振器に関し、特に改良された自己注入同期電圧制御発振器に関する。
【背景技術】
【0002】
RFのフロントエンドデバイス内で主要な部品の一つとして、低位相雑音をもつ電圧制御発振器(VCO:voltage controlled oscillator)に高い需要がある。注入同期は、VCOの位相雑音[1]−[4]を低減するために使用される技術である。それは、信号が発振器内部に注入され、正しい条件下で発振器を注入信号の周波数及び位相に「同期」するように調整された発振器のタイプである。
【0003】
自己注入同期は、注入信号が、外部ソースから出力することに替えて発振器それ自体から出力する注入同期技術の特別なタイプである。初期の自己注入同期の配置は、図1に示され[1],[2]、サーキュレータが所望の経路内で信号の伝播を管理するために使用されている[2]。T.P.Wangらは、他の自己注入プッシュ−プッシュ発振器(self-injected
push-push oscillator)を提案した[3]。彼らの実施では、発振器配置の二次高調波が自己注入同期のために使われる。近年、U.L.Rohde及びA.K.Poddarが、一方のVCOからの出力信号が他方に注入される、2つの結合VCOに基づき構成された自己注入同期を提案した。
【0004】
上述した公知の解決法では、出力信号は二つに分けられ、それらの一つが遅延線路を通る信号の伝播により遅延され、それから発振器内部に注入される。遅延は、遅延信号が遅延のない信号と相関関係がないように、充分に長くなければならない[1,5]。通常、数ナノ秒の遅延がGHzの発振器に対して必要とされる。これは、部品があまりにも長く、かつあまりにも高コストであるという結果を招くであろうことから、シリコン(Si)やガラス基板のような基板上で遅延線路を実行することを難しくさせる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述のように、上述した解決法による一つの問題は、基板の広範囲が遅延線路によって専有され、結果的にすべて発振装置に専有されることである。従って、短くなる遅延線路は、自己注入同期VCOに対する実用上の課題となる。
【0006】
そこで、本発明の目的は、遅延線路長を低減した自己注入発振装置を提供することにある。
【課題を解決するための手段】
【0007】
基本的に、改良された自己注入同期電圧制御発振器の配置(1)は、チップ(2)上に配置された、一組の結合する第1及び第2電圧制御発振器(21,22)と、前記チップ(2)上に配置された増幅器(23)と、前記結合された第1及び第2電圧制御発振器(21,22)の外部端子に接続される一端子であって、改良されたVCOの配置(1)を供給するために、前記外部端子からの信号を反射するように適合された一端子で配列されたオフチップ遅延線路(10)と、を具備する。
を具備する。
【発明の効果】
【0008】
本発明の利点は、
改良された自己注入信号、
短縮された遅延線路、
低減された発振器の配置サイズ、
を含む。
【図面の簡単な説明】
【0009】
発明は、更なる目的及びその利点を共有し、添付する図面とともに与えられる次の説明を参照することによって最も良く理解されよう。
【図1】公知の自己注入同期電圧制御発振器を示す。
【図2】公知の自己注入同期電圧制御発振器を示す。
【図3】本発明に係る配置の一実施形態を示す。
【図4】本発明に係る配置の一実施形態を示す。
【図5】本発明に係る配置の一実施形態を示す。
【図6】本発明に係る配置の一実施形態を示す。
【発明を実施するための形態】
【0010】
略語
CMOS:Complementary
Metal Oxide Semiconductor transistor
RF :Radio
Frequency
VCO :Voltage
controlled oscillator(電圧制御発振器)
【0011】
本開示では、自己注入同期VCO(self-injection-locked VCO)に対する新規な配置の実施形態が説明される。
【0012】
図4を参照すると、本発明に係る自己注入同期電圧制御発振器1の基本の実施形態は、図3に示されるように結合VCOの組21,22、統合された増幅器23及び遅延線路10を具備する。結合VCOの組21,22及び増幅器23はすべて通常の基板またはチップ2上に配置される一方、遅延線路10は基板2から離れて配置されている。
【0013】
注入同期VCOの位相雑音は、搬送波周波数が[5]によって与えられる近くでの注入信号及び遅延時間の振幅に依存する。
【数1】

inj及びAは、自己注入あり及び自己注入なしのVCO信号の振幅をそれぞれ示す。同様に、

及び

は、2つの場合における位相雑音のスペクトラムをそれぞれ示す。Tは、遅延時間である。

は、発振周波数であり、Qは、共振器配置の品質係数である。
【0014】
方程式(1)から、注入信号の振幅を増やしながら、自己注入技術による同量の位相雑音低減に到達することは、遅延時間に対する必要条件、すなわち、遅延線路の短縮を示し得ることが分かる。よって、図3にて提案される配置では、チップ上の増幅器は、注入信号の強さを高めるためにVCOと統合される。
【0015】
さらに、図3に示したように、遅延線路10の一端子は、結合発振器の組21,22の一の外部ポートと接続されていて、他端子は、信号を反射して同一のVCOポートに戻すように電気的に短絡するか又はオープンにされている。この種類の遅延線路10は、以前の自己注入発振器で使われた伝播型遅延線路の2倍の遅延時間をもち、反射型遅延線路と呼ばれている。換言すれば、線路長は、開示の反射型遅延線路を用いて50%短縮することができる。
【0016】
ハイブリッド解法は、提案された配置を実施するために使用され得る。例えば、自己注入同期VCOのモジュール1は、分離された基板上に設けられた、統合された増幅器23及びオフチップ遅延線路10を持つ結合VCOの組21,22からなる半導体チップを用いて構築され得る。チップ2及び基板は、ボンディングワイヤ又はフリップ−チップバンプ、又はいくつかの他の接続手段のいずれかにより内部接続されてもよい。
【0017】
上述した技術は、いずれかの特別なタイプの発振器に限られないことは明白である。従って、実施形態のいくつかの変形例が以下に開示され説明される。
【0018】
図4を参照して、本発明の一実施形態が説明される。上述したように、増幅器が注入信号を強めるために利用され、結果として(位相雑音の所定量の低減を達成するために)遅延線路が短くなることは有益である。図4では、増幅器Mは、チップ上に含まれている。そのゲートは、発振器ユニットVCO1の一方の外部ポートに接続され、そのドレインは、発振器ユニットVCO2の他方、すなわち、トランジスタM2のゲートと接続される。遅延線路から反射された信号は、付加された増幅器を通って最初に増幅された後、ノードG1でVCO1の内部、ノードG2でVCO2の内部の両方に注入される。増幅信号の位相が、VCO2で発振信号のそれにできるだけ近づくことが重要である。そうでなければ、自己注入同期は、効果的ではなくなるであろう。図4に示したように、提案された回路では、VCOの二つのゲートG1,G2での信号は、ほぼ逆位相である。トランジスタ増幅器Mのゲート及びドレイン間の位相差はまた、ほぼ180°である。これは、位相関係は満足されるように自動的に保証される。
【0019】
上述した回路により対称性を持たせるために、図5の実施形態で示したように、ソース結合トランジスタの組が、差動増幅器を形成するために使用され得る。
【0020】
最後に、提案された自己注入VCOは、ハートレイVCOの接続形態(Hartley
VCO topology)に限られないことを協調すべきである。原理上は、どんなタイプのVCOも適用可能であり得る。
【0021】
オンチップ結合発振器、オンチップ増幅器及びオフチップ反射型遅延線路の上述した組み合わせを実行することによって、複数の有益な特性と同様に多くの特徴が達成される。
【0022】
要約すれば、一組の結合VCOは、改良された自己注入同期発振器の構成を供給するために、SE(single ended)増幅器又は差動増幅器のいずれかと統合される。増幅器の統合は、どんな追加の個別部品の要求も必要とせずに注入信号のパワーレベルを増加し、ショート/オープンな終端部又は遅延線路の反射的適合は、参考[1]−[2]における外部への信号と同様に、同じポートでVCO内部に注入されるためにフィードバック信号が好適である場合、回路(及び同様に現実可能性のあるパワースプリッタ)の必要性を取り除く。最後に、従来用いられた伝播型遅延線路と比べると、本発明の反射型遅延は、特に、必要とされる遅延線路長を半分に短縮する。
【0023】
本発明の利点は、
1.改良された自己注入信号及び結果として相対的に短い遅延線路が、位相雑音低減に効果的であることを見出したこと、
2.反射型遅延線路を使用して、線路長が伝播型遅延線路を使用したときに(同じ遅延時間に対して)必要とされる長さの半分のみであること、
3.遅延線路が基板のサイズ、それ故、モジュールのサイズにとって重要であることから、提案された実施は、モジュールサイズを著しく減らすことができること、
を具備する。
【0024】
本発明に係る改良された自己注入同期VCOは、例えば、シリコンSi(CMOS,バイポーラ)、GaAs(HBT、HEMT)等のいかなる半導体技術にも適用可能である。
【0025】
当業者であれば、特許請求の範囲に記載された範囲から逸脱することなく、本発明に各種の変更または修正が成し得ることが理解されよう。
【0026】
参考
[1] Heng-Chia
Chang, “Stability analysis of self-injection-locked oscillator(自己注入同期発振器の安定解析)”, IEEE Trans on Microwave Theory and Technique, Vol. 51, No. 9, pp.
1989-1993, Sept, 2003.

[2] K.
Kurokawa, “Injection locking of microwave solid-state oscillator(マイクロ波ソリッドステート発振器の注入同期)”, Proc. Of IEEE, vol 61, no, 10, pp. 1386-1410, Oct, 1973.

[3] T.P.Wang,
Z.M. Tsai, K.J. Sun and H.Wang, “Phase-noise reduction of X-band push-push
oscillator with second-harmonic self-injection techniques(二次高調波自己注入技術を用いたXバンドプッシュ−プッシュ発振器の位相雑音低減)”, IEEE Trans. on Microwave Theory and Technique, 2006.

[4] U.L.
Rohde and A.K.Poddar, “Low cost configurable RF signal source for wireless
applications(無線アプリケーションのための低コストで構造化可能なRF信号ソース)”,
Proceedings of the 37th European Microwave Conference, 2007.

[5] Heng-Chia
Chang, “Phase noise in self-injection-locked oscillators theory and experiment(自己注入同期発振器の位相雑音の理論及び実験)”, IEEE Trans of Microwave Theory and Technique, Vol 51, No 9, pp.
1994-1999, Sept 2003.

【特許請求の範囲】
【請求項1】
改良された自己注入同期電圧制御発振器の配置(1)であって、
チップ(2)上に配置された、一組の結合する第1及び第2電圧制御発振器(21,22)と、
前記チップ(2)上に配置された増幅器(23)と、
前記結合された第1及び第2電圧制御発振器(21,22)の外部端子に接続される一端子であって、改良されたVCOの配置(1)を供給するために、前記外部端子からの信号を反射するように適合された一端子で配列されたオフチップ遅延線路(10)と、
を備えることを特徴とする、自己注入同期電圧制御発振器の配置。
【請求項2】
前記遅延線路(10)は、反射的型遅延線路であることを特徴とする、請求項1に記載の配置。
【請求項3】
前記増幅器(23)は、前記第1電圧制御発振器(21)内に注入される信号の振幅を増加するように適合されることを特徴とする、請求項1に記載の配置。
【請求項4】
前記結合電圧制御発振器(21,22)は、結合ハートレイ(Hartley)発振器又はコルピッツ(Colpitts)発振器を具備することを特徴とする、請求項1に記載の配置。
【請求項5】
前記増幅器(23)は、SE(single ended)増幅器又は差動増幅器を具備することを特徴とする、請求項4に記載の配置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公表番号】特表2012−509609(P2012−509609A)
【公表日】平成24年4月19日(2012.4.19)
【国際特許分類】
【出願番号】特願2011−535883(P2011−535883)
【出願日】平成20年11月18日(2008.11.18)
【国際出願番号】PCT/EP2008/065765
【国際公開番号】WO2010/057520
【国際公開日】平成22年5月27日(2010.5.27)
【出願人】(598036300)テレフオンアクチーボラゲット エル エム エリクソン(パブル) (2,266)
【Fターム(参考)】