静電気放電保護回路
【課題】ドット反転方式をサポートする液晶表示装置の駆動集積回路チップのソースドライバに適用可能な新しい構造の静電気放電保護回路を提供する。
【解決手段】静電気放電保護回路は、第１の電源ラインと接地ラインとの間に接続され、入出力パッドに第１の動作電圧を提供する第１の出力バッファ２０６Ａと、接地ラインと第２の電源ラインとの間に接続され、入出力パッドに第２の動作電圧を提供する第２の出力バッファ２０６Ｂと、第１の電源ラインと入出力パッドとの間に１つまたは複数のダイオードが直列に接続された第１の伝達部３０８Ａと、入出力パッドと第２の電源ラインとの間に１つまたは複数のダイオードが直列に接続された第２の伝達部３０８Ｂと、を備え、第１の伝達部のダイオードが、第１の動作電圧より高い降伏電圧を有し、第２の伝達部のダイオードが、第２の動作電圧より高い降伏電圧を有する。
【解決手段】静電気放電保護回路は、第１の電源ラインと接地ラインとの間に接続され、入出力パッドに第１の動作電圧を提供する第１の出力バッファ２０６Ａと、接地ラインと第２の電源ラインとの間に接続され、入出力パッドに第２の動作電圧を提供する第２の出力バッファ２０６Ｂと、第１の電源ラインと入出力パッドとの間に１つまたは複数のダイオードが直列に接続された第１の伝達部３０８Ａと、入出力パッドと第２の電源ラインとの間に１つまたは複数のダイオードが直列に接続された第２の伝達部３０８Ｂと、を備え、第１の伝達部のダイオードが、第１の動作電圧より高い降伏電圧を有し、第２の伝達部のダイオードが、第２の動作電圧より高い降伏電圧を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気放電保護回路に関し、特に、ドット反転方式（ｄｏｔ ｉｎｖｅｒｓｉｏｎ ｓｃｈｅｍｅ）をサポートする表示装置の駆動集積回路チップの静電気放電保護回路に関する。
【背景技術】
【０００２】
一般的に、静電気放電（ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）保護回路は、半導体装置の設計時、静電気による製品の破壊や劣化を防止するために、半導体装置の内部回路と、外部入出力ピンが接続されるパッド（以下、「入出力パッド」とする）との間に設けられる回路を指す。
【０００３】
帯電した人体や機械に半導体装置が接触すると、人体や機械に帯電した静電気が外部ピンを介して入出力パッドを経て半導体装置の内部回路に放電しながら、大きなエネルギーを有する過渡電流が内部回路に流れて半導体装置に大きな損傷を与え得る。また、半導体装置の内部回路に帯電した静電気が機械の接触により機械を介して外部に放電しながら、過渡電流が半導体装置の内部回路に流れて半導体装置を損傷させ得る。
【０００４】
このため、大部分の半導体集積回路では、静電気放電に起因する損傷を防止するために、入出力パッドと半導体装置の内部回路との間に静電気放電保護回路を設ける。
【０００５】
図１は、一般的な液晶表示装置の駆動集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップのソースドライバの出力端子に備えられた静電気放電保護回路を示す回路図である。
【０００６】
図１に示すように、従来技術に係る静電気放電保護回路は、実質的に１チャネルあたりに割り当てられた領域の幅が狭いため、各パッドで自主的に静電気ストレスに耐え得るクランプを集積するには面積が不十分であり、ほとんどの場合、図１のように、ダイオードＭＰＤ、ＭＮＤを介して電流を放電する。大部分のソースドライバの出力は、接地電圧（すなわち、０Ｖ）から所定の正（＋）の動作電圧の間の値を有する。このため、これを駆動する回路も、正の動作電圧を有する素子を用いて回路を構成し、静電気放電保護回路も、前記動作電圧に最適化して作製される。
【０００７】
具体的には、静電気放電保護回路は、入出力パッドＩ／Ｏと、ソース電圧を入出力パッドＩ／Ｏに伝達する出力バッファ１０６と、入出力パッドＩ／Ｏを介して流入する静電気を多様な経路に伝達して内部回路を保護する伝達部１０８と、電源ライン１０２と接地ライン１０４との電圧差を一定電圧に維持させるクランプ１１０とを備える。また、静電気放電保護回路は、出力バッファ１０６に伝達される信号を入出力パッドＩ／Ｏに伝達するスイッチング部１１２と、抵抗１１４とを備える。
【０００８】
伝達部１０８は、互いに順方向に直列に接続された２つのダイオードＭＰＤ、ＭＮＤからなる。ダイオードＭＰＤは、電源ライン１０２と入出力パッドＩ／Ｏとの間に接続される。ダイオードＭＮＤは、入出力パッドＩ／Ｏと接地ライン１０４との間に接続される。また、ダイオードＭＰＤのカソード端子は、電源ライン１０２に接続され、アノード端子は、入出力パッドＩ／Ｏに接続される。ダイオードＭＮＤのカソード端子は、入出力パッドＩ／Ｏに接続され、アノード端子は、接地ライン１０４に接続される。
【０００９】
このような構成を有する静電気放電保護回路は、通常動作時、伝達部１０８のダイオードＭＰＤ、ＭＮＤがいずれも逆方向バイアス状態になって動作しないために回路動作には影響を与えない。反面、入出力パッドＩ／Ｏと電源電圧ＶＰＰパッドまたは接地電圧ＶＳＳパッドとの間に静電気が発生した場合、ダイオードＭＰＤ、ＭＮＤのいずれか１つが動作して静電気放電経路を提供し、静電気が内部回路に流入して内部回路を破壊することを防止する。
【００１０】
このような従来技術に係る静電気放電保護回路は、フレーム反転やライン反転のように、接地電圧から正の動作電圧までを有する液晶表示装置に適用することは可能である。しかし、ドット反転方式をサポートする液晶表示装置では、フレーム反転やライン反転とは異なり、負（−）の動作電圧から正の動作電圧までが必要になる。すなわち、負の動作電圧から接地電圧、また、接地電圧から正の動作電圧までを要するため、図１に示す従来技術に係る静電気放電保護回路では適用できないという問題が発生する。
【００１１】
関連する技術としては、例えば、米国特許出願公開第２００７／０２８４６６６号明細書（特許文献１）に記載されたものがある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許出願公開第２００７／０２８４６６６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は、従来技術の問題を解決するためになされたものであって、その目的は、ドット反転方式をサポートする液晶表示装置の駆動集積回路チップのソースドライバに適用可能な新しい構造の静電気放電保護回路を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するための本発明の静電気放電保護回路は、第１の電源ラインと接地ラインとの間に接続された第１のクランプと、前記接地ラインと第２の電源ラインとの間に接続された第２のクランプと、前記第１の電源ラインと前記接地ラインとの間に接続され、入出力パッドに第１の動作電圧を提供する第１の出力バッファと、前記接地ラインと前記第２の電源ラインとの間に接続され、前記入出力パッドに第２の動作電圧を提供する第２の出力バッファと、前記第１の動作電圧を前記入出力パッドに伝達する第１のスイッチング部と、前記第２の動作電圧を前記入出力パッドに伝達する第２のスイッチング部と、前記第１の電源ラインと前記入出力パッドとの間に１つまたは複数のダイオードが直列に接続された第１の伝達部と、前記入出力パッドと前記第２の電源ラインとの間に１つまたは複数のダイオードが直列に接続された第２の伝達部と、を備え、前記第１の伝達部のダイオードが、前記第１の動作電圧より高い降伏電圧を有し、前記第２の伝達部のダイオードが、前記第２の動作電圧より高い降伏電圧を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、負の動作電圧から正の動作電圧までの動作範囲を要するドット反転方式をサポートする液晶表示装置の駆動集積回路チップのソースドライバの内部回路を静電気放電から安全に保護することができる。
【図面の簡単な説明】
【００１６】
【図１】従来技術に係る静電気放電保護回路を示す回路図である。
【図２】本発明の第１実施形態に係る静電気放電保護回路を示す回路図である。
【図３】本発明の第２実施形態に係る静電気放電保護回路を示す回路図である。
【図４】本発明の第３実施形態に係る静電気放電保護回路を示す回路図である。
【図５】本発明の第４実施形態に係る静電気放電保護回路を示す回路図である。
【図６】本発明の第５実施形態に係る静電気放電保護回路を示す回路図である。
【図７】図３に示す第１の伝達部３０８Ａ及び第２の伝達部３０８Ｂの断面図である。
【図８】図４に示す第１の伝達部４０８Ａ及び第２の伝達部４０８Ｂの断面図である。
【図９】図５に示す第１の伝達部５０８Ａ及び第２の伝達部５０８Ｂの断面図である。
【図１０】図６に示す第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂの断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術思想を容易に実施できる程度に詳細に説明するため、本発明の好ましい実施形態を添付した図面を参照して説明する。また、明細書全体にわたって同じ図面番号（または、参照番号）を付した部分は、同じ要素を表す。
【００１８】
明細書全体の記載において、ある部分が他の部分に「接続」されているとした場合、それは、「直接に接続」されている場合に限らず、その間に他の素子を介して「電気的に接続」されている場合をも含む。また、ある部分が何らかの構成要素を備えている（または含んでいる）とした場合、それは、特に反対となる記載がない限り他の構成要素を除外するのではなく、他の構成要素をさらに備えることができることを意味する。
【００１９】
＜第１実施形態＞
図２は、本発明の第１実施形態に係る静電気放電保護回路を示す回路図である。
【００２０】
図２に示すように、本発明の第１実施形態に係る静電気放電保護回路は、ドット反転方式をサポートするために、図１に示す静電気放電保護回路とは異なって２つの出力バッファを備える。第１の出力バッファ２０６Ａは、正の電源ライン２０２（以下、「第１の電源ライン」とする）と接地ライン２０３との間に接続され、接地電圧ＶＳＳから正の電源電圧ＶＰＰ（以下、「第１の電源電圧」とする）までを出力する。第２の出力バッファ２０６Ｂは、接地ライン２０３と負の電源ライン２０４（以下、「第２の電源ライン」とする）との間に接続され、負の電源電圧ＶＮＮ（以下、「第２の電源電圧」とする）から接地電圧ＶＳＳまでを出力する。
【００２１】
また、本発明の第１実施形態に係る静電気放電保護回路は、第１の出力バッファ２０６Ａ及び第２の出力バッファ２０６Ｂに伴って２つのクランプを備える。第１のクランプ２１０Ａは、第１の電源ライン２０２と接地ライン２０３との間に接続され、第１の電源ライン２０２と接地ライン２０３との間を一定電圧に維持させる。第２のクランプ２１０Ｂは、接地ライン２０３と第２の電源ライン２０４との間に接続され、接地ライン２０３と第２の電源ライン２０４との間を一定電圧に維持させる。
【００２２】
さらに、本発明の第１実施形態に係る静電気放電保護回路は、２つの伝達部を備える。第１の伝達部２０８Ａ及び第２の伝達部２０８Ｂは、それぞれ１つのダイオードＭＰＤ、ＭＮＤからなる。第１の伝達部２０８Ａは、第１の電源ライン２０２と入出力パッドＩ／Ｏとの間に接続される。第２の伝達部２０８Ｂは、入出力パッドＩ／Ｏと第２の電源ライン２０４との間に接続される。
【００２３】
第１の伝達部２０８ＡのダイオードＭＰＤと第２の伝達部２０８ＢのダイオードＭＮＤとは順方向に接続される。ダイオードＭＰＤは、ウェルを基準に、ダイオードＭＮＤとは互いに異なる導電型（Ｐ型またはＮ型）で形成される。例えば、ダイオードＭＰＤでは、ウェルがＮ型として構成され、ダイオードＭＮＤでは、ウェルがＰ型として構成される。ダイオードＭＰＤ、ＭＮＤは、互いに同じ大きさの降伏電圧を有する。ここで、降伏電圧とは、ダイオードＭＰＤ、ＭＮＤの両端にかかる逆方向電圧でダイオードＭＰＤ、ＭＮＤが破壊されずに耐え得る最大電圧を意味する。
【００２４】
ダイオードＭＰＤは、第１の出力バッファ２０６Ａの第１の動作電圧より高い降伏電圧を有し、ダイオードＭＮＤは、第２の出力バッファ２０６Ｂの第２の動作電圧より高い降伏電圧を有する。ここで、第１の動作電圧及び第２の動作電圧は、入出力パッドＩ／Ｏを介して、内部回路、すなわち、ソースドライバに構成されている素子を動作させる電圧をいう。
【００２５】
さらに、本発明の第１実施形態に係る静電気放電保護回路は、第１の出力バッファ２０６Ａから出力される第１の動作電圧を入出力パッドＩ／Ｏに伝達する第１のスイッチング部２１２Ａと、第２の出力バッファ２０６Ｂから出力される第２の動作電圧を入出力パッドＩ／Ｏに伝達する第２のスイッチング部２１２Ｂとをさらに備える。第１のスイッチング部２１２Ａ及び第２のスイッチング部２１２Ｂは、それぞれＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列に接続された伝送ゲートからなる。
【００２６】
前述のように、図２に示す本発明の第１実施形態に係る静電気放電保護回路は、ドット反転方式をサポートする液晶表示装置の駆動ＩＣチップのソースドライバに適用可能である。
【００２７】
例えば、第１の電源電圧ＶＰＰが５Ｖ、接地電圧ＶＳＳが０Ｖ、第２の電源電圧ＶＮＮが−５Ｖであれば、第１の出力バッファ２０６Ａは、０Ｖ〜５Ｖの電圧レベルを有する第１の動作電圧を出力し、第２の出力バッファ２０６Ｂは、−５Ｖ〜０Ｖの電圧レベルを有する第２の動作電圧を出力する。これにより、入出力パッドＩ／Ｏに出力される動作電圧は、−５Ｖ〜５Ｖの電圧レベルを有するようになるため、第１のスイッチング部２１２Ａ及び第２のスイッチング部２１２Ｂは、およそ３０Ｖの高電圧スイッチを用いる。このような高電圧スイッチは、ワンチップの駆動ＩＣチップにおいてゲート駆動のために用いられる素子と同じである。
【００２８】
＜第２実施形態＞
図３は、本発明の第２実施形態に係る静電気放電保護回路を示す回路図である。
【００２９】
図３に示すように、本発明の第２実施形態に係る静電気放電保護回路は、図２に示す第１の実施形態に係る静電気放電保護回路と同様の構成を有する。ただし、第１の伝達部３０８Ａ及び第２の伝達部３０８Ｂを構成するダイオードにおいては互いに大きな差がある。
【００３０】
まず、図２に示す本発明の第１実施形態に係る静電気放電保護回路の動作特性を説明する。
【００３１】
接地電圧ＶＳＳモードにおける正の放電の場合、放電経路は、第１の電源ライン２０２を介して形成される。このとき、ダイオードＭＮＤにかかる逆方向電圧ＶＲＭＮＤは、下記式（１）（数１）のとおりである。
【００３２】
【数１】
【００３３】
上記式（１）において、「ＶＭＰＤ」はダイオードＭＰＤの順方向電圧、「ＶＣ」はクランプ電圧である。
【００３４】
上記式（１）のように、ダイオードＭＮＤの逆方向電圧ＶＲＭＮＤは、ダイオードＭＰＤの順方向電圧ＶＭＰＤとクランプ電圧ＶＣとによりダイオードＭＮＤの降伏電圧を超えることができる。
【００３５】
第１の電源電圧ＶＰＰモードにおける負の放電の場合、放電経路は、第２の電源ライン２０４を介して形成される。このとき、ダイオードＭＰＤにかかる逆方向電圧ＶＲＭＰＤは、下記式（２）（数２）のとおりである。
【００３６】
【数２】
【００３７】
上記式（２）において、「ＶＭＮＤ」はダイオードＭＮＤの順方向電圧、「ＶＣ」はクランプ電圧である。
【００３８】
上記式（２）のように、ダイオードＭＰＤの逆方向電圧ＶＲＭＰＤは、ダイオードＭＮＤの順方向電圧ＶＭＮＤとクランプ電圧ＶＣとによりダイオードＭＰＤの降伏電圧を超えることができる。
【００３９】
一方、第１の電源電圧ＶＰＰモードまたは接地電圧ＶＳＳモードとは無関係であるＣＤＭ（Ｃｈａｒｇｅｄ Ｄｅｖｉｃｅ Ｍｏｄｅｌ）放電の場合も、同じ経路の放電が生じ得る。
【００４０】
このように、本発明の第１実施形態に係る静電気放電保護回路はドット反転をサポートする駆動ＩＣチップに適用することができるが、静電気放電保護回路のダイオードが破壊される可能性がある。これを防止するためには、第１の伝達部２０８Ａ及び第２の伝達部２０８ＢのダイオードＭＰＤ、ＭＮＤの降伏電圧を高めなければならない。
【００４１】
このため、図３に示すように、本発明の第２実施形態に係る静電気放電保護回路では、第１の伝達部３０８Ａは、降伏電圧が高い１つの高電圧ダイオードＨＰＤで具現し、第２の伝達部３０８Ｂは、降伏電圧が中間電圧（ｍｅｄｉｕｍ）である２つの中電圧ダイオードＭＮＤ１、ＭＮＤ２を直列に接続して具現する。このように具現すると、高電圧ダイオードＨＰＤは、上記式（２）の逆方向電圧ＶＲＭＰＤに耐えることができ、直列に接続された中電圧ダイオードＭＮＤ１、ＭＮＤ２は、上記式（１）の逆方向電圧ＶＲＭＮＤに耐えることができる。
【００４２】
図７は、図３に示す第１の伝達部３０８Ａ及び第２の伝達部３０８Ｂの断面図である。
【００４３】
図７に示すように、図３において、第１の伝達部３０８Ａの高電圧ダイオードＨＰＤは、半導体基板１００内に形成された高電圧ＮウェルＨＮＷ（Ｈｉｇｈ−ｖｏｌｔａｇｅ Ｎ−Ｗｅｌｌ）と、高電圧Ｎウェル内に形成された高電圧Ｐドーピング領域ＨＰ＋とからなる。高電圧ダイオードＨＰＤを構成する高電圧Ｐドーピング領域ＨＰ＋は、入出力パッドＩ／Ｏに接続され、高電圧ＮウェルＨＮＷは、第１の電源電圧ＶＰＰが印加される第１の電源ライン２０２に接続される。
【００４４】
第２の伝達部３０８Ｂの中電圧ダイオードＭＮＤ１、ＭＮＤ２は、それぞれ高電圧ＮウェルＨＮＷ内に形成された中電圧ＰウェルＭＰＷ（Ｍｅｄｉｕｍ−ｖｏｌｔａｇｅ Ｐ−Ｗｅｌｌ）と、中電圧ＰウェルＭＰＷ内に形成された中電圧Ｎドーピング領域ＭＮ＋とからなる。中電圧ダイオードＭＮＤ１の中電圧ＰウェルＭＰＷは、第２の電源電圧ＶＮＮが印加される第２の電源ライン２０４に接続され、中電圧Ｎドーピング領域ＭＮ＋は、中電圧ダイオードＭＮＤ２の中電圧ＰウェルＭＰＷに接続される。中電圧ダイオードＭＮＤ２の中電圧Ｎドーピング領域ＭＮ＋は、高電圧ダイオードＨＰＤの高電圧Ｐドーピング領域ＨＰ＋に接続される。
【００４５】
図７に示すように、第１の伝達部３０８Ａの高電圧ダイオードＨＰＤにおいて、高電圧ＮウェルＨＮＷは、第１の電源電圧ＶＰＰが印加される第１の電源ライン２０２に接続される。これにより、中電圧ダイオードＭＮＤ２の中電圧ＰウェルＭＰＷと高電圧ダイオードＨＰＤの高電圧Ｐドーピング領域ＨＰ＋との間の間隔さえ維持すれば、狭いチャネル領域に高電圧ダイオードＨＰＤを具現することが可能である。また、中電圧ダイオードＭＮＤ１、ＭＮＤ２においても、これらＭＮＤ１、ＭＮＤ２の中電圧ＰウェルＭＰＷ間の間隔さえ維持すれば、狭いチャネル領域に２つの中電圧ダイオードＭＮＤ１、ＭＮＤ２を具現することが可能である。
【００４６】
＜第３実施形態＞
図４は、本発明の第３実施形態に係る静電気放電保護回路を示す回路図である。図８は、図４に示す第１の伝達部４０８Ａ及び第２の伝達部４０８Ｂの断面図である。
【００４７】
図４に示すように、本発明の第３実施形態に係る静電気放電保護回路は、図３に示す第２実施形態に係る静電気放電保護回路とは異なり、第１の伝達部４０８Ａを２つの中電圧ダイオードＭＰＤ１、ＭＰＤ２で構成し、第２の伝達部４０８Ｂを１つの高電圧ダイオードＨＮＤで構成する。第１の伝達部４０８Ａ及び第２の伝達部４０８Ｂ以外の構成は、図３と同様である。
【００４８】
図８に示すように、本発明の第３実施形態では、図７に示す第２実施形態とは異なって高電圧ＰウェルＨＰＷを使用する。高電圧ＰウェルＨＰＷは、第２の電源電圧ＶＮＮが印加される第２の電源ライン２０４に接続される。また、高電圧ＰウェルＨＰＷ内には、第１の伝達部４０８Ａの中電圧ダイオードＭＰＤ１、ＭＰＤ２をそれぞれ形成するために、中電圧ＮウェルＭＮＷがそれぞれ形成される。また、第２の伝達部４０８Ｂの高電圧ダイオードＨＮＤを形成するために、高電圧ＰウェルＨＰＷ内には、高電圧Ｎドーピング領域ＨＮ＋が形成される。第２の伝達部４０８Ｂの高電圧ダイオードＨＮＤは、第２の出力バッファ２０６Ｂの第２の動作電圧より高い降伏電圧を有する。また、第１の伝達部４０８Ａの中電圧ダイオードＭＰＤ１、ＭＰＤ２の各々は、第１の出力バッファ２０６Ａの第１の動作電圧と同じ降伏電圧を有するか、またはより高い降伏電圧を有する。もちろん、高電圧ダイオードＨＮＤは、中電圧ダイオードＭＰＤ１、ＭＰＤ２より高い降伏電圧を有する。例えば、ソース動作電圧が−５Ｖ〜５Ｖの範囲でスイングする場合、高電圧ダイオードＨＮＤは３０Ｖ、中電圧ダイオードＭＰＤ１、ＭＰＤ２は５Ｖの降伏電圧を有するように作製される。
【００４９】
＜第４実施形態＞
図５は、本発明の第４実施形態に係る静電気放電保護回路を示す回路図である。図９は、図５に示す第１の伝達部５０８Ａ及び第２の伝達部５０８Ｂの断面図である。
【００５０】
図５に示すように、本発明の第４実施形態に係る静電気放電保護回路は、第１の伝達部５０８Ａと第２の伝達部５０８Ｂが、それぞれ２つの中電圧ダイオードＭＰＤ１及びＭＰＤ２、並びに、ＭＮＤ１及びＭＮＤ２で構成される。
【００５１】
図９に示すように、本発明の第４実施形態に係る静電気放電保護回路は、高電圧ＮウェルＨＮＷまたは高電圧ＰウェルＨＰＷ内に中電圧ＮウェルＭＮＷ及び中電圧ＰウェルＭＰＷが形成され、中電圧ＮウェルＭＮＷ内には中電圧Ｐドーピング領域ＭＰ＋が形成され、中電圧ＰウェルＭＰＷ内には中電圧Ｎドーピング領域ＭＮ＋が形成される。中電圧ダイオードＭＰＤ１の中電圧ＮウェルＭＮＷは、第１の電源電圧ＶＰＰが印加される第１の電源ライン２０２に接続され、中電圧ダイオードＭＮＤ１の中電圧ＰウェルＭＰＷは、第２の電源電圧ＶＮＮが印加される第２の電源ライン２０４に接続される。
【００５２】
＜第５実施形態＞
図６は、本発明の第５実施形態に係る静電気放電保護回路を示す回路図である。図１０は、図６に示す第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂの断面図である。
【００５３】
図６に示すように、本発明の第５実施形態に係る静電気放電保護回路は、第３実施形態及び第４実施形態とは異なり、第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂが、それぞれ１つの高電圧ダイオードＨＰＤ、ＨＮＤで構成される。
【００５４】
図１０に示すように、本発明の第５実施形態では、第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂを、それぞれ高電圧ダイオードＨＰＤ、ＨＮＤで構成する。高電圧ダイオードＨＰＤ、ＨＮＤは、第１の出力バッファ２０６Ａ及び第２の出力バッファ２０６Ｂの第１の動作電圧及び第２の動作電圧より高い降伏電圧、好ましくは、ソース動作電圧が−５Ｖ〜５Ｖの範囲でスイングする場合、３０Ｖの降伏電圧を有する素子で作製される。
【００５５】
上述のように、本発明の技術思想は、好ましい実施形態により具体的に記述されたが、上記の実施形態は、それを説明するためのものであって、それを制限するためのものではないことに留意しなければならない。特に、ドット反転方式をサポートする液晶表示装置の駆動ＩＣチップのソースドライバの出力端（入出力パッド）に備えられる静電気放電保護回路について説明したが、これは一例であって、負の動作電圧から正の動作電圧までを要する素子であれば、すべて適用可能である。このように、この技術分野における通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることを理解することができるであろう。
【符号の説明】
【００５６】
２０２ 第１の電源ライン（正の電源ライン）
２０３ 接地ライン
２０４ 第２の電源ライン（負の電源ライン）
２１４ 抵抗
２０６Ａ 第１の出力バッファ
２０６Ｂ 第２の出力バッファ
２０８Ａ、３０８Ａ、４０８Ａ、５０８Ａ、６０８Ａ 第１の伝達部
２０８Ｂ、３０８Ｂ、４０８Ｂ、５０８Ｂ、６０８Ｂ 第２の伝達部
２１０Ａ 第１のクランプ
２１０Ｂ 第２のクランプ
２１２Ａ 第１のスイッチング部
２１２Ｂ 第２のスイッチング部
【技術分野】
【０００１】
本発明は、静電気放電保護回路に関し、特に、ドット反転方式（ｄｏｔ ｉｎｖｅｒｓｉｏｎ ｓｃｈｅｍｅ）をサポートする表示装置の駆動集積回路チップの静電気放電保護回路に関する。
【背景技術】
【０００２】
一般的に、静電気放電（ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）保護回路は、半導体装置の設計時、静電気による製品の破壊や劣化を防止するために、半導体装置の内部回路と、外部入出力ピンが接続されるパッド（以下、「入出力パッド」とする）との間に設けられる回路を指す。
【０００３】
帯電した人体や機械に半導体装置が接触すると、人体や機械に帯電した静電気が外部ピンを介して入出力パッドを経て半導体装置の内部回路に放電しながら、大きなエネルギーを有する過渡電流が内部回路に流れて半導体装置に大きな損傷を与え得る。また、半導体装置の内部回路に帯電した静電気が機械の接触により機械を介して外部に放電しながら、過渡電流が半導体装置の内部回路に流れて半導体装置を損傷させ得る。
【０００４】
このため、大部分の半導体集積回路では、静電気放電に起因する損傷を防止するために、入出力パッドと半導体装置の内部回路との間に静電気放電保護回路を設ける。
【０００５】
図１は、一般的な液晶表示装置の駆動集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップのソースドライバの出力端子に備えられた静電気放電保護回路を示す回路図である。
【０００６】
図１に示すように、従来技術に係る静電気放電保護回路は、実質的に１チャネルあたりに割り当てられた領域の幅が狭いため、各パッドで自主的に静電気ストレスに耐え得るクランプを集積するには面積が不十分であり、ほとんどの場合、図１のように、ダイオードＭＰＤ、ＭＮＤを介して電流を放電する。大部分のソースドライバの出力は、接地電圧（すなわち、０Ｖ）から所定の正（＋）の動作電圧の間の値を有する。このため、これを駆動する回路も、正の動作電圧を有する素子を用いて回路を構成し、静電気放電保護回路も、前記動作電圧に最適化して作製される。
【０００７】
具体的には、静電気放電保護回路は、入出力パッドＩ／Ｏと、ソース電圧を入出力パッドＩ／Ｏに伝達する出力バッファ１０６と、入出力パッドＩ／Ｏを介して流入する静電気を多様な経路に伝達して内部回路を保護する伝達部１０８と、電源ライン１０２と接地ライン１０４との電圧差を一定電圧に維持させるクランプ１１０とを備える。また、静電気放電保護回路は、出力バッファ１０６に伝達される信号を入出力パッドＩ／Ｏに伝達するスイッチング部１１２と、抵抗１１４とを備える。
【０００８】
伝達部１０８は、互いに順方向に直列に接続された２つのダイオードＭＰＤ、ＭＮＤからなる。ダイオードＭＰＤは、電源ライン１０２と入出力パッドＩ／Ｏとの間に接続される。ダイオードＭＮＤは、入出力パッドＩ／Ｏと接地ライン１０４との間に接続される。また、ダイオードＭＰＤのカソード端子は、電源ライン１０２に接続され、アノード端子は、入出力パッドＩ／Ｏに接続される。ダイオードＭＮＤのカソード端子は、入出力パッドＩ／Ｏに接続され、アノード端子は、接地ライン１０４に接続される。
【０００９】
このような構成を有する静電気放電保護回路は、通常動作時、伝達部１０８のダイオードＭＰＤ、ＭＮＤがいずれも逆方向バイアス状態になって動作しないために回路動作には影響を与えない。反面、入出力パッドＩ／Ｏと電源電圧ＶＰＰパッドまたは接地電圧ＶＳＳパッドとの間に静電気が発生した場合、ダイオードＭＰＤ、ＭＮＤのいずれか１つが動作して静電気放電経路を提供し、静電気が内部回路に流入して内部回路を破壊することを防止する。
【００１０】
このような従来技術に係る静電気放電保護回路は、フレーム反転やライン反転のように、接地電圧から正の動作電圧までを有する液晶表示装置に適用することは可能である。しかし、ドット反転方式をサポートする液晶表示装置では、フレーム反転やライン反転とは異なり、負（−）の動作電圧から正の動作電圧までが必要になる。すなわち、負の動作電圧から接地電圧、また、接地電圧から正の動作電圧までを要するため、図１に示す従来技術に係る静電気放電保護回路では適用できないという問題が発生する。
【００１１】
関連する技術としては、例えば、米国特許出願公開第２００７／０２８４６６６号明細書（特許文献１）に記載されたものがある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許出願公開第２００７／０２８４６６６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は、従来技術の問題を解決するためになされたものであって、その目的は、ドット反転方式をサポートする液晶表示装置の駆動集積回路チップのソースドライバに適用可能な新しい構造の静電気放電保護回路を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するための本発明の静電気放電保護回路は、第１の電源ラインと接地ラインとの間に接続された第１のクランプと、前記接地ラインと第２の電源ラインとの間に接続された第２のクランプと、前記第１の電源ラインと前記接地ラインとの間に接続され、入出力パッドに第１の動作電圧を提供する第１の出力バッファと、前記接地ラインと前記第２の電源ラインとの間に接続され、前記入出力パッドに第２の動作電圧を提供する第２の出力バッファと、前記第１の動作電圧を前記入出力パッドに伝達する第１のスイッチング部と、前記第２の動作電圧を前記入出力パッドに伝達する第２のスイッチング部と、前記第１の電源ラインと前記入出力パッドとの間に１つまたは複数のダイオードが直列に接続された第１の伝達部と、前記入出力パッドと前記第２の電源ラインとの間に１つまたは複数のダイオードが直列に接続された第２の伝達部と、を備え、前記第１の伝達部のダイオードが、前記第１の動作電圧より高い降伏電圧を有し、前記第２の伝達部のダイオードが、前記第２の動作電圧より高い降伏電圧を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、負の動作電圧から正の動作電圧までの動作範囲を要するドット反転方式をサポートする液晶表示装置の駆動集積回路チップのソースドライバの内部回路を静電気放電から安全に保護することができる。
【図面の簡単な説明】
【００１６】
【図１】従来技術に係る静電気放電保護回路を示す回路図である。
【図２】本発明の第１実施形態に係る静電気放電保護回路を示す回路図である。
【図３】本発明の第２実施形態に係る静電気放電保護回路を示す回路図である。
【図４】本発明の第３実施形態に係る静電気放電保護回路を示す回路図である。
【図５】本発明の第４実施形態に係る静電気放電保護回路を示す回路図である。
【図６】本発明の第５実施形態に係る静電気放電保護回路を示す回路図である。
【図７】図３に示す第１の伝達部３０８Ａ及び第２の伝達部３０８Ｂの断面図である。
【図８】図４に示す第１の伝達部４０８Ａ及び第２の伝達部４０８Ｂの断面図である。
【図９】図５に示す第１の伝達部５０８Ａ及び第２の伝達部５０８Ｂの断面図である。
【図１０】図６に示す第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂの断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術思想を容易に実施できる程度に詳細に説明するため、本発明の好ましい実施形態を添付した図面を参照して説明する。また、明細書全体にわたって同じ図面番号（または、参照番号）を付した部分は、同じ要素を表す。
【００１８】
明細書全体の記載において、ある部分が他の部分に「接続」されているとした場合、それは、「直接に接続」されている場合に限らず、その間に他の素子を介して「電気的に接続」されている場合をも含む。また、ある部分が何らかの構成要素を備えている（または含んでいる）とした場合、それは、特に反対となる記載がない限り他の構成要素を除外するのではなく、他の構成要素をさらに備えることができることを意味する。
【００１９】
＜第１実施形態＞
図２は、本発明の第１実施形態に係る静電気放電保護回路を示す回路図である。
【００２０】
図２に示すように、本発明の第１実施形態に係る静電気放電保護回路は、ドット反転方式をサポートするために、図１に示す静電気放電保護回路とは異なって２つの出力バッファを備える。第１の出力バッファ２０６Ａは、正の電源ライン２０２（以下、「第１の電源ライン」とする）と接地ライン２０３との間に接続され、接地電圧ＶＳＳから正の電源電圧ＶＰＰ（以下、「第１の電源電圧」とする）までを出力する。第２の出力バッファ２０６Ｂは、接地ライン２０３と負の電源ライン２０４（以下、「第２の電源ライン」とする）との間に接続され、負の電源電圧ＶＮＮ（以下、「第２の電源電圧」とする）から接地電圧ＶＳＳまでを出力する。
【００２１】
また、本発明の第１実施形態に係る静電気放電保護回路は、第１の出力バッファ２０６Ａ及び第２の出力バッファ２０６Ｂに伴って２つのクランプを備える。第１のクランプ２１０Ａは、第１の電源ライン２０２と接地ライン２０３との間に接続され、第１の電源ライン２０２と接地ライン２０３との間を一定電圧に維持させる。第２のクランプ２１０Ｂは、接地ライン２０３と第２の電源ライン２０４との間に接続され、接地ライン２０３と第２の電源ライン２０４との間を一定電圧に維持させる。
【００２２】
さらに、本発明の第１実施形態に係る静電気放電保護回路は、２つの伝達部を備える。第１の伝達部２０８Ａ及び第２の伝達部２０８Ｂは、それぞれ１つのダイオードＭＰＤ、ＭＮＤからなる。第１の伝達部２０８Ａは、第１の電源ライン２０２と入出力パッドＩ／Ｏとの間に接続される。第２の伝達部２０８Ｂは、入出力パッドＩ／Ｏと第２の電源ライン２０４との間に接続される。
【００２３】
第１の伝達部２０８ＡのダイオードＭＰＤと第２の伝達部２０８ＢのダイオードＭＮＤとは順方向に接続される。ダイオードＭＰＤは、ウェルを基準に、ダイオードＭＮＤとは互いに異なる導電型（Ｐ型またはＮ型）で形成される。例えば、ダイオードＭＰＤでは、ウェルがＮ型として構成され、ダイオードＭＮＤでは、ウェルがＰ型として構成される。ダイオードＭＰＤ、ＭＮＤは、互いに同じ大きさの降伏電圧を有する。ここで、降伏電圧とは、ダイオードＭＰＤ、ＭＮＤの両端にかかる逆方向電圧でダイオードＭＰＤ、ＭＮＤが破壊されずに耐え得る最大電圧を意味する。
【００２４】
ダイオードＭＰＤは、第１の出力バッファ２０６Ａの第１の動作電圧より高い降伏電圧を有し、ダイオードＭＮＤは、第２の出力バッファ２０６Ｂの第２の動作電圧より高い降伏電圧を有する。ここで、第１の動作電圧及び第２の動作電圧は、入出力パッドＩ／Ｏを介して、内部回路、すなわち、ソースドライバに構成されている素子を動作させる電圧をいう。
【００２５】
さらに、本発明の第１実施形態に係る静電気放電保護回路は、第１の出力バッファ２０６Ａから出力される第１の動作電圧を入出力パッドＩ／Ｏに伝達する第１のスイッチング部２１２Ａと、第２の出力バッファ２０６Ｂから出力される第２の動作電圧を入出力パッドＩ／Ｏに伝達する第２のスイッチング部２１２Ｂとをさらに備える。第１のスイッチング部２１２Ａ及び第２のスイッチング部２１２Ｂは、それぞれＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列に接続された伝送ゲートからなる。
【００２６】
前述のように、図２に示す本発明の第１実施形態に係る静電気放電保護回路は、ドット反転方式をサポートする液晶表示装置の駆動ＩＣチップのソースドライバに適用可能である。
【００２７】
例えば、第１の電源電圧ＶＰＰが５Ｖ、接地電圧ＶＳＳが０Ｖ、第２の電源電圧ＶＮＮが−５Ｖであれば、第１の出力バッファ２０６Ａは、０Ｖ〜５Ｖの電圧レベルを有する第１の動作電圧を出力し、第２の出力バッファ２０６Ｂは、−５Ｖ〜０Ｖの電圧レベルを有する第２の動作電圧を出力する。これにより、入出力パッドＩ／Ｏに出力される動作電圧は、−５Ｖ〜５Ｖの電圧レベルを有するようになるため、第１のスイッチング部２１２Ａ及び第２のスイッチング部２１２Ｂは、およそ３０Ｖの高電圧スイッチを用いる。このような高電圧スイッチは、ワンチップの駆動ＩＣチップにおいてゲート駆動のために用いられる素子と同じである。
【００２８】
＜第２実施形態＞
図３は、本発明の第２実施形態に係る静電気放電保護回路を示す回路図である。
【００２９】
図３に示すように、本発明の第２実施形態に係る静電気放電保護回路は、図２に示す第１の実施形態に係る静電気放電保護回路と同様の構成を有する。ただし、第１の伝達部３０８Ａ及び第２の伝達部３０８Ｂを構成するダイオードにおいては互いに大きな差がある。
【００３０】
まず、図２に示す本発明の第１実施形態に係る静電気放電保護回路の動作特性を説明する。
【００３１】
接地電圧ＶＳＳモードにおける正の放電の場合、放電経路は、第１の電源ライン２０２を介して形成される。このとき、ダイオードＭＮＤにかかる逆方向電圧ＶＲＭＮＤは、下記式（１）（数１）のとおりである。
【００３２】
【数１】
【００３３】
上記式（１）において、「ＶＭＰＤ」はダイオードＭＰＤの順方向電圧、「ＶＣ」はクランプ電圧である。
【００３４】
上記式（１）のように、ダイオードＭＮＤの逆方向電圧ＶＲＭＮＤは、ダイオードＭＰＤの順方向電圧ＶＭＰＤとクランプ電圧ＶＣとによりダイオードＭＮＤの降伏電圧を超えることができる。
【００３５】
第１の電源電圧ＶＰＰモードにおける負の放電の場合、放電経路は、第２の電源ライン２０４を介して形成される。このとき、ダイオードＭＰＤにかかる逆方向電圧ＶＲＭＰＤは、下記式（２）（数２）のとおりである。
【００３６】
【数２】
【００３７】
上記式（２）において、「ＶＭＮＤ」はダイオードＭＮＤの順方向電圧、「ＶＣ」はクランプ電圧である。
【００３８】
上記式（２）のように、ダイオードＭＰＤの逆方向電圧ＶＲＭＰＤは、ダイオードＭＮＤの順方向電圧ＶＭＮＤとクランプ電圧ＶＣとによりダイオードＭＰＤの降伏電圧を超えることができる。
【００３９】
一方、第１の電源電圧ＶＰＰモードまたは接地電圧ＶＳＳモードとは無関係であるＣＤＭ（Ｃｈａｒｇｅｄ Ｄｅｖｉｃｅ Ｍｏｄｅｌ）放電の場合も、同じ経路の放電が生じ得る。
【００４０】
このように、本発明の第１実施形態に係る静電気放電保護回路はドット反転をサポートする駆動ＩＣチップに適用することができるが、静電気放電保護回路のダイオードが破壊される可能性がある。これを防止するためには、第１の伝達部２０８Ａ及び第２の伝達部２０８ＢのダイオードＭＰＤ、ＭＮＤの降伏電圧を高めなければならない。
【００４１】
このため、図３に示すように、本発明の第２実施形態に係る静電気放電保護回路では、第１の伝達部３０８Ａは、降伏電圧が高い１つの高電圧ダイオードＨＰＤで具現し、第２の伝達部３０８Ｂは、降伏電圧が中間電圧（ｍｅｄｉｕｍ）である２つの中電圧ダイオードＭＮＤ１、ＭＮＤ２を直列に接続して具現する。このように具現すると、高電圧ダイオードＨＰＤは、上記式（２）の逆方向電圧ＶＲＭＰＤに耐えることができ、直列に接続された中電圧ダイオードＭＮＤ１、ＭＮＤ２は、上記式（１）の逆方向電圧ＶＲＭＮＤに耐えることができる。
【００４２】
図７は、図３に示す第１の伝達部３０８Ａ及び第２の伝達部３０８Ｂの断面図である。
【００４３】
図７に示すように、図３において、第１の伝達部３０８Ａの高電圧ダイオードＨＰＤは、半導体基板１００内に形成された高電圧ＮウェルＨＮＷ（Ｈｉｇｈ−ｖｏｌｔａｇｅ Ｎ−Ｗｅｌｌ）と、高電圧Ｎウェル内に形成された高電圧Ｐドーピング領域ＨＰ＋とからなる。高電圧ダイオードＨＰＤを構成する高電圧Ｐドーピング領域ＨＰ＋は、入出力パッドＩ／Ｏに接続され、高電圧ＮウェルＨＮＷは、第１の電源電圧ＶＰＰが印加される第１の電源ライン２０２に接続される。
【００４４】
第２の伝達部３０８Ｂの中電圧ダイオードＭＮＤ１、ＭＮＤ２は、それぞれ高電圧ＮウェルＨＮＷ内に形成された中電圧ＰウェルＭＰＷ（Ｍｅｄｉｕｍ−ｖｏｌｔａｇｅ Ｐ−Ｗｅｌｌ）と、中電圧ＰウェルＭＰＷ内に形成された中電圧Ｎドーピング領域ＭＮ＋とからなる。中電圧ダイオードＭＮＤ１の中電圧ＰウェルＭＰＷは、第２の電源電圧ＶＮＮが印加される第２の電源ライン２０４に接続され、中電圧Ｎドーピング領域ＭＮ＋は、中電圧ダイオードＭＮＤ２の中電圧ＰウェルＭＰＷに接続される。中電圧ダイオードＭＮＤ２の中電圧Ｎドーピング領域ＭＮ＋は、高電圧ダイオードＨＰＤの高電圧Ｐドーピング領域ＨＰ＋に接続される。
【００４５】
図７に示すように、第１の伝達部３０８Ａの高電圧ダイオードＨＰＤにおいて、高電圧ＮウェルＨＮＷは、第１の電源電圧ＶＰＰが印加される第１の電源ライン２０２に接続される。これにより、中電圧ダイオードＭＮＤ２の中電圧ＰウェルＭＰＷと高電圧ダイオードＨＰＤの高電圧Ｐドーピング領域ＨＰ＋との間の間隔さえ維持すれば、狭いチャネル領域に高電圧ダイオードＨＰＤを具現することが可能である。また、中電圧ダイオードＭＮＤ１、ＭＮＤ２においても、これらＭＮＤ１、ＭＮＤ２の中電圧ＰウェルＭＰＷ間の間隔さえ維持すれば、狭いチャネル領域に２つの中電圧ダイオードＭＮＤ１、ＭＮＤ２を具現することが可能である。
【００４６】
＜第３実施形態＞
図４は、本発明の第３実施形態に係る静電気放電保護回路を示す回路図である。図８は、図４に示す第１の伝達部４０８Ａ及び第２の伝達部４０８Ｂの断面図である。
【００４７】
図４に示すように、本発明の第３実施形態に係る静電気放電保護回路は、図３に示す第２実施形態に係る静電気放電保護回路とは異なり、第１の伝達部４０８Ａを２つの中電圧ダイオードＭＰＤ１、ＭＰＤ２で構成し、第２の伝達部４０８Ｂを１つの高電圧ダイオードＨＮＤで構成する。第１の伝達部４０８Ａ及び第２の伝達部４０８Ｂ以外の構成は、図３と同様である。
【００４８】
図８に示すように、本発明の第３実施形態では、図７に示す第２実施形態とは異なって高電圧ＰウェルＨＰＷを使用する。高電圧ＰウェルＨＰＷは、第２の電源電圧ＶＮＮが印加される第２の電源ライン２０４に接続される。また、高電圧ＰウェルＨＰＷ内には、第１の伝達部４０８Ａの中電圧ダイオードＭＰＤ１、ＭＰＤ２をそれぞれ形成するために、中電圧ＮウェルＭＮＷがそれぞれ形成される。また、第２の伝達部４０８Ｂの高電圧ダイオードＨＮＤを形成するために、高電圧ＰウェルＨＰＷ内には、高電圧Ｎドーピング領域ＨＮ＋が形成される。第２の伝達部４０８Ｂの高電圧ダイオードＨＮＤは、第２の出力バッファ２０６Ｂの第２の動作電圧より高い降伏電圧を有する。また、第１の伝達部４０８Ａの中電圧ダイオードＭＰＤ１、ＭＰＤ２の各々は、第１の出力バッファ２０６Ａの第１の動作電圧と同じ降伏電圧を有するか、またはより高い降伏電圧を有する。もちろん、高電圧ダイオードＨＮＤは、中電圧ダイオードＭＰＤ１、ＭＰＤ２より高い降伏電圧を有する。例えば、ソース動作電圧が−５Ｖ〜５Ｖの範囲でスイングする場合、高電圧ダイオードＨＮＤは３０Ｖ、中電圧ダイオードＭＰＤ１、ＭＰＤ２は５Ｖの降伏電圧を有するように作製される。
【００４９】
＜第４実施形態＞
図５は、本発明の第４実施形態に係る静電気放電保護回路を示す回路図である。図９は、図５に示す第１の伝達部５０８Ａ及び第２の伝達部５０８Ｂの断面図である。
【００５０】
図５に示すように、本発明の第４実施形態に係る静電気放電保護回路は、第１の伝達部５０８Ａと第２の伝達部５０８Ｂが、それぞれ２つの中電圧ダイオードＭＰＤ１及びＭＰＤ２、並びに、ＭＮＤ１及びＭＮＤ２で構成される。
【００５１】
図９に示すように、本発明の第４実施形態に係る静電気放電保護回路は、高電圧ＮウェルＨＮＷまたは高電圧ＰウェルＨＰＷ内に中電圧ＮウェルＭＮＷ及び中電圧ＰウェルＭＰＷが形成され、中電圧ＮウェルＭＮＷ内には中電圧Ｐドーピング領域ＭＰ＋が形成され、中電圧ＰウェルＭＰＷ内には中電圧Ｎドーピング領域ＭＮ＋が形成される。中電圧ダイオードＭＰＤ１の中電圧ＮウェルＭＮＷは、第１の電源電圧ＶＰＰが印加される第１の電源ライン２０２に接続され、中電圧ダイオードＭＮＤ１の中電圧ＰウェルＭＰＷは、第２の電源電圧ＶＮＮが印加される第２の電源ライン２０４に接続される。
【００５２】
＜第５実施形態＞
図６は、本発明の第５実施形態に係る静電気放電保護回路を示す回路図である。図１０は、図６に示す第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂの断面図である。
【００５３】
図６に示すように、本発明の第５実施形態に係る静電気放電保護回路は、第３実施形態及び第４実施形態とは異なり、第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂが、それぞれ１つの高電圧ダイオードＨＰＤ、ＨＮＤで構成される。
【００５４】
図１０に示すように、本発明の第５実施形態では、第１の伝達部６０８Ａ及び第２の伝達部６０８Ｂを、それぞれ高電圧ダイオードＨＰＤ、ＨＮＤで構成する。高電圧ダイオードＨＰＤ、ＨＮＤは、第１の出力バッファ２０６Ａ及び第２の出力バッファ２０６Ｂの第１の動作電圧及び第２の動作電圧より高い降伏電圧、好ましくは、ソース動作電圧が−５Ｖ〜５Ｖの範囲でスイングする場合、３０Ｖの降伏電圧を有する素子で作製される。
【００５５】
上述のように、本発明の技術思想は、好ましい実施形態により具体的に記述されたが、上記の実施形態は、それを説明するためのものであって、それを制限するためのものではないことに留意しなければならない。特に、ドット反転方式をサポートする液晶表示装置の駆動ＩＣチップのソースドライバの出力端（入出力パッド）に備えられる静電気放電保護回路について説明したが、これは一例であって、負の動作電圧から正の動作電圧までを要する素子であれば、すべて適用可能である。このように、この技術分野における通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることを理解することができるであろう。
【符号の説明】
【００５６】
２０２ 第１の電源ライン（正の電源ライン）
２０３ 接地ライン
２０４ 第２の電源ライン（負の電源ライン）
２１４ 抵抗
２０６Ａ 第１の出力バッファ
２０６Ｂ 第２の出力バッファ
２０８Ａ、３０８Ａ、４０８Ａ、５０８Ａ、６０８Ａ 第１の伝達部
２０８Ｂ、３０８Ｂ、４０８Ｂ、５０８Ｂ、６０８Ｂ 第２の伝達部
２１０Ａ 第１のクランプ
２１０Ｂ 第２のクランプ
２１２Ａ 第１のスイッチング部
２１２Ｂ 第２のスイッチング部
【特許請求の範囲】
【請求項１】
第１の電源ラインと接地ラインとの間に接続された第１のクランプと、
前記接地ラインと第２の電源ラインとの間に接続された第２のクランプと、
前記第１の電源ラインと前記接地ラインとの間に接続され、入出力パッドに第１の動作電圧を提供する第１の出力バッファと、
前記接地ラインと前記第２の電源ラインとの間に接続され、前記入出力パッドに第２の動作電圧を提供する第２の出力バッファと、
前記第１の動作電圧を前記入出力パッドに伝達する第１のスイッチング部と、
前記第２の動作電圧を前記入出力パッドに伝達する第２のスイッチング部と、
前記第１の電源ラインと前記入出力パッドとの間に１つまたは複数のダイオードが直列に接続された第１の伝達部と、
前記入出力パッドと前記第２の電源ラインとの間に１つまたは複数のダイオードが直列に接続された第２の伝達部と、を備え、
前記第１の伝達部のダイオードは、前記第１の動作電圧より高い降伏電圧を有し、前記第２の伝達部のダイオードは、前記第２の動作電圧より高い降伏電圧を有することを特徴とする静電気放電保護回路。
【請求項２】
前記第１の伝達部は、１つのダイオードを備え、
前記第２の伝達部は、前記第１の伝達部のダイオードより低い降伏電圧を有する２つのダイオードを備えることを特徴とする請求項１に記載の静電気放電保護回路。
【請求項３】
前記第１の伝達部及び第２の伝達部は、
基板内に形成されたＮウェルと、
該Ｎウェル内に形成された第１のＰウェルと、
該第１のＰウェル内に形成された第１のＮドーピング領域と、
前記第１のＰウェルから一定の距離をおいて前記Ｎウェル内に形成された第２のＰウェルと、
該第２のＰウェル内に形成された第２のＮドーピング領域と、
前記Ｎウェル内に形成されたＰドーピング領域と、
を備えることを特徴とする請求項２に記載の静電気放電保護回路。
【請求項４】
前記Ｎウェルは、前記第１の電源ラインに接続され、
前記第１のＰウェルは、前記第２の電源ラインに接続され、
前記第１のＮドーピング領域は、前記第２のＰウェルに接続され、
前記第２のＮドーピング領域及び前記Ｐドーピング領域は、前記入出力パッドに接続されることを特徴とする請求項３に記載の静電気放電保護回路。
【請求項５】
前記第１の伝達部は、２つのダイオードを備え、
前記第２の伝達部は、前記第１の伝達部のダイオードより高い降伏電圧を有する１つのダイオードを備えることを特徴とする請求項１に記載の静電気放電保護回路。
【請求項６】
前記第１の伝達部及び第２の伝達部は、
基板内に形成されたＰウェルと、
該Ｐウェル内に形成された第１のＮウェルと、
該第１のＮウェル内に形成された第１のＰドーピング領域と、
前記第１のＮウェルから一定の距離をおいて前記Ｐウェル内に形成された第２のＮウェルと、
該第２のＮウェル内に形成された第２のＰドーピング領域と、
前記Ｐウェル内に形成されたＮドーピング領域と、
を備えることを特徴とする請求項５に記載の静電気放電保護回路。
【請求項７】
前記Ｐウェルは、前記第２の電源ラインに接続され、
前記第１のＮウェルは、前記第１の電源ラインに接続され、
前記第１のＰドーピング領域は、前記第２のＮウェルに接続され、
前記第２のＰドーピング領域及び前記Ｎドーピング領域は、前記入出力パッドに接続されることを特徴とする請求項６に記載の静電気放電保護回路。
【請求項８】
前記第１の伝達部は、前記第２の伝達部のダイオードと同じ降伏電圧を有する１つのダイオードを備えることを特徴とする請求項１に記載の静電気放電保護回路。
【請求項９】
前記第１の伝達部及び第２の伝達部は、
基板内に形成されたＰウェルと、
該Ｐウェル内に形成されたＮウェルと、
該Ｎウェル内に形成されたＰドーピング領域と、
前記Ｎウェルから一定の距離をおいて前記Ｐウェル内に形成されたＮドーピング領域と、
を備えることを特徴とする請求項８に記載の静電気放電保護回路。
【請求項１０】
前記Ｐウェルは、前記第２の電源ラインに接続され、
前記Ｎウェルは、前記第１の電源ラインに接続され、
前記Ｐドーピング領域及び前記Ｎドーピング領域は、前記入出力パッドに接続されることを特徴とする請求項９に記載の静電気放電保護回路。
【請求項１１】
前記第１の電源ラインは、正の電源電圧と接地電圧との間の電圧を有し、
前記第２の電源ラインは、負の電源電圧と接地電圧との間の電圧を有することを特徴とする請求項１に記載の静電気放電保護回路。
【請求項１２】
前記第１のクランプ及び第２のクランプは、対応する電源ラインと接地ラインとの間の電圧を一定の電圧レベルに維持することを特徴とする請求項１に記載の静電気放電保護回路。
【請求項１】
第１の電源ラインと接地ラインとの間に接続された第１のクランプと、
前記接地ラインと第２の電源ラインとの間に接続された第２のクランプと、
前記第１の電源ラインと前記接地ラインとの間に接続され、入出力パッドに第１の動作電圧を提供する第１の出力バッファと、
前記接地ラインと前記第２の電源ラインとの間に接続され、前記入出力パッドに第２の動作電圧を提供する第２の出力バッファと、
前記第１の動作電圧を前記入出力パッドに伝達する第１のスイッチング部と、
前記第２の動作電圧を前記入出力パッドに伝達する第２のスイッチング部と、
前記第１の電源ラインと前記入出力パッドとの間に１つまたは複数のダイオードが直列に接続された第１の伝達部と、
前記入出力パッドと前記第２の電源ラインとの間に１つまたは複数のダイオードが直列に接続された第２の伝達部と、を備え、
前記第１の伝達部のダイオードは、前記第１の動作電圧より高い降伏電圧を有し、前記第２の伝達部のダイオードは、前記第２の動作電圧より高い降伏電圧を有することを特徴とする静電気放電保護回路。
【請求項２】
前記第１の伝達部は、１つのダイオードを備え、
前記第２の伝達部は、前記第１の伝達部のダイオードより低い降伏電圧を有する２つのダイオードを備えることを特徴とする請求項１に記載の静電気放電保護回路。
【請求項３】
前記第１の伝達部及び第２の伝達部は、
基板内に形成されたＮウェルと、
該Ｎウェル内に形成された第１のＰウェルと、
該第１のＰウェル内に形成された第１のＮドーピング領域と、
前記第１のＰウェルから一定の距離をおいて前記Ｎウェル内に形成された第２のＰウェルと、
該第２のＰウェル内に形成された第２のＮドーピング領域と、
前記Ｎウェル内に形成されたＰドーピング領域と、
を備えることを特徴とする請求項２に記載の静電気放電保護回路。
【請求項４】
前記Ｎウェルは、前記第１の電源ラインに接続され、
前記第１のＰウェルは、前記第２の電源ラインに接続され、
前記第１のＮドーピング領域は、前記第２のＰウェルに接続され、
前記第２のＮドーピング領域及び前記Ｐドーピング領域は、前記入出力パッドに接続されることを特徴とする請求項３に記載の静電気放電保護回路。
【請求項５】
前記第１の伝達部は、２つのダイオードを備え、
前記第２の伝達部は、前記第１の伝達部のダイオードより高い降伏電圧を有する１つのダイオードを備えることを特徴とする請求項１に記載の静電気放電保護回路。
【請求項６】
前記第１の伝達部及び第２の伝達部は、
基板内に形成されたＰウェルと、
該Ｐウェル内に形成された第１のＮウェルと、
該第１のＮウェル内に形成された第１のＰドーピング領域と、
前記第１のＮウェルから一定の距離をおいて前記Ｐウェル内に形成された第２のＮウェルと、
該第２のＮウェル内に形成された第２のＰドーピング領域と、
前記Ｐウェル内に形成されたＮドーピング領域と、
を備えることを特徴とする請求項５に記載の静電気放電保護回路。
【請求項７】
前記Ｐウェルは、前記第２の電源ラインに接続され、
前記第１のＮウェルは、前記第１の電源ラインに接続され、
前記第１のＰドーピング領域は、前記第２のＮウェルに接続され、
前記第２のＰドーピング領域及び前記Ｎドーピング領域は、前記入出力パッドに接続されることを特徴とする請求項６に記載の静電気放電保護回路。
【請求項８】
前記第１の伝達部は、前記第２の伝達部のダイオードと同じ降伏電圧を有する１つのダイオードを備えることを特徴とする請求項１に記載の静電気放電保護回路。
【請求項９】
前記第１の伝達部及び第２の伝達部は、
基板内に形成されたＰウェルと、
該Ｐウェル内に形成されたＮウェルと、
該Ｎウェル内に形成されたＰドーピング領域と、
前記Ｎウェルから一定の距離をおいて前記Ｐウェル内に形成されたＮドーピング領域と、
を備えることを特徴とする請求項８に記載の静電気放電保護回路。
【請求項１０】
前記Ｐウェルは、前記第２の電源ラインに接続され、
前記Ｎウェルは、前記第１の電源ラインに接続され、
前記Ｐドーピング領域及び前記Ｎドーピング領域は、前記入出力パッドに接続されることを特徴とする請求項９に記載の静電気放電保護回路。
【請求項１１】
前記第１の電源ラインは、正の電源電圧と接地電圧との間の電圧を有し、
前記第２の電源ラインは、負の電源電圧と接地電圧との間の電圧を有することを特徴とする請求項１に記載の静電気放電保護回路。
【請求項１２】
前記第１のクランプ及び第２のクランプは、対応する電源ラインと接地ラインとの間の電圧を一定の電圧レベルに維持することを特徴とする請求項１に記載の静電気放電保護回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１５３７７９（Ｐ２０１０−１５３７７９Ａ）
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願番号】特願２００９−１９３４８５（Ｐ２００９−１９３４８５）
【出願日】平成２１年８月２４日（２００９．８．２４）
【出願人】（５０５０８７７８０）マグナチップセミコンダクター有限会社 (125)
【氏名又は名称原語表記】ＭＡＧＮＡＣＨＩＰ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＬＴＤ
【住所又は居所原語表記】１ Ｈｙａｎｇｊｅｏｎｇ−ｄｏｎｇ，Ｈｅｕｎｇｄｕｋ−ｇｕ，Ｃｈｅｏｎｇｊｕ Ｃｉｔｙ，Ｃｈｕｎｇ Ｃｈｅｏｎｇ Ｂｏｋ−ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願日】平成２１年８月２４日（２００９．８．２４）
【出願人】（５０５０８７７８０）マグナチップセミコンダクター有限会社 (125)
【氏名又は名称原語表記】ＭＡＧＮＡＣＨＩＰ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＬＴＤ
【住所又は居所原語表記】１ Ｈｙａｎｇｊｅｏｎｇ−ｄｏｎｇ，Ｈｅｕｎｇｄｕｋ−ｇｕ，Ｃｈｅｏｎｇｊｕ Ｃｉｔｙ，Ｃｈｕｎｇ Ｃｈｅｏｎｇ Ｂｏｋ−ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]