3次元実装基板および3次元実装基板の製法
【課題】誘導性配線となってしまうZ方向配線があっても、インピーダンス整合がとれる三次元実装基板を提供する。
【解決手段】第1のプリント配線基板1の板厚方向に、第2のプリント配線基板2を、空間を介して積み重ねられるように設ける。第1のプリント配線基板1と、第2のプリント配線基板2との間の空間を介して板厚方向にZ方向配線部3を設けて、第1のプリント配線基板1と、第2のプリント配線基板2とを接続する。Z方向配線部3と第1のプリント配線基板1および第2のプリント配線基板2との接続部分には、それぞれ容量性とされる先端開放スタブ91、92が設ける。
【解決手段】第1のプリント配線基板1の板厚方向に、第2のプリント配線基板2を、空間を介して積み重ねられるように設ける。第1のプリント配線基板1と、第2のプリント配線基板2との間の空間を介して板厚方向にZ方向配線部3を設けて、第1のプリント配線基板1と、第2のプリント配線基板2とを接続する。Z方向配線部3と第1のプリント配線基板1および第2のプリント配線基板2との接続部分には、それぞれ容量性とされる先端開放スタブ91、92が設ける。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、3次元実装基板および3次元実装基板の製法に関する。
【背景技術】
【0002】
例えば特許文献1(特開2009-030978号公報)などに開示されているように、実装基板の面積を小さくするため、二階建て実装やPOP(Package-On-Package)といった三次元実装技術が使用される。
【0003】
図7は、二階建て実装基板の一例の断面図を示すものである。図7の例では、複数枚のプリント配線基板が積層された一階の積層基板1と、複数枚のプリント配線基板が積層された二階の積層基板2とからなる。
【0004】
ここで、以下の説明においては、基板1,2のプリント配線が施される面の横方向および縦方向をX方向およびY方向として、これらX,Y方向に直交する基板の厚さ方向(基板の板厚方向)をZ方向という。
【0005】
図7の例においては、一階の積層基板1の上に、空間を介して、二階の積層基板2を積み重ねて配置する。
【0006】
図示は省略するが、一階の積層基板1および二階の積層基板2の各層の基板面上には、銅箔パターンからなる配線ライン(以下、単にラインという)が形成されている。また、図示は省略するが、一階の積層基板1の上面および二階の積層基板2の上面には、抵抗素子や容量素子、インダクタンス素子などが配置される。そして、図7の例では、さらに、一階の積層基板1の上面および二階の積層基板2の上面には、IC4およびIC5が半田付けされて設けられている。
【0007】
一階の積層基板1の上面のラインと二階の積層基板2の上面のラインとの間を、Z方向に電気的に接続するための導体配線は、図7の例では、半田ボール3が用いられる。
【0008】
この半田ボール3を用いた、一階の積層基板1の二階の積層基板2とを電気的に接続するZ方向の導体配線部分の構成例を図8に示す。なお、図8(A)は、二階の積層基板2の上面を上から見た図であり、図8(B)は、図7において一点鎖線により囲んだ部分の拡大図に相当する。
【0009】
図8(B)に示すように、一階の積層基板1の上面には、信号ラインの配線導体パターン11が形成されていると共に、一階の積層基板1の下側の面には、アース導体パターン12が形成されている。信号ラインの配線導体パターン11の、半田ボール3を介して、二階の積層基板2と接続する部分は、半田付け用のランド11Aとされている。
【0010】
信号ラインの配線導体パターン11は、ストリップラインやマイクロストリップラインの構成とされている。また、信号ラインの配線導体パターン11は、その配線導体パターン11と同じ基板面上に、当該配線導体パターンに沿ったグランド導体が配される構造のコプレーナウェーブガイドの構成とされる場合もある。
【0011】
図8(A)に示すように、二階の積層基板2の上面には、信号ラインの配線導体パターン21が形成されている。一方、一階の積層基板1の下側の面には、アース導体パターン22が形成されている。
【0012】
信号ラインの配線導体パターン21も、信号ラインの配線導体パターンと同様に、ストリップラインやマイクロストリップラインの構成とされる。信号ラインの配線導体パターン21は、コプレーナウェーブガイドの構成とされる場合もある。
【0013】
そして、二階の積層基板2の、半田ボール3を介して、一階の積層基板1と接続する部分には、Z方向のスルーホールビア23が設けられている。
【0014】
信号ライン21の配線導体パターン21のスルーホールビア23上の部分は、ランド21Aとされている。つまり、図8(A)に示すように、配線導体パターン21は、スルーホールビア23の部分では、当該スルーホールビアの周囲を囲むような形状のランド21Aとされてされる。このランド21Aは、スルーホールビア23の内壁面の導体23Aと接続されている。
【0015】
なお、信号ラインの配線導体パターン11のランド11Aも、ランド21Aと同様の形状であり、スルーホールビア23の内壁面の導体23Aと接続されている。
【0016】
そして、二階の積層基板2の下側の面のスルーホールビア23の開口が露呈する部分には、ランド21Aと同様形状のランド24Aと形成されている。このランド24Aは、半田ボール3との接続部分となる。
【0017】
半田ボール3は、一階の積層基板1の配線導体パターン11のランド11Aと、二階の積層基板2のスルーホールビア23の下側のランド24Aとの間を接続するようにする。
【0018】
なお、図7において、IC4およびIC5の下側の半円は、それぞれ一階の積層基板1および二階の積層基板2の配線導体パターンとの接続用の半田部分を示している。
【0019】
図9は、三次元実装基板の他の例である。この例は、前述したPOP(Package-On-Package)の場合の例である。
【0020】
すなわち、この図9の例も、図7の例と同様に、IC4が設けられている一階の積層基板1と、IC5が設けられている二階の積層基板2が、空間を介して、Z方向の導体配線部材を介して、電気的に接続された構造のものである。
【0021】
ただし、この図9の例では、一階の積層基板1および二階の積層基板2は、それぞれIC4およびIC5が設けられている面側が絶縁性樹脂7Aおよび7Bによりモールドされて、パッケージ化されている。つまり、この図9の例は、2個の半導体パッケージが、二階建てのように、Z方向に積層されたものである。
【0022】
図9の例では、IC4およびIC5は、それぞれワイヤボンディングにより接続線6A,6Bおよび6C,6Dにより、一階の積層基板1の上面および二階の積層基板2の上面の導体パターンと接続されている。絶縁性樹脂7A,7Bによるモールドは、ワイヤボンディングによる接続線6A,6Bおよび6C,6Dの部分を完全にモールド内に隠すようにするため、一階の積層基板1と二階の積層基板2との間の空間は、比較的、広い。
【0023】
そして、この図9の例では、Z方向の導体配線部材は、絶縁性樹脂7Aを貫通して一階の積層基板1の上面の導体パターンと接続されている銅ポスト31と、半田ボール32とからなる。
【0024】
なお、二階の積層基板2の下側の面の、半田ボール32により接続される部分の構造は、図7の例と同様に、図8のようなものとなっている。
【0025】
図10は、三次元実装基板のさらに他の例である。この図10の例は、一階の積層基板1と二階の積層基板2との間のZ方向の導体配線部材による電気的接続の方法が、前述の2つの例とは異なる。
【0026】
すなわち、図10の例では、Z方向の導体配線部材は、脚柱基板33と銅ポスト34と半田ボール35とからなる。
【0027】
脚柱基板33には、Z方向のスルーホールビアが形成されており、そのスルーホールビアに銅ポスト34が嵌挿されている。そして、この銅ポスト34が嵌挿されている脚柱基板33が、一階の積層基板1と二階の積層基板2との間の空間に介挿される。そして、銅ポスト34の中心線方向の下側が、半田ボール35により、一階の積層基板1と接続され、また、銅ポスト34の中心線方向の上側が、半田ボール35により、二階の積層基板2と接続される。
【0028】
この図10の例は、脚柱基板33を用いることで、一階の積層基板1と二階の積層基板2との間の空間を比較的容易に確保することができて、ICやその他の素子を一階の積層基板1上に配置することが容易になる。
【0029】
なお、図10の例においては、ニ階の積層基板2の上面には、2個のIC5A,5Bが設けられている。また、8A,8B,8C,8D,8Eは、抵抗器、コンデンサやコイルなど、積層基板1,2の上面において、回路素子として接続されるその他の素子を示すものである。
【先行技術文献】
【特許文献】
【0030】
【特許文献1】特開2009−030978号公報
【発明の概要】
【発明が解決しようとする課題】
【0031】
ところで、3次元実装基板において、一階や二階の単体回路基板や半導体パッケージ内の配線としては、インピーダンスを一定値に制御した配線(いわゆる、インピーダンス整合ライン、インピーダンス・コントロール・ライン)を引くことができる。
【0032】
無線通信等の高周波回路や、高速ディジタル回路の基板では、電力効率向上や、信号伝送品質向上のため、ストリップライン、マイクロストリップライン、コプレーナーウェーブガイドといった配線構造を用いることで、配線の特性インピーダンスを所定の値(一般には50Ω)に制御する。これにより、所謂、インピーダンス整合をとって信号反射損失(反射雑音)を防止し、TEM(Transverse Electro-Magnetic)伝送、または、準TEM伝送を実現している。
【0033】
しかしながら、三次元実装基板において、空間を介してZ方向に積み重ねられた複数の回路基板や半導体パッケージ間を接続するためのZ方向導体配線は、個々の配線導体をグランド(接地)導体で充分遮蔽することが困難である。このため、複数の回路基板や半導体パッケージ間を接続するためのZ方向の導体配線は、グランド・フリーに近い状態のため、インピーダンスの制御ができない。
【0034】
すなわち、前記Z方向の導体配線は、図7の例では、半田ボール3、図9の例では、銅ポスト31と半田ボール32、図10の例では、脚柱基板33と銅ポスト34と半田ボール35であるが、これらをグランド導体で十分に遮蔽することは困難である。
【0035】
したがって、三次元実装基板におけるZ方向の導体配線は、グランド・フリーに近い状態のため、高周波信号や高速ディジタル信号では、誘導性配線(インダクタ)として働いてしまう。そして、この誘導性配線(インダクタ)が、インピーダンス不整合による、反射雑音、放射雑音の原因となってしまう。
【0036】
その結果、三次元実装基板においては、例えば、外部入出力端子を持つ一階の基板1以外、即ち、二階以上の基板には、高周波回路や、高速ディジタル回路を配置できないという問題が生じる。
【0037】
例えば、図7の二階建て実装基板の例において、二階の積層基板2のIC5が、例えばアンテナを通じて受信した信号を増幅するRFアンプなどのRF回路であり、一階の積層基板1のIC4が高速のデジタル信号処理回路である場合を想定する。
【0038】
このような場合において、図11に示すように、IC5の出力端をA点、二階の積層基板2と半田ボール3との接続端をB点、当該半田ボール3と一階の積層基板1との接続端をC点、一階の積層基板1上のIC4の入力端をD点とする。
【0039】
この図11のA,B,C,Dの各点におけるインピーダンスを確認すると、図12に示すようなものとなる。すなわち、図12は、前記A−Dの系が全て50Ω系と仮定した高周波回路において、スミスチャートを用いて、インピーダンスの確認をした図である。以下、この図12について説明する。
【0040】
ここでは、IC5の出力端A点からB点までが、二階の積層基板2の回路である。そして、IC5(その出力端の整合回路も含む)の出力インピーダンスZAも50Ωならば、ストリップライン、マイクロストリップライン、コプレーナーウェーブガイド等の積層基板2内の配線も、特性インピーダンス50Ωである。したがって、B点における出力インピーダンスZBは50Ωになっている。
【0041】
しかしながら、B点とC点を結ぶ、Z方向配線は、この図12の例では、はんだボール3であって、配線周囲を充分にグランド導体で囲むことができず、必然的に、誘導性配線になってしまう。すなわち、この配線の特性インピーダンスは50Ωよりも高く、C点の出力インピーダンスZCのスミスチャートは、図12に示すように、ほぼ定抵抗円上を上側に回ってしまう。つまり、インピーダンス不整合が起きるのである。
【0042】
一旦、インピーダンス不整合の素子が挿入されると、その後に、たとえ特性インピーダンス50Ω線路を接続したとしても、ほぼ定反射係数円上を回るだけで、スミスチャート中心の50Ω整合点には戻らない。すなわち、一階の積層基板1上のIC4では、入力端の整合回路によって、入力インピーダンスが50Ωに制御されているが、その入力ポートD点での特性インピーダンスZDは、50Ω整合がとれず、反射損失が発生する。
【0043】
この発明は、上記の問題点にかんがみ、誘導性配線となってしまうZ方向配線があっても、インピーダンス整合がとれる三次元実装基板を提供することを目的とする。
【課題を解決するための手段】
【0044】
上記の課題を解決するために、この発明は、
第1のプリント配線基板と、
前記第1のプリント配線基板の板厚方向に、空間を介して積み重ねられるように設けられる第2のプリント配線基板と、
前記第1のプリント配線基板と、前記第2のプリント配線基板との間の前記空間を介して板厚方向に電気的に接続する板厚方向配線部と、
を備え、
前記板厚方向配線部と前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分には、それぞれ容量性とされる先端開放スタブが設けられた
ことを特徴とする三次元実装基板を提供する。
【0045】
上記の構成を備えるこの発明によれば、誘導性配線となる板厚方向配線部の両端に、容量性の先端開放スタブが設けられている。この構成により、インダクタである板厚方向配線部のアドミッタンスは、キャパシタである先端開放スタブのアドミッタンスにより相殺される。したがって、誘導性配線となる板厚方向配線部により、第1のプリント配線基板と第2のプリント配線基板とを中継しても、第2のプリント配線基板上のデバイスと、第1のプリント配線基板上のデバイスとのインピーダンス整合をとることが可能になる。
【発明の効果】
【0046】
この発明によれば、第1のプリント配線基板と第2のプリント配線基板との間を板厚方向配線部により接続しても、第2のプリント配線基板上のデバイスと、第1のプリント配線基板上のデバイスとのインピーダンス整合をとることが可能になる。
【図面の簡単な説明】
【0047】
【図1】この発明による三次元実装基板の実施形態の要部の構成を説明するための図である。
【図2】この発明による三次元実装基板の実施形態の要部の等価回路を示す図である。
【図3】この発明による三次元実装基板の実施形態の要部の構成例を説明するために用いる図である。
【図4】この発明による三次元実装基板の実施形態の要部の構成例による作用を説明するための図である。
【図5】この発明による三次元実装基板の実施形態の要部の他の構成例を説明するための図である。
【図6】この発明による三次元実装基板の実施形態の要部の他の構成例を説明するための図である。
【図7】三次元実装基板の構成例を説明するための図である。
【図8】従来の三次元実装基板の構成例の要部の構成を説明するための図である。
【図9】三次元実装基板の他の構成例を説明するための図である。
【図10】三次元実装基板のさらに他の構成例を説明するための図である。
【図11】従来の三次元実装基板の構成例の要部の構成による作用を説明するために用いる図である。
【図12】従来の三次元実装基板の構成例の要部の構成による作用を説明するための図である。
【発明を実施するための形態】
【0048】
以下、この発明による三次元実装基板の実施形態を、図を参照しながら説明する。以下に説明する実施形態は、図7および図8を用いて説明した、一階の積層基板1と二階の積層基板2とを半田ボール3をZ方向配線として接続した2階建て実装基板の場合に、この発明を適用した例である。
【0049】
図1は、この発明による実施形態の2階建て実装基板の要部の構成例を示す図である。この発明による実施形態の2階建て実装基板の全体の概要の構成は、図7に示したものと同様である。
【0050】
そして、図1のうち、図1(A)および(B)は、図8(A)および(B)に示したものと全く同一のものであり、これは、この発明による実施形態の二階建て実装基板の要部の比較例である。
【0051】
図1(C),(D),(E)が、この発明による実施形態の二階建て実装基板の要部の構成例を示すものである。図1(D)は、この発明による実施形態の二階建て実装基板の要部の断面図を示すもので、比較例の図1(B)に対応する部分である。
【0052】
また、図1(C)は、この発明の実施形態において、二階の積層基板2の上面を上から見た図である。さらに、図1(E)は、一階の積層基板1の下側の面を下から見た図である。
【0053】
なお、図1において、前述した図7および図8で説明した部分と同一部分には、同一参照符号を付してある。
【0054】
この実施形態においては、図1(C)および(D)に示すように、二階の積層基板2の上面には、信号ライン21のランド21Aから延長される先端開放スタブ(オープンスタブ)91を設ける。この例では、この先端開放スタブ91は、ストリップラインあるいはマイクロストリップラインとして形成される。この先端開放スタブ91は、コプレーナウェーブガイドの構成としても良い。
【0055】
この例では、この先端開放スタブ91の長さは、一階の積層基板1と2階の積層基板2との間を伝送させる信号の波長をλとしたとき、λ/4以下になるようにされて、容量性、つまりキャパシタC1として働くように構成されている。
【0056】
一方、一階の積層基板1の半田ボール3が接続されるランド11Aの部分には、図1(D)に示すように、ランド11Aから一階の積層基板1の下側に貫通するスルーホールビア92が設けられる。このスルーホールビア92の一階の積層基板1の下側の面は、信号ラインやアース導体とは接続されない孤立のランド92Aとされている。ランド11Aと孤立のランド92Aとは、スルーホールビア92の内壁面の導体92Bを通じて互いに接続されている。
【0057】
したがって、このスルーホールビア92は、ランド11Aに接続されている先端開放スタブとなる。そして、このスルーホールビア92からなる先端開放スタブの実行長も、λ/4以下になるようにされて、容量性、つまりキャパシタC2として働くように構成されている。
【0058】
そして、この例では、先端開放スタブ91で構成されるキャパシタC1の容量と、スルーホールビア92からなる先端開放スタブで構成されるキャパシタC2の容量とは、この例では、等しくなるように構成される。
【0059】
この実施形態においては、以上のように、二階の積層基板2においては、半田ボール3が電気的に接続されるランド21Aに対して先端開放スタブ91が接続されている。また、一階の積層基板1においては、同様に半田ボール3が電気的に接続されるランド11Aに対してスルーホールビア92からなる先端開放スタブが接続されている。
【0060】
そして、このように、先端開放スタブ91、92が設けられている一階の積層基板1と、二階の積層基板2とが、Z方向の配線部材としての半田ボール3により接続されて、二階建て基板が構成される。
【0061】
以上のようにして構成された2階建て基板において、Z方向の配線部材としての半田ボール3を介して一階の積層基板1と二階の積層基板2との接続部分の等価回路を、図2に示す。
【0062】
すなわち、図2に示すように、一階の積層基板1上の信号ラインの配線導体パターン11と、二階の積層基板2上の信号ラインの配線導体パターン21とは、Z方向の配線からなるインダクタ101を介して接続される。Z方向の配線101のこの例では、半田ボール3で構成され、前述したように、等価的にインダクタンスLのインダクタ101が接続されていることになる。
【0063】
そして、一階の積層基板1上の信号ラインの配線導体パターン11とZ方向の配線からなるインダクタ101との接続点は、スルーホールビア92からなる先端開放スタブで構成されるキャパシタ102を介して接地される。
【0064】
また、二階の積層基板2上の信号ラインの配線導体パターン21とZ方向の配線からなるインダクタ101との接続点は、先端開放スタブ91で構成されるキャパシタ103を介して接地される。
【0065】
この図2から判るように、Z方向の配線101の両端に接続される先端開放スタブは、等価的に並列コンデンサとして機能する。この実施形態では、2つの先端開放スタブからなるキャパシタ102,103の容量値を、等しい容量Cとなるように構成する。そして、この実施形態では、Z方向の配線101のインダクタンスLと、これらキャパシタ102,103の容量値Cとが、図3に示すような関係式(1)が成り立つようにする。
【0066】
すなわち、インダクタ101であるZ方向の配線のアドミッタンスYLを、キャパシタである、Z方向の配線の先端開放スタブのアドミッタンスYCで相殺させるものである。
【0067】
これにより、一階の積層基板1と二階の積層基板2とをZ方向の配線により中継しても、一階の積層基板1上のデバイスと、二階の積層基板2上のデバイスとのインピーダンス整合をとることが可能である。
【0068】
以上の説明は、図7の構成の二階建て実装基板の場合であったが、図9のPOPの三次元実装基板の場合、および図10の二階建て実装基板の場合にも、全く同様にして、Z方向の配線の両端に先端開放スタブを設けることにより、同様に構成することができる。
【0069】
前述の従来例の図12に対応する図4を用いて、この実施形態の構成による効果を確認する。すなわち、図4は、図11の前記A,B,C,Dの各点の経路の系が全て50Ω系と仮定した高周波回路において、スミスチャートを用いて、インピーダンスの確認をした図である。
【0070】
この図4の例においては、B点とZ方向の配線との間には、先端開放スタブ91が接続されたので、Z方向の配線とこの先端開放スタブ91との接続点をS点とする。また、C点とZ方向の配線との間には、先端開放スタブ92Sが接続されたので、Z方向の配線とこの先端開放スタブ92Sとの接続点をT点とする。
【0071】
図4に示すように、二階の積層基板2の信号ライン21と、先端開放スタブ91との接続点となるB点では、図12の場合と同様に、出力インピーダンスZBは50Ωになっている。
【0072】
次に、S点の特性インピーダンスZSは、スミスチャートにおいては、先端開放スタブ91の存在により、B点の出力インピーダンスZBの状態から、等コンダクタンス円(定コンダクタンス円)を下に回った図4に示すようなものとなる。
【0073】
そして、T点の特性インピーダンスZTは、スミスチャートにおいては、Z方向配線による誘導性配線により、等抵抗円(定抵抗円)を上に回った図4に示すようなものとなる。
【0074】
そして、この実施形態におけるC点の特性インピーダンスZC´は、スミスチャートにおいては、先端開放スタブ92Sの存在により、T点の特性インピーダンスZTの状態から、等コンダクタンス円を下に回った図4に示すようなものとなる。
【0075】
すなわち、誘導性のZ方向配線(S点〜T点)によって、インピーダンスがほぼ定抵抗円上を上側に回るが、当該Z方向配線の両端の先端開放スタブ(B点〜S点、T点〜C点)の容量Cにより、ほぼ定コンダクタンス円を下に回すことで、それを打ち消している。これにより、C点および一階の積層基板1上のデバイスの入力ポートで、インピーダンス整合が成立させられている。
【0076】
[先端開放スタブの他の構成例]
二階の積層基板2の信号ラインの配線導体パターン21のランド21Aから形成されている先端開放スタブ91は、上述したようなストリップラインやマイクロストリップラインの構成に限られるものではない。
【0077】
例えば図5に示すように、信号ラインの配線導体パターン21のランド21Aに扇形の導体パターンを接続させることによっても、先端開放スタブを構成することができる。
【0078】
また、図1の例では、スルーホールビア92により先端開放スタブを構成するようにしたが、先端開放スタブは、ブラインドビアを用いても構成することができる。
【0079】
例えば、図6(D),(E)に示すように、一階の積層基板1が3層以上のものであるとして、図1(D)の例のスルーホールビア92の代わりに、2層までのブラインドビア93の構成とし、これを先端開放スタブとすることができる。
【0080】
また、先端開放スタブは、スルーホールビアやブラインドビアとストリップラインや扇形の先端開放スタブとの結合としても構成することができる。
【0081】
[実施形態の効果]
上述のようにして、二階建て実装基板やPOP基板などの三次元実装基板において、誘導性のZ方向の配線を含めてインピーダンス整合を実現することができる。
【0082】
したがって、三次元実装基板において、異なる階に高周波デバイスを設けて、高周波信号の伝送する場合に、送信電力の劣化、変調歪み、感度劣化等を低減することができるという効果がある。
【0083】
また、三次元実装基板において、異なる階に存在するデバイス間で高速にデジタル信号を伝送する高速デジタル回路を実装する場合に、信号歪み(特にリップル)、放射雑音を低減することができるという効果がある。
【0084】
換言すれば、三次元実装基板において、二階よりも上の階の基板にも、高周波回路や高速デジタル回路を配置することが可能となる。
【0085】
[他の実施形態および変形例]
以上の実施形態では、第1のプリント配線基板および第2のプリント配線基板は、共に複数枚のプリント配線基板が積層された構造であったが、第1のプリント配線基板および第2のプリント配線基板は、それぞれ1枚のプリント配線基板からなるものでも良い。
【0086】
なお、先端開放スタブ91は、ストリップラインの構成ではなく、コプレーナウエーブガイドの構成とするようにしてもよい。
【0087】
上述の実施形態では、キャパシタC1の容量と、キャパシタC2の容量とを等しくしたが、必ずしも、キャパシタC1の容量と、キャパシタC2の容量とを等しくする必要はない。
【0088】
すなわち、キャパシタC1の容量と、キャパシタC2の容量とが等しい場合には、前述したように、インピーダンス整合が最適の状態で取れる。しかし、キャパシタC1の容量と、キャパシタC2の容量とが等しくなくても、誘導性のZ方向の配線によるインピーダンスの不整合を改善することができ、反射雑音、放射雑音を軽減することができる。
【0089】
なお、上述の実施形態では、二階建ての基板の場合について説明したが、三階建て以上の三次元実装基板において、異なる階の基板間をZ方向配線により接続する場合に、それぞれのZ方向配線部に対して、この発明を適用することができる。
【符号の説明】
【0090】
1…一階の積層基板、2…二階の積層基板、3…半田ボール、11,21…信号ラインの配線導体パターン、12,22…グランドの配線導体パターン、91…先端開放スタブ、92…先端開放スタブを構成するスルーホールビア
【技術分野】
【0001】
この発明は、3次元実装基板および3次元実装基板の製法に関する。
【背景技術】
【0002】
例えば特許文献1(特開2009-030978号公報)などに開示されているように、実装基板の面積を小さくするため、二階建て実装やPOP(Package-On-Package)といった三次元実装技術が使用される。
【0003】
図7は、二階建て実装基板の一例の断面図を示すものである。図7の例では、複数枚のプリント配線基板が積層された一階の積層基板1と、複数枚のプリント配線基板が積層された二階の積層基板2とからなる。
【0004】
ここで、以下の説明においては、基板1,2のプリント配線が施される面の横方向および縦方向をX方向およびY方向として、これらX,Y方向に直交する基板の厚さ方向(基板の板厚方向)をZ方向という。
【0005】
図7の例においては、一階の積層基板1の上に、空間を介して、二階の積層基板2を積み重ねて配置する。
【0006】
図示は省略するが、一階の積層基板1および二階の積層基板2の各層の基板面上には、銅箔パターンからなる配線ライン(以下、単にラインという)が形成されている。また、図示は省略するが、一階の積層基板1の上面および二階の積層基板2の上面には、抵抗素子や容量素子、インダクタンス素子などが配置される。そして、図7の例では、さらに、一階の積層基板1の上面および二階の積層基板2の上面には、IC4およびIC5が半田付けされて設けられている。
【0007】
一階の積層基板1の上面のラインと二階の積層基板2の上面のラインとの間を、Z方向に電気的に接続するための導体配線は、図7の例では、半田ボール3が用いられる。
【0008】
この半田ボール3を用いた、一階の積層基板1の二階の積層基板2とを電気的に接続するZ方向の導体配線部分の構成例を図8に示す。なお、図8(A)は、二階の積層基板2の上面を上から見た図であり、図8(B)は、図7において一点鎖線により囲んだ部分の拡大図に相当する。
【0009】
図8(B)に示すように、一階の積層基板1の上面には、信号ラインの配線導体パターン11が形成されていると共に、一階の積層基板1の下側の面には、アース導体パターン12が形成されている。信号ラインの配線導体パターン11の、半田ボール3を介して、二階の積層基板2と接続する部分は、半田付け用のランド11Aとされている。
【0010】
信号ラインの配線導体パターン11は、ストリップラインやマイクロストリップラインの構成とされている。また、信号ラインの配線導体パターン11は、その配線導体パターン11と同じ基板面上に、当該配線導体パターンに沿ったグランド導体が配される構造のコプレーナウェーブガイドの構成とされる場合もある。
【0011】
図8(A)に示すように、二階の積層基板2の上面には、信号ラインの配線導体パターン21が形成されている。一方、一階の積層基板1の下側の面には、アース導体パターン22が形成されている。
【0012】
信号ラインの配線導体パターン21も、信号ラインの配線導体パターンと同様に、ストリップラインやマイクロストリップラインの構成とされる。信号ラインの配線導体パターン21は、コプレーナウェーブガイドの構成とされる場合もある。
【0013】
そして、二階の積層基板2の、半田ボール3を介して、一階の積層基板1と接続する部分には、Z方向のスルーホールビア23が設けられている。
【0014】
信号ライン21の配線導体パターン21のスルーホールビア23上の部分は、ランド21Aとされている。つまり、図8(A)に示すように、配線導体パターン21は、スルーホールビア23の部分では、当該スルーホールビアの周囲を囲むような形状のランド21Aとされてされる。このランド21Aは、スルーホールビア23の内壁面の導体23Aと接続されている。
【0015】
なお、信号ラインの配線導体パターン11のランド11Aも、ランド21Aと同様の形状であり、スルーホールビア23の内壁面の導体23Aと接続されている。
【0016】
そして、二階の積層基板2の下側の面のスルーホールビア23の開口が露呈する部分には、ランド21Aと同様形状のランド24Aと形成されている。このランド24Aは、半田ボール3との接続部分となる。
【0017】
半田ボール3は、一階の積層基板1の配線導体パターン11のランド11Aと、二階の積層基板2のスルーホールビア23の下側のランド24Aとの間を接続するようにする。
【0018】
なお、図7において、IC4およびIC5の下側の半円は、それぞれ一階の積層基板1および二階の積層基板2の配線導体パターンとの接続用の半田部分を示している。
【0019】
図9は、三次元実装基板の他の例である。この例は、前述したPOP(Package-On-Package)の場合の例である。
【0020】
すなわち、この図9の例も、図7の例と同様に、IC4が設けられている一階の積層基板1と、IC5が設けられている二階の積層基板2が、空間を介して、Z方向の導体配線部材を介して、電気的に接続された構造のものである。
【0021】
ただし、この図9の例では、一階の積層基板1および二階の積層基板2は、それぞれIC4およびIC5が設けられている面側が絶縁性樹脂7Aおよび7Bによりモールドされて、パッケージ化されている。つまり、この図9の例は、2個の半導体パッケージが、二階建てのように、Z方向に積層されたものである。
【0022】
図9の例では、IC4およびIC5は、それぞれワイヤボンディングにより接続線6A,6Bおよび6C,6Dにより、一階の積層基板1の上面および二階の積層基板2の上面の導体パターンと接続されている。絶縁性樹脂7A,7Bによるモールドは、ワイヤボンディングによる接続線6A,6Bおよび6C,6Dの部分を完全にモールド内に隠すようにするため、一階の積層基板1と二階の積層基板2との間の空間は、比較的、広い。
【0023】
そして、この図9の例では、Z方向の導体配線部材は、絶縁性樹脂7Aを貫通して一階の積層基板1の上面の導体パターンと接続されている銅ポスト31と、半田ボール32とからなる。
【0024】
なお、二階の積層基板2の下側の面の、半田ボール32により接続される部分の構造は、図7の例と同様に、図8のようなものとなっている。
【0025】
図10は、三次元実装基板のさらに他の例である。この図10の例は、一階の積層基板1と二階の積層基板2との間のZ方向の導体配線部材による電気的接続の方法が、前述の2つの例とは異なる。
【0026】
すなわち、図10の例では、Z方向の導体配線部材は、脚柱基板33と銅ポスト34と半田ボール35とからなる。
【0027】
脚柱基板33には、Z方向のスルーホールビアが形成されており、そのスルーホールビアに銅ポスト34が嵌挿されている。そして、この銅ポスト34が嵌挿されている脚柱基板33が、一階の積層基板1と二階の積層基板2との間の空間に介挿される。そして、銅ポスト34の中心線方向の下側が、半田ボール35により、一階の積層基板1と接続され、また、銅ポスト34の中心線方向の上側が、半田ボール35により、二階の積層基板2と接続される。
【0028】
この図10の例は、脚柱基板33を用いることで、一階の積層基板1と二階の積層基板2との間の空間を比較的容易に確保することができて、ICやその他の素子を一階の積層基板1上に配置することが容易になる。
【0029】
なお、図10の例においては、ニ階の積層基板2の上面には、2個のIC5A,5Bが設けられている。また、8A,8B,8C,8D,8Eは、抵抗器、コンデンサやコイルなど、積層基板1,2の上面において、回路素子として接続されるその他の素子を示すものである。
【先行技術文献】
【特許文献】
【0030】
【特許文献1】特開2009−030978号公報
【発明の概要】
【発明が解決しようとする課題】
【0031】
ところで、3次元実装基板において、一階や二階の単体回路基板や半導体パッケージ内の配線としては、インピーダンスを一定値に制御した配線(いわゆる、インピーダンス整合ライン、インピーダンス・コントロール・ライン)を引くことができる。
【0032】
無線通信等の高周波回路や、高速ディジタル回路の基板では、電力効率向上や、信号伝送品質向上のため、ストリップライン、マイクロストリップライン、コプレーナーウェーブガイドといった配線構造を用いることで、配線の特性インピーダンスを所定の値(一般には50Ω)に制御する。これにより、所謂、インピーダンス整合をとって信号反射損失(反射雑音)を防止し、TEM(Transverse Electro-Magnetic)伝送、または、準TEM伝送を実現している。
【0033】
しかしながら、三次元実装基板において、空間を介してZ方向に積み重ねられた複数の回路基板や半導体パッケージ間を接続するためのZ方向導体配線は、個々の配線導体をグランド(接地)導体で充分遮蔽することが困難である。このため、複数の回路基板や半導体パッケージ間を接続するためのZ方向の導体配線は、グランド・フリーに近い状態のため、インピーダンスの制御ができない。
【0034】
すなわち、前記Z方向の導体配線は、図7の例では、半田ボール3、図9の例では、銅ポスト31と半田ボール32、図10の例では、脚柱基板33と銅ポスト34と半田ボール35であるが、これらをグランド導体で十分に遮蔽することは困難である。
【0035】
したがって、三次元実装基板におけるZ方向の導体配線は、グランド・フリーに近い状態のため、高周波信号や高速ディジタル信号では、誘導性配線(インダクタ)として働いてしまう。そして、この誘導性配線(インダクタ)が、インピーダンス不整合による、反射雑音、放射雑音の原因となってしまう。
【0036】
その結果、三次元実装基板においては、例えば、外部入出力端子を持つ一階の基板1以外、即ち、二階以上の基板には、高周波回路や、高速ディジタル回路を配置できないという問題が生じる。
【0037】
例えば、図7の二階建て実装基板の例において、二階の積層基板2のIC5が、例えばアンテナを通じて受信した信号を増幅するRFアンプなどのRF回路であり、一階の積層基板1のIC4が高速のデジタル信号処理回路である場合を想定する。
【0038】
このような場合において、図11に示すように、IC5の出力端をA点、二階の積層基板2と半田ボール3との接続端をB点、当該半田ボール3と一階の積層基板1との接続端をC点、一階の積層基板1上のIC4の入力端をD点とする。
【0039】
この図11のA,B,C,Dの各点におけるインピーダンスを確認すると、図12に示すようなものとなる。すなわち、図12は、前記A−Dの系が全て50Ω系と仮定した高周波回路において、スミスチャートを用いて、インピーダンスの確認をした図である。以下、この図12について説明する。
【0040】
ここでは、IC5の出力端A点からB点までが、二階の積層基板2の回路である。そして、IC5(その出力端の整合回路も含む)の出力インピーダンスZAも50Ωならば、ストリップライン、マイクロストリップライン、コプレーナーウェーブガイド等の積層基板2内の配線も、特性インピーダンス50Ωである。したがって、B点における出力インピーダンスZBは50Ωになっている。
【0041】
しかしながら、B点とC点を結ぶ、Z方向配線は、この図12の例では、はんだボール3であって、配線周囲を充分にグランド導体で囲むことができず、必然的に、誘導性配線になってしまう。すなわち、この配線の特性インピーダンスは50Ωよりも高く、C点の出力インピーダンスZCのスミスチャートは、図12に示すように、ほぼ定抵抗円上を上側に回ってしまう。つまり、インピーダンス不整合が起きるのである。
【0042】
一旦、インピーダンス不整合の素子が挿入されると、その後に、たとえ特性インピーダンス50Ω線路を接続したとしても、ほぼ定反射係数円上を回るだけで、スミスチャート中心の50Ω整合点には戻らない。すなわち、一階の積層基板1上のIC4では、入力端の整合回路によって、入力インピーダンスが50Ωに制御されているが、その入力ポートD点での特性インピーダンスZDは、50Ω整合がとれず、反射損失が発生する。
【0043】
この発明は、上記の問題点にかんがみ、誘導性配線となってしまうZ方向配線があっても、インピーダンス整合がとれる三次元実装基板を提供することを目的とする。
【課題を解決するための手段】
【0044】
上記の課題を解決するために、この発明は、
第1のプリント配線基板と、
前記第1のプリント配線基板の板厚方向に、空間を介して積み重ねられるように設けられる第2のプリント配線基板と、
前記第1のプリント配線基板と、前記第2のプリント配線基板との間の前記空間を介して板厚方向に電気的に接続する板厚方向配線部と、
を備え、
前記板厚方向配線部と前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分には、それぞれ容量性とされる先端開放スタブが設けられた
ことを特徴とする三次元実装基板を提供する。
【0045】
上記の構成を備えるこの発明によれば、誘導性配線となる板厚方向配線部の両端に、容量性の先端開放スタブが設けられている。この構成により、インダクタである板厚方向配線部のアドミッタンスは、キャパシタである先端開放スタブのアドミッタンスにより相殺される。したがって、誘導性配線となる板厚方向配線部により、第1のプリント配線基板と第2のプリント配線基板とを中継しても、第2のプリント配線基板上のデバイスと、第1のプリント配線基板上のデバイスとのインピーダンス整合をとることが可能になる。
【発明の効果】
【0046】
この発明によれば、第1のプリント配線基板と第2のプリント配線基板との間を板厚方向配線部により接続しても、第2のプリント配線基板上のデバイスと、第1のプリント配線基板上のデバイスとのインピーダンス整合をとることが可能になる。
【図面の簡単な説明】
【0047】
【図1】この発明による三次元実装基板の実施形態の要部の構成を説明するための図である。
【図2】この発明による三次元実装基板の実施形態の要部の等価回路を示す図である。
【図3】この発明による三次元実装基板の実施形態の要部の構成例を説明するために用いる図である。
【図4】この発明による三次元実装基板の実施形態の要部の構成例による作用を説明するための図である。
【図5】この発明による三次元実装基板の実施形態の要部の他の構成例を説明するための図である。
【図6】この発明による三次元実装基板の実施形態の要部の他の構成例を説明するための図である。
【図7】三次元実装基板の構成例を説明するための図である。
【図8】従来の三次元実装基板の構成例の要部の構成を説明するための図である。
【図9】三次元実装基板の他の構成例を説明するための図である。
【図10】三次元実装基板のさらに他の構成例を説明するための図である。
【図11】従来の三次元実装基板の構成例の要部の構成による作用を説明するために用いる図である。
【図12】従来の三次元実装基板の構成例の要部の構成による作用を説明するための図である。
【発明を実施するための形態】
【0048】
以下、この発明による三次元実装基板の実施形態を、図を参照しながら説明する。以下に説明する実施形態は、図7および図8を用いて説明した、一階の積層基板1と二階の積層基板2とを半田ボール3をZ方向配線として接続した2階建て実装基板の場合に、この発明を適用した例である。
【0049】
図1は、この発明による実施形態の2階建て実装基板の要部の構成例を示す図である。この発明による実施形態の2階建て実装基板の全体の概要の構成は、図7に示したものと同様である。
【0050】
そして、図1のうち、図1(A)および(B)は、図8(A)および(B)に示したものと全く同一のものであり、これは、この発明による実施形態の二階建て実装基板の要部の比較例である。
【0051】
図1(C),(D),(E)が、この発明による実施形態の二階建て実装基板の要部の構成例を示すものである。図1(D)は、この発明による実施形態の二階建て実装基板の要部の断面図を示すもので、比較例の図1(B)に対応する部分である。
【0052】
また、図1(C)は、この発明の実施形態において、二階の積層基板2の上面を上から見た図である。さらに、図1(E)は、一階の積層基板1の下側の面を下から見た図である。
【0053】
なお、図1において、前述した図7および図8で説明した部分と同一部分には、同一参照符号を付してある。
【0054】
この実施形態においては、図1(C)および(D)に示すように、二階の積層基板2の上面には、信号ライン21のランド21Aから延長される先端開放スタブ(オープンスタブ)91を設ける。この例では、この先端開放スタブ91は、ストリップラインあるいはマイクロストリップラインとして形成される。この先端開放スタブ91は、コプレーナウェーブガイドの構成としても良い。
【0055】
この例では、この先端開放スタブ91の長さは、一階の積層基板1と2階の積層基板2との間を伝送させる信号の波長をλとしたとき、λ/4以下になるようにされて、容量性、つまりキャパシタC1として働くように構成されている。
【0056】
一方、一階の積層基板1の半田ボール3が接続されるランド11Aの部分には、図1(D)に示すように、ランド11Aから一階の積層基板1の下側に貫通するスルーホールビア92が設けられる。このスルーホールビア92の一階の積層基板1の下側の面は、信号ラインやアース導体とは接続されない孤立のランド92Aとされている。ランド11Aと孤立のランド92Aとは、スルーホールビア92の内壁面の導体92Bを通じて互いに接続されている。
【0057】
したがって、このスルーホールビア92は、ランド11Aに接続されている先端開放スタブとなる。そして、このスルーホールビア92からなる先端開放スタブの実行長も、λ/4以下になるようにされて、容量性、つまりキャパシタC2として働くように構成されている。
【0058】
そして、この例では、先端開放スタブ91で構成されるキャパシタC1の容量と、スルーホールビア92からなる先端開放スタブで構成されるキャパシタC2の容量とは、この例では、等しくなるように構成される。
【0059】
この実施形態においては、以上のように、二階の積層基板2においては、半田ボール3が電気的に接続されるランド21Aに対して先端開放スタブ91が接続されている。また、一階の積層基板1においては、同様に半田ボール3が電気的に接続されるランド11Aに対してスルーホールビア92からなる先端開放スタブが接続されている。
【0060】
そして、このように、先端開放スタブ91、92が設けられている一階の積層基板1と、二階の積層基板2とが、Z方向の配線部材としての半田ボール3により接続されて、二階建て基板が構成される。
【0061】
以上のようにして構成された2階建て基板において、Z方向の配線部材としての半田ボール3を介して一階の積層基板1と二階の積層基板2との接続部分の等価回路を、図2に示す。
【0062】
すなわち、図2に示すように、一階の積層基板1上の信号ラインの配線導体パターン11と、二階の積層基板2上の信号ラインの配線導体パターン21とは、Z方向の配線からなるインダクタ101を介して接続される。Z方向の配線101のこの例では、半田ボール3で構成され、前述したように、等価的にインダクタンスLのインダクタ101が接続されていることになる。
【0063】
そして、一階の積層基板1上の信号ラインの配線導体パターン11とZ方向の配線からなるインダクタ101との接続点は、スルーホールビア92からなる先端開放スタブで構成されるキャパシタ102を介して接地される。
【0064】
また、二階の積層基板2上の信号ラインの配線導体パターン21とZ方向の配線からなるインダクタ101との接続点は、先端開放スタブ91で構成されるキャパシタ103を介して接地される。
【0065】
この図2から判るように、Z方向の配線101の両端に接続される先端開放スタブは、等価的に並列コンデンサとして機能する。この実施形態では、2つの先端開放スタブからなるキャパシタ102,103の容量値を、等しい容量Cとなるように構成する。そして、この実施形態では、Z方向の配線101のインダクタンスLと、これらキャパシタ102,103の容量値Cとが、図3に示すような関係式(1)が成り立つようにする。
【0066】
すなわち、インダクタ101であるZ方向の配線のアドミッタンスYLを、キャパシタである、Z方向の配線の先端開放スタブのアドミッタンスYCで相殺させるものである。
【0067】
これにより、一階の積層基板1と二階の積層基板2とをZ方向の配線により中継しても、一階の積層基板1上のデバイスと、二階の積層基板2上のデバイスとのインピーダンス整合をとることが可能である。
【0068】
以上の説明は、図7の構成の二階建て実装基板の場合であったが、図9のPOPの三次元実装基板の場合、および図10の二階建て実装基板の場合にも、全く同様にして、Z方向の配線の両端に先端開放スタブを設けることにより、同様に構成することができる。
【0069】
前述の従来例の図12に対応する図4を用いて、この実施形態の構成による効果を確認する。すなわち、図4は、図11の前記A,B,C,Dの各点の経路の系が全て50Ω系と仮定した高周波回路において、スミスチャートを用いて、インピーダンスの確認をした図である。
【0070】
この図4の例においては、B点とZ方向の配線との間には、先端開放スタブ91が接続されたので、Z方向の配線とこの先端開放スタブ91との接続点をS点とする。また、C点とZ方向の配線との間には、先端開放スタブ92Sが接続されたので、Z方向の配線とこの先端開放スタブ92Sとの接続点をT点とする。
【0071】
図4に示すように、二階の積層基板2の信号ライン21と、先端開放スタブ91との接続点となるB点では、図12の場合と同様に、出力インピーダンスZBは50Ωになっている。
【0072】
次に、S点の特性インピーダンスZSは、スミスチャートにおいては、先端開放スタブ91の存在により、B点の出力インピーダンスZBの状態から、等コンダクタンス円(定コンダクタンス円)を下に回った図4に示すようなものとなる。
【0073】
そして、T点の特性インピーダンスZTは、スミスチャートにおいては、Z方向配線による誘導性配線により、等抵抗円(定抵抗円)を上に回った図4に示すようなものとなる。
【0074】
そして、この実施形態におけるC点の特性インピーダンスZC´は、スミスチャートにおいては、先端開放スタブ92Sの存在により、T点の特性インピーダンスZTの状態から、等コンダクタンス円を下に回った図4に示すようなものとなる。
【0075】
すなわち、誘導性のZ方向配線(S点〜T点)によって、インピーダンスがほぼ定抵抗円上を上側に回るが、当該Z方向配線の両端の先端開放スタブ(B点〜S点、T点〜C点)の容量Cにより、ほぼ定コンダクタンス円を下に回すことで、それを打ち消している。これにより、C点および一階の積層基板1上のデバイスの入力ポートで、インピーダンス整合が成立させられている。
【0076】
[先端開放スタブの他の構成例]
二階の積層基板2の信号ラインの配線導体パターン21のランド21Aから形成されている先端開放スタブ91は、上述したようなストリップラインやマイクロストリップラインの構成に限られるものではない。
【0077】
例えば図5に示すように、信号ラインの配線導体パターン21のランド21Aに扇形の導体パターンを接続させることによっても、先端開放スタブを構成することができる。
【0078】
また、図1の例では、スルーホールビア92により先端開放スタブを構成するようにしたが、先端開放スタブは、ブラインドビアを用いても構成することができる。
【0079】
例えば、図6(D),(E)に示すように、一階の積層基板1が3層以上のものであるとして、図1(D)の例のスルーホールビア92の代わりに、2層までのブラインドビア93の構成とし、これを先端開放スタブとすることができる。
【0080】
また、先端開放スタブは、スルーホールビアやブラインドビアとストリップラインや扇形の先端開放スタブとの結合としても構成することができる。
【0081】
[実施形態の効果]
上述のようにして、二階建て実装基板やPOP基板などの三次元実装基板において、誘導性のZ方向の配線を含めてインピーダンス整合を実現することができる。
【0082】
したがって、三次元実装基板において、異なる階に高周波デバイスを設けて、高周波信号の伝送する場合に、送信電力の劣化、変調歪み、感度劣化等を低減することができるという効果がある。
【0083】
また、三次元実装基板において、異なる階に存在するデバイス間で高速にデジタル信号を伝送する高速デジタル回路を実装する場合に、信号歪み(特にリップル)、放射雑音を低減することができるという効果がある。
【0084】
換言すれば、三次元実装基板において、二階よりも上の階の基板にも、高周波回路や高速デジタル回路を配置することが可能となる。
【0085】
[他の実施形態および変形例]
以上の実施形態では、第1のプリント配線基板および第2のプリント配線基板は、共に複数枚のプリント配線基板が積層された構造であったが、第1のプリント配線基板および第2のプリント配線基板は、それぞれ1枚のプリント配線基板からなるものでも良い。
【0086】
なお、先端開放スタブ91は、ストリップラインの構成ではなく、コプレーナウエーブガイドの構成とするようにしてもよい。
【0087】
上述の実施形態では、キャパシタC1の容量と、キャパシタC2の容量とを等しくしたが、必ずしも、キャパシタC1の容量と、キャパシタC2の容量とを等しくする必要はない。
【0088】
すなわち、キャパシタC1の容量と、キャパシタC2の容量とが等しい場合には、前述したように、インピーダンス整合が最適の状態で取れる。しかし、キャパシタC1の容量と、キャパシタC2の容量とが等しくなくても、誘導性のZ方向の配線によるインピーダンスの不整合を改善することができ、反射雑音、放射雑音を軽減することができる。
【0089】
なお、上述の実施形態では、二階建ての基板の場合について説明したが、三階建て以上の三次元実装基板において、異なる階の基板間をZ方向配線により接続する場合に、それぞれのZ方向配線部に対して、この発明を適用することができる。
【符号の説明】
【0090】
1…一階の積層基板、2…二階の積層基板、3…半田ボール、11,21…信号ラインの配線導体パターン、12,22…グランドの配線導体パターン、91…先端開放スタブ、92…先端開放スタブを構成するスルーホールビア
【特許請求の範囲】
【請求項1】
第1のプリント配線基板と、
前記第1のプリント配線基板の板厚方向に、空間を介して積み重ねられるように設けられる第2のプリント配線基板と、
前記第1のプリント配線基板と、前記第2のプリント配線基板との間の前記空間を介して板厚方向に電気的に接続する板厚方向配線部と、
を備え、
前記板厚方向配線部と前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分には、それぞれ容量性とされる先端開放スタブが設けられた
三次元実装基板。
【請求項2】
請求項1に記載の三次元実装基板において、
前記先端開放スタブは、前記第1のプリント配線基板と前記第2のプリント配線基板との間を伝送させる信号の波長の1/4以下のストリップラインからなる
三次元実装基板。
【請求項3】
請求項1に記載の三次元実装基板において、
前記先端開放スタブは、スルーホールビア、ブラインドビア、スルーホールビアとストリップラインとの結合、またはブラインドビアとストリップラインとの結合、のうちのいずれかで構成される
三次元実装基板。
【請求項4】
請求項1に記載の三次元実装基板において、
前記板厚方向配線部は、半田ボールからなる
三次元実装基板。
【請求項5】
請求項1に記載の三次元実装基板において、
前記第1のプリント配線基板および前記第2のプリント配線基板は、樹脂によりモールドされてパッケージ化されていると共に、
前記板厚方向配線部は、前記樹脂を貫通して設けられる銅ポストと、半田ボールとからなる
三次元実装基板。
【請求項6】
請求項1に記載の三次元実装基板において、
前記板厚方向配線部は、脚柱基板と銅ポストと半田ボールとからなる
三次元実装基板。
【請求項7】
第1のプリント配線基板と、前記第1のプリント配線基板の板厚方向に、空間を介して積み重ねられるように設けられる第2のプリント配線基板との間を、板厚方向配線部により、前記空間を介して板厚方向に電気的に接続する三次元実装基板の製法において、
前記板厚方向配線部と前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分に、それぞれ容量性とされる先端開放スタブが設けておき、
前記先端開放スタブを備える前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分を、前記板厚方向配線部により接続する
三次元実装基板の製法。
【請求項1】
第1のプリント配線基板と、
前記第1のプリント配線基板の板厚方向に、空間を介して積み重ねられるように設けられる第2のプリント配線基板と、
前記第1のプリント配線基板と、前記第2のプリント配線基板との間の前記空間を介して板厚方向に電気的に接続する板厚方向配線部と、
を備え、
前記板厚方向配線部と前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分には、それぞれ容量性とされる先端開放スタブが設けられた
三次元実装基板。
【請求項2】
請求項1に記載の三次元実装基板において、
前記先端開放スタブは、前記第1のプリント配線基板と前記第2のプリント配線基板との間を伝送させる信号の波長の1/4以下のストリップラインからなる
三次元実装基板。
【請求項3】
請求項1に記載の三次元実装基板において、
前記先端開放スタブは、スルーホールビア、ブラインドビア、スルーホールビアとストリップラインとの結合、またはブラインドビアとストリップラインとの結合、のうちのいずれかで構成される
三次元実装基板。
【請求項4】
請求項1に記載の三次元実装基板において、
前記板厚方向配線部は、半田ボールからなる
三次元実装基板。
【請求項5】
請求項1に記載の三次元実装基板において、
前記第1のプリント配線基板および前記第2のプリント配線基板は、樹脂によりモールドされてパッケージ化されていると共に、
前記板厚方向配線部は、前記樹脂を貫通して設けられる銅ポストと、半田ボールとからなる
三次元実装基板。
【請求項6】
請求項1に記載の三次元実装基板において、
前記板厚方向配線部は、脚柱基板と銅ポストと半田ボールとからなる
三次元実装基板。
【請求項7】
第1のプリント配線基板と、前記第1のプリント配線基板の板厚方向に、空間を介して積み重ねられるように設けられる第2のプリント配線基板との間を、板厚方向配線部により、前記空間を介して板厚方向に電気的に接続する三次元実装基板の製法において、
前記板厚方向配線部と前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分に、それぞれ容量性とされる先端開放スタブが設けておき、
前記先端開放スタブを備える前記第1のプリント配線基板および前記第2のプリント配線基板との接続部分を、前記板厚方向配線部により接続する
三次元実装基板の製法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−9505(P2011−9505A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2009−152183(P2009−152183)
【出願日】平成21年6月26日(2009.6.26)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成21年6月26日(2009.6.26)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]