ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法
本発明は、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法であって、当該方法は、（ｉ）ＩＢ族及びＩＩＩＡ族金属の混合物を含む金属薄膜を配設するステップと、（ｉｉ）第１のＶＩＡ族元素（当該第１のＶＩＡ族元素は、これ以降、ＶＩＡ１と呼ばれる）の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される少なくとも１つの二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金との混合物を含む第１の薄膜を形成するための条件下で金属薄膜を熱処理するステップと、（ｉｉｉ）第２のＶＩＡ族元素（当該第２のＶＩ族元素は、これ以降、ＶＩＡ２と呼ばれる）の発生源が存在する中で、第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するための条件下で、オプションで、第１の薄膜を熱処理するステップと、（ｉｖ）第１の薄膜又は第２の薄膜のいずれかを熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を形成するステップとを含む、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
［発明の分野］
本発明は光／太陽電池において用いるのに適している半導体薄膜を製造するための方法に関し、詳細には、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜に関する。
【背景技術】
【０００２】
［発明の背景］
［定義］
本明細書において、用語「五元合金」は５つの異なる元素を有する合金を指している。そこで、たとえば、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２は、ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金であり、その場合に、５つの異なる元素は、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレニウム（Ｓｅ）及び硫黄（Ｓ）である。同様に、用語「四元合金」は、４つの異なる元素を有する合金を指している。そこで、たとえば、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２は、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金である。同様に、三元合金は３つの異なる元素を有し、二元合金は２つの異なる元素を有する。
【０００３】
用語「均一な」合金は、その合金を構成する種々の元素が、その合金内に均一に分布しており、その合金の格子パラメータ、格子面間隔（これ以降、ｄ−間隔と呼ばれる）及びバンドギャップ値があらゆる部分において概ね一定であることを意味する。言い換えると、０．５°〜１０°の視射角の場合のすれすれ入射のＸ線回折によって特徴付けられる合金［２θ（１１２）］の主回折ピークの絶対シフトは無視することができる。
【０００４】
さらに、本明細書において、「不均一な」合金は、その合金のバンドギャップ構造が徐々に変化し、合金の構成元素のうちの１つ又は複数の元素の濃度が合金の中で変化していくように組成が徐々に変化することによって悪影響を及ぼされることを意味する。不均一な合金は結晶構造に関する格子不整合をさらに含み、それにより、合金の中の結晶構造の格子パラメータの変化によって悪影響を及ぼされる場合もある。
【０００５】
便宜上、元素は、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレニウム（Ｓｅ）、硫黄（Ｓ）、アルゴン（Ａｒ）、モリブデン（Ｍｏ）及びアルミニウム（Ａｌ）を含む、それらの一般的に受け入れられている化学記号によって指示される。また、ハイフンの使用（たとえば、Ｃｕ−Ｉｎ−Ｇａ又はＣｕ−Ｉｎ）は必ずしも化合物を指示するのではなく、ハイフンによって結び付けられる元素が共存する混合物を指示する。
【０００６】
明確にするために、ＩＢ族に言及する場合、それはＣｕ、Ａｇ及びＡｕの元素から成る周期表内の元素族を指している。ＩＩＩＡ族に言及する場合、それは元素Ｂ、Ａｌ、Ｇａ、Ｉｎ及びＴｉから成る周期表内の元素族を指している。さらに、ＶＩＡ族に言及する場合、それは元素Ｏ、Ｓ、Ｓｅ、Ｔｅ及びＰｏから成る周期表内の元素族を指している。
【０００７】
２つの元素間にコンマを用いること、たとえば（Ｓｅ，Ｓ）、（Ｉｎ，Ｇａ）は便宜的に用いられるだけであり、たとえば、（Ｓｅ，Ｓ）は（Ｓｅ１−ｙＳｙ）の短縮形である。
【０００８】
［半導体薄膜材料］
結晶性及び多結晶性シリコンは、現在まで、太陽電池モジュール／光電池を製造する際に用いられる主な材料である。この材料に関連する主な問題は、製造コストが高いことである。製造コストを削減し、且つ材料利用度を高めるために、半導体薄膜合金が集中的な調査対象になっている。この点で、ＣｕＩｎＳｅ２、ＣｕＧａＳｅ２及びＣｕＩｎＳ２のようなＩＢ−ＩＩＩＡ−ＶＩＡ族合金が、薄膜光電池又はデバイス内の吸収層のための有望な候補材料である。
【０００９】
特に対象となるのはＩＢ−ＩＩＩＡ−ＶＩＡ族合金を含む半導体薄膜であり、そのような薄膜内にＧａが存在する結果として、半導体薄膜がより高いバンドギャップ値を有するようになり、後に製造される太陽／光電池デバイスにおいて、開放電圧が高くなり、且つ短絡電流が小さくなるので、その合金は、別のＩＩＩ族元素とともにＧａを含む。その中でも特に対象となるのが、五元合金を含む半導体薄膜（五元合金半導体薄膜）である。
【００１０】
一般的な化学式としてＣｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２を有する五元合金を含む半導体薄膜に関して、太陽光スペクトルとの最適な整合を達成するために、バンドギャップを１．０ｅＶと２．４ｅＶとの間で意図的にシフトすることができる。この材料系を最適化する結果として、既に、実験室規模の太陽電池デバイスでは１８％よりも高い変換効率が達成されている。
【００１１】
［従来技術の工程］
ＩＢ−ＩＩＩＡ−ＶＩＡ族半導体薄膜を製造するための多数の方法があり、２つの最も一般的な方法は、従来の２ステップ工程及び同時蒸着工程である。
【００１２】
［従来の２ステップ工程］
上記の工程は通常、（ｉ）多くの場合にモリブデンでコーティングされた基板上に、ＤＣマグネトロンスパッタリングによってＣｕ、Ｉｎ及びＧａのような金属前駆体を堆積し、その後、（ｉｉ）Ｓｅ及び／若しくはＳ蒸気又はＨ２Ｓｅ／Ａｒ及び／若しくはＨ２Ｓｅ／Ａｒガスを含む雰囲気内で、その前駆体が反応するようにアニールすることを含む。これらの技術は、V. Alberts、J. H. Schon及びE. Bucherによる論文（Journal of Appl. Phys. 84 (12), 1998, 6881）、並びにA. Gupta及びS. lsomuraによる論文（Sol. Energy Mater. Sol. Cells 53, 1998, 385）に開示される。
【００１３】
理論によって縛られることは望まないが、J. Palm、V. Probst、W. Stetter等による論文（Thin Solid Films 451-452 (2004) 544-551）を参照すると、Ｃｕ−Ｉｎ−Ｇａ金属前駆体をセレン化することにより、ＣｕＳｅ及びＩｎ４Ｓｅ３、Ｃｕ２−ｘＳｅ及びＩｎＳｅのような二元合金が生成されると考えられる。その後、３７０℃よりも高い温度において、これらの二元合金前駆体相間で反応が生じる結果として、三元合金ＣｕＩｎＳｅ２（ＣＩＳ）が形成される。セレン化中に、後者の合金だけが形成され、Ｇａのセレン化は運動学的に妨げられ、ＣＩＳ形成中にＧａはモリブデン基板に向かって追い出されるようになるものと考えられる。さらにアニールすると、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２（ＣＩＧＳ）の個別の層が形成され、結果として、背面電極と接触している、Ｇａを豊富に含む細粒のＣＩＧＳ層と、その上にある良好に結晶化されたＣＩＳ層とを含む二重の層が形成されるものと考えられる。商業的には好ましくないが、アニールを延長する結果として、Ｇａが、その構造の背面電極から表面に拡散するようになる。
【００１４】
ガリウムの大部分が薄膜の背面に存在する、分離された、又は徐々に変化する薄膜構造の影響として、光電池の活性化領域において吸収薄膜が低いバンドギャップ値を示し、最終的にはデバイスのＶＯＣが制限される。太陽電池モジュール／光電池の開放電圧（ＶＯＣ）及び短絡電流（ＪＳＣ）は半導体材料のバンドギャップに直に関連する。１ｅＶの低いバンドギャップ値を有するＣｕＩｎＳｅ２の場合、ＶＯＣ値は通常５００ｍＶに制限されるのに対して、１．６５ｅＶの高いバンドギャップ値を有するＣｕＧａＳｅ２半導体薄膜を用いるときには、概ね１０００ｍＶの値を達成することができる）。
【００１５】
さらに、極端に変化がある場合には、徐々に変化する吸収薄膜内の格子不整合によって、電気的に能動的な構造に欠陥が導入され、デバイス性能に悪影響が及ぼされる。
【００１６】
従来の２ステップ工程によって形成される、低いバンドギャップの不均一なＣｕ（Ｉｎ，Ｇａ）Ｓｅ２合金半導体薄膜の不都合な点を克服するために、一般的に、それらの薄膜をＨ２Ｓと反応させる。
【００１７】
現在の工業的な工程はポスト硫化ステップを含み、そのステップでは、薄膜の上側表面領域内にあるセレニウム種の或る一定の部分が硫黄で置き換えられる（K. Kushiya、M. Tachiyuki、T. Kase、I. Sugiyama、Y. Nagoya、D. Okumura、M. Satoh、O. Yamase及びH. Takeshita著「Sol. Energy Mater. Sol. Cells 49, 1997, 277」、R. Gay、M. Dietrich、C. Fredric、C. Jensen、K. Knapp、D. Tarrant及びD. Willett著「Proceedings of the International Conference on E. C. Photovoltaic Solar Energy, vol. 12(1), 1994, 935」、並びにT. Nakada、H. Ohbo、T. Watanabe、H. Nakazawa、M. Matsui及びA. Kunioka著「Solar Energy Materials and Solar Cells 49, 1997, 285」）。
【００１８】
この手法の結果として、最終的には、結果として生成された徐々に変化するＣｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２構造上に薄いＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２表面層が形成される。その表面層は、特性が急激に変化し、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２構造内への深さは約５０ｎｍである。
【００１９】
工業規模において既に適用されている上記のポスト硫化ステップの不都合な点は、
（ｉ）これらの薄膜内のセレニウム種と硫黄種との間の交換速度が遅いこと、
（ｉｉ）太陽電池デバイスにおいて達成される開放電圧の上昇がわずかしないこと、
（ｉｉｉ）Ｓを有効な度合いまで取り込むために、高い温度及び９０〜１２０分の長い反応時間が必要とされ、最終的には、製造工程のコストが増加すること、及び
（ｉｖ）結果として形成される合金が不均一であり、格子パラメータ及びバンドギャップ値の実効的な制御が妨げられることである。
【００２０】
M. Marudachalam、H. Hichri、R. Klenk、R.W. Birkmire、W.N. Schfarman及びJ.M. Schultz著による論文「Appl. Phys. Lett. 67(26), 1995, 3978」において、ＣｕＩｎＳｅ２及びＣｕＧａＳｅ２の相分離した混合物を、アルゴンの中で、６０〜１２０分間、５００℃〜６００℃の範囲の温度において、現場でアニールすることにより、均一性を改善されたＣｕ（Ｉｎ，Ｇａ）Ｓｅ２薄膜を製造できることも示唆されている。しかしながら、これらの特定の合金のオージェ深さ方向分析は依然として、Ｉｎ及びＧａ濃度が深さとともに大きく変化することを示しており、それは不均一な合金であることを指示する。
【００２１】
さらに、不活性雰囲気内でポストアニールステップを実行する結果として、その薄膜からＳｅのかなりの量が失われたので、Ｈ２Ｓｅ／Ａｒ内で第２のアニールステップが必要であった。不活性雰囲気及びＨ２Ｓｅ／Ａｒ内での付加的なポストアニールステップは、その工程の再現性を落とすだけでなく、その工程の商業的な広がりを妨げる。
【００２２】
［１ステージ同時蒸着技術］
均一な五元合金を製造するための別の試みとして、複雑な１ステージ技術が開発されている。この技術は、I. M. Kotschau、H. Kerber、H. Wiesner、G. Hanna及びH. W. Schock著による論文「Proceedings of the 16th European Photovoltaic Solar Energy Conference, 1-5 May 2000, Glasgow, UK, pp 724-727」に開示されており、全ての元素（Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ及びＳ）が、高真空中で、個々の発生源から一定の流速で同時蒸着される。
【００２３】
この技術によれば、ガリウム及び硫黄を薄膜内に制御しながら取り込むことができるようになり、それゆえ、合金の格子パラメータが減少する。その後、五元合金のバンドギャップ値が増加する結果として、最終的には、完成した太陽電池デバイスの開放電圧が増加した。しかしながら、０．４°〜５°の入射角におけるすれすれ入射角ｘ線回折（ＧＩＸＲＤ）は、材料の表面と本体との間の格子パラメータが著しくシフトすることを明らかにした。著者たちは、この現象が、層の表面における銅の枯渇に原因があると考えており、その合金が均一ではなく、組成が徐々に変化していくことが確認された。
【００２４】
驚くべきことに、ここで本発明人は、二元合金が存在することなく、完全に反応した三元合金を形成するために、セレン化ステップにおいて、セレン化反応が最後まで進まないように三元合金の形成を制御することにより、先に説明されたかなりの問題を少なくとも部分的に克服又は緩和できることに気が付いた。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
［発明の目的］
本発明の目的は、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金及び五元合金半導体薄膜を製造するための代替の方法を提供することである。
【００２６】
本発明のさらに別の目的は、先に述べられた不都合な点を少なくとも部分的に克服する、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金及び五元合金半導体薄膜を製造するための代替の方法を提供することである。
【課題を解決するための手段】
【００２７】
［発明の概要］
本発明によれば、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法であって、当該方法は、
ｉ．ＩＢ族及びＩＩＩＡ族金属の混合物を含む金属薄膜を配設するステップと、
ｉｉ．第１のＶＩＡ族元素（当該第１のＶＩＡ族元素は、これ以降、ＶＩＡ１と呼ばれる）の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される少なくとも１つの二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金との混合物を含む第１の薄膜を形成するための条件下で金属薄膜を熱処理するステップと、
ｉｉｉ．第２のＶＩＡ族元素（当該第２のＶＩ族元素は、これ以降、ＶＩＡ２と呼ばれる）の発生源が存在する中で、第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するための条件下で、オプションで、第１の薄膜を熱処理するステップと、
ｉｖ．第１の薄膜又は第２の薄膜のいずれかを熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を形成するステップとを含み、ＶＩＡはＶＩＡ１及び／又はＶＩＡ２であってもよい、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法を提供する。
【００２８】
第１の薄膜の混合物は、安定した混合物であることが好ましく、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金に対する全てのＩＢ−ＶＩＡ１族合金及び／又はＩＩＩＡ−ＶＩＡ１族合金のモル比は概ね一定に保持される。
【００２９】
［ステップ（ｉ）］
ステップ（ｉ）の金属薄膜は、基板上に配設することができ、その基板は、上記の方法の反応条件及び熱処理ステップ下で不活性であることが好ましい。適当な基板は、ガラス、可撓性金属又はポリマー箔等を含む。その基板は、０．０５ｍｍ〜３．０ｍｍ厚であることが好ましい。
【００３０】
オプションでは、その基板に、金属層を、好ましくは０．５〜１．０ ｍの厚みを有するＭｏ層をコーティングすることができる。金属薄膜は、その金属層上に配設されることが好ましい。その金属層は、光電池内の電気的コンタクト層としての役割を果たすこともできる。
【００３１】
ステップ（ｉ）の金属薄膜は金属の混合物を含み、一つの実施の形態では、少なくとも２つの異なるＩＩＩＡ族金属を含むことが好ましい。
【００３２】
本発明の好ましい実施の形態では、ステップ（ｉ）の金属薄膜は、Ｃｕ、Ｉｎ及びＧａから成るグループから選択された金属の混合物、好ましくはＣｕ、Ｉｎ及びＧａの組み合わせを含み、それらの金属は元素又は合金の形をとることが好ましい。Ｃｕ及びＧａの発生源は合金であり、Ｃｕ０．７５Ｇａ０．２５合金であることが好ましい。その金属薄膜はＣｕ−Ｉｎ−Ｇａ合金であることが好ましい。Ｇａ及びＩｎに加えて、対象となる他のＩＩＩ族元素はＡｌ及びＴｈを含む。
【００３３】
本発明の別の実施の形態では、ステップ（ｉ）の金属薄膜はＣｕ及びＩｎだけの混合物を含み、Ｇａは存在しない。その薄膜はＣｕ−Ｉｎ合金であることが好ましい。
【００３４】
本発明の好ましい実施の形態では、基板上に堆積されるＩＩＩＡ族元素は、ＩＢ族元素とＩＩＩＡ族元素との或るモル比を与えるだけの十分な総量であり、たとえばＣｕ／（Ｉｎ＋Ｇａ）は０．７〜１．０の範囲にあり、０．８〜１．０の範囲にあることが好ましく、０．９０〜０．９５の範囲にあることがさらに好ましい。
【００３５】
直流（ＤＣ）マグネトロンスパッタリングのような、当該技術分野においてよく知られている技術によって、基板上に金属を堆積して、金属薄膜を形成することができ、その厚みは０．６〜１ ｍにすることができ、０．６ ｍ厚であることが好ましい。たとえば、電着又は電子ビーム蒸着のような、基板上にＩＢ族金属及びＩＩＩＡ族金属、又はその合金を堆積することができる他の手段もあることは理解されよう。
【００３６】
［ステップ（ｉｉ）］
ステップ（ｉ）の金属薄膜は、ＶＩＡ１の発生源が存在する中で熱処理される。ＶＩＡ１はＳｅであることが好ましい。その発生源はＨ２Ｓｅと好ましくは少なくとも１つの他の気体との気体混合物を含むことがより好ましく、その気体はＡｒのような不活性ガスであることが好ましい。また、元素Ｓｅは蒸気の形でも用いることもできるものと考えられる。
【００３７】
少なくとも１つの他の気体、好ましくはＡｒに対するＳｅのモル濃度は、０．０１〜１５モル％にすることができ、０．１〜１．０モル％であることが好ましく、少なくとも１つの他の気体に対するＳｅの濃度は０．１２％であることが最も好ましい。
【００３８】
本発明の一つの実施の形態では、ステップ（ｉｉ）は、反応温度が３００℃〜５００℃、好ましくは３５０℃〜４５０℃である反応条件下で実行される。
【００３９】
本発明の好ましい実施の形態では、ステップ（ｉ）の金属薄膜は、５〜３０分以内に、好ましくは１０〜２０分以内に、先に述べられた反応温度まで加熱される。
【００４０】
ステップ（ｉ）の金属薄膜は、１０〜１２０分間、好ましくは１５〜９０分間、さらに好ましくは３０〜６０分間、ＶＩＡ１元素の発生源に曝露されることが好ましい。ステップ（ｉｉ）中の圧力は、１０４Ｐａ〜１０５Ｐａに、好ましくは５×１０４Ｐａ〜９×１０４Ｐａに保持される。
【００４１】
本発明の一つの実施の形態では、ステップ（ｉ）の金属薄膜は、Ｓｅの発生源が存在する中で熱処理され、ＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３を含む二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ族三元合金との安定した混合物を含む第１の薄膜が形成される。
【００４２】
ステップ（ｉｉ）の第１の薄膜は、５０原子パーセント未満のＶＩＡ１元素を有することが好ましい。ＶＩＡ１がＳｅである場合に、第１の薄膜が５０原子パーセント未満のＳｅを有するという点で、第１の薄膜ではＳｅが不足していることがより好ましい。第１の薄膜は、化学量論的に十分に反応した薄膜を得るために必要とされる５０原子パーセントに対して、４３〜４７原子％のＳｅ濃度を含むことが好ましい。Ｓｅ／（Ｃｕ＋Ｇａ＋Ｉｎ）比は１未満であることが好ましい。
【００４３】
これまでに記載されたような方法の好ましい実施の形態では、そして本発明に従ってステップ（ｉｉ）を実行した後に、第１の薄膜を、二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ族三元合金との混合物が安定した状態を確実に保持するための条件下で、処理ステップにかけることができる。
【００４４】
その条件は、ＶＩＡ１元素の発生源を除去し、それにより混合物を安定した状態に保持することを含むことが好ましい。好ましい実施の形態では、その条件は、５〜２０分間、好ましくは１０〜１５分間、不活性雰囲気、好ましくはＡｒに第１の薄膜を曝露することも含むことができる。第１の薄膜を、好ましくは２００℃未満の温度まで冷却することもできる。
【００４５】
［ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を形成するための方法］
［ステップ（ｉ）及び（ｉｉ）］
ステップ（ｉ）及び（ｉｉ）は先に記載されたのと同じである。より詳細には、ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（第１のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ１と呼ばれる）と、第２のＩＩＩＡ族元素（第２のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ２と呼ばれる）との混合物を含む金属薄膜を配設することを含む。ステップ（ｉｉ）は、ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、２つの三元合金、すなわちＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１族合金との混合物を含む第１の薄膜を形成するための条件下で、ステップ（ｉ）の金属薄膜を熱処理することを含む。
【００４６】
［ステップ（ｉｉｉ）］
本発明の一つの実施の形態では、好ましくは、第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金並びにＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金、好ましくはＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するために、ステップ（ｉｉ）の第１の薄膜は、ＶＩＡ２の発生源が存在する中で熱処理される。
【００４７】
ＶＩＡ２はＳであることが好ましい。本発明の好ましい実施の形態では、Ｓの発生源は、Ｈ２Ｓと、少なくとも１つの不活性ガス、好ましくはＡｒのような不活性ガスとの気体混合物を含む。
【００４８】
本発明の好ましい実施の形態では、少なくとも１つの不活性ガス、好ましくはＡｒに対するＳのモル濃度は、０．１〜１０モルパーセントにすることができ、０．３〜０．５モルパーセントであることが好ましく、少なくとも１つの他のガスに対するＳの濃度は０．３５％であることが最も好ましい。
【００４９】
ステップ（ｉｉｉ）の熱処理は、５〜１０分間、好ましくは５分間、１００℃〜５００℃、好ましくは４００℃〜５００℃、さらに好ましくは４５０℃で行うことができる。
【００５０】
本発明の好ましい実施の形態では、ＩＢ族元素はＣｕであり、ＩＩＩＡ１はＩｎであり、ＩＩＩＡ２はＧａであり、ＶＩＡ１はＳｅであり、ＶＩＡ２はＳである。
【００５１】
第２の薄膜は、Ｃｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）から成るグループから選択される合金、好ましくはそれらの合金の３つ全てと、三元合金、すなわちＣｕＧａＳｅ２及びＣｕＩｎＳｅ２、好ましくはその両方との混合物を含むことが好ましい。
【００５２】
［ステップ（ｉｖ）］
本発明の好ましい実施の形態では、ステップ（ｉｉｉ）の第２の薄膜は、好ましくはＳの発生源が存在する中で、５〜１０分間、好ましくは５分間、４５０℃〜６００℃、好ましくは５００℃〜５５０℃、さらに好ましくは５００℃の温度でアニールされ、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金、ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩ１−ＶＩ２族合金から成るグループから選択される合金のうちの少なくとも１つが、ステップ（ｉｉ）の少なくともＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金と反応して、２つのＩＩＩＡ族金属か、２つのＶＩＡ族元素、すなわちＶＩＡ１及びＶＩＡ２かのいずれかを含むＩＢ−ＩＩＩＡ−ＶＩＡ四元合金の混合物を含む第３の薄膜を形成することができる。
【００５３】
第３の薄膜は、ＩＢ−ＩＩＩＡ１−ＶＩ１−ＶＩＡ２族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される四元合金の混合物を含むことがさらに好ましい。第３の薄膜は、ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の混合物を含むことがさらに好ましい。ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の四元合金は概ね均一であることが好ましい。
【００５４】
第３の薄膜は、１５〜９０分間、より好ましくは３０分間、５００℃〜６００℃、好ましくは５２０℃〜５８０℃、さらに好ましくは５５０℃の温度でアニールされ、以下の一般的な化学式Ｉを有する五元合金を形成することが好ましい。
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２ （Ｉ）
【００５５】
ただし、ｘは０から１まで変化し、ｘは０．１から０．５まで変化できることが好ましく、０．２５から０．３まで変化できることがさらに好ましく、ｙは０から１まで変化し、０．０５から０．８まで変化することが好ましい。
【００５６】
その五元合金は均一であることが好ましく、さらに長い時間、好ましくはさらに１５分間アニールされ、その合金の構造的な特性を最適化できるようにすることが好ましい。その均一な薄膜は１．５ ｍ〜２．０ ｍの厚みを有することができる。
【００５７】
［ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を形成するための方法］
［Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２四元合金半導体薄膜］
［ステップ（ｉ）及びステップ（ｉｉ）］
ステップｉ及びステップｉｉは先に記載されたのと同じである。より詳細には、ステップ（ｉ）は、少なくとも１つのＩＢ族元素、ＩＩＩＡ１元素及びＩＩＩＡ２元素の混合物を含む金属薄膜を配設することを含む。ステップ（ｉｉ）は、ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、ステップ（ｉ）の金属薄膜を熱処理することを含む。
【００５８】
本発明の好ましい実施の形態では、ステップ（ｉｉ）は３５０℃〜４５０℃、好ましくは４００℃の温度で実行され、第１の薄膜が、ＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３から成るグループから選択される二元合金（ただし、ＩＢがＣｕであり、ＩＩＩＡ１がＩｎであり、ＩＩＩＡ２がＧａであり、ＶＩＡ１がＳｅである）と、１つの三元合金、すなわちＣｕＩｎＳｅ２との安定した混合物を含むようにする。ＣｕＧａＳｅ２の形成は妨げられることが好ましい。
【００５９】
［ステップ（ｉｖ）］
本発明の一つの実施の形態では、ステップ（ｉｉ）の第１の薄膜が第１の熱処理ステップにかけられ、その後、第２の熱処理ステップにかけられて、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１族元素が形成されるようにする。
【００６０】
本発明の好ましい実施の形態では、ステップ（ｉｖ）の第１の熱処理ステップは、ステップ（ｉｉ）の第１の薄膜を、不活性ガス、好ましくはＡｒを含む雰囲気が存在する中で、１００℃〜６００℃の反応温度まで加熱することを含む。ステップ（ｉｉ）の第１の薄膜は、５分以内に反応温度まで加熱されることが好ましい。
【００６１】
ステップ（ｉｖ）の第２の熱処理ステップは、最初に、不活性雰囲気、好ましくはＡｒが存在する中で第１の薄膜をアニールすることを含む。ステップ（ｉｉ）の第１の薄膜は最初に、１０〜６０分間、好ましくは１５〜３０分間、好ましくは１００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５００℃〜５５０℃の温度において、Ａｒを含む雰囲気が存在する中でアニールされ、その後、ＶＩＡ１元素の発生源が存在する中でアニールされる。
【００６２】
ステップｉｉと同様に、ＶＩＡ１はＳｅであることが好ましい。ステップ（ｉｉ）の第１の薄膜は、好ましくは１０〜６０分間、さらに好ましくは３０分間、１００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５５０℃の温度においてＳｅが存在する中でアニールされ、化学式（ＩＩ）の四元合金が形成される。ただし、ＩＢ金属はＣｕであり、ＩＩＩＡ１はＩｎであり、ＩＩＩＡ２はＧａであり、ＶＩＡ１はＳｅである。
Ｃｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２ （ＩＩ）
【００６３】
ただし、ｘは０．２５〜０．３０まで変化することができる。
【００６４】
Ｓｅの発生源はＨ２Ｓｅ、及び少なくとも１つの他のガス、好ましくはＡｒのような不活性ガスから成る雰囲気であることが好ましい。少なくとも１つの他のガスに対するＳｅのモル濃度は０．１２％であることが好ましい。
【００６５】
本発明の好ましい実施の形態では、ステップ（ｉｉ）の第１の薄膜は、以下の一連のステップにかけられる。
（ａ）Ａｒの不活性雰囲気内にある反応管内で、５分間、５５０℃の反応温度まで第１の薄膜を加熱するステップ。
（ｂ）Ａｒを含む雰囲気内にある反応管内で、少なくとも１５分間、５５０℃で第１の薄膜をアニールするステップ。
（ｃ）Ａｒ内に０．１２モルパーセントのＨ２Ｓｅが存在する中で、３０分間、５００℃で第１の薄膜をアニールするステップ。
【００６６】
化学式（ＩＩ）の四元合金は均一であることが好ましい。
【００６７】
［ＣｕＩｎ（Ｓｅ，Ｓ）２四元合金半導体薄膜］
［ステップ（ｉ）及び（ｉｉ）］
ステップ（ｉ）及び（ｉｉ）は先に記載されたのと同じである。より詳細には、ステップ（ｉ）は、少なくとも１つのＩＢ族元素、及びＩＩＩＡ族元素の混合物を含む金属薄膜を配設することを含む。ステップ（ｉｉ）は、ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、ステップ（ｉ）の金属薄膜を熱処理することを含む。
【００６８】
本発明の好ましい実施の形態では、ＩＢはＣｕであり、ＩＩＩＡはＩｎであり、ＶＩＡ１はＳｅである。ステップ（ｉ）の金属薄膜はＣｕ−Ｉｎ合金であることが好ましい。
【００６９】
本発明の好ましい実施の形態では、ステップ（ｉｉ）の第１の薄膜は、ステップ（ｉｉ）の二元合金及び三元合金の混合物が安定した状態を確実に保持するための処理ステップにかけられる。ＶＩＡ１元素の発生源は除去されることが好ましい。また、ステップ（ｉｉ）の第１の薄膜を２００℃未満の温度まで冷却することもできる。
【００７０】
［ステップ（ｉｉｉ）］
このステップは実行されない。
【００７１】
［ステップ（ｉｖ）］
本発明の一つの実施の形態では、ステップ（ｉｉ）の第１の薄膜は、第１の熱処理ステップにかけられ、その後、第２の熱処理ステップにかけられて、ステップ（ｉｉ）の第１の薄膜はＶＩＡ２の発生源が存在する中でアニールされ、ＩＢ−ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族元素が形成されるようにする。
【００７２】
ステップ（ｉｖ）の第１の熱処理ステップは、ステップ（ｉｉ）の第１の薄膜を、１０〜６０分間、好ましくは１５〜３０分間、１００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５００℃〜５５０℃の反応温度まで加熱することを含む。
【００７３】
その後、ステップ（ｉｉ）の第１の薄膜は、ＶＩＡ２の発生源が存在する中でアニールされる。
【００７４】
ＶＩＡ２はＳであることが好ましい。ステップ（ｉｉ）の第１の薄膜は、Ｓの発生源が存在する中で、好ましくは１０〜６０分間、さらに好ましくは３０分間、２００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５５０℃の温度でアニールされ、化学式（ＩＩＩ）の四元合金が形成される。ただし、ＩＢはＣｕであり、ＩＩＩＡはＩｎであり、ＶＩＡ１はＳｅであり、ＶＩＡ２はＳである。
ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２ （ＩＩＩ）
【００７５】
ただし、ｙは０．１〜０．５まで変化することができる。
【００７６】
Ｓの発生源は、Ｈ２Ｓ、及び少なくとも１つの他のガス、好ましくはＡｒのような不活性ガスから成る雰囲気であることが好ましい。少なくとも１つの他のガスに対するＳのモル濃度は０．３５％であることが好ましい。
【００７７】
本発明の好ましい実施の形態では、第１の薄膜（ｉｉ）は以下の一連のステップにかけられる。
（ａ）反応管内にある第１の薄膜を、１５〜３０分以内に、５００℃〜５５０℃の反応温度まで加熱するステップ。
（ｂ）Ｈ２Ｓ及びＡｒ（ｇ）の気体混合物が存在する中で第１の薄膜をアニールするステップ。ただし、化学式（ＩＩＩ）の四元合金を形成するために、Ａｒ（ｇ）に対するＳのモル濃度は０．３５モルパーセントである。
【００７８】
化学式（ＩＩＩ）の四元合金は均一であることが好ましい。
【００７９】
本発明のさらに別の態様によれば、以下のステップを含むＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための方法が提供される。
（ｉ）基板上にＣｕ、Ｉｎ及びＧａの混合物を含む金属薄膜を配設するステップ。
（ｉｉ）その金属薄膜を、Ｓｅの発生源が存在する中で、ＣｕＳｅ、ＩｎＳｅ、Ｇａ２Ｓｅ３、並びにＣｕＩｎＳｅ２合金及びＣｕＧａＳｅ２合金から成るグループから選択される少なくとも１つの三元合金の安定した混合物を含む第１の薄膜を形成するための条件下で熱処理するステップ。
（ｉｉｉ）第１の薄膜を、Ｓの発生源が存在する中で、合金すなわちＣｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）、並びにステップ（ｉｉ）の少なくとも１つの三元合金の混合物を含む第２の薄膜に変換するための条件下で熱処理するステップ。
（ｉｖ）ステップ（ｉｉｉ）の第２の薄膜を熱処理して、ＣｕＩｎ（Ｓｅ，Ｓ）２合金及びＣｕＧａ（Ｓｅ，Ｓ）２合金の形の四元合金を含む第３の薄膜を形成し、それをさらにアニールして、化学式（Ｉ）の五元合金を形成するステップ。
【００８０】
上記の方法によれば、第１の薄膜は、二元合金及び三元合金の混合物が安定した状態を確実に保持するための条件下で処理ステップにかけられることが好ましい。
【００８１】
本発明の第３の態様によれば、以下のステップを含む、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための方法が提供される。
（ｉ）基板上にＣｕ、Ｉｎ及びＧａの混合物を含む金属薄膜を配設するステップ。
（ｉｉ）Ｓｅの発生源が存在する中で、二元合金及び少なくとも１つの三元合金の安定した混合物を含む第１の薄膜を形成するための条件下で金属薄膜を熱処理するステップ。ただし、その二元合金はＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３であり、三元合金はＣｕＩｎＳｅ２である。
（ｉｉｉ）ステップ（ｉｉ）の第１の薄膜を以下の一連のステップにかけるステップ。
ａ．ステップ（ｉｉ）の第１の薄膜を、１５〜３０分間、５００℃〜５５０℃の反応温度まで熱処理するステップ。
ｂ．第１の薄膜を、Ａｒ（ｇ）の雰囲気内で、少なくとも１５分間、５００℃〜５５０℃の反応温度においてアニールするステップ。
ｃ．第１の薄膜をＨ２Ｓｅ及びＡｒ（ｇ）の気体混合物が存在する中でアニールするステップ。ただし、Ａｒに対するＳｅのモル濃度は、一般的な化学式（ＩＩ）を有する四元合金を形成するために、０．１２％である。
【００８２】
本発明の第３の態様による方法では、ステップ（ｉｉ）は、約４００℃の反応温度において実行され、第１の薄膜がステップ（ｉｉ）の二元合金とＣｕＩｎＳｅ２との安定した混合物を含むようにすることが好ましい。
【００８３】
第１の薄膜は、二元合金及び三元合金の混合物が安定した状態を確実に保持するための条件下で処理ステップにかけられることが好ましい。
【００８４】
本発明の第４の態様によれば、均一なＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための方法が提供され、その方法は以下のステップを含む。
（ｉｉ）Ｃｕ及びＩｎの混合物を元素又は合金の形で含む金属薄膜を配設するステップ。
（ｉｉｉ）第１の薄膜を、Ｓｅの発生源が存在する中で（ただし、少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５〜０．３％である）、３０〜６０分間、熱処理して、ＣｕＳｅ及びＩｎＳｅから成るグループから選択される二元合金と、１つの三元合金、すなわちＣｕＩｎＳｅ２との混合物を形成するステップ。
（ｉｖ）ステップ（ｉｉ）の第１の薄膜を以下の一連のステップにかけるステップ。
ａ．ステップ（ｉｉ）の第１の薄膜を、１５〜３０分以内に５００℃〜５５０℃の反応温度まで熱処理するステップ。
ｂ．第１の薄膜をＨ２Ｓ及びＡｒ（ｇ）の気体混合物が存在する中でアニールするステップ。ただし、Ａｒに対するＳのモル濃度は、一般的な化学式（ＩＩＩ）を有する四元合金を形成するために、０．３５％である。
【００８５】
本発明の第５の態様によれば、本発明による方法によって製造される、概ね均一なＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金また五元合金以上の合金から成る半導体薄膜が提供され、その合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６°〜２８°の２θ角（２θ［１１２］）において主［１１２］ピークを有することによって特徴付けられ、０．２°〜１０°の視射角の場合のすれすれ入射ｘ線回折パターン（ＧＩＸＲＤ）は０．０６°未満の２θ［１１２］角の絶対シフトを反映する。その合金はさらに、単位セルから成る格子を含む結晶構造を有し、全ての結晶面が０．０１未満のｄ−間隔の分散を示すという特徴を有することができる。
【００８６】
本発明のさらに別の態様によれば、本発明による方法によって製造される、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は５元合金以上の合金から成る半導体薄膜を含む半導体薄膜が提供される。
【００８７】
本発明のさらに別の態様によれば、一般的な化学式（Ｉ）を有するＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は５元合金以上の合金が提供される。
Ａ（Ｂ１−ｘＣｘ）（Ｄ１−ｙＥｙ）２ （ ）
【００８８】
ただし、
ＡはＩＢ族元素であり、
ＢはＩＩＩＡ族元素であり、
ＣはＩＩＩＡ族元素であるが、Ｂとは異なり、
Ｄは第１のＶＩＡ族元素（これ以降、ＶＩ１と呼ばれる）であり、
Ｅは第２のＶＩＡ族元素（これ以降、ＶＩ２と呼ばれる）であり、
ｘ及びｙはそれぞれ、ｘ及びｙが同時に０にはならないという条件で、個別に０から１まで変化することができる。
【００８９】
また、その合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６°〜２８°の２θ角（２θ［１１２］）において主［１１２］ピークを有することによって特徴付けられ、０．２°〜１０°の視射角の場合のすれすれ入射ｘ線回折パターン（ＧＩＸＲＤ）は０．０６°未満の２θ［１１２］角の絶対シフトを反映する。
【００９０】
その合金はさらに、単位セルから成る格子を含む結晶構造を有し、全ての結晶面が０．０１未満のｄ−間隔の分散を示すという特徴を有することができる。
【００９１】
本発明の好ましい実施の形態では、ＸＰＳ深さ方向分析によって特徴付けられるような、合金のＡ、Ｂ、Ｃ、Ｄ及びＥの元素濃度は、その合金の中で概ね一様である。
【００９２】
［五元合金］
本発明の一つの実施の形態では、ＡはＣｕであり、ＢはＩｎ又はＡｌであり、Ｉｎであることが好ましく、ＣがＧａであり、ＤはＳｅであり、ＥはＳである。ｘ及びｙはいずれも０よりも大きい。
【００９３】
その五元合金は化学式（Ｉ）を有することが好ましい。
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２ （Ｉ）
【００９４】
本発明の好ましい実施の形態では、ｘは０．２５から０．３まで変化することができ、ｙは０．０５から０．８まで変化することができる。
【００９５】
その合金は、単位セルから成る格子を含む結晶構造を有することが好ましく、全ての結晶面が０．００１未満のｄ−間隔の分散を示す。
【００９６】
２θ（１１２）角の絶対シフトは０．０１°未満であることが好ましい。
【００９７】
Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ及びＳの濃度は、ＸＰＳ深さ方向分析によって特徴付けられるように、合金の深さを通して一定であることが好ましい。
【００９８】
本発明の好ましい実施の形態では、化学式（Ｉ）の合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６．９°〜２８°の２θ角（２θ［１１２］）において主［１１２］回折ピークを有し、対応するｄ−間隔が３．３１１７〜３．１８４０であるという特徴を有することができる。
【００９９】
２θ（１１２）ピークは概ね対称であることが好ましい。本発明の好ましい実施の形態では、２θ（１１２）ピークは２７．０°〜２７．５°にすることができる。
【０１００】
化学式（ＩＩ）の合金はさらに、そのバンドギャップが１ｅＶから２．４ｅＶまで、好ましくは１．１ｅＶから１．５ｅＶまで連続してシフトできるという特徴を有することができる。
【０１０１】
本発明の好ましい実施の形態では、Ｓｅ＋Ｓに対するＳの原子比、すなわちＳ／（Ｓ＋Ｓｅ）によって表される硫黄含有量は、０．０５〜０．７である。
【０１０２】
本発明の好ましい実施の形態では、化学式（ＩＩ）の合金は均一である。
【０１０３】
［四元合金］
［Ｃｕ（ＩｎＧａ）Ｓｅ２］
本発明の別の実施の形態では、ＡはＣｕであり、ＢはＩｎであり、ＣはＧａであり、ＤはＳｅであり、ｙ＝０である。
【０１０４】
その四元合金は化学式（ＩＩ）を有することが好ましい。
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ）２ （ＩＩ）
【０１０５】
本発明の好ましい実施の形態では、ｘは０．２５から０．３まで変化することができる。
【０１０６】
その合金は、単位セルから成る格子を含む結晶構造を有することが好ましく、全ての結晶面が０．０６未満のｄ−間隔の分散を示す。２θ（１１２）角の絶対シフトは０．０５°未満であることが好ましい。
【０１０７】
Ｃｕ、Ｉｎ、Ｇａ及びＳｅの濃度は、ＸＰＳ深さ方向分析によって特徴付けられるように、合金の深さを通して一定であることが好ましい。
【０１０８】
本発明の好ましい実施の形態では、化学式（ＩＩ）の合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６．８°〜２７°の２θ角（２θ（１１２））において主［１１２］ピークを有し、対応するｄ−間隔が３．３２３６〜３．２９９０であるという特徴を有することができる。
【０１０９】
２θ（１１２）ピークは概ね対称であることが好ましい。本発明の好ましい実施の形態では、２θ（１１２）ピークは２６．８５°〜２６．９°にすることができる。
【０１１０】
化学式（ＩＩ）の合金はさらに、そのバンドギャップが１．１ｅＶから１．２ｅＶまで、好ましくは１．１５ｅＶから１．１８ｅＶまでシフトできるという特徴を有することができる。
【０１１１】
本発明の好ましい実施の形態では、Ｇａ＋Ｉｎに対するＧａの原子比、すなわちＧａ／（Ｇａ＋Ｉｎ）によって表されるガリウム含有量は、０．２５〜０．３である。
【０１１２】
本発明の好ましい実施の形態では、化学式（ＩＩ）の合金は概ね均一である。
【０１１３】
［ＣｕＩｎ（ＳｅＳ）２］
本発明のさらに別の実施の形態では、ＡはＣｕであり、ＢはＩｎであり、ＤはＳｅであり、ＥはＳであり、ｘ＝０である。
【０１１４】
その四元合金は化学式（ＩＩＩ）を有することが好ましい。
ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２ （ＩＩＩ）
【０１１５】
本発明の好ましい実施の形態では、ｙは０．１から０．５まで変化することができる。
【０１１６】
その合金は、単位セルから成る格子を含む結晶構造を有し、全ての結晶面が０．００７未満のｄ−間隔の分散を示す。２θ（１１２）角のシフトは０．０６°未満であることが好ましい。
【０１１７】
Ｃｕ、Ｉｎ、Ｓｅ及びＳの濃度は、ＸＰＳ深さ方向分析によって特徴付けられるように、合金の深さを通して一定であることが好ましい。
【０１１８】
本発明の好ましい実施の形態では、化学式（ＩＩＩ）の合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６．８０°〜２７．３°の２θ角（２θ（１１２））において主［１１２］回折ピークを有し、対応するｄ−間隔が３．２３６〜３．２６４０であるという特徴を有することができる。
【０１１９】
２θ（１１２）ピークは概ね対称であることが好ましい。本発明の好ましい実施の形態では、２θ（１１２）ピークは２７．０°〜２７．２°にすることができる。
【０１２０】
化学式（ＩＩＩ）の合金はさらに、そのバンドギャップが１．０５ｅＶから１．２３ｅＶまで、好ましくは１．１５ｅＶから１．２０ｅＶまでシフトできるという特徴を有することができる。
【０１２１】
本発明の好ましい実施の形態では、Ｓ＋Ｓｅに対するＳの原子比、すなわちＳ／（Ｓ＋Ｓｅ）によって表されるＳ含有量は、０．１〜０．５である。
【０１２２】
本発明の好ましい実施の形態では、化学式（ＩＩＩ）の合金は概ね均一である。
【０１２３】
本発明の別の態様によれば、化学式（ ）の合金を含む半導体薄膜が提供される。その半導体薄膜は、化学式（Ｉ）の合金のための支持体、好ましくは基板を含むことが好ましい。
【０１２４】
本発明の好ましい実施の形態では、その基板は、その上に金属層を含むことができる。その金属層はＭｏ層であることが好ましい。
【０１２５】
化学式（Ｉ）の合金を含むその半導体薄膜は、１．５〜２．０μｍの厚みを有することができる。
【０１２６】
本発明のさらに別の態様では、化学式（ ）の合金を含む半導体薄膜を含む光／太陽電池が提供される。本発明の好ましい実施の形態では、その光／太陽電池は、８〜１５％の変換効率を有する。
【発明を実施するための最良の形態】
【０１２７】
［発明の詳細な説明］
本発明の範囲を制限することなく、単なる例示として、ここで、本発明の実施の形態が以下に記載される例によって説明されることになる。それらの例では、添付の図面が参照される。
【０１２８】
以下の方法及びその個々の条件が、本発明のＩＢ−ＩＩＩＡ−ＶＩＡ族合金の特性を決定する際に用いられた。
１．ＸＰＳ：サンプルの濃度プロファイルは、２０ＷビームエネルギーでＡｌ Ｋα放射を用いるＰｈｙｓｉｃｓ Ｅｌｅｃｔｒｏｎｉｃｓ （ＰＨＩ） Ｑｕａｎｔｕｍ ２０００ Ｓｃａｎｎｉｎｇ ＸＰＳシステムを用いて、Ｘ線光電子分光法（ＸＰＳ）によって決定された。スポットサイズは１００μｍであり、アルゴンイオン源は２ｋＶで動作する。
２．ＸＲＤ：Ｘ線回折（ＸＲＤ）走査が、４０ｋＶ及び４０ｍＡでＣｕ Ｋα放射（０．１５４０５６オングストローム）を用いるＰｈｉｌｌｉｐｓ Ｘ' ｐｅｒｔ回折システムを用いて記録された。
３．ＳＥＭ：薄膜のモルフォロジ及び組成をそれぞれ研究するために、２０ｋＶの垂直入射ビームを用いる２０ｋＶのＮｏｒａｎ ＥＤＳを備えるＪｅｏｌ ＪＳＭ ５６００走査型電子顕微鏡（ＳＥＭ）が用いられた。
４．ＧＩＸＲＤ：サンプルの深さの関数としての格子パラメータが、４０ｋＶ及び４０ｍＡでＣｕ Ｋα放射（０．１５４０５６オングストローム）を用いるＰｈｉｌｌｉｐｓ Ｘ' ｐｅｒｔ ＰＷ３０４０−ＭＰＤシステムにおいて、すれすれ入射角ＸＲＤ（ＧＩＸＲＤ）によって決定された。
５．太陽電池デバイスが２５℃で標準的なＡ．Ｍ．１．５（１００ｍＷｃｍ−２）条件下で測定された。個々のデバイスのスペクトル応答は、量子効率測定から決定された。吸収体薄膜の対応するバンドギャップ値は、スペクトル応答測定の長波長カットオフ値から導出された。
【０１２９】
［全般的な実験手順］
光電池が半導体薄膜、この場合にはＩＢ−ＩＩＩＡ−ＶＩＡ族合金半導体薄膜を支持するための基板を含むことは当業者にはよく知られている。通常、任意の適当な基板を用いることができるが、その基板は半導体薄膜と反応することはなく、また半導体特性を変化させない。適当な基板はガラス、可撓性金属又はポリマー箔等を含む。
【０１３０】
基板は０．０５〜３．０ｍｍの厚みを有することができ、結果として生成される半導体薄膜の基板への接着性を高めるために、且つ完成した光電池デバイス内のコンタクトとしての役割を果たすために、多くの場合にモリブデンから成る金属層でコーティングされる。
【０１３１】
Ｍｏコーティングの厚みは通常０．５〜１．０ｍであり、０．１〜０．８Ｐａの使用圧力におけるＤＣマグネトロンスパッタリングによって基板上に堆積される。当該技術分野において、金属層の用途及び堆積に関連する数多くの他の技術が知られており、たとえば、２つ以上の層が存在する場合があるか、又はモリブデンの代わりにクロムが用いられる場合もあることは理解されよう。
【０１３２】
［ステップ（ｉ）］
実験のために、２ｍｍ厚のソーダ石灰ガラス基板が用いられた。その基板は、超音波によって攪拌された石鹸液内で、ホルダ内に置かれた基板を緩やかに動かすことによって、１０分間洗浄された。その後、基板は、その上にある余分な石鹸液を確実に除去するために、数分間、冷たい脱イオン水の給水栓の下に保持された。その後、基板は、超音波によって攪拌された熱い脱イオン水槽内で、基板ホルダを緩やかに動かすことにより洗浄された。最後に、基板は、１２０℃に保持されるオーブンにおいて、乾燥窒素内で１０分間、乾燥された。
【０１３３】
一旦、乾燥したなら、Ｍｏ層が基板上に堆積された。その後、Ｃｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２合金半導体薄膜及びＣｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を製造するために、Ｍｏ層上にＣｕ、Ｇａ及びＩｎの金属薄膜が同時蒸着された。ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を製造する場合、その基板上にＣｕ及びＩｎが同時蒸着された。Ｍｏの堆積及び同時蒸着は、３つの９インチ円形陰極（ターゲット）を収容する堆積チャンバから成るＤＣマグネトロンスパッタリングユニットにおいて実行された。その場合には、Ｍｏ、純粋なＩｎ及びＣｕ０．７５Ｇａ０．２５合金ターゲットが用いられた。ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を製造する場合には、ターゲットはＭｏ、Ｃｕ及びＩｎであった。
【０１３４】
堆積チャンバは、少なくとも３時間、５×１０−５Ｐａのベース圧力まで真空にされた。Ｍｏ層は、プラズマガスとしてＡｒを用いて、０．５Ｐａ〜０．７Ｐａの使用圧力で、基板を故意に加熱することなく堆積された。Ｍｏ層の全厚は１μｍであった。
【０１３５】
［例１：ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金を製造するための実験手順］
図１は、ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための本発明による方法の概略図である。
【０１３６】
［ステップｉ］
ステップ（ｉ）は全般的な実験手順のもとで先に記載されたように行われた。より詳細には、Ｍｏ層を堆積した後に、真空状態を壊すことなく、０．３Ｐａの使用圧力において、Ｃｕ０．７５Ｇａ０．２５及びＩｎの同時スパッタリングが行われた。金属Ｃｕ、Ｉｎ及びＧａの同時スパッタリングも故意に基板を加熱することなく実行され、Ｃｕ−Ｇａ−Ｉｎ合金の混合を促進するために、同時スパッタリング中に基板を回転させた。Ｃｕ−Ｉｎ−Ｇａ合金の全厚は０．６μｍであり、Ｃｕ／（Ｉｎ＋Ｇａ）及びＧａ／（Ｇａ＋Ｉｎ）の原子比はそれぞれ、０．９及び０．２５に保持された。
【０１３７】
［ステップｉｉ］
ステップｉの同時スパッタリングされた金属薄膜を有する基板は、水平石英管反応器（これ以降、反応器管と呼ばれる）内に置かれた。その基板は、グラファイト基板ホルダに載置され、反応器管内に置かれた。グラファイト基板ホルダを用いて、基板を一様に加熱できるようにした。
【０１３８】
反応器管は、ステップｉｉを実行する前に、少なくとも２時間、２．６７×１０−４Ｐａの圧力まで真空にされた。その後、反応器管は加圧され、反応過程において、１３００標準立方センチメートル毎分（これ以降、ｓｃｃｍと呼ばれる）の一定のＡｒ流量が確立され、保持された。
【０１３９】
一旦、一定の不活性ガス流量が確立されたなら、金属薄膜を有する基板の温度は、５分間にわたって、以下の表１に記載される反応温度まで高められた。
【０１４０】
反応気体混合物（Ａｒ内の０．１２モル％Ｈ２Ｓｅ）が反応器管の中に通され、その間、基板は、表１に記載される反応時間にわたって、同じく表１に記載される反応温度まで加熱され、二元合金、すなわちＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３と、三元合金、すなわちＣｕＩｎＳｅ２及びＣｕＧａＳｅ２との安定した混合物を含む第１の薄膜が形成されるようにした。三元合金の一方が存在するか、両方が存在するかは、ステップｉｉの反応温度によって決まり、以下に示されるように、４００℃では、ＣｕＧａＳｅ２は形成されない。
【０１４１】
サンプル２００２５０−ａの場合の表１に記載される反応条件下で製造された、ステップｉｉの第１の薄膜のＸＲＤパターンである図２．１を参照すると、３つの二元合金及びＣｕＩｎＳｅ２の混合物が存在することが明らかである。サンプル２００２５０−ａの場合の反応条件下では、４００℃においてＣｕＧａＳｅ２が形成された形跡はない。
【０１４２】
サンプル２００２５１−ａの場合の表１に記載される反応条件下で製造された、ステップｉｉの第１の薄膜のＸＲＤパターンである図２．２を参照すると、反射［１１２］、［２２０／２０４］及び［３１２／１１６］が、（ａ）ＣｕＩｎＳｅ２に対応する相対的にはっきりと確認されるピーク位置と、（ｂ）ＣｕＧａＳｅ２並びにＣｕＳｅ及びＧａ２Ｓｅ３の残りの二元合金の存在に起因する肩部分とを含む。
【０１４３】
表１に記載されるような反応時間の終了時に、それらのサンプルは、結果として生成された安定した混合物の安定性をさらに保持するための処理ステップにかけられた。これは、反応器管内のＨ２Ｓｅの流れを停止することによって、且つサンプルを２００℃未満の温度まで急冷することによって果たされた。サンプルは、１５分間、上記の条件下に保持され、Ｈ２Ｓｅ種が反応器管から完全に除去されるようにした。
【０１４４】
図２．１及び図２．２はいずれも安定した混合物を示しており、以下の表１に記載される反応条件によって、反応が最後まで進行するのを防ぎ、それにより従来技術の場合のように、ＣｕＩｎＳｅ２及びＣｕＧａＳｅ２の完全に反応した三元合金が形成され、ＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３が存在しないようになるのを防ぐ。
【０１４５】
本発明人は、セレン化反応が最後まで進み、完全に反応した三元合金を形成するのを防ぐために、極めて低い濃度を用いることによって、且つ低い温度を用いることによってＳｅの系を枯渇させるとき、図２．１及び図２．２に表されるような安定した混合物を達成することができるものと考える。
【０１４６】
【表１】
【０１４７】
［ステップｉｉｉ］
その後、上記の表１の反応条件下で形成されたステップ（ｉｉ）の第１の薄膜が、反応器管内で、５分間、４５０℃の反応温度において、Ｈ２Ｓ及びＡｒの気体混合物（その気体混合物内のＳのモルパーセントがＡｒに対して概ね０．３５％に保持される）の中で加熱され、二元合金がＳと反応して、ステップｉｉの第１の薄膜が、スルホセレン化物、すなわちＣｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）と、ステップ（ｉｉ）の三元合金との混合物を含む第２の薄膜に変換されるようにした。
【０１４８】
サンプル２００５１−ａのＸＲＤパターン、詳細にはステップ（ｉｉｉ）の場合のＸＲＤである図３を参照すると、Ｉｎ（Ｓｅ，Ｓ）の存在を確認することができるが、残りのスルホセレン化物Ｃｕ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）は、選択された２θ範囲において示されない。
【０１４９】
本発明人は、４５０℃付近の温度では、ステップ（ｉｉｉ）の場合のＸＲＤにおいて示されるように、気体雰囲気内に存在するＳ種とステップ（ｉｉ）の三元合金（図３において２６．７１°にあるピーク１及び２７．７５°にあるピーク２によって示される）との間の反応がほとんど生じないものと考える。言い換えると、Ｓと三元合金との間の反応は、この特定の温度ではほとんど生じない。
【０１５０】
［ステップ（ｉｖ）］
その後、ステップ（ｉｉｉ）の第２の薄膜は、反応器管において、以下の熱処理ステップにかけられた。
【０１５１】
（ａ）スルホセレン化物が三元合金と反応して、ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ１−ｙＳｙ）２（ステップ（ｉｖ）（ａ）の場合のＸＲＤにおいて２７．０１°にあるピーク３及び２８．０５°にあるピーク４によって示される）の四元合金を含む第３の薄膜が生成されるように、ステップ（ｉｉｉ）の第２の薄膜を、５分間、約５００℃の温度において熱処理するステップ。
【０１５２】
本発明人は、ステップｉｉが４００℃において実行され、且つＣｕＧａＳｅ２が存在しない場合に、このステップにおいて、スルホセレン化物が直に反応して、ＣｕＧａ（Ｓｅ１−ｙＳｙ）２を形成することができるものと考える。しかしながら、そのような状況では、結果として生成された四元合金は、高いＳ濃度を含むことになり、その結果、ピーク４が、図３に示される値よりも高い２θ値にシフトするであろう。
【０１５３】
Ｓとステップ（ｉｉ）の三元合金との反応は、スルホセレン化物が存在しないこと、たとえば、ＣｕＩｎＳｅ２と反応してＣｕＩｎ（Ｓｅ，Ｓ）２を形成したという事実を指示する、図３のステップ（ｉｖ）（ａ）の場合のＸＲＤパターン内にＩｎ（Ｓｅ，Ｓ）ピークが存在しないことによって表される。
【０１５４】
図３のステップ（ｉｉｉ）の場合のＸＲＤと図３のステップ（ｉｖ）（ａ）の場合のＸＲＤとを比較すると、次に起こる２θシフトから、三元合金（［１１２］ピーク１及び２によって表される）がスルホセレン化物と反応して、四元合金ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ，Ｓ）２（［１１２］ピーク３及び４によって表される）を含む第３の薄膜が形成されたことが明らかである。
【０１５５】
［１１２］ピークが位置１から３に、且つ位置２から４にシフトする度合いは、三元合金と反応するために利用することができるスルホセレン化物の体積の割合によって決定される。スルホセレン化物の体積の割合はさらに、ステップｉｉの第１の薄膜内に存在する二元合金の体積の割合に依存し、それはステップ（ｉｉ）の反応条件によって制御される。
【０１５６】
一旦、概ね５００℃において、完全に反応した、安定した四元合金が形成されたなら、その反応過程は拡散を制限されるようになり、さらに長い時間にわたって５００℃においてＨ２Ｓ／Ａｒとさらに反応させても、結晶状態及び複合合金のＳ含有量にほとんど影響を及ぼさなくなる。
【０１５７】
（ｂ）ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ１−ｙＳｙ）２の四元合金が反応して、Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２五元合金半導体薄膜を形成するように、１５分間、５５０℃の温度で、ステップ（ｉｖ）（ａ）の第３の薄膜を反応器管においてアニールするステップ（ただし、ｘは０．１から０．５まで、好ましくは０．２５から０．３まで変化することができ、ｙは０から１まで、好ましくは０．０５から０．５まで変化することができる）。四元合金状態から五元合金状態（図３のステップ（ｉｖ）（ｂ）の場合のＸＲＤにおいて２７．２°にあるピーク５によって示される）への遷移は、Ｈ２Ｓとの反応の１０〜１５分以内に生じるが、五元合金の構造的な特性を最適化するには、通常、さらに１５分間アニールする必要がある。
【０１５８】
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２五元合金内の硫黄含有量がＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ１−ｙＳｙ）２の四元合金の硫黄含有量に依存すること、並びにｘ及びｙの値がスルホセレン化物の体積の割合に依存することに留意することが重要である。実際には、この関係は、最終的な五元合金内の硫黄含有量（すなわち図１のｚの値）が個々の四元合金内の硫黄の濃度（すなわち、図１のｘ及びｙの値）によって決定されるように、図１に示されるように数学的に表すことができる。数学的には、この依存関係はｚ＝ｘ＋ｙ／２として表すことができる。ｚの値は最終的には、五元合金の［１１２］回折ピークの２θ−値を、したがって、その合金の格子パラメータ及びバンドギャップを決定する。
【０１５９】
実験のために、ステップ（ｉｉｉ）及び（ｉｖ）の両方が、Ｈ２Ｓの反応性気体混合物内で連続して実行され、その場合に、温度は４５０℃から５５０℃まで高められた。
【０１６０】
ステップ（ｉｉｉ）及びステップ（ｉｖ）の終了時に、反応器管は、少なくとも２時間、２．６７×１０−４Ｐａの圧力まで真空にされ、毒性のガスが反応器管から完全に除去されるようにした。その後、反応器管は加圧され、サンプルが取り出された。
【０１６１】
本発明人は、先に記載されたような方法を実行することによって、従来技術の方法によって形成される半導体薄膜と比較して、改善された特性を有する概ね均一な五元合金半導体薄膜が形成されるものと考える。
【０１６２】
［本発明の方法に従って製造されたＣｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２合金半導体薄膜の特徴の説明］
上記の表１に記載されるサンプルが、ステップ（ｉｉｉ）及び（ｉｖ）にかけられ、概ね均一な半導体五元合金が形成され、Ｃｕ／（Ｉｎ＋Ｇａ）、Ｇａ／（Ｇａ＋Ｉｎ）及びＳ／（Ｓｅ＋Ｓ）原子比を参照してエネルギー分散型ｘ線分光法（ＥＤＳ）によって決定されるような、それらの対応する化学組成が、以下の表２に記載される。また、以下の表２には、サンプル毎、及び［１１２］回折ピークの位置毎のバンドギャップ値も示される。
【０１６３】
【表２】
【０１６４】
†これらの研究は、Ａｒ内で希釈された０．１２％Ｈ２Ｓｅ及びＡｒ内で希釈された０．３５％Ｈ２Ｓの一定の流量において行われた。五元合金の［１１２］ピークの２θ−位置は、４０ｋＶでＣｕ管を用いるＧＩＸＲＤによって測定された。対応するバンドギャップ値は量子効率測定から計算された。‡ステップｖｉ（ｂ）にかかった時間は９０分に延びた。
【０１６５】
表２の最初の４つのサンプルを比較することによって、その表のＳ／（Ｓ＋Ｓｅ）列によって例示される、硫黄を取り込む度合いへの本発明のステップｉｉの条件の影響が明確に示される。従って、ステップｉｉの条件を変更することにより、本発明のステップ（ｉｉｉ）中の後続の反応動力学が変更され、結果として、最終的なＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ１−ｙＳｙ）２半導体薄膜内の硫黄の取込みにも変化が生じた。
【０１６６】
サンプル２００２５０−ａ及び２００２５１−ａの比較によって、ステップｉｉの反応温度を４００℃から４５０℃に高めることが、硫黄の取込みの大幅な減少に、それゆえ［１１２］回折ピークの低い角度へのシフトに如何に繋がるかが示される。
【０１６７】
最後の２つ（すなわち２００２５１−ａ及び２００２５２−ａ）の場合に、ステップｉｉの反応条件が一定に保持され、一方、上記のステップ（ｉｖ）（ｂ）において、結果として生成された複合合金をアニールするための反応時間が３０分から９０分に延長さされた。
【０１６８】
これらのサンプルの比較によって、３０分よりも長い時間にわたってＨ２Ｓ／Ａｒ雰囲気が存在する中でアニールすることが、硫黄を取り込む度合いにわずかな影響しか及ぼさないことが明確に示される。
【０１６９】
したがって、これは、５５０℃でＨ２Ｓ／Ａｒ内で３０分だけアニールした後に、概ね均一な五元合金が形成されたことを指示する。さらに、一旦、完全に反応した均一な五元合金が製造されたなら、その反応過程は拡散を制限されることになり、さらに硫黄を取り込むには、セレン種を補充することによって行われる必要があることを暗示する。
【０１７０】
図４．１及び図４．２は、上記の表２に記載されるサンプル２００２５１ａ及び２００２５０ａの［１１２］反射のすれすれ入射ｘ線回折（ＧＩＸＲＤ）パターンである。この特性判定方法では、入射角を小さくする結果として、ｘ線ビームの侵入距離が減少する。０．２°と１０°との間の散乱角がサンプルの表面と本体との間の格子パラメータに概ねシフトがないことを明らかにしており、それにより五元合金の均一性が確認されることに留意することが重要である。同じく重要なのは、ステップｉｉの条件が変動する結果として、［１１２］回折ピークの２θ−位置が大きくシフトしたことである。全ての複合合金においてガリウム含有量は概ね一定であるので、この相対的なシフトは、硫黄を取り込む度合いが変化することに起因する。以下の表３は、２つの角度の種々のシフトを示し、表４は、表２の五元合金のうちのいくつかの場合のｄ−間隔の対応するシフトを示す。
【０１７１】
表３は、種々の入射角における［１１２］反射の位置の一覧である。全ピークシフトは、サンプルの０．５°（表面付近）における［１１２］反射のピーク位置と１０°（本体）における［１１２］反射のピーク位置との間の差として計算される。
【０１７２】
【表３】
【０１７３】
表４は、種々の入射角における［１１２］反射のｄ−間隔（オングストローム単位）の位置の一覧である。ｄ−間隔の全シフトは、サンプルの０．５°（表面付近）において測定されたｄ−間隔と１０°（本体）において測定されたｄ−間隔との間の差として計算される。
【０１７４】
【表４】
【０１７５】
ｄ−間隔の全シフトは、本発明による方法によって製造されたサンプル合金半導体薄膜が単位セルから成る格子を含む結晶構造によって特徴付けられ、全ての結晶面が０．００１未満のｄ−間隔の分散を示すことを示している。
【０１７６】
図５は、ＣｕＩｎ０．７５Ｇａ０．３前駆体の［１１２］回折ピークの位置を示しており、その前駆体は、サンプル２００３０７８−ａの場合の表２のステップ（ｉｖ）の条件下で、（ｉ）最初にセレン化され、次に（ｉｉ）硫化された。セレン化／硫化中の実験条件は、高いＳ含有量（すなわち、Ｓ／Ｓｅ＋Ｓ＝０．７）の五元合金（サンプル２００３０７８−ａ）を製造するために操作された。２６．６０°にあるピーク（ｉ）は、セレン化後のＣｕＩｎＳｅ２の予想される［１１２］ピーク位置である。この処理段階におけるピークの非対称な挙動は、Ｇａが徐々に変化することに起因すると考えられる。
【０１７７】
しかしながら、硫化後に、［１１２］ピーク位置が、２７．８°の角度までシフトしたことに留意することが重要である。ベガード則を使用し、且つ約２５％のＧａ濃度を仮定すると、これは、約７０％のＳ含有量に、それゆえ均一なＣｕ（Ｉｎ０．７Ｇａ０．３）（Ｓｅ０．３Ｓ０．７）２合金に対応する。これらの組成はＥＤＳ測定によって確認された。ピーク（ｉｉ）は対称であり、組成の広がりの形跡はないことに留意することが特に重要である。ＱＥ測定から求められる、サンプル２００３０７８−ａのバンドギャップは１．４ｅＶである（図７を参照）。このバンドギャップは、最適な変換効率を得るには大きすぎるかもしれないが、上記のことから、Ｓ含有量が高い薄膜の場合であっても、均一な材料を製造することができることは明らかである。
【０１７８】
図８は、上記の方法によって製造される種々の均一なＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２合金の［１１２］ピーク位置を、より詳細には、サンプル２００３０７６−ｃ、サンプル２００２５１−ａ及びサンプル２００２５０−ａの場合の［１１２］ピーク位置を示す。再び、前駆体内のＧａ濃度は一定に保持され、表２に示されるように、セレン化／硫化反応条件を操作して、Ｓを取り込む度合いを、それゆえ格子パラメータを制御するものと仮定される。
【０１７９】
図８から、［１１２］ピークの位置が、サンプル２００３０７６−ｃ、サンプル２００２５１−ａ及びサンプル２００２５０−ａの場合に表２に示されるように、０．０５と０．４との間のＳ／Ｓｅ＋Ｓ原子比に対応する、２６．９°と２７．４°との間で変化することが明らかである。再び、後者の値は、均一な五元合金と０．２５のＧａ／Ｇａ＋Ｉｎ比とを仮定して、ベガード則から推定される。これらの特定の合金の場合に、バンドギャップ値の対応するシフトは、１．１ｅＶと１．３ｅＶとの間にある。たとえば、図９は、概ね２７．２°の［１１２］ピーク値を有する、均一なＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）２合金、すなわちサンプル２００２５１−ａの場合の一般的なＱＥ曲線を示す。図１０は、Ｓ／Ｓｅ＋Ｓ比の関数としてのバンドギャップ値のプロットを示す。
【０１８０】
図１１、図１２及び図１３は、例１によって製造されたＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２合金半導体薄膜の一般的な表面モルフォロジを示しており、Ｓの含有量、それゆえバンドギャップが変化している。図１１（サンプル２００２５１−ａ）の例では、［１１２］ピークの位置は２７．２°にあり、対応するバンドギャップは１．２０ｅＶにある（図９を参照）。図１２（サンプル２００２５０−ａ）の合金の［１１２］ピーク位置は２７．４°にある。図１３は、図７に示されるように、［１１２］ピーク位置が概ね２７．８°にあり、対応するバンドギャップ値が１．４ｅＶにある合金（サンプル２００３０７８−ａ）の構造的な特徴を示す。
【０１８１】
図１１、図１２及び図１３から、結果として生成された合金が、約１ ｍの一般的な粒径を有する相対的に一様な表面モルフォロジを有することが明らかである。
【０１８２】
図１４は、サンプル２００２５１−ａの場合の元素Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ及びＳの濃度深さプロファイルである。そのプロファイルには、そのサンプルの概ね均一な性質が示されており、合金の中の元素の濃度は、Ｍｏ金属層まで概ね一定である。
【０１８３】
［本発明による方法によって製造された概ね均一な五元合金半導体薄膜を含む種々の太陽電池デバイスの場合の開放電圧の決定］
標準的な太陽電池製造手順に従って太陽電池デバイスが製造され、そのデバイスは５０ｎｍＣｄＳバッファ層と、５０ｎｍ真性ＺｎＯ／１５０ｎｍ酸化インジウムスズ（ＩＴＯ）ウインドウ層とを含んだ。ガラス／Ｍｏ／Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２／ＣｄＳ／ＺｎＯセル構造が、２５℃の誘導Ａ．Ｍ． １．５条件下で測定された。概ね均一な五元合金のバンドギャップ値は、表２に示されるように、ステップｉｉの反応条件を変更することにより変更された。対応するセルパラメータが以下の表５に記載される。
【０１８４】
表５は、種々の光電池デバイスのセルパラメータの一覧であり、その半導体薄膜は種々のバンドギャップ値を有する概ね均一な五元合金半導体薄膜である。
【０１８５】
【表５】
【０１８６】
変換効率は、サンプル合金のバンドギャップに大きく関連し、８％から１５％まで変化し、最も良いデバイスは最も小さなバンドギャップを有するデバイスであった（サンプル２００３７５−ｂ）。全てのデバイスが６００ｍＶよりも大きな開放電圧（ＶＯＣ）を有した。同じく、サンプル２００２５１−ａの場合に先に記載された反応条件下で製造された五元合金半導体薄膜を含む２４個の光電池が形成された。これらの電池のＶＯＣ値は、６００〜６４０ｍＶの範囲内の値に限られており（図６を参照）、本発明人は、これが本発明による方法の再現性の証拠であると考える。
【０１８７】
［例２：ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金を製造するための実験手順］
［ステップ（ｉ）］
ステップｉは、全般的な実験手順のもとで記載されたのと同じである。より詳細には、Ｍｏ層を堆積した後に、真空状態を壊すことなく、０．３Ｐａの使用圧力において、Ｃｕ０．７５Ｇａ０．２５及びＩｎの同時スパッタリングが行われた。金属Ｃｕ、Ｉｎ及びＧａの同時スパッタリングも故意に基板を加熱することなく実行され、Ｃｕ−Ｇａ−Ｉｎ合金の混合を促進するために、同時スパッタリング中に基板を回転させた。Ｃｕ−Ｉｎ−Ｇａ合金の全厚は０．６μｍであり、Ｃｕ／（Ｉｎ＋Ｇａ）及びＧａ／（Ｇａ＋Ｉｎ）の原子比はそれぞれ、０．９及び０．２５に保持された。
【０１８８】
［ステップｉｉ］
この場合には、上記の実験１のステップｉｉにおいて記載されたのと同じ方法が行われるが、反応温度は４００℃に保持され、二元合金及びＣｕＩｎＳｅ２のみの安定した混合物を含む第１の薄膜が形成されるようにした。
【０１８９】
本発明人は、四元合金半導体薄膜を製造する場合に、均一な四元合金を得るために、第２の三元合金、すなわちＣｕＧａＳｅ２が形成されるのを防ぐ必要があるものと考える。これは、反応温度を４００℃に保持することにより達成された。
【０１９０】
上記のように、ステップｉｉの第１の薄膜は、その混合物の安定性を保持するための処理ステップにかけられ、Ｈ２Ｓｅ流が停止され、第１の薄膜は１００℃未満の温度まで冷却される。この場合に、再び、Ｈ２Ｓｅ種を完全に除去できるようにするために、Ａｒ流が少なくとも１５分間保持された。
【０１９１】
［ステップ（ｉｉｉ）］
四元合金半導体薄膜を製造する場合に、このステップは実行されない。
【０１９２】
［ステップ（ｉｖ）］
第１の薄膜が以下の一連のステップにかけられる。
（ａ）反応器管内にあるステップ（ｉｉ）の第１の薄膜を、Ａｒの不活性雰囲気において、５分間、５００℃の反応温度で加熱するステップ。
（ｂ）反応器管内にあるステップ（ｉｉ）の第１の薄膜を、Ａｒを含む雰囲気において、少なくとも１５分間、５００℃でアニールするステップ。
（ｃ）第１の薄膜を、Ａｒ内に０．１２モルパーセントのＨ２Ｓｅが存在する中で、３０分間、５５０℃でアニールし、均一なＣｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２四元合金半導体薄膜を形成するステップ。ただし、ｘは０．２５〜０．３である。
【０１９３】
五元合金を形成する場合と同様に、反応器管は、少なくとも２時間、２．６７×１０−４Ｐａの圧力まで真空にされ、毒性のガスが反応器管から完全に除去されるようにした。その後、反応器管は加圧され、サンプルが取り出された。
【０１９４】
再び、本発明人は、例２のもとで記載された反応条件及び方法に従うことにより、概ね均一なＣｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２半導体薄膜を形成することができるものと考える。
【０１９５】
３つのサンプルは実験２のもとで記載される条件下で製造され、Ｃｕ／（Ｉｎ＋Ｇａ）及びＧａ／（Ｇａ＋Ｉｎ）原子比を参照してエネルギー分散型ｘ線分光法（ＥＤＳ）によって決定されるような反応条件及び対応する化学組成が、以下の表６に記載される。
【０１９６】
【表６】
【０１９７】
†これらの研究は、ステップ（ｉｉ）の場合にＡｒ内で希釈された０．１２％Ｈ２Ｓｅ、及びステップ（ｉｖ）（ｃ）の場合にＡｒ内で希釈された０．１２％Ｈ２Ｓｅの一定の流量において行われた。五元合金の［１１２］ピークの２θ−位置は、４０ｋＶでＣｕ管を用いるＧＩＸＲＤによって測定された。対応するバンドギャップ値は量子効率測定から計算された。
【０１９８】
以下の表７には、上記のサンプルの場合の全２θシフトが示されており、表８には、対応するｄ−間隔の全シフトも示される。
【０１９９】
表７は、種々の入射角における［１１２］反射の位置の一覧である。全ピークシフトは、サンプルの０．５°（表面付近）における［１１２］反射のピーク位置と１０°（本体）における［１１２］反射のピーク位置との間の差として計算される。
【０２００】
【表７】
【０２０１】
表８は、種々の入射角における［１１２］反射のｄ−間隔（オングストローム単位）の位置の一覧である。ｄ−間隔の全シフトは、サンプルの０．５°（表面付近）において測定されたｄ−間隔と１０°（本体）において測定されたｄ−間隔との間の差として計算される。
【０２０２】
【表８】
【０２０３】
ｄ−間隔の全シフトは、本発明による方法によって製造されたサンプル合金半導体薄膜が単位セルから成る格子を含む結晶構造によって特徴付けられ、全ての結晶面が０．０６未満のｄ−間隔の分散を示すことを示している。
【０２０４】
本発明による方法によって製造される四元合金の均一な特徴をさらに例示するために、従来技術のサンプルが製造され、その特徴が、例２に記載される方法によって製造されたサンプルと比較された。
【０２０５】
図１５．１及び図１５．２はＸＲＤパターンを表し、組成が徐々に変化する一般的な四元合金（従来技術のサンプル）及び均一な四元合金（すなわちサンプル２００２５９−ａ）のそれぞれの結晶の特徴を示しており、それらの合金は以下に記載されるようにして製造された。いずれの場合でも、４０ｋＶでのＣｕ Ｋα放射で測定が行われた。
【０２０６】
組成が徐々に変化する四元合金（従来技術のサンプル）（図１５．１のＸＲＤパターンを参照）の場合には、その合金は、Ｈ２Ｓｅが存在する中で、５分未満で５００℃まで急速に加熱され、その後、Ａｒ内に５モルパーセントのＨ２Ｓｅがある中で、６０分間、５００℃においてアニールステップが行われた。この手順の結果として、Ｉｎを豊富に含む相とＧａを豊富に含む相との間の相互拡散の度合いが大きくなり、ＸＲＤ分析は、組成が徐々に変化するＣｕ（ＩｎｘＧａ１−ｘ）Ｓｅ構造の存在を示した。この現象は、［１１２］、［２２０／２０４］及び［３１２／１１６］回折ピークの非対称な広がりによって表される。これに関して、２６．６５°にある［１１２］回折ピークの位置が依然として、純粋なＣｕＩｎＳｅ２相の格子パラメータを表しており、一方、その肩部はＧａの量が増加していることに起因し、それはＣｕＧａＳｅ２のピーク位置まで途切れることなく延在する。それゆえ、吸収薄膜の表面が純粋なＣｕＩｎＳｅ２を含み、ガリウムがＭｏ背面コンタクトに向かって徐々に増加するものと仮定することが妥当である。
【０２０７】
第２のサンプル、すなわちサンプル２００２５９−ａは、例２、表６のもとで、ステップｉ、ｉｉ及び（ｉｖ）に記載される、既に説明された実験条件下で製造された。二元合金の反応速度を制御するために、Ａｒ内の０．１２モル％のＨ２Ｓｅという極めて低い気体濃度を用いて、ステップｉｉが４００℃において実行された。その反応時間は３０分に固定された。反応区域からＳｅ種を完全に除去した後に、第１の薄膜は、Ａｒが存在する中で、１５分間、５００℃の温度においてアニールされ、その直後に、Ａｒ内の０．１２モルパーセントのＨ２Ｓｅにおいて、３０分間、アニールステップが行われた。
【０２０８】
図１５．２によって表されるサンプル２００２５９−ａのＸＲＤ研究は、結果として生成された薄膜が均一であり、材料が分離している形跡がないことを明らかにした。鮮明で、明確な［１１２］、［２２０／２０４］及び［３１２／１１６］ピークは、高い結晶品質を指示する。［１１２］ピーク位置が純粋なＣｕＩｎＳｅ２（図１５．１に示される）の場合に典型的である約２６．６５°から２６．８５°の２θ値まで高められたことに留意することも重要である。このサンプルが、より大きな２θ値に向かって［１１２］ピークをシフトすることは、四元系内のＧａ含有量の増加に関連する格子パラメータが減少することに基づく。回折ピークのシフトが高い２θ値に向かうこの度合いは、厳密には、ベガード則に基づいており、均一な材料と、概ね０．２５のＧａ／（Ｇａ＋Ｉｎ）原子比とが仮定される。
【０２０９】
図１６は、０．５°と１０°との間の入射角におけるサンプル２００２５９−ａの［１１２］ピークのＧＩＸＲＤパターンを示す。再び、入射角が小さくなる結果として、ｘ線ビームの侵入距離が短くなることが理解されるべきである。図１６から、０．５°と１０°との間の散乱角は、表面と本体材料との間の格子パラメータ内に概ねシフトがないことを明らかにしており、それは、その薄膜が組成的に徐々に変化するのではなく、一様であることを立証していることに留意することが重要である。
【０２１０】
その四元合金の深さ方向の組成の特徴はｘ線蛍光（ＸＲＦ）によって研究された。この特性判定方法では、サンプルが臭素メタノールにおいて繰返しエッチングされ、その後、各エッチングステップの後に、残りの材料のＸＲＦ Ｋα１，２線強度が測定された。これらの分析から、概ね薄膜厚全体にわたって、従来技術のサンプル及びサンプル２００２５９−ａの化学組成を推定することができる。
【０２１１】
図１７．１は図１５．１の組成が徐々に変化する従来技術のＣｕ（Ｉｎ０．７５Ｇａ０．２５）Ｓｅ２合金薄膜の深さ方向の組成が一様であることを表す。図１７．１から、薄膜の厚み全体を通して、Ｃｕ及びＳｅ元素濃度が概ね一定に保持されることに留意することが重要である。さらに特筆すべきことに、一連のエッチングステップ後の残りの材料では、益々ガリウムが豊富になっており、一方、インジウムの場合には反対の傾向が見られることが明らかである。結果として生成されたＧａ／（Ｇａ＋Ｉｎ）原子比は、エッチング前のサンプルの場合の０．２８の値から最後のエッチングステップ後の０．７５まで増加した。サンプルの深さとともにＧａ／（Ｇａ＋Ｉｎ）原子比がこのように連続して増加することは、図１５．１のＸＲＤ研究によって観測される、徐々に変化するＣｕ（ＩｎｘＧａ１−ｘ）Ｓｅ２相と一致する。
【０２１２】
図１７．２は、サンプル２００２５９−ａの深さ方向の組成特性を表す。これらの特定の四元合金の層厚全体を通して、Ｃｕ、Ｉｎ、Ｇａ及びＳｅ濃度が概ね一定に保持されていることが明らかである。それゆえ、これらの結果は、図１５．２において提示されるＸＲＤデータと一致し、この成長過程によって、Ｃｕ（ＩｎｘＧａ１−ｘ）Ｓｅ２相内のガリウム及びインジウムが徐々に変化することがなくなったこと、及びこの成長過程の結果として、均一な四元合金が生成されたことが確認される。
【０２１３】
サンプル２００２５９−ａの均一性が図１８の濃度プロファイルによって例示され、その図によれば、元素Ｃｕ、Ｉｎ、Ｇａ及びＳｅの濃度はサンプル合金の中で概ね一定である。
【０２１４】
［例３：ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金−ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２を製造するための実験手順］
［ステップｉ］
この場合、Ｇａも含まれていた以前の事例とは対照的に、Ｃｕ及びＩｎのみを含む金属薄膜が製造される。より具体的には、Ｃｕ及びＩｎの金属前駆体が、Ｌｅｙｂｏｌｄ Ｚ６５０ ＤＣマグネトロンスパッタリングシステムを用いて、基板に同時にスパッタリングされた。そのシステムは３つの個別のターゲット（すなわち、Ｍｏ、Ｃｕ及びＩｎ）を収容し、Ｃｕ及びＩｎの混合を促進するために、堆積中に基板を絶えず回転させた。Ｍｏ背面コンタクト（約１μｍ厚）が、０．３Ｐａ〜０．７Ｐａの使用圧力で、５Ｎ純粋Ｍｏターゲットからスパッタリングされた。Ｍｏ薄膜は真空中で室温まで冷却され、その後、５Ｎ純粋Ｃｕ及びＩｎターゲットから、Ｃｕ層及びＩｎ層が同時スパッタリングされた。銅−インジウム合金の全厚は約０．６μｍであり、個々の堆積過程において、Ｃｕ電力を０．７２Ｗ．ｃｍ−２に保持しながら、Ｉｎ電力を１．０から１．４Ｗ．ｃｍ−２まで変化させることにより、０．８５〜０．９の所望のＣｕ／Ｉｎ原子比が達成された。全てのＣｕ−Ｉｎ層は、０．５Ｐａの使用圧力で堆積された。
【０２１５】
［ステップｉｉ］
この場合、例２のもとで記載されたのと同じような方法が用いられた。Ｃｕ及びＩｎ前駆体を含む金属薄膜が反応器管内に置かれ、反応器管は、任意の大気残留物の全ての痕跡を除去するために、１×１０−４Ｐａの圧力まで真空にされた。反応気体混合物（すなわち、Ａｒ内にある０．１２％のＨ２Ｓｅ）が反応器管に通され、その間、基板は、１０〜６０分間、３５０℃〜４５０℃の温度まで加熱されて、ＩｎＳｅ、ＣｕＳｅ及びＣｕＩｎＳｅ２の安定した混合物を含む薄膜が形成された。
【０２１６】
金属薄膜をセレン化した直後に、第１の薄膜は急冷され、気体混合物の流れが停止され、安定した混合物が保持されるようにした。
【０２１７】
［ステップ（ｉｉｉ）］
四元合金半導体薄膜を製造する場合、このステップは実行されない。
【０２１８】
［ステップ（ｉｖ）］
ステップ（ｉｖ）の熱処理は最初に、ステップ（ｉｉ）の第１の薄膜を、少なくとも３０分以内に、５００〜５５０℃の所望の反応温度まで熱処理することを含んだ。
【０２１９】
その後、ステップ（ｉｉ）の第１の薄膜は次いで、Ａｒ内にＨ２Ｓがある気体混合物（Ａｒ内に０．３５モル％のＨ２Ｓ）が存在する中で、３０分間、約５５０℃の温度においてアニールされる。
【０２２０】
上記のステップ中に、ＣｕＳｅ及びＩｎＳｅの既存の二元合金がＳと反応し、Ｃｕ（Ｓｅ，Ｓ）及びＩｎ（Ｓｅ，Ｓ）のスルホセレン化物が形成され、そのスルホセレン化物がさらに、ＣｕＩｎＳｅ２の三元合金と反応して、ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜が形成される。
【０２２１】
五元合金を形成する場合と同様に、反応器管は、少なくとも２時間、２．６７×１０−４Ｐａまで真空にされ、反応器管から毒性のガスが完全に除去されるようにした。その後、反応器管は加圧され、サンプルが取り出された。
【０２２２】
再び、本発明人は、例３のもとで記載される反応条件及び方法に従うことにより、概ね均一なＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を形成することができるものと考える。
【０２２３】
３つのサンプルは実験３のもとで記載される条件下で製造され、その反応条件、並びにＣｕ／Ｉｎ及びＳ／（Ｓｅ＋Ｓ）原子比を参照してエネルギー分散型ｘ線分光法（ＥＤＳ）によって決定されるような対応する化学組成が、以下の表９に記載される。
【０２２４】
【表９】
【０２２５】
以下の表１０には、上記のサンプルの場合の全２θシフトが示されており、表１１には、対応するｄ−間隔の全シフトも示される。
【０２２６】
表１０は、種々の入射角における［１１２］反射の位置の一覧である。全ピークシフトは、サンプルの０．５°（表面付近）における［１１２］反射のピーク位置と１０°（本体）における［１１２］反射のピーク位置との間の差として計算される。
【０２２７】
【表１０】
【０２２８】
†これらの研究は、ステップ（ｉｉ）の場合にＡｒ内で希釈された０．１２％Ｈ２Ｓｅ、及びステップ（ｉｖ）の場合にＡｒ内で希釈された０．３５％Ｈ２Ｓの一定の流量において行われた。五元合金の［１１２］ピークの２θ−位置は、４０ｋＶでＣｕ管を用いるＧＩＸＲＤによって測定された。対応するバンドギャップ値は量子効率測定から計算された。
【０２２９】
表１１は、種々の入射角における［１１２］反射のｄ−間隔（オングストローム単位）の位置の一覧である。ｄ−間隔の全シフトは、サンプルの０．５°（表面付近）において測定されたｄ−間隔と１０°（本体）において測定されたｄ−間隔との間の差として計算される。
【０２３０】
【表１１】
【０２３１】
ｄ−間隔の全シフトは、本発明による方法によって製造されたサンプル合金半導体薄膜が単位セルから成る格子を含む結晶構造によって特徴付けられ、全ての結晶面が０．００７未満のｄ−間隔の分散を示すことを示している。
【０２３２】
本発明による方法によって製造される四元合金の均一な特徴をさらに例示するために、従来技術のサンプルが製造され、その特徴が、例３のもとで記載される方法によって製造されたサンプル、より詳細には、サンプル２００２５９−ｃと比較された。
【０２３３】
第１のサンプルが従来技術の条件下で製造され、Ｃｕ及びＩｎを含む金属薄膜が、６０分間、４５０℃においてセレン化され、完全に反応したＣｕＩｎＳｅ２薄膜が製造された。その後、サンプルは、３０分間、５５０℃において硫化された。
【０２３４】
図１９は、サンプル２００２５９−ｃのＸＲＤパターンを示す。従来技術の反応過程の結果として、２つの個別の三元合金、すなわちＣｕＩｎＳｅ２及びＣｕＩｎＳ２が形成されたことに留意することが重要である。２６．６８°にある［１１２］回折ピークの位置はＣｕＩｎＳｅ２の格子パラメータを表し、一方、２７．８４°にあるピーク位置はＣｕＩｎＳ２の格子パラメータを表す。２７°付近の弱い反射の存在は、四元ＣｕＩｎ（Ｓｅ，Ｓ）２相の形成を表す。この変則的な成長の挙動は、硫化中のサンプルからＳｅが制御されずに外方拡散され、結果としてＳが急速に取り込まれることに関連する。この結果として、最終的には、概ね個別のＣｕＩｎＳｅ２及びＣｕＩｎＳ２相を含む合金が形成された。６０分間又はそれよりも長く硫化される極端な事例では、そのサンプルはＳｅを完全に使い果たし、結果として、ＣｕＩｎＳｅ２合金が形成された。ＳＥＭ研究（図２０）によって、不均一な合金の一様でない構造的な性質が予想通り明らかにされた。通常、これらの薄膜は、大きく、滑らかな平面の結晶と、その中に埋め込まれる細粒状の物質から構成された。
【０２３５】
図２１は、ＣｕＩｎ（Ｓｅ０．７Ｓ０．３）２合金（サンプル２００２５９−ｃ）のＳＥＭ顕微鏡写真である。その合金薄膜は、高密度で、比較的一様な構造によって特徴付けられ、一般的な粒径は約１μｍである。図２２は、サンプル２００２５９−ｃの（１１２）反射を示す。比較するために、単相ＣｕＩｎＳｅ２及びＣｕＩｎＳ２の（１１２）反射の理論的に予想される２θ位置が、図２２において破線によって示される。ＣｕＩｎ（Ｓｅ，Ｓ）２薄膜の（１１２）反射が、純粋なＣｕＩｎＳｅ２の場合のおよそ２６．６３°から、Ｓを取り込んだ後の２７．１°に増加したことに留意することが重要である。この現象は、Ｓ種がＳｅと均一に置き換わることに起因する、合金のｄ−間隔の減少に直に関連する。回折ピークも高い度合いの対称性を表しており、図１９と同様に、組成の広がり又はピーク分割の形跡はない。
【０２３６】
図２３は、サンプル２００２５８−ｂの場合の濃度プロファイルであり、Ｃｕ、Ｉｎ、Ｓｅ及びＳの元素の濃度が、合金の深さを通してＭｏ層に達するまで概ね一定であるという点で概ね均一であるという事実を指示する。
【０２３７】
図２４は、サンプル２００２６３−ｂの場合のＧＩＸＲＤパターンであり、それは、そのサンプルが概ね均一であり、０．５°〜１０°の視射角の場合に４．６％の絶対２θシフトを有することを示す。
【０２３８】
これまでの説明は本発明の実施の形態にすぎず、特許請求の範囲に規定されるような本発明の範囲及び精神から逸脱することなく、細かい点において数多くの変形が可能であることは理解されよう。
【図面の簡単な説明】
【０２３９】
【図１】本発明によるＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための方法の概略図である。
【図２．１】例１のステップｉｉに従って形成される第１の薄膜のＸ線回折スペクトルを示し、より詳細にはサンプル２００２５０−ａの第１の薄膜のＸＲＤパターンを示すグラフである。
【図２．２】例１のステップｉｉに従って形成される第１の薄膜のＸ線回折スペクトルを示し、より詳細にはサンプル２００２５１−ａの第１の薄膜のＸＲＤパターンを示すグラフである。
【図３】サンプル２００２５１−ａのための例１によるステップ（ｉｉｉ）、ステップ（ｉｖ）（ａ）及び（ｉｖ）（ｂ）に対応し、そのサンプルの場合の三元合金状態から四元及び五元合金状態への遷移を示すＸ線回折スペクトルのグラフである。
【図４．１】例１のサンプル２００２５１−ａの五元合金半導体薄膜の［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。
【図４．２】例１のサンプル２００２５０−ａの五元合金半導体薄膜の［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。
【図５】例１のサンプル２００３０７８−ａのＸＲＤパターンのグラフである。
【図６】サンプル２００２５１−ａの半導体薄膜を有する多数の光電池のための開放電圧（ＶＯＣ）をプロットしたグラフである。
【図７】例１のサンプル２００２９０−ａのための量子効率（ＱＥ）のグラフである。
【図８】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．９５Ｓ０．０５）２合金半導体薄膜（サンプル２００３７６−ｃ）、Ｃｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）合金半導体薄膜（サンプル２００２５１−ａ）及びＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．６Ｓ０．４）２合金半導体薄膜（サンプル２００２５０−ａ）のＸＲＤパターンのグラフである。
【図９】例１の均一なＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）２（サンプル２００２５１−ａ）合金半導体薄膜の量子効率（ＱＥ）のグラフである。
【図１０】例１に記載されるステップに従って製造された、一連の均一な五元合金の場合のＳ／（Ｓｅ＋Ｓ）比の関数としてのバンドギャップ値のプロットを示すグラフである。
【図１１】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）２合金半導体薄膜（サンプル２００２５１−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図１２】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．６Ｓ０．４）２合金半導体薄膜（サンプル２００２５０−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図１３】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．３Ｓ０．７）２合金半導体薄膜（サンプル２００３７８−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図１４】例１の五元合金のＸＰＳ濃度深さプロファイル、より詳細には、サンプル２００２５１−ａの濃度プロファイルのグラフである。
【図１５．１】例２において規定される従来技術の条件下で製造された四元合金のＸＲＤパターンのグラフである。
【図１５．２】例２、具体的にはサンプル２００２５９−ａの四元合金のＸＲＤパターンのグラフである。
【図１６】例２のサンプル２００２５９−ａの［１１２］ピーク位置のＧＩＸＲＤパターンのグラフである。
【図１７．１】例２において規定される従来技術の条件下で製造された四元合金の深さ方向の組成特性を示すＸ線蛍光プロファイルのグラフである。
【図１７．２】例２のサンプル２００２５９−ａの四元合金の深さ方向の組成特性を示すＸ線蛍光プロファイルのグラフである。
【図１８】例２の四元合金のＸＰＳ濃度深さプロファイル、より詳細にはサンプル２００２５９−ａの濃度プロファイルを示すグラフである。
【図１９】例３において記載される従来技術の条件下で製造された四元合金のＸＲＤパターンのグラフである。
【図２０】例３において記載される従来技術の条件下で製造された四元合金の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図２１】例３のサンプル２００２５９−ｃの表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図２２】例３のサンプル２００２５９−ｃのＸＲＤパターンのグラフである。
【図２３】例３の四元合金のＸＰＳ濃度深さプロファイル、より詳細には、サンプル２００２５８−ｂの濃度深さプロファイルのグラフである。
【図２４】例３のサンプル２００２６３−ｂの［１１２］ピーク位置のＧＩＸＲＤパターンのグラフである。
【技術分野】
【０００１】
［発明の分野］
本発明は光／太陽電池において用いるのに適している半導体薄膜を製造するための方法に関し、詳細には、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜に関する。
【背景技術】
【０００２】
［発明の背景］
［定義］
本明細書において、用語「五元合金」は５つの異なる元素を有する合金を指している。そこで、たとえば、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２は、ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金であり、その場合に、５つの異なる元素は、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレニウム（Ｓｅ）及び硫黄（Ｓ）である。同様に、用語「四元合金」は、４つの異なる元素を有する合金を指している。そこで、たとえば、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２は、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金である。同様に、三元合金は３つの異なる元素を有し、二元合金は２つの異なる元素を有する。
【０００３】
用語「均一な」合金は、その合金を構成する種々の元素が、その合金内に均一に分布しており、その合金の格子パラメータ、格子面間隔（これ以降、ｄ−間隔と呼ばれる）及びバンドギャップ値があらゆる部分において概ね一定であることを意味する。言い換えると、０．５°〜１０°の視射角の場合のすれすれ入射のＸ線回折によって特徴付けられる合金［２θ（１１２）］の主回折ピークの絶対シフトは無視することができる。
【０００４】
さらに、本明細書において、「不均一な」合金は、その合金のバンドギャップ構造が徐々に変化し、合金の構成元素のうちの１つ又は複数の元素の濃度が合金の中で変化していくように組成が徐々に変化することによって悪影響を及ぼされることを意味する。不均一な合金は結晶構造に関する格子不整合をさらに含み、それにより、合金の中の結晶構造の格子パラメータの変化によって悪影響を及ぼされる場合もある。
【０００５】
便宜上、元素は、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレニウム（Ｓｅ）、硫黄（Ｓ）、アルゴン（Ａｒ）、モリブデン（Ｍｏ）及びアルミニウム（Ａｌ）を含む、それらの一般的に受け入れられている化学記号によって指示される。また、ハイフンの使用（たとえば、Ｃｕ−Ｉｎ−Ｇａ又はＣｕ−Ｉｎ）は必ずしも化合物を指示するのではなく、ハイフンによって結び付けられる元素が共存する混合物を指示する。
【０００６】
明確にするために、ＩＢ族に言及する場合、それはＣｕ、Ａｇ及びＡｕの元素から成る周期表内の元素族を指している。ＩＩＩＡ族に言及する場合、それは元素Ｂ、Ａｌ、Ｇａ、Ｉｎ及びＴｉから成る周期表内の元素族を指している。さらに、ＶＩＡ族に言及する場合、それは元素Ｏ、Ｓ、Ｓｅ、Ｔｅ及びＰｏから成る周期表内の元素族を指している。
【０００７】
２つの元素間にコンマを用いること、たとえば（Ｓｅ，Ｓ）、（Ｉｎ，Ｇａ）は便宜的に用いられるだけであり、たとえば、（Ｓｅ，Ｓ）は（Ｓｅ１−ｙＳｙ）の短縮形である。
【０００８】
［半導体薄膜材料］
結晶性及び多結晶性シリコンは、現在まで、太陽電池モジュール／光電池を製造する際に用いられる主な材料である。この材料に関連する主な問題は、製造コストが高いことである。製造コストを削減し、且つ材料利用度を高めるために、半導体薄膜合金が集中的な調査対象になっている。この点で、ＣｕＩｎＳｅ２、ＣｕＧａＳｅ２及びＣｕＩｎＳ２のようなＩＢ−ＩＩＩＡ−ＶＩＡ族合金が、薄膜光電池又はデバイス内の吸収層のための有望な候補材料である。
【０００９】
特に対象となるのはＩＢ−ＩＩＩＡ−ＶＩＡ族合金を含む半導体薄膜であり、そのような薄膜内にＧａが存在する結果として、半導体薄膜がより高いバンドギャップ値を有するようになり、後に製造される太陽／光電池デバイスにおいて、開放電圧が高くなり、且つ短絡電流が小さくなるので、その合金は、別のＩＩＩ族元素とともにＧａを含む。その中でも特に対象となるのが、五元合金を含む半導体薄膜（五元合金半導体薄膜）である。
【００１０】
一般的な化学式としてＣｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２を有する五元合金を含む半導体薄膜に関して、太陽光スペクトルとの最適な整合を達成するために、バンドギャップを１．０ｅＶと２．４ｅＶとの間で意図的にシフトすることができる。この材料系を最適化する結果として、既に、実験室規模の太陽電池デバイスでは１８％よりも高い変換効率が達成されている。
【００１１】
［従来技術の工程］
ＩＢ−ＩＩＩＡ−ＶＩＡ族半導体薄膜を製造するための多数の方法があり、２つの最も一般的な方法は、従来の２ステップ工程及び同時蒸着工程である。
【００１２】
［従来の２ステップ工程］
上記の工程は通常、（ｉ）多くの場合にモリブデンでコーティングされた基板上に、ＤＣマグネトロンスパッタリングによってＣｕ、Ｉｎ及びＧａのような金属前駆体を堆積し、その後、（ｉｉ）Ｓｅ及び／若しくはＳ蒸気又はＨ２Ｓｅ／Ａｒ及び／若しくはＨ２Ｓｅ／Ａｒガスを含む雰囲気内で、その前駆体が反応するようにアニールすることを含む。これらの技術は、V. Alberts、J. H. Schon及びE. Bucherによる論文（Journal of Appl. Phys. 84 (12), 1998, 6881）、並びにA. Gupta及びS. lsomuraによる論文（Sol. Energy Mater. Sol. Cells 53, 1998, 385）に開示される。
【００１３】
理論によって縛られることは望まないが、J. Palm、V. Probst、W. Stetter等による論文（Thin Solid Films 451-452 (2004) 544-551）を参照すると、Ｃｕ−Ｉｎ−Ｇａ金属前駆体をセレン化することにより、ＣｕＳｅ及びＩｎ４Ｓｅ３、Ｃｕ２−ｘＳｅ及びＩｎＳｅのような二元合金が生成されると考えられる。その後、３７０℃よりも高い温度において、これらの二元合金前駆体相間で反応が生じる結果として、三元合金ＣｕＩｎＳｅ２（ＣＩＳ）が形成される。セレン化中に、後者の合金だけが形成され、Ｇａのセレン化は運動学的に妨げられ、ＣＩＳ形成中にＧａはモリブデン基板に向かって追い出されるようになるものと考えられる。さらにアニールすると、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２（ＣＩＧＳ）の個別の層が形成され、結果として、背面電極と接触している、Ｇａを豊富に含む細粒のＣＩＧＳ層と、その上にある良好に結晶化されたＣＩＳ層とを含む二重の層が形成されるものと考えられる。商業的には好ましくないが、アニールを延長する結果として、Ｇａが、その構造の背面電極から表面に拡散するようになる。
【００１４】
ガリウムの大部分が薄膜の背面に存在する、分離された、又は徐々に変化する薄膜構造の影響として、光電池の活性化領域において吸収薄膜が低いバンドギャップ値を示し、最終的にはデバイスのＶＯＣが制限される。太陽電池モジュール／光電池の開放電圧（ＶＯＣ）及び短絡電流（ＪＳＣ）は半導体材料のバンドギャップに直に関連する。１ｅＶの低いバンドギャップ値を有するＣｕＩｎＳｅ２の場合、ＶＯＣ値は通常５００ｍＶに制限されるのに対して、１．６５ｅＶの高いバンドギャップ値を有するＣｕＧａＳｅ２半導体薄膜を用いるときには、概ね１０００ｍＶの値を達成することができる）。
【００１５】
さらに、極端に変化がある場合には、徐々に変化する吸収薄膜内の格子不整合によって、電気的に能動的な構造に欠陥が導入され、デバイス性能に悪影響が及ぼされる。
【００１６】
従来の２ステップ工程によって形成される、低いバンドギャップの不均一なＣｕ（Ｉｎ，Ｇａ）Ｓｅ２合金半導体薄膜の不都合な点を克服するために、一般的に、それらの薄膜をＨ２Ｓと反応させる。
【００１７】
現在の工業的な工程はポスト硫化ステップを含み、そのステップでは、薄膜の上側表面領域内にあるセレニウム種の或る一定の部分が硫黄で置き換えられる（K. Kushiya、M. Tachiyuki、T. Kase、I. Sugiyama、Y. Nagoya、D. Okumura、M. Satoh、O. Yamase及びH. Takeshita著「Sol. Energy Mater. Sol. Cells 49, 1997, 277」、R. Gay、M. Dietrich、C. Fredric、C. Jensen、K. Knapp、D. Tarrant及びD. Willett著「Proceedings of the International Conference on E. C. Photovoltaic Solar Energy, vol. 12(1), 1994, 935」、並びにT. Nakada、H. Ohbo、T. Watanabe、H. Nakazawa、M. Matsui及びA. Kunioka著「Solar Energy Materials and Solar Cells 49, 1997, 285」）。
【００１８】
この手法の結果として、最終的には、結果として生成された徐々に変化するＣｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２構造上に薄いＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２表面層が形成される。その表面層は、特性が急激に変化し、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２構造内への深さは約５０ｎｍである。
【００１９】
工業規模において既に適用されている上記のポスト硫化ステップの不都合な点は、
（ｉ）これらの薄膜内のセレニウム種と硫黄種との間の交換速度が遅いこと、
（ｉｉ）太陽電池デバイスにおいて達成される開放電圧の上昇がわずかしないこと、
（ｉｉｉ）Ｓを有効な度合いまで取り込むために、高い温度及び９０〜１２０分の長い反応時間が必要とされ、最終的には、製造工程のコストが増加すること、及び
（ｉｖ）結果として形成される合金が不均一であり、格子パラメータ及びバンドギャップ値の実効的な制御が妨げられることである。
【００２０】
M. Marudachalam、H. Hichri、R. Klenk、R.W. Birkmire、W.N. Schfarman及びJ.M. Schultz著による論文「Appl. Phys. Lett. 67(26), 1995, 3978」において、ＣｕＩｎＳｅ２及びＣｕＧａＳｅ２の相分離した混合物を、アルゴンの中で、６０〜１２０分間、５００℃〜６００℃の範囲の温度において、現場でアニールすることにより、均一性を改善されたＣｕ（Ｉｎ，Ｇａ）Ｓｅ２薄膜を製造できることも示唆されている。しかしながら、これらの特定の合金のオージェ深さ方向分析は依然として、Ｉｎ及びＧａ濃度が深さとともに大きく変化することを示しており、それは不均一な合金であることを指示する。
【００２１】
さらに、不活性雰囲気内でポストアニールステップを実行する結果として、その薄膜からＳｅのかなりの量が失われたので、Ｈ２Ｓｅ／Ａｒ内で第２のアニールステップが必要であった。不活性雰囲気及びＨ２Ｓｅ／Ａｒ内での付加的なポストアニールステップは、その工程の再現性を落とすだけでなく、その工程の商業的な広がりを妨げる。
【００２２】
［１ステージ同時蒸着技術］
均一な五元合金を製造するための別の試みとして、複雑な１ステージ技術が開発されている。この技術は、I. M. Kotschau、H. Kerber、H. Wiesner、G. Hanna及びH. W. Schock著による論文「Proceedings of the 16th European Photovoltaic Solar Energy Conference, 1-5 May 2000, Glasgow, UK, pp 724-727」に開示されており、全ての元素（Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ及びＳ）が、高真空中で、個々の発生源から一定の流速で同時蒸着される。
【００２３】
この技術によれば、ガリウム及び硫黄を薄膜内に制御しながら取り込むことができるようになり、それゆえ、合金の格子パラメータが減少する。その後、五元合金のバンドギャップ値が増加する結果として、最終的には、完成した太陽電池デバイスの開放電圧が増加した。しかしながら、０．４°〜５°の入射角におけるすれすれ入射角ｘ線回折（ＧＩＸＲＤ）は、材料の表面と本体との間の格子パラメータが著しくシフトすることを明らかにした。著者たちは、この現象が、層の表面における銅の枯渇に原因があると考えており、その合金が均一ではなく、組成が徐々に変化していくことが確認された。
【００２４】
驚くべきことに、ここで本発明人は、二元合金が存在することなく、完全に反応した三元合金を形成するために、セレン化ステップにおいて、セレン化反応が最後まで進まないように三元合金の形成を制御することにより、先に説明されたかなりの問題を少なくとも部分的に克服又は緩和できることに気が付いた。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
［発明の目的］
本発明の目的は、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金及び五元合金半導体薄膜を製造するための代替の方法を提供することである。
【００２６】
本発明のさらに別の目的は、先に述べられた不都合な点を少なくとも部分的に克服する、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金及び五元合金半導体薄膜を製造するための代替の方法を提供することである。
【課題を解決するための手段】
【００２７】
［発明の概要］
本発明によれば、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法であって、当該方法は、
ｉ．ＩＢ族及びＩＩＩＡ族金属の混合物を含む金属薄膜を配設するステップと、
ｉｉ．第１のＶＩＡ族元素（当該第１のＶＩＡ族元素は、これ以降、ＶＩＡ１と呼ばれる）の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される少なくとも１つの二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金との混合物を含む第１の薄膜を形成するための条件下で金属薄膜を熱処理するステップと、
ｉｉｉ．第２のＶＩＡ族元素（当該第２のＶＩ族元素は、これ以降、ＶＩＡ２と呼ばれる）の発生源が存在する中で、第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するための条件下で、オプションで、第１の薄膜を熱処理するステップと、
ｉｖ．第１の薄膜又は第２の薄膜のいずれかを熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を形成するステップとを含み、ＶＩＡはＶＩＡ１及び／又はＶＩＡ２であってもよい、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法を提供する。
【００２８】
第１の薄膜の混合物は、安定した混合物であることが好ましく、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金に対する全てのＩＢ−ＶＩＡ１族合金及び／又はＩＩＩＡ−ＶＩＡ１族合金のモル比は概ね一定に保持される。
【００２９】
［ステップ（ｉ）］
ステップ（ｉ）の金属薄膜は、基板上に配設することができ、その基板は、上記の方法の反応条件及び熱処理ステップ下で不活性であることが好ましい。適当な基板は、ガラス、可撓性金属又はポリマー箔等を含む。その基板は、０．０５ｍｍ〜３．０ｍｍ厚であることが好ましい。
【００３０】
オプションでは、その基板に、金属層を、好ましくは０．５〜１．０ ｍの厚みを有するＭｏ層をコーティングすることができる。金属薄膜は、その金属層上に配設されることが好ましい。その金属層は、光電池内の電気的コンタクト層としての役割を果たすこともできる。
【００３１】
ステップ（ｉ）の金属薄膜は金属の混合物を含み、一つの実施の形態では、少なくとも２つの異なるＩＩＩＡ族金属を含むことが好ましい。
【００３２】
本発明の好ましい実施の形態では、ステップ（ｉ）の金属薄膜は、Ｃｕ、Ｉｎ及びＧａから成るグループから選択された金属の混合物、好ましくはＣｕ、Ｉｎ及びＧａの組み合わせを含み、それらの金属は元素又は合金の形をとることが好ましい。Ｃｕ及びＧａの発生源は合金であり、Ｃｕ０．７５Ｇａ０．２５合金であることが好ましい。その金属薄膜はＣｕ−Ｉｎ−Ｇａ合金であることが好ましい。Ｇａ及びＩｎに加えて、対象となる他のＩＩＩ族元素はＡｌ及びＴｈを含む。
【００３３】
本発明の別の実施の形態では、ステップ（ｉ）の金属薄膜はＣｕ及びＩｎだけの混合物を含み、Ｇａは存在しない。その薄膜はＣｕ−Ｉｎ合金であることが好ましい。
【００３４】
本発明の好ましい実施の形態では、基板上に堆積されるＩＩＩＡ族元素は、ＩＢ族元素とＩＩＩＡ族元素との或るモル比を与えるだけの十分な総量であり、たとえばＣｕ／（Ｉｎ＋Ｇａ）は０．７〜１．０の範囲にあり、０．８〜１．０の範囲にあることが好ましく、０．９０〜０．９５の範囲にあることがさらに好ましい。
【００３５】
直流（ＤＣ）マグネトロンスパッタリングのような、当該技術分野においてよく知られている技術によって、基板上に金属を堆積して、金属薄膜を形成することができ、その厚みは０．６〜１ ｍにすることができ、０．６ ｍ厚であることが好ましい。たとえば、電着又は電子ビーム蒸着のような、基板上にＩＢ族金属及びＩＩＩＡ族金属、又はその合金を堆積することができる他の手段もあることは理解されよう。
【００３６】
［ステップ（ｉｉ）］
ステップ（ｉ）の金属薄膜は、ＶＩＡ１の発生源が存在する中で熱処理される。ＶＩＡ１はＳｅであることが好ましい。その発生源はＨ２Ｓｅと好ましくは少なくとも１つの他の気体との気体混合物を含むことがより好ましく、その気体はＡｒのような不活性ガスであることが好ましい。また、元素Ｓｅは蒸気の形でも用いることもできるものと考えられる。
【００３７】
少なくとも１つの他の気体、好ましくはＡｒに対するＳｅのモル濃度は、０．０１〜１５モル％にすることができ、０．１〜１．０モル％であることが好ましく、少なくとも１つの他の気体に対するＳｅの濃度は０．１２％であることが最も好ましい。
【００３８】
本発明の一つの実施の形態では、ステップ（ｉｉ）は、反応温度が３００℃〜５００℃、好ましくは３５０℃〜４５０℃である反応条件下で実行される。
【００３９】
本発明の好ましい実施の形態では、ステップ（ｉ）の金属薄膜は、５〜３０分以内に、好ましくは１０〜２０分以内に、先に述べられた反応温度まで加熱される。
【００４０】
ステップ（ｉ）の金属薄膜は、１０〜１２０分間、好ましくは１５〜９０分間、さらに好ましくは３０〜６０分間、ＶＩＡ１元素の発生源に曝露されることが好ましい。ステップ（ｉｉ）中の圧力は、１０４Ｐａ〜１０５Ｐａに、好ましくは５×１０４Ｐａ〜９×１０４Ｐａに保持される。
【００４１】
本発明の一つの実施の形態では、ステップ（ｉ）の金属薄膜は、Ｓｅの発生源が存在する中で熱処理され、ＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３を含む二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ族三元合金との安定した混合物を含む第１の薄膜が形成される。
【００４２】
ステップ（ｉｉ）の第１の薄膜は、５０原子パーセント未満のＶＩＡ１元素を有することが好ましい。ＶＩＡ１がＳｅである場合に、第１の薄膜が５０原子パーセント未満のＳｅを有するという点で、第１の薄膜ではＳｅが不足していることがより好ましい。第１の薄膜は、化学量論的に十分に反応した薄膜を得るために必要とされる５０原子パーセントに対して、４３〜４７原子％のＳｅ濃度を含むことが好ましい。Ｓｅ／（Ｃｕ＋Ｇａ＋Ｉｎ）比は１未満であることが好ましい。
【００４３】
これまでに記載されたような方法の好ましい実施の形態では、そして本発明に従ってステップ（ｉｉ）を実行した後に、第１の薄膜を、二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ族三元合金との混合物が安定した状態を確実に保持するための条件下で、処理ステップにかけることができる。
【００４４】
その条件は、ＶＩＡ１元素の発生源を除去し、それにより混合物を安定した状態に保持することを含むことが好ましい。好ましい実施の形態では、その条件は、５〜２０分間、好ましくは１０〜１５分間、不活性雰囲気、好ましくはＡｒに第１の薄膜を曝露することも含むことができる。第１の薄膜を、好ましくは２００℃未満の温度まで冷却することもできる。
【００４５】
［ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を形成するための方法］
［ステップ（ｉ）及び（ｉｉ）］
ステップ（ｉ）及び（ｉｉ）は先に記載されたのと同じである。より詳細には、ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（第１のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ１と呼ばれる）と、第２のＩＩＩＡ族元素（第２のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ２と呼ばれる）との混合物を含む金属薄膜を配設することを含む。ステップ（ｉｉ）は、ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、２つの三元合金、すなわちＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１族合金との混合物を含む第１の薄膜を形成するための条件下で、ステップ（ｉ）の金属薄膜を熱処理することを含む。
【００４６】
［ステップ（ｉｉｉ）］
本発明の一つの実施の形態では、好ましくは、第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金並びにＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金、好ましくはＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するために、ステップ（ｉｉ）の第１の薄膜は、ＶＩＡ２の発生源が存在する中で熱処理される。
【００４７】
ＶＩＡ２はＳであることが好ましい。本発明の好ましい実施の形態では、Ｓの発生源は、Ｈ２Ｓと、少なくとも１つの不活性ガス、好ましくはＡｒのような不活性ガスとの気体混合物を含む。
【００４８】
本発明の好ましい実施の形態では、少なくとも１つの不活性ガス、好ましくはＡｒに対するＳのモル濃度は、０．１〜１０モルパーセントにすることができ、０．３〜０．５モルパーセントであることが好ましく、少なくとも１つの他のガスに対するＳの濃度は０．３５％であることが最も好ましい。
【００４９】
ステップ（ｉｉｉ）の熱処理は、５〜１０分間、好ましくは５分間、１００℃〜５００℃、好ましくは４００℃〜５００℃、さらに好ましくは４５０℃で行うことができる。
【００５０】
本発明の好ましい実施の形態では、ＩＢ族元素はＣｕであり、ＩＩＩＡ１はＩｎであり、ＩＩＩＡ２はＧａであり、ＶＩＡ１はＳｅであり、ＶＩＡ２はＳである。
【００５１】
第２の薄膜は、Ｃｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）から成るグループから選択される合金、好ましくはそれらの合金の３つ全てと、三元合金、すなわちＣｕＧａＳｅ２及びＣｕＩｎＳｅ２、好ましくはその両方との混合物を含むことが好ましい。
【００５２】
［ステップ（ｉｖ）］
本発明の好ましい実施の形態では、ステップ（ｉｉｉ）の第２の薄膜は、好ましくはＳの発生源が存在する中で、５〜１０分間、好ましくは５分間、４５０℃〜６００℃、好ましくは５００℃〜５５０℃、さらに好ましくは５００℃の温度でアニールされ、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金、ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩ１−ＶＩ２族合金から成るグループから選択される合金のうちの少なくとも１つが、ステップ（ｉｉ）の少なくともＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金と反応して、２つのＩＩＩＡ族金属か、２つのＶＩＡ族元素、すなわちＶＩＡ１及びＶＩＡ２かのいずれかを含むＩＢ−ＩＩＩＡ−ＶＩＡ四元合金の混合物を含む第３の薄膜を形成することができる。
【００５３】
第３の薄膜は、ＩＢ−ＩＩＩＡ１−ＶＩ１−ＶＩＡ２族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される四元合金の混合物を含むことがさらに好ましい。第３の薄膜は、ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の混合物を含むことがさらに好ましい。ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の四元合金は概ね均一であることが好ましい。
【００５４】
第３の薄膜は、１５〜９０分間、より好ましくは３０分間、５００℃〜６００℃、好ましくは５２０℃〜５８０℃、さらに好ましくは５５０℃の温度でアニールされ、以下の一般的な化学式Ｉを有する五元合金を形成することが好ましい。
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２ （Ｉ）
【００５５】
ただし、ｘは０から１まで変化し、ｘは０．１から０．５まで変化できることが好ましく、０．２５から０．３まで変化できることがさらに好ましく、ｙは０から１まで変化し、０．０５から０．８まで変化することが好ましい。
【００５６】
その五元合金は均一であることが好ましく、さらに長い時間、好ましくはさらに１５分間アニールされ、その合金の構造的な特性を最適化できるようにすることが好ましい。その均一な薄膜は１．５ ｍ〜２．０ ｍの厚みを有することができる。
【００５７】
［ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を形成するための方法］
［Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２四元合金半導体薄膜］
［ステップ（ｉ）及びステップ（ｉｉ）］
ステップｉ及びステップｉｉは先に記載されたのと同じである。より詳細には、ステップ（ｉ）は、少なくとも１つのＩＢ族元素、ＩＩＩＡ１元素及びＩＩＩＡ２元素の混合物を含む金属薄膜を配設することを含む。ステップ（ｉｉ）は、ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、ステップ（ｉ）の金属薄膜を熱処理することを含む。
【００５８】
本発明の好ましい実施の形態では、ステップ（ｉｉ）は３５０℃〜４５０℃、好ましくは４００℃の温度で実行され、第１の薄膜が、ＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３から成るグループから選択される二元合金（ただし、ＩＢがＣｕであり、ＩＩＩＡ１がＩｎであり、ＩＩＩＡ２がＧａであり、ＶＩＡ１がＳｅである）と、１つの三元合金、すなわちＣｕＩｎＳｅ２との安定した混合物を含むようにする。ＣｕＧａＳｅ２の形成は妨げられることが好ましい。
【００５９】
［ステップ（ｉｖ）］
本発明の一つの実施の形態では、ステップ（ｉｉ）の第１の薄膜が第１の熱処理ステップにかけられ、その後、第２の熱処理ステップにかけられて、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１族元素が形成されるようにする。
【００６０】
本発明の好ましい実施の形態では、ステップ（ｉｖ）の第１の熱処理ステップは、ステップ（ｉｉ）の第１の薄膜を、不活性ガス、好ましくはＡｒを含む雰囲気が存在する中で、１００℃〜６００℃の反応温度まで加熱することを含む。ステップ（ｉｉ）の第１の薄膜は、５分以内に反応温度まで加熱されることが好ましい。
【００６１】
ステップ（ｉｖ）の第２の熱処理ステップは、最初に、不活性雰囲気、好ましくはＡｒが存在する中で第１の薄膜をアニールすることを含む。ステップ（ｉｉ）の第１の薄膜は最初に、１０〜６０分間、好ましくは１５〜３０分間、好ましくは１００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５００℃〜５５０℃の温度において、Ａｒを含む雰囲気が存在する中でアニールされ、その後、ＶＩＡ１元素の発生源が存在する中でアニールされる。
【００６２】
ステップｉｉと同様に、ＶＩＡ１はＳｅであることが好ましい。ステップ（ｉｉ）の第１の薄膜は、好ましくは１０〜６０分間、さらに好ましくは３０分間、１００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５５０℃の温度においてＳｅが存在する中でアニールされ、化学式（ＩＩ）の四元合金が形成される。ただし、ＩＢ金属はＣｕであり、ＩＩＩＡ１はＩｎであり、ＩＩＩＡ２はＧａであり、ＶＩＡ１はＳｅである。
Ｃｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２ （ＩＩ）
【００６３】
ただし、ｘは０．２５〜０．３０まで変化することができる。
【００６４】
Ｓｅの発生源はＨ２Ｓｅ、及び少なくとも１つの他のガス、好ましくはＡｒのような不活性ガスから成る雰囲気であることが好ましい。少なくとも１つの他のガスに対するＳｅのモル濃度は０．１２％であることが好ましい。
【００６５】
本発明の好ましい実施の形態では、ステップ（ｉｉ）の第１の薄膜は、以下の一連のステップにかけられる。
（ａ）Ａｒの不活性雰囲気内にある反応管内で、５分間、５５０℃の反応温度まで第１の薄膜を加熱するステップ。
（ｂ）Ａｒを含む雰囲気内にある反応管内で、少なくとも１５分間、５５０℃で第１の薄膜をアニールするステップ。
（ｃ）Ａｒ内に０．１２モルパーセントのＨ２Ｓｅが存在する中で、３０分間、５００℃で第１の薄膜をアニールするステップ。
【００６６】
化学式（ＩＩ）の四元合金は均一であることが好ましい。
【００６７】
［ＣｕＩｎ（Ｓｅ，Ｓ）２四元合金半導体薄膜］
［ステップ（ｉ）及び（ｉｉ）］
ステップ（ｉ）及び（ｉｉ）は先に記載されたのと同じである。より詳細には、ステップ（ｉ）は、少なくとも１つのＩＢ族元素、及びＩＩＩＡ族元素の混合物を含む金属薄膜を配設することを含む。ステップ（ｉｉ）は、ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、ステップ（ｉ）の金属薄膜を熱処理することを含む。
【００６８】
本発明の好ましい実施の形態では、ＩＢはＣｕであり、ＩＩＩＡはＩｎであり、ＶＩＡ１はＳｅである。ステップ（ｉ）の金属薄膜はＣｕ−Ｉｎ合金であることが好ましい。
【００６９】
本発明の好ましい実施の形態では、ステップ（ｉｉ）の第１の薄膜は、ステップ（ｉｉ）の二元合金及び三元合金の混合物が安定した状態を確実に保持するための処理ステップにかけられる。ＶＩＡ１元素の発生源は除去されることが好ましい。また、ステップ（ｉｉ）の第１の薄膜を２００℃未満の温度まで冷却することもできる。
【００７０】
［ステップ（ｉｉｉ）］
このステップは実行されない。
【００７１】
［ステップ（ｉｖ）］
本発明の一つの実施の形態では、ステップ（ｉｉ）の第１の薄膜は、第１の熱処理ステップにかけられ、その後、第２の熱処理ステップにかけられて、ステップ（ｉｉ）の第１の薄膜はＶＩＡ２の発生源が存在する中でアニールされ、ＩＢ−ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族元素が形成されるようにする。
【００７２】
ステップ（ｉｖ）の第１の熱処理ステップは、ステップ（ｉｉ）の第１の薄膜を、１０〜６０分間、好ましくは１５〜３０分間、１００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５００℃〜５５０℃の反応温度まで加熱することを含む。
【００７３】
その後、ステップ（ｉｉ）の第１の薄膜は、ＶＩＡ２の発生源が存在する中でアニールされる。
【００７４】
ＶＩＡ２はＳであることが好ましい。ステップ（ｉｉ）の第１の薄膜は、Ｓの発生源が存在する中で、好ましくは１０〜６０分間、さらに好ましくは３０分間、２００℃〜６００℃、好ましくは２００℃〜５５０℃、さらに好ましくは５５０℃の温度でアニールされ、化学式（ＩＩＩ）の四元合金が形成される。ただし、ＩＢはＣｕであり、ＩＩＩＡはＩｎであり、ＶＩＡ１はＳｅであり、ＶＩＡ２はＳである。
ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２ （ＩＩＩ）
【００７５】
ただし、ｙは０．１〜０．５まで変化することができる。
【００７６】
Ｓの発生源は、Ｈ２Ｓ、及び少なくとも１つの他のガス、好ましくはＡｒのような不活性ガスから成る雰囲気であることが好ましい。少なくとも１つの他のガスに対するＳのモル濃度は０．３５％であることが好ましい。
【００７７】
本発明の好ましい実施の形態では、第１の薄膜（ｉｉ）は以下の一連のステップにかけられる。
（ａ）反応管内にある第１の薄膜を、１５〜３０分以内に、５００℃〜５５０℃の反応温度まで加熱するステップ。
（ｂ）Ｈ２Ｓ及びＡｒ（ｇ）の気体混合物が存在する中で第１の薄膜をアニールするステップ。ただし、化学式（ＩＩＩ）の四元合金を形成するために、Ａｒ（ｇ）に対するＳのモル濃度は０．３５モルパーセントである。
【００７８】
化学式（ＩＩＩ）の四元合金は均一であることが好ましい。
【００７９】
本発明のさらに別の態様によれば、以下のステップを含むＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための方法が提供される。
（ｉ）基板上にＣｕ、Ｉｎ及びＧａの混合物を含む金属薄膜を配設するステップ。
（ｉｉ）その金属薄膜を、Ｓｅの発生源が存在する中で、ＣｕＳｅ、ＩｎＳｅ、Ｇａ２Ｓｅ３、並びにＣｕＩｎＳｅ２合金及びＣｕＧａＳｅ２合金から成るグループから選択される少なくとも１つの三元合金の安定した混合物を含む第１の薄膜を形成するための条件下で熱処理するステップ。
（ｉｉｉ）第１の薄膜を、Ｓの発生源が存在する中で、合金すなわちＣｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）、並びにステップ（ｉｉ）の少なくとも１つの三元合金の混合物を含む第２の薄膜に変換するための条件下で熱処理するステップ。
（ｉｖ）ステップ（ｉｉｉ）の第２の薄膜を熱処理して、ＣｕＩｎ（Ｓｅ，Ｓ）２合金及びＣｕＧａ（Ｓｅ，Ｓ）２合金の形の四元合金を含む第３の薄膜を形成し、それをさらにアニールして、化学式（Ｉ）の五元合金を形成するステップ。
【００８０】
上記の方法によれば、第１の薄膜は、二元合金及び三元合金の混合物が安定した状態を確実に保持するための条件下で処理ステップにかけられることが好ましい。
【００８１】
本発明の第３の態様によれば、以下のステップを含む、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための方法が提供される。
（ｉ）基板上にＣｕ、Ｉｎ及びＧａの混合物を含む金属薄膜を配設するステップ。
（ｉｉ）Ｓｅの発生源が存在する中で、二元合金及び少なくとも１つの三元合金の安定した混合物を含む第１の薄膜を形成するための条件下で金属薄膜を熱処理するステップ。ただし、その二元合金はＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３であり、三元合金はＣｕＩｎＳｅ２である。
（ｉｉｉ）ステップ（ｉｉ）の第１の薄膜を以下の一連のステップにかけるステップ。
ａ．ステップ（ｉｉ）の第１の薄膜を、１５〜３０分間、５００℃〜５５０℃の反応温度まで熱処理するステップ。
ｂ．第１の薄膜を、Ａｒ（ｇ）の雰囲気内で、少なくとも１５分間、５００℃〜５５０℃の反応温度においてアニールするステップ。
ｃ．第１の薄膜をＨ２Ｓｅ及びＡｒ（ｇ）の気体混合物が存在する中でアニールするステップ。ただし、Ａｒに対するＳｅのモル濃度は、一般的な化学式（ＩＩ）を有する四元合金を形成するために、０．１２％である。
【００８２】
本発明の第３の態様による方法では、ステップ（ｉｉ）は、約４００℃の反応温度において実行され、第１の薄膜がステップ（ｉｉ）の二元合金とＣｕＩｎＳｅ２との安定した混合物を含むようにすることが好ましい。
【００８３】
第１の薄膜は、二元合金及び三元合金の混合物が安定した状態を確実に保持するための条件下で処理ステップにかけられることが好ましい。
【００８４】
本発明の第４の態様によれば、均一なＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための方法が提供され、その方法は以下のステップを含む。
（ｉｉ）Ｃｕ及びＩｎの混合物を元素又は合金の形で含む金属薄膜を配設するステップ。
（ｉｉｉ）第１の薄膜を、Ｓｅの発生源が存在する中で（ただし、少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５〜０．３％である）、３０〜６０分間、熱処理して、ＣｕＳｅ及びＩｎＳｅから成るグループから選択される二元合金と、１つの三元合金、すなわちＣｕＩｎＳｅ２との混合物を形成するステップ。
（ｉｖ）ステップ（ｉｉ）の第１の薄膜を以下の一連のステップにかけるステップ。
ａ．ステップ（ｉｉ）の第１の薄膜を、１５〜３０分以内に５００℃〜５５０℃の反応温度まで熱処理するステップ。
ｂ．第１の薄膜をＨ２Ｓ及びＡｒ（ｇ）の気体混合物が存在する中でアニールするステップ。ただし、Ａｒに対するＳのモル濃度は、一般的な化学式（ＩＩＩ）を有する四元合金を形成するために、０．３５％である。
【００８５】
本発明の第５の態様によれば、本発明による方法によって製造される、概ね均一なＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金また五元合金以上の合金から成る半導体薄膜が提供され、その合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６°〜２８°の２θ角（２θ［１１２］）において主［１１２］ピークを有することによって特徴付けられ、０．２°〜１０°の視射角の場合のすれすれ入射ｘ線回折パターン（ＧＩＸＲＤ）は０．０６°未満の２θ［１１２］角の絶対シフトを反映する。その合金はさらに、単位セルから成る格子を含む結晶構造を有し、全ての結晶面が０．０１未満のｄ−間隔の分散を示すという特徴を有することができる。
【００８６】
本発明のさらに別の態様によれば、本発明による方法によって製造される、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は５元合金以上の合金から成る半導体薄膜を含む半導体薄膜が提供される。
【００８７】
本発明のさらに別の態様によれば、一般的な化学式（Ｉ）を有するＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は５元合金以上の合金が提供される。
Ａ（Ｂ１−ｘＣｘ）（Ｄ１−ｙＥｙ）２ （ ）
【００８８】
ただし、
ＡはＩＢ族元素であり、
ＢはＩＩＩＡ族元素であり、
ＣはＩＩＩＡ族元素であるが、Ｂとは異なり、
Ｄは第１のＶＩＡ族元素（これ以降、ＶＩ１と呼ばれる）であり、
Ｅは第２のＶＩＡ族元素（これ以降、ＶＩ２と呼ばれる）であり、
ｘ及びｙはそれぞれ、ｘ及びｙが同時に０にはならないという条件で、個別に０から１まで変化することができる。
【００８９】
また、その合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６°〜２８°の２θ角（２θ［１１２］）において主［１１２］ピークを有することによって特徴付けられ、０．２°〜１０°の視射角の場合のすれすれ入射ｘ線回折パターン（ＧＩＸＲＤ）は０．０６°未満の２θ［１１２］角の絶対シフトを反映する。
【００９０】
その合金はさらに、単位セルから成る格子を含む結晶構造を有し、全ての結晶面が０．０１未満のｄ−間隔の分散を示すという特徴を有することができる。
【００９１】
本発明の好ましい実施の形態では、ＸＰＳ深さ方向分析によって特徴付けられるような、合金のＡ、Ｂ、Ｃ、Ｄ及びＥの元素濃度は、その合金の中で概ね一様である。
【００９２】
［五元合金］
本発明の一つの実施の形態では、ＡはＣｕであり、ＢはＩｎ又はＡｌであり、Ｉｎであることが好ましく、ＣがＧａであり、ＤはＳｅであり、ＥはＳである。ｘ及びｙはいずれも０よりも大きい。
【００９３】
その五元合金は化学式（Ｉ）を有することが好ましい。
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２ （Ｉ）
【００９４】
本発明の好ましい実施の形態では、ｘは０．２５から０．３まで変化することができ、ｙは０．０５から０．８まで変化することができる。
【００９５】
その合金は、単位セルから成る格子を含む結晶構造を有することが好ましく、全ての結晶面が０．００１未満のｄ−間隔の分散を示す。
【００９６】
２θ（１１２）角の絶対シフトは０．０１°未満であることが好ましい。
【００９７】
Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ及びＳの濃度は、ＸＰＳ深さ方向分析によって特徴付けられるように、合金の深さを通して一定であることが好ましい。
【００９８】
本発明の好ましい実施の形態では、化学式（Ｉ）の合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６．９°〜２８°の２θ角（２θ［１１２］）において主［１１２］回折ピークを有し、対応するｄ−間隔が３．３１１７〜３．１８４０であるという特徴を有することができる。
【００９９】
２θ（１１２）ピークは概ね対称であることが好ましい。本発明の好ましい実施の形態では、２θ（１１２）ピークは２７．０°〜２７．５°にすることができる。
【０１００】
化学式（ＩＩ）の合金はさらに、そのバンドギャップが１ｅＶから２．４ｅＶまで、好ましくは１．１ｅＶから１．５ｅＶまで連続してシフトできるという特徴を有することができる。
【０１０１】
本発明の好ましい実施の形態では、Ｓｅ＋Ｓに対するＳの原子比、すなわちＳ／（Ｓ＋Ｓｅ）によって表される硫黄含有量は、０．０５〜０．７である。
【０１０２】
本発明の好ましい実施の形態では、化学式（ＩＩ）の合金は均一である。
【０１０３】
［四元合金］
［Ｃｕ（ＩｎＧａ）Ｓｅ２］
本発明の別の実施の形態では、ＡはＣｕであり、ＢはＩｎであり、ＣはＧａであり、ＤはＳｅであり、ｙ＝０である。
【０１０４】
その四元合金は化学式（ＩＩ）を有することが好ましい。
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ）２ （ＩＩ）
【０１０５】
本発明の好ましい実施の形態では、ｘは０．２５から０．３まで変化することができる。
【０１０６】
その合金は、単位セルから成る格子を含む結晶構造を有することが好ましく、全ての結晶面が０．０６未満のｄ−間隔の分散を示す。２θ（１１２）角の絶対シフトは０．０５°未満であることが好ましい。
【０１０７】
Ｃｕ、Ｉｎ、Ｇａ及びＳｅの濃度は、ＸＰＳ深さ方向分析によって特徴付けられるように、合金の深さを通して一定であることが好ましい。
【０１０８】
本発明の好ましい実施の形態では、化学式（ＩＩ）の合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６．８°〜２７°の２θ角（２θ（１１２））において主［１１２］ピークを有し、対応するｄ−間隔が３．３２３６〜３．２９９０であるという特徴を有することができる。
【０１０９】
２θ（１１２）ピークは概ね対称であることが好ましい。本発明の好ましい実施の形態では、２θ（１１２）ピークは２６．８５°〜２６．９°にすることができる。
【０１１０】
化学式（ＩＩ）の合金はさらに、そのバンドギャップが１．１ｅＶから１．２ｅＶまで、好ましくは１．１５ｅＶから１．１８ｅＶまでシフトできるという特徴を有することができる。
【０１１１】
本発明の好ましい実施の形態では、Ｇａ＋Ｉｎに対するＧａの原子比、すなわちＧａ／（Ｇａ＋Ｉｎ）によって表されるガリウム含有量は、０．２５〜０．３である。
【０１１２】
本発明の好ましい実施の形態では、化学式（ＩＩ）の合金は概ね均一である。
【０１１３】
［ＣｕＩｎ（ＳｅＳ）２］
本発明のさらに別の実施の形態では、ＡはＣｕであり、ＢはＩｎであり、ＤはＳｅであり、ＥはＳであり、ｘ＝０である。
【０１１４】
その四元合金は化学式（ＩＩＩ）を有することが好ましい。
ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２ （ＩＩＩ）
【０１１５】
本発明の好ましい実施の形態では、ｙは０．１から０．５まで変化することができる。
【０１１６】
その合金は、単位セルから成る格子を含む結晶構造を有し、全ての結晶面が０．００７未満のｄ−間隔の分散を示す。２θ（１１２）角のシフトは０．０６°未満であることが好ましい。
【０１１７】
Ｃｕ、Ｉｎ、Ｓｅ及びＳの濃度は、ＸＰＳ深さ方向分析によって特徴付けられるように、合金の深さを通して一定であることが好ましい。
【０１１８】
本発明の好ましい実施の形態では、化学式（ＩＩＩ）の合金は、ｘ線回折パターン（ＸＲＤ）が、４０ｋＶのＣｕ放射の場合に２６．８０°〜２７．３°の２θ角（２θ（１１２））において主［１１２］回折ピークを有し、対応するｄ−間隔が３．２３６〜３．２６４０であるという特徴を有することができる。
【０１１９】
２θ（１１２）ピークは概ね対称であることが好ましい。本発明の好ましい実施の形態では、２θ（１１２）ピークは２７．０°〜２７．２°にすることができる。
【０１２０】
化学式（ＩＩＩ）の合金はさらに、そのバンドギャップが１．０５ｅＶから１．２３ｅＶまで、好ましくは１．１５ｅＶから１．２０ｅＶまでシフトできるという特徴を有することができる。
【０１２１】
本発明の好ましい実施の形態では、Ｓ＋Ｓｅに対するＳの原子比、すなわちＳ／（Ｓ＋Ｓｅ）によって表されるＳ含有量は、０．１〜０．５である。
【０１２２】
本発明の好ましい実施の形態では、化学式（ＩＩＩ）の合金は概ね均一である。
【０１２３】
本発明の別の態様によれば、化学式（ ）の合金を含む半導体薄膜が提供される。その半導体薄膜は、化学式（Ｉ）の合金のための支持体、好ましくは基板を含むことが好ましい。
【０１２４】
本発明の好ましい実施の形態では、その基板は、その上に金属層を含むことができる。その金属層はＭｏ層であることが好ましい。
【０１２５】
化学式（Ｉ）の合金を含むその半導体薄膜は、１．５〜２．０μｍの厚みを有することができる。
【０１２６】
本発明のさらに別の態様では、化学式（ ）の合金を含む半導体薄膜を含む光／太陽電池が提供される。本発明の好ましい実施の形態では、その光／太陽電池は、８〜１５％の変換効率を有する。
【発明を実施するための最良の形態】
【０１２７】
［発明の詳細な説明］
本発明の範囲を制限することなく、単なる例示として、ここで、本発明の実施の形態が以下に記載される例によって説明されることになる。それらの例では、添付の図面が参照される。
【０１２８】
以下の方法及びその個々の条件が、本発明のＩＢ−ＩＩＩＡ−ＶＩＡ族合金の特性を決定する際に用いられた。
１．ＸＰＳ：サンプルの濃度プロファイルは、２０ＷビームエネルギーでＡｌ Ｋα放射を用いるＰｈｙｓｉｃｓ Ｅｌｅｃｔｒｏｎｉｃｓ （ＰＨＩ） Ｑｕａｎｔｕｍ ２０００ Ｓｃａｎｎｉｎｇ ＸＰＳシステムを用いて、Ｘ線光電子分光法（ＸＰＳ）によって決定された。スポットサイズは１００μｍであり、アルゴンイオン源は２ｋＶで動作する。
２．ＸＲＤ：Ｘ線回折（ＸＲＤ）走査が、４０ｋＶ及び４０ｍＡでＣｕ Ｋα放射（０．１５４０５６オングストローム）を用いるＰｈｉｌｌｉｐｓ Ｘ' ｐｅｒｔ回折システムを用いて記録された。
３．ＳＥＭ：薄膜のモルフォロジ及び組成をそれぞれ研究するために、２０ｋＶの垂直入射ビームを用いる２０ｋＶのＮｏｒａｎ ＥＤＳを備えるＪｅｏｌ ＪＳＭ ５６００走査型電子顕微鏡（ＳＥＭ）が用いられた。
４．ＧＩＸＲＤ：サンプルの深さの関数としての格子パラメータが、４０ｋＶ及び４０ｍＡでＣｕ Ｋα放射（０．１５４０５６オングストローム）を用いるＰｈｉｌｌｉｐｓ Ｘ' ｐｅｒｔ ＰＷ３０４０−ＭＰＤシステムにおいて、すれすれ入射角ＸＲＤ（ＧＩＸＲＤ）によって決定された。
５．太陽電池デバイスが２５℃で標準的なＡ．Ｍ．１．５（１００ｍＷｃｍ−２）条件下で測定された。個々のデバイスのスペクトル応答は、量子効率測定から決定された。吸収体薄膜の対応するバンドギャップ値は、スペクトル応答測定の長波長カットオフ値から導出された。
【０１２９】
［全般的な実験手順］
光電池が半導体薄膜、この場合にはＩＢ−ＩＩＩＡ−ＶＩＡ族合金半導体薄膜を支持するための基板を含むことは当業者にはよく知られている。通常、任意の適当な基板を用いることができるが、その基板は半導体薄膜と反応することはなく、また半導体特性を変化させない。適当な基板はガラス、可撓性金属又はポリマー箔等を含む。
【０１３０】
基板は０．０５〜３．０ｍｍの厚みを有することができ、結果として生成される半導体薄膜の基板への接着性を高めるために、且つ完成した光電池デバイス内のコンタクトとしての役割を果たすために、多くの場合にモリブデンから成る金属層でコーティングされる。
【０１３１】
Ｍｏコーティングの厚みは通常０．５〜１．０ｍであり、０．１〜０．８Ｐａの使用圧力におけるＤＣマグネトロンスパッタリングによって基板上に堆積される。当該技術分野において、金属層の用途及び堆積に関連する数多くの他の技術が知られており、たとえば、２つ以上の層が存在する場合があるか、又はモリブデンの代わりにクロムが用いられる場合もあることは理解されよう。
【０１３２】
［ステップ（ｉ）］
実験のために、２ｍｍ厚のソーダ石灰ガラス基板が用いられた。その基板は、超音波によって攪拌された石鹸液内で、ホルダ内に置かれた基板を緩やかに動かすことによって、１０分間洗浄された。その後、基板は、その上にある余分な石鹸液を確実に除去するために、数分間、冷たい脱イオン水の給水栓の下に保持された。その後、基板は、超音波によって攪拌された熱い脱イオン水槽内で、基板ホルダを緩やかに動かすことにより洗浄された。最後に、基板は、１２０℃に保持されるオーブンにおいて、乾燥窒素内で１０分間、乾燥された。
【０１３３】
一旦、乾燥したなら、Ｍｏ層が基板上に堆積された。その後、Ｃｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２合金半導体薄膜及びＣｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を製造するために、Ｍｏ層上にＣｕ、Ｇａ及びＩｎの金属薄膜が同時蒸着された。ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を製造する場合、その基板上にＣｕ及びＩｎが同時蒸着された。Ｍｏの堆積及び同時蒸着は、３つの９インチ円形陰極（ターゲット）を収容する堆積チャンバから成るＤＣマグネトロンスパッタリングユニットにおいて実行された。その場合には、Ｍｏ、純粋なＩｎ及びＣｕ０．７５Ｇａ０．２５合金ターゲットが用いられた。ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を製造する場合には、ターゲットはＭｏ、Ｃｕ及びＩｎであった。
【０１３４】
堆積チャンバは、少なくとも３時間、５×１０−５Ｐａのベース圧力まで真空にされた。Ｍｏ層は、プラズマガスとしてＡｒを用いて、０．５Ｐａ〜０．７Ｐａの使用圧力で、基板を故意に加熱することなく堆積された。Ｍｏ層の全厚は１μｍであった。
【０１３５】
［例１：ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金を製造するための実験手順］
図１は、ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための本発明による方法の概略図である。
【０１３６】
［ステップｉ］
ステップ（ｉ）は全般的な実験手順のもとで先に記載されたように行われた。より詳細には、Ｍｏ層を堆積した後に、真空状態を壊すことなく、０．３Ｐａの使用圧力において、Ｃｕ０．７５Ｇａ０．２５及びＩｎの同時スパッタリングが行われた。金属Ｃｕ、Ｉｎ及びＧａの同時スパッタリングも故意に基板を加熱することなく実行され、Ｃｕ−Ｇａ−Ｉｎ合金の混合を促進するために、同時スパッタリング中に基板を回転させた。Ｃｕ−Ｉｎ−Ｇａ合金の全厚は０．６μｍであり、Ｃｕ／（Ｉｎ＋Ｇａ）及びＧａ／（Ｇａ＋Ｉｎ）の原子比はそれぞれ、０．９及び０．２５に保持された。
【０１３７】
［ステップｉｉ］
ステップｉの同時スパッタリングされた金属薄膜を有する基板は、水平石英管反応器（これ以降、反応器管と呼ばれる）内に置かれた。その基板は、グラファイト基板ホルダに載置され、反応器管内に置かれた。グラファイト基板ホルダを用いて、基板を一様に加熱できるようにした。
【０１３８】
反応器管は、ステップｉｉを実行する前に、少なくとも２時間、２．６７×１０−４Ｐａの圧力まで真空にされた。その後、反応器管は加圧され、反応過程において、１３００標準立方センチメートル毎分（これ以降、ｓｃｃｍと呼ばれる）の一定のＡｒ流量が確立され、保持された。
【０１３９】
一旦、一定の不活性ガス流量が確立されたなら、金属薄膜を有する基板の温度は、５分間にわたって、以下の表１に記載される反応温度まで高められた。
【０１４０】
反応気体混合物（Ａｒ内の０．１２モル％Ｈ２Ｓｅ）が反応器管の中に通され、その間、基板は、表１に記載される反応時間にわたって、同じく表１に記載される反応温度まで加熱され、二元合金、すなわちＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３と、三元合金、すなわちＣｕＩｎＳｅ２及びＣｕＧａＳｅ２との安定した混合物を含む第１の薄膜が形成されるようにした。三元合金の一方が存在するか、両方が存在するかは、ステップｉｉの反応温度によって決まり、以下に示されるように、４００℃では、ＣｕＧａＳｅ２は形成されない。
【０１４１】
サンプル２００２５０−ａの場合の表１に記載される反応条件下で製造された、ステップｉｉの第１の薄膜のＸＲＤパターンである図２．１を参照すると、３つの二元合金及びＣｕＩｎＳｅ２の混合物が存在することが明らかである。サンプル２００２５０−ａの場合の反応条件下では、４００℃においてＣｕＧａＳｅ２が形成された形跡はない。
【０１４２】
サンプル２００２５１−ａの場合の表１に記載される反応条件下で製造された、ステップｉｉの第１の薄膜のＸＲＤパターンである図２．２を参照すると、反射［１１２］、［２２０／２０４］及び［３１２／１１６］が、（ａ）ＣｕＩｎＳｅ２に対応する相対的にはっきりと確認されるピーク位置と、（ｂ）ＣｕＧａＳｅ２並びにＣｕＳｅ及びＧａ２Ｓｅ３の残りの二元合金の存在に起因する肩部分とを含む。
【０１４３】
表１に記載されるような反応時間の終了時に、それらのサンプルは、結果として生成された安定した混合物の安定性をさらに保持するための処理ステップにかけられた。これは、反応器管内のＨ２Ｓｅの流れを停止することによって、且つサンプルを２００℃未満の温度まで急冷することによって果たされた。サンプルは、１５分間、上記の条件下に保持され、Ｈ２Ｓｅ種が反応器管から完全に除去されるようにした。
【０１４４】
図２．１及び図２．２はいずれも安定した混合物を示しており、以下の表１に記載される反応条件によって、反応が最後まで進行するのを防ぎ、それにより従来技術の場合のように、ＣｕＩｎＳｅ２及びＣｕＧａＳｅ２の完全に反応した三元合金が形成され、ＣｕＳｅ、ＩｎＳｅ及びＧａ２Ｓｅ３が存在しないようになるのを防ぐ。
【０１４５】
本発明人は、セレン化反応が最後まで進み、完全に反応した三元合金を形成するのを防ぐために、極めて低い濃度を用いることによって、且つ低い温度を用いることによってＳｅの系を枯渇させるとき、図２．１及び図２．２に表されるような安定した混合物を達成することができるものと考える。
【０１４６】
【表１】
【０１４７】
［ステップｉｉｉ］
その後、上記の表１の反応条件下で形成されたステップ（ｉｉ）の第１の薄膜が、反応器管内で、５分間、４５０℃の反応温度において、Ｈ２Ｓ及びＡｒの気体混合物（その気体混合物内のＳのモルパーセントがＡｒに対して概ね０．３５％に保持される）の中で加熱され、二元合金がＳと反応して、ステップｉｉの第１の薄膜が、スルホセレン化物、すなわちＣｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）と、ステップ（ｉｉ）の三元合金との混合物を含む第２の薄膜に変換されるようにした。
【０１４８】
サンプル２００５１−ａのＸＲＤパターン、詳細にはステップ（ｉｉｉ）の場合のＸＲＤである図３を参照すると、Ｉｎ（Ｓｅ，Ｓ）の存在を確認することができるが、残りのスルホセレン化物Ｃｕ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）は、選択された２θ範囲において示されない。
【０１４９】
本発明人は、４５０℃付近の温度では、ステップ（ｉｉｉ）の場合のＸＲＤにおいて示されるように、気体雰囲気内に存在するＳ種とステップ（ｉｉ）の三元合金（図３において２６．７１°にあるピーク１及び２７．７５°にあるピーク２によって示される）との間の反応がほとんど生じないものと考える。言い換えると、Ｓと三元合金との間の反応は、この特定の温度ではほとんど生じない。
【０１５０】
［ステップ（ｉｖ）］
その後、ステップ（ｉｉｉ）の第２の薄膜は、反応器管において、以下の熱処理ステップにかけられた。
【０１５１】
（ａ）スルホセレン化物が三元合金と反応して、ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ１−ｙＳｙ）２（ステップ（ｉｖ）（ａ）の場合のＸＲＤにおいて２７．０１°にあるピーク３及び２８．０５°にあるピーク４によって示される）の四元合金を含む第３の薄膜が生成されるように、ステップ（ｉｉｉ）の第２の薄膜を、５分間、約５００℃の温度において熱処理するステップ。
【０１５２】
本発明人は、ステップｉｉが４００℃において実行され、且つＣｕＧａＳｅ２が存在しない場合に、このステップにおいて、スルホセレン化物が直に反応して、ＣｕＧａ（Ｓｅ１−ｙＳｙ）２を形成することができるものと考える。しかしながら、そのような状況では、結果として生成された四元合金は、高いＳ濃度を含むことになり、その結果、ピーク４が、図３に示される値よりも高い２θ値にシフトするであろう。
【０１５３】
Ｓとステップ（ｉｉ）の三元合金との反応は、スルホセレン化物が存在しないこと、たとえば、ＣｕＩｎＳｅ２と反応してＣｕＩｎ（Ｓｅ，Ｓ）２を形成したという事実を指示する、図３のステップ（ｉｖ）（ａ）の場合のＸＲＤパターン内にＩｎ（Ｓｅ，Ｓ）ピークが存在しないことによって表される。
【０１５４】
図３のステップ（ｉｉｉ）の場合のＸＲＤと図３のステップ（ｉｖ）（ａ）の場合のＸＲＤとを比較すると、次に起こる２θシフトから、三元合金（［１１２］ピーク１及び２によって表される）がスルホセレン化物と反応して、四元合金ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ，Ｓ）２（［１１２］ピーク３及び４によって表される）を含む第３の薄膜が形成されたことが明らかである。
【０１５５】
［１１２］ピークが位置１から３に、且つ位置２から４にシフトする度合いは、三元合金と反応するために利用することができるスルホセレン化物の体積の割合によって決定される。スルホセレン化物の体積の割合はさらに、ステップｉｉの第１の薄膜内に存在する二元合金の体積の割合に依存し、それはステップ（ｉｉ）の反応条件によって制御される。
【０１５６】
一旦、概ね５００℃において、完全に反応した、安定した四元合金が形成されたなら、その反応過程は拡散を制限されるようになり、さらに長い時間にわたって５００℃においてＨ２Ｓ／Ａｒとさらに反応させても、結晶状態及び複合合金のＳ含有量にほとんど影響を及ぼさなくなる。
【０１５７】
（ｂ）ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ１−ｙＳｙ）２の四元合金が反応して、Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２五元合金半導体薄膜を形成するように、１５分間、５５０℃の温度で、ステップ（ｉｖ）（ａ）の第３の薄膜を反応器管においてアニールするステップ（ただし、ｘは０．１から０．５まで、好ましくは０．２５から０．３まで変化することができ、ｙは０から１まで、好ましくは０．０５から０．５まで変化することができる）。四元合金状態から五元合金状態（図３のステップ（ｉｖ）（ｂ）の場合のＸＲＤにおいて２７．２°にあるピーク５によって示される）への遷移は、Ｈ２Ｓとの反応の１０〜１５分以内に生じるが、五元合金の構造的な特性を最適化するには、通常、さらに１５分間アニールする必要がある。
【０１５８】
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２五元合金内の硫黄含有量がＣｕＩｎ（Ｓｅ１−ｙＳｙ）２及びＣｕＧａ（Ｓｅ１−ｙＳｙ）２の四元合金の硫黄含有量に依存すること、並びにｘ及びｙの値がスルホセレン化物の体積の割合に依存することに留意することが重要である。実際には、この関係は、最終的な五元合金内の硫黄含有量（すなわち図１のｚの値）が個々の四元合金内の硫黄の濃度（すなわち、図１のｘ及びｙの値）によって決定されるように、図１に示されるように数学的に表すことができる。数学的には、この依存関係はｚ＝ｘ＋ｙ／２として表すことができる。ｚの値は最終的には、五元合金の［１１２］回折ピークの２θ−値を、したがって、その合金の格子パラメータ及びバンドギャップを決定する。
【０１５９】
実験のために、ステップ（ｉｉｉ）及び（ｉｖ）の両方が、Ｈ２Ｓの反応性気体混合物内で連続して実行され、その場合に、温度は４５０℃から５５０℃まで高められた。
【０１６０】
ステップ（ｉｉｉ）及びステップ（ｉｖ）の終了時に、反応器管は、少なくとも２時間、２．６７×１０−４Ｐａの圧力まで真空にされ、毒性のガスが反応器管から完全に除去されるようにした。その後、反応器管は加圧され、サンプルが取り出された。
【０１６１】
本発明人は、先に記載されたような方法を実行することによって、従来技術の方法によって形成される半導体薄膜と比較して、改善された特性を有する概ね均一な五元合金半導体薄膜が形成されるものと考える。
【０１６２】
［本発明の方法に従って製造されたＣｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２合金半導体薄膜の特徴の説明］
上記の表１に記載されるサンプルが、ステップ（ｉｉｉ）及び（ｉｖ）にかけられ、概ね均一な半導体五元合金が形成され、Ｃｕ／（Ｉｎ＋Ｇａ）、Ｇａ／（Ｇａ＋Ｉｎ）及びＳ／（Ｓｅ＋Ｓ）原子比を参照してエネルギー分散型ｘ線分光法（ＥＤＳ）によって決定されるような、それらの対応する化学組成が、以下の表２に記載される。また、以下の表２には、サンプル毎、及び［１１２］回折ピークの位置毎のバンドギャップ値も示される。
【０１６３】
【表２】
【０１６４】
†これらの研究は、Ａｒ内で希釈された０．１２％Ｈ２Ｓｅ及びＡｒ内で希釈された０．３５％Ｈ２Ｓの一定の流量において行われた。五元合金の［１１２］ピークの２θ−位置は、４０ｋＶでＣｕ管を用いるＧＩＸＲＤによって測定された。対応するバンドギャップ値は量子効率測定から計算された。‡ステップｖｉ（ｂ）にかかった時間は９０分に延びた。
【０１６５】
表２の最初の４つのサンプルを比較することによって、その表のＳ／（Ｓ＋Ｓｅ）列によって例示される、硫黄を取り込む度合いへの本発明のステップｉｉの条件の影響が明確に示される。従って、ステップｉｉの条件を変更することにより、本発明のステップ（ｉｉｉ）中の後続の反応動力学が変更され、結果として、最終的なＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ１−ｙＳｙ）２半導体薄膜内の硫黄の取込みにも変化が生じた。
【０１６６】
サンプル２００２５０−ａ及び２００２５１−ａの比較によって、ステップｉｉの反応温度を４００℃から４５０℃に高めることが、硫黄の取込みの大幅な減少に、それゆえ［１１２］回折ピークの低い角度へのシフトに如何に繋がるかが示される。
【０１６７】
最後の２つ（すなわち２００２５１−ａ及び２００２５２−ａ）の場合に、ステップｉｉの反応条件が一定に保持され、一方、上記のステップ（ｉｖ）（ｂ）において、結果として生成された複合合金をアニールするための反応時間が３０分から９０分に延長さされた。
【０１６８】
これらのサンプルの比較によって、３０分よりも長い時間にわたってＨ２Ｓ／Ａｒ雰囲気が存在する中でアニールすることが、硫黄を取り込む度合いにわずかな影響しか及ぼさないことが明確に示される。
【０１６９】
したがって、これは、５５０℃でＨ２Ｓ／Ａｒ内で３０分だけアニールした後に、概ね均一な五元合金が形成されたことを指示する。さらに、一旦、完全に反応した均一な五元合金が製造されたなら、その反応過程は拡散を制限されることになり、さらに硫黄を取り込むには、セレン種を補充することによって行われる必要があることを暗示する。
【０１７０】
図４．１及び図４．２は、上記の表２に記載されるサンプル２００２５１ａ及び２００２５０ａの［１１２］反射のすれすれ入射ｘ線回折（ＧＩＸＲＤ）パターンである。この特性判定方法では、入射角を小さくする結果として、ｘ線ビームの侵入距離が減少する。０．２°と１０°との間の散乱角がサンプルの表面と本体との間の格子パラメータに概ねシフトがないことを明らかにしており、それにより五元合金の均一性が確認されることに留意することが重要である。同じく重要なのは、ステップｉｉの条件が変動する結果として、［１１２］回折ピークの２θ−位置が大きくシフトしたことである。全ての複合合金においてガリウム含有量は概ね一定であるので、この相対的なシフトは、硫黄を取り込む度合いが変化することに起因する。以下の表３は、２つの角度の種々のシフトを示し、表４は、表２の五元合金のうちのいくつかの場合のｄ−間隔の対応するシフトを示す。
【０１７１】
表３は、種々の入射角における［１１２］反射の位置の一覧である。全ピークシフトは、サンプルの０．５°（表面付近）における［１１２］反射のピーク位置と１０°（本体）における［１１２］反射のピーク位置との間の差として計算される。
【０１７２】
【表３】
【０１７３】
表４は、種々の入射角における［１１２］反射のｄ−間隔（オングストローム単位）の位置の一覧である。ｄ−間隔の全シフトは、サンプルの０．５°（表面付近）において測定されたｄ−間隔と１０°（本体）において測定されたｄ−間隔との間の差として計算される。
【０１７４】
【表４】
【０１７５】
ｄ−間隔の全シフトは、本発明による方法によって製造されたサンプル合金半導体薄膜が単位セルから成る格子を含む結晶構造によって特徴付けられ、全ての結晶面が０．００１未満のｄ−間隔の分散を示すことを示している。
【０１７６】
図５は、ＣｕＩｎ０．７５Ｇａ０．３前駆体の［１１２］回折ピークの位置を示しており、その前駆体は、サンプル２００３０７８−ａの場合の表２のステップ（ｉｖ）の条件下で、（ｉ）最初にセレン化され、次に（ｉｉ）硫化された。セレン化／硫化中の実験条件は、高いＳ含有量（すなわち、Ｓ／Ｓｅ＋Ｓ＝０．７）の五元合金（サンプル２００３０７８−ａ）を製造するために操作された。２６．６０°にあるピーク（ｉ）は、セレン化後のＣｕＩｎＳｅ２の予想される［１１２］ピーク位置である。この処理段階におけるピークの非対称な挙動は、Ｇａが徐々に変化することに起因すると考えられる。
【０１７７】
しかしながら、硫化後に、［１１２］ピーク位置が、２７．８°の角度までシフトしたことに留意することが重要である。ベガード則を使用し、且つ約２５％のＧａ濃度を仮定すると、これは、約７０％のＳ含有量に、それゆえ均一なＣｕ（Ｉｎ０．７Ｇａ０．３）（Ｓｅ０．３Ｓ０．７）２合金に対応する。これらの組成はＥＤＳ測定によって確認された。ピーク（ｉｉ）は対称であり、組成の広がりの形跡はないことに留意することが特に重要である。ＱＥ測定から求められる、サンプル２００３０７８−ａのバンドギャップは１．４ｅＶである（図７を参照）。このバンドギャップは、最適な変換効率を得るには大きすぎるかもしれないが、上記のことから、Ｓ含有量が高い薄膜の場合であっても、均一な材料を製造することができることは明らかである。
【０１７８】
図８は、上記の方法によって製造される種々の均一なＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２合金の［１１２］ピーク位置を、より詳細には、サンプル２００３０７６−ｃ、サンプル２００２５１−ａ及びサンプル２００２５０−ａの場合の［１１２］ピーク位置を示す。再び、前駆体内のＧａ濃度は一定に保持され、表２に示されるように、セレン化／硫化反応条件を操作して、Ｓを取り込む度合いを、それゆえ格子パラメータを制御するものと仮定される。
【０１７９】
図８から、［１１２］ピークの位置が、サンプル２００３０７６−ｃ、サンプル２００２５１−ａ及びサンプル２００２５０−ａの場合に表２に示されるように、０．０５と０．４との間のＳ／Ｓｅ＋Ｓ原子比に対応する、２６．９°と２７．４°との間で変化することが明らかである。再び、後者の値は、均一な五元合金と０．２５のＧａ／Ｇａ＋Ｉｎ比とを仮定して、ベガード則から推定される。これらの特定の合金の場合に、バンドギャップ値の対応するシフトは、１．１ｅＶと１．３ｅＶとの間にある。たとえば、図９は、概ね２７．２°の［１１２］ピーク値を有する、均一なＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）２合金、すなわちサンプル２００２５１−ａの場合の一般的なＱＥ曲線を示す。図１０は、Ｓ／Ｓｅ＋Ｓ比の関数としてのバンドギャップ値のプロットを示す。
【０１８０】
図１１、図１２及び図１３は、例１によって製造されたＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２合金半導体薄膜の一般的な表面モルフォロジを示しており、Ｓの含有量、それゆえバンドギャップが変化している。図１１（サンプル２００２５１−ａ）の例では、［１１２］ピークの位置は２７．２°にあり、対応するバンドギャップは１．２０ｅＶにある（図９を参照）。図１２（サンプル２００２５０−ａ）の合金の［１１２］ピーク位置は２７．４°にある。図１３は、図７に示されるように、［１１２］ピーク位置が概ね２７．８°にあり、対応するバンドギャップ値が１．４ｅＶにある合金（サンプル２００３０７８−ａ）の構造的な特徴を示す。
【０１８１】
図１１、図１２及び図１３から、結果として生成された合金が、約１ ｍの一般的な粒径を有する相対的に一様な表面モルフォロジを有することが明らかである。
【０１８２】
図１４は、サンプル２００２５１−ａの場合の元素Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ及びＳの濃度深さプロファイルである。そのプロファイルには、そのサンプルの概ね均一な性質が示されており、合金の中の元素の濃度は、Ｍｏ金属層まで概ね一定である。
【０１８３】
［本発明による方法によって製造された概ね均一な五元合金半導体薄膜を含む種々の太陽電池デバイスの場合の開放電圧の決定］
標準的な太陽電池製造手順に従って太陽電池デバイスが製造され、そのデバイスは５０ｎｍＣｄＳバッファ層と、５０ｎｍ真性ＺｎＯ／１５０ｎｍ酸化インジウムスズ（ＩＴＯ）ウインドウ層とを含んだ。ガラス／Ｍｏ／Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２／ＣｄＳ／ＺｎＯセル構造が、２５℃の誘導Ａ．Ｍ． １．５条件下で測定された。概ね均一な五元合金のバンドギャップ値は、表２に示されるように、ステップｉｉの反応条件を変更することにより変更された。対応するセルパラメータが以下の表５に記載される。
【０１８４】
表５は、種々の光電池デバイスのセルパラメータの一覧であり、その半導体薄膜は種々のバンドギャップ値を有する概ね均一な五元合金半導体薄膜である。
【０１８５】
【表５】
【０１８６】
変換効率は、サンプル合金のバンドギャップに大きく関連し、８％から１５％まで変化し、最も良いデバイスは最も小さなバンドギャップを有するデバイスであった（サンプル２００３７５−ｂ）。全てのデバイスが６００ｍＶよりも大きな開放電圧（ＶＯＣ）を有した。同じく、サンプル２００２５１−ａの場合に先に記載された反応条件下で製造された五元合金半導体薄膜を含む２４個の光電池が形成された。これらの電池のＶＯＣ値は、６００〜６４０ｍＶの範囲内の値に限られており（図６を参照）、本発明人は、これが本発明による方法の再現性の証拠であると考える。
【０１８７】
［例２：ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金を製造するための実験手順］
［ステップ（ｉ）］
ステップｉは、全般的な実験手順のもとで記載されたのと同じである。より詳細には、Ｍｏ層を堆積した後に、真空状態を壊すことなく、０．３Ｐａの使用圧力において、Ｃｕ０．７５Ｇａ０．２５及びＩｎの同時スパッタリングが行われた。金属Ｃｕ、Ｉｎ及びＧａの同時スパッタリングも故意に基板を加熱することなく実行され、Ｃｕ−Ｇａ−Ｉｎ合金の混合を促進するために、同時スパッタリング中に基板を回転させた。Ｃｕ−Ｉｎ−Ｇａ合金の全厚は０．６μｍであり、Ｃｕ／（Ｉｎ＋Ｇａ）及びＧａ／（Ｇａ＋Ｉｎ）の原子比はそれぞれ、０．９及び０．２５に保持された。
【０１８８】
［ステップｉｉ］
この場合には、上記の実験１のステップｉｉにおいて記載されたのと同じ方法が行われるが、反応温度は４００℃に保持され、二元合金及びＣｕＩｎＳｅ２のみの安定した混合物を含む第１の薄膜が形成されるようにした。
【０１８９】
本発明人は、四元合金半導体薄膜を製造する場合に、均一な四元合金を得るために、第２の三元合金、すなわちＣｕＧａＳｅ２が形成されるのを防ぐ必要があるものと考える。これは、反応温度を４００℃に保持することにより達成された。
【０１９０】
上記のように、ステップｉｉの第１の薄膜は、その混合物の安定性を保持するための処理ステップにかけられ、Ｈ２Ｓｅ流が停止され、第１の薄膜は１００℃未満の温度まで冷却される。この場合に、再び、Ｈ２Ｓｅ種を完全に除去できるようにするために、Ａｒ流が少なくとも１５分間保持された。
【０１９１】
［ステップ（ｉｉｉ）］
四元合金半導体薄膜を製造する場合に、このステップは実行されない。
【０１９２】
［ステップ（ｉｖ）］
第１の薄膜が以下の一連のステップにかけられる。
（ａ）反応器管内にあるステップ（ｉｉ）の第１の薄膜を、Ａｒの不活性雰囲気において、５分間、５００℃の反応温度で加熱するステップ。
（ｂ）反応器管内にあるステップ（ｉｉ）の第１の薄膜を、Ａｒを含む雰囲気において、少なくとも１５分間、５００℃でアニールするステップ。
（ｃ）第１の薄膜を、Ａｒ内に０．１２モルパーセントのＨ２Ｓｅが存在する中で、３０分間、５５０℃でアニールし、均一なＣｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２四元合金半導体薄膜を形成するステップ。ただし、ｘは０．２５〜０．３である。
【０１９３】
五元合金を形成する場合と同様に、反応器管は、少なくとも２時間、２．６７×１０−４Ｐａの圧力まで真空にされ、毒性のガスが反応器管から完全に除去されるようにした。その後、反応器管は加圧され、サンプルが取り出された。
【０１９４】
再び、本発明人は、例２のもとで記載された反応条件及び方法に従うことにより、概ね均一なＣｕ（Ｉｎ１−ｘＧａｘ）Ｓｅ２半導体薄膜を形成することができるものと考える。
【０１９５】
３つのサンプルは実験２のもとで記載される条件下で製造され、Ｃｕ／（Ｉｎ＋Ｇａ）及びＧａ／（Ｇａ＋Ｉｎ）原子比を参照してエネルギー分散型ｘ線分光法（ＥＤＳ）によって決定されるような反応条件及び対応する化学組成が、以下の表６に記載される。
【０１９６】
【表６】
【０１９７】
†これらの研究は、ステップ（ｉｉ）の場合にＡｒ内で希釈された０．１２％Ｈ２Ｓｅ、及びステップ（ｉｖ）（ｃ）の場合にＡｒ内で希釈された０．１２％Ｈ２Ｓｅの一定の流量において行われた。五元合金の［１１２］ピークの２θ−位置は、４０ｋＶでＣｕ管を用いるＧＩＸＲＤによって測定された。対応するバンドギャップ値は量子効率測定から計算された。
【０１９８】
以下の表７には、上記のサンプルの場合の全２θシフトが示されており、表８には、対応するｄ−間隔の全シフトも示される。
【０１９９】
表７は、種々の入射角における［１１２］反射の位置の一覧である。全ピークシフトは、サンプルの０．５°（表面付近）における［１１２］反射のピーク位置と１０°（本体）における［１１２］反射のピーク位置との間の差として計算される。
【０２００】
【表７】
【０２０１】
表８は、種々の入射角における［１１２］反射のｄ−間隔（オングストローム単位）の位置の一覧である。ｄ−間隔の全シフトは、サンプルの０．５°（表面付近）において測定されたｄ−間隔と１０°（本体）において測定されたｄ−間隔との間の差として計算される。
【０２０２】
【表８】
【０２０３】
ｄ−間隔の全シフトは、本発明による方法によって製造されたサンプル合金半導体薄膜が単位セルから成る格子を含む結晶構造によって特徴付けられ、全ての結晶面が０．０６未満のｄ−間隔の分散を示すことを示している。
【０２０４】
本発明による方法によって製造される四元合金の均一な特徴をさらに例示するために、従来技術のサンプルが製造され、その特徴が、例２に記載される方法によって製造されたサンプルと比較された。
【０２０５】
図１５．１及び図１５．２はＸＲＤパターンを表し、組成が徐々に変化する一般的な四元合金（従来技術のサンプル）及び均一な四元合金（すなわちサンプル２００２５９−ａ）のそれぞれの結晶の特徴を示しており、それらの合金は以下に記載されるようにして製造された。いずれの場合でも、４０ｋＶでのＣｕ Ｋα放射で測定が行われた。
【０２０６】
組成が徐々に変化する四元合金（従来技術のサンプル）（図１５．１のＸＲＤパターンを参照）の場合には、その合金は、Ｈ２Ｓｅが存在する中で、５分未満で５００℃まで急速に加熱され、その後、Ａｒ内に５モルパーセントのＨ２Ｓｅがある中で、６０分間、５００℃においてアニールステップが行われた。この手順の結果として、Ｉｎを豊富に含む相とＧａを豊富に含む相との間の相互拡散の度合いが大きくなり、ＸＲＤ分析は、組成が徐々に変化するＣｕ（ＩｎｘＧａ１−ｘ）Ｓｅ構造の存在を示した。この現象は、［１１２］、［２２０／２０４］及び［３１２／１１６］回折ピークの非対称な広がりによって表される。これに関して、２６．６５°にある［１１２］回折ピークの位置が依然として、純粋なＣｕＩｎＳｅ２相の格子パラメータを表しており、一方、その肩部はＧａの量が増加していることに起因し、それはＣｕＧａＳｅ２のピーク位置まで途切れることなく延在する。それゆえ、吸収薄膜の表面が純粋なＣｕＩｎＳｅ２を含み、ガリウムがＭｏ背面コンタクトに向かって徐々に増加するものと仮定することが妥当である。
【０２０７】
第２のサンプル、すなわちサンプル２００２５９−ａは、例２、表６のもとで、ステップｉ、ｉｉ及び（ｉｖ）に記載される、既に説明された実験条件下で製造された。二元合金の反応速度を制御するために、Ａｒ内の０．１２モル％のＨ２Ｓｅという極めて低い気体濃度を用いて、ステップｉｉが４００℃において実行された。その反応時間は３０分に固定された。反応区域からＳｅ種を完全に除去した後に、第１の薄膜は、Ａｒが存在する中で、１５分間、５００℃の温度においてアニールされ、その直後に、Ａｒ内の０．１２モルパーセントのＨ２Ｓｅにおいて、３０分間、アニールステップが行われた。
【０２０８】
図１５．２によって表されるサンプル２００２５９−ａのＸＲＤ研究は、結果として生成された薄膜が均一であり、材料が分離している形跡がないことを明らかにした。鮮明で、明確な［１１２］、［２２０／２０４］及び［３１２／１１６］ピークは、高い結晶品質を指示する。［１１２］ピーク位置が純粋なＣｕＩｎＳｅ２（図１５．１に示される）の場合に典型的である約２６．６５°から２６．８５°の２θ値まで高められたことに留意することも重要である。このサンプルが、より大きな２θ値に向かって［１１２］ピークをシフトすることは、四元系内のＧａ含有量の増加に関連する格子パラメータが減少することに基づく。回折ピークのシフトが高い２θ値に向かうこの度合いは、厳密には、ベガード則に基づいており、均一な材料と、概ね０．２５のＧａ／（Ｇａ＋Ｉｎ）原子比とが仮定される。
【０２０９】
図１６は、０．５°と１０°との間の入射角におけるサンプル２００２５９−ａの［１１２］ピークのＧＩＸＲＤパターンを示す。再び、入射角が小さくなる結果として、ｘ線ビームの侵入距離が短くなることが理解されるべきである。図１６から、０．５°と１０°との間の散乱角は、表面と本体材料との間の格子パラメータ内に概ねシフトがないことを明らかにしており、それは、その薄膜が組成的に徐々に変化するのではなく、一様であることを立証していることに留意することが重要である。
【０２１０】
その四元合金の深さ方向の組成の特徴はｘ線蛍光（ＸＲＦ）によって研究された。この特性判定方法では、サンプルが臭素メタノールにおいて繰返しエッチングされ、その後、各エッチングステップの後に、残りの材料のＸＲＦ Ｋα１，２線強度が測定された。これらの分析から、概ね薄膜厚全体にわたって、従来技術のサンプル及びサンプル２００２５９−ａの化学組成を推定することができる。
【０２１１】
図１７．１は図１５．１の組成が徐々に変化する従来技術のＣｕ（Ｉｎ０．７５Ｇａ０．２５）Ｓｅ２合金薄膜の深さ方向の組成が一様であることを表す。図１７．１から、薄膜の厚み全体を通して、Ｃｕ及びＳｅ元素濃度が概ね一定に保持されることに留意することが重要である。さらに特筆すべきことに、一連のエッチングステップ後の残りの材料では、益々ガリウムが豊富になっており、一方、インジウムの場合には反対の傾向が見られることが明らかである。結果として生成されたＧａ／（Ｇａ＋Ｉｎ）原子比は、エッチング前のサンプルの場合の０．２８の値から最後のエッチングステップ後の０．７５まで増加した。サンプルの深さとともにＧａ／（Ｇａ＋Ｉｎ）原子比がこのように連続して増加することは、図１５．１のＸＲＤ研究によって観測される、徐々に変化するＣｕ（ＩｎｘＧａ１−ｘ）Ｓｅ２相と一致する。
【０２１２】
図１７．２は、サンプル２００２５９−ａの深さ方向の組成特性を表す。これらの特定の四元合金の層厚全体を通して、Ｃｕ、Ｉｎ、Ｇａ及びＳｅ濃度が概ね一定に保持されていることが明らかである。それゆえ、これらの結果は、図１５．２において提示されるＸＲＤデータと一致し、この成長過程によって、Ｃｕ（ＩｎｘＧａ１−ｘ）Ｓｅ２相内のガリウム及びインジウムが徐々に変化することがなくなったこと、及びこの成長過程の結果として、均一な四元合金が生成されたことが確認される。
【０２１３】
サンプル２００２５９−ａの均一性が図１８の濃度プロファイルによって例示され、その図によれば、元素Ｃｕ、Ｉｎ、Ｇａ及びＳｅの濃度はサンプル合金の中で概ね一定である。
【０２１４】
［例３：ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金−ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２を製造するための実験手順］
［ステップｉ］
この場合、Ｇａも含まれていた以前の事例とは対照的に、Ｃｕ及びＩｎのみを含む金属薄膜が製造される。より具体的には、Ｃｕ及びＩｎの金属前駆体が、Ｌｅｙｂｏｌｄ Ｚ６５０ ＤＣマグネトロンスパッタリングシステムを用いて、基板に同時にスパッタリングされた。そのシステムは３つの個別のターゲット（すなわち、Ｍｏ、Ｃｕ及びＩｎ）を収容し、Ｃｕ及びＩｎの混合を促進するために、堆積中に基板を絶えず回転させた。Ｍｏ背面コンタクト（約１μｍ厚）が、０．３Ｐａ〜０．７Ｐａの使用圧力で、５Ｎ純粋Ｍｏターゲットからスパッタリングされた。Ｍｏ薄膜は真空中で室温まで冷却され、その後、５Ｎ純粋Ｃｕ及びＩｎターゲットから、Ｃｕ層及びＩｎ層が同時スパッタリングされた。銅−インジウム合金の全厚は約０．６μｍであり、個々の堆積過程において、Ｃｕ電力を０．７２Ｗ．ｃｍ−２に保持しながら、Ｉｎ電力を１．０から１．４Ｗ．ｃｍ−２まで変化させることにより、０．８５〜０．９の所望のＣｕ／Ｉｎ原子比が達成された。全てのＣｕ−Ｉｎ層は、０．５Ｐａの使用圧力で堆積された。
【０２１５】
［ステップｉｉ］
この場合、例２のもとで記載されたのと同じような方法が用いられた。Ｃｕ及びＩｎ前駆体を含む金属薄膜が反応器管内に置かれ、反応器管は、任意の大気残留物の全ての痕跡を除去するために、１×１０−４Ｐａの圧力まで真空にされた。反応気体混合物（すなわち、Ａｒ内にある０．１２％のＨ２Ｓｅ）が反応器管に通され、その間、基板は、１０〜６０分間、３５０℃〜４５０℃の温度まで加熱されて、ＩｎＳｅ、ＣｕＳｅ及びＣｕＩｎＳｅ２の安定した混合物を含む薄膜が形成された。
【０２１６】
金属薄膜をセレン化した直後に、第１の薄膜は急冷され、気体混合物の流れが停止され、安定した混合物が保持されるようにした。
【０２１７】
［ステップ（ｉｉｉ）］
四元合金半導体薄膜を製造する場合、このステップは実行されない。
【０２１８】
［ステップ（ｉｖ）］
ステップ（ｉｖ）の熱処理は最初に、ステップ（ｉｉ）の第１の薄膜を、少なくとも３０分以内に、５００〜５５０℃の所望の反応温度まで熱処理することを含んだ。
【０２１９】
その後、ステップ（ｉｉ）の第１の薄膜は次いで、Ａｒ内にＨ２Ｓがある気体混合物（Ａｒ内に０．３５モル％のＨ２Ｓ）が存在する中で、３０分間、約５５０℃の温度においてアニールされる。
【０２２０】
上記のステップ中に、ＣｕＳｅ及びＩｎＳｅの既存の二元合金がＳと反応し、Ｃｕ（Ｓｅ，Ｓ）及びＩｎ（Ｓｅ，Ｓ）のスルホセレン化物が形成され、そのスルホセレン化物がさらに、ＣｕＩｎＳｅ２の三元合金と反応して、ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜が形成される。
【０２２１】
五元合金を形成する場合と同様に、反応器管は、少なくとも２時間、２．６７×１０−４Ｐａまで真空にされ、反応器管から毒性のガスが完全に除去されるようにした。その後、反応器管は加圧され、サンプルが取り出された。
【０２２２】
再び、本発明人は、例３のもとで記載される反応条件及び方法に従うことにより、概ね均一なＣｕＩｎ（Ｓｅ１−ｙＳｙ）２合金半導体薄膜を形成することができるものと考える。
【０２２３】
３つのサンプルは実験３のもとで記載される条件下で製造され、その反応条件、並びにＣｕ／Ｉｎ及びＳ／（Ｓｅ＋Ｓ）原子比を参照してエネルギー分散型ｘ線分光法（ＥＤＳ）によって決定されるような対応する化学組成が、以下の表９に記載される。
【０２２４】
【表９】
【０２２５】
以下の表１０には、上記のサンプルの場合の全２θシフトが示されており、表１１には、対応するｄ−間隔の全シフトも示される。
【０２２６】
表１０は、種々の入射角における［１１２］反射の位置の一覧である。全ピークシフトは、サンプルの０．５°（表面付近）における［１１２］反射のピーク位置と１０°（本体）における［１１２］反射のピーク位置との間の差として計算される。
【０２２７】
【表１０】
【０２２８】
†これらの研究は、ステップ（ｉｉ）の場合にＡｒ内で希釈された０．１２％Ｈ２Ｓｅ、及びステップ（ｉｖ）の場合にＡｒ内で希釈された０．３５％Ｈ２Ｓの一定の流量において行われた。五元合金の［１１２］ピークの２θ−位置は、４０ｋＶでＣｕ管を用いるＧＩＸＲＤによって測定された。対応するバンドギャップ値は量子効率測定から計算された。
【０２２９】
表１１は、種々の入射角における［１１２］反射のｄ−間隔（オングストローム単位）の位置の一覧である。ｄ−間隔の全シフトは、サンプルの０．５°（表面付近）において測定されたｄ−間隔と１０°（本体）において測定されたｄ−間隔との間の差として計算される。
【０２３０】
【表１１】
【０２３１】
ｄ−間隔の全シフトは、本発明による方法によって製造されたサンプル合金半導体薄膜が単位セルから成る格子を含む結晶構造によって特徴付けられ、全ての結晶面が０．００７未満のｄ−間隔の分散を示すことを示している。
【０２３２】
本発明による方法によって製造される四元合金の均一な特徴をさらに例示するために、従来技術のサンプルが製造され、その特徴が、例３のもとで記載される方法によって製造されたサンプル、より詳細には、サンプル２００２５９−ｃと比較された。
【０２３３】
第１のサンプルが従来技術の条件下で製造され、Ｃｕ及びＩｎを含む金属薄膜が、６０分間、４５０℃においてセレン化され、完全に反応したＣｕＩｎＳｅ２薄膜が製造された。その後、サンプルは、３０分間、５５０℃において硫化された。
【０２３４】
図１９は、サンプル２００２５９−ｃのＸＲＤパターンを示す。従来技術の反応過程の結果として、２つの個別の三元合金、すなわちＣｕＩｎＳｅ２及びＣｕＩｎＳ２が形成されたことに留意することが重要である。２６．６８°にある［１１２］回折ピークの位置はＣｕＩｎＳｅ２の格子パラメータを表し、一方、２７．８４°にあるピーク位置はＣｕＩｎＳ２の格子パラメータを表す。２７°付近の弱い反射の存在は、四元ＣｕＩｎ（Ｓｅ，Ｓ）２相の形成を表す。この変則的な成長の挙動は、硫化中のサンプルからＳｅが制御されずに外方拡散され、結果としてＳが急速に取り込まれることに関連する。この結果として、最終的には、概ね個別のＣｕＩｎＳｅ２及びＣｕＩｎＳ２相を含む合金が形成された。６０分間又はそれよりも長く硫化される極端な事例では、そのサンプルはＳｅを完全に使い果たし、結果として、ＣｕＩｎＳｅ２合金が形成された。ＳＥＭ研究（図２０）によって、不均一な合金の一様でない構造的な性質が予想通り明らかにされた。通常、これらの薄膜は、大きく、滑らかな平面の結晶と、その中に埋め込まれる細粒状の物質から構成された。
【０２３５】
図２１は、ＣｕＩｎ（Ｓｅ０．７Ｓ０．３）２合金（サンプル２００２５９−ｃ）のＳＥＭ顕微鏡写真である。その合金薄膜は、高密度で、比較的一様な構造によって特徴付けられ、一般的な粒径は約１μｍである。図２２は、サンプル２００２５９−ｃの（１１２）反射を示す。比較するために、単相ＣｕＩｎＳｅ２及びＣｕＩｎＳ２の（１１２）反射の理論的に予想される２θ位置が、図２２において破線によって示される。ＣｕＩｎ（Ｓｅ，Ｓ）２薄膜の（１１２）反射が、純粋なＣｕＩｎＳｅ２の場合のおよそ２６．６３°から、Ｓを取り込んだ後の２７．１°に増加したことに留意することが重要である。この現象は、Ｓ種がＳｅと均一に置き換わることに起因する、合金のｄ−間隔の減少に直に関連する。回折ピークも高い度合いの対称性を表しており、図１９と同様に、組成の広がり又はピーク分割の形跡はない。
【０２３６】
図２３は、サンプル２００２５８−ｂの場合の濃度プロファイルであり、Ｃｕ、Ｉｎ、Ｓｅ及びＳの元素の濃度が、合金の深さを通してＭｏ層に達するまで概ね一定であるという点で概ね均一であるという事実を指示する。
【０２３７】
図２４は、サンプル２００２６３−ｂの場合のＧＩＸＲＤパターンであり、それは、そのサンプルが概ね均一であり、０．５°〜１０°の視射角の場合に４．６％の絶対２θシフトを有することを示す。
【０２３８】
これまでの説明は本発明の実施の形態にすぎず、特許請求の範囲に規定されるような本発明の範囲及び精神から逸脱することなく、細かい点において数多くの変形が可能であることは理解されよう。
【図面の簡単な説明】
【０２３９】
【図１】本発明によるＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための方法の概略図である。
【図２．１】例１のステップｉｉに従って形成される第１の薄膜のＸ線回折スペクトルを示し、より詳細にはサンプル２００２５０−ａの第１の薄膜のＸＲＤパターンを示すグラフである。
【図２．２】例１のステップｉｉに従って形成される第１の薄膜のＸ線回折スペクトルを示し、より詳細にはサンプル２００２５１−ａの第１の薄膜のＸＲＤパターンを示すグラフである。
【図３】サンプル２００２５１−ａのための例１によるステップ（ｉｉｉ）、ステップ（ｉｖ）（ａ）及び（ｉｖ）（ｂ）に対応し、そのサンプルの場合の三元合金状態から四元及び五元合金状態への遷移を示すＸ線回折スペクトルのグラフである。
【図４．１】例１のサンプル２００２５１−ａの五元合金半導体薄膜の［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。
【図４．２】例１のサンプル２００２５０−ａの五元合金半導体薄膜の［１１２］ピーク位置のＧＩＸＲＤパターンを示すグラフである。
【図５】例１のサンプル２００３０７８−ａのＸＲＤパターンのグラフである。
【図６】サンプル２００２５１−ａの半導体薄膜を有する多数の光電池のための開放電圧（ＶＯＣ）をプロットしたグラフである。
【図７】例１のサンプル２００２９０−ａのための量子効率（ＱＥ）のグラフである。
【図８】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．９５Ｓ０．０５）２合金半導体薄膜（サンプル２００３７６−ｃ）、Ｃｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）合金半導体薄膜（サンプル２００２５１−ａ）及びＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．６Ｓ０．４）２合金半導体薄膜（サンプル２００２５０−ａ）のＸＲＤパターンのグラフである。
【図９】例１の均一なＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）２（サンプル２００２５１−ａ）合金半導体薄膜の量子効率（ＱＥ）のグラフである。
【図１０】例１に記載されるステップに従って製造された、一連の均一な五元合金の場合のＳ／（Ｓｅ＋Ｓ）比の関数としてのバンドギャップ値のプロットを示すグラフである。
【図１１】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．７５Ｓ０．２５）２合金半導体薄膜（サンプル２００２５１−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図１２】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．６Ｓ０．４）２合金半導体薄膜（サンプル２００２５０−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図１３】例１のＣｕ（Ｉｎ０．７５Ｇａ０．２５）（Ｓｅ０．３Ｓ０．７）２合金半導体薄膜（サンプル２００３７８−ａ）の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図１４】例１の五元合金のＸＰＳ濃度深さプロファイル、より詳細には、サンプル２００２５１−ａの濃度プロファイルのグラフである。
【図１５．１】例２において規定される従来技術の条件下で製造された四元合金のＸＲＤパターンのグラフである。
【図１５．２】例２、具体的にはサンプル２００２５９−ａの四元合金のＸＲＤパターンのグラフである。
【図１６】例２のサンプル２００２５９−ａの［１１２］ピーク位置のＧＩＸＲＤパターンのグラフである。
【図１７．１】例２において規定される従来技術の条件下で製造された四元合金の深さ方向の組成特性を示すＸ線蛍光プロファイルのグラフである。
【図１７．２】例２のサンプル２００２５９−ａの四元合金の深さ方向の組成特性を示すＸ線蛍光プロファイルのグラフである。
【図１８】例２の四元合金のＸＰＳ濃度深さプロファイル、より詳細にはサンプル２００２５９−ａの濃度プロファイルを示すグラフである。
【図１９】例３において記載される従来技術の条件下で製造された四元合金のＸＲＤパターンのグラフである。
【図２０】例３において記載される従来技術の条件下で製造された四元合金の表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図２１】例３のサンプル２００２５９−ｃの表面モルフォロジを示すＳＥＭ顕微鏡写真である。
【図２２】例３のサンプル２００２５９−ｃのＸＲＤパターンのグラフである。
【図２３】例３の四元合金のＸＰＳ濃度深さプロファイル、より詳細には、サンプル２００２５８−ｂの濃度深さプロファイルのグラフである。
【図２４】例３のサンプル２００２６３−ｂの［１１２］ピーク位置のＧＩＸＲＤパターンのグラフである。
【特許請求の範囲】
【請求項１】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法であって、該方法は、
（ｉ）ＩＢ族及びＩＩＩＡ族金属の混合物を含む金属薄膜を配設するステップと、
（ｉｉ）第１のＶＩＡ族元素（該第１のＶＩＡ族元素は、これ以降、ＶＩＡ１と呼ばれる）の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される少なくとも１つの二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金との混合物を含む第１の薄膜を形成するための条件下で前記金属薄膜を熱処理するステップと、
（ｉｉｉ）第２のＶＩＡ２族元素（該第２のＶＩＡ族元素は、これ以降、ＶＩＡ２と呼ばれる）の発生源が存在する中で、ステップ（ｉｉ）の前記第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、前記ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するための条件下で、オプションで、前記第１の薄膜を熱処理するステップと、
（ｉｖ）ステップ（ｉｉ）の前記第１の薄膜又は前記ステップ（ｉｉｉ）の前記第２の薄膜のいずれかを熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を形成するステップとを含む、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法。
【請求項２】
ステップ（ｉｉ）の前記第１の薄膜の前記混合物は、全ての前記少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金に対する全ての前記ＩＢ−ＶＩＡ１族合金及び／又は前記ＩＩＩＡ−ＶＩＡ１族合金のモル比が概ね一定に保持されるような安定した混合物である、請求項１に記載の方法。
【請求項３】
ステップ（ｉ）の前記金属薄膜は、オプションとして金属層でコーティングされた基板上に配設される、請求項１に記載の方法。
【請求項４】
前記金属層はＭｏ層である、請求項３に記載の方法。
【請求項５】
ステップ（ｉ）の前記金属薄膜は、Ｃｕ、Ｉｎ及びＧａから成るグループから選択される金属の混合物を含む、請求項１に記載の方法。
【請求項６】
ステップ（ｉ）の前記金属薄膜はＣｕ−Ｉｎ−Ｇａ合金金属薄膜である、請求項５に記載の方法。
【請求項７】
前記金属薄膜はＣｕ−Ｉｎ合金金属薄膜である、請求項５に記載の方法。
【請求項８】
前記ＶＩＡ１族元素はＳｅである、請求項１に記載の方法。
【請求項９】
前記ＶＩＡ１族元素の発生源は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物である、請求項１に記載の方法。
【請求項１０】
前記不活性ガスはＡｒである、請求項９に記載の方法。
【請求項１１】
前記少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０１ないし１５モルパーセントである、請求項９に記載の方法。
【請求項１２】
前記少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３モルパーセントである、請求項１１に記載の方法。
【請求項１３】
ステップ（ｉｉ）は３００ないし５００℃の反応温度において実行される、請求項１に記載の方法。
【請求項１４】
ステップ（ｉｉ）は３５０ないし４５０℃の反応温度において実行される、請求項１３に記載の方法。
【請求項１５】
ステップ（ｉ）の前記金属薄膜は、５分以内に、３００ないし５００℃の反応温度まで急速に加熱される、請求項１３に記載の方法。
【請求項１６】
前記ステップ（ｉｉ）中に、前記ステップ（ｉ）の前記金属薄膜は、１０ないし１２０分間、前記ＶＩＡ１の前記発生源に曝露される、請求項１に記載の方法。
【請求項１７】
前記ステップ（ｉ）の前記金属薄膜は、３０ないし６０分間、前記ＶＩＡ１の前記発生源に曝露される、請求項１６に記載の方法。
【請求項１８】
前記ステップ（ｉｉ）の前記第１の薄膜は、５０原子％未満の前記ＶＩＡ１元素を有する、請求項１に記載の方法。
【請求項１９】
前記ステップ（ｉｉ）の前記第１の薄膜は、５０原子％未満の前記Ｓｅを有する、請求項８に記載の方法。
【請求項２０】
前記ステップ（ｉｉ）の前記第１の薄膜は、前記少なくとも１つの二元合金及び前記少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金の前記混合物が安定した状態を確実に保持するための条件下で処理される、請求項１に記載の方法。
【請求項２１】
前記ＶＩＡ１元素の前記発生源は、前記混合物の安定性を保持するために除去される、請求項２０に記載の方法。
【請求項２２】
前記ステップ（ｉｉ）の前記第１の薄膜は、５ないし２０分間、不活性雰囲気に曝露される、請求項２０に記載の方法。
【請求項２３】
前記ステップ（ｉｉ）の前記第１の薄膜は、２００℃未満の温度まで冷却される、請求項２０に記載の方法。
【請求項２４】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＩｎＳｅ、ＣｕＳｅ及びＧａ２Ｓｅ３から成るグループから選択される少なくとも１つの二元合金と、ＣｕＩｎＳｅ２及びＣｕＧａＳｅ２から成るグループから選択される少なくとも１つの三元合金との混合物を含み、前記ＶＩＡ１はＳｅである、請求項５に記載の方法。
【請求項２５】
ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための請求項１に記載の方法であって、
前記ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（第１のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ１と呼ばれる）と、第２のＩＩＩＡ族元素（第２のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ２と呼ばれる）との混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、前記ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、２つの三元合金、すなわちＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１族合金との混合物を含む第１の薄膜を形成するための条件下で、前記ステップ（ｉ）の前記金属薄膜を熱処理することを含み、
前記ステップ（ｉｉｉ）が実行され、前記ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉ）の前記第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金、ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、前記ステップ（ｉｉ）の前記三元合金とを含む第２の薄膜に変換するための条件下で、前記ステップ（ｉｉ）の前記第１の薄膜を熱処理することを含み、
前記ステップ（ｉｖ）は、前記ステップ（ｉｉｉ）の前記第２の薄膜を熱処理して、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族五元合金半導体薄膜を形成することを含む、請求項１に記載の方法。
【請求項２６】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金の形の二元合金と、ＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１族合金の形の三元合金との混合物を含み、前記ステップ（ｉｉｉ）の前記第２の薄膜は、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金、ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金の形の合金と、前記ステップ（ｉｉ）の三元合金との混合物を含む、請求項２５に記載の方法。
【請求項２７】
前記ステップ（ｉｖ）は、第１の熱処理ステップを含み、該ステップでは、前記ステップ（ｉｉｉ）の前記第２の薄膜が加熱され、ＩＢ−ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される四元合金の混合物を含む第３の薄膜が形成され、その後、前記第３の薄膜を第２の熱処理ステップにかけて、該ステップでは、前記第３の薄膜がＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族五元合金半導体薄膜を形成するようにアニールされる、請求項２６に記載の方法。
【請求項２８】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、前記ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉｉ）の前記第２の薄膜を加熱して、前記第３の薄膜を形成することを含む、請求項２７に記載の方法。
【請求項２９】
前記ステップ（ｉｉｉ）の前記第２の薄膜は、５ないし１０分間、前記ＶＩＡ２の前記発生源に曝露される、請求項２８に記載の方法。
【請求項３０】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、４５０ないし６００℃の温度において前記ステップ（ｉｉｉ）の前記第２の薄膜を加熱して、前記第３の薄膜を形成することを含む、請求項２９に記載の方法。
【請求項３１】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、５００ないし５５０℃の温度において前記ステップ（ｉｉｉ）の前記第２の薄膜を加熱することを含む、請求項３０に記載の方法。
【請求項３２】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、１５ないし９０分間、前記第３の薄膜をアニールすることを含む、請求項２７に記載の方法。
【請求項３３】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、５００℃ないし６００℃の温度において前記第３の薄膜をアニールすることを含む、請求項３２に記載の方法。
【請求項３４】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、５２０℃ないし５８０℃の温度において前記第３の薄膜をアニールすることを含む、請求項３３に記載の方法。
【請求項３５】
前記ＩＢはＣｕであり、前記ＩＩＩＡ１はＩｎであり、前記ＩＩＩＡ２はＧａであり、前記ＶＩＡ１はＳｅであり、前記ＶＩＡ２はＳである、請求項２６又は２７に記載の方法。
【請求項３６】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、一般的な化学式ＩＩ、
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２ （Ｉ）
を有する五元合金を形成するための条件下で、前記第３の薄膜をアニールすることを含む、請求項３５に記載の方法。
【請求項３７】
Ｓの発生源は、Ｈ２Ｓ及び少なくとも１つの不活性ガスの気体混合物である、請求項３５に記載の方法。
【請求項３８】
前記少なくとも１つの不活性ガスに対するＳのモル濃度は０．１ないし１０モルパーセントである、請求項３７に記載の方法。
【請求項３９】
前記少なくとも１つの不活性ガスに対するＳのモル濃度は０．３ないし０．５モルパーセントである、請求項３８に記載の方法。
【請求項４０】
前記ステップ（ｉｉｉ）において、前記ステップ（ｉｉ）の前記第１の薄膜は１００ないし５００℃の温度において熱処理される、請求項２５に記載の方法。
【請求項４１】
前記ステップ（ｉｉｉ）において、前記ステップ（ｉｉ）の前記第１の薄膜は４５０℃の温度において熱処理される、請求項４０に記載の方法。
【請求項４２】
前記ステップ（ｉｉｉ）において、前記ステップ（ｉｉ）の前記第１の薄膜は５ないし１０分間、熱処理される、請求項４０に記載の方法。
【請求項４３】
ＩＢ−ＩＩＩＡ−ＶＩＡ族合金半導体薄膜を製造するための請求項２５に記載の方法であって、
前記ステップ（ｉ）はＣｕ、Ｉｎ及びＧａの混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物であって、該少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３％である、該気体混合物が存在する中で、３０ないし６０分間、３５０℃ないし４５０℃の温度において前記金属薄膜を熱処理し、ＣｕＳｅ、ＩｎＳｅ、Ｇａ２Ｓｅ３の形の二元合金と、三元合金、すなわちＣｕＩｎＳｅ２及びＣｕＧａＳｅ２との混合物を含む第１の薄膜を形成することを含み、
前記ステップ（ｉｉｉ）は、Ｈ２Ｓ及び少なくとも１つの不活性ガスの気体混合物が存在する中で、５ないし１０分間、４００℃ないし５００℃の温度において前記ステップ（ｉｉ）の前記第１の薄膜を熱処理し、Ｃｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）の形のスルホセレン化物と、前記ステップ（ｉｉ）の三元合金との混合物を含む第２の薄膜を形成することを含み、
前記ステップ（ｉｖ）は、Ａｒ内にＨ２Ｓが存在する中で、５ないし１０分間、５００℃ないし５５０℃の温度において、前記スルホセレン化物が前記ステップ（ｉｉ）の三元合金と反応するように前記ステップ（ｉｉ）の前記第２の薄膜を熱処理して、ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の混合物を含む第３の薄膜を形成し、その後、ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の前記混合物を、５２０℃ないし５８０℃の温度においてアニールし、前記一般的な化学式（Ｉ）を有する五元合金を形成することを含む、請求項２５に記載の方法。
【請求項４４】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項１に記載の方法であって、
前記ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（第１のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ１と呼ばれる）と、第２のＩＩＩＡ族元素（第２のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ２と呼ばれる）との混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、前記ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、前記ステップ（ｉ）の前記金属薄膜を熱処理することを含み、
前記ステップ（ｉｖ）は、前記ステップ（ｉｉｉ）の前記第１の薄膜を熱処理して、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１族四元合金半導体薄膜を形成することを含む、請求項１に記載の方法。
【請求項４５】
前記ステップ（ｉｉ）の前記熱処理は、４００℃の反応温度において実行される、請求項４４に記載の方法。
【請求項４６】
前記ステップ（ｉｖ）は、前記ステップ（ｉｉ）の前記第１の薄膜が加熱される第１の熱処理ステップと、その後に、前記第１の薄膜が、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１族四元合金半導体薄膜を形成するためにアニールされる第２の熱処理ステップとを含む、請求項４４に記載の方法。
【請求項４７】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、１００℃ないし６００℃の反応温度において前記ステップ（ｉｉ）の前記第１の薄膜を加熱することを含む、請求項４６に記載の方法。
【請求項４８】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、最初に、不活性ガスが存在する中で前記ステップ（ｉｉ）の前記第１の薄膜をアニールし、その後、ＶＩＡ１の発生源が存在する中で前記第１の薄膜をアニールすることを含む、請求項４６に記載の方法。
【請求項４９】
前記ステップ（ｉｉ）の前記第１の薄膜は最初に、前記不活性ガスが存在する中で、１００ないし６００℃の温度においてアニールされる、請求項４８に記載の方法。
【請求項５０】
前記ステップ（ｉｉ）の前記第１の薄膜は最初に、前記不活性ガスが存在する中で、５００ないし５５０℃の温度においてアニールされる、請求項４９に記載の方法。
【請求項５１】
前記第１の薄膜は最初に、前記不活性ガスが存在する中で、１０ないし６０分間、アニールされる、請求項４９に記載の方法。
【請求項５２】
前記ステップ（ｉｉ）の前記第１の薄膜は、その後、ＶＩＡ１の発生源が存在する中で、少なくとも３０分間、アニールされる、請求項４８に記載の方法。
【請求項５３】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＶＩＡ１の発生源が存在する中で、５００℃の温度においてアニールされる、請求項５２に記載の方法。
【請求項５４】
ＩＢはＣｕであり、ＩＩＩＡ１はＩｎであり、ＩＩＩＡ２はＧａであり、ＶＩＡ１はＳｅである、請求項４４又は４６に記載の方法。
【請求項５５】
前記四元合金は化学式（ＩＩ）、
Ｃｕ（ＩｎＧａ）Ｓｅ２ （ＩＩ）
を有する、請求項５４に記載の方法。
【請求項５６】
Ｓｅの発生源は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物である、請求項５４に記載の方法。
【請求項５７】
前記少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．１２パーセントである、請求項５６に記載の方法。
【請求項５８】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項４４に記載の方法であって、
前記ステップ（ｉ）はＣｕ、Ｉｎ及びＧａの混合物を元素又は合金の形で含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物であって、該少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３％である、該気体混合物が存在する中で、３０ないし６０分間、４００℃の温度において前記金属薄膜を熱処理し、ＣｕＳｅ、ＩｎＳｅ、Ｇａ２Ｓｅ３の形の二元合金と、ＣｕＩｎＳｅ２合金だけの形の三元合金との混合物を形成することを含み、
前記ステップ（ｉｉ）の前記第１の薄膜を以下の一連の熱処理ステップにかけることを含み、
第１の熱処理ステップは、前記ステップ（ｉｉ）の前記第１の薄膜を、１５ないし３０分内に５００℃ないし５５０℃の反応温度まで熱処理することを含み、
第２の熱処理ステップは、最初に、Ａｒ（ｇ）内で、少なくとも１５分間、５００℃ないし５５０℃の反応温度において前記ステップ（ｉｉ）の前記第１の薄膜をアニールすること、及びその後、Ｈ２Ｓｅ及びＡｒ（ｇ）の気体混合物が存在する中で前記ステップ（ｉｉ）の前記第１の薄膜をアニールすることを含み、Ａｒに対するＳｅのモル濃度は、前記一般的な化学式（ＩＩ）を有する四元合金を形成するために０．１２％である、請求項４４に記載の方法。
【請求項５９】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項１に記載の方法であって、
前記ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、ＩＩＩＡ族元素との混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、前記ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、前記ステップ（ｉ）の前記金属薄膜を熱処理することを含み、
前記ステップ（ｉｖ）は、ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉ）の前記第１の薄膜を熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族四元合金半導体薄膜を形成することを含む、請求項１に記載の方法。
【請求項６０】
前記ステップ（ｉｖ）は、前記ステップ（ｉｉ）の前記第１の薄膜が加熱される第１の熱処理ステップと、その後に、前記ステップ（ｉｉ）の前記第１の薄膜が、ＩＢ−ＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族四元合金を形成するためにアニールされる第２の熱処理ステップとを含む、請求項５９に記載の方法。
【請求項６１】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、１００ないし６００℃の反応温度まで、前記ステップ（ｉｉ）の前記第１の薄膜を加熱することを含む、請求項６０に記載の方法。
【請求項６２】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉ）の前記第１の薄膜をアニールすることを含む、請求項６０に記載の方法。
【請求項６３】
前記ステップ（ｉｉ）の前記第１の薄膜は、前記ＶＩＡ２の発生源が存在する中で、１００℃ないし６００℃の温度においてアニールされる、請求項６２に記載の方法。
【請求項６４】
前記ステップ（ｉｉ）の前記第１の薄膜は、前記ＶＩＡ２の発生源が存在する中で、５００℃ないし５５０℃の温度においてアニールされる、請求項６３に記載の方法。
【請求項６５】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＶＩＡ２の発生源が存在する中で、５００℃の温度においてアニールされる、請求項６４に記載の方法。
【請求項６６】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＶＩＡ２の発生源が存在する中で、少なくとも３０分間、アニールされる、請求項６２に記載の方法。
【請求項６７】
前記ＩＢはＣｕであり、前記ＩＩＩＡ族元素はＩｎであり、前記ＶＩＡ１はＳｅであり、前記ＶＩＡ２はＳである、請求項５９又は６０に記載の方法。
【請求項６８】
前記四元合金は化学式（ＩＩＩ）
ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２ （ＩＩＩ）
を有する、請求項６７に記載の方法。
【請求項６９】
Ｓの発生源は、Ｈ２Ｓ及び少なくとも１つの不活性ガスの気体混合物である、請求項６７に記載の方法。
【請求項７０】
前記少なくとも１つの不活性ガスに対するＳのモル濃度は０．３５モルパーセントである、請求項６９に記載の方法。
【請求項７１】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項５９に記載の方法であって、
前記ステップ（ｉ）はＣｕ及びＩｎの混合物を元素又は合金の形で含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物であって、該少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３％である、該気体混合物が存在する中で、３０ないし６０分間、前記金属薄膜を熱処理し、ＣｕＳｅ及びＩｎＳｅの形の二元合金と、三元合金、すなわちＣｕＩｎＳｅ２との混合物を形成することを含み、
前記ステップ（ｉｖ）は、前記ステップ（ｉｉ）の前記第１の薄膜を以下の一連の熱処理ステップにかけることを含み、
第１の熱処理ステップは、前記ステップ（ｉｉ）の前記第１の薄膜を、１５ないし３０分内に５００℃ないし５５０℃の反応温度まで熱処理することを含み、
第２の熱処理ステップは、Ｈ２Ｓ及びＡｒ（ｇ）の気体混合物が存在する中で、５００℃ないし５５０℃の温度において前記ステップ（ｉｉ）の前記第１の薄膜をアニールすることを含み、Ａｒに対するＳｅのモル濃度は、前記一般的な化学式（ＩＩＩ）を有する四元合金を形成するために０．３５％である、請求項５９に記載の方法。
【請求項１】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法であって、該方法は、
（ｉ）ＩＢ族及びＩＩＩＡ族金属の混合物を含む金属薄膜を配設するステップと、
（ｉｉ）第１のＶＩＡ族元素（該第１のＶＩＡ族元素は、これ以降、ＶＩＡ１と呼ばれる）の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金及びＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される少なくとも１つの二元合金と、少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金との混合物を含む第１の薄膜を形成するための条件下で前記金属薄膜を熱処理するステップと、
（ｉｉｉ）第２のＶＩＡ２族元素（該第２のＶＩＡ族元素は、これ以降、ＶＩＡ２と呼ばれる）の発生源が存在する中で、ステップ（ｉｉ）の前記第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、前記ステップ（ｉｉ）の少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金とを含む第２の薄膜に変換するための条件下で、オプションで、前記第１の薄膜を熱処理するステップと、
（ｉｖ）ステップ（ｉｉ）の前記第１の薄膜又は前記ステップ（ｉｉｉ）の前記第２の薄膜のいずれかを熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を形成するステップとを含む、ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金又は五元合金以上の合金から成る半導体薄膜を製造するための方法。
【請求項２】
ステップ（ｉｉ）の前記第１の薄膜の前記混合物は、全ての前記少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金に対する全ての前記ＩＢ−ＶＩＡ１族合金及び／又は前記ＩＩＩＡ−ＶＩＡ１族合金のモル比が概ね一定に保持されるような安定した混合物である、請求項１に記載の方法。
【請求項３】
ステップ（ｉ）の前記金属薄膜は、オプションとして金属層でコーティングされた基板上に配設される、請求項１に記載の方法。
【請求項４】
前記金属層はＭｏ層である、請求項３に記載の方法。
【請求項５】
ステップ（ｉ）の前記金属薄膜は、Ｃｕ、Ｉｎ及びＧａから成るグループから選択される金属の混合物を含む、請求項１に記載の方法。
【請求項６】
ステップ（ｉ）の前記金属薄膜はＣｕ−Ｉｎ−Ｇａ合金金属薄膜である、請求項５に記載の方法。
【請求項７】
前記金属薄膜はＣｕ−Ｉｎ合金金属薄膜である、請求項５に記載の方法。
【請求項８】
前記ＶＩＡ１族元素はＳｅである、請求項１に記載の方法。
【請求項９】
前記ＶＩＡ１族元素の発生源は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物である、請求項１に記載の方法。
【請求項１０】
前記不活性ガスはＡｒである、請求項９に記載の方法。
【請求項１１】
前記少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０１ないし１５モルパーセントである、請求項９に記載の方法。
【請求項１２】
前記少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３モルパーセントである、請求項１１に記載の方法。
【請求項１３】
ステップ（ｉｉ）は３００ないし５００℃の反応温度において実行される、請求項１に記載の方法。
【請求項１４】
ステップ（ｉｉ）は３５０ないし４５０℃の反応温度において実行される、請求項１３に記載の方法。
【請求項１５】
ステップ（ｉ）の前記金属薄膜は、５分以内に、３００ないし５００℃の反応温度まで急速に加熱される、請求項１３に記載の方法。
【請求項１６】
前記ステップ（ｉｉ）中に、前記ステップ（ｉ）の前記金属薄膜は、１０ないし１２０分間、前記ＶＩＡ１の前記発生源に曝露される、請求項１に記載の方法。
【請求項１７】
前記ステップ（ｉ）の前記金属薄膜は、３０ないし６０分間、前記ＶＩＡ１の前記発生源に曝露される、請求項１６に記載の方法。
【請求項１８】
前記ステップ（ｉｉ）の前記第１の薄膜は、５０原子％未満の前記ＶＩＡ１元素を有する、請求項１に記載の方法。
【請求項１９】
前記ステップ（ｉｉ）の前記第１の薄膜は、５０原子％未満の前記Ｓｅを有する、請求項８に記載の方法。
【請求項２０】
前記ステップ（ｉｉ）の前記第１の薄膜は、前記少なくとも１つの二元合金及び前記少なくとも１つのＩＢ−ＩＩＩＡ−ＶＩＡ１族三元合金の前記混合物が安定した状態を確実に保持するための条件下で処理される、請求項１に記載の方法。
【請求項２１】
前記ＶＩＡ１元素の前記発生源は、前記混合物の安定性を保持するために除去される、請求項２０に記載の方法。
【請求項２２】
前記ステップ（ｉｉ）の前記第１の薄膜は、５ないし２０分間、不活性雰囲気に曝露される、請求項２０に記載の方法。
【請求項２３】
前記ステップ（ｉｉ）の前記第１の薄膜は、２００℃未満の温度まで冷却される、請求項２０に記載の方法。
【請求項２４】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＩｎＳｅ、ＣｕＳｅ及びＧａ２Ｓｅ３から成るグループから選択される少なくとも１つの二元合金と、ＣｕＩｎＳｅ２及びＣｕＧａＳｅ２から成るグループから選択される少なくとも１つの三元合金との混合物を含み、前記ＶＩＡ１はＳｅである、請求項５に記載の方法。
【請求項２５】
ＩＢ−ＩＩＩＡ−ＶＩＡ族五元合金半導体薄膜を製造するための請求項１に記載の方法であって、
前記ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（第１のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ１と呼ばれる）と、第２のＩＩＩＡ族元素（第２のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ２と呼ばれる）との混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、前記ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、２つの三元合金、すなわちＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１族合金との混合物を含む第１の薄膜を形成するための条件下で、前記ステップ（ｉ）の前記金属薄膜を熱処理することを含み、
前記ステップ（ｉｉｉ）が実行され、前記ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉ）の前記第１の薄膜を、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金、ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される少なくとも１つの合金と、前記ステップ（ｉｉ）の前記三元合金とを含む第２の薄膜に変換するための条件下で、前記ステップ（ｉｉ）の前記第１の薄膜を熱処理することを含み、
前記ステップ（ｉｖ）は、前記ステップ（ｉｉｉ）の前記第２の薄膜を熱処理して、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族五元合金半導体薄膜を形成することを含む、請求項１に記載の方法。
【請求項２６】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金の形の二元合金と、ＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１族合金の形の三元合金との混合物を含み、前記ステップ（ｉｉｉ）の前記第２の薄膜は、ＩＢ−ＶＩＡ１−ＶＩＡ２族合金、ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金の形の合金と、前記ステップ（ｉｉ）の三元合金との混合物を含む、請求項２５に記載の方法。
【請求項２７】
前記ステップ（ｉｖ）は、第１の熱処理ステップを含み、該ステップでは、前記ステップ（ｉｉｉ）の前記第２の薄膜が加熱され、ＩＢ−ＩＩＩＡ１−ＶＩＡ１−ＶＩＡ２族合金及びＩＢ−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族合金から成るグループから選択される四元合金の混合物を含む第３の薄膜が形成され、その後、前記第３の薄膜を第２の熱処理ステップにかけて、該ステップでは、前記第３の薄膜がＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１−ＶＩＡ２族五元合金半導体薄膜を形成するようにアニールされる、請求項２６に記載の方法。
【請求項２８】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、前記ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉｉ）の前記第２の薄膜を加熱して、前記第３の薄膜を形成することを含む、請求項２７に記載の方法。
【請求項２９】
前記ステップ（ｉｉｉ）の前記第２の薄膜は、５ないし１０分間、前記ＶＩＡ２の前記発生源に曝露される、請求項２８に記載の方法。
【請求項３０】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、４５０ないし６００℃の温度において前記ステップ（ｉｉｉ）の前記第２の薄膜を加熱して、前記第３の薄膜を形成することを含む、請求項２９に記載の方法。
【請求項３１】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、５００ないし５５０℃の温度において前記ステップ（ｉｉｉ）の前記第２の薄膜を加熱することを含む、請求項３０に記載の方法。
【請求項３２】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、１５ないし９０分間、前記第３の薄膜をアニールすることを含む、請求項２７に記載の方法。
【請求項３３】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、５００℃ないし６００℃の温度において前記第３の薄膜をアニールすることを含む、請求項３２に記載の方法。
【請求項３４】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、５２０℃ないし５８０℃の温度において前記第３の薄膜をアニールすることを含む、請求項３３に記載の方法。
【請求項３５】
前記ＩＢはＣｕであり、前記ＩＩＩＡ１はＩｎであり、前記ＩＩＩＡ２はＧａであり、前記ＶＩＡ１はＳｅであり、前記ＶＩＡ２はＳである、請求項２６又は２７に記載の方法。
【請求項３６】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、一般的な化学式ＩＩ、
Ｃｕ（Ｉｎ１−ｘＧａｘ）（Ｓｅ１−ｙＳｙ）２ （Ｉ）
を有する五元合金を形成するための条件下で、前記第３の薄膜をアニールすることを含む、請求項３５に記載の方法。
【請求項３７】
Ｓの発生源は、Ｈ２Ｓ及び少なくとも１つの不活性ガスの気体混合物である、請求項３５に記載の方法。
【請求項３８】
前記少なくとも１つの不活性ガスに対するＳのモル濃度は０．１ないし１０モルパーセントである、請求項３７に記載の方法。
【請求項３９】
前記少なくとも１つの不活性ガスに対するＳのモル濃度は０．３ないし０．５モルパーセントである、請求項３８に記載の方法。
【請求項４０】
前記ステップ（ｉｉｉ）において、前記ステップ（ｉｉ）の前記第１の薄膜は１００ないし５００℃の温度において熱処理される、請求項２５に記載の方法。
【請求項４１】
前記ステップ（ｉｉｉ）において、前記ステップ（ｉｉ）の前記第１の薄膜は４５０℃の温度において熱処理される、請求項４０に記載の方法。
【請求項４２】
前記ステップ（ｉｉｉ）において、前記ステップ（ｉｉ）の前記第１の薄膜は５ないし１０分間、熱処理される、請求項４０に記載の方法。
【請求項４３】
ＩＢ−ＩＩＩＡ−ＶＩＡ族合金半導体薄膜を製造するための請求項２５に記載の方法であって、
前記ステップ（ｉ）はＣｕ、Ｉｎ及びＧａの混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物であって、該少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３％である、該気体混合物が存在する中で、３０ないし６０分間、３５０℃ないし４５０℃の温度において前記金属薄膜を熱処理し、ＣｕＳｅ、ＩｎＳｅ、Ｇａ２Ｓｅ３の形の二元合金と、三元合金、すなわちＣｕＩｎＳｅ２及びＣｕＧａＳｅ２との混合物を含む第１の薄膜を形成することを含み、
前記ステップ（ｉｉｉ）は、Ｈ２Ｓ及び少なくとも１つの不活性ガスの気体混合物が存在する中で、５ないし１０分間、４００℃ないし５００℃の温度において前記ステップ（ｉｉ）の前記第１の薄膜を熱処理し、Ｃｕ（Ｓｅ，Ｓ）、Ｉｎ（Ｓｅ，Ｓ）及びＧａ（Ｓｅ，Ｓ）の形のスルホセレン化物と、前記ステップ（ｉｉ）の三元合金との混合物を含む第２の薄膜を形成することを含み、
前記ステップ（ｉｖ）は、Ａｒ内にＨ２Ｓが存在する中で、５ないし１０分間、５００℃ないし５５０℃の温度において、前記スルホセレン化物が前記ステップ（ｉｉ）の三元合金と反応するように前記ステップ（ｉｉ）の前記第２の薄膜を熱処理して、ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の混合物を含む第３の薄膜を形成し、その後、ＣｕＩｎ（Ｓｅ，Ｓ）２及びＣｕＧａ（Ｓｅ，Ｓ）２の前記混合物を、５２０℃ないし５８０℃の温度においてアニールし、前記一般的な化学式（Ｉ）を有する五元合金を形成することを含む、請求項２５に記載の方法。
【請求項４４】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項１に記載の方法であって、
前記ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、第１のＩＩＩＡ族元素（第１のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ１と呼ばれる）と、第２のＩＩＩＡ族元素（第２のＩＩＩＡ族元素は、これ以降、ＩＩＩＡ２と呼ばれる）との混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、前記ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ１−ＶＩＡ１族合金及びＩＩＩＡ２−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ１−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、前記ステップ（ｉ）の前記金属薄膜を熱処理することを含み、
前記ステップ（ｉｖ）は、前記ステップ（ｉｉｉ）の前記第１の薄膜を熱処理して、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１族四元合金半導体薄膜を形成することを含む、請求項１に記載の方法。
【請求項４５】
前記ステップ（ｉｉ）の前記熱処理は、４００℃の反応温度において実行される、請求項４４に記載の方法。
【請求項４６】
前記ステップ（ｉｖ）は、前記ステップ（ｉｉ）の前記第１の薄膜が加熱される第１の熱処理ステップと、その後に、前記第１の薄膜が、ＩＢ−ＩＩＩＡ１−ＩＩＩＡ２−ＶＩＡ１族四元合金半導体薄膜を形成するためにアニールされる第２の熱処理ステップとを含む、請求項４４に記載の方法。
【請求項４７】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、１００℃ないし６００℃の反応温度において前記ステップ（ｉｉ）の前記第１の薄膜を加熱することを含む、請求項４６に記載の方法。
【請求項４８】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、最初に、不活性ガスが存在する中で前記ステップ（ｉｉ）の前記第１の薄膜をアニールし、その後、ＶＩＡ１の発生源が存在する中で前記第１の薄膜をアニールすることを含む、請求項４６に記載の方法。
【請求項４９】
前記ステップ（ｉｉ）の前記第１の薄膜は最初に、前記不活性ガスが存在する中で、１００ないし６００℃の温度においてアニールされる、請求項４８に記載の方法。
【請求項５０】
前記ステップ（ｉｉ）の前記第１の薄膜は最初に、前記不活性ガスが存在する中で、５００ないし５５０℃の温度においてアニールされる、請求項４９に記載の方法。
【請求項５１】
前記第１の薄膜は最初に、前記不活性ガスが存在する中で、１０ないし６０分間、アニールされる、請求項４９に記載の方法。
【請求項５２】
前記ステップ（ｉｉ）の前記第１の薄膜は、その後、ＶＩＡ１の発生源が存在する中で、少なくとも３０分間、アニールされる、請求項４８に記載の方法。
【請求項５３】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＶＩＡ１の発生源が存在する中で、５００℃の温度においてアニールされる、請求項５２に記載の方法。
【請求項５４】
ＩＢはＣｕであり、ＩＩＩＡ１はＩｎであり、ＩＩＩＡ２はＧａであり、ＶＩＡ１はＳｅである、請求項４４又は４６に記載の方法。
【請求項５５】
前記四元合金は化学式（ＩＩ）、
Ｃｕ（ＩｎＧａ）Ｓｅ２ （ＩＩ）
を有する、請求項５４に記載の方法。
【請求項５６】
Ｓｅの発生源は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物である、請求項５４に記載の方法。
【請求項５７】
前記少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．１２パーセントである、請求項５６に記載の方法。
【請求項５８】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項４４に記載の方法であって、
前記ステップ（ｉ）はＣｕ、Ｉｎ及びＧａの混合物を元素又は合金の形で含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物であって、該少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３％である、該気体混合物が存在する中で、３０ないし６０分間、４００℃の温度において前記金属薄膜を熱処理し、ＣｕＳｅ、ＩｎＳｅ、Ｇａ２Ｓｅ３の形の二元合金と、ＣｕＩｎＳｅ２合金だけの形の三元合金との混合物を形成することを含み、
前記ステップ（ｉｉ）の前記第１の薄膜を以下の一連の熱処理ステップにかけることを含み、
第１の熱処理ステップは、前記ステップ（ｉｉ）の前記第１の薄膜を、１５ないし３０分内に５００℃ないし５５０℃の反応温度まで熱処理することを含み、
第２の熱処理ステップは、最初に、Ａｒ（ｇ）内で、少なくとも１５分間、５００℃ないし５５０℃の反応温度において前記ステップ（ｉｉ）の前記第１の薄膜をアニールすること、及びその後、Ｈ２Ｓｅ及びＡｒ（ｇ）の気体混合物が存在する中で前記ステップ（ｉｉ）の前記第１の薄膜をアニールすることを含み、Ａｒに対するＳｅのモル濃度は、前記一般的な化学式（ＩＩ）を有する四元合金を形成するために０．１２％である、請求項４４に記載の方法。
【請求項５９】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項１に記載の方法であって、
前記ステップ（ｉ）は、少なくとも１つのＩＢ族元素と、ＩＩＩＡ族元素との混合物を含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、前記ＶＩＡ１の発生源が存在する中で、ＩＢ−ＶＩＡ１族合金、ＩＩＩＡ−ＶＩＡ１族合金から成るグループから選択される二元合金と、ＩＢ−ＩＩＩＡ−ＶＩＡ１族合金である三元合金との混合物を含む第１の薄膜を形成するための条件下で、前記ステップ（ｉ）の前記金属薄膜を熱処理することを含み、
前記ステップ（ｉｖ）は、ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉ）の前記第１の薄膜を熱処理して、ＩＢ−ＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族四元合金半導体薄膜を形成することを含む、請求項１に記載の方法。
【請求項６０】
前記ステップ（ｉｖ）は、前記ステップ（ｉｉ）の前記第１の薄膜が加熱される第１の熱処理ステップと、その後に、前記ステップ（ｉｉ）の前記第１の薄膜が、ＩＢ−ＩＩＩＡ−ＶＩＡ１−ＶＩＡ２族四元合金を形成するためにアニールされる第２の熱処理ステップとを含む、請求項５９に記載の方法。
【請求項６１】
前記ステップ（ｉｖ）の前記第１の熱処理ステップは、１００ないし６００℃の反応温度まで、前記ステップ（ｉｉ）の前記第１の薄膜を加熱することを含む、請求項６０に記載の方法。
【請求項６２】
前記ステップ（ｉｖ）の前記第２の熱処理ステップは、ＶＩＡ２の発生源が存在する中で、前記ステップ（ｉｉ）の前記第１の薄膜をアニールすることを含む、請求項６０に記載の方法。
【請求項６３】
前記ステップ（ｉｉ）の前記第１の薄膜は、前記ＶＩＡ２の発生源が存在する中で、１００℃ないし６００℃の温度においてアニールされる、請求項６２に記載の方法。
【請求項６４】
前記ステップ（ｉｉ）の前記第１の薄膜は、前記ＶＩＡ２の発生源が存在する中で、５００℃ないし５５０℃の温度においてアニールされる、請求項６３に記載の方法。
【請求項６５】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＶＩＡ２の発生源が存在する中で、５００℃の温度においてアニールされる、請求項６４に記載の方法。
【請求項６６】
前記ステップ（ｉｉ）の前記第１の薄膜は、ＶＩＡ２の発生源が存在する中で、少なくとも３０分間、アニールされる、請求項６２に記載の方法。
【請求項６７】
前記ＩＢはＣｕであり、前記ＩＩＩＡ族元素はＩｎであり、前記ＶＩＡ１はＳｅであり、前記ＶＩＡ２はＳである、請求項５９又は６０に記載の方法。
【請求項６８】
前記四元合金は化学式（ＩＩＩ）
ＣｕＩｎ（Ｓｅ１−ｙＳｙ）２ （ＩＩＩ）
を有する、請求項６７に記載の方法。
【請求項６９】
Ｓの発生源は、Ｈ２Ｓ及び少なくとも１つの不活性ガスの気体混合物である、請求項６７に記載の方法。
【請求項７０】
前記少なくとも１つの不活性ガスに対するＳのモル濃度は０．３５モルパーセントである、請求項６９に記載の方法。
【請求項７１】
ＩＢ−ＩＩＩＡ−ＶＩＡ族四元合金半導体薄膜を製造するための請求項５９に記載の方法であって、
前記ステップ（ｉ）はＣｕ及びＩｎの混合物を元素又は合金の形で含む金属薄膜を配設することを含み、
前記ステップ（ｉｉ）は、Ｈ２Ｓｅ及び少なくとも１つの不活性ガスの気体混合物であって、該少なくとも１つの不活性ガスに対するＳｅのモル濃度は０．０５ないし０．３％である、該気体混合物が存在する中で、３０ないし６０分間、前記金属薄膜を熱処理し、ＣｕＳｅ及びＩｎＳｅの形の二元合金と、三元合金、すなわちＣｕＩｎＳｅ２との混合物を形成することを含み、
前記ステップ（ｉｖ）は、前記ステップ（ｉｉ）の前記第１の薄膜を以下の一連の熱処理ステップにかけることを含み、
第１の熱処理ステップは、前記ステップ（ｉｉ）の前記第１の薄膜を、１５ないし３０分内に５００℃ないし５５０℃の反応温度まで熱処理することを含み、
第２の熱処理ステップは、Ｈ２Ｓ及びＡｒ（ｇ）の気体混合物が存在する中で、５００℃ないし５５０℃の温度において前記ステップ（ｉｉ）の前記第１の薄膜をアニールすることを含み、Ａｒに対するＳｅのモル濃度は、前記一般的な化学式（ＩＩＩ）を有する四元合金を形成するために０．３５％である、請求項５９に記載の方法。
【図１】
【図２】
【図２】
【図３】
【図４】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１５】
【図１６】
【図１７】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図２】
【図３】
【図４】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１５】
【図１６】
【図１７】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公表番号】特表２００７−５０３７０８（Ｐ２００７−５０３７０８Ａ）
【公表日】平成１９年２月２２日（２００７．２．２２）
【国際特許分類】
【出願番号】特願２００６−５２３１０９（Ｐ２００６−５２３１０９）
【出願日】平成１６年８月１３日（２００４．８．１３）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５１４５８
【国際公開番号】ＷＯ２００５／０１７９７８
【国際公開日】平成１７年２月２４日（２００５．２．２４）
【出願人】（５０６０５１６２５）ユニヴァーシティ オブ ヨハネスバーグ (2)
【Ｆターム（参考）】
【公表日】平成１９年２月２２日（２００７．２．２２）
【国際特許分類】
【出願日】平成１６年８月１３日（２００４．８．１３）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５１４５８
【国際公開番号】ＷＯ２００５／０１７９７８
【国際公開日】平成１７年２月２４日（２００５．２．２４）
【出願人】（５０６０５１６２５）ユニヴァーシティ オブ ヨハネスバーグ (2)
【Ｆターム（参考）】
[ Back to top ]