【課題】クロックゲーティングを行う論理回路において、待機電力を低減すること又は誤動作を抑制すること。
【解決手段】論理回路は、クロック信号が供給されない期間に渡って、ソース端子及びドレイン端子に電位差が存在する状態でオフするトランジスタを有する。該トランジスタのチャネル形成領域は、水素濃度が低減された酸化物半導体によって構成される。具体的には、当該酸化物半導体の水素濃度は、５×１０^１９（ａｔｏｍｓ／ｃｍ^３）以下である。そのため、当該トランジスタのリーク電流を低減することができる。その結果、当該論理回路の待機電力を低減すること及び誤動作を抑制することができる。 （もっと読む）

【課題】通常動作モード、低消費電力動作モードでの省電力化等を図れる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第１の電源電圧ＶＤＤＡを出力する第１のレギュレーターＲＧ１と、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第２の電源電圧ＶＤＤＢを出力する第２のレギュレーターＲＧ２と、第１の電源電圧ＶＤＤＡが供給され、通常動作モード及び低消費電力動作モードにおいて動作する第１のロジック回路ＬＧ１と、第２の電源電圧ＶＤＤＢが供給され、通常動作モードにおいて動作し、低消費電力動作モードでは非動作になる第２のロジック回路ＬＧ２を含む。 （もっと読む）

【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタと、酸化物半導体以外の半導体材料を用いて構成された論理回路と、を有し、前記トランジスタのソース電極またはドレイン電極の一方と、前記論理回路の少なくとも一の入力とは電気的に接続され、前記トランジスタを介して、前記論理回路に少なくとも一の入力信号が供給される半導体装置である。ここで、トランジスタのオフ電流は１×１０^−１３Ａ以下であるのが望ましい。 （もっと読む）

【課題】開発の早期において、様々な条件におけるクロストーク耐性を確認することができる半導体装置を提供する。
【解決手段】信号発生回路３と、遅延回路４０、４１、４２、４３、…、４ｍと、遅延回路５０、５１、５２、５３、…、５ｍと、出力バッファ７０、７１、７２、７３、…、７ｍそれぞれに対応して設けられ、遅延回路４０、４１、４２、４３、…、４ｍから出力された信号または遅延回路５０、５１、５２、５３、…、５ｍから出力された信号のいずれかを選択して対応する出力バッファ７０、７１、７２、７３、…、７ｍに出力する選択回路６０、６１、６２、６３、…、６ｍと、を備える。 （もっと読む）

【課題】デジタル回路とアナログ回路とを混載して成る半導体集積回路において、前記デジタル回路によってメモリなどの外部負荷を駆動するにあたって、グランドバウンスによるアナログ回路への影響を抑えつつ、前記外部負荷がデジタル回路からの矩形波パルスを受信するにあたって、ＯＮ／ＯＦＦ（「１」／「０」）判定のマージンを最大にする。
【解決手段】外部負荷３を駆動するメインドライバ回路７を、複数段のインバータＩＮＶ１〜ＩＮＶ３を備える多段階電圧制御型のプリドライバ回路６を介して駆動するようにし、そのインバータＩＮＶ１〜ＩＮＶ３の使用段数を切換え回路１２で切換えられるようにする。そして、雑音検出回路１３によって検出されるグランドバウンスのレベルが、小さいときにはインバータＩＮＶ３のみを使用して前記矩形波パルスの鈍りを小さくし、大きいときにはインバータＩＮＶ１〜ＩＮＶ３を使用して、グランドバウンスを抑える。 （もっと読む）

【課題】スイング領域を変換せずに、ＣＭＬ領域でスイングする信号の電源電圧レベルをシフトすることができる回路を提供する。
【解決手段】第１の電源電圧ＶＤＤ１を電源として用い、第１のレベルを基準としてスイングするＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｐを受信して、そのスイング基準レベルを第２のレベルに切り換えて降圧ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｌとして出力するスイングレベル切換部２２０と、第２の電源電圧ＶＤＤ２を電源として用い、スイングレベル切換部２２０から伝達される降圧ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿ＬをバッファリングするＣＭＬクロック伝達バッファリング部２４０と、第１の電源電圧ＶＤＤ１を電源として用い、ソースクロックＣＭＬ＿ＩＮをバッファリングして、ＣＭＬクロックＣＭＬ＿ＴＲＡＮＳ＿Ｐを生成した後、スイングレベル切換部２２０に提供するＣＭＬクロック生成バッファリング部２００とを備える。 （もっと読む）

【課題】待機電流を抑制することによって、低消費電力のスイッチトキャパシタ型積分器を実現する。
【解決手段】φ１において入力信号の電荷をサンプリングするサンプルキャパシタＣ１と、φ２においてサンプルキャパシタＣ１の電荷を仮想ノード４を介して累積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１，ＭＮ１と、主トランジスタＭＰ１，ＭＮ１のゲート端子と仮想接地ノード４の間に挿入された校正キャパシタＣ３，Ｃ４と、φ１において校正キャパシタＣ３，Ｃ４に対して、仮想ノード４が基準電位Ｖｃｍにあるときの主トランジスタＭＰ１，ＭＮ１のゲート・ソース間電圧が略閾値電圧となる電位差が生じるように電荷を供給する校正装置１２と、を有する。 （もっと読む）

【課題】電源電圧の定格範囲のうち最大値で駆動される場合にも特性の劣化を抑制することができるレベルシフト回路を提供する。
【解決手段】レベルシフト回路２Ａは、第１入力端子１１、第２入力端子１２、第３入力端子１３、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１バッファ回路５１Ａ、第２バッファ回路５２Ａおよび第１インバータ回路６０を備える。第１バッファ回路５１Ａは、ＰＭＯＳトランジスタＱＰ_１１およびＮＭＯＳトランジスタＱＮ_１１からなる前段のインバータ回路と、ＰＭＯＳトランジスタＱＰ_１２およびＮＭＯＳトランジスタＱＮ_１２からなる後段のインバータ回路とが、縦列接続されて構成され、更にＰＭＯＳトランジスタＱＰ_１３を備える。 （もっと読む）

【課題】 低電力モードを有するＬＳＩにおいて、低電力モードで電力が低減されていない場合にも、ＬＳＩを搭載する機器が性能劣化等に至るのを防止することが可能なＬＳＩを提供する。
【解決手段】 動作モードを指示し、そのモードの通りに動作しているかを検出する回路であって、低電力モード時の電流を擬似的に測定し、低電力モードに移行したにもかかわらず実際には電流が低減されていない場合に警告信号を発する。 （もっと読む）

【課題】従来は、ヒータの制御を主制御部が行うようにしていたため、低温起動時において、装置内が所定の温度以上に加熱され装置動作に入る前の段階で、装置全体に電力を供給することになり、消費電力が多くなるという課題があった。
【解決手段】伝送装置を、主制御部と、消費電力が主制御部よりも小さい副制御部と、伝送装置外部との間で信号を送受信するインタフェース部と、該インタフェース部で受信した信号を増幅する増幅部と、伝送装置内を所定の温度に加熱する加熱部と、伝送装置内の温度を検出する温度検出部とから構成し、伝送装置の起動時において、まず副制御部が起動され、副制御部が増幅部への電力供給を行うとともに、温度検出部により伝送装置内の温度を検出し、伝送装置内が所定の温度以上である場合は、主制御部の起動を行い、伝送装置内が所定の温度未満である場合は、加熱部を加熱制御し、伝送装置内が所定の温度以上になると主制御部の起動を行うようにする。 （もっと読む）

【課題】付加レイテンシを有する半導体装置を提供する。
【解決手段】コマンドを受信し、コマンドが受信された時点から始まる付加レイテンシ区間の終了時点で、対応するメモリアクセス動作を行い、位相制御部及び制御部を具備でき、位相制御部は、クロック信号の位相を制御して位相制御クロック信号を生成でき、制御部は、付加レイテンシ区間のうち所定の時点で、ディスエーブル状態の位相制御部をイネーブルさせる第１論理状態の制御信号を生成して出力できる半導体装置である。 （もっと読む）

【課題】ヒステリシス電圧や応答速度の電源電圧依存性を緩和し、幅広い範囲の電源電圧条件下で動作するヒステリシス特性を有する入力回路を提供すること。
【解決手段】低電源電圧条件下でヒステリシス電圧が小さくなる回路（ＰＭＯＳトランジスタ１０１〜１０３及び、インバータ５０１）と、低電源電圧条件下でヒステリシス電圧が大きくなる回路（ＰＭＯＳトランジスタ１０１、１０４及び、インバータ５０１）とを設けた。 （もっと読む）

【課題】集積回路の一部分を低電力状態にすることができるだけでなく、そのような部分がこの低電力状態から出る時に、迅速に処理動作を再開できることが望ましい。これを支援するために、論理回路の状態変数は、低電力状態の間維持される必要がある。
【解決手段】集積回路２は、実質（virtual）電力線６、８に接続される論理回路４を含む。これらの実質電力線は、電力制御トランジスタ１０、１６を介して、電力供給源１４に接続される。電力制御装置２０は、導電状態にある多数の電力制御トランジスタ１０、１６を決定する、制御信号を生成し、したがって、中間電圧レベルを有するように実質電力線を制御する。中間電圧レベルを選択して、論理回路を保持モードで維持してもよく、この状態は論理回路４内で維持されるが、処理動作は行われない。機能モードが再入力されると、ヘッダーおよびフッタートランジスタ１０、１６のすべてが導電状態に切り替えられ得る。 （もっと読む）

【課題】電源電圧を低下させた場合であっても、正しくデータ転送が可能な半導体装置を提供する。
【解決手段】出力ドライバ１００と、出力ドライバ１００の特性を切り替える特性切替回路１８を備える。特性切替回路１８は、電源ラインに供給される電源電圧ＶＤＤＱが第１の電圧ＶＤＤＱ１である場合における出力ドライバ１００の出力信号の立ち上がり時間及び立ち下がり時間と、電源ラインに供給される電源電圧ＶＤＤＱが第２の電圧ＶＤＤＱ２である場合における出力ドライバ１００の出力信号の立ち上がり時間及び立ち下がり時間を互いに一致させる。これにより、電源電圧を低下させても高調波成分やクロストークによる影響が増大することがない。また、電源電圧を低下させてもレシーバ側における受信条件が変化しないことから、電源電圧にかかわらず信号の送受信を正しく行うことが可能となる。 （もっと読む）

【課題】半導体装置の出力ドライバーのインピーダンスのバラツキを抑制し、高速なキャリブレーションを実現する。
【解決手段】半導体装置の出力ドライバーと同一構成のレプリカ回路を含むキャリブレーション回路をチップ内に予め用意する。出力ドライバーに最大電流を流す電圧条件をレプリカ回路に与え、レプリカ回路のインピーダンスを外部抵抗の抵抗値に一致させるように制御し、第１のキャリブレーションを行う。第２のキャリブレーションは、第１のキャリブレーションで得られたテーブルパラメータを使用してレプリカ回路を使用することなく出力ドライバーのインピーダンス調整を行う。 （もっと読む）

【課題】デプレション型の単極性のトランジスタでも動作可能な論理回路を提供することを課題とする。
【解決手段】ソースフォロワ回路と、該ソースフォロワ回路の出力部が入力部に接続され、具備するトランジスタのすべてが単極性の論理回路と、を有し、ソースフォロワ回路に接続されている低電位側の配線の電位は、該トランジスタのすべてが単極性の論理回路に接続されている低電位側の配線よりも低くして論理回路を構成する。このようにすることで、デプレション型の単極性のトランジスタでも動作可能な論理回路を提供することができる。 （もっと読む）

【課題】本発明は、レベルシフタ誤動作防止回路に係り、レベルシフタの誤動作を、信号伝達の過大な遅延と消費電流の増大とを招くことなく防止することにある。
【解決手段】伝達すべき信号に応じて駆動されるＮ型トランジスタ３０と、Ｎ型トランジスタ３０の出力に応じて駆動されるＰ型トランジスタ３２と、Ｐ型トランジスタ３２を駆動するために設けられるプルアップ抵抗３４と、を有する、基準電圧が互いに異なる２つの回路系の間で信号伝達を行うレベルシフタ１６の誤動作を防止する回路において、２つの回路系の基準電圧が相対変位した際、Ｎ型トランジスタ３０に存在する寄生容量３６へプルアップ抵抗３４を介して充電電流が供給される前に、その寄生容量３６へ充電電流を供給する急速充電手段を設ける。 （もっと読む）

【課題】ゲートリークによる消費電力の増大を抑制し、電源［ＶＤＤ］−［ＧＮＤ］間のノイズを低減すること。
【解決手段】本発明の半導体集積回路は、機能ブロックと領域部３ｂとを具備している。機能ブロックは、電源［ＶＤＤ］−［ＧＮＤ］間に設けられ、常に動作する。領域部３ｂにおいて、周辺機能ブロック４は、信号線９と電源［ＧＮＤ］との間に設けられ、動作モード又は非動作モードを実行する。電源スイッチＭＰは、電源［ＶＤＤ］と信号線９との間に設けられ、動作モードにおいて電圧ＶＤＤを信号線９に供給し、非動作モードにおいて信号線９への電圧ＶＤＤの供給を遮断する。ＭＯＳトランジスタは、周辺機能ブロック４に設けられ、そのバックゲートに電源［ＶＤＤ］と電源［ＧＮＤ］との一方の電源が接続されていて、非動作モードにおいて、そのゲートに他方の電源が接続され、そのゲートとバックゲート間に寄生容量を発生する。 （もっと読む）

【課題】異なる電圧レベル規定間でインターフェースすることのできる、入力／出力（ＩＯ）インターフェース・サーキットを提供する。
【解決手段】供給電圧から、制御できる範囲で第１バイアス電圧を作り出し、ＩＯレシーバーの作動電圧耐容最高リミット以下に抑える作業、及び、ＩＯパッドを通して供給されている外部電圧から、制御できる範囲で第２バイアス電圧を作り出し、ＩＯレシーバーの作動電圧耐容最高リミット以下に抑える作業、を含む手法。この手法はまた、ノーマル状態及び耐性状態の際には第１バイアス電圧、あるいはフェイルセーフ状態の際には第２バイアス電圧から、出力電圧を導出する作業をも含む。耐性状態とは、集積回路のＩＯパッドを通して供給されている外部電圧が、ゼロと供給電圧以上の値との間で変化する作動モードであり、フェイルセーフ状態とは、供給電圧がゼロの作動モードである。 （もっと読む）

【課題】バス面積を削減し、バス配線容量の増加を抑え、バスのフローティング状態を回避する際の消費電力を低減するバス回路を提供すること。
【解決手段】入力信号と制御信号がそれぞれ入力される複数の入力部と、複数の入力部の出力を互いに接続したバスと、バスからのバス信号を入力として信号を保持するラッチ回路を有する出力部とを備えるバス回路である。バス回路は、バスがフローティング状態となる場合に、出力部のラッチ回路に保持された信号をバスに出力する。 （もっと読む）