【課題】 異なったＬＶＴＴＬ Ｉ／Ｏ規格に対して互換性を持つように集積回路の各Ｉ／Ｏを個別に再構成する回路を提供する。
【解決手段】 上述課題は１つのＩ／Ｏ電源電圧のみを用いて達成でき、この電圧は特定の用途に要求されるＩ／Ｏ電圧のうち最も高いものである。回路はＩ／Ｏセルの出力電圧を、適合されるべきＬＶＴＴＬ規格のＶＯＨよりも高く最高ＶＩＨよりも低くなるように調節することによって動作する。Ｉ／Ｏセルは、Ｉ／Ｏ電源電圧とパッドの間に接続されるプルアップトランジスタと、該パッドの電圧と対応の規格に応じた基準電圧とを差動増幅する差動増幅器と、差動増幅器の出力信号と出力制御信号とにプルアップトランジスタを選択的にオン状態とするロジックゲートを備える。各Ｉ／Ｏセルは別個に再構成可能であるため、任意のＩ／Ｏを任意のＬＶＴＴＬ仕様に適合させることができる。 （もっと読む）

【課題】第１及び第２入力信号の電圧レベルが変化する範囲に拘わらず、常時、適切なレベルで振幅する出力信号を出力することが可能なレベル変換回路を提供する。
【解決手段】Ｎ型トランジスタ２１、２２を入力差動対として有し、外部から入力される第１及び第２入力信号ＩＮ１、ＩＮ２をＮ型トランジスタ２１、２２のゲートに受ける第１差動増幅部２と、Ｐ型トランジスタ３１、３２を入力差動対として有し、第１及び第２入力信号ＩＮ１、ＩＮ２をＰ型トランジスタ３１、３２のゲートに受ける第２差動増幅部３と、第１及び第２入力信号ＩＮ１、ＩＮ２の電圧レベルを所定の基準電位ＶＲＥＦと比較し、各々の電圧レベルが基準電位ＶＲＥＦよりも高いか否かを判定する入力判定部４と、入力判定部４の判定結果に応じて第１及び第２差動増幅部２、３のいずれか一方の出力を選択する出力選択部５とを備えたレベル変換回路１。 （もっと読む）

【課題】
複数の電源を有する半導体集積回路装置において、複数の電源が半導体集積回路装置の外部、内部であるに関わらず、それら電源の立ち上げ順序に依存せずに各回路のオン状態を一意に制御するためのシーケンス制御信号を生成することができる半導体集積回路装置を提供する。
【解決手段】
半導体集積回路装置１００は、第1電源ＶＣＣ１で動作する第１電子回路１２０と、第２電源ＶＣＣ２で動作する第２電子回路１４０と、第1電源ＶＣＣ１および第２電源ＶＣＣ２の電圧の大きさを所定の検知レベルで検出し、第１電子回路１２０のオン動作を制御するためのシーケンス制御信号ＰＳ１、および第２電子回路１４０の所期化を行うためのパワーオンリセット信号ＰＯＲを生成するシーケンス制御回路１８０を備える。 （もっと読む）

【課題】単電源駆動の構成において常に所望のバイアス条件が得られると共に、生産性の向上、コストの低減を図ることができるようにする。
【解決手段】Ｎ−ｃｈディプレッション型ＦＥＴ１を単一の正電源３で駆動する構成において、ＦＥＴ１のソースと接地との間に、ソース電圧を制御するための第１（ＮＰＮ）トランジスタＱ1 が接続され、この第１トランジスタＱ1 のベースには、このベースにＦＥＴ１のドレイン電流の大きさに応じた調整用電流を供給するための第２（ＰＮＰ）トランジスタＱ2 が接続される。また、ＦＥＴ１のドレインと正電源３との間に、ドレイン電流検出用の抵抗Ｒ_３が接続され、上記第１トランジスタＱ1 によりＦＥＴ１のソース電圧を制御することで、ＦＥＴ１のドレイン電流が常に一定となるように自動調整を行う。 （もっと読む）

【課題】通信速度の高速化に加えて、消費電力の低減や、あるいは伝送波形品質の向上が図れる出力ドライバ回路を提供する。
【解決手段】例えば、正極および負極出力ノード（ＴＸＰ，ＴＸＮ）を電圧で駆動する電圧信号生成回路ブロックＶＳＧ＿ＢＫと、データ入力信号ＤＩＮ＿Ｐ，ＤＩＮ＿Ｎの遷移を受けてパルス信号を生成するパルス信号生成回路ＰＧＥＮ１，ＰＧＥＮ２と、当該パルス信号のパルス幅の期間でＴＸＰ，ＴＸＮを電流で駆動する電流信号生成回路ブロックＩＳＧ＿ＢＫｐ１，ＩＳＧ＿ＢＫｎ１を備える。電流信号生成回路ブロックは、ＴＸＰ，ＴＸＮの寄生容量（Ｃｐ１，Ｃｐ２）を高速に充電すると共に、パルス幅に応じたプリエンファシスを行う。ＶＳＧ＿ＢＫは、ＴＸＰ，ＴＸＮにおける定常状態の電圧レベルを定めると共に、ＴＸＰ，ＴＸＮをインピーダンスＺ０で終端する。 （もっと読む）

【課題】電源電圧の低電圧化に対応可能とし高速化を実現するレベルシフタ回路の提供。
【解決手段】第１の電源と基準電源に対応した振幅の入力信号に応答してオン・オフが制御される第１のトランジスタと、入力信号の相補信号に応答してオン・オフが制御される第２のトランジスタと、縦積み接続された第３、第４、第５、第６のトランジスタと、を備え、第１及び第２のトランジスタは第１導電型で、第３乃至第６のトランジスタは第２導電型で、第１、第３、第５のトランジスタは、基準電源と、第１の電源電圧と異なる電圧の第２の電源との間に接続され、第２、第４、第６のトランジスタは、基準電源と、第２の電源との間に接続され、第１のノードは、第４トランジスタの入力端子と第５のトランジスタの入力端子に共通に接続され、第２のノードは、第３トランジスタの入力端子と第６のトランジスタの入力端子に共通に接続する。 （もっと読む）

【課題】同一電源系統に接続された複数の主バッファの動作台数の変化により生じる半導体装置の出力のばらつきを抑制すること。
【解決手段】本発明の一態様に係る半導体装置は、入力されるデータに応じて複数の信号線を駆動する、複数の主バッファを備える主バッファ回路２と、主バッファと同数のダミーバッファを備えるダミーバッファ回路５と、主バッファ回路２及びダミーバッファ回路５に接続された電源と、主バッファ回路２が接続された主バッファ配線と、ダミーバッファ回路５に接続され、主バッファ配線と略同一の負荷を有するダミーバッファ配線と、主バッファ回路の複数の主バッファのスイッチング状況を検知するスイッチング検出回路３と、スイッチング検知結果に基づいて、ダミーバッファのスイッチング数を制御するダミーバッファスイッチング回路４とを備える。 （もっと読む）

【課題】カップリングノイズを減少させることができる半導体メモリのデータ出力回路およびその制御方法を提供すること。
【解決手段】複数のグローバルラインと、複数のデータを互いに異なるタイミングで複数のグローバルラインに出力するように構成されたセンスアンプブロックと、複数のグローバルラインを介して伝送された複数のデータを互いに異なるタイミングでラッチするように構成されたパイプラッチブロックと、アドレス信号を用いてセンスアンプブロックの出力タイミングとパイプラッチブロックのラッチタイミングとを制御するように構成された制御部とを備えることを特徴とする。 （もっと読む）

【課題】動作電流を変えても直流出力電圧の変わらない差動論理回路及び分周回路、さらには、周波数シンセサイザにおける動作電流の調整方法を提供する。
【解決手段】複数対の差動論理信号を入力し論理演算を行ってその結果を一対の差動信号出力端子から出力する差動論理部と、差動論理部に電流を供給する電流源回路であって前記電流の大きさが制御可能な電流源回路と、差動信号出力端子に接続された負荷回路と、負荷回路に接続され、一対の差動信号出力端子の直流出力電圧が一定の電圧になるように負荷回路の負荷を制御する負荷制御回路と、を備える。 （もっと読む）

【課題】動作電圧を制御してプロセスばらつきを補償する条件で設計した半導体集積回路の起動問題を解消する。
【解決手段】本発明による半導体集積回路は、プロセスばらつきに対して第１のコーナー条件で設計された第１回路部１と、第１の条件より狭い第２のコーナー条件で設計された第２回路部２と、第１回路部１における遅延量に応じて、第１回路部１及び第２回路部２に供給する動作電圧を変更し、動作電圧の変化による遅延特性が第２コーナー条件における遅延特性に適合した場合、第２回路２を起動する制御部１２とを具備する。 （もっと読む）

【課題】省電力化および信頼性の向上、または小面積化を実現可能な半導体装置を提供する。
【解決手段】電源遮断が行われない内部電源Ｖｉｎｔ０と電源遮断が行われる内部電源Ｖｉｎｔ１との間を接続する電源スイッチＳＷと、電源遮断が行われる内部電源Ｖｉｎｔ１の電圧を判定する内部電圧判定回路ＶＩＮＴＤＥＴを設ける。電源遮断が行われる内部電源Ｖｉｎｔ１は、外部電源Ｖｅｘｔからレギュレータ回路ＶＲＥＧを用いて生成する。Ｖｉｎｔ１の電源遮断時は、ＳＷをオフにし、ＶＲＥＧのオフおよびＶＲＥＧ出力の接地電位ＧＮＤへのショートを行い、Ｖｉｎｔ１の電源復帰時は、ＶＲＥＧのオンおよびショートの解除を行い、上昇したＶｉｎｔ１の電圧をＶＩＮＴＤＥＴで判定した上で回路ブロックＢＬＫ１の動作開始およびＳＷのオンを行う。 （もっと読む）

【課題】レベル変換における動作範囲を広くする。
【解決手段】第１の電位（ＶＤＤ１）の波高値を有する入力パルス信号（ＶＩＮ）を入力するＣＭＯＳインバータ回路（Ｐ１、Ｎ１）と、第１の電位よりも高電位となる第２の電位（ＶＤＤ２）の電源で動作し、一端（ＮＤ１）をＣＭＯＳインバータ回路の出力端に接続し、他端から第２の電位の波高値を有し入力パルス信号と同相の出力パルス信号（ＶＯＵＴ）を出力するラッチ回路（ＩＮＶ１、Ｐ３）と、第１の電位以上かつ第２の電位未満の電源供給をＣＭＯＳインバータ回路に対して行う電源供給回路（Ｐ２、ＩＮＶ２）と、を備え、電源供給回路は、入力パルス信号が少なくとも接地レベルとなる場合に電源供給を制限するように機能する。 （もっと読む）

【課題】消費電力低下および速度向上が可能なレベルシフト回路を提供する。
【解決手段】レベルシフト回路２は、第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１ブートストラップ回路５１および第２ブートストラップ回路５２を備える。第１ブートストラップ回路５１は、第１充電用スイッチ５１１，第１転送用スイッチ５１２，第１容量部５１３および第１インバータ回路５１４を含む。第２ブートストラップ回路５２は、第２充電用スイッチ５２１，第２転送用スイッチ５２２，第２容量部５２３および第２インバータ回路５２４を含む。 （もっと読む）

【課題】消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供すること。
【解決手段】ＰＬＤ回路は、各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの一端に第１の非直流電源ＶＳ１が供給される。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの各トランジスター列は、複数の入力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）によってオン・オフされる。第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。 （もっと読む）

【課題】
内部電源回路からの内部電源電圧が安定状態となり、レベルシフタの入力が適正となった後に、レベルシフタを活性化させるパワーダウンモードの復帰シーケンスを備えた電子回路を提供する。
【解決手段】
電源電圧からシステム電圧を発生するシステム電圧発生回路１０と、システム電圧を供給されて動作する内部回路３０と、入出力回路２４と、内部回路からの信号を入力し、電源電圧の電圧レベルに変換し入出力回路へ出力するレベルシフタ２３と、レベルシフタを制御する制御回路４０とを備え、システム電圧発生回路１０が停止状態から動作状態へ移行するとき、制御回路は内部回路が動作状態であることを判定する第１の判定手段４１と、システム電圧が所定値に達したか、または所定値に収束したかを判定する第２の判定手段４２とを備え、双方の判定手段の結果に基づいてレベルシフタを活性化する構成とした。 （もっと読む）

【課題】複数のタイミングエッジ発生回路のそれぞれのタイミング補正を行うときに、タイミング補正を行うための設定内容を単純化させることを目的とする。
【解決手段】波形を発生する波形発生装置１であって、波形のタイミングを規定するタイミングエッジデータＴＥＤを生成する複数のタイミングエッジデータ生成部３と、タイミングエッジデータＴＥＤを入力して、この入力したタイミングエッジデータＴＥＤのタイミングでタイミングエッジＴＥを発生する複数のタイミングエッジ発生部４と、タイミングエッジに基づいて波形を発生するフリップフロップ７と、タイミングエッジデータＴＥＤの出力先を任意のタイミングエッジ発生部４に変更可能にした出力変更部１４と、を備えている。 （もっと読む）

【課題】
内部回路の一部の回路が起動または停止したときに内部電源電圧の変動が緩和されるようにした集積回路を提供する。
【解決手段】
電源が供給される集積回路において，電源が供給され内部電源を内部に供給する電源配線と，内部電源を供給される第１及び第２の内部回路と，第２の内部回路を非動作状態から動作状態に制御するイネーブル信号を第２の内部回路に供給するイネーブル信号供給回路とを有し，イネーブル信号供給回路は，イネーブル信号が非動作状態から動作状態に変化したときに動作状態の期間を間欠的に発生する調整イネーブル信号を生成し第２の内部回路に供給する。 （もっと読む）

【課題】不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法を提供する。
【解決手段】不均一なデューティサイクルを有する入力信号をコンデンサ・デジェネレイティング差動対回路に入力し、前記回路内の１つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成し、差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって出力信号のデューティサイクルの正の部分と負の部分の継続時間が、入力信号とスイッチングレベルとの交差点により規定される。必要に応じて、出力信号のデューティサイクルが少なくとも実質的に均一になるまで、信号（およびスイッチングレベル）が調整される。 （もっと読む）

【課題】変換する電位差が大きくても、小規模な回路で、高速に、低電圧から高電圧へ信号レベルを変換することのできるレベルシフト回路を提供する。
【解決手段】低電圧電源電圧ＶＤＤＬで動作する低電圧部１００からは、入力信号Ｓｉｎと同相の同相信号Ｓおよび逆相の逆相信号ＳＮが出力され、能動バイアス制御部１は、入力された逆相信号ＳＮの信号レベルに応じて、出力するバイアス信号ＶＭの電位を、高電圧電源電圧ＶＤＤＨに近い電位、または接地電位ＧＮＤに近い電位に、能動的に制御し、出力部２は、高電圧電源線ＶＤＤＨと反転出力端ＶＱとの間の導通が同相信号Ｓおよびバイアス信号ＶＭにより制御され、接地電位電源線ＧＮＤと反転出力端ＶＱとの間の導通が同相信号Ｓにより制御され、反転出力端ＶＱの信号の極性がインバータＩＮＶ１により反転される。 （もっと読む）

【課題】出力遅延を短縮できる出力バッファ回路を提供する。
【解決手段】信号ＰｅｎがＬレベルからＨレベルに切り替わり信号ＮｅｎがＨレベルからＬレベルに切り替わった直後において、定電流源Ｉｓ１が追従しきれずまた切り替わっていない場合には、ノードＰは未だＨレベルのままであるので、ノードＯＵＴはＬレベルのままである。この状態で、切り替え前にＨレベルのノードＮに接続されていたノードＡは、切り替えによりＨレベルのノードＰへ接続される。これと同時に、インバータｉｎｖ３の出力部がＨレベルからＬレベルに切り替わっているので、キャパシタＣ２を介して、ノードＡもＨレベルからＬレベルに切り替えられる。このとき、ノードＰの電位はノードＡと等しくなるまで引き下げられ、Ｌレベルへ遷移する。 （もっと読む）