【課題】しきい電圧Ｖ_Ｔが小さくてもリーク電流が小さく、また高速にかつ小さな電圧振幅で動作するＣＭＯＳ回路さらには半導体装置を提供することである。
【解決手段】ゲートとソースを等しい電圧にしたときにドレインとソース間に実質的にサブスレショルド電流が流れるようなＭＯＳＴ（Ｍ）を含む出力段回路において、その非活性時には、前記ＭＯＳＴ（Ｍ）のゲートとソース間を逆バイアスするように該ＭＯＳＴ（Ｍ）のゲートに電圧を印加する。すなわち、ＭＯＳＴ（Ｍ）がｐチャンネル型の場合にはｐ型のソースに比べて高い電圧をゲートに印加し、また、ＭＯＳＴ（Ｍ）がｎチャンネル型の場合にはｎ型のソースに比べて低い電圧をゲートに印加する。活性時には、入力電圧に応じて該逆バイアス状態を保持するかあるいは順バイアス状態に制御する。 （もっと読む）

【課題】多チャンネル化しても形成面積の増大を抑えることができる磁気レベルシフタを提供する。
【解決手段】レベルシフタは、入力信号が印加される磁界発生用配線１１２と、磁界発生用配線１１２が発生した磁界に対応した値をとる検出信号を出力する検出用磁気抵抗効果素子１１と、一定の値をとる参照信号を出力する参照用磁気抵抗効果素子２１，３１を備える。当該レベルシフタは、検出信号と参照電圧の差に基づいて出力信号を生成する。 （もっと読む）

【課題】センサーデバイスからの検出信号の精度の高いＡ／Ｄ変換を実現できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、電源電圧ＶＤＤＡを生成する電源回路６０と、電源回路６０から電源電圧ＶＤＤＡが供給され、供給された電源電圧ＶＤＤＡに基づいて動作し、電源電圧ＶＤＤＡにより規定されるＡ／Ｄ変換範囲で、センサーデバイス３０からの検出信号に対応する信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器ＡＤＣと、電源回路６０から電源電圧ＶＤＤＡが供給され、供給された電源電圧ＶＤＤＡをセンサーデバイス３０に供給する電源端子ＰＶＤＡを含む。 （もっと読む）

【課題】半導体装置のデータ入力回路における消費電力を削減すること。
【解決手段】半導体装置は、クロック信号の立ち上がりエッジおよび立ち下がりエッジの少なくともいずれか一方の近傍の期間において活性状態となる制御信号を生成して出力する制御信号生成回路と、制御信号が活性状態である期間においてデータ信号を受信可能な活性状態となり、それ以外の期間において非活性状態となるデータ入力回路と、を備えている。 （もっと読む）

【課題】ＭＴＣＭＯＳ回路を用いた半導体デバイス回路において、アクセススピードを損なわず、スタンバイ電流が少なく、スタンバイ状態からの復帰が早い半導体デバイス回路を提供する。
【解決手段】第１のＰＭＯＳＦＥＴと第１のＮＭＯＳＦＥＴとを含む機能回路を備えた半導体デバイス回路において、アクティブモード時に第１のＰＭＯＳＦＥＴを電源電圧源に接続し、スタンバイモード時に電源電圧源に接続しないように制御する第２のＰＭＯＳＦＥＴと、アクティブモード時に第１のＮＭＯＳＦＥＴを接地側電圧源に接続し、スタンバイモード時に接地側電圧源に接続しないように制御する第２のＮＭＯＳＦＥＴと、電源電圧源に接続されかつ第１のＰＭＯＳＦＥＴに並列に接続されその出力信号を保持する第３のＰＭＯＳＦＥＴと、接地側電圧源に接続されかつ第１のＮＭＯＳＦＥＴに並列に接続されその出力信号を保持する第３のＮＭＯＳＦＥＴとを備えた。 （もっと読む）

【課題】電源遮断時に、電源遮断対象ブロックへの電源配線を有効に活用することのできる半導体集積回路を提供する。
【解決手段】実施形態の半導体集積回路は、第１の電源パッドと、第２の電源パッドと、第１の電源パッドに接続された第１の電源配線と、第２の電源パッドに接続された第２の電源配線と、を備え、第１のスイッチを介して第１の電源配線に接続される電源遮断対象ブロックと、第２の電源配線に接続される常時電源供給対象ブロックと、第１の電源配線と第２の電源配線との間に接続された第２のスイッチと、を備える。 （もっと読む）

【課題】出力モードを切り換えることにより効率的な通信ができる回路装置及びシステム等を提供すること。
【解決手段】回路装置１００は、バスＨＢＳを介してホスト装置２００に信号を出力する出力回路１１０と、出力回路１１０を制御する出力制御回路１２０とを含む。出力回路１１０は、出力ノードＮＱと第１の電源ノードＶＳＳとの間に設けられる第１の導電型のトランジスターＴＮと、出力ノードＮＱと第２の電源ノードＶＤＤとの間に設けられる第２の導電型のトランジスターＴＰとを含む。出力制御回路１２０は、第１の出力モードでは、第１の導電型のトランジスターＴＮ及び第２の導電型のトランジスターＴＰのいずれか一方をオフにし、他方をオン・オフする制御を行い、第２の出力モードでは、第１の導電型のトランジスターＴＮ及び第２の導電型のトランジスターＴＰを排他的にオン・オフする制御を行う。 （もっと読む）

【課題】ＴＦＴ特性のばらつきにかかわらず画像ムラがなく、高精細・高解像度の良好な画像を得ることができる半導体表示装置の駆動回路および半導体表示装置を提供する。
【解決手段】半導体表示装置はソース信号線側駆動回路と、ゲイト信号線側駆動回路とを有し、駆動回路はシフトレジスタ回路からのタイミング信号をバッファする複数のインバータ回路を有するバッファ回路を有し、インバータ回路は複数のインバータ回路を並列に接続して構成される。 （もっと読む）

【課題】２つのクロック信号を切り替えて出力する切替回路において、出力信号のデューティ比を、入力されるクロック信号のデューティ比に保つこと。
【解決手段】切替回路１００は、制御信号ＣＯＮＴに応じて、入力信号ＩＮ１，ＩＮ２を切り替えて出力信号ＯＵＴとして出力する。具体的には、制御信号ＣＯＮＴが「Ｌレベル」のときには、クロックドインバーターＸ２が動作し、信号ＩＮ１が信号ＯＵＴとして出力され、制御信号ＣＯＮＴが「Ｈレベル」のときには、クロックドインバーターＸ４が動作し、信号ＩＮ２が信号ＯＵＴとして出力される。 （もっと読む）

【課題】シングルエンド信号および差動信号を入力してシングルエンド信号を出力するときに、広帯域でノイズや歪みが少ない高品質なシングルエンド信号を出力することを目的とする。
【解決手段】信号変換装置３にパルストランス１２を用い、シングルエンド信号を入力したときには、パルストランス１２の１次入力側と２次入力側とのうちシングルエンド信号を入力した入力側および１次出力側と２次出力側とのうち何れか一方の出力側をパルストランス１２に接続し、差動信号を入力したときには、１次入力側および２次入力側との両方の入力側および１次出力側と２次出力側とのうち何れか一方の出力側をパルストランス１２に接続する制御を行っている。 （もっと読む）

【課題】 パワーダウンモードを含む複数の動作モードを有する半導体集積回路において、モード切り換えを行うモードコントロール回路の消費電力を少なくする。
【解決手段】 制御電圧ＶＣに基づきパワーダウンを設定するか解除するかの判定を行う回路としてオフセット付き電圧比較器３０Ａを設けた。制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。制御電圧ＶＣがオフセット電圧Ｖ０を越えて上昇し、パワーダウン解除信号ＭＤ０がアクティブレベルになったとき、基準電圧発生回路１０Ａを動作させ、基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によるモード切り換えを行わせる。 （もっと読む）

【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】電圧レベルシフト回路において、入力信号の信号レベルによる応答特性の差違を抑制する。
【解決手段】電圧レベルシフト回路は、入力信号とは異なる電圧振幅を有する出力信号ＶＯＵＴを生成する。インバータＩＮＶ２は、入力信号にしたがってＶＳＳ〜ＶＤＤＩの範囲の電圧Ｖ１を生成する。インバータＩＮＶ３は、入力信号にしたがってＶＳＳ〜ＶＰＥＲＩの範囲の電圧Ｖ２を生成する。インバータＩＮＶ４は、Ｖ１およびＶ２にしたがって出力信号ＶＯＵＴを生成する。 （もっと読む）

【課題】外部電圧が変動したときにも半導体装置の動作安定性を維持する。
【解決手段】入力信号判定部１１６は、第１電流源１２２から供給される電源電位によって動作する。入力信号判定部１１６は、入力信号ＶＩＮと参照電位Ｖｒｅｆを比較する。比較結果はインバータＩＮＶ１により反転され、出力信号Ｖ０となる。電源センサ回路１２０は、第１の電源ラインＶＤＤＩの電位を監視する。外部電位ＶＤＤＩが基準電位ＶＸよりも低くなると、電源センサ回路１２０は第２電流源１２４をオンする。第２電流源１２４がオンされると、判定部１２６には、第１電流源１２２に加えて第２電流源１２４からも動作電流が供給される。 （もっと読む）

【課題】ＤＣオフセットを低減し、正確な出力アナログ電圧値を得る信号駆動回路を提供する。
【解決手段】信号駆動回路は、デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）と、第一アナログ電圧に基づいてアナログバッファによって第二アナログ電圧をロードに選択的に出力、またはアナログバッファを通過することなしに第一アナログ電圧をロードに選択的に出力する出力回路とを含む。 （もっと読む）

【課題】データを伝送するデータ伝送回路を提供すること。
【解決手段】データを第１のラインに駆動する第１のドライバと、前記第１のラインに伝達されたデータのパターンを変更するパターン変更部と、該パターン変更部によってパターンが変更されたデータを第２のラインに駆動する第２のドライバと、前記第２のラインに伝達されたデータのパターンを元通りに復元するパターン復元部とを備えることを特徴とする。 （もっと読む）

【課題】電源電圧の変動に起因する入力信号と出力信号のデューティばらつきを抑制する。
【解決手段】トランスミッタ１０は、一端から充電電圧Ｖａが引き出されるコンデンサ１０５と、コンデンサ１０５の充電電流Ｉ１を生成する第１定電流源１０３と、コンデンサ１０３の放電電流Ｉ２を生成する第２定電流源１０４と、送信入力信号ＩＮの論理レベル、及び、充電電圧Ｖａと基準電圧Ｖｒｅｆとの比較結果に基づいて、コンデンサ１０５の充放電制御を行う充放電制御部（１０１、１０２、１０６）と、充電電圧Ｖａに応じてスルーレートが設定され、出力側電源電圧Ｖ２に応じて信号振幅が設定される送信出力信号ＯＵＴを生成する出力段（１０９〜１１６）と、出力側電源電圧Ｖ２に依存して基準電圧Ｖｒｅｆを変動させる基準電圧生成部１０７と、基準電圧Ｖｒｅｆに依存して充電電流Ｉ１及び放電電流Ｉ２の各電流値を変動させる定電流制御部１０８と、を有する。 （もっと読む）

【課題】出力波形のリップルを低減可能な半導体集積回路を提供する。
【解決手段】例えば、高周波スイッチ回路ＲＦＳＷと、そのオン・オフを制御するスイッチ制御回路ＳＷＣＴＬを備え、ＳＷＣＴＬは、２個のダウンコンバータ回路ＶＧＥＮ１，ＶＧＥＮ２と、レベルシフト回路ＬＳ［１］〜ＬＳ［４］を備える。各ＬＳ［ｎ］は、レベルシフト段ＬＳＳＧ［ｎ］とその後段に接続された出力段ＯＴＳＧ［ｎ］を持ち、ＲＦＳＷは、ＯＴＳＧ［ｎ］からの制御信号ＯＵＴ［ｎ］によって制御される。ＬＳＳＧ［ｎ］は、ＶＧＥＮ１からの負の電源電圧（−ＶＳＳ１）を用いて動作し、ＯＴＳＧ［ｎ］は、ＶＧＥＮ２からの負の電源電圧（−ＶＳＳ２）を用いて動作する。−ＶＳＳ１では、ＬＳＳＧ［ｎ］のレベルシフト動作に伴いリップルが生じ得るが、−ＶＳＳ２ではＯＴＳＧ［ｎ］の動作がスイッチング動作であるためリップルが生じ難い。 （もっと読む）

【課題】入力信号に基づいて位相の一致した相補の出力信号を生成する。
【解決手段】入力信号ＩＮＴを受けて反転信号ＩＮＢを出力するインバータ１１と、反転信号ＩＮＢを受けて内部信号ＩＮＴＴを出力するインバータ１２と、反転信号ＩＮＢを電源とし、入力信号ＩＮＴを受けて内部信号ＩＮＢＢを出力するインバータ２１と、を備える。本発明によれば、一方の信号パス上の信号を他方の信号パスに含まれるインバータの電源として用いていることから、調整用の容量や抵抗を付加することなく、一対の出力信号の位相を正確に一致させることが可能となる。 （もっと読む）

【課題】出力信号の波形品質を改善する。
【解決手段】制御部(102)は、スイッチング素子(SW1,SW4)がオン状態であるとともにスイッチング素子(SW2,SW3)がオフ状態である第１の出力状態と、スイッチング素子(SW1,SW4)がオフ状態であるとともにスイッチング素子(SW2,SW3)がオン状態である第２の出力状態とを切り替える。また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。 （もっと読む）