【課題】半導体装置の消費電力を低減する。
【解決手段】内部回路（ＬＫ＃２）の内部ノードに対応して対応の内部ノードの信号をラッチする複数のラッチ回路（Ｆ１−Ｆ７）をテストパス（３０２）に配置する。内部回路のＭＩＳトランジスタは、ラッチ回路のＭＩＳトランジスタよりスタンバイ状態時にゲートトンネル電流が低減される状態に設定される。 （もっと読む）

【課題】出力信号の波形品質を改善する。
【解決手段】制御部(102)は、スイッチング素子(SW1,SW4)がオン状態であるとともにスイッチング素子(SW2,SW3)がオフ状態である第１の出力状態と、スイッチング素子(SW1,SW4)がオフ状態であるとともにスイッチング素子(SW2,SW3)がオン状態である第２の出力状態とを切り替える。また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。 （もっと読む）

【課題】データストローブ信号のスルーレートを変更することなくデータストローブ信号のクロスポイントの電位を調整可能な半導体装置を提供する。
【解決手段】半導体装置は、外部クロックに基づき第１内部クロックを発生する発生回路と、第１内部クロックに基づき第２及び第３内部クロックを生成する分割回路であり第３内部クロックの立ち上がり及び立ち下がりの少なくとも一方のタイミングを調整するエッジ調整回路を含む分割回路と、エッジ調整回路にエッジ調整信号を供給する調整情報保持部と、第２内部クロックに応じて第１データストローブ信号を発生し第３内部クロックに応じて第１データストローブ信号と位相が異なる第２データストローブ信号を発生する出力回路を備え、エッジ調整回路はエッジ調整信号に応じて第３内部クロックの立ち上がり及び立ち下がりの少なくとも一方のタイミングを可変に調整する。 （もっと読む）

【課題】消費電力を抑えつつ、トランジスタの閾値電圧のばらつきに起因する出力電圧のばらつきを抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】６Ｔｒ３Ｃで構成されるインバータ回路において、入力端子ＩＮ２に、入力端子ＩＮ１に入力されるパルス信号の位相よりも進んだ位相のパルス信号が印加される。これにより、入力端子ＩＮ１の電圧がハイからローに変化する際に、トランジスタＴ５のゲート−ソース間電圧から、トランジスタＴ５の閾値電圧の影響が取り除かれるので、その後にトランジスタＴ５がオンしてトランジスタＴ５に電流が流れたときに、その電流値Ｉｄｓからも、トランジスタＴ５の閾値電圧の影響が取り除かれる。 （もっと読む）

【課題】メモリの出力バッファの平均電流値を低減し、消費電流を抑制すること。
【解決手段】本発明に係る半導体装置は、メモリリードアドレスＤの連続性を判定し、判定結果Ｈを出力するアドレス連続性判定回路２３と、判定結果Ｈに基づいて、メモリリードアドレスＤに対応するリードデータを出力するメモリの出力バッファ２２の駆動能力を制御する駆動能力切り替え制御回路２４と、ＣＰＵの要求リードアドレスＡに対応するリードデータが当該ＣＰＵへ到達するまでの期間に、ＣＰＵ要求リードアドレスＡに連続する予想アドレスを生成するアドレス生成部１２と、予想アドレスに対応するリードデータを格納するプリロードバッファ１４を備える。 （もっと読む）

【課題】回路規模を大きくせずに複数のスイッチを貫通電流が流れないように確実に導通非導通のタイミングを制御するスイッチタイミング制御回路を提供する。
【解決手段】複数のデータフリップフロップが縦続接続され、縦続接続されたデータフリップフロップには共通のクロック信号が接続され、それぞれ前段のデータ出力信号が後段のデータ入力信号として接続され、初段のデータ入力信号には、最終段のデータ出力信号の論理が反転されて接続された分周回路と、複数のデータフリップフロップのうちそれぞれ複数の異なるデータフリップフロップの出力信号が入力端子に接続された複数の組み合わせ論理回路と、複数の組み合わせ論理回路の出力信号によりそれぞれ導通、非導通が制御される複数のスイッチと、を備える。 （もっと読む）

【課題】モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することを目的とする。
【解決手段】モジュール化されたユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、差動信号変換後の信号の電圧レベルを検出する電圧レベル検出手段１０６と、前記電圧レベル検出手段が検出した電圧レベルが所定の電圧レベルかを判断することで、異常検知を行う信号線異常検知手段１０２を備えたことを特徴とする画像形成装置。 （もっと読む）

【課題】従来の受信回路では、耐ノイズ性が低い問題があった。
【解決手段】本発明の受信回路の一態様は、送信回路Ｔｘとは異なる電源系において動作する受信回路Ｒｘであって、送信回路Ｒｘが絶縁素子ＩＳＯを介して出力する送信信号に基づき生成される受信信号Ａの信号レベルの変化に応じて受信データＤｒｘ１の論理レベルを切り替える状態保持回路１０と、受信データＤｒｘ１の論理レベルが切り替わる第１のタイミングから予め設定された第１の期間が経過するまでの期間において、状態保持回路１０に受信データＤｒｘ１の論理レベルの保持を指示するホールド信号Ｄを生成する状態保持制御回路２０と、を有する。 （もっと読む）

【課題】リテンション機能を備えるフリップフロップにデータを保持する際に意図しないデータのラッチが発生することを抑制することである。
【解決手段】本発明にかかる半導体装置は、フリップフロップＲＦＦ２と、フリップフロップＲＦＦ２に供給されるクロック信号を制御するクロック制御回路３と、フリップフロップＲＦＦ２にデータ保持信号を供給すると共に、クロック制御回路３を制御するコントローラ２とを備える。フリップフロップＲＦＦ２がクロック信号のネガティブエッジで駆動し、かつクロック信号がハイレベルの時にデータを保持する場合、コントローラ２は入力クロック信号を固定した後、フリップフロップＲＦＦ２がデータを保持する前に、フリップフロップＲＦＦ２にハイレベルのクロック信号が供給されるようにクロック制御回路３を制御する。 （もっと読む）

【課題】低振幅のデジタル入力信号を高振幅の電圧信号に高速にレベル変換可能としレベル変換信号の安定な保持を可能とし、構成を簡易化する。
【解決手段】第１のトランジスタＭ１のゲートと、第２及び第３のトランジスタＭ２、Ｍ３の一方のトランジスタのゲートには、第１の制御信号Ｓ１が共通に入力され、第２及び第３のトランジスタＭ２、Ｍ３の他方のトランジスタのゲートには、第１の電源と第２の電源の電源振幅よりも低振幅の入力信号ＩＮが入力される入力端子１に接続される。第２の制御信号Ｓ２によりオン又はオフに制御されるクロックドインバータ１０と、第１の出力端子３に入力が接続されたインバータ２０と、第１のノード２とインバータ２０の出力との間に接続され、第３の制御信号Ｓ３によりオン又はオフに制御されるスイッチＳＷ１を備えている。 （もっと読む）

【課題】より信頼性の高い半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、入力信号ＤＩＮを記憶保持する複数のフリップフロップＦ１と、複数のフリップフロップＦ１からの出力の多数決結果ＭＪを出力する多数決回路７と、複数のフリップフロップＦ１の出力不一致を検出し、エラー信号を出力するエラー検出回路２と、エラー検出回路２からのエラー信号を監視する監視回路３と、を備え、監視回路３は、エラー検出回路２からのエラー信号をもとに、複数のフリップフロップＦ１のうち、出力不一致が発生しているフリップフロップＦ１に対して書き戻しを行うリフレッシュ動作を指示するとともに、リフレッシュ動作により書き戻らなかった場合には外部に通知を行うものである。 （もっと読む）

【課題】基準電位の異なるＴＴＬレベルの信号をＣＭＯＳレベルの信号へ正しく変換が行えるレベル変換回路及びバッテリ装置を提供する。
【解決手段】第１電源と第３電源の間に設けられＴＴＬレベルの信号を入力し第１電源の電圧または第３電源の電圧に反転して出力する反転回路を備えた入力部と、第１電源と第３電源の間に設けられ入力部の出力信号を反転して出力するインバータ回路と、第１電源と第２電源の間に設けられ入力部の出力信号とインバータ回路の出力信号を入力しインバータ回路の出力信号をＣＭＯＳレベルの信号に反転して出力するレベル変換部と、を備え、入力部の反転回路は直列に接続したＰＭＯＳトランジスタと電流リミット回路とＮＭＯＳトランジスタを備えた。 （もっと読む）

【課題】フローティングかどうかの識別信号が不要な入出力端子制御回路を提供する。
【解決手段】フローティング検出回路５１は、半導体チップの内部回路に対し外部信号を入出力する入出力端子Ｔに接続され、当該入出力端子Ｔの電気的なフローティング状態を検出する。電位固定スイッチＳＷは、フローティング検出回路５１の検出結果に基づいて、当該入出力端子Ｔをハイレベルまたはローレベルの電源電圧で電位固定する。 （もっと読む）

【課題】互いに独立した非同期のクロックパルスで動作する前段フリップおよび後段フリップフロップを含むデータ保持回路において、クロックパルス同士が競合する場合でも、後段のフリップフロップにおける出力間の不整合を防止する。
【解決手段】データ伝送回路は、入力されるデータを第１のクロックパルスに応じて保持し、前段の出力データを、第１のクロックパルスとは非同期の第２のクロックパルスに応じて保持し、後段のデータ保持回路に転送する。パルス生成手段は、第１のクロックパルスのエッジと第２のクロックパルスのエッジが異なるタイミングで生じている場合には、第２のクロックパルスに同期したパルスを生成し、二つのクロックパルスのエッジが同一のタイミングの場合には、第２のクロックパルスに生じているエッジを除去したパルスを生成する。後段のデータ保持回路は、パルス生成手段のパルスに同期して前段の出力データを保持する。 （もっと読む）

【課題】論理機能を有するシステムの小型化を図る。
【解決手段】第１電源電圧が印加される第１外部入力端子、第２電源電圧が印加される第２外部入力端子、第１入力信号が印加される第３外部入力端子、第２入力信号が印加される第４外部入力端子、接地電位が印加される第５外部入力端子及び信号を出力するための外部出力端子を有する。更に、第３外部入力端子からの信号を入力し信号レベルを変換して出力するレベルシフト回路及びその回路の出力信号を入力して外部出力端子に出力し第２入力信号に応じて出力をハイインピーダンス状態にすることが可能なトライステートバッファ回路を有する。レベルシフト回路は前段及び後段部分から構成され、第１電源電圧は前段部分の電源電圧として、第２電源電圧は後段部分及びトライステートバッファ回路の電源電圧として供給される。接地電圧はレベルシフト回路及びトライステートバッファ回路の接地電圧とされる。 （もっと読む）

【課題】非同期的に制御されて電力消耗を削減でき、正確な時点に終端インピーダンスを提供できるオンダイ終端回路とそのトレーニング方法を提供する。
【解決手段】メモリ装置はメモリセルアレイを具備するメモリコア、これにに接続されたデータ入出力ピン、及びオンダイ終端回路を含み、オンダイ終端回路は、データ入出力ピンに終端インピーダンスを提供し、メモリ書き込みコマンドに基づいて生成される非同期制御信号に基づいて終端インピーダンスを入出力データピンに選択的に接続するスイッチング装置を具備する終端回路と、非同期制御信号の終端回路への信号経路を遅延させる非同期遅延部並びに非同期制御信号と基準信号の位相差を比較し、トレーニング結果として位相差を出力する位相検出器及び非同期制御信号の位相検出器への信号経路を遅延させる複製遅延部を具備する比較部を含むトレーニング回路とを含み得る。 （もっと読む）

【課題】ＯＦＤＭ方式モデムにおいて、受信信号の最大値以上の電圧を発生する高電圧生成回路を設けることなく受信スイッチの動作の信頼性を確保できるようにする。
【解決手段】制御部２が変調および復調を行い回線接続部４を介して通信の回線１０に接続されるＯＦＤＭ方式モデムにおいて、受信通信路１１に設けられ子機の受信インピーダンスを親機に対して子機を複数台接続したときの通信性能の低下を抑える高インピーダンスとする高インピーダンス受信部２０、および受信通信路の開閉を行うフォトモスリレー２１，２１１，２１２を備え、前記高インピーダンス受信部が前記フォトモスリレーの出力回路のMOS FETにながれる電流を許容電流以下とし、前記制御部が前記フォトモスリレーを開閉制御する。 （もっと読む）

【課題】消費電力を低減することができる半導体装置及びそれを用いた電子機器を提供す
ることを課題とする。
【解決手段】本発明の半導体装置は、高電位電源から第１の電位が供給され、低電位電源
から第２の電位が供給され、入力ノードに第１の信号が入力されると、出力ノードから第
２の信号を出力する。本発明の半導体装置は、第２の信号の電位差を、第１の電位と第２
の電位の電位差よりも小さくすることにより、配線の充電と放電に伴う消費電力を低減す
ることができる。 （もっと読む）

【課題】 安定したディレイ時間を有するディレイ回路を提供する。また、面積を小さく占めるディレイ回路を提供する。
【解決手段】 クロック信号を受信して入力信号を順次所定時間の間隔で遅延させて複数の第１ディレイ信号を生成するディレイ部と、一つ以上の選択信号によって前記複数の第１ディレイ信号のうち一つを選択して第２ディレイ信号として出力するオプション部と、を含むディレイ回路を提供する。 （もっと読む）

【課題】 ゲート酸化膜の信頼性を維持しながら、待機時のリーク電流を抑制でき、回路面積の増加を最小限にでき、欠陥を確実に検出することができる半導体集積回路を実現する。
【解決手段】 論理回路１０と電源電圧Ｖ_ddの供給端子との間にスイッチング回路２０を設ける。動作時に、スイッチング回路２０のトランジスタＭＰ０のゲートに０Ｖの電圧を印加し、チャネル領域に電源電圧Ｖ_ddと同じかまたは僅かに低いバイアス電圧Ｖ_Bを印加することで、トランジスタＭＰ０のしきい値電圧を低くし、その電流駆動能力を大きくする。待機時にトランジスタＭＰ０のゲートに電源電圧Ｖ_ddと同じ電圧を印加し、ソースに電源電圧より低い電圧を印可し、チャネル領域に電源電圧Ｖ_ddと同じかまたはそれより高いバルクバイアス電圧Ｖ_Bを印加し、トランジスタＭＰ０のドレイン電流を最少化することにより、論理回路１０の電流経路を遮断し、リーク電流の発生を抑制する。 （もっと読む）