チャージポンプ回路
【課題】残留電荷によって、チャージポンプ回路を構成する素子（容量素子や電荷転送素子）が劣化する問題や残留電荷による誤動作の問題を解消することを目的とする。
【解決手段】入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭが直列接続されている。各電荷転送ＭＯＳトランジスタの接続点（ノードＡ〜Ｘ）には、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。また、ノードＡ〜Ｘは、ゲートとソースが短絡されたＮチャネル型ＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０と接続されている。つまり、チャージポンプ回路の昇圧動作を終了させた際、ノードＡ〜Ｘから残留電荷を外部へ積極的に逃がすための経路が形成されている。
【解決手段】入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭが直列接続されている。各電荷転送ＭＯＳトランジスタの接続点（ノードＡ〜Ｘ）には、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。また、ノードＡ〜Ｘは、ゲートとソースが短絡されたＮチャネル型ＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０と接続されている。つまり、チャージポンプ回路の昇圧動作を終了させた際、ノードＡ〜Ｘから残留電荷を外部へ積極的に逃がすための経路が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低い電圧から高い電圧を発生させるチャージポンプ回路(Charge Pump Circuit)に関し、特に降圧回路を備えたチャージポンプ回路に関するものである。
【背景技術】
【０００２】
例えばＥＥＰＲＯＭ(Electrically Programmable Read Only Memory)等の不揮発性半導体記憶装置では、電源電圧よりも高い正の高電圧（または負の高電圧）をメモリセルに供給する必要がある。このように高電圧が必要な場合、チャージポンプ回路を装置に内蔵する方法が広く用いられている。
【０００３】
図３は従来例に係るチャージポンプ回路の回路図である。このチャージポンプ回路は、入力端子ＩＮに入力された入力電圧Ｖｉｎ（＝ＶＣＣ）を昇圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして高電圧ＨＶを出力するものである。入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭ（Ｍは任意）が直列接続されている。各電荷転送ＭＯＳトランジスタＴ０〜ＴＭの接続点をノードＡ〜Ｘとする。
【０００４】
各ノードＡ〜Ｘには、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。容量素子Ｃ１〜ＣＭの他方の端子には、第１のクロック信号ＣＬＫ及び第２のクロック信号＊ＣＬＫ（第１のクロック信号と逆相の信号）の一方が交互に印加される構成になっている。
【０００５】
上記構成において、入力端子ＩＮに電源電圧ＶＣＣが印加され、第１及び第２のクロック信号ＣＬＫ，＊ＣＬＫが容量素子Ｃ１〜ＣＭに印加されると、最終段のＭＯＳトランジスタＴＭのソース（出力端子ＯＵＴ）から出力電圧Ｖｏｕｔとして入力電圧ＶＣＣよりも高い高電圧ＨＶを得ることができる。チャージポンプ回路の段数をＭとすると、ＨＶ＝（Ｍ＋１）×ＶＣＣで表される。但し、電荷転送素子ＭＯＳトランジスタＴ０〜ＴＭの電圧ロスを無視する。
【０００６】
また、チャージポンプ回路の出力端子ＯＵＴは降圧回路１００に接続されている。降圧回路１００は、第１及び第２のクロック信号ＣＬＫ，＊ＣＬＫを停止させることでチャージポンプ回路による昇圧動作が終了した後に、出力端子ＯＵＴに生じた高電圧（ＨＶ）を電源電圧ＶＣＣレベルに降圧させるための回路である。
【０００７】
本発明に関連した技術は、例えば以下の特許文献に記載されている。
【特許文献１】特開２００６−２２９７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したチャージポンプ回路において、昇圧動作を終了させると、電流の経路が閉じるため、各ノードＡ〜Ｘには電荷がある程度残ることになる。この残留電荷は、時間の経過とともに自然放電される。しかしながら、この残留電荷によって主として以下の２点の問題が起きることが判った。
【０００９】
第１の問題について説明する。残留電荷が大きい場合には、自然放電されにくい。そして、ノードＡ〜Ｘの残留電荷が大きいことは、容量素子Ｃ１〜ＣＭ及び各電荷転送ＭＯＳトランジスタＴ０〜ＴＭに高電圧の負荷が生じていることを意味する。チャージポンプ回路では後段ほど高い電圧に昇圧されるため、特に後段の素子に対して高電圧の負荷が大きいと考えられる。そのため、容量素子Ｃ１〜ＣＭ及び各電荷転送ＭＯＳトランジスタＴ０〜ＴＭが残留電荷によって劣化するという問題があった。
【００１０】
第２の問題について説明する。チャージポンプ回路による昇圧動作を一旦終了させ、その後直ぐに動作を開始させる場合がある。例えば、瞬間的な停電が起きた場合等である。このような場合には、上記自然放電が間に合わず、残留電荷が外部に逃げ切らない。そうすると、初期化されていない不安定な状態でチャージポンプ回路の動作が開始されることになる。そして、その結果としてチャージポンプ回路が誤動作し、所望のレベルの高電圧が出力されないという問題があった。
【００１１】
なお、これらの問題は、上述した入力電圧を昇圧するチャージポンプ回路に限られず、入力電圧を降圧するチャージポンプ回路においても同様に発生し得ることである。
【００１２】
そこで本発明は、残留電荷によってチャージポンプ回路を構成する素子（容量素子や電荷転送素子）の劣化の問題、及び残留電荷による誤動作の問題を解消できるチャージポンプ回路を提供することを主たる目的とする。
【課題を解決するための手段】
【００１３】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明のチャージポンプ回路は、入力端子と出力端子との間に直列接続された複数の電荷転送素子と、前記複数の電荷転送素子の接続点のそれぞれに一方の端子が接続され、他方の端子にクロック信号が印加される複数の容量素子と、前記クロック信号の印加が停止されたときに前記出力端子の電圧を降圧する降圧回路と、前記接続点と前記出力端子の間に接続された降圧用の整流素子とを備えることを特徴とする。
【００１４】
また、本発明のチャージポンプ回路は、前記降圧回路が、制御信号に応じてオンあるいはオフする第１のトランジスタと、前記第１のトランジスタに直列に接続され、前記出力端子の電圧から所定の電圧まで降下したときにオフする第２のトランジスタとを備えることを特徴とする。
【発明の効果】
【００１５】
本発明のチャージポンプ回路によれば、電荷転送素子と出力端子との接続点に整流素子を設けたので、接続点の電荷を積極的に降圧回路へと逃がすことができる。そのため、残留電荷が過大になることはなく、従来あった残留電荷による素子の劣化や誤動作の問題を解消できる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明の実施形態について図面を参照しながら説明する。
【００１７】
本実施形態に係るチャージポンプ回路は、入力端子ＩＮに入力された入力電圧Ｖｉｎ＝ＶＣＣ（例えば３ボルト）を昇圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして高電圧ＨＶ（例えば約２０ボルト）を出力するものである。図１に示すように、入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭ（Ｍは任意）が直列接続されている。各電荷転送ＭＯＳトランジスタＴ０〜ＴＭの接続点をノードＡ〜Ｘとする。
【００１８】
各ノードＡ〜Ｘには、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。つまり、電荷転送ＭＯＳトランジスタと容量素子から成るブロックの単位が複数直列接続された構成となっている。容量素子Ｃ１〜ＣＭの他方の端子には、第１のクロック信号ＣＬＫ１と第２のクロック信号＊ＣＬＫ１（第１のクロック信号ＣＬＫ１と逆相の信号）の一方が印加される構成になっている。より詳しく言えば、容量素子Ｃ１，Ｃ３，・・中略・・，ＣＭ−１には第１のクロック信号ＣＬＫ１が印加され、容量素子Ｃ２，Ｃ４，・・中略・・，ＣＭには第２のクロック信号＊ＣＬＫ１が印加される。
【００１９】
ＮＡＮＤ回路１０は、チャージポンプ回路の動作を制御する回路であり、第１入力端子にクロック信号ＣＬＫが印加され、第２入力端子にイネーブル信号ＥＮＢが印加されている。クロック信号ＣＬＫは、容量素子Ｃ１〜ＣＭの充放電を制御するための信号である。イネーブル信号ＥＮＢは、チャージポンプ回路全体としてのオン及びオフを制御するための信号である。イネーブル信号ＥＮＢがハイレベル（Ｈ）のとき、クロック信号ＣＬＫはＮＡＮＤ回路１０を通して容量素子Ｃ１〜ＣＭに印加されることによりチャージポンプ回路は動作する。イネーブル信号ＥＮＢがロウレベル（Ｌ）のとき、ＮＡＮＤ回路１０の出力はハイレベル（Ｈ）に固定され、チャージポンプ回路の動作は停止する。
【００２０】
すなわち、イネーブル信号ＥＮＢがハイレベル（Ｈ）のとき、ＮＡＮＤ回路１０の出力端子からは、上記第１のクロック信号ＣＬＫ１が出力される。また、ＮＡＮＤ回路１０の出力端子からインバータ１１を介して上記第２のクロック信号＊ＣＬＫ１が出力される。
【００２１】
チャージポンプ回路の出力端子ＯＵＴは、レギュレータ回路２０に接続されている。レギュレータ回路２０は、昇圧された高電圧ＨＶ（例えば約２０ボルト）を所望の電圧（例えば約１０〜１２ボルト）に調節するための回路である。レギュレータ回路２０としては、例えばツェナーダイオードを用いることができる。レギュレータ回路２０によって調節された電圧はメモリセル等の不図示の負荷に供給される。
【００２２】
また、チャージポンプ回路の出力端子ＯＵＴは、降圧回路３０に接続されている。降圧回路３０は、クロック信号ＣＬＫの印加が停止されてチャージポンプ回路による昇圧動作が終了した後に、制御信号（コントロール信号Ｃｔｒｌ）に応じて出力端子ＯＵＴに生じた高電圧ＨＶを所定のレベル（例えば電源電圧ＶＣＣレベル）に降圧させるための回路である。
【００２３】
降圧回路３０は、例えば図１に示すように、出力端子ＯＵＴと接地端子（ＧＮＤ）との間に直列接続されたＰチャネル型ＭＯＳトランジスタ３１及びＮチャネル型ＭＯＳトランジスタ３２とから構成される。Ｐチャネル型ＭＯＳトランジスタ３１のゲートには、電源電圧ＶＣＣの値からＰチャネル型ＭＯＳトランジスタ３１のしきい値電圧Ｖｔｐの値を引いた分の電圧（ＶＣＣ−Ｖｔｐ）が印加され、出力端子ＯＵＴの電圧がＶＣＣ以下になるとオフするように構成されている。また、Ｎチャネル型ＭＯＳトランジスタ３２のゲートには、当該降圧回路３０を制御するためのコントロール信号Ｃｔｒｌが印加されている。
【００２４】
また、各ノードＡ〜Ｘは、ゲートとソースが短絡されたＮチャネル型ＭＯＳトランジスタＮ１〜ＮＭを介して出力端子ＯＵＴと接続されている。このＭＯＳトランジスタＮ１〜ＮＭは、ノードＡ〜Ｘから降圧回路３０側に電流を流す整流素子であり、チャージポンプ回路の動作終了後に、各ノードＡ〜Ｘの残留電荷を外部に逃がす経路となるものである。
【００２５】
ここで、ＭＯＳトランジスタＮ１〜ＮＭのトランジスタサイズは、電荷転送ＭＯＳトランジスタＴ０〜ＴＭのトランジスタサイズよりも小さいことが好ましい。ここでいうトランジスタサイズとは、ゲート幅をＷ，ゲート長をＬとしたときのＷ／Ｌを意味する。また、ＭＯＳトランジスタＮ１〜ＮＭの寄生容量は、電荷転送ＭＯＳトランジスタＴ０〜ＴＭの寄生容量及び容量素子Ｃ１〜ＣＭの容量よりも非常に小さいことが好ましい。ＭＯＳトランジスタＮ１〜ＮＭの寄生容量に電荷が保持されることによって、チャージポンプ回路の昇圧動作の効率が落ちることを回避するためである。なお、ここでいうＭＯＳトランジスタの寄生容量とは、ゲート容量やソース・ドレイン層と基板間のＰＮ接合による接合容量等の総和である。
【００２６】
なお、ＭＯＳトランジスタＮ１〜ＮＭのソースは、図１に示すように、降圧回路３０に接続することが好ましい。出力端子ＯＵＴに生じた高電圧を電源電圧ＶＣＣレベルに降圧させることと、各ノードＡ〜Ｘの残留電荷を逃がすことを一つの降圧回路３０で実現することで、回路構成を簡素にすることができるからである。なお、ＭＯＳトランジスタＮ１〜ＮＭの整流性によって、出力端子ＯＵＴ側から各ノードＡ〜Ｃに対して電流が流れることはない。なお、ＭＯＳトランジスタＮ１〜ＮＭに換えて、ＰＮ接合ダイオード等の整流素子を用いることもできるが、装置の微細化を図る観点からはＭＯＳトランジスタ構造を採用することが好ましい。
【００２７】
次に、上記構成のチャージポンプ回路の動作について、図２に示す動作タイミング図を参照して説明する。
【００２８】
まず、イネーブル信号ＥＮＢがロウレベルの期間は、チャージポンプ回路の昇圧動作は行われておらず、出力端子ＯＵＴの出力電圧ＶｏｕｔはＶＣＣレベルである（図２（ａ），（ｂ）参照）。
【００２９】
次に、イネーブル信号ＥＮＢがハイレベルに変化すると、クロック信号ＣＬＫに対応する第１のクロック信号ＣＬＫ１がＮＡＮＤ回路１０から出力され、容量素子Ｃ１，Ｃ３，・・・，ＣＭ−１に印加される（図２（ｄ）参照）。また、第１のクロック信号ＣＬＫ１が反転された第２のクロック信号＊ＣＬＫ１が容量素子Ｃ２，Ｃ４，・・・，ＣＭに印加される。
【００３０】
これにより、電荷転送ＭＯＳトランジスタＴ１〜ＴＭはオンとオフを交互に繰り返すとともに、容量素子Ｃ１〜ＣＭは充電及び放電を交互に繰り返す。そして、後段のＭＯＳトランジスタに向かって電荷が転送され、出力端子ＯＵＴからは昇圧された高電圧ＨＶが出力電圧Ｖｏｕｔとして出力される（図２（ａ）参照）。
【００３１】
次に、イネーブル信号ＥＮＢがロウレベルに変化すると、第１のクロック信号ＣＬＫ１はハイレベルに維持され、チャージポンプ回路の昇圧動作は終了する（図２（ｂ），（ｄ）参照）。
【００３２】
次に、コントロール信号Ｃｔｒｌがハイレベルに変化すると、Ｎチャネル型ＭＯＳトランジスタ３２がオンし、降圧回路３０が動作を開始する。そして、出力端子ＯＵＴから接地端子側に電流が流れる。出力端子ＯＵＴの電圧が高電圧ＨＶから電源電圧ＶＣＣに降圧するまで、Ｐチャネル型ＭＯＳトランジスタ３１はオンし続ける。出力端子ＯＵＴの電圧が電源電圧ＶＣＣに降下すると、Ｐチャネル型ＭＯＳトランジスタ３１はオフし、降圧回路３０の動作は終了する。
【００３３】
また、ノードＡ〜Ｘが、ＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０と接続されている。そのため、各ノードＡ〜Ｘの残留電荷はＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０側へ移動し、降圧回路３０で降圧（放電）される。この各ノードＡ〜Ｘの残留電荷を逃がすことは、各ノードＡ〜Ｘの電圧がＶＣＣレベルになるまで行われる。
【００３４】
このように本実施形態では、チャージポンプ回路の昇圧動作を終了させた際、ノードＡ〜Ｘから残留電荷を外部（降圧回路３０）へ積極的に逃がすための経路を有している。そのため、従来あった残留電荷による素子の劣化や誤動作の問題を解消できる。
【００３５】
なお、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で設計変更が可能であることは言うまでも無い。例えば、上記実施形態では、ＭＯＳトランジスタを電荷転送素子として用いていたが、バイポーラトランジスタを用いることも可能である。また、降圧回路３０は、電源電圧ＶＣＣレベルまで降圧させる回路であったが、構成を変える事によって別のレベルに降圧させるものであってもよい。また、上記実施形態では、入力電圧を昇圧するチャージポンプ回路について説明したが、入力電圧を降圧するチャージポンプ回路においても同様である。本発明はチャージポンプ回路に広く適用できるものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係るチャージポンプ回路を説明する回路図である。
【図２】本発明の実施形態に係るチャージポンプ回路の動作を説明する図である。
【図３】従来のチャージポンプ回路を説明する回路図である。
【符号の説明】
【００３７】
１０ ＮＡＮＤ回路 １１ インバータ ２０ レギュレータ回路
３０ 降圧回路 ３１ Ｐチャネル型ＭＯＳトランジスタ
３２ Ｎチャネル型ＭＯＳトランジスタ １００ 降圧回路
Ｔ０〜ＴＭ 電荷転送ＭＯＳトランジスタ Ｎ１〜ＮＭ ＭＯＳトランジスタ
Ａ〜Ｘ ノード ＩＮ 入力端子 ＯＵＴ 出力端子
Ｖｉｎ 入力電圧 ＶＣＣ 電源電圧 Ｖｏｕｔ 出力電圧
Ｖｔｐ Ｐチャネル型ＭＯＳトランジスタ３１のしきい値電圧
ＨＶ 高電圧 Ｃ１〜ＣＭ 容量素子 ＣＬＫ クロック信号
ＣＬＫ１ 第１のクロック信号 ＊ＣＬＫ１ 第２のクロック信号
ＥＮＢ イネーブル信号 Ｃｔｒｌ コントロール信号
【技術分野】
【０００１】
本発明は、低い電圧から高い電圧を発生させるチャージポンプ回路(Charge Pump Circuit)に関し、特に降圧回路を備えたチャージポンプ回路に関するものである。
【背景技術】
【０００２】
例えばＥＥＰＲＯＭ(Electrically Programmable Read Only Memory)等の不揮発性半導体記憶装置では、電源電圧よりも高い正の高電圧（または負の高電圧）をメモリセルに供給する必要がある。このように高電圧が必要な場合、チャージポンプ回路を装置に内蔵する方法が広く用いられている。
【０００３】
図３は従来例に係るチャージポンプ回路の回路図である。このチャージポンプ回路は、入力端子ＩＮに入力された入力電圧Ｖｉｎ（＝ＶＣＣ）を昇圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして高電圧ＨＶを出力するものである。入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭ（Ｍは任意）が直列接続されている。各電荷転送ＭＯＳトランジスタＴ０〜ＴＭの接続点をノードＡ〜Ｘとする。
【０００４】
各ノードＡ〜Ｘには、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。容量素子Ｃ１〜ＣＭの他方の端子には、第１のクロック信号ＣＬＫ及び第２のクロック信号＊ＣＬＫ（第１のクロック信号と逆相の信号）の一方が交互に印加される構成になっている。
【０００５】
上記構成において、入力端子ＩＮに電源電圧ＶＣＣが印加され、第１及び第２のクロック信号ＣＬＫ，＊ＣＬＫが容量素子Ｃ１〜ＣＭに印加されると、最終段のＭＯＳトランジスタＴＭのソース（出力端子ＯＵＴ）から出力電圧Ｖｏｕｔとして入力電圧ＶＣＣよりも高い高電圧ＨＶを得ることができる。チャージポンプ回路の段数をＭとすると、ＨＶ＝（Ｍ＋１）×ＶＣＣで表される。但し、電荷転送素子ＭＯＳトランジスタＴ０〜ＴＭの電圧ロスを無視する。
【０００６】
また、チャージポンプ回路の出力端子ＯＵＴは降圧回路１００に接続されている。降圧回路１００は、第１及び第２のクロック信号ＣＬＫ，＊ＣＬＫを停止させることでチャージポンプ回路による昇圧動作が終了した後に、出力端子ＯＵＴに生じた高電圧（ＨＶ）を電源電圧ＶＣＣレベルに降圧させるための回路である。
【０００７】
本発明に関連した技術は、例えば以下の特許文献に記載されている。
【特許文献１】特開２００６−２２９７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したチャージポンプ回路において、昇圧動作を終了させると、電流の経路が閉じるため、各ノードＡ〜Ｘには電荷がある程度残ることになる。この残留電荷は、時間の経過とともに自然放電される。しかしながら、この残留電荷によって主として以下の２点の問題が起きることが判った。
【０００９】
第１の問題について説明する。残留電荷が大きい場合には、自然放電されにくい。そして、ノードＡ〜Ｘの残留電荷が大きいことは、容量素子Ｃ１〜ＣＭ及び各電荷転送ＭＯＳトランジスタＴ０〜ＴＭに高電圧の負荷が生じていることを意味する。チャージポンプ回路では後段ほど高い電圧に昇圧されるため、特に後段の素子に対して高電圧の負荷が大きいと考えられる。そのため、容量素子Ｃ１〜ＣＭ及び各電荷転送ＭＯＳトランジスタＴ０〜ＴＭが残留電荷によって劣化するという問題があった。
【００１０】
第２の問題について説明する。チャージポンプ回路による昇圧動作を一旦終了させ、その後直ぐに動作を開始させる場合がある。例えば、瞬間的な停電が起きた場合等である。このような場合には、上記自然放電が間に合わず、残留電荷が外部に逃げ切らない。そうすると、初期化されていない不安定な状態でチャージポンプ回路の動作が開始されることになる。そして、その結果としてチャージポンプ回路が誤動作し、所望のレベルの高電圧が出力されないという問題があった。
【００１１】
なお、これらの問題は、上述した入力電圧を昇圧するチャージポンプ回路に限られず、入力電圧を降圧するチャージポンプ回路においても同様に発生し得ることである。
【００１２】
そこで本発明は、残留電荷によってチャージポンプ回路を構成する素子（容量素子や電荷転送素子）の劣化の問題、及び残留電荷による誤動作の問題を解消できるチャージポンプ回路を提供することを主たる目的とする。
【課題を解決するための手段】
【００１３】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明のチャージポンプ回路は、入力端子と出力端子との間に直列接続された複数の電荷転送素子と、前記複数の電荷転送素子の接続点のそれぞれに一方の端子が接続され、他方の端子にクロック信号が印加される複数の容量素子と、前記クロック信号の印加が停止されたときに前記出力端子の電圧を降圧する降圧回路と、前記接続点と前記出力端子の間に接続された降圧用の整流素子とを備えることを特徴とする。
【００１４】
また、本発明のチャージポンプ回路は、前記降圧回路が、制御信号に応じてオンあるいはオフする第１のトランジスタと、前記第１のトランジスタに直列に接続され、前記出力端子の電圧から所定の電圧まで降下したときにオフする第２のトランジスタとを備えることを特徴とする。
【発明の効果】
【００１５】
本発明のチャージポンプ回路によれば、電荷転送素子と出力端子との接続点に整流素子を設けたので、接続点の電荷を積極的に降圧回路へと逃がすことができる。そのため、残留電荷が過大になることはなく、従来あった残留電荷による素子の劣化や誤動作の問題を解消できる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明の実施形態について図面を参照しながら説明する。
【００１７】
本実施形態に係るチャージポンプ回路は、入力端子ＩＮに入力された入力電圧Ｖｉｎ＝ＶＣＣ（例えば３ボルト）を昇圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして高電圧ＨＶ（例えば約２０ボルト）を出力するものである。図１に示すように、入力端子ＩＮと出力端子ＯＵＴの間に、ゲートとドレインを短絡させたＮチャネル型電荷転送ＭＯＳトランジスタＴ０〜ＴＭ（Ｍは任意）が直列接続されている。各電荷転送ＭＯＳトランジスタＴ０〜ＴＭの接続点をノードＡ〜Ｘとする。
【００１８】
各ノードＡ〜Ｘには、容量素子Ｃ１〜ＣＭの一方の端子が接続されている。つまり、電荷転送ＭＯＳトランジスタと容量素子から成るブロックの単位が複数直列接続された構成となっている。容量素子Ｃ１〜ＣＭの他方の端子には、第１のクロック信号ＣＬＫ１と第２のクロック信号＊ＣＬＫ１（第１のクロック信号ＣＬＫ１と逆相の信号）の一方が印加される構成になっている。より詳しく言えば、容量素子Ｃ１，Ｃ３，・・中略・・，ＣＭ−１には第１のクロック信号ＣＬＫ１が印加され、容量素子Ｃ２，Ｃ４，・・中略・・，ＣＭには第２のクロック信号＊ＣＬＫ１が印加される。
【００１９】
ＮＡＮＤ回路１０は、チャージポンプ回路の動作を制御する回路であり、第１入力端子にクロック信号ＣＬＫが印加され、第２入力端子にイネーブル信号ＥＮＢが印加されている。クロック信号ＣＬＫは、容量素子Ｃ１〜ＣＭの充放電を制御するための信号である。イネーブル信号ＥＮＢは、チャージポンプ回路全体としてのオン及びオフを制御するための信号である。イネーブル信号ＥＮＢがハイレベル（Ｈ）のとき、クロック信号ＣＬＫはＮＡＮＤ回路１０を通して容量素子Ｃ１〜ＣＭに印加されることによりチャージポンプ回路は動作する。イネーブル信号ＥＮＢがロウレベル（Ｌ）のとき、ＮＡＮＤ回路１０の出力はハイレベル（Ｈ）に固定され、チャージポンプ回路の動作は停止する。
【００２０】
すなわち、イネーブル信号ＥＮＢがハイレベル（Ｈ）のとき、ＮＡＮＤ回路１０の出力端子からは、上記第１のクロック信号ＣＬＫ１が出力される。また、ＮＡＮＤ回路１０の出力端子からインバータ１１を介して上記第２のクロック信号＊ＣＬＫ１が出力される。
【００２１】
チャージポンプ回路の出力端子ＯＵＴは、レギュレータ回路２０に接続されている。レギュレータ回路２０は、昇圧された高電圧ＨＶ（例えば約２０ボルト）を所望の電圧（例えば約１０〜１２ボルト）に調節するための回路である。レギュレータ回路２０としては、例えばツェナーダイオードを用いることができる。レギュレータ回路２０によって調節された電圧はメモリセル等の不図示の負荷に供給される。
【００２２】
また、チャージポンプ回路の出力端子ＯＵＴは、降圧回路３０に接続されている。降圧回路３０は、クロック信号ＣＬＫの印加が停止されてチャージポンプ回路による昇圧動作が終了した後に、制御信号（コントロール信号Ｃｔｒｌ）に応じて出力端子ＯＵＴに生じた高電圧ＨＶを所定のレベル（例えば電源電圧ＶＣＣレベル）に降圧させるための回路である。
【００２３】
降圧回路３０は、例えば図１に示すように、出力端子ＯＵＴと接地端子（ＧＮＤ）との間に直列接続されたＰチャネル型ＭＯＳトランジスタ３１及びＮチャネル型ＭＯＳトランジスタ３２とから構成される。Ｐチャネル型ＭＯＳトランジスタ３１のゲートには、電源電圧ＶＣＣの値からＰチャネル型ＭＯＳトランジスタ３１のしきい値電圧Ｖｔｐの値を引いた分の電圧（ＶＣＣ−Ｖｔｐ）が印加され、出力端子ＯＵＴの電圧がＶＣＣ以下になるとオフするように構成されている。また、Ｎチャネル型ＭＯＳトランジスタ３２のゲートには、当該降圧回路３０を制御するためのコントロール信号Ｃｔｒｌが印加されている。
【００２４】
また、各ノードＡ〜Ｘは、ゲートとソースが短絡されたＮチャネル型ＭＯＳトランジスタＮ１〜ＮＭを介して出力端子ＯＵＴと接続されている。このＭＯＳトランジスタＮ１〜ＮＭは、ノードＡ〜Ｘから降圧回路３０側に電流を流す整流素子であり、チャージポンプ回路の動作終了後に、各ノードＡ〜Ｘの残留電荷を外部に逃がす経路となるものである。
【００２５】
ここで、ＭＯＳトランジスタＮ１〜ＮＭのトランジスタサイズは、電荷転送ＭＯＳトランジスタＴ０〜ＴＭのトランジスタサイズよりも小さいことが好ましい。ここでいうトランジスタサイズとは、ゲート幅をＷ，ゲート長をＬとしたときのＷ／Ｌを意味する。また、ＭＯＳトランジスタＮ１〜ＮＭの寄生容量は、電荷転送ＭＯＳトランジスタＴ０〜ＴＭの寄生容量及び容量素子Ｃ１〜ＣＭの容量よりも非常に小さいことが好ましい。ＭＯＳトランジスタＮ１〜ＮＭの寄生容量に電荷が保持されることによって、チャージポンプ回路の昇圧動作の効率が落ちることを回避するためである。なお、ここでいうＭＯＳトランジスタの寄生容量とは、ゲート容量やソース・ドレイン層と基板間のＰＮ接合による接合容量等の総和である。
【００２６】
なお、ＭＯＳトランジスタＮ１〜ＮＭのソースは、図１に示すように、降圧回路３０に接続することが好ましい。出力端子ＯＵＴに生じた高電圧を電源電圧ＶＣＣレベルに降圧させることと、各ノードＡ〜Ｘの残留電荷を逃がすことを一つの降圧回路３０で実現することで、回路構成を簡素にすることができるからである。なお、ＭＯＳトランジスタＮ１〜ＮＭの整流性によって、出力端子ＯＵＴ側から各ノードＡ〜Ｃに対して電流が流れることはない。なお、ＭＯＳトランジスタＮ１〜ＮＭに換えて、ＰＮ接合ダイオード等の整流素子を用いることもできるが、装置の微細化を図る観点からはＭＯＳトランジスタ構造を採用することが好ましい。
【００２７】
次に、上記構成のチャージポンプ回路の動作について、図２に示す動作タイミング図を参照して説明する。
【００２８】
まず、イネーブル信号ＥＮＢがロウレベルの期間は、チャージポンプ回路の昇圧動作は行われておらず、出力端子ＯＵＴの出力電圧ＶｏｕｔはＶＣＣレベルである（図２（ａ），（ｂ）参照）。
【００２９】
次に、イネーブル信号ＥＮＢがハイレベルに変化すると、クロック信号ＣＬＫに対応する第１のクロック信号ＣＬＫ１がＮＡＮＤ回路１０から出力され、容量素子Ｃ１，Ｃ３，・・・，ＣＭ−１に印加される（図２（ｄ）参照）。また、第１のクロック信号ＣＬＫ１が反転された第２のクロック信号＊ＣＬＫ１が容量素子Ｃ２，Ｃ４，・・・，ＣＭに印加される。
【００３０】
これにより、電荷転送ＭＯＳトランジスタＴ１〜ＴＭはオンとオフを交互に繰り返すとともに、容量素子Ｃ１〜ＣＭは充電及び放電を交互に繰り返す。そして、後段のＭＯＳトランジスタに向かって電荷が転送され、出力端子ＯＵＴからは昇圧された高電圧ＨＶが出力電圧Ｖｏｕｔとして出力される（図２（ａ）参照）。
【００３１】
次に、イネーブル信号ＥＮＢがロウレベルに変化すると、第１のクロック信号ＣＬＫ１はハイレベルに維持され、チャージポンプ回路の昇圧動作は終了する（図２（ｂ），（ｄ）参照）。
【００３２】
次に、コントロール信号Ｃｔｒｌがハイレベルに変化すると、Ｎチャネル型ＭＯＳトランジスタ３２がオンし、降圧回路３０が動作を開始する。そして、出力端子ＯＵＴから接地端子側に電流が流れる。出力端子ＯＵＴの電圧が高電圧ＨＶから電源電圧ＶＣＣに降圧するまで、Ｐチャネル型ＭＯＳトランジスタ３１はオンし続ける。出力端子ＯＵＴの電圧が電源電圧ＶＣＣに降下すると、Ｐチャネル型ＭＯＳトランジスタ３１はオフし、降圧回路３０の動作は終了する。
【００３３】
また、ノードＡ〜Ｘが、ＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０と接続されている。そのため、各ノードＡ〜Ｘの残留電荷はＭＯＳトランジスタＮ１〜ＮＭを介して降圧回路３０側へ移動し、降圧回路３０で降圧（放電）される。この各ノードＡ〜Ｘの残留電荷を逃がすことは、各ノードＡ〜Ｘの電圧がＶＣＣレベルになるまで行われる。
【００３４】
このように本実施形態では、チャージポンプ回路の昇圧動作を終了させた際、ノードＡ〜Ｘから残留電荷を外部（降圧回路３０）へ積極的に逃がすための経路を有している。そのため、従来あった残留電荷による素子の劣化や誤動作の問題を解消できる。
【００３５】
なお、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で設計変更が可能であることは言うまでも無い。例えば、上記実施形態では、ＭＯＳトランジスタを電荷転送素子として用いていたが、バイポーラトランジスタを用いることも可能である。また、降圧回路３０は、電源電圧ＶＣＣレベルまで降圧させる回路であったが、構成を変える事によって別のレベルに降圧させるものであってもよい。また、上記実施形態では、入力電圧を昇圧するチャージポンプ回路について説明したが、入力電圧を降圧するチャージポンプ回路においても同様である。本発明はチャージポンプ回路に広く適用できるものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係るチャージポンプ回路を説明する回路図である。
【図２】本発明の実施形態に係るチャージポンプ回路の動作を説明する図である。
【図３】従来のチャージポンプ回路を説明する回路図である。
【符号の説明】
【００３７】
１０ ＮＡＮＤ回路 １１ インバータ ２０ レギュレータ回路
３０ 降圧回路 ３１ Ｐチャネル型ＭＯＳトランジスタ
３２ Ｎチャネル型ＭＯＳトランジスタ １００ 降圧回路
Ｔ０〜ＴＭ 電荷転送ＭＯＳトランジスタ Ｎ１〜ＮＭ ＭＯＳトランジスタ
Ａ〜Ｘ ノード ＩＮ 入力端子 ＯＵＴ 出力端子
Ｖｉｎ 入力電圧 ＶＣＣ 電源電圧 Ｖｏｕｔ 出力電圧
Ｖｔｐ Ｐチャネル型ＭＯＳトランジスタ３１のしきい値電圧
ＨＶ 高電圧 Ｃ１〜ＣＭ 容量素子 ＣＬＫ クロック信号
ＣＬＫ１ 第１のクロック信号 ＊ＣＬＫ１ 第２のクロック信号
ＥＮＢ イネーブル信号 Ｃｔｒｌ コントロール信号
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に直列接続された複数の電荷転送素子と、
前記複数の電荷転送素子の接続点のそれぞれに一方の端子が接続され、他方の端子にクロック信号が印加される複数の容量素子と、
前記クロック信号の印加が停止されたときに前記出力端子の電圧を降圧する降圧回路と、
前記接続点と前記出力端子の間に接続された降圧用の整流素子とを備えることを特徴とするチャージポンプ回路。
【請求項２】
前記降圧回路は、制御信号に応じてオンあるいはオフする第１のトランジスタと、
前記第１のトランジスタに直列に接続され、前記出力端子の電圧から所定の電圧まで降下したときにオフする第２のトランジスタとを備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記電荷転送素子は、ゲートとドレインとが接続された第１のＭＯＳトランジスタから成り、
前記整流素子は、ゲートとドレインとが接続された第２のＭＯＳトランジスタから成ることを特徴とする請求項１または請求項２に記載のチャージポンプ回路。
【請求項４】
前記第２のＭＯＳトランジスタのトランジスタサイズは、前記第１のＭＯＳトランジスタのトランジスタサイズよりも小さいことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記第２のＭＯＳトランジスタの寄生容量は、前記容量素子の容量及び前記第１のＭＯＳトランジスタの寄生容量よりも小さいことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項１】
入力端子と出力端子との間に直列接続された複数の電荷転送素子と、
前記複数の電荷転送素子の接続点のそれぞれに一方の端子が接続され、他方の端子にクロック信号が印加される複数の容量素子と、
前記クロック信号の印加が停止されたときに前記出力端子の電圧を降圧する降圧回路と、
前記接続点と前記出力端子の間に接続された降圧用の整流素子とを備えることを特徴とするチャージポンプ回路。
【請求項２】
前記降圧回路は、制御信号に応じてオンあるいはオフする第１のトランジスタと、
前記第１のトランジスタに直列に接続され、前記出力端子の電圧から所定の電圧まで降下したときにオフする第２のトランジスタとを備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記電荷転送素子は、ゲートとドレインとが接続された第１のＭＯＳトランジスタから成り、
前記整流素子は、ゲートとドレインとが接続された第２のＭＯＳトランジスタから成ることを特徴とする請求項１または請求項２に記載のチャージポンプ回路。
【請求項４】
前記第２のＭＯＳトランジスタのトランジスタサイズは、前記第１のＭＯＳトランジスタのトランジスタサイズよりも小さいことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記第２のＭＯＳトランジスタの寄生容量は、前記容量素子の容量及び前記第１のＭＯＳトランジスタの寄生容量よりも小さいことを特徴とする請求項３に記載のチャージポンプ回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００８−１１３２６９（Ｐ２００８−１１３２６９Ａ）
【公開日】平成２０年５月１５日（２００８．５．１５）
【国際特許分類】
【出願番号】特願２００６−２９５１００（Ｐ２００６−２９５１００）
【出願日】平成１８年１０月３１日（２００６．１０．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２０年５月１５日（２００８．５．１５）
【国際特許分類】
【出願日】平成１８年１０月３１日（２００６．１０．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]