ヘテロ接合型電界効果トランジスタ
【課題】リーク電流が少なくて高耐圧のヘテロ接合型電界効果トランジスタを提供する。
【解決手段】ヘテロ接合型電界効果トランジスタは、絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、ＡｌＧａＮ障壁層はＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３ｘ１０１２ｃｍ−２以上４ｘ１０１２ｃｍ−２以下である。
【解決手段】ヘテロ接合型電界効果トランジスタは、絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、ＡｌＧａＮ障壁層はＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３ｘ１０１２ｃｍ−２以上４ｘ１０１２ｃｍ−２以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は２次元電子ガスを生じるヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）に関し、特に、絶縁性基板上に形成された複数の窒化物半導体層を含むＨＦＥＴのリーク電流の低減と耐圧性の向上に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮなどの窒化物半導体においては、バンドギャップが大きく、絶縁破壊電圧が高く、電子のドリフト速度が大きく、さらにヘテロ接合による２次元電子ガスを利用することができる。例えばアンドープＧａＮ層上にＡｌＧａＮ層を積層した場合に、自発分極とピエゾ分極との両作用によってヘテロ界面に２次電子ガスが生じる。そして、このような２次電子ガスをチャネルとして利用するＨＦＥＴが知られている。このように窒化物半導体を利用したＨＦＥＴは、大きな電流を制御するためのパワーデバイスに好ましく適用することができる。
【０００３】
ところで、従来では、典型的な絶縁性基板であるサファイア基板上に作製したＨＦＥＴにおいて、パンチスルー耐圧の向上とリーク電流の低減のためには、チャネル層の下方におけるバッファ層などの高抵抗化またはｐ型化が必要不可欠と考えられている（例えば、特許文献１の特開２００５−８５８５２号公報参照）。
【０００４】
しかし、通常では、アンドープの窒化物半導体自身は、１０１５〜１０１６ｃｍ−３のキャリア濃度を有するｎ型半導体になっている。特に、サファイア基板上に結晶成長した窒化物半導体層は、一般的に比較的良好な結晶性を有することから、これを高抵抗化することが容易ではない。
【０００５】
他方、高抵抗の窒化物半導体層を得るためには、ＭｇやＣなどのｐ型不純物をドーピングすることによってｎ型キャリアを補償する方法や、Ｆｅなどの深いエネルギ準位を形成する不純物をドーピングすることによってキャリアをトラップする方法が用いられている（例えば、特許文献２の特開２００７−１８４３７９号公報参照）。なお、窒化物半導体層のｐ型化のためには、典型的にはＭｇのドーピングが有効であることが周知である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−８５８５２号公報
【特許文献２】特開２００７−１８４３７９号公報
【特許文献３】特開２００９−１０１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＨＦＥＴにおいて、チャネル層下の窒化物半導体層に一般的なｐ型不純物をドープすることは、電流コラプス（ＨＦＥＴの動作中にドレイン電流が急激に低下する現象）の原因になると考えられている。例外的に、ｐ型不純物としてＣをドーピングするによってチャネル層下の窒化物半導体層を高抵抗化する場合のみにおいて、ＨＦＥＴが電流コラプスに関して大きな影響を受けないと考えられている。しかし、チャネル層下の窒化物半導体層においてさらなる転位密度の低減などによって結晶性がさらに向上した場合に、その窒化物半導体層のｐ型化または高抵抗化が容易でなくなるという問題が生じる可能性も残る。
【０００８】
以上のような従来技術の状況に鑑みれば、ＨＦＥＴにおいてリーク電流を低減してパンチスルー耐圧を向上させなおかつ電流コラプスを低減するためには、チャネル層下の窒化物半導体層における不純物ドーピングによる高抵抗化またはｐ型化を可能な限り回避することが望まれる。
【０００９】
そこで、本発明は、チャネル層下の窒化物半導体層を不純物ドーピングでｐ型化することなく、ＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能とすることを目的としている。
【課題を解決するための手段】
【００１０】
本発明者が鋭意検討を重ねた結果、ＨＦＥＴ中でチャネル層下の窒化物半導体層構造を最適化することによって、その窒化物半導体層構造が不純物ドーピングなしに擬似的にｐ型化することが可能になることが見出された。その擬似的なｐ型化の結果として、ＨＦＥＴにおけるリーク電流の低減による高耐圧化と電流コラプスの抑制が可能となる。
【００１１】
すなわち、本発明によるヘテロ接合型電界効果トランジスタは、絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、ＡｌＧａＮ障壁層はＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３×１０１２ｃｍ−２以上４×１０１２ｃｍ−２以下であることを特徴としている。
【００１２】
なお、ＡｌＧａＮ障壁層上にはソース電極、ゲート電極およびドレイン電極が配置され、ＡｌＧａＮ組成傾斜層とソース電極とが電気的に接続されていることが好ましい。また、絶縁性基板としては、サファイア基板またはノンドープＳｉＣ基板を好ましく用いることができる。
【発明の効果】
【００１３】
以上のように、本発明によれば、ＨＦＥＴ中のＧａＮチャネル層下のＡｌＧａＮ組成傾斜層が不純物のドーピングなしに擬似的にｐ型化され得て、ＨＦＥＴのリーク電流の低減による高耐圧化および電流コラプスの低減が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態によるＨＦＥＴを示す模式的断面図である。
【図２】本発明のもう１つの実施形態によるＨＦＥＴを示す模式的断面図である。
【図３】本発明によるＨＦＥＴにおけるＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度とパンチスルー耐圧との関係のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１５】
上述のように、本発明によるヘテロ型電界効果トランジスタは、絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、ＡｌＧａＮ障壁層はＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３×１０１２ｃｍ−２以上４×１０１２ｃｍ−２以下であることを特徴としている。
【００１６】
絶縁性の基板材料としては、サファイアやアンドープＳｉＣなどのように可動キャリアを含まない基板が望ましい。すなわち、基板中の可動キャリアの存在は、その上の窒化物半導体層中の電界を補償するように作用するので、ＨＦＥＴの高耐圧化のためには望ましくない。
【００１７】
ＡｌＧａＮ組成傾斜層は、ＡｌＧａＮ障壁層上に配置されたソース電極、ゲート電極およびドレイン電極のうちのソース電極に電気的に接続されていることが好ましい。すなわち、擬似的ｐ型層であるＡｌＧａＮ組成傾斜層がソース電極に接続されていない場合、ＨＦＥＴの動作がオフからオンに切り替わった時にその擬似的ｐ型層中の過剰なホールが抜けにくく、チャネル層中の実効的２次元電子ガス濃度がｎｓ−ｐｓ（ｎ型シートキャリア濃度−ｐ型シートキャリア濃度）となってオン抵抗の増大を招く。したがって、擬似的ｐ型層中のｐｓの値は、ＨＦＥＴの耐電圧を維持し得る限りにおいて、可能な限り小さな値とすることが好ましい。
【００１８】
図３は、ＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度とＨＦＥＴのパンチスルー耐圧（ドレインリーク電流密度が１μＡ／ｍｍになる電圧と定義）との関係を求めたシミュレーション結果を示すグラフである。すなわち、このグラフの横軸はＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度（×１０１２ｃｍ−２）を表し、縦軸はパンチスルー耐圧（Ｖ）を表している。
【００１９】
図３のシミュレーション結果から分かるように、ＨＦＥＴのパンチスルー耐圧は擬似的なｐ型シートキャリア濃度（ｐｓ）の増加と共に増大し、ｐｓ＝３×１０１２ｃｍ−２のシートキャリア濃度の場合に５４０Ｖの耐圧が得られ、ｐｓ＝４×１０１２ｃｍ−２のシートキャリア濃度の場合に１２００Ｖの耐圧が得られると計算される。
【００２０】
上述のＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度（ｐｓ）を得るためには、その組成傾斜層の下面側と上面側とにおけるIII族元素中のＡｌ原子組成比の差をΔｘ（下面側でＡｌ原子組成比が大きい）としたときに、経験的に
ｐｓ＝２．６×１０１３Δｘ〜４．８×１０１３Δｘ
で求めることが可能であり、
（１）ｐｓ＝３×１０１２ｃｍ−２にする場合には、０．０６≦Δｘ≦０．１２
（２）ｐｓ＝４×１０１２ｃｍ−２にする場合には、０．０８≦Δｘ≦０．１５
の範囲にΔｘを設定すればよいと考えられる。
【００２１】
なお、ＡｌＧａＮ組成傾斜層中で所定の擬似的ｐ型シートキャリア濃度（ｐｓ）を得ることに関して、その組成傾斜層の厚さにおいて特定の制限が生じることはない。
【００２２】
ところで、本発明におけるＡｌＧａＮ組成傾斜層に類似したグレーデッドＡｌＧａＮ層が、特許文献３の特開２００９‐１０１４２号公報においても開示されている。しかし、特許文献３におけるグレーデッドＡｌＧａＮ層は、ＡｌＮ層とＧａＮ層との間の格子不整合による歪みを抑制するために設けられており、格子歪みの抑制に適したＡｌ組成範囲を教示しているだけである。また、引用文献３においては、本発明によるＡｌＧａＮ組成傾斜層中におけるような擬似的ｐ型シートキャリア濃度について全く何らの教示も示唆も存在していない。
【００２３】
すなわち、本発明では、ＡｌＧａＮ組成傾斜層中のＡｌ濃度を変化させることによって擬似的ｐ型シートキャリア濃度を所定の範囲内に限定して設定することによってパンチスルー耐圧を向上させており、特許文献３の発明が利用する格子歪み抑制の原理と異なる電子的原理によって発明の効果を得ている。また、特許文献３の場合には基板の如何に拘らずにＡｌＮ層とＧａＮ層との間の格子歪みがグレーデッドＡｌＧａＮ層によって抑制される効果が得られるが、本発明におけるＡｌＧａＮ組成傾斜層では絶縁性基板が用いられた場合のみに効果が発揮され、導電性のＳｉＣやＳｉ基板を用いる場合にはその効果が発揮されない。
【００２４】
また、本発明によるより好ましい態様のＨＦＥＴにおいては、ＡｌＧａＮ組成傾斜層がソース電極に電気的に接続されている。これは、以下の理由による。すなわち、ＨＦＥＴを動作させる場合、オン／オフ動作時に正孔の流出／流入をスムーズに行なうためには、ＡｌＧａＮ組成傾斜層とソース電極とを電気的に接続することによって電気的なパスを設けることが望まれる。また、ＡｌＧａＮ組成傾斜層とソース電極とが電気的に接続されていない場合、ＨＦＥＴの動作条件によっては新たなコラプスの原因となる可能性がある。この観点からも、ＡｌＧａＮ組成傾斜層とソース電極とが電気的に接続されていることが好ましい。さらに、擬似的ｐ型層がソース電極に接続されている場合、チャネル近傍から過剰なホールを迅速に抜き取ることができるので、ＨＦＥＴのオン抵抗の増大を生じることがない。
【００２５】
他方、ＡｌＧａＮ組成傾斜層中のΔｘを増大させて擬似的ｐ型シートキャリア濃度（ｐｓ）を増大させれば、その結果として容量成分の増加によるスイッチング速度の低下とアバランシェ耐圧の低下を招くので、ＡｌＧａＮ組成傾斜層がソース電極と接続されている場合でもｐｓを高めるほど好ましいと言うわけではない。
【００２６】
（実施形態１）
図１は、本発明の実施形態１によるＨＦＥＴを模式的断面図で図解している。なお、本願の図面においては、長さ、厚さ、幅などの寸法関係は図面の明瞭化のために適宜に変更されており、実際の寸法関係を表してはいない。
【００２７】
図１のＨＦＥＴは、以下のようにして作製することができる。まず、ＭＯＣＶＤ（有機金属気相堆積）装置の反応室内にサファイア基板１を導入し、基板温度１１５０℃にて流量３ｓｌｍのアンモニアを用いて、基板１の表面窒化を行なう。
【００２８】
次に、基板温度を５５０℃に下げて、流量５４．２ｓｃｃｍのトリメチルアルミニウム（ＴＭＡ）と流量３ｓｌｍのアンモニアを反応室内に導入し、１３．３ｋＰａの圧力下で厚さ３０ｎｍのＡｌＮバッファ層２を成長させる。
【００２９】
引き続いて、基板温度を１１５０℃に昇温した後、反応室内圧力１３．３ｋＰａとアンモニア流量１２．５ｓｌｍを設定し、堆積時間２０分の間にトリメチルガリウム（ＴＭＧ）流量を５７．９ｓｃｃｍから１０３．３ｓｃｃｍに変化させるとともに、ＴＭＡ流量を６０．２ｓｃｃｍから２２．７ｓｃｃｍに変化させることによって、ＡｌＧａＮ組成傾斜層３を成長させる。このとき、成長する厚さ２μｍのＡｌＧａＮ組成傾斜層３の下面から上面までの間で、III族元素中のＡｌ原子組成比が０．２から０．０５まで変化させられる。
【００３０】
さらに、基板温度１１００℃と反応室内圧力１００ｋＰａの条件のもとで、流量１３．０ｓｃｃｍのＴＭＧと流量１２．５ｓｌｍのアンモニアを反応室内に導入し、ＡｌＧａＮ組成傾斜層３上に厚さ４０ｎｍのＧａＮチャネル層４を成長させる。
【００３１】
最後に、基板温度１１００℃と反応室内圧力１００ｋＰａの条件のもとで、流量９．１ｓｃｃｍのＴＭＧ、流量１６．５ｓｃｃｍのＴＭＡ、および流量１２．５ｓｌｍのアンモニアを反応室内に導入し、厚さ２０ｎｍのＡｌ０．３Ｇａ０．７Ｎ障壁層５を成長させる。
【００３２】
以上のようにして作製された窒化物半導体積層構造を含むウエハのＡｌＧａＮ障壁層５上において、例えばＨｆ／Ａｌ／Ｈｆ／Ａｕの積層を真空蒸着またはスパッタリングなどで形成し、その後に８００℃で１ｍｉｎのアニールを施すことによって、ソース電極６とドレイン電極７が形成される。このとき、Ｈｆ／Ａｌ／Ｈｆ／Ａｕのそれぞれの厚さは、例えば１３ｎｍ／８５ｎｍ／１３ｎｍ／６０ｎｍであり得る。同様に、ＡｌＧａＮ障壁層５上において、例えばＷＮ／Ｗ／Ａｕを真空蒸着またはスパッタリングなどで積層して、ゲート電極８が形成される。このとき、ＷＮ／Ｗ／Ａｕのそれぞれの厚さは、例えば６０ｎｍ／１０ｎｍ／１００ｎｍであり得る。
【００３３】
以上のようにして作製されたＨＦＥＴにおいては、サファイア基板上に順次積層されたＡｌＮバッファ層、厚さ２μｍのＧａＮチャネル層、および厚さ２０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ障壁層を含む従来のＨＦＥＴに比べて、リーク電流の低減、耐電圧の向上、および電流コラプスの低減の効果を得ることができる。
【００３４】
なお、本実施例１では厚さ２μｍのＡｌＧａＮ組成傾斜層中のＡｌ組成比が０．２〜０．０５の範囲で変化させられたが、上述の式（１）で与えられるキャリア濃度を１×１０１６ｃｍ−３〜３×１０１６ｃｍ−３の範囲内で変化させ得る条件を満たす限りにおいて、Ａｌ組成比を任意の変化範囲に設定することができる。
【００３５】
ただし、自発分極とピエゾ分極との両作用によってＧａＮチャネル層４内における最低限必要な２次元電子ガス濃度を得るためには、ＡｌＧａＮ障壁層５のＡｌ組成比はＡｌＧａＮ組成傾斜層の上面側のＡｌ組成比よりも１５％以上大きくする必要がある。
【００３６】
（実施形態２）
図２は、本発明の実施形態２によるＨＦＥＴを模式的断面図で図解している。実施形態２によるＨＦＥＴの作製においては、実施形態１の場合と同様にして、サファイア基板１上にＡｌＮバッファ層２、ＡｌＧａＮ組成傾斜層３、ＧａＮチャネル層４、およびＡｌＧａＮ障壁層５が順次積層される。
【００３７】
しかしその後に、本実施形態２においては、ＡｌＧａＮ障壁層５とＧａＮチャネル層４の一部を塩素ガスによるエッチングで除去し、ＡｌＧａＮ組成傾斜層３の一部が露出される。
【００３８】
そして、本実施形態２においても実施形態１の場合と同様にしてＡｌＧａＮ障壁層５上にソース電極６、ドレイン電極７およびゲート電極８が形成されるが、本実施形態２ではさらにＡｌＧａＮ組成傾斜層３の露出部上にｐ型用オーミック電極９が付加的に形成される。
【００３９】
このｐ型用オーミック電極９は、例えばＰｄ／Ａｕを真空蒸着またはスパッタリングなどで積層し、その後に５５０℃で１０ｍｉｎのアニールを施すことによって形成することができる。このとき、Ｐｄ／Ａｕのそれぞれの厚さは、例えば１０ｎｍ／１００ｎｍであり得る。そして、このように形成されたｐ型用オーミック電極９は、ソース電極６と電気的に接続される。
【００４０】
本実施形態２によるＨＦＥＴにおいては、実施形態１のＨＦＥＴに比べて、リーク電流の低減に関しては大きな違いがないが、高電圧動作時または高速動作時における電流コラプスの低減に関してより改善が得られる。
【産業上の利用可能性】
【００４１】
以上のように、本発明によれば、チャネル層下の窒化物半導体層を不純物ドーピングでｐ型化することなく、ＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能にすることができる。
【符号の説明】
【００４２】
１ サファイア基板、２ ＡｌＮバッファ層、３ ＡｌＧａＮ組成傾斜層、４ ＧａＮチャネル層、５ ＡｌＧａＮ障壁層、６ ソース電極、７ ドレイン電極、８ ゲート電極、９ ｐ型用電極。
【技術分野】
【０００１】
本発明は２次元電子ガスを生じるヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）に関し、特に、絶縁性基板上に形成された複数の窒化物半導体層を含むＨＦＥＴのリーク電流の低減と耐圧性の向上に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮなどの窒化物半導体においては、バンドギャップが大きく、絶縁破壊電圧が高く、電子のドリフト速度が大きく、さらにヘテロ接合による２次元電子ガスを利用することができる。例えばアンドープＧａＮ層上にＡｌＧａＮ層を積層した場合に、自発分極とピエゾ分極との両作用によってヘテロ界面に２次電子ガスが生じる。そして、このような２次電子ガスをチャネルとして利用するＨＦＥＴが知られている。このように窒化物半導体を利用したＨＦＥＴは、大きな電流を制御するためのパワーデバイスに好ましく適用することができる。
【０００３】
ところで、従来では、典型的な絶縁性基板であるサファイア基板上に作製したＨＦＥＴにおいて、パンチスルー耐圧の向上とリーク電流の低減のためには、チャネル層の下方におけるバッファ層などの高抵抗化またはｐ型化が必要不可欠と考えられている（例えば、特許文献１の特開２００５−８５８５２号公報参照）。
【０００４】
しかし、通常では、アンドープの窒化物半導体自身は、１０１５〜１０１６ｃｍ−３のキャリア濃度を有するｎ型半導体になっている。特に、サファイア基板上に結晶成長した窒化物半導体層は、一般的に比較的良好な結晶性を有することから、これを高抵抗化することが容易ではない。
【０００５】
他方、高抵抗の窒化物半導体層を得るためには、ＭｇやＣなどのｐ型不純物をドーピングすることによってｎ型キャリアを補償する方法や、Ｆｅなどの深いエネルギ準位を形成する不純物をドーピングすることによってキャリアをトラップする方法が用いられている（例えば、特許文献２の特開２００７−１８４３７９号公報参照）。なお、窒化物半導体層のｐ型化のためには、典型的にはＭｇのドーピングが有効であることが周知である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−８５８５２号公報
【特許文献２】特開２００７−１８４３７９号公報
【特許文献３】特開２００９−１０１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＨＦＥＴにおいて、チャネル層下の窒化物半導体層に一般的なｐ型不純物をドープすることは、電流コラプス（ＨＦＥＴの動作中にドレイン電流が急激に低下する現象）の原因になると考えられている。例外的に、ｐ型不純物としてＣをドーピングするによってチャネル層下の窒化物半導体層を高抵抗化する場合のみにおいて、ＨＦＥＴが電流コラプスに関して大きな影響を受けないと考えられている。しかし、チャネル層下の窒化物半導体層においてさらなる転位密度の低減などによって結晶性がさらに向上した場合に、その窒化物半導体層のｐ型化または高抵抗化が容易でなくなるという問題が生じる可能性も残る。
【０００８】
以上のような従来技術の状況に鑑みれば、ＨＦＥＴにおいてリーク電流を低減してパンチスルー耐圧を向上させなおかつ電流コラプスを低減するためには、チャネル層下の窒化物半導体層における不純物ドーピングによる高抵抗化またはｐ型化を可能な限り回避することが望まれる。
【０００９】
そこで、本発明は、チャネル層下の窒化物半導体層を不純物ドーピングでｐ型化することなく、ＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能とすることを目的としている。
【課題を解決するための手段】
【００１０】
本発明者が鋭意検討を重ねた結果、ＨＦＥＴ中でチャネル層下の窒化物半導体層構造を最適化することによって、その窒化物半導体層構造が不純物ドーピングなしに擬似的にｐ型化することが可能になることが見出された。その擬似的なｐ型化の結果として、ＨＦＥＴにおけるリーク電流の低減による高耐圧化と電流コラプスの抑制が可能となる。
【００１１】
すなわち、本発明によるヘテロ接合型電界効果トランジスタは、絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、ＡｌＧａＮ障壁層はＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３×１０１２ｃｍ−２以上４×１０１２ｃｍ−２以下であることを特徴としている。
【００１２】
なお、ＡｌＧａＮ障壁層上にはソース電極、ゲート電極およびドレイン電極が配置され、ＡｌＧａＮ組成傾斜層とソース電極とが電気的に接続されていることが好ましい。また、絶縁性基板としては、サファイア基板またはノンドープＳｉＣ基板を好ましく用いることができる。
【発明の効果】
【００１３】
以上のように、本発明によれば、ＨＦＥＴ中のＧａＮチャネル層下のＡｌＧａＮ組成傾斜層が不純物のドーピングなしに擬似的にｐ型化され得て、ＨＦＥＴのリーク電流の低減による高耐圧化および電流コラプスの低減が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態によるＨＦＥＴを示す模式的断面図である。
【図２】本発明のもう１つの実施形態によるＨＦＥＴを示す模式的断面図である。
【図３】本発明によるＨＦＥＴにおけるＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度とパンチスルー耐圧との関係のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１５】
上述のように、本発明によるヘテロ型電界効果トランジスタは、絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、ＡｌＧａＮ障壁層はＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３×１０１２ｃｍ−２以上４×１０１２ｃｍ−２以下であることを特徴としている。
【００１６】
絶縁性の基板材料としては、サファイアやアンドープＳｉＣなどのように可動キャリアを含まない基板が望ましい。すなわち、基板中の可動キャリアの存在は、その上の窒化物半導体層中の電界を補償するように作用するので、ＨＦＥＴの高耐圧化のためには望ましくない。
【００１７】
ＡｌＧａＮ組成傾斜層は、ＡｌＧａＮ障壁層上に配置されたソース電極、ゲート電極およびドレイン電極のうちのソース電極に電気的に接続されていることが好ましい。すなわち、擬似的ｐ型層であるＡｌＧａＮ組成傾斜層がソース電極に接続されていない場合、ＨＦＥＴの動作がオフからオンに切り替わった時にその擬似的ｐ型層中の過剰なホールが抜けにくく、チャネル層中の実効的２次元電子ガス濃度がｎｓ−ｐｓ（ｎ型シートキャリア濃度−ｐ型シートキャリア濃度）となってオン抵抗の増大を招く。したがって、擬似的ｐ型層中のｐｓの値は、ＨＦＥＴの耐電圧を維持し得る限りにおいて、可能な限り小さな値とすることが好ましい。
【００１８】
図３は、ＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度とＨＦＥＴのパンチスルー耐圧（ドレインリーク電流密度が１μＡ／ｍｍになる電圧と定義）との関係を求めたシミュレーション結果を示すグラフである。すなわち、このグラフの横軸はＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度（×１０１２ｃｍ−２）を表し、縦軸はパンチスルー耐圧（Ｖ）を表している。
【００１９】
図３のシミュレーション結果から分かるように、ＨＦＥＴのパンチスルー耐圧は擬似的なｐ型シートキャリア濃度（ｐｓ）の増加と共に増大し、ｐｓ＝３×１０１２ｃｍ−２のシートキャリア濃度の場合に５４０Ｖの耐圧が得られ、ｐｓ＝４×１０１２ｃｍ−２のシートキャリア濃度の場合に１２００Ｖの耐圧が得られると計算される。
【００２０】
上述のＡｌＧａＮ組成傾斜層中の擬似的ｐ型シートキャリア濃度（ｐｓ）を得るためには、その組成傾斜層の下面側と上面側とにおけるIII族元素中のＡｌ原子組成比の差をΔｘ（下面側でＡｌ原子組成比が大きい）としたときに、経験的に
ｐｓ＝２．６×１０１３Δｘ〜４．８×１０１３Δｘ
で求めることが可能であり、
（１）ｐｓ＝３×１０１２ｃｍ−２にする場合には、０．０６≦Δｘ≦０．１２
（２）ｐｓ＝４×１０１２ｃｍ−２にする場合には、０．０８≦Δｘ≦０．１５
の範囲にΔｘを設定すればよいと考えられる。
【００２１】
なお、ＡｌＧａＮ組成傾斜層中で所定の擬似的ｐ型シートキャリア濃度（ｐｓ）を得ることに関して、その組成傾斜層の厚さにおいて特定の制限が生じることはない。
【００２２】
ところで、本発明におけるＡｌＧａＮ組成傾斜層に類似したグレーデッドＡｌＧａＮ層が、特許文献３の特開２００９‐１０１４２号公報においても開示されている。しかし、特許文献３におけるグレーデッドＡｌＧａＮ層は、ＡｌＮ層とＧａＮ層との間の格子不整合による歪みを抑制するために設けられており、格子歪みの抑制に適したＡｌ組成範囲を教示しているだけである。また、引用文献３においては、本発明によるＡｌＧａＮ組成傾斜層中におけるような擬似的ｐ型シートキャリア濃度について全く何らの教示も示唆も存在していない。
【００２３】
すなわち、本発明では、ＡｌＧａＮ組成傾斜層中のＡｌ濃度を変化させることによって擬似的ｐ型シートキャリア濃度を所定の範囲内に限定して設定することによってパンチスルー耐圧を向上させており、特許文献３の発明が利用する格子歪み抑制の原理と異なる電子的原理によって発明の効果を得ている。また、特許文献３の場合には基板の如何に拘らずにＡｌＮ層とＧａＮ層との間の格子歪みがグレーデッドＡｌＧａＮ層によって抑制される効果が得られるが、本発明におけるＡｌＧａＮ組成傾斜層では絶縁性基板が用いられた場合のみに効果が発揮され、導電性のＳｉＣやＳｉ基板を用いる場合にはその効果が発揮されない。
【００２４】
また、本発明によるより好ましい態様のＨＦＥＴにおいては、ＡｌＧａＮ組成傾斜層がソース電極に電気的に接続されている。これは、以下の理由による。すなわち、ＨＦＥＴを動作させる場合、オン／オフ動作時に正孔の流出／流入をスムーズに行なうためには、ＡｌＧａＮ組成傾斜層とソース電極とを電気的に接続することによって電気的なパスを設けることが望まれる。また、ＡｌＧａＮ組成傾斜層とソース電極とが電気的に接続されていない場合、ＨＦＥＴの動作条件によっては新たなコラプスの原因となる可能性がある。この観点からも、ＡｌＧａＮ組成傾斜層とソース電極とが電気的に接続されていることが好ましい。さらに、擬似的ｐ型層がソース電極に接続されている場合、チャネル近傍から過剰なホールを迅速に抜き取ることができるので、ＨＦＥＴのオン抵抗の増大を生じることがない。
【００２５】
他方、ＡｌＧａＮ組成傾斜層中のΔｘを増大させて擬似的ｐ型シートキャリア濃度（ｐｓ）を増大させれば、その結果として容量成分の増加によるスイッチング速度の低下とアバランシェ耐圧の低下を招くので、ＡｌＧａＮ組成傾斜層がソース電極と接続されている場合でもｐｓを高めるほど好ましいと言うわけではない。
【００２６】
（実施形態１）
図１は、本発明の実施形態１によるＨＦＥＴを模式的断面図で図解している。なお、本願の図面においては、長さ、厚さ、幅などの寸法関係は図面の明瞭化のために適宜に変更されており、実際の寸法関係を表してはいない。
【００２７】
図１のＨＦＥＴは、以下のようにして作製することができる。まず、ＭＯＣＶＤ（有機金属気相堆積）装置の反応室内にサファイア基板１を導入し、基板温度１１５０℃にて流量３ｓｌｍのアンモニアを用いて、基板１の表面窒化を行なう。
【００２８】
次に、基板温度を５５０℃に下げて、流量５４．２ｓｃｃｍのトリメチルアルミニウム（ＴＭＡ）と流量３ｓｌｍのアンモニアを反応室内に導入し、１３．３ｋＰａの圧力下で厚さ３０ｎｍのＡｌＮバッファ層２を成長させる。
【００２９】
引き続いて、基板温度を１１５０℃に昇温した後、反応室内圧力１３．３ｋＰａとアンモニア流量１２．５ｓｌｍを設定し、堆積時間２０分の間にトリメチルガリウム（ＴＭＧ）流量を５７．９ｓｃｃｍから１０３．３ｓｃｃｍに変化させるとともに、ＴＭＡ流量を６０．２ｓｃｃｍから２２．７ｓｃｃｍに変化させることによって、ＡｌＧａＮ組成傾斜層３を成長させる。このとき、成長する厚さ２μｍのＡｌＧａＮ組成傾斜層３の下面から上面までの間で、III族元素中のＡｌ原子組成比が０．２から０．０５まで変化させられる。
【００３０】
さらに、基板温度１１００℃と反応室内圧力１００ｋＰａの条件のもとで、流量１３．０ｓｃｃｍのＴＭＧと流量１２．５ｓｌｍのアンモニアを反応室内に導入し、ＡｌＧａＮ組成傾斜層３上に厚さ４０ｎｍのＧａＮチャネル層４を成長させる。
【００３１】
最後に、基板温度１１００℃と反応室内圧力１００ｋＰａの条件のもとで、流量９．１ｓｃｃｍのＴＭＧ、流量１６．５ｓｃｃｍのＴＭＡ、および流量１２．５ｓｌｍのアンモニアを反応室内に導入し、厚さ２０ｎｍのＡｌ０．３Ｇａ０．７Ｎ障壁層５を成長させる。
【００３２】
以上のようにして作製された窒化物半導体積層構造を含むウエハのＡｌＧａＮ障壁層５上において、例えばＨｆ／Ａｌ／Ｈｆ／Ａｕの積層を真空蒸着またはスパッタリングなどで形成し、その後に８００℃で１ｍｉｎのアニールを施すことによって、ソース電極６とドレイン電極７が形成される。このとき、Ｈｆ／Ａｌ／Ｈｆ／Ａｕのそれぞれの厚さは、例えば１３ｎｍ／８５ｎｍ／１３ｎｍ／６０ｎｍであり得る。同様に、ＡｌＧａＮ障壁層５上において、例えばＷＮ／Ｗ／Ａｕを真空蒸着またはスパッタリングなどで積層して、ゲート電極８が形成される。このとき、ＷＮ／Ｗ／Ａｕのそれぞれの厚さは、例えば６０ｎｍ／１０ｎｍ／１００ｎｍであり得る。
【００３３】
以上のようにして作製されたＨＦＥＴにおいては、サファイア基板上に順次積層されたＡｌＮバッファ層、厚さ２μｍのＧａＮチャネル層、および厚さ２０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ障壁層を含む従来のＨＦＥＴに比べて、リーク電流の低減、耐電圧の向上、および電流コラプスの低減の効果を得ることができる。
【００３４】
なお、本実施例１では厚さ２μｍのＡｌＧａＮ組成傾斜層中のＡｌ組成比が０．２〜０．０５の範囲で変化させられたが、上述の式（１）で与えられるキャリア濃度を１×１０１６ｃｍ−３〜３×１０１６ｃｍ−３の範囲内で変化させ得る条件を満たす限りにおいて、Ａｌ組成比を任意の変化範囲に設定することができる。
【００３５】
ただし、自発分極とピエゾ分極との両作用によってＧａＮチャネル層４内における最低限必要な２次元電子ガス濃度を得るためには、ＡｌＧａＮ障壁層５のＡｌ組成比はＡｌＧａＮ組成傾斜層の上面側のＡｌ組成比よりも１５％以上大きくする必要がある。
【００３６】
（実施形態２）
図２は、本発明の実施形態２によるＨＦＥＴを模式的断面図で図解している。実施形態２によるＨＦＥＴの作製においては、実施形態１の場合と同様にして、サファイア基板１上にＡｌＮバッファ層２、ＡｌＧａＮ組成傾斜層３、ＧａＮチャネル層４、およびＡｌＧａＮ障壁層５が順次積層される。
【００３７】
しかしその後に、本実施形態２においては、ＡｌＧａＮ障壁層５とＧａＮチャネル層４の一部を塩素ガスによるエッチングで除去し、ＡｌＧａＮ組成傾斜層３の一部が露出される。
【００３８】
そして、本実施形態２においても実施形態１の場合と同様にしてＡｌＧａＮ障壁層５上にソース電極６、ドレイン電極７およびゲート電極８が形成されるが、本実施形態２ではさらにＡｌＧａＮ組成傾斜層３の露出部上にｐ型用オーミック電極９が付加的に形成される。
【００３９】
このｐ型用オーミック電極９は、例えばＰｄ／Ａｕを真空蒸着またはスパッタリングなどで積層し、その後に５５０℃で１０ｍｉｎのアニールを施すことによって形成することができる。このとき、Ｐｄ／Ａｕのそれぞれの厚さは、例えば１０ｎｍ／１００ｎｍであり得る。そして、このように形成されたｐ型用オーミック電極９は、ソース電極６と電気的に接続される。
【００４０】
本実施形態２によるＨＦＥＴにおいては、実施形態１のＨＦＥＴに比べて、リーク電流の低減に関しては大きな違いがないが、高電圧動作時または高速動作時における電流コラプスの低減に関してより改善が得られる。
【産業上の利用可能性】
【００４１】
以上のように、本発明によれば、チャネル層下の窒化物半導体層を不純物ドーピングでｐ型化することなく、ＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能にすることができる。
【符号の説明】
【００４２】
１ サファイア基板、２ ＡｌＮバッファ層、３ ＡｌＧａＮ組成傾斜層、４ ＧａＮチャネル層、５ ＡｌＧａＮ障壁層、６ ソース電極、７ ドレイン電極、８ ゲート電極、９ ｐ型用電極。
【特許請求の範囲】
【請求項１】
絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、
前記ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、
前記ＡｌＧａＮ障壁層は前記ＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、
前記ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３ｘ１０１２ｃｍ−２以上４ｘ１０１２ｃｍ−２以下であることを特徴とするヘテロ接合型電界効果トランジスタ。
【請求項２】
前記ＡｌＧａＮ障壁層上にはソース電極、ゲート電極およびドレイン電極が配置されており、前記ＡｌＧａＮ組成傾斜層と前記ソース電極とが電気的に接続されていることを特徴とする請求項１記載のヘテロ接合型電界効果トランジスタ。
【請求項３】
前記絶縁性基板がサファイア基板またはノンドープＳｉＣ基板であることを特徴とする請求項１または２に記載のヘテロ接合型電界効果トランジスタ。
【請求項１】
絶縁性基板上に順次積層されたＡｌＮバッファ層、ＡｌＧａＮ組成傾斜層、ＧａＮチャネル層、およびＡｌＧａＮ障壁層を含み、
前記ＡｌＧａＮ組成傾斜層はその下面から上面に向かってＡｌ濃度が低減されており、
前記ＡｌＧａＮ障壁層は前記ＡｌＧａＮ組成傾斜層の上面におけるＡｌ濃度よりも１５％以上大きなＡｌ濃度を有しており、
前記ＡｌＧａＮ組成傾斜層中において自発分極およびピエゾ効果によって得られる擬似的なｐ型シートキャリア濃度が３ｘ１０１２ｃｍ−２以上４ｘ１０１２ｃｍ−２以下であることを特徴とするヘテロ接合型電界効果トランジスタ。
【請求項２】
前記ＡｌＧａＮ障壁層上にはソース電極、ゲート電極およびドレイン電極が配置されており、前記ＡｌＧａＮ組成傾斜層と前記ソース電極とが電気的に接続されていることを特徴とする請求項１記載のヘテロ接合型電界効果トランジスタ。
【請求項３】
前記絶縁性基板がサファイア基板またはノンドープＳｉＣ基板であることを特徴とする請求項１または２に記載のヘテロ接合型電界効果トランジスタ。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１８７６４３（Ｐ２０１１−１８７６４３Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５０７１２（Ｐ２０１０−５０７１２）
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]