化合物半導体装置及びその製造方法
【課題】材料の熱膨張係数の差に起因する反り等を抑制しつつ良好な結晶性の電子走行層及び電子供給層を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層３と、電子走行層３上方に形成された電子供給層４と、基板１と電子走行層３との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層２と、が設けられている。ｘの値は、バッファ層２の厚さ方向で複数の極大及び複数の極小を示し、バッファ層２中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっている。
【解決手段】基板１と、基板１上方に形成された電子走行層３と、電子走行層３上方に形成された電子供給層４と、基板１と電子走行層３との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層２と、が設けられている。ｘの値は、バッファ層２の厚さ方向で複数の極大及び複数の極小を示し、バッファ層２中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴを電源用のインバータのスイッチとして使用すると、オン抵抗の低減及び耐圧の向上の両立が可能である。また、Ｓｉ系トランジスタと比較して、待機時の消費電力を低減することも可能であり、動作周波数を向上させることも可能である。このため、スイッチングロスを低減することができ、インバータの消費電力を低減することが可能となる。また、同等の性能のトランジスタであれば、Ｓｉ系トランジスタと比較して小型化が可能である。
【０００３】
そして、ＧａＮ層を電子走行層として用い、ＡｌＧａＮを電子供給層として用いたＧａＮ系ＨＥＭＴでは、ＡｌＧａＮ及びＧａＮの格子定数の差に起因したひずみがＡｌＧａＮに生じる。このため、ピエゾ分極が発生し、高濃度の二次元電子ガス（２ＤＥＧ）が得られる。従って、このＧａＮ系ＨＥＭＴは高出力デバイスに適用される。
【０００４】
但し、結晶性が良好なＧａＮ基板を製造することは極めて困難である。このため、従来、主として、Ｓｉ基板、サファイア基板及びＳｉＣ基板上方に、ＧａＮ層及びＡｌＧａＮ層等をヘテロエピタキシャル成長によって形成している。特にＳｉ基板は、大口径で高品質のものを低コストにて入手しやすい。このため、Ｓｉ基板上方にＧａＮ層及びＡｌＧａＮ層を成長させた構造についての研究が盛んに行われている。
【０００５】
しかし、ＧａＮ層及びＡｌＧａＮ層とＳｉ基板との間には大きな熱膨張係数の差が存在する。その一方で、ＧａＮ層及びＡｌＧａＮ層のエピタキシャル成長には、高温での処理が必要とされる。このため、この高温での処理の際に、熱膨張係数の差に起因するＳｉ基板の反り及びクラック等が発生することがある。このような熱膨張係数の差に起因する問題は、ＧａＮ層及びＡｌＧａＮ層とＳｉ基板との間に、組成が異なる２種類の化合物半導体層を交互に積層した超格子構造のバッファ層を設けることにより、抑制することが可能である。
【０００６】
しかしながら、超格子構造をバッファ層に採用した従来の化合物半導体装置では、その上の電子走行層及び電子供給層の結晶性を良好なものとすることが困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２５８２３０号公報
【特許文献２】特開２０１０−２４５５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、材料の熱膨張係数の差に起因する反り等を抑制しつつ良好な結晶性の電子走行層及び電子供給層を得ることができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様には、基板と、前記基板上方に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、前記基板と前記電子走行層との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層と、が設けられている。前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、前記バッファ層中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっている。
【００１０】
化合物半導体装置の製造方法では、基板上方にＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層を形成し、前記バッファ層上方に電子走行層を形成し、前記電子走行層上方に電子供給層を形成する。前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、前記バッファ層中の厚さが１ｎｍの任意の領域内での、ｘの値の変化量を０．５以下とする。
【発明の効果】
【００１１】
上記の化合物半導体装置等によれば、適切な組成のバッファ層が設けられているため、材料の熱膨張係数の差に起因する反り等を抑制しつつ良好な結晶性の電子走行層及び電子供給層を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。
【図２】ｘの値の分布を示す図である。
【図３】参考例におけるｘの値の変化を示す図である。
【図４】第２の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。
【図５】ｘの値の分布を示す図である。
【図６Ａ】第２の実施形態に係るＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図６Ｂ】図６Ａに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図７】第２の実施形態の変形例を示す断面図である。
【図８】高出力増幅器の外観の例を示す図である。
【図９】電源装置を示す図である。
【発明を実施するための形態】
【００１３】
本発明者らは、超格子構造をバッファ層に採用した従来の化合物半導体装置において、その上のＧａＮ層及びＡｌＧａＮ層の結晶性を良好なものとすることが困難な原因について鋭意検討を行った結果、以下の事項を見出した。即ち、バッファ層に含まれる隣り合う２層の間に存在する急峻な組成の変化が、これら２層の界面近傍に微小な欠陥を発生しやすくしており、微小な欠陥が起点となって結晶面が大きくずれることがある。そして、ＧａＮ層及びＡｌＧａＮ層の結晶性が低下してしまう。
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。
【００１６】
第１の実施形態では、図１（ａ）に示すように、基板１上にバッファ層２が形成され、バッファ層２上に電子走行層３が形成され、電子走行層３上に電子供給層４が形成されている。また、電子供給層４上にゲート電極５ｇ、ソース電極５ｓ及びドレイン電極５ｄが、ソース電極５ｓ及びドレイン電極５ｄがゲート電極５ｇを間に挟むようにして形成されている。
【００１７】
本実施形態では、バッファ層２には、ＡｌxＧａ1-xＮ（０≦ｘ≦１）が含まれている。そして、ｘの値（Ａｌ組成）は、図１（ｂ）に示すように、バッファ層２の厚さ方向で変化している。図１（ｂ）の横軸はバッファ層２の基板１との界面からの厚さ方向の距離を示し、縦軸はｘの値を示している。また、バッファ層２の厚さはｄである。そして、バッファ層２中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量Δｘが０．５以下となっている。つまり、ｘの値は減少及び増加を繰り返している。なお、ｘの値の変化量Δｘは０．０１以上であることが好ましい。ｘの値の変化量Δｘが０．０１未満であると、反り等を抑制しにくくなることがあるからである。
【００１８】
本実施形態では、ｘの値が厚さ方向で変化するバッファ層２が設けられているため、基板１と電子走行層３及び電子供給層４との間に大きな熱膨張係数の差が存在する場合であっても、これらの間に生ずる熱ひずみの差がバッファ層２により緩和される。従って、熱膨張係数の差に起因する反り及びクラック等を抑制することが可能である。また、変化量Δｘが０．５以下となっており、バッファ層２の組成の変化が緩やかであるため、バッファ層２内にも微小な欠陥を生じにくくすることができる。従って、電子走行層３及び電子供給層４の結晶性を良好なものとすることができる。
【００１９】
なお、ｘの値は、厚さ方向のいずれにおいても変化している必要はなく、例えば、図２（ａ）に示すように、極大又は極小となる領域でｘの値が一定となっていてもよい。この場合、極大及び極小の間の厚さが１ｎｍの領域内での変化量Δｘ1は、極大又は極小を含む厚さが１ｎｍの領域内での変化量Δｘ2よりも大きくなる。従って、変化量Δｘ1が０．５以下となっていれば、所望の効果を得ることができる。また、図２（ｂ）に示すように、ｘの値が段階的に変化していてもよい。この場合、ｘの値が段階的に変化する部分を含む厚さが１ｎｍの領域内での変化量Δｘ3は、ｘの値が固定された、厚さが１ｎｍの領域内での変化量Δｘ4よりも大きくなる。従って、変化量Δｘ3が０．５以下となっていれば、所望の効果を得ることができる。
【００２０】
但し、ｘの値が段階的に変化している場合であっても、変化量Δｘが０．５を超える厚さが１ｎｍの領域が存在すると、この領域の近傍で微小な欠陥が発生しやすく、結晶面に大きなずれが生じることがある。例えば、図３に示す参考例のように、ｘの値が異なる２種類の化合物半導体層が交互に積層されている場合、ある領域での変化量Δｘ5が０であっても、他に変化量Δｘ6が０．５を超えている領域が存在すると、そこを起点に結晶面のずれが生じることがあり、所望の効果を得ることができない。
【００２１】
（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。
【００２２】
第２の実施形態では、図４（ａ）に示すように、Ｓｉ基板１１上に、厚さが１０ｎｍ〜１μｍ程度（例えば５０ｎｍ）のＡｌＮ層２１が形成されている。ＡｌＮ層２１上に、厚さが１μｍ〜１０μｍ程度（例えば２μｍ）のＡｌＧａＮ層１２が形成されている。ＡｌＧａＮ層１２の組成はＡｌxＧａ1-xＮ（０≦ｘ≦１）で表わされ、ｘの値（Ａｌ組成）は、図５（ａ）、（ｂ）、（ｃ）又は（ｄ）に示すように、ＡｌＧａＮ層１２の厚さ方向で変化している。つまり、ｘの値は減少及び増加を繰り返している。図５の横軸はＡｌＧａＮ層１２のＳｉ基板１１との界面からの厚さ方向の距離を示し、縦軸はｘの値を示している。また、ＡｌＧａＮ層１２の厚さはｄである。
【００２３】
図５（ａ）に示す例では、ｘの値が０と１との間で周期的に変化している。図５（ｂ）に示す例では、ｘの値が０．３と０．７との間で周期的に変化している。なお、極大及び極小の差は、０．１以上であることが好ましい。図５（ｃ）に示す例では、ｘの値の極大から次の極大までの距離の差を１周期としたとき、１周期内のｘの値の平均値が、ｉ−ＧａＮ層１３に近づくほど小さくなっている。図５（ｄ）に示す例では、図５（ｃ）に示す例と同様に、１周期内のｘの値の平均値が、ｉ−ＧａＮ層１３に近づくほど小さくなっている。更に、ｘの値の極小が常に０であり、１周期内のｘの値の変化の幅が、ｉ−ＧａＮ層１３に近づくほど小さくなっている。なお、図５（ａ）〜（ｄ）のいずれにおいても、距離（ｎｍ）に対するｘの値の変化の勾配は０．５以下となっている。また、距離ｄでは、ｘの値が極小となっていることが好ましい。１周期に相当する厚さは、例えば２０ｎｍ〜３０ｎｍであり、ＡｌＧａＮ層１２には、１００周期程度のｘの値の変化が含まれている。なお、ｘの値は、１次関数的に変化している必要はなく、ｘの値の変化の勾配が０．５以下となっていれば、２次関数的に変化していてもよく、指数関数的に変化していてもよい。
【００２４】
ＡｌＧａＮ層１２上に、厚さが１μｍ〜４μｍ程度（例えば３μｍ）のノンドープのｉ−ＧａＮ層１３が形成され、その上に、厚さが１ｎｍ〜３０ｎｍ程度（例えば５ｎｍ）のノンドープのｉ−ＡｌＧａＮ層１４ａが形成され、その上に、厚さが３ｎｍ〜３０ｎｍ程度（例えば３０ｎｍ）のｎ型のｎ−ＡｌＧａＮ層１４ｂが形成されている。ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂのＡｌ組成は０．１〜０．５程度（例えば０．２）である。ｎ−ＡｌＧａＮ層１４ｂには、Ｓｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００２５】
ｎ−ＡｌＧａＮ層１４ｂ上に、厚さが２ｎｍ〜２０ｎｍ程度（例えば１０ｎｍ）のｎ型のｎ−ＧａＮ層２２が形成されている。ｎ−ＧａＮ層２２には、Ｓｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００２６】
ｎ−ＧａＮ層２２上に、ソース電極１５ｓ及びドレイン電極１５ｄが形成されている。ソース電極１５ｓ及びドレイン電極１５ｄはｎ−ＧａＮ層２２にオーミック接触している。ソース電極１５ｓ及びドレイン電極１５ｄには、例えば、Ｔｉ膜とその上に形成されたＡｌ膜とが含まれている。ｎ−ＧａＮ層２２上には、ソース電極１５ｓ及びドレイン電極１５ｄを覆うパッシベーション膜２３も形成されている。パッシベーション膜２３としては、例えばシリコン窒化膜が形成されている。パッシベーション膜２３の、ソース電極１５ｓ及びドレイン電極１５ｄの間に位置する部分に、ゲート電極用の開口部２３ａが形成されている。そして、パッシベーション膜２３上に、開口部２３ａを介してｎ−ＧａＮ層２２とショットキー接触するゲート電極１５ｇが形成されている。ゲート電極１５ｇには、例えば、Ｎｉ膜とその上に形成されたＡｕ膜とが含まれている。パッシベーション膜２３上には、ゲート電極１５ｇを覆うパッシベーション膜２４も形成されている。パッシベーション膜２４としては、例えばシリコン窒化膜が形成されている。パッシベーション膜２３及び２４には、外部端子等の接続のための開口部が形成されている。
【００２７】
なお、Ｓｉ基板１１の表面側から見たレイアウトは、例えば図４（ｂ）のようになる。つまり、ゲート電極１５ｇ、ソース電極１５ｓ及びドレイン電極１５ｄの平面形状が櫛歯状となっており、ソース電極１５ｓ及びドレイン電極１５ｄが交互に配置されている。つまり、複数のゲート電極１５ｇがゲート配線２５ｇにより共通接続され、複数のソース電極１５ｓがソース配線２５ｓにより共通接続され、複数のドレイン電極１５ｄがドレイン配線２５ｄにより共通接続されている。そして、これらの間にゲート電極１５ｇが配置されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。なお、図４（ａ）に示す断面図は、図４（ｂ）中のＩ−Ｉ線に沿った断面を示している。また、活性領域３０には、ＡｌＮ層２１、ＡｌＧａＮ層１２及びｉ−ＧａＮ層１３等が含まれており、活性領域３０の周囲はイオン注入又はメサエッチング等により不活性領域とされている。
【００２８】
このように構成された第２の実施形態では、ｉ−ＧａＮ層１３とｉ−ＡｌＧａＮ層１４ａとの間のヘテロ接合界面に、ピエゾ分極に伴う高濃度のキャリアが発生する。つまり、格子不整合に起因するピエゾ効果により、ｉ−ＧａＮ層１３のｉ−ＡｌＧａＮ層１４ａとの界面近傍に電子が誘起される。この結果、２次元電子ガス層（２ＤＥＧ）が現れ、この部分が電子走行層（チャネル）として機能する。また、ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂが電子供給層として機能する。
【００２９】
更に、第２の実施形態では、ＡｌＧａＮ層１２がバッファ層として機能する。従って、Ｓｉ基板１１と、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂとの間に大きな熱膨張係数の差が存在する場合であっても、これらの間に生ずる熱ひずみの差がＡｌＧａＮ層１２により緩和される。従って、熱膨張係数の差に起因する反り及びクラック等を抑制することが可能である。また、変化量Δｘが０．５以下となっており、ＡｌＧａＮ層１２の組成の変化が緩やかであるため、ＡｌＧａＮ層１２内にも微小な欠陥を生じにくくすることができる。従って、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂの結晶性を良好なものとすることができる。
【００３０】
次に、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法について説明する。図６Ａ乃至図６Ｂは、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。
【００３１】
先ず、図６Ａ（ａ）に示すように、Ｓｉ基板１１上にＡｌＮ層２１、ＡｌＧａＮ層１２、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ、ｎ−ＡｌＧａＮ層１４ｂ及びｎ−ＧａＮ層２２を形成する。ＡｌＧａＮ層１２、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ、ｎ−ＡｌＧａＮ層１４ｂ及びｎ−ＧａＮ層２２の形成は、例えば有機金属気相成長（ＭＯＶＰＥ）法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料としては、例えば、夫々トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）を使用することができる。また、窒素（Ｎ）の原料として、例えばアンモニア（ＮＨ3）を使用することができる。また、ｎ−ＡｌＧａＮ層１４ｂ及びｎ−ＧａＮ層２２に不純物として含まれるシリコン（Ｓｉ）の原料としては、例えばシラン（ＳｉＨ4）を使用することができる。ＡｌＧａＮ層１２の形成の際には、ＴＭＡ及びＴＭＧの流量を制御することにより、例えば、図５（ａ）〜（ｄ）のいずれかのようにｘの値（Ａｌ組成）を周期的に調整する。
【００３２】
ｎ−ＧａＮ層２２の形成後には、例えばリフトオフ法により、図６Ａ（ｂ）に示すように、ソース電極１５ｓ及びドレイン電極１５ｄをｎ−ＧａＮ層２２上に形成する。ソース電極１５ｓ及びドレイン電極１５ｄの形成では、ソース電極１５ｓ及びドレイン電極１５ｄを形成する領域を開口するレジストパターンを形成し、Ｔｉ及びＡｌの蒸着を行い、その後、レジストパターン上に付着したＴｉ及びＡｌをレジストパターンごと除去する。そして、窒素雰囲気中で４００℃〜１０００℃（例えば６００℃）で熱処理を行い、オーミック接触を確立する。
【００３３】
次いで、図６Ａ（ｃ）に示すように、ｎ−ＧａＮ層２２上に、ソース電極１５ｓ及びドレイン電極１５ｄを覆うようにしてパッシベーション膜２３を形成する。パッシベーション膜２３としては、例えばプラズマＣＶＤ（chemical vapor deposition）法によりシリコン窒化膜を形成する。
【００３４】
その後、開口部２３ａを形成する予定の領域を開口するレジストパターンを形成する。続いて、レジストパターンを用いたエッチングを行うことにより、図６Ｂ（ｄ）に示すように、パッシベーション膜２３に開口部２３ａを形成する。次いで、パッシベーション膜２３上に、開口部２３ａを介してｎ−ＧａＮ層２２と接するゲート電極１５ｇをリフトオフ法により形成する。ゲート電極１５ｇの形成では、開口部２３ａを形成する際に用いたレジストパターンを除去した後、ゲート電極１５ｇを形成する領域を開口する新たなレジストパターンを形成し、Ｎｉ及びＡｕの蒸着を行い、その後、レジストパターン上に付着したＮｉ及びＡｕをレジストパターンごと除去する。
【００３５】
その後、図６Ｂ（ｅ）に示すように、パッシベーション膜２３上に、ゲート電極１５ｇを覆うようにしてパッシベーション膜２４を形成する。パッシベーション膜２４としては、例えばプラズマＣＶＤ法によりシリコン窒化膜を形成する。
【００３６】
続いて、複数のゲート電極１５ｇを共通接続するゲート配線２５ｇ、複数のソース電極１５ｓを共通接続するソース配線２５ｓ、及び複数のドレイン電極１５ｄを共通接続するドレイン配線２５ｄ等を形成する（図４（ｂ）参照）。このようにして、図４に示す構造のＧａＮ系ＨＥＭＴを得ることができる。
【００３７】
なお、図７に示すように、ｎ−ＧａＮ層２２に、ソース電極１５ｓ及びドレイン電極１５ｄ用の開口部を儲け、ソース電極１５ｓ及びドレイン電極１５ｄをｎ−ＡｌＧａＮ層１４ｂに接するようにして形成してもよい。この場合、開口部の深さに関し、ｎ−ＧａＮ層２２の一部を残してもよく、また、ｎ−ＡｌＧａＮ層１４ｂの一部を除去してもよい。つまり、開口部の深さがｎ−ＧａＮ層２２の厚さと一致している必要はない。
【００３８】
また、抵抗体及びキャパシタ等をもＳｉ基板１１上に実装してモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。
【００３９】
これらの実施形態に係るＧａＮ系ＨＥＭＴは、例えば高出力増幅器として用いることができる。図８に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子８１ｓがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子８１ｇ、及びドレイン電極に接続されたドレイン端子８１ｄがパッケージの側面から延出している。
【００４０】
また、これらの実施形態に係るＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図９（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図９（ｂ）は、図９（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。
【００４１】
図９（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態におけるＨＥＭＴに相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。
【００４２】
そして、図９（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。
【００４３】
このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【００４４】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００４５】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００４６】
また、各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００４７】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４８】
（付記１）
基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記基板と前記電子走行層との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっていることを特徴とする化合物半導体装置。
【００４９】
（付記２）
前記ｘの値は、前記バッファ層の厚さ方向で連続して変化していることを特徴とする付記１に記載の化合物半導体装置。
【００５０】
（付記３）
前記ｘの値は、前記バッファ層の上面において最小となっていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００５１】
（付記４）
前記電子走行層は、前記バッファ層の上面と接するＧａＮ層を含むことを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００５２】
（付記５）
前記ｘの値の最大値及び最小値は、それぞれ、１及び０であることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００５３】
（付記６）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の平均値は、前記電子走行層に近づくほど小さくなっていることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【００５４】
（付記７）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の変化の幅は、前記電子走行層に近づくほど小さくなっていることを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
【００５５】
（付記８）
前記基板は、Ｓｉ基板、ＳｉＣ基板又はサファイア基板であることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
【００５６】
（付記９）
隣り合う前記ｘの値の極大と極小との差は、０．１以上であることを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。
【００５７】
（付記１０）
付記１乃至９のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００５８】
（付記１１）
付記１乃至９のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【００５９】
（付記１２）
基板上方にＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層を形成する工程と、
前記バッファ層上方に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内での、ｘの値の変化量を０．５以下とすることを特徴とする化合物半導体装置の製造方法。
【００６０】
（付記１３）
前記ｘの値を、前記バッファ層の厚さ方向で連続して変化させることを特徴とする付記１２に記載の化合物半導体装置の製造方法。
【００６１】
（付記１４）
前記ｘの値を、前記バッファ層の上面において最小とすることを特徴とする付記１２又は１３に記載の化合物半導体装置の製造方法。
【００６２】
（付記１５）
前記電子走行層を形成する工程は、前記バッファ層の上面と接するＧａＮ層を形成する工程を有することを特徴とする付記１２乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
【００６３】
（付記１６）
前記ｘの値の最大値及び最小値を、それぞれ、１及び０とすることを特徴とする付記１２乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
【００６４】
（付記１７）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の平均値を、前記電子走行層に近づくほど小さくすることを特徴とする付記１２乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
【００６５】
（付記１８）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の変化の幅を、前記電子走行層に近づくほど小さくすることを特徴とする付記１２乃至１７のいずれか１項に記載の化合物半導体装置の製造方法。
【００６６】
（付記１９）
前記基板として、Ｓｉ基板、ＳｉＣ基板又はサファイア基板を用いることを特徴とする付記１２乃至１８のいずれか１項に記載の化合物半導体装置の製造方法。
【００６７】
（付記２０）
隣り合う前記ｘの値の極大と極小との差を、０．１以上とすることを特徴とする付記１２乃至１９のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００６８】
１：基板
２：バッファ層
３：電子走行層
４：電子供給層
５ｇ：ゲート電極
５ｓ：ソース電極
５ｄ：ドレイン電極
１１：Ｓｉ基板
１２：ＡｌＧａＮ層
１３：ｉ−ＧａＮ層
１４ａ：ｉ−ＡｌＧａＮ層
１４ｂ：ｎ−ＡｌＧａＮ層
１５ｇ：ゲート電極
１５ｓ：ソース電極
１５ｄ：ドレイン電極
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴを電源用のインバータのスイッチとして使用すると、オン抵抗の低減及び耐圧の向上の両立が可能である。また、Ｓｉ系トランジスタと比較して、待機時の消費電力を低減することも可能であり、動作周波数を向上させることも可能である。このため、スイッチングロスを低減することができ、インバータの消費電力を低減することが可能となる。また、同等の性能のトランジスタであれば、Ｓｉ系トランジスタと比較して小型化が可能である。
【０００３】
そして、ＧａＮ層を電子走行層として用い、ＡｌＧａＮを電子供給層として用いたＧａＮ系ＨＥＭＴでは、ＡｌＧａＮ及びＧａＮの格子定数の差に起因したひずみがＡｌＧａＮに生じる。このため、ピエゾ分極が発生し、高濃度の二次元電子ガス（２ＤＥＧ）が得られる。従って、このＧａＮ系ＨＥＭＴは高出力デバイスに適用される。
【０００４】
但し、結晶性が良好なＧａＮ基板を製造することは極めて困難である。このため、従来、主として、Ｓｉ基板、サファイア基板及びＳｉＣ基板上方に、ＧａＮ層及びＡｌＧａＮ層等をヘテロエピタキシャル成長によって形成している。特にＳｉ基板は、大口径で高品質のものを低コストにて入手しやすい。このため、Ｓｉ基板上方にＧａＮ層及びＡｌＧａＮ層を成長させた構造についての研究が盛んに行われている。
【０００５】
しかし、ＧａＮ層及びＡｌＧａＮ層とＳｉ基板との間には大きな熱膨張係数の差が存在する。その一方で、ＧａＮ層及びＡｌＧａＮ層のエピタキシャル成長には、高温での処理が必要とされる。このため、この高温での処理の際に、熱膨張係数の差に起因するＳｉ基板の反り及びクラック等が発生することがある。このような熱膨張係数の差に起因する問題は、ＧａＮ層及びＡｌＧａＮ層とＳｉ基板との間に、組成が異なる２種類の化合物半導体層を交互に積層した超格子構造のバッファ層を設けることにより、抑制することが可能である。
【０００６】
しかしながら、超格子構造をバッファ層に採用した従来の化合物半導体装置では、その上の電子走行層及び電子供給層の結晶性を良好なものとすることが困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２５８２３０号公報
【特許文献２】特開２０１０−２４５５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、材料の熱膨張係数の差に起因する反り等を抑制しつつ良好な結晶性の電子走行層及び電子供給層を得ることができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様には、基板と、前記基板上方に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、前記基板と前記電子走行層との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層と、が設けられている。前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、前記バッファ層中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっている。
【００１０】
化合物半導体装置の製造方法では、基板上方にＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層を形成し、前記バッファ層上方に電子走行層を形成し、前記電子走行層上方に電子供給層を形成する。前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、前記バッファ層中の厚さが１ｎｍの任意の領域内での、ｘの値の変化量を０．５以下とする。
【発明の効果】
【００１１】
上記の化合物半導体装置等によれば、適切な組成のバッファ層が設けられているため、材料の熱膨張係数の差に起因する反り等を抑制しつつ良好な結晶性の電子走行層及び電子供給層を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。
【図２】ｘの値の分布を示す図である。
【図３】参考例におけるｘの値の変化を示す図である。
【図４】第２の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。
【図５】ｘの値の分布を示す図である。
【図６Ａ】第２の実施形態に係るＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図６Ｂ】図６Ａに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。
【図７】第２の実施形態の変形例を示す断面図である。
【図８】高出力増幅器の外観の例を示す図である。
【図９】電源装置を示す図である。
【発明を実施するための形態】
【００１３】
本発明者らは、超格子構造をバッファ層に採用した従来の化合物半導体装置において、その上のＧａＮ層及びＡｌＧａＮ層の結晶性を良好なものとすることが困難な原因について鋭意検討を行った結果、以下の事項を見出した。即ち、バッファ層に含まれる隣り合う２層の間に存在する急峻な組成の変化が、これら２層の界面近傍に微小な欠陥を発生しやすくしており、微小な欠陥が起点となって結晶面が大きくずれることがある。そして、ＧａＮ層及びＡｌＧａＮ層の結晶性が低下してしまう。
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。
【００１６】
第１の実施形態では、図１（ａ）に示すように、基板１上にバッファ層２が形成され、バッファ層２上に電子走行層３が形成され、電子走行層３上に電子供給層４が形成されている。また、電子供給層４上にゲート電極５ｇ、ソース電極５ｓ及びドレイン電極５ｄが、ソース電極５ｓ及びドレイン電極５ｄがゲート電極５ｇを間に挟むようにして形成されている。
【００１７】
本実施形態では、バッファ層２には、ＡｌxＧａ1-xＮ（０≦ｘ≦１）が含まれている。そして、ｘの値（Ａｌ組成）は、図１（ｂ）に示すように、バッファ層２の厚さ方向で変化している。図１（ｂ）の横軸はバッファ層２の基板１との界面からの厚さ方向の距離を示し、縦軸はｘの値を示している。また、バッファ層２の厚さはｄである。そして、バッファ層２中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量Δｘが０．５以下となっている。つまり、ｘの値は減少及び増加を繰り返している。なお、ｘの値の変化量Δｘは０．０１以上であることが好ましい。ｘの値の変化量Δｘが０．０１未満であると、反り等を抑制しにくくなることがあるからである。
【００１８】
本実施形態では、ｘの値が厚さ方向で変化するバッファ層２が設けられているため、基板１と電子走行層３及び電子供給層４との間に大きな熱膨張係数の差が存在する場合であっても、これらの間に生ずる熱ひずみの差がバッファ層２により緩和される。従って、熱膨張係数の差に起因する反り及びクラック等を抑制することが可能である。また、変化量Δｘが０．５以下となっており、バッファ層２の組成の変化が緩やかであるため、バッファ層２内にも微小な欠陥を生じにくくすることができる。従って、電子走行層３及び電子供給層４の結晶性を良好なものとすることができる。
【００１９】
なお、ｘの値は、厚さ方向のいずれにおいても変化している必要はなく、例えば、図２（ａ）に示すように、極大又は極小となる領域でｘの値が一定となっていてもよい。この場合、極大及び極小の間の厚さが１ｎｍの領域内での変化量Δｘ1は、極大又は極小を含む厚さが１ｎｍの領域内での変化量Δｘ2よりも大きくなる。従って、変化量Δｘ1が０．５以下となっていれば、所望の効果を得ることができる。また、図２（ｂ）に示すように、ｘの値が段階的に変化していてもよい。この場合、ｘの値が段階的に変化する部分を含む厚さが１ｎｍの領域内での変化量Δｘ3は、ｘの値が固定された、厚さが１ｎｍの領域内での変化量Δｘ4よりも大きくなる。従って、変化量Δｘ3が０．５以下となっていれば、所望の効果を得ることができる。
【００２０】
但し、ｘの値が段階的に変化している場合であっても、変化量Δｘが０．５を超える厚さが１ｎｍの領域が存在すると、この領域の近傍で微小な欠陥が発生しやすく、結晶面に大きなずれが生じることがある。例えば、図３に示す参考例のように、ｘの値が異なる２種類の化合物半導体層が交互に積層されている場合、ある領域での変化量Δｘ5が０であっても、他に変化量Δｘ6が０．５を超えている領域が存在すると、そこを起点に結晶面のずれが生じることがあり、所望の効果を得ることができない。
【００２１】
（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。
【００２２】
第２の実施形態では、図４（ａ）に示すように、Ｓｉ基板１１上に、厚さが１０ｎｍ〜１μｍ程度（例えば５０ｎｍ）のＡｌＮ層２１が形成されている。ＡｌＮ層２１上に、厚さが１μｍ〜１０μｍ程度（例えば２μｍ）のＡｌＧａＮ層１２が形成されている。ＡｌＧａＮ層１２の組成はＡｌxＧａ1-xＮ（０≦ｘ≦１）で表わされ、ｘの値（Ａｌ組成）は、図５（ａ）、（ｂ）、（ｃ）又は（ｄ）に示すように、ＡｌＧａＮ層１２の厚さ方向で変化している。つまり、ｘの値は減少及び増加を繰り返している。図５の横軸はＡｌＧａＮ層１２のＳｉ基板１１との界面からの厚さ方向の距離を示し、縦軸はｘの値を示している。また、ＡｌＧａＮ層１２の厚さはｄである。
【００２３】
図５（ａ）に示す例では、ｘの値が０と１との間で周期的に変化している。図５（ｂ）に示す例では、ｘの値が０．３と０．７との間で周期的に変化している。なお、極大及び極小の差は、０．１以上であることが好ましい。図５（ｃ）に示す例では、ｘの値の極大から次の極大までの距離の差を１周期としたとき、１周期内のｘの値の平均値が、ｉ−ＧａＮ層１３に近づくほど小さくなっている。図５（ｄ）に示す例では、図５（ｃ）に示す例と同様に、１周期内のｘの値の平均値が、ｉ−ＧａＮ層１３に近づくほど小さくなっている。更に、ｘの値の極小が常に０であり、１周期内のｘの値の変化の幅が、ｉ−ＧａＮ層１３に近づくほど小さくなっている。なお、図５（ａ）〜（ｄ）のいずれにおいても、距離（ｎｍ）に対するｘの値の変化の勾配は０．５以下となっている。また、距離ｄでは、ｘの値が極小となっていることが好ましい。１周期に相当する厚さは、例えば２０ｎｍ〜３０ｎｍであり、ＡｌＧａＮ層１２には、１００周期程度のｘの値の変化が含まれている。なお、ｘの値は、１次関数的に変化している必要はなく、ｘの値の変化の勾配が０．５以下となっていれば、２次関数的に変化していてもよく、指数関数的に変化していてもよい。
【００２４】
ＡｌＧａＮ層１２上に、厚さが１μｍ〜４μｍ程度（例えば３μｍ）のノンドープのｉ−ＧａＮ層１３が形成され、その上に、厚さが１ｎｍ〜３０ｎｍ程度（例えば５ｎｍ）のノンドープのｉ−ＡｌＧａＮ層１４ａが形成され、その上に、厚さが３ｎｍ〜３０ｎｍ程度（例えば３０ｎｍ）のｎ型のｎ−ＡｌＧａＮ層１４ｂが形成されている。ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂのＡｌ組成は０．１〜０．５程度（例えば０．２）である。ｎ−ＡｌＧａＮ層１４ｂには、Ｓｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００２５】
ｎ−ＡｌＧａＮ層１４ｂ上に、厚さが２ｎｍ〜２０ｎｍ程度（例えば１０ｎｍ）のｎ型のｎ−ＧａＮ層２２が形成されている。ｎ−ＧａＮ層２２には、Ｓｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００２６】
ｎ−ＧａＮ層２２上に、ソース電極１５ｓ及びドレイン電極１５ｄが形成されている。ソース電極１５ｓ及びドレイン電極１５ｄはｎ−ＧａＮ層２２にオーミック接触している。ソース電極１５ｓ及びドレイン電極１５ｄには、例えば、Ｔｉ膜とその上に形成されたＡｌ膜とが含まれている。ｎ−ＧａＮ層２２上には、ソース電極１５ｓ及びドレイン電極１５ｄを覆うパッシベーション膜２３も形成されている。パッシベーション膜２３としては、例えばシリコン窒化膜が形成されている。パッシベーション膜２３の、ソース電極１５ｓ及びドレイン電極１５ｄの間に位置する部分に、ゲート電極用の開口部２３ａが形成されている。そして、パッシベーション膜２３上に、開口部２３ａを介してｎ−ＧａＮ層２２とショットキー接触するゲート電極１５ｇが形成されている。ゲート電極１５ｇには、例えば、Ｎｉ膜とその上に形成されたＡｕ膜とが含まれている。パッシベーション膜２３上には、ゲート電極１５ｇを覆うパッシベーション膜２４も形成されている。パッシベーション膜２４としては、例えばシリコン窒化膜が形成されている。パッシベーション膜２３及び２４には、外部端子等の接続のための開口部が形成されている。
【００２７】
なお、Ｓｉ基板１１の表面側から見たレイアウトは、例えば図４（ｂ）のようになる。つまり、ゲート電極１５ｇ、ソース電極１５ｓ及びドレイン電極１５ｄの平面形状が櫛歯状となっており、ソース電極１５ｓ及びドレイン電極１５ｄが交互に配置されている。つまり、複数のゲート電極１５ｇがゲート配線２５ｇにより共通接続され、複数のソース電極１５ｓがソース配線２５ｓにより共通接続され、複数のドレイン電極１５ｄがドレイン配線２５ｄにより共通接続されている。そして、これらの間にゲート電極１５ｇが配置されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。なお、図４（ａ）に示す断面図は、図４（ｂ）中のＩ−Ｉ線に沿った断面を示している。また、活性領域３０には、ＡｌＮ層２１、ＡｌＧａＮ層１２及びｉ−ＧａＮ層１３等が含まれており、活性領域３０の周囲はイオン注入又はメサエッチング等により不活性領域とされている。
【００２８】
このように構成された第２の実施形態では、ｉ−ＧａＮ層１３とｉ−ＡｌＧａＮ層１４ａとの間のヘテロ接合界面に、ピエゾ分極に伴う高濃度のキャリアが発生する。つまり、格子不整合に起因するピエゾ効果により、ｉ−ＧａＮ層１３のｉ−ＡｌＧａＮ層１４ａとの界面近傍に電子が誘起される。この結果、２次元電子ガス層（２ＤＥＧ）が現れ、この部分が電子走行層（チャネル）として機能する。また、ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂが電子供給層として機能する。
【００２９】
更に、第２の実施形態では、ＡｌＧａＮ層１２がバッファ層として機能する。従って、Ｓｉ基板１１と、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂとの間に大きな熱膨張係数の差が存在する場合であっても、これらの間に生ずる熱ひずみの差がＡｌＧａＮ層１２により緩和される。従って、熱膨張係数の差に起因する反り及びクラック等を抑制することが可能である。また、変化量Δｘが０．５以下となっており、ＡｌＧａＮ層１２の組成の変化が緩やかであるため、ＡｌＧａＮ層１２内にも微小な欠陥を生じにくくすることができる。従って、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ及びｎ−ＡｌＧａＮ層１４ｂの結晶性を良好なものとすることができる。
【００３０】
次に、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法について説明する。図６Ａ乃至図６Ｂは、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。
【００３１】
先ず、図６Ａ（ａ）に示すように、Ｓｉ基板１１上にＡｌＮ層２１、ＡｌＧａＮ層１２、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ、ｎ−ＡｌＧａＮ層１４ｂ及びｎ−ＧａＮ層２２を形成する。ＡｌＧａＮ層１２、ｉ−ＧａＮ層１３、ｉ−ＡｌＧａＮ層１４ａ、ｎ−ＡｌＧａＮ層１４ｂ及びｎ−ＧａＮ層２２の形成は、例えば有機金属気相成長（ＭＯＶＰＥ）法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料としては、例えば、夫々トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）を使用することができる。また、窒素（Ｎ）の原料として、例えばアンモニア（ＮＨ3）を使用することができる。また、ｎ−ＡｌＧａＮ層１４ｂ及びｎ−ＧａＮ層２２に不純物として含まれるシリコン（Ｓｉ）の原料としては、例えばシラン（ＳｉＨ4）を使用することができる。ＡｌＧａＮ層１２の形成の際には、ＴＭＡ及びＴＭＧの流量を制御することにより、例えば、図５（ａ）〜（ｄ）のいずれかのようにｘの値（Ａｌ組成）を周期的に調整する。
【００３２】
ｎ−ＧａＮ層２２の形成後には、例えばリフトオフ法により、図６Ａ（ｂ）に示すように、ソース電極１５ｓ及びドレイン電極１５ｄをｎ−ＧａＮ層２２上に形成する。ソース電極１５ｓ及びドレイン電極１５ｄの形成では、ソース電極１５ｓ及びドレイン電極１５ｄを形成する領域を開口するレジストパターンを形成し、Ｔｉ及びＡｌの蒸着を行い、その後、レジストパターン上に付着したＴｉ及びＡｌをレジストパターンごと除去する。そして、窒素雰囲気中で４００℃〜１０００℃（例えば６００℃）で熱処理を行い、オーミック接触を確立する。
【００３３】
次いで、図６Ａ（ｃ）に示すように、ｎ−ＧａＮ層２２上に、ソース電極１５ｓ及びドレイン電極１５ｄを覆うようにしてパッシベーション膜２３を形成する。パッシベーション膜２３としては、例えばプラズマＣＶＤ（chemical vapor deposition）法によりシリコン窒化膜を形成する。
【００３４】
その後、開口部２３ａを形成する予定の領域を開口するレジストパターンを形成する。続いて、レジストパターンを用いたエッチングを行うことにより、図６Ｂ（ｄ）に示すように、パッシベーション膜２３に開口部２３ａを形成する。次いで、パッシベーション膜２３上に、開口部２３ａを介してｎ−ＧａＮ層２２と接するゲート電極１５ｇをリフトオフ法により形成する。ゲート電極１５ｇの形成では、開口部２３ａを形成する際に用いたレジストパターンを除去した後、ゲート電極１５ｇを形成する領域を開口する新たなレジストパターンを形成し、Ｎｉ及びＡｕの蒸着を行い、その後、レジストパターン上に付着したＮｉ及びＡｕをレジストパターンごと除去する。
【００３５】
その後、図６Ｂ（ｅ）に示すように、パッシベーション膜２３上に、ゲート電極１５ｇを覆うようにしてパッシベーション膜２４を形成する。パッシベーション膜２４としては、例えばプラズマＣＶＤ法によりシリコン窒化膜を形成する。
【００３６】
続いて、複数のゲート電極１５ｇを共通接続するゲート配線２５ｇ、複数のソース電極１５ｓを共通接続するソース配線２５ｓ、及び複数のドレイン電極１５ｄを共通接続するドレイン配線２５ｄ等を形成する（図４（ｂ）参照）。このようにして、図４に示す構造のＧａＮ系ＨＥＭＴを得ることができる。
【００３７】
なお、図７に示すように、ｎ−ＧａＮ層２２に、ソース電極１５ｓ及びドレイン電極１５ｄ用の開口部を儲け、ソース電極１５ｓ及びドレイン電極１５ｄをｎ−ＡｌＧａＮ層１４ｂに接するようにして形成してもよい。この場合、開口部の深さに関し、ｎ−ＧａＮ層２２の一部を残してもよく、また、ｎ−ＡｌＧａＮ層１４ｂの一部を除去してもよい。つまり、開口部の深さがｎ−ＧａＮ層２２の厚さと一致している必要はない。
【００３８】
また、抵抗体及びキャパシタ等をもＳｉ基板１１上に実装してモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。
【００３９】
これらの実施形態に係るＧａＮ系ＨＥＭＴは、例えば高出力増幅器として用いることができる。図８に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子８１ｓがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子８１ｇ、及びドレイン電極に接続されたドレイン端子８１ｄがパッケージの側面から延出している。
【００４０】
また、これらの実施形態に係るＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図９（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図９（ｂ）は、図９（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。
【００４１】
図９（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態におけるＨＥＭＴに相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。
【００４２】
そして、図９（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。
【００４３】
このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【００４４】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００４５】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００４６】
また、各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００４７】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４８】
（付記１）
基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記基板と前記電子走行層との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっていることを特徴とする化合物半導体装置。
【００４９】
（付記２）
前記ｘの値は、前記バッファ層の厚さ方向で連続して変化していることを特徴とする付記１に記載の化合物半導体装置。
【００５０】
（付記３）
前記ｘの値は、前記バッファ層の上面において最小となっていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００５１】
（付記４）
前記電子走行層は、前記バッファ層の上面と接するＧａＮ層を含むことを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００５２】
（付記５）
前記ｘの値の最大値及び最小値は、それぞれ、１及び０であることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００５３】
（付記６）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の平均値は、前記電子走行層に近づくほど小さくなっていることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【００５４】
（付記７）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の変化の幅は、前記電子走行層に近づくほど小さくなっていることを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
【００５５】
（付記８）
前記基板は、Ｓｉ基板、ＳｉＣ基板又はサファイア基板であることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
【００５６】
（付記９）
隣り合う前記ｘの値の極大と極小との差は、０．１以上であることを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。
【００５７】
（付記１０）
付記１乃至９のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００５８】
（付記１１）
付記１乃至９のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【００５９】
（付記１２）
基板上方にＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層を形成する工程と、
前記バッファ層上方に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内での、ｘの値の変化量を０．５以下とすることを特徴とする化合物半導体装置の製造方法。
【００６０】
（付記１３）
前記ｘの値を、前記バッファ層の厚さ方向で連続して変化させることを特徴とする付記１２に記載の化合物半導体装置の製造方法。
【００６１】
（付記１４）
前記ｘの値を、前記バッファ層の上面において最小とすることを特徴とする付記１２又は１３に記載の化合物半導体装置の製造方法。
【００６２】
（付記１５）
前記電子走行層を形成する工程は、前記バッファ層の上面と接するＧａＮ層を形成する工程を有することを特徴とする付記１２乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
【００６３】
（付記１６）
前記ｘの値の最大値及び最小値を、それぞれ、１及び０とすることを特徴とする付記１２乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
【００６４】
（付記１７）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の平均値を、前記電子走行層に近づくほど小さくすることを特徴とする付記１２乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
【００６５】
（付記１８）
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の変化の幅を、前記電子走行層に近づくほど小さくすることを特徴とする付記１２乃至１７のいずれか１項に記載の化合物半導体装置の製造方法。
【００６６】
（付記１９）
前記基板として、Ｓｉ基板、ＳｉＣ基板又はサファイア基板を用いることを特徴とする付記１２乃至１８のいずれか１項に記載の化合物半導体装置の製造方法。
【００６７】
（付記２０）
隣り合う前記ｘの値の極大と極小との差を、０．１以上とすることを特徴とする付記１２乃至１９のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００６８】
１：基板
２：バッファ層
３：電子走行層
４：電子供給層
５ｇ：ゲート電極
５ｓ：ソース電極
５ｄ：ドレイン電極
１１：Ｓｉ基板
１２：ＡｌＧａＮ層
１３：ｉ−ＧａＮ層
１４ａ：ｉ−ＡｌＧａＮ層
１４ｂ：ｎ−ＡｌＧａＮ層
１５ｇ：ゲート電極
１５ｓ：ソース電極
１５ｄ：ドレイン電極
【特許請求の範囲】
【請求項１】
基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記基板と前記電子走行層との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっていることを特徴とする化合物半導体装置。
【請求項２】
前記ｘの値は、前記バッファ層の厚さ方向で連続して変化していることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記ｘの値は、前記バッファ層の上面において最小となっていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記電子走行層は、前記バッファ層の上面と接するＧａＮ層を含むことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記ｘの値の最大値及び最小値は、それぞれ、１及び０であることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の平均値は、前記電子走行層に近づくほど小さくなっていることを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の変化の幅は、前記電子走行層に近づくほど小さくなっていることを特徴とする請求項１乃至６のいずれか１項に記載の化合物半導体装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項９】
請求項１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【請求項１０】
基板上方にＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層を形成する工程と、
前記バッファ層上方に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内での、ｘの値の変化量を０．５以下とすることを特徴とする化合物半導体装置の製造方法。
【請求項１】
基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記基板と前記電子走行層との間に形成され、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内では、ｘの値の変化量が０．５以下となっていることを特徴とする化合物半導体装置。
【請求項２】
前記ｘの値は、前記バッファ層の厚さ方向で連続して変化していることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記ｘの値は、前記バッファ層の上面において最小となっていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記電子走行層は、前記バッファ層の上面と接するＧａＮ層を含むことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記ｘの値の最大値及び最小値は、それぞれ、１及び０であることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の平均値は、前記電子走行層に近づくほど小さくなっていることを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記ｘの値の複数の極大のうちで隣り合うもの同士の距離の差を１周期としたとき、１周期内の前記ｘの値の変化の幅は、前記電子走行層に近づくほど小さくなっていることを特徴とする請求項１乃至６のいずれか１項に記載の化合物半導体装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項９】
請求項１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
【請求項１０】
基板上方にＡｌxＧａ1-xＮ（０≦ｘ≦１）を含むバッファ層を形成する工程と、
前記バッファ層上方に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
を有し、
前記ｘの値は、前記バッファ層の厚さ方向で複数の極大及び複数の極小を示し、
前記バッファ層中の厚さが１ｎｍの任意の領域内での、ｘの値の変化量を０．５以下とすることを特徴とする化合物半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１１９５８６（Ｐ２０１２−１１９５８６Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２６９７１４（Ｐ２０１０−２６９７１４）
【出願日】平成２２年１２月２日（２０１０．１２．２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月２日（２０１０．１２．２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]