半導体装置、半導体装置の製造方法、電気光学装置及び電子機器
【課題】 電気的特性の良い半導体装置を得る。
【解決手段】 下地絶縁膜１０２上に対向して形成されたソース／ドレイン領域１０３、ソース／ドレイン領域１０３の間にチャネル部を形成し、一部がソース／ドレイン領域１０３上に重なる半導体膜１０４、半導体膜１０４上にゲート絶縁膜１０５を介して形成されたゲート電極１０６を備える。ゲート電極１０６の幅は半導体膜１０４の幅よりも大きく、半導体膜１０４は、ソース／ドレイン領域１０３に重なる部分の膜厚がソース領域とドレイン領域の間の膜厚よりも薄い。また、ソース／ドレイン領域１０３は、ゲート電極１０６とオーバラップする部分において、チャネル部中央に向かって厚みが漸次薄くなる。
【解決手段】 下地絶縁膜１０２上に対向して形成されたソース／ドレイン領域１０３、ソース／ドレイン領域１０３の間にチャネル部を形成し、一部がソース／ドレイン領域１０３上に重なる半導体膜１０４、半導体膜１０４上にゲート絶縁膜１０５を介して形成されたゲート電極１０６を備える。ゲート電極１０６の幅は半導体膜１０４の幅よりも大きく、半導体膜１０４は、ソース／ドレイン領域１０３に重なる部分の膜厚がソース領域とドレイン領域の間の膜厚よりも薄い。また、ソース／ドレイン領域１０３は、ゲート電極１０６とオーバラップする部分において、チャネル部中央に向かって厚みが漸次薄くなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
正スタガ構造のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、ゲート電極が上部に位置するスタガ型ＴＦＴである。
正スタガ構造のＴＦＴについては、例えば、特許文献１〜３等に開示されている。スタガ型ＴＦＴは、イオン打ち込み法を用いることなくＴＦＴを製造できるなどの利点がある。
【０００３】
【特許文献１】特開平０２−０６０１６７号公報
【特許文献２】特開平０６−０１３４０５号公報
【特許文献３】特開平０６−０２９３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電気的特性の良いＴＦＴを得るためには、キャリアが効率よくソースからドレインへ流れるようにする必要がある。ここで、スタガ構造のＴＦＴにおいては、キャリアはチャネル領域を形成するシリコン膜の表面から数ｎｍ程度のところを流れる。よって、キャリアの移動の効率を高めるためには、この特性を加味する必要がある。
また、チャネル領域長が短い場合、チャネル領域の下部にマイノリティキャリアが溜まることによりキンク効果が発生し、ＴＦＴの電気的特性に影響を及ぼす。
【０００５】
本発明の目的は、電気的特性の良い半導体装置、半導体装置の製造方法、電気光学装置及び電子機器を得ることである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、基板上に形成されたソース領域およびドレイン領域と、上記ソース領域と上記ドレイン領域の間にチャネル部を形成し、一部が上記ソース領域および上記ドレイン領域上に重なる半導体膜と、上記半導体膜上に絶縁膜を介して形成されたゲート電極を備え、上記ゲート電極は、上記ソース領域および上記ドレイン領域とオーバラップする部分を有し、上記半導体膜は、上記ソース領域および上記ドレイン領域に重なる部分の膜厚が上記ソース領域と上記ドレイン領域の間の膜厚よりも薄いものである。
正スタガ構造では、キャリアは、チャネル領域を形成するシリコン膜の表面から数ｎｍ程度のところを流れる。したがって、半導体膜の膜厚がソースおよびドレイン領域上で薄くなっていると、ゲート電極の電界効果によって形成されるチャネルと、ソース、ドレイン領域が近接するため、キャリアが効率よくソースからチャネル領域へ、またチャネル領域からドレインへ流れる。よって、電気的特性を高めることができる。
【０００７】
また、上記ゲート電極の幅を上記半導体膜の幅よりも大きくすることにより、ゲート電極による電界効果が上記半導体膜の終端まで及び、チャネル領域を有効に形成できるため、キャリアの流れの効率をよくすることができる。
【０００８】
また、上記ソース領域および上記ドレイン領域は、上記ゲート電極とオーバラップする部分において、上記チャネル部中央に向かって厚みが漸次薄くなる。
これにより、チャネル部の下方にマイノリティキャリアが溜まっても、ソース領域がマイノリティキャリアが溜まる領域近傍まで延在しているため、マイノリティキャリアがソース領域に流れやすく、従ってキンク効果が発生しにくくなる。
【０００９】
本発明に係る半導体装置は、電気光学装置や電子機器に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００１０】
本発明の半導体装置の製造方法は、基板上に、ソース領域およびドレイン領域を形成する第１の工程と、上記ソース領域と上記ドレイン領域の間に、一部が上記ソース領域および上記ドレイン領域上に重なり、上記ソース領域および上記ドレイン領域に重なる部分の膜厚が上記ソース領域と上記ドレイン領域の間の膜厚よりも薄い半導体膜を形成する第２の工程と、上記半導体膜上に絶縁膜を介して、上記ソース領域および上記ドレイン領域と一部がオーバラップするゲート電極を形成する第３の工程を有する。
正スタガ構造では、キャリアは、チャネル領域を形成するシリコン膜の表面から数ｎｍ程度のところを流れる。したがって、半導体膜の膜厚がソースおよびドレイン領域上で薄くなっていると、ゲート電極の電界効果によって形成されるチャネルと、ソース、ドレイン領域が近接するため、キャリアが効率よくソースからチャネル領域へ、またチャネル領域からドレインへ流れる。よって、電気的特性を高めることができる。
【００１１】
また、上記第１の工程では、上記ソース領域および上記ドレイン領域が上記ゲート電極とオーバラップする部分において、上記ソース領域および上記ドレイン領域の形状が上記チャネル部中央に向かって漸次厚みが薄くなるように形成する。
これにより、チャネル部の下方にマイノリティキャリアが溜まっても、ソース領域がマイノリティキャリアが溜まる領域近傍まで延在しているため、マイノリティキャリアがソース領域に流れやすく、従ってキンク効果が発生しにくくなる。
【００１２】
また、上記第２の工程では、上記ソース領域と上記ドレイン領域の間に、液滴吐出法により半導体膜を形成する。
これにより、ソース領域およびドレイン領域に重なる部分の膜厚がチャネル部の膜厚よりも厚い半導体膜を容易に形成することができる。
【００１３】
また、上記第１の工程では、液滴吐出法を用いて上記基板上に導電型不純物を含む液体材料を配置する工程と、上記基板上に配置した上記液体材料から溶媒を除去し、上記ソース領域および上記ドレイン領域を形成する工程とを有し、上記ソース領域および上記ドレイン領域は上記チャネル部に向かって漸次厚みが薄くなった形状を有するようにする。
これにより、チャネル部中央に向かって漸次厚みが薄くなる形状のソース領域およびドレイン領域を容易に形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例について図面を参照して説明する。
実施例１．
図１は、本発明による半導体装置１００の構造を模式的に示した断面図である。
半導体装置１００は、例えば正スタガ型のＴＦＴを有するものである。図に示すように、ガラス基板１０１上に、下地絶縁膜（絶縁体層）１０２を介してソース／ドレイン領域１０３が形成され、その上に半導体膜１０４が形成されている。半導体膜１０４の上には、ゲート絶縁膜１０５を介してゲート電極１０６が形成されている。なお、ソース／ドレイン領域１０３は、一対のうちのどちらか片方がソース、他方がドレインである。
【００１５】
ソース／ドレイン領域１０３とゲート電極１０６は、一部がゲート絶縁膜１０５を介して重複するように形成されている。また、ゲート電極１０６の幅（Ｗｇ）は半導体膜１０４の幅（Ｗｓ）よりも大きく形成されている。 半導体膜１０４は、端部がソース／ドレイン領域１０３に重なっており、その重なった領域の膜厚は、ソース／ドレイン領域１０３の間の領域の膜厚よりも薄くなっている。
【００１６】
ＴＦＴのソースからドレインへ流れるキャリアは、半導体膜１０４の表面から数ｎｍの位置を流れる。ＴＦＴにおいては、半導体膜１０４の終端部付近はソース／ドレイン領域１０３の上に形成され、且つ膜厚が薄くなっているので、ソースからチャネル、チャネルからドレインへの移動が効率よく行われ、ＴＦＴの電気的特性が向上する。
【００１７】
また、ＴＦＴでは、ゲート電極１０６の幅（Ｗｇ）は半導体膜１０４の幅（Ｗｓ）よりも大きく形成されているため、ゲート電極１０６の電界効果によってチャネル領域が効率的に形成される。
【００１８】
次に、半導体装置１００の製造工程について図２（Ａ）〜図２（Ｅ）を用いて説明する。
まず、図２（Ａ）に示すように、ガラス基板１０１上に下地絶縁膜１０２を形成する。下地絶縁膜１０２は、ガラス基板１０１からの不純物が上層に拡散するのを防止するために設けるものである。具体的には、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法、塗布法等を用いてシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜を形成する。
【００１９】
次に、図２（Ｂ）に示すように、下地絶縁膜１０２上に、ソース／ドレイン領域１０３を形成する。ソース／ドレイン領域１０３は、金属微粒子から形成される導電膜でもよく、シリコン膜にリン原子またはボロン原子等を含む導電型不純物を導入した導電膜でもよい。この導電膜は、例えば、ＣＶＤ法を用いてシリコン膜を基板全面に体積したあと、リン原子やボロン原子を注入して導電性の膜にし、その後フォトリソグラフィ法を用いて所定の形にパターニングすることで形成される。
また、インクジェット法などの液滴吐出法を用いて、例えば金属微粒子を含有する分散液を所定の位置に吐出し、分散媒を除去し、焼成することで導電膜を形成することができる。この吐出する液体は金属微粒子を含有する分散液に限られず、導電型不純物を含みシリコン化合物を溶解した溶液であってもよい。
【００２０】
次に、図２（Ｃ）に示すように、ソースとドレインの間に半導体膜１０４を形成する。ここでは、インクジェット法を用いて形成する。液体シリコン材料をインクジェット法によってソースとドレインの間の領域に吐出する。この時、半導体膜１０４の周縁部がソースとドレインに重なるようにする。
【００２１】
また、予めＦＡＳ膜等の撥液性の膜を形成することにより、半導体膜１０４の形成領域を区画しておき、その上から液体シリコン材料をインクジェット法によって吐出してもよい。吐出された液体シリコン材料は、撥液性の膜が形成されていない領域に配置されるので、区画した領域内に半導体膜１０４を形成することができる。
【００２２】
インクジェット法により形成された半導体膜１０４の表面は、図に示すように、中心から周縁部に向かって次第に高さが低くなる形状を有する。このように、半導体膜１０４は、ソース／ドレイン領域１０３に重なる領域の膜厚がソース／ドレイン領域１０３の間の領域の膜厚よりも薄くなるように形成される。
【００２３】
次に、図２（Ｄ）に示すように、半導体膜１０４の上にゲート絶縁膜１０５を形成する。具体的には、例えばＣＶＤ法やスパッタ法、塗布法等を用いてシリコン酸化膜（ＳｉＯ2）を形成する。
【００２４】
最後に、図２（Ｅ）に示すように、ゲート絶縁膜１０５上にＡｌやＡｇ、Ｃｕなどの金属を含むゲート電極形成用の液体材料を適当量塗布し、乾燥・焼成等することによりゲート電極１０６を形成する。ゲート絶縁膜１０５の幅は、半導体膜１０４の幅よりも大きくなるように形成する。
【００２５】
実施例２．
図３は、本発明による半導体装置２００の構造を模式的に示した断面図である。実施例１と異なる点は、ソース／ドレイン領域の形状である。ここでは、ソース／ドレイン領域２０３は、半導体膜１０４と重なっている領域において、半導体膜１０４が形成するチャネル部の中央に向かって次第に厚みが薄くなっていく形状になっている。
【００２６】
チャネル部の長さが短い場合ソース・ドレイン間の電界が強くなり、ドレイン側で加速されたキャリアのインパクトイオン化作用によりホールと電子が形成され、このうちのマイノリティキャリアがチャネル部の下部に溜まってチャネル部の電位を上昇させ、この結果デバイスの電流電圧特性にキンク効果が発生することがある。
【００２７】
半導体装置２００が有するＴＦＴにおいては、ソース領域がマイノリティキャリアの溜まるチャネル部の領域近傍に延在しているため、溜まったマイノリティキャリアはソースに流れやすく、従ってマイノリティキャリアはあまり蓄積しない。よって、キンク効果の発生を押さえることができる。
【００２８】
次に、図４（Ａ）〜図４（Ｅ）を用いて、半導体装置２００の製造工程について説明する。
図４（Ｂ）に示す下地絶縁膜１０２上に、ソース／ドレイン領域１０３を形成する工程以外は、図２に示す実施例１の工程と同様であるため、ここでは、図４（Ｂ）の工程についてのみ説明する。
【００２９】
ここでは、例えば、下地絶縁膜１０２上に、インクジェット法を用いてソース／ドレイン領域１０３を形成してもよい。この場合、導電型不純物を含んだ液体シリコン材料をインクジェット法によって下地絶縁膜１０２上に吐出する。
【００３０】
インクジェット法により形成された導電型不純物を含んだシリコン膜は、中心から周縁部に向かって次第に高さが低くなる形状を有する。よって、インクジェット法を用いることにより、ソース／ドレイン領域１０３を中央に向かって次第に厚みが薄くなっていくような形状に形成することができる。
【００３１】
また、予めＦＡＳ膜等の撥液性の膜を形成することにより、ソース／ドレイン領域１０３の形成領域を区画しておき、その上から導電型不純物を含んだ液体シリコン材料をインクジェット法によって吐出してもよい。吐出された不純物を含んだ液体シリコン材料は、撥液性の膜が形成されていない領域に配置されるので、区画した領域内にソースおよびドレインを形成することができる。
【００３２】
また他の方法としては、ＣＶＤ法等によりシリコン膜を形成し、リン原子またはボロン原子等を含む導電型不純物を導入して導電膜を形成後、フォトリソグラフィ法を用いて所定の形にパターニングする。この時、図に示すように、チャネル部の中央に向かって次第に厚みが薄くなっていくような形状にエッチングを施す。
【００３３】
電気光学装置
図５は、本発明による電気光学装置の例である有機ＥＬ装置１０の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＴＦＴ１１〜１４などを備えて構成される。一方、駆動回路領域に形成された各駆動回路１５、１６は、上記構成を有する複数のＴＦＴ（図示略）を備えて構成されている。駆動回路１５からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００３４】
電子機器
図６は、本発明による電子機器の例を示した図である。
図６（Ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１０、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３５】
図６（Ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１０、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３６】
図６（Ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ３５０は、電気光学装置（表示パネル）１０、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３７】
図６（Ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１０、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３８】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、他の回路素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００３９】
【図１】本発明によるＴＦＴの構造を模式的に示した断面図である。
【図２】図２（Ａ）〜図２（Ｅ）は、本発明によるＴＦＴの製造工程を示した図である。
【図３】本発明によるＴＦＴの他の例の構造を模式的に示した断面図である。
【図４】図４（Ａ）〜図４（Ｅ）は、本発明によるＴＦＴの他の例の製造工程を示した図である。
【図５】本発明による電気光学装置の例である有機ＥＬ装置の回路図である。
【図６】図６（Ａ）〜図６（Ｄ）は、本発明による電子機器の例を示した図である。
【符号の説明】
【００４０】
１００，２００ 半導体装置、１０１ ガラス基板、１０２ 下地絶縁膜、１０３，２０３ ソース／ドレイン領域、１０４ 半導体膜、１０５ ゲート絶縁膜、１０６ ゲート電極
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
正スタガ構造のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、ゲート電極が上部に位置するスタガ型ＴＦＴである。
正スタガ構造のＴＦＴについては、例えば、特許文献１〜３等に開示されている。スタガ型ＴＦＴは、イオン打ち込み法を用いることなくＴＦＴを製造できるなどの利点がある。
【０００３】
【特許文献１】特開平０２−０６０１６７号公報
【特許文献２】特開平０６−０１３４０５号公報
【特許文献３】特開平０６−０２９３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電気的特性の良いＴＦＴを得るためには、キャリアが効率よくソースからドレインへ流れるようにする必要がある。ここで、スタガ構造のＴＦＴにおいては、キャリアはチャネル領域を形成するシリコン膜の表面から数ｎｍ程度のところを流れる。よって、キャリアの移動の効率を高めるためには、この特性を加味する必要がある。
また、チャネル領域長が短い場合、チャネル領域の下部にマイノリティキャリアが溜まることによりキンク効果が発生し、ＴＦＴの電気的特性に影響を及ぼす。
【０００５】
本発明の目的は、電気的特性の良い半導体装置、半導体装置の製造方法、電気光学装置及び電子機器を得ることである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、基板上に形成されたソース領域およびドレイン領域と、上記ソース領域と上記ドレイン領域の間にチャネル部を形成し、一部が上記ソース領域および上記ドレイン領域上に重なる半導体膜と、上記半導体膜上に絶縁膜を介して形成されたゲート電極を備え、上記ゲート電極は、上記ソース領域および上記ドレイン領域とオーバラップする部分を有し、上記半導体膜は、上記ソース領域および上記ドレイン領域に重なる部分の膜厚が上記ソース領域と上記ドレイン領域の間の膜厚よりも薄いものである。
正スタガ構造では、キャリアは、チャネル領域を形成するシリコン膜の表面から数ｎｍ程度のところを流れる。したがって、半導体膜の膜厚がソースおよびドレイン領域上で薄くなっていると、ゲート電極の電界効果によって形成されるチャネルと、ソース、ドレイン領域が近接するため、キャリアが効率よくソースからチャネル領域へ、またチャネル領域からドレインへ流れる。よって、電気的特性を高めることができる。
【０００７】
また、上記ゲート電極の幅を上記半導体膜の幅よりも大きくすることにより、ゲート電極による電界効果が上記半導体膜の終端まで及び、チャネル領域を有効に形成できるため、キャリアの流れの効率をよくすることができる。
【０００８】
また、上記ソース領域および上記ドレイン領域は、上記ゲート電極とオーバラップする部分において、上記チャネル部中央に向かって厚みが漸次薄くなる。
これにより、チャネル部の下方にマイノリティキャリアが溜まっても、ソース領域がマイノリティキャリアが溜まる領域近傍まで延在しているため、マイノリティキャリアがソース領域に流れやすく、従ってキンク効果が発生しにくくなる。
【０００９】
本発明に係る半導体装置は、電気光学装置や電子機器に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００１０】
本発明の半導体装置の製造方法は、基板上に、ソース領域およびドレイン領域を形成する第１の工程と、上記ソース領域と上記ドレイン領域の間に、一部が上記ソース領域および上記ドレイン領域上に重なり、上記ソース領域および上記ドレイン領域に重なる部分の膜厚が上記ソース領域と上記ドレイン領域の間の膜厚よりも薄い半導体膜を形成する第２の工程と、上記半導体膜上に絶縁膜を介して、上記ソース領域および上記ドレイン領域と一部がオーバラップするゲート電極を形成する第３の工程を有する。
正スタガ構造では、キャリアは、チャネル領域を形成するシリコン膜の表面から数ｎｍ程度のところを流れる。したがって、半導体膜の膜厚がソースおよびドレイン領域上で薄くなっていると、ゲート電極の電界効果によって形成されるチャネルと、ソース、ドレイン領域が近接するため、キャリアが効率よくソースからチャネル領域へ、またチャネル領域からドレインへ流れる。よって、電気的特性を高めることができる。
【００１１】
また、上記第１の工程では、上記ソース領域および上記ドレイン領域が上記ゲート電極とオーバラップする部分において、上記ソース領域および上記ドレイン領域の形状が上記チャネル部中央に向かって漸次厚みが薄くなるように形成する。
これにより、チャネル部の下方にマイノリティキャリアが溜まっても、ソース領域がマイノリティキャリアが溜まる領域近傍まで延在しているため、マイノリティキャリアがソース領域に流れやすく、従ってキンク効果が発生しにくくなる。
【００１２】
また、上記第２の工程では、上記ソース領域と上記ドレイン領域の間に、液滴吐出法により半導体膜を形成する。
これにより、ソース領域およびドレイン領域に重なる部分の膜厚がチャネル部の膜厚よりも厚い半導体膜を容易に形成することができる。
【００１３】
また、上記第１の工程では、液滴吐出法を用いて上記基板上に導電型不純物を含む液体材料を配置する工程と、上記基板上に配置した上記液体材料から溶媒を除去し、上記ソース領域および上記ドレイン領域を形成する工程とを有し、上記ソース領域および上記ドレイン領域は上記チャネル部に向かって漸次厚みが薄くなった形状を有するようにする。
これにより、チャネル部中央に向かって漸次厚みが薄くなる形状のソース領域およびドレイン領域を容易に形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例について図面を参照して説明する。
実施例１．
図１は、本発明による半導体装置１００の構造を模式的に示した断面図である。
半導体装置１００は、例えば正スタガ型のＴＦＴを有するものである。図に示すように、ガラス基板１０１上に、下地絶縁膜（絶縁体層）１０２を介してソース／ドレイン領域１０３が形成され、その上に半導体膜１０４が形成されている。半導体膜１０４の上には、ゲート絶縁膜１０５を介してゲート電極１０６が形成されている。なお、ソース／ドレイン領域１０３は、一対のうちのどちらか片方がソース、他方がドレインである。
【００１５】
ソース／ドレイン領域１０３とゲート電極１０６は、一部がゲート絶縁膜１０５を介して重複するように形成されている。また、ゲート電極１０６の幅（Ｗｇ）は半導体膜１０４の幅（Ｗｓ）よりも大きく形成されている。 半導体膜１０４は、端部がソース／ドレイン領域１０３に重なっており、その重なった領域の膜厚は、ソース／ドレイン領域１０３の間の領域の膜厚よりも薄くなっている。
【００１６】
ＴＦＴのソースからドレインへ流れるキャリアは、半導体膜１０４の表面から数ｎｍの位置を流れる。ＴＦＴにおいては、半導体膜１０４の終端部付近はソース／ドレイン領域１０３の上に形成され、且つ膜厚が薄くなっているので、ソースからチャネル、チャネルからドレインへの移動が効率よく行われ、ＴＦＴの電気的特性が向上する。
【００１７】
また、ＴＦＴでは、ゲート電極１０６の幅（Ｗｇ）は半導体膜１０４の幅（Ｗｓ）よりも大きく形成されているため、ゲート電極１０６の電界効果によってチャネル領域が効率的に形成される。
【００１８】
次に、半導体装置１００の製造工程について図２（Ａ）〜図２（Ｅ）を用いて説明する。
まず、図２（Ａ）に示すように、ガラス基板１０１上に下地絶縁膜１０２を形成する。下地絶縁膜１０２は、ガラス基板１０１からの不純物が上層に拡散するのを防止するために設けるものである。具体的には、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法、塗布法等を用いてシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜を形成する。
【００１９】
次に、図２（Ｂ）に示すように、下地絶縁膜１０２上に、ソース／ドレイン領域１０３を形成する。ソース／ドレイン領域１０３は、金属微粒子から形成される導電膜でもよく、シリコン膜にリン原子またはボロン原子等を含む導電型不純物を導入した導電膜でもよい。この導電膜は、例えば、ＣＶＤ法を用いてシリコン膜を基板全面に体積したあと、リン原子やボロン原子を注入して導電性の膜にし、その後フォトリソグラフィ法を用いて所定の形にパターニングすることで形成される。
また、インクジェット法などの液滴吐出法を用いて、例えば金属微粒子を含有する分散液を所定の位置に吐出し、分散媒を除去し、焼成することで導電膜を形成することができる。この吐出する液体は金属微粒子を含有する分散液に限られず、導電型不純物を含みシリコン化合物を溶解した溶液であってもよい。
【００２０】
次に、図２（Ｃ）に示すように、ソースとドレインの間に半導体膜１０４を形成する。ここでは、インクジェット法を用いて形成する。液体シリコン材料をインクジェット法によってソースとドレインの間の領域に吐出する。この時、半導体膜１０４の周縁部がソースとドレインに重なるようにする。
【００２１】
また、予めＦＡＳ膜等の撥液性の膜を形成することにより、半導体膜１０４の形成領域を区画しておき、その上から液体シリコン材料をインクジェット法によって吐出してもよい。吐出された液体シリコン材料は、撥液性の膜が形成されていない領域に配置されるので、区画した領域内に半導体膜１０４を形成することができる。
【００２２】
インクジェット法により形成された半導体膜１０４の表面は、図に示すように、中心から周縁部に向かって次第に高さが低くなる形状を有する。このように、半導体膜１０４は、ソース／ドレイン領域１０３に重なる領域の膜厚がソース／ドレイン領域１０３の間の領域の膜厚よりも薄くなるように形成される。
【００２３】
次に、図２（Ｄ）に示すように、半導体膜１０４の上にゲート絶縁膜１０５を形成する。具体的には、例えばＣＶＤ法やスパッタ法、塗布法等を用いてシリコン酸化膜（ＳｉＯ2）を形成する。
【００２４】
最後に、図２（Ｅ）に示すように、ゲート絶縁膜１０５上にＡｌやＡｇ、Ｃｕなどの金属を含むゲート電極形成用の液体材料を適当量塗布し、乾燥・焼成等することによりゲート電極１０６を形成する。ゲート絶縁膜１０５の幅は、半導体膜１０４の幅よりも大きくなるように形成する。
【００２５】
実施例２．
図３は、本発明による半導体装置２００の構造を模式的に示した断面図である。実施例１と異なる点は、ソース／ドレイン領域の形状である。ここでは、ソース／ドレイン領域２０３は、半導体膜１０４と重なっている領域において、半導体膜１０４が形成するチャネル部の中央に向かって次第に厚みが薄くなっていく形状になっている。
【００２６】
チャネル部の長さが短い場合ソース・ドレイン間の電界が強くなり、ドレイン側で加速されたキャリアのインパクトイオン化作用によりホールと電子が形成され、このうちのマイノリティキャリアがチャネル部の下部に溜まってチャネル部の電位を上昇させ、この結果デバイスの電流電圧特性にキンク効果が発生することがある。
【００２７】
半導体装置２００が有するＴＦＴにおいては、ソース領域がマイノリティキャリアの溜まるチャネル部の領域近傍に延在しているため、溜まったマイノリティキャリアはソースに流れやすく、従ってマイノリティキャリアはあまり蓄積しない。よって、キンク効果の発生を押さえることができる。
【００２８】
次に、図４（Ａ）〜図４（Ｅ）を用いて、半導体装置２００の製造工程について説明する。
図４（Ｂ）に示す下地絶縁膜１０２上に、ソース／ドレイン領域１０３を形成する工程以外は、図２に示す実施例１の工程と同様であるため、ここでは、図４（Ｂ）の工程についてのみ説明する。
【００２９】
ここでは、例えば、下地絶縁膜１０２上に、インクジェット法を用いてソース／ドレイン領域１０３を形成してもよい。この場合、導電型不純物を含んだ液体シリコン材料をインクジェット法によって下地絶縁膜１０２上に吐出する。
【００３０】
インクジェット法により形成された導電型不純物を含んだシリコン膜は、中心から周縁部に向かって次第に高さが低くなる形状を有する。よって、インクジェット法を用いることにより、ソース／ドレイン領域１０３を中央に向かって次第に厚みが薄くなっていくような形状に形成することができる。
【００３１】
また、予めＦＡＳ膜等の撥液性の膜を形成することにより、ソース／ドレイン領域１０３の形成領域を区画しておき、その上から導電型不純物を含んだ液体シリコン材料をインクジェット法によって吐出してもよい。吐出された不純物を含んだ液体シリコン材料は、撥液性の膜が形成されていない領域に配置されるので、区画した領域内にソースおよびドレインを形成することができる。
【００３２】
また他の方法としては、ＣＶＤ法等によりシリコン膜を形成し、リン原子またはボロン原子等を含む導電型不純物を導入して導電膜を形成後、フォトリソグラフィ法を用いて所定の形にパターニングする。この時、図に示すように、チャネル部の中央に向かって次第に厚みが薄くなっていくような形状にエッチングを施す。
【００３３】
電気光学装置
図５は、本発明による電気光学装置の例である有機ＥＬ装置１０の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＴＦＴ１１〜１４などを備えて構成される。一方、駆動回路領域に形成された各駆動回路１５、１６は、上記構成を有する複数のＴＦＴ（図示略）を備えて構成されている。駆動回路１５からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００３４】
電子機器
図６は、本発明による電子機器の例を示した図である。
図６（Ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１０、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３５】
図６（Ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１０、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３６】
図６（Ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ３５０は、電気光学装置（表示パネル）１０、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３７】
図６（Ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１０、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３８】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、他の回路素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００３９】
【図１】本発明によるＴＦＴの構造を模式的に示した断面図である。
【図２】図２（Ａ）〜図２（Ｅ）は、本発明によるＴＦＴの製造工程を示した図である。
【図３】本発明によるＴＦＴの他の例の構造を模式的に示した断面図である。
【図４】図４（Ａ）〜図４（Ｅ）は、本発明によるＴＦＴの他の例の製造工程を示した図である。
【図５】本発明による電気光学装置の例である有機ＥＬ装置の回路図である。
【図６】図６（Ａ）〜図６（Ｄ）は、本発明による電子機器の例を示した図である。
【符号の説明】
【００４０】
１００，２００ 半導体装置、１０１ ガラス基板、１０２ 下地絶縁膜、１０３，２０３ ソース／ドレイン領域、１０４ 半導体膜、１０５ ゲート絶縁膜、１０６ ゲート電極
【特許請求の範囲】
【請求項１】
基板上に形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域の間にチャネル部を形成し、一部が前記ソース領域および前記ドレイン領域上に重なる半導体膜と、
前記半導体膜上に絶縁膜を介して形成されたゲート電極を備え、
前記ゲート電極は、前記ソース領域および前記ドレイン領域とオーバラップする部分を有し、
前記半導体膜は、前記ソース領域および前記ドレイン領域に重なる部分の膜厚が前記ソース領域と前記ドレイン領域の間の膜厚よりも薄い半導体装置。
【請求項２】
前記ゲート電極の幅は前記半導体膜の幅よりも大きい請求項１記載の半導体装置。
【請求項３】
前記ソース領域および前記ドレイン領域は、前記ゲート電極とオーバラップする部分において、前記チャネル部中央に向かって厚みが漸次薄くなる請求項１または請求項２記載の半導体装置。
【請求項４】
基板上に、ソース領域およびドレイン領域を形成する第１の工程と、
前記ソース領域と前記ドレイン領域の間に、一部が前記ソース領域および前記ドレイン領域上に重なり、前記ソース領域および前記ドレイン領域に重なる部分の膜厚が前記ソース領域と前記ドレイン領域の間の膜厚よりも薄い半導体膜を形成する第２の工程と、
前記半導体膜上に絶縁膜を介して、前記ソース領域および前記ドレイン領域と一部がオーバラップするゲート電極を形成する第３の工程を有する半導体装置の製造方法。
【請求項５】
前記第１の工程では、前記ソース領域および前記ドレイン領域が前記ゲート電極とオーバラップする部分において、前記ソース領域および前記ドレイン領域の形状が前記チャネル部に向かって漸次厚みが薄くなるように形成する請求項４記載の半導体装置の製造方法。
【請求項６】
前記第２の工程では、前記ソース領域と前記ドレイン領域の間に、液滴吐出法により半導体膜を形成する請求項４または請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１の工程では、液滴吐出法を用いて前記基板上に導電型不純物を含む液体材料を配置する工程と、前記基板上に配置した前記液体材料から溶媒を除去し、前記ソース領域および前記ドレイン領域とを形成する工程と、を有し、
前記ソース領域および前記ドレイン領域は前記チャネル部に向かって漸次厚みが薄くなった形状を有する請求項５記載の半導体装置の製造方法。
【請求項８】
請求項１から請求項３のうちのいずれか１項記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項９】
請求項１から請求項３のうちのいずれか１項記載の半導体装置を備えることを特徴とする電子機器。
【請求項１】
基板上に形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域の間にチャネル部を形成し、一部が前記ソース領域および前記ドレイン領域上に重なる半導体膜と、
前記半導体膜上に絶縁膜を介して形成されたゲート電極を備え、
前記ゲート電極は、前記ソース領域および前記ドレイン領域とオーバラップする部分を有し、
前記半導体膜は、前記ソース領域および前記ドレイン領域に重なる部分の膜厚が前記ソース領域と前記ドレイン領域の間の膜厚よりも薄い半導体装置。
【請求項２】
前記ゲート電極の幅は前記半導体膜の幅よりも大きい請求項１記載の半導体装置。
【請求項３】
前記ソース領域および前記ドレイン領域は、前記ゲート電極とオーバラップする部分において、前記チャネル部中央に向かって厚みが漸次薄くなる請求項１または請求項２記載の半導体装置。
【請求項４】
基板上に、ソース領域およびドレイン領域を形成する第１の工程と、
前記ソース領域と前記ドレイン領域の間に、一部が前記ソース領域および前記ドレイン領域上に重なり、前記ソース領域および前記ドレイン領域に重なる部分の膜厚が前記ソース領域と前記ドレイン領域の間の膜厚よりも薄い半導体膜を形成する第２の工程と、
前記半導体膜上に絶縁膜を介して、前記ソース領域および前記ドレイン領域と一部がオーバラップするゲート電極を形成する第３の工程を有する半導体装置の製造方法。
【請求項５】
前記第１の工程では、前記ソース領域および前記ドレイン領域が前記ゲート電極とオーバラップする部分において、前記ソース領域および前記ドレイン領域の形状が前記チャネル部に向かって漸次厚みが薄くなるように形成する請求項４記載の半導体装置の製造方法。
【請求項６】
前記第２の工程では、前記ソース領域と前記ドレイン領域の間に、液滴吐出法により半導体膜を形成する請求項４または請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１の工程では、液滴吐出法を用いて前記基板上に導電型不純物を含む液体材料を配置する工程と、前記基板上に配置した前記液体材料から溶媒を除去し、前記ソース領域および前記ドレイン領域とを形成する工程と、を有し、
前記ソース領域および前記ドレイン領域は前記チャネル部に向かって漸次厚みが薄くなった形状を有する請求項５記載の半導体装置の製造方法。
【請求項８】
請求項１から請求項３のうちのいずれか１項記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項９】
請求項１から請求項３のうちのいずれか１項記載の半導体装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−１２６７２（Ｐ２００７−１２６７２Ａ）
【公開日】平成１９年１月１８日（２００７．１．１８）
【国際特許分類】
【出願番号】特願２００５−１８８０６３（Ｐ２００５−１８８０６３）
【出願日】平成１７年６月２８日（２００５．６．２８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１５年度独立行政法人新エネルギー・産業技術総合開発機構「基盤技術研究促進事業（民間基盤技術研究支援制度）／液体を原料としたシリコントランジスタ製造技術の開発」、産業再生法第３０条の適用を受ける特許出願
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年１月１８日（２００７．１．１８）
【国際特許分類】
【出願日】平成１７年６月２８日（２００５．６．２８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１５年度独立行政法人新エネルギー・産業技術総合開発機構「基盤技術研究促進事業（民間基盤技術研究支援制度）／液体を原料としたシリコントランジスタ製造技術の開発」、産業再生法第３０条の適用を受ける特許出願
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]