半導体装置、歪ゲージ、圧力センサおよび半導体装置の製造方法
【課題】温度依存性を小さくできるとともに、製造が容易なピエゾ抵抗体等を提供する。
【解決手段】半導体材料に外力が作用したときの抵抗値の変化を利用するピエゾ抵抗体である。半導体材料として、表面の終端の少なくとも一部が水素終端とされたｐ型半導体特性を持つダイヤモンドを用いることを特徴とする。
【解決手段】半導体材料に外力が作用したときの抵抗値の変化を利用するピエゾ抵抗体である。半導体材料として、表面の終端の少なくとも一部が水素終端とされたｐ型半導体特性を持つダイヤモンドを用いることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料に外力が作用したときの抵抗値の変化を利用するピエゾ抵抗体を利用した半導体装置等に関する。
【背景技術】
【０００２】
特告平５−１３４５１号には、ダイアフラムにこれの歪に生じた出力信号を発する歪ゲージとして、ダイヤモンド単結晶板上にダイヤモンド半導体膜を形成して構成した歪ゲージを用いた圧力検出器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特告平５−１３４５１号公報
【特許文献２】米国特許第５３０３５９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の圧力検出器では、ピエゾ抵抗体を構成するダイヤモンド半導体膜としてボロン等の不純物を導入したドープ・ダイヤモンドを用いるため、温度依存性が大きく、また、製造プロセスが複雑になるなどの問題がある。
【０００５】
本発明の目的は、温度依存性を小さくできるとともに、製造が容易なピエゾ抵抗体を有する半導体装置等を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置において、前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする。
この半導体装置によれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【０００７】
前記ダイヤモンドが絶縁性ダイヤモンドで形成され、前記ダイヤモンドの表面の一部が水素終端化されてもよい。
【０００８】
本発明の歪ゲージは、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージにおいて、前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする。
この歪ゲージによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【０００９】
前記ピエゾ抵抗体の一端にソース電極が、前記ピエゾ抵抗体の他端にドレイン電極が、前記ピエゾ抵抗体の前記一端および前記他端の間にゲート電極が、それぞれ配置された電界効果トランジスタが構成されてもよい。
【００１０】
前記ダイヤモンド表面の外側に形成された保護層と、ドープ・ダイヤモンドにより形成され、前記ピエゾ抵抗体の温度を検出する温度センサと、を備え、前記ゲート電極は前記半導体のホールの量を制御してもよい。
【００１１】
本発明の圧力センサは、圧力を受けて変形するダイアフラムと、前記ダイアフラムの変形量に基づいて半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージと、を備える圧力センサにおいて、前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする。
この圧力センサによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【００１２】
本発明の半導体装置の製造方法は、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、前記水素終端化するステップにより水素終端化されたダイヤモンド表面を抵抗体として形成するステップと、金属膜により前記抵抗体に対して電気的接続を獲得するステップと、前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、を備えることを特徴とする。
【００１３】
本発明の半導体装置の製造方法は、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、前記水素終端化するステップにより水素終端化されたダイヤモンド表面を電界効果トランジスタのホールチャンネルとして機能するピエゾ抵抗体を形成するステップと、金属膜により前記抵抗体に対して電気的接続を獲得するステップと、前記ホールチャンネル上にホール量を制御するためのゲート電極を形成するステップと、前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置によれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【００１５】
本発明の歪ゲージによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【００１６】
本発明の圧力センサによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【図面の簡単な説明】
【００１７】
【図１】ピエゾ抵抗体を使用した歪ゲージの構成例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＩｂ−Ｉｂ線断面図、（ｃ）は（ｂ）の一部拡大図。
【図２】本発明の圧力センサの構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＩＩｂ−ＩＩｂ線断面図。
【図３】圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のIIIｂ−IIIｂ線断面図。
【図４】圧力センサに保護層を設けた例を示す図であり、（ａ）は図２に示す圧力センサに保護層を設けた例を示す断面図、（ｂ）は図３に示す圧力センサに保護層を設けた例を示す断面図。
【図５】ピエゾ抵抗体を使用した歪ゲージの構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＶｂ−Ｖｂ線断面図、（ｃ）は（ｂ）の一部拡大図。
【図６】ピエゾ抵抗体を使用した圧力センサの構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＶＩｂ−ＶＩｂ線断面図。
【図７】圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のVIIｂ−VIIｂ線断面図。
【図８】圧力センサに保護層を設けた例を示す図であり、（ａ）は図６に示す圧力センサに保護層を設けた例を示す断面図、（ｂ）は図７に示す圧力センサに保護層を設けた例を示す断面図。
【図９】他の実施形態を示す図であり、（ａ）はダイヤフラムの構成例を示す断面図、（ｂ）はピエゾ抵抗体の他の形状を示す図。
【図１０】ピエゾ抵抗体を有する半導体装置の製造プロセスのうちステップ１〜ステップ１０を示す図。
【図１１】ピエゾ抵抗体を有する半導体装置の製造プロセスのうちステップ１１〜ステップ２０を示す図。
【図１２】水素終端ダイヤモンドピエゾＦＥＴの製造プロセスのうちステップ１〜ステップ１０を示す図。
【図１３】水素終端ダイヤモンドピエゾＦＥＴの製造プロセスのうちステップ１１〜ステップ２０を示す図。
【図１４】水素終端ダイヤモンドピエゾＦＥＴの製造プロセスのうちステップ２１〜ステップ２５を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明による半導体装置等の実施形態について説明する。
【００１９】
本発明に適用されるピエゾ抵抗体は水素終端ダイヤモンド表面の半導体特性を利用したものである。
【００２０】
水素終端ダイヤモンドとは、ダイヤモンド表面において水素原子により終端化されている表面構造を持ったダイヤモンドである。ダイヤモンドは炭素の同素体の一つであり、結晶内部は炭素同士の共有結合により構成されている。ＣＶＤ（化学気相成長）法により合成されるダイヤモンドは、メタンなどの原料ガスとグラファイトの成長を抑制する水素ガスを含む環境下にて合成されるため、基本的には表面構造は水素終端状態となっている。酸素終端を持つダイヤモンド表面も水素プラズマ処理もしくは水素気流中で加熱することにより、ダイヤモンド表面を水素終端化することが可能である。水素終端ダイヤモンドはｐ型伝導性を持ち、その半導体特性を活かして、ガスセンサ・ＭＥＳＦＥＴ・ＭＩＳＦＥＴ・電子放出源などへの利用が試みられている。
【００２１】
ピエゾ抵抗効果は、結晶に応力・ひずみが作用したときにその抵抗率が変化する効果である。例えば、単結晶シリコン等の半導体材料に外力が作用すると結晶格子に歪みが生じ、伝導バンドや価電子バンドのエネルギ状態が変化する。これによりバンド中のキャリアの数や移動度に変化が生じ、巨視的には電気伝導度あるいは抵抗率の変化が生じる。この特性を歪みセンサや圧力センサ等の物理センサの検出原理として利用できる。
【００２２】
本発明では、ピエゾ抵抗効果を生じる抵抗体として水素終端ダイヤモンド表面のｐ型半導体を用いており、応力・ひずみが作用した際のｐ型伝導層の抵抗率の変化を計測することにより、ピエゾ抵抗体を歪み検出素子として利用できる。
【００２３】
従来のドープ・ダイヤモンド膜によるピエゾ抵抗体を製造する場合、ノンドープ・ダイヤモンド（絶縁性ダイヤモンド）膜を成膜した基板上にボロン等の不純物を導入したドープ・ダイヤモンド（導電性ダイヤモンド）膜を成膜し、抵抗体の形状にパターニングする必要があり、同一基板上へのノンドープ・ダイヤモンド膜およびドープ・ダイヤモンド膜両方の成膜を必要としている。
【００２４】
一方、本発明のピエゾ抵抗体では、ノンドープ・ダイヤモンド膜を成膜後、同一ＣＶＤチャンバ内での水素プラズマ処理によりダイヤモンド表面のｐ型導電性が発現するため、ドーピングガスとしてのジボラン等の有毒ガスを必要とせず、ピエゾ抵抗体の作成プロセスを簡素化することが可能になる。
【００２５】
さらに、従来のドープ・ダイヤモンド膜によるピエゾ抵抗体では、ダイヤモンドの価電子帯の頂点から伝導帯の底までのバンドギャップが５．５ｅＶに対して、不純物としてボロンを用いた場合、アクセプター準位が価電子帯より上方０．３７ｅＶの比較的深い位置に形成される。一方、本発明による水素終端ダイヤモンド表面のｐ型伝導層を用いたピエゾ抵抗体によると、アクセプター準位が価電子帯より上方０．０５ｅＶ以下の浅い位置に形成されるため、室温にて熱励起しているアクセプターの割合が大きい。そのため、ドープ・ダイヤモンド膜によるピエゾ抵抗体では高温時に熱励起されるアクセプターの割合が顕著に増加することで温度依存性が大きくなるが、水素終端ダイヤモンドを用いたピエゾ抵抗体では、温度依存性を小さくすることが可能になり、高温環境化での使用に適した圧力センサ等を作製することが可能になる。
【００２６】
図１は、ピエゾ抵抗体を使用した歪ゲージの構成例を示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＩｂ−Ｉｂ線断面図、図１（ｃ）は図１（ｂ）の一部拡大図である。
【００２７】
図１（ａ）、図１（ｂ）および図１（ｃ）に示すように、歪ゲージは、表面にダイヤモンド膜１１が形成されたシリコン基板１０を用いて構成され、シリコン基板１０上に直線状のピエゾ抵抗体１２が形成される。ピエゾ抵抗体１２の両端には、電極１３，１３が形成され、電極１３，１３間の電圧値等に基づいてピエゾ抵抗体１２の抵抗値が計測される。ピエゾ抵抗体１２が本発明のピエゾ抵抗体に相当する。
【００２８】
図１に示すように、シリコン基板１０の片端側（図１（ａ）における左端側）は支持部１５により支持され、片持ち梁構造の歪ゲージが構成される。他端側（図１（ａ）における右端側）に力が加えられシリコン基板１０が厚み方向に撓むと、ピエゾ抵抗体１２に引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体１２に生ずる。その抵抗値を計測し応力印加前後における抵抗値変化量を算出することにより、歪み量を算出することができる。さらに、片持ち梁の機械的特性値や寸法値から歪ゲージに加わった応力および梁を撓ませるために要した力が算出される。したがって、ピエゾ抵抗体１２の抵抗値変化から、梁に加えた力を計測することが可能となる。
【００２９】
図１に示す歪ゲージを作製する手順としては、シリコン基板１０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜１１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体１２に対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体１２および電極１３等を備える歪ゲージを作製することができる。なお、図１（ｃ）は、ピエゾ抵抗体１２の領域における水素終端ダイヤモンド表面の状態を模式的に表現している。
【００３０】
図２は、本発明の圧力センサの構成例を示す図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＩＩｂ−ＩＩｂ線断面図である。この圧力センサは、ピエゾ抵抗体を使用した歪ゲージの原理を利用したものである。
【００３１】
図２（ａ）および図２（ｂ）に示すように、圧力センサは、表面にダイヤモンド膜２１が形成されたシリコン基板２０を用いて構成され、シリコン基板２０上に直線状のピエゾ抵抗体２２ａ，２２ａおよび「コ」の字形状のピエゾ抵抗体２２ｂ，２２ｂが形成される。ピエゾ抵抗体２２ａの両端には電極２３ａ，２３ａが、ピエゾ抵抗体２２ｂ，２２ｂの両端には電極２３ｂ，２３ｂが、それぞれ形成されている。電極２３ａ，２３ａ間の電圧値等に基づいてピエゾ抵抗体２２ａの抵抗値が、電極２３ｂ，２３ｂ間の電圧値等に基づいてピエゾ抵抗体２２ｂの抵抗値が、それぞれ計測される。ピエゾ抵抗体２２ａおよびピエゾ抵抗体２２ｂが、本発明のピエゾ抵抗体に相当する。
【００３２】
シリコン基板２０の中央部は他の領域よりも薄く形成され、ダイアフラム２５として機能する。ピエゾ抵抗体２２ｂ，２２ｂはダイアフラム２５の端部に形成され、ピエゾ抵抗体２２ａ，２２ａはダイアフラム２５にかからないシリコン基板２０の周辺部に形成されている。
【００３３】
ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂは、ブリッジ回路を構成しており、ダイアフラム２５に圧力が印加されシリコン基板２０の厚み方向に撓むと、ピエゾ抵抗体２２ｂ，２２ｂに引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体２２ｂ，２２ｂに生ずる。その抵抗値変化をブリッジ回路により電流値または電圧値として出力することにより、ダイアフラム２５への応力印加前後における抵抗値変化量を算出することにより、ダイアフラム２５端部における歪み量を算出することができる。さらに、ダイアフラム２５の機械的特性値や寸法値からダイアフラム２５に加わった応力およびダイアフラム２５を撓ませるために要した圧力が算出される。したがって、ブリッジ回路の出力変化から、ダイアフラム２５に印加された圧力を計測することが可能となる。
【００３４】
図２に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜２１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体２２ａ，２２ａ、ピエゾ抵抗体２２ｂ，２２ｂおよび電極２３ａ，２３ａ，２３ｂ，２３ｂ等を備える圧力センサを作製することができる。
【００３５】
ダイアフラム２５の作製に関しては、ダイヤモンドピエゾ抵抗体を形成する前後を問わない。また異方性エッチングにより形成された矩形状のダイアフラム、等方性エッチングによる円形もしくは楕円のダイアフラム等、種々の形状のダイアフラムが適用される。
【００３６】
ピエゾ抵抗体の配置は図２の例に限定されない。例えば、ダイアフラムの中央部に２つの水素終端ダイヤモンドピエゾ抵抗体を、ダイアフラムの端部に２つの水素終端ダイヤモンドピエゾ抵抗体を、それぞれ形成してもよい。この場合、ダイアフラムの中央部と端部とでピエゾ抵抗体に印加される応力（引張応力または圧縮応力）が逆転するため、４つのピエゾ抵抗体のブリッジ回路による出力合成によって、出力値を増大させることができる。また単一の水素終端ダイヤモンドピエゾ抵抗体をダイアフラムの端部または中央部に形成し、このピエゾ抵抗体の抵抗値変化から計測箇所の歪量を計測してもよい。
【００３７】
図３は、図２に示す圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のIIIｂ−IIIｂ線断面図である。なお、図３において、図２と同一要素には同一符号を付している。
【００３８】
図３（ａ）および図３（ｂ）に示すように、ダイヤモンド膜２１の表面には、直線状のサーミスタ４が形成され、サーミスタ４の両端に電極４１，４１が接続されている。サーミスタ４の抵抗値を電極４１，４１間の電圧等に基づいて検出することにより、シリコン基板１の温度、すなわちダイアフラム２５に接触する流体等の温度を計測することができる。サーミスタ４はダイアフラム２５にかからないシリコン基板２０の周辺部に形成されており、ダイアフラム２５の撓みによる歪みが生ずることはなく、常に温度を正確に把握することが可能となる。サーミスタ４の抵抗値は、ダイアフラム２５に接触する流体等の温度計測のみならず、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂの抵抗値の温度ドリフトの補償に使用することもできる。後者により、広い温度範囲における正確な圧力計測が可能となる。
【００３９】
図３に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりノンドープ・ダイヤモンド膜であるダイヤモンド膜２１、サーミスタ４を構成するドープ・ダイヤモンド膜を順次、成膜する。サーミスタ４を構成するドープ・ダイヤモンド膜としては、例えば、ボロンをドープしたダイヤモンド膜を使用することができる。次に、ドープ・ダイヤモンド膜をパターニングし、サーミスタ４形成領域以外のドープ・ダイヤモンド膜は０２−ＲＩＥなどにより除去し、ノンドープ・ダイヤモンド膜であるダイヤモンド膜２１を露出させる。続けて水素プラズマによりダイヤモンド膜２１表面の水素終端化処理を行い、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端化部のパターニング・配線のフォトリソグラフィにより、ダイヤモンド膜２１表面上にピエゾ抵抗体、電極およびサーミスタ４を形成することで、図３に示す圧力センサを作製することができる。
【００４０】
ダイヤモンドサーミスタの形成方法は限定されない。例えば、Ｓｉ基板上にマイクロ波プラズマＣＶＤ装置によりノンドープ・ダイヤモンド膜を成膜し、Ｃｒ（クロム）やＴｉ（チタン）等でダイヤモンドサーミスタ形成部分以外の領域を覆ってやり、ドープ・ダイヤモンドを成膜する。その後、ＣｒもしくはＴｉをエッチングしてリフトオフによりドープ・ダイヤモンド膜をパターニングしてもよい。
【００４１】
図４（ａ）は、図２に示す圧力センサに保護層を設けた例を示す断面図である。なお、図４（ａ）において、図２と同一要素には同一符号を付している。
【００４２】
図４（ａ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。
【００４３】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面と化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００４４】
図４（ｂ）は、図３に示す圧力センサに保護層を設けた例を示す断面図である。なお、図４（ｂ）において、図３と同一要素には同一符号を付している。
【００４５】
図４（ｂ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。また、保護層５は、サーミスタ４の機能に影響を与えない。
【００４６】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面およびサーミスタ４を構成するドープ・ダイヤモンドと化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００４７】
図５は、ピエゾ抵抗体を使用した歪ゲージの構成例を示す図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＶｂ−Ｖｂ線断面図、図５（ｃ）は図５（ｂ）の一部拡大図である。図５のゲージは、図１に示す歪ゲージのピエゾ抵抗体にゲート電極を付加することで水素終端のｐ型半導体特性を利用したＦＥＴ（電界効果トランジスタ）を構成したものである。なお、図５において図１と同一要素には同一符号を付している。
【００４８】
図５（ａ）、図５（ｂ）および図５（ｃ）に示すように、歪ゲージは、表面にダイヤモンド膜１１が形成されたシリコン基板１０を用いて構成され、シリコン基板１０上に直線状のピエゾ抵抗体１２が形成される。ピエゾ抵抗体１２の両端には、電極１３，１３が形成され、電極１３，１３間の電圧値等に基づいてピエゾ抵抗体１２の抵抗値が計測される。また、ピエゾ抵抗体１２の中央にはゲート電極として機能する電極１４が形成され、電極１３，１３がソース、ドレインとして機能するＦＥＴが構成される。
【００４９】
図５に示すように、シリコン基板１０の一端側（図５（ａ）における左端側）は支持部１５により支持され、片持ち梁構造の歪ゲージが構成される。他端側（図５（ａ）における右端側）に力が加えられシリコン基板１０が厚み方向に撓むと、ピエゾ抵抗体１２に引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体１２に生ずる。その抵抗値を計測し応力印加前後における抵抗値変化量を算出することにより、歪み量を算出することができる。さらに、片持ち梁の機械的特性値と寸法値から歪ゲージに加わった応力および梁を撓ませるために要した力が算出される。したがって、ピエゾ抵抗体１２の抵抗値変化から、梁に加えた力を計測することが可能となる。
【００５０】
また、図５に示す歪ゲージでは、ピエゾ抵抗効果を生じる抵抗体１２として水素終端ダイヤモンド表面のｐ型伝導層を利用したＦＥＴを作製し、電極１４のゲート電圧によりホール量が制御されたソース−ドレイン間のホールチャネルを用いており、応力・歪が作用した際のホールチャネルの抵抗率の変化を計測することにより、抵抗体１２を歪検出素子として利用する。ゲート電圧によるホール量の制御は、歪検出感度の調整や温度依存性の調整に利用することができる。
【００５１】
図５に示す歪ゲージを作製する手順としては、シリコン基板１０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜１１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体１２に対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体１２および電極１３，１３，１４等を備える歪ゲージを作製することができる。なお、図５（ｃ）は、ピエゾ抵抗体１２の領域における水素終端ダイヤモンド表面の状態を模式的に表現している。
【００５２】
図６は、ピエゾ抵抗体を使用した圧力センサの構成を示す図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＶＩｂ−ＶＩｂ線断面図である。
【００５３】
図６（ａ）および図６（ｂ）に示すように、圧力センサは、表面にダイヤモンド膜２１が形成されたシリコン基板２０を用いて構成され、シリコン基板２０上に直線状のピエゾ抵抗体２２ａ，２２ａおよび「コ」の字形状のピエゾ抵抗体２２ｂ，２２ｂが形成される。ピエゾ抵抗体２２ａの両端にはドレイン電極、ソース電極として機能する電極２３ａ，２３ａが、ピエゾ抵抗体２２ａの中央にはゲート電極として機能する電極２４ａが、それぞれ形成されて、水素終端ダイヤモンド表面のｐ型伝導層を利用したＦＥＴが構成される。また、ピエゾ抵抗体２２ｂ，２２ｂの両端にはドレイン電極、ソース電極として機能する電極２３ｂ，２３ｂが、ピエゾ抵抗体２２ｂ，２２ｂの中央には、ゲート電極として機能する電極２４ｂが、それぞれ形成されて水素終端ダイヤモンド表面のｐ型伝導層を利用したＦＥＴが構成される。電極２３ａ，２３ａ間の電圧値等に基づいてピエゾ抵抗体２２ａの抵抗値が、電極２３ｂ，２３ｂ間の電圧値等に基づいてピエゾ抵抗体２２ｂの抵抗値が、それぞれ計測される。また、水素終端ダイヤモンド表面のｐ型伝導層のホール量は、それぞれのＦＥＴのゲート電極により制御され、歪検出感度の調整や温度依存性の調整に利用することができる。具体的には、ゲート電圧を温度に応じて変化させることにより、ピエゾ抵抗体の抵抗値の温度依存性を打ち消すことができる。あるいは、ゲート電圧の電圧値を、ピエゾ抵抗体の抵抗値の温度依存性が抑制される電圧値に維持することができる。
【００５４】
シリコン基板２０の中央部は他の領域よりも薄く形成され、ダイアフラム２５として機能する。ピエゾ抵抗体２２ｂ，２２ｂはダイアフラム２５の端部に形成され、ピエゾ抵抗体２２ａ，２２ａはダイアフラム２５にかからないシリコン基板２０の周辺部に形成されている。
【００５５】
ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂは、ブリッジ回路を構成しており、ダイアフラム２５に圧力が印加されシリコン基板２０の厚み方向に撓むと、ピエゾ抵抗体２２ｂ，２２ｂに引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体２２ｂ，２２ｂに生ずる。その抵抗値変化をブリッジ回路により電流値または電圧値として出力することにより、ダイアフラム２５への応力印加前後における抵抗値変化量を算出することにより、ダイアフラム２５端部における歪み量を算出することができる。さらに、ダイアフラム２５の機械的特性値からダイアフラム２５に加わった応力およびダイアフラム２５を撓ませるために要した圧力が算出される。したがって、ブリッジ回路の出力変化から、ダイアフラム２５に印加された圧力を計測することが可能となる。
【００５６】
図６に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜２１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体２２ａ，２２ａ、ピエゾ抵抗体２２ｂ，２２ｂおよび電極２３ａ，２３ａ，２４ａ，２３ｂ，２３ｂ，２４ｂ等を備える圧力センサを作製することができる。
【００５７】
ピエゾ抵抗体の配置は図６の例に限定されない。例えば、ダイアフラムの中央部に２つの水素終端ダイヤモンドピエゾ抵抗体を、ダイアフラムの端部に２つの水素終端ダイヤモンドピエゾ抵抗体を、それぞれ形成してもよい。この場合、ダイアフラムの中央部と端部とでピエゾ抵抗体に印加される応力（引張応力または圧縮応力）が逆転するため、４つのピエゾ抵抗体のブリッジ回路による出力合成によって、出力値を増大させることができる。また単一の水素終端ダイヤモンドピエゾ抵抗体をダイアフラムの端部または中央部に形成し、このピエゾ抵抗体の抵抗値変化から計測箇所の歪量を計測してもよい。
【００５８】
図７は、図６に示す圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）のVIIｂ−VIIｂ線断面図である。なお、図７において、図６と同一要素には同一符号を付している。
【００５９】
図７（ａ）および図７（ｂ）に示すように、ダイヤモンド膜２１の表面には、直線状のサーミスタ４が形成され、サーミスタ４の両端に電極４１，４１が接続されている。サーミスタ４の抵抗値を電極４１，４１間の電圧等に基づいて検出することにより、シリコン基板１の温度、すなわちダイアフラム２５に接触する流体等の温度を計測することができる。サーミスタ４はダイアフラム２５にかからないシリコン基板２０の周辺部に形成されており、ダイアフラム２５の撓みによる歪みが生ずることはなく、常に温度を正確に把握することが可能となる。サーミスタ４の抵抗値は、ダイアフラム２５に接触する流体等の温度計測のみならず、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂの抵抗値の温度ドリフトの補償に使用することもできる。後者により、広い温度範囲における正確な圧力計測が可能となる。
【００６０】
図７に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりノンドープ・ダイヤモンド膜であるダイヤモンド膜２１、サーミスタ４を構成するドープ・ダイヤモンド膜を順次、成膜する。次に、ドープ・ダイヤモンド膜をパターニングすることで、サーミスタ４以外の領域を除去し、その領域のダイヤモンド膜２１の表面を露出させる。続いて、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、図７に示す圧力センサを作製することができる。
【００６１】
図８（ａ）は、図６に示す圧力センサに保護層を設けた例を示す断面図である。なお、図８（ａ）において、図６と同一要素には同一符号を付している。
【００６２】
図８（ａ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。
【００６３】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面と化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００６４】
図８（ｂ）は、図７に示す圧力センサに保護層を設けた例を示す断面図である。なお、図８（ｂ）において、図７と同一要素には同一符号を付している。
【００６５】
図８（ｂ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。また、保護層５は、サーミスタ４の機能に影響を与えない。
【００６６】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面およびサーミスタ４を構成するドープ・ダイヤモンドと化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００６７】
以上のように、水素終端ダイヤモンド表面のｐ型伝導層をピエゾ抵抗体として用いることにより、ボロン等の不純物を導入したドープ・ダイヤモンドをピエゾ抵抗体としたダイヤモンド圧力センサと比較して、温度依存性を抑制できるとともに、製造プロセスを単純なものとすることができる。また、高温環境下に適用可能な高感度の歪ゲージや圧力センサを得ることができる。
【００６８】
また、同一基板上にボロンドープ等によるドープ・ダイヤモンドサーミスタを形成することにより、温度検知や圧力計測値の温度補正が可能となる。さらに、保護層を設けることにより、ダイヤモンドの水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響を抑制でき、安定した動作を確保できる。
【００６９】
上記の歪ゲージおよび圧力センサでは、水素プラズマ処理をダイヤモンド成膜後に行っているが、配線のための金属電極のパターニング後に水素プラズマ処理を行い、その後、水素終端ダイヤモンド抵抗体をパターニングしてもよい。
【００７０】
また、基板上へのダイヤモンド膜の合成方法は限定されず、熱フィラメントＣＶＤ法、マイクロ波プラズマＣＶＤ法、高温高圧合成法、プラズマアークジェット法および物理蒸着法などが使用される。
【００７１】
ダイヤモンド膜に導電性を付与するためのドーパントとしては、ボロン、窒素、リン、ニッケルなどが使用される。
【００７２】
ダイヤモンド膜質は限定されず、単結晶（Ｉａ、Iｂ、IIａ、IIｂ）、ナノ多結晶、マイクロ多結晶、焼結体などが使用される。
【００７３】
基板の材質は限定されないが、ダイヤモンドの熱膨張率と近い熱膨張率を持った基板が高温での使用に適している。例えば、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイド）、Ｎｉ−Ｆｅ合金（ニッケル−鉄合金）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、グラファイト、グラッシーカーボン、アモルファスカーボンなどが使用される。
【００７４】
本発明において、ダイヤモンド表面がｐ型半導体特性を持つ水素終端として、ダイヤモンド表面が完全に水素終端化されたものに限定されず、一部のみ水素終端化されていてもよい。また経時劣化やＮＯ2ガスの吸着を回避するなどの目的から、表面を酸素、窒素、硫黄、塩素、フッ素、ヨウ素、臭素などの元素、もしくはアルキル基、ベンゼン環などの有機分子などにより修飾してもよい。
【００７５】
本発明の圧力センサに使用されるダイアフラムを、金属部材を用いて構成することができる。図９（ａ）に示す例では、図２に示す圧力センサのダイアフラムに代えて、互いに接着された金属部材７とシリコン基板２０Ａによりダイアフラムを構成している。同様のダイアフラムを図４に示す圧力センサのダイアフラムに代えて使用することもできる。図９（ａ）に示すように、ダイアフラム７１の領域では金属部材７の厚みが薄く形成されることで、圧力を受けて金属部材７およびシリコン基板２０Ａが変形する。金属部材７の材質は圧力センサの用途に応じて任意に選択でき、例えば、シリコンでは達成不可能な耐腐食性をダイアフラムに与えることが可能となる。
【００７６】
本発明の圧力センサに使用されるピエゾ抵抗の形状として、任意の形状を適用することができる。図９（ｂ）は、繰り返し折り曲げられた形状のピエゾ抵抗体２７を示している。ピエゾ抵抗体２７の両端には、電極２８，２８が接続されている。このように、ピエゾ抵抗体を繰り返し折り曲げられた形状とすることでピエゾ抵抗体の実効長を伸ばすことができ、歪や圧力の検出感度を高めることができる。図９（ｂ）の例では、図９（ｂ）における左右方向の実効長を効率的に伸ばすことができる。
【００７７】
（ピエゾ抵抗体を有する半導体装置の製造プロセス）
次に、ピエゾ抵抗体を有する半導体装置の製造プロセスの一例について、その詳細を説明する。
図１０〜図１１は、ピエゾ抵抗体を有する半導体装置の製造プロセスを示す図であり、各工程（ステップ１〜２０）における製造物の断面（図２（ｂ）に示される部位の断面に相当）を示している。以下、図１０〜図１１を参照しつつ各ステップについて説明する。
【００７８】
（ステップ１）シリコン基板Ｂの表面に多結晶ダイヤモンド（ＰＣＤ；Poly Crystal Diamond）Ｌ１を形成した多結晶ダイヤモンド基板を準備する（図１０）。
【００７９】
（ステップ２）水素プラズマ処理により、多結晶ダイヤモンド基板の表面に水素終端ダイヤモンド層Ｌ２を形成する。
【００８０】
（ステップ３）水素終端ダイヤモンド層Ｌ２の膜面に対して、Ａｌ（アルミニウム）スパッタリングを行い、Ａｌ膜Ｌ３を形成する。
【００８１】
（ステップ４）さらに、Ａｌ膜Ｌ３の表面にポジ型のフォトレジストＲ１をスピンコートして恒温炉により焼成し、フォトレジストＲ１を乾燥させるとともにフォトレジストＲ１とＡｌ膜Ｌ３との密着性を高める。
【００８２】
（ステップ５）パターンが描画されているフォトマスクＭ１を用いて、露光によりフォトレジストＲ１上にパターンを転写する。
【００８３】
（ステップ６）現像液により露光された箇所のフォトレジストＲ１を除去する。
【００８４】
（ステップ７）現像により残されたフォトレジストＲ１のパターンをマスクとして、Ａｌ膜Ｌ３のエッチングを行う。
【００８５】
（ステップ８）アセトンによりフォトレジストＲ１を除去する。
【００８６】
（ステップ９）パターニングされたＡｌ膜Ｌ３をマスクとして、水素終端表面（水素終端ダイヤモンド層Ｌ２）を形成した多結晶ダイヤモンドＬ１面に対して酸素プラズマエッチングにより、Ａｌ膜Ｌ３が形成された領域以外を酸素終端表面とする。
【００８７】
（ステップ１０）Ａｌのエッチング液により、Ａｌ膜Ｌ３を除去する。以上のステップにより、水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体が形成される。
【００８８】
（ステップ１１）水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体を作製した面に対して、ポジ型のフォトレジストＲ２をスピンコートし、恒温炉により焼成する（図１１）。これによりフォトレジストＲ２を乾燥させるとともに、フォトレジストＲ２と下地との密着性を高める。
【００８９】
（ステップ１２）マスクＭ１と異なるパターンが描画されたマスクＭ２を用いて、露光によりフォトレジストＲ２上にパターンを転写する。
【００９０】
（ステップ１３）現像液により露光された箇所のフォトレジストＲ２を除去する。
【００９１】
（ステップ１４）現像されたフォトレジストＲ２の表面に対して、Ｔｉ（チタン）スパッタリング、さらにＡｕ（金）スパッタリングを行い、Ｔｉ／Ａｕ膜Ｌ４を形成する。
【００９２】
（ステップ１５）リフトオフによりフォトレジストＲ２と、フォトレジストＲ２上のＴｉ／Ａｕ膜Ｌ４を除去し、Ｔｉ／Ａｕ膜Ｌ４による金属配線を形成する。
【００９３】
（ステップ１６）ピエゾ抵抗体および金属配線を作製した面に対して、ポジ型のフォトレジストＲ３のスピンコートを行い、恒温炉により焼成する。これによりフォトレジストＲ３を乾燥させるとともに、フォトレジストＲ３と下地との密着性を高める。
【００９４】
（ステップ１７）マスクＭ１およびマスクＭ２と異なるパターンが描画されたマスクＭ３を用いて、露光によりフォトレジストＲ３上にパターンを転写する。
【００９５】
（ステップ１８）現像液により露光された箇所のフォトレジストＲ３を除去する。
【００９６】
（ステップ１９）現像されたフォトレジストＲ３の表面に対して、Ｓｉ3Ｎ4（窒化珪素）スパッタリングを行い、Ｓｉ3Ｎ4膜Ｌ５を形成する。
【００９７】
（ステップ２０）リフトオフによりフォトレジストＲ３と、フォトレジストＲ３上のＳｉ3Ｎ4膜Ｌ５を除去し、ダイヤモンドの水素終端表面を保護するための、Ｓｉ3Ｎ4膜Ｌ５による保護膜を形成する。Ｔｉ／Ａｕ膜Ｌ４による金属配線は、外部との電気的接続を行うためにその一部が露出している。
【００９８】
ステップ２０の後、基板Ｂをエッチングしてダイヤフラムを形成することで、ダイヤモンド圧力センサを得ることができる。また、水素終端表面を形成したダイヤモンドピエゾ抵抗体を用いた加速度計、粘度計なども、同様の手法で製造することができる。
【００９９】
（ピエゾＦＥＴの製造プロセス）
次に、水素終端ダイヤモンドピエゾＦＥＴの製造プロセスの一例について、その詳細を説明する。
図１２〜図１４は、水素終端ダイヤモンドピエゾＦＥＴの製造プロセスを示す図であり、各工程（ステップ１〜２５）における製造物の断面（図６（ａ）のXII-XII線における断面に相当）を示している。以下、図１２〜図１４を参照しつつ各ステップについて説明する。
【０１００】
（ステップ１）シリコン基板Ｂの表面に多結晶ダイヤモンド（ＰＣＤ；Poly Crystal Diamond）Ｌ１を形成した多結晶ダイヤモンド基板を準備する（図１２）。
【０１０１】
（ステップ２）水素プラズマ処理により、多結晶ダイヤモンド基板の表面に水素終端ダイヤモンド層Ｌ２を形成する。
【０１０２】
（ステップ３）水素終端ダイヤモンド層Ｌ２の膜面に対して、Ａｌ（アルミニウム）スパッタリングを行い、Ａｌ膜Ｌ３を形成する。
【０１０３】
（ステップ４）さらに、Ａｌ膜Ｌ３の表面にポジ型のフォトレジストＲ１をスピンコートして恒温炉により焼成し、フォトレジストＲ１を乾燥させるとともにフォトレジストＲ１とＡｌ膜Ｌ３との密着性を高める。
【０１０４】
（ステップ５）パターンが描画されているフォトマスクＭ１を用いて、露光によりフォトレジストＲ１上にパターンを転写する。
【０１０５】
（ステップ６）現像液により露光された箇所のフォトレジストＲ１を除去する。
【０１０６】
（ステップ７）現像により残されたフォトレジストＲ１のパターンをマスクとして、Ａｌ膜Ｌ３のエッチングを行う。
【０１０７】
（ステップ８）アセトンによりフォトレジストＲ１を除去する。
【０１０８】
（ステップ９）パターニングされたＡｌ膜Ｌ３をマスクとして、水素終端表面（水素終端ダイヤモンド層Ｌ２）を形成した多結晶ダイヤモンドＬ１面に対して酸素プラズマエッチングにより、Ａｌ膜Ｌ３が形成された領域以外を酸素終端表面とする。
【０１０９】
（ステップ１０）Ａｌのエッチング液により、Ａｌ膜Ｌ３を除去する。以上のステップにより、水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体が形成される。以下、ピエゾ抵抗体に電極を接続することでピエゾＦＥＴが作製される。
【０１１０】
（ステップ１１）水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体を作製した面に対して、ポジ型のフォトレジストＲ２をスピンコートし、恒温炉により焼成する（図１３）。これによりフォトレジストＲ２を乾燥させるとともに、フォトレジストＲ２と下地との密着性を高める。
【０１１１】
（ステップ１２）マスクＭ１と異なるパターンが描画されたマスクＭ２を用いて、露光によりフォトレジストＲ２上にパターンを転写する。
【０１１２】
（ステップ１３）現像液により露光された箇所のフォトレジストＲ２を除去する。
【０１１３】
（ステップ１４）現像されたフォトレジストＲ２の表面に対して、Ｔｉ（チタン）スパッタリング、さらにＡｕ（金）スパッタリングを行い、Ｔｉ／Ａｕ膜Ｌ４を形成する。
【０１１４】
（ステップ１５）リフトオフによりフォトレジストＲ２と、フォトレジストＲ２上のＴｉ／Ａｕ膜Ｌ４を除去し、Ｔｉ／Ａｕ膜Ｌ４による金属配線を形成する。
【０１１５】
（ステップ１６）ピエゾ抵抗体および金属配線を作製した面に対して、ポジ型のフォトレジストＲ５のスピンコートを行い、恒温炉により焼成する。これによりフォトレジストＲ５を乾燥させるとともに、フォトレジストＲ５と下地との密着性を高める。
【０１１６】
（ステップ１７）マスクＭ１およびマスクＭ２と異なるパターンが描画されたマスクＭ５を用いて、露光によりフォトレジストＲ５上にパターンを転写する。
【０１１７】
（ステップ１８）現像液により露光された箇所のフォトレジストＲ５を除去する。
【０１１８】
（ステップ１９）現像されたフォトレジストＲ５の表面に対してＡｌスパッタリングを行い、ゲート電極を構成するＡｌ膜Ｌ６を形成する。
【０１１９】
（ステップ２０）リフトオフによりフォトレジストＲ５と、フォトレジストＲ５上のＡｌ膜Ｌ６を除去することで、水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体上にＡｌ膜Ｌ６によるゲート電極を形成する。Ａｌ膜Ｌ６によるゲート電極は、このピエゾ抵抗体からなるピエゾＦＥＴのホールチャネル上に位置づけられることになる。
【０１２０】
（ステップ２１）水素終端表面を形成した多結晶ダイヤモンドのピエゾＦＥＴ、金属配線およびゲート電極を作製した面に対して、ポジ型のフォトレジストＲ６をスピンコートし、恒温炉により焼成する（図１４）。これによりフォトレジストＲ６を乾燥させるとともに、フォトレジストＲ６と下地との密着性を高める。
【０１２１】
（ステップ２２）マスクＭ１、マスクＭ２およびマスクＭ５と異なるパターンが描画されたマスクＭ６を用いて、露光によりフォトレジストＲ６上にパターンを転写する。
【０１２２】
（ステップ２３）現像液により露光された箇所のフォトレジストＲ６を除去する。
【０１２３】
（ステップ２４）現像されたフォトレジストＲ６の面に対して、Ｓｉ3Ｎ4をスパッタリングし、Ｓｉ3Ｎ4膜Ｌ７を形成する。
【０１２４】
（ステップ２５）リフトオフによりフォトレジストＲ６と、フォトレジストＲ６上のＳｉ3Ｎ4膜Ｌ７を除去し、ダイヤモンドの水素終端表面を保護するための、Ｓｉ3Ｎ4膜Ｌ７による保護層を形成する。Ｔｉ／Ａｕ膜Ｌ４による金属配線およびＡｌ膜Ｌ６によるゲート電極は、外部との電気的接続を行うためにその一部が露出している。
【０１２５】
ステップ２５の後、基板Ｂをエッチングしてダイヤフラムを形成することで、ダイヤモンド圧力センサを得ることができる。また、水素終端表面を形成したダイヤモンドピエゾＦＥＴを用いた加速度計、粘度計なども、同様の手法で製造することができる。
【０１２６】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、半導体材料に外力が作用したときの抵抗値の変化を利用するピエゾ抵抗体を有する半導体装置等に対し、広く適用することができる。
【符号の説明】
【０１２７】
１１，２１ ダイヤモンド膜（ダイヤモンド）
１２，２２ａ，２２ｂ ピエゾ抵抗体
４ サーミスタ（温度センサ）
５ 保護層
【技術分野】
【０００１】
本発明は、半導体材料に外力が作用したときの抵抗値の変化を利用するピエゾ抵抗体を利用した半導体装置等に関する。
【背景技術】
【０００２】
特告平５−１３４５１号には、ダイアフラムにこれの歪に生じた出力信号を発する歪ゲージとして、ダイヤモンド単結晶板上にダイヤモンド半導体膜を形成して構成した歪ゲージを用いた圧力検出器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特告平５−１３４５１号公報
【特許文献２】米国特許第５３０３５９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の圧力検出器では、ピエゾ抵抗体を構成するダイヤモンド半導体膜としてボロン等の不純物を導入したドープ・ダイヤモンドを用いるため、温度依存性が大きく、また、製造プロセスが複雑になるなどの問題がある。
【０００５】
本発明の目的は、温度依存性を小さくできるとともに、製造が容易なピエゾ抵抗体を有する半導体装置等を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置において、前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする。
この半導体装置によれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【０００７】
前記ダイヤモンドが絶縁性ダイヤモンドで形成され、前記ダイヤモンドの表面の一部が水素終端化されてもよい。
【０００８】
本発明の歪ゲージは、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージにおいて、前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする。
この歪ゲージによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【０００９】
前記ピエゾ抵抗体の一端にソース電極が、前記ピエゾ抵抗体の他端にドレイン電極が、前記ピエゾ抵抗体の前記一端および前記他端の間にゲート電極が、それぞれ配置された電界効果トランジスタが構成されてもよい。
【００１０】
前記ダイヤモンド表面の外側に形成された保護層と、ドープ・ダイヤモンドにより形成され、前記ピエゾ抵抗体の温度を検出する温度センサと、を備え、前記ゲート電極は前記半導体のホールの量を制御してもよい。
【００１１】
本発明の圧力センサは、圧力を受けて変形するダイアフラムと、前記ダイアフラムの変形量に基づいて半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージと、を備える圧力センサにおいて、前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする。
この圧力センサによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【００１２】
本発明の半導体装置の製造方法は、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、前記水素終端化するステップにより水素終端化されたダイヤモンド表面を抵抗体として形成するステップと、金属膜により前記抵抗体に対して電気的接続を獲得するステップと、前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、を備えることを特徴とする。
【００１３】
本発明の半導体装置の製造方法は、外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、前記水素終端化するステップにより水素終端化されたダイヤモンド表面を電界効果トランジスタのホールチャンネルとして機能するピエゾ抵抗体を形成するステップと、金属膜により前記抵抗体に対して電気的接続を獲得するステップと、前記ホールチャンネル上にホール量を制御するためのゲート電極を形成するステップと、前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置によれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【００１５】
本発明の歪ゲージによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【００１６】
本発明の圧力センサによれば、半導体として機能する水素終端化されたダイヤモンドの表面を備えるので、温度依存性を抑制できるとともに、製造工程を単純化できる。
【図面の簡単な説明】
【００１７】
【図１】ピエゾ抵抗体を使用した歪ゲージの構成例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＩｂ−Ｉｂ線断面図、（ｃ）は（ｂ）の一部拡大図。
【図２】本発明の圧力センサの構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＩＩｂ−ＩＩｂ線断面図。
【図３】圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のIIIｂ−IIIｂ線断面図。
【図４】圧力センサに保護層を設けた例を示す図であり、（ａ）は図２に示す圧力センサに保護層を設けた例を示す断面図、（ｂ）は図３に示す圧力センサに保護層を設けた例を示す断面図。
【図５】ピエゾ抵抗体を使用した歪ゲージの構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＶｂ−Ｖｂ線断面図、（ｃ）は（ｂ）の一部拡大図。
【図６】ピエゾ抵抗体を使用した圧力センサの構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＶＩｂ−ＶＩｂ線断面図。
【図７】圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のVIIｂ−VIIｂ線断面図。
【図８】圧力センサに保護層を設けた例を示す図であり、（ａ）は図６に示す圧力センサに保護層を設けた例を示す断面図、（ｂ）は図７に示す圧力センサに保護層を設けた例を示す断面図。
【図９】他の実施形態を示す図であり、（ａ）はダイヤフラムの構成例を示す断面図、（ｂ）はピエゾ抵抗体の他の形状を示す図。
【図１０】ピエゾ抵抗体を有する半導体装置の製造プロセスのうちステップ１〜ステップ１０を示す図。
【図１１】ピエゾ抵抗体を有する半導体装置の製造プロセスのうちステップ１１〜ステップ２０を示す図。
【図１２】水素終端ダイヤモンドピエゾＦＥＴの製造プロセスのうちステップ１〜ステップ１０を示す図。
【図１３】水素終端ダイヤモンドピエゾＦＥＴの製造プロセスのうちステップ１１〜ステップ２０を示す図。
【図１４】水素終端ダイヤモンドピエゾＦＥＴの製造プロセスのうちステップ２１〜ステップ２５を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明による半導体装置等の実施形態について説明する。
【００１９】
本発明に適用されるピエゾ抵抗体は水素終端ダイヤモンド表面の半導体特性を利用したものである。
【００２０】
水素終端ダイヤモンドとは、ダイヤモンド表面において水素原子により終端化されている表面構造を持ったダイヤモンドである。ダイヤモンドは炭素の同素体の一つであり、結晶内部は炭素同士の共有結合により構成されている。ＣＶＤ（化学気相成長）法により合成されるダイヤモンドは、メタンなどの原料ガスとグラファイトの成長を抑制する水素ガスを含む環境下にて合成されるため、基本的には表面構造は水素終端状態となっている。酸素終端を持つダイヤモンド表面も水素プラズマ処理もしくは水素気流中で加熱することにより、ダイヤモンド表面を水素終端化することが可能である。水素終端ダイヤモンドはｐ型伝導性を持ち、その半導体特性を活かして、ガスセンサ・ＭＥＳＦＥＴ・ＭＩＳＦＥＴ・電子放出源などへの利用が試みられている。
【００２１】
ピエゾ抵抗効果は、結晶に応力・ひずみが作用したときにその抵抗率が変化する効果である。例えば、単結晶シリコン等の半導体材料に外力が作用すると結晶格子に歪みが生じ、伝導バンドや価電子バンドのエネルギ状態が変化する。これによりバンド中のキャリアの数や移動度に変化が生じ、巨視的には電気伝導度あるいは抵抗率の変化が生じる。この特性を歪みセンサや圧力センサ等の物理センサの検出原理として利用できる。
【００２２】
本発明では、ピエゾ抵抗効果を生じる抵抗体として水素終端ダイヤモンド表面のｐ型半導体を用いており、応力・ひずみが作用した際のｐ型伝導層の抵抗率の変化を計測することにより、ピエゾ抵抗体を歪み検出素子として利用できる。
【００２３】
従来のドープ・ダイヤモンド膜によるピエゾ抵抗体を製造する場合、ノンドープ・ダイヤモンド（絶縁性ダイヤモンド）膜を成膜した基板上にボロン等の不純物を導入したドープ・ダイヤモンド（導電性ダイヤモンド）膜を成膜し、抵抗体の形状にパターニングする必要があり、同一基板上へのノンドープ・ダイヤモンド膜およびドープ・ダイヤモンド膜両方の成膜を必要としている。
【００２４】
一方、本発明のピエゾ抵抗体では、ノンドープ・ダイヤモンド膜を成膜後、同一ＣＶＤチャンバ内での水素プラズマ処理によりダイヤモンド表面のｐ型導電性が発現するため、ドーピングガスとしてのジボラン等の有毒ガスを必要とせず、ピエゾ抵抗体の作成プロセスを簡素化することが可能になる。
【００２５】
さらに、従来のドープ・ダイヤモンド膜によるピエゾ抵抗体では、ダイヤモンドの価電子帯の頂点から伝導帯の底までのバンドギャップが５．５ｅＶに対して、不純物としてボロンを用いた場合、アクセプター準位が価電子帯より上方０．３７ｅＶの比較的深い位置に形成される。一方、本発明による水素終端ダイヤモンド表面のｐ型伝導層を用いたピエゾ抵抗体によると、アクセプター準位が価電子帯より上方０．０５ｅＶ以下の浅い位置に形成されるため、室温にて熱励起しているアクセプターの割合が大きい。そのため、ドープ・ダイヤモンド膜によるピエゾ抵抗体では高温時に熱励起されるアクセプターの割合が顕著に増加することで温度依存性が大きくなるが、水素終端ダイヤモンドを用いたピエゾ抵抗体では、温度依存性を小さくすることが可能になり、高温環境化での使用に適した圧力センサ等を作製することが可能になる。
【００２６】
図１は、ピエゾ抵抗体を使用した歪ゲージの構成例を示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＩｂ−Ｉｂ線断面図、図１（ｃ）は図１（ｂ）の一部拡大図である。
【００２７】
図１（ａ）、図１（ｂ）および図１（ｃ）に示すように、歪ゲージは、表面にダイヤモンド膜１１が形成されたシリコン基板１０を用いて構成され、シリコン基板１０上に直線状のピエゾ抵抗体１２が形成される。ピエゾ抵抗体１２の両端には、電極１３，１３が形成され、電極１３，１３間の電圧値等に基づいてピエゾ抵抗体１２の抵抗値が計測される。ピエゾ抵抗体１２が本発明のピエゾ抵抗体に相当する。
【００２８】
図１に示すように、シリコン基板１０の片端側（図１（ａ）における左端側）は支持部１５により支持され、片持ち梁構造の歪ゲージが構成される。他端側（図１（ａ）における右端側）に力が加えられシリコン基板１０が厚み方向に撓むと、ピエゾ抵抗体１２に引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体１２に生ずる。その抵抗値を計測し応力印加前後における抵抗値変化量を算出することにより、歪み量を算出することができる。さらに、片持ち梁の機械的特性値や寸法値から歪ゲージに加わった応力および梁を撓ませるために要した力が算出される。したがって、ピエゾ抵抗体１２の抵抗値変化から、梁に加えた力を計測することが可能となる。
【００２９】
図１に示す歪ゲージを作製する手順としては、シリコン基板１０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜１１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体１２に対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体１２および電極１３等を備える歪ゲージを作製することができる。なお、図１（ｃ）は、ピエゾ抵抗体１２の領域における水素終端ダイヤモンド表面の状態を模式的に表現している。
【００３０】
図２は、本発明の圧力センサの構成例を示す図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＩＩｂ−ＩＩｂ線断面図である。この圧力センサは、ピエゾ抵抗体を使用した歪ゲージの原理を利用したものである。
【００３１】
図２（ａ）および図２（ｂ）に示すように、圧力センサは、表面にダイヤモンド膜２１が形成されたシリコン基板２０を用いて構成され、シリコン基板２０上に直線状のピエゾ抵抗体２２ａ，２２ａおよび「コ」の字形状のピエゾ抵抗体２２ｂ，２２ｂが形成される。ピエゾ抵抗体２２ａの両端には電極２３ａ，２３ａが、ピエゾ抵抗体２２ｂ，２２ｂの両端には電極２３ｂ，２３ｂが、それぞれ形成されている。電極２３ａ，２３ａ間の電圧値等に基づいてピエゾ抵抗体２２ａの抵抗値が、電極２３ｂ，２３ｂ間の電圧値等に基づいてピエゾ抵抗体２２ｂの抵抗値が、それぞれ計測される。ピエゾ抵抗体２２ａおよびピエゾ抵抗体２２ｂが、本発明のピエゾ抵抗体に相当する。
【００３２】
シリコン基板２０の中央部は他の領域よりも薄く形成され、ダイアフラム２５として機能する。ピエゾ抵抗体２２ｂ，２２ｂはダイアフラム２５の端部に形成され、ピエゾ抵抗体２２ａ，２２ａはダイアフラム２５にかからないシリコン基板２０の周辺部に形成されている。
【００３３】
ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂは、ブリッジ回路を構成しており、ダイアフラム２５に圧力が印加されシリコン基板２０の厚み方向に撓むと、ピエゾ抵抗体２２ｂ，２２ｂに引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体２２ｂ，２２ｂに生ずる。その抵抗値変化をブリッジ回路により電流値または電圧値として出力することにより、ダイアフラム２５への応力印加前後における抵抗値変化量を算出することにより、ダイアフラム２５端部における歪み量を算出することができる。さらに、ダイアフラム２５の機械的特性値や寸法値からダイアフラム２５に加わった応力およびダイアフラム２５を撓ませるために要した圧力が算出される。したがって、ブリッジ回路の出力変化から、ダイアフラム２５に印加された圧力を計測することが可能となる。
【００３４】
図２に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜２１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体２２ａ，２２ａ、ピエゾ抵抗体２２ｂ，２２ｂおよび電極２３ａ，２３ａ，２３ｂ，２３ｂ等を備える圧力センサを作製することができる。
【００３５】
ダイアフラム２５の作製に関しては、ダイヤモンドピエゾ抵抗体を形成する前後を問わない。また異方性エッチングにより形成された矩形状のダイアフラム、等方性エッチングによる円形もしくは楕円のダイアフラム等、種々の形状のダイアフラムが適用される。
【００３６】
ピエゾ抵抗体の配置は図２の例に限定されない。例えば、ダイアフラムの中央部に２つの水素終端ダイヤモンドピエゾ抵抗体を、ダイアフラムの端部に２つの水素終端ダイヤモンドピエゾ抵抗体を、それぞれ形成してもよい。この場合、ダイアフラムの中央部と端部とでピエゾ抵抗体に印加される応力（引張応力または圧縮応力）が逆転するため、４つのピエゾ抵抗体のブリッジ回路による出力合成によって、出力値を増大させることができる。また単一の水素終端ダイヤモンドピエゾ抵抗体をダイアフラムの端部または中央部に形成し、このピエゾ抵抗体の抵抗値変化から計測箇所の歪量を計測してもよい。
【００３７】
図３は、図２に示す圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のIIIｂ−IIIｂ線断面図である。なお、図３において、図２と同一要素には同一符号を付している。
【００３８】
図３（ａ）および図３（ｂ）に示すように、ダイヤモンド膜２１の表面には、直線状のサーミスタ４が形成され、サーミスタ４の両端に電極４１，４１が接続されている。サーミスタ４の抵抗値を電極４１，４１間の電圧等に基づいて検出することにより、シリコン基板１の温度、すなわちダイアフラム２５に接触する流体等の温度を計測することができる。サーミスタ４はダイアフラム２５にかからないシリコン基板２０の周辺部に形成されており、ダイアフラム２５の撓みによる歪みが生ずることはなく、常に温度を正確に把握することが可能となる。サーミスタ４の抵抗値は、ダイアフラム２５に接触する流体等の温度計測のみならず、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂの抵抗値の温度ドリフトの補償に使用することもできる。後者により、広い温度範囲における正確な圧力計測が可能となる。
【００３９】
図３に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりノンドープ・ダイヤモンド膜であるダイヤモンド膜２１、サーミスタ４を構成するドープ・ダイヤモンド膜を順次、成膜する。サーミスタ４を構成するドープ・ダイヤモンド膜としては、例えば、ボロンをドープしたダイヤモンド膜を使用することができる。次に、ドープ・ダイヤモンド膜をパターニングし、サーミスタ４形成領域以外のドープ・ダイヤモンド膜は０２−ＲＩＥなどにより除去し、ノンドープ・ダイヤモンド膜であるダイヤモンド膜２１を露出させる。続けて水素プラズマによりダイヤモンド膜２１表面の水素終端化処理を行い、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端化部のパターニング・配線のフォトリソグラフィにより、ダイヤモンド膜２１表面上にピエゾ抵抗体、電極およびサーミスタ４を形成することで、図３に示す圧力センサを作製することができる。
【００４０】
ダイヤモンドサーミスタの形成方法は限定されない。例えば、Ｓｉ基板上にマイクロ波プラズマＣＶＤ装置によりノンドープ・ダイヤモンド膜を成膜し、Ｃｒ（クロム）やＴｉ（チタン）等でダイヤモンドサーミスタ形成部分以外の領域を覆ってやり、ドープ・ダイヤモンドを成膜する。その後、ＣｒもしくはＴｉをエッチングしてリフトオフによりドープ・ダイヤモンド膜をパターニングしてもよい。
【００４１】
図４（ａ）は、図２に示す圧力センサに保護層を設けた例を示す断面図である。なお、図４（ａ）において、図２と同一要素には同一符号を付している。
【００４２】
図４（ａ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。
【００４３】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面と化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００４４】
図４（ｂ）は、図３に示す圧力センサに保護層を設けた例を示す断面図である。なお、図４（ｂ）において、図３と同一要素には同一符号を付している。
【００４５】
図４（ｂ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。また、保護層５は、サーミスタ４の機能に影響を与えない。
【００４６】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面およびサーミスタ４を構成するドープ・ダイヤモンドと化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００４７】
図５は、ピエゾ抵抗体を使用した歪ゲージの構成例を示す図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＶｂ−Ｖｂ線断面図、図５（ｃ）は図５（ｂ）の一部拡大図である。図５のゲージは、図１に示す歪ゲージのピエゾ抵抗体にゲート電極を付加することで水素終端のｐ型半導体特性を利用したＦＥＴ（電界効果トランジスタ）を構成したものである。なお、図５において図１と同一要素には同一符号を付している。
【００４８】
図５（ａ）、図５（ｂ）および図５（ｃ）に示すように、歪ゲージは、表面にダイヤモンド膜１１が形成されたシリコン基板１０を用いて構成され、シリコン基板１０上に直線状のピエゾ抵抗体１２が形成される。ピエゾ抵抗体１２の両端には、電極１３，１３が形成され、電極１３，１３間の電圧値等に基づいてピエゾ抵抗体１２の抵抗値が計測される。また、ピエゾ抵抗体１２の中央にはゲート電極として機能する電極１４が形成され、電極１３，１３がソース、ドレインとして機能するＦＥＴが構成される。
【００４９】
図５に示すように、シリコン基板１０の一端側（図５（ａ）における左端側）は支持部１５により支持され、片持ち梁構造の歪ゲージが構成される。他端側（図５（ａ）における右端側）に力が加えられシリコン基板１０が厚み方向に撓むと、ピエゾ抵抗体１２に引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体１２に生ずる。その抵抗値を計測し応力印加前後における抵抗値変化量を算出することにより、歪み量を算出することができる。さらに、片持ち梁の機械的特性値と寸法値から歪ゲージに加わった応力および梁を撓ませるために要した力が算出される。したがって、ピエゾ抵抗体１２の抵抗値変化から、梁に加えた力を計測することが可能となる。
【００５０】
また、図５に示す歪ゲージでは、ピエゾ抵抗効果を生じる抵抗体１２として水素終端ダイヤモンド表面のｐ型伝導層を利用したＦＥＴを作製し、電極１４のゲート電圧によりホール量が制御されたソース−ドレイン間のホールチャネルを用いており、応力・歪が作用した際のホールチャネルの抵抗率の変化を計測することにより、抵抗体１２を歪検出素子として利用する。ゲート電圧によるホール量の制御は、歪検出感度の調整や温度依存性の調整に利用することができる。
【００５１】
図５に示す歪ゲージを作製する手順としては、シリコン基板１０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜１１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体１２に対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体１２および電極１３，１３，１４等を備える歪ゲージを作製することができる。なお、図５（ｃ）は、ピエゾ抵抗体１２の領域における水素終端ダイヤモンド表面の状態を模式的に表現している。
【００５２】
図６は、ピエゾ抵抗体を使用した圧力センサの構成を示す図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＶＩｂ−ＶＩｂ線断面図である。
【００５３】
図６（ａ）および図６（ｂ）に示すように、圧力センサは、表面にダイヤモンド膜２１が形成されたシリコン基板２０を用いて構成され、シリコン基板２０上に直線状のピエゾ抵抗体２２ａ，２２ａおよび「コ」の字形状のピエゾ抵抗体２２ｂ，２２ｂが形成される。ピエゾ抵抗体２２ａの両端にはドレイン電極、ソース電極として機能する電極２３ａ，２３ａが、ピエゾ抵抗体２２ａの中央にはゲート電極として機能する電極２４ａが、それぞれ形成されて、水素終端ダイヤモンド表面のｐ型伝導層を利用したＦＥＴが構成される。また、ピエゾ抵抗体２２ｂ，２２ｂの両端にはドレイン電極、ソース電極として機能する電極２３ｂ，２３ｂが、ピエゾ抵抗体２２ｂ，２２ｂの中央には、ゲート電極として機能する電極２４ｂが、それぞれ形成されて水素終端ダイヤモンド表面のｐ型伝導層を利用したＦＥＴが構成される。電極２３ａ，２３ａ間の電圧値等に基づいてピエゾ抵抗体２２ａの抵抗値が、電極２３ｂ，２３ｂ間の電圧値等に基づいてピエゾ抵抗体２２ｂの抵抗値が、それぞれ計測される。また、水素終端ダイヤモンド表面のｐ型伝導層のホール量は、それぞれのＦＥＴのゲート電極により制御され、歪検出感度の調整や温度依存性の調整に利用することができる。具体的には、ゲート電圧を温度に応じて変化させることにより、ピエゾ抵抗体の抵抗値の温度依存性を打ち消すことができる。あるいは、ゲート電圧の電圧値を、ピエゾ抵抗体の抵抗値の温度依存性が抑制される電圧値に維持することができる。
【００５４】
シリコン基板２０の中央部は他の領域よりも薄く形成され、ダイアフラム２５として機能する。ピエゾ抵抗体２２ｂ，２２ｂはダイアフラム２５の端部に形成され、ピエゾ抵抗体２２ａ，２２ａはダイアフラム２５にかからないシリコン基板２０の周辺部に形成されている。
【００５５】
ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂは、ブリッジ回路を構成しており、ダイアフラム２５に圧力が印加されシリコン基板２０の厚み方向に撓むと、ピエゾ抵抗体２２ｂ，２２ｂに引張応力または圧縮応力が加わり、応力に依存した抵抗値変化がピエゾ抵抗体２２ｂ，２２ｂに生ずる。その抵抗値変化をブリッジ回路により電流値または電圧値として出力することにより、ダイアフラム２５への応力印加前後における抵抗値変化量を算出することにより、ダイアフラム２５端部における歪み量を算出することができる。さらに、ダイアフラム２５の機械的特性値からダイアフラム２５に加わった応力およびダイアフラム２５を撓ませるために要した圧力が算出される。したがって、ブリッジ回路の出力変化から、ダイアフラム２５に印加された圧力を計測することが可能となる。
【００５６】
図６に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりダイヤモンド膜２１を成膜し、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、ピエゾ抵抗体２２ａ，２２ａ、ピエゾ抵抗体２２ｂ，２２ｂおよび電極２３ａ，２３ａ，２４ａ，２３ｂ，２３ｂ，２４ｂ等を備える圧力センサを作製することができる。
【００５７】
ピエゾ抵抗体の配置は図６の例に限定されない。例えば、ダイアフラムの中央部に２つの水素終端ダイヤモンドピエゾ抵抗体を、ダイアフラムの端部に２つの水素終端ダイヤモンドピエゾ抵抗体を、それぞれ形成してもよい。この場合、ダイアフラムの中央部と端部とでピエゾ抵抗体に印加される応力（引張応力または圧縮応力）が逆転するため、４つのピエゾ抵抗体のブリッジ回路による出力合成によって、出力値を増大させることができる。また単一の水素終端ダイヤモンドピエゾ抵抗体をダイアフラムの端部または中央部に形成し、このピエゾ抵抗体の抵抗値変化から計測箇所の歪量を計測してもよい。
【００５８】
図７は、図６に示す圧力センサに温度センサとしてのダイヤモンドサーミスタを付加した例を示す図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）のVIIｂ−VIIｂ線断面図である。なお、図７において、図６と同一要素には同一符号を付している。
【００５９】
図７（ａ）および図７（ｂ）に示すように、ダイヤモンド膜２１の表面には、直線状のサーミスタ４が形成され、サーミスタ４の両端に電極４１，４１が接続されている。サーミスタ４の抵抗値を電極４１，４１間の電圧等に基づいて検出することにより、シリコン基板１の温度、すなわちダイアフラム２５に接触する流体等の温度を計測することができる。サーミスタ４はダイアフラム２５にかからないシリコン基板２０の周辺部に形成されており、ダイアフラム２５の撓みによる歪みが生ずることはなく、常に温度を正確に把握することが可能となる。サーミスタ４の抵抗値は、ダイアフラム２５に接触する流体等の温度計測のみならず、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂの抵抗値の温度ドリフトの補償に使用することもできる。後者により、広い温度範囲における正確な圧力計測が可能となる。
【００６０】
図７に示す圧力センサを作製する手順としては、シリコン基板２０上にマイクロ波プラズマＣＶＤ装置によりノンドープ・ダイヤモンド膜であるダイヤモンド膜２１、サーミスタ４を構成するドープ・ダイヤモンド膜を順次、成膜する。次に、ドープ・ダイヤモンド膜をパターニングすることで、サーミスタ４以外の領域を除去し、その領域のダイヤモンド膜２１の表面を露出させる。続いて、水素プラズマによりダイヤモンド表面の水素終端化処理を行う。次に、ピエゾ抵抗体２２ａ，２２ａおよびピエゾ抵抗体２２ｂ，２２ｂに対応する水素終端部のパターニング、配線のフォトリソグラフィを経て、図７に示す圧力センサを作製することができる。
【００６１】
図８（ａ）は、図６に示す圧力センサに保護層を設けた例を示す断面図である。なお、図８（ａ）において、図６と同一要素には同一符号を付している。
【００６２】
図８（ａ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。
【００６３】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面と化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００６４】
図８（ｂ）は、図７に示す圧力センサに保護層を設けた例を示す断面図である。なお、図８（ｂ）において、図７と同一要素には同一符号を付している。
【００６５】
図８（ｂ）の例では、ダイヤモンド膜２１の表面全面に保護層５が形成されている。この保護層５によりダイヤモンド膜２１の表面の水素終端構造を高温による酸化等から保護することができる。また、保護層５により、水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響が少なくなり、安定した動作を確保できる。また、保護層５は、サーミスタ４の機能に影響を与えない。
【００６６】
保護層５の材質は限定されないが、保護層５の成膜時にダイヤモンド膜２１の表面およびサーミスタ４を構成するドープ・ダイヤモンドと化学反応を生じない絶縁性材料が使用される。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、スパッタカーボン、ＥＣＲスパッタカーボン、Ｓｉ3Ｎ4（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＣａＦ2（フッ化カルシウム）、テフロン（登録商標）、ＳｉＣ（炭化珪素）、ＳｉＯ2（酸化珪素）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＺｒＯ2（酸化ジルコニウム）、ＺｎＯ（酸化亜鉛）などが使用される。
【００６７】
以上のように、水素終端ダイヤモンド表面のｐ型伝導層をピエゾ抵抗体として用いることにより、ボロン等の不純物を導入したドープ・ダイヤモンドをピエゾ抵抗体としたダイヤモンド圧力センサと比較して、温度依存性を抑制できるとともに、製造プロセスを単純なものとすることができる。また、高温環境下に適用可能な高感度の歪ゲージや圧力センサを得ることができる。
【００６８】
また、同一基板上にボロンドープ等によるドープ・ダイヤモンドサーミスタを形成することにより、温度検知や圧力計測値の温度補正が可能となる。さらに、保護層を設けることにより、ダイヤモンドの水素終端表面の経時劣化やＮＯ2ガスなどの吸着による正孔濃度の変化等に対する影響を抑制でき、安定した動作を確保できる。
【００６９】
上記の歪ゲージおよび圧力センサでは、水素プラズマ処理をダイヤモンド成膜後に行っているが、配線のための金属電極のパターニング後に水素プラズマ処理を行い、その後、水素終端ダイヤモンド抵抗体をパターニングしてもよい。
【００７０】
また、基板上へのダイヤモンド膜の合成方法は限定されず、熱フィラメントＣＶＤ法、マイクロ波プラズマＣＶＤ法、高温高圧合成法、プラズマアークジェット法および物理蒸着法などが使用される。
【００７１】
ダイヤモンド膜に導電性を付与するためのドーパントとしては、ボロン、窒素、リン、ニッケルなどが使用される。
【００７２】
ダイヤモンド膜質は限定されず、単結晶（Ｉａ、Iｂ、IIａ、IIｂ）、ナノ多結晶、マイクロ多結晶、焼結体などが使用される。
【００７３】
基板の材質は限定されないが、ダイヤモンドの熱膨張率と近い熱膨張率を持った基板が高温での使用に適している。例えば、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイド）、Ｎｉ−Ｆｅ合金（ニッケル−鉄合金）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、グラファイト、グラッシーカーボン、アモルファスカーボンなどが使用される。
【００７４】
本発明において、ダイヤモンド表面がｐ型半導体特性を持つ水素終端として、ダイヤモンド表面が完全に水素終端化されたものに限定されず、一部のみ水素終端化されていてもよい。また経時劣化やＮＯ2ガスの吸着を回避するなどの目的から、表面を酸素、窒素、硫黄、塩素、フッ素、ヨウ素、臭素などの元素、もしくはアルキル基、ベンゼン環などの有機分子などにより修飾してもよい。
【００７５】
本発明の圧力センサに使用されるダイアフラムを、金属部材を用いて構成することができる。図９（ａ）に示す例では、図２に示す圧力センサのダイアフラムに代えて、互いに接着された金属部材７とシリコン基板２０Ａによりダイアフラムを構成している。同様のダイアフラムを図４に示す圧力センサのダイアフラムに代えて使用することもできる。図９（ａ）に示すように、ダイアフラム７１の領域では金属部材７の厚みが薄く形成されることで、圧力を受けて金属部材７およびシリコン基板２０Ａが変形する。金属部材７の材質は圧力センサの用途に応じて任意に選択でき、例えば、シリコンでは達成不可能な耐腐食性をダイアフラムに与えることが可能となる。
【００７６】
本発明の圧力センサに使用されるピエゾ抵抗の形状として、任意の形状を適用することができる。図９（ｂ）は、繰り返し折り曲げられた形状のピエゾ抵抗体２７を示している。ピエゾ抵抗体２７の両端には、電極２８，２８が接続されている。このように、ピエゾ抵抗体を繰り返し折り曲げられた形状とすることでピエゾ抵抗体の実効長を伸ばすことができ、歪や圧力の検出感度を高めることができる。図９（ｂ）の例では、図９（ｂ）における左右方向の実効長を効率的に伸ばすことができる。
【００７７】
（ピエゾ抵抗体を有する半導体装置の製造プロセス）
次に、ピエゾ抵抗体を有する半導体装置の製造プロセスの一例について、その詳細を説明する。
図１０〜図１１は、ピエゾ抵抗体を有する半導体装置の製造プロセスを示す図であり、各工程（ステップ１〜２０）における製造物の断面（図２（ｂ）に示される部位の断面に相当）を示している。以下、図１０〜図１１を参照しつつ各ステップについて説明する。
【００７８】
（ステップ１）シリコン基板Ｂの表面に多結晶ダイヤモンド（ＰＣＤ；Poly Crystal Diamond）Ｌ１を形成した多結晶ダイヤモンド基板を準備する（図１０）。
【００７９】
（ステップ２）水素プラズマ処理により、多結晶ダイヤモンド基板の表面に水素終端ダイヤモンド層Ｌ２を形成する。
【００８０】
（ステップ３）水素終端ダイヤモンド層Ｌ２の膜面に対して、Ａｌ（アルミニウム）スパッタリングを行い、Ａｌ膜Ｌ３を形成する。
【００８１】
（ステップ４）さらに、Ａｌ膜Ｌ３の表面にポジ型のフォトレジストＲ１をスピンコートして恒温炉により焼成し、フォトレジストＲ１を乾燥させるとともにフォトレジストＲ１とＡｌ膜Ｌ３との密着性を高める。
【００８２】
（ステップ５）パターンが描画されているフォトマスクＭ１を用いて、露光によりフォトレジストＲ１上にパターンを転写する。
【００８３】
（ステップ６）現像液により露光された箇所のフォトレジストＲ１を除去する。
【００８４】
（ステップ７）現像により残されたフォトレジストＲ１のパターンをマスクとして、Ａｌ膜Ｌ３のエッチングを行う。
【００８５】
（ステップ８）アセトンによりフォトレジストＲ１を除去する。
【００８６】
（ステップ９）パターニングされたＡｌ膜Ｌ３をマスクとして、水素終端表面（水素終端ダイヤモンド層Ｌ２）を形成した多結晶ダイヤモンドＬ１面に対して酸素プラズマエッチングにより、Ａｌ膜Ｌ３が形成された領域以外を酸素終端表面とする。
【００８７】
（ステップ１０）Ａｌのエッチング液により、Ａｌ膜Ｌ３を除去する。以上のステップにより、水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体が形成される。
【００８８】
（ステップ１１）水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体を作製した面に対して、ポジ型のフォトレジストＲ２をスピンコートし、恒温炉により焼成する（図１１）。これによりフォトレジストＲ２を乾燥させるとともに、フォトレジストＲ２と下地との密着性を高める。
【００８９】
（ステップ１２）マスクＭ１と異なるパターンが描画されたマスクＭ２を用いて、露光によりフォトレジストＲ２上にパターンを転写する。
【００９０】
（ステップ１３）現像液により露光された箇所のフォトレジストＲ２を除去する。
【００９１】
（ステップ１４）現像されたフォトレジストＲ２の表面に対して、Ｔｉ（チタン）スパッタリング、さらにＡｕ（金）スパッタリングを行い、Ｔｉ／Ａｕ膜Ｌ４を形成する。
【００９２】
（ステップ１５）リフトオフによりフォトレジストＲ２と、フォトレジストＲ２上のＴｉ／Ａｕ膜Ｌ４を除去し、Ｔｉ／Ａｕ膜Ｌ４による金属配線を形成する。
【００９３】
（ステップ１６）ピエゾ抵抗体および金属配線を作製した面に対して、ポジ型のフォトレジストＲ３のスピンコートを行い、恒温炉により焼成する。これによりフォトレジストＲ３を乾燥させるとともに、フォトレジストＲ３と下地との密着性を高める。
【００９４】
（ステップ１７）マスクＭ１およびマスクＭ２と異なるパターンが描画されたマスクＭ３を用いて、露光によりフォトレジストＲ３上にパターンを転写する。
【００９５】
（ステップ１８）現像液により露光された箇所のフォトレジストＲ３を除去する。
【００９６】
（ステップ１９）現像されたフォトレジストＲ３の表面に対して、Ｓｉ3Ｎ4（窒化珪素）スパッタリングを行い、Ｓｉ3Ｎ4膜Ｌ５を形成する。
【００９７】
（ステップ２０）リフトオフによりフォトレジストＲ３と、フォトレジストＲ３上のＳｉ3Ｎ4膜Ｌ５を除去し、ダイヤモンドの水素終端表面を保護するための、Ｓｉ3Ｎ4膜Ｌ５による保護膜を形成する。Ｔｉ／Ａｕ膜Ｌ４による金属配線は、外部との電気的接続を行うためにその一部が露出している。
【００９８】
ステップ２０の後、基板Ｂをエッチングしてダイヤフラムを形成することで、ダイヤモンド圧力センサを得ることができる。また、水素終端表面を形成したダイヤモンドピエゾ抵抗体を用いた加速度計、粘度計なども、同様の手法で製造することができる。
【００９９】
（ピエゾＦＥＴの製造プロセス）
次に、水素終端ダイヤモンドピエゾＦＥＴの製造プロセスの一例について、その詳細を説明する。
図１２〜図１４は、水素終端ダイヤモンドピエゾＦＥＴの製造プロセスを示す図であり、各工程（ステップ１〜２５）における製造物の断面（図６（ａ）のXII-XII線における断面に相当）を示している。以下、図１２〜図１４を参照しつつ各ステップについて説明する。
【０１００】
（ステップ１）シリコン基板Ｂの表面に多結晶ダイヤモンド（ＰＣＤ；Poly Crystal Diamond）Ｌ１を形成した多結晶ダイヤモンド基板を準備する（図１２）。
【０１０１】
（ステップ２）水素プラズマ処理により、多結晶ダイヤモンド基板の表面に水素終端ダイヤモンド層Ｌ２を形成する。
【０１０２】
（ステップ３）水素終端ダイヤモンド層Ｌ２の膜面に対して、Ａｌ（アルミニウム）スパッタリングを行い、Ａｌ膜Ｌ３を形成する。
【０１０３】
（ステップ４）さらに、Ａｌ膜Ｌ３の表面にポジ型のフォトレジストＲ１をスピンコートして恒温炉により焼成し、フォトレジストＲ１を乾燥させるとともにフォトレジストＲ１とＡｌ膜Ｌ３との密着性を高める。
【０１０４】
（ステップ５）パターンが描画されているフォトマスクＭ１を用いて、露光によりフォトレジストＲ１上にパターンを転写する。
【０１０５】
（ステップ６）現像液により露光された箇所のフォトレジストＲ１を除去する。
【０１０６】
（ステップ７）現像により残されたフォトレジストＲ１のパターンをマスクとして、Ａｌ膜Ｌ３のエッチングを行う。
【０１０７】
（ステップ８）アセトンによりフォトレジストＲ１を除去する。
【０１０８】
（ステップ９）パターニングされたＡｌ膜Ｌ３をマスクとして、水素終端表面（水素終端ダイヤモンド層Ｌ２）を形成した多結晶ダイヤモンドＬ１面に対して酸素プラズマエッチングにより、Ａｌ膜Ｌ３が形成された領域以外を酸素終端表面とする。
【０１０９】
（ステップ１０）Ａｌのエッチング液により、Ａｌ膜Ｌ３を除去する。以上のステップにより、水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体が形成される。以下、ピエゾ抵抗体に電極を接続することでピエゾＦＥＴが作製される。
【０１１０】
（ステップ１１）水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体を作製した面に対して、ポジ型のフォトレジストＲ２をスピンコートし、恒温炉により焼成する（図１３）。これによりフォトレジストＲ２を乾燥させるとともに、フォトレジストＲ２と下地との密着性を高める。
【０１１１】
（ステップ１２）マスクＭ１と異なるパターンが描画されたマスクＭ２を用いて、露光によりフォトレジストＲ２上にパターンを転写する。
【０１１２】
（ステップ１３）現像液により露光された箇所のフォトレジストＲ２を除去する。
【０１１３】
（ステップ１４）現像されたフォトレジストＲ２の表面に対して、Ｔｉ（チタン）スパッタリング、さらにＡｕ（金）スパッタリングを行い、Ｔｉ／Ａｕ膜Ｌ４を形成する。
【０１１４】
（ステップ１５）リフトオフによりフォトレジストＲ２と、フォトレジストＲ２上のＴｉ／Ａｕ膜Ｌ４を除去し、Ｔｉ／Ａｕ膜Ｌ４による金属配線を形成する。
【０１１５】
（ステップ１６）ピエゾ抵抗体および金属配線を作製した面に対して、ポジ型のフォトレジストＲ５のスピンコートを行い、恒温炉により焼成する。これによりフォトレジストＲ５を乾燥させるとともに、フォトレジストＲ５と下地との密着性を高める。
【０１１６】
（ステップ１７）マスクＭ１およびマスクＭ２と異なるパターンが描画されたマスクＭ５を用いて、露光によりフォトレジストＲ５上にパターンを転写する。
【０１１７】
（ステップ１８）現像液により露光された箇所のフォトレジストＲ５を除去する。
【０１１８】
（ステップ１９）現像されたフォトレジストＲ５の表面に対してＡｌスパッタリングを行い、ゲート電極を構成するＡｌ膜Ｌ６を形成する。
【０１１９】
（ステップ２０）リフトオフによりフォトレジストＲ５と、フォトレジストＲ５上のＡｌ膜Ｌ６を除去することで、水素終端表面を形成した多結晶ダイヤモンドのピエゾ抵抗体上にＡｌ膜Ｌ６によるゲート電極を形成する。Ａｌ膜Ｌ６によるゲート電極は、このピエゾ抵抗体からなるピエゾＦＥＴのホールチャネル上に位置づけられることになる。
【０１２０】
（ステップ２１）水素終端表面を形成した多結晶ダイヤモンドのピエゾＦＥＴ、金属配線およびゲート電極を作製した面に対して、ポジ型のフォトレジストＲ６をスピンコートし、恒温炉により焼成する（図１４）。これによりフォトレジストＲ６を乾燥させるとともに、フォトレジストＲ６と下地との密着性を高める。
【０１２１】
（ステップ２２）マスクＭ１、マスクＭ２およびマスクＭ５と異なるパターンが描画されたマスクＭ６を用いて、露光によりフォトレジストＲ６上にパターンを転写する。
【０１２２】
（ステップ２３）現像液により露光された箇所のフォトレジストＲ６を除去する。
【０１２３】
（ステップ２４）現像されたフォトレジストＲ６の面に対して、Ｓｉ3Ｎ4をスパッタリングし、Ｓｉ3Ｎ4膜Ｌ７を形成する。
【０１２４】
（ステップ２５）リフトオフによりフォトレジストＲ６と、フォトレジストＲ６上のＳｉ3Ｎ4膜Ｌ７を除去し、ダイヤモンドの水素終端表面を保護するための、Ｓｉ3Ｎ4膜Ｌ７による保護層を形成する。Ｔｉ／Ａｕ膜Ｌ４による金属配線およびＡｌ膜Ｌ６によるゲート電極は、外部との電気的接続を行うためにその一部が露出している。
【０１２５】
ステップ２５の後、基板Ｂをエッチングしてダイヤフラムを形成することで、ダイヤモンド圧力センサを得ることができる。また、水素終端表面を形成したダイヤモンドピエゾＦＥＴを用いた加速度計、粘度計なども、同様の手法で製造することができる。
【０１２６】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、半導体材料に外力が作用したときの抵抗値の変化を利用するピエゾ抵抗体を有する半導体装置等に対し、広く適用することができる。
【符号の説明】
【０１２７】
１１，２１ ダイヤモンド膜（ダイヤモンド）
１２，２２ａ，２２ｂ ピエゾ抵抗体
４ サーミスタ（温度センサ）
５ 保護層
【特許請求の範囲】
【請求項１】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置において、
前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする半導体装置。
【請求項２】
前記ダイヤモンドが絶縁性ダイヤモンドで形成され、前記ダイヤモンドの表面の一部が水素終端化されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージにおいて、
前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする歪ゲージ。
【請求項４】
前記ピエゾ抵抗体の一端にソース電極が、前記ピエゾ抵抗体の他端にドレイン電極が、前記ピエゾ抵抗体の前記一端および前記他端の間にゲート電極が、それぞれ配置された電界効果トランジスタが構成されることを特徴とする請求項３に記載の歪ゲージ。
【請求項５】
前記ダイヤモンド表面の外側に形成された保護層と、
ドープ・ダイヤモンドにより形成され、前記ピエゾ抵抗体の温度を検出する温度センサと、
を備え、
前記ゲート電極は前記半導体のホールの量を制御することを特徴とする請求項４に記載の歪ゲージ。
【請求項６】
圧力を受けて変形するダイアフラムと、前記ダイアフラムの変形量に基づいて半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージと、を備える圧力センサにおいて、
前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする圧力センサ。
【請求項７】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、
水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、
前記水素終端化するステップにより水素終端化されたダイヤモンド表面を抵抗体として形成するステップと、
金属膜により前記抵抗体に対して電気的接続を獲得するステップと、
前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、
水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、
前記水素終端化するステップにより水素終端化されたダイヤモンド表面を電界効果トランジスタのホールチャンネルとして機能するピエゾ抵抗体を形成するステップと、
金属膜により前記抵抗体に対して電気的接続を獲得するステップと、
前記ホールチャンネル上にホール量を制御するためのゲート電極を形成するステップと、
前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、
を備えることを特徴とする半導体装置の製造方法。
【請求項１】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置において、
前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする半導体装置。
【請求項２】
前記ダイヤモンドが絶縁性ダイヤモンドで形成され、前記ダイヤモンドの表面の一部が水素終端化されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージにおいて、
前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする歪ゲージ。
【請求項４】
前記ピエゾ抵抗体の一端にソース電極が、前記ピエゾ抵抗体の他端にドレイン電極が、前記ピエゾ抵抗体の前記一端および前記他端の間にゲート電極が、それぞれ配置された電界効果トランジスタが構成されることを特徴とする請求項３に記載の歪ゲージ。
【請求項５】
前記ダイヤモンド表面の外側に形成された保護層と、
ドープ・ダイヤモンドにより形成され、前記ピエゾ抵抗体の温度を検出する温度センサと、
を備え、
前記ゲート電極は前記半導体のホールの量を制御することを特徴とする請求項４に記載の歪ゲージ。
【請求項６】
圧力を受けて変形するダイアフラムと、前記ダイアフラムの変形量に基づいて半導体の抵抗値が変化するピエゾ抵抗体を用いた歪ゲージと、を備える圧力センサにおいて、
前記半導体として機能する水素終端化されたダイヤモンドの表面を備えることを特徴とする圧力センサ。
【請求項７】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、
水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、
前記水素終端化するステップにより水素終端化されたダイヤモンド表面を抵抗体として形成するステップと、
金属膜により前記抵抗体に対して電気的接続を獲得するステップと、
前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
外力の作用により半導体の抵抗値が変化するピエゾ抵抗体を有する半導体装置の製造方法において、
水素プラズマによりダイヤモンド表面の少なくとも一部を水素終端化するステップと、
前記水素終端化するステップにより水素終端化されたダイヤモンド表面を電界効果トランジスタのホールチャンネルとして機能するピエゾ抵抗体を形成するステップと、
金属膜により前記抵抗体に対して電気的接続を獲得するステップと、
前記ホールチャンネル上にホール量を制御するためのゲート電極を形成するステップと、
前記抵抗体の表面の水素終端構造を保護するための保護層を形成するステップと、
を備えることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１９８１９６（Ｐ２０１２−１９８１９６Ａ）
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願番号】特願２０１２−２１５７１（Ｐ２０１２−２１５７１）
【出願日】平成２４年２月３日（２０１２．２．３）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願日】平成２４年２月３日（２０１２．２．３）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]