半導体装置の製造方法
【課題】 チップサイズの小型化を実現しつつチップのダイボンディングを可能にする半導体装置の製造方法を提供する。
【解決手段】 本発明に係るＶＣＳＥＬの製造方法は、１００μｍ角以下に切断され、かつ一様に離間されたチップ１２を支持するダイボンディングテープ１４をサブマウント１６上に載せ、その後、サブマウント１６をチップ１２の外形よりも大きな外形に切断し、実装用チップ３０を作成する。実装用チップ３０は、ダイボンダー用コレット２０により吸着できる程度のサイズを有しており、コレット３０に把持された実装用チップ３０がダイパット３２上に搬送する、ダイボンディングされる。
【解決手段】 本発明に係るＶＣＳＥＬの製造方法は、１００μｍ角以下に切断され、かつ一様に離間されたチップ１２を支持するダイボンディングテープ１４をサブマウント１６上に載せ、その後、サブマウント１６をチップ１２の外形よりも大きな外形に切断し、実装用チップ３０を作成する。実装用チップ３０は、ダイボンダー用コレット２０により吸着できる程度のサイズを有しており、コレット３０に把持された実装用チップ３０がダイパット３２上に搬送する、ダイボンディングされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ装置の製造方法に関し、特に、面発光型半導体レーザやフォトダイオードのダイボンディング方法に関する。
【背景技術】
【０００２】
光通信や光記録等の技術分野において、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser：以下ＶＣＳＥＬと呼ぶ）が実用化されている。ＶＣＳＥＬは、半導体ウエハ上に２次元アレイ状に形成することができ、面光源としての利用も可能である。
【０００３】
ＶＣＳＥＬが形成されたウエハは、ダイシングされて個々のチップに分離され、チップは、吸着用コレットによって搬送され、パッケージのダイパッド上にダイボンディングされる。
【０００４】
ダイボンディング工程に関する技術として、特許文献１は、両面に熱硬化性粘着層が被着されたウエハシートに半導体ウエハの裏面を接着してダイシングし、ウエハシートをエキスパンドして分割溝を拡幅した状態で半導体チップをダイパット上に隔離位置決めし、拡幅された分割溝のウエハシートを切断し、半導体チップを押圧し、熱硬化性粘着層をダイパット面上に接着する製造方法を開示している。
【０００５】
特許文献２は、複数のレーザダイオード（ＬＤ）チップが作製されたスクライブライン入りのＬＤバーを粘着フィルムに接着させ、これを長手方向にエキスパンドし、一定間隔に並んで配置されたＬＤチップを、ＬＤチップと同ピッチを有するアレイ状吸着コレットで真空吸着し、ハンダの付着したサブマウントに接着するし、ＬＤチップの接着されたサブマウントをダイシングし、チップ毎に分離する製造方法を開示している。
【０００６】
特許文献３は、複数の発光素子が形成されたウエハと、複数のサブマウント素子のパターンが形成されたウエハとを接着し、発光素子用ウエハとサブマウント用ウエハとを同時にダイシングすることで複数の半導体素子を作製する製造方法を開示している。
【０００７】
【特許文献１】特開２０００−１１４２０４
【特許文献２】特開平６−７７３１７
【特許文献３】特開平１１−３３０６２０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＶＣＳＥＬ等の半導体装置は、小型化、低コスト化、低消費電力化に伴い、チップ自体の小型化の要求が高まっている。ダイボンディング工程では、チップを搬送するためにダイボンダー用吸着コレットを使用し、このコレットによりチップをピックアップし、ダイパットへマウントしている。しかしながら、ダイボンダー用吸着コレットが把持できるチップサイズは、２００μｍ角程度のサイズが限界であり、それ以下のチップサイズであると量産時に安定して把持することが容易でなくなる。このため、半導体チップサイズを小型化することが事実上難しくなっている。
【０００９】
本発明は、このような課題を解決するものであり、チップサイズの小型化を実現しつつチップのダイボンディングを可能にする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置の製造方法は、伸張可能な第１の基材に基板を載せる工程と、第１の基材に載せられた基板を所定の切断位置で切断する工程と、第１の基材を伸張し、切断された基板を複数のチップに分離する工程と、第２の基材上に第１の基材を載せる工程と、第１の基材上の分離されたチップの間隙を介して、チップの外形よりも大きくなるように第１および第２の基材を切断する工程と、切断された第１および第２の基材を離間し、切断されたチップ、切断された第１および第２の基材を含む実装用チップを複数形成する工程と、前記実装用チップをパッケージ用の支持部材上に搭載する工程とを有する。
【００１１】
好ましくは製造方法はさらに、実装用チップをドライ洗浄し、第２の基材表面の導電領域を露出させる工程と、第２の基材表面の前記露出された導電領域と支持部材上の導電領域とボンディングする工程とを有する。好ましくは製造方法はさらに、伸張された第１の基材を前記第２の基材上に搭載した後、一定の温度で前記第１の基材をキュアし前記第１の基材と前記第２の基材を接着させる工程を有する。
【００１２】
好ましくは第１の基材は、厚さが１５０μｍ以下の導電性のダイボンディングテープである。さらに好ましくは１００μｍ以下である。１５０μｍを超えると、ダイシング時にぶれやすくなり、チップに欠けが出やすくなる。また、プラズマクリーニング（ドライ洗浄）時にチップ表面がプラズマに曝される時間が長くなり好ましくない。
【００１３】
好ましくは第２の基材は、表面に導電領域または導電パターンが形成された絶縁性基板である。好ましくは各チップサイズは、２００μｍ角以下であり、第１および第２の基材のサイズは、少なくとも一辺が２００μｍを越え、例えば数百μｍ角に切断される。これにより、実装用チップは、吸着用コレットにより第１の基材または第２の基材の切断面を把持されて支持部材へ搭載される。
【００１４】
さらに好ましくは、前記第２の基材は、その裏面を第３の基材によって支持され、前記第２の基材が切断された後、第３の基材を伸張することで切断された第２の基材を個々に離間する。また、第３の基材に紫外線を照射した後、第２の基材を前記第３の基材から剥離し実装用チップを形成することができる。
【００１５】
好ましくはチップは、基板上には単一もしくは複数のフォトダイオードまたはＶＣＳＥＬ等のレーザダイオードを含み、チップ表面から光を出射する。
【発明の効果】
【００１６】
本発明によれば、チップの外形よりも大きな外形を有する第２の基材を用いて実装用チップを構成することで、チップサイズをより小さくしても、実装用チップの第２の基材を利用して実装用チップをダイパッド上へマウントすることができ、その結果、チップを小型化しつつダイボンディングを実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
【実施例】
【００１８】
図１、図２および図３は、本発明の第１の実施例に係るＶＣＳＥＬ装置の製造工程を説明する側面図である。初めに、図４（ａ）、（ｂ）に示すような半導体ウエハ１０を用意する。半導体ウエハ１０は、ＧａＡｓ基板上に、複数の矩形状の素子形成領域１１０を形成している。各素子形成領域１１０は、格子状に延びるダイシシング領域１２０によって分離されている。素子形成領域１１０には、メサ状の発光部１１２が形成され、かつ発光部１１２に電気的に接続された電極パッド１１８が形成されている。
【００１９】
図４（ｂ）は、図４（ａ）の素子形成領域の断面図である。ＶＣＳＥＬ１００は、ｎ型のＧａＡｓ基板２１０の裏面にｎ側電極２２０を含み、さらに基板２１０上に、ｎ型のＧａＡｓバッファ層２２４、ｎ型のＡｌＧａＡｓの半導体多層膜からなる下部ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ型反射鏡）２２６、活性領域２２８、ｐ型のＡｌＡｓの外縁を酸化させた層からなる電流狭窄層２３０、ｐ型のＡｌＧａＡｓの半導体多層膜からなる上部ＤＢＲ２３２、ｐ型のＧａＡｓコンタクト層２３４を含む半導体層が積層されている。基板２１０には、コンタクト層２３４から下部ＤＢＲ２２６の一部に到達する深さのリング状の溝２３６が形成され、この溝２３６によりレーザ光の発光部である円筒状のポストＰとパッド形成領域２３８とが規定されている。ポストＰの頂部には、コンタクト層２３４にオーミック接続されるｐ側電極２４２が設けられ、ｐ側電極２４２の中央には、レーザ光の出射領域を規定する円形状の出射口２４４が形成されている。また、パッド形成領域２３８には、層間絶縁膜２４０を介して円形状の電極パッド１１８が形成され、電極パッド１１８は、ｐ側電極２４２に電気的に接続される。こうして形成されたＶＣＳＥＬ１００は、ポストＰの出射口２４４から約８５０ｎｍの波長のレーザを出射する。
【００２０】
次に、図１（ａ）に示すように、半導体ウエハ１０をダイボンディングテープ１４の上面に載せる。ダイボンディングテープ１４は、伸縮性、接着性を持つ導電性テープであり、例えば、銀（Ａｇ）を分散したエポキシフィルム、金（Ａｕ）を分散したエポキシフィルム、異方性導電フィルムなどを用いることができる。好ましくはダイボンディングテープ１４の厚さは１５０μｍ以下であり、より好ましくは１００μｍ以下である。厚さが１５０μｍを超えると、半導体ウエハ１０のダイシング時にぶれやすくなり、チップに欠けが出やすくなる。また、後述するように、ワイヤボンディング工程前に行われるプラズマクリーニング時に、チップ表面がプラズマに曝される時間が長くなり好ましくない。
【００２１】
次に、図１（ｂ）に示すように、半導体ウエハ１０をダイシング領域１２０に沿ってダイサーにより切断し、半導体ウエハ１０を複数のＶＣＳＥＬチップ１２に分割する。ＶＣＳＥＬチップ１２は、矩形状に切断されるが、その長辺は２００μｍ以下であってもよい。
【００２２】
次に、図１（ｃ）に示すように、ダイボンディングテープ１４をＸ方向、Ｙ方向の２次元方向にエキスパンド（伸張）する。エキスパンドすることで、切断されたチップ１２が一定の距離だけ離間される。エキスパンドする距離は、
例えば３００μｍである。
【００２３】
次に、図１（ｄ）に示すように、離間されたチップ１２を載せたダイボンディングテープ１４をサブマウント１６とダイシングテープ１８からなる積層体上に載せる。サブマウント１６は、絶縁性基板であり、その表面に金パターンが形成されている。例えば、熱伝導性が高く放熱性に優れた窒化アルミニウム等のセラミック基板やシリコン基板が用いられる。ダイシングテープ１８は、接着性、伸縮性を持つフィルムであって、例えば、熱硬化型ダイボンディングフィルムや、紫外線を照射することで接着性が弱まる紫外線反応型ダイシングテープを用いることができる。
【００２４】
ダイボンディングテープ１４をサブマウント１６上に搭載した後、一定の温度でダイボンディングテープ１４をキュアし、ダイボンディングテープ１４をサブマウント１６に接着させる。
【００２５】
次に、図２（ｅ）に示すように、離間されたチップ１２の間隙を介してチップ１２に接触しないように切断位置１４ａに沿って、ダイサーによりダイボンディングテープ１４およびサブマウント１６を切断する。ダイボンディングテープ１４およびサブマウント１６はそれぞれ矩形状に切断され、その長辺は少なくとも１００μｍを超えるサイズである。
【００２６】
次に、図２（ｆ）に示すように、ダイシングテープ１８をＸ方向、Ｙ方向の２次元方向にエキスパンドし、切断されたダイボンディングテープ１４およびサブマウント１６を一定の距離だけ離間する。次に、ダイボンディングテープ１４およびサブマウント１６の間隙を介して、ダイシングテープ１８を切断位置１８ａに沿って切断する。これにより、矩形状に切断されたダイシングテープ１８、サブマウント１６、ダイボンディングテープ１４、およびこの上に搭載されたＶＣＳＥＬチップ１２を含む実装用チップ３０が形成される。
【００２７】
次に、図２（ｇ）に示すように、ダイボンダー用コレット２０により実装用チップ３０を吸着する。ダイボンディングテープ１４およびサブマウント１６は、少なくとも１００μｍ以上の間隔を有しており、これは、コレット２０がそれらの切断面を把持するのに十分な大きさである。
【００２８】
次に、図２（ｈ）に示すように、ダイボンダー用コレット２０は、実装用チップ３０を搬送し、これをステム３２上に搭載する。搭載後、熱処理を行い、ダイボンディングテープ１８をステム３２に接着させる。
【００２９】
次に、図３（ｉ）に示すように、ステム３２に搭載された実装用チップ３０をプラズマ洗浄する。プラズマ洗浄により露出されていたダイボンディングテープ１４が分解、除去され、サブマウント１６の表面の金パターンが露出される。
【００３０】
次に、図３（ｊ）に示すように、実装用チップ３０のワイヤーボンディング工程が行われる。チップ１２の表面に形成されたｐ側電極パッド１１８（図４（ａ）を参照）とステム３２上の導電性リード３４２とがボンディングワイヤ２４により接続され、サブマウント１６の金パターンとステム３２の導電性リード３４０がボンディングワイヤ２６によって接続される。導電性のリード３４０、３４２は、ステム３２に形成された貫通孔（図示省略）内に挿入されている。サブマウント１６の金パターンは、導電性のダイボンディングテープ１４を介してチップ１２の裏面に形成されたｎ側電極２２０（図４（ｂ）を参照）に電気的に接続されている。リード３４２は、ボンディングワイヤ２４を介し、実装用チップ３０のｐ側電極に電気的に接続される。
【００３１】
最後に、図３（ｋ）に示すように、導電性リード３４０，３４２と電気的に接続された実装用チップ３０がキャン封止によりパッケージされる。
【００３２】
実装用チップ３０を含むステム３２上に矩形状の中空のキャップ３５０が固定され、キャップ３５０の中央の開口内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、実装用チップ３１０のアレイのほぼ中心と一致するように位置決めされる。リード３４０、３４２間に順方向の電圧が印加されると、実装用チップ３０の各メサからレーザ光が出射される。実装用チップ３０とボールレンズ３６０との距離は、実装用チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。
【００３３】
次に、本発明の第２の実施例に係るＶＣＳＥＬ装置の製造方法を図５を参照して説明する。第１の実施例に係る図１（ａ）から図２（ｆ）までの工程は、第２の実施例においても同様である。すなわち、図２（ｆ）に示すように、ダイシングテープ１８をＸ方向、Ｙ方向の２次元方向にエキスパンドし、切断されたダイボンディングテープ１４およびサブマウント１６を一定の距離だけ離間した後、図５（ａ）に示すように、ダイシングテープ１８の下面から紫外線（ＵＶ）を照射し、ダイボンディングテープ１８の接着性を弱め、サブマウント１６がダイシングテープ１８から剥離し易くする。
【００３４】
次に、図５（ｂ）に示すように、ダイボンダー用コレット２０によりダイボンディングテープ１４およびサブマウント１６の切断面を把持し、サブマウント１６をダイシングテープ１８から剥離する。第２の実施例の実装用チップ３０は、ＶＣＳＥＬチップ１２、切断されたダイボンディングテープ１４および切断されたサブマウント１６から構成される。こうして、コレット２０は、実装用チップ３０を吸着し、これを図５（ｃ）に示すように、ステム３２上へ搭載する。
【００３５】
実装用チップ３０を配置するステム３２上には、接着用の銀ペースト２８または接着フィルムが予め形成されており、実装用チップ３０のサブマウント１６が銀ペースト２８上に接着される。以後のプラズマ洗浄、ボンディング工程等は、第１の実施例のときと同様に行われる。
【００３６】
以上のように第１、第２の実施例に係るＶＣＳＥＬ装置の製造方法によれば、チップの外形よりも大きな外形を持つサブマウントを有する実装用チップ３０を形成するようにしたので、ＶＣＳＥＬチップ１２のサイズを１００μｍ以下に小さくしても、吸着用コレット２０により実装用チップ３０を十分に把持しダイボンディングを行うことができる。
【００３７】
なお実施例では、素子形成領域１１０が２次元アレイ状に配列された半導体ウエハ１０をダイボンディングテープ１４上に搭載して実装用チップを作成する例を示したが、これに限らず、図６（ａ）に示すように、半導体ウエハから切り出された素子形成領域１１０が直線状に配列された基板１０ａをダイボンディングテープ１４上に搭載し実装用チップを作成してもよい。また、上記実施例は、１つのチップまたは素子形成領域１１０が１つの発光素子を持つシングルスポットタイプを示したが、図６（ｂ）に示すように、１つの素子形成領域（チップ）１１０が複数の発光素子が形成されたマルチスポットタイプの基板１０ｂであってもよい。さらに上記実施例は、実装用チップとしてＶＣＳＥＬを対象としたが、これ以外のフォトダイオード等の発光素子であってもよい。
【００３８】
さらに、上記実施例では、図３（ｋ）に示すような光学部品を含むパッケージ（光学モジュール）を例示したが、これ以外にも、実装用チップを樹脂封止パッケージしたり、あるいは図７に示すようなパッケージ構成とすることができる。同図に示すパッケージ３０２は、キャップ３５０の中央の開口内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、実装用チップ３０のほぼ中心と一致するように位置決めされる。実装用チップ３０と平板ガラス３６２との距離は、平板ガラス３６２の開口径が実装用チップ３０からのレーザ光の放射角度θ以上になるように調整される。
【００３９】
図８は、図３（ｋ）に示すパッケージまたは光学モジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３２に固定された円筒状の筐体４１０、筐体４１０の端面に一体に形成されたスリーブ４２０、スリーブ４２０の開口４２２内に保持されるフェルール４３０、およびフェルール４３０によって保持される光ファイバ４４０を含んで構成される。ステム３２の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。
【００４０】
実装用チップ３０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。
【００４１】
上記実施例は例示的なものであり、これによって本発明の範囲が限定的に解釈されるべきものではなく、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることは言うまでもない。
【産業上の利用可能性】
【００４２】
本発明に係る半導体装置の製造方法は、光情報処理や光高速データ通信等の各分野で使用されるような半導体装置の製造方法として利用することができる。
【図面の簡単な説明】
【００４３】
【図１】図１（ａ）ないし（ｄ）は、本発明の第１の実施例に係る半導体装置の製造工程を示す側面図である。
【図２】図２（ｅ）ないし（ｈ）は、本発明の第１の実施例に係る半導体装置の製造工程を示す側面図である。
【図３】図３（ｉ）ないし（ｋ）は、本発明の第１の実施例に係る半導体装置の製造工程を示す側面図である。
【図４】図４（ａ）は、半導体ウエハを示す平面図である。図４（ｂ）は、素子形成領域の断面図である。
【図５】図５（ａ）ないし（ｃ）は、本発明第２の実施例における半導体装置の製造工程を示す側面図である。
【図６】図６（ａ）はダイボンディングテープに搭載される他の基板の例を示す平面図、図６（ｂ）はマルチスポットタイプのＶＣＳＥＬを説明する平面図である。
【図７】半導体装置を実装した他のパッケージの構成を示す模式図である。
【図８】図３（ｋ）に示すパッケージを用いた光送信装置の構成を示す断面図である。
【００４４】
１０：半導体ウエハ １２：チップ
１４：ダイボンディングテープ １４ａ：切断位置
１６：サブマウント １８：ダイボンディングテープ
１８ａ：切断位置 ２０：ダイボンダー用コレット
２４、２６：ボンディングワイヤ ２８：銀ペースト
３０：実装用チップ ３２：ダイパッド
１００：ＶＣＳＥＬ １１０：素子形成領域
１２０：ダイシング領域 ３００：パッケージ
【技術分野】
【０００１】
本発明は、半導体レーザ装置の製造方法に関し、特に、面発光型半導体レーザやフォトダイオードのダイボンディング方法に関する。
【背景技術】
【０００２】
光通信や光記録等の技術分野において、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser：以下ＶＣＳＥＬと呼ぶ）が実用化されている。ＶＣＳＥＬは、半導体ウエハ上に２次元アレイ状に形成することができ、面光源としての利用も可能である。
【０００３】
ＶＣＳＥＬが形成されたウエハは、ダイシングされて個々のチップに分離され、チップは、吸着用コレットによって搬送され、パッケージのダイパッド上にダイボンディングされる。
【０００４】
ダイボンディング工程に関する技術として、特許文献１は、両面に熱硬化性粘着層が被着されたウエハシートに半導体ウエハの裏面を接着してダイシングし、ウエハシートをエキスパンドして分割溝を拡幅した状態で半導体チップをダイパット上に隔離位置決めし、拡幅された分割溝のウエハシートを切断し、半導体チップを押圧し、熱硬化性粘着層をダイパット面上に接着する製造方法を開示している。
【０００５】
特許文献２は、複数のレーザダイオード（ＬＤ）チップが作製されたスクライブライン入りのＬＤバーを粘着フィルムに接着させ、これを長手方向にエキスパンドし、一定間隔に並んで配置されたＬＤチップを、ＬＤチップと同ピッチを有するアレイ状吸着コレットで真空吸着し、ハンダの付着したサブマウントに接着するし、ＬＤチップの接着されたサブマウントをダイシングし、チップ毎に分離する製造方法を開示している。
【０００６】
特許文献３は、複数の発光素子が形成されたウエハと、複数のサブマウント素子のパターンが形成されたウエハとを接着し、発光素子用ウエハとサブマウント用ウエハとを同時にダイシングすることで複数の半導体素子を作製する製造方法を開示している。
【０００７】
【特許文献１】特開２０００−１１４２０４
【特許文献２】特開平６−７７３１７
【特許文献３】特開平１１−３３０６２０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＶＣＳＥＬ等の半導体装置は、小型化、低コスト化、低消費電力化に伴い、チップ自体の小型化の要求が高まっている。ダイボンディング工程では、チップを搬送するためにダイボンダー用吸着コレットを使用し、このコレットによりチップをピックアップし、ダイパットへマウントしている。しかしながら、ダイボンダー用吸着コレットが把持できるチップサイズは、２００μｍ角程度のサイズが限界であり、それ以下のチップサイズであると量産時に安定して把持することが容易でなくなる。このため、半導体チップサイズを小型化することが事実上難しくなっている。
【０００９】
本発明は、このような課題を解決するものであり、チップサイズの小型化を実現しつつチップのダイボンディングを可能にする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置の製造方法は、伸張可能な第１の基材に基板を載せる工程と、第１の基材に載せられた基板を所定の切断位置で切断する工程と、第１の基材を伸張し、切断された基板を複数のチップに分離する工程と、第２の基材上に第１の基材を載せる工程と、第１の基材上の分離されたチップの間隙を介して、チップの外形よりも大きくなるように第１および第２の基材を切断する工程と、切断された第１および第２の基材を離間し、切断されたチップ、切断された第１および第２の基材を含む実装用チップを複数形成する工程と、前記実装用チップをパッケージ用の支持部材上に搭載する工程とを有する。
【００１１】
好ましくは製造方法はさらに、実装用チップをドライ洗浄し、第２の基材表面の導電領域を露出させる工程と、第２の基材表面の前記露出された導電領域と支持部材上の導電領域とボンディングする工程とを有する。好ましくは製造方法はさらに、伸張された第１の基材を前記第２の基材上に搭載した後、一定の温度で前記第１の基材をキュアし前記第１の基材と前記第２の基材を接着させる工程を有する。
【００１２】
好ましくは第１の基材は、厚さが１５０μｍ以下の導電性のダイボンディングテープである。さらに好ましくは１００μｍ以下である。１５０μｍを超えると、ダイシング時にぶれやすくなり、チップに欠けが出やすくなる。また、プラズマクリーニング（ドライ洗浄）時にチップ表面がプラズマに曝される時間が長くなり好ましくない。
【００１３】
好ましくは第２の基材は、表面に導電領域または導電パターンが形成された絶縁性基板である。好ましくは各チップサイズは、２００μｍ角以下であり、第１および第２の基材のサイズは、少なくとも一辺が２００μｍを越え、例えば数百μｍ角に切断される。これにより、実装用チップは、吸着用コレットにより第１の基材または第２の基材の切断面を把持されて支持部材へ搭載される。
【００１４】
さらに好ましくは、前記第２の基材は、その裏面を第３の基材によって支持され、前記第２の基材が切断された後、第３の基材を伸張することで切断された第２の基材を個々に離間する。また、第３の基材に紫外線を照射した後、第２の基材を前記第３の基材から剥離し実装用チップを形成することができる。
【００１５】
好ましくはチップは、基板上には単一もしくは複数のフォトダイオードまたはＶＣＳＥＬ等のレーザダイオードを含み、チップ表面から光を出射する。
【発明の効果】
【００１６】
本発明によれば、チップの外形よりも大きな外形を有する第２の基材を用いて実装用チップを構成することで、チップサイズをより小さくしても、実装用チップの第２の基材を利用して実装用チップをダイパッド上へマウントすることができ、その結果、チップを小型化しつつダイボンディングを実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
【実施例】
【００１８】
図１、図２および図３は、本発明の第１の実施例に係るＶＣＳＥＬ装置の製造工程を説明する側面図である。初めに、図４（ａ）、（ｂ）に示すような半導体ウエハ１０を用意する。半導体ウエハ１０は、ＧａＡｓ基板上に、複数の矩形状の素子形成領域１１０を形成している。各素子形成領域１１０は、格子状に延びるダイシシング領域１２０によって分離されている。素子形成領域１１０には、メサ状の発光部１１２が形成され、かつ発光部１１２に電気的に接続された電極パッド１１８が形成されている。
【００１９】
図４（ｂ）は、図４（ａ）の素子形成領域の断面図である。ＶＣＳＥＬ１００は、ｎ型のＧａＡｓ基板２１０の裏面にｎ側電極２２０を含み、さらに基板２１０上に、ｎ型のＧａＡｓバッファ層２２４、ｎ型のＡｌＧａＡｓの半導体多層膜からなる下部ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ型反射鏡）２２６、活性領域２２８、ｐ型のＡｌＡｓの外縁を酸化させた層からなる電流狭窄層２３０、ｐ型のＡｌＧａＡｓの半導体多層膜からなる上部ＤＢＲ２３２、ｐ型のＧａＡｓコンタクト層２３４を含む半導体層が積層されている。基板２１０には、コンタクト層２３４から下部ＤＢＲ２２６の一部に到達する深さのリング状の溝２３６が形成され、この溝２３６によりレーザ光の発光部である円筒状のポストＰとパッド形成領域２３８とが規定されている。ポストＰの頂部には、コンタクト層２３４にオーミック接続されるｐ側電極２４２が設けられ、ｐ側電極２４２の中央には、レーザ光の出射領域を規定する円形状の出射口２４４が形成されている。また、パッド形成領域２３８には、層間絶縁膜２４０を介して円形状の電極パッド１１８が形成され、電極パッド１１８は、ｐ側電極２４２に電気的に接続される。こうして形成されたＶＣＳＥＬ１００は、ポストＰの出射口２４４から約８５０ｎｍの波長のレーザを出射する。
【００２０】
次に、図１（ａ）に示すように、半導体ウエハ１０をダイボンディングテープ１４の上面に載せる。ダイボンディングテープ１４は、伸縮性、接着性を持つ導電性テープであり、例えば、銀（Ａｇ）を分散したエポキシフィルム、金（Ａｕ）を分散したエポキシフィルム、異方性導電フィルムなどを用いることができる。好ましくはダイボンディングテープ１４の厚さは１５０μｍ以下であり、より好ましくは１００μｍ以下である。厚さが１５０μｍを超えると、半導体ウエハ１０のダイシング時にぶれやすくなり、チップに欠けが出やすくなる。また、後述するように、ワイヤボンディング工程前に行われるプラズマクリーニング時に、チップ表面がプラズマに曝される時間が長くなり好ましくない。
【００２１】
次に、図１（ｂ）に示すように、半導体ウエハ１０をダイシング領域１２０に沿ってダイサーにより切断し、半導体ウエハ１０を複数のＶＣＳＥＬチップ１２に分割する。ＶＣＳＥＬチップ１２は、矩形状に切断されるが、その長辺は２００μｍ以下であってもよい。
【００２２】
次に、図１（ｃ）に示すように、ダイボンディングテープ１４をＸ方向、Ｙ方向の２次元方向にエキスパンド（伸張）する。エキスパンドすることで、切断されたチップ１２が一定の距離だけ離間される。エキスパンドする距離は、
例えば３００μｍである。
【００２３】
次に、図１（ｄ）に示すように、離間されたチップ１２を載せたダイボンディングテープ１４をサブマウント１６とダイシングテープ１８からなる積層体上に載せる。サブマウント１６は、絶縁性基板であり、その表面に金パターンが形成されている。例えば、熱伝導性が高く放熱性に優れた窒化アルミニウム等のセラミック基板やシリコン基板が用いられる。ダイシングテープ１８は、接着性、伸縮性を持つフィルムであって、例えば、熱硬化型ダイボンディングフィルムや、紫外線を照射することで接着性が弱まる紫外線反応型ダイシングテープを用いることができる。
【００２４】
ダイボンディングテープ１４をサブマウント１６上に搭載した後、一定の温度でダイボンディングテープ１４をキュアし、ダイボンディングテープ１４をサブマウント１６に接着させる。
【００２５】
次に、図２（ｅ）に示すように、離間されたチップ１２の間隙を介してチップ１２に接触しないように切断位置１４ａに沿って、ダイサーによりダイボンディングテープ１４およびサブマウント１６を切断する。ダイボンディングテープ１４およびサブマウント１６はそれぞれ矩形状に切断され、その長辺は少なくとも１００μｍを超えるサイズである。
【００２６】
次に、図２（ｆ）に示すように、ダイシングテープ１８をＸ方向、Ｙ方向の２次元方向にエキスパンドし、切断されたダイボンディングテープ１４およびサブマウント１６を一定の距離だけ離間する。次に、ダイボンディングテープ１４およびサブマウント１６の間隙を介して、ダイシングテープ１８を切断位置１８ａに沿って切断する。これにより、矩形状に切断されたダイシングテープ１８、サブマウント１６、ダイボンディングテープ１４、およびこの上に搭載されたＶＣＳＥＬチップ１２を含む実装用チップ３０が形成される。
【００２７】
次に、図２（ｇ）に示すように、ダイボンダー用コレット２０により実装用チップ３０を吸着する。ダイボンディングテープ１４およびサブマウント１６は、少なくとも１００μｍ以上の間隔を有しており、これは、コレット２０がそれらの切断面を把持するのに十分な大きさである。
【００２８】
次に、図２（ｈ）に示すように、ダイボンダー用コレット２０は、実装用チップ３０を搬送し、これをステム３２上に搭載する。搭載後、熱処理を行い、ダイボンディングテープ１８をステム３２に接着させる。
【００２９】
次に、図３（ｉ）に示すように、ステム３２に搭載された実装用チップ３０をプラズマ洗浄する。プラズマ洗浄により露出されていたダイボンディングテープ１４が分解、除去され、サブマウント１６の表面の金パターンが露出される。
【００３０】
次に、図３（ｊ）に示すように、実装用チップ３０のワイヤーボンディング工程が行われる。チップ１２の表面に形成されたｐ側電極パッド１１８（図４（ａ）を参照）とステム３２上の導電性リード３４２とがボンディングワイヤ２４により接続され、サブマウント１６の金パターンとステム３２の導電性リード３４０がボンディングワイヤ２６によって接続される。導電性のリード３４０、３４２は、ステム３２に形成された貫通孔（図示省略）内に挿入されている。サブマウント１６の金パターンは、導電性のダイボンディングテープ１４を介してチップ１２の裏面に形成されたｎ側電極２２０（図４（ｂ）を参照）に電気的に接続されている。リード３４２は、ボンディングワイヤ２４を介し、実装用チップ３０のｐ側電極に電気的に接続される。
【００３１】
最後に、図３（ｋ）に示すように、導電性リード３４０，３４２と電気的に接続された実装用チップ３０がキャン封止によりパッケージされる。
【００３２】
実装用チップ３０を含むステム３２上に矩形状の中空のキャップ３５０が固定され、キャップ３５０の中央の開口内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、実装用チップ３１０のアレイのほぼ中心と一致するように位置決めされる。リード３４０、３４２間に順方向の電圧が印加されると、実装用チップ３０の各メサからレーザ光が出射される。実装用チップ３０とボールレンズ３６０との距離は、実装用チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。
【００３３】
次に、本発明の第２の実施例に係るＶＣＳＥＬ装置の製造方法を図５を参照して説明する。第１の実施例に係る図１（ａ）から図２（ｆ）までの工程は、第２の実施例においても同様である。すなわち、図２（ｆ）に示すように、ダイシングテープ１８をＸ方向、Ｙ方向の２次元方向にエキスパンドし、切断されたダイボンディングテープ１４およびサブマウント１６を一定の距離だけ離間した後、図５（ａ）に示すように、ダイシングテープ１８の下面から紫外線（ＵＶ）を照射し、ダイボンディングテープ１８の接着性を弱め、サブマウント１６がダイシングテープ１８から剥離し易くする。
【００３４】
次に、図５（ｂ）に示すように、ダイボンダー用コレット２０によりダイボンディングテープ１４およびサブマウント１６の切断面を把持し、サブマウント１６をダイシングテープ１８から剥離する。第２の実施例の実装用チップ３０は、ＶＣＳＥＬチップ１２、切断されたダイボンディングテープ１４および切断されたサブマウント１６から構成される。こうして、コレット２０は、実装用チップ３０を吸着し、これを図５（ｃ）に示すように、ステム３２上へ搭載する。
【００３５】
実装用チップ３０を配置するステム３２上には、接着用の銀ペースト２８または接着フィルムが予め形成されており、実装用チップ３０のサブマウント１６が銀ペースト２８上に接着される。以後のプラズマ洗浄、ボンディング工程等は、第１の実施例のときと同様に行われる。
【００３６】
以上のように第１、第２の実施例に係るＶＣＳＥＬ装置の製造方法によれば、チップの外形よりも大きな外形を持つサブマウントを有する実装用チップ３０を形成するようにしたので、ＶＣＳＥＬチップ１２のサイズを１００μｍ以下に小さくしても、吸着用コレット２０により実装用チップ３０を十分に把持しダイボンディングを行うことができる。
【００３７】
なお実施例では、素子形成領域１１０が２次元アレイ状に配列された半導体ウエハ１０をダイボンディングテープ１４上に搭載して実装用チップを作成する例を示したが、これに限らず、図６（ａ）に示すように、半導体ウエハから切り出された素子形成領域１１０が直線状に配列された基板１０ａをダイボンディングテープ１４上に搭載し実装用チップを作成してもよい。また、上記実施例は、１つのチップまたは素子形成領域１１０が１つの発光素子を持つシングルスポットタイプを示したが、図６（ｂ）に示すように、１つの素子形成領域（チップ）１１０が複数の発光素子が形成されたマルチスポットタイプの基板１０ｂであってもよい。さらに上記実施例は、実装用チップとしてＶＣＳＥＬを対象としたが、これ以外のフォトダイオード等の発光素子であってもよい。
【００３８】
さらに、上記実施例では、図３（ｋ）に示すような光学部品を含むパッケージ（光学モジュール）を例示したが、これ以外にも、実装用チップを樹脂封止パッケージしたり、あるいは図７に示すようなパッケージ構成とすることができる。同図に示すパッケージ３０２は、キャップ３５０の中央の開口内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、実装用チップ３０のほぼ中心と一致するように位置決めされる。実装用チップ３０と平板ガラス３６２との距離は、平板ガラス３６２の開口径が実装用チップ３０からのレーザ光の放射角度θ以上になるように調整される。
【００３９】
図８は、図３（ｋ）に示すパッケージまたは光学モジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３２に固定された円筒状の筐体４１０、筐体４１０の端面に一体に形成されたスリーブ４２０、スリーブ４２０の開口４２２内に保持されるフェルール４３０、およびフェルール４３０によって保持される光ファイバ４４０を含んで構成される。ステム３２の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。
【００４０】
実装用チップ３０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。
【００４１】
上記実施例は例示的なものであり、これによって本発明の範囲が限定的に解釈されるべきものではなく、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることは言うまでもない。
【産業上の利用可能性】
【００４２】
本発明に係る半導体装置の製造方法は、光情報処理や光高速データ通信等の各分野で使用されるような半導体装置の製造方法として利用することができる。
【図面の簡単な説明】
【００４３】
【図１】図１（ａ）ないし（ｄ）は、本発明の第１の実施例に係る半導体装置の製造工程を示す側面図である。
【図２】図２（ｅ）ないし（ｈ）は、本発明の第１の実施例に係る半導体装置の製造工程を示す側面図である。
【図３】図３（ｉ）ないし（ｋ）は、本発明の第１の実施例に係る半導体装置の製造工程を示す側面図である。
【図４】図４（ａ）は、半導体ウエハを示す平面図である。図４（ｂ）は、素子形成領域の断面図である。
【図５】図５（ａ）ないし（ｃ）は、本発明第２の実施例における半導体装置の製造工程を示す側面図である。
【図６】図６（ａ）はダイボンディングテープに搭載される他の基板の例を示す平面図、図６（ｂ）はマルチスポットタイプのＶＣＳＥＬを説明する平面図である。
【図７】半導体装置を実装した他のパッケージの構成を示す模式図である。
【図８】図３（ｋ）に示すパッケージを用いた光送信装置の構成を示す断面図である。
【００４４】
１０：半導体ウエハ １２：チップ
１４：ダイボンディングテープ １４ａ：切断位置
１６：サブマウント １８：ダイボンディングテープ
１８ａ：切断位置 ２０：ダイボンダー用コレット
２４、２６：ボンディングワイヤ ２８：銀ペースト
３０：実装用チップ ３２：ダイパッド
１００：ＶＣＳＥＬ １１０：素子形成領域
１２０：ダイシング領域 ３００：パッケージ
【特許請求の範囲】
【請求項１】
伸張可能な第１の基材に基板を載せる工程と、
第１の基材に載せられた基板を所定の切断位置で切断する工程と、
第１の基材を伸張し、切断された基板を複数のチップに分離する工程と、
第２の基材上に第１の基材を載せる工程と、
第１の基材上の分離されたチップの間隙を介して、チップの外形よりも大きくなるように第１および第２の基材を切断する工程と、
切断された第１および第２の基材を離間し、切断されたチップ、切断された第１および第２の基材を含む実装用チップを複数形成する工程と、
前記実装用チップをパッケージ用の支持部材上に搭載する工程と、
を有する半導体装置の製造方法。
【請求項２】
製造方法はさらに、前記実装用チップをドライ洗浄し、第２の基材表面の導電領域を露出させる工程と、第２の基材表面の前記露出された導電領域と支持部材上の導電領域とボンディングする工程とを有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
製造方法はさらに、伸張された第１の基材を前記第２の基材上に搭載した後、一定の温度で前記第１の基材をキュアし、前記第１の基材と前記第２の基材を接着させる工程を有する、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の基材は、厚さが１５０μｍ以下の導電性のダイボンディングテープである、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２の基材は、表面に導電領域が形成された絶縁性基板である、請求項１に記載の半導体装置の製造方法。
【請求項６】
各チップの外形は、２００μｍ角以下に切断され、前記第１および第２の基材の外形は、少なくとも一辺が２００μｍより大きい、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記実装用チップは、吸着用コレットにより第１の基材または第２の基材の切断面を把持されて前記支持部材へ搭載される、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第２の基材は、その裏面を第３の基材によって支持され、前記第２の基材が切断された後、前記第３の基材を伸張することで切断された第２の基材を個々に離間する、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記第３の基材に紫外線を照射した後、第２の基材を前記第３の基材から剥離することで、前記実装用チップを形成する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
チップは、基板上には単一もしくは複数のフォトダイオードまたはレーザダイオードを含み、チップ表面から光を出射する、請求項１ないし９いずれか１つに記載の半導体装置の製造方法。
【請求項１１】
請求項１ないし１０いずれか１つに記載の製造方法によって製造された半導体装置と、当該半導体装置から出射される光を入射する光学部品を含む光学モジュール。
【請求項１】
伸張可能な第１の基材に基板を載せる工程と、
第１の基材に載せられた基板を所定の切断位置で切断する工程と、
第１の基材を伸張し、切断された基板を複数のチップに分離する工程と、
第２の基材上に第１の基材を載せる工程と、
第１の基材上の分離されたチップの間隙を介して、チップの外形よりも大きくなるように第１および第２の基材を切断する工程と、
切断された第１および第２の基材を離間し、切断されたチップ、切断された第１および第２の基材を含む実装用チップを複数形成する工程と、
前記実装用チップをパッケージ用の支持部材上に搭載する工程と、
を有する半導体装置の製造方法。
【請求項２】
製造方法はさらに、前記実装用チップをドライ洗浄し、第２の基材表面の導電領域を露出させる工程と、第２の基材表面の前記露出された導電領域と支持部材上の導電領域とボンディングする工程とを有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
製造方法はさらに、伸張された第１の基材を前記第２の基材上に搭載した後、一定の温度で前記第１の基材をキュアし、前記第１の基材と前記第２の基材を接着させる工程を有する、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の基材は、厚さが１５０μｍ以下の導電性のダイボンディングテープである、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２の基材は、表面に導電領域が形成された絶縁性基板である、請求項１に記載の半導体装置の製造方法。
【請求項６】
各チップの外形は、２００μｍ角以下に切断され、前記第１および第２の基材の外形は、少なくとも一辺が２００μｍより大きい、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記実装用チップは、吸着用コレットにより第１の基材または第２の基材の切断面を把持されて前記支持部材へ搭載される、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第２の基材は、その裏面を第３の基材によって支持され、前記第２の基材が切断された後、前記第３の基材を伸張することで切断された第２の基材を個々に離間する、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記第３の基材に紫外線を照射した後、第２の基材を前記第３の基材から剥離することで、前記実装用チップを形成する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
チップは、基板上には単一もしくは複数のフォトダイオードまたはレーザダイオードを含み、チップ表面から光を出射する、請求項１ないし９いずれか１つに記載の半導体装置の製造方法。
【請求項１１】
請求項１ないし１０いずれか１つに記載の製造方法によって製造された半導体装置と、当該半導体装置から出射される光を入射する光学部品を含む光学モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−３４６３８（Ｐ２００８−３４６３８Ａ）
【公開日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願番号】特願２００６−２０６６１２（Ｐ２００６−２０６６１２）
【出願日】平成１８年７月２８日（２００６．７．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願日】平成１８年７月２８日（２００６．７．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]