半導体装置の製造方法
【課題】金属膜あるいは金属酸化膜の成膜量に伴うことなく含有している金属元素の濃度分布に偏りのないゲート絶縁膜を提供する。
【解決手段】図２に示すように、半導体基板１上に、シリコン酸化膜より高い誘電率を有する高誘電体膜１０を形成する高誘電体膜形成工程と、高誘電体膜１０上に、第１の金属元素を有する第１の金属膜あるいは金属酸化膜２０を成膜する第１の成膜工程と、高誘電体膜１０に第１の金属元素を拡散させる拡散工程と、高誘電体膜１０上に金属元素吸収膜５０を成膜する第２の成膜工程と、金属元素吸収膜５０に、第１の金属元素を含ませる吸収工程と、金属元素吸収膜６０を選択的に除去する除去工程の６工程を含んでいる。
【解決手段】図２に示すように、半導体基板１上に、シリコン酸化膜より高い誘電率を有する高誘電体膜１０を形成する高誘電体膜形成工程と、高誘電体膜１０上に、第１の金属元素を有する第１の金属膜あるいは金属酸化膜２０を成膜する第１の成膜工程と、高誘電体膜１０に第１の金属元素を拡散させる拡散工程と、高誘電体膜１０上に金属元素吸収膜５０を成膜する第２の成膜工程と、金属元素吸収膜５０に、第１の金属元素を含ませる吸収工程と、金属元素吸収膜６０を選択的に除去する除去工程の６工程を含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）のゲート絶縁膜薄膜化には、これに伴うゲートリーク電流の増大という課題が存在している。この課題に対して、シリコン酸化膜やシリコン酸窒化膜に比べて実膜厚を増加させることによってリーク電流を低減させる手法がある。そこで、実膜厚を増加させるための方法として、シリコン酸化膜より誘電率の高い高誘電体膜をゲート絶縁膜として使用することが提案されている。
【０００３】
特許文献１および２には、ゲート絶縁膜を形成する工程を含んだ半導体装置の製造方法が開示されている。特許文献１には、酸化ハフニウムまたは酸化ジルコニウムを主な構成材料とするゲート絶縁膜の成膜方法が開示されている。特許文献２には、高誘電率絶縁膜を有し、ハフニウム、ジルコニウム、ランタン、およびセシウムの内少なくとも一種以上の金属酸化膜の成膜方法が開示されている。
【０００４】
非特許文献１−６には、高誘電体膜の改良について報告されている。非特許文献１には、閾値電圧の低減を目的として、高誘電体膜にＭｇ、Ｌａなどの金属材料を含有させることが報告されている。非特許文献２には、金属膜あるいは金属酸化膜の成膜後に熱処理を行い高誘電体膜中に金属元素を拡散させる技術が報告されている。非特許文献３には、金属酸化膜を成膜し、ＴｉＮ膜を成膜した後に金属元素を拡散させる技術が報告されている。非特許文献４には、Ｍｇ、Ｙ、Ｌａ希土類を含む高誘電体材料のゲート加工プロセスにおいて、ドライエッチングによる高誘電体材料の除去は、反応生成物となるハロゲン化物の揮発性がＳｉよりも低いことが報告されている。非特許文献５および６には、Ｌａ希土類を含む高誘電体材料を選択的にエッチングする方法として、ＨＣｌあるいはＨＮＯ３を用いた協賛によるウェットエッチングが有効であることが報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３２４１９３号公報
【特許文献２】特開２００９−２００２１１号公報
【非特許文献】
【０００６】
【非特許文献１】Ｖ．Ｎａｒａｙａｎａｎ"Ｂａｎｄ−Ｅｄｇｅ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｈｉｇｈ−ｋ／Ｍｅｔａｌ Ｇａｔｅ ｎ−ＭＯＳＦＥＴｓ ｕｓｉｎｇ Ｃａｐ Ｌａｙｅｒｓ Ｃｏｎｔａｉｎｉｎｇ Ｇｒｏｕｐ ＩＩＡ ａｎｄ ＩＩＩＢ Ｅｌｅｍｅｎｔｓ ｗｉｔｈ Ｇａｔｅ−Ｆｉｒｓｔ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ４５ｎｍ ａｂｄ Ｂｅｙｏｎｄ"ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｓｙｍｐｏｓｉｕｍ，２００６，Ｓｅｓｓｉｏｎ２２．２
【非特許文献２】Ｈ．Ｎ．Ａｌｓｈａｒｅｅｆ"Ｔｈｅｒｍａｌｌｙ Ｓｔａｂｌｅ Ｎ−Ｍｅｔａｌ Ｇａｔｅ ＭＯＳＦＥＴｓ Ｕｓｉｎｇ Ｌａ−Ｉｎｃｏｒｐｏｒａｔｅｄ ＨｆＳｉＯ Ｄｉｅｌｅｃｔｒｉｃ"ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｓｙｍｐｏｓｉｕｍ ２００６，Ｓｅｓｓｉｏｎ２．１
【非特許文献３】Ｈ．Ｓｈｉｎｏｈａｒａ"Ｅｆｆｅｃｔ ｏｆ Ｐｏｓｔ Ｃａｐ−Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ Ｔｅｍｐａｒａｔｕｒｅ ａｎｄ ＴｉＮ Ｔｈｉｃｋｎｅｓｓ ｏｎ ＳＭＤＨ ＣＭＯＳ Ｐｒｏｃｅｓｓ ｕｓｉｎｇ ＴｉＮ Ｈａｒｄ Ｍａｓｋ"ＳＳＤＭ，２００９，７８９
【非特許文献４】ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ，８０ｔｈ ｅｄ．
【非特許文献５】Ｒ．Ｖｏｓ"Ｃｈａｌｌｅｎｇｅｓ Ｗｉｔｈ Ｒｅｓｐｅｃｔ Ｔｏ Ｈｉｇｈ−ｋ／Ｍｅｔａｌ Ｇａｔｅ Ｓｔａｃｋ Ｅｔｃｈｉｎｇ Ａｎｄ Ｃｌｅａｎｉｎｇ"ＥＣＳ，２００７，２７５
【非特許文献６】Ｙ．Ｓｕｇｉｔａ"希フッ酸処理によるＬａ含有ＨｆＳｉＯＮ，ＨｆＯ２膜の化学状態変化"第５６回応物，２００９，ｌａＳ７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ゲート絶縁膜となる高誘電体膜に金属元素を含有させる場合、金属膜あるいは金属酸化膜の成膜量によって、高誘電体膜中に含有される金属元素の濃度分布に偏りが生じる可能性がある。
【課題を解決するための手段】
【０００８】
本発明によれば、半導体基板上に、シリコン酸化膜より高い誘電率を有する高誘電体膜を形成する高誘電体膜形成工程と、
上記高誘電体膜上に、上記第１の金属元素を有する第１の金属膜あるいは金属酸化膜を成膜する第１の成膜工程と、
上記高誘電体膜に上記第１の金属元素を拡散させる拡散工程と、
上記高誘電体膜上に金属元素吸収膜を成膜する第２の成膜工程と、
上記金属元素吸収膜に、上記第１の金属元素を含ませる吸収工程と、
上記金属元素吸収膜を選択的に除去する除去工程と、
を含む
半導体装置の製造方法が提供される。
【０００９】
本発明によれば、金属を拡散させた高誘電体膜表面に、金属元素吸収膜を成膜する。この金属元素吸収膜を成膜した後、熱処理をすることによって高誘電体膜表面付近の金属元素を金属元素吸収膜に吸収させることができる。
【発明の効果】
【００１０】
本発明によれば、高誘電体膜において、金属元素の濃度分布に傾きが生じることを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、半導体装置の製造工程におけるゲート絶縁膜形成工程を説明するための断面図、（ｂ）−（ｄ）は、ゲート電極形成工程を説明するための断面図である。
【図２】本実施形態に係る半導体装置の製造方法を説明するための図であり、（ａ）は、高誘電体膜形成工程を、（ｂ）は、第１の成膜工程を、（ｃ）は、拡散工程を、（ｄ）は、第２の成膜工程を、（ｅ）は、吸収工程を、（ｆ）は、除去工程を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
図１は、本実施形態による半導体装置の製造方法を説明するための図であり、（ａ）は、半導体装置の製造工程におけるゲート絶縁膜形成工程の断面図、（ｂ）−（ｄ）は、ゲート電極形成工程を説明するための断面図である。
図１の（ａ）に示すように、まず、ゲート絶縁膜３０を素子分離領域２を備えた半導体基板１上に形成する（ゲート絶縁膜形成工程）。なお、本工程の詳細は、後述する。
【００１４】
次に、図１の（ｂ）および（ｃ）に示すように、ゲート電極４を形成する（ゲート電極形成工程）。
【００１５】
まず、図１の（ｂ）に示すように、ゲート絶縁膜３０上に、ゲート電極膜４２を成膜する。このゲート電極膜４２は、例えば、ポリシリコンやアモルファスシリコンにより形成される。
【００１６】
次に、図１の（ｃ）に示すようにゲート電極膜４２上に、マスクパターン（図示せず）を形成し、このマスクパターンをマスクとしてゲート電極膜４２をエッチングする。これにより、ゲート電極４が形成される。なお、ゲート絶縁膜３０の内、ゲート電極４に覆われていない部分も除去される。
【００１７】
次に、図１の（ｄ）に示すように、エクステンション領域５、サイドウォール９、およびソース・ドレイン領域８を設ける。
【００１８】
以上の工程により、図１（ｄ）に示した本実施形態の半導体装置が得られる。
【００１９】
次に、本実施形態に係るゲート絶縁膜形成工程について詳細に説明する。
【００２０】
図２は、本実施形態に係る半導体装置の製造方法を説明するための図であり、（ａ）は、高誘電体膜形成工程を、（ｂ）は、第１の成膜工程を、（ｃ）は、拡散工程を、（ｄ）は、第２の成膜工程を、（ｅ）は、吸収工程を、（ｆ）は、除去工程を説明するための断面図である。
図２に示すように、半導体基板１上に、シリコン酸化膜より高い誘電率を有する高誘電体膜１０を形成する高誘電体膜形成工程と、高誘電体膜１０上に、第１の金属元素を有する第１の金属膜あるいは金属酸化膜２０を成膜する第１の成膜工程と、高誘電体膜１０に第１の金属元素を拡散させる拡散工程と、高誘電体膜１０上に金属元素吸収膜５０を成膜する第２の成膜工程と、金属元素吸収膜５０に、第１の金属元素を含ませる吸収工程と、金属元素吸収膜６０を選択的に除去する除去工程の６工程を含んでいる。
【００２１】
まず、図２の（ａ）に示すように、素子分離領域２を備えた半導体基板１上に、シリコン酸化膜より高い誘電率を有した高誘電体膜１０を形成する（高誘電体膜形成工程）。この時、半導体基板１は、Ｓｉ基板を用いている。なお、高誘電体膜１０には、Ｈｆ、あるいはＺｒを含有する第２の金属酸化膜、第２の金属酸窒化膜、シリケート膜、およびシリケート窒化膜のいずれかを用いていることが好ましい。また、高誘電体膜１０を形成する前に半導体基板１上に、シリコン酸化膜、シリコン酸窒化膜、ゲルマニウム酸化膜、およびゲルマニウム酸窒素膜の少なくとも一つを成膜してもよい。
【００２２】
次に、図２の（ｂ）に示すように、高誘電体膜１０上に、第１の金属元素を含んでいる第１の金属膜あるいは金属酸化膜２０を成膜する（第１の成膜工程）。この時、第１の金属元素は、Ａｌ、Ｍｇ、Ｙ、あるいはＬａ希土類の少なくとも一つ以上の元素であることが好ましい。なお、第１の金属膜あるいは金属酸化膜２０には、１×１０１５（ａｔｏｍｓ／ｃｍ２）以上の第１の金属元素を含有している方がよい。また、高誘電体膜１０として、第２の金属元素であるＨｆ、あるいはＺｒを含有する第２の金属酸化膜、第２の金属酸窒化膜を成膜した場合、第１の金属元素の原子数は、第２の金属元素の原子数の２０％以上であることが好ましい。
【００２３】
次に、図２の（ｃ）に示すように、第１の金属膜あるいは金属酸化膜２０に含まれている第１の金属元素を高誘電体膜１０中に拡散させる（拡散工程）。このとき、第１の金属元素を高誘電体膜１０中に拡散させるために、熱処理（第１の熱処理）を用いることが好ましい。なぜなら、熱処理で第１の金属元素を高誘電体膜１０に拡散させることで、高誘電体膜１０に欠陥が生成することを抑制することができるからである。このとき、第１の熱処理温度Ｔ１には、半導体基板１の融点より低いこと、第１の金属材料が高誘電体膜１０の基板表面側に拡散する温度であること、および外方拡散が起きないことが求められる。なお、第１の熱処理温度Ｔ１は、第１の金属材料の違いによって変化する。例えば、第１の金属材料が、Ｌａである場合、Ｔ１は８５０〜１０５０℃である。第１の金属材料がＡｌである場合、Ｔ１は８５０℃以上、１０５０℃以下である。また、第１の金属材料がＭｇである場合、Ｔ１は６５０℃以上、９５０℃以下である。第１の金属材料がＹである場合、Ｔ１は８５０℃以上、１０５０℃以下である。
【００２４】
次に、図２の（ｄ）に示すように、高誘電体膜１０上に、余分な第１の金属元素を吸収することができる金属元素吸収膜５０を成膜する（第２の成膜工程）。このとき、高誘電体膜１０は、第１の金属元素を高濃度に含有している表層領域１２と、高誘電体膜３２の２層に分かれている。高誘電体膜３２は、表層領域１２と比較して、第１の金属の濃度が一様となっている。また、金属元素吸収膜５０は、ＴｉＮ、ＴａＳｉＮ、ＨｆＮ、ＮｉｘＳｉ１−Ｘ、ＰｔＳｉ、ＮｉｘＴａ１−ＸＳｉ、ＮｉｘＰｔ１−ＸＳｉ、ＨｆＳｉ、ＷＳｉ、ＩｒｘＳｉ１−Ｘ、ＴａＧｅ、ＴａＸｘ、ＭｏおよびＷの少なくとも一つを含んでいることが好ましい。例えば、第１の金属元素が、Ｌａの場合、金属元素吸収膜５０は、ＴｉＮである。
【００２５】
なお、金属元素吸収膜５０を成膜する前に、第１の熱処理を行うことによって、高誘電体膜３２内における第１の金属元素の拡散制御が可能である。
【００２６】
次に、図２の（ｅ）に示すように、高誘電体膜１０の表層領域１２に高濃度で存在している第１の金属元素を、金属元素吸収膜５０に吸収させる（吸収工程）。これによって、金属吸収膜６０が形成されている。このとき、第１の金属元素を金属元素吸収膜５０に吸収させる処理をして、熱処理（第２の熱処理）を用いることが好ましい。第２の熱処理温度Ｔ２には、高誘電体膜１０の表層領域１２中に含まれている第１の金属元素の内、半導体基板１表面付近の第１の金属元素が再配置しないこと、および高誘電体膜３２表面付近の第１の金属元素が、金属元素吸収膜５０に吸収されることが求められる。なお、第１の金属元素を金属元素吸収膜５０に吸収させたあと、高誘電体膜１０の表面領域１２と金属元素吸収膜５０の界面における第１金属元素の濃度は、高誘電体膜１０の基板領域３４中に拡散した第１の金属元素の濃度以下となることが好ましい。
【００２７】
ただし、熱処理温度Ｔ２は、第１の金属元素の種類と金属元素吸収膜５０に含まれている化合物の種類に依存する。例えば、第１の金属元素がＬａであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、８５０℃≦Ｔ２＜１０５０℃、第１の金属元素がＡｌであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、８５０℃≦Ｔ２＜１０５０℃である。第１の金属元素がＭｇであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、６５０℃≦Ｔ２＜９５０℃、第１の金属元素がＹであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、８５０℃≦Ｔ２＜１０５０℃である。また、第２の熱処理における熱処理時間を長時間にすれば、高誘電体膜１０のうちゲート絶縁膜３０となる層で金属元素濃度が、少なくなるように調節することができ、信頼性に優れる。
【００２８】
なお、第２の熱処理温度Ｔ２は、第１の熱処理工程における熱処理温度Ｔ１より低い温度に設定することが好ましい。このため、第１の熱処理で半導体基板１の表面付近に拡散した第１の金属元素が、第２の熱処理によって再び拡散することが抑制される。これによって、半導体基板１の表面付近における第１の金属元素の原子数分布は変化しないため、実行仕事関数の変動は起こらない。
【００２９】
次に、図２の（ｆ）に示すように、第１の金属元素を吸収させた金属元素吸収膜６０を除去する（除去工程）。これによって、ゲート絶縁膜３０が形成される。金属元素吸収膜６０をエッチング、ウェットエッチングにより選択的に除去する際、用いる液体は、第１の金属元素の種類と高誘電体膜１０および金属元素吸収膜５０に含まれる化合物に依存する。例えば、高誘電体膜１０のうちゲート絶縁膜３０となる層が第１の金属元素であるＬａを含有したＨｆＯ２膜であり、金属元素吸収膜６０がＴｉＮの場合、金属元素吸収膜６０の選択的除去には、硫酸−過酸化水素混合液（ＳＰＭ：ｓｕｌｆｕｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ／ｗａｔｅｒ ｍｉｘ）を用いる。
【００３０】
なお、半導体基板１上にシリコン酸化膜、シリコン酸窒素膜、ゲルマニウム酸化膜、およびゲルマニウム酸窒素膜の少なくとも１つを設けた場合、これらと高誘電体膜１０のうちゲート絶縁膜３０となる層との界面は、チャネル方向に高誘電体膜１０のうちゲート絶縁膜３０となる層がエッチングされたゲート断面形状となる。なぜなら、このようなゲート断面形状となることにより、ゲートリーク電流のゲート端成分の影響が増大してしまうからである。しかしながら、本実施形態に係るゲート絶縁膜３０の形成を用いることによって、ゲート絶縁膜３０のエッチングレートを一定にすることができる。
【００３１】
以上の工程を行うことにより、ゲート絶縁膜３０として用いることのできる高誘電体膜３０を得ている。なお、本実施形態に係る半導体装置はｐ型トランジスタでも、ｎ型トランジスタであってもどちらでも良い。
【００３２】
次に、本実施形態の効果について説明する。
【００３３】
本実施形態に係る半導体装置の製造方法では、高誘電体膜１０に第１の金属元素を拡散させるための第１の熱処理と、高誘電体膜１０に拡散した余分な第１の金属元素を金属元素吸収膜５０に拡散させるための第２の熱処理を行っている。この２回の熱処理を行うことによって、第１の金属元素濃度が一様なゲート絶縁膜３０を得ることができる。このため、ゲート加工を行う際、ゲート絶縁膜３０のエッチングレートが一定になるため、ゲート絶縁膜３０の断面形状の変化を抑制できる。これにより、ゲートリーク電流のゲート端成分の影響増大が抑制できる。
【００３４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３５】
１ 半導体基板
２ 素子分離領域
４ ゲート電極
５ エクステンション領域
８ ソース・ドレイン領域
９ サイドウォール
１０ 高誘電体膜
１２ 表層領域
２０ 第１の金属膜あるいは金属酸化膜
３０ ゲート絶縁膜
３２ 高誘電体膜
４２ ゲート電極膜
５０ 金属元素吸収膜
６０ 金属元素吸収膜
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）のゲート絶縁膜薄膜化には、これに伴うゲートリーク電流の増大という課題が存在している。この課題に対して、シリコン酸化膜やシリコン酸窒化膜に比べて実膜厚を増加させることによってリーク電流を低減させる手法がある。そこで、実膜厚を増加させるための方法として、シリコン酸化膜より誘電率の高い高誘電体膜をゲート絶縁膜として使用することが提案されている。
【０００３】
特許文献１および２には、ゲート絶縁膜を形成する工程を含んだ半導体装置の製造方法が開示されている。特許文献１には、酸化ハフニウムまたは酸化ジルコニウムを主な構成材料とするゲート絶縁膜の成膜方法が開示されている。特許文献２には、高誘電率絶縁膜を有し、ハフニウム、ジルコニウム、ランタン、およびセシウムの内少なくとも一種以上の金属酸化膜の成膜方法が開示されている。
【０００４】
非特許文献１−６には、高誘電体膜の改良について報告されている。非特許文献１には、閾値電圧の低減を目的として、高誘電体膜にＭｇ、Ｌａなどの金属材料を含有させることが報告されている。非特許文献２には、金属膜あるいは金属酸化膜の成膜後に熱処理を行い高誘電体膜中に金属元素を拡散させる技術が報告されている。非特許文献３には、金属酸化膜を成膜し、ＴｉＮ膜を成膜した後に金属元素を拡散させる技術が報告されている。非特許文献４には、Ｍｇ、Ｙ、Ｌａ希土類を含む高誘電体材料のゲート加工プロセスにおいて、ドライエッチングによる高誘電体材料の除去は、反応生成物となるハロゲン化物の揮発性がＳｉよりも低いことが報告されている。非特許文献５および６には、Ｌａ希土類を含む高誘電体材料を選択的にエッチングする方法として、ＨＣｌあるいはＨＮＯ３を用いた協賛によるウェットエッチングが有効であることが報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３２４１９３号公報
【特許文献２】特開２００９−２００２１１号公報
【非特許文献】
【０００６】
【非特許文献１】Ｖ．Ｎａｒａｙａｎａｎ"Ｂａｎｄ−Ｅｄｇｅ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｈｉｇｈ−ｋ／Ｍｅｔａｌ Ｇａｔｅ ｎ−ＭＯＳＦＥＴｓ ｕｓｉｎｇ Ｃａｐ Ｌａｙｅｒｓ Ｃｏｎｔａｉｎｉｎｇ Ｇｒｏｕｐ ＩＩＡ ａｎｄ ＩＩＩＢ Ｅｌｅｍｅｎｔｓ ｗｉｔｈ Ｇａｔｅ−Ｆｉｒｓｔ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ４５ｎｍ ａｂｄ Ｂｅｙｏｎｄ"ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｓｙｍｐｏｓｉｕｍ，２００６，Ｓｅｓｓｉｏｎ２２．２
【非特許文献２】Ｈ．Ｎ．Ａｌｓｈａｒｅｅｆ"Ｔｈｅｒｍａｌｌｙ Ｓｔａｂｌｅ Ｎ−Ｍｅｔａｌ Ｇａｔｅ ＭＯＳＦＥＴｓ Ｕｓｉｎｇ Ｌａ−Ｉｎｃｏｒｐｏｒａｔｅｄ ＨｆＳｉＯ Ｄｉｅｌｅｃｔｒｉｃ"ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｓｙｍｐｏｓｉｕｍ ２００６，Ｓｅｓｓｉｏｎ２．１
【非特許文献３】Ｈ．Ｓｈｉｎｏｈａｒａ"Ｅｆｆｅｃｔ ｏｆ Ｐｏｓｔ Ｃａｐ−Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ Ｔｅｍｐａｒａｔｕｒｅ ａｎｄ ＴｉＮ Ｔｈｉｃｋｎｅｓｓ ｏｎ ＳＭＤＨ ＣＭＯＳ Ｐｒｏｃｅｓｓ ｕｓｉｎｇ ＴｉＮ Ｈａｒｄ Ｍａｓｋ"ＳＳＤＭ，２００９，７８９
【非特許文献４】ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ，８０ｔｈ ｅｄ．
【非特許文献５】Ｒ．Ｖｏｓ"Ｃｈａｌｌｅｎｇｅｓ Ｗｉｔｈ Ｒｅｓｐｅｃｔ Ｔｏ Ｈｉｇｈ−ｋ／Ｍｅｔａｌ Ｇａｔｅ Ｓｔａｃｋ Ｅｔｃｈｉｎｇ Ａｎｄ Ｃｌｅａｎｉｎｇ"ＥＣＳ，２００７，２７５
【非特許文献６】Ｙ．Ｓｕｇｉｔａ"希フッ酸処理によるＬａ含有ＨｆＳｉＯＮ，ＨｆＯ２膜の化学状態変化"第５６回応物，２００９，ｌａＳ７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ゲート絶縁膜となる高誘電体膜に金属元素を含有させる場合、金属膜あるいは金属酸化膜の成膜量によって、高誘電体膜中に含有される金属元素の濃度分布に偏りが生じる可能性がある。
【課題を解決するための手段】
【０００８】
本発明によれば、半導体基板上に、シリコン酸化膜より高い誘電率を有する高誘電体膜を形成する高誘電体膜形成工程と、
上記高誘電体膜上に、上記第１の金属元素を有する第１の金属膜あるいは金属酸化膜を成膜する第１の成膜工程と、
上記高誘電体膜に上記第１の金属元素を拡散させる拡散工程と、
上記高誘電体膜上に金属元素吸収膜を成膜する第２の成膜工程と、
上記金属元素吸収膜に、上記第１の金属元素を含ませる吸収工程と、
上記金属元素吸収膜を選択的に除去する除去工程と、
を含む
半導体装置の製造方法が提供される。
【０００９】
本発明によれば、金属を拡散させた高誘電体膜表面に、金属元素吸収膜を成膜する。この金属元素吸収膜を成膜した後、熱処理をすることによって高誘電体膜表面付近の金属元素を金属元素吸収膜に吸収させることができる。
【発明の効果】
【００１０】
本発明によれば、高誘電体膜において、金属元素の濃度分布に傾きが生じることを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、半導体装置の製造工程におけるゲート絶縁膜形成工程を説明するための断面図、（ｂ）−（ｄ）は、ゲート電極形成工程を説明するための断面図である。
【図２】本実施形態に係る半導体装置の製造方法を説明するための図であり、（ａ）は、高誘電体膜形成工程を、（ｂ）は、第１の成膜工程を、（ｃ）は、拡散工程を、（ｄ）は、第２の成膜工程を、（ｅ）は、吸収工程を、（ｆ）は、除去工程を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
図１は、本実施形態による半導体装置の製造方法を説明するための図であり、（ａ）は、半導体装置の製造工程におけるゲート絶縁膜形成工程の断面図、（ｂ）−（ｄ）は、ゲート電極形成工程を説明するための断面図である。
図１の（ａ）に示すように、まず、ゲート絶縁膜３０を素子分離領域２を備えた半導体基板１上に形成する（ゲート絶縁膜形成工程）。なお、本工程の詳細は、後述する。
【００１４】
次に、図１の（ｂ）および（ｃ）に示すように、ゲート電極４を形成する（ゲート電極形成工程）。
【００１５】
まず、図１の（ｂ）に示すように、ゲート絶縁膜３０上に、ゲート電極膜４２を成膜する。このゲート電極膜４２は、例えば、ポリシリコンやアモルファスシリコンにより形成される。
【００１６】
次に、図１の（ｃ）に示すようにゲート電極膜４２上に、マスクパターン（図示せず）を形成し、このマスクパターンをマスクとしてゲート電極膜４２をエッチングする。これにより、ゲート電極４が形成される。なお、ゲート絶縁膜３０の内、ゲート電極４に覆われていない部分も除去される。
【００１７】
次に、図１の（ｄ）に示すように、エクステンション領域５、サイドウォール９、およびソース・ドレイン領域８を設ける。
【００１８】
以上の工程により、図１（ｄ）に示した本実施形態の半導体装置が得られる。
【００１９】
次に、本実施形態に係るゲート絶縁膜形成工程について詳細に説明する。
【００２０】
図２は、本実施形態に係る半導体装置の製造方法を説明するための図であり、（ａ）は、高誘電体膜形成工程を、（ｂ）は、第１の成膜工程を、（ｃ）は、拡散工程を、（ｄ）は、第２の成膜工程を、（ｅ）は、吸収工程を、（ｆ）は、除去工程を説明するための断面図である。
図２に示すように、半導体基板１上に、シリコン酸化膜より高い誘電率を有する高誘電体膜１０を形成する高誘電体膜形成工程と、高誘電体膜１０上に、第１の金属元素を有する第１の金属膜あるいは金属酸化膜２０を成膜する第１の成膜工程と、高誘電体膜１０に第１の金属元素を拡散させる拡散工程と、高誘電体膜１０上に金属元素吸収膜５０を成膜する第２の成膜工程と、金属元素吸収膜５０に、第１の金属元素を含ませる吸収工程と、金属元素吸収膜６０を選択的に除去する除去工程の６工程を含んでいる。
【００２１】
まず、図２の（ａ）に示すように、素子分離領域２を備えた半導体基板１上に、シリコン酸化膜より高い誘電率を有した高誘電体膜１０を形成する（高誘電体膜形成工程）。この時、半導体基板１は、Ｓｉ基板を用いている。なお、高誘電体膜１０には、Ｈｆ、あるいはＺｒを含有する第２の金属酸化膜、第２の金属酸窒化膜、シリケート膜、およびシリケート窒化膜のいずれかを用いていることが好ましい。また、高誘電体膜１０を形成する前に半導体基板１上に、シリコン酸化膜、シリコン酸窒化膜、ゲルマニウム酸化膜、およびゲルマニウム酸窒素膜の少なくとも一つを成膜してもよい。
【００２２】
次に、図２の（ｂ）に示すように、高誘電体膜１０上に、第１の金属元素を含んでいる第１の金属膜あるいは金属酸化膜２０を成膜する（第１の成膜工程）。この時、第１の金属元素は、Ａｌ、Ｍｇ、Ｙ、あるいはＬａ希土類の少なくとも一つ以上の元素であることが好ましい。なお、第１の金属膜あるいは金属酸化膜２０には、１×１０１５（ａｔｏｍｓ／ｃｍ２）以上の第１の金属元素を含有している方がよい。また、高誘電体膜１０として、第２の金属元素であるＨｆ、あるいはＺｒを含有する第２の金属酸化膜、第２の金属酸窒化膜を成膜した場合、第１の金属元素の原子数は、第２の金属元素の原子数の２０％以上であることが好ましい。
【００２３】
次に、図２の（ｃ）に示すように、第１の金属膜あるいは金属酸化膜２０に含まれている第１の金属元素を高誘電体膜１０中に拡散させる（拡散工程）。このとき、第１の金属元素を高誘電体膜１０中に拡散させるために、熱処理（第１の熱処理）を用いることが好ましい。なぜなら、熱処理で第１の金属元素を高誘電体膜１０に拡散させることで、高誘電体膜１０に欠陥が生成することを抑制することができるからである。このとき、第１の熱処理温度Ｔ１には、半導体基板１の融点より低いこと、第１の金属材料が高誘電体膜１０の基板表面側に拡散する温度であること、および外方拡散が起きないことが求められる。なお、第１の熱処理温度Ｔ１は、第１の金属材料の違いによって変化する。例えば、第１の金属材料が、Ｌａである場合、Ｔ１は８５０〜１０５０℃である。第１の金属材料がＡｌである場合、Ｔ１は８５０℃以上、１０５０℃以下である。また、第１の金属材料がＭｇである場合、Ｔ１は６５０℃以上、９５０℃以下である。第１の金属材料がＹである場合、Ｔ１は８５０℃以上、１０５０℃以下である。
【００２４】
次に、図２の（ｄ）に示すように、高誘電体膜１０上に、余分な第１の金属元素を吸収することができる金属元素吸収膜５０を成膜する（第２の成膜工程）。このとき、高誘電体膜１０は、第１の金属元素を高濃度に含有している表層領域１２と、高誘電体膜３２の２層に分かれている。高誘電体膜３２は、表層領域１２と比較して、第１の金属の濃度が一様となっている。また、金属元素吸収膜５０は、ＴｉＮ、ＴａＳｉＮ、ＨｆＮ、ＮｉｘＳｉ１−Ｘ、ＰｔＳｉ、ＮｉｘＴａ１−ＸＳｉ、ＮｉｘＰｔ１−ＸＳｉ、ＨｆＳｉ、ＷＳｉ、ＩｒｘＳｉ１−Ｘ、ＴａＧｅ、ＴａＸｘ、ＭｏおよびＷの少なくとも一つを含んでいることが好ましい。例えば、第１の金属元素が、Ｌａの場合、金属元素吸収膜５０は、ＴｉＮである。
【００２５】
なお、金属元素吸収膜５０を成膜する前に、第１の熱処理を行うことによって、高誘電体膜３２内における第１の金属元素の拡散制御が可能である。
【００２６】
次に、図２の（ｅ）に示すように、高誘電体膜１０の表層領域１２に高濃度で存在している第１の金属元素を、金属元素吸収膜５０に吸収させる（吸収工程）。これによって、金属吸収膜６０が形成されている。このとき、第１の金属元素を金属元素吸収膜５０に吸収させる処理をして、熱処理（第２の熱処理）を用いることが好ましい。第２の熱処理温度Ｔ２には、高誘電体膜１０の表層領域１２中に含まれている第１の金属元素の内、半導体基板１表面付近の第１の金属元素が再配置しないこと、および高誘電体膜３２表面付近の第１の金属元素が、金属元素吸収膜５０に吸収されることが求められる。なお、第１の金属元素を金属元素吸収膜５０に吸収させたあと、高誘電体膜１０の表面領域１２と金属元素吸収膜５０の界面における第１金属元素の濃度は、高誘電体膜１０の基板領域３４中に拡散した第１の金属元素の濃度以下となることが好ましい。
【００２７】
ただし、熱処理温度Ｔ２は、第１の金属元素の種類と金属元素吸収膜５０に含まれている化合物の種類に依存する。例えば、第１の金属元素がＬａであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、８５０℃≦Ｔ２＜１０５０℃、第１の金属元素がＡｌであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、８５０℃≦Ｔ２＜１０５０℃である。第１の金属元素がＭｇであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、６５０℃≦Ｔ２＜９５０℃、第１の金属元素がＹであり、金属元素吸収膜に含まれる化合物がＴｉＮである場合のＴ２は、８５０℃≦Ｔ２＜１０５０℃である。また、第２の熱処理における熱処理時間を長時間にすれば、高誘電体膜１０のうちゲート絶縁膜３０となる層で金属元素濃度が、少なくなるように調節することができ、信頼性に優れる。
【００２８】
なお、第２の熱処理温度Ｔ２は、第１の熱処理工程における熱処理温度Ｔ１より低い温度に設定することが好ましい。このため、第１の熱処理で半導体基板１の表面付近に拡散した第１の金属元素が、第２の熱処理によって再び拡散することが抑制される。これによって、半導体基板１の表面付近における第１の金属元素の原子数分布は変化しないため、実行仕事関数の変動は起こらない。
【００２９】
次に、図２の（ｆ）に示すように、第１の金属元素を吸収させた金属元素吸収膜６０を除去する（除去工程）。これによって、ゲート絶縁膜３０が形成される。金属元素吸収膜６０をエッチング、ウェットエッチングにより選択的に除去する際、用いる液体は、第１の金属元素の種類と高誘電体膜１０および金属元素吸収膜５０に含まれる化合物に依存する。例えば、高誘電体膜１０のうちゲート絶縁膜３０となる層が第１の金属元素であるＬａを含有したＨｆＯ２膜であり、金属元素吸収膜６０がＴｉＮの場合、金属元素吸収膜６０の選択的除去には、硫酸−過酸化水素混合液（ＳＰＭ：ｓｕｌｆｕｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ／ｗａｔｅｒ ｍｉｘ）を用いる。
【００３０】
なお、半導体基板１上にシリコン酸化膜、シリコン酸窒素膜、ゲルマニウム酸化膜、およびゲルマニウム酸窒素膜の少なくとも１つを設けた場合、これらと高誘電体膜１０のうちゲート絶縁膜３０となる層との界面は、チャネル方向に高誘電体膜１０のうちゲート絶縁膜３０となる層がエッチングされたゲート断面形状となる。なぜなら、このようなゲート断面形状となることにより、ゲートリーク電流のゲート端成分の影響が増大してしまうからである。しかしながら、本実施形態に係るゲート絶縁膜３０の形成を用いることによって、ゲート絶縁膜３０のエッチングレートを一定にすることができる。
【００３１】
以上の工程を行うことにより、ゲート絶縁膜３０として用いることのできる高誘電体膜３０を得ている。なお、本実施形態に係る半導体装置はｐ型トランジスタでも、ｎ型トランジスタであってもどちらでも良い。
【００３２】
次に、本実施形態の効果について説明する。
【００３３】
本実施形態に係る半導体装置の製造方法では、高誘電体膜１０に第１の金属元素を拡散させるための第１の熱処理と、高誘電体膜１０に拡散した余分な第１の金属元素を金属元素吸収膜５０に拡散させるための第２の熱処理を行っている。この２回の熱処理を行うことによって、第１の金属元素濃度が一様なゲート絶縁膜３０を得ることができる。このため、ゲート加工を行う際、ゲート絶縁膜３０のエッチングレートが一定になるため、ゲート絶縁膜３０の断面形状の変化を抑制できる。これにより、ゲートリーク電流のゲート端成分の影響増大が抑制できる。
【００３４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３５】
１ 半導体基板
２ 素子分離領域
４ ゲート電極
５ エクステンション領域
８ ソース・ドレイン領域
９ サイドウォール
１０ 高誘電体膜
１２ 表層領域
２０ 第１の金属膜あるいは金属酸化膜
３０ ゲート絶縁膜
３２ 高誘電体膜
４２ ゲート電極膜
５０ 金属元素吸収膜
６０ 金属元素吸収膜
【特許請求の範囲】
【請求項１】
半導体基板上に、シリコン酸化膜より高い誘電率を有する高誘電体膜を形成する高誘電体膜形成工程と、
前記高誘電体膜上に、前記第１の金属元素を有する第１の金属膜あるいは金属酸化膜を成膜する第１の成膜工程と、
前記高誘電体膜に前記第１の金属元素を拡散させる拡散工程と、
前記高誘電体膜上に金属元素吸収膜を成膜する第２の成膜工程と、
前記金属元素吸収膜に、前記第１の金属元素を含ませる吸収工程と、
前記金属元素吸収膜を選択的に除去する除去工程と、
を含む
半導体装置の製造方法。
【請求項２】
前記第１の金属元素は、Ａｌ、Ｍｇ、Ｙ、あるいはＬａ希土類の少なくとも一つ以上の元素である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属元素吸収膜は、ＴｉＮ、ＴａＳｉＮ、ＨｆＮ、ＮｉｘＳｉ１−Ｘ、ＰｔＳｉ、ＮｉｘＴａ１−ＸＳｉ、ＮｉｘＰｔ１−ＸＳｉ、ＨｆＳｉ、ＷＳｉ、ＩｒｘＳｉ１−Ｘ、ＴａＧｅ、ＴａＸｘ、ＭｏおよびＷの少なくとも一つを含む請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記高誘電体膜は、Ｈｆ、あるいはＺｒを含有する第２の金属酸化膜、第２の金属酸窒化膜、シリケート膜、およびシリケート窒化膜のいずれかである請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記金属元素吸収膜は、前記高誘電体膜に対して選択的に除去できる膜である請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板上に、シリコン酸化膜、シリコン酸窒化膜、ゲルマニウム酸化膜、およびゲルマニウム酸窒素膜の少なくとも一つを形成する工程をさらに含む請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記第１の金属元素を前記高誘電体膜に拡散させるために第１の熱処理を行う請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記金属元素吸収膜に、前記第１の金属元素を含ませるために第２の熱処理を行う請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記第２の熱処理おける第２の熱処理温度は、前記第１の熱処理における第１の熱処理温度より低い請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の金属膜あるいは金属酸化膜には、１×１０１５（ａｔｏｍｓ／ｃｍ２）以上の前記第１の金属元素を含有している請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記第１の金属元素の原子数が、前記第２の金属酸化膜あるいは前記第２の金属酸窒化膜に含まれる第２の金属元素の原子数の２０％以上である請求項４乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記吸収工程により、前記高誘電体膜と前記金属元素吸収膜の界面における前記第１金属元素の濃度は、前記高誘電体膜中に拡散した前記第１の金属元素の濃度以下である請求項１乃至１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に、ゲート電極を形成するゲート電極形成工程と、
を備え、
前記ゲート絶縁膜形成工程は、前記高誘電体膜形成工程と、前記第１の成膜工程と、前記第１の熱処理工程と、前記第２の成膜工程と、前記除去工程と、を含む請求項１乃至１２のいずれか一項に記載の半導体装置の製造方法。
【請求項１４】
前記高誘電体膜をゲート絶縁膜として用いた場合、前記シリコン酸化膜、前記シリコン酸窒素膜、前記ゲルマニウム酸化膜、および前記ゲルマニウム酸窒素膜と前記高誘電体膜との界面で、チャンネル方向に前記高誘電体膜がエッチングされたゲート断面形状となる請求項６乃至１３のいずれか一項に記載の半導体装置の製造方法。
【請求項１】
半導体基板上に、シリコン酸化膜より高い誘電率を有する高誘電体膜を形成する高誘電体膜形成工程と、
前記高誘電体膜上に、前記第１の金属元素を有する第１の金属膜あるいは金属酸化膜を成膜する第１の成膜工程と、
前記高誘電体膜に前記第１の金属元素を拡散させる拡散工程と、
前記高誘電体膜上に金属元素吸収膜を成膜する第２の成膜工程と、
前記金属元素吸収膜に、前記第１の金属元素を含ませる吸収工程と、
前記金属元素吸収膜を選択的に除去する除去工程と、
を含む
半導体装置の製造方法。
【請求項２】
前記第１の金属元素は、Ａｌ、Ｍｇ、Ｙ、あるいはＬａ希土類の少なくとも一つ以上の元素である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属元素吸収膜は、ＴｉＮ、ＴａＳｉＮ、ＨｆＮ、ＮｉｘＳｉ１−Ｘ、ＰｔＳｉ、ＮｉｘＴａ１−ＸＳｉ、ＮｉｘＰｔ１−ＸＳｉ、ＨｆＳｉ、ＷＳｉ、ＩｒｘＳｉ１−Ｘ、ＴａＧｅ、ＴａＸｘ、ＭｏおよびＷの少なくとも一つを含む請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記高誘電体膜は、Ｈｆ、あるいはＺｒを含有する第２の金属酸化膜、第２の金属酸窒化膜、シリケート膜、およびシリケート窒化膜のいずれかである請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記金属元素吸収膜は、前記高誘電体膜に対して選択的に除去できる膜である請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板上に、シリコン酸化膜、シリコン酸窒化膜、ゲルマニウム酸化膜、およびゲルマニウム酸窒素膜の少なくとも一つを形成する工程をさらに含む請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記第１の金属元素を前記高誘電体膜に拡散させるために第１の熱処理を行う請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記金属元素吸収膜に、前記第１の金属元素を含ませるために第２の熱処理を行う請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記第２の熱処理おける第２の熱処理温度は、前記第１の熱処理における第１の熱処理温度より低い請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の金属膜あるいは金属酸化膜には、１×１０１５（ａｔｏｍｓ／ｃｍ２）以上の前記第１の金属元素を含有している請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記第１の金属元素の原子数が、前記第２の金属酸化膜あるいは前記第２の金属酸窒化膜に含まれる第２の金属元素の原子数の２０％以上である請求項４乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記吸収工程により、前記高誘電体膜と前記金属元素吸収膜の界面における前記第１金属元素の濃度は、前記高誘電体膜中に拡散した前記第１の金属元素の濃度以下である請求項１乃至１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に、ゲート電極を形成するゲート電極形成工程と、
を備え、
前記ゲート絶縁膜形成工程は、前記高誘電体膜形成工程と、前記第１の成膜工程と、前記第１の熱処理工程と、前記第２の成膜工程と、前記除去工程と、を含む請求項１乃至１２のいずれか一項に記載の半導体装置の製造方法。
【請求項１４】
前記高誘電体膜をゲート絶縁膜として用いた場合、前記シリコン酸化膜、前記シリコン酸窒素膜、前記ゲルマニウム酸化膜、および前記ゲルマニウム酸窒素膜と前記高誘電体膜との界面で、チャンネル方向に前記高誘電体膜がエッチングされたゲート断面形状となる請求項６乃至１３のいずれか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−８０８６７（Ｐ２０１３−８０８６７Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２２１０４３（Ｐ２０１１−２２１０４３）
【出願日】平成２３年１０月５日（２０１１．１０．５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月５日（２０１１．１０．５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]