固体撮像装置、固体撮像装置の製造方法、電子機器
【課題】ランダムノイズの低減が図られた固体撮像装置を提供することを目的とする。また、その固体撮像装置を備えることにより、画質の向上が図られた電子機器を提供することを目的とする。
【解決手段】増幅トランジスタＴｒａのドレイン側では、高濃度不純物領域２８のみでドレイン領域３８を構成し、ソース側では、増幅ゲート電極２２側に形成され、ドレイン領域３８を構成する高濃度不純物領域２８よりも不純物濃度が低い低濃度不純物領域２９からなるソース領域３２を構成する。ドレイン領域３８において、低濃度不純物領域を形成しないことで、実効ゲート長Ｌｅｆｆを長くできる。また、増幅ゲート電極２２のソース側では、増幅ゲート電極２２側に低濃度不純物領域２９が形成されるため、基板表面のポテンシャル変動を抑えることができる。
【解決手段】増幅トランジスタＴｒａのドレイン側では、高濃度不純物領域２８のみでドレイン領域３８を構成し、ソース側では、増幅ゲート電極２２側に形成され、ドレイン領域３８を構成する高濃度不純物領域２８よりも不純物濃度が低い低濃度不純物領域２９からなるソース領域３２を構成する。ドレイン領域３８において、低濃度不純物領域を形成しないことで、実効ゲート長Ｌｅｆｆを長くできる。また、増幅ゲート電極２２のソース側では、増幅ゲート電極２２側に低濃度不純物領域２９が形成されるため、基板表面のポテンシャル変動を抑えることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＣＭＯＳ型の固体撮像装置とその製造方法に関する。また、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Charge Coupled Device）型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型固体撮像装置とに大別される。ＣＣＤ型固体撮像装置とＣＭＯＳ型固体撮像装置とを比較すると、ＣＣＤ型固体撮像装置では、信号電荷の転送に高い駆動電圧を必要とするため、ＣＭＯＳ型固体撮像装置に比べて電源電圧が高くならざるを得ない。このように、消費電力の点などから、ＣＭＯＳ型固体撮像装置が、ＣＣＤ型固体撮像装置に比べて有利とされている。
【０００３】
従って、近年、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載されている固体撮像装置としては、ＣＣＤ型固体撮像装置よりも有利なＣＭＯＳ型固体撮像装置が多く用いられている。
【０００４】
ＣＭＯＳ型固体撮像装置は、受光に応じて信号電荷を生成するフォトダイオードからなる受光部と、受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、複数のＭＯＳトランジスタによって構成されている。複数のＭＯＳトランジスタとしては、転送トランジスタ、リセットトランジスタ、アンプトランジスタ、選択トランジスタが挙げられ、これらのＭＯＳトランジスタは、上層に形成された多層配線層の所望の配線層に接続されている。ＣＭＯＳ型固体撮像装置では、受光部で生成、蓄積された信号電荷が転送トランジスタにより画素毎にフローティングディフュージョン部に読み出される。そして、フローティングディフュージョン部で読み出された信号電荷は、増幅トランジスタにより増幅されて、選択トランジスタにより選択的に多層配線層に形成された垂直信号線に出力される。
【０００５】
このようなＣＭＯＳ型固体撮像装置では、画素を構成するＭＯＳトランジスタにおいて、ゲート長の縮小化に伴う短チャネル効果を改善するため、ＬＤＤ構造が採用されている（特許文献１）。図２３に、従来の固体撮像装置における画素トランジスタの断面構成例を示す。図２３では、リセットトランジスタＴｒ１、増幅トランジスタＴｒ２、選択トランジスタＴｒ３を示している。
【０００６】
図２３に示すように、従来の固体撮像装置では、各画素トランジスタＴｒ１〜Ｔｒ３は、基板１００の表面にゲート絶縁膜１０３を介して形成されたゲート電極１０１と、そのゲート電極１０１を挟む基板領域に形成されるソース・ドレイン領域で構成されている。ゲート電極１０１の側面には絶縁膜からなるサイドウォール１０２が形成されている。また、ソース・ドレイン領域は、ゲート電極１０１側から順に形成された低濃度不純物領域１０４と、高濃度不純物領域１０５で構成されている。
【０００７】
低濃度不純物領域１０４は、ゲート電極１０１の形成後、基板１００を構成する不純物領域とは反対導電型の不純物を低濃度にイオン注入することで形成される。一方、高濃度不純物領域１０５は、サイドウォール１０２形成後、基板１００を構成する不純物領域とは反対導電型の不純物を、低濃度不純物領域１０４よりも高濃度にイオン注入することで形成される。
【０００８】
一般的に、ＬＤＤ構造を有するＭＯＳトランジスタでは、ゲート電極１０１を挟んで形成されるソース領域、ドレイン領域が対称となるように形成されている。すなわち、ソース領域、及びドレイン領域の両方が、ゲート電極１０１側から順に形成された低濃度不純物領域１０４、高濃度不純物領域１０５を備える。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−５６５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、近年、ＣＭＯＳ型の固体撮像装置では、高画質の映像を得るため多画素化が進み、さらにコスト削減の要求により小型化が進んでいる。また、画素の縮小化が進んでも、一定の飽和電荷量（Ｑｓ）は確保しなければならないという要請があり、フォトダイオードにさく面積を縮小化できない。それ故に、増幅トランジスタやリセットトランジスタ、選択トランジスタ等が形成されるアクティブ領域の縮小化がますます求められてきている。そうすると、増幅トランジスタの面積縮小により１／ｆノイズの増加と、ＲＴＳ（Random Telegraph Signal）の増加が引き起こされ、ランダムノイズの増加や、撮像特性の悪化を引き起こす。
【００１１】
上述の点に鑑みて、本開示は、ランダムノイズの低減が図られた固体撮像装置を提供することを目的とする。また、その固体撮像装置を備えることにより、画質の向上が図られた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本開示の固体撮像装置は、受光した光の光量に応じた信号電荷を生成する光電変換部と、光電変換部で生成された信号電荷を読み出す複数の画素トランジスタを備える。画素トランジスタのうち、増幅トランジスタは、基板上に形成された増幅ゲート電極と、その増幅ゲート電極のドレイン側、及びソース側の基板領域に形成された不純物領域で構成される。増幅ゲート電極のドレイン側に形成された不純物領域は、高濃度不純物領域で構成される。また、増幅ゲート電極のソース側に形成された不純物領域は、ドレイン側に形成された高濃度不純物領域よりも低い不純物濃度で構成された低濃度不純物領域を備えた構成とされる。
【００１３】
本開示の固体撮像装置では、増幅トランジスタにおいて、ドレイン側に低濃度不純物領域が形成されないため実効ゲート長を大きくすることができる。さらに、増幅トランジスタのソース側を低濃度不純物領域で構成とすることで、増幅ゲート電極のソース側の基板表面におけるポテンシャル変動を抑えることができる。
【００１４】
本開示の固体撮像装置の製造方法は、基板上に、複数の画素トランジスタを構成するゲート電極を形成する工程を有する。また、複数の画素トランジスタのうち、少なくとも、増幅トランジスタを構成する増幅ゲート電極のソース側の基板領域を開口し、ドレイン側の基板領域を被覆するレジストマスクを形成する工程を有する。また、レジストマスクを介して、基板領域に基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域を形成する工程を有する。また、レジストマスクを除去し、ゲート電極の側壁にサイドウォールを形成する工程を有する。また、複数の画素トランジスタを構成するゲート電極のソース側及びドレイン側の基板領域に、基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域よりも高い不純物領域からなる高濃度不純物領域を形成する工程を有する。
【００１５】
本開示の固体撮像装置の製造方法では、増幅トランジスタのドレイン側が、高濃度不純物領域のみで形成される。また、増幅トランジスタのソース側では、サイドウォール形成前に低濃度不純物領域が形成される。このため、ドレイン側のサイドウォール下に低濃度不純物領域が形成されないので、実効ゲート長を大きくすることができる。また、ソース側のサイドウォール下には低濃度不純物領域が形成されるため、増幅ゲート電極のソース側の基板表面におけるポテンシャル変動を抑えることができる。
【００１６】
本開示の電子機器は、光学レンズと、上述の固体撮像装置であって、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路を備える。
【発明の効果】
【００１７】
本開示によれば、増幅トランジスタのゲート電極の面積を変えることなく、１／ｆノイズやＲＴＳの低減が図られた固体撮像装置が得られる。また、その固体撮像装置を用い、画質の向上が図られた電子機器が得られる。
【図面の簡単な説明】
【００１８】
【図１】本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
【図２】本開示の第１の実施形態に係る固体撮像装置を構成する画素の等価回路図である。
【図３】本開示の第１の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図４】図３のＡ−Ａ線上に沿う断面構成を示す図である。
【図５】Ａ〜Ｄ 本開示の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図６】第１の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図７】増幅トランジスタのソース・ドレイン領域の構成をそれぞれ変えた場合の１／ｆノイズを比較した実験結果を示す図である。
【図８】変形例に係る固体撮像装置の断面構成図である。
【図９】本開示の第２の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図１０】図９のＢ−Ｂ線上に沿う断面構成を示す図である。
【図１１】本開示の第１の実施形態に係る固体撮像装置の製造方法を示す図である。
【図１２】第２の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図１３】本開示の第２の実施形態の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示した図である。
【図１４】本開示の第３の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図１５】図１４のＣ−Ｃ線上に沿う断面構成を示す図である。
【図１６】本開示の第３の実施形態の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示した図である。
【図１７】第３の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図１８】本開示の第４の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図１９】図１８のＤ−Ｄ線上に沿う断面構成を示す図である。
【図２０】本開示の第４の実施形態の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示した図である。
【図２１】第４の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図２２】本開示の第５の実施形態に係る電子機器の概略構成図である。
【図２３】従来の固体撮像装置の画素トランジスタにおける断面構成を示す図である。
【発明を実施するための形態】
【００１９】
以下に、本開示の実施形態に係る固体撮像装置とその製造方法、及びその固体撮像装置を備えた電子機器の一例を、図を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１ 全体構成
１−２ 要部の構成
１−３ 製造方法
２．第２の実施形態：固体撮像装置
３．第３の実施形態：固体撮像装置
４．第４の実施形態：固体撮像装置
５．第５の実施形態：電子機器
【００２０】
〈１．第１の実施形態：固体撮像装置〉
［１−１ 全体構成］
図１は、本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２１】
画素２は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、増幅ランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００２２】
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２３】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２４】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００２５】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００２６】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２７】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００２８】
［１−２ 要部の構成］
図２は、本実施形態例の固体撮像装置を構成する画素の等価回路図である。本実施形態例の固体撮像装置１における単位画素２は、光電変換素子であるフォトダイオードＰＤと、転送トランジスタＴｒｔと、リセットトランジスタＴｒｒと、増幅トランジスタＴｒａと、及び選択トランジスタＴｒｓとで構成されている。これらの画素トランジスタとしては、本例ではｎチャネルＭＯＳトランジスタを用いている。
【００２９】
転送トランジスタＴｒｔは、そのソースがフォトダイオードＰＤのカソード側に接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。また、転送トランジスタＴｒｔのソース・ドレイン間の転送ゲート電極２０には転送パルスφＴＲＧを供給する転送配線が接続されている。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（本実施形態例では電子）は、転送トランジスタＴｒｔの転送ゲート電極２０に転送パルスφＴＲＧが印加されることによって、フローティングディフュージョン部ＦＤに転送される。
【００３０】
リセットトランジスタＴｒｒは、そのドレインが電源電圧ＶＤＤに接続され、ソースがフローティングディフュージョン部ＦＤに接続されている。また、リセットトランジスタＴｒｒのソース・ドレイン間のリセットゲート電極２１にはリセットパルスφＲＳＴを供給するリセット配線が接続されている。フォトダイオードＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、リセットトランジスタＴｒｒのリセットゲート電極２１にリセットパルスφＲＳＴを印加する。これにより、フローティングディフュージョン部ＦＤの電位が電源電圧ＶＤＤによりＶＤＤレベルにリセットされる。
【００３１】
増幅トランジスタＴｒａは、そのドレインが電源電圧ＶＤＤに接続され、そのソースが選択トランジスタＴｒｓのドレインに接続されている。そして、増幅トランジスタＴｒａのソース・ドレイン間の増幅ゲート電極２２は、フローティングディフュージョン部ＦＤに接続されている。この増幅トランジスタＴｒａは、電源電圧ＶＤＤを負荷とするソースフォロア回路を構成しており、フローティングディフュージョン部ＦＤの電位変化に応じた画素信号が出力される。
【００３２】
選択トランジスタＴｒｓは、そのドレインが増幅トランジスタＴｒａのソースに接続され、そのソースが垂直信号線９に接続されている。また、選択トランジスタＴｒｓのソース・ドレイン間の選択ゲート電極２３には、選択パルスφＳＥＬを供給する選択配線が接続されている。画素毎に選択パルスφＳＥＬが選択ゲート電極２３に供給されることにより増幅トランジスタＴｒａで増幅された画素信号が垂直信号線９に出力される。
【００３３】
以上の構成を有する固体撮像装置１では、転送パルスφＴＲＧを転送ゲート電極２０に供給することによってフォトダイオードＰＤに蓄積された信号電荷が、転送トランジスタＴｒｔによりフローティングディフュージョン部ＦＤに読み出される。信号電荷が読み出されることによりフローティングディフュージョン部ＦＤの電位が変位し、その電位変化が増幅ゲート電極２２に伝達される。そして、増幅ゲート電極２２に供給された電位が増幅トランジスタＴｒａにより増幅され、画素信号として選択トランジスタＴｒｓにより選択的に垂直信号線９に出力される。
【００３４】
また、リセットゲート電極２１にリセットパルスφＲＳＴを供給することによって、フローティングディフュージョン部ＦＤに読み出された信号電荷はリセットトランジスタＴｒｒにより電源電圧ＶＤＤ付近の電位と同電位になるようにリセットされる。そして、垂直信号線９に出力された画素信号は、その後、図１に示したカラム信号処理回路５、水平信号線１０、出力回路７を介して出力される。
【００３５】
図３に、本実施形態例の単位画素の平面レイアウト図を示す。図３では、転送トランジスタＴｒｔの図示を省略している。図３に示すように、各画素２では中央部にフォトダイオードＰＤが形成されている。そして、そのフォトダイオードＰＤが形成された領域の一方の側にリセットトランジスタＴｒｒ、増幅トランジスタＴｒａ、選択トランジスタＴｒｓがこの順に連続して配置されている。また、フォトダイオードＰＤと、各画素トランジスタのソース・ドレイン領域などが形成されるアクティブ領域（活性領域）３９間などは、ＳＴＩ（Shallow Trench Isolation）からなる素子分離部２４により電気的に分離されている。
【００３６】
図４に、図３のＡ−Ａ線上に沿う断面構成を示す。図４に示すように、各画素トランジスタＴｒｒ，Ｔｒａ，Ｔｒｓは、半導体基板４１に形成されたソース・ドレイン領域２５，２７，３８，３２，３３，３６と、そのソース・ドレイン間に形成されたゲート電極２１，２２，２３とを有して構成されている。本実施形態例では、半導体基板４１において、各画素トランジスタＴｒｒ，Ｔｒａ，Ｔｒｓが形成される素子形成領域は例えばｐ型の半導体領域で構成され、各画素トランジスタＴｒｒ，Ｔｒａ，Ｔｒｓを構成するソース・ドレイン領域２５，２７，３８，３２，３３，３６は、素子形成領域とは反対導電型のｎ型不純物領域で構成される。
【００３７】
リセットトランジスタＴｒｒは、半導体基板４１の上部に形成されたリセットゲート電極２１と、そのリセットゲート電極２１を挟む基板領域に形成されたソース領域２５及びドレイン領域２７とで構成されている。
リセットゲート電極２１は、例えばポリシリコンより構成されており、半導体基板４１の表面に、シリコン酸化膜からなるゲート絶縁膜３７を介して形成されている。また、リセットゲート電極２１の側面には、シリコン酸化膜、シリコン窒化膜などの絶縁膜からなるサイドウォール４０が形成されている。
【００３８】
リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７は、半導体基板４１のｐ型の半導体領域からなる素子形成領域とは反対導電型であるｎ型の高濃度不純物領域２６，２８で構成される。この高濃度不純物領域２６，２８は、後述するＬＤＤ（Lightly Doped Drain）構造を構成するための低濃度不純物領域よりも不純物濃度の高い不純物領域とされている。
以下の説明において、この高濃度不純物領域２６，２８と同等の不純物濃度とされる領域を「高濃度不純物領域」とし、高濃度不純物領域よりも低い不純物濃度で構成されたｎ型の不純物領域を「低濃度不純物領域」として説明する。
【００３９】
増幅トランジスタＴｒａは、半導体基板４１の上部に形成された増幅ゲート電極２２と、その増幅ゲート電極２２を挟む基板領域に形成されたソース領域３２及びドレイン領域３８とで構成されている。
増幅ゲート電極２２は、例えばポリシリコンより構成されており、半導体基板４１の表面に、シリコン酸化膜からなるゲート絶縁膜３７を介して形成されている。また、増幅ゲート電極２２の側面には、シリコン酸化膜、シリコン窒化膜などの絶縁膜からなるサイドウォール４０が形成されている。
【００４０】
また、増幅トランジスタＴｒａのソース領域３２は、増幅ゲート電極２２側から順に形成された低濃度不純物領域２９、高濃度不純物領域３０で構成されている。
一方、増幅トランジスタＴｒａのドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７と共通の高濃度不純物領域２８で構成されている。すなわち、増幅トランジスタＴｒａのドレイン領域３８は、リセットトランジスタのドレイン領域２７を兼ねる。
【００４１】
選択トランジスタＴｒｓは、半導体基板４１の上部に形成された選択ゲート電極２３と、その選択ゲート電極２３を挟む基板領域に形成されたソース領域３６及びドレイン領域３３とで構成されている。
選択ゲート電極２３は、例えばポリシリコンより構成されており、半導体基板４１の表面に、シリコン酸化膜からなるゲート絶縁膜３７を介して形成されている。また、選択ゲート電極２３の側面には、シリコン酸化膜、シリコン窒化膜などの絶縁膜からなるサイドウォール４０が形成されている。
【００４２】
選択トランジスタＴｒｓのソース領域３６は、選択ゲート電極２３側から順に形成された低濃度不純物領域３４、高濃度不純物領域３５から構成されている。また、選択トランジスタＴｒｓのドレイン領域３３は、選択ゲート電極２３側から順に形成された低濃度不純物領域３１、高濃度不純物領域３０から構成され、高濃度不純物領域３０は増幅トランジスタＴｒａのソース領域３２を構成する高濃度不純物領域３０を兼ねる。
【００４３】
以上のように、本実施形態例では、リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７、増幅トランジスタＴｒａのドレイン領域３８が高濃度不純物領域のみで構成されたシングルドレイン構造とされている。一方、増幅トランジスタＴｒａのソース領域３２、選択トランジスタＴｒｓのソース領域３６及びドレイン領域３３が、高濃度不純物領域と、その高濃度不純物領域とゲート電極との間に形成された低濃度不純物領域で構成されたＬＤＤ構造とされている。
【００４４】
［１−３ 製造方法］
次に、本実施形態例の固体撮像装置の製造方法について説明する。図５Ａ〜図５Ｄは、本実施形態例の固体撮像装置１の画素トランジスタが形成される領域の製造方法を示す工程図である。
【００４５】
まず、図５Ａに示すように、半導体基板４１の表面にシリコン酸化膜からなるゲート絶縁膜３７を形成し、そのゲート絶縁膜３７上部にポリシリコン材料層を形成し、パターニングする。これにより、半導体基板４１表面の所望の領域に、ゲート絶縁膜３７を介して形成されたリセットゲート電極２１、増幅ゲート電極２２、選択ゲート電極２３が形成される。
【００４６】
次に、図５Ｂに示すように、半導体基板４１の表面側に、増幅ゲート電極２２のソース側（選択ゲート電極２３のドレイン側）と、選択ゲート電極２３のソース側を開口する開口部４２ａが形成されたレジストマスク４２を形成する。図６に、半導体基板４１上部にレジストマスク４２を形成したときの平面構成図を示す。図６に示すように、増幅ゲート電極２２のソース側におけるレジストマスク４２の開口部４２ａ端部の位置は、増幅ゲート電極２２上部とされる。また、選択ゲート電極２３のソース側におけるレジストマスク４２の開口部４２ａ端部の位置は、画素トランジスタのアクティブ領域３９を囲むように形成された素子分離部２４上部とされる。
【００４７】
次に、レジストマスク４２をマスクとしてｎ型の不純物を低濃度にイオン注入する。これにより、増幅ゲート電極２２のソース側、選択ゲート電極２３のソース側及びドレイン側に、低濃度不純物領域２９，３１，３４が形成される。ここで、これらの低濃度不純物領域２９，３１，３４は、増幅ゲート電極２２のソース側、選択ゲート電極２３のドレイン側及びソース側の端部において、各ゲート電極をマスクとしたセルフアラインにより形成される。また、不純物が拡散するため、各低濃度不純物領域２９，３１，３４は各ゲート電極下に少しオーバーフローするように形成される。
【００４８】
次に、レジストマスク４２を除去し、図５Ｃに示すように各ゲート電極の側面に絶縁膜からなるサイドウォール４０を形成する。このサイドウォール４０は、例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの積層膜で構成することができる。
【００４９】
次に、各画素トランジスタが形成される領域を開口する図示しないレジストマスクを形成した後、図５Ｄに示すように、ｎ型の不純物を前工程で形成した低濃度不純物領域２９，３１，３４よりも高濃度にイオン注入する。これにより、高濃度不純物領域２６，２８，３０，３５を形成する。これらの高濃度不純物領域２６，２８，３０，３５は、各ゲート電極のソース側及びドレイン側においてサイドウォール４０をマスクとしたセルフアラインにより形成される。また、不純物が拡散するため、各高濃度不純物領域２６，２８，３０，３５は、各サイドウォール４０下に少しオーバーフローするように形成される。
【００５０】
その後、フォトダイオードＰＤ等をイオン注入により形成し、本実施形態例の固体撮像装置１が形成される。また、図示を省略するが、転送トランジスタＴｒｔについても、他の画素トランジスタと同様の工程で形成される。
【００５１】
以上のように、ＬＤＤ構造をなすソース領域及びドレイン領域では、サイドウォール下に形成された低濃度不純物領域と、ゲート電極から、低濃度不純物領域を挟んで離間した領域に形成された高濃度不純物領域が形成される。また、シングルドレイン構造をなすソース領域及びドレイン領域は、サイドウォール形成後のイオン注入によって形成される高濃度不純物領域のみで構成される。
【００５２】
ところで、固体撮像装置１では増幅トランジスタＴｒａで発生する周波数に比例した１／ｆノイズは、ゲート長を長くし、ゲート幅を大きくすることにより低減できる。
本実施形態例では、増幅トランジスタＴｒａにおいて、ドレイン領域３８が高濃度不純物領域２８のみで構成されたシングルドレイン構造とされ、ソース領域３２が、低濃度不純物領域２９及び高濃度不純物領域３０で構成されたＬＤＤ構造とされている。このため、ソース・ドレイン領域の両方がＬＤＤ構造とされた従来の増幅トランジスタのゲート長Ｌ（図２３）に比較すると、増幅ゲート電極面積を同じとしたときに、本実施形態例における増幅トランジスタＴｒａの実効ゲート長Ｌｅｆｆ（図４）が大きくなる。これにより、増幅ゲート電極２２の大きさを変えることなく、ノイズ特性を改善することができる。
【００５３】
図７に、増幅トランジスタＴｒａのソース・ドレイン領域の構成をそれぞれ変えた場合の１／ｆノイズを比較した実験結果を示す。図７のＡは、増幅トランジスタのソース・ドレイン領域を、どちらもＬＤＤ構造とした従来の構造における固体撮像装置の１／ｆノイズを調べたものである。また、図７のＢは、ドレイン側をシングルドレイン構造とし、ソース側をＬＤＤ構造とした本実施形態例の構造における固体撮像装置１の１／ｆノイズを調べたものである。また、図７のＣは、増幅トランジスタのソース・ドレイン領域をどちらもシングルドレイン構造とした場合における固体撮像装置の１／ｆノイズを調べたものである。
【００５４】
従来の増幅トランジスタの１／ｆノイズを１としたとき、本実施形態例の増幅トランジスタＴｒａ（図７のＢ）では、１／ｆノイズを０．８に低減できた。一方、本実施形態例の固体撮像装置よりもさらにゲート長を長くするために、ソース領域、ドレイン領域をどちらもシングルドレイン構造とした場合（図７のＣ）における１／ｆノイズは、従来の増幅トランジスタよりも２倍以上に悪化した。増幅トランジスタで発生するノイズは、特に、ゲート−ソース間のポテンシャル変動が影響すると考えられる。図７のＣでは、増幅トランジスタのソース側のサイドウォール下の界面準位やトラップによるポテンシャル変動に起因してノイズが増加したものと考えられる。したがって、増幅トランジスタＴｒｓのソース側の低濃度不純物領域は必要であることがわかる。
【００５５】
このように、本実施形態例では、増幅トランジスタのソース側をＬＤＤ構造とすることでソース近傍のポテンシャル変動に起因するランダムノイズが抑制される。さらに、増幅トランジスタのドレイン側をシングルドレイン構造とすることで実効ゲート長を大きくすることができ、１／ｆノイズ、及びＲＴＳ（Random Telegraph Signal）の低減を図ることができる。
【００５６】
ところで、増幅トランジスタＴｒａのドレイン領域３８のみシングルドレイン構造を有するように形成する場合、低濃度不純物領域２９を形成するためのレジストマスクのパターンが微細化する。これに対し、本実施形態例では、増幅ゲート電極２２のドレイン側に配置されるリセットトランジスタＴｒｒをシングルドレイン構造とし、増幅ゲート電極２２のソース側に配置される選択トランジスタＴｒｓをＬＤＤ構造とする構成を採る。したがって、低濃度不純物領域２９を形成する際に用いるレジストマスク４２は増幅ゲート電極２２のドレイン側を被覆すると共にソース側を開口するパターンとすればよい。このため、増幅ゲート電極２２のソース側にのみ低濃度不純物領域を形成する場合に比べレジストマスクのパターン形成が容易になり、加工が容易になる。
【００５７】
また、本実施形態例の固体撮像装置１では、増幅トランジスタＴｒｒのソース領域３２を低濃度不純物領域２９、高濃度不純物領域３０で構成したが、この高濃度不純物領域３０は形成されなくてもよい。
以下に、本実施形態例の変形例として、増幅トランジスタＴｒａのソース領域と選択トランジスタＴｒｓとドレイン領域が低濃度不純物領域のみで形成される場合について説明する。
【００５８】
図８は、変形例に係る固体撮像装置の断面構成図である。図８は、図３に示した平面構成のＡ−Ａ線上に沿う断面構成に対応した図である。図８において、図４に対応する部分には同一符号を付し、重複説明を省略する。
【００５９】
ここで示す変形例は、画素領域の縮小化により、増幅ゲート電極２２と選択ゲート電極２３との間隔が狭くなったときの構成例である。固体撮像装置では、増幅トランジスタＴｒａのソース側が選択トランジスタＴｒｓのドレイン側と接続されていればよく、増幅ゲート電極２２と選択ゲート電極２３間に電極が形成されることがない。したがって、画素領域の縮小化に伴う画素トランジスタ面積の縮小化では、増幅ゲート電極２２と選択ゲート電極２３との間隔を狭め、増幅トランジスタのゲート長を長くすることでノイズ特性を改善できる。
【００６０】
しかしながら、図８に示すように、増幅ゲート電極２２と選択ゲート電極２３との間隔が狭くなることにより、互いのゲート電極に形成されるサイドウォール４０によってゲート電極間が埋められることがある。このような場合、サイドウォール４０の形成後にイオン注入によって形成される高濃度不純物領域が、増幅ゲート電極２２のソース側と選択ゲート電極２３のドレイン側に形成されない。
【００６１】
したがって、変形例に係る固体撮像装置では、図８に示すように、増幅トランジスタＴｒａのソース領域５８と選択トランジスタＴｒｓのドレイン領域５９は、サイドウォール４０形成前に形成する低濃度不純物領域６０のみで構成されることとなる。
【００６２】
このような変形例においても、増幅トランジスタＴｒａのソース側を低濃度不純物領域６０で形成することにより、増幅トランジスタＴｒａのソース側のポテンシャル変動に起因するノイズを低減することができる。また、増幅トランジスタＴｒａのドレイン側を高濃度不純物領域２８のみで形成することによる実効ゲート長の拡大に起因する１／ｆノイズの低減が図られる。
【００６３】
〈２．第２の実施形態：固体撮像装置〉
次に、本開示の第２の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるため、重複説明を省略する。また、本実施形態例の固体撮像装置は、第１の実施形態に係る固体撮像装置１において選択トランジスタＴｒｓが構成されない例である。したがって、画素２を構成する等価回路では、増幅トランジスタＴｒａのソースが垂直信号線９に接続される。
【００６４】
図９に、本実施形態例の単位画素の平面レイアウト図を示し、図１０に、図９のＢ−Ｂ線上に沿う断面構成を示す。図９及び図１０では、転送トランジスタの図示を省略している。図９及び図１０において、図３及び図４に対応する部分には同一符号を付し、重複説明を省略する。
【００６５】
本実施形態例では、図３に示すように、フォトダイオードＰＤの一方の側にリセットトランジスタＴｒｒ、増幅トランジスタＴｒａがこの順に連続して配置されている。
【００６６】
本実施形態例においても、増幅トランジスタＴｒａのソース領域３２は増幅ゲート電極２２側から順に形成された低濃度不純物領域２９、高濃度不純物領域３０で構成される。また、増幅トランジスタＴｒａのドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７を兼ねる高濃度不純物領域２８で構成されている。
【００６７】
また、リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７は、それぞれ高濃度不純物領域２６,２８のみで構成されている。すなわち、本実施形態例では、増幅トランジスタＴｒａのソース領域３２のみがＬＤＤ構造とされ、増幅トランジスタＴｒａのドレイン領域３８と、リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７がシングルドレイン構造とされている。
【００６８】
図１１は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。本実施形態例においても、各画素トランジスタのゲート電極を半導体基板４１上部に形成した後、各ゲート電極を含む半導体基板４１上部に、増幅ゲート電極２２のソース側が開口される開口部４３ａを有するレジストマスク４３を形成する。
【００６９】
図１２に、半導体基板４１上にレジストマスク４３を形成したこのとき平面構成図を示す。図１２に示すように、増幅ゲート電極２２のソース側におけるレジストマスク４３の開口部４３ａ端部の位置は、増幅ゲート電極２２上部とされる。また、その他の開口部４３ａ端部の位置は、画素トランジスタのアクティブ領域３９を囲むように形成された素子分離部２４上部とされる。
【００７０】
そして、このレジストマスク４３をマスクとしてｎ型の不純物を低濃度にイオン注入することにより、増幅ゲート電極２２のソース側に低濃度不純物領域２９を形成する。このとき、増幅ゲート電極２２側では、増幅ゲート電極２２をマスクとしたセルフアラインで低濃度不純物領域２９が形成される。
その後、図５Ｃ,図５Ｄと同様にして、サイドウォール４０、高濃度不純物領域２６，２８，３０を形成することにより、各画素トランジスタが形成される。
【００７１】
本実施形態例においても、増幅トランジスタＴｒａにおいて、そのソース領域３２が低濃度不純物領域２９及び高濃度不純物領域３０からなるＬＤＤ構造とされ、ドレイン領域３８が高濃度不純物領域２８のみで構成されたシングルドレイン構造とされる。このため、増幅ゲート電極２２の大きさを変えることなく、１／ｆノイズの低減が図られる。その他、第１の実施形態と同様の効果を得ることができる。
【００７２】
ところで、低濃度不純物領域２９を形成する際に用いるレジストマスク４３は、開口部４３ａが微細化すると加工が難しくなる。したがって、レジストマスク４３の開口面積が大きく採れる方が好ましい。図１３に、本実施形態例の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示す。
【００７３】
図１３に示すように、水平方向に隣接する２つの画素２において、それぞれの画素トランジスタの配置が対称となるように構成する。このようにすることで、隣接する２つの画素において、増幅トランジスタＴｒａのソース領域３２が隣り合う。したがって、図１３に示すように、低濃度不純物領域２９を形成する際に用いるレジストマスク４４の開口部４４ａを２画素に渡って形成することができる。この結果、図１２に示した画素毎に低濃度不純物領域２９を形成する場合のレジストマスク４３の開口部４３ａに比較して、レジストのパターン形成が容易になり、加工が容易になる。
【００７４】
〈３．第３の実施形態：固体撮像装置〉
次に、本開示の第３の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるため、重複説明を省略する。また、本実施形態例の固体撮像装置は、第１の実施形態に係る固体撮像装置において画素毎に、増幅トランジスタが２つずつ構成される例である。したがって、画素を構成する等価回路では、フローティングディフュージョン部ＦＤに増幅トランジスタが２つ接続され、各増幅トランジスタのソースが選択トランジスタのドレインに接続され、各増幅トランジスタのドレインがリセットトランジスタのドレインに接続される。
【００７５】
図１４に、本実施形態例の単位画素２の平面レイアウト図を示し、図１５に、図１４のＣ−Ｃ線上に沿う断面構成を示す。図１４及び図１５では、転送トランジスタの図示を省略している。図１４及び図１５において、図３及び図４に対応する部分には同一符号を付し、重複説明を省略する。
【００７６】
図１４に示すように、本実施形態例では、フォトダイオードＰＤの一方の側にリセットトランジスタＴｒｒ、第１の増幅トランジスタＴｒａ−１、選択トランジスタＴｒｓ、第２の増幅トランジスタＴｒａ−２がこの順に連続して配置されている。
【００７７】
第１の増幅トランジスタＴｒａ−１は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第１の増幅ゲート電極２２ａと、その第１の増幅ゲート電極２２ａを挟む領域に形成されたソース領域４７、ドレイン領域３８で構成される。第１の増幅トランジスタＴｒａ−１のソース領域４７は、第１の増幅ゲート電極２２ａ側から順に形成された低濃度不純物領域４５、高濃度不純物領域４６で構成される。また、ドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７を兼ねる高濃度不純物領域２８で構成されている。
【００７８】
第２の増幅トランジスタＴｒａ−２は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第２の増幅ゲート電極２２ｂと、その第２の増幅ゲート電極２２ｂを挟む領域に形成されたソース領域３２、ドレイン領域４８で構成される。第２の増幅トランジスタＴｒａ−２のソース領域３２は、第２の増幅ゲート電極２２ｂ側から順に形成された低濃度不純物領域２９、高濃度不純物領域３０で構成される。また、ドレイン領域４８は高濃度不純物領域５７のみで構成されている。
【００７９】
そして、第２の増幅トランジスタＴｒａ−２のソース領域３２を構成する高濃度不純物領域３０は、選択トランジスタＴｒｓのドレイン領域３３を構成する高濃度不純物領域３０を兼ねる構成とされる。また、選択トランジスタＴｒｓのソース領域３６と第１の増幅トランジスタＴｒａ−２のソース領域４７との間は、ＳＴＩからなる素子分離部２４により電気的に分離されている。
【００８０】
本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース領域４７，３２、及び選択トランジスタＴｒｓのソース領域３６及びドレイン領域３３がＬＤＤ構造とさる。また、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−ｂのドレイン領域３８，４８及びリセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７がシングルドレイン構造とされている。
【００８１】
図１６は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。本実施形態例においても、各画素トランジスタのゲート電極を形成するまでの工程は、図５Ａと同様であるから、説明を省略する。各ゲート電極を形成した後、図１６に示すように、各ゲート電極を含む半導体基板４１上部に所望の開口部４９ａを有するレジストマスク４９を形成する。本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース側の領域、及び選択トランジスタＴｒｓのソース側、ドレイン側の領域を開口するように開口部４９ａを形成する。
【００８２】
図１７に、半導体基板４１上にレジストマスク４９を形成した状態の平面構成図を示す。図１７に示すように、第１の増幅ゲート電極２２ａのソース側におけるレジストマスク４９の開口部４９ａ端部の位置は、第１の増幅ゲート電極２２ａ上部とされる。同様に、第２の増幅ゲート電極２２ｂのソース側におけるレジストマスク４９の開口部４９ａ端部の位置は第２の増幅ゲート電極２２ｂ上部とされる。また、その他の開口部４９ａ端部の位置は、画素トランジスタのアクティブ領域３９を囲む素子分離部２４上部とされる。
【００８３】
そして、このレジストマスク４９をマスクとしてｎ型の不純物を低濃度にイオン注入する。これにより、第１の増幅ゲート電極２２ａのソース側、第２の増幅ゲート電極２２ｂのソース側、及び選択ゲート電極２３のソース側及びドレイン側に低濃度不純物領域４５，２９，３４，３１を形成する。このとき、それぞれの低濃度不純物領域は、各ゲート電極をマスクとしたセルフアラインで形成される。
その後、図５Ｃ，図５Ｄと同様にして、サイドウォール４０、高濃度不純物領域２６，２８，４６，３５，３０，５７を形成することにより、各画素トランジスタが形成される。
【００８４】
本実施形態例では、増幅トランジスタが画素毎に２つずつ並列に形成される。このため、増幅ゲート電極のゲート面積をそれほど縮小せずに、相互コンダクタンスｇｍの向上を図ることができる。また、２つずつ増幅トランジスタを並列に配置する場合、２つの増幅トランジスタのソース側が近接するように配置することで、低濃度不純物領域を形成するためのレジストマスクの開口部を大きく形成でき、加工が容易となる。
その他、第１の実施形態と同様の効果を得ることができる。
【００８５】
〈４．第４の実施形態：固体撮像装置〉
次に、本開示の第４の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるため、重複説明を省略する。また、本実施形態例の固体撮像装置は、第３の実施形態に係る固体撮像装置において選択トランジスタが構成されない例である。したがって、画素を構成する等価回路では、フローティングディフュージョン部ＦＤに増幅トランジスタが２つ接続され、かつ、各増幅トランジスタのソースが垂直信号線９に接続され、各増幅トランジスタのドレインがリセットトランジスタのドレインに接続される。
【００８６】
図１８に、本実施形態例の単位画素２の平面レイアウト図を示し、図１９に、図１８のＤ−Ｄ線上に沿う断面構成を示す。図１８及び図１９では、転送トランジスタの図示を省略している。図１８及び図１９において、図３及び図４に対応する部分には同一符号を付し、重複説明を省略する。
【００８７】
図１８に示すように、本実施形態例における各画素２では、フォトダイオードＰＤの一方の側にリセットトランジスタＴｒｒ、第１の増幅トランジスタＴｒａ−１、第２の増幅トランジスタＴｒａ−２がこの順に連続して配置されている。
【００８８】
本実施形態例では、第１の増幅トランジスタＴｒａ−１は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第１の増幅ゲート電極２２ａと、その第１の増幅ゲート電極２２ａを挟む領域に形成されたソース領域５３、ドレイン領域３８で構成される。第１の増幅トランジスタＴｒａ−１のソース領域５３は、第１の増幅ゲート電極２２ａ側から順に形成された低濃度不純物領域５０、高濃度不純物領域５１で構成される。また、ドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７を兼ねる高濃度不純物領域２８で構成されている。
【００８９】
第２の増幅トランジスタＴｒａ−２は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第２の増幅ゲート電極２２ｂと、その第２の増幅ゲート電極２２ｂを挟む領域に形成されたソース領域５４、ドレイン領域５５で構成される。第２の増幅トランジスタＴｒａ−２のソース領域５４は、第２の増幅ゲート電極２２ｂ側から順に形成された低濃度不純物領域５２、高濃度不純物領域５１で構成され、ドレイン領域５５は高濃度不純物領域６１のみで構成されている。
そして、第２の増幅トランジスタＴｒａ−２のソース領域５４を構成する高濃度不純物領域５１は、第１の増幅トランジスタＴｒａ−１のソース領域５３を構成する高濃度不純物領域５１を兼ねる構成とされる。
【００９０】
本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース領域５３，５４がＬＤＤ構造とされる。一方、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のドレイン領域３８，５５及びリセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７がシングルドレイン構造とされている。
【００９１】
図２０は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。本実施形態例においても、各画素トランジスタのゲート電極を形成するまでの工程は、図５Ａと同様であるから、説明を省略する。各ゲート電極を形成した後、図２０に示すように、各ゲート電極を含む半導体基板４１上部に所望の開口部５６ａを有するレジストマスク５６を形成する。本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース領域５３，５４を開口するように開口部５６ａを形成する。
【００９２】
図２１に、半導体基板４１上にレジストマスク５６を形成したときの平面構成図を示す。図２１に示すように、第１の増幅ゲート電極２２ａのソース側におけるレジストマスク５６の開口部５６ａ端部の位置は、第１の増幅ゲート電極２２ａ上部とされる。同様に、第２の増幅ゲート電極２２ｂのソース側におけるレジストマスク５６の開口部５６ａ端部の位置は第２の増幅ゲート電極２２ｂ上部とされる。また、その他の開口部５６ａ端部は、画素トランジスタのアクティブ領域３９を囲むように形成された素子分離部２４上部に位置するように形成される。
【００９３】
そして、このレジストマスク５６をマスクとしてｎ型の不純物を低濃度にイオン注入することにより、第１の増幅ゲート電極２２ａのソース側、第２の増幅ゲート電極２２ｂのソース側に低濃度不純物領域５０，５２を形成する。このとき、第１及び第２の増幅ゲート電極２２ａ，２２ｂ側では、各増幅ゲート電極をマスクとしたセルフアラインで低濃度不純物領域５０，５２が形成される。
その後、図５Ｃ及び図５Ｄと同様にして、サイドウォール４０、高濃度不純物領域２６，２８，５１，６１を形成することにより、各画素トランジスタが形成される。
【００９４】
本実施形態例では、増幅トランジスタが画素毎に２つずつ並列に形成される。このため、増幅ゲート電極のゲート面積をそれほど縮小せずに、相互コンダクタンスｇｍの向上を図ることができる。また、２つずつ増幅トランジスタを並列に配置する場合、２つの増幅トランジスタのソース側が近接するように配置することで、低濃度不純物領域を形成するためのレジストマスクの開口部を大きく形成でき、加工が容易となる。
その他、第１の実施形態と同様の効果を得ることができる。
【００９５】
上述した第１〜第４の実施形態では、画素トランジスタとして、ｎチャネル型のＭＯＳトランジスタを例に説明したが、ｐチャネル型のＭＯＳトランジスタを構成する例としてもよい。ｐチャネル型のＭＯＳトランジスタとする場合には、本開示において、ｐ型不純物領域とｎ型不純物領域の導電型を入れ替えた構成とすればよい。
【００９６】
本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００９７】
さらに、本開示は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００９８】
また、本開示は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００９９】
〈５．第５の実施形態：電子機器〉
次に、本開示の第５の実施形態に係る電子機器について説明する。図２２は、本開示の第５の実施形態に係る電子機器２００の概略構成図である。
【０１００】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。本実施形態例の電子機器２００は、固体撮像装置１として上述した本開示の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【０１０１】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【０１０２】
本実施形態例の電子機器２００では、固体撮像装置１においてＯＢ画素領域におけるノイズの低減が図られるため、画質の向上が図られる。
【０１０３】
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。また、本実施形態例では、電子機器２００を構成する固体撮像装置として、第１の実施形態に係る固体撮像装置１を適用したが、その他、第２〜第４の実施形態に係る固体撮像装置を適用することもできる。
【０１０４】
以上、本開示の固体撮像装置、固体撮像装置の製造方法、及び電子機器について説明したが、特許請求の範囲を逸脱しない範囲において、種々の組み合わせが可能である。
【０１０５】
本開示は以下の構成をとることもできる。
（１）
受光した光の光量に応じた信号電荷を生成する光電変換部と、
前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、
を備える固体撮像装置。
【０１０６】
（２）
前記増幅ゲート電極のソース側では、前記低濃度不純物領域に連続する基板領域であって、前記増幅ゲート電極から離間した基板領域に、前記低濃度不純物領域よりも高い不純物濃度で構成された高濃度不純物領域が形成されている
（１）記載の固体撮像装置。
【０１０７】
（３）
前記画素トランジスタのうち、リセットトランジスタは、基板上に形成されたリセットゲート電極と、前記リセットゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域とで構成される
（１）又は（２）に記載の固体撮像装置。
【０１０８】
（４）
前記画素トランジスタのうち、選択トランジスタは、基板上に形成された選択ゲート電極と、前記選択ゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記選択ゲート電極のソース側及びドレイン側に形成されたそれぞれの高濃度不純物領域と前記選択ゲート電極との間の基板領域に形成された低濃度不純物領域とで構成される
（１）〜（３）のいずれかに記載の固体撮像装置。
【０１０９】
（５）
前記増幅トランジスタのソース側の高濃度不純物領域は、前記選択トランジスタのドレイン側の高濃度不純物領域を兼ねる
（１）〜（４）のいずれかに記載の固体撮像装置。
【０１１０】
（６）
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は前記選択トランジスタのドレイン側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
（１）〜（４）のいずれかに記載の固体撮像装置。
【０１１１】
（７）
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は他方の増幅トランジスタのソース側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
（１）〜（４）に記載の固体撮像装置。
【０１１２】
（８）
入射した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタからなる複数の画素を備える固体撮像装置の製造方法において、
基板上に、前記複数の画素トランジスタを構成するゲート電極を形成する工程と、
前記複数の画素トランジスタのうち、少なくとも、増幅トランジスタを構成する増幅ゲート電極のソース側の基板領域を開口し、ドレイン側の基板領域を被覆するレジストマスクを形成する工程と、
前記レジストマスクを介して前記基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域を形成する工程と、
前記レジストマスクを除去し、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記複数の画素トランジスタを構成するゲート電極のソース側及びドレイン側の基板領域に、前記基板と逆導電型の不純物をイオン注入し、前記低濃度不純物拡散領域よりも高い不純物領域からなる高濃度不純物領域を形成する工程と、
を含む
固体撮像装置の製造方法。
【０１１３】
（９）
前記レジストマスクは、リセットトランジスタのソース側及びドレイン側を被覆するように形成する
（８）に記載の固体撮像装置の製造方法。
【０１１４】
（１０）
前記レジストマスクは、選択トランジスタのソース側及びドレイン側を開口するように形成する
（８）又は（９）に記載の固体撮像装置の製造方法。
【０１１５】
（１１）
光学レンズと、
受光した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【符号の説明】
【０１１６】
１・・・固体撮像装置、２・・・画素、３・・・画素領域、４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・出力回路、８・・・制御回路、９・・・垂直信号線、１０・・・水平信号線、１１・・・基板、２０・・・転送ゲート電極、２１・・・リセットゲート電極、２２・・・増幅ゲート電極、２２ａ・・・第１の増幅ゲート電極、２２ｂ・・・第２の増幅ゲート電極、２３・・・選択ゲート電極、２４・・・素子分離部、２５，３２，３６，４７，５３，５４・・・ソース領域、２６，２８，３０，３５，４６，５１，５７，６１・・・高濃度不純物領域、２７，３３，４８，５５，５９・・・ドレイン領域、２９，３１，３４，４５，５０，５２，６０・・・低濃度不純物領域、３７・・・ゲート絶縁膜、３９・・・アクティブ領域、４０・・・サイドウォール、４１・・・半導体基板、２００・・・電子機器、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路
【技術分野】
【０００１】
本開示は、ＣＭＯＳ型の固体撮像装置とその製造方法に関する。また、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Charge Coupled Device）型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型固体撮像装置とに大別される。ＣＣＤ型固体撮像装置とＣＭＯＳ型固体撮像装置とを比較すると、ＣＣＤ型固体撮像装置では、信号電荷の転送に高い駆動電圧を必要とするため、ＣＭＯＳ型固体撮像装置に比べて電源電圧が高くならざるを得ない。このように、消費電力の点などから、ＣＭＯＳ型固体撮像装置が、ＣＣＤ型固体撮像装置に比べて有利とされている。
【０００３】
従って、近年、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載されている固体撮像装置としては、ＣＣＤ型固体撮像装置よりも有利なＣＭＯＳ型固体撮像装置が多く用いられている。
【０００４】
ＣＭＯＳ型固体撮像装置は、受光に応じて信号電荷を生成するフォトダイオードからなる受光部と、受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、複数のＭＯＳトランジスタによって構成されている。複数のＭＯＳトランジスタとしては、転送トランジスタ、リセットトランジスタ、アンプトランジスタ、選択トランジスタが挙げられ、これらのＭＯＳトランジスタは、上層に形成された多層配線層の所望の配線層に接続されている。ＣＭＯＳ型固体撮像装置では、受光部で生成、蓄積された信号電荷が転送トランジスタにより画素毎にフローティングディフュージョン部に読み出される。そして、フローティングディフュージョン部で読み出された信号電荷は、増幅トランジスタにより増幅されて、選択トランジスタにより選択的に多層配線層に形成された垂直信号線に出力される。
【０００５】
このようなＣＭＯＳ型固体撮像装置では、画素を構成するＭＯＳトランジスタにおいて、ゲート長の縮小化に伴う短チャネル効果を改善するため、ＬＤＤ構造が採用されている（特許文献１）。図２３に、従来の固体撮像装置における画素トランジスタの断面構成例を示す。図２３では、リセットトランジスタＴｒ１、増幅トランジスタＴｒ２、選択トランジスタＴｒ３を示している。
【０００６】
図２３に示すように、従来の固体撮像装置では、各画素トランジスタＴｒ１〜Ｔｒ３は、基板１００の表面にゲート絶縁膜１０３を介して形成されたゲート電極１０１と、そのゲート電極１０１を挟む基板領域に形成されるソース・ドレイン領域で構成されている。ゲート電極１０１の側面には絶縁膜からなるサイドウォール１０２が形成されている。また、ソース・ドレイン領域は、ゲート電極１０１側から順に形成された低濃度不純物領域１０４と、高濃度不純物領域１０５で構成されている。
【０００７】
低濃度不純物領域１０４は、ゲート電極１０１の形成後、基板１００を構成する不純物領域とは反対導電型の不純物を低濃度にイオン注入することで形成される。一方、高濃度不純物領域１０５は、サイドウォール１０２形成後、基板１００を構成する不純物領域とは反対導電型の不純物を、低濃度不純物領域１０４よりも高濃度にイオン注入することで形成される。
【０００８】
一般的に、ＬＤＤ構造を有するＭＯＳトランジスタでは、ゲート電極１０１を挟んで形成されるソース領域、ドレイン領域が対称となるように形成されている。すなわち、ソース領域、及びドレイン領域の両方が、ゲート電極１０１側から順に形成された低濃度不純物領域１０４、高濃度不純物領域１０５を備える。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−５６５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、近年、ＣＭＯＳ型の固体撮像装置では、高画質の映像を得るため多画素化が進み、さらにコスト削減の要求により小型化が進んでいる。また、画素の縮小化が進んでも、一定の飽和電荷量（Ｑｓ）は確保しなければならないという要請があり、フォトダイオードにさく面積を縮小化できない。それ故に、増幅トランジスタやリセットトランジスタ、選択トランジスタ等が形成されるアクティブ領域の縮小化がますます求められてきている。そうすると、増幅トランジスタの面積縮小により１／ｆノイズの増加と、ＲＴＳ（Random Telegraph Signal）の増加が引き起こされ、ランダムノイズの増加や、撮像特性の悪化を引き起こす。
【００１１】
上述の点に鑑みて、本開示は、ランダムノイズの低減が図られた固体撮像装置を提供することを目的とする。また、その固体撮像装置を備えることにより、画質の向上が図られた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本開示の固体撮像装置は、受光した光の光量に応じた信号電荷を生成する光電変換部と、光電変換部で生成された信号電荷を読み出す複数の画素トランジスタを備える。画素トランジスタのうち、増幅トランジスタは、基板上に形成された増幅ゲート電極と、その増幅ゲート電極のドレイン側、及びソース側の基板領域に形成された不純物領域で構成される。増幅ゲート電極のドレイン側に形成された不純物領域は、高濃度不純物領域で構成される。また、増幅ゲート電極のソース側に形成された不純物領域は、ドレイン側に形成された高濃度不純物領域よりも低い不純物濃度で構成された低濃度不純物領域を備えた構成とされる。
【００１３】
本開示の固体撮像装置では、増幅トランジスタにおいて、ドレイン側に低濃度不純物領域が形成されないため実効ゲート長を大きくすることができる。さらに、増幅トランジスタのソース側を低濃度不純物領域で構成とすることで、増幅ゲート電極のソース側の基板表面におけるポテンシャル変動を抑えることができる。
【００１４】
本開示の固体撮像装置の製造方法は、基板上に、複数の画素トランジスタを構成するゲート電極を形成する工程を有する。また、複数の画素トランジスタのうち、少なくとも、増幅トランジスタを構成する増幅ゲート電極のソース側の基板領域を開口し、ドレイン側の基板領域を被覆するレジストマスクを形成する工程を有する。また、レジストマスクを介して、基板領域に基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域を形成する工程を有する。また、レジストマスクを除去し、ゲート電極の側壁にサイドウォールを形成する工程を有する。また、複数の画素トランジスタを構成するゲート電極のソース側及びドレイン側の基板領域に、基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域よりも高い不純物領域からなる高濃度不純物領域を形成する工程を有する。
【００１５】
本開示の固体撮像装置の製造方法では、増幅トランジスタのドレイン側が、高濃度不純物領域のみで形成される。また、増幅トランジスタのソース側では、サイドウォール形成前に低濃度不純物領域が形成される。このため、ドレイン側のサイドウォール下に低濃度不純物領域が形成されないので、実効ゲート長を大きくすることができる。また、ソース側のサイドウォール下には低濃度不純物領域が形成されるため、増幅ゲート電極のソース側の基板表面におけるポテンシャル変動を抑えることができる。
【００１６】
本開示の電子機器は、光学レンズと、上述の固体撮像装置であって、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路を備える。
【発明の効果】
【００１７】
本開示によれば、増幅トランジスタのゲート電極の面積を変えることなく、１／ｆノイズやＲＴＳの低減が図られた固体撮像装置が得られる。また、その固体撮像装置を用い、画質の向上が図られた電子機器が得られる。
【図面の簡単な説明】
【００１８】
【図１】本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
【図２】本開示の第１の実施形態に係る固体撮像装置を構成する画素の等価回路図である。
【図３】本開示の第１の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図４】図３のＡ−Ａ線上に沿う断面構成を示す図である。
【図５】Ａ〜Ｄ 本開示の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図６】第１の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図７】増幅トランジスタのソース・ドレイン領域の構成をそれぞれ変えた場合の１／ｆノイズを比較した実験結果を示す図である。
【図８】変形例に係る固体撮像装置の断面構成図である。
【図９】本開示の第２の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図１０】図９のＢ−Ｂ線上に沿う断面構成を示す図である。
【図１１】本開示の第１の実施形態に係る固体撮像装置の製造方法を示す図である。
【図１２】第２の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図１３】本開示の第２の実施形態の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示した図である。
【図１４】本開示の第３の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図１５】図１４のＣ−Ｃ線上に沿う断面構成を示す図である。
【図１６】本開示の第３の実施形態の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示した図である。
【図１７】第３の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図１８】本開示の第４の実施形態に係る固体撮像装置の単位画素の平面レイアウト図である。
【図１９】図１８のＤ−Ｄ線上に沿う断面構成を示す図である。
【図２０】本開示の第４の実施形態の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示した図である。
【図２１】第４の実施形態において、半導体基板上部に低濃度不純物領域形成の為のレジストマスクを形成したときの平面構成図である。
【図２２】本開示の第５の実施形態に係る電子機器の概略構成図である。
【図２３】従来の固体撮像装置の画素トランジスタにおける断面構成を示す図である。
【発明を実施するための形態】
【００１９】
以下に、本開示の実施形態に係る固体撮像装置とその製造方法、及びその固体撮像装置を備えた電子機器の一例を、図を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１ 全体構成
１−２ 要部の構成
１−３ 製造方法
２．第２の実施形態：固体撮像装置
３．第３の実施形態：固体撮像装置
４．第４の実施形態：固体撮像装置
５．第５の実施形態：電子機器
【００２０】
〈１．第１の実施形態：固体撮像装置〉
［１−１ 全体構成］
図１は、本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２１】
画素２は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、増幅ランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００２２】
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２３】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２４】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００２５】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００２６】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２７】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００２８】
［１−２ 要部の構成］
図２は、本実施形態例の固体撮像装置を構成する画素の等価回路図である。本実施形態例の固体撮像装置１における単位画素２は、光電変換素子であるフォトダイオードＰＤと、転送トランジスタＴｒｔと、リセットトランジスタＴｒｒと、増幅トランジスタＴｒａと、及び選択トランジスタＴｒｓとで構成されている。これらの画素トランジスタとしては、本例ではｎチャネルＭＯＳトランジスタを用いている。
【００２９】
転送トランジスタＴｒｔは、そのソースがフォトダイオードＰＤのカソード側に接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。また、転送トランジスタＴｒｔのソース・ドレイン間の転送ゲート電極２０には転送パルスφＴＲＧを供給する転送配線が接続されている。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（本実施形態例では電子）は、転送トランジスタＴｒｔの転送ゲート電極２０に転送パルスφＴＲＧが印加されることによって、フローティングディフュージョン部ＦＤに転送される。
【００３０】
リセットトランジスタＴｒｒは、そのドレインが電源電圧ＶＤＤに接続され、ソースがフローティングディフュージョン部ＦＤに接続されている。また、リセットトランジスタＴｒｒのソース・ドレイン間のリセットゲート電極２１にはリセットパルスφＲＳＴを供給するリセット配線が接続されている。フォトダイオードＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、リセットトランジスタＴｒｒのリセットゲート電極２１にリセットパルスφＲＳＴを印加する。これにより、フローティングディフュージョン部ＦＤの電位が電源電圧ＶＤＤによりＶＤＤレベルにリセットされる。
【００３１】
増幅トランジスタＴｒａは、そのドレインが電源電圧ＶＤＤに接続され、そのソースが選択トランジスタＴｒｓのドレインに接続されている。そして、増幅トランジスタＴｒａのソース・ドレイン間の増幅ゲート電極２２は、フローティングディフュージョン部ＦＤに接続されている。この増幅トランジスタＴｒａは、電源電圧ＶＤＤを負荷とするソースフォロア回路を構成しており、フローティングディフュージョン部ＦＤの電位変化に応じた画素信号が出力される。
【００３２】
選択トランジスタＴｒｓは、そのドレインが増幅トランジスタＴｒａのソースに接続され、そのソースが垂直信号線９に接続されている。また、選択トランジスタＴｒｓのソース・ドレイン間の選択ゲート電極２３には、選択パルスφＳＥＬを供給する選択配線が接続されている。画素毎に選択パルスφＳＥＬが選択ゲート電極２３に供給されることにより増幅トランジスタＴｒａで増幅された画素信号が垂直信号線９に出力される。
【００３３】
以上の構成を有する固体撮像装置１では、転送パルスφＴＲＧを転送ゲート電極２０に供給することによってフォトダイオードＰＤに蓄積された信号電荷が、転送トランジスタＴｒｔによりフローティングディフュージョン部ＦＤに読み出される。信号電荷が読み出されることによりフローティングディフュージョン部ＦＤの電位が変位し、その電位変化が増幅ゲート電極２２に伝達される。そして、増幅ゲート電極２２に供給された電位が増幅トランジスタＴｒａにより増幅され、画素信号として選択トランジスタＴｒｓにより選択的に垂直信号線９に出力される。
【００３４】
また、リセットゲート電極２１にリセットパルスφＲＳＴを供給することによって、フローティングディフュージョン部ＦＤに読み出された信号電荷はリセットトランジスタＴｒｒにより電源電圧ＶＤＤ付近の電位と同電位になるようにリセットされる。そして、垂直信号線９に出力された画素信号は、その後、図１に示したカラム信号処理回路５、水平信号線１０、出力回路７を介して出力される。
【００３５】
図３に、本実施形態例の単位画素の平面レイアウト図を示す。図３では、転送トランジスタＴｒｔの図示を省略している。図３に示すように、各画素２では中央部にフォトダイオードＰＤが形成されている。そして、そのフォトダイオードＰＤが形成された領域の一方の側にリセットトランジスタＴｒｒ、増幅トランジスタＴｒａ、選択トランジスタＴｒｓがこの順に連続して配置されている。また、フォトダイオードＰＤと、各画素トランジスタのソース・ドレイン領域などが形成されるアクティブ領域（活性領域）３９間などは、ＳＴＩ（Shallow Trench Isolation）からなる素子分離部２４により電気的に分離されている。
【００３６】
図４に、図３のＡ−Ａ線上に沿う断面構成を示す。図４に示すように、各画素トランジスタＴｒｒ，Ｔｒａ，Ｔｒｓは、半導体基板４１に形成されたソース・ドレイン領域２５，２７，３８，３２，３３，３６と、そのソース・ドレイン間に形成されたゲート電極２１，２２，２３とを有して構成されている。本実施形態例では、半導体基板４１において、各画素トランジスタＴｒｒ，Ｔｒａ，Ｔｒｓが形成される素子形成領域は例えばｐ型の半導体領域で構成され、各画素トランジスタＴｒｒ，Ｔｒａ，Ｔｒｓを構成するソース・ドレイン領域２５，２７，３８，３２，３３，３６は、素子形成領域とは反対導電型のｎ型不純物領域で構成される。
【００３７】
リセットトランジスタＴｒｒは、半導体基板４１の上部に形成されたリセットゲート電極２１と、そのリセットゲート電極２１を挟む基板領域に形成されたソース領域２５及びドレイン領域２７とで構成されている。
リセットゲート電極２１は、例えばポリシリコンより構成されており、半導体基板４１の表面に、シリコン酸化膜からなるゲート絶縁膜３７を介して形成されている。また、リセットゲート電極２１の側面には、シリコン酸化膜、シリコン窒化膜などの絶縁膜からなるサイドウォール４０が形成されている。
【００３８】
リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７は、半導体基板４１のｐ型の半導体領域からなる素子形成領域とは反対導電型であるｎ型の高濃度不純物領域２６，２８で構成される。この高濃度不純物領域２６，２８は、後述するＬＤＤ（Lightly Doped Drain）構造を構成するための低濃度不純物領域よりも不純物濃度の高い不純物領域とされている。
以下の説明において、この高濃度不純物領域２６，２８と同等の不純物濃度とされる領域を「高濃度不純物領域」とし、高濃度不純物領域よりも低い不純物濃度で構成されたｎ型の不純物領域を「低濃度不純物領域」として説明する。
【００３９】
増幅トランジスタＴｒａは、半導体基板４１の上部に形成された増幅ゲート電極２２と、その増幅ゲート電極２２を挟む基板領域に形成されたソース領域３２及びドレイン領域３８とで構成されている。
増幅ゲート電極２２は、例えばポリシリコンより構成されており、半導体基板４１の表面に、シリコン酸化膜からなるゲート絶縁膜３７を介して形成されている。また、増幅ゲート電極２２の側面には、シリコン酸化膜、シリコン窒化膜などの絶縁膜からなるサイドウォール４０が形成されている。
【００４０】
また、増幅トランジスタＴｒａのソース領域３２は、増幅ゲート電極２２側から順に形成された低濃度不純物領域２９、高濃度不純物領域３０で構成されている。
一方、増幅トランジスタＴｒａのドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７と共通の高濃度不純物領域２８で構成されている。すなわち、増幅トランジスタＴｒａのドレイン領域３８は、リセットトランジスタのドレイン領域２７を兼ねる。
【００４１】
選択トランジスタＴｒｓは、半導体基板４１の上部に形成された選択ゲート電極２３と、その選択ゲート電極２３を挟む基板領域に形成されたソース領域３６及びドレイン領域３３とで構成されている。
選択ゲート電極２３は、例えばポリシリコンより構成されており、半導体基板４１の表面に、シリコン酸化膜からなるゲート絶縁膜３７を介して形成されている。また、選択ゲート電極２３の側面には、シリコン酸化膜、シリコン窒化膜などの絶縁膜からなるサイドウォール４０が形成されている。
【００４２】
選択トランジスタＴｒｓのソース領域３６は、選択ゲート電極２３側から順に形成された低濃度不純物領域３４、高濃度不純物領域３５から構成されている。また、選択トランジスタＴｒｓのドレイン領域３３は、選択ゲート電極２３側から順に形成された低濃度不純物領域３１、高濃度不純物領域３０から構成され、高濃度不純物領域３０は増幅トランジスタＴｒａのソース領域３２を構成する高濃度不純物領域３０を兼ねる。
【００４３】
以上のように、本実施形態例では、リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７、増幅トランジスタＴｒａのドレイン領域３８が高濃度不純物領域のみで構成されたシングルドレイン構造とされている。一方、増幅トランジスタＴｒａのソース領域３２、選択トランジスタＴｒｓのソース領域３６及びドレイン領域３３が、高濃度不純物領域と、その高濃度不純物領域とゲート電極との間に形成された低濃度不純物領域で構成されたＬＤＤ構造とされている。
【００４４】
［１−３ 製造方法］
次に、本実施形態例の固体撮像装置の製造方法について説明する。図５Ａ〜図５Ｄは、本実施形態例の固体撮像装置１の画素トランジスタが形成される領域の製造方法を示す工程図である。
【００４５】
まず、図５Ａに示すように、半導体基板４１の表面にシリコン酸化膜からなるゲート絶縁膜３７を形成し、そのゲート絶縁膜３７上部にポリシリコン材料層を形成し、パターニングする。これにより、半導体基板４１表面の所望の領域に、ゲート絶縁膜３７を介して形成されたリセットゲート電極２１、増幅ゲート電極２２、選択ゲート電極２３が形成される。
【００４６】
次に、図５Ｂに示すように、半導体基板４１の表面側に、増幅ゲート電極２２のソース側（選択ゲート電極２３のドレイン側）と、選択ゲート電極２３のソース側を開口する開口部４２ａが形成されたレジストマスク４２を形成する。図６に、半導体基板４１上部にレジストマスク４２を形成したときの平面構成図を示す。図６に示すように、増幅ゲート電極２２のソース側におけるレジストマスク４２の開口部４２ａ端部の位置は、増幅ゲート電極２２上部とされる。また、選択ゲート電極２３のソース側におけるレジストマスク４２の開口部４２ａ端部の位置は、画素トランジスタのアクティブ領域３９を囲むように形成された素子分離部２４上部とされる。
【００４７】
次に、レジストマスク４２をマスクとしてｎ型の不純物を低濃度にイオン注入する。これにより、増幅ゲート電極２２のソース側、選択ゲート電極２３のソース側及びドレイン側に、低濃度不純物領域２９，３１，３４が形成される。ここで、これらの低濃度不純物領域２９，３１，３４は、増幅ゲート電極２２のソース側、選択ゲート電極２３のドレイン側及びソース側の端部において、各ゲート電極をマスクとしたセルフアラインにより形成される。また、不純物が拡散するため、各低濃度不純物領域２９，３１，３４は各ゲート電極下に少しオーバーフローするように形成される。
【００４８】
次に、レジストマスク４２を除去し、図５Ｃに示すように各ゲート電極の側面に絶縁膜からなるサイドウォール４０を形成する。このサイドウォール４０は、例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの積層膜で構成することができる。
【００４９】
次に、各画素トランジスタが形成される領域を開口する図示しないレジストマスクを形成した後、図５Ｄに示すように、ｎ型の不純物を前工程で形成した低濃度不純物領域２９，３１，３４よりも高濃度にイオン注入する。これにより、高濃度不純物領域２６，２８，３０，３５を形成する。これらの高濃度不純物領域２６，２８，３０，３５は、各ゲート電極のソース側及びドレイン側においてサイドウォール４０をマスクとしたセルフアラインにより形成される。また、不純物が拡散するため、各高濃度不純物領域２６，２８，３０，３５は、各サイドウォール４０下に少しオーバーフローするように形成される。
【００５０】
その後、フォトダイオードＰＤ等をイオン注入により形成し、本実施形態例の固体撮像装置１が形成される。また、図示を省略するが、転送トランジスタＴｒｔについても、他の画素トランジスタと同様の工程で形成される。
【００５１】
以上のように、ＬＤＤ構造をなすソース領域及びドレイン領域では、サイドウォール下に形成された低濃度不純物領域と、ゲート電極から、低濃度不純物領域を挟んで離間した領域に形成された高濃度不純物領域が形成される。また、シングルドレイン構造をなすソース領域及びドレイン領域は、サイドウォール形成後のイオン注入によって形成される高濃度不純物領域のみで構成される。
【００５２】
ところで、固体撮像装置１では増幅トランジスタＴｒａで発生する周波数に比例した１／ｆノイズは、ゲート長を長くし、ゲート幅を大きくすることにより低減できる。
本実施形態例では、増幅トランジスタＴｒａにおいて、ドレイン領域３８が高濃度不純物領域２８のみで構成されたシングルドレイン構造とされ、ソース領域３２が、低濃度不純物領域２９及び高濃度不純物領域３０で構成されたＬＤＤ構造とされている。このため、ソース・ドレイン領域の両方がＬＤＤ構造とされた従来の増幅トランジスタのゲート長Ｌ（図２３）に比較すると、増幅ゲート電極面積を同じとしたときに、本実施形態例における増幅トランジスタＴｒａの実効ゲート長Ｌｅｆｆ（図４）が大きくなる。これにより、増幅ゲート電極２２の大きさを変えることなく、ノイズ特性を改善することができる。
【００５３】
図７に、増幅トランジスタＴｒａのソース・ドレイン領域の構成をそれぞれ変えた場合の１／ｆノイズを比較した実験結果を示す。図７のＡは、増幅トランジスタのソース・ドレイン領域を、どちらもＬＤＤ構造とした従来の構造における固体撮像装置の１／ｆノイズを調べたものである。また、図７のＢは、ドレイン側をシングルドレイン構造とし、ソース側をＬＤＤ構造とした本実施形態例の構造における固体撮像装置１の１／ｆノイズを調べたものである。また、図７のＣは、増幅トランジスタのソース・ドレイン領域をどちらもシングルドレイン構造とした場合における固体撮像装置の１／ｆノイズを調べたものである。
【００５４】
従来の増幅トランジスタの１／ｆノイズを１としたとき、本実施形態例の増幅トランジスタＴｒａ（図７のＢ）では、１／ｆノイズを０．８に低減できた。一方、本実施形態例の固体撮像装置よりもさらにゲート長を長くするために、ソース領域、ドレイン領域をどちらもシングルドレイン構造とした場合（図７のＣ）における１／ｆノイズは、従来の増幅トランジスタよりも２倍以上に悪化した。増幅トランジスタで発生するノイズは、特に、ゲート−ソース間のポテンシャル変動が影響すると考えられる。図７のＣでは、増幅トランジスタのソース側のサイドウォール下の界面準位やトラップによるポテンシャル変動に起因してノイズが増加したものと考えられる。したがって、増幅トランジスタＴｒｓのソース側の低濃度不純物領域は必要であることがわかる。
【００５５】
このように、本実施形態例では、増幅トランジスタのソース側をＬＤＤ構造とすることでソース近傍のポテンシャル変動に起因するランダムノイズが抑制される。さらに、増幅トランジスタのドレイン側をシングルドレイン構造とすることで実効ゲート長を大きくすることができ、１／ｆノイズ、及びＲＴＳ（Random Telegraph Signal）の低減を図ることができる。
【００５６】
ところで、増幅トランジスタＴｒａのドレイン領域３８のみシングルドレイン構造を有するように形成する場合、低濃度不純物領域２９を形成するためのレジストマスクのパターンが微細化する。これに対し、本実施形態例では、増幅ゲート電極２２のドレイン側に配置されるリセットトランジスタＴｒｒをシングルドレイン構造とし、増幅ゲート電極２２のソース側に配置される選択トランジスタＴｒｓをＬＤＤ構造とする構成を採る。したがって、低濃度不純物領域２９を形成する際に用いるレジストマスク４２は増幅ゲート電極２２のドレイン側を被覆すると共にソース側を開口するパターンとすればよい。このため、増幅ゲート電極２２のソース側にのみ低濃度不純物領域を形成する場合に比べレジストマスクのパターン形成が容易になり、加工が容易になる。
【００５７】
また、本実施形態例の固体撮像装置１では、増幅トランジスタＴｒｒのソース領域３２を低濃度不純物領域２９、高濃度不純物領域３０で構成したが、この高濃度不純物領域３０は形成されなくてもよい。
以下に、本実施形態例の変形例として、増幅トランジスタＴｒａのソース領域と選択トランジスタＴｒｓとドレイン領域が低濃度不純物領域のみで形成される場合について説明する。
【００５８】
図８は、変形例に係る固体撮像装置の断面構成図である。図８は、図３に示した平面構成のＡ−Ａ線上に沿う断面構成に対応した図である。図８において、図４に対応する部分には同一符号を付し、重複説明を省略する。
【００５９】
ここで示す変形例は、画素領域の縮小化により、増幅ゲート電極２２と選択ゲート電極２３との間隔が狭くなったときの構成例である。固体撮像装置では、増幅トランジスタＴｒａのソース側が選択トランジスタＴｒｓのドレイン側と接続されていればよく、増幅ゲート電極２２と選択ゲート電極２３間に電極が形成されることがない。したがって、画素領域の縮小化に伴う画素トランジスタ面積の縮小化では、増幅ゲート電極２２と選択ゲート電極２３との間隔を狭め、増幅トランジスタのゲート長を長くすることでノイズ特性を改善できる。
【００６０】
しかしながら、図８に示すように、増幅ゲート電極２２と選択ゲート電極２３との間隔が狭くなることにより、互いのゲート電極に形成されるサイドウォール４０によってゲート電極間が埋められることがある。このような場合、サイドウォール４０の形成後にイオン注入によって形成される高濃度不純物領域が、増幅ゲート電極２２のソース側と選択ゲート電極２３のドレイン側に形成されない。
【００６１】
したがって、変形例に係る固体撮像装置では、図８に示すように、増幅トランジスタＴｒａのソース領域５８と選択トランジスタＴｒｓのドレイン領域５９は、サイドウォール４０形成前に形成する低濃度不純物領域６０のみで構成されることとなる。
【００６２】
このような変形例においても、増幅トランジスタＴｒａのソース側を低濃度不純物領域６０で形成することにより、増幅トランジスタＴｒａのソース側のポテンシャル変動に起因するノイズを低減することができる。また、増幅トランジスタＴｒａのドレイン側を高濃度不純物領域２８のみで形成することによる実効ゲート長の拡大に起因する１／ｆノイズの低減が図られる。
【００６３】
〈２．第２の実施形態：固体撮像装置〉
次に、本開示の第２の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるため、重複説明を省略する。また、本実施形態例の固体撮像装置は、第１の実施形態に係る固体撮像装置１において選択トランジスタＴｒｓが構成されない例である。したがって、画素２を構成する等価回路では、増幅トランジスタＴｒａのソースが垂直信号線９に接続される。
【００６４】
図９に、本実施形態例の単位画素の平面レイアウト図を示し、図１０に、図９のＢ−Ｂ線上に沿う断面構成を示す。図９及び図１０では、転送トランジスタの図示を省略している。図９及び図１０において、図３及び図４に対応する部分には同一符号を付し、重複説明を省略する。
【００６５】
本実施形態例では、図３に示すように、フォトダイオードＰＤの一方の側にリセットトランジスタＴｒｒ、増幅トランジスタＴｒａがこの順に連続して配置されている。
【００６６】
本実施形態例においても、増幅トランジスタＴｒａのソース領域３２は増幅ゲート電極２２側から順に形成された低濃度不純物領域２９、高濃度不純物領域３０で構成される。また、増幅トランジスタＴｒａのドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７を兼ねる高濃度不純物領域２８で構成されている。
【００６７】
また、リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７は、それぞれ高濃度不純物領域２６,２８のみで構成されている。すなわち、本実施形態例では、増幅トランジスタＴｒａのソース領域３２のみがＬＤＤ構造とされ、増幅トランジスタＴｒａのドレイン領域３８と、リセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７がシングルドレイン構造とされている。
【００６８】
図１１は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。本実施形態例においても、各画素トランジスタのゲート電極を半導体基板４１上部に形成した後、各ゲート電極を含む半導体基板４１上部に、増幅ゲート電極２２のソース側が開口される開口部４３ａを有するレジストマスク４３を形成する。
【００６９】
図１２に、半導体基板４１上にレジストマスク４３を形成したこのとき平面構成図を示す。図１２に示すように、増幅ゲート電極２２のソース側におけるレジストマスク４３の開口部４３ａ端部の位置は、増幅ゲート電極２２上部とされる。また、その他の開口部４３ａ端部の位置は、画素トランジスタのアクティブ領域３９を囲むように形成された素子分離部２４上部とされる。
【００７０】
そして、このレジストマスク４３をマスクとしてｎ型の不純物を低濃度にイオン注入することにより、増幅ゲート電極２２のソース側に低濃度不純物領域２９を形成する。このとき、増幅ゲート電極２２側では、増幅ゲート電極２２をマスクとしたセルフアラインで低濃度不純物領域２９が形成される。
その後、図５Ｃ,図５Ｄと同様にして、サイドウォール４０、高濃度不純物領域２６，２８，３０を形成することにより、各画素トランジスタが形成される。
【００７１】
本実施形態例においても、増幅トランジスタＴｒａにおいて、そのソース領域３２が低濃度不純物領域２９及び高濃度不純物領域３０からなるＬＤＤ構造とされ、ドレイン領域３８が高濃度不純物領域２８のみで構成されたシングルドレイン構造とされる。このため、増幅ゲート電極２２の大きさを変えることなく、１／ｆノイズの低減が図られる。その他、第１の実施形態と同様の効果を得ることができる。
【００７２】
ところで、低濃度不純物領域２９を形成する際に用いるレジストマスク４３は、開口部４３ａが微細化すると加工が難しくなる。したがって、レジストマスク４３の開口面積が大きく採れる方が好ましい。図１３に、本実施形態例の固体撮像装置において、レジストマスクの開口部の開口面積を拡大するためのレイアウトの一例を示す。
【００７３】
図１３に示すように、水平方向に隣接する２つの画素２において、それぞれの画素トランジスタの配置が対称となるように構成する。このようにすることで、隣接する２つの画素において、増幅トランジスタＴｒａのソース領域３２が隣り合う。したがって、図１３に示すように、低濃度不純物領域２９を形成する際に用いるレジストマスク４４の開口部４４ａを２画素に渡って形成することができる。この結果、図１２に示した画素毎に低濃度不純物領域２９を形成する場合のレジストマスク４３の開口部４３ａに比較して、レジストのパターン形成が容易になり、加工が容易になる。
【００７４】
〈３．第３の実施形態：固体撮像装置〉
次に、本開示の第３の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるため、重複説明を省略する。また、本実施形態例の固体撮像装置は、第１の実施形態に係る固体撮像装置において画素毎に、増幅トランジスタが２つずつ構成される例である。したがって、画素を構成する等価回路では、フローティングディフュージョン部ＦＤに増幅トランジスタが２つ接続され、各増幅トランジスタのソースが選択トランジスタのドレインに接続され、各増幅トランジスタのドレインがリセットトランジスタのドレインに接続される。
【００７５】
図１４に、本実施形態例の単位画素２の平面レイアウト図を示し、図１５に、図１４のＣ−Ｃ線上に沿う断面構成を示す。図１４及び図１５では、転送トランジスタの図示を省略している。図１４及び図１５において、図３及び図４に対応する部分には同一符号を付し、重複説明を省略する。
【００７６】
図１４に示すように、本実施形態例では、フォトダイオードＰＤの一方の側にリセットトランジスタＴｒｒ、第１の増幅トランジスタＴｒａ−１、選択トランジスタＴｒｓ、第２の増幅トランジスタＴｒａ−２がこの順に連続して配置されている。
【００７７】
第１の増幅トランジスタＴｒａ−１は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第１の増幅ゲート電極２２ａと、その第１の増幅ゲート電極２２ａを挟む領域に形成されたソース領域４７、ドレイン領域３８で構成される。第１の増幅トランジスタＴｒａ−１のソース領域４７は、第１の増幅ゲート電極２２ａ側から順に形成された低濃度不純物領域４５、高濃度不純物領域４６で構成される。また、ドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７を兼ねる高濃度不純物領域２８で構成されている。
【００７８】
第２の増幅トランジスタＴｒａ−２は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第２の増幅ゲート電極２２ｂと、その第２の増幅ゲート電極２２ｂを挟む領域に形成されたソース領域３２、ドレイン領域４８で構成される。第２の増幅トランジスタＴｒａ−２のソース領域３２は、第２の増幅ゲート電極２２ｂ側から順に形成された低濃度不純物領域２９、高濃度不純物領域３０で構成される。また、ドレイン領域４８は高濃度不純物領域５７のみで構成されている。
【００７９】
そして、第２の増幅トランジスタＴｒａ−２のソース領域３２を構成する高濃度不純物領域３０は、選択トランジスタＴｒｓのドレイン領域３３を構成する高濃度不純物領域３０を兼ねる構成とされる。また、選択トランジスタＴｒｓのソース領域３６と第１の増幅トランジスタＴｒａ−２のソース領域４７との間は、ＳＴＩからなる素子分離部２４により電気的に分離されている。
【００８０】
本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース領域４７，３２、及び選択トランジスタＴｒｓのソース領域３６及びドレイン領域３３がＬＤＤ構造とさる。また、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−ｂのドレイン領域３８，４８及びリセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７がシングルドレイン構造とされている。
【００８１】
図１６は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。本実施形態例においても、各画素トランジスタのゲート電極を形成するまでの工程は、図５Ａと同様であるから、説明を省略する。各ゲート電極を形成した後、図１６に示すように、各ゲート電極を含む半導体基板４１上部に所望の開口部４９ａを有するレジストマスク４９を形成する。本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース側の領域、及び選択トランジスタＴｒｓのソース側、ドレイン側の領域を開口するように開口部４９ａを形成する。
【００８２】
図１７に、半導体基板４１上にレジストマスク４９を形成した状態の平面構成図を示す。図１７に示すように、第１の増幅ゲート電極２２ａのソース側におけるレジストマスク４９の開口部４９ａ端部の位置は、第１の増幅ゲート電極２２ａ上部とされる。同様に、第２の増幅ゲート電極２２ｂのソース側におけるレジストマスク４９の開口部４９ａ端部の位置は第２の増幅ゲート電極２２ｂ上部とされる。また、その他の開口部４９ａ端部の位置は、画素トランジスタのアクティブ領域３９を囲む素子分離部２４上部とされる。
【００８３】
そして、このレジストマスク４９をマスクとしてｎ型の不純物を低濃度にイオン注入する。これにより、第１の増幅ゲート電極２２ａのソース側、第２の増幅ゲート電極２２ｂのソース側、及び選択ゲート電極２３のソース側及びドレイン側に低濃度不純物領域４５，２９，３４，３１を形成する。このとき、それぞれの低濃度不純物領域は、各ゲート電極をマスクとしたセルフアラインで形成される。
その後、図５Ｃ，図５Ｄと同様にして、サイドウォール４０、高濃度不純物領域２６，２８，４６，３５，３０，５７を形成することにより、各画素トランジスタが形成される。
【００８４】
本実施形態例では、増幅トランジスタが画素毎に２つずつ並列に形成される。このため、増幅ゲート電極のゲート面積をそれほど縮小せずに、相互コンダクタンスｇｍの向上を図ることができる。また、２つずつ増幅トランジスタを並列に配置する場合、２つの増幅トランジスタのソース側が近接するように配置することで、低濃度不純物領域を形成するためのレジストマスクの開口部を大きく形成でき、加工が容易となる。
その他、第１の実施形態と同様の効果を得ることができる。
【００８５】
〈４．第４の実施形態：固体撮像装置〉
次に、本開示の第４の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるため、重複説明を省略する。また、本実施形態例の固体撮像装置は、第３の実施形態に係る固体撮像装置において選択トランジスタが構成されない例である。したがって、画素を構成する等価回路では、フローティングディフュージョン部ＦＤに増幅トランジスタが２つ接続され、かつ、各増幅トランジスタのソースが垂直信号線９に接続され、各増幅トランジスタのドレインがリセットトランジスタのドレインに接続される。
【００８６】
図１８に、本実施形態例の単位画素２の平面レイアウト図を示し、図１９に、図１８のＤ−Ｄ線上に沿う断面構成を示す。図１８及び図１９では、転送トランジスタの図示を省略している。図１８及び図１９において、図３及び図４に対応する部分には同一符号を付し、重複説明を省略する。
【００８７】
図１８に示すように、本実施形態例における各画素２では、フォトダイオードＰＤの一方の側にリセットトランジスタＴｒｒ、第１の増幅トランジスタＴｒａ−１、第２の増幅トランジスタＴｒａ−２がこの順に連続して配置されている。
【００８８】
本実施形態例では、第１の増幅トランジスタＴｒａ−１は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第１の増幅ゲート電極２２ａと、その第１の増幅ゲート電極２２ａを挟む領域に形成されたソース領域５３、ドレイン領域３８で構成される。第１の増幅トランジスタＴｒａ−１のソース領域５３は、第１の増幅ゲート電極２２ａ側から順に形成された低濃度不純物領域５０、高濃度不純物領域５１で構成される。また、ドレイン領域３８は、リセットトランジスタＴｒｒのドレイン領域２７を兼ねる高濃度不純物領域２８で構成されている。
【００８９】
第２の増幅トランジスタＴｒａ−２は、半導体基板４１上部にゲート絶縁膜３７を介して形成された第２の増幅ゲート電極２２ｂと、その第２の増幅ゲート電極２２ｂを挟む領域に形成されたソース領域５４、ドレイン領域５５で構成される。第２の増幅トランジスタＴｒａ−２のソース領域５４は、第２の増幅ゲート電極２２ｂ側から順に形成された低濃度不純物領域５２、高濃度不純物領域５１で構成され、ドレイン領域５５は高濃度不純物領域６１のみで構成されている。
そして、第２の増幅トランジスタＴｒａ−２のソース領域５４を構成する高濃度不純物領域５１は、第１の増幅トランジスタＴｒａ−１のソース領域５３を構成する高濃度不純物領域５１を兼ねる構成とされる。
【００９０】
本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース領域５３，５４がＬＤＤ構造とされる。一方、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のドレイン領域３８，５５及びリセットトランジスタＴｒｒのソース領域２５及びドレイン領域２７がシングルドレイン構造とされている。
【００９１】
図２０は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。本実施形態例においても、各画素トランジスタのゲート電極を形成するまでの工程は、図５Ａと同様であるから、説明を省略する。各ゲート電極を形成した後、図２０に示すように、各ゲート電極を含む半導体基板４１上部に所望の開口部５６ａを有するレジストマスク５６を形成する。本実施形態例では、第１及び第２の増幅トランジスタＴｒａ−１，Ｔｒａ−２のソース領域５３，５４を開口するように開口部５６ａを形成する。
【００９２】
図２１に、半導体基板４１上にレジストマスク５６を形成したときの平面構成図を示す。図２１に示すように、第１の増幅ゲート電極２２ａのソース側におけるレジストマスク５６の開口部５６ａ端部の位置は、第１の増幅ゲート電極２２ａ上部とされる。同様に、第２の増幅ゲート電極２２ｂのソース側におけるレジストマスク５６の開口部５６ａ端部の位置は第２の増幅ゲート電極２２ｂ上部とされる。また、その他の開口部５６ａ端部は、画素トランジスタのアクティブ領域３９を囲むように形成された素子分離部２４上部に位置するように形成される。
【００９３】
そして、このレジストマスク５６をマスクとしてｎ型の不純物を低濃度にイオン注入することにより、第１の増幅ゲート電極２２ａのソース側、第２の増幅ゲート電極２２ｂのソース側に低濃度不純物領域５０，５２を形成する。このとき、第１及び第２の増幅ゲート電極２２ａ，２２ｂ側では、各増幅ゲート電極をマスクとしたセルフアラインで低濃度不純物領域５０，５２が形成される。
その後、図５Ｃ及び図５Ｄと同様にして、サイドウォール４０、高濃度不純物領域２６，２８，５１，６１を形成することにより、各画素トランジスタが形成される。
【００９４】
本実施形態例では、増幅トランジスタが画素毎に２つずつ並列に形成される。このため、増幅ゲート電極のゲート面積をそれほど縮小せずに、相互コンダクタンスｇｍの向上を図ることができる。また、２つずつ増幅トランジスタを並列に配置する場合、２つの増幅トランジスタのソース側が近接するように配置することで、低濃度不純物領域を形成するためのレジストマスクの開口部を大きく形成でき、加工が容易となる。
その他、第１の実施形態と同様の効果を得ることができる。
【００９５】
上述した第１〜第４の実施形態では、画素トランジスタとして、ｎチャネル型のＭＯＳトランジスタを例に説明したが、ｐチャネル型のＭＯＳトランジスタを構成する例としてもよい。ｐチャネル型のＭＯＳトランジスタとする場合には、本開示において、ｐ型不純物領域とｎ型不純物領域の導電型を入れ替えた構成とすればよい。
【００９６】
本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００９７】
さらに、本開示は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００９８】
また、本開示は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００９９】
〈５．第５の実施形態：電子機器〉
次に、本開示の第５の実施形態に係る電子機器について説明する。図２２は、本開示の第５の実施形態に係る電子機器２００の概略構成図である。
【０１００】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。本実施形態例の電子機器２００は、固体撮像装置１として上述した本開示の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【０１０１】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【０１０２】
本実施形態例の電子機器２００では、固体撮像装置１においてＯＢ画素領域におけるノイズの低減が図られるため、画質の向上が図られる。
【０１０３】
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。また、本実施形態例では、電子機器２００を構成する固体撮像装置として、第１の実施形態に係る固体撮像装置１を適用したが、その他、第２〜第４の実施形態に係る固体撮像装置を適用することもできる。
【０１０４】
以上、本開示の固体撮像装置、固体撮像装置の製造方法、及び電子機器について説明したが、特許請求の範囲を逸脱しない範囲において、種々の組み合わせが可能である。
【０１０５】
本開示は以下の構成をとることもできる。
（１）
受光した光の光量に応じた信号電荷を生成する光電変換部と、
前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、
を備える固体撮像装置。
【０１０６】
（２）
前記増幅ゲート電極のソース側では、前記低濃度不純物領域に連続する基板領域であって、前記増幅ゲート電極から離間した基板領域に、前記低濃度不純物領域よりも高い不純物濃度で構成された高濃度不純物領域が形成されている
（１）記載の固体撮像装置。
【０１０７】
（３）
前記画素トランジスタのうち、リセットトランジスタは、基板上に形成されたリセットゲート電極と、前記リセットゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域とで構成される
（１）又は（２）に記載の固体撮像装置。
【０１０８】
（４）
前記画素トランジスタのうち、選択トランジスタは、基板上に形成された選択ゲート電極と、前記選択ゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記選択ゲート電極のソース側及びドレイン側に形成されたそれぞれの高濃度不純物領域と前記選択ゲート電極との間の基板領域に形成された低濃度不純物領域とで構成される
（１）〜（３）のいずれかに記載の固体撮像装置。
【０１０９】
（５）
前記増幅トランジスタのソース側の高濃度不純物領域は、前記選択トランジスタのドレイン側の高濃度不純物領域を兼ねる
（１）〜（４）のいずれかに記載の固体撮像装置。
【０１１０】
（６）
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は前記選択トランジスタのドレイン側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
（１）〜（４）のいずれかに記載の固体撮像装置。
【０１１１】
（７）
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は他方の増幅トランジスタのソース側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
（１）〜（４）に記載の固体撮像装置。
【０１１２】
（８）
入射した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタからなる複数の画素を備える固体撮像装置の製造方法において、
基板上に、前記複数の画素トランジスタを構成するゲート電極を形成する工程と、
前記複数の画素トランジスタのうち、少なくとも、増幅トランジスタを構成する増幅ゲート電極のソース側の基板領域を開口し、ドレイン側の基板領域を被覆するレジストマスクを形成する工程と、
前記レジストマスクを介して前記基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域を形成する工程と、
前記レジストマスクを除去し、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記複数の画素トランジスタを構成するゲート電極のソース側及びドレイン側の基板領域に、前記基板と逆導電型の不純物をイオン注入し、前記低濃度不純物拡散領域よりも高い不純物領域からなる高濃度不純物領域を形成する工程と、
を含む
固体撮像装置の製造方法。
【０１１３】
（９）
前記レジストマスクは、リセットトランジスタのソース側及びドレイン側を被覆するように形成する
（８）に記載の固体撮像装置の製造方法。
【０１１４】
（１０）
前記レジストマスクは、選択トランジスタのソース側及びドレイン側を開口するように形成する
（８）又は（９）に記載の固体撮像装置の製造方法。
【０１１５】
（１１）
光学レンズと、
受光した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【符号の説明】
【０１１６】
１・・・固体撮像装置、２・・・画素、３・・・画素領域、４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・出力回路、８・・・制御回路、９・・・垂直信号線、１０・・・水平信号線、１１・・・基板、２０・・・転送ゲート電極、２１・・・リセットゲート電極、２２・・・増幅ゲート電極、２２ａ・・・第１の増幅ゲート電極、２２ｂ・・・第２の増幅ゲート電極、２３・・・選択ゲート電極、２４・・・素子分離部、２５，３２，３６，４７，５３，５４・・・ソース領域、２６，２８，３０，３５，４６，５１，５７，６１・・・高濃度不純物領域、２７，３３，４８，５５，５９・・・ドレイン領域、２９，３１，３４，４５，５０，５２，６０・・・低濃度不純物領域、３７・・・ゲート絶縁膜、３９・・・アクティブ領域、４０・・・サイドウォール、４１・・・半導体基板、２００・・・電子機器、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路
【特許請求の範囲】
【請求項１】
受光した光の光量に応じた信号電荷を生成する光電変換部と、
前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、
を備える固体撮像装置。
【請求項２】
前記増幅ゲート電極のソース側では、前記低濃度不純物領域に連続する基板領域であって、前記増幅ゲート電極から離間した基板領域に、前記低濃度不純物領域よりも高い不純物濃度で構成された高濃度不純物領域が形成されている
請求項１記載の固体撮像装置。
【請求項３】
前記画素トランジスタのうち、リセットトランジスタは、基板上に形成されたリセットゲート電極と、前記リセットゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域とで構成される
請求項２に記載の固体撮像装置。
【請求項４】
前記画素トランジスタのうち、選択トランジスタは、基板上に形成された選択ゲート電極と、前記選択ゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記選択ゲート電極のソース側及びドレイン側に形成されたそれぞれの高濃度不純物領域と前記選択ゲート電極との間の基板領域に形成された低濃度不純物領域とで構成される
請求項３に記載の固体撮像装置。
【請求項５】
前記増幅トランジスタのソース側の高濃度不純物領域は、前記選択トランジスタのドレイン側の高濃度不純物領域を兼ねる
請求項４に記載の固体撮像装置。
【請求項６】
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は前記選択トランジスタのドレイン側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
請求項５に記載の固体撮像装置。
【請求項７】
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は他方の増幅トランジスタのソース側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
請求項４に記載の固体撮像装置。
【請求項８】
入射した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタからなる複数の画素を備える固体撮像装置の製造方法において、
基板上に、前記複数の画素トランジスタを構成するゲート電極を形成する工程と、
前記複数の画素トランジスタのうち、少なくとも、増幅トランジスタを構成する増幅ゲート電極のソース側の基板領域を開口し、ドレイン側の基板領域を被覆するレジストマスクを形成する工程と、
前記レジストマスクを介して前記基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域を形成する工程と、
前記レジストマスクを除去し、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記複数の画素トランジスタを構成するゲート電極のソース側及びドレイン側の基板領域に、前記基板と逆導電型の不純物をイオン注入し、前記低濃度不純物拡散領域よりも高い不純物領域からなる高濃度不純物領域を形成する工程と、
を含む
固体撮像装置の製造方法。
【請求項９】
前記レジストマスクは、リセットトランジスタのソース側及びドレイン側を被覆するように形成する
請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記レジストマスクは、選択トランジスタのソース側及びドレイン側を開口するように形成する
請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
光学レンズと、
受光した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【請求項１】
受光した光の光量に応じた信号電荷を生成する光電変換部と、
前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、
を備える固体撮像装置。
【請求項２】
前記増幅ゲート電極のソース側では、前記低濃度不純物領域に連続する基板領域であって、前記増幅ゲート電極から離間した基板領域に、前記低濃度不純物領域よりも高い不純物濃度で構成された高濃度不純物領域が形成されている
請求項１記載の固体撮像装置。
【請求項３】
前記画素トランジスタのうち、リセットトランジスタは、基板上に形成されたリセットゲート電極と、前記リセットゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域とで構成される
請求項２に記載の固体撮像装置。
【請求項４】
前記画素トランジスタのうち、選択トランジスタは、基板上に形成された選択ゲート電極と、前記選択ゲート電極のソース側及びドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記選択ゲート電極のソース側及びドレイン側に形成されたそれぞれの高濃度不純物領域と前記選択ゲート電極との間の基板領域に形成された低濃度不純物領域とで構成される
請求項３に記載の固体撮像装置。
【請求項５】
前記増幅トランジスタのソース側の高濃度不純物領域は、前記選択トランジスタのドレイン側の高濃度不純物領域を兼ねる
請求項４に記載の固体撮像装置。
【請求項６】
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は前記選択トランジスタのドレイン側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
請求項５に記載の固体撮像装置。
【請求項７】
前記増幅トランジスタは、画素毎に２つずつ設けられ、２つの増幅トランジスタのうち、一方の増幅トランジスタのソース側の高濃度不純物領域は他方の増幅トランジスタのソース側の高濃度不純物領域を兼ね、他方の増幅トランジスタのドレイン側の高濃度不純物領域は、前記リセットトランジスタのドレイン側の高濃度不純物領域を兼ねる
請求項４に記載の固体撮像装置。
【請求項８】
入射した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタからなる複数の画素を備える固体撮像装置の製造方法において、
基板上に、前記複数の画素トランジスタを構成するゲート電極を形成する工程と、
前記複数の画素トランジスタのうち、少なくとも、増幅トランジスタを構成する増幅ゲート電極のソース側の基板領域を開口し、ドレイン側の基板領域を被覆するレジストマスクを形成する工程と、
前記レジストマスクを介して前記基板と逆導電型の不純物をイオン注入し、低濃度不純物拡散領域を形成する工程と、
前記レジストマスクを除去し、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記複数の画素トランジスタを構成するゲート電極のソース側及びドレイン側の基板領域に、前記基板と逆導電型の不純物をイオン注入し、前記低濃度不純物拡散領域よりも高い不純物領域からなる高濃度不純物領域を形成する工程と、
を含む
固体撮像装置の製造方法。
【請求項９】
前記レジストマスクは、リセットトランジスタのソース側及びドレイン側を被覆するように形成する
請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記レジストマスクは、選択トランジスタのソース側及びドレイン側を開口するように形成する
請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
光学レンズと、
受光した光の光量に応じた信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す複数の画素トランジスタであって、基板上に形成された増幅ゲート電極と、前記増幅ゲート電極のドレイン側の基板領域に形成された高濃度不純物領域と、該高濃度不純物領域よりも低い不純物濃度で構成され、前記増幅ゲート電極のソース側の基板領域に形成された低濃度不純物領域とで構成される増幅トランジスタを含む画素トランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【図１】
【図４】
【図５】
【図２３】
【図２】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図４】
【図５】
【図２３】
【図２】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１３−４５８７８（Ｐ２０１３−４５８７８Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８２４２９（Ｐ２０１１−１８２４２９）
【出願日】平成２３年８月２４日（２０１１．８．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２４日（２０１１．８．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]