説明

成膜方法、成膜装置、及び半導体装置の製造方法

【課題】アーク放電を連続して行った際の、着火不良を大幅に向上できる成膜方法、成膜装置、及び半導体装置の製造方法を提供することを目的とする。
【解決手段】
第1の電極14をカソード12の所定位置に接触させ、前記カソード12とアノード13との間にアーク放電が発生したかどうかを検出する。前記検出結果に応じて、第2の電極15を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成し、前記プラズマに含まれる導電材料を、基板51の上方に堆積させる。成膜時の電極の着火確率を大幅に向上させることができ、ひいては、半導体装置の製造効率や製造歩留まりの改善を図ることができる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、成膜方法、成膜装置、及び半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の配線間を絶縁する手段として、従来から二酸化珪素(SiO2、シリカ)や窒化珪素(SiN)などの無機材料を含む絶縁膜が用いられ、絶縁膜の微細パターンを形成する際には、エッチングマスクとしてレジストが用いられている。
【0003】
しかしながら、レジストと絶縁膜とのエッチングレートの差が小さい場合、エッチングの際にレジスト材と絶縁膜とを区別して反応させることが難しい。そこで、レジストと絶縁膜との間に、両者とエッチング反応性が異なるマスク(ハードマスク)を設けることが広く行われている。マスク用の材料としては、近年、機械的強度が高く化学的に不活性なDLC(ダイヤモンドライクカーボン)などの炭素膜が検討されている。
【0004】
炭素膜の成膜方法としては、例えばアーク放電により発生させたプラズマを利用するFCA(Filtered Cathodic Arc)法を用いることができる。FCA法では、電極をカソード(ターゲット)へ接触させて着火させることにより、カソードとアノードとの間にアーク放電を誘起し、アーク放電によってカソードから発生したプラズマを成膜対象へと誘導して成膜が行われる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−012972号公報
【特許文献2】特開2001−209929号公報
【特許文献3】特開2004−256837号公報
【特許文献4】特開2004−300486号公報
【特許文献5】特開2005−158092号公報
【非特許文献1】H.Takigawa et al.”DLC thin film preparation by cathodic arc deposition with a super droplet−free system”,Surface and Coating Technology,vol.163−164,pp.368−373,2003
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、アーク放電を連続して行うと、着火不良が原因でアーク放電が誘起しないことがある。本発明は、着火不良を大幅に向上できる成膜方法、成膜装置、及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
発明の一観点によれば、第1の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第2の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、前記プラズマに含まれる導電材料を、基板上に堆積する工程とを含む成膜方法が提供される。
【0008】
発明の別の一観点によれば、アノードと、前記アノードから離間するように配置した1つのカソードと、前記1つのカソードの異なる位置に接触できるように配置した少なくとも2つの電極とを有する成膜装置が提供される。
【0009】
発明の別の一観点によれば、基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電材料を含むマスクを形成する工程と、前記マスク上にレジストを形成する工程と、前記レジストに第1の開口を形成する工程と、前記第1の開口を介して、前記マスクに第2の開口を形成する工程と、前記第2の開口を介して、前記絶縁膜に第3の開口を形成する工程とを有し、前記マスクを形成する工程は、第1の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第2の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、前記プラズマに含まれる導電材料を、前記絶縁膜上に堆積する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0010】
上述の観点によれば、成膜時の電極の着火確率を大幅に向上させることができる。ひいては、半導体装置の製造効率や製造歩留まりの改善を図ることができる。
【図面の簡単な説明】
【0011】
【図1】図1は、実施例1における成膜装置の構造を示す模式図である。
【図2】図2は、実施例1における成膜装置に備えられているプラズマ発生部および駆動制御部の構成図である。
【図3】図3は、本発明の成膜装置を用いた成膜工程を示すフローチャートである。
【図4】図4は、本発明の成膜装置を用いた着火工程を示すフローチャートである。
【図5】図5は、実施例1における成膜装置と、従来の成膜装置とを用いて24時間連続で成膜を行った場合の着火不良の頻度を示すグラフである。
【図6】図6は、実施例1における成膜装置に備えられているプラズマ発生部の平面図、およびプラズマ発生部の変形例の平面図である。
【図7】図7は、実施例1における成膜装置に備えられているプラズマ発生部および駆動制御部の、別の変形例の構成図である。
【図8】図8は、実施例2における成膜装置の構造を示す模式図である。
【図9】図9は、実施例2における成膜装置に備えられているプラズマ発生部の構成図である。
【図10】図10は、図8に示す成膜装置に備えられているプラズマ発生部を示す平面図、およびプラズマ発生部の変形例を示す平面図である。
【図11】図11は、実施例3における成膜装置を用いた成膜方法を説明するための図である。
【図12】図12は、実施例4における半導体装置の製造方法を示した工程断面図(その1)である。
【図13】図13は、実施例4における半導体装置の製造方法を示した工程断面図(その2)である。
【発明を実施するための形態】
【0012】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【実施例1】
【0013】
実施例1について、図1乃至図7を参照して説明する。
【0014】
図1は、実施例1における成膜装置の構造を示す模式図である。成膜装置は、図1に示すように、プラズマ発生部10と、プラズマ分離部20と、パーティクルトラップ部30と、プラズマ移送部40と、成膜チャンバ50と、駆動制御部60とを有している。
【0015】
これらのプラズマ発生部10、プラズマ分離部20、パーティクルトラップ部30、プラズマ移送部40及び成膜チャンバ50の筐体としては、例えばステンレスが用いられる。プラズマ発生部10、プラズマ分離部20及びパーティクルトラップ部30は、例えば筒状に形成され、図1に示すように、下からプラズマ発生部10、プラズマ分離部20及びパーティクルトラップ部30の順で直線状に配置されて連結されている。
【0016】
プラズマ移送部40は、例えば筒状に形成されており、その一方の端部がプラズマ分離部20に接続され、他方の端部が成膜チャンバ50に接続されている。成膜チャンバ50内には、基板51が配置されるステージ52が設けられている。
【0017】
以下、成膜装置の各部について、より詳細に説明する。
【0018】
プラズマ発生部10の筐体下端部には、絶縁板11が配置されており、絶縁板11の上にカソード12が配置されている。絶縁板11としては、例えばAl23が用いられる。
【0019】
カソード12は、その成分がアーク放電により蒸発することによりプラズマ中に成膜材料のイオンを供給するため、成膜材料を含む導電材料で形成されている。DLCなどの炭素膜を成膜する場合には、例えばカソード12としてグラファイトが用いられる。
【0020】
プラズマ発生部10の筐体下端部の外周には、カソード12の側面を囲むようにカソードコイル17が配置されている。
【0021】
カソード12上には、筐体の内壁面に第1の電極14および第2の電極15が設けられており、それぞれカソード12上の異なる位置に接触できるように配置されている。第1の電極14および第2の電極15のカソード12へ接触する部分の材料としては、例えば炭素が用いられる。
【0022】
第1の電極14および第2の電極15の上方には、筐体の内壁面にさらにアノード13が設けられている。成膜時にはカソード12とアノード13との間に電圧が印加されており、第1の電極14および第2の電極15のいずれかがカソードに接触して着火が起こると、着火がトリガとなって、カソード12とアノード13との間にアーク放電が発生する。そして、カソード12上に炭素イオンを含むプラズマが生成される。
【0023】
また、プラズマ発生部10には、成膜装置を制御するための駆動制御部60が接続されており、駆動制御部60は、カソード12、アノード13、第1の電極14、第2の電極15がそれぞれ電気的に接続されている。駆動制御部60の詳細については後述する。
【0024】
プラズマ発生部10とプラズマ分離部20との境界部分には、絶縁リング21として、例えばフッ素樹脂のリングが設けられている。この絶縁リング21により、プラズマ発生部10の筐体とプラズマ分離部20の筐体とが電気的に分離されている。
【0025】
プラズマ分離部20の筐体の外周には、プラズマ発生部10で発生したプラズマを筐体中心部に収束させつつ、所定の方向に移動させるための磁場を発生するガイドコイル22,23が設けられている。
【0026】
また、プラズマ分離部20とプラズマ移送部40との接続部近傍には、プラズマの進行方向を曲げる磁場(斜め磁場)を発生する斜め磁場発生コイル24が設けられている。プラズマは、斜め磁場により進行方向が曲げられ、プラズマ移送部40に進入する。なお、図1中の破線Aは、プラズマの移動経路を示している。
【0027】
パーティクルトラップ部30には、プラズマ発生部10で発生したパーティクルがプラズマ分離部20の磁場の影響をほとんど受けることなく直進して進入する。パーティクルトラップ部30の上端部には、パーティクルを横方向に反射する反射板31と、反射板31により反射されたパーティクルを捕捉するパーティクル捕捉部32とが設けられている。
【0028】
パーティクル捕捉部32には、複数のフィン33が筐体内面に対し斜めに配置されている。パーティクル捕捉部32に進入したパーティクルは、これらのフィン33により何度も反射されて運動エネルギーを消耗し、最終的にフィン33又は筐体壁面に捕捉される。なお、図1中の矢印Bは、このようなパーティクルの移動方向を示している。
【0029】
プラズマ移送部40には、プラズマ分離部20でパーティクルと分離されたプラズマが進入する。プラズマ移送部40は、プラズマ分離部20側の入口部41と、成膜チャンバ50側の出口部43と、入口部41と出口部43との間の中間部42とに区画されている。
【0030】
入口部41の外周には、プラズマを収束させながら成膜チャンバ50側に移動させるための磁場を発生する、ガイドコイル44が設けられている。また、入口部41の内側には、パーティクルトラップ部30で捕捉されずに入口部41に進入したパーティクルを捕捉する複数のフィン45aが、筐体内面に対し斜めに配置されている。
【0031】
中間部42の入口部41側および出口部43側には、それぞれプラズマの流路を規制する開口部が設けられた防着板(アパーチャ)46a,46bが配置されている。中間部42の外周には、プラズマを出口部43に移動させるためのガイドコイル47,48が設けられている。
【0032】
出口部43の内側には、パーティクルを捕捉する複数のフィン45bが、筐体内面に対し斜めに配置されている。出口部43の成膜チャンバ50側の外周には、プラズマを成膜チャンバ50に移動させるためのガイドコイル49が設けられている。
【0033】
このように、プラズマ移送部40内に進入したパーティクルのうち、筐体の内面で反射を繰り返すパーティクルは、上述のフィン45a,45b及び防着板46a,46b等により捕捉され、成膜チャンバ50にはほとんど到達しない。
【0034】
成膜チャンバ50内には、成膜対象である基板51と、基板51が配置されるステージ52が設けられている。基板51は、成膜する表面をプラズマが流入する方向に向けて配置されている。基板51としては、例えばSi、GaAs、SiCなどの半導体基板を用いることができる。
【0035】
図2は、実施例1における成膜装置に備えられているプラズマ発生部10および駆動制御部60の構成図である。図2(a)は第1の電極14がカソード12に接触した状態、図2(b)は第2の電極15がカソード12に接触した状態を示している。
【0036】
既に説明したように、プラズマ発生部10は、成膜装置を制御するための駆動制御部60に接続されている。駆動制御部60は、図2に示すように、第1の駆動装置61と、第2の駆動装置62と、制御装置63と、アーク電源64と、第1の抵抗65と、第2の抵抗66と、電流検出器67を有している。
【0037】
第1の電極14および第2の電極15は、それぞれ独立した駆動機構を有しており、第1の電極14は第1の駆動装置61により駆動され、第2の電極15は第2の駆動装置62により駆動される。
【0038】
第1の駆動装置61および第2の駆動装置62は、それぞれ制御装置63に接続されており、制御装置63が送信する指示信号によって、第1の駆動装置61および第2の駆動装置62の制御を独立して行うことができる。
【0039】
アーク電源64は、陽極がアノード13、陰極がカソード12にそれぞれ接続されており、アノード13とカソード12との間に電圧を印加することができる。
【0040】
さらに、アーク電源64の陽極は、第1の抵抗65を介して第1の電極14に接続されており、第2の抵抗66を介して第2の電極15にも接続されている。このように、第1および第2の電極14,15とカソード12との間に電圧を印加することができる。なお、第1および第2の抵抗65,66は、第1および第2の電極14,15にアーク電流が流れないようにするために設けられたものである。
【0041】
また、アーク電源64の陰極とカソード12との間には、アーク放電の状況を監視するための電流検出器67が設けられており、アーク放電時にカソード12を流れる電流を検出することができる。電流検出器67としては、例えばVIモニタを用いることができる。また、電流検出器67は制御装置63に接続されており、電流検出器67で検出された電流値を制御装置63に送信することができる。
【0042】
次に、実施例1における成膜装置を用いた成膜方法について、図2乃至図4を参照して説明する。
【0043】
図3は、本発明の成膜装置を用いた成膜工程を示すフローチャートである。
【0044】
成膜工程は、アーク放電を発生させる着火工程(S101)と、アーク放電によって発生したプラズマを基板に誘導して成膜を行うプラズマ誘導工程(S102)と、アーク放電を消滅させて成膜を停止し、基板の入れ替えを行う消弧工程(S103)とを有している。それぞれの工程の処理時間は、予め制御装置63に設定されている。
【0045】
以下、実施例1における成膜工程の中の着火工程(S101)について、より詳細に説明する。
【0046】
図4は、本発明の成膜装置を用いた着火工程(S101)を示すフローチャートである。
【0047】
まず、制御装置63は、第1の電極14をカソード12に接触させるため、第1の駆動装置61にトリガ信号A1を送信する。
【0048】
続いて、第1の駆動装置61は、トリガ信号A1を受信すると第1の電極14を駆動させ、カソード12の所定位置に接触させ、引き続き引き離す(S201)。以下、このようなカソード12への接触および引き離しの動作を接触動作と呼ぶ。第1の電極14の接触動作により正常に着火が起きると、アノード13とカソード12との間にアーク放電が発生し、アノード13とカソード12との間にアーク電流が流れる。ここで、電流検出器67は、アノード13とカソード12との間を流れる電流の値(電流値)を検知し、電流値を含む電流信号A2を制御装置63に送信する。制御装置63には、着火の成否判断の指標として用いる、アーク電流の規定値が予め設定されている。アーク電流は、アーク放電が一旦発生するとアーク放電を停止するまで一定の値を維持するため、規定値としては、アーク電流の電流値未満の数値を設定することが好ましい。
【0049】
続いて、制御装置63は受信した電流値と規定値とを比較する(S202)。制御装置63は、電流検出器67から受信した電流信号A2の電流値が規定値以上であれば着火されたと判断する。そして、制御装置63に設定されている着火工程(S101)の処理時間が経過した後、プラズマ誘導工程(S102)に移行する(S206)。プラズマ誘導工程(S102)を経て消弧工程(S103)が完了すると、基板51の入れ替えを行い、S201に戻って再び成膜工程を開始する。
【0050】
他方、電流検出器67から受信した電流信号A2の電流値が規定値に満たない場合は、制御装置63は着火がされていないと判断する。そして、第2の電極15をカソード12に接触させるため、第2の駆動装置62にトリガ信号A3を送信する。第2の駆動装置62は、トリガ信号A3を受信すると、第2の電極15を駆動させ、カソード12への接触動作を行う(S203)。このとき、第2の電極15のカソード12への接触は、第1の電極14が接触した位置とは異なる位置で行う。電流検出器67は、第2の電極15の接触動作によってアノード13とカソード12との間を流れる電流の値を検知し、電流値を含む電流信号A4を制御装置63に送信する。
【0051】
続いて、制御装置63は、受信した電流信号A4の電流値と規定値とを比較する(S204)。制御装置63は、電流検出器67から受信した電流信号A4の電流値が規定値以上であれば、着火されたと判断する。
【0052】
そして、制御装置63に設定されている着火工程(S101)の処理時間が経過した後、プラズマ誘導工程(S102)へ移行する(S206)。プラズマ誘導工程(S102)を経て消弧工程(S103)が完了すると、基板51の入れ替えを行い、S201に戻って再び成膜工程を開始する。
【0053】
他方、アーク電流が規定値に満たない場合は、着火不良と判断する(S205)。そして、成膜チャンバ50内に設置していた基板51を不良品として取り除いた後、基板51の入れ替えを行い、S201に戻って再び成膜工程を開始する。
【0054】
上述の2つの電極を用いた接触動作は1回の着火工程の中で行われるが、着火工程の処理時間は1秒以内であることが好ましい。
【0055】
なお、着火工程の時間帯では、プラズマは基板51へ誘導されないため、成膜は行われない。よって、2つの電極のうちどちらの電極で着火を行っても成膜時間の差は発生せず、一定の膜厚で成膜することができる。
【0056】
このように、第1の電極14をカソードに接触させ、アーク放電が発生しなかった場合に第2の電極15をカソードに接触させることにより、1回の着火工程の中で最大2回の接触操作を行うことができ、着火確率を向上させることができる。
【0057】
成膜工程で接触動作が繰り返されると、第1の電極14、第2の電極15、カソード12がそれぞれ徐々に磨耗し、着火不良を引き起こす一因となる。特に、第2の電極15よりも第1の電極14の方が、カソード12への接触回数が多くなるため磨耗が進展しやすい。また、カソード12表面の汚染も着火不良の一因となる。上述の成膜方法によれば、第2の電極15は、カソード12上の、第1の電極14が接触する位置とは異なる位置に接触するため、2回連続して着火不良が起こる可能性を低減させることができる。
【0058】
次に、上述の成膜方法によって繰り返し成膜を行い、着火不良の頻度を従来の成膜装置と比較した結果について、図5を参照して説明する。
【0059】
成膜装置としては、2つの電極を備えた本実施例における成膜装置と、1つの電極のみを備えた従来の成膜装置とを用いた。
【0060】
まず、成膜対象として直径が2.5インチのガラス基板を用意した。続いて、スパッタリング法により、ガラス基板上に厚さ10nmのTa下地層、厚さ300nmのNiFe裏打層、厚さ15nmのRu中間層、厚さ15nmのCoCrPt層を順次形成した。
【0061】
成膜工程の処理時間は、着火工程を1秒間、プラズマ移送工程を4秒間、消弧工程を1秒間とし、計6秒間とした。そして、CoCrPt層上に、厚さ3nmの炭素膜の成膜を24時間で14400回(1時間あたり600回)行い、成膜装置ごとの着火不良の頻度を測定して比較した。
【0062】
図5は、実施例1における成膜装置と、従来の成膜装置とを用いて24時間連続で成膜を行った場合の着火不良の頻度を示すグラフである。成膜装置Aが従来の成膜装置、成膜装置Bが本実施例における成膜装置を示している。従来の成膜装置を用いた場合は、6回の着火不良が発生した。一方、本実施例における成膜装置を用いた場合は、着火不良は発生しなかった。このように、本発明の成膜装置を用いることにより、着火不良を低減できることを確認することができた。
【0063】
次に、実施例1における成膜装置に備えられているプラズマ発生部10の変形例について、図6を参照して説明する。
【0064】
図6(a)は、実施例1における成膜装置に備えられているプラズマ発生部10の平面図であり、図6(b)は、プラズマ発生部10の変形例の平面図である。
【0065】
本実施例における成膜装置では、図6(a)に示すように、カソード12上に第1の電極14および第2の電極15が設けられており、それぞれカソード12上の異なる位置に接触できるように配置されている。
【0066】
一方、プラズマ発生部10の変形例では、図6(b)に示すように、カソード上に第1の電極14および第2の電極15に加え、第3の電極16が設けられている。そして、それぞれの電極は、カソード12上の異なる位置に接触するように配置されている。
【0067】
このように、3つの電極をカソード12上に設けることにより、1回の着火工程の中で最大3回の接触動作を行うことができるため、着火確率をさらに向上させることができる。
【0068】
次に、実施例1における成膜装置に備えられているプラズマ発生部10の別の変形例について、図7を参照して説明する。
【0069】
図7は、実施例1における成膜装置に備えられているプラズマ発生部10および駆動制御部60の、別の変形例の構成図である。第1の駆動装置68は、第1の電極14および第2の電極15にそれぞれ接続されており、第1の電極14および第2の電極15を独立して駆動させることができる。
【0070】
このように、第1の電極14および第2の電極15の接触動作を共通の駆動装置によって行うことにより、プラズマ発生部10の構成を簡略化させることができる。
【実施例2】
【0071】
実施例2について、図4、図8乃至図10を参照して説明する。
【0072】
図8は、実施例2における成膜装置の構造を示す模式図である。実施例2では、プラズマ発生部10の筐体下端部には、第1の絶縁板11aと第2の絶縁板11bとが配置されており、第1の絶縁板11a上に第1のカソード12a、第2の絶縁板11b上に第2のカソード12bがそれぞれ配置されている。
【0073】
さらに、第1のカソード12a上には第1の電極14、第2のカソード12b上には第2の電極15がそれぞれ設けられており、第1の電極14は第1のカソード12a、第2の電極15は第2のカソード12bにそれぞれ接触できるように配置されている。
【0074】
第1および第2のカソード12a,12bとしては、同じ材料を用いることが好ましく、例えば共にグライファイトを使用することができる。同じ材料を用いると、いずれのカソードを用いて着火工程を行っても、同一の導電材料を基板51上に成膜させることができる。
【0075】
図9は、実施例2における成膜装置に備えられているプラズマ発生部10および駆動制御部60の構成図である。図9(a)は第1の電極14がカソード12aに接触した状態、図9(b)は第2の電極15がカソード12bに接触した状態を示している。
【0076】
第1の電極14および第2の電極15は、それぞれ独立した駆動機構を有しており、第1の電極14は第1の駆動装置61に駆動され、第2の電極15は第2の駆動装置62に駆動される。
【0077】
第1の駆動装置61および第2の駆動装置62はそれぞれ制御装置63に接続されており、制御装置63が送信する指示信号によって、第1の駆動装置61および第2の駆動装置62の制御を独立して行うことができる。
【0078】
アーク電源64の陽極は、アノード13に接続されており、アーク電源64の陰極は、第1のカソード12aおよび第2のカソード12bにそれぞれ接続されている。このような構成により、アノード13と、第1のカソード12aおよび第2のカソード12bとの間にそれぞれ電圧を印加することができる。
【0079】
アーク電源64の陰極と、第1のカソード12aおよび第2のカソード12bとの間には、アーク放電の状況を監視するための電流検出器67が設けられている。電流検出器67としては、例えばVIモニタを用いることができる。電流検出器67は、アーク放電時に第1のカソード12aまたは第2のカソード12bを流れる電流を検出し、電流値を制御装置63に送信する。制御装置63は、正常に着火がされたかどうかの判断を行う。
【0080】
以下、実施例2における着火工程について説明する。
【0081】
本実施例における着火工程のフローチャートは、図4に示すフローチャートと共通である。そのため、図4および図9を参照して説明する。
【0082】
まず、制御装置63は、第1の電極14をカソード12に接触させるため、第1の駆動装置61にトリガ信号A5を送信する。
【0083】
続いて、第1の駆動装置61は、トリガ信号を受信すると第1の電極14を駆動させ、図9(a)に示すように、カソード12aの所定位置に接触動作を行う(S201)。第1の電極14の接触動作により正常に着火が起きると、アノード13とカソード12aとの間にアーク放電が発生し、アノード13とカソード12aとの間にアーク電流が流れる。ここで、電流検出器67は、アノード13とカソード12aとの間を流れる電流の値を検知し、電流値を含む電流信号A6を制御装置63に送信する。制御装置63にはアーク電流の規定値が予め設定されている。アーク電流は、アーク放電が一旦発生するとアーク放電を停止するまで一定の値を維持するため、規定値としては、アーク電流の電流値未満の数値を設定することが好ましい。
【0084】
続いて、制御装置63は、電流検出器67から受信した電流信号A6の電流値と規定値とを比較する(S202)。制御装置63は、受信した電流信号A6の電流値が規定値以上であれば着火されたと判断する。そして、制御装置63に設定されている着火工程(S101)の処理時間が経過した後、プラズマ誘導工程(S102)に移行する(S206)。プラズマ誘導工程(S102)を経て消弧工程(S103)が完了すると、基板51の入れ替えを行い、S201に戻って再び成膜工程を開始する。
【0085】
他方、受信した電流信号A6の電流値が規定値に満たない場合は、制御装置63は着火がされていないと判断する。そして、第2の電極15をカソード12bに接触させるため、第2の駆動装置62にトリガ信号A7を送信する。第2の駆動装置62は、トリガ信号A7を受信すると、第2の電極15を駆動させ、図9(b)に示すように、カソード12bへの接触動作を行う(S203)。電流検出器67は、第2の電極15の接触動作によってアノード13とカソード12との間を流れる電流の値を検知し、電流信号A8の電流値を制御装置63に送信する。
【0086】
続いて、制御装置63は、電流検出器67から受信した電流信号A8の電流値と規定値とを比較する(S204)。制御装置63は、受信した電流信号A8の電流値が規定値以上であれば着火されたと判断する。そして、制御装置63に設定されている着火工程(S101)の処理時間が経過した後、プラズマ誘導工程(S102)に移行する(S206)。プラズマ誘導工程(S102)を経て消弧工程(S103)が完了すると、基板51の入れ替えを行い、S201に戻って再び成膜工程を開始する。
【0087】
他方、アーク電流が規定値に満たない場合は着火不良と判断する(S205)。そして、成膜チャンバ50内に設置していた基板51を不良品として取り除いた後、基板51の入れ替えを行い、図4のS201に戻って再び成膜工程を開始する。
【0088】
このように、第1の電極14をカソード12aに接触させ、アーク放電が発生しなかった場合に第2の電極15をカソード12bに接触させることにより、1回の着火工程の中で最大2回の接触操作を行うことができ、着火確率を向上させることができる。
【0089】
また、第1および第2の電極14、15を、それぞれ異なるカソードに接触できるようにすることにより、交換する必要のないカソードと電極との位置関係を維持したまま、磨耗したカソードのみを選択的に交換することができる。これにより、カソード交換時に発生する恐れのある、カソードと電極との位置関係の変化に起因する着火不良を防止することができる。
【0090】
次に、実施例2における成膜装置に備えられているプラズマ発生部10の変形例について、図10を参照して説明する。
【0091】
図10(a)は、図8に示す成膜装置に備えられているプラズマ発生部10を示す平面図であり、図10(b)は、プラズマ発生部10の変形例を示す平面図である。
【0092】
図8に示す成膜装置では、図10(a)に示すように、プラズマ発生部10の筐体下端部に2つのカソードが配置され、それぞれのカソードの上方に1つずつ電極が配置されている。
【0093】
一方、本実施例における成膜装置の変形例では、図10(b)に示すように、プラズマ発生部10の筐体下端部に3つのカソードが配置され、それぞれのカソードの上方に1つずつ電極が配置されている。すなわち、プラズマ発生部10の筐体下端部には、第1のカソード12aおよび第2のカソード12bに加え、第3のカソード12cが設けられている。第1のカソード12aの上には第1の電極14、第2のカソード12bの上には第2の電極15、第3のカソード12cの上には第3の電極16がそれぞれ配置されている。
【0094】
このような構成により、1回の成膜工程の中で最大3回の接触動作を行うことができるため、着火確率をさらに向上させることができる。
【実施例3】
【0095】
実施例3について、図1および図11を参照して説明する。
【0096】
図11は、実施例3における成膜装置を用いた成膜方法を説明するための図である。実施例3における成膜装置としては、例えば図1に示す成膜装置を用いることができる。そのため、以下では図1を参照しながら説明する。
【0097】
実施例3における成膜装置は、カソード12への接触動作を行う電極の順序を、制御装置63により任意に変更できるようにしたものである。
【0098】
成膜工程において接触動作が繰り返されると、第1の電極14、第2の電極15およびカソード12が徐々に磨耗し、この磨耗が着火不良を引き起こす一因となる。特に、実施例1における成膜装置を用いた場合、第2の電極15よりも第1の電極14の方がカソード12への接触回数が多くなるため、磨耗が進展しやすい可能性がある。
【0099】
そこで、電極の接触順序を任意に変更できるようにし、例えば図11に示すように、第2の電極15による接触動作を最初に行い、着火されなかった場合に第1の電極14による接触動作を行って着火を試みることができるようにする。この方法によれば、第1の電極14やカソード12の磨耗の進展を抑えられるため、寿命が長くなり、第1の電極14またはカソード12の交換頻度を低減させることができる。
【0100】
電極の接触順序を変更する方法としては、例えば接触動作の順序を変更するまでの接触回数を予め設定しておき、制御装置63は、成膜工程中に第1の電極14がカソード12に接触する回数を計数する。そして、所定の回数に達したときに、制御装置63が切り替え信号を第1および第2の駆動装置61,62に送信し、電極の接触動作の順序を変更する。この方法によれば、第1の電極14の接触回数を減らすことができるため、第1および第2の電極14,15を均一に磨耗させることができる。
【0101】
また、成膜工程を開始する度に、電極の接触動作の順序を任意に変更することもできる。この方法によれば、第1および第2の電極14,15やカソード12の磨耗や汚染の状況を確認しながら、電極の接触動作の順序を適宜変更することができる。
【実施例4】
【0102】
実施例4について、図12および図13を参照して説明する。
【0103】
図12および図13は、実施例4における半導体装置の製造方法を示した工程断面図である。
【0104】
まず、基板71として、例えば厚さ725μmのp型Si基板を用意する。続いて、図12(a)に示すように、基板71上に、絶縁膜72として、例えば厚さ0.1μm〜1μm、好ましくは0.5μmの多孔質シリカをスピンコーティング法により形成する。
【0105】
次に、図12(b)に示すように、絶縁膜72上に、マスク73として、例えば厚さ30nm〜100nm、好ましくは50nmの炭素膜を形成する。炭素膜の形成には、例えば図1に示す成膜装置を用いる。成膜工程の処理時間としては、例えば50nmの炭素膜を形成する場合、着火工程を1秒間、プラズマ移送工程を50秒間、消弧工程を1秒間とする。
【0106】
続いて、図12(c)に示すように、マスク73上に、レジスト74として、例えば厚さ0.1〜0.3μmのSi含有レジストをスピンコーティング法により形成する。
【0107】
その後、図13(a)に示すように、フォトリソグラフィによりレジスト74をパターニングし、レジスト開口部75を形成する。
【0108】
続いて、図13(b)に示すように、レジスト開口部75を介して、例えばO2ガスを用いたドライエッチングによりマスク73を除去し、続いて、CF4ガスを用いたドライエッチングにより絶縁膜72を除去して、基板71の上面を底面とする凹部76を形成する。
【0109】
その後、図13(c)に示すように、ハードマスク73およびレジスト74を剥離除去すると、パターニングされた絶縁膜72が形成される。
【0110】
以上、本発明の好ましい実施例について詳述したが、本発明は特定の実施例に限定されるものではなく、種々の変形や変更が可能である。例えば、実施例3における成膜方法は、実施例2における成膜装置にも適用することができる。また、実施例4におけるハードマスク73の形成工程では、実施例2や実施例3における成膜装置を用いることもできる。
【符号の説明】
【0111】
12 カソード
12a 第1のカソード
12b 第2のカソード
12c 第3のカソード
13 アノード
14 第1の電極
15 第2の電極
16 第3の電極
51 基板
61、68 第1の駆動装置
62 第2の駆動装置
63 制御装置
67 電流検出器
71 基板
72 層間絶縁膜
73 マスク
74 レジスト
75 レジスト開口部
76 凹部


【特許請求の範囲】
【請求項1】
第1の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第2の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、基板上に堆積する工程と
を含むことを特徴とする成膜方法。
【請求項2】
第1の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間を流れる第1の電流の値を検出する工程と、
前記第1の電流の値と規定値とを比較し、前記第1の電流の値が前記規定値以上であれば、前記カソードと前記アノードとの間に生成した第1のプラズマに含まれる導電材料を基板上に堆積し、前記第1の電流の値が前記規定値未満であれば、第2の電極を駆動させる工程とを有し、
前記第2の電極を駆動させる工程は、
第2の電極を前記所定位置とは異なる位置に接触させ、前記カソードと前記アノードとの間を流れる第2の電流の値を検出する工程と、
前記第2の電流の値と前記規定値とを比較し、前記第2の電流の値が前記規定値以上であれば、前記カソードと前記アノードとの間に生成した第2のプラズマに含まれる導電材料を前記基板上に堆積する工程と
を有することを特徴とする成膜方法。
【請求項3】
前記第1の電流および前記第2の電流は、前記カソードと前記アノードとの間に発生したアーク放電によって誘起されたアーク電流であることを特徴とする請求項2記載の成膜方法。
【請求項4】
前記カソードは、第1のカソードと第2のカソードとを含み、
前記第1の電極は、前記第1のカソードに接触させ、前記第2の電極は、前記第2のカソードに接触させることを特徴とする請求項1〜3のいずれか1項に記載の成膜方法。
【請求項5】
第1の成膜工程と、第2の成膜工程とを含む成膜方法であって、
前記第1の成膜工程は、
第1の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第2の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、基板上に堆積する工程と
を含み、
前記第2の成膜工程は、
第2の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第1の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、基板上に堆積する工程と
を含むことを特徴とする成膜方法。
【請求項6】
前記第2の成膜工程は、前記第1の成膜工程を複数回実行した後に実行されることを特徴とする請求項5記載の成膜方法。
【請求項7】
アノードと、
前記アノードから離間するように配置した1つのカソードと、
前記1つのカソードの異なる位置に接触するように配置した少なくとも2つの電極と
を有することを特徴とする成膜装置。
【請求項8】
基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電材料を含むマスクを形成する工程と、
前記マスク上にレジストを形成する工程と、
前記レジストに第1の開口を形成する工程と、
前記第1の開口を介して、前記マスクに第2の開口を形成する工程と、
前記第2の開口を介して、前記絶縁膜に第3の開口を形成する工程とを有し、
前記マスクを形成する工程は、
第1の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第2の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、前記絶縁膜上に堆積する工程と
を有することを特徴とする半導体装置の製造方法。


【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate


【公開番号】特開2010−248588(P2010−248588A)
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願番号】特願2009−101197(P2009−101197)
【出願日】平成21年4月17日(2009.4.17)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】