測距装置
【課題】 出力飽和を抑制しつつ、正確な測距が可能な測距装置を提供する。
【解決手段】 測距装置は、変調した光を対象物Hに照射し、対象物Hで反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物Hまでの距離dを求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタC1b,C2bと、キャパシタC1b,C2bに蓄積されたキャリアの電荷量に対応する出力電圧VOUT1,VOUT2のいずれかが、閾値Vthを超えたかどうかを判定する比較器COMP1,COMP2と、出力電圧VOUT1,VOUT2のいずれかが、閾値Vthを超えた旨を、比較器COMP1,COMP2が示す場合には、それぞれのキャパシタC1b,C2bの入力側端子P1,P3を、それぞれのキャパシタC1b,C2bの蓄積電荷量が減少するよう、一定電位VAに接続するスイッチQa,Qbを備えている。
【解決手段】 測距装置は、変調した光を対象物Hに照射し、対象物Hで反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物Hまでの距離dを求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタC1b,C2bと、キャパシタC1b,C2bに蓄積されたキャリアの電荷量に対応する出力電圧VOUT1,VOUT2のいずれかが、閾値Vthを超えたかどうかを判定する比較器COMP1,COMP2と、出力電圧VOUT1,VOUT2のいずれかが、閾値Vthを超えた旨を、比較器COMP1,COMP2が示す場合には、それぞれのキャパシタC1b,C2bの入力側端子P1,P3を、それぞれのキャパシタC1b,C2bの蓄積電荷量が減少するよう、一定電位VAに接続するスイッチQa,Qbを備えている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、測距装置に関する。
【背景技術】
【0002】
特許文献1に記載の測距装置は、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献1に記載の測距装置では、光検出素子が飽和しないように、モニタされた光量に応じてその検出期間を設定している。光検出素子は、長期間と短期間の2つの期間で反射光を検出し、光検出素子が飽和していない期間の電荷量を選択し、他方の期間の電荷量を破棄している。
【0003】
特許文献2に記載の測距装置も、特許文献1と同様に、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献2に記載の測距装置では、光検出素子の露光期間を、初期検出された光量レベルに応じて適切に設定し、光検出素子の飽和を抑制している。
【0004】
特許文献3に記載の測距装置は、上記と同様の測距動作を、マイクロプロセッサを用いて実現している。
【0005】
特許文献4に記載の測距装置は、位相差を有する2つの検出信号のうちのいずれか一方が飽和した場合に、画素をリセットしている。
【特許文献1】特開2006−84430号公報
【特許文献2】米国特許出願公開2006/0176467号明細書
【特許文献3】米国特許6,919,549号明細書
【特許文献4】米国特許7,157,685号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、いずれの文献においても、信号電荷の飽和は抑制されているが、距離情報の検出精度は十分ではない。特に、特許文献4では、距離情報となる差分信号もリセットしており、飽和抑制を行う代わりに距離情報の検出精度が低くなるとうい問題がある。
【0007】
本発明は、このような課題に鑑みてなされたものであり、出力飽和を抑制しつつ、正確な測距が可能な測距装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述の課題を解決するため、本発明に係る測距装置は、変調した光を対象物に照射し、当該対象物で反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物までの距離を求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えたかどうかを判定する判定手段と、キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えた旨を、判定手段が示す場合には、それぞれのキャパシタの入力側端子を、それぞれのキャパシタの蓄積電荷量が減少するよう、一定電位に接続する接続手段と、を備えることを特徴とする。
【0009】
本発明に係る測距装置によれば、各キャパシタに蓄積された電荷量は、対象物までの距離に依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、いずれかの値が閾値を超えた場合に、接続手段が、キャパシタの入力側端子を一定電位に接続することで、蓄積電荷量を減少させ、キャパシタの飽和を抑制することができる。即ち、キャパシタの入力側端子を一定電位に接続することで、一定電流を注入して、蓄積電荷量の内の外光による成分をキャンセルすることができる。ここで、キャパシタを一定電位に接続しても、キャパシタ内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、一定電位の接続後においても、キャパシタ内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタに蓄積される電荷のS/N比は向上するため、正確な測距が可能となる。
【0010】
なお、閾値を超えるとは、最終的にキャパシタの蓄積電荷量が低下するように、上記値が閾値を超えることであり、例えばトランジスタの動作閾値が負であり、これを超えるとは、上記値が負である場合には、その絶対値が動作閾値を超えることを意味するものとする。
【0011】
また、接続手段は、一定電位とそれぞれのキャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、判定手段は、それぞれのキャパシタの出力側の電位が基準値を超えた場合に、一端の節点電位が変動する比較手段を有し、節点電位の変動に応じて、複数の前記スイッチがONすることが好ましい。なお、電位が基準値を超えるとは、上記値が閾値を超える場合の意味に準じることとする。
【0012】
キャパシタの出力が基準値を超えた場合には、それぞれのスイッチがONするため、キャパシタの入力側端子が一定電位に接続され、上述の作用を奏することができる。
【0013】
また、接続手段は、一定電位とそれぞれのキャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、判定手段は、それぞれのキャパシタの入力側端子に、それぞれの制御端子が接続された複数のトランジスタを有し、それぞれのキャパシタの入力側端子とトランジスタの一端との間の電圧が、トランジスタの動作閾値を超えた場合に、トランジスタが導通し、トランジスタの一端の節点電位が変動し、節点電位の変動に応じて、複数のスイッチがONすることが好ましい。
【0014】
すなわち、トランジスタの動作閾値を、比較の基準値として用いることで、キャパシタに蓄積されたキャリアの電荷量に対応する値の外光による変動を検知することができ、トランジスタの一端の節点電位によって、複数のスイッチをONさせることができる。この場合も、上記と同様に作用する。
【0015】
また、それぞれのキャパシタは、対象物からの反射された光が入射する半導体基板内に形成されていることとしてもよい。半導体基板内にキャパシタを形成することにより、後段の回路構成を簡単にすることができる。
【0016】
また、この場合、それぞれのキャパシタの入力側端子がそれぞれ接続された制御端子を有する複数の出力トランジスタを備え、それぞれの出力トランジスタから、それぞれのキャパシタに蓄積された電荷量が読み出され、出力トランジスタは、半導体基板内に形成されていることとすることも可能である。
【0017】
キャパシタと共に出力トランジスタを半導体基板内に形成することで、半導体基板内で発生したキャリアによる信号を増幅することができるため、出力の劣化を抑制し、光感応領域を含む画素をAPS(Active Pixel Sensor)として機能させることができる。
【0018】
また、上記比較手段は、それぞれのキャパシタの出力間に接続された複数の分圧抵抗を有し、分圧抵抗の抵抗接続点の電位が基準値を超えた場合に、一端の節点電位が変動することとしてもよい。すなわち、分圧抵抗によって、キャパシタの出力側端子の電位が平均化されるため、全体として外光が強い場合にはスイッチがONすることになる。すなわち、検出される光の位相の違いによる外光強度の差を緩和し、より正確な外光除去を行うことができる。
【0019】
なお、本発明に係る測距装置は、複数のスイッチと、それぞれのキャパシタの入力側端子との間に介在するスイッチ交換手段を更に備え、スイッチをONする期間は、第1期間及び第2期間を含み、スイッチ交換手段は、第1期間では、第1のスイッチと第1のキャパシタを接続し、第2のスイッチと第2のキャパシタを接続し、第2期間では、第1のスイッチと第2のキャパシタを接続し、第2のスイッチと第1のキャパシタを接続することが好ましい。
【0020】
すなわち、スイッチはトランジスタから構成されるが、接続関係を入れ替えることで、このスイッチの特性の違いによるキャパシタへの入力電位の差を相殺することができる。この場合、特性差が相殺されるので、更に正確な測距を行うことが可能となる。
【発明の効果】
【0021】
本発明に係る測距装置によれば、出力飽和を抑制しつつ正確な測距を行うことができる。
【発明を実施するための最良の形態】
【0022】
以下、実施の形態に係る測距装置について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【0023】
図1は測距装置の構成を示す説明図である。
【0024】
本例の測距センサ1は、裏面入射型測距センサであるとするが、表面入射型測距センサとすることもできる。この測距装置は、測距センサ1と、近赤外光を出射する光源3と、光源3にパルス駆動信号SPを与える駆動回路4と、裏面入射型測距センサ1の各画素に含まれる第1及び第2ゲート電極(TX1,TX2:図5参照)に、パルス駆動信号SPに同期した検出用ゲート信号SL,SRを与える制御回路2と、測距センサ1の第1及び第2半導体領域(FD1,FD2:図5参照)から読み出された距離情報を示す信号d’(m,n)から、歩行者などの対象物Hまでの距離を演算する演算回路(演算手段)5を備えている。測距センサ1から対象物Hまでの水平方向Dの距離をdとする。本例はパルス状の駆動信号で光の変調を行った例を主として説明するが、駆動信号はパルス状に限らず、正弦波状でもよい。
【0025】
制御回路2は、パルス駆動信号SPを駆動回路4のスイッチ4bに入力している。LED又はレーザダイオードからなる投光用の光源3は、スイッチ4bを介して電源4aに接続されている。したがって、スイッチ4bにパルス駆動信号SPが入力されると、パルス駆動信号SPと同じ波形の駆動電流が光源3に供給され、光源3からは測距用のプローブ光としてのパルス光LPが出力される。
【0026】
パルス光LPが対象物Hに照射されると、対象物Hによってパルス光が反射され、パルス光LDとして、裏面入射型測距センサ1に入射して、パルス検出信号SDを出力する。パルス検出信号SDはパルス光LDの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光LDに一致するが、距離dに応じた分だけパルス光LPに対して位相が遅延している。
【0027】
測距センサ1は、配線基板10上に固定されており、配線基板10上の配線を介して、距離情報を有する信号d’(m,n)が各画素から出力される。
【0028】
パルス駆動信号SPの波形は、周期Tの方形波であり、ハイレベルを「1」、ローレベルを「0」とすると、その電圧V(t)は以下の式で与えられる。
・パルス駆動信号SP:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
【0029】
検出用ゲート信号SL、SRの波形は、周期Tの方形波であり、その電圧V(t)は以下の式で与えられる。
・検出用ゲート信号SL:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
・検出用ゲート信号SR(=SLの反転):
・V(t)=0(但し、0<t<(T/2)の場合)
・V(t)=1(但し、(T/2)<t<Tの場合)
V(t+T)=V(t)
【0030】
上記パルス信号SP,SL、SR、SDは、全てパルス周期2×TPを有していることとする。検出用ゲート信号SL及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ1、検出用ゲート信号SR及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ2とする。
【0031】
測距センサ1における一方の検出用ゲート信号SLとパルス検出信号SDの位相差は、他方の検出用ゲート信号SRとパルス検出信号SDが「1」の時の重複期間において、裏面入射型測距センサ1において発生した電荷量Q2に比例する。すなわち、電荷量Q2は、検出用ゲート信号SRとパルス検出信号SDの論理積が「1」である期間において発生した電荷量である。1画素内において発生する全電荷量をQ1+Q2とし、駆動信号SPの半周期のパルス幅をTPとすると、Δt=TP×Q2/(Q1+Q2)の期間だけ、駆動信号SPに対してパルス検出信号SDが遅れていることになる。
【0032】
1つのパルス光の飛行時間Δtは、対象物までの距離をd、光速をcとすると、Δt=2d/cで与えられるため、特定の画素からの距離情報を有する信号d’として2つの電荷量(Q1,Q2)が出力されると、演算回路5は、入力された電荷量Q1,Q2と、予め判明している半周期パルス幅TPに基づいて、対象物Hまでの距離d=(c×Δt)/2=c×TP×Q2/(2×(Q1+Q2))を演算する。
【0033】
上述のように、電荷量Q1、Q2を分離して読み出せば、演算回路5は、距離dを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Q1,Q2として出力することができる。
【0034】
また、電荷量Q1,Q2の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Hまでの距離に対応しており、演算回路5は、この位相差に応じて対象物Hまで距離を演算している。上述のように、位相差に対応する時間差をΔtとすると、距離dは、好適にはd=(c×Δt)/2で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離dとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離dに係数βを乗じたものを最終的な演算距離dとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速cが異なる場合には、光速cを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【0035】
このように、演算回路5は、それぞれ読み出された電荷Q1(Q2)の全体電荷量(Q1+Q2)に対する比率に基づいて、対象物Hまでの距離を演算している。対象物Hまでの距離は、このような比率に依存するため、演算回路5は、かかる比率に基づいて距離を演算することができる。上記では、180度の位相差で2つのゲート電極TX1,TX2(図5参照)を駆動した場合の例を説明した。
【0036】
なお、フォトゲート電極PG(図5)の横方向の両端に位置する半導体領域FD1,FD2から電荷量Q1,Q2が出力されるが、この他にフォトゲート電極PGに対して縦方向の両端に位置する半導体領域から電荷量Q3,Q4を出力させることもできる。この場合の縦方向の構造は、横方向の構造と同一とする。
【0037】
この場合、90度毎の位相差で上記4つのゲート電極を駆動し、各半導体領域から、Q1,Q2,Q3,Q4を出力する。この場合、距離d=Φ×c/2×2πfで与えられる。なお、駆動信号が正弦波状の場合には、fは駆動信号SPの繰り返し周波数であり、位相Φ=−arctan((Q2−Q4)/(Q1−Q3))で与えられる。
【0038】
図2は測距センサ1の平面図である。
【0039】
測距センサ1は、二次元状に配列した複数の画素P(m,n)からなる撮像領域1Bを有する半導体基板1Aを備えている。各画素P(m,n)からは、上述の距離情報を有する信号d’(m,n)として2つの電荷量(Q1,Q2)が出力される。各画素P(m,n)は微小測距センサとして対象物Hまでの距離に応じた信号d’(m,n)を出力するので、対象物Hからの反射光を、撮像領域1Bに結像すれば、対象物H上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【0040】
図3は図2に示した測距センサのIII−III矢印断面図である。
【0041】
測距センサ1には、光入射面1BKからパルス光LDが入射する。裏面入射型測距センサ1の光入射面1BKとは逆側の表面1FTは、接着領域ADを介して配線基板10に接続されている。接着領域ADは、バンプなどの接着部材を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ1を構成する半導体基板1Aは、補強用のフレーム部Fと、フレーム部Fよりも薄い薄板部TFを有しており、これらは一体化している。薄板部TFの厚さは、10μm以上100μm以下である。本例のフレーム部Fの厚さは200μm以上600μm以下である。
【0042】
図4は変形例に係る測距センサの断面図である。
【0043】
この測距センサは、図3に示したものと半導体基板1Aの形状のみが異なり、他の構成は同一である。半導体基板1Aは、ストライプ状又は格子状に形成された補強部AFを更に有しており、補強部AFの間に薄板部TFが形成され、これらは一体化している。本例の補強部AFの厚みは、フレーム部AFの厚さと同じであり、200μm以上600μm以下である。薄板部TFには前述の各画素が形成されている。薄板部TFはKOH等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは1μm以下である。
【0044】
図5は、図3又は図4に示した測距センサの領域Vの拡大図である。
【0045】
裏面入射型測距センサ1は、反射防止膜1Dが設けられる光入射面及び光入射面とは逆側の表面を有するP型の半導体基板1Aと、この表面上において絶縁層1Eを介して設けられたフォトゲート電極PGと、この表面上において絶縁層1Eを介しフォトゲート電極PGに隣接して設けられた第1及び第2ゲート電極TX1,TX2とを備えている。反射防止膜1Dの材料は、SiO2またはSiN(窒化シリコン)である。
【0046】
ゲート電極TX1の外側の半導体基板(エピタキシャル層)1A内の領域には、基板の表面側から高濃度のN型不純物が添加されており、N型の半導体領域FD1からなるフローティング・ディフュージョン領域が形成されている。ゲート電極TX2の外側の半導体基板1A内の領域には、基板表面側から高濃度のN型不純物が添加されており、N型の半導体領域FD2からなるフローティング・ディフュージョン領域が形成されている。半導体領域FD1,FD2は、ゲート電極TX1,TX2をそれぞれ含む電界効果トランジスタのドレインを構成している。なお、フォトゲート電極PGには、若干の直流正電位が印加される。
【0047】
半導体基板1Aに反射防止膜1Dを介して対象物からの反射光が入射すると、半導体基板1A内のフォトゲート電極PGの直下の領域でキャリアが発生する。ゲート電極TX1,TX2に交互に高電位を与える(検出用ゲート信号SL,SRを印加する)と、基板内において発生したキャリアが、交互に半導体領域FD1,FD2内に流れ込む。この際、半導体基板1A内にはフリンジング電界が形成されている。絶縁層1Eを厚くすることで、半導体基板内にフリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層1Eの厚みは、50〜5000nmである。
【0048】
半導体領域FD1,FD2には、電極18a、21aが接触しており、接着層AD内に埋め込まれた内部配線を介して、上記配線基板10を構成する半導体基板10Aの表面に形成された電極配線18g,21gに電気的に接続されている。なお、ゲート電極TX1,PG,TX2は、それぞれ、接着層AD内に埋め込まれた内部配線を介して、半導体基板10Aの表面に形成された電極配線12g,13g,14gに電気的に接続されている。なお、半導体基板1Aの電位をグランド電位などの基準電位に接続するため、半導体基板1A内の適当な位置にバックゲート電極が設けられているが、基板内の厚み方向に貫通する貫通電極を設け、これをグランド電位に接続してもよい。
【0049】
図6は、配線基板10内の回路を示す回路図である。制御回路2からの出力を利用して、光源3と電源4aをパルス駆動信号SPが入力するスイッチ4bが接続する駆動回路4の実際の構成を同時に示してある。なお、同図では、フォトゲート電極PG、ゲート電極TX1,TX2は、それぞれの電界効果トランジスタのゲート電極として示されており、説明の便宜上、トランジスタはそのゲート電極と同一の符号を用いることとする。
【0050】
光の入射によってフォトゲート電極PGの直下で発生したキャリアは、ゲート電極TX1に高電位が印加されている場合には、電極配線18gを介して、チャージアンプCA1の入力端子である節点P1に流れ込む。チャージアンプCA1がリセットされているものとすると、短絡スイッチSW1を切断しておくことにより、チャージアンプCA1の入出力端子間に接続されたキャパシタC1bに、節点P1に流れ込んだキャリアが蓄積される。ゲート電極TX1は、繰り返し高電位が与えられるので、キャパシタC1bに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプCA1の出力電圧が上昇する。チャージアンプCA1の出力端子である節点P2の電位が、閾値Vthを超えた場合には、比較器COMP1の出力VCOMP1がハイレベルとなり、比較器COMP1の出力は、トランジスタQcのゲート(制御端子)に入力される。
【0051】
同様に、光の入射によってフォトゲート電極PGの直下で発生したキャリアは、ゲート電極TX2に高電位が印加されている場合には、電極配線21gを介して、チャージアンプCA2の入力端子である節点P3に流れ込む。チャージアンプCA2がリセットされているものとすると、短絡スイッチSW2を切断しておくことにより、チャージアンプCA2の入出力端子間に接続されたキャパシタC2bに、節点P3に流れ込んだキャリアが蓄積される。ゲート電極TX2は、繰り返し高電位が与えられるので、キャパシタC2bに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプCA2の出力電圧が上昇する。チャージアンプCA2の出力端子である節点P4の電位が、閾値Vthを超えた場合には、比較器COMP2の出力VCOMP2がハイレベルとなり、比較器COMP1の出力は、トランジスタQdのゲート(制御端子)に入力される。
【0052】
NMOSトランジスタQc,Qdのソースはグランド電位に接続されており、ドレインは節点を介して高電位V+に接続されている。NMOSトランジスタQc又はNMOSトランジスタQdのゲートにハイレベルが印加されると、ソース/ドレイン間にN型チャネルが形成され、高電位側の節点P6とグランド電位が接続される。節点P6の電位は高電位から低電位に変動する。
【0053】
節点P6と高電位V+との間には、PMOSトランジスタQeが介在しており、そのゲートは節点P6に接続されている。また、チャージアンプCA1,CA2の入力側節点P1,P3と高電位VAとの間には、それぞれPMOSトランジスタQa,Qbが介在している。節点P6の電位が低下すると、スイッチとしてのトランジスタQa,QbがONし、電位VAから等しい電流が節点P1,P3に向けて流れる。キャパシタC1b,C2bの入力側には負電荷が蓄積されているので、流れ込んだ正電荷によってキャパシタC1b,C2bの蓄積電荷量は減少する。この場合、チャージアンプCA1,CA2の出力電圧VOUT1,VOUT2は低下するため、比較器COMP1,COMP2の出力はローレベルとなり、トランジスタQcを介したフィードバック制御が停止し、スイッチとしてのトランジスタQa,Qbが共にOFFする。キャパシタC1b,C2bの入力側は、チャージアンプCA1,CA2の仮想接地により、高電位VBに保たれているため、トランジスタQa,QbがONになっている間、2つのキャパシタに同じ電流値で同じ時間だけ電流が流れて、同じだけの正電荷が流れ込むことになる。
【0054】
トランジスタTX1,TX2に相補的な検出用ゲート信号SL,SRを印加し、キャパシタC1b、C2bの蓄積電荷量を徐々に増加させつつ、上記のようにフィードバック制御を行うと、キャパシタC1b、C2bの飽和を抑制することができる。すなわち、キャパシタC1b、C2bに蓄積される電荷量を十分に累積させ、累積後の所定のタイミングで出力VOUT1,VOUT2を読み出すことができる。出力VOUT1,VOUT2は電荷量Q1,Q2に対応するものであり、対象物までの距離を演算することができる値である。
【0055】
出力を読み出した後、キャパシタC1b,C2b間に介在する短絡スイッチSW1,SW2をONし、キャパシタC1b,C2bに蓄積された電荷を放電し、リセットを行う。
【0056】
なお、図6のVIIで示す比較器COMP1とトランジスタQcから構成される比較部は、差動回路を用いて構成することができる。
【0057】
図7は、このような比較部の構成を示す回路図である。
【0058】
グランド電位と節点P6との間にはNMOSトランジスタQAが介在しており、NMOSトランジスタQAのソースは電流源ISを介してグランド電位に接続されている。高電位V+とグランド電位との間にはNMOSトランジスタQBが介在しており、NMOSトランジスタQBのソースは電流源ISを介してグランドに接続されている。トランジスタQBのゲートには基準値となる閾値電圧Vthが入力されており、トランジスタQAのゲートに入力がない場合には、トランジスタQBには一定の電流が流れている。
【0059】
トランジスタQAのゲートの入力電圧が上昇し、閾値電圧Vthを超えると、トランジスタQBを流れる電流が減少し、トランジスタQBよりも多くの電流がトランジスタQAに流れる。トランジスタQA,QBの利得が十分に大きいものとすると、トランジスタQAの入力が閾値電圧Vthを超えた場合には、節点P6の電位が低下し、上記比較器COMP1及びトランジスタQcと同様に動作する。なお、上記比較器COMP2及びトランジスタQdからなる比較部の構成も、図7に示したものと同一構造とすることができる。
【0060】
以上、説明したように、上記測距装置は、変調した光を対象物Hに照射し、対象物Hで反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物Hまでの距離dを求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタC1b,C2bと、キャパシタC1b,C2bに蓄積されたキャリアの電荷量に対応する値(出力電圧VOUT1,VOUT2)のいずれかが、閾値Vthを超えたかどうかを判定する判定手段(比較器COMP1,COMP2,Qc,Qd)と、キャパシタタC1b,C2bに蓄積されたキャリアの電荷量に対応する値(出力電圧VOUT1,VOUT2)のいずれかが、閾値Vthを超えた旨を、判定手段が示す場合には、それぞれのキャパシタC1b,C2bの入力側端子P1,P3を、それぞれのキャパシタC1b,C2bの蓄積電荷量が減少するよう、一定電位VAに接続する接続手段(Qa,Qb)を備えている。
【0061】
各キャパシタC1b,C2bに蓄積された電荷量は、対象物までの距離dに依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、いずれかの値(出力電圧VOUT1,VOUT2)が閾値Vthを超えた場合に、スイッチとしてのトランジスタQa,Qbが、キャパシタC1b,C2bの入力側端子P1,P3を一定電位VAに接続することで、蓄積電荷量を減少させ、キャパシタC1b,C2bの飽和を抑制することができる。ここで、キャパシタC1b,C2bを一定電位VAに接続しても、キャパシタC1b,C2b内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、一定電位の接続後においても、キャパシタC1b,C2b内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタC1b,C2bに蓄積される電荷のS/N比は向上するため、正確な測距が可能となる。
【0062】
なお、閾値を超えるとは、最終的にキャパシタの蓄積電荷量が低下するように、出力電圧VOUT1,VOUT2が閾値を超えることであり、例えばトランジスタの動作閾値が負であり、これを超えるとは、上記値が負である場合には、その絶対値が動作閾値を超えることを意味するものとする。
【0063】
また、上述の判定手段は、それぞれのキャパシタC1b,C2bの出力側の電位が基準値(Vth)を超えた場合に、一端の節点P6の電位が変動する比較部(比較手段)を有しており、節点電位の変動に応じて、複数のスイッチとしてのトランジスタQa,QbがONしている。なお、電位が基準値を超えるとは、上記値が閾値を超える場合の意味に準じる。キャパシタC1b,C2bの出力が基準値を超えた場合には、それぞれのスイッチがONするため、キャパシタC1b,C2bの入力側端子P1,P3が一定電位VAに接続され、上述の作用を奏することができる。
【0064】
上述の回路は光感応領域を含む画素をAPS(Active Pixel Sensor)として構成することもできる。
【0065】
図8は、このように光感応領域を含む画素をAPSとして構成した場合の回路図である。制御回路2からの出力を利用して、光源3と電源4aをパルス駆動信号SPが入力するスイッチ4bが接続する駆動回路4の実際の構成を同時に示してある。
【0066】
この回路は、節点P1,P3と節点P6の間の回路構成を変更したものである。節点P1には、スイッチSW10の一端、キャパシタC10の一端、出力トランジスタQxのゲート、比較用のトランジスタQcのゲートが接続されており、スイッチSW10の他端,キャパシタC10の他端、出力トランジスタQxのドレインは高電位VBに接続されている。節点P3には、スイッチSW20の一端、キャパシタC20の一端、出力トランジスタQyのゲート、比較用のトランジスタQdのゲートが接続されており、スイッチSW20の他端,キャパシタC20の他端、出力トランジスタQyのドレインは高電位VBに接続されている。
【0067】
スイッチSW10,SW20をONしてリセットし、節点P1,P3の電位を十分に高くした状態で、スイッチSW10,SW20をOFFする。トランジスタTX1,TX2を交互駆動することで、キャパシタC10,C20にキャリアが流れ込むと、キャパシタC10,C20の電位が低下し、比較用のPMOSトランジスタQcのゲートに与えられる電位と接点P6との間の電圧が、トランジスタQc又はQdの動作閾値を超えると、トランジスタQc,QdがONとなり、トランジスタQc,Qdのソース側の節点P6の電位が低下し、スイッチとしてのトランジスタQa,QbがONする。これにより、節点P1,P3を介して一定電位VAからキャパシタC10,C20に正の電荷が流れ込むため、節点P1,P3の電位が上昇し、比較用のPMOSトラジスタQc,Qdが停止し、その上流側の節点P6の電位が上昇し、スイッチとしてのトランジスタQa,QbがOFFする。
【0068】
なお、キャパシタC10,C20内には、上記キャパシタC1b,C2bと同様に、測距有効電荷が残留する。トランジスタQa,QbのON/OFFを複数回繰り返すことで、キャパシタC10,C20内に測距有効電荷を累積的に蓄積した後、出力トランジスタQx,Qyのソースに接続されたスイッチSW11,SW12をONし、蓄積電荷量に応じた出力電圧VOUT1,VOUT2を読み出す。
【0069】
以上のように、本実施形態の判定手段は、それぞれのキャパシタC10,C20の入力側端子P1,P3に、それぞれの制御端子(ゲート)が接続された複数のトランジスタQc,Qdを有し、それぞれのキャパシタC10,C20の入力側端子P1,P3とトランジスタQc,Qdの一端(ソース)との間の電圧が、トランジスタQc,Qdの動作閾値(Vgs=Vth)を超えた場合に、トランジスタQc,Qdが導通し、トランジスタQc,Qdの一端の節点P6の電位が変動し、節点電位の変動に応じて、複数のスイッチとしてのトランジスタQa,QbがONしている。
【0070】
すなわち、トランジスタQc,Qdの動作閾値を、比較の基準値として用いることで、キャパシタC10,C20に蓄積されたキャリアの電荷量に対応する値(出力電圧VOUT1,VOUT2を与える節点P1,P3の電位)の外光による変動を検知することができ、トランジスタQc,Qdの一端の節点P6の電位によって、複数のスイッチとしてのトランジスタQa,QbをONさせることができる。この場合も、上記と同様に作用し、正電荷がキャパシタC10,C20に流れ込む。
【0071】
なお、本回路はAPSとするため、キャパシタC10,C20は半導体基板1A(図2参照)の各画素内に形成されている。半導体基板1A内にキャパシタC10,C20を形成することにより、後段の回路構成を簡単にすることができる。なお、複数の出力トランジスタQx,Qyは、それぞれのキャパシタC10,C20の入力側端子がそれぞれ接続された制御端子を有しており、それぞれの出力トランジスタQx,Qyから、それぞれのキャパシタC10,C20に蓄積された電荷量が読み出されるが、出力トランジスタQx,Qyも、半導体基板1Aの各画素内に形成されている。
【0072】
キャパシタC10,C20と共に出力トランジスタQx,Qyを半導体基板1A内に形成することで、半導体基板1A内で発生したキャリアによる信号を増幅することができ、出力の劣化を抑制し、光感応領域を含む画素をAPSとして機能させることができる。
【0073】
図9は、上述の図8の回路におけるリセット直後からの節点P1,P3の電位(a)と出力電圧VOUT1,VOUT2の電位(b)のタイミングチャートである。節点P1に節点P3よりも少し大きな電流が光感応領域から流れ込む状態のシミュレーション結果である。
【0074】
リセット解除後の節点P1,P3の電位φP1、φP3は高電位VBから低下していくが、トランジスタQc,QdがONとなり、フィードバック回路が働くと節点P1の電位は増加を始めるが、節点P3の電位は一定値にとどまることになる。出力電圧VOUT1,VOUT2は、リセット解除後は、同様に低下していくが、トランジスタQc,QdがONとなり、フィードバック回路が働くと実際にはアナログ的な動作となり、以後は差分のみが出力されるようになる。これは、フィードバック回路が働くことにより外光がキャンセルされて、信号光による成分のみが、信号として取り出されるようになることによる。
【0075】
図10は、図6に示した実施形態の変形例の回路図である。制御回路2からの出力を利用して、光源3と電源4aをパルス駆動信号SPが入力するスイッチ4bが接続する駆動回路4の実際の構成を同時に示してある。
【0076】
本例では、チャージアンプCA1,CA2の出力側の節点P2,P4を分圧抵抗を解して接続し、その抵抗接続点を比較器COMP1の一端に入力したものである。すなわち、本実施形態の比較手段は、それぞれのキャパシタC1b,C2bの出力側の節点P2,P4間に接続された複数の分圧抵抗R1,R2を有しており、分圧抵抗R1,R2の抵抗接続点の電位が基準値(Vth)を超えた場合に、NMOSトランジスタQcの一端の節点P6の電位が、上記実施形態と同じように変動する。分圧抵抗R1,R2の値は同じである。すなわち、分圧抵抗R1,R2によって、キャパシタC1b,C2bの出力側端子P2,P4の電位が平均化されるため、全体として外光が強い場合にはスイッチとしてのトランジスタQa,QbがONすることになる。すなわち、この構成によれば、検出される光の位相の違いによる外光強度の差を緩和し、より正確な外光除去を行うことができる。
【0077】
他の構成は、図6に示したものと同一である。
【0078】
なお、上述の実施形態において、外光強度を測定する別の光検出素子を設け、閾値Vth又は一定電位VAを、この光検出素子によって検出された外光強度に応じて設定することとしてもよい。
【0079】
また、トランジスタQa,Qbの特性差を相殺するため、節点P1,P3とトランジスタQa,Qbをタスキ掛けに接続してもよい。
【0080】
図11は、節点P1,P3とトランジスタQa,Qbの接続の変形例を示す回路図である。
【0081】
この測距装置では、複数のスイッチとしてのトランジスタQa,Qbと、それぞれのキャパシタの入力側端子P1,P3との間に介在するスイッチ交換手段φa,φbを更に備えている。トランジスタQa,QbをONする期間は、偶数回のスイッチング期間を含んでいる。すなわち、トランジスタQa,QbをONする期間は、第1期間T1及び第2期間T2を含んでおり、これらの期間は交互に繰り返される。第1期間T1と第2期間T2の大きさは等しい。スイッチ交換手段φa,φbを構成するスイッチφa,φbは、図示の如く端子P1,P3に対して接続されており、スイッチφa,φbは交互にONされる。スイッチφaがONされ、スイッチφbがOFFされた場合には、トランジスタQaと節点P1が接続され、トランジスタQbと節点P3が接続される。スイッチφbがONされ、スイッチφaがOFFされた場合には、トランジスタQaと節点P3が接続され、トランジスタQbと節点P1が接続される。
【0082】
すなわち、スイッチ交換手段は、第1期間T1では、第1のトランジスタQaと第1のキャパシタC1b(C10)を接続し、第2のトランジスタQbと第2のキャパシタC2b(C20)を接続する。第2期間T2では、第1のトランジスタQaと第2のキャパシタC2b(C20)を接続し、第2のトランジスタQbと第1のキャパシタC1b(C10)を接続する。
【0083】
このように、接続関係を入れ替えることで、このトランジスタの特性の違いによるキャパシタへの入力電流の差を相殺することができる。この場合、特性差が相殺されるので、更に正確な測距を行うことが可能となる。トランジスタの特性の影響は出力電圧VOUT1,VOUT2の差分をとった場合に除去され、出力電圧VOUT1,VOUT2の差分は信号成分の差分に比例することとなる。
【0084】
図12は、上述の図10の回路におけるリセット直後からの出力電圧VOUT1,VOUT2のタイミングチャートである。
【0085】
上述の出力飽和を抑制する回路を用いない場合、リセット解除後の出力電圧VOUT1,VOUT2は、キャパシタの飽和電荷量に対応した飽和電圧Vsatに到達すると、時刻txにおいて飽和することになるが、上述の回路では、閾値Vthに依存する所定値Vaに近くなると、直流成分の電荷がキャパシタから除去されるため、時間に対する出力電圧VOUT1,VOUT2の傾きが小さくなり、時間積分を継続することにより、測距有効電荷に依存する出力電圧VOUT1,VOUT2の差分ΔV1+ΔV2を拡大することができる。
【0086】
なお、上述のトランジスタPGの代わりに、逆バイアス印加されたフォトダイオードを用いることができる。.
【図面の簡単な説明】
【0087】
【図1】測距装置の構成を示す説明図である。
【図2】測距センサ1の平面図である。
【図3】図2に示した測距センサのIII−III矢印断面図である。
【図4】変形例に係る測距センサの断面図である。
【図5】図3又は図4に示した測距センサの領域Vの拡大図である。
【図6】配線基板10内の回路を示す回路図である。
【図7】比較部の構成を示す回路図である。
【図8】APSを用いた回路図である。
【図9】図8の回路におけるP1,P2の電位、出力電圧VOUT1,VOUT2のタイミングチャートである。
【図10】図6に示した実施形態の変形例の回路図である。
【図11】節点P1,P3とトランジスタQa,Qbの接続の変形例を示す回路図である。
【図12】図10の回路における出力電圧VOUT1,VOUT2のタイミングチャートである。
【符号の説明】
【0088】
PG・・・フォトゲート電極、TX1,TX2・・・ゲート電極、COMP1,COMP2・・・比較器、C1b,C2b・・・キャパシタ。
【技術分野】
【0001】
本発明は、測距装置に関する。
【背景技術】
【0002】
特許文献1に記載の測距装置は、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献1に記載の測距装置では、光検出素子が飽和しないように、モニタされた光量に応じてその検出期間を設定している。光検出素子は、長期間と短期間の2つの期間で反射光を検出し、光検出素子が飽和していない期間の電荷量を選択し、他方の期間の電荷量を破棄している。
【0003】
特許文献2に記載の測距装置も、特許文献1と同様に、光源から出射された光を対象物に照射し、対象物からの反射光を光検出素子で測定しており、照射光と反射光の位相差に基づいて対象物までの距離を求めている。ここで、特許文献2に記載の測距装置では、光検出素子の露光期間を、初期検出された光量レベルに応じて適切に設定し、光検出素子の飽和を抑制している。
【0004】
特許文献3に記載の測距装置は、上記と同様の測距動作を、マイクロプロセッサを用いて実現している。
【0005】
特許文献4に記載の測距装置は、位相差を有する2つの検出信号のうちのいずれか一方が飽和した場合に、画素をリセットしている。
【特許文献1】特開2006−84430号公報
【特許文献2】米国特許出願公開2006/0176467号明細書
【特許文献3】米国特許6,919,549号明細書
【特許文献4】米国特許7,157,685号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、いずれの文献においても、信号電荷の飽和は抑制されているが、距離情報の検出精度は十分ではない。特に、特許文献4では、距離情報となる差分信号もリセットしており、飽和抑制を行う代わりに距離情報の検出精度が低くなるとうい問題がある。
【0007】
本発明は、このような課題に鑑みてなされたものであり、出力飽和を抑制しつつ、正確な測距が可能な測距装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述の課題を解決するため、本発明に係る測距装置は、変調した光を対象物に照射し、当該対象物で反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物までの距離を求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えたかどうかを判定する判定手段と、キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えた旨を、判定手段が示す場合には、それぞれのキャパシタの入力側端子を、それぞれのキャパシタの蓄積電荷量が減少するよう、一定電位に接続する接続手段と、を備えることを特徴とする。
【0009】
本発明に係る測距装置によれば、各キャパシタに蓄積された電荷量は、対象物までの距離に依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、いずれかの値が閾値を超えた場合に、接続手段が、キャパシタの入力側端子を一定電位に接続することで、蓄積電荷量を減少させ、キャパシタの飽和を抑制することができる。即ち、キャパシタの入力側端子を一定電位に接続することで、一定電流を注入して、蓄積電荷量の内の外光による成分をキャンセルすることができる。ここで、キャパシタを一定電位に接続しても、キャパシタ内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、一定電位の接続後においても、キャパシタ内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタに蓄積される電荷のS/N比は向上するため、正確な測距が可能となる。
【0010】
なお、閾値を超えるとは、最終的にキャパシタの蓄積電荷量が低下するように、上記値が閾値を超えることであり、例えばトランジスタの動作閾値が負であり、これを超えるとは、上記値が負である場合には、その絶対値が動作閾値を超えることを意味するものとする。
【0011】
また、接続手段は、一定電位とそれぞれのキャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、判定手段は、それぞれのキャパシタの出力側の電位が基準値を超えた場合に、一端の節点電位が変動する比較手段を有し、節点電位の変動に応じて、複数の前記スイッチがONすることが好ましい。なお、電位が基準値を超えるとは、上記値が閾値を超える場合の意味に準じることとする。
【0012】
キャパシタの出力が基準値を超えた場合には、それぞれのスイッチがONするため、キャパシタの入力側端子が一定電位に接続され、上述の作用を奏することができる。
【0013】
また、接続手段は、一定電位とそれぞれのキャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、判定手段は、それぞれのキャパシタの入力側端子に、それぞれの制御端子が接続された複数のトランジスタを有し、それぞれのキャパシタの入力側端子とトランジスタの一端との間の電圧が、トランジスタの動作閾値を超えた場合に、トランジスタが導通し、トランジスタの一端の節点電位が変動し、節点電位の変動に応じて、複数のスイッチがONすることが好ましい。
【0014】
すなわち、トランジスタの動作閾値を、比較の基準値として用いることで、キャパシタに蓄積されたキャリアの電荷量に対応する値の外光による変動を検知することができ、トランジスタの一端の節点電位によって、複数のスイッチをONさせることができる。この場合も、上記と同様に作用する。
【0015】
また、それぞれのキャパシタは、対象物からの反射された光が入射する半導体基板内に形成されていることとしてもよい。半導体基板内にキャパシタを形成することにより、後段の回路構成を簡単にすることができる。
【0016】
また、この場合、それぞれのキャパシタの入力側端子がそれぞれ接続された制御端子を有する複数の出力トランジスタを備え、それぞれの出力トランジスタから、それぞれのキャパシタに蓄積された電荷量が読み出され、出力トランジスタは、半導体基板内に形成されていることとすることも可能である。
【0017】
キャパシタと共に出力トランジスタを半導体基板内に形成することで、半導体基板内で発生したキャリアによる信号を増幅することができるため、出力の劣化を抑制し、光感応領域を含む画素をAPS(Active Pixel Sensor)として機能させることができる。
【0018】
また、上記比較手段は、それぞれのキャパシタの出力間に接続された複数の分圧抵抗を有し、分圧抵抗の抵抗接続点の電位が基準値を超えた場合に、一端の節点電位が変動することとしてもよい。すなわち、分圧抵抗によって、キャパシタの出力側端子の電位が平均化されるため、全体として外光が強い場合にはスイッチがONすることになる。すなわち、検出される光の位相の違いによる外光強度の差を緩和し、より正確な外光除去を行うことができる。
【0019】
なお、本発明に係る測距装置は、複数のスイッチと、それぞれのキャパシタの入力側端子との間に介在するスイッチ交換手段を更に備え、スイッチをONする期間は、第1期間及び第2期間を含み、スイッチ交換手段は、第1期間では、第1のスイッチと第1のキャパシタを接続し、第2のスイッチと第2のキャパシタを接続し、第2期間では、第1のスイッチと第2のキャパシタを接続し、第2のスイッチと第1のキャパシタを接続することが好ましい。
【0020】
すなわち、スイッチはトランジスタから構成されるが、接続関係を入れ替えることで、このスイッチの特性の違いによるキャパシタへの入力電位の差を相殺することができる。この場合、特性差が相殺されるので、更に正確な測距を行うことが可能となる。
【発明の効果】
【0021】
本発明に係る測距装置によれば、出力飽和を抑制しつつ正確な測距を行うことができる。
【発明を実施するための最良の形態】
【0022】
以下、実施の形態に係る測距装置について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【0023】
図1は測距装置の構成を示す説明図である。
【0024】
本例の測距センサ1は、裏面入射型測距センサであるとするが、表面入射型測距センサとすることもできる。この測距装置は、測距センサ1と、近赤外光を出射する光源3と、光源3にパルス駆動信号SPを与える駆動回路4と、裏面入射型測距センサ1の各画素に含まれる第1及び第2ゲート電極(TX1,TX2:図5参照)に、パルス駆動信号SPに同期した検出用ゲート信号SL,SRを与える制御回路2と、測距センサ1の第1及び第2半導体領域(FD1,FD2:図5参照)から読み出された距離情報を示す信号d’(m,n)から、歩行者などの対象物Hまでの距離を演算する演算回路(演算手段)5を備えている。測距センサ1から対象物Hまでの水平方向Dの距離をdとする。本例はパルス状の駆動信号で光の変調を行った例を主として説明するが、駆動信号はパルス状に限らず、正弦波状でもよい。
【0025】
制御回路2は、パルス駆動信号SPを駆動回路4のスイッチ4bに入力している。LED又はレーザダイオードからなる投光用の光源3は、スイッチ4bを介して電源4aに接続されている。したがって、スイッチ4bにパルス駆動信号SPが入力されると、パルス駆動信号SPと同じ波形の駆動電流が光源3に供給され、光源3からは測距用のプローブ光としてのパルス光LPが出力される。
【0026】
パルス光LPが対象物Hに照射されると、対象物Hによってパルス光が反射され、パルス光LDとして、裏面入射型測距センサ1に入射して、パルス検出信号SDを出力する。パルス検出信号SDはパルス光LDの入射に応じて基板内部で発生した総電荷量を示し、立ち上がりと立ち下がりのタイミングはパルス光LDに一致するが、距離dに応じた分だけパルス光LPに対して位相が遅延している。
【0027】
測距センサ1は、配線基板10上に固定されており、配線基板10上の配線を介して、距離情報を有する信号d’(m,n)が各画素から出力される。
【0028】
パルス駆動信号SPの波形は、周期Tの方形波であり、ハイレベルを「1」、ローレベルを「0」とすると、その電圧V(t)は以下の式で与えられる。
・パルス駆動信号SP:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
【0029】
検出用ゲート信号SL、SRの波形は、周期Tの方形波であり、その電圧V(t)は以下の式で与えられる。
・検出用ゲート信号SL:
・V(t)=1(但し、0<t<(T/2)の場合)
・V(t)=0(但し、(T/2)<t<Tの場合)
・V(t+T)=V(t)
・検出用ゲート信号SR(=SLの反転):
・V(t)=0(但し、0<t<(T/2)の場合)
・V(t)=1(但し、(T/2)<t<Tの場合)
V(t+T)=V(t)
【0030】
上記パルス信号SP,SL、SR、SDは、全てパルス周期2×TPを有していることとする。検出用ゲート信号SL及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ1、検出用ゲート信号SR及びパルス検出信号SDが共に「1」のときに測距センサ1内で発生する電荷量をQ2とする。
【0031】
測距センサ1における一方の検出用ゲート信号SLとパルス検出信号SDの位相差は、他方の検出用ゲート信号SRとパルス検出信号SDが「1」の時の重複期間において、裏面入射型測距センサ1において発生した電荷量Q2に比例する。すなわち、電荷量Q2は、検出用ゲート信号SRとパルス検出信号SDの論理積が「1」である期間において発生した電荷量である。1画素内において発生する全電荷量をQ1+Q2とし、駆動信号SPの半周期のパルス幅をTPとすると、Δt=TP×Q2/(Q1+Q2)の期間だけ、駆動信号SPに対してパルス検出信号SDが遅れていることになる。
【0032】
1つのパルス光の飛行時間Δtは、対象物までの距離をd、光速をcとすると、Δt=2d/cで与えられるため、特定の画素からの距離情報を有する信号d’として2つの電荷量(Q1,Q2)が出力されると、演算回路5は、入力された電荷量Q1,Q2と、予め判明している半周期パルス幅TPに基づいて、対象物Hまでの距離d=(c×Δt)/2=c×TP×Q2/(2×(Q1+Q2))を演算する。
【0033】
上述のように、電荷量Q1、Q2を分離して読み出せば、演算回路5は、距離dを演算することができる。なお、上述のパルスは繰り返して出射され、その積分値を各電荷量Q1,Q2として出力することができる。
【0034】
また、電荷量Q1,Q2の全体電荷量に対する比率は、上述の位相差、すなわち、対象物Hまでの距離に対応しており、演算回路5は、この位相差に応じて対象物Hまで距離を演算している。上述のように、位相差に対応する時間差をΔtとすると、距離dは、好適にはd=(c×Δt)/2で与えられるが、適当な補正演算をこれに加えて行ってもよい。例えば、実際の距離と、演算された距離dとが異なる場合、後者を補正する係数βを予め求めておき、出荷後の製品では演算された距離dに係数βを乗じたものを最終的な演算距離dとしてもよい。また、外気温度を測定しておき、外気温度に応じて光速cが異なる場合には、光速cを補正する演算を行ってから、距離演算を行うこともできる。また、演算回路に入力された信号と、実際の距離との関係を予めメモリに記憶しておき、ルックアップテーブル方式によって、距離を演算してもよい。また、センサ構造によっても演算方法は変更することができ、これには従来から知られている演算方法を用いることができる。
【0035】
このように、演算回路5は、それぞれ読み出された電荷Q1(Q2)の全体電荷量(Q1+Q2)に対する比率に基づいて、対象物Hまでの距離を演算している。対象物Hまでの距離は、このような比率に依存するため、演算回路5は、かかる比率に基づいて距離を演算することができる。上記では、180度の位相差で2つのゲート電極TX1,TX2(図5参照)を駆動した場合の例を説明した。
【0036】
なお、フォトゲート電極PG(図5)の横方向の両端に位置する半導体領域FD1,FD2から電荷量Q1,Q2が出力されるが、この他にフォトゲート電極PGに対して縦方向の両端に位置する半導体領域から電荷量Q3,Q4を出力させることもできる。この場合の縦方向の構造は、横方向の構造と同一とする。
【0037】
この場合、90度毎の位相差で上記4つのゲート電極を駆動し、各半導体領域から、Q1,Q2,Q3,Q4を出力する。この場合、距離d=Φ×c/2×2πfで与えられる。なお、駆動信号が正弦波状の場合には、fは駆動信号SPの繰り返し周波数であり、位相Φ=−arctan((Q2−Q4)/(Q1−Q3))で与えられる。
【0038】
図2は測距センサ1の平面図である。
【0039】
測距センサ1は、二次元状に配列した複数の画素P(m,n)からなる撮像領域1Bを有する半導体基板1Aを備えている。各画素P(m,n)からは、上述の距離情報を有する信号d’(m,n)として2つの電荷量(Q1,Q2)が出力される。各画素P(m,n)は微小測距センサとして対象物Hまでの距離に応じた信号d’(m,n)を出力するので、対象物Hからの反射光を、撮像領域1Bに結像すれば、対象物H上の各点までの距離情報の集合体としての対象物の距離画像を得ることができる。
【0040】
図3は図2に示した測距センサのIII−III矢印断面図である。
【0041】
測距センサ1には、光入射面1BKからパルス光LDが入射する。裏面入射型測距センサ1の光入射面1BKとは逆側の表面1FTは、接着領域ADを介して配線基板10に接続されている。接着領域ADは、バンプなどの接着部材を含む領域であり、必要に応じて絶縁性の接着剤やフィラーを有している。裏面入射型測距センサ1を構成する半導体基板1Aは、補強用のフレーム部Fと、フレーム部Fよりも薄い薄板部TFを有しており、これらは一体化している。薄板部TFの厚さは、10μm以上100μm以下である。本例のフレーム部Fの厚さは200μm以上600μm以下である。
【0042】
図4は変形例に係る測距センサの断面図である。
【0043】
この測距センサは、図3に示したものと半導体基板1Aの形状のみが異なり、他の構成は同一である。半導体基板1Aは、ストライプ状又は格子状に形成された補強部AFを更に有しており、補強部AFの間に薄板部TFが形成され、これらは一体化している。本例の補強部AFの厚みは、フレーム部AFの厚さと同じであり、200μm以上600μm以下である。薄板部TFには前述の各画素が形成されている。薄板部TFはKOH等のアルカリ性エッチング液を用いたウエットエッチングによって形成する。エッチングによって形成された露出表面の粗さは1μm以下である。
【0044】
図5は、図3又は図4に示した測距センサの領域Vの拡大図である。
【0045】
裏面入射型測距センサ1は、反射防止膜1Dが設けられる光入射面及び光入射面とは逆側の表面を有するP型の半導体基板1Aと、この表面上において絶縁層1Eを介して設けられたフォトゲート電極PGと、この表面上において絶縁層1Eを介しフォトゲート電極PGに隣接して設けられた第1及び第2ゲート電極TX1,TX2とを備えている。反射防止膜1Dの材料は、SiO2またはSiN(窒化シリコン)である。
【0046】
ゲート電極TX1の外側の半導体基板(エピタキシャル層)1A内の領域には、基板の表面側から高濃度のN型不純物が添加されており、N型の半導体領域FD1からなるフローティング・ディフュージョン領域が形成されている。ゲート電極TX2の外側の半導体基板1A内の領域には、基板表面側から高濃度のN型不純物が添加されており、N型の半導体領域FD2からなるフローティング・ディフュージョン領域が形成されている。半導体領域FD1,FD2は、ゲート電極TX1,TX2をそれぞれ含む電界効果トランジスタのドレインを構成している。なお、フォトゲート電極PGには、若干の直流正電位が印加される。
【0047】
半導体基板1Aに反射防止膜1Dを介して対象物からの反射光が入射すると、半導体基板1A内のフォトゲート電極PGの直下の領域でキャリアが発生する。ゲート電極TX1,TX2に交互に高電位を与える(検出用ゲート信号SL,SRを印加する)と、基板内において発生したキャリアが、交互に半導体領域FD1,FD2内に流れ込む。この際、半導体基板1A内にはフリンジング電界が形成されている。絶縁層1Eを厚くすることで、半導体基板内にフリンジング電界を形成することができる。フリンジング電界を形成するための好適な絶縁層1Eの厚みは、50〜5000nmである。
【0048】
半導体領域FD1,FD2には、電極18a、21aが接触しており、接着層AD内に埋め込まれた内部配線を介して、上記配線基板10を構成する半導体基板10Aの表面に形成された電極配線18g,21gに電気的に接続されている。なお、ゲート電極TX1,PG,TX2は、それぞれ、接着層AD内に埋め込まれた内部配線を介して、半導体基板10Aの表面に形成された電極配線12g,13g,14gに電気的に接続されている。なお、半導体基板1Aの電位をグランド電位などの基準電位に接続するため、半導体基板1A内の適当な位置にバックゲート電極が設けられているが、基板内の厚み方向に貫通する貫通電極を設け、これをグランド電位に接続してもよい。
【0049】
図6は、配線基板10内の回路を示す回路図である。制御回路2からの出力を利用して、光源3と電源4aをパルス駆動信号SPが入力するスイッチ4bが接続する駆動回路4の実際の構成を同時に示してある。なお、同図では、フォトゲート電極PG、ゲート電極TX1,TX2は、それぞれの電界効果トランジスタのゲート電極として示されており、説明の便宜上、トランジスタはそのゲート電極と同一の符号を用いることとする。
【0050】
光の入射によってフォトゲート電極PGの直下で発生したキャリアは、ゲート電極TX1に高電位が印加されている場合には、電極配線18gを介して、チャージアンプCA1の入力端子である節点P1に流れ込む。チャージアンプCA1がリセットされているものとすると、短絡スイッチSW1を切断しておくことにより、チャージアンプCA1の入出力端子間に接続されたキャパシタC1bに、節点P1に流れ込んだキャリアが蓄積される。ゲート電極TX1は、繰り返し高電位が与えられるので、キャパシタC1bに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプCA1の出力電圧が上昇する。チャージアンプCA1の出力端子である節点P2の電位が、閾値Vthを超えた場合には、比較器COMP1の出力VCOMP1がハイレベルとなり、比較器COMP1の出力は、トランジスタQcのゲート(制御端子)に入力される。
【0051】
同様に、光の入射によってフォトゲート電極PGの直下で発生したキャリアは、ゲート電極TX2に高電位が印加されている場合には、電極配線21gを介して、チャージアンプCA2の入力端子である節点P3に流れ込む。チャージアンプCA2がリセットされているものとすると、短絡スイッチSW2を切断しておくことにより、チャージアンプCA2の入出力端子間に接続されたキャパシタC2bに、節点P3に流れ込んだキャリアが蓄積される。ゲート電極TX2は、繰り返し高電位が与えられるので、キャパシタC2bに蓄積されるキャリアの電荷量は徐々に増加し、チャージアンプCA2の出力電圧が上昇する。チャージアンプCA2の出力端子である節点P4の電位が、閾値Vthを超えた場合には、比較器COMP2の出力VCOMP2がハイレベルとなり、比較器COMP1の出力は、トランジスタQdのゲート(制御端子)に入力される。
【0052】
NMOSトランジスタQc,Qdのソースはグランド電位に接続されており、ドレインは節点を介して高電位V+に接続されている。NMOSトランジスタQc又はNMOSトランジスタQdのゲートにハイレベルが印加されると、ソース/ドレイン間にN型チャネルが形成され、高電位側の節点P6とグランド電位が接続される。節点P6の電位は高電位から低電位に変動する。
【0053】
節点P6と高電位V+との間には、PMOSトランジスタQeが介在しており、そのゲートは節点P6に接続されている。また、チャージアンプCA1,CA2の入力側節点P1,P3と高電位VAとの間には、それぞれPMOSトランジスタQa,Qbが介在している。節点P6の電位が低下すると、スイッチとしてのトランジスタQa,QbがONし、電位VAから等しい電流が節点P1,P3に向けて流れる。キャパシタC1b,C2bの入力側には負電荷が蓄積されているので、流れ込んだ正電荷によってキャパシタC1b,C2bの蓄積電荷量は減少する。この場合、チャージアンプCA1,CA2の出力電圧VOUT1,VOUT2は低下するため、比較器COMP1,COMP2の出力はローレベルとなり、トランジスタQcを介したフィードバック制御が停止し、スイッチとしてのトランジスタQa,Qbが共にOFFする。キャパシタC1b,C2bの入力側は、チャージアンプCA1,CA2の仮想接地により、高電位VBに保たれているため、トランジスタQa,QbがONになっている間、2つのキャパシタに同じ電流値で同じ時間だけ電流が流れて、同じだけの正電荷が流れ込むことになる。
【0054】
トランジスタTX1,TX2に相補的な検出用ゲート信号SL,SRを印加し、キャパシタC1b、C2bの蓄積電荷量を徐々に増加させつつ、上記のようにフィードバック制御を行うと、キャパシタC1b、C2bの飽和を抑制することができる。すなわち、キャパシタC1b、C2bに蓄積される電荷量を十分に累積させ、累積後の所定のタイミングで出力VOUT1,VOUT2を読み出すことができる。出力VOUT1,VOUT2は電荷量Q1,Q2に対応するものであり、対象物までの距離を演算することができる値である。
【0055】
出力を読み出した後、キャパシタC1b,C2b間に介在する短絡スイッチSW1,SW2をONし、キャパシタC1b,C2bに蓄積された電荷を放電し、リセットを行う。
【0056】
なお、図6のVIIで示す比較器COMP1とトランジスタQcから構成される比較部は、差動回路を用いて構成することができる。
【0057】
図7は、このような比較部の構成を示す回路図である。
【0058】
グランド電位と節点P6との間にはNMOSトランジスタQAが介在しており、NMOSトランジスタQAのソースは電流源ISを介してグランド電位に接続されている。高電位V+とグランド電位との間にはNMOSトランジスタQBが介在しており、NMOSトランジスタQBのソースは電流源ISを介してグランドに接続されている。トランジスタQBのゲートには基準値となる閾値電圧Vthが入力されており、トランジスタQAのゲートに入力がない場合には、トランジスタQBには一定の電流が流れている。
【0059】
トランジスタQAのゲートの入力電圧が上昇し、閾値電圧Vthを超えると、トランジスタQBを流れる電流が減少し、トランジスタQBよりも多くの電流がトランジスタQAに流れる。トランジスタQA,QBの利得が十分に大きいものとすると、トランジスタQAの入力が閾値電圧Vthを超えた場合には、節点P6の電位が低下し、上記比較器COMP1及びトランジスタQcと同様に動作する。なお、上記比較器COMP2及びトランジスタQdからなる比較部の構成も、図7に示したものと同一構造とすることができる。
【0060】
以上、説明したように、上記測距装置は、変調した光を対象物Hに照射し、対象物Hで反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、対象物Hまでの距離dを求める測距装置において、振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタC1b,C2bと、キャパシタC1b,C2bに蓄積されたキャリアの電荷量に対応する値(出力電圧VOUT1,VOUT2)のいずれかが、閾値Vthを超えたかどうかを判定する判定手段(比較器COMP1,COMP2,Qc,Qd)と、キャパシタタC1b,C2bに蓄積されたキャリアの電荷量に対応する値(出力電圧VOUT1,VOUT2)のいずれかが、閾値Vthを超えた旨を、判定手段が示す場合には、それぞれのキャパシタC1b,C2bの入力側端子P1,P3を、それぞれのキャパシタC1b,C2bの蓄積電荷量が減少するよう、一定電位VAに接続する接続手段(Qa,Qb)を備えている。
【0061】
各キャパシタC1b,C2bに蓄積された電荷量は、対象物までの距離dに依存するが、この中には対象物からの反射光以外の光、すなわち、外光も含まれている。したがって、外光は一定値であるため、いずれかの値(出力電圧VOUT1,VOUT2)が閾値Vthを超えた場合に、スイッチとしてのトランジスタQa,Qbが、キャパシタC1b,C2bの入力側端子P1,P3を一定電位VAに接続することで、蓄積電荷量を減少させ、キャパシタC1b,C2bの飽和を抑制することができる。ここで、キャパシタC1b,C2bを一定電位VAに接続しても、キャパシタC1b,C2b内には、対象物からの反射光によって発生したキャリアが測距有効電荷として残留しており、一定電位の接続後においても、キャパシタC1b,C2b内に測距有効電荷を更に蓄積することができる。したがって、電荷積算によって、キャパシタC1b,C2bに蓄積される電荷のS/N比は向上するため、正確な測距が可能となる。
【0062】
なお、閾値を超えるとは、最終的にキャパシタの蓄積電荷量が低下するように、出力電圧VOUT1,VOUT2が閾値を超えることであり、例えばトランジスタの動作閾値が負であり、これを超えるとは、上記値が負である場合には、その絶対値が動作閾値を超えることを意味するものとする。
【0063】
また、上述の判定手段は、それぞれのキャパシタC1b,C2bの出力側の電位が基準値(Vth)を超えた場合に、一端の節点P6の電位が変動する比較部(比較手段)を有しており、節点電位の変動に応じて、複数のスイッチとしてのトランジスタQa,QbがONしている。なお、電位が基準値を超えるとは、上記値が閾値を超える場合の意味に準じる。キャパシタC1b,C2bの出力が基準値を超えた場合には、それぞれのスイッチがONするため、キャパシタC1b,C2bの入力側端子P1,P3が一定電位VAに接続され、上述の作用を奏することができる。
【0064】
上述の回路は光感応領域を含む画素をAPS(Active Pixel Sensor)として構成することもできる。
【0065】
図8は、このように光感応領域を含む画素をAPSとして構成した場合の回路図である。制御回路2からの出力を利用して、光源3と電源4aをパルス駆動信号SPが入力するスイッチ4bが接続する駆動回路4の実際の構成を同時に示してある。
【0066】
この回路は、節点P1,P3と節点P6の間の回路構成を変更したものである。節点P1には、スイッチSW10の一端、キャパシタC10の一端、出力トランジスタQxのゲート、比較用のトランジスタQcのゲートが接続されており、スイッチSW10の他端,キャパシタC10の他端、出力トランジスタQxのドレインは高電位VBに接続されている。節点P3には、スイッチSW20の一端、キャパシタC20の一端、出力トランジスタQyのゲート、比較用のトランジスタQdのゲートが接続されており、スイッチSW20の他端,キャパシタC20の他端、出力トランジスタQyのドレインは高電位VBに接続されている。
【0067】
スイッチSW10,SW20をONしてリセットし、節点P1,P3の電位を十分に高くした状態で、スイッチSW10,SW20をOFFする。トランジスタTX1,TX2を交互駆動することで、キャパシタC10,C20にキャリアが流れ込むと、キャパシタC10,C20の電位が低下し、比較用のPMOSトランジスタQcのゲートに与えられる電位と接点P6との間の電圧が、トランジスタQc又はQdの動作閾値を超えると、トランジスタQc,QdがONとなり、トランジスタQc,Qdのソース側の節点P6の電位が低下し、スイッチとしてのトランジスタQa,QbがONする。これにより、節点P1,P3を介して一定電位VAからキャパシタC10,C20に正の電荷が流れ込むため、節点P1,P3の電位が上昇し、比較用のPMOSトラジスタQc,Qdが停止し、その上流側の節点P6の電位が上昇し、スイッチとしてのトランジスタQa,QbがOFFする。
【0068】
なお、キャパシタC10,C20内には、上記キャパシタC1b,C2bと同様に、測距有効電荷が残留する。トランジスタQa,QbのON/OFFを複数回繰り返すことで、キャパシタC10,C20内に測距有効電荷を累積的に蓄積した後、出力トランジスタQx,Qyのソースに接続されたスイッチSW11,SW12をONし、蓄積電荷量に応じた出力電圧VOUT1,VOUT2を読み出す。
【0069】
以上のように、本実施形態の判定手段は、それぞれのキャパシタC10,C20の入力側端子P1,P3に、それぞれの制御端子(ゲート)が接続された複数のトランジスタQc,Qdを有し、それぞれのキャパシタC10,C20の入力側端子P1,P3とトランジスタQc,Qdの一端(ソース)との間の電圧が、トランジスタQc,Qdの動作閾値(Vgs=Vth)を超えた場合に、トランジスタQc,Qdが導通し、トランジスタQc,Qdの一端の節点P6の電位が変動し、節点電位の変動に応じて、複数のスイッチとしてのトランジスタQa,QbがONしている。
【0070】
すなわち、トランジスタQc,Qdの動作閾値を、比較の基準値として用いることで、キャパシタC10,C20に蓄積されたキャリアの電荷量に対応する値(出力電圧VOUT1,VOUT2を与える節点P1,P3の電位)の外光による変動を検知することができ、トランジスタQc,Qdの一端の節点P6の電位によって、複数のスイッチとしてのトランジスタQa,QbをONさせることができる。この場合も、上記と同様に作用し、正電荷がキャパシタC10,C20に流れ込む。
【0071】
なお、本回路はAPSとするため、キャパシタC10,C20は半導体基板1A(図2参照)の各画素内に形成されている。半導体基板1A内にキャパシタC10,C20を形成することにより、後段の回路構成を簡単にすることができる。なお、複数の出力トランジスタQx,Qyは、それぞれのキャパシタC10,C20の入力側端子がそれぞれ接続された制御端子を有しており、それぞれの出力トランジスタQx,Qyから、それぞれのキャパシタC10,C20に蓄積された電荷量が読み出されるが、出力トランジスタQx,Qyも、半導体基板1Aの各画素内に形成されている。
【0072】
キャパシタC10,C20と共に出力トランジスタQx,Qyを半導体基板1A内に形成することで、半導体基板1A内で発生したキャリアによる信号を増幅することができ、出力の劣化を抑制し、光感応領域を含む画素をAPSとして機能させることができる。
【0073】
図9は、上述の図8の回路におけるリセット直後からの節点P1,P3の電位(a)と出力電圧VOUT1,VOUT2の電位(b)のタイミングチャートである。節点P1に節点P3よりも少し大きな電流が光感応領域から流れ込む状態のシミュレーション結果である。
【0074】
リセット解除後の節点P1,P3の電位φP1、φP3は高電位VBから低下していくが、トランジスタQc,QdがONとなり、フィードバック回路が働くと節点P1の電位は増加を始めるが、節点P3の電位は一定値にとどまることになる。出力電圧VOUT1,VOUT2は、リセット解除後は、同様に低下していくが、トランジスタQc,QdがONとなり、フィードバック回路が働くと実際にはアナログ的な動作となり、以後は差分のみが出力されるようになる。これは、フィードバック回路が働くことにより外光がキャンセルされて、信号光による成分のみが、信号として取り出されるようになることによる。
【0075】
図10は、図6に示した実施形態の変形例の回路図である。制御回路2からの出力を利用して、光源3と電源4aをパルス駆動信号SPが入力するスイッチ4bが接続する駆動回路4の実際の構成を同時に示してある。
【0076】
本例では、チャージアンプCA1,CA2の出力側の節点P2,P4を分圧抵抗を解して接続し、その抵抗接続点を比較器COMP1の一端に入力したものである。すなわち、本実施形態の比較手段は、それぞれのキャパシタC1b,C2bの出力側の節点P2,P4間に接続された複数の分圧抵抗R1,R2を有しており、分圧抵抗R1,R2の抵抗接続点の電位が基準値(Vth)を超えた場合に、NMOSトランジスタQcの一端の節点P6の電位が、上記実施形態と同じように変動する。分圧抵抗R1,R2の値は同じである。すなわち、分圧抵抗R1,R2によって、キャパシタC1b,C2bの出力側端子P2,P4の電位が平均化されるため、全体として外光が強い場合にはスイッチとしてのトランジスタQa,QbがONすることになる。すなわち、この構成によれば、検出される光の位相の違いによる外光強度の差を緩和し、より正確な外光除去を行うことができる。
【0077】
他の構成は、図6に示したものと同一である。
【0078】
なお、上述の実施形態において、外光強度を測定する別の光検出素子を設け、閾値Vth又は一定電位VAを、この光検出素子によって検出された外光強度に応じて設定することとしてもよい。
【0079】
また、トランジスタQa,Qbの特性差を相殺するため、節点P1,P3とトランジスタQa,Qbをタスキ掛けに接続してもよい。
【0080】
図11は、節点P1,P3とトランジスタQa,Qbの接続の変形例を示す回路図である。
【0081】
この測距装置では、複数のスイッチとしてのトランジスタQa,Qbと、それぞれのキャパシタの入力側端子P1,P3との間に介在するスイッチ交換手段φa,φbを更に備えている。トランジスタQa,QbをONする期間は、偶数回のスイッチング期間を含んでいる。すなわち、トランジスタQa,QbをONする期間は、第1期間T1及び第2期間T2を含んでおり、これらの期間は交互に繰り返される。第1期間T1と第2期間T2の大きさは等しい。スイッチ交換手段φa,φbを構成するスイッチφa,φbは、図示の如く端子P1,P3に対して接続されており、スイッチφa,φbは交互にONされる。スイッチφaがONされ、スイッチφbがOFFされた場合には、トランジスタQaと節点P1が接続され、トランジスタQbと節点P3が接続される。スイッチφbがONされ、スイッチφaがOFFされた場合には、トランジスタQaと節点P3が接続され、トランジスタQbと節点P1が接続される。
【0082】
すなわち、スイッチ交換手段は、第1期間T1では、第1のトランジスタQaと第1のキャパシタC1b(C10)を接続し、第2のトランジスタQbと第2のキャパシタC2b(C20)を接続する。第2期間T2では、第1のトランジスタQaと第2のキャパシタC2b(C20)を接続し、第2のトランジスタQbと第1のキャパシタC1b(C10)を接続する。
【0083】
このように、接続関係を入れ替えることで、このトランジスタの特性の違いによるキャパシタへの入力電流の差を相殺することができる。この場合、特性差が相殺されるので、更に正確な測距を行うことが可能となる。トランジスタの特性の影響は出力電圧VOUT1,VOUT2の差分をとった場合に除去され、出力電圧VOUT1,VOUT2の差分は信号成分の差分に比例することとなる。
【0084】
図12は、上述の図10の回路におけるリセット直後からの出力電圧VOUT1,VOUT2のタイミングチャートである。
【0085】
上述の出力飽和を抑制する回路を用いない場合、リセット解除後の出力電圧VOUT1,VOUT2は、キャパシタの飽和電荷量に対応した飽和電圧Vsatに到達すると、時刻txにおいて飽和することになるが、上述の回路では、閾値Vthに依存する所定値Vaに近くなると、直流成分の電荷がキャパシタから除去されるため、時間に対する出力電圧VOUT1,VOUT2の傾きが小さくなり、時間積分を継続することにより、測距有効電荷に依存する出力電圧VOUT1,VOUT2の差分ΔV1+ΔV2を拡大することができる。
【0086】
なお、上述のトランジスタPGの代わりに、逆バイアス印加されたフォトダイオードを用いることができる。.
【図面の簡単な説明】
【0087】
【図1】測距装置の構成を示す説明図である。
【図2】測距センサ1の平面図である。
【図3】図2に示した測距センサのIII−III矢印断面図である。
【図4】変形例に係る測距センサの断面図である。
【図5】図3又は図4に示した測距センサの領域Vの拡大図である。
【図6】配線基板10内の回路を示す回路図である。
【図7】比較部の構成を示す回路図である。
【図8】APSを用いた回路図である。
【図9】図8の回路におけるP1,P2の電位、出力電圧VOUT1,VOUT2のタイミングチャートである。
【図10】図6に示した実施形態の変形例の回路図である。
【図11】節点P1,P3とトランジスタQa,Qbの接続の変形例を示す回路図である。
【図12】図10の回路における出力電圧VOUT1,VOUT2のタイミングチャートである。
【符号の説明】
【0088】
PG・・・フォトゲート電極、TX1,TX2・・・ゲート電極、COMP1,COMP2・・・比較器、C1b,C2b・・・キャパシタ。
【特許請求の範囲】
【請求項1】
変調した光を対象物に照射し、当該対象物で反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、前記対象物までの距離を求める測距装置において、
前記振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えたかどうかを判定する判定手段と、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えた旨を、前記判定手段が示す場合には、それぞれの前記キャパシタの入力側端子を、それぞれの前記キャパシタの蓄積電荷量が減少するよう、一定電位に接続する接続手段と、
を備える、
ことを特徴とする測距装置。
【請求項2】
前記接続手段は、前記一定電位とそれぞれの前記キャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、
判定手段は、それぞれの前記キャパシタの出力側の電位が基準値を超えた場合に、一端の節点電位が変動する比較手段を有し、
前記節点電位の変動に応じて、複数の前記スイッチがONする、
ことを特徴とする請求項1に記載の測距装置。
【請求項3】
前記接続手段は、前記一定電位とそれぞれの前記キャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、
判定手段は、それぞれの前記キャパシタの入力側端子に、それぞれの制御端子が接続された複数のトランジスタを有し、
それぞれの前記キャパシタの入力側端子と前記トランジスタの一端との間の電圧が、前記トランジスタの動作閾値を超えた場合に、前記トランジスタが導通し、前記トランジスタの一端の節点電位が変動し、
前記節点電位の変動に応じて、複数の前記スイッチがONする、
ことを特徴とする請求項1に記載の測距装置。
【請求項4】
それぞれの前記キャパシタは、前記対象物からの反射された光が入射する半導体基板内に形成されている、
ことを特徴とする請求項3に記載の測距装置。
【請求項5】
それぞれの前記キャパシタの入力側端子がそれぞれ接続された制御端子を有する複数の出力トランジスタを備え、
それぞれの前記出力トランジスタから、それぞれの前記キャパシタに蓄積された電荷量が読み出され、
前記出力トランジスタは、前記半導体基板内に形成されている、
ことを特徴とする請求項4に記載の測距装置。
【請求項6】
前記比較手段は、それぞれのキャパシタの出力間に接続された複数の分圧抵抗を有し、
前記分圧抵抗の抵抗接続点の電位が前記基準値を超えた場合に、前記一端の節点電位が変動する、
ことを特徴とする請求項2に記載の測距装置。
【請求項7】
複数の前記スイッチと、それぞれの前記キャパシタの入力側端子との間に介在するスイッチ交換手段を更に備え、
前記スイッチをONする期間は、第1期間及び第2期間を含み、
前記スイッチ交換手段は、
第1期間では、
第1の前記スイッチと第1の前記キャパシタを接続し、
第2の前記スイッチと第2の前記キャパシタを接続し、
第2期間では、
第1の前記スイッチと第2の前記キャパシタを接続し、
第2の前記スイッチと第1の前記キャパシタを接続する、
ことを特徴とする請求項2乃至6のいずれか1項に記載の測距装置。
【請求項1】
変調した光を対象物に照射し、当該対象物で反射された光の入射に応答して発生したキャリアを時分割で振り分け、振り分けられたキャリアの電荷量に基づいて、前記対象物までの距離を求める測距装置において、
前記振り分けられたキャリアをそれぞれ蓄積する複数のキャパシタと、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えたかどうかを判定する判定手段と、
前記キャパシタに蓄積されたキャリアの電荷量に対応する値のいずれかが、閾値を超えた旨を、前記判定手段が示す場合には、それぞれの前記キャパシタの入力側端子を、それぞれの前記キャパシタの蓄積電荷量が減少するよう、一定電位に接続する接続手段と、
を備える、
ことを特徴とする測距装置。
【請求項2】
前記接続手段は、前記一定電位とそれぞれの前記キャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、
判定手段は、それぞれの前記キャパシタの出力側の電位が基準値を超えた場合に、一端の節点電位が変動する比較手段を有し、
前記節点電位の変動に応じて、複数の前記スイッチがONする、
ことを特徴とする請求項1に記載の測距装置。
【請求項3】
前記接続手段は、前記一定電位とそれぞれの前記キャパシタの入力側端子をそれぞれ接続する複数のスイッチを有し、
判定手段は、それぞれの前記キャパシタの入力側端子に、それぞれの制御端子が接続された複数のトランジスタを有し、
それぞれの前記キャパシタの入力側端子と前記トランジスタの一端との間の電圧が、前記トランジスタの動作閾値を超えた場合に、前記トランジスタが導通し、前記トランジスタの一端の節点電位が変動し、
前記節点電位の変動に応じて、複数の前記スイッチがONする、
ことを特徴とする請求項1に記載の測距装置。
【請求項4】
それぞれの前記キャパシタは、前記対象物からの反射された光が入射する半導体基板内に形成されている、
ことを特徴とする請求項3に記載の測距装置。
【請求項5】
それぞれの前記キャパシタの入力側端子がそれぞれ接続された制御端子を有する複数の出力トランジスタを備え、
それぞれの前記出力トランジスタから、それぞれの前記キャパシタに蓄積された電荷量が読み出され、
前記出力トランジスタは、前記半導体基板内に形成されている、
ことを特徴とする請求項4に記載の測距装置。
【請求項6】
前記比較手段は、それぞれのキャパシタの出力間に接続された複数の分圧抵抗を有し、
前記分圧抵抗の抵抗接続点の電位が前記基準値を超えた場合に、前記一端の節点電位が変動する、
ことを特徴とする請求項2に記載の測距装置。
【請求項7】
複数の前記スイッチと、それぞれの前記キャパシタの入力側端子との間に介在するスイッチ交換手段を更に備え、
前記スイッチをONする期間は、第1期間及び第2期間を含み、
前記スイッチ交換手段は、
第1期間では、
第1の前記スイッチと第1の前記キャパシタを接続し、
第2の前記スイッチと第2の前記キャパシタを接続し、
第2期間では、
第1の前記スイッチと第2の前記キャパシタを接続し、
第2の前記スイッチと第1の前記キャパシタを接続する、
ことを特徴とする請求項2乃至6のいずれか1項に記載の測距装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−47660(P2009−47660A)
【公開日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願番号】特願2007−216515(P2007−216515)
【出願日】平成19年8月22日(2007.8.22)
【出願人】(000236436)浜松ホトニクス株式会社 (1,479)
【Fターム(参考)】
【公開日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願日】平成19年8月22日(2007.8.22)
【出願人】(000236436)浜松ホトニクス株式会社 (1,479)
【Fターム(参考)】
[ Back to top ]