窒化物半導体装置とそれを含む電力変換装置
【課題】高いバイアス電圧を印加した際に生じるリーク電流が小さくてオフ動作時の損失の小さい窒化物半導体装置を提供する。
【解決手段】 窒化物半導体装置は、下地半導体層(1、2)上に順次積層された第1、第2、および第3の窒化物半導体層(3、4、5)を含み、第3窒化物半導体層は第2窒化物半導体層に比べて広い禁制帯幅を有し、第3窒化物半導体層の上面から第2窒化物半導体層の部分的深さまで掘り込まれたリセス領域(10)、このリセス領域を挟む一方側と他方側において第3窒化物半導体層または第2窒化物半導体層に接してそれぞれ形成された第1電極(6)と第2電極(7)、第3窒化物半導体層上とリセス領域の内面上に形成された絶縁膜(9)、およびリセス領域において絶縁膜上に形成された制御電極(8)をさらに含むことを特徴としている。
【解決手段】 窒化物半導体装置は、下地半導体層(1、2)上に順次積層された第1、第2、および第3の窒化物半導体層(3、4、5)を含み、第3窒化物半導体層は第2窒化物半導体層に比べて広い禁制帯幅を有し、第3窒化物半導体層の上面から第2窒化物半導体層の部分的深さまで掘り込まれたリセス領域(10)、このリセス領域を挟む一方側と他方側において第3窒化物半導体層または第2窒化物半導体層に接してそれぞれ形成された第1電極(6)と第2電極(7)、第3窒化物半導体層上とリセス領域の内面上に形成された絶縁膜(9)、およびリセス領域において絶縁膜上に形成された制御電極(8)をさらに含むことを特徴としている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は窒化物半導体装置とそれを含む電力変換装置に関し、特に高耐圧で動作することが要求される大電力用途に好適な窒化物半導体装置とそれを含む電力変換装置の改善に関する。
【背景技術】
【0002】
窒化物半導体材料を利用した半導体素子は、その材料が本質的に持つ特性から、高耐圧で大電流動作が可能な電力用素子として有望視されている。なかでも、AlGaN/GaNヘテロ接合を利用した電界効果トランジスタやダイオードは、ヘテロ接合界面に形成される2次元電子ガスを用いることによって低いオン抵抗を実現できることから、動作時の損失を低減し得る素子として注目されている。
【0003】
電界効果トランジスタをパワースイッチング用途に用いる場合、ゲート電極に電圧を印加しない状態でトランジスタに電流が流れない、いわゆるノーマリ・オフ動作をすることが必要とされる。
【0004】
図13の模式的断面図は、特許文献1の特開2007−67240号公報に開示された従来のノーマリ・オフ動作可能な窒化物半導体電界効果トランジスタの主要部を示している。このトランジスタは、AlxGa1-xN(0≦x<1)キャリア走行層102、AlyGa1-yN(0<y<1、x<y)障壁層103、AlxGa1-xN(0≦x<1)閾値制御層104、AlzGa1-zN(0<z<1、x<z)キャリア誘起層105、ソース電極106、ドレイン電極107、ゲート電極108を含んでいる。ゲート電極108が形成されている領域では、キャリア誘起層105の上面から閾値制御層104の部分的深さまで掘り込んだリセス構造110が形成されており、ゲート電極108はこのリセス構造110の底面上に形成されている。
【0005】
図13の電界効果トランジスタでは、キャリア走行層102と障壁層103とのヘテロ接合界面のキャリア走行層102側に、正の分極電荷の影響による2次元電子ガスの発生によってチャネル(図示せず)が形成される。ここで、AlyGa1-yN障壁層103のAl組成比yとその厚さを調整してゲート電極108の下方の2次元電子ガス濃度を零にすることによって、ノーマリ・オフ動作し得る窒化物半導体電界効果トランジスタを実現することができる。このとき、ゲート電極108の下方以外の領域、すなわちソース電極106、ソース・ゲート電極間、ゲート・ドレイン電極間、およびドレイン電極107のそれぞれの下方では、キャリア誘起層105が存在することによって、キャリア走行層102と障壁層103とのヘテロ接合界面のキャリア走行層102側に2次元電子ガスが発生し、これによってトランジスタのオン抵抗を低く保つことができる。このように、図13の構成によって、オン動作時の損失を低く抑えつつノーマリ・オフ動作し得る窒化物半導体電界効果トランジスタが提供される。
【特許文献1】特開2007−67240号公報
【特許文献2】米国特許第6,100,549号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明者は、図13のトランジスタの特性に関して、デバイスシミュレーションを用いて詳細に検証を行った。その検証において、ソース電極106を接地してゲート電極108に電圧を印加しないノーマリ・オフ動作時の条件下でドレイン電極107に印加する電圧(ドレイン電圧)を高めていけば、リセス領域110の下方のヘテロ接合界面から下方に離れたキャリア走行層102内部を介してソースからドレインに電子が流れる経路が比較的低いドレイン電圧で生じて、リーク電流が流れることを本発明者が見出した。また、ドレイン電圧をさらに高めていけば、ソース・ドレイン間に印加される電圧がトランジスタの破壊電圧に達していない状態でも、ソース・ドレイン間に比較的大きなリーク電流が流れ得ることが判明した。
【0007】
このように、特許文献1に開示された図13の技術では、オフ動作時にソース・ドレイン電極間に高いバイアス電圧を印加した際に比較的大きなリーク電流が流れ、すなわちトランジスタの消費電力が増大し得るので、大電力用としてオフ動作時に損失の小さい窒化物半導体トランジスタを提供できないという問題がある。
【0008】
上述のような従来の窒化物半導体装置における課題に鑑み、本発明は、高いバイアス電圧を印加した際に生じるリーク電流が小さくてオフ動作時の損失の小さい窒化物半導体装置を提供することを目的としている。本発明は、その窒化物半導体装置を利用することによって、低損失で高効率動作が可能な電力変換装置を提供することをも目的としている。
【課題を解決するための手段】
【0009】
本発明による窒化物半導体装置は、下地半導体層上に順次積層された第1、第2、および第3の窒化物半導体層を含み、第3窒化物半導体層は第2窒化物半導体層に比べて広い禁制帯幅を有し、第3窒化物半導体層の上面から第2窒化物半導体層の部分的深さまで掘り込まれたリセス領域、リセス領域を挟む一方側と他方側において第3窒化物半導体層または第2窒化物半導体層に接してそれぞれ形成された第1電極と第2電極、第3窒化物半導体層上とリセス領域の内面上に形成された絶縁膜、およびリセス領域において絶縁膜上に形成された制御電極をさらに含むことを特徴としている。
【0010】
なお、リセス領域において、第2窒化物半導体層は第3窒化物半導体層の下面から3nm以上の深さまで掘り込まれていることが好ましい。制御電極は、第3窒化物半導体層の上面上の絶縁膜上にも延在していることが好ましい。制御電極の下端は、第3窒化物半導体層の下面より下方に位置していることが好ましい。第3窒化物半導体層の上面上に接して形成された絶縁膜とリセス領域の内面上に接して形成された絶縁膜とは、異なる種類の絶縁膜であり得る。第1窒化物半導体層の上面とリセス領域の底面との距離は、500nm以下であることが好ましい。
【0011】
第2窒化物半導体層は、GaNからなることが好ましい。第1窒化物半導体層は、p型またはi型となるように不純物がドーピングされ得る。第2窒化物半導体層は、20nm以上の厚さを有することが好ましい。第1窒化物半導体層は、下地半導体層の最上面層および第2窒化物半導体層に比べて禁制帯幅の狭い窒化物半導体層を含み得る。この第1窒化物半導体層は、200nm以下の厚さを有することが好ましい。第1窒化物半導体層はInxGa1-xN(0<x≦1)で形成され得る。第1窒化物半導体層は、第2窒化物半導体層に比べて禁制帯幅の広い窒化物半導体層を含むこともできる。この第1窒化物半導体層は、100nm以上の厚さを有することが好ましい。この第1窒化物半導体層は、AlyGa1-yN(0<y≦1)で形成され得る。下地半導体層の最上面層はGaNからなり、第1窒化物半導体層はAlyGa1-yN(0.03≦y≦0.15)からなることが好ましい。
【0012】
第1電極と制御電極とは、電気的に接続されていてもよい。第1電極は、第2窒化物半導体層とオーム性接触していることが好ましい。第1電極と制御電極とは、同一材料で構成されていてもよい。
【0013】
上述のような本発明による窒化物半導体装置を組み入れることによって、優れた電力変換装置が得られる。
【発明の効果】
【0014】
本発明による窒化物半導体装置においては、障壁層とキャリア走行層とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制し得る窒化物半導体層をキャリア走行層下に設けることによって、高いバイアス電圧を印加した際に生じるリーク電流を低減することができ、オフ動作時における損失を小さくすることができる。
【0015】
また、本発明による電力変換装置においては、上述のような窒化物半導体装置が組み込まれているので、低損失で高効率動作が可能な電力変換が可能となる。
【発明を実施するための最良の形態】
【0016】
(実施形態1)
図1は、本発明の実施形態1による窒化物半導体装置の模式的断面図を示している。なお、本願の図面において、同一の参照番号は、同一部分または相当部分を表している。また、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
【0017】
図1の電界効果トランジスタは、基板1、バッファ層2、第1の窒化物半導体層3、キャリア走行層となる第2の窒化物半導体層4、第2窒化物半導体層4に比べて広い禁制帯幅を有する障壁層となる第3の窒化物半導体層5、ソース電極6、ドレイン電極7、ゲート電極8、絶縁膜9、およびリセス構造10を含んでいる。
【0018】
基板1はSiである。バッファ層2は、薄いアンドープAlN層上に厚いアンドープGaNを積んだ多重窒化物半導体層である。第1窒化物半導体層3は、不純物としてMgを1×1019cm-3の濃度でドーピングした厚100nmのp型GaN層である。第2窒化物半導体層4は、厚さ100nmのアンドープGaN層である。第3窒化物半導体層5は、厚さ1nm/26nm/3nmでアンドープのGaN/Al0.3Ga0.7N/AlNを上側から順に含む多重窒化物半導体層である。ソース電極6とコレクタ電極7はTi/Alで形成され、ゲート電極8はNi/Auで形成され、そして絶縁膜9は厚さ20nmのSiO2で形成されている。
【0019】
第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面には、正の分極電荷の影響によって、第2窒化物半導体層4側に2次元電子ガスによるチャネル(図示せず)が発生する。ソース電極6とドレイン電極7は、第3窒化物半導体層5に接して形成されている。ソース電極6およびドレイン電極7とチャネルとは、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触している。リセス構造10は、第3窒化物半導体層5の上面から第2窒化物半導体層4の部分的深さまで掘り込むことによって形成されている。第3窒化物半導体層5の上面上でソース電極とドレイン電極を除く領域およびリセス構造10の内面上には、絶縁膜9が形成されている。ゲート電極8は、リセス構造10の内面上の絶縁膜9上に形成されている。ゲート電極8は、印加されるバイアス電圧に応じて、ゲート電極の下方および側方に位置する絶縁膜と窒化物半導体層との界面における電子の濃度を制御する制御電極として作用する。
【0020】
第2窒化物半導体層4の部分的深さまで形成されるリセス構造10は、ゲート電圧の印加なしでソース・ドレイン間電圧を印加したオフ動作時にソース・ドレイン間電流を抑制するために、ソース・ゲート間の2次元電子ガスとゲート・ドレイン間の2次元電子ガスとがゲート電圧印加なしの状態で十分に分離されるように形成される必要がある。したがって、リセス領域10の深さは、2次元電子ガスによるチャネルの厚さと同等以上に深いことが望ましい。より具体的には、リセス領域10は、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面から3nm以上の深さまで形成されていることが望ましい。本実施形態では、リセス構造10がヘテロ接合界面から10nmの深さまで形成される。
【0021】
リセス領域10の深さに関しては、上記の2次元電子ガスの分離条件のほかに、オフ動作時に電極間に高いバイアス電圧を印加した際に第2窒化物半導体層4内部を通る大きなリーク電流の発生を抑制することを考慮する必要がある。本実施形態では第2窒化物半導体層4の厚さが100nmであるから、第1窒化物半導体層3の上面とリセス領域10の底面との距離は90nmであり、この場合ではオフ動作時においてソース・ドレイン間にはほとんどリーク電流が流れない。しかしながら、リセス領域10の深さは変えずに第2窒化物半導体層4の厚さを大きくしすぎれば、第2窒化物半導体層4内部を介してリーク電流が流れ得る。したがって、リセス領域10の深さは第2窒化物半導体層4の厚さに応じて調整する必要があり、リーク電流を抑制するためには、第1窒化物半導体層3の上面とリセス領域10の底面との距離が500nm以下となるように設定することが望ましい。
【0022】
p型GaNの第1窒化物半導体層3にはp型不純物のMgが1×1019cm-3の濃度でドーピングされているが、GaN中ではMgの活性化率が低いので、p型GaN中の正孔濃度は1×1017cm-3になっている。なお、p型不純物はMgに限られず、Zn、C、Feなどのように窒化物半導体をp型またはi型化させ得る不純物であれば何をドーピングしていてもよい。この第1窒化物半導体層3は電子の流れに対して高抵抗層として作用するから、オフ動作時においてソース・ドレイン電極間に高いバイアス電圧を印加した際に、キャリア走行層である第2窒化物半導体層4と障壁層である第3窒化物半導体層5とのヘテロ接合界面から下方に離れた領域を介して電子が流れる経路を遮断することができ、ソース・ドレイン電極間に流れるリーク電流を抑制することができる。
【0023】
第1窒化物半導体層3として不純物をドーピングした窒化物半導体層を用いる場合、基板1上に順次半導体層を形成していく際に、第1窒化物半導体層3から第2窒化物半導体層4へと不純物が拡散し、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度や移動度を低下させることがある。また、第1窒化物半導体層3がp型である場合、第1窒化物半導体層3と第3窒化物半導体層5との距離が小さくなれば、p型層3の影響によって第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度が低下する。これらの場合には、オン抵抗が増大し、大電力用トランジスタとしての窒化物半導体装置の損失増大につながる。この問題を回避するためには、第1窒化物半導体層3と第3窒化物半導体層5との距離をある程度以上に大きくすること、すなわち第2窒化物半導体層4の厚さをある程度以上に大きくすることが望ましく、具体的には20nm以上であることが望ましい。
【0024】
ここで、図1の電界効果トランジスタの動作について説明する。ゲート電極8に正の電圧を印加すれば、その下方と側方に接する絶縁膜9の下方と側方に接する窒化物半導体層内部に電子が蓄積される。これらの電子によって、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスが接続される。よって、ソース・ドレイン間に電圧を印加すれば、低いオン抵抗にてソース・ドレイン間に電流が流れ、損失の小さいオン動作が生じ得る。
【0025】
他方、ゲート電極8に電圧を印加しないかまたは0Vを印加した場合、リセス構造10の作用によってソース・ゲート間下の2次元電子ガスとゲート・ドレイン間下の2次元電子ガスが分離されているので、オフ動作時にソース・ドレイン間に電圧を印加してもチャネルに電流が流れないノーマリ・オフ動作となる。とくに、ソース・ドレイン間に印加する電圧を相当高くしても、電子の流れに対して高抵抗の第1窒化物半導体層3がリセス領域10の下方に存在するので、リセス領域10から離れた下方を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作が可能となる。
【0026】
図2のグラフは、上述の実施形態1の電界効果トランジスタと比較例の電界効果トランジスタとの特性比較を示している。この比較例の電界効果型トランジスタは、第1窒化物半導体層3としてp型GaN層の代わりにアンドープGaN層を用いたことのみにおいて実施形態1と異なっていた。実施形態1と比較例の電界効果型トランジスタにおいて、ゲート電圧を0Vにしてソース・ドレイン間に電圧を印加した際に流れるドレイン電流、すなわちオフ動作時におけるソース・ドレイン間のリーク電流が比較された。この場合に、ソース電極とゲート電極は接地電位に接続され、ドレイン電圧が0Vから高バイアスへと掃引された。
【0027】
図2に示すように、比較例の電界効果トランジスタでは、ドレイン電圧が0Vから100Vまで上昇する間にドレイン電流が急増し、その後に電流は緩やかに増加して、600Vを超えたところで素子破壊によって電流が再び急増している。他方、実施形態1の電界効果トランジスタでは、0Vから600V付近まで電流は緩やかに増加し、600Vを超えたところで素子破壊によって電流が急増している。すなわち、実施形態1のトランジスタにおいては、比較例の場合のように破壊電圧よりもかなり低いドレイン電圧における電流の急増は見られない。
【0028】
以上のように、本実施形態による図1の窒化物半導体装置においては、キャリア走行層4下に電子の流れに対して高抵抗の窒化物半導体層3を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができ、従来技術の窒化物半導体装置に比べて高いバイアス電圧を印加した際でもソース・ドレイン電極間に流れるリーク電流を抑制することができ、オフ動作時の損失を小さくすることができる。
【0029】
図3の模式的断面図は、実施形態1における変形例1の窒化物半導体装置を示している。図1の窒化物半導体装置ではゲート電極8の下端がキャリア走行層である第2窒化物半導体層4と障壁層である第3窒化物半導体層5のとの界面よりも上方に位置するようにリセス領域10の深さと絶縁膜9の厚さが設定されているのに対して、この変形例1における図3の窒化物半導体装置ではゲート電極8の下端が第2窒化物半導体層4と第3窒化物半導体層5のとの界面よりも下方に位置するようにリセス領域10の深さと絶縁膜9の厚さが設定されていることのみにおいて異なっている。
【0030】
より具体的には、本変形例1では、絶縁膜9の厚さを図1の場合と同様の20nmにし、リセス領域10は第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面から30nmの深さまで形成されている。このような変形例1の構造によって、ゲート電極8に正電圧を印加した際に、リセス領域10の側方の絶縁膜9と第2窒化物半導体層4との界面により多くの電子を蓄積することができる。その結果、オフ動作時におけるリーク電流を低減できるとともに、ソース・ドレイン間に電圧を印加したオン動作時にはより低いオン抵抗にてソース・ドレイン間電流を流すことができ、より損失の小さいオン動作が可能となる。
【0031】
図4の模式的断面図は、実施形態1における変形例2の窒化物半導体装置を示している。この変形例2の図4においては、変形例1の図3に比べて、絶縁膜9上のゲート電極8がリセス領域10を超えて広がっていることのみにおいて異なっている。より具体的には、本変形例2では、ゲート電極8がリセス領域10からソース電極側とドレイン電極側へそれぞれ0.5μmだけ広がって形成されている。
【0032】
このような変形例2の構造によって、ゲート電極8に正電圧を印加した際に、リセス領域10の側方の絶縁膜9と第2窒化物半導体層4との界面により多くの電子を蓄積することができるとともに、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度がゲート電極8の下方の領域においてより高くなり得る。その結果、オフ動作時におけるリーク電流を低減できるとともに、ソース・ドレイン間に電圧を印加したオン動作時にはさらに低いオン抵抗にてソース・ドレイン間電流が流れ、より損失の小さいオン動作が可能となる。
【0033】
図5の模式的断面図は、実施形態1における変形例3の窒化物半導体装置を示している。この変形例3の図5においては、変形例2の図4に比べて、リセス領域10以外の領域において絶縁膜9下に種類の異なる絶縁膜11が挿入されていることにおいて異なっている。より具体的には、本変形例3では、絶縁膜9はSiO2であって、絶縁膜11はSiNである。また、図5におけるゲート電極8は、リセス領域10からソース電極側に0.5μmだけ広がりかつドレイン電極側に1.5μmだけ広がる非対称構造に形成されている。
【0034】
すなわち、この変形例3では、オン動作時に絶縁膜内部の発生電界強度が高くなるリセス領域10とオフ動作時に絶縁膜内部の発生電界強度が高くなるゲート電極8のドレイン側端部とには、高耐圧のSiO2絶縁膜9が設けられている。他方、オフ動作時にゲート電極8のドレイン側の半導体層内部に発生する電界強度が高くなる第3窒化物半導体層5上には、界面準位密度が低くなるSiN絶縁膜11が設けられている。このように、2種類の絶縁膜を利用して高い耐圧と低い界面準位密度を同時に満たすことができ、耐圧や界面準位に関係する特性劣化を生じることなく、オフ動作時における損失の小さい窒化物半導体装置を得ることが可能となる。
【0035】
(実施形態2)
図6は、本発明の実施形態2による窒化物半導体装置の模式的断面図を示している。この図6の電界効果型トランジスタは、図5のトランジスタに比べて、p型GaNの第1窒化物半導体層3がp型InGaNの第1窒化物半導体層13に変更されている。すなわち、第1窒化物半導体層13は、バッファ層2に比べて、狭い禁制帯幅を有している。
【0036】
より具体的には、第1窒化物半導体層13はMgが1×1019cm-3の濃度でドーピングされたp型In0.1Ga0.9Nであり、その厚さは50nmである。また、アンドープGaNの第2窒化物半導体層4の厚さは200nmである。第1窒化物半導体層13、第2窒化物半導体層4、および第3窒化物半導体層5は、バッファ層2に含まれる最上層のGaN層に格子整合している。リセス領域10は、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面から150nmの深さまで掘り込まれている。
【0037】
第1窒化物半導体層13にはMgが1×1019cm-3の濃度でドーピングされているが、GaN中に比べてInGaN中ではMgの活性化率が高くなり、p型In0.1Ga0.9N層13中の正孔濃度は1×1018cm-3になっている。このように正孔濃度が高くなっているp型層13が第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度に与える影響をより小さくするために、本実施形態では上述のように第2窒化物半導体層4の厚さが200nmに設定されている。
【0038】
なお、InGaNの第1窒化物半導体層13には、p型化またはi型化させる不純物を必ずしもドーピングする必要はない。第1窒化物半導体層13としては、InGaNに限られず、バッファ層2に含まれる最上面層の材料に比べて格子定数が大きくて禁制帯幅の狭い材料をそのバッファ層に格子整合するように設ければ、バッファ層2と第1窒化物半導体層13とのヘテロ接合界面には負の分極電荷が発生し、これらの電荷およびそのヘテロ接合界面における導電帯の不連続が電子に対して障壁を形成することができる。その結果、オフ動作時においてソース・ドレイン電極間に高いバイアス電圧を印加した際に、障壁層である第3窒化物半導体層5とキャリア走行層である第2窒化物半導体層4とのヘテロ接合界面から下方に離れたバッファ層2領域を介して電子が流れる経路を遮断することができ、ソース・ドレイン電極間に流れるリーク電流を抑制することができる。
【0039】
ここで、第1窒化物半導体層13の禁制帯幅が第2窒化物半導体層4に比べて狭い場合に、第1窒化物半導体層13を介してリーク電流が流れ得る。したがって、第1窒化物半導体層13は200nm以下に薄いことが望ましく、またp型またはi型になるように不純物がドーピングされていることが望ましい。なお、本実施形態では第1窒化物半導体層13としてInGaNが用いられているが、上述のようにバッファ層の最上面層の材料比べて禁制帯幅が狭い窒化物半導体層であれば何が用いられてもよい。ただし、混晶組成の制御のしやすさなどを考慮すれば、3元混晶であるInxGa1-xN(0<x≦1)を用いるのが望ましい。
【0040】
ここで、図6の電界効果トランジスタの動作について説明する。ゲート電極8に正の電圧を印加すれば、ゲート電極8の下方と側方の絶縁膜9、11の下方と側方の窒化物半導体層内部に電子が蓄積する。これらの電子によってソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスが接続される。よって、ソース・ドレイン間に電圧を印加すれば、低いオン抵抗にてソース・ドレイン間に電流が流れ、損失の小さいオン動作が生じ得る。
【0041】
他方、ゲート電極8に電圧を印加しないかまたは0Vを印加した場合、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスとがリセス構造10によって分離されているので、オフ動作時にソース・ドレイン間に電圧を印加してもチャネルに電流が流れず、すなわちノーマリ・オフ動作状態になる。とくに、ソース・ドレイン間に印加する電圧を相当高くしても、リセス領域10の下方において電子に対して障壁を形成する第1窒化物半導体層13が存在するので、リセス領域10から下方に離れたバッファ層2を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作状態を得ることができる。
【0042】
以上のように、本実施形態2による窒化物半導体装置においては、キャリア走行層4下に電子に対して障壁を形成する窒化物半導体層13を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができる。したがって、前述の実施形態1の場合と同様に本実施形態2においても、従来技術による窒化物半導体装置の場合に比べて高いバイアス電圧を印加した際にソース・ドレイン電極間に流れるリーク電流を低減することができ、オフ動作時の損失の小さい窒化物半導体装置を得ることができる。
【0043】
図7の模式的断面図は、図6の窒化物半導体装置の変形例(以下、変形例4と称す)を示している。この図7の電界効果型トランジスタにおいては、図6に比べて、p型InGaNの第1窒化物半導体層13上にリサーフ(RESURF:REdeuced SURface Field)層用電極12が付加的に設けられていることにおいて異なっている。なお、リサーフ構造の作用効果に関しては、特許文献2の米国特許第6,100,549号明細書を参照されたい。
【0044】
図7において、電極12はNi/Auで形成されている。図7のような電界効果型トランジスタ構造では、オフ動作時において第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に発生する電界強度を弱め得るリサーフ構造が含まれるので、オフ動作時のリーク電流の低減が可能になるとともに、耐圧を向上させまたはオン抵抗を低減させることが可能となる。
【0045】
(実施形態3)
図8は、本発明の実施形態3による窒化物半導体装置の模式的断面図を示している。この図8の電界効果型トランジスタは、図5のトランジスタに比べて、p型GaNの第1窒化物半導体層3がAlGaNの第1窒化物半導体層23に変更されている。すなわち、第1窒化物半導体層23は、バッファ層2の最上面層および第2窒化物半導体層4に比べて、広い禁制帯幅を有している。
【0046】
より具体的には、第1窒化物半導体層23はアンドープAl0.05Ga0.95Nで形成されており、その厚さは500nmである。また、アンドープGaNの第2窒化物半導体層4は、40nmの厚さに設定されている。リセス領域10は、第3窒化物半導体層5と第2窒化物半導体層4とのヘテロ接合界面から30nmの深さまで掘り込まれている。
【0047】
第1窒化物半導体層23はAlGaNに限られず、第2窒化物半導体層4に比べて格子定数が小さくかつ禁制帯幅の広い材料を第1窒化物半導体層23として設ければ、第1窒化物半導体層23と第2窒化物半導体層4とのヘテロ接合界面には負の分極電荷が発生し、これらの電荷およびそのヘテロ接合界面における導電帯の不連続が電子に対して障壁を形成することができる。その結果、オフ動作時にソース・ドレイン電極間に高いバイアス電圧を印加した際に、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を介して電子が流れる経路を遮断することができ、ソース・ドレイン電極間に流れるリーク電流を抑制することができる。
【0048】
ここで、図8の電界効果トランジスタの動作について説明する。ゲート電極8に正の電圧を印加すれば、その下方と側方の絶縁膜9、11の下方と側方の窒化物半導体層内部に電子が蓄積する。これらの電子によって、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスとが接続される。よって、ソース・ドレイン間に電圧を印加すれば、低いオン抵抗にてソース・ドレイン間に電流が流れ、損失の小さいオン動作が生じ得る。
【0049】
他方、ゲート電極8に電圧を印加しないかまたは0Vを印加した場合、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスとがリセス構造10によって分離されているので、オフ動作時にソース・ドレイン間に電圧を印加してもチャネルに電流が流れず、すなわちノーマリ・オフ動作状態となる。とくに、ソース・ドレイン間に印加する電圧を相当高くしても、リセス領域10の下方に電子に対して障壁を形成する第1窒化物半導体層23が存在するので、リセス領域10から下方に離れた領域を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作が可能となる。
【0050】
以上のように、本実施形態3による窒化物半導体装置によれば、キャリア走行層4下に電子に対して障壁を形成する窒化物半導体層23を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができる。したがって、前述の実施形態1の場合と同様に本実施形態3においても、従来技術による窒化物半導体装置の場合に比べて高いバイアス電圧を印加した際にソース・ドレイン電極間に流れるリーク電流を低減することができ、オフ動作時の損失の小さい窒化物半導体装置を得ることができる。
【0051】
なお、本実施形態では第1窒化物半導体層23としてAlGaNが用いられているが、上述のように第2窒化物半導体層4に比べて禁制帯幅の広い窒化物半導体層であれば何を用いてもよい。ただし、混晶組成の制御のしやすさなどを考慮すれば、3元混晶であるAlyGa1-yN(0<y≦1)を用いるのが望ましい。
【0052】
ここで、第1窒化物半導体層23が薄ければ、電子がトンネル電流として第1窒化物半導体層23を透過し、バッファ層2を介してリーク電流が流れ得る。したがって、第1窒化物半導体層23は、100nm以上に厚くされることが望ましい。また、第1窒化物半導体層23のAl組成比が高い場合、第1窒化物半導体層23とバッファ層2とのヘテロ接合界面に2次元電子ガスが発生し、バッファ層2内部に電子が流れる経路が形成され得る。この問題を回避すべく、バッファ層2と第1窒化物半導体層23とのそれぞれの材料を適切に選択する必要があるが、例えばバッファ層2に含まれる最上面層がGaNであって第1窒化物半導体層23がAlyGa1-yNである場合、第1窒化物半導体層23のAl組成比yが0.03≦y≦0.15であれば2次元電子ガスの発生を抑制することができる。
【0053】
(実施形態4)
図9は、本発明の実施形態4による窒化物半導体装置の模式的断面図を示している。この図9のダイオードの構造おいては、図6のトランジスタの構造に比べて、アノード電極16がソース電極6に対応し、カソード電極17がドレイン電極7に対応している。これらのアノード電極とカソード電極は、ともにTi/Alで形成されている。また、ゲート電極18はアノード電極16上と絶縁膜9、11上に形成されており、すなわちアノード電極16に電気的に接続されている。このゲート電極18は、Ni/Auで形成されている。
【0054】
なお、図9においてゲート電極18はアノード電極16上に被さる構造によって電気的に接続されているが、アノード電極16がゲート電極18上に被さる構造、またはゲート電極とアノード電極とが直接接触せずに他の配線電極などが介在する構造などによって電気的に接続されてもよい。
【0055】
アノード電極16とカソード電極17は、第3窒化物半導体層5に接して形成されている。そして、アノード電極16とカソード電極17は、第2窒化物半導体層4の上面に沿って形成されている2次元電子ガスによるチャネル(図示せず)に対して、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触している。ゲート電極18は、それに印加されるバイアス電圧に応じて、その下方と側方に位置する絶縁膜9、11と窒化物半導体層との界面における電子濃度を制御する制御電極として作用する。
【0056】
ここで、図9のダイオードの動作について説明する。アノード電極16とゲート電極17の電圧が0Vのとき、アノード・ゲート間に形成される2次元電子ガスとゲート・カソード間に形成される2次元電子ガスとはリセス領域10によって分離されている。
【0057】
アノード電極16とカソード電極17の間に順方向バイアス電圧を印加した場合、アノード電極16に電気的に接続されているゲート電極18の下方と側方の絶縁膜9、11の下方と側方の窒化物半導体層内部に電子が蓄積される。これらの電子によって、アノード・ゲート間の2次元電子ガスとゲート・カソード間の2次元電子ガスが互いに接続され、アノード電極16からカソード電極17へ電流が流れる。
【0058】
他方、アノード電極16とカソード電極17の間に逆方向バイアス電圧を印加した場合、アノード電極16に電気的に接続されているゲート電極18の周辺の電子ならびにゲート・カソード間における2次元電子ガスが空乏化されることによって電流が遮断される。
【0059】
このように、本実施形態4によるダイオードでは、絶縁膜9、11を介してゲート電極18近傍の電子濃度を制御することによって整流動作が得られる。とくに、リセス領域10の下方において電子に対して障壁を形成する第1窒化物半導体層13が存在するので、リセス領域10から下方に離れたバッファ層2を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作が可能となる。
【0060】
以上のように、本実施形態4による窒化物半導体装置においては、キャリア走行層4下に電子に対して障壁を形成する窒化物半導体層13を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができる。そして、高い逆方向バイアス電圧を印加した際にアノード・カソード電極間に流れるリーク電流を低減させることができ、オフ動作時における損失を小さくすることができる。
【0061】
また、本実施形態では、アノード電極16がチャネルとオーム性接触していることから、リセス構造10を用いずにショットキ接合を形成するアノード電極を用いるいわゆるショットキ・ダイオードと比較して低い電圧にて電流が流れ始め、順方向バイアス印加時の立ち上がり電圧を0Vに近づけることができる。その結果、オン動作時における損失を低減させることが可能となる。
【0062】
ここで、本実施形態では、ゲート電極18が設けられかつこれがアノード電極16と電気的に接続されているので、逆方向バイアス電圧の印加時にもっとも電界強度が高くなるのはゲート電極18のカソード電極側端となる。他方、リセス構造10を用いずにショットキ接合を形成するアノード電極を用いるいわゆるショットキ・ダイオードでは、アノード電極のカソード電極側端でもっとも電界強度が高くなる。したがって、もっとも電界強度が高くなる電極端と半導体層との間に絶縁膜9、11が存在する本実施形態では、絶縁膜が存在しない通常のショットキ・ダイオードと比較して、電界強度の高い電極端において発生する逆方向リーク電流を大幅に低減させることができ、オフ動作時の耐圧を向上させることが可能となる。
【0063】
なお、図6の電界効果トランジスタの構成を基礎として図9ではアノード電極16とゲート電極18とを電気的に接続して形成したダイオードを説明したが、そのダイオードの第1窒化物半導体層13の代わりに第1または第3の実施形態におけるp型GaN層3またはAlGaN層23を用いてもよいことはもちろんである。
【0064】
図10の模式的断面図は、図9の窒化物半導体装置の変形例(以下、変形例5と称す)を示している。この図10のダイオードは、図9に比べて、ゲート電極とアノード電極とが同一材料で一体化された複合アノード電極26として形成されていることにおいて異なっている。この複合電極26は、カソード電極17と同じくTi/Alを用いて形成されている。複合アノード電極26とカソード電極17が第3窒化物半導体層5と接している領域には、第3窒化物半導体層5および第2窒化物半導体層4にSiなどのn型不純物をイオン注入などで高濃度にドーピングしたコンタクト領域14が形成されており、チャネルと複合アノード電極26およびカソード電極17とはこのコンタクト領域14を介してオーム性接触している。
【0065】
図10に示された本変形例5では、複合アノード電極26とカソード電極17が同一材料で形成されるので、ダイオードを作製するプロセスを簡素化することができ、図9のダイオードと同様の特性を有する窒化物半導体装置をより低コストで提供することが可能となる。
【0066】
(実施形態5)
図11は、本発明の実施形態5による電力変換装置の主要部を示す回路図である。この図11の力率改善回路は、交流電源51、ダイオード52〜56、インダクタ57、電界効果トランジスタ58、キャパシタ59、および負荷抵抗60を含んでいる。ダイオード52〜56には本実施形態4による図9の窒化物半導体装置が用いられ、電界効果トランジスタ58には本実施形態2の変形例4による図7の窒化物半導体装置がそれぞれ用いている。
【0067】
電力変換装置である力率改善回路に用いられるダイオードおよび電界効果トランジスタに本発明の窒化物半導体装置を用いれば、回路内部における損失が低減できることから、電力変換装置の効率が改善され、低損失で高効率動作が可能な電力変換装置を提供することができる。
【0068】
以上、本発明がその実施形態に基づいて具体的に説明されたが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0069】
例えば、上述の実施形態では基板としてSiが用いられたが、GaN、SiC、AlN、GaAs、ZnOなどの他の基板が用いられてもよい。
【0070】
また、上述の実施形態ではバッファ層として薄いアンドープAlN層上に厚いアンドープGaN層を積んだ多重窒化物半導体層が用いられたが、AlN層、GaN層、AlGaN層、AlN/GaN多重層、AlGaN/GaN多重層などの他のバッファ層を用いることもできる。
【0071】
また、上述の実施形態ではバッファ層を下地半導体層としてその上に第1、第2、および第3の窒化物半導体層を順次積層した構成を説明しているが、バッファ層を省略して基板上に直接第1、第2、および第3の窒化物半導体層を順次積層した構成であってもよく、すなわち基板が下地半導体層であってもよい。
【0072】
また、上述の実施形態では第2窒化物半導体層4としてアンドープGaN層を用いているが、n型GaN層やp型GaN層などのドーピングされた窒化物半導体層であってもよく、またGaN以外のAlGaN、InGaN、AlInN、AlGaInNなどのアンドープまたはドーピングされた窒化物半導体層を用いることも可能である。ただし、3元以上の混晶中では混晶散乱によってキャリア走行層4内部で電子の移動度が低下し、大電力用素子としての窒化物半導体装置の損失を増大するという問題が生じることから、第2窒化物半導体層4はGaNであることが望ましい。
【0073】
また、上述の実施形態では第3窒化物半導体層5として上側から順にGaN/Al0.3Ga0.7N/AlNを含むアンドープ多重窒化物半導体層を用いているが、アンドープのAlGaNもしくはドーピングされたAlGaN、AlInN、AlGaInNなどの単層の窒化物半導体層、Al組成比やドーピング濃度の異なる複数のAlGaN層を含む多重AlGaN層、GaN/AlGaN、InGaN/AlGaN、InGaN/AlGaN/AlNなどの多重窒化物半導体層、または単層もしくは多層のアンドープもしくはドーピングされた他の半導体層を用いることも可能である。
【0074】
また、上述の実施形態では電極としてTi/AlおよびNi/Auを用いて説明したが、Ti/Au、Pt/Au、Ni/Au、W、WNx、WSixなどの他の電極材料を用いることも可能である。
【0075】
また、上述の実施形態では第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成された2次元電子ガスによるチャネルに対してドレイン電極またはカソード電極がオーム性接触しているが、ドレイン電極またはカソード電極はショットキ接合を形成する構成であってもよい。しかしながら、窒化物半導体装置におけるオン抵抗を低減して損失を低減するためには、ドレイン電極またはカソード電極とチャネルとはオーム性接触を形成することが望ましい。
【0076】
また、上述の実施形態では電極とチャネルとのオーム性接触を得る構成として、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触する構成や、第3窒化物半導体層5および第2窒化物半導体層4にSiなどのn型不純物をイオン注入などによって高濃度にドーピングしたコンタクト領域14上に電極を形成することでオーム性接触を形成する構成を説明したが、例えば第2窒化物半導体層4の側方からオーム性接触を形成する方法、第3窒化物半導体層5の上面から第2窒化物半導体層4の部分的深さまで掘り込んだ領域に高濃度ドーピングされたGaNやInGaNなどを再成長などによってコンタクト層を形成しかつその上に電極を形成してオーム性接触を形成する方法、第3窒化物半導体層5の部分的深さまで掘り込んだ領域上に電極を形成し、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触を得る方法、第3窒化物半導体層5および第2窒化物半導体層4を掘り込まずに第3窒化物半導体層5上に電極を形成して熱処理による合金化によってオーム性接触を得る方法などのように、他のオーム性接触を得る方法を用いることもできる。
【0077】
また、上述の実施形態では絶縁膜としてSiO2またはSiNを用いた例を説明したが、Al2O3、HfO2、ZrO2、TiO2、TaOx、MgO、Ga2O3、MgF2などの各層、さらにはSiN/SiO2、SiN/SiO2/SiNなどの多層膜のように他の絶縁膜を用い得ることはもちろんである。
【0078】
また、本発明においてリセス構造10の側面は第3窒化物半導体層5の表面に対して垂直であることは要さず、例えば図4の変形例としての図12に示すように、リセス構造10の側面は半導体層の表面に対して傾斜して形成されてもよい。
【0079】
また、図11の電力変換装置中においてダイオードおよび電界効果トランジスタの全てに本発明の窒化物半導体装置を適用した例が示されたが、それらのダイオードおよび電界効果トランジスタの一部に本発明の窒化物半導体装置を適用してもよいことは言うまでもない。
【0080】
さらに、図11では本発明の窒化物半導体装置を力率改善回路に適用した例を示したが、本発明の窒化物半導体装置はインバータやコンバータなどの他の電力変換装置に適用することもできる。
【産業上の利用可能性】
【0081】
以上のように、本発明によれば、高いバイアス電圧を印加した際に生じるリーク電流が小さくてオフ動作時の損失の小さい窒化物半導体装置を提供することができ、その窒化物半導体装置を利用することによって低損失で高効率動作が可能な電力変換装置を提供することができる。
【図面の簡単な説明】
【0082】
【図1】本発明の実施形態1による窒化物半導体装置を示す模式的断面図である。
【図2】図1の電界効果トランジスタと比較例の電界効果トランジスタとの特性比較を示すグラフである。
【図3】図1の窒化物半導体装置の変形例を示す模式的断面図である。
【図4】図3の窒化物半導体装置の変形例を示す模式的断面図である。
【図5】図4の窒化物半導体装置の変形例を示す模式的断面図である。
【図6】本発明の実施形態2による窒化物半導体装置を示す模式的断面図である。
【図7】図6の窒化物半導体装置の変形例を示す模式的断面図である。
【図8】本発明の実施形態3による窒化物半導体装置を示す模式的断面図である。
【図9】本発明の実施形態4による窒化物半導体装置を示す模式的断面図である。
【図10】図9の窒化物半導体装置の変形例を示す模式的断面図である。
【図11】本発明の実施形態5による電力変換装置の主要部を示す回路図である。
【図12】図4の窒化物半導体装置の他の変形例を示す模式的断面図である。
【図13】従来技術による電界効果トランジスタを示す模式的断面図である。
【符号の説明】
【0083】
1 基板;2 バッファ層;3、4、5、13、23、102、103、104、105 窒化物半導体層;6、106 ソース電極;7、107 ドレイン電極;8、18、108 ゲート電極;9、11 絶縁膜;10、110 リセス領域;12 リサーフ用電極;14 コンタクト領域;16、26 アノード電極;17 カソード電極;51 交流電源;52〜56 整流素子;57 インダクタ;58 電界効果トランジスタ;59 キャパシタ;60 負荷抵抗。
【技術分野】
【0001】
本発明は窒化物半導体装置とそれを含む電力変換装置に関し、特に高耐圧で動作することが要求される大電力用途に好適な窒化物半導体装置とそれを含む電力変換装置の改善に関する。
【背景技術】
【0002】
窒化物半導体材料を利用した半導体素子は、その材料が本質的に持つ特性から、高耐圧で大電流動作が可能な電力用素子として有望視されている。なかでも、AlGaN/GaNヘテロ接合を利用した電界効果トランジスタやダイオードは、ヘテロ接合界面に形成される2次元電子ガスを用いることによって低いオン抵抗を実現できることから、動作時の損失を低減し得る素子として注目されている。
【0003】
電界効果トランジスタをパワースイッチング用途に用いる場合、ゲート電極に電圧を印加しない状態でトランジスタに電流が流れない、いわゆるノーマリ・オフ動作をすることが必要とされる。
【0004】
図13の模式的断面図は、特許文献1の特開2007−67240号公報に開示された従来のノーマリ・オフ動作可能な窒化物半導体電界効果トランジスタの主要部を示している。このトランジスタは、AlxGa1-xN(0≦x<1)キャリア走行層102、AlyGa1-yN(0<y<1、x<y)障壁層103、AlxGa1-xN(0≦x<1)閾値制御層104、AlzGa1-zN(0<z<1、x<z)キャリア誘起層105、ソース電極106、ドレイン電極107、ゲート電極108を含んでいる。ゲート電極108が形成されている領域では、キャリア誘起層105の上面から閾値制御層104の部分的深さまで掘り込んだリセス構造110が形成されており、ゲート電極108はこのリセス構造110の底面上に形成されている。
【0005】
図13の電界効果トランジスタでは、キャリア走行層102と障壁層103とのヘテロ接合界面のキャリア走行層102側に、正の分極電荷の影響による2次元電子ガスの発生によってチャネル(図示せず)が形成される。ここで、AlyGa1-yN障壁層103のAl組成比yとその厚さを調整してゲート電極108の下方の2次元電子ガス濃度を零にすることによって、ノーマリ・オフ動作し得る窒化物半導体電界効果トランジスタを実現することができる。このとき、ゲート電極108の下方以外の領域、すなわちソース電極106、ソース・ゲート電極間、ゲート・ドレイン電極間、およびドレイン電極107のそれぞれの下方では、キャリア誘起層105が存在することによって、キャリア走行層102と障壁層103とのヘテロ接合界面のキャリア走行層102側に2次元電子ガスが発生し、これによってトランジスタのオン抵抗を低く保つことができる。このように、図13の構成によって、オン動作時の損失を低く抑えつつノーマリ・オフ動作し得る窒化物半導体電界効果トランジスタが提供される。
【特許文献1】特開2007−67240号公報
【特許文献2】米国特許第6,100,549号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明者は、図13のトランジスタの特性に関して、デバイスシミュレーションを用いて詳細に検証を行った。その検証において、ソース電極106を接地してゲート電極108に電圧を印加しないノーマリ・オフ動作時の条件下でドレイン電極107に印加する電圧(ドレイン電圧)を高めていけば、リセス領域110の下方のヘテロ接合界面から下方に離れたキャリア走行層102内部を介してソースからドレインに電子が流れる経路が比較的低いドレイン電圧で生じて、リーク電流が流れることを本発明者が見出した。また、ドレイン電圧をさらに高めていけば、ソース・ドレイン間に印加される電圧がトランジスタの破壊電圧に達していない状態でも、ソース・ドレイン間に比較的大きなリーク電流が流れ得ることが判明した。
【0007】
このように、特許文献1に開示された図13の技術では、オフ動作時にソース・ドレイン電極間に高いバイアス電圧を印加した際に比較的大きなリーク電流が流れ、すなわちトランジスタの消費電力が増大し得るので、大電力用としてオフ動作時に損失の小さい窒化物半導体トランジスタを提供できないという問題がある。
【0008】
上述のような従来の窒化物半導体装置における課題に鑑み、本発明は、高いバイアス電圧を印加した際に生じるリーク電流が小さくてオフ動作時の損失の小さい窒化物半導体装置を提供することを目的としている。本発明は、その窒化物半導体装置を利用することによって、低損失で高効率動作が可能な電力変換装置を提供することをも目的としている。
【課題を解決するための手段】
【0009】
本発明による窒化物半導体装置は、下地半導体層上に順次積層された第1、第2、および第3の窒化物半導体層を含み、第3窒化物半導体層は第2窒化物半導体層に比べて広い禁制帯幅を有し、第3窒化物半導体層の上面から第2窒化物半導体層の部分的深さまで掘り込まれたリセス領域、リセス領域を挟む一方側と他方側において第3窒化物半導体層または第2窒化物半導体層に接してそれぞれ形成された第1電極と第2電極、第3窒化物半導体層上とリセス領域の内面上に形成された絶縁膜、およびリセス領域において絶縁膜上に形成された制御電極をさらに含むことを特徴としている。
【0010】
なお、リセス領域において、第2窒化物半導体層は第3窒化物半導体層の下面から3nm以上の深さまで掘り込まれていることが好ましい。制御電極は、第3窒化物半導体層の上面上の絶縁膜上にも延在していることが好ましい。制御電極の下端は、第3窒化物半導体層の下面より下方に位置していることが好ましい。第3窒化物半導体層の上面上に接して形成された絶縁膜とリセス領域の内面上に接して形成された絶縁膜とは、異なる種類の絶縁膜であり得る。第1窒化物半導体層の上面とリセス領域の底面との距離は、500nm以下であることが好ましい。
【0011】
第2窒化物半導体層は、GaNからなることが好ましい。第1窒化物半導体層は、p型またはi型となるように不純物がドーピングされ得る。第2窒化物半導体層は、20nm以上の厚さを有することが好ましい。第1窒化物半導体層は、下地半導体層の最上面層および第2窒化物半導体層に比べて禁制帯幅の狭い窒化物半導体層を含み得る。この第1窒化物半導体層は、200nm以下の厚さを有することが好ましい。第1窒化物半導体層はInxGa1-xN(0<x≦1)で形成され得る。第1窒化物半導体層は、第2窒化物半導体層に比べて禁制帯幅の広い窒化物半導体層を含むこともできる。この第1窒化物半導体層は、100nm以上の厚さを有することが好ましい。この第1窒化物半導体層は、AlyGa1-yN(0<y≦1)で形成され得る。下地半導体層の最上面層はGaNからなり、第1窒化物半導体層はAlyGa1-yN(0.03≦y≦0.15)からなることが好ましい。
【0012】
第1電極と制御電極とは、電気的に接続されていてもよい。第1電極は、第2窒化物半導体層とオーム性接触していることが好ましい。第1電極と制御電極とは、同一材料で構成されていてもよい。
【0013】
上述のような本発明による窒化物半導体装置を組み入れることによって、優れた電力変換装置が得られる。
【発明の効果】
【0014】
本発明による窒化物半導体装置においては、障壁層とキャリア走行層とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制し得る窒化物半導体層をキャリア走行層下に設けることによって、高いバイアス電圧を印加した際に生じるリーク電流を低減することができ、オフ動作時における損失を小さくすることができる。
【0015】
また、本発明による電力変換装置においては、上述のような窒化物半導体装置が組み込まれているので、低損失で高効率動作が可能な電力変換が可能となる。
【発明を実施するための最良の形態】
【0016】
(実施形態1)
図1は、本発明の実施形態1による窒化物半導体装置の模式的断面図を示している。なお、本願の図面において、同一の参照番号は、同一部分または相当部分を表している。また、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
【0017】
図1の電界効果トランジスタは、基板1、バッファ層2、第1の窒化物半導体層3、キャリア走行層となる第2の窒化物半導体層4、第2窒化物半導体層4に比べて広い禁制帯幅を有する障壁層となる第3の窒化物半導体層5、ソース電極6、ドレイン電極7、ゲート電極8、絶縁膜9、およびリセス構造10を含んでいる。
【0018】
基板1はSiである。バッファ層2は、薄いアンドープAlN層上に厚いアンドープGaNを積んだ多重窒化物半導体層である。第1窒化物半導体層3は、不純物としてMgを1×1019cm-3の濃度でドーピングした厚100nmのp型GaN層である。第2窒化物半導体層4は、厚さ100nmのアンドープGaN層である。第3窒化物半導体層5は、厚さ1nm/26nm/3nmでアンドープのGaN/Al0.3Ga0.7N/AlNを上側から順に含む多重窒化物半導体層である。ソース電極6とコレクタ電極7はTi/Alで形成され、ゲート電極8はNi/Auで形成され、そして絶縁膜9は厚さ20nmのSiO2で形成されている。
【0019】
第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面には、正の分極電荷の影響によって、第2窒化物半導体層4側に2次元電子ガスによるチャネル(図示せず)が発生する。ソース電極6とドレイン電極7は、第3窒化物半導体層5に接して形成されている。ソース電極6およびドレイン電極7とチャネルとは、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触している。リセス構造10は、第3窒化物半導体層5の上面から第2窒化物半導体層4の部分的深さまで掘り込むことによって形成されている。第3窒化物半導体層5の上面上でソース電極とドレイン電極を除く領域およびリセス構造10の内面上には、絶縁膜9が形成されている。ゲート電極8は、リセス構造10の内面上の絶縁膜9上に形成されている。ゲート電極8は、印加されるバイアス電圧に応じて、ゲート電極の下方および側方に位置する絶縁膜と窒化物半導体層との界面における電子の濃度を制御する制御電極として作用する。
【0020】
第2窒化物半導体層4の部分的深さまで形成されるリセス構造10は、ゲート電圧の印加なしでソース・ドレイン間電圧を印加したオフ動作時にソース・ドレイン間電流を抑制するために、ソース・ゲート間の2次元電子ガスとゲート・ドレイン間の2次元電子ガスとがゲート電圧印加なしの状態で十分に分離されるように形成される必要がある。したがって、リセス領域10の深さは、2次元電子ガスによるチャネルの厚さと同等以上に深いことが望ましい。より具体的には、リセス領域10は、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面から3nm以上の深さまで形成されていることが望ましい。本実施形態では、リセス構造10がヘテロ接合界面から10nmの深さまで形成される。
【0021】
リセス領域10の深さに関しては、上記の2次元電子ガスの分離条件のほかに、オフ動作時に電極間に高いバイアス電圧を印加した際に第2窒化物半導体層4内部を通る大きなリーク電流の発生を抑制することを考慮する必要がある。本実施形態では第2窒化物半導体層4の厚さが100nmであるから、第1窒化物半導体層3の上面とリセス領域10の底面との距離は90nmであり、この場合ではオフ動作時においてソース・ドレイン間にはほとんどリーク電流が流れない。しかしながら、リセス領域10の深さは変えずに第2窒化物半導体層4の厚さを大きくしすぎれば、第2窒化物半導体層4内部を介してリーク電流が流れ得る。したがって、リセス領域10の深さは第2窒化物半導体層4の厚さに応じて調整する必要があり、リーク電流を抑制するためには、第1窒化物半導体層3の上面とリセス領域10の底面との距離が500nm以下となるように設定することが望ましい。
【0022】
p型GaNの第1窒化物半導体層3にはp型不純物のMgが1×1019cm-3の濃度でドーピングされているが、GaN中ではMgの活性化率が低いので、p型GaN中の正孔濃度は1×1017cm-3になっている。なお、p型不純物はMgに限られず、Zn、C、Feなどのように窒化物半導体をp型またはi型化させ得る不純物であれば何をドーピングしていてもよい。この第1窒化物半導体層3は電子の流れに対して高抵抗層として作用するから、オフ動作時においてソース・ドレイン電極間に高いバイアス電圧を印加した際に、キャリア走行層である第2窒化物半導体層4と障壁層である第3窒化物半導体層5とのヘテロ接合界面から下方に離れた領域を介して電子が流れる経路を遮断することができ、ソース・ドレイン電極間に流れるリーク電流を抑制することができる。
【0023】
第1窒化物半導体層3として不純物をドーピングした窒化物半導体層を用いる場合、基板1上に順次半導体層を形成していく際に、第1窒化物半導体層3から第2窒化物半導体層4へと不純物が拡散し、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度や移動度を低下させることがある。また、第1窒化物半導体層3がp型である場合、第1窒化物半導体層3と第3窒化物半導体層5との距離が小さくなれば、p型層3の影響によって第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度が低下する。これらの場合には、オン抵抗が増大し、大電力用トランジスタとしての窒化物半導体装置の損失増大につながる。この問題を回避するためには、第1窒化物半導体層3と第3窒化物半導体層5との距離をある程度以上に大きくすること、すなわち第2窒化物半導体層4の厚さをある程度以上に大きくすることが望ましく、具体的には20nm以上であることが望ましい。
【0024】
ここで、図1の電界効果トランジスタの動作について説明する。ゲート電極8に正の電圧を印加すれば、その下方と側方に接する絶縁膜9の下方と側方に接する窒化物半導体層内部に電子が蓄積される。これらの電子によって、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスが接続される。よって、ソース・ドレイン間に電圧を印加すれば、低いオン抵抗にてソース・ドレイン間に電流が流れ、損失の小さいオン動作が生じ得る。
【0025】
他方、ゲート電極8に電圧を印加しないかまたは0Vを印加した場合、リセス構造10の作用によってソース・ゲート間下の2次元電子ガスとゲート・ドレイン間下の2次元電子ガスが分離されているので、オフ動作時にソース・ドレイン間に電圧を印加してもチャネルに電流が流れないノーマリ・オフ動作となる。とくに、ソース・ドレイン間に印加する電圧を相当高くしても、電子の流れに対して高抵抗の第1窒化物半導体層3がリセス領域10の下方に存在するので、リセス領域10から離れた下方を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作が可能となる。
【0026】
図2のグラフは、上述の実施形態1の電界効果トランジスタと比較例の電界効果トランジスタとの特性比較を示している。この比較例の電界効果型トランジスタは、第1窒化物半導体層3としてp型GaN層の代わりにアンドープGaN層を用いたことのみにおいて実施形態1と異なっていた。実施形態1と比較例の電界効果型トランジスタにおいて、ゲート電圧を0Vにしてソース・ドレイン間に電圧を印加した際に流れるドレイン電流、すなわちオフ動作時におけるソース・ドレイン間のリーク電流が比較された。この場合に、ソース電極とゲート電極は接地電位に接続され、ドレイン電圧が0Vから高バイアスへと掃引された。
【0027】
図2に示すように、比較例の電界効果トランジスタでは、ドレイン電圧が0Vから100Vまで上昇する間にドレイン電流が急増し、その後に電流は緩やかに増加して、600Vを超えたところで素子破壊によって電流が再び急増している。他方、実施形態1の電界効果トランジスタでは、0Vから600V付近まで電流は緩やかに増加し、600Vを超えたところで素子破壊によって電流が急増している。すなわち、実施形態1のトランジスタにおいては、比較例の場合のように破壊電圧よりもかなり低いドレイン電圧における電流の急増は見られない。
【0028】
以上のように、本実施形態による図1の窒化物半導体装置においては、キャリア走行層4下に電子の流れに対して高抵抗の窒化物半導体層3を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができ、従来技術の窒化物半導体装置に比べて高いバイアス電圧を印加した際でもソース・ドレイン電極間に流れるリーク電流を抑制することができ、オフ動作時の損失を小さくすることができる。
【0029】
図3の模式的断面図は、実施形態1における変形例1の窒化物半導体装置を示している。図1の窒化物半導体装置ではゲート電極8の下端がキャリア走行層である第2窒化物半導体層4と障壁層である第3窒化物半導体層5のとの界面よりも上方に位置するようにリセス領域10の深さと絶縁膜9の厚さが設定されているのに対して、この変形例1における図3の窒化物半導体装置ではゲート電極8の下端が第2窒化物半導体層4と第3窒化物半導体層5のとの界面よりも下方に位置するようにリセス領域10の深さと絶縁膜9の厚さが設定されていることのみにおいて異なっている。
【0030】
より具体的には、本変形例1では、絶縁膜9の厚さを図1の場合と同様の20nmにし、リセス領域10は第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面から30nmの深さまで形成されている。このような変形例1の構造によって、ゲート電極8に正電圧を印加した際に、リセス領域10の側方の絶縁膜9と第2窒化物半導体層4との界面により多くの電子を蓄積することができる。その結果、オフ動作時におけるリーク電流を低減できるとともに、ソース・ドレイン間に電圧を印加したオン動作時にはより低いオン抵抗にてソース・ドレイン間電流を流すことができ、より損失の小さいオン動作が可能となる。
【0031】
図4の模式的断面図は、実施形態1における変形例2の窒化物半導体装置を示している。この変形例2の図4においては、変形例1の図3に比べて、絶縁膜9上のゲート電極8がリセス領域10を超えて広がっていることのみにおいて異なっている。より具体的には、本変形例2では、ゲート電極8がリセス領域10からソース電極側とドレイン電極側へそれぞれ0.5μmだけ広がって形成されている。
【0032】
このような変形例2の構造によって、ゲート電極8に正電圧を印加した際に、リセス領域10の側方の絶縁膜9と第2窒化物半導体層4との界面により多くの電子を蓄積することができるとともに、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度がゲート電極8の下方の領域においてより高くなり得る。その結果、オフ動作時におけるリーク電流を低減できるとともに、ソース・ドレイン間に電圧を印加したオン動作時にはさらに低いオン抵抗にてソース・ドレイン間電流が流れ、より損失の小さいオン動作が可能となる。
【0033】
図5の模式的断面図は、実施形態1における変形例3の窒化物半導体装置を示している。この変形例3の図5においては、変形例2の図4に比べて、リセス領域10以外の領域において絶縁膜9下に種類の異なる絶縁膜11が挿入されていることにおいて異なっている。より具体的には、本変形例3では、絶縁膜9はSiO2であって、絶縁膜11はSiNである。また、図5におけるゲート電極8は、リセス領域10からソース電極側に0.5μmだけ広がりかつドレイン電極側に1.5μmだけ広がる非対称構造に形成されている。
【0034】
すなわち、この変形例3では、オン動作時に絶縁膜内部の発生電界強度が高くなるリセス領域10とオフ動作時に絶縁膜内部の発生電界強度が高くなるゲート電極8のドレイン側端部とには、高耐圧のSiO2絶縁膜9が設けられている。他方、オフ動作時にゲート電極8のドレイン側の半導体層内部に発生する電界強度が高くなる第3窒化物半導体層5上には、界面準位密度が低くなるSiN絶縁膜11が設けられている。このように、2種類の絶縁膜を利用して高い耐圧と低い界面準位密度を同時に満たすことができ、耐圧や界面準位に関係する特性劣化を生じることなく、オフ動作時における損失の小さい窒化物半導体装置を得ることが可能となる。
【0035】
(実施形態2)
図6は、本発明の実施形態2による窒化物半導体装置の模式的断面図を示している。この図6の電界効果型トランジスタは、図5のトランジスタに比べて、p型GaNの第1窒化物半導体層3がp型InGaNの第1窒化物半導体層13に変更されている。すなわち、第1窒化物半導体層13は、バッファ層2に比べて、狭い禁制帯幅を有している。
【0036】
より具体的には、第1窒化物半導体層13はMgが1×1019cm-3の濃度でドーピングされたp型In0.1Ga0.9Nであり、その厚さは50nmである。また、アンドープGaNの第2窒化物半導体層4の厚さは200nmである。第1窒化物半導体層13、第2窒化物半導体層4、および第3窒化物半導体層5は、バッファ層2に含まれる最上層のGaN層に格子整合している。リセス領域10は、第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面から150nmの深さまで掘り込まれている。
【0037】
第1窒化物半導体層13にはMgが1×1019cm-3の濃度でドーピングされているが、GaN中に比べてInGaN中ではMgの活性化率が高くなり、p型In0.1Ga0.9N層13中の正孔濃度は1×1018cm-3になっている。このように正孔濃度が高くなっているp型層13が第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成される2次元電子ガスの濃度に与える影響をより小さくするために、本実施形態では上述のように第2窒化物半導体層4の厚さが200nmに設定されている。
【0038】
なお、InGaNの第1窒化物半導体層13には、p型化またはi型化させる不純物を必ずしもドーピングする必要はない。第1窒化物半導体層13としては、InGaNに限られず、バッファ層2に含まれる最上面層の材料に比べて格子定数が大きくて禁制帯幅の狭い材料をそのバッファ層に格子整合するように設ければ、バッファ層2と第1窒化物半導体層13とのヘテロ接合界面には負の分極電荷が発生し、これらの電荷およびそのヘテロ接合界面における導電帯の不連続が電子に対して障壁を形成することができる。その結果、オフ動作時においてソース・ドレイン電極間に高いバイアス電圧を印加した際に、障壁層である第3窒化物半導体層5とキャリア走行層である第2窒化物半導体層4とのヘテロ接合界面から下方に離れたバッファ層2領域を介して電子が流れる経路を遮断することができ、ソース・ドレイン電極間に流れるリーク電流を抑制することができる。
【0039】
ここで、第1窒化物半導体層13の禁制帯幅が第2窒化物半導体層4に比べて狭い場合に、第1窒化物半導体層13を介してリーク電流が流れ得る。したがって、第1窒化物半導体層13は200nm以下に薄いことが望ましく、またp型またはi型になるように不純物がドーピングされていることが望ましい。なお、本実施形態では第1窒化物半導体層13としてInGaNが用いられているが、上述のようにバッファ層の最上面層の材料比べて禁制帯幅が狭い窒化物半導体層であれば何が用いられてもよい。ただし、混晶組成の制御のしやすさなどを考慮すれば、3元混晶であるInxGa1-xN(0<x≦1)を用いるのが望ましい。
【0040】
ここで、図6の電界効果トランジスタの動作について説明する。ゲート電極8に正の電圧を印加すれば、ゲート電極8の下方と側方の絶縁膜9、11の下方と側方の窒化物半導体層内部に電子が蓄積する。これらの電子によってソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスが接続される。よって、ソース・ドレイン間に電圧を印加すれば、低いオン抵抗にてソース・ドレイン間に電流が流れ、損失の小さいオン動作が生じ得る。
【0041】
他方、ゲート電極8に電圧を印加しないかまたは0Vを印加した場合、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスとがリセス構造10によって分離されているので、オフ動作時にソース・ドレイン間に電圧を印加してもチャネルに電流が流れず、すなわちノーマリ・オフ動作状態になる。とくに、ソース・ドレイン間に印加する電圧を相当高くしても、リセス領域10の下方において電子に対して障壁を形成する第1窒化物半導体層13が存在するので、リセス領域10から下方に離れたバッファ層2を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作状態を得ることができる。
【0042】
以上のように、本実施形態2による窒化物半導体装置においては、キャリア走行層4下に電子に対して障壁を形成する窒化物半導体層13を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができる。したがって、前述の実施形態1の場合と同様に本実施形態2においても、従来技術による窒化物半導体装置の場合に比べて高いバイアス電圧を印加した際にソース・ドレイン電極間に流れるリーク電流を低減することができ、オフ動作時の損失の小さい窒化物半導体装置を得ることができる。
【0043】
図7の模式的断面図は、図6の窒化物半導体装置の変形例(以下、変形例4と称す)を示している。この図7の電界効果型トランジスタにおいては、図6に比べて、p型InGaNの第1窒化物半導体層13上にリサーフ(RESURF:REdeuced SURface Field)層用電極12が付加的に設けられていることにおいて異なっている。なお、リサーフ構造の作用効果に関しては、特許文献2の米国特許第6,100,549号明細書を参照されたい。
【0044】
図7において、電極12はNi/Auで形成されている。図7のような電界効果型トランジスタ構造では、オフ動作時において第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に発生する電界強度を弱め得るリサーフ構造が含まれるので、オフ動作時のリーク電流の低減が可能になるとともに、耐圧を向上させまたはオン抵抗を低減させることが可能となる。
【0045】
(実施形態3)
図8は、本発明の実施形態3による窒化物半導体装置の模式的断面図を示している。この図8の電界効果型トランジスタは、図5のトランジスタに比べて、p型GaNの第1窒化物半導体層3がAlGaNの第1窒化物半導体層23に変更されている。すなわち、第1窒化物半導体層23は、バッファ層2の最上面層および第2窒化物半導体層4に比べて、広い禁制帯幅を有している。
【0046】
より具体的には、第1窒化物半導体層23はアンドープAl0.05Ga0.95Nで形成されており、その厚さは500nmである。また、アンドープGaNの第2窒化物半導体層4は、40nmの厚さに設定されている。リセス領域10は、第3窒化物半導体層5と第2窒化物半導体層4とのヘテロ接合界面から30nmの深さまで掘り込まれている。
【0047】
第1窒化物半導体層23はAlGaNに限られず、第2窒化物半導体層4に比べて格子定数が小さくかつ禁制帯幅の広い材料を第1窒化物半導体層23として設ければ、第1窒化物半導体層23と第2窒化物半導体層4とのヘテロ接合界面には負の分極電荷が発生し、これらの電荷およびそのヘテロ接合界面における導電帯の不連続が電子に対して障壁を形成することができる。その結果、オフ動作時にソース・ドレイン電極間に高いバイアス電圧を印加した際に、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を介して電子が流れる経路を遮断することができ、ソース・ドレイン電極間に流れるリーク電流を抑制することができる。
【0048】
ここで、図8の電界効果トランジスタの動作について説明する。ゲート電極8に正の電圧を印加すれば、その下方と側方の絶縁膜9、11の下方と側方の窒化物半導体層内部に電子が蓄積する。これらの電子によって、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスとが接続される。よって、ソース・ドレイン間に電圧を印加すれば、低いオン抵抗にてソース・ドレイン間に電流が流れ、損失の小さいオン動作が生じ得る。
【0049】
他方、ゲート電極8に電圧を印加しないかまたは0Vを印加した場合、ソース・ゲート間に形成されている2次元電子ガスとゲート・ドレイン間に形成されている2次元電子ガスとがリセス構造10によって分離されているので、オフ動作時にソース・ドレイン間に電圧を印加してもチャネルに電流が流れず、すなわちノーマリ・オフ動作状態となる。とくに、ソース・ドレイン間に印加する電圧を相当高くしても、リセス領域10の下方に電子に対して障壁を形成する第1窒化物半導体層23が存在するので、リセス領域10から下方に離れた領域を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作が可能となる。
【0050】
以上のように、本実施形態3による窒化物半導体装置によれば、キャリア走行層4下に電子に対して障壁を形成する窒化物半導体層23を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができる。したがって、前述の実施形態1の場合と同様に本実施形態3においても、従来技術による窒化物半導体装置の場合に比べて高いバイアス電圧を印加した際にソース・ドレイン電極間に流れるリーク電流を低減することができ、オフ動作時の損失の小さい窒化物半導体装置を得ることができる。
【0051】
なお、本実施形態では第1窒化物半導体層23としてAlGaNが用いられているが、上述のように第2窒化物半導体層4に比べて禁制帯幅の広い窒化物半導体層であれば何を用いてもよい。ただし、混晶組成の制御のしやすさなどを考慮すれば、3元混晶であるAlyGa1-yN(0<y≦1)を用いるのが望ましい。
【0052】
ここで、第1窒化物半導体層23が薄ければ、電子がトンネル電流として第1窒化物半導体層23を透過し、バッファ層2を介してリーク電流が流れ得る。したがって、第1窒化物半導体層23は、100nm以上に厚くされることが望ましい。また、第1窒化物半導体層23のAl組成比が高い場合、第1窒化物半導体層23とバッファ層2とのヘテロ接合界面に2次元電子ガスが発生し、バッファ層2内部に電子が流れる経路が形成され得る。この問題を回避すべく、バッファ層2と第1窒化物半導体層23とのそれぞれの材料を適切に選択する必要があるが、例えばバッファ層2に含まれる最上面層がGaNであって第1窒化物半導体層23がAlyGa1-yNである場合、第1窒化物半導体層23のAl組成比yが0.03≦y≦0.15であれば2次元電子ガスの発生を抑制することができる。
【0053】
(実施形態4)
図9は、本発明の実施形態4による窒化物半導体装置の模式的断面図を示している。この図9のダイオードの構造おいては、図6のトランジスタの構造に比べて、アノード電極16がソース電極6に対応し、カソード電極17がドレイン電極7に対応している。これらのアノード電極とカソード電極は、ともにTi/Alで形成されている。また、ゲート電極18はアノード電極16上と絶縁膜9、11上に形成されており、すなわちアノード電極16に電気的に接続されている。このゲート電極18は、Ni/Auで形成されている。
【0054】
なお、図9においてゲート電極18はアノード電極16上に被さる構造によって電気的に接続されているが、アノード電極16がゲート電極18上に被さる構造、またはゲート電極とアノード電極とが直接接触せずに他の配線電極などが介在する構造などによって電気的に接続されてもよい。
【0055】
アノード電極16とカソード電極17は、第3窒化物半導体層5に接して形成されている。そして、アノード電極16とカソード電極17は、第2窒化物半導体層4の上面に沿って形成されている2次元電子ガスによるチャネル(図示せず)に対して、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触している。ゲート電極18は、それに印加されるバイアス電圧に応じて、その下方と側方に位置する絶縁膜9、11と窒化物半導体層との界面における電子濃度を制御する制御電極として作用する。
【0056】
ここで、図9のダイオードの動作について説明する。アノード電極16とゲート電極17の電圧が0Vのとき、アノード・ゲート間に形成される2次元電子ガスとゲート・カソード間に形成される2次元電子ガスとはリセス領域10によって分離されている。
【0057】
アノード電極16とカソード電極17の間に順方向バイアス電圧を印加した場合、アノード電極16に電気的に接続されているゲート電極18の下方と側方の絶縁膜9、11の下方と側方の窒化物半導体層内部に電子が蓄積される。これらの電子によって、アノード・ゲート間の2次元電子ガスとゲート・カソード間の2次元電子ガスが互いに接続され、アノード電極16からカソード電極17へ電流が流れる。
【0058】
他方、アノード電極16とカソード電極17の間に逆方向バイアス電圧を印加した場合、アノード電極16に電気的に接続されているゲート電極18の周辺の電子ならびにゲート・カソード間における2次元電子ガスが空乏化されることによって電流が遮断される。
【0059】
このように、本実施形態4によるダイオードでは、絶縁膜9、11を介してゲート電極18近傍の電子濃度を制御することによって整流動作が得られる。とくに、リセス領域10の下方において電子に対して障壁を形成する第1窒化物半導体層13が存在するので、リセス領域10から下方に離れたバッファ層2を介して流れるリーク電流が大幅に抑制され、損失の小さいオフ動作が可能となる。
【0060】
以上のように、本実施形態4による窒化物半導体装置においては、キャリア走行層4下に電子に対して障壁を形成する窒化物半導体層13を設けることによって、障壁層5とキャリア走行層4とのヘテロ接合界面から下方に離れた領域を流れる電流を抑制することができる。そして、高い逆方向バイアス電圧を印加した際にアノード・カソード電極間に流れるリーク電流を低減させることができ、オフ動作時における損失を小さくすることができる。
【0061】
また、本実施形態では、アノード電極16がチャネルとオーム性接触していることから、リセス構造10を用いずにショットキ接合を形成するアノード電極を用いるいわゆるショットキ・ダイオードと比較して低い電圧にて電流が流れ始め、順方向バイアス印加時の立ち上がり電圧を0Vに近づけることができる。その結果、オン動作時における損失を低減させることが可能となる。
【0062】
ここで、本実施形態では、ゲート電極18が設けられかつこれがアノード電極16と電気的に接続されているので、逆方向バイアス電圧の印加時にもっとも電界強度が高くなるのはゲート電極18のカソード電極側端となる。他方、リセス構造10を用いずにショットキ接合を形成するアノード電極を用いるいわゆるショットキ・ダイオードでは、アノード電極のカソード電極側端でもっとも電界強度が高くなる。したがって、もっとも電界強度が高くなる電極端と半導体層との間に絶縁膜9、11が存在する本実施形態では、絶縁膜が存在しない通常のショットキ・ダイオードと比較して、電界強度の高い電極端において発生する逆方向リーク電流を大幅に低減させることができ、オフ動作時の耐圧を向上させることが可能となる。
【0063】
なお、図6の電界効果トランジスタの構成を基礎として図9ではアノード電極16とゲート電極18とを電気的に接続して形成したダイオードを説明したが、そのダイオードの第1窒化物半導体層13の代わりに第1または第3の実施形態におけるp型GaN層3またはAlGaN層23を用いてもよいことはもちろんである。
【0064】
図10の模式的断面図は、図9の窒化物半導体装置の変形例(以下、変形例5と称す)を示している。この図10のダイオードは、図9に比べて、ゲート電極とアノード電極とが同一材料で一体化された複合アノード電極26として形成されていることにおいて異なっている。この複合電極26は、カソード電極17と同じくTi/Alを用いて形成されている。複合アノード電極26とカソード電極17が第3窒化物半導体層5と接している領域には、第3窒化物半導体層5および第2窒化物半導体層4にSiなどのn型不純物をイオン注入などで高濃度にドーピングしたコンタクト領域14が形成されており、チャネルと複合アノード電極26およびカソード電極17とはこのコンタクト領域14を介してオーム性接触している。
【0065】
図10に示された本変形例5では、複合アノード電極26とカソード電極17が同一材料で形成されるので、ダイオードを作製するプロセスを簡素化することができ、図9のダイオードと同様の特性を有する窒化物半導体装置をより低コストで提供することが可能となる。
【0066】
(実施形態5)
図11は、本発明の実施形態5による電力変換装置の主要部を示す回路図である。この図11の力率改善回路は、交流電源51、ダイオード52〜56、インダクタ57、電界効果トランジスタ58、キャパシタ59、および負荷抵抗60を含んでいる。ダイオード52〜56には本実施形態4による図9の窒化物半導体装置が用いられ、電界効果トランジスタ58には本実施形態2の変形例4による図7の窒化物半導体装置がそれぞれ用いている。
【0067】
電力変換装置である力率改善回路に用いられるダイオードおよび電界効果トランジスタに本発明の窒化物半導体装置を用いれば、回路内部における損失が低減できることから、電力変換装置の効率が改善され、低損失で高効率動作が可能な電力変換装置を提供することができる。
【0068】
以上、本発明がその実施形態に基づいて具体的に説明されたが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0069】
例えば、上述の実施形態では基板としてSiが用いられたが、GaN、SiC、AlN、GaAs、ZnOなどの他の基板が用いられてもよい。
【0070】
また、上述の実施形態ではバッファ層として薄いアンドープAlN層上に厚いアンドープGaN層を積んだ多重窒化物半導体層が用いられたが、AlN層、GaN層、AlGaN層、AlN/GaN多重層、AlGaN/GaN多重層などの他のバッファ層を用いることもできる。
【0071】
また、上述の実施形態ではバッファ層を下地半導体層としてその上に第1、第2、および第3の窒化物半導体層を順次積層した構成を説明しているが、バッファ層を省略して基板上に直接第1、第2、および第3の窒化物半導体層を順次積層した構成であってもよく、すなわち基板が下地半導体層であってもよい。
【0072】
また、上述の実施形態では第2窒化物半導体層4としてアンドープGaN層を用いているが、n型GaN層やp型GaN層などのドーピングされた窒化物半導体層であってもよく、またGaN以外のAlGaN、InGaN、AlInN、AlGaInNなどのアンドープまたはドーピングされた窒化物半導体層を用いることも可能である。ただし、3元以上の混晶中では混晶散乱によってキャリア走行層4内部で電子の移動度が低下し、大電力用素子としての窒化物半導体装置の損失を増大するという問題が生じることから、第2窒化物半導体層4はGaNであることが望ましい。
【0073】
また、上述の実施形態では第3窒化物半導体層5として上側から順にGaN/Al0.3Ga0.7N/AlNを含むアンドープ多重窒化物半導体層を用いているが、アンドープのAlGaNもしくはドーピングされたAlGaN、AlInN、AlGaInNなどの単層の窒化物半導体層、Al組成比やドーピング濃度の異なる複数のAlGaN層を含む多重AlGaN層、GaN/AlGaN、InGaN/AlGaN、InGaN/AlGaN/AlNなどの多重窒化物半導体層、または単層もしくは多層のアンドープもしくはドーピングされた他の半導体層を用いることも可能である。
【0074】
また、上述の実施形態では電極としてTi/AlおよびNi/Auを用いて説明したが、Ti/Au、Pt/Au、Ni/Au、W、WNx、WSixなどの他の電極材料を用いることも可能である。
【0075】
また、上述の実施形態では第2窒化物半導体層4と第3窒化物半導体層5とのヘテロ接合界面に形成された2次元電子ガスによるチャネルに対してドレイン電極またはカソード電極がオーム性接触しているが、ドレイン電極またはカソード電極はショットキ接合を形成する構成であってもよい。しかしながら、窒化物半導体装置におけるオン抵抗を低減して損失を低減するためには、ドレイン電極またはカソード電極とチャネルとはオーム性接触を形成することが望ましい。
【0076】
また、上述の実施形態では電極とチャネルとのオーム性接触を得る構成として、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触する構成や、第3窒化物半導体層5および第2窒化物半導体層4にSiなどのn型不純物をイオン注入などによって高濃度にドーピングしたコンタクト領域14上に電極を形成することでオーム性接触を形成する構成を説明したが、例えば第2窒化物半導体層4の側方からオーム性接触を形成する方法、第3窒化物半導体層5の上面から第2窒化物半導体層4の部分的深さまで掘り込んだ領域に高濃度ドーピングされたGaNやInGaNなどを再成長などによってコンタクト層を形成しかつその上に電極を形成してオーム性接触を形成する方法、第3窒化物半導体層5の部分的深さまで掘り込んだ領域上に電極を形成し、第3窒化物半導体層5を介するトンネル電流機構によってオーム性接触を得る方法、第3窒化物半導体層5および第2窒化物半導体層4を掘り込まずに第3窒化物半導体層5上に電極を形成して熱処理による合金化によってオーム性接触を得る方法などのように、他のオーム性接触を得る方法を用いることもできる。
【0077】
また、上述の実施形態では絶縁膜としてSiO2またはSiNを用いた例を説明したが、Al2O3、HfO2、ZrO2、TiO2、TaOx、MgO、Ga2O3、MgF2などの各層、さらにはSiN/SiO2、SiN/SiO2/SiNなどの多層膜のように他の絶縁膜を用い得ることはもちろんである。
【0078】
また、本発明においてリセス構造10の側面は第3窒化物半導体層5の表面に対して垂直であることは要さず、例えば図4の変形例としての図12に示すように、リセス構造10の側面は半導体層の表面に対して傾斜して形成されてもよい。
【0079】
また、図11の電力変換装置中においてダイオードおよび電界効果トランジスタの全てに本発明の窒化物半導体装置を適用した例が示されたが、それらのダイオードおよび電界効果トランジスタの一部に本発明の窒化物半導体装置を適用してもよいことは言うまでもない。
【0080】
さらに、図11では本発明の窒化物半導体装置を力率改善回路に適用した例を示したが、本発明の窒化物半導体装置はインバータやコンバータなどの他の電力変換装置に適用することもできる。
【産業上の利用可能性】
【0081】
以上のように、本発明によれば、高いバイアス電圧を印加した際に生じるリーク電流が小さくてオフ動作時の損失の小さい窒化物半導体装置を提供することができ、その窒化物半導体装置を利用することによって低損失で高効率動作が可能な電力変換装置を提供することができる。
【図面の簡単な説明】
【0082】
【図1】本発明の実施形態1による窒化物半導体装置を示す模式的断面図である。
【図2】図1の電界効果トランジスタと比較例の電界効果トランジスタとの特性比較を示すグラフである。
【図3】図1の窒化物半導体装置の変形例を示す模式的断面図である。
【図4】図3の窒化物半導体装置の変形例を示す模式的断面図である。
【図5】図4の窒化物半導体装置の変形例を示す模式的断面図である。
【図6】本発明の実施形態2による窒化物半導体装置を示す模式的断面図である。
【図7】図6の窒化物半導体装置の変形例を示す模式的断面図である。
【図8】本発明の実施形態3による窒化物半導体装置を示す模式的断面図である。
【図9】本発明の実施形態4による窒化物半導体装置を示す模式的断面図である。
【図10】図9の窒化物半導体装置の変形例を示す模式的断面図である。
【図11】本発明の実施形態5による電力変換装置の主要部を示す回路図である。
【図12】図4の窒化物半導体装置の他の変形例を示す模式的断面図である。
【図13】従来技術による電界効果トランジスタを示す模式的断面図である。
【符号の説明】
【0083】
1 基板;2 バッファ層;3、4、5、13、23、102、103、104、105 窒化物半導体層;6、106 ソース電極;7、107 ドレイン電極;8、18、108 ゲート電極;9、11 絶縁膜;10、110 リセス領域;12 リサーフ用電極;14 コンタクト領域;16、26 アノード電極;17 カソード電極;51 交流電源;52〜56 整流素子;57 インダクタ;58 電界効果トランジスタ;59 キャパシタ;60 負荷抵抗。
【特許請求の範囲】
【請求項1】
下地半導体層上に順次積層された第1、第2、および第3の窒化物半導体層を含み、前記第3窒化物半導体層は前記第2窒化物半導体層に比べて広い禁制帯幅を有し、
前記第3窒化物半導体層の上面から前記第2窒化物半導体層の部分的深さまで掘り込まれたリセス領域、
前記リセス領域を挟む一方側と他方側において前記第3窒化物半導体層または前記第2窒化物半導体層に接してそれぞれ形成された第1電極と第2電極、
前記第3窒化物半導体層上と前記リセス領域の内面上に形成された絶縁膜、および
前記リセス領域において前記絶縁膜上に形成された制御電極をさらに含むことを特徴とする窒化物半導体装置。
【請求項2】
前記リセス領域において、前記第2窒化物半導体層は前記第3窒化物半導体層の下面から3nm以上の深さまで掘り込まれていることを特徴とする請求項1に記載の窒化物半導体装置。
【請求項3】
前記制御電極は、前記第3窒化物半導体層の上面上の前記絶縁膜上にも延在していることを特徴とする請求項1または2に記載の窒化物半導体装置。
【請求項4】
前記制御電極の下端は、前記第3窒化物半導体層の下面より下方に位置していることを特徴とする請求項1から3のいずれかに記載の窒化物半導体装置。
【請求項5】
前記第3窒化物半導体層の上面上に接して形成された絶縁膜と前記リセス領域の内面上に接して形成された絶縁膜とは異なる種類の絶縁膜であることを特徴とする請求項1から4のいずれかに記載の窒化物半導体装置。
【請求項6】
前記第1窒化物半導体層の上面と前記リセス領域の底面との距離が500nm以下であることを特徴とする請求項1から5のいずれかに記載の窒化物半導体装置。
【請求項7】
前記第2窒化物半導体層はGaNからなることを特徴とする請求項1から6のいずれかに記載の窒化物半導体装置。
【請求項8】
前記第1窒化物半導体層はp型またはi型となるように不純物がドーピングされている窒化物半導体層を含むことを特徴とする請求項1から7のいずれかに記載の窒化物半導体装置。
【請求項9】
前記第2窒化物半導体層は20nm以上の厚さを有することを特徴とする請求項8に記載の窒化物半導体装置。
【請求項10】
前記第1窒化物半導体層は前記下地半導体層の最上面層および前記第2窒化物半導体層に比べて禁制帯幅の狭い窒化物半導体層を含む請求項1から9のいずれかに記載の窒化物半導体装置。
【請求項11】
前記第1窒化物半導体層は200nm以下の厚さを有することを特徴とする請求項10に記載の窒化物半導体装置。
【請求項12】
前記第1窒化物半導体層はInxGa1-xN(0<x≦1)で形成されていることを特徴とする請求項10または11記載の窒化物半導体装置。
【請求項13】
前記第1窒化物半導体層は前記第2窒化物半導体層に比べて禁制帯幅の広い窒化物半導体層を含むことを特徴とする請求項1から9のいずれかに記載の窒化物半導体装置。
【請求項14】
前記第1窒化物半導体層は100nm以上の厚さを有することを特徴とする請求項13記載に記載の窒化物半導体装置。
【請求項15】
前記第1窒化物半導体層はAlyGa1-yN(0<y≦1)で形成されていることを特徴とする請求項13または14に記載の窒化物半導体装置。
【請求項16】
前記下地半導体層の最上面層はGaNからなり、前記第1窒化物半導体層はAlyGa1-yN(0.03≦y≦0.15)からなることを特徴とする請求項13から15のいずれかに記載の窒化物半導体装置。
【請求項17】
前記第1電極と前記制御電極とが電気的に接続されていることを特徴とする請求項1から16のいずれかに記載の窒化物半導体装置。
【請求項18】
前記第1電極は前記第2窒化物半導体層とオーム性接触していることを特徴とする請求項1から17のいずれかに記載の窒化物半導体装置。
【請求項19】
前記第1電極と前記制御電極とは同一材料で構成されていることを特徴とする請求項1から18のいずれかに記載の窒化物半導体装置。
【請求項20】
請求項1から19のいずれかに記載の窒化物半導体装置を含むことを特徴とする電力変換装置。
【請求項1】
下地半導体層上に順次積層された第1、第2、および第3の窒化物半導体層を含み、前記第3窒化物半導体層は前記第2窒化物半導体層に比べて広い禁制帯幅を有し、
前記第3窒化物半導体層の上面から前記第2窒化物半導体層の部分的深さまで掘り込まれたリセス領域、
前記リセス領域を挟む一方側と他方側において前記第3窒化物半導体層または前記第2窒化物半導体層に接してそれぞれ形成された第1電極と第2電極、
前記第3窒化物半導体層上と前記リセス領域の内面上に形成された絶縁膜、および
前記リセス領域において前記絶縁膜上に形成された制御電極をさらに含むことを特徴とする窒化物半導体装置。
【請求項2】
前記リセス領域において、前記第2窒化物半導体層は前記第3窒化物半導体層の下面から3nm以上の深さまで掘り込まれていることを特徴とする請求項1に記載の窒化物半導体装置。
【請求項3】
前記制御電極は、前記第3窒化物半導体層の上面上の前記絶縁膜上にも延在していることを特徴とする請求項1または2に記載の窒化物半導体装置。
【請求項4】
前記制御電極の下端は、前記第3窒化物半導体層の下面より下方に位置していることを特徴とする請求項1から3のいずれかに記載の窒化物半導体装置。
【請求項5】
前記第3窒化物半導体層の上面上に接して形成された絶縁膜と前記リセス領域の内面上に接して形成された絶縁膜とは異なる種類の絶縁膜であることを特徴とする請求項1から4のいずれかに記載の窒化物半導体装置。
【請求項6】
前記第1窒化物半導体層の上面と前記リセス領域の底面との距離が500nm以下であることを特徴とする請求項1から5のいずれかに記載の窒化物半導体装置。
【請求項7】
前記第2窒化物半導体層はGaNからなることを特徴とする請求項1から6のいずれかに記載の窒化物半導体装置。
【請求項8】
前記第1窒化物半導体層はp型またはi型となるように不純物がドーピングされている窒化物半導体層を含むことを特徴とする請求項1から7のいずれかに記載の窒化物半導体装置。
【請求項9】
前記第2窒化物半導体層は20nm以上の厚さを有することを特徴とする請求項8に記載の窒化物半導体装置。
【請求項10】
前記第1窒化物半導体層は前記下地半導体層の最上面層および前記第2窒化物半導体層に比べて禁制帯幅の狭い窒化物半導体層を含む請求項1から9のいずれかに記載の窒化物半導体装置。
【請求項11】
前記第1窒化物半導体層は200nm以下の厚さを有することを特徴とする請求項10に記載の窒化物半導体装置。
【請求項12】
前記第1窒化物半導体層はInxGa1-xN(0<x≦1)で形成されていることを特徴とする請求項10または11記載の窒化物半導体装置。
【請求項13】
前記第1窒化物半導体層は前記第2窒化物半導体層に比べて禁制帯幅の広い窒化物半導体層を含むことを特徴とする請求項1から9のいずれかに記載の窒化物半導体装置。
【請求項14】
前記第1窒化物半導体層は100nm以上の厚さを有することを特徴とする請求項13記載に記載の窒化物半導体装置。
【請求項15】
前記第1窒化物半導体層はAlyGa1-yN(0<y≦1)で形成されていることを特徴とする請求項13または14に記載の窒化物半導体装置。
【請求項16】
前記下地半導体層の最上面層はGaNからなり、前記第1窒化物半導体層はAlyGa1-yN(0.03≦y≦0.15)からなることを特徴とする請求項13から15のいずれかに記載の窒化物半導体装置。
【請求項17】
前記第1電極と前記制御電極とが電気的に接続されていることを特徴とする請求項1から16のいずれかに記載の窒化物半導体装置。
【請求項18】
前記第1電極は前記第2窒化物半導体層とオーム性接触していることを特徴とする請求項1から17のいずれかに記載の窒化物半導体装置。
【請求項19】
前記第1電極と前記制御電極とは同一材料で構成されていることを特徴とする請求項1から18のいずれかに記載の窒化物半導体装置。
【請求項20】
請求項1から19のいずれかに記載の窒化物半導体装置を含むことを特徴とする電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−200096(P2009−200096A)
【公開日】平成21年9月3日(2009.9.3)
【国際特許分類】
【出願番号】特願2008−37298(P2008−37298)
【出願日】平成20年2月19日(2008.2.19)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成21年9月3日(2009.9.3)
【国際特許分類】
【出願日】平成20年2月19日(2008.2.19)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]