電気光学装置用基板、電気光学装置及び電子機器
【課題】液晶装置等の電気光学装置の表示性能を高める。
【解決手段】電気光学装置用基板は、Ｙ方向に沿って１画素分相互にずらして配置された素子部１３０ａ及び１３０ｂと、データ線側ＬＤＤ領域１ｂ−１及び１ｂ−２を夫々覆う部分Ｐｙ１及びＰｙ３と、画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２を夫々覆う部分Ｐｙ２及びＰｙ４と、データ線側ＬＤＤ領域１ｂ−３及び１ｂ−４を夫々覆う部分Ｐｙ５及びＰｙ７と、画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−４を夫々覆う部分Ｐｙ６及びＰｙ８とを備える。更に、画素電極９ａ１及び９ａ２は、部分Ｐｙ１及びＰｙ３が形成されＸ方向に沿って相隣接する画素に夫々配置され、画素電極９ａ３及び９ａ４は、部分Ｐｙ５及びＰｙ７が形成されＸ方向に沿って相隣接する画素に夫々配置される。
【解決手段】電気光学装置用基板は、Ｙ方向に沿って１画素分相互にずらして配置された素子部１３０ａ及び１３０ｂと、データ線側ＬＤＤ領域１ｂ−１及び１ｂ−２を夫々覆う部分Ｐｙ１及びＰｙ３と、画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２を夫々覆う部分Ｐｙ２及びＰｙ４と、データ線側ＬＤＤ領域１ｂ−３及び１ｂ−４を夫々覆う部分Ｐｙ５及びＰｙ７と、画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−４を夫々覆う部分Ｐｙ６及びＰｙ８とを備える。更に、画素電極９ａ１及び９ａ２は、部分Ｐｙ１及びＰｙ３が形成されＸ方向に沿って相隣接する画素に夫々配置され、画素電極９ａ３及び９ａ４は、部分Ｐｙ５及びＰｙ７が形成されＸ方向に沿って相隣接する画素に夫々配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減している。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００３】
他方、この種の電気光学装置では、基板上における遮光膜が形成された領域、即ち基板上において光を透過させない領域に、画素電極に供給される画像信号を一時的に保持することによって画素電極の電位を一定期間保持する保持容量が設けられる。このような保持容量は、当該保持容量の構成要素である電極を遮光膜として兼用し、ＴＦＴを遮光することもできる。
【０００４】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャネル領域とソースドレイン領域との間に形成される、例えばＬＤＤ（Lightly Doped Drain）領域等の接合領域に光が照射された場合には、接合領域に光リーク電流が生じてしまうおそれがあるという技術的問題点がある。このような問題点に対し、チャネル領域の両側の各々の接合領域上に遮光手段を設けることが考えられるが、画素において実質的に光が透過する開口領域を狭めることは、表示性能の観点から好ましくない。一方、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された接合領域に光が照射された場合には、データ線に接続されたソースドレイン領域とチャネル領域との間に形成された接合領域に光が照射された場合と比較して、ＴＦＴにおける光リーク電流が生じやすいと本願発明者は推察している。
【０００６】
加えて、光リーク電流を低減するために画素スイッチング用ＴＦＴ等の半導体素子を遮光する遮光膜のパターンを変更すると、各画素における開口率の低下、或いは表示画像のコントラストの低下を招き、電気光学装置の表示性能を低下させてしまうという技術的問題点もある。
【０００７】
他方で、この種の電気光学装置では、装置の小型化及び表示画像の高精細化を実現することを目的として、画素の狭ピッチ化に対する要請もある。
【０００８】
更に、高品質な画像表示を実現するためには、各画素の表示特性のばらつきが無いことが望まれる。
【０００９】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、ＴＦＴにおける光リーク電流の発生を効果的に低減でき、且つ、高い開口率及び表示画像の高精細化を実現できると共に各画素における表示特性のばらつきを低減可能な電気光学装置に用いられる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明に係る第１の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上に設けられた複数のデータ線と、前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、を備え、前記第１画素電極及び第２画素電極は、前記複数の画素のうち前記第１遮光部及び第３遮光部が形成され前記第２の方向に沿って隣り合う画素に各々配置される。
【００１１】
本発明に係る第１の電気光学装置用基板によれば、例えば、複数のデータ線から複数の画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続された素子部がオンオフされることによって、所定のタイミングでデータ線から各素子部を介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、例えば、データ線及び走査線の交差に対応してマトリクス状に規定される複数の画素の各々に１つずつ設けられることで、マトリクス状に配列される。
【００１２】
本発明では特に、非開口領域のうち、第１の方向に沿って延在する一の領域及び第１の方向に交わる第２の方向に沿って一の領域と隣り合い、且つ第１の方向に延びる他の領域に、素子部が一の領域及び他の領域間で第１の方向に沿って１画素分ずらして複数形成されている。よって、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。ここで、本発明に係る「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。本発明に係る「第１の方向」とは、複数のデータ線の各々が延びる方向であり、例えば基板上でマトリクス状に規定された複数の画素の列方向（即ちＹ方向）、言い換えれば、複数の走査線が配列される配列方向を意味する。
【００１３】
更に、本発明では特に、第１画素電極及び第２画素電極は、複数の画素のうち第１遮光部及び第３遮光部が形成され第２の方向に沿って隣り合う画素に各々配置される。よって、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。これにより、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００１４】
本発明に係る第１の電気光学装置用基板の一の態様では、前記第１から第４接合領域の各々は、ＬＤＤ領域である。
【００１５】
この態様によれば、素子部の非動作時において、第１データ線側ソースドレイン領域及び第２画素電極側ソースドレイン領域間、並びに、第１データ線側ソースドレイン領域及び第４画素電極側ソースドレイン領域間の各々の間に流れるオフ電流を低減し、且つ素子部の動作時に流れるオン電流の低下を抑制できる。
【００１６】
本発明に係る第１の電気光学装置用基板の他の態様では、前記第１から第４遮光部の各々は、前記素子部の真上に配置される。
【００１７】
この態様によれば、基板上の積層構造における各遮光部と、素子部との間において半導体層に対して斜めに入射する入射光をより低減できる。
【００１８】
本発明に係る第１の電気光学装置用基板の他の態様では、前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に狭持された第１誘電体膜を有する第１容量素子を構成し、前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に狭持された第２誘電体膜を有する第２容量素子を構成し、前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画素信号が供給された際に、前記第１画素電極の電位を保持し、前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画素信号が供給された際に、前記第２画素電極の電位を保持する。
【００１９】
この態様によれば、第１及び第２容量素子の各々は、第１及び第２画素電極の各々の電位を一時的に保持する保持容量である。第１容量素子を第１及び第２遮光部によって構成し、第２容量素子を第３及び第４遮光部によって構成することによって、別途遮光膜を設ける場合に比べて当該電気光学装置用基板における回路構成及び当該回路を構成する配線等のレイアウトを簡略化できる。
【００２０】
上述した第１から第４遮光部が第１及び第２容量素子を構成する態様では、前記一対の第１から第２容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなるようにしてもよい。
【００２１】
この場合には、素子部の上層側に例えば層間絶縁膜を介して近接配置可能な第１及び第２容量素子の各々によって、半導層の上層側から入射する光を確実に遮光できる。
【００２２】
本発明に係る第２の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上に設けられた複数のデータ線と、前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、備えた電気光学装置用基板において、前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される。
【００２３】
本発明に係る第２の電気光学装置用基板によれば、上述した本発明に係る第１の電気光学装置用基板と概ね同様に、所謂アクティブマトリクス方式による画像表示が可能となる。
【００２４】
本発明では、上述した本発明に係る第１の電気光学装置用基板と同様に、非開口領域のうち、第１の方向に沿って延在する一の領域及び第１の方向に交わる第２の方向に沿って一の領域と隣り合い、且つ第１の方向に延びる他の領域に、素子部が一の領域及び他の領域間で第１の方向に沿って１画素分ずらして複数形成されている。よって、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。
【００２５】
本発明では特に、第１画素電極は、複数の画素のうち第２遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置され、第２画素電極は、複数の画素のうち第４遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置される。即ち、第１及び第２画素電極の各々が配置される画素は、複数の画素のうち、当該第１及び第２画素電極が電気的に接続される素子部の第２及び第４接合部を夫々覆う第２及び第４遮光部に重なる画素に統一されている。よって、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。これにより、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００２６】
本発明に係る第１の電気光学装置は上記課題を解決するために、上述した本発明に係る第１又は第２の電気光学装置用基板（但し、その各種態様を含む）を備える。
【００２７】
本発明に係る第１の電気光学装置によれば、上述した本発明に係る第１又は第２の電気光学装置用基板を備えるので、高品位な画像表示を行うことができる。
【００２８】
本発明に係る第１の電子機器は上記課題を解決するために、上述した本発明に係る第１の電気光学装置（但し、その各種態様も含む）を具備する。
【００２９】
本発明に係る第１の電子機器によれば、上述した本発明に係る第１の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る第１の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３０】
本発明に係る第３の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３及び第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記第６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記第８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部とを備え、前記第１及び第２画素電極は、前記複数の画素のうち前記第１及び第３遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置され、前記第３及び第４画素電極は、前記複数の画素のうち前記第５及び第７遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置される。
【００３１】
本発明に係る第３の電気光学装置用基板によれば、例えば、複数のデータ線から複数の画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続された第１素子部及び第２素子部の各々がオンオフされることによって、所定のタイミングでデータ線から各素子部を介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応してマトリクス状に規定される複数の画素の各々に１つずつ設けられることで、マトリクス状に配列される。
【００３２】
第１素子部は、複数の画素の各々の開口領域を互いに隔てる非開口領域のうちデータ線が延びる第１の方向に沿って延びる一の領域に第１の方向に沿って形成される。ここで、本発明に係る「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。本発明に係る「第１の方向」とは、複数のデータ線の各々が延びる方向であり、例えば基板上でマトリクス状に規定された複数の画素の列方向（即ちＹ方向）、言い換えれば、複数の走査線が配列される配列方向を意味する。
【００３３】
第１半導体層は、例えば第１データ線側ソースドレイン領域を共用する２つのトランジスタ素子の一部を構成する。第１素子部では、例えば第１の方向に沿って相隣接する２つのトランジスタ素子によって第１データ線側ソースドレイン領域が共用されている。第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域の各々は、第１画素電極及び第２画素電極の各々と互いに電気的に接続されている。このような２つのトランジスタ素子は、当該電気光学装置用基板を備えた電気光学装置の動作時に、互いに異なる第１画素電極及び第２画素電極の各々に、第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域の各々を介して画像信号を供給する。
【００３４】
第１半導体層には、第１チャネル領域と第１データ線側ソースドレイン領域との間に第１接合領域が形成され、第１チャネル領域と第１画素電極側ソースドレイン領域との間には第２接合領域が形成され、第２チャネル領域と第１データ線側ソースドレイン領域との間に第３接合領域が形成され、第２チャネル領域と第２画素電極側ソースドレイン領域との間に第４接合領域が形成されている。第１接合領域は、第１チャネル領域と第１データ線側ソースドレイン領域との接合部に形成される領域であり、第２接合領域は、第１チャネル領域と第１画素電極側ソースドレイン領域との接合部に形成される領域であり、第３接合領域は、第２チャネル領域と第１データ線側ソースドレイン領域との接合部に形成される領域であり、第４接合領域は、第２チャネル領域と第２画素電極側ソースドレイン領域と接合部に形成される領域である。即ち、第１から第４接合領域の各々は、例えば、トランジスタ素子が例えばＰＮＰ型或いはＮＰＮ型トランジスタ（即ち、Ｐチャネル型或いはＮチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタ素子がＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に各ソースドレイン領域よりも少量の不純物を打ち込んでなる不純物領域）を意味する。
【００３５】
第１素子部に含まれる２つのトランジスタ素子は、第１の方向に沿って第１データ線側ソースドレイン領域を基準としてミラー対称に形成されている。このため、トランジスタ素子毎にデータ線側ソースドレイン領域を形成する場合に比べて、第１の方向に沿ってこれら２つのトランジスタ素子が占める領域を低減でき、第１の方向に沿って画素ピッチを狭めることが可能である。
【００３６】
第２素子部は、複数の画素の各々の開口領域を互いに隔てる非開口領域のうちデータ線が延びる第１の方向と交わる第２の方向に沿って一の領域に相隣接する他の領域において第１の方向に沿って形成されている。ここで、本発明に係る「第２の方向」は、第１の方向と交わる方向であり、例えば基板上でマトリクス状に規定された複数の画素の行方向（即ちＸ方向）、言い換えれば、複数のデータ線が配列される配列方向を意味する。
【００３７】
第２半導体層は、例えば第２データ線側ソースドレイン領域を共用する２つのトランジスタ素子の一部を構成する。第２素子部では、例えば第１の方向に沿って相隣接する２つのトランジスタ素子によって第２データ線側ソースドレイン領域が共用されている。第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域の各々は、第３画素電極及び第４画素電極の各々と互いに電気的に接続されている。このような２つのトランジスタ素子は、当該電気光学装置用基板を備えた電気光学装置の動作時に、第１の方向に沿って相隣接する第３画素電極及び第４画素電極の各々に、第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域の各々を介して画像信号を供給する。
【００３８】
第２半導体層には、第３チャネル領域と第２データ線側ソースドレイン領域との間に第５接合領域が形成され、第３チャネル領域と第３画素電極側ソースドレイン領域との間に第６接合領域が形成され、第４チャネル領域と第２データ線側ソースドレイン領域との間に第７接合領域が形成され、第４チャネル領域と第４画素電極側ソースドレイン領域との間に第８接合領域が形成されている。第５から第８接合領域は、上述した第１から第４接合領域と同様の構成を有している。
【００３９】
第２素子部に含まれる２つのトランジスタ素子は、第１の方向に沿って第２データ線側ソースドレイン領域を基準としてミラー対称に形成されている。このため、トランジスタ素子毎にデータ線側ソースドレイン領域を形成する場合に比べて、第１の方向に沿ってこれら２つのトランジスタ素子が占める領域を低減でき、第１の方向に沿って画素ピッチを狭めることが可能である。
【００４０】
第１遮光部は、基板上の積層構造において第１半導体層よりも上層側に第１の方向に沿って形成されており、第１接合領域を覆っている。第２遮光部は、第１半導体層よりも上層側に形成され、且つ第２接合領域を覆っている。第３遮光部は、第１半導体層よりも上層側に第１の方向に沿って形成されており、第３接合領域を覆っている。第４遮光部は、第１半導体層よりも上層側に形成され、且つ前記第４接合領域を覆っている。よって、第１から第４接合領域に上層側から入射する光を、第１から第４遮光部の各々によって遮光することができ、第１から第４接合領域における光リーク電流の発生を低減できる。
【００４１】
本発明では特に、第２接合領域を覆う第２遮光部は、第１接合領域を覆う第１遮光部よりも第１の方向に交わる第２の方向の幅が広くなるように構成されている。即ち、第２遮光部は、例えばＹ方向に沿って延びる第１半導体層に対して、例えばＸ方向の幅が、第１遮光部よりも広くなるように構成されている。言い換えれば、第２遮光部は、第２の方向に沿って、第１遮光部よりも長く延びる延在部を有する。よって、第２接合領域に入射する光を、第１接合領域に入射する光よりも確実に遮光できる。即ち、第２接合領域に到達する光を遮る遮光性を、第１接合領域に到達する光を遮る遮光性よりも高める（即ち、強化する）ことができる。
【００４２】
更に、第４接合領域を覆う第４遮光部は、第３接合領域を覆う第３遮光部よりも第１の方向に交わる第２の方向の幅が広くなるように構成されている。よって、第４接合領域に入射する光を、第３接合領域に入射する光よりも確実に遮光できる。
【００４３】
ここで、本願発明者は、トランジスタの動作時において、チャネル領域とデータ線側ソースドレイン領域との間に形成される接合領域に比べて、チャネル領域と画素電極側ソースドレイン領域との間に形成される接合領域に光リーク電流が相対的に発生しやすいと推察している。即ち、本願発明者は、第１素子部の動作時において、第１接合領域に比べて第２接合領域に光リーク電流が相対的に発生しやすいと推察しており、第３接合領域に比べて第４接合領域に光リーク電流が相対的に発生しやすいと推察している。従って、第２遮光部が第１遮光部よりも広い幅を有するように且つ第４遮光部が第３遮光部よりも広い幅を有するように形成されることによって、光リーク電流が相対的に生じ易い第２及び第４接合領域に対する遮光性を高めることができ、第１素子部に流れる光リーク電流を効果的に低減できる。逆に言えば、第２及び第４接合領域に比べて光リーク電流が相対的に発生しにくい第１及び第３接合領域を夫々覆う第１及び第３遮光部が、第２及び第４遮光部よりも狭い幅を有するように夫々形成されることによって、開口率の無駄な低下を防止できる。
【００４４】
従って、第２及び第４遮光部の幅を広く形成することによって、光リーク電流が相対的に発生しやすい第２及び第４接合領域に対する遮光性を向上させつつ、第１及び第３遮光部の幅を狭く形成することによって、開口率の無駄な低下を防止できる。つまり、光リーク電流が発生しやすい第２及び第４接合領域に対する遮光性を、いわばピンポイントで高めることで、開口率の無駄な低下を招くことなく、第１素子部における光リーク電流を効果的に低減できる。ここで、「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味し、開口率が大きいほど本発明に係る電気光学装置用基板を備えた電気光学装置の表示性能が向上する。
【００４５】
尚、第１から第４遮光部、及び後述する第５から第８遮光部の各々は、遮光膜のように遮光性を有する単層或いは複数層からなる膜状の遮光体であってもよいし、遮光性を有する電極を含む各種素子であってもよい。
【００４６】
第５遮光部は、第２半導体層よりも上層側に第１の方向に沿って形成されており、第５接合領域を覆っている。第６遮光部は、第２半導体層よりも上層側に形成され、且つ第６接合領域を覆うと共に第５遮光部より第２の方向の幅が広い。第７遮光部は、第２半導体層よりも上層側に第１の方向に沿って形成されており、第７接合領域を覆っている。第８遮光部は、第２半導体層よりも上層側に形成され、且つ第８接合領域を覆うと共に第６遮光部より第２の方向の幅が広い。よって、第５から第８遮光部によれば、第１から第４遮光部と同様に、第５から第８接合領域を遮光でき、第５から第８接合領域における光リーク電流の発生を低減できる。特に、第６及び第８遮光部によれば、第２及び第４遮光部と同様に、第５及び第７接合領域に比べて光リーク電流が相対的に発生しやすい第６及び第８接合領域をピンポイントで遮光できるため、開口率の無駄な低下を招くことなく、第２素子部における光リーク電流を効果的に低減できる。
【００４７】
ここで、本発明に係る第３の電気光学装置用基板は、第１から第８遮光部を備えているため、仮に何らの対策も施さず、単に第１素子部及び第２素子部を第２の方向に沿って並べて配置した場合には、第１の方向に沿って相隣接する画素の夫々において開口率に差が生じてしまう。より具体的には、第１素子部及び第２素子部の各々は、一の領域及び他の領域の各々において第１の方向に沿って相隣接する２つの画素電極の各々に画像信号を供給することから、仮に第１素子部及び第２素子部が第２の方向、例えば走査線が延びる方向（即ち、Ｘ方向）に沿って同じ行に対応して配置された場合、第１の方向、例えばデータ線が延びるＹ方向に沿って互いに隣接する２つの画素のうち一方の側に第１遮光部、第３遮光部、第５遮光部及び第７遮光部が配置され、他方の側に第１遮光部、第３遮光部、第５遮光部及び第７遮光部より第２の方向の幅が広い第２遮光部、第４遮光部、第６遮光部及び第８遮光部が配置されることになる。このような遮光部によれば、他方の画素における開口率が一方の画素における開口率より小さくなり、Ｙ方向に沿って相隣接する２つの画素において、遮光部の幅の相違に応じて開口率に差が生じてしまう。このような開口率の相違が、表示領域を構成する複数の画素全体に生じた場合、遮光部を設けない場合に比べて、表示むらが生じてしまい、電気光学装置用基板を備えた電気光学装置の表示性能を低下させてしまう。
【００４８】
そこで、本発明では特に、非開口領域のうち、第１の方向に交わる第２の方向に沿って一の領域と相隣接し、且つ第１の方向に延びる他の領域に、第１素子部から見て第１の方向に沿って１画素分ずらして第２素子部が形成されている。即ち、第１素子部及び第２素子部は、第１の方向、例えばデータ線が延びるＹ方向に沿って、互いに１画素分ずらして配置されている。従って、第１から第８遮光部の各々は、各遮光部が遮光すべき接合領域を覆うように第１の方向に沿って互いにずらして配置されていることになる。より具体的には、第１の方向に沿って相隣接する２つの画素のうち一方の画素に第２遮光部（及び第４遮光部）が重なり、他方の画素に第６遮光部（及び第８遮光部）が重なる。従って、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。
【００４９】
更に、本発明では特に、第１及び第２画素電極は、複数の画素のうち第１及び第３遮光部が形成され第２の方向に沿って相隣接する画素に夫々配置される。即ち、第１素子部に電気的に接続される第１画素電極及び第２画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第１及び第３接合領域を夫々覆う第１及び第３遮光部に夫々重なると共に第２の方向（即ち、Ｘ方向）に沿って相隣接する画素電極として設けられる。言い換えれば、第１素子部の第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域は、マトリクス状に配列された複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第１接合部及び第３接合部を夫々覆う第１及び第３遮光部に重なる、第２の方向に沿って相隣接する２つの画素電極のいずれかに夫々電気的に接続されている。つまり、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第１及び第３遮光部に部分的に重なると共に、第２遮光部或いは第４遮光部に重ならないように設けられている。即ち、第１及び第２画素電極の各々が配置される画素は、複数の画素のうち、当該第１及び第２画素電極が電気的に接続される第１素子部の第１及び第３接合部を夫々覆う第１及び第３遮光部に重なる画素に統一されている。
【００５０】
ここで、仮に、第１及び第２画素電極が、第１の方向（即ち、Ｙ方向）に沿って相隣接する画素電極として設けられた場合には、即ち、例えば、第１画素電極が第１遮光部より第２の方向の幅が広い第２遮光部に部分的に重なる画素電極として設けられ、第２画素電極が第１遮光部に部分的に重なる画素電極として設けられた場合には、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさが互いに異なるため、例えば、第１素子部に電気的に接続された一のデータ線と第１画素電極との間の寄生容量と、該一のデータ線と第２画素電極との間の寄生容量とが互いに異なってしまう。更に、この場合、例えば、第１素子部に電気的に接続された一のデータ線に相隣接する他のデータ線（言い換えれば、第２素子部に電気的に接続された他のデータ線）と第１画素電極との間の寄生容量と、該他のデータ線と第２画素電極との間の寄生容量とが互いに異なってしまう。よって、第１画素電極における電位保持特性と第２画素電極における電位保持特性とが互いに異なってしまうおそれがある。従って、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とが互いに異なってしまうおそれがある。
【００５１】
しかるに本発明では特に、上述したように、第１及び第２画素電極は、複数の画素のうち第１及び第３遮光部が形成され第２の方向に沿って相隣接する画素に夫々配置される。よって、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第１及び第３遮光部に部分的に重なると共に、第２遮光部或いは第４遮光部に重ならない（より詳細には、この場合、更に、第６遮光部及び第８遮光部に部分的に重なると共に、第５遮光部或いは第７遮光部に重ならない）ので、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。従って、例えば、第１素子部に電気的に接続された一のデータ線と第１画素電極との間の寄生容量と、該一のデータ線と第２画素電極との間の寄生容量との差を殆ど或いは完全に無くすことができる。更に、第１素子部に電気的に接続された一のデータ線に相隣接する他のデータ線（言い換えれば、第２素子部に電気的に接続された他のデータ線）と第１画素電極との間の寄生容量と、該他のデータ線と第２画素電極との間の寄生容量との差を殆ど或いは完全に無くすことができる。これにより、第１画素電極における電位保持特性と第２画素電極における電位保持特性とを互いに殆ど或いは完全に同じにすることができる。この結果、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００５２】
加えて、本発明では特に、第３及び第４画素電極は、複数の画素のうち第５及び第７遮光部が形成され第２の方向に沿って相隣接する画素に夫々配置される。即ち、第２素子部に電気的に接続される第３画素電極及び第４画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第２素子部の第５及び第７接合領域を夫々覆う第５及び第７遮光部に夫々重なると共に第２の方向（即ち、Ｘ方向）に沿って相隣接する画素電極として設けられる。つまり、上述した第１及び第２画素電極と第１から第４遮光部との間の配置関係と同様に、第３及び第４画素電極の各々は、基板上で平面的に見て、いずれも第５及び第７遮光部に部分的に重なると共に、第６遮光部或いは第８遮光部に重ならないように設けられている。よって、第３画素電極が設けられた画素における表示特性と第４画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００５３】
更に、第１遮光部、第３遮光部、第５遮光部、第７遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすると共に第２遮光部、第４遮光部、第６遮光部、第８遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすることで、第１から第４画素電極が夫々設けられた各画素における表示特性を、より一層確実に、互いに殆ど或いは完全に同一にすることができる。即ち、表示領域を構成する各画素における表示特性を殆ど或いは完全に均一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００５４】
以上説明したように、本発明に係る第３の電気光学装置用基板によれば、開口率の無駄な低下を招くことなく、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できると共に、各画素の開口率の相違に起因する表示不良も低減することが可能である。更に、各画素における表示特性を互いに殆ど或いは完全に同一にすることが可能である。これらの結果、本発明の電気光学装置用基板によれば、高品質な画像表示が可能となる。
【００５５】
本発明に係る第３の電気光学装置用基板の一態様では、前記第１から第８接合領域の各々は、ＬＤＤ領域である。
【００５６】
この態様によれば、第１素子部及び第２素子部の非動作時において、第１データ線側ソースドレイン領域及び第２画素電極側ソースドレイン領域間、並びに、第２データ線側ソースドレイン領域及び第４画素電極側ソースドレイン領域間の各々の間に流れるオフ電流を低減し、且つ第１素子部及び第２素子部の夫々の動作時に流れるオン電流の低下を抑制できる。
【００５７】
本発明に係る第３の電気光学装置用基板の他の態様では、前記第１から第８遮光部の各々は、前記第１及び第２素子部の各々の直上に配置される。
【００５８】
この態様によれば、基板上の積層構造における各遮光部と、第１素子部及び第２素子部との間において第１半導体層及び第２半導体層に対して斜めに入射する入射光をより低減できる。より具体的には、各遮光部と、第１素子部及び第２素子部との間に、これら遮光部とは別の他の遮光膜を介在させる場合に比べて、各遮光部と、第１素子部及び第２素子部との積層方向の距離を近づけることができ、その分第１半導体層及び第２半導体層の各々の法線方向に対して大きな角度でこれら半導体層に斜めに入射する光を各遮光部によって遮ることが可能である。
【００５９】
本発明に係る第３の電気光学装置用基板の他の態様では、前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に挟持された第１誘電体膜を有する第１容量素子を構成し、前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に挟持された第２誘電体膜を有する第２容量素子を構成し、前記第５及び第６遮光部は、一対の第３容量電極及び該一対の第３容量電極間に挟持された第３誘電体膜を有する第３容量素子を構成し、前記第７及び第８遮光部は、一対の第４容量電極及び該一対の第４容量電極間に挟持された第４誘電体膜を有する第４容量素子を構成し、前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画像信号が供給された際に、前記第１画素電極の電位を保持し、前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画像信号が供給された際に、前記第２画素電極の電位を保持し、前記第３容量素子は、前記他のデータ線を介して前記第３画素電極に画像信号が供給された際に、前記第３画素電極の電位を保持し、前記第４容量素子は、前記他のデータ線を介して前記第４画素電極に画像信号が供給された際に、前記第４画素電極の電位を保持する。
【００６０】
この態様によれば、第１から第４容量素子の各々は、第１から第４画素電極の各々の電位を一時的に保持する保持容量である。第１容量素子を第１及び第２遮光部によって構成し、第２容量素子を第３及び第４遮光部によって構成し、第３容量素子を第５及び第６遮光部によって構成し、第４容量素子を第７及び第８遮光部によって構成することによって、別途遮光膜を設ける場合に比べて当該電気光学装置用基板における回路構成及び当該回路を構成する配線等のレイアウトを簡略化できる。
【００６１】
上述した第１から第８遮光部が第１から第４容量素子を構成する態様では、前記一対の第１から第４容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなるようにしてもよい。
【００６２】
この態様によれば、第１素子部及び第２素子部の各々の上層側に例えば層間絶縁膜を介して近接配置可能な第１から第４容量素子の各々によって、第１半導層及び第２半導体層の夫々の上層側から入射する光を確実に遮光できる。尚、導電性遮光膜としては、例えば導電性ポリシリコン、やチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いはタングステンシリサイドが挙げられる。
【００６３】
本発明に係る第４の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び前記第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３チャネル領域及び前記第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部とを備え、前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第３画素電極は、前記複数の画素のうち前記第６遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第４画素電極は、前記複数の画素のうち前記第８遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される。
【００６４】
本発明に係る第４の電気光学装置用基板によれば、上述した本発明に係る第３の電気光学装置用基板と同様に、所謂アクティブマトリクス方式による画像表示が可能となる。
【００６５】
本発明では特に、上述した本発明に係る第３の電気光学装置用基板と同様に、非開口領域のうち、第１の方向に交わる第２の方向に沿って一の領域と相隣接し、且つ第１の方向に延びる他の領域に、第１素子部から見て第１の方向に沿って１画素分ずらして第２素子部が形成されている。よって、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。
【００６６】
更に、本発明では特に、第１画素電極は、複数の画素のうち第２遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置され、第２画素電極は、複数の画素のうち第４遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置される。即ち、第１素子部に電気的に接続される第１画素電極及び第２画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第２及び第４接合領域を夫々覆う第２及び第４遮光部に夫々重なる画素電極として設けられる。ここで、第２遮光部は、第１チャネル領域及び第１画素電極側ソースドレイン領域間に形成された第２接合領域を覆うように設けられ、第４遮光部は、第２チャネル領域及び第２画素電極側ソースドレイン領域間に形成された第４接合領域を覆うように設けられ、第２及び第４遮光部は夫々、第１及び第３遮光部よりも第２の方向の幅が広い。言い換えれば、第１素子部の第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域は、マトリクス状に配列された複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第１及び第３接合領域を夫々覆う第１及び第３遮光部よりも第２の方向の幅が広い第２及び第４遮光部に重なる画素電極に夫々電気的に接続されている。つまり、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第２遮光部又は第４遮光部に部分的に重なると共に、第１及び第３遮光部に重ならないように設けられている。即ち、第１及び第２画素電極の各々が配置される画素は、複数の画素のうち、当該第１及び第２画素電極が電気的に接続される第１素子部の第２及び第４接合部を夫々覆う第２及び第４遮光部に重なる画素に統一されている。
【００６７】
よって、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第１及び第３遮光部よりも第２の方向の幅が広い第２遮光部又は第４遮光部に部分的に重なると共に、第１及び第３遮光部に重ならないので、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。従って、例えば、第１素子部に電気的に接続された一のデータ線と第１画素電極との間の寄生容量と、該一のデータ線と第２画素電極との間の寄生容量との差を殆ど或いは完全に無くすことができ、第１画素電極における電位保持特性と第２画素電極における電位保持特性とを互いに殆ど或いは完全に同じにすることができる。これにより、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００６８】
加えて、本発明では特に、第３画素電極は、複数の画素のうち第６遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置され、第４画素電極は、複数の画素のうち第８遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置される。即ち、第２素子部に電気的に接続される第３画素電極及び第４画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第２素子部の第６及び第８接合領域を夫々覆う第６及び第８遮光部に夫々重なる画素電極として設けられる。つまり、上述した第１及び第２画素電極と第１から第４遮光部との間の配置関係と同様に、第３及び第４画素電極の各々は、基板上で平面的に見て、いずれも第６遮光部又は第８遮光部に部分的に重なると共に、第５及び第７遮光部に重ならないように設けられている。よって、第３画素電極が設けられた画素における表示特性と第４画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００６９】
更に、第２、第４、第６及び第８遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすると共に第１、第３、第５及び第７遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすることで、第１から第４画素電極が夫々設けられた各画素における表示特性を、より一層確実に、互いに殆ど或いは完全に同一にすることができる。即ち、表示領域を構成する各画素における表示特性を殆ど或いは完全に均一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００７０】
本発明に係る第２の電気光学装置は上記課題を解決するために、上述した本発明に係る第３又は第４の電気光学装置用基板（但し、その各種態様を含む）を備える。
【００７１】
本発明に係る第２の電気光学装置によれば、上述した本発明に係る第１又は第２の電気光学装置用基板を備えるので、高品位な画像表示を行うことができる。
【００７２】
本発明に係る第２の電子機器は上記課題を解決するために、上述した本発明に係る第２の電気光学装置（但し、その各種態様も含む）を具備する。
【００７３】
本発明に係る第２の電子機器によれば、上述した本発明に係る第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る第１の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００７４】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００７５】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００７６】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１３を参照して説明する。
【００７７】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００７８】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図２は、図１のＩＩ−ＩＩ´線断面図である。
【００７９】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる、本発明に係る「表示領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００８０】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００８１】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００８２】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００８３】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００８４】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００８５】
ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０もＴＦＴアレイ基板１０と同様に透明基板である。
【００８６】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。例えば、画素電極９ａはＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。
【００８７】
対向基板２０には、そのほぼ全面に亘って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。
【００８８】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、後述する上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域ないしその周辺への侵入をより確実に阻止することができる。
【００８９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。
【００９０】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００９１】
次に、本実施形態に係る液晶装置の画素部の電気的な接続構成について、図３を参照して説明する。
【００９２】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００９３】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００９４】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００９５】
液晶層５０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に、蓄積容量７０ａが電気的に接続されている。蓄積容量７０ａは、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０ａによれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
【００９６】
次に、上述の動作を実現する画素部の具体的な構成について、図４から図６を参照して説明する。
【００９７】
図４は、相隣接する複数の画素部の平面図である。図５は、図４のＶ−Ｖ´線断面図である。図６は、２つのトランジスタ素子を含んで構成された素子部の平面図である。尚、図４から図６では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。図５において、ＴＦＴアレイ基板１０から画素電極９ａまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。
【００９８】
図４及び図５において、本実施形態に係る液晶装置は、ＴＦＴアレイ基板１０、ＴＦＴアレイ基板１０上に形成された複数のデータ線６ａ及び複数の走査線３ａ、複数の画素電極９ａ、本発明に係る「第１素子部」の一例である素子部１３０ａ、本発明に係る「第２素子部」の一例である素子部１３０ｂ、及び蓄積容量７０ａを備えている。
【００９９】
ＴＦＴアレイ基板１０上の画像表示領域１０ａは、画素電極９ａが夫々設けられた複数の画素によって構成されている。ＴＦＴアレイ基板１０上において、マトリクス状に設けられた複数の画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線３ａが設けられている。走査線３ａは、Ｘ方向に沿って延びており、データ線６ａは、走査線３ａと交差するようにＹ方向に沿って延びている。走査線３ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。このような画素スイッチング用ＴＦＴ３０は、データ線６ａが延びるＹ方向に沿った２つのＴＦＴ３０を一組として構成される素子部１３０ａ及び１３０ｂの一部として形成されている。
【０１００】
走査線３ａ、データ線６ａ、蓄積容量７０ａ、下側遮光膜１１ａ及び中継層９３は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線３ａ、蓄積容量７０ａ、データ線６ａ及び下側遮光膜１１ａは、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【０１０１】
素子部１３０ａは、一対のＴＦＴ３０ａ１及びＴＦＴ３０ａ２を備えている。素子部１３０ａは、ＴＦＴアレイ基板１０上において複数の画素の各々の開口領域を互いに隔てる非開口領域のうちデータ線６ａが延びるＹ方向に沿って延びる領域に形成されている。より具体的には、素子部１３０ａは、Ｘ方向に形成された複数のデータ線６ａのうちａ列番目のデータ線６ａが形成された領域において、該素子部１３０ａに含まれるＴＦＴ３０ａ１及び３０ａ２のチャネル長がＹ方向に沿うように形成されている。加えて、素子部１３０ａは、ａ列番目のデータ線６ａが形成された領域において、Ｙ方向に沿って複数配設されている。
【０１０２】
素子部１３０ｂも、素子部１３０ａと同様に、一対のＴＦＴ３０ｂ１及び３０ｂ２を備えており、ｂ列番目のデータ線６ａが形成された領域において、Ｙ方向に沿って複数配設されている。素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って相互に１画素分ずらして配置されている。
【０１０３】
ここで、ａ列番目及びｂ列番目は、１画素分のスペースを隔てて相隣接する列であり、例えばａ列をｉ列（ｉは自然数）とすると、ｂ列は（ｉ＋１）列になる。本実施形態では、説明の便宜上、相隣接する列をａ列及びｂ列と称している。以下では、複数の素子部のうち互いに対応する素子部である素子部１３０ａ及び１３０ｂについて詳細に説明する。
【０１０４】
次に、素子部１３０ａの詳細な構成について、図４から図６を参照して説明する。
【０１０５】
図４から図６において、素子部１３０ａは、ａ列のデータ線６ａに電気的に接続された第１データ線側ソースドレイン領域１ｄ−１、Ｙ方向に沿って第１データ線側ソースドレイン領域１ｄ−１の両側に位置する第１チャネル領域１ａ−１及び第２チャネル領域１ａ−２、第１データ線側ソースドレイン領域１ｄ−１から見てＹ方向に沿って第１チャネル領域１ａ−１及び第２チャネル領域１ａ−２の各々の外側に位置しており、複数の画素電極９ａのうち互いに異なる第１画素電極９ａ１及び第２画素電極９ａ２の各々に電気的に接続された第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２、第１チャネル領域１ａ−１及び第１データ線側ソースドレイン領域１ｄ−１間に形成された本発明の「第１接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−１、第１チャネル領域１ａ−１及び第１画素電極側ソースドレイン領域１ｅ−１間に形成された本発明の「第２接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−１、第２チャネル領域１ａ−２及び第１データ線側ソースドレイン領域１ｄ−１間に形成された本発明の「第３接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−２、第２チャネル領域１ａ−２及び第２画素電極側ソースドレイン領域１ｅ−２間に形成された本発明の「第４接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−２を含む第１半導体層１Ａ−１を有している。
【０１０６】
ＴＦＴ３０ａ１は、第１チャネル領域１ａ−１、データ線側ＬＤＤ領域１ｂ−１、画素電極側ＬＤＤ領域１ｃ−１、第１データ線側ソースドレイン領域１ｄ−１、第１画素電極側ソースドレイン領域１ｅ−１、及び走査線３ａ−１のうちゲート線として第１チャネル領域１ａ−１に重なる部分を含んで構成されている。第１半導体層１Ａ−１は、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ−１、データ線側ＬＤＤ領域１ｂ−１及び画素電極側ＬＤＤ領域１ｃ−１、第１データ線側ソースドレイン領域１ｄ−１、及び第１画素電極線側ソースドレイン領域１ｅ−１を含んでいる。即ち、ＴＦＴ３０ａ１は、ＬＤＤ構造を有している。
【０１０７】
第１データ線側ソースドレイン領域１ｄ−１及び第１画素電極線側ソースドレイン領域１ｅ−１は、第１チャネル領域１ａ−１を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂ−１、画素電極側ＬＤＤ領域１ｃ−１、第１データ線側ソースドレイン領域１ｄ−１及び第１画素電極線側ソースドレイン領域１ｅ−１は、例えばイオンインプランテーション法等の不純物打ち込みによって第１半導体層１ａ−１に不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ−１及び画素電極側ＬＤＤ領域１ｃ−１の各々は、第１データ線側ソースドレイン領域１ｄ−１及び第１画素電極線側ソースドレイン領域１ｅ−１よりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０ａ１の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０ａ１の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０ａ１は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ−１、画素電極側ＬＤＤ領域１ｃ−１に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極線側ソースドレイン領域を形成する自己整合型であってもよい。
【０１０８】
ＴＦＴ３０ａ２は、第１データ線側ソースドレイン領域１ｄ−１を基準として、Ｙ方向に沿ってＴＦＴ３０ａ１の反対側に形成されており、ＴＦＴ３０ａ１と共に第１半導体層１Ａ−１を共有している。ＴＦＴ３０ａ２は、第１データ線側ソースドレイン領域１ｄ−１、第２チャネル領域１ａ−２、データ線側ＬＤＤ領域１ｂ−２、画素電極側ソースドレイン領域１ｃ−２、第２画素電極側ソースドレイン領域１ｅ−２、及び走査線３ａ−２のうちゲート線として第２チャネル領域１ａ−２に重なる部分を含んで構成されている。ＴＦＴ３０ａ２は、第１データ線側ソースドレイン領域１ｄ−１を基準としてＴＦＴ３０ａ１と略ミラー対称な素子構造を有している。
【０１０９】
図４に示すように、ＴＦＴ３０ａ１及び３０ａ２は、Ｙ方向に沿って第１データ線側ソースドレイン領域１ｄ−１に対して第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２の向きが相互に逆となるように配置されると共に、第１データ線側ソースドレイン領域１ｄ−１をデータ線６ａに電気的に接続するコンタクトホール８１ｂが共通化されている。
【０１１０】
即ち、図４において、図中上下方向であるＹ方向において、一対のＴＦＴ３０ａ１及び３０ａ２は、上下反転した或いは上下ミラー反転したＴＦＴということになる。そして、このようにミラー対称に配置された一対のＴＦＴを有する素子部１３０ａは、一つのコンタクトホール８１ｂのみによって、データ線６ａと電気的に接続されている。即ち、通常の如くＴＦＴ３０ａ１及び３０ａ２の各々を画素毎に別々に設けて別々のデータ線側ソースドレイン領域からデータ線６ａに電気的に接続する場合と比べて、コンタクトホールの数を飛躍的に少なくすることができる。これにより、画素部の狭ピッチ化が可能となり、液晶装置の小型化・高精細化が実現可能となる。
【０１１１】
図５に示すように、ＴＦＴ３０ａ１において、第１データ線側ソースドレイン領域１ｄ−１は、層間絶縁膜４２、絶縁膜６１、層間絶縁膜４１及びゲート絶縁膜２（具体的には絶縁膜２ａ及び２ｂ）を貫通して開孔されたコンタクトホール８１ｂを介してデータ線６ａと互いに電気的に接続されている。第１画素電極側ソースドレイン領域１ｅ−１は、層間絶縁膜４１及びゲート絶縁膜２を貫通して開孔されたコンタクトホール８３ｂを介して、後述する下部容量電極７１と互いに電気的に接続されている。
【０１１２】
尚、ＴＦＴ３０ａ２においても、ＴＦＴ３０ａ１と同様に、第２画素電極側ソースドレイン領域１ｅ−２が、層間絶縁膜４１及びゲート絶縁膜２を貫通して開孔されたコンタクトホール８３ｂを介して、ＴＦＴ３０ａ２に対応する下部容量電極７１と互いに電気的に接続されている。
【０１１３】
図４から図６に示すように、ＴＦＴ３０ａ１及び３０ａ２のゲート電極は、走査線３ａの一部として形成されており、例えば導電性ポリシリコンから形成されている。より具体的には、走査線３ａ１及び３ａ２の各々のうち第１チャネル領域１ａ−１及び第２チャネル領域１ａ−２の各々に重なる部分が各ＴＦＴのゲート電極を構成している。
【０１１４】
走査線３ａ１は、Ｘ方向に沿って延びる本線部分と共に、Ｙ方向に沿って突出した凸部１５０及びＹ方向に沿って窪んだ凹部１６０によって規定された部分がＴＦＴ３０ａ１の第１チャネル領域１ａ−１に重なってなり、ゲート電極として機能する。ゲート電極及び第１半導体層１Ａ−１間は、ゲート絶縁膜２（より具体的には、２層の絶縁膜２ａ及び２ｂ）によって絶縁されている。走査線３ａ２も、走査線３ａ１と同様に、Ｘ方向に延びる本線部のうち凹部及び凸部によって規定された部分が第２チャネル領域１ａ−２に重なっており、ゲート電極として機能する。
【０１１５】
ＴＦＴ３０ａ１及び３０ａ２の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０ａ１及び３０ａ２の各々のチャネル領域及びその周辺を遮光する。下側遮光膜１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【０１１６】
下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０ａ１及び３０ａ２を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。尚、素子部１３０ｂが有する一対のＴＦＴも遮光膜１１ａによって遮光されていると共に、下地絶縁膜１２によって層間絶縁されている。
【０１１７】
図４及び図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０ａ１よりも層間絶縁膜４１を介して上層側には、蓄積容量７０ａが設けられている。蓄積容量７０ａは、下部容量電極７１及び上部容量電極３００が誘電体膜７５ａを介して対向配置されることにより形成されている。ＴＦＴ３０ａ１に対応して形成された蓄積容量７０ａが、本発明に係る「第１の容量素子」の一例であり、ＴＦＴ３０ａ２に対応して設けられた蓄積容量７０ａが、本発明に係る「第２の容量素子」の一例である。また、後述するＴＦＴ３０ｂ１に対応して形成された蓄積容量７０ａが、本発明に係る「第３の容量素子」の一例であり、後述するＴＦＴ３０ｂ２に対応して設けられた蓄積容量７０ａが、本発明に係る「第４の容量素子」の一例である。
【０１１８】
上部容量電極３００は、固定電位側容量電極であり、下部容量電極７１は、コンタクトホール８３ｂを介してＴＦＴ３０ａ１の第１画素電極側ソースドレイン領域１ｅ−１に電気的に接続された画素電位側容量電極である。下部容量電極７１は、ポリシリコン等の半導体で形成されている。従って、蓄積容量７０は、金属−誘電体−金属が積層された、所謂ＭＩＳ構造を有している。下部容量電極７１は、層間絶縁膜４２及び絶縁膜６１を貫通して開孔されたコンタクトホール８４ｂを介して中継層９３と電気的に接続されている。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜として上部容量電極３００とＴＦＴ３０ａ１との間に配置される、光吸収層或いは遮光膜としての機能も有する。データ線６ａは、層間絶縁膜４１、絶縁膜６１及び層間絶縁膜４２を貫通するコンタクトホール８１ｂを介して第１データ線側ソースドレイン領域１ｄ−１に電気的に接続されている。
【０１１９】
下部容量電極７１は、コンタクトホール８４ｂを介して中継層９３に電気的に接続されており、中継層９３と共に第１画素電極線側ソースドレイン領域１ｅ−１及び画素電極９ａ間の電気的な接続を中継する。加えて、中継層９３は、中継層９３の一部である凸部９３ａ及び当該凸部９３ａに電気的に接続されたコンタクトホール８５ａを介して画素電極９ａに電気的に接続されている。従って、画素電極９ａ及び下部容量電極７１は、電気的に接続されている。
【０１２０】
上部容量電極３００は、例えば金属又は合金を含んでＴＦＴ３０ａ１の上側に設けられた非透明な金属膜である。上部容量電極３００は、ＴＦＴ３０ａ１を遮光する上側遮光膜（或いは、内蔵遮光膜）としても機能する。上部容量電極３００は、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属を含んで形成されている。
【０１２１】
尚、上部容量電極３００は、本発明に係る「導電性遮光膜」として、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものから構成されていてもよい。この場合には、上部容量電極３００の上側遮光膜としての機能を一層高めることができる。
【０１２２】
上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。下部容量電極７１は、定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。
【０１２３】
誘電体膜７５ａは、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【０１２４】
層間絶縁膜４１及び４２間には、部分的に絶縁膜６１が介在している。尚、下部容量電極７１は金属膜であってもよい。このような下部容量電極７１によれば、蓄積容量７０ａは、金属−誘電体−金属が積層された構造である、所謂ＭＩＭ構造を有していてもよい。
【０１２５】
図４において、下部容量電極７１は、画素毎に互いに離間されている。従って、データ線６ａを介して供給される画像信号がＴＦＴ３０ａ１のスイッチング動作に応じてＴＦＴ３０ａ１に対応する第１画素電極９ａ１に供給される。上部容量電極３００は、Ｘ方向に沿って複数の画素に亘って延在されているため、複数の画素で共用されることによって電極面積が下部容量電極７１より大きくなっている。しかしながら、上部容量電極３００は、Ａｌ等の金属膜で構成されているため、半導体で上部容量電極３００を形成する場合に比べて電極面積の増大による電気抵抗の増大分を抑制できる。よって、液晶装置の動作時における消費電力の低減、及び各画素における各種素子の高速駆動が可能となり、液晶装置によって画像が表示される際の応答性が低下することを抑制できる利点がある。
【０１２６】
尚、このような利点は、本実施形態のように上部容量電極３００がＸ方向に沿って互いに隣接する画素に亘って延在するように形成されている場合に限定されず、上部容量電極３００が画像表示領域１０ａにおいてより大きな面積を占めるように複数の画素に渡って形成されている場合により顕著に現れる。
【０１２７】
図４において、蓄積容量７０ａは、Ｙ方向に延びる第１領域Ｄ１と、Ｘ方向に延びる第２領域Ｄ２とが相互に交差する交差領域からＹ方向に沿って延びる第１部分Ｐｙ１及び第２部分Ｐｙ２を有している。第１部分Ｐｙ１は、本発明に係る「第１遮光部」の一例であり、データ線側ＬＤＤ領域１ｂ−１を覆っている。第２部分Ｐｙ２は、本発明に係る「第２遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−１を覆っている。第２部分Ｐｙ２におけるＸ方向に沿った幅Ｗ２は、第１部分Ｐｙ１の幅Ｗ１に比べて広くなっている。
【０１２８】
よって、第２部分Ｐｙ２によれば、画素電極側ＬＤＤ領域１ｃ−１に入射する光を、データ線側ＬＤＤ領域１ｂ−１に入射する光よりも確実に遮光できる。即ち、画素電極側ＬＤＤ領域１ｃ−１に到達する光を遮る遮光性を、データ線側ＬＤＤ領域１ｂ−１に到達する光を遮る遮光性よりも高める或いは強化することができる。本願発明者は、ＴＦＴ３０ａ１の動作時に、画素電極側ＬＤＤ領域１ｃ−１において、データ線側ＬＤＤ領域１ｂ−１に比べて光リーク電流が相対的に発生しやすいと推察している。即ち、ＴＦＴ３０ａ１の動作時に、画素電極側ＬＤＤ領域１ｃ−１に光が照射された場合には、データ線側ＬＤＤ領域１ｂ−１に光が照射された場合よりも、ＴＦＴ３０ａ１における光リーク電流が発生しやすいと推察している。従って、第２部分Ｐｙ２が第１部分Ｐｙ１の幅Ｗ１よりも広い幅Ｗ２を有するように形成されることによって、光リーク電流が相対的に生じ易い画素電極側ＬＤＤ領域１ｃ−１に対する遮光性を高めることができ、ＴＦＴ３０ａ１に流れる光リーク電流を効果的に低減できる。逆に言えば、画素電極側ＬＤＤ領域１ｃ−１に比べて光リーク電流が相対的に発生しにくいデータ線側ＬＤＤ領域１ｂ−１を覆う第１部分Ｐｙ１が、第２部分Ｐｙ２よりも狭い幅Ｗ１を有するように形成されることによって、開口率の無駄な低下を防止できる。
【０１２９】
即ち、第２部分Ｐｙ２の幅Ｗ２を、より広く形成することによって、光リーク電流が相対的に発生しやすい画素電極側ＬＤＤ領域１ｃ−１に対する遮光性を向上させつつ、第１部分Ｐｙ１の幅Ｗ１を、より狭く形成することによって、開口率の無駄な低下を防止できる。つまり、光リーク電流が発生しやすい画素電極側ＬＤＤ領域１ｃ−１に対する遮光性のみを、いわばピンポイントで高めることで、開口率の無駄な低下を招くことなく、ＴＦＴにおける光リーク電流に起因して生じるフリッカ等の表示不良を効果的に低減できる。
【０１３０】
ＴＦＴ３０ａ２に重なる蓄積容量７０ａは、第１部分Ｐｙ１及び第２部分Ｐｙ２と同様にＸ方向に沿って互いに幅が異なる第３部分Ｐｙ３及び第４部分Ｐｙ４を有している。第３部分Ｐｙ３は、本発明に係る「第３遮光部」の一例であり、データ線側ＬＤＤ領域１ｂ−２を覆っている。第４部分Ｐｙ４は、本発明に係る「第４遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−２を覆っている。第３部分Ｐｙ３は、第１部分Ｐｙ１の幅Ｗ１と同じ幅を有するように形成されており、第４部分Ｐｙ４は、第２部分Ｐｙ２の幅Ｗ２と同じ幅を有するように形成されている。即ち、第４部分Ｐｙ４におけるＸ方向に沿った幅は、第３部分Ｐｙ３におけるＸ方向に沿った幅に比べて広くなっている。よって、第３部分Ｐｙ３及び第４部分Ｐｙ４は、データ線側ＬＤＤ領域１ｂ−２及び画素電極側１ｃ−２を効果的に遮光している。但し、ＴＦＴ３０ａ２では、ＴＦＴ３０ａ１に比べて、データ線側ＬＤＤ領域１ｂ−２及び画素電極側ＬＤＤ領域１ｃ−２が第２チャネル領域１ａ−２を基準として逆の位置に形成されている。従って、ＴＦＴ３０ａ２に重なる蓄積容量７０ａでは、第１部分Ｐｙ１及び第２部分Ｐｙ２に夫々対応する第３部分Ｐｙ３及び第４部分Ｐｙ４の相対的な位置関係は、第１部分Ｐｙ１及び第２部分Ｐｙ２と逆になっている。
【０１３１】
図４において、素子部１３０ｂは、ｂ列のデータ線６ａに電気的に接続された第２データ線側ソースドレイン領域１ｄ−２、Ｙ方向に沿って第２データ線側ソースドレイン領域１ｄ−２の両側に位置する第３チャネル領域１ａ−３及び第４チャネル領域１ａ−４、第２データ線側ソースドレイン領域１ｄ−２から見てＹ方向に沿って第３チャネル領域１ａ−３及び第４チャネル領域１ａ−４の各々の外側に位置しており、複数の画素電極９ａのうち互いに異なる第３画素電極９ａ３及び第４画素電極９ａ４の各々に電気的に接続された第３画素電極側ソースドレイン領域１ｅ−３及び第４画素電極側ソースドレイン領域１ｅ−４、第３チャネル領域１ａ−３及び第２データ線側ソースドレイン領域１ｄ−２間に形成された本発明の「第５接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−３、第３チャネル領域１ａ−３及び第３画素電極側ソースドレイン領域１ｅ−３間に形成された本発明の「第６接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−３、第４チャネル領域１ａ−４及び第２データ線側ソースドレイン領域１ｄ−２間に形成された本発明の「第７接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−４、第４チャネル領域１ａ−４及び第４画素電極側ソースドレイン領域１ｅ−４間に形成された本発明の「第８接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−４を含む第２半導体層１Ａ−２を有している。
【０１３２】
素子部１３０ｂは、素子部１３０ａと略同様の構成を有しており、第３画素電極９ａ３及び第４画素電極９ａ４の各々が形成された画素に対応して画像信号を供給する一対のＴＦＴ３０ｂ１及び３０ｂ２を含んでいる。これら一対のＴＦＴ３０ｂ１及び３０ｂ２は、素子部１３０ａにおけるＴＦＴ３０ａ１及び３０ａ２に対応するものであり、第３画素電極９ａ３及び第４画素電極９ａ４の各々に電気的に接続された第３画素電極側ソースドレイン領域１ｅ−３及び第４画素電極側ソースドレイン領域１ｅ−４を介して、第３画素電極９ａ３及び９ａ４の各々に画像信号を供給する。尚、画像信号は、素子部１３０ｂが含む一対のＴＦＴ３０ｂ１及び３０ｂ２によって共用される第２データ線側ソースドレイン領域１ｄ−２を介して各ＴＦＴに供給される。素子部１３０ｂによれば、第２データ線側ソースドレイン領域１ｄ−２が一対のＴＦＴによって共用されているため、画素のピッチを狭めることが可能である。但し、図４に示すように、素子部１３０ｂは、複数のデータ線６ａのうちｂ列に対応するデータ線６ａが形成された領域に形成されており、Ｙ方向に沿って素子部１３０ａに対して一画素分だけ図中上側にずらして配置されている。
【０１３３】
素子部１３０ｂが有するＴＦＴ３０ｂ１に重なる蓄積容量７０ａも、第１部分Ｐｙ１及び第２部分Ｐｙ２と同様の機能を有する第５部分Ｐｙ５及び第６部分Ｐｙ６を有している。第５部分Ｐｙ５は、本発明に係る「第５遮光部」の一例であり、データ線側ＬＤＤ領域１ｂ−３を覆っている。第６部分Ｐｙ６は、本発明に係る「第６遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−３を覆っている。より具体的には、第６部分Ｐｙ６におけるＸ方向に沿った幅Ｗ６は、第５部分Ｐｙ５における幅Ｗ５に比べて広くなっており、データ線側ＬＤＤ領域１ｂ−３に比べて、光リーク電流が発生し易い画素電極側ＬＤＤ領域１ｃ−３がピンポイントで確実に遮光されている。
【０１３４】
加えて、ＴＦＴ３０ｂ２に重なる蓄積容量７０ａは、第３部分Ｐｙ３及び第４部分Ｐｙ４と同様にＸ方向に沿って互いに幅が異なる第７部分Ｐｙ７及び第８部分Ｐｙ８を有している。第７部分Ｐｙ７は、本発明に係る「第７遮光部」の一例を構成し、データ線側ＬＤＤ領域１ｂ−４を覆っている。第８部分Ｐｙ８は、本発明に係る「第８遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−４を覆っている。第７部分Ｐｙ７は、第５部分Ｐｙ５の幅Ｗ５と同じ幅を有するように形成されており、第８部分Ｐｙ８は、第６部分Ｐｙ６の幅Ｗ６と同じ幅を有するように形成されている。即ち、第８部分Ｐｙ８におけるＸ方向に沿った幅は、第７部分Ｐｙ７におけるＸ方向に沿った幅に比べて広くなっている。よって、第７部分Ｐｙ７及び第８部分Ｐｙ８は、データ線側ＬＤＤ領域１ｂ−４及び画素電極側１ｃ−４を効果的に遮光している。但し、ＴＦＴ３０ｂ２では、ＴＦＴ３０ｂ１に比べて、データ線側ＬＤＤ領域１ｂ−４及び画素電極側ＬＤＤ領域１ｃ−４が第４チャネル領域１ａ−４を基準として逆の位置に形成されている。従って、ＴＦＴ３０ｂ２に重なる蓄積容量７０ａでは、第５部分Ｐｙ５及び第６部分Ｐｙ６に夫々対応する第７部分Ｐｙ７及び第８部分Ｐｙ８の相対的な位置関係は、第５部分Ｐｙ５及び第６部分Ｐｙ６と逆になっている。
【０１３５】
ここで、本実施形態に係る液晶装置では、上述したように、第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３、第４部分Ｐｙ４、第５部分Ｐｙ５、第６部分Ｐｙ６、第７部分Ｐｙ７及び第８部分Ｐｙ８を備えているため、単に素子部１３０ａ及び１３０ｂをＸ方向に沿って同じ行に並べて配置しただけでは、Ｘ方向に沿って相隣接する画素の夫々において開口率に差が生じてしまう問題点がある。
【０１３６】
この問題点について、図７に示す第１比較例を参照しながら、より詳細に説明する。
【０１３７】
図７は、本実施形態の第１比較例における図４と同趣旨の平面図である。尚、図７では、図４に示した本実施形態に係る液晶装置と共通する部分に共通の参照符号を付している。
【０１３８】
図７に示す第１比較例では、素子部１３０ａ及び素子部１３０ｂは、ａ列及びｂ列の各々において、図中Ｘ方向に沿って平面的に並列に配置されている。第２部分Ｐｙ２及び第６部分Ｐｙ６（或いは第４部分Ｐｙ４及び第８部分Ｐｙ８）の各々は、Ｙ方向に沿って互いに隣接する２つの画素のうち一方の画素（即ち、Ｙ方向に沿って互いに隣接する画素電極９０１及び９０２のうち画素電極９０１が形成された画素）の開口領域に向かって張り出している。第１部分Ｐｙ１及び第５部分Ｐｙ５（第３部分Ｐｙ３及び第７部分Ｐｙ７）の各々は、前述のＹ方向に沿って互いに隣接する２つの画素のうち他方の画素（即ち、Ｙ方向に沿って互いに隣接する画素電極９０１及び９０２のうち画素電極９０２が形成された画素）の開口領域に向かって張り出している。従って、画素電極９０１が形成された画素の開口率は、画素電極９０２が形成された画素の開口率に比べて小さくなっている。素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って複数配列されているため、Ｙ方向に沿ってａ列及びｂ列間に位置する複数の画素の各々の開口率は、Ｙ方向に沿って交互に異なる。加えて、他の列間においても、ａ列及びｂ列と同様にＹ方向に沿って相隣接する画素の各々において開口率に差が生じてしまう。
【０１３９】
このように、ＴＦＴに生じる光リーク電流を低減するために設けられた第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７と、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８との各々の幅の違いによって、相隣接する画素の一方の開口率が他の画素の開口率より小さくなり、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７と、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８との各々の幅に違いを持たせない場合に比べて、Ｙ方向に沿って画像表示領域１０ａ全体に表示むらが生じてしまい、液晶装置の表示性能をかえって低下させてしまうおそれがある。
【０１４０】
そこで、図４に示すように、本実施形態に係る液晶装置では、素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って１画素分相互にずらして配置されている。このような配置によれば、第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３、第４部分Ｐｙ４、第５部分Ｐｙ５、第６部分Ｐｙ６、第７部分Ｐｙ７及び第８部分Ｐｙ８の各々は、各部分が遮光すべきＬＤＤ領域に覆うようにＹ方向に沿って互いにずらして配置されていることになる。
【０１４１】
より具体的には、Ｙ方向に沿って相隣接する２つの画素のうち一方の画素に第２部分Ｐｙ２及び第７部分Ｐｙ７（或いは第４部分Ｐｙ４及び第５部分Ｐｙ５）が重なり、他方の画素に第１部分Ｐｙ１及び第８部分Ｐｙ８（或いは第３部分Ｐｙ３及び第６部分Ｐｙ６）が重なる。従って、画像表示領域１０ａを構成する複数の画素の開口率を同じに揃えることが可能である。
【０１４２】
加えて、本実施形態に係る液晶装置は、光リーク電流が発生し易いＬＤＤ領域をピンポイントで遮光する第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８を有しているため、画素スイッチング用ＴＦＴに発生する光リーク電流は、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８を設けない場合に比べて低減されている。更に、本実施形態に係る液晶装置では、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８の幅に比べて、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７の幅を狭めているため、画素の開口率が極力低下されない構成となっている。
【０１４３】
次に、本実施形態に係る液晶装置の画素の開口領域について、図８及び図９を参照して説明する。
【０１４４】
図８は、本実施形態に係る液晶装置の画像表示領域の一部を図式的に示した平面図であり、図９は、図７に示した第１比較例に係る液晶装置の画像表示領域の一部を図式的に示した平面図である。
【０１４５】
図８において、本実施形態に係る液晶装置では、画像表示領域１０ａは、液晶の駆動に応じて光が実質的に透過可能な開口領域２１０（即ち、開口領域２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄ）及び光が透過しない非開口領域２１１から構成されている。開口領域２１０及び非開口領域２１１は、複数の素子部１３０ａ及び１３０ｂ、並びに各種配線等によって規定されている。本実施形態に係る液晶装置では、既に図４から図６を参照しして説明したように、各画素における開口領域２１０のサイズは、画像表示領域１０ａ内で一様に揃っている。より具体的には、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の各々が形成された画素の開口領域２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄのサイズは互いに等しい。
【０１４６】
尚、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４はそれぞれ、図４を参照して上述したように、第１画素電極側ソースドレイン領域１ｃ−１、第２画素電極側ソースドレイン領域１ｃ−２、第３画素電極側ソースドレイン領域１ｃ−３及び第４画素電極側ソースドレイン領域１ｃ−４に電気的に接続された画素電極９ａである。また、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の位置関係については後に詳細に説明する。
【０１４７】
他方、図９に示すように、本実施形態の第１比較例では、素子部１３０ａ及び１３０ｂがＸ方向に沿って同一行に並んで配置されているため、画素電極側ＬＤＤ領域を遮光する第２部分Ｐｙ２及び第６部分Ｐｙ６（或いは第４部分Ｐｙ４及び第８部分Ｐｙ８）が画素電極９０１及び９０３に重なる面積は、データ線側ソースドレイン領域を遮光する第１部分Ｐｙ１及び第５部分Ｐｙ５（第３部分Ｐｙ３及び第７部分Ｐｙ７）が、画素電極９０２及び９０４に重なる面積より大きくなる（図７参照）。従って、各画素の開口領域２１０は相隣接する行において相互に異なる。より具体的には、画素電極９０１及び９０３の各々が形成された画素の開口領域２１０ａ´及び２１０ｃ´の面積と、画素電極９０２及び９０４の各々が形成された画素の開口領域２１０ｂ´及び２１０ｄ´の面積とが相互に異なることになり、画像表示領域１０ａにおける表示むら等の表示不良を発生させてしまう。
【０１４８】
そこで、本実施形態に係る液晶装置によれば、図８に示したように、各開口領域２１０の面積を相互に等しく揃えることができるため、各画素における開口率を等しくすることができる。従って、本実施形態に係る液晶装置によれば、表示むら等の表示不良が生じない高品位の画像表示が可能になる。
【０１４９】
次に、本実施形態に係る液晶装置の素子部に電気的に接続される画素電極の位置関係について、図４に加えて図１０及び図１１を参照して説明する。
【０１５０】
図１０は、本実施形態に係る液晶装置の素子部に電気的に接続される画素電極の位置関係を示す模式図であり、図１１は、本実施形態に係る液晶装置におけるデータ線と画素電極間に生じる寄生容量の分布を示す電気的な模式図である。尚、図１１では、図１０に示す部分の電気的な構成を示している。
【０１５１】
図４及び図１０において、本実施形態では特に、第１画素電極９ａ１及び第２画素電極９ａ２は、複数の画素のうち蓄積容量７０ａの第１部分Ｐｙ１及び第３部分Ｐｙ３が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されている。尚、図１０において、各矢印は、各画素電極側ソースドレイン領域１ｅ−１、１ｅ−２、１ｅ−３及び１ｅ−４がそれぞれ、画素電極９ａ１、９ａ２、９ａ３及び９ａ４の各々に電気的に接続されていることを示している。この点については、後述する図１２、図１４及び図１６の各図において同様である。
【０１５２】
即ち、素子部１３０ａに電気的に接続される第１画素電極９ａ１及び第２画素電極９ａ２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３にそれぞれ重なると共にＸ方向に沿って相隣接する画素電極９ａとして設けられている。言い換えれば、素子部１３０ａの第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３に重なる、Ｘ方向に沿って相隣接する２つの画素電極９ａのいずれかにそれぞれ電気的に接続されている。つまり、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第１部分Ｐｙ１及び第３部分Ｐｙ３に部分的に重なると共に、第２部分Ｐｙ２及び第４部分Ｐｙ４に重ならないように設けられている（より詳細には、この場合、更に、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第６部分Ｐｙ６及び第８部分Ｐｙ８に部分的に重なると共に、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならない）。即ち、第１画素電極９ａ１及び第２画素電極９ａ２の各々が配置される画素は、複数の画素のうち、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３に重なる画素に統一されている。
【０１５３】
よって、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１５４】
より具体的には、図１０において、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第１部分Ｐｙ１及び第３部分Ｐｙ３に部分的に重なると共に、第２部分Ｐｙ２或いは第４部分Ｐｙ４に重ならない（より詳細には、この場合、更に、第６部分Ｐｙ６及び第８部分Ｐｙ８に部分的に重なると共に、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならない）ので、第１画素電極９ａ１及び第２画素電極９ａ２の各々と遮光部として機能する蓄積容量７０ａの各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさを、互いに殆ど同じにすることができる。
【０１５５】
従って、図１１において、素子部１３０ａに電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１との差を殆ど無くすことができる。更に、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２との差を殆ど無くすことができる。これにより、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とを互いに殆ど同じにすることができる。この結果、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１５６】
更に、図４及び図１０において、本実施形態では特に、第３画素電極９ａ３及び第４画素電極９ａ４は、複数の画素のうち蓄積容量７０ａの第５部分Ｐｙ５及び第７部分Ｐｙ７が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されている。
【０１５７】
即ち、素子部１３０ｂに電気的に接続される第３画素電極９ａ３及び第４画素電極９ａ４は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ｂのデータ線側ＬＤＤ領域１ｂ−３及び１ｂ−４をそれぞれ覆う第５部分Ｐｙ５及び第７部分Ｐｙ７にそれぞれ重なると共にＸ方向に沿って相隣接する画素電極９ａとして設けられている。つまり、上述した第１画素電極９ａ１及び第２画素電極９ａ２と第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３及び第４部分Ｐｙ４との間の配置関係と同様に、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第５部分Ｐｙ５及び第７部分Ｐｙ７に部分的に重なると共に、第６部分Ｐｙ６及び第８部分Ｐｙ８に重ならないように設けられている（より詳細には、この場合、更に、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第２部分Ｐｙ２及び第４部分Ｐｙ４に部分的に重なると共に、第１部分Ｐｙ１及び第３部分Ｐｙ３に重ならない）。即ち、第３画素電極９ａ３及び第３画素電極９ａ３の各々が配置される画素は、複数の画素のうち、当該第３画素電極９ａ３及び第３画素電極９ａ３が電気的に接続される素子部１３０ｂのデータ線側ＬＤＤ領域１ｂ−３及び１ｂ−４をそれぞれ覆う第５部分Ｐｙ５及び第７部分Ｐｙ７に重なる画素に統一されている。
【０１５８】
よって、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１５９】
より具体的には、図１０において、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第５部分Ｐｙ５及び第７部分Ｐｙ７に部分的に重なると共に、第６部分Ｐｙ６或いは第８部分Ｐｙ８に重ならない（より詳細には、この場合、更に、第２部分Ｐｙ２及び第４部分Ｐｙ４に部分的に重なると共に、第１部分Ｐｙ１及び第３部分Ｐｙ３に重ならない）ので、第３画素電極９ａ３及び第４画素電極９ａ４の各々と遮光部として機能する蓄積容量７０ａの各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさを、互いに殆ど同じにすることができる。
【０１６０】
従って、図１１において、素子部１３０ｂに電気的に接続されたデータ線６ａ２と第３画素電極９ａ３との間の寄生容量Ｃａ３１と、該データ線６ａ２と第４画素電極９ａ４との間の寄生容量Ｃａ４１との差を殆ど無くすことができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２に相隣接するデータ線６ａ１（言い換えれば、素子部１３０ａに電気的に接続されたデータ線６ａ１）と第３画素電極９ａ３との間の寄生容量Ｃａ３２と、該データ線６ａ１と第４画素電極９ａ４との間の寄生容量Ｃａ４２との差を殆ど無くすことができる。これにより、第３画素電極９ａ３における電位保持特性と第４画素電極９ａ４における電位保持特性とを互いに殆ど同じにすることができる。この結果、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１６１】
加えて、本実施形態では、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７の各々の形状は互いに同じになるように形成され、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８の各々の形状は互いに同じになるように形成されている。よって、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を、より一層確実に、互いに殆ど同一にすることができる。即ち、画像表示領域１０ａを構成する各画素における表示特性を殆ど均一にすることができる。この結果、画像表示領域１０ａに表示される表示画像の品質を向上させることが可能となる。
【０１６２】
図１２は、本実施形態の第２比較例における図１０と同趣旨の模式図であり、図１３は、本実施形態の第２比較例における図１１と同趣旨の模式図である。
【０１６３】
図１２に第２比較例として示すように、仮に、第１画素電極９ａ１及び第２画素電極９ａ２が、Ｙ方向に沿って相隣接する画素電極９ａとして設けられた場合には、即ち、例えば、第１画素電極９ａ１が第１部分Ｐｙ１及び第３部分Ｐｙ３に部分的に重なる（より詳細には、更に、第６部分Ｐｙ６及び第８部分Ｐｙ８に部分的に重なると共に第２部分Ｐｙ２、第４部分Ｐｙ４、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならない）画素電極９ａとして設けられ、第２画素電極９ａ２が第２部分Ｐｙ２及び第４部分Ｐｙ４に部分的に重なる（より詳細には、更に、第５部分Ｐｙ５及び第７部分Ｐｙ７に部分的に重なると共に第１部分Ｐｙ１、第３部分Ｐｙ３、第６部分Ｐｙ６及び第８部分Ｐｙ８に重ならない）画素電極９ａとして設けられた場合には、第１画素電極９ａ１及び第２画素電極９ａ２の各々と各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさが互いに異なってしまう。
【０１６４】
よって、図１３において、素子部１３０ａ（即ち、ＴＦＴ３０ａ１及び３０ａ２）に電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１とが互いに異なってしまう。より具体的には、第１画素電極９ａ１と第１部分Ｐｙ１及び第３部分Ｐｙ３とが互いに重なる部分の大きさよりも第２画素電極９ａ２と第２部分Ｐｙ２及び第４部分Ｐｙ４とが互いに重なる部分の大きさが小さいことに起因して、データ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１は、データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１よりも小さな容量値を有している。更に、この場合、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２とが互いに異なってしまう。より具体的には、第１画素電極９ａ１と第６部分Ｐｙ６及び第８部分Ｐｙ８とが互いに重なる部分の大きさよりも第２画素電極９ａ２と第５部分Ｐｙ５及び第７部分Ｐｙ７とが互いに重なる部分の大きさが大きいことに起因して、データ線６ａ２と第１画素電極９ａ１との間の寄生容量Ｃａ１２は、データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２よりも大きな容量値を有している。このため、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とが互いに異なってしまうおそれがある。従って、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とが互いに異なってしまうおそれがある。
【０１６５】
加えて、図１２に示す第２比較例では、上述したように、第１画素電極９ａ１及び第２画素電極９ａ２の各々と各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさが互いに異なってしまうのと同様に、第３画素電極９ａ３及び第４画素電極９ａ４の各々と各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさが互いに異なってしまう。このため、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とが互いに異なってしまうおそれがある。
【０１６６】
しかるに本実施形態では特に、上述したように、第１画素電極９ａ１及び第２画素電極９ａ２は、複数の画素のうち蓄積容量７０ａの第１部分Ｐｙ１及び第３部分Ｐｙ３が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されており、更に、第３画素電極９ａ３及び第４画素電極９ａ４は、複数の画素のうち蓄積容量７０ａの第５部分Ｐｙ５及び第７部分Ｐｙ７が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されている。即ち、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の各々が配置される画素は、複数の画素のうち、当該画素電極９ａ（即ち、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３又は第４画素電極９ａ４）が電気的に接続されるＴＦＴ３０（即ち、ＴＦＴ３０ａ１、３０ａ２、３０ｂ１又は３０ｂ２）のデータ線側ＬＤＤ領域１ｂ（即ち、データ線側ＬＤＤ領域１ｂ−１、１ｂ−２、１ｂ−３又は１ｂ−４）を覆う遮光部として機能する部分Ｐｙ（即ち第１部分Ｐｙ１、・・・、第７部分又は第８部分Ｐｙ８）に重なる画素に統一されている。よって、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を、より一層確実に、互いに殆ど同一にすることができる。
【０１６７】
以上説明したように、本実施形態に係る液晶装置によれば、開口率の無駄な低下を招くことなく、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できると共に、各画素の開口率の相違に起因する表示不良も低減することが可能である。更に、各画素における表示特性を互いに同一にすることが可能である。これらの結果、本実施形態に係る液晶装置によれば、高品質な画像表示が可能となる。
【０１６８】
＜第２実施形態＞
第２実施形態に係る液晶装置について、図１４及び図１５を参照して説明する。
【０１６９】
図１４は、第２実施形態における図１０と同趣旨の模式図であり、図１５は、第２実施形態における図１１と同趣旨の模式図である。尚、図１５では、図１４に示す部分の電気的な構成を示している。図１４及び図１５において、図１から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１７０】
図１４において、第２実施形態に係る液晶装置は、上述した第１実施形態に係る液晶装置と比較して、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の配置が異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１７１】
図１４において、本実施形態では特に、第１画素電極９ａ１は、複数の画素のうち蓄積容量７０ａの第２部分Ｐｙ２（より詳細には、当該第１画素電極９ａ１が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１を覆う第２部分Ｐｙ２）が形成されＸ方向に沿って相隣接する画素のいずれかに配置され、第２画素電極９ａ２は、複数の画素のうち蓄積容量７０ａの第４部分Ｐｙ４（より詳細には、当該第２画素電極９ａ２が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−２を覆う第４部分Ｐｙ４）が形成されＸ方向に沿って相隣接する画素のいずれかに配置されている。更に、第１画素電極９ａ１及び第２画素電極９ａ２は、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して同じ側（即ち、図中、素子部１３０ａに対して右側又は左側）に配置されている。
【０１７２】
即ち、素子部１３０ａに電気的に接続される第１画素電極９ａ１及び第２画素電極９ａ２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２をそれぞれ覆う第２部分Ｐｙ２及び第４部分Ｐｙ４にそれぞれ重なる画素電極９ａとして設けられている。言い換えれば、素子部１３０ａの第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３よりもＸ方向の幅が広い第２部分Ｐｙ２及び第４部分Ｐｙ４に重なる画素電極９ａにそれぞれ電気的に接続されている。つまり、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第２部分Ｐｙ２又は第４部分Ｐｙ４に部分的に重なると共に、第１部分Ｐｙ１及び第３部分Ｐｙ３に重ならないように設けられている。即ち、第１画素電極９ａ１及び第２画素電極９ａ２の各々が配置される画素は、複数の画素のうち、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２をそれぞれ覆う第２部分Ｐｙ２及び第４部分Ｐｙ４に重なる画素に統一されている。
【０１７３】
よって、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１７４】
従って、図１５において、素子部１３０ａに電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１との差を殆ど無くすことができる。更に、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２との差を殆ど無くすことができる。これにより、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とを互いに殆ど同じにすることができる。
【０１７５】
更に、図１４において、本実施形態では特に、第３画素電極９ａ３は、複数の画素のうち蓄積容量７０ａの第６部分Ｐｙ６（より詳細には、当該第３画素電極９ａ３が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３を覆う第６部分Ｐｙ６）が形成されＸ方向に沿って相隣接する画素のいずれかに配置され、第４画素電極９ａ４は、複数の画素のうち蓄積容量７０ａの第８部分Ｐｙ８（より詳細には、当該第４画素電極９ａ４が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−４を覆う第６部分Ｐｙ６）が形成されＸ方向に沿って相隣接する画素のいずれかに配置されている。更に、第３画素電極９ａ３及び第４画素電極９ａ４は、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して同じ側（即ち、図中、素子部１３０ｂに対して右側又は左側）に配置されている。
【０１７６】
即ち、素子部１３０ｂに電気的に接続される第３画素電極９ａ３及び第４画素電極９ａ４は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−３をそれぞれ覆う第６部分Ｐｙ６及び第８部分Ｐｙ８にそれぞれ重なる画素電極９ａとして設けられている。言い換えれば、素子部１３０ｂの第３画素電極側ソースドレイン領域１ｅ−３及び第４画素電極側ソースドレイン領域１ｅ−４は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ｂのデータ線側ＬＤＤ領域１ｂ−３及び１ｂ−４をそれぞれ覆う第５部分Ｐｙ５及び第７部分Ｐｙ７よりもＸ方向の幅が広い第６部分Ｐｙ６及び第８部分Ｐｙ８に重なる画素電極９ａにそれぞれ電気的に接続されている。つまり、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第６部分Ｐｙ６又は第８部分Ｐｙ８に部分的に重なると共に、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならないように設けられている。即ち、第３画素電極９ａ３及び第４画素電極９ａ４の各々が配置される画素は、複数の画素のうち、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−４をそれぞれ覆う第６部分Ｐｙ６及び第８部分Ｐｙ８に重なる画素に統一されている。
【０１７７】
よって、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１７８】
従って、図１５において、素子部１３０ｂに電気的に接続されたデータ線６ａ２と第３画素電極９ａ３との間の寄生容量Ｃａ３１と、該データ線６ａ２と第４画素電極９ａ４との間の寄生容量Ｃａ４１との差を殆ど無くすことができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２に相隣接するデータ線６ａ１（言い換えれば、素子部１３０ａに電気的に接続されたデータ線６ａ１）と第３画素電極９ａ３との間の寄生容量Ｃａ３２と、該データ線６ａ１と第４画素電極９ａ４との間の寄生容量Ｃａ４２との差を殆ど無くすことができる。これにより、第３画素電極９ａ３における電位保持特性と第４画素電極９ａ４における電位保持特性とを互いに殆ど同じにすることができる。
【０１７９】
加えて、本実施形態に係る液晶装置では、上述した第１実施形態に係る液晶装置と同様に、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７の各々の形状は互いに同じになるように形成され、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８の各々の形状は互いに同じになるように形成されている。よって、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を、より一層確実に、互いに殆ど同一にすることができる。
【０１８０】
尚、本実施形態では、上述したように、第１画素電極９ａ１及び第２画素電極９ａ２は、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して同じ側（即ち、図中、素子部１３０ａに対して右側又は左側）に配置され、第３画素電極９ａ３及び第４画素電極９ａ４は、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して同じ側（即ち、図中、素子部１３０ｂに対して右側又は左側）に配置されるように構成したが、図１６及び図１７に示す変形例のように構成してもよい。ここに図１６は、本実施形態の変形例における図１０と同趣旨の模式図であり、図１７は、本実施形態の変形例における図１１と同趣旨の模式図である。図１７は、図１６に示す部分の電気的な構成を示している。
【０１８１】
即ち、図１６に変形例として示すように、第１画素電極９ａ１及び第２画素電極９ａ２は、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して互いに異なる側に配置され（即ち、図中、第１画素電極９ａ１は、当該第１画素電極９ａ１が電気的に接続される素子部１３０ａに対して右側に配置され、第２画素電極９ａ２は、当該第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して左側に配置され）、第３画素電極９ａ３及び第４画素電極９ａ４は、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して互いに異なる側に配置される（図中、第３画素電極９ａ３は、当該第３画素電極９ａ３が電気的に接続される素子部１３０ｂに対して右側に配置され、第４画素電極９ａ４は、当該第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して左側に配置される）ように構成してもよい。
【０１８２】
この場合にも、第１画素電極９ａ１及び第２画素電極９ａ２の各々が配置される画素は、複数の画素のうち、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２をそれぞれ覆う第２部分Ｐｙ２及び第４部分Ｐｙ４に重なる画素に統一されていると共に、第３画素電極９ａ３及び第４画素電極９ａ４の各々が配置される画素は、複数の画素のうち、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−４をそれぞれ覆う第６部分Ｐｙ６及び第８部分Ｐｙ８に重なる画素に統一されている。
【０１８３】
よって、図１７において、素子部１３０ａに電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１との差を殆ど無くすことができる。更に、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２との差を殆ど無くすことができる。これにより、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とを互いに殆ど同じにすることができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２と第３画素電極９ａ３との間の寄生容量Ｃａ３１と、該データ線６ａ２と第４画素電極９ａ４との間の寄生容量Ｃａ４１との差を殆ど無くすことができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２に相隣接するデータ線６ａ１（言い換えれば、素子部１３０ａに電気的に接続されたデータ線６ａ１）と第３画素電極９ａ３との間の寄生容量Ｃａ３２と、該データ線６ａ１と第４画素電極９ａ４との間の寄生容量Ｃａ４２との差を殆ど無くすことができる。これにより、第３画素電極９ａ３における電位保持特性と第４画素電極９ａ４における電位保持特性とを互いに殆ど同じにすることができる。
【０１８４】
よって、上述した第２実施形態に係る液晶装置と同様に、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を互いに殆ど同一にすることができる。
【０１８５】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について図１８を参照して説明する。ここに図１８は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１８６】
図１８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１８７】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１８８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１８９】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１９０】
尚、図１８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１９１】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１９２】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１９３】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ´線断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の平面図である。
【図５】図４のＶ−Ｖ´線断面図である。
【図６】第１実施形態に係る液晶装置の素子部の平面図である。
【図７】第１比較例における図４と同趣旨の平面図である。
【図８】第１実施形態に係る液晶装置の画像表示領域の一部の図式的平面図である。
【図９】第１比較例における図８と同趣旨の図式的平面図である。
【図１０】第１実施形態における素子部に電気的に接続される画素電極の位置関係を示す模式図である。
【図１１】第１実施形態におけるデータ線と画素電極間に生じる寄生容量の分布を示す電気的な模式図である。
【図１２】第２比較例における図１０と同趣旨の模式図である。
【図１３】第２比較例における図１１と同趣旨の模式図である。
【図１４】第２実施形態における図１０と同趣旨の模式図である。
【図１５】第２実施形態における図１１と同趣旨の模式図である。
【図１６】第２実施形態の変形例における図１０と同趣旨の模式図である。
【図１７】第２実施形態の変形例における図１１と同趣旨の模式図である。
【図１８】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１９４】
３ａ…走査線、６ａ、６ａ１、６ａ２…データ線、９ａ、９ａ１、９ａ２、９ａ３、９ａ４…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、５０…液晶層、７０ａ…蓄積容量、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１３０ａ、１３０ｂ…素子部、Ｐｙ１…第１部分、Ｐｙ２…第２部分、Ｐｙ３…第３部分、Ｐｙ４…第４部分、Ｐｙ５…第５部分、Ｐｙ６…第６部分、Ｐｙ７…第７部分、Ｐｙ８…第８部分
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減している。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００３】
他方、この種の電気光学装置では、基板上における遮光膜が形成された領域、即ち基板上において光を透過させない領域に、画素電極に供給される画像信号を一時的に保持することによって画素電極の電位を一定期間保持する保持容量が設けられる。このような保持容量は、当該保持容量の構成要素である電極を遮光膜として兼用し、ＴＦＴを遮光することもできる。
【０００４】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャネル領域とソースドレイン領域との間に形成される、例えばＬＤＤ（Lightly Doped Drain）領域等の接合領域に光が照射された場合には、接合領域に光リーク電流が生じてしまうおそれがあるという技術的問題点がある。このような問題点に対し、チャネル領域の両側の各々の接合領域上に遮光手段を設けることが考えられるが、画素において実質的に光が透過する開口領域を狭めることは、表示性能の観点から好ましくない。一方、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された接合領域に光が照射された場合には、データ線に接続されたソースドレイン領域とチャネル領域との間に形成された接合領域に光が照射された場合と比較して、ＴＦＴにおける光リーク電流が生じやすいと本願発明者は推察している。
【０００６】
加えて、光リーク電流を低減するために画素スイッチング用ＴＦＴ等の半導体素子を遮光する遮光膜のパターンを変更すると、各画素における開口率の低下、或いは表示画像のコントラストの低下を招き、電気光学装置の表示性能を低下させてしまうという技術的問題点もある。
【０００７】
他方で、この種の電気光学装置では、装置の小型化及び表示画像の高精細化を実現することを目的として、画素の狭ピッチ化に対する要請もある。
【０００８】
更に、高品質な画像表示を実現するためには、各画素の表示特性のばらつきが無いことが望まれる。
【０００９】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、ＴＦＴにおける光リーク電流の発生を効果的に低減でき、且つ、高い開口率及び表示画像の高精細化を実現できると共に各画素における表示特性のばらつきを低減可能な電気光学装置に用いられる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明に係る第１の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上に設けられた複数のデータ線と、前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、を備え、前記第１画素電極及び第２画素電極は、前記複数の画素のうち前記第１遮光部及び第３遮光部が形成され前記第２の方向に沿って隣り合う画素に各々配置される。
【００１１】
本発明に係る第１の電気光学装置用基板によれば、例えば、複数のデータ線から複数の画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続された素子部がオンオフされることによって、所定のタイミングでデータ線から各素子部を介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、例えば、データ線及び走査線の交差に対応してマトリクス状に規定される複数の画素の各々に１つずつ設けられることで、マトリクス状に配列される。
【００１２】
本発明では特に、非開口領域のうち、第１の方向に沿って延在する一の領域及び第１の方向に交わる第２の方向に沿って一の領域と隣り合い、且つ第１の方向に延びる他の領域に、素子部が一の領域及び他の領域間で第１の方向に沿って１画素分ずらして複数形成されている。よって、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。ここで、本発明に係る「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。本発明に係る「第１の方向」とは、複数のデータ線の各々が延びる方向であり、例えば基板上でマトリクス状に規定された複数の画素の列方向（即ちＹ方向）、言い換えれば、複数の走査線が配列される配列方向を意味する。
【００１３】
更に、本発明では特に、第１画素電極及び第２画素電極は、複数の画素のうち第１遮光部及び第３遮光部が形成され第２の方向に沿って隣り合う画素に各々配置される。よって、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。これにより、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００１４】
本発明に係る第１の電気光学装置用基板の一の態様では、前記第１から第４接合領域の各々は、ＬＤＤ領域である。
【００１５】
この態様によれば、素子部の非動作時において、第１データ線側ソースドレイン領域及び第２画素電極側ソースドレイン領域間、並びに、第１データ線側ソースドレイン領域及び第４画素電極側ソースドレイン領域間の各々の間に流れるオフ電流を低減し、且つ素子部の動作時に流れるオン電流の低下を抑制できる。
【００１６】
本発明に係る第１の電気光学装置用基板の他の態様では、前記第１から第４遮光部の各々は、前記素子部の真上に配置される。
【００１７】
この態様によれば、基板上の積層構造における各遮光部と、素子部との間において半導体層に対して斜めに入射する入射光をより低減できる。
【００１８】
本発明に係る第１の電気光学装置用基板の他の態様では、前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に狭持された第１誘電体膜を有する第１容量素子を構成し、前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に狭持された第２誘電体膜を有する第２容量素子を構成し、前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画素信号が供給された際に、前記第１画素電極の電位を保持し、前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画素信号が供給された際に、前記第２画素電極の電位を保持する。
【００１９】
この態様によれば、第１及び第２容量素子の各々は、第１及び第２画素電極の各々の電位を一時的に保持する保持容量である。第１容量素子を第１及び第２遮光部によって構成し、第２容量素子を第３及び第４遮光部によって構成することによって、別途遮光膜を設ける場合に比べて当該電気光学装置用基板における回路構成及び当該回路を構成する配線等のレイアウトを簡略化できる。
【００２０】
上述した第１から第４遮光部が第１及び第２容量素子を構成する態様では、前記一対の第１から第２容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなるようにしてもよい。
【００２１】
この場合には、素子部の上層側に例えば層間絶縁膜を介して近接配置可能な第１及び第２容量素子の各々によって、半導層の上層側から入射する光を確実に遮光できる。
【００２２】
本発明に係る第２の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上に設けられた複数のデータ線と、前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、備えた電気光学装置用基板において、前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される。
【００２３】
本発明に係る第２の電気光学装置用基板によれば、上述した本発明に係る第１の電気光学装置用基板と概ね同様に、所謂アクティブマトリクス方式による画像表示が可能となる。
【００２４】
本発明では、上述した本発明に係る第１の電気光学装置用基板と同様に、非開口領域のうち、第１の方向に沿って延在する一の領域及び第１の方向に交わる第２の方向に沿って一の領域と隣り合い、且つ第１の方向に延びる他の領域に、素子部が一の領域及び他の領域間で第１の方向に沿って１画素分ずらして複数形成されている。よって、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。
【００２５】
本発明では特に、第１画素電極は、複数の画素のうち第２遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置され、第２画素電極は、複数の画素のうち第４遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置される。即ち、第１及び第２画素電極の各々が配置される画素は、複数の画素のうち、当該第１及び第２画素電極が電気的に接続される素子部の第２及び第４接合部を夫々覆う第２及び第４遮光部に重なる画素に統一されている。よって、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。これにより、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００２６】
本発明に係る第１の電気光学装置は上記課題を解決するために、上述した本発明に係る第１又は第２の電気光学装置用基板（但し、その各種態様を含む）を備える。
【００２７】
本発明に係る第１の電気光学装置によれば、上述した本発明に係る第１又は第２の電気光学装置用基板を備えるので、高品位な画像表示を行うことができる。
【００２８】
本発明に係る第１の電子機器は上記課題を解決するために、上述した本発明に係る第１の電気光学装置（但し、その各種態様も含む）を具備する。
【００２９】
本発明に係る第１の電子機器によれば、上述した本発明に係る第１の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る第１の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３０】
本発明に係る第３の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３及び第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記第６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記第８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部とを備え、前記第１及び第２画素電極は、前記複数の画素のうち前記第１及び第３遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置され、前記第３及び第４画素電極は、前記複数の画素のうち前記第５及び第７遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置される。
【００３１】
本発明に係る第３の電気光学装置用基板によれば、例えば、複数のデータ線から複数の画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続された第１素子部及び第２素子部の各々がオンオフされることによって、所定のタイミングでデータ線から各素子部を介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応してマトリクス状に規定される複数の画素の各々に１つずつ設けられることで、マトリクス状に配列される。
【００３２】
第１素子部は、複数の画素の各々の開口領域を互いに隔てる非開口領域のうちデータ線が延びる第１の方向に沿って延びる一の領域に第１の方向に沿って形成される。ここで、本発明に係る「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。本発明に係る「第１の方向」とは、複数のデータ線の各々が延びる方向であり、例えば基板上でマトリクス状に規定された複数の画素の列方向（即ちＹ方向）、言い換えれば、複数の走査線が配列される配列方向を意味する。
【００３３】
第１半導体層は、例えば第１データ線側ソースドレイン領域を共用する２つのトランジスタ素子の一部を構成する。第１素子部では、例えば第１の方向に沿って相隣接する２つのトランジスタ素子によって第１データ線側ソースドレイン領域が共用されている。第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域の各々は、第１画素電極及び第２画素電極の各々と互いに電気的に接続されている。このような２つのトランジスタ素子は、当該電気光学装置用基板を備えた電気光学装置の動作時に、互いに異なる第１画素電極及び第２画素電極の各々に、第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域の各々を介して画像信号を供給する。
【００３４】
第１半導体層には、第１チャネル領域と第１データ線側ソースドレイン領域との間に第１接合領域が形成され、第１チャネル領域と第１画素電極側ソースドレイン領域との間には第２接合領域が形成され、第２チャネル領域と第１データ線側ソースドレイン領域との間に第３接合領域が形成され、第２チャネル領域と第２画素電極側ソースドレイン領域との間に第４接合領域が形成されている。第１接合領域は、第１チャネル領域と第１データ線側ソースドレイン領域との接合部に形成される領域であり、第２接合領域は、第１チャネル領域と第１画素電極側ソースドレイン領域との接合部に形成される領域であり、第３接合領域は、第２チャネル領域と第１データ線側ソースドレイン領域との接合部に形成される領域であり、第４接合領域は、第２チャネル領域と第２画素電極側ソースドレイン領域と接合部に形成される領域である。即ち、第１から第４接合領域の各々は、例えば、トランジスタ素子が例えばＰＮＰ型或いはＮＰＮ型トランジスタ（即ち、Ｐチャネル型或いはＮチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタ素子がＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に各ソースドレイン領域よりも少量の不純物を打ち込んでなる不純物領域）を意味する。
【００３５】
第１素子部に含まれる２つのトランジスタ素子は、第１の方向に沿って第１データ線側ソースドレイン領域を基準としてミラー対称に形成されている。このため、トランジスタ素子毎にデータ線側ソースドレイン領域を形成する場合に比べて、第１の方向に沿ってこれら２つのトランジスタ素子が占める領域を低減でき、第１の方向に沿って画素ピッチを狭めることが可能である。
【００３６】
第２素子部は、複数の画素の各々の開口領域を互いに隔てる非開口領域のうちデータ線が延びる第１の方向と交わる第２の方向に沿って一の領域に相隣接する他の領域において第１の方向に沿って形成されている。ここで、本発明に係る「第２の方向」は、第１の方向と交わる方向であり、例えば基板上でマトリクス状に規定された複数の画素の行方向（即ちＸ方向）、言い換えれば、複数のデータ線が配列される配列方向を意味する。
【００３７】
第２半導体層は、例えば第２データ線側ソースドレイン領域を共用する２つのトランジスタ素子の一部を構成する。第２素子部では、例えば第１の方向に沿って相隣接する２つのトランジスタ素子によって第２データ線側ソースドレイン領域が共用されている。第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域の各々は、第３画素電極及び第４画素電極の各々と互いに電気的に接続されている。このような２つのトランジスタ素子は、当該電気光学装置用基板を備えた電気光学装置の動作時に、第１の方向に沿って相隣接する第３画素電極及び第４画素電極の各々に、第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域の各々を介して画像信号を供給する。
【００３８】
第２半導体層には、第３チャネル領域と第２データ線側ソースドレイン領域との間に第５接合領域が形成され、第３チャネル領域と第３画素電極側ソースドレイン領域との間に第６接合領域が形成され、第４チャネル領域と第２データ線側ソースドレイン領域との間に第７接合領域が形成され、第４チャネル領域と第４画素電極側ソースドレイン領域との間に第８接合領域が形成されている。第５から第８接合領域は、上述した第１から第４接合領域と同様の構成を有している。
【００３９】
第２素子部に含まれる２つのトランジスタ素子は、第１の方向に沿って第２データ線側ソースドレイン領域を基準としてミラー対称に形成されている。このため、トランジスタ素子毎にデータ線側ソースドレイン領域を形成する場合に比べて、第１の方向に沿ってこれら２つのトランジスタ素子が占める領域を低減でき、第１の方向に沿って画素ピッチを狭めることが可能である。
【００４０】
第１遮光部は、基板上の積層構造において第１半導体層よりも上層側に第１の方向に沿って形成されており、第１接合領域を覆っている。第２遮光部は、第１半導体層よりも上層側に形成され、且つ第２接合領域を覆っている。第３遮光部は、第１半導体層よりも上層側に第１の方向に沿って形成されており、第３接合領域を覆っている。第４遮光部は、第１半導体層よりも上層側に形成され、且つ前記第４接合領域を覆っている。よって、第１から第４接合領域に上層側から入射する光を、第１から第４遮光部の各々によって遮光することができ、第１から第４接合領域における光リーク電流の発生を低減できる。
【００４１】
本発明では特に、第２接合領域を覆う第２遮光部は、第１接合領域を覆う第１遮光部よりも第１の方向に交わる第２の方向の幅が広くなるように構成されている。即ち、第２遮光部は、例えばＹ方向に沿って延びる第１半導体層に対して、例えばＸ方向の幅が、第１遮光部よりも広くなるように構成されている。言い換えれば、第２遮光部は、第２の方向に沿って、第１遮光部よりも長く延びる延在部を有する。よって、第２接合領域に入射する光を、第１接合領域に入射する光よりも確実に遮光できる。即ち、第２接合領域に到達する光を遮る遮光性を、第１接合領域に到達する光を遮る遮光性よりも高める（即ち、強化する）ことができる。
【００４２】
更に、第４接合領域を覆う第４遮光部は、第３接合領域を覆う第３遮光部よりも第１の方向に交わる第２の方向の幅が広くなるように構成されている。よって、第４接合領域に入射する光を、第３接合領域に入射する光よりも確実に遮光できる。
【００４３】
ここで、本願発明者は、トランジスタの動作時において、チャネル領域とデータ線側ソースドレイン領域との間に形成される接合領域に比べて、チャネル領域と画素電極側ソースドレイン領域との間に形成される接合領域に光リーク電流が相対的に発生しやすいと推察している。即ち、本願発明者は、第１素子部の動作時において、第１接合領域に比べて第２接合領域に光リーク電流が相対的に発生しやすいと推察しており、第３接合領域に比べて第４接合領域に光リーク電流が相対的に発生しやすいと推察している。従って、第２遮光部が第１遮光部よりも広い幅を有するように且つ第４遮光部が第３遮光部よりも広い幅を有するように形成されることによって、光リーク電流が相対的に生じ易い第２及び第４接合領域に対する遮光性を高めることができ、第１素子部に流れる光リーク電流を効果的に低減できる。逆に言えば、第２及び第４接合領域に比べて光リーク電流が相対的に発生しにくい第１及び第３接合領域を夫々覆う第１及び第３遮光部が、第２及び第４遮光部よりも狭い幅を有するように夫々形成されることによって、開口率の無駄な低下を防止できる。
【００４４】
従って、第２及び第４遮光部の幅を広く形成することによって、光リーク電流が相対的に発生しやすい第２及び第４接合領域に対する遮光性を向上させつつ、第１及び第３遮光部の幅を狭く形成することによって、開口率の無駄な低下を防止できる。つまり、光リーク電流が発生しやすい第２及び第４接合領域に対する遮光性を、いわばピンポイントで高めることで、開口率の無駄な低下を招くことなく、第１素子部における光リーク電流を効果的に低減できる。ここで、「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味し、開口率が大きいほど本発明に係る電気光学装置用基板を備えた電気光学装置の表示性能が向上する。
【００４５】
尚、第１から第４遮光部、及び後述する第５から第８遮光部の各々は、遮光膜のように遮光性を有する単層或いは複数層からなる膜状の遮光体であってもよいし、遮光性を有する電極を含む各種素子であってもよい。
【００４６】
第５遮光部は、第２半導体層よりも上層側に第１の方向に沿って形成されており、第５接合領域を覆っている。第６遮光部は、第２半導体層よりも上層側に形成され、且つ第６接合領域を覆うと共に第５遮光部より第２の方向の幅が広い。第７遮光部は、第２半導体層よりも上層側に第１の方向に沿って形成されており、第７接合領域を覆っている。第８遮光部は、第２半導体層よりも上層側に形成され、且つ第８接合領域を覆うと共に第６遮光部より第２の方向の幅が広い。よって、第５から第８遮光部によれば、第１から第４遮光部と同様に、第５から第８接合領域を遮光でき、第５から第８接合領域における光リーク電流の発生を低減できる。特に、第６及び第８遮光部によれば、第２及び第４遮光部と同様に、第５及び第７接合領域に比べて光リーク電流が相対的に発生しやすい第６及び第８接合領域をピンポイントで遮光できるため、開口率の無駄な低下を招くことなく、第２素子部における光リーク電流を効果的に低減できる。
【００４７】
ここで、本発明に係る第３の電気光学装置用基板は、第１から第８遮光部を備えているため、仮に何らの対策も施さず、単に第１素子部及び第２素子部を第２の方向に沿って並べて配置した場合には、第１の方向に沿って相隣接する画素の夫々において開口率に差が生じてしまう。より具体的には、第１素子部及び第２素子部の各々は、一の領域及び他の領域の各々において第１の方向に沿って相隣接する２つの画素電極の各々に画像信号を供給することから、仮に第１素子部及び第２素子部が第２の方向、例えば走査線が延びる方向（即ち、Ｘ方向）に沿って同じ行に対応して配置された場合、第１の方向、例えばデータ線が延びるＹ方向に沿って互いに隣接する２つの画素のうち一方の側に第１遮光部、第３遮光部、第５遮光部及び第７遮光部が配置され、他方の側に第１遮光部、第３遮光部、第５遮光部及び第７遮光部より第２の方向の幅が広い第２遮光部、第４遮光部、第６遮光部及び第８遮光部が配置されることになる。このような遮光部によれば、他方の画素における開口率が一方の画素における開口率より小さくなり、Ｙ方向に沿って相隣接する２つの画素において、遮光部の幅の相違に応じて開口率に差が生じてしまう。このような開口率の相違が、表示領域を構成する複数の画素全体に生じた場合、遮光部を設けない場合に比べて、表示むらが生じてしまい、電気光学装置用基板を備えた電気光学装置の表示性能を低下させてしまう。
【００４８】
そこで、本発明では特に、非開口領域のうち、第１の方向に交わる第２の方向に沿って一の領域と相隣接し、且つ第１の方向に延びる他の領域に、第１素子部から見て第１の方向に沿って１画素分ずらして第２素子部が形成されている。即ち、第１素子部及び第２素子部は、第１の方向、例えばデータ線が延びるＹ方向に沿って、互いに１画素分ずらして配置されている。従って、第１から第８遮光部の各々は、各遮光部が遮光すべき接合領域を覆うように第１の方向に沿って互いにずらして配置されていることになる。より具体的には、第１の方向に沿って相隣接する２つの画素のうち一方の画素に第２遮光部（及び第４遮光部）が重なり、他方の画素に第６遮光部（及び第８遮光部）が重なる。従って、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。
【００４９】
更に、本発明では特に、第１及び第２画素電極は、複数の画素のうち第１及び第３遮光部が形成され第２の方向に沿って相隣接する画素に夫々配置される。即ち、第１素子部に電気的に接続される第１画素電極及び第２画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第１及び第３接合領域を夫々覆う第１及び第３遮光部に夫々重なると共に第２の方向（即ち、Ｘ方向）に沿って相隣接する画素電極として設けられる。言い換えれば、第１素子部の第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域は、マトリクス状に配列された複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第１接合部及び第３接合部を夫々覆う第１及び第３遮光部に重なる、第２の方向に沿って相隣接する２つの画素電極のいずれかに夫々電気的に接続されている。つまり、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第１及び第３遮光部に部分的に重なると共に、第２遮光部或いは第４遮光部に重ならないように設けられている。即ち、第１及び第２画素電極の各々が配置される画素は、複数の画素のうち、当該第１及び第２画素電極が電気的に接続される第１素子部の第１及び第３接合部を夫々覆う第１及び第３遮光部に重なる画素に統一されている。
【００５０】
ここで、仮に、第１及び第２画素電極が、第１の方向（即ち、Ｙ方向）に沿って相隣接する画素電極として設けられた場合には、即ち、例えば、第１画素電極が第１遮光部より第２の方向の幅が広い第２遮光部に部分的に重なる画素電極として設けられ、第２画素電極が第１遮光部に部分的に重なる画素電極として設けられた場合には、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさが互いに異なるため、例えば、第１素子部に電気的に接続された一のデータ線と第１画素電極との間の寄生容量と、該一のデータ線と第２画素電極との間の寄生容量とが互いに異なってしまう。更に、この場合、例えば、第１素子部に電気的に接続された一のデータ線に相隣接する他のデータ線（言い換えれば、第２素子部に電気的に接続された他のデータ線）と第１画素電極との間の寄生容量と、該他のデータ線と第２画素電極との間の寄生容量とが互いに異なってしまう。よって、第１画素電極における電位保持特性と第２画素電極における電位保持特性とが互いに異なってしまうおそれがある。従って、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とが互いに異なってしまうおそれがある。
【００５１】
しかるに本発明では特に、上述したように、第１及び第２画素電極は、複数の画素のうち第１及び第３遮光部が形成され第２の方向に沿って相隣接する画素に夫々配置される。よって、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第１及び第３遮光部に部分的に重なると共に、第２遮光部或いは第４遮光部に重ならない（より詳細には、この場合、更に、第６遮光部及び第８遮光部に部分的に重なると共に、第５遮光部或いは第７遮光部に重ならない）ので、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。従って、例えば、第１素子部に電気的に接続された一のデータ線と第１画素電極との間の寄生容量と、該一のデータ線と第２画素電極との間の寄生容量との差を殆ど或いは完全に無くすことができる。更に、第１素子部に電気的に接続された一のデータ線に相隣接する他のデータ線（言い換えれば、第２素子部に電気的に接続された他のデータ線）と第１画素電極との間の寄生容量と、該他のデータ線と第２画素電極との間の寄生容量との差を殆ど或いは完全に無くすことができる。これにより、第１画素電極における電位保持特性と第２画素電極における電位保持特性とを互いに殆ど或いは完全に同じにすることができる。この結果、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００５２】
加えて、本発明では特に、第３及び第４画素電極は、複数の画素のうち第５及び第７遮光部が形成され第２の方向に沿って相隣接する画素に夫々配置される。即ち、第２素子部に電気的に接続される第３画素電極及び第４画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第２素子部の第５及び第７接合領域を夫々覆う第５及び第７遮光部に夫々重なると共に第２の方向（即ち、Ｘ方向）に沿って相隣接する画素電極として設けられる。つまり、上述した第１及び第２画素電極と第１から第４遮光部との間の配置関係と同様に、第３及び第４画素電極の各々は、基板上で平面的に見て、いずれも第５及び第７遮光部に部分的に重なると共に、第６遮光部或いは第８遮光部に重ならないように設けられている。よって、第３画素電極が設けられた画素における表示特性と第４画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００５３】
更に、第１遮光部、第３遮光部、第５遮光部、第７遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすると共に第２遮光部、第４遮光部、第６遮光部、第８遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすることで、第１から第４画素電極が夫々設けられた各画素における表示特性を、より一層確実に、互いに殆ど或いは完全に同一にすることができる。即ち、表示領域を構成する各画素における表示特性を殆ど或いは完全に均一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００５４】
以上説明したように、本発明に係る第３の電気光学装置用基板によれば、開口率の無駄な低下を招くことなく、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できると共に、各画素の開口率の相違に起因する表示不良も低減することが可能である。更に、各画素における表示特性を互いに殆ど或いは完全に同一にすることが可能である。これらの結果、本発明の電気光学装置用基板によれば、高品質な画像表示が可能となる。
【００５５】
本発明に係る第３の電気光学装置用基板の一態様では、前記第１から第８接合領域の各々は、ＬＤＤ領域である。
【００５６】
この態様によれば、第１素子部及び第２素子部の非動作時において、第１データ線側ソースドレイン領域及び第２画素電極側ソースドレイン領域間、並びに、第２データ線側ソースドレイン領域及び第４画素電極側ソースドレイン領域間の各々の間に流れるオフ電流を低減し、且つ第１素子部及び第２素子部の夫々の動作時に流れるオン電流の低下を抑制できる。
【００５７】
本発明に係る第３の電気光学装置用基板の他の態様では、前記第１から第８遮光部の各々は、前記第１及び第２素子部の各々の直上に配置される。
【００５８】
この態様によれば、基板上の積層構造における各遮光部と、第１素子部及び第２素子部との間において第１半導体層及び第２半導体層に対して斜めに入射する入射光をより低減できる。より具体的には、各遮光部と、第１素子部及び第２素子部との間に、これら遮光部とは別の他の遮光膜を介在させる場合に比べて、各遮光部と、第１素子部及び第２素子部との積層方向の距離を近づけることができ、その分第１半導体層及び第２半導体層の各々の法線方向に対して大きな角度でこれら半導体層に斜めに入射する光を各遮光部によって遮ることが可能である。
【００５９】
本発明に係る第３の電気光学装置用基板の他の態様では、前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に挟持された第１誘電体膜を有する第１容量素子を構成し、前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に挟持された第２誘電体膜を有する第２容量素子を構成し、前記第５及び第６遮光部は、一対の第３容量電極及び該一対の第３容量電極間に挟持された第３誘電体膜を有する第３容量素子を構成し、前記第７及び第８遮光部は、一対の第４容量電極及び該一対の第４容量電極間に挟持された第４誘電体膜を有する第４容量素子を構成し、前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画像信号が供給された際に、前記第１画素電極の電位を保持し、前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画像信号が供給された際に、前記第２画素電極の電位を保持し、前記第３容量素子は、前記他のデータ線を介して前記第３画素電極に画像信号が供給された際に、前記第３画素電極の電位を保持し、前記第４容量素子は、前記他のデータ線を介して前記第４画素電極に画像信号が供給された際に、前記第４画素電極の電位を保持する。
【００６０】
この態様によれば、第１から第４容量素子の各々は、第１から第４画素電極の各々の電位を一時的に保持する保持容量である。第１容量素子を第１及び第２遮光部によって構成し、第２容量素子を第３及び第４遮光部によって構成し、第３容量素子を第５及び第６遮光部によって構成し、第４容量素子を第７及び第８遮光部によって構成することによって、別途遮光膜を設ける場合に比べて当該電気光学装置用基板における回路構成及び当該回路を構成する配線等のレイアウトを簡略化できる。
【００６１】
上述した第１から第８遮光部が第１から第４容量素子を構成する態様では、前記一対の第１から第４容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなるようにしてもよい。
【００６２】
この態様によれば、第１素子部及び第２素子部の各々の上層側に例えば層間絶縁膜を介して近接配置可能な第１から第４容量素子の各々によって、第１半導層及び第２半導体層の夫々の上層側から入射する光を確実に遮光できる。尚、導電性遮光膜としては、例えば導電性ポリシリコン、やチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いはタングステンシリサイドが挙げられる。
【００６３】
本発明に係る第４の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び前記第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３チャネル領域及び前記第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、前記第１半導体層よりも上層側に形成され、且つ前記４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、前記第２半導体層よりも上層側に形成され、且つ前記８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部とを備え、前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第３画素電極は、前記複数の画素のうち前記第６遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、前記第４画素電極は、前記複数の画素のうち前記第８遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される。
【００６４】
本発明に係る第４の電気光学装置用基板によれば、上述した本発明に係る第３の電気光学装置用基板と同様に、所謂アクティブマトリクス方式による画像表示が可能となる。
【００６５】
本発明では特に、上述した本発明に係る第３の電気光学装置用基板と同様に、非開口領域のうち、第１の方向に交わる第２の方向に沿って一の領域と相隣接し、且つ第１の方向に延びる他の領域に、第１素子部から見て第１の方向に沿って１画素分ずらして第２素子部が形成されている。よって、表示領域を構成する複数の画素の全ての開口率を一様に揃えることが可能であると共に、遮光部を形成することによって低下する各画素の開口率を極力低下させないようにすることが可能である。
【００６６】
更に、本発明では特に、第１画素電極は、複数の画素のうち第２遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置され、第２画素電極は、複数の画素のうち第４遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置される。即ち、第１素子部に電気的に接続される第１画素電極及び第２画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第２及び第４接合領域を夫々覆う第２及び第４遮光部に夫々重なる画素電極として設けられる。ここで、第２遮光部は、第１チャネル領域及び第１画素電極側ソースドレイン領域間に形成された第２接合領域を覆うように設けられ、第４遮光部は、第２チャネル領域及び第２画素電極側ソースドレイン領域間に形成された第４接合領域を覆うように設けられ、第２及び第４遮光部は夫々、第１及び第３遮光部よりも第２の方向の幅が広い。言い換えれば、第１素子部の第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域は、マトリクス状に配列された複数の画素電極のうち、基板上で平面的に見て、当該第１素子部の第１及び第３接合領域を夫々覆う第１及び第３遮光部よりも第２の方向の幅が広い第２及び第４遮光部に重なる画素電極に夫々電気的に接続されている。つまり、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第２遮光部又は第４遮光部に部分的に重なると共に、第１及び第３遮光部に重ならないように設けられている。即ち、第１及び第２画素電極の各々が配置される画素は、複数の画素のうち、当該第１及び第２画素電極が電気的に接続される第１素子部の第２及び第４接合部を夫々覆う第２及び第４遮光部に重なる画素に統一されている。
【００６７】
よって、第１及び第２画素電極の各々は、基板上で平面的に見て、いずれも第１及び第３遮光部よりも第２の方向の幅が広い第２遮光部又は第４遮光部に部分的に重なると共に、第１及び第３遮光部に重ならないので、第１及び第２画素電極の各々と各遮光部とが互いに重なる部分の大きさを、互いに殆ど或いは完全に同じにすることができる。従って、例えば、第１素子部に電気的に接続された一のデータ線と第１画素電極との間の寄生容量と、該一のデータ線と第２画素電極との間の寄生容量との差を殆ど或いは完全に無くすことができ、第１画素電極における電位保持特性と第２画素電極における電位保持特性とを互いに殆ど或いは完全に同じにすることができる。これにより、第１画素電極が設けられた画素における表示特性と第２画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００６８】
加えて、本発明では特に、第３画素電極は、複数の画素のうち第６遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置され、第４画素電極は、複数の画素のうち第８遮光部が形成され第２の方向に沿って相隣接する画素のいずれかに配置される。即ち、第２素子部に電気的に接続される第３画素電極及び第４画素電極は、複数の画素電極のうち、基板上で平面的に見て、当該第２素子部の第６及び第８接合領域を夫々覆う第６及び第８遮光部に夫々重なる画素電極として設けられる。つまり、上述した第１及び第２画素電極と第１から第４遮光部との間の配置関係と同様に、第３及び第４画素電極の各々は、基板上で平面的に見て、いずれも第６遮光部又は第８遮光部に部分的に重なると共に、第５及び第７遮光部に重ならないように設けられている。よって、第３画素電極が設けられた画素における表示特性と第４画素電極が設けられた画素における表示特性とを互いに殆ど或いは完全に同一にすることができる。
【００６９】
更に、第２、第４、第６及び第８遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすると共に第１、第３、第５及び第７遮光部の各々の第２の方向の幅を互いに殆ど或いは完全に同じにすることで、第１から第４画素電極が夫々設けられた各画素における表示特性を、より一層確実に、互いに殆ど或いは完全に同一にすることができる。即ち、表示領域を構成する各画素における表示特性を殆ど或いは完全に均一にすることができる。この結果、表示画像の品質を向上させることが可能となる。
【００７０】
本発明に係る第２の電気光学装置は上記課題を解決するために、上述した本発明に係る第３又は第４の電気光学装置用基板（但し、その各種態様を含む）を備える。
【００７１】
本発明に係る第２の電気光学装置によれば、上述した本発明に係る第１又は第２の電気光学装置用基板を備えるので、高品位な画像表示を行うことができる。
【００７２】
本発明に係る第２の電子機器は上記課題を解決するために、上述した本発明に係る第２の電気光学装置（但し、その各種態様も含む）を具備する。
【００７３】
本発明に係る第２の電子機器によれば、上述した本発明に係る第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る第１の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００７４】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００７５】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００７６】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１３を参照して説明する。
【００７７】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００７８】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図２は、図１のＩＩ−ＩＩ´線断面図である。
【００７９】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる、本発明に係る「表示領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００８０】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００８１】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００８２】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００８３】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００８４】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００８５】
ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０もＴＦＴアレイ基板１０と同様に透明基板である。
【００８６】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。例えば、画素電極９ａはＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。
【００８７】
対向基板２０には、そのほぼ全面に亘って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。
【００８８】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、後述する上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域ないしその周辺への侵入をより確実に阻止することができる。
【００８９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。
【００９０】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００９１】
次に、本実施形態に係る液晶装置の画素部の電気的な接続構成について、図３を参照して説明する。
【００９２】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００９３】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００９４】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００９５】
液晶層５０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に、蓄積容量７０ａが電気的に接続されている。蓄積容量７０ａは、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０ａによれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
【００９６】
次に、上述の動作を実現する画素部の具体的な構成について、図４から図６を参照して説明する。
【００９７】
図４は、相隣接する複数の画素部の平面図である。図５は、図４のＶ−Ｖ´線断面図である。図６は、２つのトランジスタ素子を含んで構成された素子部の平面図である。尚、図４から図６では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。図５において、ＴＦＴアレイ基板１０から画素電極９ａまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。
【００９８】
図４及び図５において、本実施形態に係る液晶装置は、ＴＦＴアレイ基板１０、ＴＦＴアレイ基板１０上に形成された複数のデータ線６ａ及び複数の走査線３ａ、複数の画素電極９ａ、本発明に係る「第１素子部」の一例である素子部１３０ａ、本発明に係る「第２素子部」の一例である素子部１３０ｂ、及び蓄積容量７０ａを備えている。
【００９９】
ＴＦＴアレイ基板１０上の画像表示領域１０ａは、画素電極９ａが夫々設けられた複数の画素によって構成されている。ＴＦＴアレイ基板１０上において、マトリクス状に設けられた複数の画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線３ａが設けられている。走査線３ａは、Ｘ方向に沿って延びており、データ線６ａは、走査線３ａと交差するようにＹ方向に沿って延びている。走査線３ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。このような画素スイッチング用ＴＦＴ３０は、データ線６ａが延びるＹ方向に沿った２つのＴＦＴ３０を一組として構成される素子部１３０ａ及び１３０ｂの一部として形成されている。
【０１００】
走査線３ａ、データ線６ａ、蓄積容量７０ａ、下側遮光膜１１ａ及び中継層９３は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線３ａ、蓄積容量７０ａ、データ線６ａ及び下側遮光膜１１ａは、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【０１０１】
素子部１３０ａは、一対のＴＦＴ３０ａ１及びＴＦＴ３０ａ２を備えている。素子部１３０ａは、ＴＦＴアレイ基板１０上において複数の画素の各々の開口領域を互いに隔てる非開口領域のうちデータ線６ａが延びるＹ方向に沿って延びる領域に形成されている。より具体的には、素子部１３０ａは、Ｘ方向に形成された複数のデータ線６ａのうちａ列番目のデータ線６ａが形成された領域において、該素子部１３０ａに含まれるＴＦＴ３０ａ１及び３０ａ２のチャネル長がＹ方向に沿うように形成されている。加えて、素子部１３０ａは、ａ列番目のデータ線６ａが形成された領域において、Ｙ方向に沿って複数配設されている。
【０１０２】
素子部１３０ｂも、素子部１３０ａと同様に、一対のＴＦＴ３０ｂ１及び３０ｂ２を備えており、ｂ列番目のデータ線６ａが形成された領域において、Ｙ方向に沿って複数配設されている。素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って相互に１画素分ずらして配置されている。
【０１０３】
ここで、ａ列番目及びｂ列番目は、１画素分のスペースを隔てて相隣接する列であり、例えばａ列をｉ列（ｉは自然数）とすると、ｂ列は（ｉ＋１）列になる。本実施形態では、説明の便宜上、相隣接する列をａ列及びｂ列と称している。以下では、複数の素子部のうち互いに対応する素子部である素子部１３０ａ及び１３０ｂについて詳細に説明する。
【０１０４】
次に、素子部１３０ａの詳細な構成について、図４から図６を参照して説明する。
【０１０５】
図４から図６において、素子部１３０ａは、ａ列のデータ線６ａに電気的に接続された第１データ線側ソースドレイン領域１ｄ−１、Ｙ方向に沿って第１データ線側ソースドレイン領域１ｄ−１の両側に位置する第１チャネル領域１ａ−１及び第２チャネル領域１ａ−２、第１データ線側ソースドレイン領域１ｄ−１から見てＹ方向に沿って第１チャネル領域１ａ−１及び第２チャネル領域１ａ−２の各々の外側に位置しており、複数の画素電極９ａのうち互いに異なる第１画素電極９ａ１及び第２画素電極９ａ２の各々に電気的に接続された第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２、第１チャネル領域１ａ−１及び第１データ線側ソースドレイン領域１ｄ−１間に形成された本発明の「第１接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−１、第１チャネル領域１ａ−１及び第１画素電極側ソースドレイン領域１ｅ−１間に形成された本発明の「第２接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−１、第２チャネル領域１ａ−２及び第１データ線側ソースドレイン領域１ｄ−１間に形成された本発明の「第３接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−２、第２チャネル領域１ａ−２及び第２画素電極側ソースドレイン領域１ｅ−２間に形成された本発明の「第４接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−２を含む第１半導体層１Ａ−１を有している。
【０１０６】
ＴＦＴ３０ａ１は、第１チャネル領域１ａ−１、データ線側ＬＤＤ領域１ｂ−１、画素電極側ＬＤＤ領域１ｃ−１、第１データ線側ソースドレイン領域１ｄ−１、第１画素電極側ソースドレイン領域１ｅ−１、及び走査線３ａ−１のうちゲート線として第１チャネル領域１ａ−１に重なる部分を含んで構成されている。第１半導体層１Ａ−１は、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ−１、データ線側ＬＤＤ領域１ｂ−１及び画素電極側ＬＤＤ領域１ｃ−１、第１データ線側ソースドレイン領域１ｄ−１、及び第１画素電極線側ソースドレイン領域１ｅ−１を含んでいる。即ち、ＴＦＴ３０ａ１は、ＬＤＤ構造を有している。
【０１０７】
第１データ線側ソースドレイン領域１ｄ−１及び第１画素電極線側ソースドレイン領域１ｅ−１は、第１チャネル領域１ａ−１を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂ−１、画素電極側ＬＤＤ領域１ｃ−１、第１データ線側ソースドレイン領域１ｄ−１及び第１画素電極線側ソースドレイン領域１ｅ−１は、例えばイオンインプランテーション法等の不純物打ち込みによって第１半導体層１ａ−１に不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ−１及び画素電極側ＬＤＤ領域１ｃ−１の各々は、第１データ線側ソースドレイン領域１ｄ−１及び第１画素電極線側ソースドレイン領域１ｅ−１よりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０ａ１の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０ａ１の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０ａ１は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ−１、画素電極側ＬＤＤ領域１ｃ−１に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極線側ソースドレイン領域を形成する自己整合型であってもよい。
【０１０８】
ＴＦＴ３０ａ２は、第１データ線側ソースドレイン領域１ｄ−１を基準として、Ｙ方向に沿ってＴＦＴ３０ａ１の反対側に形成されており、ＴＦＴ３０ａ１と共に第１半導体層１Ａ−１を共有している。ＴＦＴ３０ａ２は、第１データ線側ソースドレイン領域１ｄ−１、第２チャネル領域１ａ−２、データ線側ＬＤＤ領域１ｂ−２、画素電極側ソースドレイン領域１ｃ−２、第２画素電極側ソースドレイン領域１ｅ−２、及び走査線３ａ−２のうちゲート線として第２チャネル領域１ａ−２に重なる部分を含んで構成されている。ＴＦＴ３０ａ２は、第１データ線側ソースドレイン領域１ｄ−１を基準としてＴＦＴ３０ａ１と略ミラー対称な素子構造を有している。
【０１０９】
図４に示すように、ＴＦＴ３０ａ１及び３０ａ２は、Ｙ方向に沿って第１データ線側ソースドレイン領域１ｄ−１に対して第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２の向きが相互に逆となるように配置されると共に、第１データ線側ソースドレイン領域１ｄ−１をデータ線６ａに電気的に接続するコンタクトホール８１ｂが共通化されている。
【０１１０】
即ち、図４において、図中上下方向であるＹ方向において、一対のＴＦＴ３０ａ１及び３０ａ２は、上下反転した或いは上下ミラー反転したＴＦＴということになる。そして、このようにミラー対称に配置された一対のＴＦＴを有する素子部１３０ａは、一つのコンタクトホール８１ｂのみによって、データ線６ａと電気的に接続されている。即ち、通常の如くＴＦＴ３０ａ１及び３０ａ２の各々を画素毎に別々に設けて別々のデータ線側ソースドレイン領域からデータ線６ａに電気的に接続する場合と比べて、コンタクトホールの数を飛躍的に少なくすることができる。これにより、画素部の狭ピッチ化が可能となり、液晶装置の小型化・高精細化が実現可能となる。
【０１１１】
図５に示すように、ＴＦＴ３０ａ１において、第１データ線側ソースドレイン領域１ｄ−１は、層間絶縁膜４２、絶縁膜６１、層間絶縁膜４１及びゲート絶縁膜２（具体的には絶縁膜２ａ及び２ｂ）を貫通して開孔されたコンタクトホール８１ｂを介してデータ線６ａと互いに電気的に接続されている。第１画素電極側ソースドレイン領域１ｅ−１は、層間絶縁膜４１及びゲート絶縁膜２を貫通して開孔されたコンタクトホール８３ｂを介して、後述する下部容量電極７１と互いに電気的に接続されている。
【０１１２】
尚、ＴＦＴ３０ａ２においても、ＴＦＴ３０ａ１と同様に、第２画素電極側ソースドレイン領域１ｅ−２が、層間絶縁膜４１及びゲート絶縁膜２を貫通して開孔されたコンタクトホール８３ｂを介して、ＴＦＴ３０ａ２に対応する下部容量電極７１と互いに電気的に接続されている。
【０１１３】
図４から図６に示すように、ＴＦＴ３０ａ１及び３０ａ２のゲート電極は、走査線３ａの一部として形成されており、例えば導電性ポリシリコンから形成されている。より具体的には、走査線３ａ１及び３ａ２の各々のうち第１チャネル領域１ａ−１及び第２チャネル領域１ａ−２の各々に重なる部分が各ＴＦＴのゲート電極を構成している。
【０１１４】
走査線３ａ１は、Ｘ方向に沿って延びる本線部分と共に、Ｙ方向に沿って突出した凸部１５０及びＹ方向に沿って窪んだ凹部１６０によって規定された部分がＴＦＴ３０ａ１の第１チャネル領域１ａ−１に重なってなり、ゲート電極として機能する。ゲート電極及び第１半導体層１Ａ−１間は、ゲート絶縁膜２（より具体的には、２層の絶縁膜２ａ及び２ｂ）によって絶縁されている。走査線３ａ２も、走査線３ａ１と同様に、Ｘ方向に延びる本線部のうち凹部及び凸部によって規定された部分が第２チャネル領域１ａ−２に重なっており、ゲート電極として機能する。
【０１１５】
ＴＦＴ３０ａ１及び３０ａ２の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０ａ１及び３０ａ２の各々のチャネル領域及びその周辺を遮光する。下側遮光膜１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【０１１６】
下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０ａ１及び３０ａ２を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。尚、素子部１３０ｂが有する一対のＴＦＴも遮光膜１１ａによって遮光されていると共に、下地絶縁膜１２によって層間絶縁されている。
【０１１７】
図４及び図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０ａ１よりも層間絶縁膜４１を介して上層側には、蓄積容量７０ａが設けられている。蓄積容量７０ａは、下部容量電極７１及び上部容量電極３００が誘電体膜７５ａを介して対向配置されることにより形成されている。ＴＦＴ３０ａ１に対応して形成された蓄積容量７０ａが、本発明に係る「第１の容量素子」の一例であり、ＴＦＴ３０ａ２に対応して設けられた蓄積容量７０ａが、本発明に係る「第２の容量素子」の一例である。また、後述するＴＦＴ３０ｂ１に対応して形成された蓄積容量７０ａが、本発明に係る「第３の容量素子」の一例であり、後述するＴＦＴ３０ｂ２に対応して設けられた蓄積容量７０ａが、本発明に係る「第４の容量素子」の一例である。
【０１１８】
上部容量電極３００は、固定電位側容量電極であり、下部容量電極７１は、コンタクトホール８３ｂを介してＴＦＴ３０ａ１の第１画素電極側ソースドレイン領域１ｅ−１に電気的に接続された画素電位側容量電極である。下部容量電極７１は、ポリシリコン等の半導体で形成されている。従って、蓄積容量７０は、金属−誘電体−金属が積層された、所謂ＭＩＳ構造を有している。下部容量電極７１は、層間絶縁膜４２及び絶縁膜６１を貫通して開孔されたコンタクトホール８４ｂを介して中継層９３と電気的に接続されている。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜として上部容量電極３００とＴＦＴ３０ａ１との間に配置される、光吸収層或いは遮光膜としての機能も有する。データ線６ａは、層間絶縁膜４１、絶縁膜６１及び層間絶縁膜４２を貫通するコンタクトホール８１ｂを介して第１データ線側ソースドレイン領域１ｄ−１に電気的に接続されている。
【０１１９】
下部容量電極７１は、コンタクトホール８４ｂを介して中継層９３に電気的に接続されており、中継層９３と共に第１画素電極線側ソースドレイン領域１ｅ−１及び画素電極９ａ間の電気的な接続を中継する。加えて、中継層９３は、中継層９３の一部である凸部９３ａ及び当該凸部９３ａに電気的に接続されたコンタクトホール８５ａを介して画素電極９ａに電気的に接続されている。従って、画素電極９ａ及び下部容量電極７１は、電気的に接続されている。
【０１２０】
上部容量電極３００は、例えば金属又は合金を含んでＴＦＴ３０ａ１の上側に設けられた非透明な金属膜である。上部容量電極３００は、ＴＦＴ３０ａ１を遮光する上側遮光膜（或いは、内蔵遮光膜）としても機能する。上部容量電極３００は、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属を含んで形成されている。
【０１２１】
尚、上部容量電極３００は、本発明に係る「導電性遮光膜」として、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものから構成されていてもよい。この場合には、上部容量電極３００の上側遮光膜としての機能を一層高めることができる。
【０１２２】
上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。下部容量電極７１は、定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。
【０１２３】
誘電体膜７５ａは、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【０１２４】
層間絶縁膜４１及び４２間には、部分的に絶縁膜６１が介在している。尚、下部容量電極７１は金属膜であってもよい。このような下部容量電極７１によれば、蓄積容量７０ａは、金属−誘電体−金属が積層された構造である、所謂ＭＩＭ構造を有していてもよい。
【０１２５】
図４において、下部容量電極７１は、画素毎に互いに離間されている。従って、データ線６ａを介して供給される画像信号がＴＦＴ３０ａ１のスイッチング動作に応じてＴＦＴ３０ａ１に対応する第１画素電極９ａ１に供給される。上部容量電極３００は、Ｘ方向に沿って複数の画素に亘って延在されているため、複数の画素で共用されることによって電極面積が下部容量電極７１より大きくなっている。しかしながら、上部容量電極３００は、Ａｌ等の金属膜で構成されているため、半導体で上部容量電極３００を形成する場合に比べて電極面積の増大による電気抵抗の増大分を抑制できる。よって、液晶装置の動作時における消費電力の低減、及び各画素における各種素子の高速駆動が可能となり、液晶装置によって画像が表示される際の応答性が低下することを抑制できる利点がある。
【０１２６】
尚、このような利点は、本実施形態のように上部容量電極３００がＸ方向に沿って互いに隣接する画素に亘って延在するように形成されている場合に限定されず、上部容量電極３００が画像表示領域１０ａにおいてより大きな面積を占めるように複数の画素に渡って形成されている場合により顕著に現れる。
【０１２７】
図４において、蓄積容量７０ａは、Ｙ方向に延びる第１領域Ｄ１と、Ｘ方向に延びる第２領域Ｄ２とが相互に交差する交差領域からＹ方向に沿って延びる第１部分Ｐｙ１及び第２部分Ｐｙ２を有している。第１部分Ｐｙ１は、本発明に係る「第１遮光部」の一例であり、データ線側ＬＤＤ領域１ｂ−１を覆っている。第２部分Ｐｙ２は、本発明に係る「第２遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−１を覆っている。第２部分Ｐｙ２におけるＸ方向に沿った幅Ｗ２は、第１部分Ｐｙ１の幅Ｗ１に比べて広くなっている。
【０１２８】
よって、第２部分Ｐｙ２によれば、画素電極側ＬＤＤ領域１ｃ−１に入射する光を、データ線側ＬＤＤ領域１ｂ−１に入射する光よりも確実に遮光できる。即ち、画素電極側ＬＤＤ領域１ｃ−１に到達する光を遮る遮光性を、データ線側ＬＤＤ領域１ｂ−１に到達する光を遮る遮光性よりも高める或いは強化することができる。本願発明者は、ＴＦＴ３０ａ１の動作時に、画素電極側ＬＤＤ領域１ｃ−１において、データ線側ＬＤＤ領域１ｂ−１に比べて光リーク電流が相対的に発生しやすいと推察している。即ち、ＴＦＴ３０ａ１の動作時に、画素電極側ＬＤＤ領域１ｃ−１に光が照射された場合には、データ線側ＬＤＤ領域１ｂ−１に光が照射された場合よりも、ＴＦＴ３０ａ１における光リーク電流が発生しやすいと推察している。従って、第２部分Ｐｙ２が第１部分Ｐｙ１の幅Ｗ１よりも広い幅Ｗ２を有するように形成されることによって、光リーク電流が相対的に生じ易い画素電極側ＬＤＤ領域１ｃ−１に対する遮光性を高めることができ、ＴＦＴ３０ａ１に流れる光リーク電流を効果的に低減できる。逆に言えば、画素電極側ＬＤＤ領域１ｃ−１に比べて光リーク電流が相対的に発生しにくいデータ線側ＬＤＤ領域１ｂ−１を覆う第１部分Ｐｙ１が、第２部分Ｐｙ２よりも狭い幅Ｗ１を有するように形成されることによって、開口率の無駄な低下を防止できる。
【０１２９】
即ち、第２部分Ｐｙ２の幅Ｗ２を、より広く形成することによって、光リーク電流が相対的に発生しやすい画素電極側ＬＤＤ領域１ｃ−１に対する遮光性を向上させつつ、第１部分Ｐｙ１の幅Ｗ１を、より狭く形成することによって、開口率の無駄な低下を防止できる。つまり、光リーク電流が発生しやすい画素電極側ＬＤＤ領域１ｃ−１に対する遮光性のみを、いわばピンポイントで高めることで、開口率の無駄な低下を招くことなく、ＴＦＴにおける光リーク電流に起因して生じるフリッカ等の表示不良を効果的に低減できる。
【０１３０】
ＴＦＴ３０ａ２に重なる蓄積容量７０ａは、第１部分Ｐｙ１及び第２部分Ｐｙ２と同様にＸ方向に沿って互いに幅が異なる第３部分Ｐｙ３及び第４部分Ｐｙ４を有している。第３部分Ｐｙ３は、本発明に係る「第３遮光部」の一例であり、データ線側ＬＤＤ領域１ｂ−２を覆っている。第４部分Ｐｙ４は、本発明に係る「第４遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−２を覆っている。第３部分Ｐｙ３は、第１部分Ｐｙ１の幅Ｗ１と同じ幅を有するように形成されており、第４部分Ｐｙ４は、第２部分Ｐｙ２の幅Ｗ２と同じ幅を有するように形成されている。即ち、第４部分Ｐｙ４におけるＸ方向に沿った幅は、第３部分Ｐｙ３におけるＸ方向に沿った幅に比べて広くなっている。よって、第３部分Ｐｙ３及び第４部分Ｐｙ４は、データ線側ＬＤＤ領域１ｂ−２及び画素電極側１ｃ−２を効果的に遮光している。但し、ＴＦＴ３０ａ２では、ＴＦＴ３０ａ１に比べて、データ線側ＬＤＤ領域１ｂ−２及び画素電極側ＬＤＤ領域１ｃ−２が第２チャネル領域１ａ−２を基準として逆の位置に形成されている。従って、ＴＦＴ３０ａ２に重なる蓄積容量７０ａでは、第１部分Ｐｙ１及び第２部分Ｐｙ２に夫々対応する第３部分Ｐｙ３及び第４部分Ｐｙ４の相対的な位置関係は、第１部分Ｐｙ１及び第２部分Ｐｙ２と逆になっている。
【０１３１】
図４において、素子部１３０ｂは、ｂ列のデータ線６ａに電気的に接続された第２データ線側ソースドレイン領域１ｄ−２、Ｙ方向に沿って第２データ線側ソースドレイン領域１ｄ−２の両側に位置する第３チャネル領域１ａ−３及び第４チャネル領域１ａ−４、第２データ線側ソースドレイン領域１ｄ−２から見てＹ方向に沿って第３チャネル領域１ａ−３及び第４チャネル領域１ａ−４の各々の外側に位置しており、複数の画素電極９ａのうち互いに異なる第３画素電極９ａ３及び第４画素電極９ａ４の各々に電気的に接続された第３画素電極側ソースドレイン領域１ｅ−３及び第４画素電極側ソースドレイン領域１ｅ−４、第３チャネル領域１ａ−３及び第２データ線側ソースドレイン領域１ｄ−２間に形成された本発明の「第５接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−３、第３チャネル領域１ａ−３及び第３画素電極側ソースドレイン領域１ｅ−３間に形成された本発明の「第６接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−３、第４チャネル領域１ａ−４及び第２データ線側ソースドレイン領域１ｄ−２間に形成された本発明の「第７接合領域」の一例であるデータ線側ＬＤＤ領域１ｂ−４、第４チャネル領域１ａ−４及び第４画素電極側ソースドレイン領域１ｅ−４間に形成された本発明の「第８接合領域」の一例である画素電極側ＬＤＤ領域１ｃ−４を含む第２半導体層１Ａ−２を有している。
【０１３２】
素子部１３０ｂは、素子部１３０ａと略同様の構成を有しており、第３画素電極９ａ３及び第４画素電極９ａ４の各々が形成された画素に対応して画像信号を供給する一対のＴＦＴ３０ｂ１及び３０ｂ２を含んでいる。これら一対のＴＦＴ３０ｂ１及び３０ｂ２は、素子部１３０ａにおけるＴＦＴ３０ａ１及び３０ａ２に対応するものであり、第３画素電極９ａ３及び第４画素電極９ａ４の各々に電気的に接続された第３画素電極側ソースドレイン領域１ｅ−３及び第４画素電極側ソースドレイン領域１ｅ−４を介して、第３画素電極９ａ３及び９ａ４の各々に画像信号を供給する。尚、画像信号は、素子部１３０ｂが含む一対のＴＦＴ３０ｂ１及び３０ｂ２によって共用される第２データ線側ソースドレイン領域１ｄ−２を介して各ＴＦＴに供給される。素子部１３０ｂによれば、第２データ線側ソースドレイン領域１ｄ−２が一対のＴＦＴによって共用されているため、画素のピッチを狭めることが可能である。但し、図４に示すように、素子部１３０ｂは、複数のデータ線６ａのうちｂ列に対応するデータ線６ａが形成された領域に形成されており、Ｙ方向に沿って素子部１３０ａに対して一画素分だけ図中上側にずらして配置されている。
【０１３３】
素子部１３０ｂが有するＴＦＴ３０ｂ１に重なる蓄積容量７０ａも、第１部分Ｐｙ１及び第２部分Ｐｙ２と同様の機能を有する第５部分Ｐｙ５及び第６部分Ｐｙ６を有している。第５部分Ｐｙ５は、本発明に係る「第５遮光部」の一例であり、データ線側ＬＤＤ領域１ｂ−３を覆っている。第６部分Ｐｙ６は、本発明に係る「第６遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−３を覆っている。より具体的には、第６部分Ｐｙ６におけるＸ方向に沿った幅Ｗ６は、第５部分Ｐｙ５における幅Ｗ５に比べて広くなっており、データ線側ＬＤＤ領域１ｂ−３に比べて、光リーク電流が発生し易い画素電極側ＬＤＤ領域１ｃ−３がピンポイントで確実に遮光されている。
【０１３４】
加えて、ＴＦＴ３０ｂ２に重なる蓄積容量７０ａは、第３部分Ｐｙ３及び第４部分Ｐｙ４と同様にＸ方向に沿って互いに幅が異なる第７部分Ｐｙ７及び第８部分Ｐｙ８を有している。第７部分Ｐｙ７は、本発明に係る「第７遮光部」の一例を構成し、データ線側ＬＤＤ領域１ｂ−４を覆っている。第８部分Ｐｙ８は、本発明に係る「第８遮光部」の一例であり、画素電極側ＬＤＤ領域１ｃ−４を覆っている。第７部分Ｐｙ７は、第５部分Ｐｙ５の幅Ｗ５と同じ幅を有するように形成されており、第８部分Ｐｙ８は、第６部分Ｐｙ６の幅Ｗ６と同じ幅を有するように形成されている。即ち、第８部分Ｐｙ８におけるＸ方向に沿った幅は、第７部分Ｐｙ７におけるＸ方向に沿った幅に比べて広くなっている。よって、第７部分Ｐｙ７及び第８部分Ｐｙ８は、データ線側ＬＤＤ領域１ｂ−４及び画素電極側１ｃ−４を効果的に遮光している。但し、ＴＦＴ３０ｂ２では、ＴＦＴ３０ｂ１に比べて、データ線側ＬＤＤ領域１ｂ−４及び画素電極側ＬＤＤ領域１ｃ−４が第４チャネル領域１ａ−４を基準として逆の位置に形成されている。従って、ＴＦＴ３０ｂ２に重なる蓄積容量７０ａでは、第５部分Ｐｙ５及び第６部分Ｐｙ６に夫々対応する第７部分Ｐｙ７及び第８部分Ｐｙ８の相対的な位置関係は、第５部分Ｐｙ５及び第６部分Ｐｙ６と逆になっている。
【０１３５】
ここで、本実施形態に係る液晶装置では、上述したように、第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３、第４部分Ｐｙ４、第５部分Ｐｙ５、第６部分Ｐｙ６、第７部分Ｐｙ７及び第８部分Ｐｙ８を備えているため、単に素子部１３０ａ及び１３０ｂをＸ方向に沿って同じ行に並べて配置しただけでは、Ｘ方向に沿って相隣接する画素の夫々において開口率に差が生じてしまう問題点がある。
【０１３６】
この問題点について、図７に示す第１比較例を参照しながら、より詳細に説明する。
【０１３７】
図７は、本実施形態の第１比較例における図４と同趣旨の平面図である。尚、図７では、図４に示した本実施形態に係る液晶装置と共通する部分に共通の参照符号を付している。
【０１３８】
図７に示す第１比較例では、素子部１３０ａ及び素子部１３０ｂは、ａ列及びｂ列の各々において、図中Ｘ方向に沿って平面的に並列に配置されている。第２部分Ｐｙ２及び第６部分Ｐｙ６（或いは第４部分Ｐｙ４及び第８部分Ｐｙ８）の各々は、Ｙ方向に沿って互いに隣接する２つの画素のうち一方の画素（即ち、Ｙ方向に沿って互いに隣接する画素電極９０１及び９０２のうち画素電極９０１が形成された画素）の開口領域に向かって張り出している。第１部分Ｐｙ１及び第５部分Ｐｙ５（第３部分Ｐｙ３及び第７部分Ｐｙ７）の各々は、前述のＹ方向に沿って互いに隣接する２つの画素のうち他方の画素（即ち、Ｙ方向に沿って互いに隣接する画素電極９０１及び９０２のうち画素電極９０２が形成された画素）の開口領域に向かって張り出している。従って、画素電極９０１が形成された画素の開口率は、画素電極９０２が形成された画素の開口率に比べて小さくなっている。素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って複数配列されているため、Ｙ方向に沿ってａ列及びｂ列間に位置する複数の画素の各々の開口率は、Ｙ方向に沿って交互に異なる。加えて、他の列間においても、ａ列及びｂ列と同様にＹ方向に沿って相隣接する画素の各々において開口率に差が生じてしまう。
【０１３９】
このように、ＴＦＴに生じる光リーク電流を低減するために設けられた第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７と、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８との各々の幅の違いによって、相隣接する画素の一方の開口率が他の画素の開口率より小さくなり、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７と、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８との各々の幅に違いを持たせない場合に比べて、Ｙ方向に沿って画像表示領域１０ａ全体に表示むらが生じてしまい、液晶装置の表示性能をかえって低下させてしまうおそれがある。
【０１４０】
そこで、図４に示すように、本実施形態に係る液晶装置では、素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って１画素分相互にずらして配置されている。このような配置によれば、第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３、第４部分Ｐｙ４、第５部分Ｐｙ５、第６部分Ｐｙ６、第７部分Ｐｙ７及び第８部分Ｐｙ８の各々は、各部分が遮光すべきＬＤＤ領域に覆うようにＹ方向に沿って互いにずらして配置されていることになる。
【０１４１】
より具体的には、Ｙ方向に沿って相隣接する２つの画素のうち一方の画素に第２部分Ｐｙ２及び第７部分Ｐｙ７（或いは第４部分Ｐｙ４及び第５部分Ｐｙ５）が重なり、他方の画素に第１部分Ｐｙ１及び第８部分Ｐｙ８（或いは第３部分Ｐｙ３及び第６部分Ｐｙ６）が重なる。従って、画像表示領域１０ａを構成する複数の画素の開口率を同じに揃えることが可能である。
【０１４２】
加えて、本実施形態に係る液晶装置は、光リーク電流が発生し易いＬＤＤ領域をピンポイントで遮光する第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８を有しているため、画素スイッチング用ＴＦＴに発生する光リーク電流は、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８を設けない場合に比べて低減されている。更に、本実施形態に係る液晶装置では、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８の幅に比べて、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７の幅を狭めているため、画素の開口率が極力低下されない構成となっている。
【０１４３】
次に、本実施形態に係る液晶装置の画素の開口領域について、図８及び図９を参照して説明する。
【０１４４】
図８は、本実施形態に係る液晶装置の画像表示領域の一部を図式的に示した平面図であり、図９は、図７に示した第１比較例に係る液晶装置の画像表示領域の一部を図式的に示した平面図である。
【０１４５】
図８において、本実施形態に係る液晶装置では、画像表示領域１０ａは、液晶の駆動に応じて光が実質的に透過可能な開口領域２１０（即ち、開口領域２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄ）及び光が透過しない非開口領域２１１から構成されている。開口領域２１０及び非開口領域２１１は、複数の素子部１３０ａ及び１３０ｂ、並びに各種配線等によって規定されている。本実施形態に係る液晶装置では、既に図４から図６を参照しして説明したように、各画素における開口領域２１０のサイズは、画像表示領域１０ａ内で一様に揃っている。より具体的には、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の各々が形成された画素の開口領域２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄのサイズは互いに等しい。
【０１４６】
尚、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４はそれぞれ、図４を参照して上述したように、第１画素電極側ソースドレイン領域１ｃ−１、第２画素電極側ソースドレイン領域１ｃ−２、第３画素電極側ソースドレイン領域１ｃ−３及び第４画素電極側ソースドレイン領域１ｃ−４に電気的に接続された画素電極９ａである。また、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の位置関係については後に詳細に説明する。
【０１４７】
他方、図９に示すように、本実施形態の第１比較例では、素子部１３０ａ及び１３０ｂがＸ方向に沿って同一行に並んで配置されているため、画素電極側ＬＤＤ領域を遮光する第２部分Ｐｙ２及び第６部分Ｐｙ６（或いは第４部分Ｐｙ４及び第８部分Ｐｙ８）が画素電極９０１及び９０３に重なる面積は、データ線側ソースドレイン領域を遮光する第１部分Ｐｙ１及び第５部分Ｐｙ５（第３部分Ｐｙ３及び第７部分Ｐｙ７）が、画素電極９０２及び９０４に重なる面積より大きくなる（図７参照）。従って、各画素の開口領域２１０は相隣接する行において相互に異なる。より具体的には、画素電極９０１及び９０３の各々が形成された画素の開口領域２１０ａ´及び２１０ｃ´の面積と、画素電極９０２及び９０４の各々が形成された画素の開口領域２１０ｂ´及び２１０ｄ´の面積とが相互に異なることになり、画像表示領域１０ａにおける表示むら等の表示不良を発生させてしまう。
【０１４８】
そこで、本実施形態に係る液晶装置によれば、図８に示したように、各開口領域２１０の面積を相互に等しく揃えることができるため、各画素における開口率を等しくすることができる。従って、本実施形態に係る液晶装置によれば、表示むら等の表示不良が生じない高品位の画像表示が可能になる。
【０１４９】
次に、本実施形態に係る液晶装置の素子部に電気的に接続される画素電極の位置関係について、図４に加えて図１０及び図１１を参照して説明する。
【０１５０】
図１０は、本実施形態に係る液晶装置の素子部に電気的に接続される画素電極の位置関係を示す模式図であり、図１１は、本実施形態に係る液晶装置におけるデータ線と画素電極間に生じる寄生容量の分布を示す電気的な模式図である。尚、図１１では、図１０に示す部分の電気的な構成を示している。
【０１５１】
図４及び図１０において、本実施形態では特に、第１画素電極９ａ１及び第２画素電極９ａ２は、複数の画素のうち蓄積容量７０ａの第１部分Ｐｙ１及び第３部分Ｐｙ３が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されている。尚、図１０において、各矢印は、各画素電極側ソースドレイン領域１ｅ−１、１ｅ−２、１ｅ−３及び１ｅ−４がそれぞれ、画素電極９ａ１、９ａ２、９ａ３及び９ａ４の各々に電気的に接続されていることを示している。この点については、後述する図１２、図１４及び図１６の各図において同様である。
【０１５２】
即ち、素子部１３０ａに電気的に接続される第１画素電極９ａ１及び第２画素電極９ａ２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３にそれぞれ重なると共にＸ方向に沿って相隣接する画素電極９ａとして設けられている。言い換えれば、素子部１３０ａの第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３に重なる、Ｘ方向に沿って相隣接する２つの画素電極９ａのいずれかにそれぞれ電気的に接続されている。つまり、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第１部分Ｐｙ１及び第３部分Ｐｙ３に部分的に重なると共に、第２部分Ｐｙ２及び第４部分Ｐｙ４に重ならないように設けられている（より詳細には、この場合、更に、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第６部分Ｐｙ６及び第８部分Ｐｙ８に部分的に重なると共に、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならない）。即ち、第１画素電極９ａ１及び第２画素電極９ａ２の各々が配置される画素は、複数の画素のうち、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３に重なる画素に統一されている。
【０１５３】
よって、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１５４】
より具体的には、図１０において、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第１部分Ｐｙ１及び第３部分Ｐｙ３に部分的に重なると共に、第２部分Ｐｙ２或いは第４部分Ｐｙ４に重ならない（より詳細には、この場合、更に、第６部分Ｐｙ６及び第８部分Ｐｙ８に部分的に重なると共に、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならない）ので、第１画素電極９ａ１及び第２画素電極９ａ２の各々と遮光部として機能する蓄積容量７０ａの各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさを、互いに殆ど同じにすることができる。
【０１５５】
従って、図１１において、素子部１３０ａに電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１との差を殆ど無くすことができる。更に、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２との差を殆ど無くすことができる。これにより、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とを互いに殆ど同じにすることができる。この結果、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１５６】
更に、図４及び図１０において、本実施形態では特に、第３画素電極９ａ３及び第４画素電極９ａ４は、複数の画素のうち蓄積容量７０ａの第５部分Ｐｙ５及び第７部分Ｐｙ７が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されている。
【０１５７】
即ち、素子部１３０ｂに電気的に接続される第３画素電極９ａ３及び第４画素電極９ａ４は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ｂのデータ線側ＬＤＤ領域１ｂ−３及び１ｂ−４をそれぞれ覆う第５部分Ｐｙ５及び第７部分Ｐｙ７にそれぞれ重なると共にＸ方向に沿って相隣接する画素電極９ａとして設けられている。つまり、上述した第１画素電極９ａ１及び第２画素電極９ａ２と第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３及び第４部分Ｐｙ４との間の配置関係と同様に、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第５部分Ｐｙ５及び第７部分Ｐｙ７に部分的に重なると共に、第６部分Ｐｙ６及び第８部分Ｐｙ８に重ならないように設けられている（より詳細には、この場合、更に、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第２部分Ｐｙ２及び第４部分Ｐｙ４に部分的に重なると共に、第１部分Ｐｙ１及び第３部分Ｐｙ３に重ならない）。即ち、第３画素電極９ａ３及び第３画素電極９ａ３の各々が配置される画素は、複数の画素のうち、当該第３画素電極９ａ３及び第３画素電極９ａ３が電気的に接続される素子部１３０ｂのデータ線側ＬＤＤ領域１ｂ−３及び１ｂ−４をそれぞれ覆う第５部分Ｐｙ５及び第７部分Ｐｙ７に重なる画素に統一されている。
【０１５８】
よって、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１５９】
より具体的には、図１０において、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第５部分Ｐｙ５及び第７部分Ｐｙ７に部分的に重なると共に、第６部分Ｐｙ６或いは第８部分Ｐｙ８に重ならない（より詳細には、この場合、更に、第２部分Ｐｙ２及び第４部分Ｐｙ４に部分的に重なると共に、第１部分Ｐｙ１及び第３部分Ｐｙ３に重ならない）ので、第３画素電極９ａ３及び第４画素電極９ａ４の各々と遮光部として機能する蓄積容量７０ａの各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさを、互いに殆ど同じにすることができる。
【０１６０】
従って、図１１において、素子部１３０ｂに電気的に接続されたデータ線６ａ２と第３画素電極９ａ３との間の寄生容量Ｃａ３１と、該データ線６ａ２と第４画素電極９ａ４との間の寄生容量Ｃａ４１との差を殆ど無くすことができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２に相隣接するデータ線６ａ１（言い換えれば、素子部１３０ａに電気的に接続されたデータ線６ａ１）と第３画素電極９ａ３との間の寄生容量Ｃａ３２と、該データ線６ａ１と第４画素電極９ａ４との間の寄生容量Ｃａ４２との差を殆ど無くすことができる。これにより、第３画素電極９ａ３における電位保持特性と第４画素電極９ａ４における電位保持特性とを互いに殆ど同じにすることができる。この結果、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１６１】
加えて、本実施形態では、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７の各々の形状は互いに同じになるように形成され、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８の各々の形状は互いに同じになるように形成されている。よって、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を、より一層確実に、互いに殆ど同一にすることができる。即ち、画像表示領域１０ａを構成する各画素における表示特性を殆ど均一にすることができる。この結果、画像表示領域１０ａに表示される表示画像の品質を向上させることが可能となる。
【０１６２】
図１２は、本実施形態の第２比較例における図１０と同趣旨の模式図であり、図１３は、本実施形態の第２比較例における図１１と同趣旨の模式図である。
【０１６３】
図１２に第２比較例として示すように、仮に、第１画素電極９ａ１及び第２画素電極９ａ２が、Ｙ方向に沿って相隣接する画素電極９ａとして設けられた場合には、即ち、例えば、第１画素電極９ａ１が第１部分Ｐｙ１及び第３部分Ｐｙ３に部分的に重なる（より詳細には、更に、第６部分Ｐｙ６及び第８部分Ｐｙ８に部分的に重なると共に第２部分Ｐｙ２、第４部分Ｐｙ４、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならない）画素電極９ａとして設けられ、第２画素電極９ａ２が第２部分Ｐｙ２及び第４部分Ｐｙ４に部分的に重なる（より詳細には、更に、第５部分Ｐｙ５及び第７部分Ｐｙ７に部分的に重なると共に第１部分Ｐｙ１、第３部分Ｐｙ３、第６部分Ｐｙ６及び第８部分Ｐｙ８に重ならない）画素電極９ａとして設けられた場合には、第１画素電極９ａ１及び第２画素電極９ａ２の各々と各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさが互いに異なってしまう。
【０１６４】
よって、図１３において、素子部１３０ａ（即ち、ＴＦＴ３０ａ１及び３０ａ２）に電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１とが互いに異なってしまう。より具体的には、第１画素電極９ａ１と第１部分Ｐｙ１及び第３部分Ｐｙ３とが互いに重なる部分の大きさよりも第２画素電極９ａ２と第２部分Ｐｙ２及び第４部分Ｐｙ４とが互いに重なる部分の大きさが小さいことに起因して、データ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１は、データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１よりも小さな容量値を有している。更に、この場合、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２とが互いに異なってしまう。より具体的には、第１画素電極９ａ１と第６部分Ｐｙ６及び第８部分Ｐｙ８とが互いに重なる部分の大きさよりも第２画素電極９ａ２と第５部分Ｐｙ５及び第７部分Ｐｙ７とが互いに重なる部分の大きさが大きいことに起因して、データ線６ａ２と第１画素電極９ａ１との間の寄生容量Ｃａ１２は、データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２よりも大きな容量値を有している。このため、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とが互いに異なってしまうおそれがある。従って、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とが互いに異なってしまうおそれがある。
【０１６５】
加えて、図１２に示す第２比較例では、上述したように、第１画素電極９ａ１及び第２画素電極９ａ２の各々と各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさが互いに異なってしまうのと同様に、第３画素電極９ａ３及び第４画素電極９ａ４の各々と各部分Ｐｙ１、・・・、Ｐｙ８とが互いに重なる部分の大きさが互いに異なってしまう。このため、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とが互いに異なってしまうおそれがある。
【０１６６】
しかるに本実施形態では特に、上述したように、第１画素電極９ａ１及び第２画素電極９ａ２は、複数の画素のうち蓄積容量７０ａの第１部分Ｐｙ１及び第３部分Ｐｙ３が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されており、更に、第３画素電極９ａ３及び第４画素電極９ａ４は、複数の画素のうち蓄積容量７０ａの第５部分Ｐｙ５及び第７部分Ｐｙ７が形成されＸ方向に沿って相隣接する画素にそれぞれ配置されている。即ち、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の各々が配置される画素は、複数の画素のうち、当該画素電極９ａ（即ち、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３又は第４画素電極９ａ４）が電気的に接続されるＴＦＴ３０（即ち、ＴＦＴ３０ａ１、３０ａ２、３０ｂ１又は３０ｂ２）のデータ線側ＬＤＤ領域１ｂ（即ち、データ線側ＬＤＤ領域１ｂ−１、１ｂ−２、１ｂ−３又は１ｂ−４）を覆う遮光部として機能する部分Ｐｙ（即ち第１部分Ｐｙ１、・・・、第７部分又は第８部分Ｐｙ８）に重なる画素に統一されている。よって、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を、より一層確実に、互いに殆ど同一にすることができる。
【０１６７】
以上説明したように、本実施形態に係る液晶装置によれば、開口率の無駄な低下を招くことなく、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できると共に、各画素の開口率の相違に起因する表示不良も低減することが可能である。更に、各画素における表示特性を互いに同一にすることが可能である。これらの結果、本実施形態に係る液晶装置によれば、高品質な画像表示が可能となる。
【０１６８】
＜第２実施形態＞
第２実施形態に係る液晶装置について、図１４及び図１５を参照して説明する。
【０１６９】
図１４は、第２実施形態における図１０と同趣旨の模式図であり、図１５は、第２実施形態における図１１と同趣旨の模式図である。尚、図１５では、図１４に示す部分の電気的な構成を示している。図１４及び図１５において、図１から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１７０】
図１４において、第２実施形態に係る液晶装置は、上述した第１実施形態に係る液晶装置と比較して、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４の配置が異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１７１】
図１４において、本実施形態では特に、第１画素電極９ａ１は、複数の画素のうち蓄積容量７０ａの第２部分Ｐｙ２（より詳細には、当該第１画素電極９ａ１が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１を覆う第２部分Ｐｙ２）が形成されＸ方向に沿って相隣接する画素のいずれかに配置され、第２画素電極９ａ２は、複数の画素のうち蓄積容量７０ａの第４部分Ｐｙ４（より詳細には、当該第２画素電極９ａ２が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−２を覆う第４部分Ｐｙ４）が形成されＸ方向に沿って相隣接する画素のいずれかに配置されている。更に、第１画素電極９ａ１及び第２画素電極９ａ２は、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して同じ側（即ち、図中、素子部１３０ａに対して右側又は左側）に配置されている。
【０１７２】
即ち、素子部１３０ａに電気的に接続される第１画素電極９ａ１及び第２画素電極９ａ２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２をそれぞれ覆う第２部分Ｐｙ２及び第４部分Ｐｙ４にそれぞれ重なる画素電極９ａとして設けられている。言い換えれば、素子部１３０ａの第１画素電極側ソースドレイン領域１ｅ−１及び第２画素電極側ソースドレイン領域１ｅ−２は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ａのデータ線側ＬＤＤ領域１ｂ−１及び１ｂ−２をそれぞれ覆う第１部分Ｐｙ１及び第３部分Ｐｙ３よりもＸ方向の幅が広い第２部分Ｐｙ２及び第４部分Ｐｙ４に重なる画素電極９ａにそれぞれ電気的に接続されている。つまり、第１画素電極９ａ１及び第２画素電極９ａ２の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第２部分Ｐｙ２又は第４部分Ｐｙ４に部分的に重なると共に、第１部分Ｐｙ１及び第３部分Ｐｙ３に重ならないように設けられている。即ち、第１画素電極９ａ１及び第２画素電極９ａ２の各々が配置される画素は、複数の画素のうち、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２をそれぞれ覆う第２部分Ｐｙ２及び第４部分Ｐｙ４に重なる画素に統一されている。
【０１７３】
よって、第１画素電極９ａ１が設けられた画素における表示特性と第２画素電極９ａ２が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１７４】
従って、図１５において、素子部１３０ａに電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１との差を殆ど無くすことができる。更に、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２との差を殆ど無くすことができる。これにより、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とを互いに殆ど同じにすることができる。
【０１７５】
更に、図１４において、本実施形態では特に、第３画素電極９ａ３は、複数の画素のうち蓄積容量７０ａの第６部分Ｐｙ６（より詳細には、当該第３画素電極９ａ３が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３を覆う第６部分Ｐｙ６）が形成されＸ方向に沿って相隣接する画素のいずれかに配置され、第４画素電極９ａ４は、複数の画素のうち蓄積容量７０ａの第８部分Ｐｙ８（より詳細には、当該第４画素電極９ａ４が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−４を覆う第６部分Ｐｙ６）が形成されＸ方向に沿って相隣接する画素のいずれかに配置されている。更に、第３画素電極９ａ３及び第４画素電極９ａ４は、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して同じ側（即ち、図中、素子部１３０ｂに対して右側又は左側）に配置されている。
【０１７６】
即ち、素子部１３０ｂに電気的に接続される第３画素電極９ａ３及び第４画素電極９ａ４は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−３をそれぞれ覆う第６部分Ｐｙ６及び第８部分Ｐｙ８にそれぞれ重なる画素電極９ａとして設けられている。言い換えれば、素子部１３０ｂの第３画素電極側ソースドレイン領域１ｅ−３及び第４画素電極側ソースドレイン領域１ｅ−４は、マトリクス状に配列された複数の画素電極９ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、当該素子部１３０ｂのデータ線側ＬＤＤ領域１ｂ−３及び１ｂ−４をそれぞれ覆う第５部分Ｐｙ５及び第７部分Ｐｙ７よりもＸ方向の幅が広い第６部分Ｐｙ６及び第８部分Ｐｙ８に重なる画素電極９ａにそれぞれ電気的に接続されている。つまり、第３画素電極９ａ３及び第４画素電極９ａ４の各々は、ＴＦＴアレイ基板１０上で平面的に見て、いずれも第６部分Ｐｙ６又は第８部分Ｐｙ８に部分的に重なると共に、第５部分Ｐｙ５及び第７部分Ｐｙ７に重ならないように設けられている。即ち、第３画素電極９ａ３及び第４画素電極９ａ４の各々が配置される画素は、複数の画素のうち、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−４をそれぞれ覆う第６部分Ｐｙ６及び第８部分Ｐｙ８に重なる画素に統一されている。
【０１７７】
よって、第３画素電極９ａ３が設けられた画素における表示特性と第４画素電極９ａ４が設けられた画素における表示特性とを互いに殆ど同一にすることができる。
【０１７８】
従って、図１５において、素子部１３０ｂに電気的に接続されたデータ線６ａ２と第３画素電極９ａ３との間の寄生容量Ｃａ３１と、該データ線６ａ２と第４画素電極９ａ４との間の寄生容量Ｃａ４１との差を殆ど無くすことができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２に相隣接するデータ線６ａ１（言い換えれば、素子部１３０ａに電気的に接続されたデータ線６ａ１）と第３画素電極９ａ３との間の寄生容量Ｃａ３２と、該データ線６ａ１と第４画素電極９ａ４との間の寄生容量Ｃａ４２との差を殆ど無くすことができる。これにより、第３画素電極９ａ３における電位保持特性と第４画素電極９ａ４における電位保持特性とを互いに殆ど同じにすることができる。
【０１７９】
加えて、本実施形態に係る液晶装置では、上述した第１実施形態に係る液晶装置と同様に、第１部分Ｐｙ１、第３部分Ｐｙ３、第５部分Ｐｙ５及び第７部分Ｐｙ７の各々の形状は互いに同じになるように形成され、第２部分Ｐｙ２、第４部分Ｐｙ４、第６部分Ｐｙ６及び第８部分Ｐｙ８の各々の形状は互いに同じになるように形成されている。よって、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を、より一層確実に、互いに殆ど同一にすることができる。
【０１８０】
尚、本実施形態では、上述したように、第１画素電極９ａ１及び第２画素電極９ａ２は、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して同じ側（即ち、図中、素子部１３０ａに対して右側又は左側）に配置され、第３画素電極９ａ３及び第４画素電極９ａ４は、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して同じ側（即ち、図中、素子部１３０ｂに対して右側又は左側）に配置されるように構成したが、図１６及び図１７に示す変形例のように構成してもよい。ここに図１６は、本実施形態の変形例における図１０と同趣旨の模式図であり、図１７は、本実施形態の変形例における図１１と同趣旨の模式図である。図１７は、図１６に示す部分の電気的な構成を示している。
【０１８１】
即ち、図１６に変形例として示すように、第１画素電極９ａ１及び第２画素電極９ａ２は、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して互いに異なる側に配置され（即ち、図中、第１画素電極９ａ１は、当該第１画素電極９ａ１が電気的に接続される素子部１３０ａに対して右側に配置され、第２画素電極９ａ２は、当該第２画素電極９ａ２が電気的に接続される素子部１３０ａに対して左側に配置され）、第３画素電極９ａ３及び第４画素電極９ａ４は、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して互いに異なる側に配置される（図中、第３画素電極９ａ３は、当該第３画素電極９ａ３が電気的に接続される素子部１３０ｂに対して右側に配置され、第４画素電極９ａ４は、当該第４画素電極９ａ４が電気的に接続される素子部１３０ｂに対して左側に配置される）ように構成してもよい。
【０１８２】
この場合にも、第１画素電極９ａ１及び第２画素電極９ａ２の各々が配置される画素は、複数の画素のうち、当該第１画素電極９ａ１及び第２画素電極９ａ２が電気的に接続される素子部１３０ａの画素電極側ＬＤＤ領域１ｃ−１及び１ｃ−２をそれぞれ覆う第２部分Ｐｙ２及び第４部分Ｐｙ４に重なる画素に統一されていると共に、第３画素電極９ａ３及び第４画素電極９ａ４の各々が配置される画素は、複数の画素のうち、当該第３画素電極９ａ３及び第４画素電極９ａ４が電気的に接続される素子部１３０ｂの画素電極側ＬＤＤ領域１ｃ−３及び１ｃ−４をそれぞれ覆う第６部分Ｐｙ６及び第８部分Ｐｙ８に重なる画素に統一されている。
【０１８３】
よって、図１７において、素子部１３０ａに電気的に接続されたデータ線６ａ１と第１画素電極９ａ１との間の寄生容量Ｃａ１１と、該データ線６ａ１と第２画素電極９ａ２との間の寄生容量Ｃａ２１との差を殆ど無くすことができる。更に、素子部１３０ａに電気的に接続されたデータ線６ａ１に相隣接するデータ線６ａ２（言い換えれば、素子部１３０ｂに電気的に接続されたデータ線６ａ２）と第１画素電極９ａ１との間の寄生容量Ｃａ１２と、該データ線６ａ２と第２画素電極９ａ２との間の寄生容量Ｃａ２２との差を殆ど無くすことができる。これにより、第１画素電極９ａ１における電位保持特性と第２画素電極９ａ２における電位保持特性とを互いに殆ど同じにすることができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２と第３画素電極９ａ３との間の寄生容量Ｃａ３１と、該データ線６ａ２と第４画素電極９ａ４との間の寄生容量Ｃａ４１との差を殆ど無くすことができる。更に、素子部１３０ｂに電気的に接続されたデータ線６ａ２に相隣接するデータ線６ａ１（言い換えれば、素子部１３０ａに電気的に接続されたデータ線６ａ１）と第３画素電極９ａ３との間の寄生容量Ｃａ３２と、該データ線６ａ１と第４画素電極９ａ４との間の寄生容量Ｃａ４２との差を殆ど無くすことができる。これにより、第３画素電極９ａ３における電位保持特性と第４画素電極９ａ４における電位保持特性とを互いに殆ど同じにすることができる。
【０１８４】
よって、上述した第２実施形態に係る液晶装置と同様に、第１画素電極９ａ１、第２画素電極９ａ２、第３画素電極９ａ３及び第４画素電極９ａ４がそれぞれ設けられた各画素における表示特性を互いに殆ど同一にすることができる。
【０１８５】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について図１８を参照して説明する。ここに図１８は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１８６】
図１８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１８７】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１８８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１８９】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１９０】
尚、図１８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１９１】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１９２】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１９３】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ´線断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の平面図である。
【図５】図４のＶ−Ｖ´線断面図である。
【図６】第１実施形態に係る液晶装置の素子部の平面図である。
【図７】第１比較例における図４と同趣旨の平面図である。
【図８】第１実施形態に係る液晶装置の画像表示領域の一部の図式的平面図である。
【図９】第１比較例における図８と同趣旨の図式的平面図である。
【図１０】第１実施形態における素子部に電気的に接続される画素電極の位置関係を示す模式図である。
【図１１】第１実施形態におけるデータ線と画素電極間に生じる寄生容量の分布を示す電気的な模式図である。
【図１２】第２比較例における図１０と同趣旨の模式図である。
【図１３】第２比較例における図１１と同趣旨の模式図である。
【図１４】第２実施形態における図１０と同趣旨の模式図である。
【図１５】第２実施形態における図１１と同趣旨の模式図である。
【図１６】第２実施形態の変形例における図１０と同趣旨の模式図である。
【図１７】第２実施形態の変形例における図１１と同趣旨の模式図である。
【図１８】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１９４】
３ａ…走査線、６ａ、６ａ１、６ａ２…データ線、９ａ、９ａ１、９ａ２、９ａ３、９ａ４…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、５０…液晶層、７０ａ…蓄積容量、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１３０ａ、１３０ｂ…素子部、Ｐｙ１…第１部分、Ｐｙ２…第２部分、Ｐｙ３…第３部分、Ｐｙ４…第４部分、Ｐｙ５…第５部分、Ｐｙ６…第６部分、Ｐｙ７…第７部分、Ｐｙ８…第８部分
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた複数のデータ線と、
前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
を備え、
前記第１画素電極及び第２画素電極は、前記複数の画素のうち前記第１遮光部及び第３遮光部が形成され前記第２の方向に沿って隣り合う画素に各々配置される
ことを特徴とする電気光学装置用基板。
【請求項２】
前記第１から第４接合領域の各々は、ＬＤＤ領域であることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１から第４遮光部の各々は、前記素子部の真上に配置されることを特徴とする請求項１又は２に記載の電気光学装置用基板。
【請求項４】
前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に狭持された第１誘電体膜を有する第１容量素子を構成し、
前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に狭持された第２誘電体膜を有する第２容量素子を構成し、
前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画素信号が供給された際に、前記第１画素電極の電位を保持し、
前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画素信号が供給された際に、前記第２画素電極の電位を保持する
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記一対の第１から第２容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなることを特徴とする請求項４に記載の電気光学装置用基板。
【請求項６】
基板と、
前記基板上に設けられた複数のデータ線と、
前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
を備えた電気光学装置用基板において、
前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される
ことを特徴とする電気光学装置用基板。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項９】
基板と、
前記基板上で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、
前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３及び第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記第６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記第８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部と
を備え、
前記第１及び第２画素電極は、前記複数の画素のうち前記第１及び第３遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置され、
前記第３及び第４画素電極は、前記複数の画素のうち前記第５及び第７遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置される
ことを特徴とする電気光学装置用基板。
【請求項１０】
前記第１から第８接合領域の各々は、ＬＤＤ領域であることを特徴とする請求項９に記載の電気光学装置用基板。
【請求項１１】
前記第１から第８遮光部の各々は、前記第１及び第２素子部の各々の直上に配置されることを特徴とする請求項９又は１０に記載の電気光学装置用基板。
【請求項１２】
前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に挟持された第１誘電体膜を有する第１容量素子を構成し、
前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に挟持された第２誘電体膜を有する第２容量素子を構成し、
前記第５及び第６遮光部は、一対の第３容量電極及び該一対の第３容量電極間に挟持された第３誘電体膜を有する第３容量素子を構成し、
前記第７及び第８遮光部は、一対の第４容量電極及び該一対の第４容量電極間に挟持された第４誘電体膜を有する第４容量素子を構成し、
前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画像信号が供給された際に、前記第１画素電極の電位を保持し、
前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画像信号が供給された際に、前記第２画素電極の電位を保持し、
前記第３容量素子は、前記他のデータ線を介して前記第３画素電極に画像信号が供給された際に、前記第３画素電極の電位を保持し、
前記第４容量素子は、前記他のデータ線を介して前記第４画素電極に画像信号が供給された際に、前記第４画素電極の電位を保持する
ことを特徴とする請求項９から１１のいずれか一項に記載の電気光学装置用基板。
【請求項１３】
前記一対の第１から第４容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなることを特徴とする請求項１２に記載の電気光学装置用基板。
【請求項１４】
基板と、
前記基板上で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び前記第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、
前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３チャネル領域及び前記第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部と
を備え、
前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第３画素電極は、前記複数の画素のうち前記第６遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第４画素電極は、前記複数の画素のうち前記第８遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される
ことを特徴とする電気光学装置用基板。
【請求項１５】
請求項９から１４のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１６】
請求項１５に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項１】
基板と、
前記基板上に設けられた複数のデータ線と、
前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
を備え、
前記第１画素電極及び第２画素電極は、前記複数の画素のうち前記第１遮光部及び第３遮光部が形成され前記第２の方向に沿って隣り合う画素に各々配置される
ことを特徴とする電気光学装置用基板。
【請求項２】
前記第１から第４接合領域の各々は、ＬＤＤ領域であることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１から第４遮光部の各々は、前記素子部の真上に配置されることを特徴とする請求項１又は２に記載の電気光学装置用基板。
【請求項４】
前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に狭持された第１誘電体膜を有する第１容量素子を構成し、
前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に狭持された第２誘電体膜を有する第２容量素子を構成し、
前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画素信号が供給された際に、前記第１画素電極の電位を保持し、
前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画素信号が供給された際に、前記第２画素電極の電位を保持する
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記一対の第１から第２容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなることを特徴とする請求項４に記載の電気光学装置用基板。
【請求項６】
基板と、
前記基板上に設けられた複数のデータ線と、
前記基板上の画素領域を構成する複数の画素にそれぞれ形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延在する第１の方向に沿って延在する一の領域に前記第１の方向に沿って形成されると共に前記第１の方向に交わる第２の方向に沿って前記一の領域と隣り合い、且つ前記第１の方向に沿って１画素分ずらして形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延在する一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む半導体層を有する素子部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
を備えた電気光学装置用基板において、
前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される
ことを特徴とする電気光学装置用基板。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項９】
基板と、
前記基板上で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１及び第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、
前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３及び第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記第２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記第４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記第６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記第８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部と
を備え、
前記第１及び第２画素電極は、前記複数の画素のうち前記第１及び第３遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置され、
前記第３及び第４画素電極は、前記複数の画素のうち前記第５及び第７遮光部が形成され前記第２の方向に沿って相隣接する画素に夫々配置される
ことを特徴とする電気光学装置用基板。
【請求項１０】
前記第１から第８接合領域の各々は、ＬＤＤ領域であることを特徴とする請求項９に記載の電気光学装置用基板。
【請求項１１】
前記第１から第８遮光部の各々は、前記第１及び第２素子部の各々の直上に配置されることを特徴とする請求項９又は１０に記載の電気光学装置用基板。
【請求項１２】
前記第１及び第２遮光部は、一対の第１容量電極及び該一対の第１容量電極間に挟持された第１誘電体膜を有する第１容量素子を構成し、
前記第３及び第４遮光部は、一対の第２容量電極及び該一対の第２容量電極間に挟持された第２誘電体膜を有する第２容量素子を構成し、
前記第５及び第６遮光部は、一対の第３容量電極及び該一対の第３容量電極間に挟持された第３誘電体膜を有する第３容量素子を構成し、
前記第７及び第８遮光部は、一対の第４容量電極及び該一対の第４容量電極間に挟持された第４誘電体膜を有する第４容量素子を構成し、
前記第１容量素子は、前記一のデータ線を介して前記第１画素電極に画像信号が供給された際に、前記第１画素電極の電位を保持し、
前記第２容量素子は、前記一のデータ線を介して前記第２画素電極に画像信号が供給された際に、前記第２画素電極の電位を保持し、
前記第３容量素子は、前記他のデータ線を介して前記第３画素電極に画像信号が供給された際に、前記第３画素電極の電位を保持し、
前記第４容量素子は、前記他のデータ線を介して前記第４画素電極に画像信号が供給された際に、前記第４画素電極の電位を保持する
ことを特徴とする請求項９から１１のいずれか一項に記載の電気光学装置用基板。
【請求項１３】
前記一対の第１から第４容量電極のうち少なくともいずれか一の一対の容量電極は、導電性遮光膜を含んでなることを特徴とする請求項１２に記載の電気光学装置用基板。
【請求項１４】
基板と、
前記基板上で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素に形成された複数の画素電極と、
前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記データ線が延びる第１の方向に沿って延びる一の領域に前記第１の方向に沿って形成されており、（ｉ）前記複数のデータ線のうち前記一の領域において前記第１の方向に沿って延びる一のデータ線に電気的に接続された第１データ線側ソースドレイン領域と、（ｉｉ）前記第１の方向に沿って前記第１データ線側ソースドレイン領域の両側に位置する第１チャネル領域及び第２チャネル領域と、（ｉｉｉ）前記第１データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第１チャネル領域及び前記第２チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第１画素電極及び第２画素電極の各々に電気的に接続された第１画素電極側ソースドレイン領域及び第２画素電極側ソースドレイン領域と、（ｉｖ）前記第１チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第１接合領域と、（ｖ）前記第１チャネル領域及び前記第１画素電極側ソースドレイン領域間に形成された第２接合領域と、（ｖｉ）前記第２チャネル領域及び前記第１データ線側ソースドレイン領域間に形成された第３接合領域と、（ｖｉｉ）前記第２チャネル領域及び前記第２画素電極側ソースドレイン領域間に形成された第４接合領域とを含む第１半導体層を有する第１素子部と、
前記非開口領域のうち、前記第１の方向に交わる第２の方向に沿って前記一の領域と相隣接し、且つ前記第１の方向に延びる他の領域に、前記第１素子部から見て前記第１の方向に沿って１画素分ずらして形成されており、（ｖｉｉｉ）前記複数のデータ線のうち前記他の領域に前記第１の方向に沿って延びる他のデータ線に電気的に接続された第２データ線側ソースドレイン領域と、（ｉｘ）前記第１の方向において、前記第２データ線側ソースドレイン領域から見て、前記第１チャネル領域が形成された側と同じ側に形成された第３チャネル領域、及び前記第２チャネル領域が形成された側と同じ側に形成された第４チャネル領域と、（ｘ）前記第２データ線側ソースドレイン領域から見て前記第１の方向に沿って前記第３チャネル領域及び前記第４チャネル領域の各々の外側に位置しており、前記複数の画素電極のうち互いに異なる第３画素電極及び第４画素電極に電気的に接続された第３画素電極側ソースドレイン領域及び第４画素電極側ソースドレイン領域と、（ｘｉ）前記第３チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第５接合領域と、（ｘｉｉ）前記第３チャネル領域及び前記第３画素電極側ソースドレイン領域間に形成された第６接合領域と、（ｘｉｉｉ）前記第４チャネル領域及び前記第２データ線側ソースドレイン領域間に形成された第７接合領域と、（ｘｉｖ）前記第４チャネル領域及び前記第４画素電極側ソースドレイン領域間に形成された第８接合領域とを含む第２半導体層を有する第２素子部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第１接合領域を覆う第１遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記２接合領域を覆うと共に前記第１遮光部より前記第２の方向の幅が広い第２遮光部と、
前記第１半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第３接合領域を覆う第３遮光部と、
前記第１半導体層よりも上層側に形成され、且つ前記４接合領域を覆うと共に前記第３遮光部より前記第２の方向の幅が広い第４遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第５接合領域を覆う第５遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記６接合領域を覆うと共に前記第５遮光部より前記第２の方向の幅が広い第６遮光部と、
前記第２半導体層よりも上層側に前記第１の方向に沿って形成されており、且つ前記第７接合領域を覆う第７遮光部と、
前記第２半導体層よりも上層側に形成され、且つ前記８接合領域を覆うと共に前記第７遮光部より前記第２の方向の幅が広い第８遮光部と
を備え、
前記第１画素電極は、前記複数の画素のうち前記第２遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第２画素電極は、前記複数の画素のうち前記第４遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第３画素電極は、前記複数の画素のうち前記第６遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置され、
前記第４画素電極は、前記複数の画素のうち前記第８遮光部が形成され前記第２の方向に沿って相隣接する画素のいずれかに配置される
ことを特徴とする電気光学装置用基板。
【請求項１５】
請求項９から１４のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１６】
請求項１５に記載の電気光学装置を具備してなることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００８−２１６９７４（Ｐ２００８−２１６９７４Ａ）
【公開日】平成２０年９月１８日（２００８．９．１８）
【国際特許分類】
【出願番号】特願２００７−３０９９６１（Ｐ２００７−３０９９６１）
【出願日】平成１９年１１月３０日（２００７．１１．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年９月１８日（２００８．９．１８）
【国際特許分類】
【出願日】平成１９年１１月３０日（２００７．１１．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]