電流検出装置
【課題】正確に検出電流を出力することができる電流検出装置を提供する。
【解決手段】メインＦＥＴＱ１１が車載バッテリＶＢと負荷１０との間に接続されている。センスＦＥＴＱ１２のドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。ＯＰアンプＯＰ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のソース電圧がそれぞれ正相入力及び逆相入力に接続されると共にその出力が逆相入力にフィードバックされている。ＯＰアンプＯＰ２は、センスＦＥＴＱ１２のソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされている。そして、ＯＰアンプＯＰ２の出力をＯＰアンプＯＰ１の逆相入力に接続して、センスＦＥＴＱ１２のソース電圧がＯＰアンプＯＰ２を介してＯＰアンプＯＰ１の逆相入力に供給されるように設けられている。
【解決手段】メインＦＥＴＱ１１が車載バッテリＶＢと負荷１０との間に接続されている。センスＦＥＴＱ１２のドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。ＯＰアンプＯＰ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のソース電圧がそれぞれ正相入力及び逆相入力に接続されると共にその出力が逆相入力にフィードバックされている。ＯＰアンプＯＰ２は、センスＦＥＴＱ１２のソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされている。そして、ＯＰアンプＯＰ２の出力をＯＰアンプＯＰ１の逆相入力に接続して、センスＦＥＴＱ１２のソース電圧がＯＰアンプＯＰ２を介してＯＰアンプＯＰ１の逆相入力に供給されるように設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出装置に係り、特に、直流電源から負荷に流れる負荷電流に応じた検出電流を出力する電流検出装置に関するものである。
【背景技術】
【０００２】
一般に、車両において、直流電源としての車載バッテリからの電源はパワーＭＯＳＦＥＴと絶縁被膜により覆われた電源線とを介して車両の各部に配されている負荷に供給されている。上述した電源線は、常時振動しているエンジンルーム内等において車体に沿って配索されるが、このとき、車体の角部に接近して位置されていると、振動により角部と断続的な接触を繰り返すようになり、これが長期間続くと電源線の被覆が車体の角部により徐々に削られて内部導線が微少ではあるが露出するようになる。
【０００３】
この電源線の露出部が車体と接触することに伴って、電源線にデッドショートやレアショートが起こり、過電流が流れるとパワーＭＯＳＦＥＴや電源線が加熱して熱破壊する事態に至るようになる。そこで、このような事態に至ることを未然に防止するために、特許文献１に記載された異常検出装置が知られている。
【０００４】
図２に示すように、異常検出装置１は、マルチソース型のＭＯＳＦＥＴＱ１と、トランジスタＴｒ１と、第１演算増幅器としてのＯＰアンプＯＰ１と、コンデンサＣ１と、カレントミラー回路１１と、コンパレータＣＰと、を備えている。上記ＭＯＳＦＥＴＱ１は、第１電界効果トランジスタとしてのメインＦＥＴＱ１１と、第２電界効果トランジスタとしてのセンスＦＥＴＱ１２と、から構成されている。メインＦＥＴＱ１１は、直流電源としての車載バッテリＶＢと負荷１０との間に設けられている。センスＦＥＴＱ１２は、ドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲートには、入力端Ｔ１から駆動信号が供給されている。
【０００５】
上述したメインＦＥＴＱ１１及びセンスＦＥＴＱ１２は、素子面積がｎ：１の比率となるように、同一の半導体基板上に作られている。このＭＯＳＦＥＴＱ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を互いに等しくすると、メインＦＥＴＱ１１のソースから流れる電流とセンスＦＥＴＱ１２のソースから流れる電流の比、すなわち分流比がｎとなる特性がある。上記トランジスタＴｒ１は、センスＦＥＴＱ１２のソース−グランド間に設けられている。上記ＯＰアンプＯＰ１は、メインＦＥＴＱ１１のソース電圧Ｖｓｍが正相入力に供給され、センスＦＥＴＱ１２のソース電圧Ｖｓｓが逆相入力に供給されている。このＯＰアンプＯＰ１の出力は、トランジスタＴｒ１のベース−コレクタ間を介して逆相入力にフィードバックされている。
【０００６】
このようにＯＰアンプＯＰ１の出力をフィードバックすると、ＯＰアンプＯＰ１の正相入力と逆相入力との電圧がほとんど同じになるイマジナリーショート状態となる。よって、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を等しくすることができ、車載バッテリＶＢから負荷１０に流れる負荷電流ＩＬをｎ：１で主流ＩＭと副流ＩＳとに分流することができる。そして、センスＦＥＴＱ１２のソースからは、上記副流ＩＳが負荷電ＩＬ流に応じた検出電流として出力される。
【０００７】
上記コンデンサＣ１は、センスＦＥＴＱ１２のソースとグランドとの間に設けられ、副流ＩＳによって充電される。上記カレントミラー回路１１は、コンデンサＣ１に蓄積された電荷から定電流ＩＣＣを発生する。負荷電流ＩＬに異常がなく、副流ＩＳが定電流ＩＣＣ以下である場合は、コンデンサＣ１に蓄積される電荷はカレントミラー回路１１により全て放電されてしまう。このため、副流ＩＳによってコンデンサＣ１は充電されず、コンデンサＣ１の両端電圧は０Ｖのままである。これに対して、電源線にデッドショートやレアショートが生じ、負荷電流ＩＬが上昇すると、これに伴い副流ＩＳも上昇する。そして、その結果、副流ＩＳが定電流ＩＣＣを超えると、カレントミラー回路１１により放電しきれなかった電荷がコンデンサＣ１に蓄積され始め、コンデンサＣ１の両端電圧が上昇する。結果、コンデンサＣ１の両端電圧が基準電圧Ｖrefを上回るとコンパレータＣＰの出力がＬレベルからＨレベルに転じる。これにより、トランジスタＴｒ４がオンして、出力端Ｔ２から異常信号が出力される。
【０００８】
今、上述した従来の異常検出装置１において、例えばメインＦＥＴＱ１１のオン抵抗Ｒｏｍｎが１０ｍΩ、メインＦＥＴＱ１１とセンスＦＥＴＱ１２とのオン抵抗の比を１：ｎ＝１０００とする。イマジナリーショートによりＯＰアンプＯＰ１の正相入力と逆相入力とが同電圧であれば、主流ＩＭが１０Ａのとき、副流ＩＳは下記の式（１）に示す値となる。
Ｒｏｎｍ×ＩＭ＝Ｒｏｎｍ×ｎ×ＩＳ
ＩＳ＝ＩＭ／ｎ＝１０Ａ／１０００＝１ｍＡ …（１）
よって、主流ＩＭが１０Ａを超えて流れ続けたときに異常検出するには、定電流ＩＣＣ＝１ｍＡに設定すればよい。しかしながら、ＯＰアンプＯＰ１の正相入力と逆相入力との間に入力オフセット電圧Ｖｏｓ１が±１０ｍＶ生じていると、メインＦＥＴＱ１１のソース電圧ＶｓｍがセンスＦＥＴＱ１２のソース電圧Ｖｓｓよりも入力オフセット電圧Ｖｏｓ１だけ高くなるため、副流ＩＳは下記の式（２）に示す値となる。
Ｒｏｎｍ×ＩＭ＋Ｖｏｓ１＝Ｒｏｎｍ×ｎ×ＩＳ
ＩＳ＝（ＩＭ／ｎ）＋Ｖｏｓ１／（Ｒｏｎｍ×ｎ） …（２）
上記式（２）にＩＭ＝１０Ａ、ｎ＝１０００、Ｖｏｓ１＝±１０ｍＶ、Ｒｏｎｍ＝１０ｍΩの数値を代入すると、副流ＩＳは１±０．１ｍＡとなり１０％ばらついてしまい、正確に検出電流を出力することができない、という問題があった。また、ここでは簡素化のためにメインＦＥＴＱ１１及びセンスＦＥＴＱ１２のオン抵抗の比を一定としたが、入力オフセット電圧Ｖｏｓ１のばらつきによりオン抵抗比もずれるので、実際の検出電流のばらつきはさらに大きくなる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１０２４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は、第１演算増幅器の入力オフセット電圧のばらつきの影響を受けない検出電流を出力することにより、電流検出精度の向上を図ることができる電流検出装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決するためになされた請求項１に記載の発明は、直流電源と負荷との間に接続された第１電界効果トランジスタと、ドレイン及びゲートがそれぞれ前記第１電界効果トランジスタのドレイン及びゲートに接続された第２電界効果トランジスタと、前記第１電界効果トランジスタ及び前記第２電界効果トランジスタのソース電圧がそれぞれ正相入力及び逆相入力に供給されると共に出力が逆相入力にフィードバックされた第１演算増幅器と、を備え、前記直流電源から負荷に流れる負荷電流に応じた検出電流が前記第２電界効果トランジスタのソースから出力される電流検出装置において、前記第２電界効果トランジスタのソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされた増幅率１の第２演算増幅器をさらに備え、前記第２演算増幅器の出力を前記第１演算増幅器の逆相入力に接続して、前記第２電界効果トランジスタのソース電圧が前記第２演算増幅器を介して前記第１演算増幅器の逆相入力に供給されるように設けられたことを特徴とする電流検出装置に存する。
【００１２】
請求項２記載の発明は、前記第１演算増幅器及び前記第２演算増幅器が、同一の内部回路から構成され、かつ、同一の半導体基板上に設けられていることを特徴とする請求項１に記載の電流検出装置に存する。
【発明の効果】
【００１３】
以上説明したように請求項１記載の発明によれば、検出電流に含まれる第１演算増幅器の入力オフセット電圧成分から第２演算増幅器の入力オフセット電圧成分を差し引いて第１演算増幅器の入力オフセット電圧成分を打ち消すことができる。このため、第１演算増幅器の入力オフセット電圧のばらつきの影響を受けない検出電流を出力することができ、電流検出精度の向上を図ることができる。
【００１４】
請求項２記載の発明によれば、第１演算増幅器の入力オフセット電圧と第２演算増幅器の入力オフセット電圧とをほぼ同じ値にすることができるため、より一層、第１演算増幅器の入力オフセット電圧のばらつきの影響を受けない検出電流を出力することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の電流検出装置を組み込んだ異常検出装置の一実施形態を示す回路図である。
【図２】従来の異常検出装置の一例を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の電流検出装置を組み込んだ異常検出装置を図１に基づいて説明する。同図に示すように、異常検出装置１は、マルチソース型のＭＯＳＦＥＴＱ１と、トランジスタＴｒ１と、第２演算増幅器としてのＯＰアンプＯＰ２と、第１演算増幅器としてのＯＰアンプＯＰ１と、カレントミラー回路１１と、コンパレータＣＰと、トランジスタＴｒ４と、を備えている。上記ＭＯＳＦＥＴＱ１は、第１電界効果トランジスタとしてのメインＦＥＴＱ１１と、第２電界効果トランジスタとしてのセンスＦＥＴＱ１２と、から構成されている。メインＦＥＴＱ１１は、直流電源としての車載バッテリＶＢと負荷１０との間に設けられている。センスＦＥＴＱ１２は、ドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。
【００１７】
上述したメインＦＥＴＱ１１及びセンスＦＥＴＱ１２は、素子面積がｎ：１の比率となるように、同一の半導体基板上に作られている。このＭＯＳＦＥＴＱ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を互いに等しくすると、メインＦＥＴＱ１１のソースから流れる電流とセンスＦＥＴＱ１２のソースから流れる電流の比、すなわち分流比がｎとなる特性がある。上記トランジスタＴｒ１は、センスＦＥＴＱ１２のソース−グランド間に設けられている。
【００１８】
上述したＯＰアンプＯＰ１及びＯＰ２は、同一の内部回路から構成され、かつ、同一の半導体基板上に設けられている。上記ＯＰアンプＯＰ２は、センスＦＥＴＱ１２のソース電圧Ｖｓｓが正相入力に接続され、出力が逆相入力にフィードバックされている増幅率１の増幅器である。このようにＯＰアンプＯＰ２の出力をフィードバックすることによって、ＯＰアンプＯＰ２の正相入力と逆相入力との電圧がほとんど同じになるイマジナリーショート状態となり、ＯＰアンプＯＰ２の出力からは増幅率１で増幅されたセンスＦＥＴＱ１２のソース電圧Ｖｓｓが出力される。
【００１９】
また、上記ＯＰアンプＯＰ１は、メインＦＥＴＱ１１のソース電圧Ｖｓｍが正相入力に供給され、上述したＯＰアンプＯＰ２を介してセンスＦＥＴＱ１２のソース電圧Ｖｓｓが逆相入力に供給されている。このＯＰアンプＯＰ１の出力は、トランジスタＴｒ１のベース−コレクタ間、ＯＰアンプＯＰ２を介して逆相入力にフィードバックされている。このようにＯＰアンプＯＰ１の出力をフィードバックすることによって、ＯＰアンプＯＰ１の正相入力と逆相入力との電圧がほとんど同じになるイマジナリーショート状態となる。このため、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を等しくすることができ、センスＦＥＴＱ１２のソースからメインＦＥＴＱ１１のソース電流の１／ｎの電流を出力できる。
【００２０】
コンデンサＣ１は、センスＦＥＴＱ１２とグランドとの間に設けられ、副流ＩＳによって充電される。上記カレントミラー回路１１は、コンデンサＣ１に蓄積された電荷によって定電流ＩＣＣを発生する。カレントミラー回路１１は、コレクタにコンデンサＣ１の車載バッテリＶＢ側の一端が接続され、エミッタがグランドに接続されているトランジスタＴｒ２と、ベースにトランジスタＴｒ２のベースが接続され、コレクタに抵抗Ｒ２を介して電源Ｖｃｃが接続され、エミッタがグランドに接続されているトランジスタＴｒ３と、から構成されている。上述した定電流ＩＣＣは以下の式（３）で表される。
ＩＣＣ＝（Ｖｃｃ−Ｖｂｅ）／Ｒ２ …（３）
但しＶｂｅはトランジスタＴｒ３のベース−エミッタ間順方向電圧。
【００２１】
さらに、コンデンサＣ１の車載バッテリＶＢ側の一端は、コンパレータＣＰの正相入力に接続されている。このコンパレータＣＰの逆相入力には、基準電圧Ｖrefが供給されている。コンパレータＣＰの出力は、トランジスタＴｒ４のベースが抵抗Ｒ３を介して接続されている。このトランジスタＴｒ４は、コレクタに抵抗Ｒ４を介して電源Ｖｃｃが接続され、エミッタがグランドに接続されている。また、上述した抵抗Ｒ４とトランジスタＴｒ４のコレクタとの間には異常信号Ｓ２の出力端Ｔ２が設けられている。従って、コンデンサＣ１の両端が基準電圧Ｖrefを超え、コンパレータＣＰがＨレベルの信号を出力すると、トランジスタＴｒ４がオンして、出力端Ｔ２からＨレベルの異常信号Ｓ２を出力する。
【００２２】
次に、上述した構成の異常検出装置１の動作について説明する。まず、入力端Ｔ１に駆動信号Ｓ１を入力すると、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のドレイン−ソース間が通電する。これにより、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のドレインには、車載バッテリＶＢからの負荷電流ＩＬが流れ込む。このとき、ＯＰアンプＯＰ１及びＯＰ２は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のソース電圧が同一になるように働く。これにより、上述したメインＦＥＴＱ１１及びセンスＦＥＴＱ１２は、負荷電流ＩＬを分流比ｎで主流ＩＭと副流ＩＳとに分流する。そして、メインＦＥＴＱ１１のソースからは主流ＩＭが負荷１０に向かって供給され、センスＦＥＴＱ１２のソースからは副流ＩＳがコンデンサＣ１に向かって供給される。
【００２３】
なお、上述した負荷電流ＩＬ、副流ＩＳ、主流ＩＭの関係は以下の式（４）で表される。
ＩＬ＝ＩＭ＋ＩＳ …（４）
また、主流ＩＭと副流ＩＳと分流比ｎとの関係は以下の式（５）で表される。
ＩＳ＝ＩＭ／ｎ …（５）
以上のことから明らかなようにコンデンサＣ１には、負荷１０に流れ込む主流ＩＭの１／ｎの副流ＩＳが供給される。
【００２４】
今、負荷電流ＩＬに異常がなく、副流ＩＳが定電流ＩＣＣ以下である場合は、コンデンサＣ１に蓄積される電荷はカレントミラー回路１１により全て放電されてしまう。このため、副流ＩＳによってコンデンサＣ１は充電されず、コンデンサＣ１の両端電圧は０Ｖのままである。これに対して、車載バッテリＶＢから負荷１０までの間の電源線にデッドショートやレアショートが生じ、負荷電流ＩＬが上昇すると、これに伴い副流ＩＳも上昇する。そして、その結果、副流ＩＳが定電流ＩＣＣを超えると、カレントミラー回路１１の放電能力を超えた副流ＩＳが供給されるため、カレントミラー回路１１により放電しきれなかった電荷がコンデンサＣ１に蓄積され始め、コンデンサＣ１の両端電圧が上昇する。
【００２５】
なお、副流ＩＳが定電流ＩＣＣを越え始めてから時間ｔ経過後のコンデンサＣ１の両端電圧ＶＣ１は以下の式（６）で表される。
ＶＣ１＝（ＩＳ−ＩＣＣ）×ｔ／Ｃ１ …（６）
両端電圧ＶＣ１の上昇の結果、両端電圧ＶＣ１が基準電圧Ｖrefを上回ると、コンパレータＣＰの出力がＬレベルからＨレベルに転じる。これにより、トランジスタＴｒ４がオンして、出力端Ｔ２からＨレベルの異常信号Ｓ２が出力される。
【００２６】
このとき、副流ＩＳが定電流ＩＣＣを越え始めてから異常信号Ｓ２を出力するまでの時間ｔｓｔは、以下の式（７）で表される。
ｔｓｔ＝Ｖref×Ｃ１／｛ＩＳ−ＩＣＣ｝
＝Ｖref×Ｃ１／｛ＩＭ／ｎ−ＩＣＣ｝ …（７）
【００２７】
ところで、上述した式（５）は、ＯＰアンプＯＰ１の入力オフセット電圧Ｖｏｓ１、ＯＰアンプＯＰ２の入力オフセット電圧Ｖｏｓ２が０のときの値であった。次に、ＯＰアンプＯＰ１、ＯＰ２にそれぞれ入力オフセット電圧Ｖｏｓ１、Ｖｏｓ２が生じているときの副流ＩＳを求めてみる。今、メインＦＥＴＱ１１のオン抵抗をＲｏｎｍ、センスＦＥＴＱ１２のオン抵抗をＲｏｎｓとすると、メインＦＥＴＱ１１のソース電圧Ｖｓｍは下記の式（８）で表される。
Ｖｓｍ＝ＶＢ−Ｒｏｎｍ×ＩＭ …（８）
また、センスＦＥＴＱ１２のソース電圧Ｖｓｓは下記の式（９）で表される。
Ｖｓｓ＝ＶＢ−Ｒｏｎｓ×ＩＳ …（９）
【００２８】
上述したセンスＦＥＴＱ１２のソース電圧Ｖｓｓは、ＯＰアンプＯＰ２により１倍に増幅されて、ＯＰアンプＯＰ１の逆相入力に供給される。このとき、ＯＰアンプＯＰ２に入力オフセット電圧Ｖｏｓ２が生じていると、ＯＰアンプＯＰ２の出力は、ソース電圧Ｖｓｓを１倍に増幅してさらに入力オフセット電圧Ｖｏｓ２を加算した値となる。結果、下記の式（１０）に示すＯＰアンプＯＰ２の出力がＯＰアンプＯＰ１の逆相入力Ｖｉｎ（−）に供給される。
Ｖｉｎ（−）＝Ｖｓｓ＋Ｖｏｓ２ …（１０）
式（１０）に式（９）を代入すると式（１１）が得られる。
Ｖｉｎ（−）＝ＶＢ−Ｒｏｎｓ×ＩＳ＋Ｖｏｓ２ …（１１）
【００２９】
一方、ＯＰアンプＯＰ１の正相入力Ｖｉｎ（＋）には、メインＦＥＴＱ１１のソース電圧Ｖｓｍが供給されている。よって、下記の式（１２）が得られる。
Ｖｉｎ（＋）＝Ｖｓｍ …（１２）
ＯＰアンプＯＰ１とトランジスタＴｒ１とのフィードバック作用により、ＯＰアンプＯＰ１の逆相入力Ｖｉｎ（−）と正相入力Ｖｉｎ（＋）と電圧が一致するようにＯＰアンプＯＰ１が動作するが、下記の式（１３）に示すように実際にはＯＰアンプＯＰ１の逆相入力Ｖｉｎ（−）と正相入力Ｖｉｎ（＋）との間に入力オフセット電圧Ｖｏｓ１の電圧差が生じる。
Ｖｉｎ（−）＝Ｖｉｎ（＋）＋Ｖｏｓ１…（１３）
この式（１３）に式（１２）を代入すると式（１４）が得られる。
Ｖｉｎ（−）＝Ｖｓｍ＋Ｖｏｓ１ …（１４）
上記式（１４）に式（８）、（１１）を代入してまとめると、下記の式（１５）が得られる。
ＩＳ＝（Ｒｏｎｍ／Ｒｏｎｓ）×ＩＭ＋（Ｖｏｓ２−Ｖｏｓ１）／Ｒｏｎｓ …（１５）
【００３０】
上述した入力オフセット電圧Ｖｏｓ１、Ｖｏｓ２は、主に素子の配向のズレと素子を形成するための不純物の濃度がズレることにより生じる。そのため、上述したようにＯＰアンプＯＰ１及びＯＰ２を同一の内部回路から構成し、かつ、同一の半導体基板上に設けることにより、ＯＰアンプＯＰ１及びＯＰ２が互いにごく近い場所で同じ配向とされる。これにより、ＯＰアンプＯＰ１とＯＰアンプＯＰ２とには同じような入力オフセット電圧が生じる（∵Ｖｏｓ１≒Ｖｏｓ２）。そのため、式（１５）の第２項は消えて副流ＩＳはメインＦＥＴＱ１１とセンスＦＥＴＱ１２のオン抵抗比（Ｒｏｎｍ／Ｒｏｎｓ）のみによって決まり、ＯＰアンプＯＰ１の入力オフセット電圧Ｖｏｓ１のバラツキの影響を受けなくなる。
【００３１】
また、式（９）、（１１）、（１４）より、
Ｖｓｓ＋Ｖｏｓ１＝Ｖｓｍ＋Ｖｏｓ２ …（１６）
となるが、上述したようにＶｏｓ１とＶｏｓ２とが等しいのでＶｓｓとＶｓｍも等しくなることがわかる。同一の半導体基板上に作られたＭＯＳＦＥＴＱ１は同一工程を経て作られるため、同じチャンネル温度で同じゲート電圧が与えられていればすべて同じオン抵抗を持つとみなすことができる。メインＦＥＴＱ１１とセンスＦＥＴＱ１２はゲートが共通で、ソース電圧も等しくなるので、オン抵抗の比がセル数の比ｎの逆数と一致する。そのため式（１５）は
ＩＳ＝ＩＭ／ｎ …（１７）
となり、ｎは設計で決まる値なので副流ＩＳはＭＯＳＦＥＴＱ１のオン抵抗のばらつきの影響も受けなくなる。ゲート電圧が大きいときはオン抵抗のばらつきに対する入力オフセット電圧の影響は小さいが、ゲート電圧が小さくＭＯＳＦＥＴＱ１が飽和領域で動作しているようなときは入力オフセット電圧の影響が無視できなくなるので、本発明の効果が大きい。
【００３２】
なお、上述した実施形態では、定電流ＩＣＣが温度によりほとんど変化しないようにしている。しかしながら、例えば抵抗Ｒ２に正の温度特性を持たせるなどして、周囲温度が高くなったときは定電流ＩＣＣを減少させて、カレントミラー回路１１による放電量を低くし、早めに異常検出ができるようにしてもよい。
【００３３】
また、ＭＯＳＦＥＴＱ１として、加熱遮断機能をもたせたものを用いてもよい。具体的には、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間に遮断用ＦＥＴを設ける。さらに、温度が上がるに従って下がるダイオードの順方向電圧と基準電圧とを比較するコンパレータの出力を遮断用ＦＥＴのゲートに供給する。これにより、温度が上がってダイオードの順方向電圧が基準電圧を下回るとコンパレータが遮断用ＦＥＴを導通して、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間が短絡される。そして、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２がオフになるため、負荷電流ＩＬの供給が遮断される。一方、温度が下がってダイオードの順方向電圧が基準電圧を上回るとコンパレータが遮断用ＦＥＴを非導通状態にする。これにより、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間の短絡が解除されるため、再びメインＦＥＴＱ１１及びセンスＦＥＴＱ１２がオンになって、負荷電流ＩＬが供給される。
【００３４】
また、上述した実施形態では、過電流が流れると異常信号Ｓ２を発生するものであったが、本発明はこれに限ったものではない。例えば、コンパレータＣＰの出力をフリップフロップ回路に入力し、フリップフロップ回路のＱ出力を入力端Ｔ１とグランドとの間に設けたトランジスタのベースに供給するようにしてもよい。以上のように構成することにより、コンパレータＣＰからＨレベルの異常信号Ｓ２が出力されると、フリップフロップ回路のＱ出力もＨレベルとなり、トランジスタがオンして入力端Ｔ１がグランドに短絡される。これにより、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２がオフ状態となり、負荷電流ＩＬが遮断される。Ｑ出力はリセット信号が供給されるまでＨレベルを維持するので、一旦異常が検出されると負荷電流ＩＬの供給が遮断され、その状態を保持することができる。また、異常検出装置１の一部又は全部をシリコンチップに集積化してもよい。
【００３５】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００３６】
１０ 負荷
Ｑ１１ メインＦＥＴ（第１電界効果トランジスタ）
Ｑ１２ センスＦＥＴ（第２電界効果トランジスタ）
ＶＢ 車載バッテリ（直流電源）
ＯＰ１ ＯＰアンプ（第１演算増幅器）
ＯＰ２ ＯＰアンプ（第２演算増幅器）
【技術分野】
【０００１】
本発明は、電流検出装置に係り、特に、直流電源から負荷に流れる負荷電流に応じた検出電流を出力する電流検出装置に関するものである。
【背景技術】
【０００２】
一般に、車両において、直流電源としての車載バッテリからの電源はパワーＭＯＳＦＥＴと絶縁被膜により覆われた電源線とを介して車両の各部に配されている負荷に供給されている。上述した電源線は、常時振動しているエンジンルーム内等において車体に沿って配索されるが、このとき、車体の角部に接近して位置されていると、振動により角部と断続的な接触を繰り返すようになり、これが長期間続くと電源線の被覆が車体の角部により徐々に削られて内部導線が微少ではあるが露出するようになる。
【０００３】
この電源線の露出部が車体と接触することに伴って、電源線にデッドショートやレアショートが起こり、過電流が流れるとパワーＭＯＳＦＥＴや電源線が加熱して熱破壊する事態に至るようになる。そこで、このような事態に至ることを未然に防止するために、特許文献１に記載された異常検出装置が知られている。
【０００４】
図２に示すように、異常検出装置１は、マルチソース型のＭＯＳＦＥＴＱ１と、トランジスタＴｒ１と、第１演算増幅器としてのＯＰアンプＯＰ１と、コンデンサＣ１と、カレントミラー回路１１と、コンパレータＣＰと、を備えている。上記ＭＯＳＦＥＴＱ１は、第１電界効果トランジスタとしてのメインＦＥＴＱ１１と、第２電界効果トランジスタとしてのセンスＦＥＴＱ１２と、から構成されている。メインＦＥＴＱ１１は、直流電源としての車載バッテリＶＢと負荷１０との間に設けられている。センスＦＥＴＱ１２は、ドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲートには、入力端Ｔ１から駆動信号が供給されている。
【０００５】
上述したメインＦＥＴＱ１１及びセンスＦＥＴＱ１２は、素子面積がｎ：１の比率となるように、同一の半導体基板上に作られている。このＭＯＳＦＥＴＱ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を互いに等しくすると、メインＦＥＴＱ１１のソースから流れる電流とセンスＦＥＴＱ１２のソースから流れる電流の比、すなわち分流比がｎとなる特性がある。上記トランジスタＴｒ１は、センスＦＥＴＱ１２のソース−グランド間に設けられている。上記ＯＰアンプＯＰ１は、メインＦＥＴＱ１１のソース電圧Ｖｓｍが正相入力に供給され、センスＦＥＴＱ１２のソース電圧Ｖｓｓが逆相入力に供給されている。このＯＰアンプＯＰ１の出力は、トランジスタＴｒ１のベース−コレクタ間を介して逆相入力にフィードバックされている。
【０００６】
このようにＯＰアンプＯＰ１の出力をフィードバックすると、ＯＰアンプＯＰ１の正相入力と逆相入力との電圧がほとんど同じになるイマジナリーショート状態となる。よって、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を等しくすることができ、車載バッテリＶＢから負荷１０に流れる負荷電流ＩＬをｎ：１で主流ＩＭと副流ＩＳとに分流することができる。そして、センスＦＥＴＱ１２のソースからは、上記副流ＩＳが負荷電ＩＬ流に応じた検出電流として出力される。
【０００７】
上記コンデンサＣ１は、センスＦＥＴＱ１２のソースとグランドとの間に設けられ、副流ＩＳによって充電される。上記カレントミラー回路１１は、コンデンサＣ１に蓄積された電荷から定電流ＩＣＣを発生する。負荷電流ＩＬに異常がなく、副流ＩＳが定電流ＩＣＣ以下である場合は、コンデンサＣ１に蓄積される電荷はカレントミラー回路１１により全て放電されてしまう。このため、副流ＩＳによってコンデンサＣ１は充電されず、コンデンサＣ１の両端電圧は０Ｖのままである。これに対して、電源線にデッドショートやレアショートが生じ、負荷電流ＩＬが上昇すると、これに伴い副流ＩＳも上昇する。そして、その結果、副流ＩＳが定電流ＩＣＣを超えると、カレントミラー回路１１により放電しきれなかった電荷がコンデンサＣ１に蓄積され始め、コンデンサＣ１の両端電圧が上昇する。結果、コンデンサＣ１の両端電圧が基準電圧Ｖrefを上回るとコンパレータＣＰの出力がＬレベルからＨレベルに転じる。これにより、トランジスタＴｒ４がオンして、出力端Ｔ２から異常信号が出力される。
【０００８】
今、上述した従来の異常検出装置１において、例えばメインＦＥＴＱ１１のオン抵抗Ｒｏｍｎが１０ｍΩ、メインＦＥＴＱ１１とセンスＦＥＴＱ１２とのオン抵抗の比を１：ｎ＝１０００とする。イマジナリーショートによりＯＰアンプＯＰ１の正相入力と逆相入力とが同電圧であれば、主流ＩＭが１０Ａのとき、副流ＩＳは下記の式（１）に示す値となる。
Ｒｏｎｍ×ＩＭ＝Ｒｏｎｍ×ｎ×ＩＳ
ＩＳ＝ＩＭ／ｎ＝１０Ａ／１０００＝１ｍＡ …（１）
よって、主流ＩＭが１０Ａを超えて流れ続けたときに異常検出するには、定電流ＩＣＣ＝１ｍＡに設定すればよい。しかしながら、ＯＰアンプＯＰ１の正相入力と逆相入力との間に入力オフセット電圧Ｖｏｓ１が±１０ｍＶ生じていると、メインＦＥＴＱ１１のソース電圧ＶｓｍがセンスＦＥＴＱ１２のソース電圧Ｖｓｓよりも入力オフセット電圧Ｖｏｓ１だけ高くなるため、副流ＩＳは下記の式（２）に示す値となる。
Ｒｏｎｍ×ＩＭ＋Ｖｏｓ１＝Ｒｏｎｍ×ｎ×ＩＳ
ＩＳ＝（ＩＭ／ｎ）＋Ｖｏｓ１／（Ｒｏｎｍ×ｎ） …（２）
上記式（２）にＩＭ＝１０Ａ、ｎ＝１０００、Ｖｏｓ１＝±１０ｍＶ、Ｒｏｎｍ＝１０ｍΩの数値を代入すると、副流ＩＳは１±０．１ｍＡとなり１０％ばらついてしまい、正確に検出電流を出力することができない、という問題があった。また、ここでは簡素化のためにメインＦＥＴＱ１１及びセンスＦＥＴＱ１２のオン抵抗の比を一定としたが、入力オフセット電圧Ｖｏｓ１のばらつきによりオン抵抗比もずれるので、実際の検出電流のばらつきはさらに大きくなる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１０２４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は、第１演算増幅器の入力オフセット電圧のばらつきの影響を受けない検出電流を出力することにより、電流検出精度の向上を図ることができる電流検出装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決するためになされた請求項１に記載の発明は、直流電源と負荷との間に接続された第１電界効果トランジスタと、ドレイン及びゲートがそれぞれ前記第１電界効果トランジスタのドレイン及びゲートに接続された第２電界効果トランジスタと、前記第１電界効果トランジスタ及び前記第２電界効果トランジスタのソース電圧がそれぞれ正相入力及び逆相入力に供給されると共に出力が逆相入力にフィードバックされた第１演算増幅器と、を備え、前記直流電源から負荷に流れる負荷電流に応じた検出電流が前記第２電界効果トランジスタのソースから出力される電流検出装置において、前記第２電界効果トランジスタのソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされた増幅率１の第２演算増幅器をさらに備え、前記第２演算増幅器の出力を前記第１演算増幅器の逆相入力に接続して、前記第２電界効果トランジスタのソース電圧が前記第２演算増幅器を介して前記第１演算増幅器の逆相入力に供給されるように設けられたことを特徴とする電流検出装置に存する。
【００１２】
請求項２記載の発明は、前記第１演算増幅器及び前記第２演算増幅器が、同一の内部回路から構成され、かつ、同一の半導体基板上に設けられていることを特徴とする請求項１に記載の電流検出装置に存する。
【発明の効果】
【００１３】
以上説明したように請求項１記載の発明によれば、検出電流に含まれる第１演算増幅器の入力オフセット電圧成分から第２演算増幅器の入力オフセット電圧成分を差し引いて第１演算増幅器の入力オフセット電圧成分を打ち消すことができる。このため、第１演算増幅器の入力オフセット電圧のばらつきの影響を受けない検出電流を出力することができ、電流検出精度の向上を図ることができる。
【００１４】
請求項２記載の発明によれば、第１演算増幅器の入力オフセット電圧と第２演算増幅器の入力オフセット電圧とをほぼ同じ値にすることができるため、より一層、第１演算増幅器の入力オフセット電圧のばらつきの影響を受けない検出電流を出力することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の電流検出装置を組み込んだ異常検出装置の一実施形態を示す回路図である。
【図２】従来の異常検出装置の一例を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の電流検出装置を組み込んだ異常検出装置を図１に基づいて説明する。同図に示すように、異常検出装置１は、マルチソース型のＭＯＳＦＥＴＱ１と、トランジスタＴｒ１と、第２演算増幅器としてのＯＰアンプＯＰ２と、第１演算増幅器としてのＯＰアンプＯＰ１と、カレントミラー回路１１と、コンパレータＣＰと、トランジスタＴｒ４と、を備えている。上記ＭＯＳＦＥＴＱ１は、第１電界効果トランジスタとしてのメインＦＥＴＱ１１と、第２電界効果トランジスタとしてのセンスＦＥＴＱ１２と、から構成されている。メインＦＥＴＱ１１は、直流電源としての車載バッテリＶＢと負荷１０との間に設けられている。センスＦＥＴＱ１２は、ドレイン及びゲートがそれぞれメインＦＥＴＱ１１のドレイン及びゲートに接続されている。
【００１７】
上述したメインＦＥＴＱ１１及びセンスＦＥＴＱ１２は、素子面積がｎ：１の比率となるように、同一の半導体基板上に作られている。このＭＯＳＦＥＴＱ１は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を互いに等しくすると、メインＦＥＴＱ１１のソースから流れる電流とセンスＦＥＴＱ１２のソースから流れる電流の比、すなわち分流比がｎとなる特性がある。上記トランジスタＴｒ１は、センスＦＥＴＱ１２のソース−グランド間に設けられている。
【００１８】
上述したＯＰアンプＯＰ１及びＯＰ２は、同一の内部回路から構成され、かつ、同一の半導体基板上に設けられている。上記ＯＰアンプＯＰ２は、センスＦＥＴＱ１２のソース電圧Ｖｓｓが正相入力に接続され、出力が逆相入力にフィードバックされている増幅率１の増幅器である。このようにＯＰアンプＯＰ２の出力をフィードバックすることによって、ＯＰアンプＯＰ２の正相入力と逆相入力との電圧がほとんど同じになるイマジナリーショート状態となり、ＯＰアンプＯＰ２の出力からは増幅率１で増幅されたセンスＦＥＴＱ１２のソース電圧Ｖｓｓが出力される。
【００１９】
また、上記ＯＰアンプＯＰ１は、メインＦＥＴＱ１１のソース電圧Ｖｓｍが正相入力に供給され、上述したＯＰアンプＯＰ２を介してセンスＦＥＴＱ１２のソース電圧Ｖｓｓが逆相入力に供給されている。このＯＰアンプＯＰ１の出力は、トランジスタＴｒ１のベース−コレクタ間、ＯＰアンプＯＰ２を介して逆相入力にフィードバックされている。このようにＯＰアンプＯＰ１の出力をフィードバックすることによって、ＯＰアンプＯＰ１の正相入力と逆相入力との電圧がほとんど同じになるイマジナリーショート状態となる。このため、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間電圧を等しくすることができ、センスＦＥＴＱ１２のソースからメインＦＥＴＱ１１のソース電流の１／ｎの電流を出力できる。
【００２０】
コンデンサＣ１は、センスＦＥＴＱ１２とグランドとの間に設けられ、副流ＩＳによって充電される。上記カレントミラー回路１１は、コンデンサＣ１に蓄積された電荷によって定電流ＩＣＣを発生する。カレントミラー回路１１は、コレクタにコンデンサＣ１の車載バッテリＶＢ側の一端が接続され、エミッタがグランドに接続されているトランジスタＴｒ２と、ベースにトランジスタＴｒ２のベースが接続され、コレクタに抵抗Ｒ２を介して電源Ｖｃｃが接続され、エミッタがグランドに接続されているトランジスタＴｒ３と、から構成されている。上述した定電流ＩＣＣは以下の式（３）で表される。
ＩＣＣ＝（Ｖｃｃ−Ｖｂｅ）／Ｒ２ …（３）
但しＶｂｅはトランジスタＴｒ３のベース−エミッタ間順方向電圧。
【００２１】
さらに、コンデンサＣ１の車載バッテリＶＢ側の一端は、コンパレータＣＰの正相入力に接続されている。このコンパレータＣＰの逆相入力には、基準電圧Ｖrefが供給されている。コンパレータＣＰの出力は、トランジスタＴｒ４のベースが抵抗Ｒ３を介して接続されている。このトランジスタＴｒ４は、コレクタに抵抗Ｒ４を介して電源Ｖｃｃが接続され、エミッタがグランドに接続されている。また、上述した抵抗Ｒ４とトランジスタＴｒ４のコレクタとの間には異常信号Ｓ２の出力端Ｔ２が設けられている。従って、コンデンサＣ１の両端が基準電圧Ｖrefを超え、コンパレータＣＰがＨレベルの信号を出力すると、トランジスタＴｒ４がオンして、出力端Ｔ２からＨレベルの異常信号Ｓ２を出力する。
【００２２】
次に、上述した構成の異常検出装置１の動作について説明する。まず、入力端Ｔ１に駆動信号Ｓ１を入力すると、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のドレイン−ソース間が通電する。これにより、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のドレインには、車載バッテリＶＢからの負荷電流ＩＬが流れ込む。このとき、ＯＰアンプＯＰ１及びＯＰ２は、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のソース電圧が同一になるように働く。これにより、上述したメインＦＥＴＱ１１及びセンスＦＥＴＱ１２は、負荷電流ＩＬを分流比ｎで主流ＩＭと副流ＩＳとに分流する。そして、メインＦＥＴＱ１１のソースからは主流ＩＭが負荷１０に向かって供給され、センスＦＥＴＱ１２のソースからは副流ＩＳがコンデンサＣ１に向かって供給される。
【００２３】
なお、上述した負荷電流ＩＬ、副流ＩＳ、主流ＩＭの関係は以下の式（４）で表される。
ＩＬ＝ＩＭ＋ＩＳ …（４）
また、主流ＩＭと副流ＩＳと分流比ｎとの関係は以下の式（５）で表される。
ＩＳ＝ＩＭ／ｎ …（５）
以上のことから明らかなようにコンデンサＣ１には、負荷１０に流れ込む主流ＩＭの１／ｎの副流ＩＳが供給される。
【００２４】
今、負荷電流ＩＬに異常がなく、副流ＩＳが定電流ＩＣＣ以下である場合は、コンデンサＣ１に蓄積される電荷はカレントミラー回路１１により全て放電されてしまう。このため、副流ＩＳによってコンデンサＣ１は充電されず、コンデンサＣ１の両端電圧は０Ｖのままである。これに対して、車載バッテリＶＢから負荷１０までの間の電源線にデッドショートやレアショートが生じ、負荷電流ＩＬが上昇すると、これに伴い副流ＩＳも上昇する。そして、その結果、副流ＩＳが定電流ＩＣＣを超えると、カレントミラー回路１１の放電能力を超えた副流ＩＳが供給されるため、カレントミラー回路１１により放電しきれなかった電荷がコンデンサＣ１に蓄積され始め、コンデンサＣ１の両端電圧が上昇する。
【００２５】
なお、副流ＩＳが定電流ＩＣＣを越え始めてから時間ｔ経過後のコンデンサＣ１の両端電圧ＶＣ１は以下の式（６）で表される。
ＶＣ１＝（ＩＳ−ＩＣＣ）×ｔ／Ｃ１ …（６）
両端電圧ＶＣ１の上昇の結果、両端電圧ＶＣ１が基準電圧Ｖrefを上回ると、コンパレータＣＰの出力がＬレベルからＨレベルに転じる。これにより、トランジスタＴｒ４がオンして、出力端Ｔ２からＨレベルの異常信号Ｓ２が出力される。
【００２６】
このとき、副流ＩＳが定電流ＩＣＣを越え始めてから異常信号Ｓ２を出力するまでの時間ｔｓｔは、以下の式（７）で表される。
ｔｓｔ＝Ｖref×Ｃ１／｛ＩＳ−ＩＣＣ｝
＝Ｖref×Ｃ１／｛ＩＭ／ｎ−ＩＣＣ｝ …（７）
【００２７】
ところで、上述した式（５）は、ＯＰアンプＯＰ１の入力オフセット電圧Ｖｏｓ１、ＯＰアンプＯＰ２の入力オフセット電圧Ｖｏｓ２が０のときの値であった。次に、ＯＰアンプＯＰ１、ＯＰ２にそれぞれ入力オフセット電圧Ｖｏｓ１、Ｖｏｓ２が生じているときの副流ＩＳを求めてみる。今、メインＦＥＴＱ１１のオン抵抗をＲｏｎｍ、センスＦＥＴＱ１２のオン抵抗をＲｏｎｓとすると、メインＦＥＴＱ１１のソース電圧Ｖｓｍは下記の式（８）で表される。
Ｖｓｍ＝ＶＢ−Ｒｏｎｍ×ＩＭ …（８）
また、センスＦＥＴＱ１２のソース電圧Ｖｓｓは下記の式（９）で表される。
Ｖｓｓ＝ＶＢ−Ｒｏｎｓ×ＩＳ …（９）
【００２８】
上述したセンスＦＥＴＱ１２のソース電圧Ｖｓｓは、ＯＰアンプＯＰ２により１倍に増幅されて、ＯＰアンプＯＰ１の逆相入力に供給される。このとき、ＯＰアンプＯＰ２に入力オフセット電圧Ｖｏｓ２が生じていると、ＯＰアンプＯＰ２の出力は、ソース電圧Ｖｓｓを１倍に増幅してさらに入力オフセット電圧Ｖｏｓ２を加算した値となる。結果、下記の式（１０）に示すＯＰアンプＯＰ２の出力がＯＰアンプＯＰ１の逆相入力Ｖｉｎ（−）に供給される。
Ｖｉｎ（−）＝Ｖｓｓ＋Ｖｏｓ２ …（１０）
式（１０）に式（９）を代入すると式（１１）が得られる。
Ｖｉｎ（−）＝ＶＢ−Ｒｏｎｓ×ＩＳ＋Ｖｏｓ２ …（１１）
【００２９】
一方、ＯＰアンプＯＰ１の正相入力Ｖｉｎ（＋）には、メインＦＥＴＱ１１のソース電圧Ｖｓｍが供給されている。よって、下記の式（１２）が得られる。
Ｖｉｎ（＋）＝Ｖｓｍ …（１２）
ＯＰアンプＯＰ１とトランジスタＴｒ１とのフィードバック作用により、ＯＰアンプＯＰ１の逆相入力Ｖｉｎ（−）と正相入力Ｖｉｎ（＋）と電圧が一致するようにＯＰアンプＯＰ１が動作するが、下記の式（１３）に示すように実際にはＯＰアンプＯＰ１の逆相入力Ｖｉｎ（−）と正相入力Ｖｉｎ（＋）との間に入力オフセット電圧Ｖｏｓ１の電圧差が生じる。
Ｖｉｎ（−）＝Ｖｉｎ（＋）＋Ｖｏｓ１…（１３）
この式（１３）に式（１２）を代入すると式（１４）が得られる。
Ｖｉｎ（−）＝Ｖｓｍ＋Ｖｏｓ１ …（１４）
上記式（１４）に式（８）、（１１）を代入してまとめると、下記の式（１５）が得られる。
ＩＳ＝（Ｒｏｎｍ／Ｒｏｎｓ）×ＩＭ＋（Ｖｏｓ２−Ｖｏｓ１）／Ｒｏｎｓ …（１５）
【００３０】
上述した入力オフセット電圧Ｖｏｓ１、Ｖｏｓ２は、主に素子の配向のズレと素子を形成するための不純物の濃度がズレることにより生じる。そのため、上述したようにＯＰアンプＯＰ１及びＯＰ２を同一の内部回路から構成し、かつ、同一の半導体基板上に設けることにより、ＯＰアンプＯＰ１及びＯＰ２が互いにごく近い場所で同じ配向とされる。これにより、ＯＰアンプＯＰ１とＯＰアンプＯＰ２とには同じような入力オフセット電圧が生じる（∵Ｖｏｓ１≒Ｖｏｓ２）。そのため、式（１５）の第２項は消えて副流ＩＳはメインＦＥＴＱ１１とセンスＦＥＴＱ１２のオン抵抗比（Ｒｏｎｍ／Ｒｏｎｓ）のみによって決まり、ＯＰアンプＯＰ１の入力オフセット電圧Ｖｏｓ１のバラツキの影響を受けなくなる。
【００３１】
また、式（９）、（１１）、（１４）より、
Ｖｓｓ＋Ｖｏｓ１＝Ｖｓｍ＋Ｖｏｓ２ …（１６）
となるが、上述したようにＶｏｓ１とＶｏｓ２とが等しいのでＶｓｓとＶｓｍも等しくなることがわかる。同一の半導体基板上に作られたＭＯＳＦＥＴＱ１は同一工程を経て作られるため、同じチャンネル温度で同じゲート電圧が与えられていればすべて同じオン抵抗を持つとみなすことができる。メインＦＥＴＱ１１とセンスＦＥＴＱ１２はゲートが共通で、ソース電圧も等しくなるので、オン抵抗の比がセル数の比ｎの逆数と一致する。そのため式（１５）は
ＩＳ＝ＩＭ／ｎ …（１７）
となり、ｎは設計で決まる値なので副流ＩＳはＭＯＳＦＥＴＱ１のオン抵抗のばらつきの影響も受けなくなる。ゲート電圧が大きいときはオン抵抗のばらつきに対する入力オフセット電圧の影響は小さいが、ゲート電圧が小さくＭＯＳＦＥＴＱ１が飽和領域で動作しているようなときは入力オフセット電圧の影響が無視できなくなるので、本発明の効果が大きい。
【００３２】
なお、上述した実施形態では、定電流ＩＣＣが温度によりほとんど変化しないようにしている。しかしながら、例えば抵抗Ｒ２に正の温度特性を持たせるなどして、周囲温度が高くなったときは定電流ＩＣＣを減少させて、カレントミラー回路１１による放電量を低くし、早めに異常検出ができるようにしてもよい。
【００３３】
また、ＭＯＳＦＥＴＱ１として、加熱遮断機能をもたせたものを用いてもよい。具体的には、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間に遮断用ＦＥＴを設ける。さらに、温度が上がるに従って下がるダイオードの順方向電圧と基準電圧とを比較するコンパレータの出力を遮断用ＦＥＴのゲートに供給する。これにより、温度が上がってダイオードの順方向電圧が基準電圧を下回るとコンパレータが遮断用ＦＥＴを導通して、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間が短絡される。そして、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２がオフになるため、負荷電流ＩＬの供給が遮断される。一方、温度が下がってダイオードの順方向電圧が基準電圧を上回るとコンパレータが遮断用ＦＥＴを非導通状態にする。これにより、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２のゲート−ソース間の短絡が解除されるため、再びメインＦＥＴＱ１１及びセンスＦＥＴＱ１２がオンになって、負荷電流ＩＬが供給される。
【００３４】
また、上述した実施形態では、過電流が流れると異常信号Ｓ２を発生するものであったが、本発明はこれに限ったものではない。例えば、コンパレータＣＰの出力をフリップフロップ回路に入力し、フリップフロップ回路のＱ出力を入力端Ｔ１とグランドとの間に設けたトランジスタのベースに供給するようにしてもよい。以上のように構成することにより、コンパレータＣＰからＨレベルの異常信号Ｓ２が出力されると、フリップフロップ回路のＱ出力もＨレベルとなり、トランジスタがオンして入力端Ｔ１がグランドに短絡される。これにより、メインＦＥＴＱ１１及びセンスＦＥＴＱ１２がオフ状態となり、負荷電流ＩＬが遮断される。Ｑ出力はリセット信号が供給されるまでＨレベルを維持するので、一旦異常が検出されると負荷電流ＩＬの供給が遮断され、その状態を保持することができる。また、異常検出装置１の一部又は全部をシリコンチップに集積化してもよい。
【００３５】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００３６】
１０ 負荷
Ｑ１１ メインＦＥＴ（第１電界効果トランジスタ）
Ｑ１２ センスＦＥＴ（第２電界効果トランジスタ）
ＶＢ 車載バッテリ（直流電源）
ＯＰ１ ＯＰアンプ（第１演算増幅器）
ＯＰ２ ＯＰアンプ（第２演算増幅器）
【特許請求の範囲】
【請求項１】
直流電源と負荷との間に接続された第１電界効果トランジスタと、ドレイン及びゲートがそれぞれ前記第１電界効果トランジスタのドレイン及びゲートに接続された第２電界効果トランジスタと、前記第１電界効果トランジスタ及び前記第２電界効果トランジスタのソース電圧がそれぞれ正相入力及び逆相入力に供給されると共に出力が逆相入力にフィードバックされた第１演算増幅器と、を備え、前記直流電源から負荷に流れる負荷電流に応じた検出電流が前記第２電界効果トランジスタのソースから出力される電流検出装置において、
前記第２電界効果トランジスタのソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされた増幅率１の第２演算増幅器をさらに備え、
前記第２演算増幅器の出力を前記第１演算増幅器の逆相入力に接続して、前記第２電界効果トランジスタのソース電圧が前記第２演算増幅器を介して前記第１演算増幅器の逆相入力に供給されるように設けられた
ことを特徴とする電流検出装置。
【請求項２】
前記第１演算増幅器及び前記第２演算増幅器が、同一の内部回路から構成され、かつ、同一の半導体基板上に設けられている
ことを特徴とする請求項１に記載の電流検出装置。
【請求項１】
直流電源と負荷との間に接続された第１電界効果トランジスタと、ドレイン及びゲートがそれぞれ前記第１電界効果トランジスタのドレイン及びゲートに接続された第２電界効果トランジスタと、前記第１電界効果トランジスタ及び前記第２電界効果トランジスタのソース電圧がそれぞれ正相入力及び逆相入力に供給されると共に出力が逆相入力にフィードバックされた第１演算増幅器と、を備え、前記直流電源から負荷に流れる負荷電流に応じた検出電流が前記第２電界効果トランジスタのソースから出力される電流検出装置において、
前記第２電界効果トランジスタのソース電圧が正相入力に供給されると共に出力が逆相入力にフィードバックされた増幅率１の第２演算増幅器をさらに備え、
前記第２演算増幅器の出力を前記第１演算増幅器の逆相入力に接続して、前記第２電界効果トランジスタのソース電圧が前記第２演算増幅器を介して前記第１演算増幅器の逆相入力に供給されるように設けられた
ことを特徴とする電流検出装置。
【請求項２】
前記第１演算増幅器及び前記第２演算増幅器が、同一の内部回路から構成され、かつ、同一の半導体基板上に設けられている
ことを特徴とする請求項１に記載の電流検出装置。
【図１】
【図２】
【図２】
【公開番号】特開２０１０−１９９８２９（Ｐ２０１０−１９９８２９Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−４０８９０（Ｐ２００９−４０８９０）
【出願日】平成２１年２月２４日（２００９．２．２４）
【出願人】（０００００６８９５）矢崎総業株式会社 (7,019)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２４日（２００９．２．２４）
【出願人】（０００００６８９５）矢崎総業株式会社 (7,019)
【Ｆターム（参考）】
[ Back to top ]