ＭＯＳトランジスタのシミュレーションパラメータの抽出方法
【課題】ゲートとドレインとの重なり部分の容量であるゲートオーバーラップ容量を精度よく抽出する。
【解決手段】本発明の一態様に係るシミュレーションパラメータの抽出方法は、コンタクトプラグ数のみが異なる複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して真のゲートオーバーラップ容量を含む測定値を求め、コンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータを変化させてシミュレーションを行って得られるコンタクトプラグとゲートとの間のコンタクト寄生容量を測定値から減算することによりゲートオーバーラップ容量演算値を求め、当該ゲートオーバーラップ容量演算値がコンタクトプラグの数によらず略一定となるモデルパラメータにおける当該ゲートオーバーラップ容量演算値を真のゲートオーバーラップ容量として抽出する。
【解決手段】本発明の一態様に係るシミュレーションパラメータの抽出方法は、コンタクトプラグ数のみが異なる複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して真のゲートオーバーラップ容量を含む測定値を求め、コンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータを変化させてシミュレーションを行って得られるコンタクトプラグとゲートとの間のコンタクト寄生容量を測定値から減算することによりゲートオーバーラップ容量演算値を求め、当該ゲートオーバーラップ容量演算値がコンタクトプラグの数によらず略一定となるモデルパラメータにおける当該ゲートオーバーラップ容量演算値を真のゲートオーバーラップ容量として抽出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタのシミュレーションを行う際に用いられるパラメータの抽出方法に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタのシミュレーションにおいて、ゲートオーバーラップ容量は物理的に重要なパラメータの一つである。ゲートオーバーラップ容量は、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり（オーバーラップ）部分の容量である。ゲートオーバーラップ容量の値は、実際のＭＯＳトランジスタを用いた半導体装置の動作速度に非常に大きな影響を及ぼす。このため、ゲートオーバーラップ容量の値を正確に求めることが望まれている。
【０００３】
ゲートオーバーラップ容量を求めるために、ＴＥＧ（Test Element Group）パターンが用いられている。ＴＥＧパターンには、ゲート、ソース、ドレインを含むＭＯＳトランジスタと、ソース及びドレイン上に設けられ、当該ソース、ドレインと電気的に接続されるコンタクトプラグとが形成されている。ゲートとコンタクトプラグとにテスタを接続して容量が測定される。これにより得られる測定値には、求めたいゲートオーバーラップ容量に加えて、コンタクトプラグとゲートとの間のコンタクト寄生容量が含まれる。
【０００４】
この測定値からゲートオーバーラップ容量を抽出する方法としては、以下の方法が知られている。その方法は、コンタクト寄生容量をＴＣＡＤ（Technology Computer Aided Design）等を用いたシミュレーションにより見積もり、コンタクト寄生容量を含んだ測定値からシミュレーションで求めたコンタクト寄生容量の値を減算することにより、ゲートオーバーラップ容量を算出する方法である。この方法では、コンタクトプラグとゲートとの間の距離が狭く、コンタクト寄生容量の影響を無視できない場合でも、ゲートオーバーラップ容量を算出することができる。
【０００５】
実際のコンタクトプラグの形状は、ウエハごとに形状が異なる場合がある。正確なコンタクト寄生容量を求めるためには、実際に測定したＭＯＳトランジスタの断面を観察し、その形状をシミュレータに入力する必要がある。従って、実際のＭＯＳトランジスタの断面形状を観察するため、測定したＴＥＧパターンを割る必要がある。ＴＥＧパターンを割った後には、そのＴＥＧパターンでの測定はできなくなってしまう。また、実際のＭＯＳトランジスタの断面形状の観察を行うための工数が増加する。
【０００６】
さらに、ＭＯＳトランジスタの断面形状をシミュレータに正確に入力することは困難である。現実的には、断面観察結果から読み取られるコンタクトプラグの形状から、単にコンタクトプラグの太り、細り程度の形状変動のみを考慮した単純な四角柱形状に置き換えてシミュレータに入力するにとどめている。
【０００７】
このため、実際のＭＯＳトランジスタの断面形状とシミュレータに入力される形状との違いにより、求められるコンタクト寄生容量と実際のコンタクト寄生容量とに誤差が生じていることが考えられる。仮に、ＭＯＳトランジスタの断面形状を正確に入力できたとしても、コンタクト寄生容量が正しく見積もられているかどうかの判断を行うことができない。
【０００８】
また、隣接するゲート間の距離（ゲートスペース）、すなわち、ゲートとコンタクトプラグとの距離が変化すると、ゲートオーバーラップ長が変化する報告がされている。特に、狭いゲートスペース時、すなわちゲートコンタクトプラグとの距離が狭い時に、ゲートスペースが広いときに比べゲートオーバーラップ長の変動量が顕著になるため、ゲートスペースが狭いときのオーバーラップ寄生容量の正確な値を抽出する方法の確立が望まれている。
【０００９】
また、特許文献１には、拡散層抵抗モデルを用いてシミュレーションを行うことにより、拡散層抵抗を抽出する方法が記載されている。特許文献１では、抽出精度の確認を行うために、コンタクトプラグの数及び配置を変化させたレイアウトパターンを用いて確認を行っている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−２２５５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
このように、従来のゲートオーバーラップ容量を抽出する方法では、実際のＭＯＳトランジスタの断面形状の観察を行うことなく、ゲートオーバーラップ容量を正しく抽出することが難しいという問題がある。
【課題を解決するための手段】
【００１２】
本発明の一態様に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法は、ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるシミュレーションパラメータのうち、ゲートとソース及びドレインとの重なり部分の容量である真のゲートオーバーラップ容量を抽出する方法であって、ソース及びドレインに配置され、前記ソース又はドレインに電気的に接続されるコンタクトプラグの数が異なり、前記コンタクトプラグの数以外のレイアウトは一定である複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して前記真のゲートオーバーラップ容量を含む測定値を求め、前記複数のレイアウトパターンのそれぞれについて、コンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータを変化させてシミュレーションを行って得られるコンタクトプラグとゲートとの間のコンタクト寄生容量を前記測定値から減算することによりゲートオーバーラップ容量演算値を求め、前記ゲートオーバーラップ容量演算値が前記コンタクトプラグの数によらず略一定となる前記モデルパラメータにおける当該ゲートオーバーラップ容量演算値を真のゲートオーバーラップ容量として抽出する。
【００１３】
本発明では、ＭＯＳトランジスタの真のゲートオーバーラップ容量は、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり部分の形状が変化しなければ、それ以外の形状（コンタクトプラグの数、コンタクトプラグ−ゲート間の距離等）が変化しても一定であるという物理的な法則を用いている。コンタクトプラグの数のみが異なるレイアウトパターンを用いて、ゲートオーバーラップ容量測定値のコンタクトプラグ数依存性を求めるとともに、コンタクトプラグ−ゲート間の距離等のコンタクトプラグの形状のみを変化させて、コンタクトプラグ−ゲート間の寄生容量を正確に見積もることができる。このため、コンタクトプラグとゲートとの間の寄生容量の影響を無視できない場合にも、実際のＭＯＳトランジスタの断面形状の観察を行うことなく、真のゲートオーバーラップ容量を正しく抽出することができる。
【発明の効果】
【００１４】
本発明によれば、ＭＯＳトランジスタのシミュレーションパラメータを精度よく抽出することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法により抽出される真のゲートオーバーラップ容量を説明するための図である。
【図２】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法を説明するためのフロー図である。
【図３Ａ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図３Ｂ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図３Ｃ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図３Ｄ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図４Ａ】コンタクトプラグの形状を変化させる例について説明する図である。
【図４Ｂ】コンタクトプラグの形状を変化させる例について説明する図である。
【図５】コンタクトプラグの個数に対する容量の変化を示す図である。
【図６】コンタクトプラグの形状を変化させた場合の、コンタクトプラグの個数に対するゲートオーバーラップ容量の変化を説明する図である。
【図７Ａ】実施の形態２に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図７Ｂ】実施の形態２に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図８】ゲート間距離に対するゲートオーバーラップ容量の変化を示す図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
本発明の実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法について、図を参照して説明する。本発明は、ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるパラメータのうち、ゲートとドレインとの重なり部分の容量である真のゲートオーバーラップ容量を求める方法に関する。
【００１７】
図１は、ＭＯＳトランジスタの構成の一部を模式的に示す断面図である。図１に示すように、半導体基板のウェル１１内には、一定の間隔を隔ててソース１２、ドレイン１３が設けられている。ソース１２、ドレイン１３との間のウェル１１上には、ゲート絶縁膜１４を介して、ゲート１５が設けられている。
【００１８】
ソース１２、ドレイン１３上には、それぞれコンタクトプラグ１６が設けられている。コンタクトプラグ１６は、ソース１２、ドレイン１３とゲート１５上に絶縁膜を介して形成される配線（不図示）とを電気的に接続する。コンタクトプラグ１６は、ゲート１５と一定の間隔をあけて設けられている。本発明では、ゲート１５とドレイン１３との重なり部分に発生する寄生容量である真のゲートオーバーラップ容量Ｃｏｖを求める。
【００１９】
ゲート１５とコンタクトプラグ１６とにテスタを接続して容量を測定すると、測定値Ｃｍｅａｓ０には真のゲートオーバーラップ容量Ｃｏｖに加えて、ゲート１５とコンタクトプラグ１６との間の寄生容量であるコンタクト寄生容量Ｃｃｔが含まれる。コンタクトプラグ１６とゲート１５との間の距離が狭い場合には、コンタクト寄生容量Ｃｃｔが無視できない。
【００２０】
本発明では、ＭＯＳトランジスタの真のゲートオーバーラップ容量Ｃｏｖは、コンタクトプラグ１６の数が変化しても、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり部分の形状が変化しなければ一定であるという物理的な法則を用いて、コンタクト寄生容量Ｃｃｔを正確に見積もり、測定値Ｃｍｅａｓ０から排除することにより、正確な真のゲートオーバーラップ容量Ｃｏｖを求める。
【００２１】
以下、本発明に係るシミュレーションパラメータの抽出方法について、具体的に説明する。図２は、本実施の形態に係るシミュレーションパラメータの抽出方法を説明するためのフロー図である。図２に示すように、まず、コンタクトプラグ１６の数が異なるレイアウトパターン（ＴＥＧパターン）を準備する（Ｓ１）。
【００２２】
図３Ａ〜３Ｃは、本実施の形態において用いられるＴＥＧパターンの構成を示す上面図である。これらのＴＥＧパターンでは、複数のＭＯＳトランジスタが直列に接続されている。ここでは、５つのゲート１５が設けられた例を示している。これらのゲート１５は、所定のゲート間距離を隔てて互いに平行に延在する。互いに直列に接続されたＭＯＳトランジスタの２つのゲート１５に挟まれたソース１２、ドレイン１３はそれぞれ共通になっている。
【００２３】
図３Ａに示すＴＥＧパターン１０Ａでは、１つのソース１２、ドレイン１３にそれぞれコンタクトプラグ１６が８個設けられている。図３Ｂに示すＴＥＧパターン１０Ｂでは、１つのソース１２、ドレイン１３にそれぞれコンタクトプラグ１６が６個設けられている。図３Ｃに示すＴＥＧパターン１０Ｃでは、１つのソース１２、ドレイン１３にそれぞれコンタクトプラグ１６が４個設けられている。
【００２４】
ＴＥＧパターン１０Ａ〜１０Ｃでは、コンタクトプラグ１６の個数のみが異なり、他のレイアウト形状については一定である。すなわち、ＴＥＧパターン１０Ａ〜１０Ｃにおいて、コンタクトプラグ１６とゲート１５との距離ｘは一定である。また、それぞれのＴＥＧパターンにおいて、コンタクトプラグ１６は略等間隔に配置されている。
【００２５】
さらに、コンタクトプラグ１６とソース１２又はドレイン１３の拡散領域の端部との距離ｙは、ＴＥＧパターン１０Ａ〜１０Ｃにおいて一定であることが好ましい。これは、ソース１２及びドレイン１３の拡散領域の端部での周辺効果の影響を小さくするためである。
【００２６】
なお、図３Ａ〜３Ｃでは、コンタクトプラグ１６とソース１２又はドレイン１３の拡散領域の端部との距離が一定である例について説明したが、これに限定されるものではない。例えば、図３Ａにおけるコンタクトプラグ１６の位置のままで、コンタクトプラグ１６の数を下側から減らしてもよい。すなわち、コンタクトプラグ１６とソース１２又はドレイン１３の拡散領域の端部との距離が変化しても構わない。
【００２７】
また、本実施の形態では、コンタクトプラグ１６の数の異なる、３つのＴＥＧパターンを準備したが、これに限定されない。コンタクトプラグ数の異なる２つ以上のＴＥＧパターンを準備すればよい。
【００２８】
このようなＴＥＧパターン１０Ａ〜１０Ｃのそれぞれについて、所定のバイアス電圧（Ｖｇ、Ｖｄ）におけるゲート１５とドレイン１３上のコンタクトプラグ１６にテスタを接続し、容量を測定する（Ｓ２）。これにより、容量の測定値Ｃｍｅａｓ０のコンタクトプラグ数依存性がわかる。
【００２９】
所定のバイアス電圧（Ｖｇ、Ｖｄ）は、例えば、ゲート１５下のウェル１１にチャネルが形成されない値とする。チャネルが形成されると、真のゲートオーバーラップ容量よりも大きい容量がゲート１５とウェル１１との間に形成され、真のゲートオーバーラップ容量を正確に測定することができなくなるからである。
【００３０】
通常、ＭＯＳトランジスタは、Ｖｇ＝０Ｖ、Ｖｄ＝０Ｖのときにチャネルがオフとなる。従って、所定のバイアス電圧をＶｇ＝０Ｖ、Ｖｄ＝０Ｖとすることができる。なお、ＭＯＳトランジスタの製造バラツキにより、Ｖｇ＝０Ｖ、Ｖｄ＝０Ｖのときにチャネルがオフとならない場合がある。
【００３１】
従って、複数のＴＥＧパターンのそれぞれについて、Ｖｇ、Ｖｄを変化させて容量を測定し、この測定される容量が最も小さくなる、すなわち、チャネルがオフとなるＶｇ、Ｖｄを決定するようにしてもよい。
【００３２】
図５に、コンタクトプラグ１６の個数に対する容量の変化を示す。図５中、容量の測定値Ｃｍｅａｓ０を黒丸で示す。図５から分かるように、測定値Ｃｍｅａｓ０は、コンタクトプラグ１６の数が多くなるに大きくなる。
【００３３】
次に、図３Ｄに示すＴＥＧパターン１０Ｄを用いて、キャリブレーションを行う（Ｓ３）。実際の測定においては、寄生容量は、ゲート１５−コンタクトプラグ１６間だけではなく、測定対象とするＭＯＳトランジスタとテスタとの間にある他の配線、金属層、Ｖｉａホール等の間にも発生している。このコンタクト寄生容量Ｃｃｔ以外の寄生容量をＣｗｉｒｅとする。
【００３４】
本実施の形態では、図３Ｄに示すように、ソース１２、ドレイン１３上にコンタクトプラグ１６が設けられていないＴＥＧパターン１０Ｄを用いて寄生容量Ｃｗｉｒｅを測定し、測定値Ｃｍｅａｓ０から事前に減算しておく。
Ｃｍｅａｓ１＝Ｃｍｅａｓ０−Ｃｗｉｒｅ・・・（１）
【００３５】
これにより、Ｃｍｅａｓ１には、求めたい真のゲートオーバーラップ容量Ｃｏｖとコンタクト寄生容量Ｃｃｔのみが含まれることとなる。なお、Ｃｗｉｒｅが小さい場合には、キャリブレーションは行わなくてもよい。
【００３６】
キャリブレーションを行った後、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）を求める（ｋは、所定の形状変数（モデルパラメータ））（Ｓ４）。具体的には、まず、測定を実施した上述のＴＥＧパターン１０Ａ〜１０Ｃのそれぞれの設計形状をＴＣＡＤ（デバイスシミュレータもしくは容量抽出シミュレータ）等のシミュレータに入力し、設計コンタクト寄生容量Ｃｃｔ（ｋ）をそれぞれのコンタクト数ごとに求める。
【００３７】
これにより得られたＴＥＧパターン１０Ａ〜１０Ｃにそれぞれ対応する設計コンタクト寄生容量Ｃｃｔ（ｋ）を、それぞれのＣｍｅａｓ１から減算する。これにより得られる値が設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）である。
Ｃｏｖ（ｋ）＝Ｃｍｅａｓ１−Ｃｃｔ（ｋ）・・・（２）
【００３８】
そして、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）がコンタクト数によらず一定であるか否かを判断する（Ｓ５）。設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）が、コンタクト数によらず略一定である場合には（Ｓ５ＹＥＳ）、この設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）が求めたい真のゲートオーバーラップ容量Ｃｏｖとなる（Ｓ７）。上述の通り、真のゲートオーバーラップ容量Ｃｏｖは、コンタクトプラグ１６の数が変化しても、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり部分の形状が変化しなければ一定であるからである。
【００３９】
この場合、ＴＥＧパターン１０Ａ〜１０Ｃに形成されているコンタクトプラグ１６等の形状が略設計値通りに形成されており、設計コンタクト寄生容量Ｃｃｔ（ｋ）の値も正確であると考えられる。
【００４０】
一方、図５に白四角で示すように、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）が、コンタクト数に依存して変化する場合には（Ｓ５ＮＯ）、ＴＥＧパターン１０Ａ〜１０Ｃに形成されているコンタクトプラグ１６等の形状が略設計値通りに形成されておらず、設計コンタクト寄生容量Ｃｃｔ（ｋ）の値も正確ではないことが考えられる。
【００４１】
そこで、図５の白丸で示すように、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）がコンタクトプラグ１６の個数によらず一定となるような、コンタクト寄生容量の演算値Ｃｃｔ（ｋ）を求める。この場合、シミュレータに入力したコンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータｋにｋとは異なるｋ'を代入し、それぞれのＴＥＧパターンに対応するコンタクト寄生容量の演算値Ｃｃｔ（ｋ）を再計算する（Ｓ６）。
【００４２】
コンタクトプラグ１６とゲート１５との間の寄生容量を求めるためのモデルパラメータとしては、例えば、コンタクトプラグ１６の太さや、テーパー角、コンタクトプラグ１６とゲート１５との間の誘電率等が挙げられる。
【００４３】
本実施の形態においては、コンタクトプラグ１６とゲート１５との間の寄生容量を求めるためのモデルパラメータの一例として、コンタクトプラグ１６の太さを変更する例について説明する。図４Ａ、４Ｂに、コンタクトプラグ１６の形状を変化させた例を示す。図４Ａ、４Ｂにおいて、コンタクトプラグ１６の設計値を破線で示している。
【００４４】
図４Ａでは、矩形状のコンタクトプラグ１６の一辺の長さをΔＣＴずつ長くしている。これにより、コンタクトプラグ１６とゲート１５との間の距離が短くなる。図４Ｂでは、矩形状のコンタクトプラグ１６の一辺の長さをΔＣＴずつ短くしている。これにより、コンタクトプラグ１６とゲート１５との間の距離が長くなる。ここでは、コンタクトプラグ１６の一辺の長さを長くした場合を＋、短くした場合を−とする。
【００４５】
例えば、コンタクトプラグ１６の設計形状が、ソース１２、ドレイン１３上において一辺１００ｎｍ正方形である四角柱であるとする。コンタクトプラグ１６の一辺が設計値通りの１００ｎｍの場合をΔＣＴ＝０とする。このとき得られるゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ＝０）は、上述した設計ゲートオーバーラップ容量である。
【００４６】
コンタクトプラグ１６の一辺を、ΔＣＴ＝−５ｎｍのとき９０ｎｍ、ΔＣＴ＝−２．５ｎｍのとき９５ｎｍ、ΔＣＴ＝＋２．５ｎｍのとき１０５ｎｍ、ΔＣＴ＝＋５ｎｍのとき１１０ｎｍ、ΔＣＴ＝＋７．５ｎｍのとき１１５ｎｍと、シミュレーションパラメータを変更する。
【００４７】
このときのΔＣＴのそれぞれの条件においてシミュレーションを実行することにより、コンタクトプラグ１６の数が異なる複数のＴＥＧパターンのそれぞれについてのコンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ）が得られる。
【００４８】
そして、Ｓ４に戻り、得られたコンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ）を、Ｃｍｅａｓ１から減算して、ゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）を求める（Ｃｏｖ（ΔＣＴ）＝Ｃｍｅａｓ１−Ｃｃｔ（ΔＣＴ））。
【００４９】
そして、ゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）が、コンタクトプラグ１６の個数によらず一定か否かを判断する（Ｓ５）。ゲートオーバーラップ容量の演算値Ｃｏｖ（ｋ）がコンタクトプラグ１６の個数によらず一定である場合に（Ｓ５ＹＥＳ）、このＣｏｖ（ｋ）を求めたい真のゲートオーバーラップ容量Ｃｏｖとする（Ｓ７）。
【００５０】
図６に、コンタクトプラグ１６の数に対するゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）の変化を示す。図６において、横軸がコンタクトプラグ１６の個数であり、縦軸はゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）を示している。
【００５１】
図６から分かるように、コンタクトプラグ１６の一辺の長さを１１５ｎｍ（ΔＣＴ＝＋７．５）とすることにより、コンタクトプラグ１６の個数によらず、ゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ＝＋７．５）が略一定となる。
【００５２】
従って、ΔＣＴ＝＋７．５の条件のときに求めたコンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ＝＋７．５）が正確なコンタクト寄生容量の値であるとわかる。このように、本発明では、コンタクトプラグ１６の形状を正確に把握することができるため、コンタクトプラグ１６に関わる容量を正確に求めることが可能となる。例えば、ゲート１５とコンタクトプラグ１６との間の寄生容量であるコンタクト寄生容量Ｃｃｔを求めることが可能である。
【００５３】
また、コンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ＝＋７．５）をＣｍｅａｓ１から減算したゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ＝＋７．５）が求めたい正確な真のゲートオーバーラップ容量であると判断することができる。
【００５４】
このように、本実施の形態では、コンタクトプラグ１６とゲート１５との間の距離が変化しない場合には、コンタクトプラグ１６の個数を変化させても真のゲートオーバーラップ容量Ｃｏｖの値に影響がないという特徴を利用している。これにより、実際の測定に用いたＴＥＧパターンの断面観察をすることなく、ウエハごとに存在する形状のバラツキや、実際に形成された形状とシミュレータに入力されるパラメータの違いを排除したコンタクト寄生容量Ｃｃｔを求めることができる。また、これにより得られた正確なコンタクト寄生容量Ｃｃｔを用いて、正確な真のゲートオーバーラップ容量を抽出することが可能となる。
【００５５】
実施の形態２．
本発明の実施の形態２に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法について、図７Ａ、７Ｂ、８を参照して説明する。図７Ａ、７Ｂは、本実施の形態に係る抽出方法において用いられるＴＥＧパターンの構成を示す図である。ここでは、５つのゲート１５が設けられた例を示している。これらのゲート１５は、所定のゲート間距離を隔てて互いに平行に延在する。
【００５６】
本実施の形態では、隣接するゲート１５間の距離（ゲートスペース）が異なる複数のＴＥＧパターンを準備する。ここでは、図７Ａに示すゲートスペースがＧＳ０のＴＥＧパターン１０Ｅと、図７Ｂに示すゲートスペースがＧＳ１のＴＥＧパターン１０Ｆが用いられる。図７Ａ、７Ｂに示すように、ゲートスペースＧＳ０よりもゲートスペースＧＳ１のほうが大きい。すなわち、ＴＥＧパターン１０Ｅのゲート１５とコンタクトプラグ１６間の距離のほうが、ＴＥＧパターン１０Ｆのゲート１５とコンタクトプラグ１６間の距離が長い。
【００５７】
ＴＥＧパターン１０Ｅ、１０Ｆでは、ソース１２、ドレイン１３にそれぞれ８個ずつコンタクトプラグ１６が設けられている。これと同様に、コンタクトプラグ１６が６個でゲートスペースがＧＳ０、ＧＳ１のＴＥＧパターン、４個でゲートスペースがＧＳ０、ＧＳ１のＴＥＧパターンが準備される。すなわち、ゲートスペースＧＳ０でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンと、ゲートスペースＧＳ１でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンとが用いられる。
【００５８】
まず、ゲートスペースＧＳ０でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンを用いて、実施の形態１において説明した方法により真のゲートオーバーラップ容量Ｃｏｖを抽出する。そして、次に、ゲートスペースＧＳ１でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンを用いて、実施の形態１において説明した方法により真のゲートオーバーラップ容量Ｃｏｖを抽出する。
【００５９】
このようにして、ゲートスペースが異なる場合のそれぞれの真のゲートオーバーラップ容量Ｃｏｖの正確な値が求められる。図８に、ゲートスペースの変化に対する、真のゲートオーバーラップ容量Ｃｏｖの変化を示す。これにより、真のゲートオーバーラップ容量Ｃｏｖのゲートスペース依存性、すなわち、ゲート１５とコンタクトプラグ１６間距離依存性を求めることができる。
【００６０】
実施の形態１において説明したように、コンタクト寄生容量Ｃｃｔの影響が顕著に現れる狭いゲート１５−コンタクトプラグ１６間距離でのコンタクト寄生容量Ｃｃｔの影響を正確に排除することができる。このため、本実施の形態では、真のゲートオーバーラップ容量Ｃｏｖのゲートスペース依存性の有無及びその依存特性を正確に求めることが可能となる。
【００６１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。本発明は、ハードウェアの構成として実現することが可能である。また、本発明は、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。
【００６２】
この場合、当該コンピュータプログラムを記録媒体に記録して提供することが可能である。また、コンピュータプログラムをインターネットその他の通信媒体を介して伝送することにより提供することも可能である。
【００６３】
なお、記憶媒体には、例えば、フレキシブルディスク、ハードディスク、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、ＲＯＭカートリッジ、バッテリバックアップ付きＲＡＭメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性ＲＡＭカートリッジ等が含まれる。また、通信媒体には、電話回線等の有線通信媒体、マイクロ波回線等の無線通信媒体等が含まれる。
【符号の説明】
【００６４】
１０ ＴＥＧパターン
１１ ウェル
１２ ソース
１３ ドレイン
１４ ゲート絶縁膜
１５ ゲート
１６ コンタクトプラグ
Ｃｏｖ 真のゲートオーバーラップ容量
Ｃｃｔ コンタクト寄生容量
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタのシミュレーションを行う際に用いられるパラメータの抽出方法に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタのシミュレーションにおいて、ゲートオーバーラップ容量は物理的に重要なパラメータの一つである。ゲートオーバーラップ容量は、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり（オーバーラップ）部分の容量である。ゲートオーバーラップ容量の値は、実際のＭＯＳトランジスタを用いた半導体装置の動作速度に非常に大きな影響を及ぼす。このため、ゲートオーバーラップ容量の値を正確に求めることが望まれている。
【０００３】
ゲートオーバーラップ容量を求めるために、ＴＥＧ（Test Element Group）パターンが用いられている。ＴＥＧパターンには、ゲート、ソース、ドレインを含むＭＯＳトランジスタと、ソース及びドレイン上に設けられ、当該ソース、ドレインと電気的に接続されるコンタクトプラグとが形成されている。ゲートとコンタクトプラグとにテスタを接続して容量が測定される。これにより得られる測定値には、求めたいゲートオーバーラップ容量に加えて、コンタクトプラグとゲートとの間のコンタクト寄生容量が含まれる。
【０００４】
この測定値からゲートオーバーラップ容量を抽出する方法としては、以下の方法が知られている。その方法は、コンタクト寄生容量をＴＣＡＤ（Technology Computer Aided Design）等を用いたシミュレーションにより見積もり、コンタクト寄生容量を含んだ測定値からシミュレーションで求めたコンタクト寄生容量の値を減算することにより、ゲートオーバーラップ容量を算出する方法である。この方法では、コンタクトプラグとゲートとの間の距離が狭く、コンタクト寄生容量の影響を無視できない場合でも、ゲートオーバーラップ容量を算出することができる。
【０００５】
実際のコンタクトプラグの形状は、ウエハごとに形状が異なる場合がある。正確なコンタクト寄生容量を求めるためには、実際に測定したＭＯＳトランジスタの断面を観察し、その形状をシミュレータに入力する必要がある。従って、実際のＭＯＳトランジスタの断面形状を観察するため、測定したＴＥＧパターンを割る必要がある。ＴＥＧパターンを割った後には、そのＴＥＧパターンでの測定はできなくなってしまう。また、実際のＭＯＳトランジスタの断面形状の観察を行うための工数が増加する。
【０００６】
さらに、ＭＯＳトランジスタの断面形状をシミュレータに正確に入力することは困難である。現実的には、断面観察結果から読み取られるコンタクトプラグの形状から、単にコンタクトプラグの太り、細り程度の形状変動のみを考慮した単純な四角柱形状に置き換えてシミュレータに入力するにとどめている。
【０００７】
このため、実際のＭＯＳトランジスタの断面形状とシミュレータに入力される形状との違いにより、求められるコンタクト寄生容量と実際のコンタクト寄生容量とに誤差が生じていることが考えられる。仮に、ＭＯＳトランジスタの断面形状を正確に入力できたとしても、コンタクト寄生容量が正しく見積もられているかどうかの判断を行うことができない。
【０００８】
また、隣接するゲート間の距離（ゲートスペース）、すなわち、ゲートとコンタクトプラグとの距離が変化すると、ゲートオーバーラップ長が変化する報告がされている。特に、狭いゲートスペース時、すなわちゲートコンタクトプラグとの距離が狭い時に、ゲートスペースが広いときに比べゲートオーバーラップ長の変動量が顕著になるため、ゲートスペースが狭いときのオーバーラップ寄生容量の正確な値を抽出する方法の確立が望まれている。
【０００９】
また、特許文献１には、拡散層抵抗モデルを用いてシミュレーションを行うことにより、拡散層抵抗を抽出する方法が記載されている。特許文献１では、抽出精度の確認を行うために、コンタクトプラグの数及び配置を変化させたレイアウトパターンを用いて確認を行っている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−２２５５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
このように、従来のゲートオーバーラップ容量を抽出する方法では、実際のＭＯＳトランジスタの断面形状の観察を行うことなく、ゲートオーバーラップ容量を正しく抽出することが難しいという問題がある。
【課題を解決するための手段】
【００１２】
本発明の一態様に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法は、ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるシミュレーションパラメータのうち、ゲートとソース及びドレインとの重なり部分の容量である真のゲートオーバーラップ容量を抽出する方法であって、ソース及びドレインに配置され、前記ソース又はドレインに電気的に接続されるコンタクトプラグの数が異なり、前記コンタクトプラグの数以外のレイアウトは一定である複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して前記真のゲートオーバーラップ容量を含む測定値を求め、前記複数のレイアウトパターンのそれぞれについて、コンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータを変化させてシミュレーションを行って得られるコンタクトプラグとゲートとの間のコンタクト寄生容量を前記測定値から減算することによりゲートオーバーラップ容量演算値を求め、前記ゲートオーバーラップ容量演算値が前記コンタクトプラグの数によらず略一定となる前記モデルパラメータにおける当該ゲートオーバーラップ容量演算値を真のゲートオーバーラップ容量として抽出する。
【００１３】
本発明では、ＭＯＳトランジスタの真のゲートオーバーラップ容量は、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり部分の形状が変化しなければ、それ以外の形状（コンタクトプラグの数、コンタクトプラグ−ゲート間の距離等）が変化しても一定であるという物理的な法則を用いている。コンタクトプラグの数のみが異なるレイアウトパターンを用いて、ゲートオーバーラップ容量測定値のコンタクトプラグ数依存性を求めるとともに、コンタクトプラグ−ゲート間の距離等のコンタクトプラグの形状のみを変化させて、コンタクトプラグ−ゲート間の寄生容量を正確に見積もることができる。このため、コンタクトプラグとゲートとの間の寄生容量の影響を無視できない場合にも、実際のＭＯＳトランジスタの断面形状の観察を行うことなく、真のゲートオーバーラップ容量を正しく抽出することができる。
【発明の効果】
【００１４】
本発明によれば、ＭＯＳトランジスタのシミュレーションパラメータを精度よく抽出することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法により抽出される真のゲートオーバーラップ容量を説明するための図である。
【図２】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法を説明するためのフロー図である。
【図３Ａ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図３Ｂ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図３Ｃ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図３Ｄ】実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図４Ａ】コンタクトプラグの形状を変化させる例について説明する図である。
【図４Ｂ】コンタクトプラグの形状を変化させる例について説明する図である。
【図５】コンタクトプラグの個数に対する容量の変化を示す図である。
【図６】コンタクトプラグの形状を変化させた場合の、コンタクトプラグの個数に対するゲートオーバーラップ容量の変化を説明する図である。
【図７Ａ】実施の形態２に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図７Ｂ】実施の形態２に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法において用いられるＴＥＧパターンの構成を示す図である。
【図８】ゲート間距離に対するゲートオーバーラップ容量の変化を示す図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
本発明の実施の形態１に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法について、図を参照して説明する。本発明は、ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるパラメータのうち、ゲートとドレインとの重なり部分の容量である真のゲートオーバーラップ容量を求める方法に関する。
【００１７】
図１は、ＭＯＳトランジスタの構成の一部を模式的に示す断面図である。図１に示すように、半導体基板のウェル１１内には、一定の間隔を隔ててソース１２、ドレイン１３が設けられている。ソース１２、ドレイン１３との間のウェル１１上には、ゲート絶縁膜１４を介して、ゲート１５が設けられている。
【００１８】
ソース１２、ドレイン１３上には、それぞれコンタクトプラグ１６が設けられている。コンタクトプラグ１６は、ソース１２、ドレイン１３とゲート１５上に絶縁膜を介して形成される配線（不図示）とを電気的に接続する。コンタクトプラグ１６は、ゲート１５と一定の間隔をあけて設けられている。本発明では、ゲート１５とドレイン１３との重なり部分に発生する寄生容量である真のゲートオーバーラップ容量Ｃｏｖを求める。
【００１９】
ゲート１５とコンタクトプラグ１６とにテスタを接続して容量を測定すると、測定値Ｃｍｅａｓ０には真のゲートオーバーラップ容量Ｃｏｖに加えて、ゲート１５とコンタクトプラグ１６との間の寄生容量であるコンタクト寄生容量Ｃｃｔが含まれる。コンタクトプラグ１６とゲート１５との間の距離が狭い場合には、コンタクト寄生容量Ｃｃｔが無視できない。
【００２０】
本発明では、ＭＯＳトランジスタの真のゲートオーバーラップ容量Ｃｏｖは、コンタクトプラグ１６の数が変化しても、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり部分の形状が変化しなければ一定であるという物理的な法則を用いて、コンタクト寄生容量Ｃｃｔを正確に見積もり、測定値Ｃｍｅａｓ０から排除することにより、正確な真のゲートオーバーラップ容量Ｃｏｖを求める。
【００２１】
以下、本発明に係るシミュレーションパラメータの抽出方法について、具体的に説明する。図２は、本実施の形態に係るシミュレーションパラメータの抽出方法を説明するためのフロー図である。図２に示すように、まず、コンタクトプラグ１６の数が異なるレイアウトパターン（ＴＥＧパターン）を準備する（Ｓ１）。
【００２２】
図３Ａ〜３Ｃは、本実施の形態において用いられるＴＥＧパターンの構成を示す上面図である。これらのＴＥＧパターンでは、複数のＭＯＳトランジスタが直列に接続されている。ここでは、５つのゲート１５が設けられた例を示している。これらのゲート１５は、所定のゲート間距離を隔てて互いに平行に延在する。互いに直列に接続されたＭＯＳトランジスタの２つのゲート１５に挟まれたソース１２、ドレイン１３はそれぞれ共通になっている。
【００２３】
図３Ａに示すＴＥＧパターン１０Ａでは、１つのソース１２、ドレイン１３にそれぞれコンタクトプラグ１６が８個設けられている。図３Ｂに示すＴＥＧパターン１０Ｂでは、１つのソース１２、ドレイン１３にそれぞれコンタクトプラグ１６が６個設けられている。図３Ｃに示すＴＥＧパターン１０Ｃでは、１つのソース１２、ドレイン１３にそれぞれコンタクトプラグ１６が４個設けられている。
【００２４】
ＴＥＧパターン１０Ａ〜１０Ｃでは、コンタクトプラグ１６の個数のみが異なり、他のレイアウト形状については一定である。すなわち、ＴＥＧパターン１０Ａ〜１０Ｃにおいて、コンタクトプラグ１６とゲート１５との距離ｘは一定である。また、それぞれのＴＥＧパターンにおいて、コンタクトプラグ１６は略等間隔に配置されている。
【００２５】
さらに、コンタクトプラグ１６とソース１２又はドレイン１３の拡散領域の端部との距離ｙは、ＴＥＧパターン１０Ａ〜１０Ｃにおいて一定であることが好ましい。これは、ソース１２及びドレイン１３の拡散領域の端部での周辺効果の影響を小さくするためである。
【００２６】
なお、図３Ａ〜３Ｃでは、コンタクトプラグ１６とソース１２又はドレイン１３の拡散領域の端部との距離が一定である例について説明したが、これに限定されるものではない。例えば、図３Ａにおけるコンタクトプラグ１６の位置のままで、コンタクトプラグ１６の数を下側から減らしてもよい。すなわち、コンタクトプラグ１６とソース１２又はドレイン１３の拡散領域の端部との距離が変化しても構わない。
【００２７】
また、本実施の形態では、コンタクトプラグ１６の数の異なる、３つのＴＥＧパターンを準備したが、これに限定されない。コンタクトプラグ数の異なる２つ以上のＴＥＧパターンを準備すればよい。
【００２８】
このようなＴＥＧパターン１０Ａ〜１０Ｃのそれぞれについて、所定のバイアス電圧（Ｖｇ、Ｖｄ）におけるゲート１５とドレイン１３上のコンタクトプラグ１６にテスタを接続し、容量を測定する（Ｓ２）。これにより、容量の測定値Ｃｍｅａｓ０のコンタクトプラグ数依存性がわかる。
【００２９】
所定のバイアス電圧（Ｖｇ、Ｖｄ）は、例えば、ゲート１５下のウェル１１にチャネルが形成されない値とする。チャネルが形成されると、真のゲートオーバーラップ容量よりも大きい容量がゲート１５とウェル１１との間に形成され、真のゲートオーバーラップ容量を正確に測定することができなくなるからである。
【００３０】
通常、ＭＯＳトランジスタは、Ｖｇ＝０Ｖ、Ｖｄ＝０Ｖのときにチャネルがオフとなる。従って、所定のバイアス電圧をＶｇ＝０Ｖ、Ｖｄ＝０Ｖとすることができる。なお、ＭＯＳトランジスタの製造バラツキにより、Ｖｇ＝０Ｖ、Ｖｄ＝０Ｖのときにチャネルがオフとならない場合がある。
【００３１】
従って、複数のＴＥＧパターンのそれぞれについて、Ｖｇ、Ｖｄを変化させて容量を測定し、この測定される容量が最も小さくなる、すなわち、チャネルがオフとなるＶｇ、Ｖｄを決定するようにしてもよい。
【００３２】
図５に、コンタクトプラグ１６の個数に対する容量の変化を示す。図５中、容量の測定値Ｃｍｅａｓ０を黒丸で示す。図５から分かるように、測定値Ｃｍｅａｓ０は、コンタクトプラグ１６の数が多くなるに大きくなる。
【００３３】
次に、図３Ｄに示すＴＥＧパターン１０Ｄを用いて、キャリブレーションを行う（Ｓ３）。実際の測定においては、寄生容量は、ゲート１５−コンタクトプラグ１６間だけではなく、測定対象とするＭＯＳトランジスタとテスタとの間にある他の配線、金属層、Ｖｉａホール等の間にも発生している。このコンタクト寄生容量Ｃｃｔ以外の寄生容量をＣｗｉｒｅとする。
【００３４】
本実施の形態では、図３Ｄに示すように、ソース１２、ドレイン１３上にコンタクトプラグ１６が設けられていないＴＥＧパターン１０Ｄを用いて寄生容量Ｃｗｉｒｅを測定し、測定値Ｃｍｅａｓ０から事前に減算しておく。
Ｃｍｅａｓ１＝Ｃｍｅａｓ０−Ｃｗｉｒｅ・・・（１）
【００３５】
これにより、Ｃｍｅａｓ１には、求めたい真のゲートオーバーラップ容量Ｃｏｖとコンタクト寄生容量Ｃｃｔのみが含まれることとなる。なお、Ｃｗｉｒｅが小さい場合には、キャリブレーションは行わなくてもよい。
【００３６】
キャリブレーションを行った後、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）を求める（ｋは、所定の形状変数（モデルパラメータ））（Ｓ４）。具体的には、まず、測定を実施した上述のＴＥＧパターン１０Ａ〜１０Ｃのそれぞれの設計形状をＴＣＡＤ（デバイスシミュレータもしくは容量抽出シミュレータ）等のシミュレータに入力し、設計コンタクト寄生容量Ｃｃｔ（ｋ）をそれぞれのコンタクト数ごとに求める。
【００３７】
これにより得られたＴＥＧパターン１０Ａ〜１０Ｃにそれぞれ対応する設計コンタクト寄生容量Ｃｃｔ（ｋ）を、それぞれのＣｍｅａｓ１から減算する。これにより得られる値が設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）である。
Ｃｏｖ（ｋ）＝Ｃｍｅａｓ１−Ｃｃｔ（ｋ）・・・（２）
【００３８】
そして、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）がコンタクト数によらず一定であるか否かを判断する（Ｓ５）。設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）が、コンタクト数によらず略一定である場合には（Ｓ５ＹＥＳ）、この設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）が求めたい真のゲートオーバーラップ容量Ｃｏｖとなる（Ｓ７）。上述の通り、真のゲートオーバーラップ容量Ｃｏｖは、コンタクトプラグ１６の数が変化しても、ＭＯＳトランジスタのゲートとソース及びドレインとの重なり部分の形状が変化しなければ一定であるからである。
【００３９】
この場合、ＴＥＧパターン１０Ａ〜１０Ｃに形成されているコンタクトプラグ１６等の形状が略設計値通りに形成されており、設計コンタクト寄生容量Ｃｃｔ（ｋ）の値も正確であると考えられる。
【００４０】
一方、図５に白四角で示すように、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）が、コンタクト数に依存して変化する場合には（Ｓ５ＮＯ）、ＴＥＧパターン１０Ａ〜１０Ｃに形成されているコンタクトプラグ１６等の形状が略設計値通りに形成されておらず、設計コンタクト寄生容量Ｃｃｔ（ｋ）の値も正確ではないことが考えられる。
【００４１】
そこで、図５の白丸で示すように、設計ゲートオーバーラップ容量Ｃｏｖ（ｋ）がコンタクトプラグ１６の個数によらず一定となるような、コンタクト寄生容量の演算値Ｃｃｔ（ｋ）を求める。この場合、シミュレータに入力したコンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータｋにｋとは異なるｋ'を代入し、それぞれのＴＥＧパターンに対応するコンタクト寄生容量の演算値Ｃｃｔ（ｋ）を再計算する（Ｓ６）。
【００４２】
コンタクトプラグ１６とゲート１５との間の寄生容量を求めるためのモデルパラメータとしては、例えば、コンタクトプラグ１６の太さや、テーパー角、コンタクトプラグ１６とゲート１５との間の誘電率等が挙げられる。
【００４３】
本実施の形態においては、コンタクトプラグ１６とゲート１５との間の寄生容量を求めるためのモデルパラメータの一例として、コンタクトプラグ１６の太さを変更する例について説明する。図４Ａ、４Ｂに、コンタクトプラグ１６の形状を変化させた例を示す。図４Ａ、４Ｂにおいて、コンタクトプラグ１６の設計値を破線で示している。
【００４４】
図４Ａでは、矩形状のコンタクトプラグ１６の一辺の長さをΔＣＴずつ長くしている。これにより、コンタクトプラグ１６とゲート１５との間の距離が短くなる。図４Ｂでは、矩形状のコンタクトプラグ１６の一辺の長さをΔＣＴずつ短くしている。これにより、コンタクトプラグ１６とゲート１５との間の距離が長くなる。ここでは、コンタクトプラグ１６の一辺の長さを長くした場合を＋、短くした場合を−とする。
【００４５】
例えば、コンタクトプラグ１６の設計形状が、ソース１２、ドレイン１３上において一辺１００ｎｍ正方形である四角柱であるとする。コンタクトプラグ１６の一辺が設計値通りの１００ｎｍの場合をΔＣＴ＝０とする。このとき得られるゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ＝０）は、上述した設計ゲートオーバーラップ容量である。
【００４６】
コンタクトプラグ１６の一辺を、ΔＣＴ＝−５ｎｍのとき９０ｎｍ、ΔＣＴ＝−２．５ｎｍのとき９５ｎｍ、ΔＣＴ＝＋２．５ｎｍのとき１０５ｎｍ、ΔＣＴ＝＋５ｎｍのとき１１０ｎｍ、ΔＣＴ＝＋７．５ｎｍのとき１１５ｎｍと、シミュレーションパラメータを変更する。
【００４７】
このときのΔＣＴのそれぞれの条件においてシミュレーションを実行することにより、コンタクトプラグ１６の数が異なる複数のＴＥＧパターンのそれぞれについてのコンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ）が得られる。
【００４８】
そして、Ｓ４に戻り、得られたコンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ）を、Ｃｍｅａｓ１から減算して、ゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）を求める（Ｃｏｖ（ΔＣＴ）＝Ｃｍｅａｓ１−Ｃｃｔ（ΔＣＴ））。
【００４９】
そして、ゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）が、コンタクトプラグ１６の個数によらず一定か否かを判断する（Ｓ５）。ゲートオーバーラップ容量の演算値Ｃｏｖ（ｋ）がコンタクトプラグ１６の個数によらず一定である場合に（Ｓ５ＹＥＳ）、このＣｏｖ（ｋ）を求めたい真のゲートオーバーラップ容量Ｃｏｖとする（Ｓ７）。
【００５０】
図６に、コンタクトプラグ１６の数に対するゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）の変化を示す。図６において、横軸がコンタクトプラグ１６の個数であり、縦軸はゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ）を示している。
【００５１】
図６から分かるように、コンタクトプラグ１６の一辺の長さを１１５ｎｍ（ΔＣＴ＝＋７．５）とすることにより、コンタクトプラグ１６の個数によらず、ゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ＝＋７．５）が略一定となる。
【００５２】
従って、ΔＣＴ＝＋７．５の条件のときに求めたコンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ＝＋７．５）が正確なコンタクト寄生容量の値であるとわかる。このように、本発明では、コンタクトプラグ１６の形状を正確に把握することができるため、コンタクトプラグ１６に関わる容量を正確に求めることが可能となる。例えば、ゲート１５とコンタクトプラグ１６との間の寄生容量であるコンタクト寄生容量Ｃｃｔを求めることが可能である。
【００５３】
また、コンタクト寄生容量の演算値Ｃｃｔ（ΔＣＴ＝＋７．５）をＣｍｅａｓ１から減算したゲートオーバーラップ容量の演算値Ｃｏｖ（ΔＣＴ＝＋７．５）が求めたい正確な真のゲートオーバーラップ容量であると判断することができる。
【００５４】
このように、本実施の形態では、コンタクトプラグ１６とゲート１５との間の距離が変化しない場合には、コンタクトプラグ１６の個数を変化させても真のゲートオーバーラップ容量Ｃｏｖの値に影響がないという特徴を利用している。これにより、実際の測定に用いたＴＥＧパターンの断面観察をすることなく、ウエハごとに存在する形状のバラツキや、実際に形成された形状とシミュレータに入力されるパラメータの違いを排除したコンタクト寄生容量Ｃｃｔを求めることができる。また、これにより得られた正確なコンタクト寄生容量Ｃｃｔを用いて、正確な真のゲートオーバーラップ容量を抽出することが可能となる。
【００５５】
実施の形態２．
本発明の実施の形態２に係るＭＯＳトランジスタのシミュレーションパラメータの抽出方法について、図７Ａ、７Ｂ、８を参照して説明する。図７Ａ、７Ｂは、本実施の形態に係る抽出方法において用いられるＴＥＧパターンの構成を示す図である。ここでは、５つのゲート１５が設けられた例を示している。これらのゲート１５は、所定のゲート間距離を隔てて互いに平行に延在する。
【００５６】
本実施の形態では、隣接するゲート１５間の距離（ゲートスペース）が異なる複数のＴＥＧパターンを準備する。ここでは、図７Ａに示すゲートスペースがＧＳ０のＴＥＧパターン１０Ｅと、図７Ｂに示すゲートスペースがＧＳ１のＴＥＧパターン１０Ｆが用いられる。図７Ａ、７Ｂに示すように、ゲートスペースＧＳ０よりもゲートスペースＧＳ１のほうが大きい。すなわち、ＴＥＧパターン１０Ｅのゲート１５とコンタクトプラグ１６間の距離のほうが、ＴＥＧパターン１０Ｆのゲート１５とコンタクトプラグ１６間の距離が長い。
【００５７】
ＴＥＧパターン１０Ｅ、１０Ｆでは、ソース１２、ドレイン１３にそれぞれ８個ずつコンタクトプラグ１６が設けられている。これと同様に、コンタクトプラグ１６が６個でゲートスペースがＧＳ０、ＧＳ１のＴＥＧパターン、４個でゲートスペースがＧＳ０、ＧＳ１のＴＥＧパターンが準備される。すなわち、ゲートスペースＧＳ０でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンと、ゲートスペースＧＳ１でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンとが用いられる。
【００５８】
まず、ゲートスペースＧＳ０でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンを用いて、実施の形態１において説明した方法により真のゲートオーバーラップ容量Ｃｏｖを抽出する。そして、次に、ゲートスペースＧＳ１でコンタクトプラグ１６の個数が異なる複数のＴＥＧパターンを用いて、実施の形態１において説明した方法により真のゲートオーバーラップ容量Ｃｏｖを抽出する。
【００５９】
このようにして、ゲートスペースが異なる場合のそれぞれの真のゲートオーバーラップ容量Ｃｏｖの正確な値が求められる。図８に、ゲートスペースの変化に対する、真のゲートオーバーラップ容量Ｃｏｖの変化を示す。これにより、真のゲートオーバーラップ容量Ｃｏｖのゲートスペース依存性、すなわち、ゲート１５とコンタクトプラグ１６間距離依存性を求めることができる。
【００６０】
実施の形態１において説明したように、コンタクト寄生容量Ｃｃｔの影響が顕著に現れる狭いゲート１５−コンタクトプラグ１６間距離でのコンタクト寄生容量Ｃｃｔの影響を正確に排除することができる。このため、本実施の形態では、真のゲートオーバーラップ容量Ｃｏｖのゲートスペース依存性の有無及びその依存特性を正確に求めることが可能となる。
【００６１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。本発明は、ハードウェアの構成として実現することが可能である。また、本発明は、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。
【００６２】
この場合、当該コンピュータプログラムを記録媒体に記録して提供することが可能である。また、コンピュータプログラムをインターネットその他の通信媒体を介して伝送することにより提供することも可能である。
【００６３】
なお、記憶媒体には、例えば、フレキシブルディスク、ハードディスク、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、ＲＯＭカートリッジ、バッテリバックアップ付きＲＡＭメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性ＲＡＭカートリッジ等が含まれる。また、通信媒体には、電話回線等の有線通信媒体、マイクロ波回線等の無線通信媒体等が含まれる。
【符号の説明】
【００６４】
１０ ＴＥＧパターン
１１ ウェル
１２ ソース
１３ ドレイン
１４ ゲート絶縁膜
１５ ゲート
１６ コンタクトプラグ
Ｃｏｖ 真のゲートオーバーラップ容量
Ｃｃｔ コンタクト寄生容量
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるシミュレーションパラメータのうち、ゲートとソース及びドレインとの重なり部分の容量である真のゲートオーバーラップ容量を抽出する方法であって、
ソース及びドレインに配置され、前記ソース又はドレインに電気的に接続されるコンタクトプラグの数が異なり、前記コンタクトプラグの数以外のレイアウトは一定である複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して前記真のゲートオーバーラップ容量を含む測定値を求め、
前記複数のレイアウトパターンのそれぞれについて、コンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータを変化させてシミュレーションを行って得られるコンタクトプラグとゲートとの間のコンタクト寄生容量を前記測定値から減算することによりゲートオーバーラップ容量演算値を求め、
前記ゲートオーバーラップ容量演算値が前記コンタクトプラグの数によらず略一定となる前記モデルパラメータにおける当該ゲートオーバーラップ容量演算値を真のゲートオーバーラップ容量として抽出する、
ＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項２】
前記コンタクトプラグとゲートとの間の寄生容量を求めるための前記モデルパラメータは、前記コンタクトプラグの大きさ、テーパー角、前記ゲートと前記コンタクトプラグとの間の誘電率の少なくともいずれか１つであることを特徴とする請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項３】
前記レイアウトパターンには、所定のゲート間距離を隔てて互いに平行に延在する複数のゲートが設けられており、
前記ゲート間距離が第１ゲート間距離でコンタクトプラグの個数が異なる複数のレイアウトパターン及び前記第１のゲート間距離と異なる第２ゲート間距離でコンタクトプラグの個数が異なる複数のレイアウトパターンを準備し、
第１ゲート間距離の複数のレイアウトパターン、第２ゲート間距離の複数のレイアウトパターンを用いてそれぞれのゲート間距離における真のゲートオーバーラップ容量を抽出する請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項４】
前記所定のバイアス電圧は、チャネルがオフする値であることを特徴とする請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項５】
複数のバイアス電圧下においてゲート−ドレイン間の容量を測定し、チャネルがオフする所定のバイアス電圧を決定することを特徴とする請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項６】
ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるシミュレーションパラメータのうち、ソース及びドレインに配置され、前記ソース又はドレインに電気的に接続されるコンタクトプラグとゲートとの間のコンタクト寄生容量を求める方法であって、
前記コンタクトプラグの数が異なり、前記コンタクトプラグの数以外のレイアウトは、一定である複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して、ゲートとソース及びドレインとの重なり部分の容量である真のゲートオーバーラップ容量を含む測定値を求め、
複数のレイアウトパターンのそれぞれについて、前記コンタクトプラグの形状パラメータを変化させてシミュレーションを行って得られる前記コンタクト寄生容量を前記測定値から減算することにより、ゲートオーバーラップ容量演算値を求め、
前記ゲートオーバーラップ容量演算値が前記コンタクトプラグの数によらず略一定となるゲートオーバーラップ容量演算値を求めるときの、前記シミュレーション時のコンタクト寄生容量を抽出する、
ＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項１】
ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるシミュレーションパラメータのうち、ゲートとソース及びドレインとの重なり部分の容量である真のゲートオーバーラップ容量を抽出する方法であって、
ソース及びドレインに配置され、前記ソース又はドレインに電気的に接続されるコンタクトプラグの数が異なり、前記コンタクトプラグの数以外のレイアウトは一定である複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して前記真のゲートオーバーラップ容量を含む測定値を求め、
前記複数のレイアウトパターンのそれぞれについて、コンタクトプラグとゲートとの間の寄生容量を求めるためのモデルパラメータを変化させてシミュレーションを行って得られるコンタクトプラグとゲートとの間のコンタクト寄生容量を前記測定値から減算することによりゲートオーバーラップ容量演算値を求め、
前記ゲートオーバーラップ容量演算値が前記コンタクトプラグの数によらず略一定となる前記モデルパラメータにおける当該ゲートオーバーラップ容量演算値を真のゲートオーバーラップ容量として抽出する、
ＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項２】
前記コンタクトプラグとゲートとの間の寄生容量を求めるための前記モデルパラメータは、前記コンタクトプラグの大きさ、テーパー角、前記ゲートと前記コンタクトプラグとの間の誘電率の少なくともいずれか１つであることを特徴とする請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項３】
前記レイアウトパターンには、所定のゲート間距離を隔てて互いに平行に延在する複数のゲートが設けられており、
前記ゲート間距離が第１ゲート間距離でコンタクトプラグの個数が異なる複数のレイアウトパターン及び前記第１のゲート間距離と異なる第２ゲート間距離でコンタクトプラグの個数が異なる複数のレイアウトパターンを準備し、
第１ゲート間距離の複数のレイアウトパターン、第２ゲート間距離の複数のレイアウトパターンを用いてそれぞれのゲート間距離における真のゲートオーバーラップ容量を抽出する請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項４】
前記所定のバイアス電圧は、チャネルがオフする値であることを特徴とする請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項５】
複数のバイアス電圧下においてゲート−ドレイン間の容量を測定し、チャネルがオフする所定のバイアス電圧を決定することを特徴とする請求項１に記載のＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【請求項６】
ＭＯＳトランジスタを用いたシミュレーションを行う際に用いられるシミュレーションパラメータのうち、ソース及びドレインに配置され、前記ソース又はドレインに電気的に接続されるコンタクトプラグとゲートとの間のコンタクト寄生容量を求める方法であって、
前記コンタクトプラグの数が異なり、前記コンタクトプラグの数以外のレイアウトは、一定である複数のレイアウトパターンのそれぞれについて、所定のバイアス電圧下におけるゲート−ドレイン間の容量を測定して、ゲートとソース及びドレインとの重なり部分の容量である真のゲートオーバーラップ容量を含む測定値を求め、
複数のレイアウトパターンのそれぞれについて、前記コンタクトプラグの形状パラメータを変化させてシミュレーションを行って得られる前記コンタクト寄生容量を前記測定値から減算することにより、ゲートオーバーラップ容量演算値を求め、
前記ゲートオーバーラップ容量演算値が前記コンタクトプラグの数によらず略一定となるゲートオーバーラップ容量演算値を求めるときの、前記シミュレーション時のコンタクト寄生容量を抽出する、
ＭＯＳトランジスタのシミュレーションパラメータの抽出方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図８】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図８】
【公開番号】特開２０１１−１２９６１５（Ｐ２０１１−１２９６１５Ａ）
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願番号】特願２００９−２８４８５０（Ｐ２００９−２８４８５０）
【出願日】平成２１年１２月１６日（２００９．１２．１６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願日】平成２１年１２月１６日（２００９．１２．１６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]