インバーテッドマイクロストリップ伝送線路

【課題】線路間の結合を小さくして回路の面積を小型化できるインバーテッドマイクロストリップ伝送線路を提供する。
【解決手段】誘電体基板１１上に帯状のストリップ電極１２を形成し、ストリップ電極１２の上および両側面を覆うように誘電体層１３を形成し、この誘電体層１３上および側面さらに誘電体層１３の形成されていない誘電体基板１１上を覆うようにグランド電極１４を形成し、ストリップ電極１２からの電磁界をグランド電極１４によって閉じ込め、線路間の結合を小さくする。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はインバーテッドマイクロストリップ伝送線路に関し、特に、誘電体基板上に帯状のストリップ電極が形成され、そのストリップ電極上に誘電体層が形成され、誘電体層上にグランド電極が形成されたインバーテッドマイクロストリップ伝送線路に関する。
【０００２】
【従来の技術】マイクロ波，ミリ波回路の伝送線路には、図１５に示すようなマイクロストリップ線路が用いられることが多い。この図１５に示した例は、誘電体基板１の一方主表面に帯状の導電体からなるストリップ電極２を形成し、他方主表面にグランド電極３を全面に形成したものである。このようなマイクロストリップ線路は、ストリップ電極２を隣接して配置すると、隣接電極間の電磁結合が大きく、それを抑えるために線路間隔を大きくする必要があり、回路の小型化の妨げとなっている。
【０００３】また、マイクロ波，ミリ波回路用伝送線路としてこの他に、図１６に示すインバーテッドマイクロストリップ線路も使われている。インバーテッドマイクロストリップ線路は、誘電体基板１上に帯状のストリップ電極２を形成し、その上に厚みが基板に比べて薄い誘電体層４、さらにその上にグランド電極３を形成したものである。
【０００４】この図１６に示したインバーテッドマイクロストリップ線路は、図１５に示した通常のマイクロストリップ線路に比べて、ベースとなる誘電体基板１の上に誘電体層４を設けているので、誘電体層４の厚みを薄くでき、これによって隣接する線路間の結合を小さくできるという特徴がある。これはマイクロストリップ線路がインバーテッドマイクロストリップ線路の場合、ストリップ電極とグラウンド電極の間の誘電体層が厚いと電磁界の広がりが大きくなるからである。
【０００５】すなわち、図１７に示すように、誘電体基板１の上に２本のストリップ電極２１と２２とを平行に配置し、各ストリップ電極２１，２２の幅をｗとし、ストリップ電極２１と２２との間隔をｄとし、誘電体基板の誘電率をε、厚みをｈとすると、２線路間の結合度は図１８に示すようになる。図１８において、ストリップ電極２１と２２の間隔ｄに対する誘電体基板１の厚みｈの比（ｄ／ｈ）が大きくなるほど結合度が弱くなることがわかる。
【０００６】
【発明が解決しようとする課題】しかしながら、マイクロ波回路の小型化のためには、隣接線路間の電磁結合度をさらに小さくする必要が生じてきたが、従来のインバーテッドマイクロストリップ線路では、電磁結合度を弱めるにも限界がある。その理由は、図１９の電磁界強度の等高線分布図から明らかなように、ストリップ電極２で生じた電磁界はグランド電極３よりも上には拡がらないが、左右および下方向に拡がっているためである。図２０に示すようにたとえば２０μｍの幅のストリップ電極２１，２２を４０μｍの間隔を隔てて配置した場合、ストリップ電極２１，２２の両方で生じる電磁界が結合し、結合度として−１８．０ｄＢ程度になり、それ以下にするのが極めて困難であった。
【０００７】それゆえに、この発明の主たる目的は、線路間の結合を小さくし、回路の面積を小型化し得るインバーテッドマイクロストリップ伝送線路を提供することである。
【０００８】
【課題を解決するための手段】この発明は誘電体基板上に帯状のストリップ電極が形成され、そのストリップ電極上に誘電体層が形成され、その誘電体層上に接地電極が形成されたインバーテッドマイクロストリップ伝送線路において、誘電体層はストリップ電極上とその周囲を覆うように形成されていて、接地電極は誘電体層上および側面を覆い、さらに誘電体層で覆われていない誘電体基板上を覆うように形成されていることを特徴とする。
【０００９】したがって、この発明では、接地電極がストリップ電極の上方だけでなくストリップ電極と同一面まで形成されているので、接地電極による電磁界の閉じ込め性を良好にできる。このため、同一構造のストリップ電極が隣接して存在していても、線路間の結合を小さくでき、回路の面積を小型化できる。
【００１０】さらに、この発明では、従来のインバーテッドマイクロストリップ線路と異なり、線路の実効比誘電率が誘電体基板の誘電率に大きく依存する。したがって，誘電体基板の誘電率Ｋを大きくすると、線路の実効比誘電率Ｋｅｆｆも大きくでき、回路において必要な線路長の短縮に役立つ。これはこの線路の電磁界が誘電体基板にも漏れていることによる。
【００１１】結合線路の場合は、帯状のストリップ電極は互いに結合するように一定の間隔を有して平行に少なくとも２本配置されていて、誘電体層は少なくとも２本のストリップ電極上とその間と周囲を覆うように形成されていて、接地電極は少なくとも２本のストリップ電極上の誘電体層を覆うように形成されることを特徴とする。
【００１２】また、ストリップ電極はその長さが１／２波長に選ばれていて、かつその両端が解放された共振器を構成することを特徴とする。
【００１３】また、ストリップ電極はその長さが１／４波長に選ばれていて、かつその一端が解放され、その他端が接地電極と短絡されて共振器を構成することを特徴とする。
【００１４】また、接地電極の側面には、スリットが形成されていて、ストリップ電極をアンテナとして使用することを特徴とする。
【００１５】また、誘電体層内において、ストリップ電極に結合する結合電極が設けられていてフィルタを構成することを特徴とする。
【００１６】また、この発明の共振アンテナ、フィルタの少なくとも１つを用いて高周波回路を構成することを特徴とする。
【００１７】また、高周波回路を用いてモジュールを構成することを特徴とする。また、この発明の伝送線路を誘電体基板の両面に形成して両面回路を構成することを特徴とする。
【００１８】また、両面回路を用いてモジュールを構成することを特徴とする。また、モジュールを用いて通信装置を構成することを特徴とする。
【００１９】
【発明の実施の形態】図１はこの発明の一実施形態のインバーテッドマイクロストリップ伝送線路を示す図であり、図２は電磁界強度の等高線分布図である。
【００２０】図１において、誘電体基板１１上に帯状のストリップ電極１２が形成されており、このストリップ電極１２に沿ってその上およびその両側を覆うように誘電体層１３が形成される。この誘電体層１３の上方および側面さらに誘電体基板１１の誘電体層１３の側面に沿う部分を覆うようにグランド電極１４が形成される。
【００２１】ストリップ電極１２上の誘電体層１３としては、ＢＣＢ（Benzo Cyclo Butene：ベンゾ・シクロ・ブテン）などの有機膜を用いることができる。このＢＣＢは誘電率が３程度の誘電体であり、たとえばフォトソリグラフィとエッチング技術とを用いて形成できる。この場合、有機膜を塗布して誘電体層１３を作製するので、誘電体基板１１上にストリップ電極１２がパターニングされていて、誘電体基板１１の表面が平坦になっていなくとも、隙間空間が発生することなく、誘電体基板１１表面を有機膜で覆うことができる。
【００２２】図１に示したインバーテッドマイクロストリップ伝送線路は、ストリップ電極１２とグランド電極１４の２導体線路であるので、伝搬モードがＴＥＭモードとなる。また、特性インピーダンスは、誘電体基板１１と誘電体層１３の比誘電率と誘電体層１３の幅および厚みで決定される。したがって、所望の特性インピーダンスに合わせて誘電体層１３の幅と厚みが決定される。
【００２３】図１に示すように、グランド電極１４をストリップ電極１２の上方だけでなく、ストリップ電極１２と同一面まで形成することによって、図２に示すようにグランド電極１４による電磁界の閉じ込め性を良好にできる。すなわち、従来例の電磁界は、図１８に示すようにストリップ電極１２の横方向にも拡がっていたのに対して、図１に示した実施形態では、ストリップ電極１２から生じた電磁界がグランド電極１４によってストリップ電極１２の横方向に拡がることはなく閉じ込めることができ、同じインバーテッドマイクロストリップ伝送線路を隣接させても互いの電磁結合を小さくできる。
【００２４】図３はこの発明の実施形態によるインバーテッドマイクロストリップ伝送線路を隣接させた場合の結合度を具体的に説明するための図である。
【００２５】前述の図１９と同様にして、誘電体基板１１の誘電率εｒ＝１０，ストリップ電極１２１，１２２の幅を２０μｍ，ストリップ電極１２１と１２２の間隔を４０μｍに選んだ場合、図１９に示した例では結合度が−１８．０ｄＢであったのに対して、図３に示した実施形態では、−３１．６ｄＢまで結合度を小さくすることができた。その結果、従来例に比べて、ストリップ電極１２１，１２２をさらに近接して配置することが可能となり、回路の面積を小さくできる。
【００２６】以下、この実施形態の応用例について説明する。図４はこの発明のインバーテッドマイクロストリップ伝送線路を用いた結合２線路を示す断面図である。この実施形態は、ストリップ電極１２１と１２２との結合度を強くするものである。すなわち、２本のストリップ電極１２１，１２２が所定の間隔を隔てて誘電体基板１１上に平行に配置され、これらのストリップ電極１２１と１２２の上および間とストリップ電極１２１の一方側と１２２の他方側に誘電体層１３が形成され、この誘電体層１３の上と両側面とを覆うようにグランド電極１４２が形成される。
【００２７】したがって、この実施形態によれば、２本のストリップ電極１２１と１２２との間の結合は従来と同等のままで、結合線路外への電磁界の拡がりが小さな結合２線路を得ることができ、カップラやフィルタなどに応用できる。
【００２８】図５はさらに結合線路数を増やした実施形態を示す図である。この図５においては、４本のストリップ電極１２１，１２２，１２３および１２４がそれぞれ所定の間隔を有して平行に配列され、これらの上に誘電体層１３が形成される。ストリップ電極１２１〜１２４の上とストリップ電極１２１の一方側側面とストリップ電極１２２の他方側側面を覆うようにグランド電極１４３が形成される。それによって、ストリップ電極１２１〜１２４のそれぞれの間の電磁結合を高めることができ、結合線路外への電磁界の拡がりを抑制できる。この例もカップラやフィルタなどに応用できる。
【００２９】図６はこの発明のインバーテッドマイクロストリップ伝送線路を用いて構成した１／２波長共振器を示す図であり、（ａ）は正面図を示し、（ｂ）は側面図を示す。図６において、ストリップ電極１２５は１／２の波長の長さに選ばれ、両端が解放されてλ／２共振器が構成される。
【００３０】図７はこの発明のインバーテッドマイクロストリップ伝送線路を用いて構成したλ／４共振器を示す図であり、（ａ）は正面図を示し、（ｂ）は側面図を示す。この図７に示した例は、ストリップ電極１２６を１／４波長の長さに選び、一端を解放し、他端をスルーホールまたはビアホールなどの短絡電極１２７によってグランド電極１４に接続して短絡するようにしたものである。
【００３１】図８はこの発明のインバーテッドマイクロストリップ伝送線路を用いてスロットアンテナを構成した例を示し、（ａ）は正面図を示し、（ｂ）は斜視図を示す。この図８に示した例は、グランド電極１４の一部を取除いたスロット１５０を形成し、ストリップ電極１２からの電磁界がスロット１５０を介して外部に放射させるものである。この場合、グランド電極１４のスロット１５０の形状および位置を選択することで、電磁界の放射方向やビーム角などを調整できる。
【００３２】図９はこの発明のインバーテッドマイクロストリップ伝送線路を用いてフィルタを構成したものであり、図４の結合線路と図６および図７の共振器に外部結合電極を設けてフィルタとして作用させるものである。
【００３３】図９（ａ）は平面図であり、グランド電極を破断して示している。ストリップ電極１２８の両側にはそれぞれが結合電極１２９ａ，１３０ａと接続したストリップ電極１２９，１３０が所定の間隔を隔てて配置される。グランド電極１４４はストリップ電極１２８と結合電極１２９ａ，１３０ａの上と周囲を囲むように図１〜図８と同じ形態で形成される。ただし、グランド電極１４４のうち結合電極１２９ａと１３０ａの端子引出し部分のみ切り欠かれている。
【００３４】また、図９（ｂ）に示すように、結合電極１２９ａ，１３０ａの引出し部分の線路に対応して、誘電体基板１１の下面にはグランド電極１４５，１４６が形成されており、この部分は通常のマイクロストリップ線路として構成される。
【００３５】図１０は図９に示したフィルタの変形例である。図９では結合電極１２９ａ，１３０ａの引出し部分を通常のマイクロストリップ線路と同様に構成したのに対して、図１０に示した例は、結合電極１２９ａ，１３０ａの引出し部の線路に沿ってグランド電極を線路の両側に設けたコプレーナ線路として構成したものである。
【００３６】なお、このコプレーナ線路に代えて、引出し部の線路をインバーテッドマイクロストリップ伝送線路とし、引出し部の線路もフィルタを構成するストリップ電極と同様にしてグランド電極で覆うようにしてもよい。
【００３７】図１１は誘電体基板の片面に、この発明のインバーテッドマイクロストリップ線路やＦＥＴからなる高周波回路を形成した図である。従来例で説明した図１６のインバーテッドマイクロストリップ線路では、隣接線路間の結合性の問題と、絶縁体に適した比誘電率の高い材料がないため実効比誘電率が小さいという問題から回路の小型化が不十分であった。
【００３８】これに対し、図１１に示した例は、図１に示したグランド電極を形成することによって隣接線路との結合をほとんど生じることなく、しかも実効比誘電率を大きくすることができるので、回路の小型化の効果を高めることができる。この図１１に示した例では、誘電体基板１１の一方主表面にＦＥＴ１００とこのＦＥＴ１００の各ドレイン，ソース，ゲートがインバーテッドマイクロストリップ伝送線路１０１，１０２，１０３によって他の回路部分に接続される。
【００３９】図１２は誘電体基板の両面に高周波回路を形成した例を示す図である。すなわち、誘電体基板１１の両面に図１１に示したＦＥＴ１００とインバーテッドマイクロストリップ伝送線路１０１、１０２、１０３からなる高周波回路が形成されている。
【００４０】図１３はこの発明の各実施形態で構成された素子を用いて構成したモジュールを示す図である。図１３において、アンテナ１３２は図８に示したスロットアンテナが用いられ、伝送線路１３３は図１に示したものであり、フィルタ１３４としては図９に示したフィルタが用いられる。さらに、図１１に示したような高周波回路として、受信用ローノイズアンプ１３５が用いられている。これらによってモジュール１３１が構成される。
【００４１】このような高周波回路は、図１４に示した携帯型電話機やその他の無線機器などに応用することができる。
【００４２】今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】以上のように、この発明によれば、誘電体基板上に帯状のストリップ電極を形成し、ストリップ電極上とその周囲を覆うように誘電体層を形成し、誘電体層上および側面を接地電極で覆うようにしたので、接地電極による電磁界の閉じ込め性を良好にでき、同一構造の線路が隣接して存在しても、線路間の結合を小さくでき、回路の面積を小型化できる。
【００４４】さらに、複数のストリップ電極を基板上に平行に配置し、これらのストリップ電極上とその間と周囲を覆うように誘電体層を形成し、さらにストリップ電極上および側面の誘電体層を覆うように接地電極を形成すれば、各ストリップ電極間の結合は従来と同等のままで、結合線路外への電磁界の拡がりを小さくした結合線路を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態のインバーテッドマイクロストリップ伝送線路を示す図である。
【図２】図１に示したインバーテッドマイクロストリップ伝送線路における電磁界強度の等高線分布を示す図である。
【図３】この発明の実施の形態によるインバーテッドマイクロストリップ伝送線路を隣接させた場合の図である。
【図４】この発明のインバーテッドマイクロストリップ伝送線路を用いた結合２線路を示す断面図である。
【図５】結合線路をさらに増やした実施形態を示す図である。
【図６】この発明のインバーテッドマイクロストリップ伝送線路を用いて構成した１／２波長共振器を示す図である。
【図７】この発明のインバーテッドマイクロストリップ伝送線路を用いて構成した１／４波長共振器を示す図である。
【図８】この発明のインバーテッドマイクロストリップ伝送線路を用いて構成したスロットアンテナを示す図である。
【図９】この発明のインバーテッドマイクロストリップ伝送線路を用いて構成したフィルタを示す図である。
【図１０】図９に示したフィルタの変形例を示す図である。
【図１１】誘電体基板の片面にこの発明のインバーテッドマイクロストリップ伝送線路を形成した高周波回路を示す図である。
【図１２】誘電体基板の両面にこの発明のインバーテッドマイクロストリップ伝送線路を形成した高周波回路を示す図である。
【図１３】この発明の各実施形態で構成されたコンポーネントを用いて構成した高周波回路を示す図である。
【図１４】図１２に示した高周波回路を用いて構成した携帯電話機の外観図である。
【図１５】従来のマイクロストリップ線路を示す図である。
【図１６】従来のインバーテッドマイクロストリップ伝送線路を示す図である。
【図１７】従来のマイクロストリップ伝送線路における平行２線路間の結合度を説明するための図である。
【図１８】図１６に示したマイクロストリップ伝送線路における電極間距離と誘電体基板の厚みに対する結合度を示す図である。
【図１９】従来のインバーテッドマイクロストリップ伝送線路における電磁界強度の等高線分布図である。
【図２０】従来のインバーテッドマイクロストリップ伝送線路における平行２線路間の結合度を説明するための図である。
【符号の説明】
１１誘電体基板、１２，１２１〜１２６，１２８〜１３０ストリップ電極、１３誘電体層、１４，１４１〜１４６グランド電極、１０１〜１０６インバーテッドマイクロストリップ伝送線路、１２７短絡電極、１３１モジュール、１３２アンテナ、１３３インバーテッドマイクロストリップ線路、１３４フィルタ、１３５ローノイズアンプ、１５０スロット。

【特許請求の範囲】
【請求項１】誘電体基板上に帯状のストリップ電極が形成され、該ストリップ電極上に誘電体層が形成され、該誘電体層上に接地電極が形成されたインバーテッドマイクロストリップ伝送線路において、前記誘電体層は前記ストリップ電極上とその周囲を覆うように形成されていて、前記接地電極は、前記誘電体層上および側面を覆いさらに該誘電体層で覆われていない誘電体基板上を覆うように形成されていることを特徴とする、インバーテッドマイクロストリップ伝送線路。
【請求項２】前記帯状のストリップ電極は互いに結合するように一定の間隔を有して平行に少なくとも２本配置されていて、前記誘電体層は、前記少なくとも２本のストリップ電極上とその間と周囲を覆うように形成されていて、前記接地電極は、前記少なくとも２本のストリップ電極上の誘電体層を覆うように形成されることを特徴とする、請求項１に記載のインバーテッドマイクロストリップ伝送線路。
【請求項３】前記ストリップ電極は、その長さが１／２波長に選ばれていてかつその両端が解放された共振器を構成することを特徴とする、請求項１に記載のインバーテッドマイクロストリップ伝送線路。
【請求項４】前記ストリップ電極は、その長さが１／４波長に選ばれていて、かつその一端が解放され、その他端が前記接地電極と短絡されて共振器を構成することを特徴とする、請求項１に記載のインバーテッドマイクロストリップ伝送線路。
【請求項５】前記接地電極の側面にはスリットが形成されていて、前記ストリップ電極をアンテナとして使用することを特徴とする、請求項１に記載のインバーテッドマイクロストリップ伝送線路。
【請求項６】前記誘電体層内において、前記ストリップ電極に結合する結合電極が設けられていてフィルタを構成することを特徴とする、請求項３または４に記載のインバーテッドマイクロストリップ伝送線路。
【請求項７】前記共振器と前記アンテナと前記フィルタの少なくとも１つを用いて高周波回路を構成することを特徴とする、請求項３から６のいずれかに記載のインバーテッドマイクロストリップ伝送線路。
【請求項８】前記高周波回路を用いてモジュールを構成することを特徴とする、請求項７に記載のインバーテッドマイクロストリップ伝送線路。
【請求項９】前記モジュールを用いて通信装置を構成することを特徴とする、請求項８に記載のインバーテッドマイクロストリップ伝送線路。
【請求項１０】前記マイクロストリップ伝送線路を前記誘電体基板の両面に形成して平面回路の伝送線路として用いることを特徴とする、請求項１に記載のインバーテッドマイクロストリップ伝送線路。
【請求項１１】前記平面回路の伝送線路を用いてモジュールを構成することを特徴とする、請求項１０に記載のインバーテッドマイクロストリップ伝送線路。
【請求項１２】前記モジュールを用いて通信装置を構成することを特徴とする、請求項１１に記載のインバーテッドマイクロストリップ伝送線路。

【図１】