エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
【課題】シリコン基板上にＩＩＩ族窒化物半導体をヘテロエピタキシャル成長させた場合に、オリフラ近傍からＩＩＩ族窒化物半導体層中に発生する端部クラックを低減する。
【解決手段】＜１１１＞方向を回転軸として、＜１１０＞方向を左回りに３０°、９０°、１５０°のいずれかの角度φだけ回転させた方向にオリフラを有する（１１１）面を主面とするシリコン基板をヘテロエピタキシャル成長用基板として使用し、ＩＩＩ族窒化物半導体からなるバッファ層を形成する。
【解決手段】＜１１１＞方向を回転軸として、＜１１０＞方向を左回りに３０°、９０°、１５０°のいずれかの角度φだけ回転させた方向にオリフラを有する（１１１）面を主面とするシリコン基板をヘテロエピタキシャル成長用基板として使用し、ＩＩＩ族窒化物半導体からなるバッファ層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体をその上にエピタキシャル成長させるエピタキシャル成長基板、及びこのエピタキシャル成長基板上に形成された化合物半導体を用いて構成された半導体装置に関する。また、この半導体装置を形成する際に行われるエピタキシャル成長方法に関する。
【背景技術】
【０００２】
ＧａＮに代表されるＩＩＩ族窒化物半導体は、そのバンドギャップが広いために、青色、緑色等のＬＥＤ（発光ダイオード）、ＬＤ（レーザーダイオード）等の発光素子やパワー素子の材料として広く用いられている。シリコン等を用いたＬＳＩ等の半導体装置を製造するに際しては、大口径のバルク結晶を切り出して得られた大口径のウェハが用いられるのに対して、こうした化合物半導体においては、大口径（例えば４インチ径以上）のバルク結晶を得ることが困難である。このため、こうした化合物半導体を用いた半導体装置を製造するに際しては、これと異なる材料からなる基板上にこの化合物半導体をヘテロエピタキシャル成長させたウェハを用いるのが一般的である。また、ＬＥＤやＬＤを構成するｐｎ接合やヘテロ接合も、更にこの上にエピタキシャル成長を行うことによって得られる。
【０００３】
例えば、ＧａＮ単結晶を成長させることのできる基板の材料としては、サファイア、ＳｉＣ等が知られている。これらの材料は、大口径のバルク結晶を得ることが比較的容易であり、かつその面方位を適宜選択することにより、これらの結晶からなる基板上にＧａＮをヘテロエピタキシャル成長させることができ、大口径のＧａＮ単結晶が形成されたウェハを得ることができる。しかしながら、これらの材料からなる基板は高価であるため、より安価であるシリコン（Ｓｉ）単結晶基板を用いることも検討されている。
【０００４】
例えば、特許文献１には、Ｓｉ単結晶基板上にＩＩＩ族窒化物半導体の多層構造が形成された構成をもつ半導体基板が記載されている。この際、シリコンの格子定数とＧａＮの格子定数は異なるため、この格子不整合に起因した結晶欠陥（転位）やクラック等が、形成されたＩＩＩ族窒化物半導体中に発生することがある。この格子不整合の影響を緩和するために、特に良質であることが要求される能動層（素子動作に直接関与する層）とＳｉ単結晶基板との間に、能動層材料とＳｉと間の格子不整合を緩和するバッファ層を挿入する場合もある。特許文献１においては、こうした場合のＳｉ単結晶基板の面方位としては（１１１）を用い、ＡｌＧａＩｎＮ多層膜を介して、この上に良質のＩＩＩ族窒化物半導体層を得ることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５８２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
通常、Ｓｉ単結晶基板として用いられるＳｉウェハは、外径が２インチ以上のものが用いられ、その平面図及びそのＡ−Ａ方向の断面図を図６に示す。その形状は略円板形状であるが、これを用いた半導体装置の製造プロセス中においてウェハの向きを特定するために、その周囲の一部には、円弧形状ではなく、直線形状となった部分（オリエンテーションフラット：以下、オリフラと略）が形成されている。図６の平面図においては、このオリフラは右側に存在する。また、Ｓｉウェハ端部の断面形状の一例を図６中の断面図の右側に拡大して示す。大部分の半導体プロセス装置は、このオリフラを検知することによりＳｉウェハの向きを認識し、ウェハの搬送や設置を適切に行う。このようなオリフラは、ＳＥＭＩ規格等により規格化されており、Ｓｉウェハといえば、主面が（１００）面または（１１１）面で、図６に示されたオリフラが（１１０）面であるものが通常である。
【０００７】
上記の特許文献１内で記載のあるクラックとは、基板の主表面上に発生するものを意味する。つまり、これまではＳｉ単結晶基板とＩＩＩ族窒化物半導体層との間の格子不整合の大きさに起因した面内クラックが主たる問題であった。
【０００８】
発明者らは、主面が（１１１）面のシリコン基板上に、面内にクラックが無く結晶性の良い窒化物半導体層を得る技術を開発した。しかしながら、これまで基板端部のクラックについては注目されていなかった。発明者は、基板端部のクラックについて検討を行った結果、端部クラックは、オリフラ近くのＩＩＩ族窒化物半導体層中に特に多く発生することを知見した。更に、このＩＩＩ族窒化物半導体層中に半導体素子を形成した場合には、その製造プロセス中や製造後において、応力によりこの端部クラックが更に進展し、割れなどの悪影響を及ぼすことがあった。
【０００９】
すなわち、シリコン基板上にＩＩＩ族窒化物物半導体を面内クラックが発生しないよう最適なバッファ層を介してヘテロエピタキシャル成長させた場合でも、基板端部、特にオリフラ近傍からＩＩＩ族窒化物半導体層中にクラックが発生するという問題があった。さらに、面内クラックを発生させずに、かつ、端部クラックの発生も抑えるように成長条件を変更することは困難であった。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のエピタキシャル成長基板は、（１１１）面を主面とするシリコン単結晶基板と、ＩＩＩ族窒化物半導体からなり前記シリコン単結晶基板上に形成されたバッファ層と、を具備するエピタキシャル成長基板であって、前記シリコン単結晶基板は、オリエンテーションフラットが、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成されたことを特徴とする。
本発明のエピタキシャル成長基板において、前記バッファ層には、窒化アルミニウム（ＡｌＮ）からなる層が含まれることを特徴とする。
本発明のエピタキシャル成長基板において、前記バッファ層には、超格子構造が含まれることを特徴とする。
本発明の半導体装置は、前記エピタキシャル成長基板と、当該エピタキシャル成長基板上に形成されたＩＩＩ族窒化物半導体からなる能動層を具備することを特徴とする。
本発明の半導体装置は、前記能動層中において、前記主面と平行な方向に動作電流が流されて動作することを特徴とする。
本発明のエピタキシャル成長方法は、オリエンテーションフラットが形成されたシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、前記バッファ層の面内方向において、前記オリエンテーションフラットを構成する直線部に平行な端部クラックが形成されるように、前記シリコン単結晶基板におけるオリエンテーションフラットを形成することを特徴とする。
本発明のエピタキシャル成長方法は、オリエンテーションフラットが形成された、（１１１）面を主面とするシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、前記シリコン単結晶基板において、前記オリエンテーションフラットを、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成することを特徴とする。
【発明の効果】
【００１２】
本発明は以上のように構成されているので、シリコン基板上にＩＩＩ族窒化物半導体をヘテロエピタキシャル成長させた場合に、成長条件を変えることなく、オリフラ近傍からＩＩＩ族窒化物半導体層中に発生する端部クラックを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係るエピタキシャル成長基板において用いられるシリコン単結晶基板におけるオリフラ方向を示す図である。
【図２】本発明の実施の形態に係るエピタキシャル成長基板上を用いて形成された半導体装置の構成を示す断面図である。
【図３】本発明の実施例となるウェハをオリフラ方向上側から見た外観写真である。
【図４】第１の比較例となるウェハをオリフラ方向上側から見た外観写真である。
【図５】第２の比較例となるウェハをオリフラ方向上側から見た外観写真である。
【図６】シリコン単結晶基板の形態を示す平面図及び断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態に係るエピタキシャル成長基板について説明する。このエピタキシャル成長基板を用いて形成された半導体装置は、ＧａＮとＡｌＧａＮのヘテロ接合を利用したＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）である。なお、一般に、半導体装置が使用される際には、製造工程の後にウェハをダイシングすることによって得られた個々の半導体素子（ＨＥＭＴ素子）、あるいはこれがパッケージングされた形態とされる。しかしながら、ここではこうした形態に限定されず、ダイシング前のウェハの状態であるものも、この半導体装置に含まれるものとする。
【００１５】
このエピタキシャル成長基板においては、Ｓｉ基板上に、ＩＩＩ族窒化物半導体からなるバッファ層が形成されている。ここで、Ｓｉ基板は、ダイヤモンド構造をもつＳｉ単結晶の（１１１）面を主面とする基板である。また、図６に示されるように、オリエンテーションフラット（オリフラ）が設けられた略円板形状である。ここで、図中に示される基板面方位、すなわち、（１１１）面Ｓｉ基板の主面の法線の方向は＜１１１＞方向であり、仮に（１１０）面オリフラのオリフラ方向（オリフラを構成する直線と垂直な方向）を＜１１０＞方向と規定すると、図１に示されるように、基板面内にある＜１１０＞方向とオリフラ方向とのなす左回りの角度φが、３０°、９０°、１５０°のいずれかとなる。これらの方向は、（１１１）面の対称性より、結晶学的には等価であり、右回りの角度においても同様である。すなわち、ここで用いられるＳｉ基板におけるオリフラ方向は、＜１１１＞方向を回転軸として＜１１０＞方向を３０°、９０°、１５０°のいずれかの角度だけ回転させた方向となり、オリフラ部を構成する直線はこれらの方向と垂直となる。つまり、オリフラは（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°のいずれかの角度だけ回転させた所である。正確にはこの角度は、３０°±５°、９０°±５°、１５０°±５°の範囲である。これらの±５°程度の角度のずれは製造上許容され、かつ本発明のもたらす効果に大きな影響を与えない。
【００１６】
図２は、このエピタキシャル成長基板１０の断面構造を示す。上記の構成のＳｉ基板１１上にバッファ層２０が形成され、ＨＥＭＴは、このバッファ層２０上に形成された能動層３０中に形成される。能動層３０は、チャネル層３１と電子供給層３２で構成され、ＨＥＭＴにおける動作電流を構成する電子層はチャネル層３１と電子供給層３２の界面付近に形成される。この動作電流は、電子供給層３２上に形成されたソース電極とドレイン電極（どちらも図示省略）間の領域を流れ、ソース電極とドレイン電極との間に形成されたゲート電極（図示省略）の電位によって、そのオンオフが設定される。バッファ層２０は、能動層３０とＳｉ基板１１との間の格子不整合の影響を緩和して能動層３０の結晶性を高めるために、能動層３０とＳｉ基板１１の間に挿入される。これにより、能動層３０中でその素子動作が行われるＨＥＭＴの特性を良好とすることができる。
【００１７】
Ｓｉ基板１１は、上記の形態の単結晶であり、ｐｎいずれかの導電型であり、比抵抗は特に限定されず、各種が適用できる。Ｂドープのｐ型基板、ＰやＡｓドープのｎ型基板で、比抵抗は例えば０．００１Ω・ｃｍ〜１０００００Ω・ｃｍの範囲である。他の不純物も特に限定されない。そのエッジ部（ベベル部）は、図６中断面図の右に示される形状に成形されている。ベベル部の研磨処理の有無に関わらず本発明の効果を奏する。ただし、研磨せずにベベル部の平坦性を低くした場合には、応力の分散が起こるためにクラックが進展しにくいため、研磨処理を行わないことがより好ましい。Ｓｉ基板１１の厚さは例えば７００μｍ程度である。Ｓｉ基板１１の製造方法は任意であり、例えばＣＺ法やＦＺ法で得られたものである。ただし、上記のとおりにオリフラが形成され、その基板面（基板の主面）方向と、オリフラ方向は上記の通りに設定されている。
【００１８】
バッファ層２０は、初期成長層２１と、超格子積層体２２が順次エピタキシャル成長されて構成される。どちらの層も、ＩＩＩ族窒化物半導体で構成される。ＨＥＭＴ構造の場合、縦方向のリーク電流を抑制する必要があるため、バッファ層は半絶縁性であることが好ましい。Ｆｅ、Ｃ、Ｍｇなどの不純物を導入することにより、絶縁性を向上することができる。能動層への不純物混入を抑制するために、Ｃをドーピングすることが最も望ましい。
【００１９】
初期成長層２１は、例えば窒化アルミニウム（ＡｌＮ）で構成され、その厚さは、例えば１００ｎｍ程度である。ＩＩＩ族元素の中でもＧａやＩｎはＳｉと反応しやすいため欠陥を発生させやすく、この欠陥に起因して、この上にエピタキシャル成長される層中にも欠陥を生じやすい。このため、Ｇａ、Ｉｎを含まないＡｌＮが特に好ましく用いられる。ただし、特に高い純度は要求されず、Ｇａ、Ｉｎを初めとして、Ｓｉ、Ｈ、Ｏ、Ｂ、Ｍｇ、Ａｓ、Ｐ等の不純物を１％以下の添加率で含んでいてもよい。前記の通り、バッファ層２０は、能動層３０とＳｉ基板１１との間の格子不整合の影響を緩和するために形成されるが、この中で、この初期成長層２１は、この上に形成される層（超格子積層体２２等）とＳｉ基板１１との間の反応を抑制することにより、この上に形成される層の結晶性を高めるために形成される。
【００２０】
超格子積層体２２は、第１層２２１と第２層２２２がエピタキシャル成長によって周期的に多数積層された構成（超格子構造）をもつ。Ｓｉ基板１１（Ｓｉ）と能動層２０（ＩＩＩ族窒化物半導体）との間の格子不整合による欠陥の発生を緩和するというバッファ層２０による効果は、主にこの超格子積層体２２によってもたらされる。第１層２２１は例えば初期成長層２１と同様のＡｌＮで構成され、第２層２２２は、例えば混晶Ａｌ１−ｘＧａｘＮで構成される。ここで、第１層２２１（ＡｌＮ）のバンドギャップは６．２ｅＶであり、ＧａＮのバンドギャップは３．５ｅＶである。第２層２２２（Ａｌ１−ｘＧａｘＮ）のバンドギャップはｘに応じたこれらの間の値となるため、第２層２２２のバンドギャップは第１層２２１のバンドギャップよりも小さい。ＨＥＭＴの縦方向の耐圧を高めるためには、第１層２２１と第２層２２２との間のバンドギャップ差を大きくすることが好ましい。このため、第２層において０．５≦ｘ＜１とし、第１層２２１との間の組成差を大きくすることが好ましい。ここで、ｘ＜０．５とした場合には、上記の格子不整合緩和の効果が不充分であり、能動層３０に結晶欠陥やクラックが発生しやすくなる。また、Ａｌが含まれる場合には、抵抗率を高めるＣが結晶格子内に取り込まれやすくなりその電気的効果が高まるため、第２層２２２をＧａＮとはしない（ｘ＜１とする）ことが好ましい。
【００２１】
なお、成長初期層２１と超格子積層体２２との間に、例えば、混晶ＡｌＧａＮからなる他の層を挿入することも可能である。
【００２２】
バンドギャップの大きな第１層２２１は、トンネル電流を抑制し、バッファ層２０中の絶縁性を高めることに寄与する。一方、能動層３０と近い格子定数をもつ第２層２２２は、クラックやウェハの反りを抑制するということに寄与する。このため、これらの膜厚は、これらの効果を考慮して適宜設定される。具体的には、第１層２２１は、これがＡｌＮの場合には、トンネル電流が抑制されかつクラックを生じにくい厚さとして、２〜１０ｎｍの範囲が好ましい。第２層２２２は、これよりも厚くし、４０ｎｍ以下とすることが好ましい。第１膜層２２１、第２層２２２は交互に積層され、その積層総数は、Ｓｉ基板１１と能動層３０との間の格子不整合を緩和し、かつバッファ層２０の絶縁性を確保できる限りにおいて適宜設定され、例えばその積層総数は５０層以上である。ただし、超格子積層体２２中でこれらの層各々の厚さや組成を一定とする必要はない。
【００２３】
能動層３０の構成は、これを用いた半導体装置の構成に応じて適宜設定される。ここでは、バッファ層２０上において、チャネル層３１、電子供給層３２が順次形成される。チャネル層３１はＧａＮで構成され、その厚さは例えば０．７５μｍ程度の高純度層であり、電子供給層３２はＡｌ１−ｘＧａｘＮ（ｘ＝０．７３程度）のｎ型層である。これらは、通常知られるＧａＮ系ＨＥＭＴにおいて用いられるものと同様である。なお、チャネル層３１における電子供給層３２側では、不純物濃度を特に低減することがＨＥＭＴの素子動作上好ましく、例えばＣ濃度を４×１０１６ｃｍ−３以下とすることが好ましい。ただし、ＧａＮにおけるｎ型不純物を補償するという観点からは、Ｃ濃度は１×１０１５ｃｍ−３以上とすることが好ましい。
【００２４】
なお、能動層３０の構成は、通常知られるＩＩＩ族窒化物半導体を用いた半導体装置と同様のものを用いることができる。
【００２５】
上記の構成は、周知のＭＯＣＶＤ（有機化学気相成長）法やＭＢＥ（分子線エピタキシー）法によって、Ｓｉ基板１１上に形成することができる。
【００２６】
ＩＩＩ族窒化物からなる層の層膜厚は、デバイス特性から適宜設定されるが、ウェハ上において均一である必要はなく、例えば基板周辺部で膜厚を薄くしてもよい。この場合には、基板端部での応力が抑制され、クラックの発生が抑制される。また、周辺部での応力の集中を防ぐために、周辺部のみ基板表面の平坦性を悪化させたり、酸化膜や窒化膜等の他の膜を挿入することにより、ＩＩＩ族窒化物膜を多結晶化させることも可能である。
【００２７】
上記の構成において、Ｓｉ基板１１におけるオリフラ方向が、この上のバッファ層２０．能動層３０等にもたらす影響について以下に説明する。
【００２８】
図１に示されたように、オリフラを（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°の角度だけ回転させた所に形成した６インチ径の（１１１）Ｓｉ基板上にバッファ層、能動層を形成した後のウェハ（実施例）と、オリフラが（１１０）面とされた従来のＳｉ基板を用いた場合における同様のウェハ（比較例１）、上記の回転方向を２０°としたＳｉ基板を用いた場合における同様のウェハ（比較例２）の外観を観察し、発生した端部クラックについての比較を行った。
【００２９】
ここで、Ｓｉ基板は、比抵抗０．０１Ω・ｃｍ、６５０μｍ厚のＣＺ法（Ｂドープ）で製造された６インチ径ウェハとした。そのウェハ端面は図６に中に示される形状であり、図６中におけるｔ＝３００μｍ、θ＝２２°とした。初期成長層は１００ｎｍ厚のＡｌＮとし、超格子積層体における第１層は４ｎｍ厚のＡｌＮ、第２層は２５ｎｍ厚のＡｌ０．１５Ｇａ０．８５Ｎとし、超格子積層体における第１層と第２層の積層総数は合計７５層とした。チャネル層は０．７５μｍ厚のＧａＮ、電子供給層は厚さ１８ｎｍのｎ型Ａｌ０．２７Ｇａ０．７３Ｎとした。ＳＩＭＳ（２次イオン質量分析法）によって実測されたＣ濃度は、超格子積層体において１×１０１９ｃｍ−３、チャネル層の電子供給層側において０．８〜３．０×１０１６ｍ−３であった。
【００３０】
この構成のウェハを製造するに際しては、キャリアガスとして水素及び窒素を用いたＭＯＣＶＤ法を用いた。ＩＩＩ族原料としてはトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、Ｖ族（窒素）原料としてはアンモニアを用いた。各層の成長においては、ガス圧力と基板温度がそれぞれにおいて最適化された表１の条件とした。ここで、チャネル層の形成においては、その初期（バッファ層側）と末期（電子供給層側）において、条件を変えている。ガス組成、流量は、各層の組成に応じて適宜設定された。なお、これらの条件は、実施例と比較例１，比較例２で同様とした。このため、実施例と比較例１、比較例２では、Ｓｉ基板のオリフラ以外は全て同様である。
【００３１】
【表１】
【００３２】
図３は、オリフラ上の２箇所（Ａ、Ｂ）において、実施例のウェハを、成長層側を上として光学顕微鏡を用いて、オリフラ側斜め上方から見た外観写真であり、図４は、比較例１に対する同様の外観写真である。図３、図４において、ベベル部（Ｓｉウェハのオリフラ部側面）よりも上側が、エピタキシャル成長によって形成された成長層（バッファ層、能動層）であり、成長層においては、図中上方向が、ウェハ表面においてオリフラから離れる方向となる。なお、図３は実施例のうち、周回方向に９０°の角度回転した所にオリフラを形成したものの写真であるが、３０°、１５０°の実施例においても、同じ外観であった。
【００３３】
この成長層側では端部クラックが線状の明部となって見える。どちらの図においても、Ａは端部クラックが少なかった箇所の外観写真であり、Ｂは端部クラックが多かった箇所の外観写真である。ここで見られる端部クラックは、成長層（バッファ層、能動層）が単結晶であることを反映し、いずれも直線的な形状である。
【００３４】
実施例（図３）では、Ｂにおいて、特にベベル部に近い領域で端部クラックが多く見られる。しかしながら、Ａ、Ｂのどちらにおいても、端部クラックは、図中上側（オリフラから離れる側）に進展していない。また、特にＢにおいては、水平方向（オリフラと平行な方向）に進展する端部クラックが明瞭である。
【００３５】
一方、比較例１（図４）の場合には、Ａ、Ｂのどちらにおいても、実施例（図３）よりも多くの端部クラックが見られる。実施例（図３）において特徴的であった水平方向に進展する端部クラックはどちらにおいても見られず、代わりに、垂直方向に進展する端部クラックがどちらにおいても明瞭である。
【００３６】
このクラックは、ＨＥＭＴ素子自身の破壊を生じない場合であっても、ＨＥＭＴ素子の動作やその信頼性に悪影響を与えることは明らかである。しかしながら、オリフラ付近のみに限定して存在する端部クラックがこうした悪影響を及ぼすことは少なく、オリフラ（ウェハ周辺）からウェハ全面に進展するとクラックがこうした悪影響を及ぼす。こうした悪影響を及ぼすクラックは、図３、４においては、図中上側に進展する端部クラックである。
【００３７】
この観点から実施例（図３）、比較例１（図４）を見た場合、強く悪影響を与えるのは、比較例１（図４）において垂直方向に進展する端部クラックである。逆に、悪影響を与えることが少ないのは、実施例（図３）において水平方向に進展する端部クラックである。
【００３８】
また、図３、４のいずれにおいても、斜め方向に進展する端部クラックも多数存在する。成長層が単結晶であるために、こうした斜め方向に進展する端部クラックも、水平方向、垂直方向に進展する端部クラックと同様に、直線的に進展する。また、結晶の対称性より、斜め方向に進展する端部クラックが存在する場合には、これと左右方向において対称な形で進展する端部クラックも存在する。このため、どの外観写真においても、斜め方向に進展する端部クラック同士が交差している点が多く見られる。そして、この交差した箇所で端部クラックの進展が止まっている現象が多く見られる。これは、左右方向から斜めに進展した端部クラックの発生原因となる内部応力が、この交差した箇所でキャンセルすることに起因する。このため、斜め方向に進展する端部クラック自身がウェハ全面に進展する可能性は低い。
【００３９】
ただし、オリフラ方向を比較例１から２０°回転させた比較例２（図５）においては、垂直に進展するクラックは見られないものの、斜め方向に大きく進展するクラックが多く見られ、端部クラック同士が交差して消滅するという効果は不充分である。端部クラック自身の数も実施例（図３）よりは多い。また、比較例２では、実施例で見られたような水平方向に進展する端部クラックは見られない。また、斜め方向に大きく進展するクラックが存在するのは、このクラックと左右方向に対称に進展して交差するクラックが少ないためである。このために、このクラックの進展は止まりにくくなっている。これに対して、実施例（図３）においては、斜め方向に進展する端部クラックの左右対称性が高く、斜め方向に進展する端部クラックは、左右方向に同等の数だけ存在しているために、その進展が止まりやすくなっている。これは、実施例におけるオリフラ方向から見た結晶の左右対称性が高いことに起因する。
【００４０】
実施例（図３）のように、水平方向に進展する端部クラックがオリフラ近くにある場合、斜め方向に進展する端部クラックは、水平方向に進展する端部クラックと交差してその進展が止まるという現象も生ずる。実施例における斜め方向に進展する端部クラックの数が、比較例１、比較例２よりも少ないことは、この現象によると考えられる。これに対して、比較例１（図４）のように、垂直方向に進展する端部クラックが多数見られる場合、これらの端部クラック同士が交差することはないため、オリフラから反対側の側面にまで進展することがある。すなわち、垂直方向に進展する端部クラックは、その進展を止めにくく、かつ最も強く悪影響を及ぼす。比較例２の結果はこれらの中間であり、斜め方向に進展するクラックの数は実施例ほど充分に減少してはいない。また、水平方向に進展するクラックの有無に関わらず、比較例２と実施例との比較より、オリフラ方向から見た左右対称性が高く、斜め方向に進展する端部クラック同士が交差する確率が高い実施例が好ましいことは明らかである。
【００４１】
なお、ホール効果測定法によって実施例におけるチャネル層１の電気特性を評価したところ、そのシート抵抗はウェハ中心で４６５Ωであり、電子移動度は１５１０ｃｍ２／Ｖ／ｓｅｃと、良好な値であった。また、ウェハは裏面側に凸形状であるが、その反り量は６０μｍと小さかった。これにより、この能動層中にＨＥＭＴの素子動作領域を形成することができ、良好な動作を確認することができた。
【００４２】
以上により、垂直方向に進展する端部クラックが見られず、代わりに水平方向に進展する端部クラックが見られる実施例は、ＨＥＭＴ素子の動作や信頼性においては比較例１、比較例２よりも好ましいことが確認された。
【００４３】
なお、上記の現象は、オリフラ部に限らず、ウェハ（Ｓｉ基板）の外周部全てにおいて発生することは明らかである。しかしながら、ウェハ周囲におけるオリフラ部以外は円弧形状となっているため、ウェハ端部における面方向は連続的に変化している。すなわち、実施例のオリフラに対応する面、比較例１のオリフラである（１１０）面、比較例２のオリフラに対応する面が端部に露出する部分は、オリフラ部以外のウェハ外周においては実質的に極めて少ない。このため、オリフラ部以外の周辺部では、例えば図４のように垂直方向に進展する端部クラックが多く見られることはなく、この状況は設定されたオリフラ方向にも依存しない。すなわち、上記の現象は、オリフラ部以外では実質的には問題にはならない。
【００４４】
これに対して、オリフラ部は直線形状であるために、上記の現象が最も顕著に現れる。すなわち、オリフラ部を実施例のような設定とすることによって、顕著な効果が得られる。
【００４５】
上記のとおり、オリフラを（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°のいずれかの角度だけ回転させた方向に設けた場合には、水平方向に進展する端部クラックが生じて垂直方向に進展する端部クラックが発生せず、オリフラを＜１１０＞方向とした場合には垂直方向に進展する端部クラックが生じて水平方向に進展する端部クラックが発生しない。オリフラをこれら以外の方向とした場合においては、これらの中間的な態様で端部クラックが生ずる。これらの中において、水平方向に進展する端部クラックが生じて垂直方向に進展する端部クラックが発生しない場合が最も好ましいことは、上記の検討から明らかである。すなわち、（１１１）面Ｓｉウェハを用いた場合には、オリフラを（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°のいずれかの角度だけ回転させた方向に設けることが最も好ましい。この際、上記の結果より、バッファ層や能動層の成長条件を変えることなしに、端部クラックの影響を低減することができる。
【００４６】
ＨＥＭＴが形成された領域においてクラックが存在した場合には、基板面と水平方向に流れる動作電流の障害となる、あるいは、このクラック周辺でリークパスが形成されることによって耐圧が低下する、等の問題が発生する。従って、基板の主面と平行に動作電流が流れる半導体装置を構成する場合に、実施例の構成は特に有効である。
【００４７】
なお、上記の構成において、Ｓｉ基板１１の面方位を（１１１）としたが、ヘテロエピタキシャル成長の場合には、この面方位を（１１１）から例えば１°以内の角度だけオフセットすることが好ましい場合もある。このオフセット量が小さな場合には、オリフラを上記の方向とした場合に端部クラックの影響が低減されるという上記の効果が得られることは明らかである。従って、ここで基板面を（１１１）面とするとは、このように基板面を（１１１）面からわずかにオフセットした場合も含まれるものとする。
【００４８】
また、上記の例においては、ダイヤモンド構造における（１１１）面を主面とするＳｉ基板１１上に、ウルツ鉱構造をもつＩＩＩ族窒化物半導体の（０００１）方向が成長する場合において、オリフラを（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた方向に設けることが好ましいことが示された。同様の設定は、これ以外の場合にも可能である。例えば、他の方位の面（例えば（１００）面、（１１０）面等）を主面とするＳｉ基板上においても、ウルツ鉱構造をもつＩＩＩ族窒化物半導体を成長させることが可能である。この場合においても、成長層（バッファ層等）において、オリフラと垂直な方向に進展する端部クラックが少なくなるように、オリフラ方向を設定することが可能である。このオリフラ方向は、Ｓｉ基板の面方位、この上に成長するＩＩＩ族窒化物半導体の面方位に応じて設定できる。これにより、半導体装置に与える悪影響を低減することが可能である。実際には、ある特定の面方位をもつＳｉ基板上に良好な結晶性で成長するＩＩＩ族窒化物半導体の面方位は限定されるため、Ｓｉ基板の面方位とＩＩＩ族窒化物半導体の種類によって、最適なオリフラ方向が設定される。このオリフラ方向は、前記のとおり、オリフラを構成する直線部に平行な端部クラックが形成されるような方向である。このオリフラ方向をもつＳｉ基板上にバッファ層を形成したエピタキシャル成長基板上に能動層を形成するというエピタキシャル成長方法を用いれば、端部クラックの悪影響が抑制された半導体装置を得ることができる。すなわち、本発明のエピタキシャル成長方法においては、基板との格子不整合に起因する端部クラックが存在する場合において、この端部クラックがもたらす悪影響が低減される。
【００４９】
なお、上記の例では、バッファ層２０は、初期成長層２１と超格子積層体２２で構成されるものとしたが、良好な結晶性をもつ能動層３０が得られる限りにおいて、バッファ層の構成は任意である。例えば、初期成長層のみを用いて超格子積層体を用いず、あるいは初期成長層を用いず超格子積層体のみを用いる構成としてもよい。また、傾斜組成バッファを用いることも可能である。バッファ層の構成は、Ｓｉと能動層を構成する材料との格子不整合の度合いや、Ｓｉと能動層を構成する材料の化学反応性、バッファ層に要求される絶縁性の程度等に応じて適宜設定される。
【００５０】
更に、上記の構成はＳｉ基板とＩＩＩ族窒化物半導体との組み合わせに限定されず、オリフラが設けられた基板上において、格子不整合の存在するヘテロエピタキシャル成長を行う場合においても同様である。特に、ＩＩＩ族窒化物半導体のように、良質のバルク結晶を得ることが困難であり、良質の結晶がヘテロエピタキシャル成長によって得られる材料に対しては、そのエピタキシャル成長基板を同様の構成とすることは有効である。
【符号の説明】
【００５１】
１０ エピタキシャル成長基板
１１ Ｓｉ基板
２０ バッファ層
２１ 初期成長層
２２ 超格子積層体
３０ 能動層
３１ チャネル層
３２ 電子供給層
２２１ 第１層
２２２ 第２層
【技術分野】
【０００１】
本発明は、化合物半導体をその上にエピタキシャル成長させるエピタキシャル成長基板、及びこのエピタキシャル成長基板上に形成された化合物半導体を用いて構成された半導体装置に関する。また、この半導体装置を形成する際に行われるエピタキシャル成長方法に関する。
【背景技術】
【０００２】
ＧａＮに代表されるＩＩＩ族窒化物半導体は、そのバンドギャップが広いために、青色、緑色等のＬＥＤ（発光ダイオード）、ＬＤ（レーザーダイオード）等の発光素子やパワー素子の材料として広く用いられている。シリコン等を用いたＬＳＩ等の半導体装置を製造するに際しては、大口径のバルク結晶を切り出して得られた大口径のウェハが用いられるのに対して、こうした化合物半導体においては、大口径（例えば４インチ径以上）のバルク結晶を得ることが困難である。このため、こうした化合物半導体を用いた半導体装置を製造するに際しては、これと異なる材料からなる基板上にこの化合物半導体をヘテロエピタキシャル成長させたウェハを用いるのが一般的である。また、ＬＥＤやＬＤを構成するｐｎ接合やヘテロ接合も、更にこの上にエピタキシャル成長を行うことによって得られる。
【０００３】
例えば、ＧａＮ単結晶を成長させることのできる基板の材料としては、サファイア、ＳｉＣ等が知られている。これらの材料は、大口径のバルク結晶を得ることが比較的容易であり、かつその面方位を適宜選択することにより、これらの結晶からなる基板上にＧａＮをヘテロエピタキシャル成長させることができ、大口径のＧａＮ単結晶が形成されたウェハを得ることができる。しかしながら、これらの材料からなる基板は高価であるため、より安価であるシリコン（Ｓｉ）単結晶基板を用いることも検討されている。
【０００４】
例えば、特許文献１には、Ｓｉ単結晶基板上にＩＩＩ族窒化物半導体の多層構造が形成された構成をもつ半導体基板が記載されている。この際、シリコンの格子定数とＧａＮの格子定数は異なるため、この格子不整合に起因した結晶欠陥（転位）やクラック等が、形成されたＩＩＩ族窒化物半導体中に発生することがある。この格子不整合の影響を緩和するために、特に良質であることが要求される能動層（素子動作に直接関与する層）とＳｉ単結晶基板との間に、能動層材料とＳｉと間の格子不整合を緩和するバッファ層を挿入する場合もある。特許文献１においては、こうした場合のＳｉ単結晶基板の面方位としては（１１１）を用い、ＡｌＧａＩｎＮ多層膜を介して、この上に良質のＩＩＩ族窒化物半導体層を得ることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５８２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
通常、Ｓｉ単結晶基板として用いられるＳｉウェハは、外径が２インチ以上のものが用いられ、その平面図及びそのＡ−Ａ方向の断面図を図６に示す。その形状は略円板形状であるが、これを用いた半導体装置の製造プロセス中においてウェハの向きを特定するために、その周囲の一部には、円弧形状ではなく、直線形状となった部分（オリエンテーションフラット：以下、オリフラと略）が形成されている。図６の平面図においては、このオリフラは右側に存在する。また、Ｓｉウェハ端部の断面形状の一例を図６中の断面図の右側に拡大して示す。大部分の半導体プロセス装置は、このオリフラを検知することによりＳｉウェハの向きを認識し、ウェハの搬送や設置を適切に行う。このようなオリフラは、ＳＥＭＩ規格等により規格化されており、Ｓｉウェハといえば、主面が（１００）面または（１１１）面で、図６に示されたオリフラが（１１０）面であるものが通常である。
【０００７】
上記の特許文献１内で記載のあるクラックとは、基板の主表面上に発生するものを意味する。つまり、これまではＳｉ単結晶基板とＩＩＩ族窒化物半導体層との間の格子不整合の大きさに起因した面内クラックが主たる問題であった。
【０００８】
発明者らは、主面が（１１１）面のシリコン基板上に、面内にクラックが無く結晶性の良い窒化物半導体層を得る技術を開発した。しかしながら、これまで基板端部のクラックについては注目されていなかった。発明者は、基板端部のクラックについて検討を行った結果、端部クラックは、オリフラ近くのＩＩＩ族窒化物半導体層中に特に多く発生することを知見した。更に、このＩＩＩ族窒化物半導体層中に半導体素子を形成した場合には、その製造プロセス中や製造後において、応力によりこの端部クラックが更に進展し、割れなどの悪影響を及ぼすことがあった。
【０００９】
すなわち、シリコン基板上にＩＩＩ族窒化物物半導体を面内クラックが発生しないよう最適なバッファ層を介してヘテロエピタキシャル成長させた場合でも、基板端部、特にオリフラ近傍からＩＩＩ族窒化物半導体層中にクラックが発生するという問題があった。さらに、面内クラックを発生させずに、かつ、端部クラックの発生も抑えるように成長条件を変更することは困難であった。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のエピタキシャル成長基板は、（１１１）面を主面とするシリコン単結晶基板と、ＩＩＩ族窒化物半導体からなり前記シリコン単結晶基板上に形成されたバッファ層と、を具備するエピタキシャル成長基板であって、前記シリコン単結晶基板は、オリエンテーションフラットが、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成されたことを特徴とする。
本発明のエピタキシャル成長基板において、前記バッファ層には、窒化アルミニウム（ＡｌＮ）からなる層が含まれることを特徴とする。
本発明のエピタキシャル成長基板において、前記バッファ層には、超格子構造が含まれることを特徴とする。
本発明の半導体装置は、前記エピタキシャル成長基板と、当該エピタキシャル成長基板上に形成されたＩＩＩ族窒化物半導体からなる能動層を具備することを特徴とする。
本発明の半導体装置は、前記能動層中において、前記主面と平行な方向に動作電流が流されて動作することを特徴とする。
本発明のエピタキシャル成長方法は、オリエンテーションフラットが形成されたシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、前記バッファ層の面内方向において、前記オリエンテーションフラットを構成する直線部に平行な端部クラックが形成されるように、前記シリコン単結晶基板におけるオリエンテーションフラットを形成することを特徴とする。
本発明のエピタキシャル成長方法は、オリエンテーションフラットが形成された、（１１１）面を主面とするシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、前記シリコン単結晶基板において、前記オリエンテーションフラットを、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成することを特徴とする。
【発明の効果】
【００１２】
本発明は以上のように構成されているので、シリコン基板上にＩＩＩ族窒化物半導体をヘテロエピタキシャル成長させた場合に、成長条件を変えることなく、オリフラ近傍からＩＩＩ族窒化物半導体層中に発生する端部クラックを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係るエピタキシャル成長基板において用いられるシリコン単結晶基板におけるオリフラ方向を示す図である。
【図２】本発明の実施の形態に係るエピタキシャル成長基板上を用いて形成された半導体装置の構成を示す断面図である。
【図３】本発明の実施例となるウェハをオリフラ方向上側から見た外観写真である。
【図４】第１の比較例となるウェハをオリフラ方向上側から見た外観写真である。
【図５】第２の比較例となるウェハをオリフラ方向上側から見た外観写真である。
【図６】シリコン単結晶基板の形態を示す平面図及び断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態に係るエピタキシャル成長基板について説明する。このエピタキシャル成長基板を用いて形成された半導体装置は、ＧａＮとＡｌＧａＮのヘテロ接合を利用したＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）である。なお、一般に、半導体装置が使用される際には、製造工程の後にウェハをダイシングすることによって得られた個々の半導体素子（ＨＥＭＴ素子）、あるいはこれがパッケージングされた形態とされる。しかしながら、ここではこうした形態に限定されず、ダイシング前のウェハの状態であるものも、この半導体装置に含まれるものとする。
【００１５】
このエピタキシャル成長基板においては、Ｓｉ基板上に、ＩＩＩ族窒化物半導体からなるバッファ層が形成されている。ここで、Ｓｉ基板は、ダイヤモンド構造をもつＳｉ単結晶の（１１１）面を主面とする基板である。また、図６に示されるように、オリエンテーションフラット（オリフラ）が設けられた略円板形状である。ここで、図中に示される基板面方位、すなわち、（１１１）面Ｓｉ基板の主面の法線の方向は＜１１１＞方向であり、仮に（１１０）面オリフラのオリフラ方向（オリフラを構成する直線と垂直な方向）を＜１１０＞方向と規定すると、図１に示されるように、基板面内にある＜１１０＞方向とオリフラ方向とのなす左回りの角度φが、３０°、９０°、１５０°のいずれかとなる。これらの方向は、（１１１）面の対称性より、結晶学的には等価であり、右回りの角度においても同様である。すなわち、ここで用いられるＳｉ基板におけるオリフラ方向は、＜１１１＞方向を回転軸として＜１１０＞方向を３０°、９０°、１５０°のいずれかの角度だけ回転させた方向となり、オリフラ部を構成する直線はこれらの方向と垂直となる。つまり、オリフラは（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°のいずれかの角度だけ回転させた所である。正確にはこの角度は、３０°±５°、９０°±５°、１５０°±５°の範囲である。これらの±５°程度の角度のずれは製造上許容され、かつ本発明のもたらす効果に大きな影響を与えない。
【００１６】
図２は、このエピタキシャル成長基板１０の断面構造を示す。上記の構成のＳｉ基板１１上にバッファ層２０が形成され、ＨＥＭＴは、このバッファ層２０上に形成された能動層３０中に形成される。能動層３０は、チャネル層３１と電子供給層３２で構成され、ＨＥＭＴにおける動作電流を構成する電子層はチャネル層３１と電子供給層３２の界面付近に形成される。この動作電流は、電子供給層３２上に形成されたソース電極とドレイン電極（どちらも図示省略）間の領域を流れ、ソース電極とドレイン電極との間に形成されたゲート電極（図示省略）の電位によって、そのオンオフが設定される。バッファ層２０は、能動層３０とＳｉ基板１１との間の格子不整合の影響を緩和して能動層３０の結晶性を高めるために、能動層３０とＳｉ基板１１の間に挿入される。これにより、能動層３０中でその素子動作が行われるＨＥＭＴの特性を良好とすることができる。
【００１７】
Ｓｉ基板１１は、上記の形態の単結晶であり、ｐｎいずれかの導電型であり、比抵抗は特に限定されず、各種が適用できる。Ｂドープのｐ型基板、ＰやＡｓドープのｎ型基板で、比抵抗は例えば０．００１Ω・ｃｍ〜１０００００Ω・ｃｍの範囲である。他の不純物も特に限定されない。そのエッジ部（ベベル部）は、図６中断面図の右に示される形状に成形されている。ベベル部の研磨処理の有無に関わらず本発明の効果を奏する。ただし、研磨せずにベベル部の平坦性を低くした場合には、応力の分散が起こるためにクラックが進展しにくいため、研磨処理を行わないことがより好ましい。Ｓｉ基板１１の厚さは例えば７００μｍ程度である。Ｓｉ基板１１の製造方法は任意であり、例えばＣＺ法やＦＺ法で得られたものである。ただし、上記のとおりにオリフラが形成され、その基板面（基板の主面）方向と、オリフラ方向は上記の通りに設定されている。
【００１８】
バッファ層２０は、初期成長層２１と、超格子積層体２２が順次エピタキシャル成長されて構成される。どちらの層も、ＩＩＩ族窒化物半導体で構成される。ＨＥＭＴ構造の場合、縦方向のリーク電流を抑制する必要があるため、バッファ層は半絶縁性であることが好ましい。Ｆｅ、Ｃ、Ｍｇなどの不純物を導入することにより、絶縁性を向上することができる。能動層への不純物混入を抑制するために、Ｃをドーピングすることが最も望ましい。
【００１９】
初期成長層２１は、例えば窒化アルミニウム（ＡｌＮ）で構成され、その厚さは、例えば１００ｎｍ程度である。ＩＩＩ族元素の中でもＧａやＩｎはＳｉと反応しやすいため欠陥を発生させやすく、この欠陥に起因して、この上にエピタキシャル成長される層中にも欠陥を生じやすい。このため、Ｇａ、Ｉｎを含まないＡｌＮが特に好ましく用いられる。ただし、特に高い純度は要求されず、Ｇａ、Ｉｎを初めとして、Ｓｉ、Ｈ、Ｏ、Ｂ、Ｍｇ、Ａｓ、Ｐ等の不純物を１％以下の添加率で含んでいてもよい。前記の通り、バッファ層２０は、能動層３０とＳｉ基板１１との間の格子不整合の影響を緩和するために形成されるが、この中で、この初期成長層２１は、この上に形成される層（超格子積層体２２等）とＳｉ基板１１との間の反応を抑制することにより、この上に形成される層の結晶性を高めるために形成される。
【００２０】
超格子積層体２２は、第１層２２１と第２層２２２がエピタキシャル成長によって周期的に多数積層された構成（超格子構造）をもつ。Ｓｉ基板１１（Ｓｉ）と能動層２０（ＩＩＩ族窒化物半導体）との間の格子不整合による欠陥の発生を緩和するというバッファ層２０による効果は、主にこの超格子積層体２２によってもたらされる。第１層２２１は例えば初期成長層２１と同様のＡｌＮで構成され、第２層２２２は、例えば混晶Ａｌ１−ｘＧａｘＮで構成される。ここで、第１層２２１（ＡｌＮ）のバンドギャップは６．２ｅＶであり、ＧａＮのバンドギャップは３．５ｅＶである。第２層２２２（Ａｌ１−ｘＧａｘＮ）のバンドギャップはｘに応じたこれらの間の値となるため、第２層２２２のバンドギャップは第１層２２１のバンドギャップよりも小さい。ＨＥＭＴの縦方向の耐圧を高めるためには、第１層２２１と第２層２２２との間のバンドギャップ差を大きくすることが好ましい。このため、第２層において０．５≦ｘ＜１とし、第１層２２１との間の組成差を大きくすることが好ましい。ここで、ｘ＜０．５とした場合には、上記の格子不整合緩和の効果が不充分であり、能動層３０に結晶欠陥やクラックが発生しやすくなる。また、Ａｌが含まれる場合には、抵抗率を高めるＣが結晶格子内に取り込まれやすくなりその電気的効果が高まるため、第２層２２２をＧａＮとはしない（ｘ＜１とする）ことが好ましい。
【００２１】
なお、成長初期層２１と超格子積層体２２との間に、例えば、混晶ＡｌＧａＮからなる他の層を挿入することも可能である。
【００２２】
バンドギャップの大きな第１層２２１は、トンネル電流を抑制し、バッファ層２０中の絶縁性を高めることに寄与する。一方、能動層３０と近い格子定数をもつ第２層２２２は、クラックやウェハの反りを抑制するということに寄与する。このため、これらの膜厚は、これらの効果を考慮して適宜設定される。具体的には、第１層２２１は、これがＡｌＮの場合には、トンネル電流が抑制されかつクラックを生じにくい厚さとして、２〜１０ｎｍの範囲が好ましい。第２層２２２は、これよりも厚くし、４０ｎｍ以下とすることが好ましい。第１膜層２２１、第２層２２２は交互に積層され、その積層総数は、Ｓｉ基板１１と能動層３０との間の格子不整合を緩和し、かつバッファ層２０の絶縁性を確保できる限りにおいて適宜設定され、例えばその積層総数は５０層以上である。ただし、超格子積層体２２中でこれらの層各々の厚さや組成を一定とする必要はない。
【００２３】
能動層３０の構成は、これを用いた半導体装置の構成に応じて適宜設定される。ここでは、バッファ層２０上において、チャネル層３１、電子供給層３２が順次形成される。チャネル層３１はＧａＮで構成され、その厚さは例えば０．７５μｍ程度の高純度層であり、電子供給層３２はＡｌ１−ｘＧａｘＮ（ｘ＝０．７３程度）のｎ型層である。これらは、通常知られるＧａＮ系ＨＥＭＴにおいて用いられるものと同様である。なお、チャネル層３１における電子供給層３２側では、不純物濃度を特に低減することがＨＥＭＴの素子動作上好ましく、例えばＣ濃度を４×１０１６ｃｍ−３以下とすることが好ましい。ただし、ＧａＮにおけるｎ型不純物を補償するという観点からは、Ｃ濃度は１×１０１５ｃｍ−３以上とすることが好ましい。
【００２４】
なお、能動層３０の構成は、通常知られるＩＩＩ族窒化物半導体を用いた半導体装置と同様のものを用いることができる。
【００２５】
上記の構成は、周知のＭＯＣＶＤ（有機化学気相成長）法やＭＢＥ（分子線エピタキシー）法によって、Ｓｉ基板１１上に形成することができる。
【００２６】
ＩＩＩ族窒化物からなる層の層膜厚は、デバイス特性から適宜設定されるが、ウェハ上において均一である必要はなく、例えば基板周辺部で膜厚を薄くしてもよい。この場合には、基板端部での応力が抑制され、クラックの発生が抑制される。また、周辺部での応力の集中を防ぐために、周辺部のみ基板表面の平坦性を悪化させたり、酸化膜や窒化膜等の他の膜を挿入することにより、ＩＩＩ族窒化物膜を多結晶化させることも可能である。
【００２７】
上記の構成において、Ｓｉ基板１１におけるオリフラ方向が、この上のバッファ層２０．能動層３０等にもたらす影響について以下に説明する。
【００２８】
図１に示されたように、オリフラを（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°の角度だけ回転させた所に形成した６インチ径の（１１１）Ｓｉ基板上にバッファ層、能動層を形成した後のウェハ（実施例）と、オリフラが（１１０）面とされた従来のＳｉ基板を用いた場合における同様のウェハ（比較例１）、上記の回転方向を２０°としたＳｉ基板を用いた場合における同様のウェハ（比較例２）の外観を観察し、発生した端部クラックについての比較を行った。
【００２９】
ここで、Ｓｉ基板は、比抵抗０．０１Ω・ｃｍ、６５０μｍ厚のＣＺ法（Ｂドープ）で製造された６インチ径ウェハとした。そのウェハ端面は図６に中に示される形状であり、図６中におけるｔ＝３００μｍ、θ＝２２°とした。初期成長層は１００ｎｍ厚のＡｌＮとし、超格子積層体における第１層は４ｎｍ厚のＡｌＮ、第２層は２５ｎｍ厚のＡｌ０．１５Ｇａ０．８５Ｎとし、超格子積層体における第１層と第２層の積層総数は合計７５層とした。チャネル層は０．７５μｍ厚のＧａＮ、電子供給層は厚さ１８ｎｍのｎ型Ａｌ０．２７Ｇａ０．７３Ｎとした。ＳＩＭＳ（２次イオン質量分析法）によって実測されたＣ濃度は、超格子積層体において１×１０１９ｃｍ−３、チャネル層の電子供給層側において０．８〜３．０×１０１６ｍ−３であった。
【００３０】
この構成のウェハを製造するに際しては、キャリアガスとして水素及び窒素を用いたＭＯＣＶＤ法を用いた。ＩＩＩ族原料としてはトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、Ｖ族（窒素）原料としてはアンモニアを用いた。各層の成長においては、ガス圧力と基板温度がそれぞれにおいて最適化された表１の条件とした。ここで、チャネル層の形成においては、その初期（バッファ層側）と末期（電子供給層側）において、条件を変えている。ガス組成、流量は、各層の組成に応じて適宜設定された。なお、これらの条件は、実施例と比較例１，比較例２で同様とした。このため、実施例と比較例１、比較例２では、Ｓｉ基板のオリフラ以外は全て同様である。
【００３１】
【表１】
【００３２】
図３は、オリフラ上の２箇所（Ａ、Ｂ）において、実施例のウェハを、成長層側を上として光学顕微鏡を用いて、オリフラ側斜め上方から見た外観写真であり、図４は、比較例１に対する同様の外観写真である。図３、図４において、ベベル部（Ｓｉウェハのオリフラ部側面）よりも上側が、エピタキシャル成長によって形成された成長層（バッファ層、能動層）であり、成長層においては、図中上方向が、ウェハ表面においてオリフラから離れる方向となる。なお、図３は実施例のうち、周回方向に９０°の角度回転した所にオリフラを形成したものの写真であるが、３０°、１５０°の実施例においても、同じ外観であった。
【００３３】
この成長層側では端部クラックが線状の明部となって見える。どちらの図においても、Ａは端部クラックが少なかった箇所の外観写真であり、Ｂは端部クラックが多かった箇所の外観写真である。ここで見られる端部クラックは、成長層（バッファ層、能動層）が単結晶であることを反映し、いずれも直線的な形状である。
【００３４】
実施例（図３）では、Ｂにおいて、特にベベル部に近い領域で端部クラックが多く見られる。しかしながら、Ａ、Ｂのどちらにおいても、端部クラックは、図中上側（オリフラから離れる側）に進展していない。また、特にＢにおいては、水平方向（オリフラと平行な方向）に進展する端部クラックが明瞭である。
【００３５】
一方、比較例１（図４）の場合には、Ａ、Ｂのどちらにおいても、実施例（図３）よりも多くの端部クラックが見られる。実施例（図３）において特徴的であった水平方向に進展する端部クラックはどちらにおいても見られず、代わりに、垂直方向に進展する端部クラックがどちらにおいても明瞭である。
【００３６】
このクラックは、ＨＥＭＴ素子自身の破壊を生じない場合であっても、ＨＥＭＴ素子の動作やその信頼性に悪影響を与えることは明らかである。しかしながら、オリフラ付近のみに限定して存在する端部クラックがこうした悪影響を及ぼすことは少なく、オリフラ（ウェハ周辺）からウェハ全面に進展するとクラックがこうした悪影響を及ぼす。こうした悪影響を及ぼすクラックは、図３、４においては、図中上側に進展する端部クラックである。
【００３７】
この観点から実施例（図３）、比較例１（図４）を見た場合、強く悪影響を与えるのは、比較例１（図４）において垂直方向に進展する端部クラックである。逆に、悪影響を与えることが少ないのは、実施例（図３）において水平方向に進展する端部クラックである。
【００３８】
また、図３、４のいずれにおいても、斜め方向に進展する端部クラックも多数存在する。成長層が単結晶であるために、こうした斜め方向に進展する端部クラックも、水平方向、垂直方向に進展する端部クラックと同様に、直線的に進展する。また、結晶の対称性より、斜め方向に進展する端部クラックが存在する場合には、これと左右方向において対称な形で進展する端部クラックも存在する。このため、どの外観写真においても、斜め方向に進展する端部クラック同士が交差している点が多く見られる。そして、この交差した箇所で端部クラックの進展が止まっている現象が多く見られる。これは、左右方向から斜めに進展した端部クラックの発生原因となる内部応力が、この交差した箇所でキャンセルすることに起因する。このため、斜め方向に進展する端部クラック自身がウェハ全面に進展する可能性は低い。
【００３９】
ただし、オリフラ方向を比較例１から２０°回転させた比較例２（図５）においては、垂直に進展するクラックは見られないものの、斜め方向に大きく進展するクラックが多く見られ、端部クラック同士が交差して消滅するという効果は不充分である。端部クラック自身の数も実施例（図３）よりは多い。また、比較例２では、実施例で見られたような水平方向に進展する端部クラックは見られない。また、斜め方向に大きく進展するクラックが存在するのは、このクラックと左右方向に対称に進展して交差するクラックが少ないためである。このために、このクラックの進展は止まりにくくなっている。これに対して、実施例（図３）においては、斜め方向に進展する端部クラックの左右対称性が高く、斜め方向に進展する端部クラックは、左右方向に同等の数だけ存在しているために、その進展が止まりやすくなっている。これは、実施例におけるオリフラ方向から見た結晶の左右対称性が高いことに起因する。
【００４０】
実施例（図３）のように、水平方向に進展する端部クラックがオリフラ近くにある場合、斜め方向に進展する端部クラックは、水平方向に進展する端部クラックと交差してその進展が止まるという現象も生ずる。実施例における斜め方向に進展する端部クラックの数が、比較例１、比較例２よりも少ないことは、この現象によると考えられる。これに対して、比較例１（図４）のように、垂直方向に進展する端部クラックが多数見られる場合、これらの端部クラック同士が交差することはないため、オリフラから反対側の側面にまで進展することがある。すなわち、垂直方向に進展する端部クラックは、その進展を止めにくく、かつ最も強く悪影響を及ぼす。比較例２の結果はこれらの中間であり、斜め方向に進展するクラックの数は実施例ほど充分に減少してはいない。また、水平方向に進展するクラックの有無に関わらず、比較例２と実施例との比較より、オリフラ方向から見た左右対称性が高く、斜め方向に進展する端部クラック同士が交差する確率が高い実施例が好ましいことは明らかである。
【００４１】
なお、ホール効果測定法によって実施例におけるチャネル層１の電気特性を評価したところ、そのシート抵抗はウェハ中心で４６５Ωであり、電子移動度は１５１０ｃｍ２／Ｖ／ｓｅｃと、良好な値であった。また、ウェハは裏面側に凸形状であるが、その反り量は６０μｍと小さかった。これにより、この能動層中にＨＥＭＴの素子動作領域を形成することができ、良好な動作を確認することができた。
【００４２】
以上により、垂直方向に進展する端部クラックが見られず、代わりに水平方向に進展する端部クラックが見られる実施例は、ＨＥＭＴ素子の動作や信頼性においては比較例１、比較例２よりも好ましいことが確認された。
【００４３】
なお、上記の現象は、オリフラ部に限らず、ウェハ（Ｓｉ基板）の外周部全てにおいて発生することは明らかである。しかしながら、ウェハ周囲におけるオリフラ部以外は円弧形状となっているため、ウェハ端部における面方向は連続的に変化している。すなわち、実施例のオリフラに対応する面、比較例１のオリフラである（１１０）面、比較例２のオリフラに対応する面が端部に露出する部分は、オリフラ部以外のウェハ外周においては実質的に極めて少ない。このため、オリフラ部以外の周辺部では、例えば図４のように垂直方向に進展する端部クラックが多く見られることはなく、この状況は設定されたオリフラ方向にも依存しない。すなわち、上記の現象は、オリフラ部以外では実質的には問題にはならない。
【００４４】
これに対して、オリフラ部は直線形状であるために、上記の現象が最も顕著に現れる。すなわち、オリフラ部を実施例のような設定とすることによって、顕著な効果が得られる。
【００４５】
上記のとおり、オリフラを（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°のいずれかの角度だけ回転させた方向に設けた場合には、水平方向に進展する端部クラックが生じて垂直方向に進展する端部クラックが発生せず、オリフラを＜１１０＞方向とした場合には垂直方向に進展する端部クラックが生じて水平方向に進展する端部クラックが発生しない。オリフラをこれら以外の方向とした場合においては、これらの中間的な態様で端部クラックが生ずる。これらの中において、水平方向に進展する端部クラックが生じて垂直方向に進展する端部クラックが発生しない場合が最も好ましいことは、上記の検討から明らかである。すなわち、（１１１）面Ｓｉウェハを用いた場合には、オリフラを（１１０）面に相当する箇所から周回方向に３０°、９０°、１５０°のいずれかの角度だけ回転させた方向に設けることが最も好ましい。この際、上記の結果より、バッファ層や能動層の成長条件を変えることなしに、端部クラックの影響を低減することができる。
【００４６】
ＨＥＭＴが形成された領域においてクラックが存在した場合には、基板面と水平方向に流れる動作電流の障害となる、あるいは、このクラック周辺でリークパスが形成されることによって耐圧が低下する、等の問題が発生する。従って、基板の主面と平行に動作電流が流れる半導体装置を構成する場合に、実施例の構成は特に有効である。
【００４７】
なお、上記の構成において、Ｓｉ基板１１の面方位を（１１１）としたが、ヘテロエピタキシャル成長の場合には、この面方位を（１１１）から例えば１°以内の角度だけオフセットすることが好ましい場合もある。このオフセット量が小さな場合には、オリフラを上記の方向とした場合に端部クラックの影響が低減されるという上記の効果が得られることは明らかである。従って、ここで基板面を（１１１）面とするとは、このように基板面を（１１１）面からわずかにオフセットした場合も含まれるものとする。
【００４８】
また、上記の例においては、ダイヤモンド構造における（１１１）面を主面とするＳｉ基板１１上に、ウルツ鉱構造をもつＩＩＩ族窒化物半導体の（０００１）方向が成長する場合において、オリフラを（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた方向に設けることが好ましいことが示された。同様の設定は、これ以外の場合にも可能である。例えば、他の方位の面（例えば（１００）面、（１１０）面等）を主面とするＳｉ基板上においても、ウルツ鉱構造をもつＩＩＩ族窒化物半導体を成長させることが可能である。この場合においても、成長層（バッファ層等）において、オリフラと垂直な方向に進展する端部クラックが少なくなるように、オリフラ方向を設定することが可能である。このオリフラ方向は、Ｓｉ基板の面方位、この上に成長するＩＩＩ族窒化物半導体の面方位に応じて設定できる。これにより、半導体装置に与える悪影響を低減することが可能である。実際には、ある特定の面方位をもつＳｉ基板上に良好な結晶性で成長するＩＩＩ族窒化物半導体の面方位は限定されるため、Ｓｉ基板の面方位とＩＩＩ族窒化物半導体の種類によって、最適なオリフラ方向が設定される。このオリフラ方向は、前記のとおり、オリフラを構成する直線部に平行な端部クラックが形成されるような方向である。このオリフラ方向をもつＳｉ基板上にバッファ層を形成したエピタキシャル成長基板上に能動層を形成するというエピタキシャル成長方法を用いれば、端部クラックの悪影響が抑制された半導体装置を得ることができる。すなわち、本発明のエピタキシャル成長方法においては、基板との格子不整合に起因する端部クラックが存在する場合において、この端部クラックがもたらす悪影響が低減される。
【００４９】
なお、上記の例では、バッファ層２０は、初期成長層２１と超格子積層体２２で構成されるものとしたが、良好な結晶性をもつ能動層３０が得られる限りにおいて、バッファ層の構成は任意である。例えば、初期成長層のみを用いて超格子積層体を用いず、あるいは初期成長層を用いず超格子積層体のみを用いる構成としてもよい。また、傾斜組成バッファを用いることも可能である。バッファ層の構成は、Ｓｉと能動層を構成する材料との格子不整合の度合いや、Ｓｉと能動層を構成する材料の化学反応性、バッファ層に要求される絶縁性の程度等に応じて適宜設定される。
【００５０】
更に、上記の構成はＳｉ基板とＩＩＩ族窒化物半導体との組み合わせに限定されず、オリフラが設けられた基板上において、格子不整合の存在するヘテロエピタキシャル成長を行う場合においても同様である。特に、ＩＩＩ族窒化物半導体のように、良質のバルク結晶を得ることが困難であり、良質の結晶がヘテロエピタキシャル成長によって得られる材料に対しては、そのエピタキシャル成長基板を同様の構成とすることは有効である。
【符号の説明】
【００５１】
１０ エピタキシャル成長基板
１１ Ｓｉ基板
２０ バッファ層
２１ 初期成長層
２２ 超格子積層体
３０ 能動層
３１ チャネル層
３２ 電子供給層
２２１ 第１層
２２２ 第２層
【特許請求の範囲】
【請求項１】
（１１１）面を主面とするシリコン単結晶基板と、ＩＩＩ族窒化物半導体からなり前記シリコン単結晶基板上に形成されたバッファ層と、を具備するエピタキシャル成長基板であって、
前記シリコン単結晶基板は、オリエンテーションフラットが、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成されたことを特徴とするエピタキシャル成長基板。
【請求項２】
前記バッファ層には、窒化アルミニウム（ＡｌＮ）からなる層が含まれることを特徴とする請求項１に記載のエピタキシャル成長基板。
【請求項３】
前記バッファ層には、超格子構造が含まれることを特徴とする請求項１又は２に記載のエピタキシャル成長基板。
【請求項４】
請求項１から請求項３までのいずれか１項に記載のエピタキシャル成長基板と、当該エピタキシャル成長基板上に形成されたＩＩＩ族窒化物半導体からなる能動層を具備することを特徴とする半導体装置。
【請求項５】
前記能動層中において、前記主面と平行な方向に動作電流が流されて動作することを特徴とする請求項４に記載の半導体装置。
【請求項６】
オリエンテーションフラットが形成されたシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、
前記バッファ層の面内方向において、前記オリエンテーションフラットを構成する直線部に平行な端部クラックが形成されるように、前記シリコン単結晶基板におけるオリエンテーションフラットを形成することを特徴とするエピタキシャル成長方法。
【請求項７】
オリエンテーションフラットが形成された、（１１１）面を主面とするシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、
前記シリコン単結晶基板において、前記オリエンテーションフラットを、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成することを特徴とするエピタキシャル成長方法。
【請求項１】
（１１１）面を主面とするシリコン単結晶基板と、ＩＩＩ族窒化物半導体からなり前記シリコン単結晶基板上に形成されたバッファ層と、を具備するエピタキシャル成長基板であって、
前記シリコン単結晶基板は、オリエンテーションフラットが、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成されたことを特徴とするエピタキシャル成長基板。
【請求項２】
前記バッファ層には、窒化アルミニウム（ＡｌＮ）からなる層が含まれることを特徴とする請求項１に記載のエピタキシャル成長基板。
【請求項３】
前記バッファ層には、超格子構造が含まれることを特徴とする請求項１又は２に記載のエピタキシャル成長基板。
【請求項４】
請求項１から請求項３までのいずれか１項に記載のエピタキシャル成長基板と、当該エピタキシャル成長基板上に形成されたＩＩＩ族窒化物半導体からなる能動層を具備することを特徴とする半導体装置。
【請求項５】
前記能動層中において、前記主面と平行な方向に動作電流が流されて動作することを特徴とする請求項４に記載の半導体装置。
【請求項６】
オリエンテーションフラットが形成されたシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、
前記バッファ層の面内方向において、前記オリエンテーションフラットを構成する直線部に平行な端部クラックが形成されるように、前記シリコン単結晶基板におけるオリエンテーションフラットを形成することを特徴とするエピタキシャル成長方法。
【請求項７】
オリエンテーションフラットが形成された、（１１１）面を主面とするシリコン単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層、ＩＩＩ族窒化物半導体からなる能動層を順次形成するエピタキシャル成長方法であって、
前記シリコン単結晶基板において、前記オリエンテーションフラットを、（１１０）面に相当する箇所から周回方向に２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた所に形成することを特徴とするエピタキシャル成長方法。
【図１】
【図２】
【図６】
【図３】
【図４】
【図５】
【図２】
【図６】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１６５９６２（Ｐ２０１１−１６５９６２Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２７９１５（Ｐ２０１０−２７９１５）
【出願日】平成２２年２月１０日（２０１０．２．１０）
【出願人】（５０６３３４１８２）ＤＯＷＡエレクトロニクス株式会社 (336)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月１０日（２０１０．２．１０）
【出願人】（５０６３３４１８２）ＤＯＷＡエレクトロニクス株式会社 (336)
【Ｆターム（参考）】
[ Back to top ]