半導体回路およびトリミング方法
【課題】チップサイズをほとんど変えずに仮トリミングを可能とする半導体回路を実現する。
【解決手段】ｎ個のトリミング回路１Ａ〜１Ｃと、ｎ個のトリミング回路１Ａ〜１Ｃが接続される被調整回路４とを有する半導体回路において、セレクタ回路２と、ｎ個のフリップフロップ回路３Ａ〜３Ｃとを備え、セレクタ回路２を第１のモードに設定することで、ｎ個のトリミング回路１Ａ〜１Ｃがそれぞれｎ個のフリップフロップ回路３Ａ〜３Ｃを経由して被調整回路４に接続され、セレクタ回路２を第２のモードに設定することで、ｎ個のフリップフロップ回路３Ａ〜３Ｃｎビットのカウンタ回路３を構成し、カウンタ回路の３出力が被調整回路４に接続されるようにする。
【解決手段】ｎ個のトリミング回路１Ａ〜１Ｃと、ｎ個のトリミング回路１Ａ〜１Ｃが接続される被調整回路４とを有する半導体回路において、セレクタ回路２と、ｎ個のフリップフロップ回路３Ａ〜３Ｃとを備え、セレクタ回路２を第１のモードに設定することで、ｎ個のトリミング回路１Ａ〜１Ｃがそれぞれｎ個のフリップフロップ回路３Ａ〜３Ｃを経由して被調整回路４に接続され、セレクタ回路２を第２のモードに設定することで、ｎ個のフリップフロップ回路３Ａ〜３Ｃｎビットのカウンタ回路３を構成し、カウンタ回路の３出力が被調整回路４に接続されるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トリミング回路を備えた半導体回路およびその半導体回路のトリミング方法に関するものである。
【背景技術】
【０００２】
半導体回路の製造において、プロセスばらつきによる特性変動を調整するために、テスト工程でトリミングを行い、特性を合わせ込むことがよく行われている。しかし、一旦トリミングを行うと元に戻すことが出来ないため、トリミングを行う前にトリミングを行った場合と同等の特性をテスト時に仮に測定し（これ以降は仮トリミングと表記）、トリミングの後に所定の特性が得られないということを防止することが行われる。
【０００３】
図６は、トリミングパターンのビット数が３ビットである場合の特許文献１に記載の仮トリミングを可能とする半導体回路の模式図である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、シフトレジスタ回路１２と、スイッチ１１Ａ、１１Ｂ、１１Ｃを有するセレクタ回路１１と、被調整回路４で構成される。
【０００４】
この回路の動作を説明する。なお、これ以降の説明において、ハイレベルの信号＝１、ローレベルの信号＝０と表記する。通常動作時には、スイッチ１１Ａはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ１１Ｂはトリミング回路１Ｂの出力Ｏ１Ｂが、スイッチ１１Ｃはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、セレクタ制御入力端子兼クロック入力端子１４からセレクタ制御信号が入力され、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態（配線の切断／非切断）により被調整回路４が調整される。
【０００５】
テスト時には、スイッチ１１Ａはシフトレジスタ回路１２の出力Ｏ１２Ａが、スイッチ１１Ｂはシフトレジスタ回路１２の出力Ｏ１２Ｂが、スイッチ１１Ｃはシフトレジスタ回路１２の出力Ｏ１２Ｃが選択されるように、セレクタ制御入力端子兼クロック入力端子１４からトリミングクロックが入力される。
【０００６】
トリミングデータ入力端子１３からトリミングデータを入力し、セレクタ制御入力端子兼クロック入力端子１４からトリミングクロックを入力し、シフトレジスタ回路１２の出力Ｏ１２Ａ、Ｏ１２Ｂ、Ｏ１２Ｃの設定値を変化させていくことで、被調整回路４が調整される。
【０００７】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、シフトレジスタ回路１２の各出力の設定値が（Ｏ１２Ｃ、Ｏ１２Ｂ、Ｏ１２Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【０００８】
図７は、トリミングパターンのビット数が３ビットである場合の特許文献２に記載の仮トリミングを可能とする半導体回路の模式図である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、レジスタ回路１５Ａ、１５Ｂ、１５Ｃ、スイッチ１１Ａ、１１Ｂ、１１Ｃを有するセレクタ回路１１、被調整回路４で構成される。
【０００９】
この回路の動作を説明する。通常動作時には、スイッチ１１Ａはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ１１Ｂはトリミング回路１Ｂの出力Ｏ１Ｂが、スイッチ１１Ｃはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、セレクタ制御入力端子９からセレタタ制御信号が入力され、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態により被調整回路４が調整される。
【００１０】
テスト時には、スイッチ１１Ａはレジスタ回路１５Ａの出力Ｏ１５Ａが、スイッチ１１Ｂはレジスタ回路１５Ｂの出力Ｏ１５Ｂが、スイッチ１１Ｃはレジスタ回路１５Ｃの出力Ｏ１５Ｃが選択されるように、セレクタ制御入力端子９からセレクタ制御信号が入力される。
【００１１】
トリミングデータ入力端子１３Ａ、１３Ｂ、１３Ｃからトリミングデータを入力し、クロック入力端子１６からトリミングクロックを入力し、レジスタ回路１５Ａ、１５Ｂ、１５Ｃの出力Ｏ１５Ａ、Ｏ１５Ｂ、Ｏ１５Ｃの設定値を変化させていくことで、被調整回路４が調整される。
【００１２】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、レジスタ回路１５Ｃ、１５Ｂ、１５Ａの設定値が（Ｏ１５Ｃ、Ｏ１５Ｂ、Ｏ１５Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【特許文献１】特開平０５−６３０９０号公報
【特許文献２】特開２００３−２４９５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１記載の回路では、仮トリミングを行うためのトリミングデータ入力端子が必要になるため、端子、つまりパッドが増えチップサイズが大きくなる問題があった。
【００１４】
同様に、特許文献２記載のトリミング回路では、トリミングデータ入力端子がトリミングパターンのビット数分必要になり、さらに、トリミングクロックを入力するクロック入力端子が必要になるため、端子、つまりパッドが増えチップサイズが大きくなる問題があった。
【００１５】
本発明は、これらの問題を解決し、チップサイズをほとんど変えずに仮トリミングを可能とする半導体回路を実現するとともに、テストシーケンスを改良することで不良サンプルを減らし効率の良いトリミングを行うことを目的とする。
【課題を解決するための手段】
【００１６】
上記の目的を解決するため、請求項１にかかる発明の半導体回路は、半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、セレクタ回路と、ｎ個のフリップフロップ回路とを備え、前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記ｎ個のフリップフロップ回路を経由して前記被調整回路に接続され、前記セレクタ回路を第２のモードに設定することで、前記ｎ個のフリップフロップ回路がｎビットのカウンタ回路を構成し、該カウンタ回路の出力が前記被調整回路に接続されることを特徴とする。
請求項２にかかる発明の半導体回路は、半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、セレクタ回路と、ｎ個ビットのカウンタ回路とを備え、前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記被調整回路に直接接続され、前記セレクタ回路を第２のモードに設定することで、前記カウンタ回路の出力が前記被調整回路に接続されることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の半導体回路において、前記被調整回路を含む内部回路の入力端子と前記カウンタ回路のクロック入力端子とに共用される共用入力端子を備え、該共用入力端子は、前記セレクタ回路を前記第１のモードに設定したときは前記内部回路の入力端子として機能し、前記セレクタ回路を前記第２のモードに設定したときは前記カウンタ回路のクロック入力端子として機能することを特徴とする。
請求項４にかかる発明のトリミング方法は、被調整回路に接続されたｎ個のトリミング回路によるトリミングに先立ち、前記被調整回路に仮トリミングを行い、該仮トリミングの結果に応じて前記ｎ個のトリミング回路の配線の切断／非切断を行うトリミング方法において、複数の半導体回路についての被調整回路の特性を２ｎ種類に分類した結果と該各分類特性を規定値の範囲内に合わせ込む２ｎ個のトリミングパターンとの組み合わせからなるトリミングテーブルを取得し、被調整回路の現在の特性に応じて、前記トリミングテーブルに基づきトリミングパターンを選択し、該トリミングパターンをｎビットのカウンタ回路のカウント値で実現し、該カウンタ回路の前記カウンタ値の出力を前記被調整回路に接続して仮トリミングを行い、該仮トリミングされた前記被調整回路の特性を測定し、該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行うことを特徴とする。
請求項５にかかる発明は、請求項４に記載のトリミング方法において、前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値より前の第１のカウント値で実現されるトリミングパターンに対応するとき、前記カウンタ回路をリセットしてから前記第１のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、該再仮トリミングされた前記被調整回路の特性を測定し、該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行うことを特徴とする。
請求項６にかかる発明は、請求項４に記載のトリミング方法において、前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値を越えた第２のカウント値で実現されるトリミングパターンに対応するとき、前記カウンタ回路をさらに前記第２のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、該再仮トリミングされた前記被調整回路の特性を測定し、該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行うことを特徴とする。
【発明の効果】
【００１７】
請求項１および２にかかる本発明によれば、トリミングデータ入力端子が不要となり、また請求項３にかかる発明によれば、さらに専用のクロック入力端子も不要となり、チップサイズをほとんど変えずに仮トリミングを可能とする回路が実現できる。また、請求項４〜６にかかる発明によれば、不良サンプルを減らし効率の良いトリミングを行うことが可能になる。
【発明を実施するための最良の形態】
【００１８】
＜第１の実施例＞
図１は、トリミングパターンのビット数が３ビットである場合の、本発明の第１の実施例の半導体回路である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、スイッチ２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅを有するセレクタ回路２により接続を変更することで個々の記憶回路とするかカウンタ回路３とするかを選択可能なフリップフロツプ回路３Ａ、３Ｂ、３Ｃと、被調整回路４とで構成される。
【００１９】
最初にこの回路の動作を説明する。なお、これ以降の説明において、ハイレベルの信号＝１、ローレベルの信号＝０と表記する。通常動作時には、スイッチ２Ａ、２Ｂはクロック入力端子６が、スイッチ２Ｃはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ２Ｄはトリミング回路１Ｂの出力Ｏ１Ｂが、セレタタ回路２Ｅはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、モード切替端子５からモード切替信号が入力される。フリップフロップ回路３Ａはトリミング回路１Ａのトリミング状態を保持する記憶回路、フリップフロップ回路３Ｂはトリミング回路１Ｂのトリミング状態を保持する記憶回路、フリップフロップ回路３Ｃはトリミング回路１Ｃのトリミング状態を保持する記憶回路として構成される。
【００２０】
クロック入力端子６より１クロック入力されると、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態が記憶回路としてのフリップフロップ回路３Ａ、３Ｂ、３Ｃに保持され、そこに保持されたトリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態により、被調整回路４が調整される。
【００２１】
テスト時には、スイッチ２Ａ、２Ｃはフリップフロツプ回路３Ａの反転出力Ｏ３ＡＸが、スイッチ２Ｂ、２Ｄはフリップフロツプ回路３Ｂの反転出力Ｏ３ＢＸが、スイッチ２Ｅはフリップフロツプ回路３Ｃの反転出力Ｏ３ＣＸが選択されるように、モード切替端子５からモード切替信号が入力され、フリップフロップ回路３Ａ、３Ｂ、３Ｃは３ビットのカウンタ回路３として構成される。
【００２２】
クロック入力端子６よりトリミングクロックが入力されると、カウンタ回路３がカウントアップしていく。つまり、カウンタ回路３の出力Ｏ３Ａ、Ｏ３Ｂ、Ｏ３Ｃの設定値が変化していくことで被調整回路４が調整される。
【００２３】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【００２４】
図３は、カウンタ回路３のトリミングクロックの入力方法を説明した図である。通常動作時は、デマルチプレクサ回路７は内部回路入力端子１７が選択されるようにモード切替端子５からモード切替信号が入力され、内部回路入力端子兼カウンタ用クロック入力端子８は、被調整回路４を含む内部回路１０の入力端子となる。
【００２５】
テスト時には、デマルチプレクサ回路７はクロック入力端子６が選択されるようにモード切替端子５からモード切替信号が入力され、内部回路入力端子兼カウンタ用クロック入力端子８は、カウンタ回路３用のトリミングクロックを入力するクロック入力端子となる。すなわち、内部回路入力端子とカウンタ用クロック入力端子を共用する。
【００２６】
以上のような回路構成とすることで、トリミングデータ入力端子、また、トリミングクロックを入力する専用のクロック入力端子が不要となるため、端子、つまりパッドが減りチップサイズが大きくなるのを防ぐことが可能となる。
【００２７】
なお、本発明の第１の実施例におけるセレクタ回路２やデマルチプレクサ回路７は、ＭＯＳトランジスタで構成されたアナログスイッチの他、同機能のものであれば特に限定されない。また、記憶回路兼カウンタ回路３も同機能のものであればＤフリップフロップに限定されない。また、トリミング回路１Ａ〜１Ｃは、切断可能な配線を有し配線の切断の有無により特性を調整することが可能であれば回路構成は限定されない。また、内部回路入力端子１７とカウンタ用クロック入力端子６を共用することが出来ない場合は、別々の端子としても良い。
【００２８】
次にトリミングの方法を、図１の実施例、図４のフローチャート、図５のトリミングテーブル例を用いて説明する。ここで図５のトリミングテーブル例の見方を説明する。このトリミングテーブル例は、複数の半導体回路の被調整回路４について予め求めたもので、調整を行うアナログ値として、発振周波数を例としている。特性の規定値を３００ｋＨｚ〜３５０ｋＨｚとしており、初期特性が３００ｋＨｚ〜３５０ｋＨｚであれば、トリミングは不要である。トリミング前の被調整回路４の初期特性が例えば３５０ｋＨｚ〜４００ｋＨｚであった場合、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行えば、規定値３００ｋＨｚ〜３５０ｋＨｚになることを示す。
【００２９】
つまり、トリミング前の被調整回路４の初期特性が３５０ｋＨｚ〜４００ｋＨｚであった場合は、カウンタ回路３の設定値を（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）にして仮トリミングを行えば、規定値３００ｋＨｚ〜３５０ｋＨｚになることを示す。
【００３０】
図５のトリミングテーブルの発生頻度は、トリミング前の発振周波数の分布を示す。発生頻度の一番多いところをトリミング回路１Ａ、１Ｂ、１Ｃの配線を切断しないトリミングパターンとし、度数分布が少なくなるにつれてトリミング回路１Ａ、１Ｂ、１Ｃの配線を切断する本数を増やすトリミングパターンとしておけば、配線の切断箇所が少なくて済み、テスト時間を短縮することが可能である。
【００３１】
最後にトリミング方法を図４のフローチャートに沿って説明する。最初にカウンタ回路３をリセットし（Ｓ１）、カウンタ回路３の設定値を初期状態（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（０、０、０）にして、被調整回路４の初期特性を測定する（Ｓ２）。被調整回路４の初期特性が例えば４１０ｋＨｚであった場合は、トリミングテーブルに従い、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、１）になるまで、途中で測定は行わずにカウントアップする（Ｓ３−Ｙ、Ｓ４−Ｎ、Ｓ５）。
【００３２】
その後、再度被調整回路４の特性測定を行い（Ｓ６）、その結果が規定の３００ｋＨｚ〜３５０ｋＨｚになることを確認して（Ｓ７−Ｙ、Ｓ８）から、トリミング回路１Ｃ、１Ｂ、１Ａの出力値が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、１）になるようにトリミングを行う（Ｓ９）。
【００３３】
ほとんどの場合は、このようにトリミングテーブルに従って仮トリミングを行えば、被調整回路４の特性が規定値３００ｋＨｚ〜３５０ｋＨｚになるはずであるが、稀に、被調整回路４の特性が規定値にならない場合がある。
【００３４】
仮トリミングの結果、被調整回路４の特性が規定値にならない場合は、１番目の手順として、カウンタ回路３の設定値がｎ（ｎは自然数）カウント前でなければ調整が不可能かどうかを判断し（Ｓ１０）、カウンタ回路３の設定値がｎカウント前でなければ調整が不可能な場合（Ｓ１０−Ｙ）は、一度カウンタ回路３をリセットし（Ｓ１１）てから、ｎカウント前まで途中で測定は行わずにカウントアップし（Ｓ１２）、再々度被調整回路４の特性測定を行う（Ｓ１３）。
【００３５】
例えば、仮トリミングの結果、被調整回路４の特性が２９０ｋＨｚのように規定値３００ｋＨｚ〜３５０ｋＨｚに対して低い方にずれた場合は、調整が５０ｋＨｚほど過剰であるので、カウンタ回路３の設定値を現在の（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、１）から（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）にすれば、被調整回路４の特性が規定値３００ｋＨｚ〜３５０ｋＨｚに入るはずであるが、１カウント前の状態にしなければならないので、一度カウンタ回路３をリセットし、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）になるまで、途中の測定はせずに一気にカウントアップし（Ｓ１２）、再々度被調整回路４の特性測定を行い（Ｓ１３）、その結果が規定の３００ｋＨｚ〜３５０ｋＨｚになることを確認して（Ｓ１４−Ｙ）から、トリミング回路１Ｃ、１Ｂ、１Ａの出力値が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う（Ｓ１９）。
【００３６】
仮トリミングの結果、被調整回路４の特性が規定値にならない場合は、２番目の手順として、カウンタ回路３の設定値がｎカウント後であれば調整可能かどうかを判断し、調整が可能であれば（Ｓ１５−Ｙ）、ｎカウントアップし（Ｓ１６）、再々度被調整回路４の特性測定を行う（Ｓ１７）。
【００３７】
例えば、仮トリミングの結果、被調整回路４の特性が３６０ｋＨｚのように規定値３００ｋＨｚ〜３５０ｋＨｚに対して高い方にずれた場合は、調整が５０ｋＨｚほど不足しているので、カウンタ回路３の設定値を現在の（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、１）から（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、１、０）にすれば、被調整回路４の特性が規定値３００ｋＨｚ〜３５０ｋＨｚに入るはずであり、１カウントアップすることで調整が可能なので、カウンタ回路３の設定値を１カウントアップし（Ｓ１６）、再々度被調整回路４の特性測定を行い（Ｓ１７）、その結果が規定の３００ｋＨｚ〜３５０ｋＨｚになることを確認して（Ｓ１８−Ｙ）から、トリミング回路１Ｃ、１Ｂ、１Ａの出力値が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、１、０）になるようにトリミングを行う（Ｓ９）。
【００３８】
仮トリミングを２度行えば、ほぼ確実に、被調整回路４の特性が規定値に入るはずであるが、それでも規定値にならない場合は、被調整回路４の特性が規定値になるまで１番目の手順と２番目の手順を繰り返す。以上のようなトリミング方法とすることで、不良サンプルを減らし効率の良いトリミングが可能となる。
【００３９】
本発明の第１の実施例は、以上のように、パッド数が減りチップサイズの増大を防ぎ、また、効率の良いトリミングを行うことが可能であることから、ほとんどコストアップさせずに、トリミングを行う前に仮トリミングを行うことでトリミングを行った場合と同等の特性を測定し、トリミングの後に所定の特性が得られないということを防止することが可能となる。
【００４０】
＜第２の実施例＞
図２は、トリミングパターンのビット数が３ビットである場合の、本発明の第２の実施例の半導体回路である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、カウンタ回路３と、スイッチ１１Ａ、１１Ｂ、１１Ｃを有するセレクタ回路１１と、被調整回路４で構成される。
【００４１】
最初にこの回路の動作を説明する。通常動作時には、スイッチ１１Ａはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ１１Ｂはトリミング回路１８の出力Ｏ１Ｂが、スイッチ１１Ｃはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、モード切替端子５からセレクタ制御信号が入力され、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態により被調整回路４が調整される。
【００４２】
テスト時には、スイッチ１１Ａはカウンタ回路３の出力Ｏ３Ａが、スイッチ１１Ｂはカウンタ回路３の出力Ｏ３Ｂが、スイッチ１１Ｃはカウンタ回路３の出力Ｏ３Ｃが選択されるように、モード切替端子５からセレクタ制御信号が入力され、クロック入力端子６よりトリミングクロックが入力されると、カウンタ回路３がカウントアップしていく。つまり、カウンタ回路３の出力Ｏ３Ａ、Ｏ３Ｂ、Ｏ３Ｃの設定値が変化していくことで被調整回路４が調整される。
【００４３】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【００４４】
本実施例でも、図３に示したように、デマルチプレクサ回路７を使用することにより、内部回路入力端子１７とカウンタ用クロック入力端子６を１つの内部回路入力端子兼カウンタ用クロック入力端子８で兼用できる。
【００４５】
以上のような回路構成とすることで、トリミングデータ入力端子、また、トリミングクロックを入力するクロック入力端子が不要となるため、端子、つまりパッドが減りチップサイズが大きくなるのを防ぐことが可能となる。
【００４６】
なお、本発明の第２の実施例におけるセレクタ回路１１、デマルチプレクサ回路７は、ＭＯＳトランジスタで構成されたアナログスイッチの他、同機能のものであれば特に限定されない。また、カウンタ回路３も同機能のものであればＤフリップフロップに限定されない。また、トリミング回路１Ａ〜１Ｃは、切断可能な配線を有し配線の切断の有無により特性を調整することが可能であれば回路構成は限定されない。また、内部回路入力端子１７とカウンタ用クロック入力端子６を共用することが出来ない場合は、別々の端子としても良い。
【００４７】
次にトリミングの手順については、実施例１と同様なので、説明を省略する。以上のようなトリミング方法とすることで、不良サンプルを減らし効率の良いトリミングが可能となる。
【００４８】
本発明の第２の実施例は、以上のように、パッド数が減りチップサイズの増大を防ぎ、また、効率の良いトリミングを行うことが可能であることから、ほとんどコストアップさせずに、トリミングを行う前に仮トリミングを行うことで、トリミングを行った場合と同等の特性を測定し、トリミングの後に所定の特性が得られないということを防止することが可能となる。
【図面の簡単な説明】
【００４９】
【図１】本発明の仮トリミングを可能とする半導体回路の第１の実施例を示す図である。
【図２】本発明の仮トリミングを可能とする半導体回路の第２の実施例を示す図である。
【図３】本発明の仮トリミングを可能とする半導体回路の第１、第２の実施例のトリミングクロックの入力方法を示す図である。
【図４】本発明の仮トリミングを可能とする半導体回路のトリミング方法を示す図である。
【図５】本発明の仮トリミングを可能とする半導体回路のトリミングテーブル例を示す図である。
【図６】特許文献１記載の仮トリミングを可能とする半導体回路の模式図である。
【図７】特許文献２記載の仮トリミングを可能とする半導体回路の模式図である。
【符号の説明】
【００５０】
１Ａ，１Ｂ，１Ｃ：トリミング回路、Ｏ１Ａ，Ｏ１Ｂ，Ｏ１Ｃ：トリミング回路出力、２：セレクタ回路、２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ：スイッチ、３：カウンタ回路、３Ａ，３Ｂ，３Ｃ：フリップフロップ回路、Ｏ３Ａ，Ｏ３Ｂ，Ｏ３Ｃ：カウンタ回路出力、Ｏ３ＡＸ，Ｏ３ＢＸ，Ｏ３ＣＸ：カウンタ回路反転出力、４：被調整回路、５：モード切替端子、６：クロック入力端子、７：デマルチプレクサ回路、８：内部回路入力端子兼カウンタ用クロック入力端子、９：セレクタ制御入力端子、１０：内部回路、１１：セレクタ回路、１１Ａ，１１Ｂ，１１Ｃ：スイッチ、１２：シフトレジスタ回路、Ｏ１２Ａ，Ｏ１２Ｂ，Ｏ１２Ｃ：シフトレジスタ回路出力、１３：トリミングデータ入力端子、１３Ａ，１３Ｂ，１３Ｃ：トリミングデータ入力端子、１４：セレクタ制御入力端子兼クロック入力端子、１５Ａ，１５Ｂ，１５Ｃ：レジスタ回路、Ｏ１５Ａ，Ｏ１５Ｂ，Ｏ１５Ｃ：レジスタ回路出力、１６：クロック入力端子、１７：内部回路入力、１８：半導体回路
【技術分野】
【０００１】
本発明は、トリミング回路を備えた半導体回路およびその半導体回路のトリミング方法に関するものである。
【背景技術】
【０００２】
半導体回路の製造において、プロセスばらつきによる特性変動を調整するために、テスト工程でトリミングを行い、特性を合わせ込むことがよく行われている。しかし、一旦トリミングを行うと元に戻すことが出来ないため、トリミングを行う前にトリミングを行った場合と同等の特性をテスト時に仮に測定し（これ以降は仮トリミングと表記）、トリミングの後に所定の特性が得られないということを防止することが行われる。
【０００３】
図６は、トリミングパターンのビット数が３ビットである場合の特許文献１に記載の仮トリミングを可能とする半導体回路の模式図である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、シフトレジスタ回路１２と、スイッチ１１Ａ、１１Ｂ、１１Ｃを有するセレクタ回路１１と、被調整回路４で構成される。
【０００４】
この回路の動作を説明する。なお、これ以降の説明において、ハイレベルの信号＝１、ローレベルの信号＝０と表記する。通常動作時には、スイッチ１１Ａはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ１１Ｂはトリミング回路１Ｂの出力Ｏ１Ｂが、スイッチ１１Ｃはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、セレクタ制御入力端子兼クロック入力端子１４からセレクタ制御信号が入力され、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態（配線の切断／非切断）により被調整回路４が調整される。
【０００５】
テスト時には、スイッチ１１Ａはシフトレジスタ回路１２の出力Ｏ１２Ａが、スイッチ１１Ｂはシフトレジスタ回路１２の出力Ｏ１２Ｂが、スイッチ１１Ｃはシフトレジスタ回路１２の出力Ｏ１２Ｃが選択されるように、セレクタ制御入力端子兼クロック入力端子１４からトリミングクロックが入力される。
【０００６】
トリミングデータ入力端子１３からトリミングデータを入力し、セレクタ制御入力端子兼クロック入力端子１４からトリミングクロックを入力し、シフトレジスタ回路１２の出力Ｏ１２Ａ、Ｏ１２Ｂ、Ｏ１２Ｃの設定値を変化させていくことで、被調整回路４が調整される。
【０００７】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、シフトレジスタ回路１２の各出力の設定値が（Ｏ１２Ｃ、Ｏ１２Ｂ、Ｏ１２Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【０００８】
図７は、トリミングパターンのビット数が３ビットである場合の特許文献２に記載の仮トリミングを可能とする半導体回路の模式図である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、レジスタ回路１５Ａ、１５Ｂ、１５Ｃ、スイッチ１１Ａ、１１Ｂ、１１Ｃを有するセレクタ回路１１、被調整回路４で構成される。
【０００９】
この回路の動作を説明する。通常動作時には、スイッチ１１Ａはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ１１Ｂはトリミング回路１Ｂの出力Ｏ１Ｂが、スイッチ１１Ｃはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、セレクタ制御入力端子９からセレタタ制御信号が入力され、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態により被調整回路４が調整される。
【００１０】
テスト時には、スイッチ１１Ａはレジスタ回路１５Ａの出力Ｏ１５Ａが、スイッチ１１Ｂはレジスタ回路１５Ｂの出力Ｏ１５Ｂが、スイッチ１１Ｃはレジスタ回路１５Ｃの出力Ｏ１５Ｃが選択されるように、セレクタ制御入力端子９からセレクタ制御信号が入力される。
【００１１】
トリミングデータ入力端子１３Ａ、１３Ｂ、１３Ｃからトリミングデータを入力し、クロック入力端子１６からトリミングクロックを入力し、レジスタ回路１５Ａ、１５Ｂ、１５Ｃの出力Ｏ１５Ａ、Ｏ１５Ｂ、Ｏ１５Ｃの設定値を変化させていくことで、被調整回路４が調整される。
【００１２】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、レジスタ回路１５Ｃ、１５Ｂ、１５Ａの設定値が（Ｏ１５Ｃ、Ｏ１５Ｂ、Ｏ１５Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【特許文献１】特開平０５−６３０９０号公報
【特許文献２】特開２００３−２４９５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１記載の回路では、仮トリミングを行うためのトリミングデータ入力端子が必要になるため、端子、つまりパッドが増えチップサイズが大きくなる問題があった。
【００１４】
同様に、特許文献２記載のトリミング回路では、トリミングデータ入力端子がトリミングパターンのビット数分必要になり、さらに、トリミングクロックを入力するクロック入力端子が必要になるため、端子、つまりパッドが増えチップサイズが大きくなる問題があった。
【００１５】
本発明は、これらの問題を解決し、チップサイズをほとんど変えずに仮トリミングを可能とする半導体回路を実現するとともに、テストシーケンスを改良することで不良サンプルを減らし効率の良いトリミングを行うことを目的とする。
【課題を解決するための手段】
【００１６】
上記の目的を解決するため、請求項１にかかる発明の半導体回路は、半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、セレクタ回路と、ｎ個のフリップフロップ回路とを備え、前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記ｎ個のフリップフロップ回路を経由して前記被調整回路に接続され、前記セレクタ回路を第２のモードに設定することで、前記ｎ個のフリップフロップ回路がｎビットのカウンタ回路を構成し、該カウンタ回路の出力が前記被調整回路に接続されることを特徴とする。
請求項２にかかる発明の半導体回路は、半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、セレクタ回路と、ｎ個ビットのカウンタ回路とを備え、前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記被調整回路に直接接続され、前記セレクタ回路を第２のモードに設定することで、前記カウンタ回路の出力が前記被調整回路に接続されることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の半導体回路において、前記被調整回路を含む内部回路の入力端子と前記カウンタ回路のクロック入力端子とに共用される共用入力端子を備え、該共用入力端子は、前記セレクタ回路を前記第１のモードに設定したときは前記内部回路の入力端子として機能し、前記セレクタ回路を前記第２のモードに設定したときは前記カウンタ回路のクロック入力端子として機能することを特徴とする。
請求項４にかかる発明のトリミング方法は、被調整回路に接続されたｎ個のトリミング回路によるトリミングに先立ち、前記被調整回路に仮トリミングを行い、該仮トリミングの結果に応じて前記ｎ個のトリミング回路の配線の切断／非切断を行うトリミング方法において、複数の半導体回路についての被調整回路の特性を２ｎ種類に分類した結果と該各分類特性を規定値の範囲内に合わせ込む２ｎ個のトリミングパターンとの組み合わせからなるトリミングテーブルを取得し、被調整回路の現在の特性に応じて、前記トリミングテーブルに基づきトリミングパターンを選択し、該トリミングパターンをｎビットのカウンタ回路のカウント値で実現し、該カウンタ回路の前記カウンタ値の出力を前記被調整回路に接続して仮トリミングを行い、該仮トリミングされた前記被調整回路の特性を測定し、該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行うことを特徴とする。
請求項５にかかる発明は、請求項４に記載のトリミング方法において、前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値より前の第１のカウント値で実現されるトリミングパターンに対応するとき、前記カウンタ回路をリセットしてから前記第１のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、該再仮トリミングされた前記被調整回路の特性を測定し、該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行うことを特徴とする。
請求項６にかかる発明は、請求項４に記載のトリミング方法において、前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値を越えた第２のカウント値で実現されるトリミングパターンに対応するとき、前記カウンタ回路をさらに前記第２のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、該再仮トリミングされた前記被調整回路の特性を測定し、該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行うことを特徴とする。
【発明の効果】
【００１７】
請求項１および２にかかる本発明によれば、トリミングデータ入力端子が不要となり、また請求項３にかかる発明によれば、さらに専用のクロック入力端子も不要となり、チップサイズをほとんど変えずに仮トリミングを可能とする回路が実現できる。また、請求項４〜６にかかる発明によれば、不良サンプルを減らし効率の良いトリミングを行うことが可能になる。
【発明を実施するための最良の形態】
【００１８】
＜第１の実施例＞
図１は、トリミングパターンのビット数が３ビットである場合の、本発明の第１の実施例の半導体回路である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、スイッチ２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅを有するセレクタ回路２により接続を変更することで個々の記憶回路とするかカウンタ回路３とするかを選択可能なフリップフロツプ回路３Ａ、３Ｂ、３Ｃと、被調整回路４とで構成される。
【００１９】
最初にこの回路の動作を説明する。なお、これ以降の説明において、ハイレベルの信号＝１、ローレベルの信号＝０と表記する。通常動作時には、スイッチ２Ａ、２Ｂはクロック入力端子６が、スイッチ２Ｃはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ２Ｄはトリミング回路１Ｂの出力Ｏ１Ｂが、セレタタ回路２Ｅはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、モード切替端子５からモード切替信号が入力される。フリップフロップ回路３Ａはトリミング回路１Ａのトリミング状態を保持する記憶回路、フリップフロップ回路３Ｂはトリミング回路１Ｂのトリミング状態を保持する記憶回路、フリップフロップ回路３Ｃはトリミング回路１Ｃのトリミング状態を保持する記憶回路として構成される。
【００２０】
クロック入力端子６より１クロック入力されると、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態が記憶回路としてのフリップフロップ回路３Ａ、３Ｂ、３Ｃに保持され、そこに保持されたトリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態により、被調整回路４が調整される。
【００２１】
テスト時には、スイッチ２Ａ、２Ｃはフリップフロツプ回路３Ａの反転出力Ｏ３ＡＸが、スイッチ２Ｂ、２Ｄはフリップフロツプ回路３Ｂの反転出力Ｏ３ＢＸが、スイッチ２Ｅはフリップフロツプ回路３Ｃの反転出力Ｏ３ＣＸが選択されるように、モード切替端子５からモード切替信号が入力され、フリップフロップ回路３Ａ、３Ｂ、３Ｃは３ビットのカウンタ回路３として構成される。
【００２２】
クロック入力端子６よりトリミングクロックが入力されると、カウンタ回路３がカウントアップしていく。つまり、カウンタ回路３の出力Ｏ３Ａ、Ｏ３Ｂ、Ｏ３Ｃの設定値が変化していくことで被調整回路４が調整される。
【００２３】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【００２４】
図３は、カウンタ回路３のトリミングクロックの入力方法を説明した図である。通常動作時は、デマルチプレクサ回路７は内部回路入力端子１７が選択されるようにモード切替端子５からモード切替信号が入力され、内部回路入力端子兼カウンタ用クロック入力端子８は、被調整回路４を含む内部回路１０の入力端子となる。
【００２５】
テスト時には、デマルチプレクサ回路７はクロック入力端子６が選択されるようにモード切替端子５からモード切替信号が入力され、内部回路入力端子兼カウンタ用クロック入力端子８は、カウンタ回路３用のトリミングクロックを入力するクロック入力端子となる。すなわち、内部回路入力端子とカウンタ用クロック入力端子を共用する。
【００２６】
以上のような回路構成とすることで、トリミングデータ入力端子、また、トリミングクロックを入力する専用のクロック入力端子が不要となるため、端子、つまりパッドが減りチップサイズが大きくなるのを防ぐことが可能となる。
【００２７】
なお、本発明の第１の実施例におけるセレクタ回路２やデマルチプレクサ回路７は、ＭＯＳトランジスタで構成されたアナログスイッチの他、同機能のものであれば特に限定されない。また、記憶回路兼カウンタ回路３も同機能のものであればＤフリップフロップに限定されない。また、トリミング回路１Ａ〜１Ｃは、切断可能な配線を有し配線の切断の有無により特性を調整することが可能であれば回路構成は限定されない。また、内部回路入力端子１７とカウンタ用クロック入力端子６を共用することが出来ない場合は、別々の端子としても良い。
【００２８】
次にトリミングの方法を、図１の実施例、図４のフローチャート、図５のトリミングテーブル例を用いて説明する。ここで図５のトリミングテーブル例の見方を説明する。このトリミングテーブル例は、複数の半導体回路の被調整回路４について予め求めたもので、調整を行うアナログ値として、発振周波数を例としている。特性の規定値を３００ｋＨｚ〜３５０ｋＨｚとしており、初期特性が３００ｋＨｚ〜３５０ｋＨｚであれば、トリミングは不要である。トリミング前の被調整回路４の初期特性が例えば３５０ｋＨｚ〜４００ｋＨｚであった場合、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行えば、規定値３００ｋＨｚ〜３５０ｋＨｚになることを示す。
【００２９】
つまり、トリミング前の被調整回路４の初期特性が３５０ｋＨｚ〜４００ｋＨｚであった場合は、カウンタ回路３の設定値を（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）にして仮トリミングを行えば、規定値３００ｋＨｚ〜３５０ｋＨｚになることを示す。
【００３０】
図５のトリミングテーブルの発生頻度は、トリミング前の発振周波数の分布を示す。発生頻度の一番多いところをトリミング回路１Ａ、１Ｂ、１Ｃの配線を切断しないトリミングパターンとし、度数分布が少なくなるにつれてトリミング回路１Ａ、１Ｂ、１Ｃの配線を切断する本数を増やすトリミングパターンとしておけば、配線の切断箇所が少なくて済み、テスト時間を短縮することが可能である。
【００３１】
最後にトリミング方法を図４のフローチャートに沿って説明する。最初にカウンタ回路３をリセットし（Ｓ１）、カウンタ回路３の設定値を初期状態（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（０、０、０）にして、被調整回路４の初期特性を測定する（Ｓ２）。被調整回路４の初期特性が例えば４１０ｋＨｚであった場合は、トリミングテーブルに従い、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、１）になるまで、途中で測定は行わずにカウントアップする（Ｓ３−Ｙ、Ｓ４−Ｎ、Ｓ５）。
【００３２】
その後、再度被調整回路４の特性測定を行い（Ｓ６）、その結果が規定の３００ｋＨｚ〜３５０ｋＨｚになることを確認して（Ｓ７−Ｙ、Ｓ８）から、トリミング回路１Ｃ、１Ｂ、１Ａの出力値が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、１）になるようにトリミングを行う（Ｓ９）。
【００３３】
ほとんどの場合は、このようにトリミングテーブルに従って仮トリミングを行えば、被調整回路４の特性が規定値３００ｋＨｚ〜３５０ｋＨｚになるはずであるが、稀に、被調整回路４の特性が規定値にならない場合がある。
【００３４】
仮トリミングの結果、被調整回路４の特性が規定値にならない場合は、１番目の手順として、カウンタ回路３の設定値がｎ（ｎは自然数）カウント前でなければ調整が不可能かどうかを判断し（Ｓ１０）、カウンタ回路３の設定値がｎカウント前でなければ調整が不可能な場合（Ｓ１０−Ｙ）は、一度カウンタ回路３をリセットし（Ｓ１１）てから、ｎカウント前まで途中で測定は行わずにカウントアップし（Ｓ１２）、再々度被調整回路４の特性測定を行う（Ｓ１３）。
【００３５】
例えば、仮トリミングの結果、被調整回路４の特性が２９０ｋＨｚのように規定値３００ｋＨｚ〜３５０ｋＨｚに対して低い方にずれた場合は、調整が５０ｋＨｚほど過剰であるので、カウンタ回路３の設定値を現在の（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、１）から（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）にすれば、被調整回路４の特性が規定値３００ｋＨｚ〜３５０ｋＨｚに入るはずであるが、１カウント前の状態にしなければならないので、一度カウンタ回路３をリセットし、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）になるまで、途中の測定はせずに一気にカウントアップし（Ｓ１２）、再々度被調整回路４の特性測定を行い（Ｓ１３）、その結果が規定の３００ｋＨｚ〜３５０ｋＨｚになることを確認して（Ｓ１４−Ｙ）から、トリミング回路１Ｃ、１Ｂ、１Ａの出力値が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う（Ｓ１９）。
【００３６】
仮トリミングの結果、被調整回路４の特性が規定値にならない場合は、２番目の手順として、カウンタ回路３の設定値がｎカウント後であれば調整可能かどうかを判断し、調整が可能であれば（Ｓ１５−Ｙ）、ｎカウントアップし（Ｓ１６）、再々度被調整回路４の特性測定を行う（Ｓ１７）。
【００３７】
例えば、仮トリミングの結果、被調整回路４の特性が３６０ｋＨｚのように規定値３００ｋＨｚ〜３５０ｋＨｚに対して高い方にずれた場合は、調整が５０ｋＨｚほど不足しているので、カウンタ回路３の設定値を現在の（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、１）から（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、１、０）にすれば、被調整回路４の特性が規定値３００ｋＨｚ〜３５０ｋＨｚに入るはずであり、１カウントアップすることで調整が可能なので、カウンタ回路３の設定値を１カウントアップし（Ｓ１６）、再々度被調整回路４の特性測定を行い（Ｓ１７）、その結果が規定の３００ｋＨｚ〜３５０ｋＨｚになることを確認して（Ｓ１８−Ｙ）から、トリミング回路１Ｃ、１Ｂ、１Ａの出力値が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、１、０）になるようにトリミングを行う（Ｓ９）。
【００３８】
仮トリミングを２度行えば、ほぼ確実に、被調整回路４の特性が規定値に入るはずであるが、それでも規定値にならない場合は、被調整回路４の特性が規定値になるまで１番目の手順と２番目の手順を繰り返す。以上のようなトリミング方法とすることで、不良サンプルを減らし効率の良いトリミングが可能となる。
【００３９】
本発明の第１の実施例は、以上のように、パッド数が減りチップサイズの増大を防ぎ、また、効率の良いトリミングを行うことが可能であることから、ほとんどコストアップさせずに、トリミングを行う前に仮トリミングを行うことでトリミングを行った場合と同等の特性を測定し、トリミングの後に所定の特性が得られないということを防止することが可能となる。
【００４０】
＜第２の実施例＞
図２は、トリミングパターンのビット数が３ビットである場合の、本発明の第２の実施例の半導体回路である。切断可能な配線を有しその配線の切断の有無により特性を調整することが可能なトリミング回路１Ａ、１Ｂ、１Ｃと、カウンタ回路３と、スイッチ１１Ａ、１１Ｂ、１１Ｃを有するセレクタ回路１１と、被調整回路４で構成される。
【００４１】
最初にこの回路の動作を説明する。通常動作時には、スイッチ１１Ａはトリミング回路１Ａの出力Ｏ１Ａが、スイッチ１１Ｂはトリミング回路１８の出力Ｏ１Ｂが、スイッチ１１Ｃはトリミング回路１Ｃの出力Ｏ１Ｃが選択されるように、モード切替端子５からセレクタ制御信号が入力され、トリミング回路１Ａ、１Ｂ、１Ｃのトリミング状態により被調整回路４が調整される。
【００４２】
テスト時には、スイッチ１１Ａはカウンタ回路３の出力Ｏ３Ａが、スイッチ１１Ｂはカウンタ回路３の出力Ｏ３Ｂが、スイッチ１１Ｃはカウンタ回路３の出力Ｏ３Ｃが選択されるように、モード切替端子５からセレクタ制御信号が入力され、クロック入力端子６よりトリミングクロックが入力されると、カウンタ回路３がカウントアップしていく。つまり、カウンタ回路３の出力Ｏ３Ａ、Ｏ３Ｂ、Ｏ３Ｃの設定値が変化していくことで被調整回路４が調整される。
【００４３】
この調整中に、被調整回路４の特性が規定値に入るトリミングパターンを見つけ、このトリミングパターンでトリミングを行う。例えば、カウンタ回路３の設定値が（Ｏ３Ｃ、Ｏ３Ｂ、Ｏ３Ａ）＝（１、０、０）の状態で被調整回路４の特性が規定値に入った場合は、トリミング回路１Ｃ、１Ｂ、１Ａの出力が（Ｏ１Ｃ、Ｏ１Ｂ、Ｏ１Ａ）＝（１、０、０）になるようにトリミングを行う。
【００４４】
本実施例でも、図３に示したように、デマルチプレクサ回路７を使用することにより、内部回路入力端子１７とカウンタ用クロック入力端子６を１つの内部回路入力端子兼カウンタ用クロック入力端子８で兼用できる。
【００４５】
以上のような回路構成とすることで、トリミングデータ入力端子、また、トリミングクロックを入力するクロック入力端子が不要となるため、端子、つまりパッドが減りチップサイズが大きくなるのを防ぐことが可能となる。
【００４６】
なお、本発明の第２の実施例におけるセレクタ回路１１、デマルチプレクサ回路７は、ＭＯＳトランジスタで構成されたアナログスイッチの他、同機能のものであれば特に限定されない。また、カウンタ回路３も同機能のものであればＤフリップフロップに限定されない。また、トリミング回路１Ａ〜１Ｃは、切断可能な配線を有し配線の切断の有無により特性を調整することが可能であれば回路構成は限定されない。また、内部回路入力端子１７とカウンタ用クロック入力端子６を共用することが出来ない場合は、別々の端子としても良い。
【００４７】
次にトリミングの手順については、実施例１と同様なので、説明を省略する。以上のようなトリミング方法とすることで、不良サンプルを減らし効率の良いトリミングが可能となる。
【００４８】
本発明の第２の実施例は、以上のように、パッド数が減りチップサイズの増大を防ぎ、また、効率の良いトリミングを行うことが可能であることから、ほとんどコストアップさせずに、トリミングを行う前に仮トリミングを行うことで、トリミングを行った場合と同等の特性を測定し、トリミングの後に所定の特性が得られないということを防止することが可能となる。
【図面の簡単な説明】
【００４９】
【図１】本発明の仮トリミングを可能とする半導体回路の第１の実施例を示す図である。
【図２】本発明の仮トリミングを可能とする半導体回路の第２の実施例を示す図である。
【図３】本発明の仮トリミングを可能とする半導体回路の第１、第２の実施例のトリミングクロックの入力方法を示す図である。
【図４】本発明の仮トリミングを可能とする半導体回路のトリミング方法を示す図である。
【図５】本発明の仮トリミングを可能とする半導体回路のトリミングテーブル例を示す図である。
【図６】特許文献１記載の仮トリミングを可能とする半導体回路の模式図である。
【図７】特許文献２記載の仮トリミングを可能とする半導体回路の模式図である。
【符号の説明】
【００５０】
１Ａ，１Ｂ，１Ｃ：トリミング回路、Ｏ１Ａ，Ｏ１Ｂ，Ｏ１Ｃ：トリミング回路出力、２：セレクタ回路、２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ：スイッチ、３：カウンタ回路、３Ａ，３Ｂ，３Ｃ：フリップフロップ回路、Ｏ３Ａ，Ｏ３Ｂ，Ｏ３Ｃ：カウンタ回路出力、Ｏ３ＡＸ，Ｏ３ＢＸ，Ｏ３ＣＸ：カウンタ回路反転出力、４：被調整回路、５：モード切替端子、６：クロック入力端子、７：デマルチプレクサ回路、８：内部回路入力端子兼カウンタ用クロック入力端子、９：セレクタ制御入力端子、１０：内部回路、１１：セレクタ回路、１１Ａ，１１Ｂ，１１Ｃ：スイッチ、１２：シフトレジスタ回路、Ｏ１２Ａ，Ｏ１２Ｂ，Ｏ１２Ｃ：シフトレジスタ回路出力、１３：トリミングデータ入力端子、１３Ａ，１３Ｂ，１３Ｃ：トリミングデータ入力端子、１４：セレクタ制御入力端子兼クロック入力端子、１５Ａ，１５Ｂ，１５Ｃ：レジスタ回路、Ｏ１５Ａ，Ｏ１５Ｂ，Ｏ１５Ｃ：レジスタ回路出力、１６：クロック入力端子、１７：内部回路入力、１８：半導体回路
【特許請求の範囲】
【請求項１】
半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、
セレクタ回路と、ｎ個のフリップフロップ回路とを備え、
前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記ｎ個のフリップフロップ回路を経由して前記被調整回路に接続され、
前記セレクタ回路を第２のモードに設定することで、前記ｎ個のフリップフロップ回路がｎビットのカウンタ回路を構成し、該カウンタ回路の出力が前記被調整回路に接続される、
ことを特徴とする半導体回路。
【請求項２】
半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、
セレクタ回路と、ｎ個ビットのカウンタ回路とを備え、
前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記被調整回路に直接接続され、
前記セレクタ回路を第２のモードに設定することで、前記カウンタ回路の出力が前記被調整回路に接続される、
ことを特徴とする半導体回路。
【請求項３】
請求項１又は２に記載の半導体回路において、
前記被調整回路を含む内部回路の入力端子と前記カウンタ回路のクロック入力端子とに共用される共用入力端子を備え、
該共用入力端子は、前記セレクタ回路を前記第１のモードに設定したときは前記内部回路の入力端子として機能し、前記セレクタ回路を前記第２のモードに設定したときは前記カウンタ回路のクロック入力端子として機能する、
ことを特徴とする半導体回路。
【請求項４】
被調整回路に接続されたｎ個のトリミング回路によるトリミングに先立ち、前記被調整回路に仮トリミングを行い、該仮トリミングの結果に応じて前記ｎ個のトリミング回路の配線の切断／非切断を行うトリミング方法において、
複数の半導体回路についての被調整回路の特性を２ｎ種類に分類した結果と該各分類特性を規定値の範囲内に合わせ込む２ｎ個のトリミングパターンとの組み合わせからなるトリミングテーブルを取得し、
被調整回路の現在の特性に応じて、前記トリミングテーブルに基づきトリミングパターンを選択し、該トリミングパターンをｎビットのカウンタ回路のカウント値で実現し、該カウンタ回路の前記カウンタ値の出力を前記被調整回路に接続して仮トリミングを行い、
該仮トリミングされた前記被調整回路の特性を測定し、
該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行う、
ことを特徴とするトリミング方法。
【請求項５】
請求項４に記載のトリミング方法において、
前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値より前の第１のカウント値で実現されるトリミングパターンに対応するとき、
前記カウンタ回路をリセットしてから前記第１のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、
該再仮トリミングされた前記被調整回路の特性を測定し、
該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行う、
ことを特徴とするトリミング方法。
【請求項６】
請求項４に記載のトリミング方法において、
前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値を越えた第２のカウント値で実現されるトリミングパターンに対応するとき、
前記カウンタ回路をさらに前記第２のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、
該再仮トリミングされた前記被調整回路の特性を測定し、
該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行う、
ことを特徴とするトリミング方法。
【請求項１】
半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、
セレクタ回路と、ｎ個のフリップフロップ回路とを備え、
前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記ｎ個のフリップフロップ回路を経由して前記被調整回路に接続され、
前記セレクタ回路を第２のモードに設定することで、前記ｎ個のフリップフロップ回路がｎビットのカウンタ回路を構成し、該カウンタ回路の出力が前記被調整回路に接続される、
ことを特徴とする半導体回路。
【請求項２】
半導体プロセスの後のテスト工程で特性の合わせ込みのために配線の切断／非切断が行われるｎ個のトリミング回路と、該ｎ個のトリミング回路が接続される被調整回路とを有する半導体回路において、
セレクタ回路と、ｎ個ビットのカウンタ回路とを備え、
前記セレクタ回路を第１のモードに設定することで、前記ｎ個のトリミング回路がそれぞれ前記被調整回路に直接接続され、
前記セレクタ回路を第２のモードに設定することで、前記カウンタ回路の出力が前記被調整回路に接続される、
ことを特徴とする半導体回路。
【請求項３】
請求項１又は２に記載の半導体回路において、
前記被調整回路を含む内部回路の入力端子と前記カウンタ回路のクロック入力端子とに共用される共用入力端子を備え、
該共用入力端子は、前記セレクタ回路を前記第１のモードに設定したときは前記内部回路の入力端子として機能し、前記セレクタ回路を前記第２のモードに設定したときは前記カウンタ回路のクロック入力端子として機能する、
ことを特徴とする半導体回路。
【請求項４】
被調整回路に接続されたｎ個のトリミング回路によるトリミングに先立ち、前記被調整回路に仮トリミングを行い、該仮トリミングの結果に応じて前記ｎ個のトリミング回路の配線の切断／非切断を行うトリミング方法において、
複数の半導体回路についての被調整回路の特性を２ｎ種類に分類した結果と該各分類特性を規定値の範囲内に合わせ込む２ｎ個のトリミングパターンとの組み合わせからなるトリミングテーブルを取得し、
被調整回路の現在の特性に応じて、前記トリミングテーブルに基づきトリミングパターンを選択し、該トリミングパターンをｎビットのカウンタ回路のカウント値で実現し、該カウンタ回路の前記カウンタ値の出力を前記被調整回路に接続して仮トリミングを行い、
該仮トリミングされた前記被調整回路の特性を測定し、
該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行う、
ことを特徴とするトリミング方法。
【請求項５】
請求項４に記載のトリミング方法において、
前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値より前の第１のカウント値で実現されるトリミングパターンに対応するとき、
前記カウンタ回路をリセットしてから前記第１のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、
該再仮トリミングされた前記被調整回路の特性を測定し、
該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行う、
ことを特徴とするトリミング方法。
【請求項６】
請求項４に記載のトリミング方法において、
前記仮トリミングされた前記被調整回路の特性の測定結果が、前記規定値の範囲からはずれ、且つ前記カウンタ回路の前記カウント値を越えた第２のカウント値で実現されるトリミングパターンに対応するとき、
前記カウンタ回路をさらに前記第２のカウント値までカウントし、該カウント値の出力を前記被調整回路に接続して再仮トリミングを行い、
該再仮トリミングされた前記被調整回路の特性を測定し、
該測定結果が前記規定値の範囲内にあるとき、前記トリミング回路に対して、前記再仮トリミングと同じトリミングパターンとなるよう配線の切断／非切断を行う、
ことを特徴とするトリミング方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２３９１３３（Ｐ２００９−２３９１３３Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００８−８５２２３（Ｐ２００８−８５２２３）
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]