半導体装置およびその作製方法
【課題】バックゲート電極、しきい値電圧を制御するための回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製する。該トランジスタを用いて、電気特性が良好で、信頼性が高く、消費電力の小さい半導体装置を作製する。
【解決手段】組成の制御された酸化タングステン膜を有するゲート電極を用いる。酸化タングステン膜の成膜方法によって組成などを調整され、仕事関数を制御することができる。仕事関数の制御された酸化タングステン膜をゲート電極の一部に用いることでトランジスタのしきい値を制御できる。しきい値電圧が制御されたトランジスタを用いることで、電気特性が良好で、信頼性が高く、消費電力の小さい半導体装置を作製することができる。
【解決手段】組成の制御された酸化タングステン膜を有するゲート電極を用いる。酸化タングステン膜の成膜方法によって組成などを調整され、仕事関数を制御することができる。仕事関数の制御された酸化タングステン膜をゲート電極の一部に用いることでトランジスタのしきい値を制御できる。しきい値電圧が制御されたトランジスタを用いることで、電気特性が良好で、信頼性が高く、消費電力の小さい半導体装置を作製することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置およびその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を意味し、半導体表示装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料、酸化物半導体材料がある。
【０００４】
例えば、トランジスタの活性層として、非晶質シリコン、微結晶シリコン、多結晶シリコンおよびＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などが用いられている。
【０００５】
ところで、トランジスタのしきい値電圧（Ｖｔｈ）の制御は、トランジスタのオン、オフの観点で重要な意味を持つ。例えば、しきい値電圧を０Ｖに近くできればトランジスタがオンとなる電圧を小さくすることができ、消費電力の低減に繋がる。
【０００６】
特許文献１は、バックゲート電極と、前記バックゲート電極に、第１のゲート絶縁膜を介して接して設けられた半導体活性層と、前記半導体活性層に、第２のゲート絶縁膜を介して接して設けられたゲート電極と、を有する複数のトランジスタと、前記複数のトランジスタのしきい値電圧を制御するしきい値電圧制御回路と、を有し、前記バックゲート電極には、前記しきい値電圧制御回路によって任意の電圧が印加されることで、しきい値電圧を制御する技術が開示されている。
【０００７】
例えば、シリコン系半導体材料を活性層に用いたトランジスタの場合、活性層に１３族元素または１５族元素を添加することによって、しきい値電圧を制御することができるが、これによる結晶性の低下、不純物散乱などの影響でトランジスタ特性が低下することが知られている。
【０００８】
また、非特許文献１には、Ｍｏのゲート電極をプラズマ酸化することで、表面に酸化モリブデンを形成してゲート電極の仕事関数を高め、しきい値電圧をプラス側にシフトさせる技術が開示されている。この技術は、しきい値電圧がプラス側にシフトするものの、得られた酸化モリブデンは後のプラズマプロセスに対する耐性が低く、酸化モリブデン層の後退が起こるという課題が挙げられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２３７６２４
【非特許文献】
【００１０】
【非特許文献１】Ｅｒｉ Ｆｕｋｕｍｏｔｏ ｅｔ ａｌ．，”Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ ｆｏｒ Ｃｉｒｃｕｉｔ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ＡＭ−ＯＬＥＤ” ＩＤＷ’１０， ｐｐ６３１−６３４
【発明の概要】
【発明が解決しようとする課題】
【００１１】
バックゲート電極、しきい値電圧を制御するための回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製する。該トランジスタを用いて、電気特性が良好で、信頼性が高く、消費電力の小さい半導体装置を作製する。また、該トランジスタに適用可能なゲート電極材料を作製する。
【課題を解決するための手段】
【００１２】
本発明の一態様は、酸化タングステン膜を有するゲート電極と、酸化タングステン膜と一部が接するゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重畳する半導体膜と、半導体膜と一部が接する一対の導電膜と、を有する半導体装置である。
【００１３】
酸化タングステン膜は、組成の調整することで仕事関数を制御することができる。仕事関数の制御された酸化タングステン膜をゲート電極の一部に用いることでトランジスタのしきい値電圧を制御できる。
【００１４】
酸化タングステン膜の組成は、例えば成膜時に調整することができる。
【００１５】
酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組成を調整することで、膜の組成を制御することができる。
【００１６】
例えば、ターゲットの作製時にタングステン、二酸化タングステンおよび三酸化タングステンの混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成を調整できる。
【００１７】
または、ターゲットに窒化タングステンを含ませることで膜の組成を調整できる。
【００１８】
仕事関数を制御するために、ターゲットに、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、Ｍｏの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、プラズマおよび薬液に対して反応性が高く、また水に可溶であることから単膜で用いることは難しい。一方、酸化タングステンおよび酸化モリブデンの混合物はプラズマおよび薬液に対する反応性が酸化モリブデンよりも低く、比較的安定であり、また仕事関数の制御にも適している。そのため、プロセス上の制約が少なく好ましい。なお、本明細書において、酸化タングステン膜と記載する場合、前述の材料を含む酸化タングステン膜に読み替えることができる。
【００１９】
前段落で羅列した材料を含む固形物をターゲット上に設置して成膜することでも、膜の組成を調整できる。
【００２０】
または、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、酸素および窒素から選ばれた一種以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。酸化タングステン膜中の酸素濃度または窒素濃度を高めることで、仕事関数を変化させることができる。そのため、成膜ガスの流量比によって、仕事関数を制御することができる。
【００２１】
なお、酸化タングステン膜に窒素を添加する場合、窒素濃度は０．１原子％以上２０原子％以下の範囲とすればよい。これは、窒素濃度が０．１原子％未満または２０原子％超過の酸化タングステン膜では、窒素添加による仕事関数の変化量が小さくなるためである。もちろん、酸化タングステン膜中の窒素濃度は上記に限定されるものではなく、０．１原子％未満または２０原子％超過の窒素を含む酸化タングステン膜を用いることは可能である。
【００２２】
また、酸化タングステン膜を窒化タングステン膜に置き換えて本発明の一態様を適用することも可能である。即ち、窒化タングステン膜中の窒素濃度、酸素濃度などを制御することで仕事関数を制御しても構わない。
【００２３】
また、タングステンを含む金属膜をプラズマ処理または熱酸化処理によって酸化タングステン膜を得ることもできる。この場合、プラズマ処理の条件、熱酸化処理の条件または処理後の熱処理などによって、仕事関数を制御することができる。
【００２４】
以上のように、本発明の一態様によって、バックゲート電極、しきい値電圧を制御する回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製することができる。トランジスタのしきい値電圧を制御できることで、本発明の一態様を用いた半導体装置の消費電力を低減することができる。
【００２５】
本発明の一態様は、ゲート電極の工夫によるものであり、トランジスタ作製のための工程数を増加させない。また、不純物添加による半導体膜の膜質の低下も起こらない。そのため、電気特性が良好で、信頼性の高い半導体装置を生産性高く作製することができる。
【発明の効果】
【００２６】
消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図２】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図３】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図４】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図５】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図６】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図７】本発明の一態様であるトランジスタを用いた液晶表示装置の一例を示す回路図。
【図８】本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。
【図９】本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。
【図１０】本発明の一態様である電子機器の例を示す図。
【図１１】酸化タングステン膜のＸＲＤスペクトルを示す図。
【図１２】酸化タングステン膜のＸＲＤスペクトルを示す図。
【図１３】酸化タングステン膜の仕事関数を示す図。
【図１４】酸化タングステン膜の仕事関数を示す図。
【図１５】酸化タングステン膜をゲート電極の一部に用いたＭＯＳ構造のＣ−Ｖカーブを示す図。
【図１６】トランジスタのＶｇ−Ｉｄカーブを示す図。
【図１７】酸化タングステン膜の仕事関数を示す図。
【図１８】酸化タングステン膜の仕事関数を示す図。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
【００３０】
また、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
【００３１】
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数のＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場合でも、「配線がゲートに接続する」という表現を用いることがある。
【００３２】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３３】
（実施の形態１）
本発明の一形態である組成の調整された酸化タングステン膜の成膜方法について説明する。
【００３４】
酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組成を調整することで膜の組成を制御することができる。
【００３５】
例えば、ターゲットの作製時にタングステン、二酸化タングステン、三酸化タングステン（またはそのほかの価数を持つ酸化タングステン）の混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成を調整できる。各々の材料の混合比によって、様々な仕事関数を得ることができ、仕事関数を制御することができる。
【００３６】
または、酸化タングステンターゲットに窒化タングステンを含ませることで膜の組成を調整できる。
【００３７】
仕事関数を制御するため、ターゲットに、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、Ｍｏの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、水に可溶であることから単膜で用いることは難しい。酸化タングステンおよび酸化モリブデンの混合物は比較的安定であり、また仕事関数の制御にも適している。酸化モリブデン膜も、酸化タングステン膜と同様の方法で仕事関数を制御することができる。そのため、仕事関数の制御された酸化モリブデンおよび、酸化タングステンを混合することでも仕事関数を制御できる。なお、酸化タングステン膜を、前述の材料を含む酸化タングステン膜と置き換えてもよい。
【００３８】
前段落で羅列した材料を含むチップをターゲット上に設置して成膜することでも膜の組成を調整できる。
【００３９】
または、複数のカソードを用いて、共スパッタリング法により膜の組成を調整できる。
【００４０】
または、酸化タングステンターゲットに対し、希ガス、酸素および窒素から選ばれた一種以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。
【００４１】
または、窒化タングステンターゲットまたはタングステンターゲットに対し、酸素と、希ガスおよび窒素から選ばれた一種以上と、を成膜ガスに用いて成膜することでも膜の組成を調整できる。
【００４２】
または、少なくともタングステンを含む金属膜に対し、酸化処理、酸窒化処理または窒化処理することで一部を酸化金属、酸窒化金属または窒化金属としてもよい。少なくともタングステンを含む金属膜の材料は、タングステンにＭｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上を混合して用いればよい。
【００４３】
酸化処理、酸窒化処理および窒化処理は、プラズマ酸化処理または熱酸化処理によって行うことができる。例えば、酸化処理を行う場合は、酸素または酸化窒素（Ｎ２Ｏ、ＮＯ、ＮＯ２など）などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。また、酸窒化処理を行う場合は、酸素または酸化窒素、および窒素などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。また、窒化処理を行う場合は、窒素などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。プラズマ処理は、ＣＶＤ装置、エッチング装置、ドーピング装置などを用いてもよい。熱酸化処理は、酸化性雰囲気で１５０℃以上基板の歪み点未満、好ましくは２５０℃以上５５０℃以下で処理すればよい。
【００４４】
酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に添加する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ未満）とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００４５】
ここで、不活性ガスとは、窒素、希ガスなどをいう。
【００４６】
タングステンを含む金属膜をプラズマ処理することで酸化タングステン膜を形成する場合、プラズマ処理後に熱処理を行うと好ましい。熱処理を行うことで、酸化タングステン膜の組成または結晶性などが変化し、さらに仕事関数を高くすることができる。
【００４７】
プラズマ処理は、２５Ｗ以上１５００Ｗ以下の供給電力で行う。好ましくは３００Ｗ以上８００Ｗ以下で行う。または、被処理膜の形成されている基板と電極間の直流電圧（ＶＤＣ）が１０Ｖ以上８００Ｖ以下、好ましくは５０Ｖ以上５００Ｖ以下、さらに好ましくは１００Ｖ以上３００Ｖ以下とすればよい。
【００４８】
また、プラズマ処理に被処理膜を暴露する時間は、１０ｓｅｃ以上６００ｓｅｃ以下とする。好ましくは３０ｓｅｃ以上３００ｓｅｃ以下とする。プラズマ処理に被処理膜を暴露する時間を調整することによって、被処理膜の仕事関数を制御することができる。
【００４９】
スパッタリング法による成膜時に、基板側にもバイアス電力を印加する、バイアススパッタリング法を用いても構わない。バイアススパッタリング法を用いて酸化タングステン膜を成膜することによって、結晶性、組成などが変わり、仕事関数を制御することができる。
【００５０】
本実施の形態によって、酸化タングステン膜の仕事関数を制御することができる。
【００５１】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００５２】
（実施の形態２）
本発明の一形態であるトランジスタについて図１を用いて説明する。
【００５３】
図１は本発明の一態様であるトランジスタの上面図および断面図である。図１（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図１（Ｂ）に示すＡ−Ｂ断面および図１（Ｃ）に示すＣ−Ｄ断面に対応する。
【００５４】
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００５５】
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極１１６と、ゲート絶縁膜１１２、半導体膜１０６および一対の電極１１６を覆う層間絶縁膜１１８と、を有するトランジスタの断面である。
【００５６】
ここで、ゲート電極１０４は、実施の形態１に示した組成の調整された酸化タングステン膜を含む。酸化タングステン膜は、組成によって仕事関数を制御することができる。
【００５７】
ゲート電極１０４は、積層構造としてもよい。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から選ばれた一種以上選択して、酸化タングステン膜と積層して用いる。酸化タングステン膜の抵抗が高い場合、ゲート電極１０４の抵抗を低減するためにシート抵抗が１０Ω／ｓｑ以下の低抵抗膜と積層すると好ましい。ただし、酸化タングステン膜がゲート絶縁膜１１２側になるように選択する。例えば、酸化タングステン膜、タングステン膜およびタングステンを含まない金属膜（Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔａなど）の積層構造でも構わない。または、酸化タングステン膜およびタングステンを含まない金属膜の積層構造でも構わない。ただし、タングステンを含まない金属膜中に不純物程度（１×１０２０ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下）のタングステンを含んでも構わない。
【００５８】
なお、図１ではゲート電極１０４が半導体膜１０６よりも、上面形状において縦および横ともに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜１０６がゲート電極１０４からはみ出る形状としても構わない。
【００５９】
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００６０】
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトランジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を設けるとよい。
【００６１】
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。酸化物半導体膜は、成膜が容易で、かつレーザービーム照射処理等を行わなくても高い電界効果移動度を有するため、半導体膜１０６に用いる材料として好ましい。
【００６２】
例えば、半導体膜１０６に用いる酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００６３】
また、酸化物半導体膜として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００６４】
ゲート絶縁膜１１２および層間絶縁膜１１８は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパッタリング法などで形成すればよい。ゲート絶縁膜１１２および層間絶縁膜１１８は、加熱により酸素放出する膜を用いてもよい。加熱により酸素放出する膜を用いることで、半導体膜１０６に生じる欠陥を修復することができ、トランジスタの電気特性の劣化を抑制できる。
【００６５】
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【００６６】
ゲート絶縁膜１１２および層間絶縁膜１１８は、一対の電極１１６の材料が半導体膜１０６に拡散し、トランジスタ特性に悪影響を与えることがある場合、一対の電極１１６の材料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜１１８は、半導体膜１０６の保護膜として機能する。
【００６７】
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００６８】
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
【００６９】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００７０】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００７１】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数１）
【００７２】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照することができる。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
【００７３】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００７４】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００７５】
上記構成において、加熱により酸素放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００７６】
ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に酸素が供給されることで、半導体膜１０６およびゲート絶縁膜１１２の界面準位、または半導体膜１０６および層間絶縁膜１１８の界面準位を低減できる。この結果、トランジスタの動作などに起因して、半導体膜１０６およびゲート絶縁膜１１２の界面、または半導体膜１０６および層間絶縁膜１１８の界面に電荷が捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。
【００７７】
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に酸素が十分に放出されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損を補うことができる。
【００７８】
即ち、ゲート絶縁膜１１２または層間絶縁膜１１８に、加熱により酸素放出する膜を設けることで、半導体膜１０６およびゲート絶縁膜１１２の界面準位、または半導体膜１０６および層間絶縁膜１１８の界面準位、ならびに酸化物半導体膜である半導体膜１０６の酸素欠損を低減し、酸化物半導体膜である半導体膜１０６、およびゲート絶縁膜１１２または層間絶縁膜１１８の界面における電荷捕獲の影響を小さくすることができる。
【００７９】
一対の電極１１６は、ゲート電極１０４に用いる金属、金属窒化物、金属酸化物または合金などを適宜用いればよい。一対の電極１１６はトランジスタのソース電極およびドレイン電極として機能する。
【００８０】
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延等の発生を低減することができる。一対の電極１１６にＣｕを用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、ＣｕまたはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい。
【００８１】
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
【００８２】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００８３】
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタとは異なる構造のトランジスタについて説明する。
【００８４】
図２は本発明の一態様であるトランジスタの上面図および断面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断面に対応する。
【００８５】
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００８６】
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極１１６と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導体膜１０６と、ゲート絶縁膜１１２、一対の電極１１６および半導体膜１０６を覆う層間絶縁膜１１８と、を有するトランジスタの断面である。
【００８７】
本実施の形態においても、ゲート電極１０４は実施の形態２と同様の構成とする。実施の形態１に示した酸化タングステン膜を有するゲート電極を用いることで、仕事関数が制御され、トランジスタのしきい値電圧を制御することができる。ゲート電極１０４を積層構造とする場合は、酸化タングステン膜がゲート絶縁膜１１２側になるように選択する。
【００８８】
図３は本発明の一態様であるトランジスタの上面図および断面図である。図３（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図３（Ｂ）に示すＡ−Ｂ断面および図３（Ｃ）に示すＣ−Ｄ断面に対応する。
【００８９】
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９０】
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極１１６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトランジスタの断面である。
【００９１】
下地絶縁膜１０２は、ゲート絶縁膜１１２および層間絶縁膜１１８と同様の構成とすることができる。
【００９２】
図４は本発明の一態様であるトランジスタの上面図および断面図である。図４（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図４（Ｂ）に示すＡ−Ｂ断面および図４（Ｃ）に示すＣ−Ｄ断面に対応する。
【００９３】
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９４】
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の一対の電極１１６と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導体膜１０６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトランジスタの断面である。
【００９５】
なお、図２乃至図４ではゲート電極１０４が半導体膜１０６よりも、上面形状において縦および横ともに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜１０６がゲート電極１０４からはみ出る形状としても構わない。
【００９６】
図５は本発明の一態様であるトランジスタの上面図および断面図である。図５（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図５（Ｂ）に示すＡ−Ｂ断面および図５（Ｃ）に示すＣ−Ｄ断面に対応する。
【００９７】
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９８】
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の領域１２６および領域１２１を有する半導体膜と、領域１２１上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、下地絶縁膜１０２、領域１２６、ゲート絶縁膜１１２およびゲート電極１０４を覆う層間絶縁膜１１８と、層間絶縁膜１１８に設けられた領域１２６を露出する開口部を介して領域１２６と接する一対の電極１１６と、を有するトランジスタの断面である。
【００９９】
ここで、ゲート絶縁膜１１２およびゲート電極１０４は概略同一の上面形状としてもよい。この形状は、ゲート電極１０４およびゲート絶縁膜１１２を同一のマスクを用いて加工することで得られる。なお、ゲート電極１０４およびゲート絶縁膜１１２を形成後、プラズマ処理または薬液処理によってゲート電極１０４の幅を細くしても構わない。
【０１００】
また、図５ではゲート絶縁膜１１２とゲート電極１０４は概略同一の上面形状としているが、これに限定されるものではない。例えば、ゲート絶縁膜１１２が、領域１２１および領域１２６を有する半導体膜を覆う形状としても構わない。
【０１０１】
領域１２１は、ゲート絶縁膜１１２またはゲート電極１０４と概略同一の上面形状としてもよい。この形状は、ゲート絶縁膜１１２またはゲート電極１０４をマスクに領域１２６を形成することで得られる。例えば、ゲート絶縁膜１１２またはゲート電極１０４をマスクに、半導体膜に不純物（ホウ素、リン、水素、希ガス、窒素など）を添加し、低抵抗化された領域を領域１２６とすることができる。なお、領域１２１は、半導体膜において領域１２６が形成されていない領域である。
【０１０２】
領域１２１は、トランジスタのチャネル領域としての機能を有する。また、領域１２６は、トランジスタのソース領域およびドレイン領域としての機能を有する。
【０１０３】
図６は本発明の一態様であるトランジスタの上面図および断面図である。図６（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図６（Ｂ）に示すＡ−Ｂ断面および図６（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１０４】
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１０５】
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４上のゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある領域１２６および領域１２１を有する半導体膜と、該半導体膜およびゲート絶縁膜１１２を覆う層間絶縁膜１１８と、層間絶縁膜１１８に設けられた領域１２６を露出する開口部を介して領域１２６と接する一対の電極１１６と、を有するトランジスタの断面である。
【０１０６】
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
【０１０７】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１０８】
（実施の形態４）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。
【０１０９】
図７にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２００を有する。画素２００は、トランジスタ２３０と、キャパシタ２２０と、液晶素子２１０と、を含む。こうした画素２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載する。
【０１１０】
トランジスタ２３０は、実施の形態２または実施の形態３で示したトランジスタを用いる。
【０１１１】
ゲート線ＧＬはトランジスタ２３０のゲートと接続し、ソース線ＳＬはトランジスタ２３０のソースと接続し、トランジスタ２３０のドレインは、キャパシタ２２０の一方の容量電極および液晶素子２１０の一方の画素電極と接続する。キャパシタ２２０の他方の容量電極および液晶素子２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
【０１１２】
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。
【０１１３】
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。
【０１１４】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
【０１１５】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１１６】
ゲート線ＧＬにトランジスタ２３０のしきい値電圧以上になるように電位を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２３０のドレイン電流となってキャパシタ２２０に電荷が蓄積される。１行分の充電後、該行にあるトランジスタ２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２０の充電に移る。このようにして、１行〜ｂ行の充電を行う。
【０１１７】
なお、トランジスタ２３０はしきい値電圧が制御されたトランジスタであるため、キャパシタ２２０に保持された電荷が抜けにくく、キャパシタ２２０の容量を小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１１８】
また、トランジスタ２３０にオフ電流の小さなトランジスタ（酸化物半導体膜を用いたトランジスタなど）を用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１１９】
以上のように、本発明の一態様によって、消費電力の小さい液晶表示装置を得ることができる。
【０１２０】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１２１】
（実施の形態５）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
【０１２２】
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
【０１２３】
不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。
【０１２４】
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２または実施の形態３で示したトランジスタを適用することができる。
【０１２５】
まずは、実施の形態２または実施の形態３で示したトランジスタを適用した揮発性メモリについて図８を用いて説明する。
【０１２６】
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図８（Ａ）参照。）。
【０１２７】
キャパシタに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図８（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値ＤＲＡＭの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０１２８】
ここで、トランジスタＴｒに実施の形態２または実施の形態３で示したトランジスタを適用すると、しきい値電圧が制御されているため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュ動作の頻度を低くすることが可能となるため、消費電力を低減することができる。
【０１２９】
トランジスタＴｒにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間をさらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば、酸化物半導体膜を用いて形成されたオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となったトランジスタでメモリセルを構成すると、電力を供給せずに数日間〜数十年間に渡ってデータを保持することが可能となる。
【０１３０】
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さいＤＲＡＭを得ることができる。
【０１３１】
次に、実施の形態２または実施の形態３で示したトランジスタを適用した不揮発性メモリについて図９を用いて説明する。
【０１３２】
図９（Ａ）は、不揮発性メモリの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するフローティングゲートＦＧと、を有する。
【０１３３】
なお、本実施の形態に示す不揮発性メモリは、フローティングゲートＦＧの電位に応じて、トランジスタＴｒ＿２のしきい値が変動することを利用したものである。例えば、図９（Ｂ）は容量配線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流ＩＤ＿２との関係を説明する図である。
【０１３４】
ここで、フローティングゲートＦＧは、トランジスタＴｒ＿１を介して、電位を調整することができる。例えば、フローティングゲートＦＧの初期状態をＬＯＷとし、ソース配線ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧にＶＤＤを加えた電位以上とすることで、フローティングゲートＦＧの電位をＨＩＧＨにすることができる。また、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧以下とすることで、フローティングゲートＦＧの電位をＬＯＷにすることができる。
【０１３５】
そのため、図９（Ｂ）に示すように、ＦＧ＝ＬＯＷで示したＶＣＬ−ＩＤ＿２カーブと、ＦＧ＝ＨＩＧＨで示したＶＣＬ−ＩＤ＿２カーブのいずれかを得ることができる。即ち、ＦＧ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩＤ＿２が小さいため、データ０となる。また、ＦＧ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩＤ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０１３６】
ここで、トランジスタＴｒ＿１に実施の形態２または実施の形態３で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、フローティングゲートＦＧに蓄積された電荷がトランジスタＴｒ＿１を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電圧が制御されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
【０１３７】
なお、トランジスタＴｒ＿２に、実施の形態２または実施の形態３で示したトランジスタを適用しても構わない。
【０１３８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３９】
（実施の形態６）
本実施の形態では、実施の形態２乃至実施の形態５のいずれかを適用した電子機器の例について説明する。
【０１４０】
図１０（Ａ）は携帯型情報端末である。筐体３００と、ボタン３０１と、マイクロフォン３０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部３０３およびカメラ３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。
【０１４１】
図１０（Ｂ）は、ディスプレイである。筐体３１０と、表示部３１１と、を具備する。本発明の一態様は、表示部３１１に適用することができる。本発明の一態様を用いることで、消費電力の小さいディスプレイとすることができる。
【０１４２】
図１０（Ｃ）は、デジタルスチルカメラである。筐体３２０と、ボタン３２１と、マイクロフォン３２２と、表示部３２３と、を具備する。本発明の一態様は、表示部３２３に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。
【０１４３】
本発明の一態様を用いることで、電子機器の消費電力を小さくすることができる。
【０１４４】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０１４５】
本実施例では、本発明の一形態により形成した酸化タングステン膜の結晶性、組成、仕事関数の関係を説明する。
【０１４６】
まずは、酸化タングステン膜の結晶性を、Ｘ線回折装置（Ｂｒｕｋｅｒ ＡＸＳ社製 Ｄ８ ＡＤＶＡＮＣＥ）によって評価した。
【０１４７】
サンプルは、ＷＯ３ターゲットを用い、ＤＣスパッタリング法によって成膜した。そのほかの成膜条件は、成膜電力を１ｋＷ、成膜圧力を０．４Ｐａ、基板温度を室温、厚さを１００ｎｍとした。
【０１４８】
ここで、各サンプルの成膜ガス流量を表１に示す。
【０１４９】
【表１】
【０１５０】
サンプル１乃至サンプル４のｏｕｔ ｏｆ ｐｌａｎｅ法によって得られたＸＲＤスペクトルをそれぞれ図１１（Ａ）乃至図１１（Ｄ）に示す。なお、図１１には、ａｓ−ｄｅｐｏ、２５０℃熱処理後、３５０℃熱処理後および４５０℃熱処理後におけるＸＲＤスペクトルを示す。熱処理は、Ｎ２雰囲気で１時間行った。ここで、ａｓ−ｄｅｐｏは、酸化タングステン膜の成膜後、特に熱処理などを行っていないものである。
【０１５１】
図１１より、Ａｒ、またはＡｒおよびＯ２を成膜ガスに用いて成膜した酸化タングステン膜は、３５０℃以下で非晶質であることがわかった。また、４５０℃以上で結晶化することがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成膜条件が少しでも変われば結晶化の温度は変化することが予測される。
【０１５２】
次に、サンプル５乃至サンプル８のｏｕｔ ｏｆ ｐｌａｎｅ法によって得られたＸＲＤスペクトルをそれぞれ図１２（Ａ）乃至図１２（Ｄ）に示す。なお、図１２には、ａｓ−ｄｅｐｏ、２５０℃熱処理後および４５０℃熱処理後におけるＸＲＤスペクトルを示す。熱処理は、Ｎ２雰囲気で１時間行った。
【０１５３】
図１２より、成膜ガスがＡｒおよびＮ２のサンプルまたはＡｒ、Ｏ２およびＮ２のサンプルは、２５０℃以下で非晶質であることがわかった。また、４５０℃以上で結晶化することがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成膜条件が少しでも変われば結晶化の温度は変化する。
【０１５４】
次に、サンプル１乃至サンプル８の仕事関数を理研計器株式会社製 大気中光電子分光装置 ＡＣ−２にて評価した。結果を図１３に示す。図１３（Ａ）はサンプル１乃至サンプル４の仕事関数を示す。また、図１３（Ｂ）はサンプル５乃至サンプル８の仕事関数を示す。
【０１５５】
サンプル１乃至サンプル４の比較から、成膜ガス中のＡｒに対するＯ２割合が増加すると仕事関数が高くなった。また、サンプル５乃至サンプル８の比較から、成膜ガスがＡｒおよびＮ２のサンプルよりもＡｒ、Ｏ２およびＮ２のサンプルの方が仕事関数は高くなり、また、微量ではあるがＮ２の割合が増加すると仕事関数が高くなった。サンプル１乃至サンプル８の比較から、成膜ガスがＡｒおよびＯ２のサンプルよりもＡｒおよびＯ２にＮ２を混ぜたサンプルの方が、仕事関数が高くなった。
【０１５６】
即ち、サンプル１乃至サンプル８の条件によって、仕事関数を４．９ｅＶ〜５．６ｅＶの範囲で制御できる酸化タングステン膜が得られることがわかった。
【０１５７】
次に、ＮＥＣ社製 ３Ｓ−Ｒ１０およびＣＥＡ社製ＲＢＳ−４００を用いてサンプル１乃至サンプル８の組成を評価した。結果を表２に示す。
【０１５８】
【表２】
【０１５９】
なお、参考のために膜中のＯとＷの比率をＯ／Ｗ割合として表記する。サンプル１乃至サンプル４の比較から、成膜ガス中のＡｒに対するＯ２の割合が増加すると、Ｏ／Ｗ割合が高くなった。この傾向は仕事関数と同様であり、膜中のＯ／Ｗ割合が高いと仕事関数が高くなった。ただし、サンプル３およびサンプル４は、成膜ガス中のＡｒに対するＯ２の割合とＯ／Ｗ割合の相関が取れていない。これは、サンプル３およびサンプル４の間の成膜ガス中のＡｒに対するＯ２の割合で、膜中に取り込まれるＯが飽和している可能性が示唆される。ただし、膜中に取り込まれるＯの飽和は上記の範囲に限られるものではなく、そのほかの成膜条件の影響やＷとＯ以外の元素の影響で変化するものである。
【０１６０】
また、サンプル１乃至サンプル８の比較から、成膜ガスがＡｒおよびＯ２のサンプルよりも成膜ガスがＡｒおよびＮ２のサンプルの方がＯ／Ｗ割合が低くなった。ＯがＮに置換されている可能性が示唆される。一方、サンプル５乃至サンプル８の比較から、成膜ガスがＡｒおよびＮ２のサンプルよりも、Ａｒ、Ｏ２およびＮ２のサンプルの方がＯ／Ｗ割合が高くなった。ただし、Ｎの割合が低くなった。サンプル５乃至サンプル８の比較でも、膜中のＯ／Ｗ割合が高いと仕事関数が高くなった。
【０１６１】
本実施例によって、酸化タングステン膜の組成を調整することで、仕事関数を制御できることがわかる。
【実施例２】
【０１６２】
本実施例では、バイアススパッタリング法によって成膜した酸化タングステン膜について説明する。バイアススパッタリング法とは、通常ターゲット側にイオンを衝突させてスパッタリングすることに加え、基板側にもイオンを衝突させる技術である。
【０１６３】
サンプルは、ＷＯ３ターゲットを用いて成膜した。そのほかの成膜条件は、成膜電力を１ｋＷ（ＤＣ）、成膜圧力を０．４Ｐａ、基板温度を室温、厚さを１００ｎｍとした。
【０１６４】
ここで、各サンプルのバイアス電力および成膜ガス流量を表３に示す。
【０１６５】
【表３】
【０１６６】
なお、サンプル９およびサンプル１１は、それぞれ実施例１で示したサンプル１およびサンプル４と同一サンプルである。
【０１６７】
図１４より、サンプル９およびサンプル１０の比較から、バイアススパッタリング法を用いたサンプル１０の方が、仕事関数が高くなった。
【０１６８】
ここで、サンプル１２乃至サンプル１４は、仕事関数が測定不可能であった。また、バイアススパッタリング法によって仕事関数が高くなる傾向であることから、装置の測定上限である６．２ｅＶ以上の仕事関数を有する可能性が高い。
【０１６９】
本実施例によれば、バイアススパッタリング法によって成膜した酸化タングステン膜は、仕事関数が６．２ｅＶ以上をとる可能性が高く、実施例１で示した範囲よりもさらに広範囲で仕事関数が制御できることがわかる。
【実施例３】
【０１７０】
本実施例では、プラズマ酸化処理によって形成した酸化タングステン膜について説明する。
【０１７１】
図１７は、プラズマ処理なしのタングステン膜、またはタングステン膜をＮ２Ｏプラズマ処理もしくはＯ２プラズマ処理して得られた酸化タングステン膜の仕事関数を、ａｓ−ｄｅｐｏ、２５０℃熱処理後または４５０℃熱処理後で評価した結果である。熱処理はＮ２雰囲気で１時間行った。
【０１７２】
ここで、タングステン膜は、Ｗターゲットを用いたスパッタリング法によって成膜した。そのほかの条件は、成膜電力を６ｋＷ、成膜圧力を１．５Ｐａ、成膜ガスをＡｒ（１１０ｓｃｃｍ）とした。
【０１７３】
Ｎ２Ｏプラズマ処理は、ＣＶＤ装置を用い、反応ガスをＮ２Ｏ（５００ｓｃｃｍ）、供給電力を５００Ｗ、圧力を１３３．３Ｐａ、基板温度を４００℃とし発生させたプラズマに、１２０ｓｅｃ暴露することで行った。
【０１７４】
Ｏ２プラズマ処理は、ＣＶＤ装置を用い、反応ガスをＯ２（５００ｓｃｃｍ）、供給電力を５００Ｗ、圧力を１３３．３Ｐａ、基板温度を４００℃とし発生させたプラズマに、１２０ｓｅｃ暴露することで行った。
【０１７５】
２５０℃熱処理および４５０℃熱処理は、Ｎ２雰囲気において１時間行った。
【０１７６】
図１７より、プラズマ処理なしのタングステン膜と比較して、タングステン膜をＮ２Ｏプラズマ処理またはＯ２プラズマ処理して得られた酸化タングステン膜の仕事関数が高くなった。また、タングステン膜をＮ２Ｏプラズマ処理またはＯ２プラズマ処理して得られたａｓ−ｄｅｐｏの酸化タングステン膜に対し、該酸化タングステン膜を２５０℃または４５０℃で熱処理した方が仕事関数が高くなった。また、微小な差ではあるがタングステン膜をＯ２プラズマ処理した酸化タングステン膜の方が、Ｎ２Ｏプラズマ処理した酸化タングステン膜よりも仕事関数が高くなった。
【０１７７】
次に、図１８にタングステン膜をＯ２プラズマ処理またはＮ２Ｏプラズマ処理する際の供給電力を３００Ｗ、５００Ｗまたは８００Ｗとして得られた酸化タングステン膜の仕事関数を示す。
【０１７８】
図１８より、いずれの条件でも、ａｓ−ｄｅｐｏより２５０℃または４５０℃で熱処理した条件の方が仕事関数が高くなった。また、いずれの条件でも、供給電力を高くするほど仕事関数が低くなった。
【０１７９】
本実施例より、プラズマ処理によって酸化することで形成した酸化タングステン膜は、プラズマの反応ガス種、供給電力および熱処理の条件を組み合わせることで仕事関数が制御できることがわかる。
【実施例４】
【０１８０】
本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を作製し、Ｃ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）測定を行った例を図１５に示す。
【０１８１】
なお、ＭＯＳ構造の作製方法を以下に示す。
【０１８２】
まず、ｎ型シリコンウェハに熱酸化膜を５０ｎｍ形成し、熱酸化膜上にゲート電極を形成する。次に、ｎ型シリコンウェハの裏面の熱酸化膜をフッ化水素酸を用いて除去し、ｎ型シリコンウェハの裏面に裏面電極としてＡｌ−Ｔｉ合金を形成し、その後、２５０℃、Ｎ２雰囲気で１時間熱処理し、サンプルを作製した。
【０１８３】
なお、ゲート電極は、メタルマスクを用いて直径が１ｍｍの円形状とした。
【０１８４】
図１５において、実線１００１はゲート電極に厚さ１０ｎｍの酸化タングステン膜および厚さ１４０ｎｍのタングステン膜の積層構造を用いたサンプルのＣ−Ｖカーブである。ここで、前述の酸化タングステン膜は、ＷＯ３ターゲットを用い、ＤＣスパッタリング法によって成膜した。そのほかの成膜条件は、成膜電力を０．２５ｋＷ、成膜圧力を０．４Ｐａ、成膜ガスをＡｒ（３０ｓｃｃｍ）、基板温度を室温とした。
【０１８５】
比較として、破線１００２にゲート電極として厚さ１５ｎｍの窒化タンタル膜および厚さ１３５ｎｍのタングステン膜の積層構造を用いたサンプルのＣ−Ｖカーブを示す。
【０１８６】
本実施例で用いた酸化タングステン膜（サンプル１６）および窒化タンタル膜（サンプル１５）の仕事関数およびフラットバンド電圧（Ｖｆｂ）を表４に示す。
【０１８７】
【表４】
【０１８８】
表４より、ＭＯＳ構造のＣ−Ｖ測定から得られたＶｆｂとゲート電極の仕事関数は対応が取れることがわかる。
【実施例５】
【０１８９】
本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、トランジスタを作製した例を図３および図１６を用いて説明する。
【０１９０】
トランジスタは、図３に示す構造であり、下地絶縁膜１０２はスパッタリング法で成膜した厚さ３００ｎｍの酸化シリコン膜を、半導体膜１０６はＩｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用い、スパッタリング法で厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を、一対の電極１１６はスパッタリング法で成膜した厚さ５０ｎｍのタングステン膜を、ゲート絶縁膜１１２はＣＶＤ法で成膜した厚さ１５ｎｍの酸窒化シリコン膜を、用い、トランジスタを作製した。図示しないが該トランジスタを、ＣＶＤ法で成膜した厚さ３００ｎｍの酸窒化シリコン膜で覆う構造としている。
【０１９１】
ここで、ゲート電極に実施例３で示した厚さ１０ｎｍの酸化タングステン膜および厚さ１４０ｎｍのタングステン膜の積層構造を用いた場合（サンプル１８）と、ゲート電極に厚さ１５ｎｍの窒化タンタル膜および厚さ１３５ｎｍのタングステン膜の積層構造を用いた場合（サンプル１７）の、ゲート電圧−ドレイン電流（Ｖｇ−Ｉｄ）測定を行った。なお、トランジスタのチャネル幅は１０μｍ、チャネル長は３μｍである。結果を図１６に示す。
【０１９２】
図１６（Ａ）はサンプル１８のＶｇ−Ｉｄカーブである。また、図１６（Ｂ）はサンプル１７のＶｇ−Ｉｄカーブである。
【０１９３】
サンプル１７およびサンプル１８のゲート電極に用いた膜の仕事関数と、Ｖｇ−Ｉｄ測定より得られたしきい値電圧を表５に示す。
【０１９４】
【表５】
【０１９５】
表５より、トランジスタＶｇ−Ｉｄ測定から得られたしきい値電圧と仕事関数とは対応が取れることがわかった。
【０１９６】
即ち、酸化タングステン膜の仕事関数を制御することによって、トランジスタのしきい値電圧を制御できることがわかる。
【符号の説明】
【０１９７】
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 半導体膜
１１２ ゲート絶縁膜
１１６ 電極
１１８ 層間絶縁膜
１２１ 領域
１２６ 領域
２００ 画素
２１０ 液晶素子
２２０ キャパシタ
２３０ トランジスタ
３００ 筐体
３０１ ボタン
３０２ マイクロフォン
３０３ 表示部
３０４ スピーカ
３０５ カメラ
３１０ 筐体
３１１ 表示部
３２０ 筐体
３２１ ボタン
３２２ マイクロフォン
３２３ 表示部
１００１ 実線
１００２ 破線
【技術分野】
【０００１】
半導体装置およびその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を意味し、半導体表示装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料、酸化物半導体材料がある。
【０００４】
例えば、トランジスタの活性層として、非晶質シリコン、微結晶シリコン、多結晶シリコンおよびＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などが用いられている。
【０００５】
ところで、トランジスタのしきい値電圧（Ｖｔｈ）の制御は、トランジスタのオン、オフの観点で重要な意味を持つ。例えば、しきい値電圧を０Ｖに近くできればトランジスタがオンとなる電圧を小さくすることができ、消費電力の低減に繋がる。
【０００６】
特許文献１は、バックゲート電極と、前記バックゲート電極に、第１のゲート絶縁膜を介して接して設けられた半導体活性層と、前記半導体活性層に、第２のゲート絶縁膜を介して接して設けられたゲート電極と、を有する複数のトランジスタと、前記複数のトランジスタのしきい値電圧を制御するしきい値電圧制御回路と、を有し、前記バックゲート電極には、前記しきい値電圧制御回路によって任意の電圧が印加されることで、しきい値電圧を制御する技術が開示されている。
【０００７】
例えば、シリコン系半導体材料を活性層に用いたトランジスタの場合、活性層に１３族元素または１５族元素を添加することによって、しきい値電圧を制御することができるが、これによる結晶性の低下、不純物散乱などの影響でトランジスタ特性が低下することが知られている。
【０００８】
また、非特許文献１には、Ｍｏのゲート電極をプラズマ酸化することで、表面に酸化モリブデンを形成してゲート電極の仕事関数を高め、しきい値電圧をプラス側にシフトさせる技術が開示されている。この技術は、しきい値電圧がプラス側にシフトするものの、得られた酸化モリブデンは後のプラズマプロセスに対する耐性が低く、酸化モリブデン層の後退が起こるという課題が挙げられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２３７６２４
【非特許文献】
【００１０】
【非特許文献１】Ｅｒｉ Ｆｕｋｕｍｏｔｏ ｅｔ ａｌ．，”Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ ｆｏｒ Ｃｉｒｃｕｉｔ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ＡＭ−ＯＬＥＤ” ＩＤＷ’１０， ｐｐ６３１−６３４
【発明の概要】
【発明が解決しようとする課題】
【００１１】
バックゲート電極、しきい値電圧を制御するための回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製する。該トランジスタを用いて、電気特性が良好で、信頼性が高く、消費電力の小さい半導体装置を作製する。また、該トランジスタに適用可能なゲート電極材料を作製する。
【課題を解決するための手段】
【００１２】
本発明の一態様は、酸化タングステン膜を有するゲート電極と、酸化タングステン膜と一部が接するゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重畳する半導体膜と、半導体膜と一部が接する一対の導電膜と、を有する半導体装置である。
【００１３】
酸化タングステン膜は、組成の調整することで仕事関数を制御することができる。仕事関数の制御された酸化タングステン膜をゲート電極の一部に用いることでトランジスタのしきい値電圧を制御できる。
【００１４】
酸化タングステン膜の組成は、例えば成膜時に調整することができる。
【００１５】
酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組成を調整することで、膜の組成を制御することができる。
【００１６】
例えば、ターゲットの作製時にタングステン、二酸化タングステンおよび三酸化タングステンの混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成を調整できる。
【００１７】
または、ターゲットに窒化タングステンを含ませることで膜の組成を調整できる。
【００１８】
仕事関数を制御するために、ターゲットに、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、Ｍｏの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、プラズマおよび薬液に対して反応性が高く、また水に可溶であることから単膜で用いることは難しい。一方、酸化タングステンおよび酸化モリブデンの混合物はプラズマおよび薬液に対する反応性が酸化モリブデンよりも低く、比較的安定であり、また仕事関数の制御にも適している。そのため、プロセス上の制約が少なく好ましい。なお、本明細書において、酸化タングステン膜と記載する場合、前述の材料を含む酸化タングステン膜に読み替えることができる。
【００１９】
前段落で羅列した材料を含む固形物をターゲット上に設置して成膜することでも、膜の組成を調整できる。
【００２０】
または、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、酸素および窒素から選ばれた一種以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。酸化タングステン膜中の酸素濃度または窒素濃度を高めることで、仕事関数を変化させることができる。そのため、成膜ガスの流量比によって、仕事関数を制御することができる。
【００２１】
なお、酸化タングステン膜に窒素を添加する場合、窒素濃度は０．１原子％以上２０原子％以下の範囲とすればよい。これは、窒素濃度が０．１原子％未満または２０原子％超過の酸化タングステン膜では、窒素添加による仕事関数の変化量が小さくなるためである。もちろん、酸化タングステン膜中の窒素濃度は上記に限定されるものではなく、０．１原子％未満または２０原子％超過の窒素を含む酸化タングステン膜を用いることは可能である。
【００２２】
また、酸化タングステン膜を窒化タングステン膜に置き換えて本発明の一態様を適用することも可能である。即ち、窒化タングステン膜中の窒素濃度、酸素濃度などを制御することで仕事関数を制御しても構わない。
【００２３】
また、タングステンを含む金属膜をプラズマ処理または熱酸化処理によって酸化タングステン膜を得ることもできる。この場合、プラズマ処理の条件、熱酸化処理の条件または処理後の熱処理などによって、仕事関数を制御することができる。
【００２４】
以上のように、本発明の一態様によって、バックゲート電極、しきい値電圧を制御する回路、および不純物添加法を用いずにしきい値電圧が制御されたトランジスタを作製することができる。トランジスタのしきい値電圧を制御できることで、本発明の一態様を用いた半導体装置の消費電力を低減することができる。
【００２５】
本発明の一態様は、ゲート電極の工夫によるものであり、トランジスタ作製のための工程数を増加させない。また、不純物添加による半導体膜の膜質の低下も起こらない。そのため、電気特性が良好で、信頼性の高い半導体装置を生産性高く作製することができる。
【発明の効果】
【００２６】
消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図２】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図３】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図４】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図５】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図６】本発明の一態様であるトランジスタの一例を示す上面図および断面図。
【図７】本発明の一態様であるトランジスタを用いた液晶表示装置の一例を示す回路図。
【図８】本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。
【図９】本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。
【図１０】本発明の一態様である電子機器の例を示す図。
【図１１】酸化タングステン膜のＸＲＤスペクトルを示す図。
【図１２】酸化タングステン膜のＸＲＤスペクトルを示す図。
【図１３】酸化タングステン膜の仕事関数を示す図。
【図１４】酸化タングステン膜の仕事関数を示す図。
【図１５】酸化タングステン膜をゲート電極の一部に用いたＭＯＳ構造のＣ−Ｖカーブを示す図。
【図１６】トランジスタのＶｇ−Ｉｄカーブを示す図。
【図１７】酸化タングステン膜の仕事関数を示す図。
【図１８】酸化タングステン膜の仕事関数を示す図。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
【００３０】
また、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
【００３１】
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数のＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場合でも、「配線がゲートに接続する」という表現を用いることがある。
【００３２】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３３】
（実施の形態１）
本発明の一形態である組成の調整された酸化タングステン膜の成膜方法について説明する。
【００３４】
酸化タングステン膜をスパッタリング法で成膜する場合、酸化タングステンターゲット、窒化タングステンターゲットまたはタングステンターゲットを用いる。ターゲット中の組成を調整することで膜の組成を制御することができる。
【００３５】
例えば、ターゲットの作製時にタングステン、二酸化タングステン、三酸化タングステン（またはそのほかの価数を持つ酸化タングステン）の混合比を変えることでターゲットの組成を調整することができ、得られる膜の組成を調整できる。各々の材料の混合比によって、様々な仕事関数を得ることができ、仕事関数を制御することができる。
【００３６】
または、酸化タングステンターゲットに窒化タングステンを含ませることで膜の組成を調整できる。
【００３７】
仕事関数を制御するため、ターゲットに、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上の元素を含む材料を混合しても構わない。例えば、Ｍｏの酸化物である酸化モリブデンは、仕事関数が高いことが知られる。ところが、水に可溶であることから単膜で用いることは難しい。酸化タングステンおよび酸化モリブデンの混合物は比較的安定であり、また仕事関数の制御にも適している。酸化モリブデン膜も、酸化タングステン膜と同様の方法で仕事関数を制御することができる。そのため、仕事関数の制御された酸化モリブデンおよび、酸化タングステンを混合することでも仕事関数を制御できる。なお、酸化タングステン膜を、前述の材料を含む酸化タングステン膜と置き換えてもよい。
【００３８】
前段落で羅列した材料を含むチップをターゲット上に設置して成膜することでも膜の組成を調整できる。
【００３９】
または、複数のカソードを用いて、共スパッタリング法により膜の組成を調整できる。
【００４０】
または、酸化タングステンターゲットに対し、希ガス、酸素および窒素から選ばれた一種以上を成膜ガスに用いて成膜することでも膜の組成を調整できる。
【００４１】
または、窒化タングステンターゲットまたはタングステンターゲットに対し、酸素と、希ガスおよび窒素から選ばれた一種以上と、を成膜ガスに用いて成膜することでも膜の組成を調整できる。
【００４２】
または、少なくともタングステンを含む金属膜に対し、酸化処理、酸窒化処理または窒化処理することで一部を酸化金属、酸窒化金属または窒化金属としてもよい。少なくともタングステンを含む金属膜の材料は、タングステンにＭｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、ＨｆおよびＴａから選ばれた一種以上を混合して用いればよい。
【００４３】
酸化処理、酸窒化処理および窒化処理は、プラズマ酸化処理または熱酸化処理によって行うことができる。例えば、酸化処理を行う場合は、酸素または酸化窒素（Ｎ２Ｏ、ＮＯ、ＮＯ２など）などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。また、酸窒化処理を行う場合は、酸素または酸化窒素、および窒素などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。また、窒化処理を行う場合は、窒素などの反応ガスを用い、ＲＦ電源などで電力を供給することでプラズマを発生させればよい。プラズマ処理は、ＣＶＤ装置、エッチング装置、ドーピング装置などを用いてもよい。熱酸化処理は、酸化性雰囲気で１５０℃以上基板の歪み点未満、好ましくは２５０℃以上５５０℃以下で処理すればよい。
【００４４】
酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に添加する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ未満）とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００４５】
ここで、不活性ガスとは、窒素、希ガスなどをいう。
【００４６】
タングステンを含む金属膜をプラズマ処理することで酸化タングステン膜を形成する場合、プラズマ処理後に熱処理を行うと好ましい。熱処理を行うことで、酸化タングステン膜の組成または結晶性などが変化し、さらに仕事関数を高くすることができる。
【００４７】
プラズマ処理は、２５Ｗ以上１５００Ｗ以下の供給電力で行う。好ましくは３００Ｗ以上８００Ｗ以下で行う。または、被処理膜の形成されている基板と電極間の直流電圧（ＶＤＣ）が１０Ｖ以上８００Ｖ以下、好ましくは５０Ｖ以上５００Ｖ以下、さらに好ましくは１００Ｖ以上３００Ｖ以下とすればよい。
【００４８】
また、プラズマ処理に被処理膜を暴露する時間は、１０ｓｅｃ以上６００ｓｅｃ以下とする。好ましくは３０ｓｅｃ以上３００ｓｅｃ以下とする。プラズマ処理に被処理膜を暴露する時間を調整することによって、被処理膜の仕事関数を制御することができる。
【００４９】
スパッタリング法による成膜時に、基板側にもバイアス電力を印加する、バイアススパッタリング法を用いても構わない。バイアススパッタリング法を用いて酸化タングステン膜を成膜することによって、結晶性、組成などが変わり、仕事関数を制御することができる。
【００５０】
本実施の形態によって、酸化タングステン膜の仕事関数を制御することができる。
【００５１】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００５２】
（実施の形態２）
本発明の一形態であるトランジスタについて図１を用いて説明する。
【００５３】
図１は本発明の一態様であるトランジスタの上面図および断面図である。図１（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図１（Ｂ）に示すＡ−Ｂ断面および図１（Ｃ）に示すＣ−Ｄ断面に対応する。
【００５４】
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００５５】
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極１１６と、ゲート絶縁膜１１２、半導体膜１０６および一対の電極１１６を覆う層間絶縁膜１１８と、を有するトランジスタの断面である。
【００５６】
ここで、ゲート電極１０４は、実施の形態１に示した組成の調整された酸化タングステン膜を含む。酸化タングステン膜は、組成によって仕事関数を制御することができる。
【００５７】
ゲート電極１０４は、積層構造としてもよい。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から選ばれた一種以上選択して、酸化タングステン膜と積層して用いる。酸化タングステン膜の抵抗が高い場合、ゲート電極１０４の抵抗を低減するためにシート抵抗が１０Ω／ｓｑ以下の低抵抗膜と積層すると好ましい。ただし、酸化タングステン膜がゲート絶縁膜１１２側になるように選択する。例えば、酸化タングステン膜、タングステン膜およびタングステンを含まない金属膜（Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔａなど）の積層構造でも構わない。または、酸化タングステン膜およびタングステンを含まない金属膜の積層構造でも構わない。ただし、タングステンを含まない金属膜中に不純物程度（１×１０２０ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下）のタングステンを含んでも構わない。
【００５８】
なお、図１ではゲート電極１０４が半導体膜１０６よりも、上面形状において縦および横ともに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜１０６がゲート電極１０４からはみ出る形状としても構わない。
【００５９】
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００６０】
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトランジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を設けるとよい。
【００６１】
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。酸化物半導体膜は、成膜が容易で、かつレーザービーム照射処理等を行わなくても高い電界効果移動度を有するため、半導体膜１０６に用いる材料として好ましい。
【００６２】
例えば、半導体膜１０６に用いる酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００６３】
また、酸化物半導体膜として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００６４】
ゲート絶縁膜１１２および層間絶縁膜１１８は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパッタリング法などで形成すればよい。ゲート絶縁膜１１２および層間絶縁膜１１８は、加熱により酸素放出する膜を用いてもよい。加熱により酸素放出する膜を用いることで、半導体膜１０６に生じる欠陥を修復することができ、トランジスタの電気特性の劣化を抑制できる。
【００６５】
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【００６６】
ゲート絶縁膜１１２および層間絶縁膜１１８は、一対の電極１１６の材料が半導体膜１０６に拡散し、トランジスタ特性に悪影響を与えることがある場合、一対の電極１１６の材料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜１１８は、半導体膜１０６の保護膜として機能する。
【００６７】
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００６８】
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
【００６９】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００７０】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００７１】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数１）
【００７２】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照することができる。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
【００７３】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００７４】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００７５】
上記構成において、加熱により酸素放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００７６】
ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に酸素が供給されることで、半導体膜１０６およびゲート絶縁膜１１２の界面準位、または半導体膜１０６および層間絶縁膜１１８の界面準位を低減できる。この結果、トランジスタの動作などに起因して、半導体膜１０６およびゲート絶縁膜１１２の界面、または半導体膜１０６および層間絶縁膜１１８の界面に電荷が捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。
【００７７】
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に酸素が十分に放出されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損を補うことができる。
【００７８】
即ち、ゲート絶縁膜１１２または層間絶縁膜１１８に、加熱により酸素放出する膜を設けることで、半導体膜１０６およびゲート絶縁膜１１２の界面準位、または半導体膜１０６および層間絶縁膜１１８の界面準位、ならびに酸化物半導体膜である半導体膜１０６の酸素欠損を低減し、酸化物半導体膜である半導体膜１０６、およびゲート絶縁膜１１２または層間絶縁膜１１８の界面における電荷捕獲の影響を小さくすることができる。
【００７９】
一対の電極１１６は、ゲート電極１０４に用いる金属、金属窒化物、金属酸化物または合金などを適宜用いればよい。一対の電極１１６はトランジスタのソース電極およびドレイン電極として機能する。
【００８０】
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延等の発生を低減することができる。一対の電極１１６にＣｕを用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、ＣｕまたはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい。
【００８１】
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
【００８２】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００８３】
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタとは異なる構造のトランジスタについて説明する。
【００８４】
図２は本発明の一態様であるトランジスタの上面図および断面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断面に対応する。
【００８５】
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００８６】
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極１１６と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導体膜１０６と、ゲート絶縁膜１１２、一対の電極１１６および半導体膜１０６を覆う層間絶縁膜１１８と、を有するトランジスタの断面である。
【００８７】
本実施の形態においても、ゲート電極１０４は実施の形態２と同様の構成とする。実施の形態１に示した酸化タングステン膜を有するゲート電極を用いることで、仕事関数が制御され、トランジスタのしきい値電圧を制御することができる。ゲート電極１０４を積層構造とする場合は、酸化タングステン膜がゲート絶縁膜１１２側になるように選択する。
【００８８】
図３は本発明の一態様であるトランジスタの上面図および断面図である。図３（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図３（Ｂ）に示すＡ−Ｂ断面および図３（Ｃ）に示すＣ−Ｄ断面に対応する。
【００８９】
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９０】
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極１１６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトランジスタの断面である。
【００９１】
下地絶縁膜１０２は、ゲート絶縁膜１１２および層間絶縁膜１１８と同様の構成とすることができる。
【００９２】
図４は本発明の一態様であるトランジスタの上面図および断面図である。図４（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図４（Ｂ）に示すＡ−Ｂ断面および図４（Ｃ）に示すＣ−Ｄ断面に対応する。
【００９３】
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９４】
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の一対の電極１１６と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導体膜１０６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトランジスタの断面である。
【００９５】
なお、図２乃至図４ではゲート電極１０４が半導体膜１０６よりも、上面形状において縦および横ともに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。半導体膜１０６がゲート電極１０４からはみ出る形状としても構わない。
【００９６】
図５は本発明の一態様であるトランジスタの上面図および断面図である。図５（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図５（Ｂ）に示すＡ−Ｂ断面および図５（Ｃ）に示すＣ−Ｄ断面に対応する。
【００９７】
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９８】
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の領域１２６および領域１２１を有する半導体膜と、領域１２１上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、下地絶縁膜１０２、領域１２６、ゲート絶縁膜１１２およびゲート電極１０４を覆う層間絶縁膜１１８と、層間絶縁膜１１８に設けられた領域１２６を露出する開口部を介して領域１２６と接する一対の電極１１６と、を有するトランジスタの断面である。
【００９９】
ここで、ゲート絶縁膜１１２およびゲート電極１０４は概略同一の上面形状としてもよい。この形状は、ゲート電極１０４およびゲート絶縁膜１１２を同一のマスクを用いて加工することで得られる。なお、ゲート電極１０４およびゲート絶縁膜１１２を形成後、プラズマ処理または薬液処理によってゲート電極１０４の幅を細くしても構わない。
【０１００】
また、図５ではゲート絶縁膜１１２とゲート電極１０４は概略同一の上面形状としているが、これに限定されるものではない。例えば、ゲート絶縁膜１１２が、領域１２１および領域１２６を有する半導体膜を覆う形状としても構わない。
【０１０１】
領域１２１は、ゲート絶縁膜１１２またはゲート電極１０４と概略同一の上面形状としてもよい。この形状は、ゲート絶縁膜１１２またはゲート電極１０４をマスクに領域１２６を形成することで得られる。例えば、ゲート絶縁膜１１２またはゲート電極１０４をマスクに、半導体膜に不純物（ホウ素、リン、水素、希ガス、窒素など）を添加し、低抵抗化された領域を領域１２６とすることができる。なお、領域１２１は、半導体膜において領域１２６が形成されていない領域である。
【０１０２】
領域１２１は、トランジスタのチャネル領域としての機能を有する。また、領域１２６は、トランジスタのソース領域およびドレイン領域としての機能を有する。
【０１０３】
図６は本発明の一態様であるトランジスタの上面図および断面図である。図６（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図６（Ｂ）に示すＡ−Ｂ断面および図６（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１０４】
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１０５】
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４上のゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある領域１２６および領域１２１を有する半導体膜と、該半導体膜およびゲート絶縁膜１１２を覆う層間絶縁膜１１８と、層間絶縁膜１１８に設けられた領域１２６を露出する開口部を介して領域１２６と接する一対の電極１１６と、を有するトランジスタの断面である。
【０１０６】
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
【０１０７】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１０８】
（実施の形態４）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。
【０１０９】
図７にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２００を有する。画素２００は、トランジスタ２３０と、キャパシタ２２０と、液晶素子２１０と、を含む。こうした画素２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載する。
【０１１０】
トランジスタ２３０は、実施の形態２または実施の形態３で示したトランジスタを用いる。
【０１１１】
ゲート線ＧＬはトランジスタ２３０のゲートと接続し、ソース線ＳＬはトランジスタ２３０のソースと接続し、トランジスタ２３０のドレインは、キャパシタ２２０の一方の容量電極および液晶素子２１０の一方の画素電極と接続する。キャパシタ２２０の他方の容量電極および液晶素子２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
【０１１２】
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。
【０１１３】
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくすることができる。そのため、消費電力を低減することができる。
【０１１４】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
【０１１５】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１１６】
ゲート線ＧＬにトランジスタ２３０のしきい値電圧以上になるように電位を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２３０のドレイン電流となってキャパシタ２２０に電荷が蓄積される。１行分の充電後、該行にあるトランジスタ２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２０の充電に移る。このようにして、１行〜ｂ行の充電を行う。
【０１１７】
なお、トランジスタ２３０はしきい値電圧が制御されたトランジスタであるため、キャパシタ２２０に保持された電荷が抜けにくく、キャパシタ２２０の容量を小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１１８】
また、トランジスタ２３０にオフ電流の小さなトランジスタ（酸化物半導体膜を用いたトランジスタなど）を用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１１９】
以上のように、本発明の一態様によって、消費電力の小さい液晶表示装置を得ることができる。
【０１２０】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１２１】
（実施の形態５）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
【０１２２】
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
【０１２３】
不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。
【０１２４】
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２または実施の形態３で示したトランジスタを適用することができる。
【０１２５】
まずは、実施の形態２または実施の形態３で示したトランジスタを適用した揮発性メモリについて図８を用いて説明する。
【０１２６】
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図８（Ａ）参照。）。
【０１２７】
キャパシタに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図８（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値ＤＲＡＭの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０１２８】
ここで、トランジスタＴｒに実施の形態２または実施の形態３で示したトランジスタを適用すると、しきい値電圧が制御されているため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュ動作の頻度を低くすることが可能となるため、消費電力を低減することができる。
【０１２９】
トランジスタＴｒにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間をさらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば、酸化物半導体膜を用いて形成されたオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となったトランジスタでメモリセルを構成すると、電力を供給せずに数日間〜数十年間に渡ってデータを保持することが可能となる。
【０１３０】
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さいＤＲＡＭを得ることができる。
【０１３１】
次に、実施の形態２または実施の形態３で示したトランジスタを適用した不揮発性メモリについて図９を用いて説明する。
【０１３２】
図９（Ａ）は、不揮発性メモリの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するフローティングゲートＦＧと、を有する。
【０１３３】
なお、本実施の形態に示す不揮発性メモリは、フローティングゲートＦＧの電位に応じて、トランジスタＴｒ＿２のしきい値が変動することを利用したものである。例えば、図９（Ｂ）は容量配線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流ＩＤ＿２との関係を説明する図である。
【０１３４】
ここで、フローティングゲートＦＧは、トランジスタＴｒ＿１を介して、電位を調整することができる。例えば、フローティングゲートＦＧの初期状態をＬＯＷとし、ソース配線ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧にＶＤＤを加えた電位以上とすることで、フローティングゲートＦＧの電位をＨＩＧＨにすることができる。また、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧以下とすることで、フローティングゲートＦＧの電位をＬＯＷにすることができる。
【０１３５】
そのため、図９（Ｂ）に示すように、ＦＧ＝ＬＯＷで示したＶＣＬ−ＩＤ＿２カーブと、ＦＧ＝ＨＩＧＨで示したＶＣＬ−ＩＤ＿２カーブのいずれかを得ることができる。即ち、ＦＧ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩＤ＿２が小さいため、データ０となる。また、ＦＧ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩＤ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０１３６】
ここで、トランジスタＴｒ＿１に実施の形態２または実施の形態３で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、フローティングゲートＦＧに蓄積された電荷がトランジスタＴｒ＿１を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電圧が制御されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
【０１３７】
なお、トランジスタＴｒ＿２に、実施の形態２または実施の形態３で示したトランジスタを適用しても構わない。
【０１３８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３９】
（実施の形態６）
本実施の形態では、実施の形態２乃至実施の形態５のいずれかを適用した電子機器の例について説明する。
【０１４０】
図１０（Ａ）は携帯型情報端末である。筐体３００と、ボタン３０１と、マイクロフォン３０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部３０３およびカメラ３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。
【０１４１】
図１０（Ｂ）は、ディスプレイである。筐体３１０と、表示部３１１と、を具備する。本発明の一態様は、表示部３１１に適用することができる。本発明の一態様を用いることで、消費電力の小さいディスプレイとすることができる。
【０１４２】
図１０（Ｃ）は、デジタルスチルカメラである。筐体３２０と、ボタン３２１と、マイクロフォン３２２と、表示部３２３と、を具備する。本発明の一態様は、表示部３２３に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。
【０１４３】
本発明の一態様を用いることで、電子機器の消費電力を小さくすることができる。
【０１４４】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０１４５】
本実施例では、本発明の一形態により形成した酸化タングステン膜の結晶性、組成、仕事関数の関係を説明する。
【０１４６】
まずは、酸化タングステン膜の結晶性を、Ｘ線回折装置（Ｂｒｕｋｅｒ ＡＸＳ社製 Ｄ８ ＡＤＶＡＮＣＥ）によって評価した。
【０１４７】
サンプルは、ＷＯ３ターゲットを用い、ＤＣスパッタリング法によって成膜した。そのほかの成膜条件は、成膜電力を１ｋＷ、成膜圧力を０．４Ｐａ、基板温度を室温、厚さを１００ｎｍとした。
【０１４８】
ここで、各サンプルの成膜ガス流量を表１に示す。
【０１４９】
【表１】
【０１５０】
サンプル１乃至サンプル４のｏｕｔ ｏｆ ｐｌａｎｅ法によって得られたＸＲＤスペクトルをそれぞれ図１１（Ａ）乃至図１１（Ｄ）に示す。なお、図１１には、ａｓ−ｄｅｐｏ、２５０℃熱処理後、３５０℃熱処理後および４５０℃熱処理後におけるＸＲＤスペクトルを示す。熱処理は、Ｎ２雰囲気で１時間行った。ここで、ａｓ−ｄｅｐｏは、酸化タングステン膜の成膜後、特に熱処理などを行っていないものである。
【０１５１】
図１１より、Ａｒ、またはＡｒおよびＯ２を成膜ガスに用いて成膜した酸化タングステン膜は、３５０℃以下で非晶質であることがわかった。また、４５０℃以上で結晶化することがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成膜条件が少しでも変われば結晶化の温度は変化することが予測される。
【０１５２】
次に、サンプル５乃至サンプル８のｏｕｔ ｏｆ ｐｌａｎｅ法によって得られたＸＲＤスペクトルをそれぞれ図１２（Ａ）乃至図１２（Ｄ）に示す。なお、図１２には、ａｓ−ｄｅｐｏ、２５０℃熱処理後および４５０℃熱処理後におけるＸＲＤスペクトルを示す。熱処理は、Ｎ２雰囲気で１時間行った。
【０１５３】
図１２より、成膜ガスがＡｒおよびＮ２のサンプルまたはＡｒ、Ｏ２およびＮ２のサンプルは、２５０℃以下で非晶質であることがわかった。また、４５０℃以上で結晶化することがわかった。なお、結晶化の温度は、この範囲に限定して解釈されるものではなく、成膜条件が少しでも変われば結晶化の温度は変化する。
【０１５４】
次に、サンプル１乃至サンプル８の仕事関数を理研計器株式会社製 大気中光電子分光装置 ＡＣ−２にて評価した。結果を図１３に示す。図１３（Ａ）はサンプル１乃至サンプル４の仕事関数を示す。また、図１３（Ｂ）はサンプル５乃至サンプル８の仕事関数を示す。
【０１５５】
サンプル１乃至サンプル４の比較から、成膜ガス中のＡｒに対するＯ２割合が増加すると仕事関数が高くなった。また、サンプル５乃至サンプル８の比較から、成膜ガスがＡｒおよびＮ２のサンプルよりもＡｒ、Ｏ２およびＮ２のサンプルの方が仕事関数は高くなり、また、微量ではあるがＮ２の割合が増加すると仕事関数が高くなった。サンプル１乃至サンプル８の比較から、成膜ガスがＡｒおよびＯ２のサンプルよりもＡｒおよびＯ２にＮ２を混ぜたサンプルの方が、仕事関数が高くなった。
【０１５６】
即ち、サンプル１乃至サンプル８の条件によって、仕事関数を４．９ｅＶ〜５．６ｅＶの範囲で制御できる酸化タングステン膜が得られることがわかった。
【０１５７】
次に、ＮＥＣ社製 ３Ｓ−Ｒ１０およびＣＥＡ社製ＲＢＳ−４００を用いてサンプル１乃至サンプル８の組成を評価した。結果を表２に示す。
【０１５８】
【表２】
【０１５９】
なお、参考のために膜中のＯとＷの比率をＯ／Ｗ割合として表記する。サンプル１乃至サンプル４の比較から、成膜ガス中のＡｒに対するＯ２の割合が増加すると、Ｏ／Ｗ割合が高くなった。この傾向は仕事関数と同様であり、膜中のＯ／Ｗ割合が高いと仕事関数が高くなった。ただし、サンプル３およびサンプル４は、成膜ガス中のＡｒに対するＯ２の割合とＯ／Ｗ割合の相関が取れていない。これは、サンプル３およびサンプル４の間の成膜ガス中のＡｒに対するＯ２の割合で、膜中に取り込まれるＯが飽和している可能性が示唆される。ただし、膜中に取り込まれるＯの飽和は上記の範囲に限られるものではなく、そのほかの成膜条件の影響やＷとＯ以外の元素の影響で変化するものである。
【０１６０】
また、サンプル１乃至サンプル８の比較から、成膜ガスがＡｒおよびＯ２のサンプルよりも成膜ガスがＡｒおよびＮ２のサンプルの方がＯ／Ｗ割合が低くなった。ＯがＮに置換されている可能性が示唆される。一方、サンプル５乃至サンプル８の比較から、成膜ガスがＡｒおよびＮ２のサンプルよりも、Ａｒ、Ｏ２およびＮ２のサンプルの方がＯ／Ｗ割合が高くなった。ただし、Ｎの割合が低くなった。サンプル５乃至サンプル８の比較でも、膜中のＯ／Ｗ割合が高いと仕事関数が高くなった。
【０１６１】
本実施例によって、酸化タングステン膜の組成を調整することで、仕事関数を制御できることがわかる。
【実施例２】
【０１６２】
本実施例では、バイアススパッタリング法によって成膜した酸化タングステン膜について説明する。バイアススパッタリング法とは、通常ターゲット側にイオンを衝突させてスパッタリングすることに加え、基板側にもイオンを衝突させる技術である。
【０１６３】
サンプルは、ＷＯ３ターゲットを用いて成膜した。そのほかの成膜条件は、成膜電力を１ｋＷ（ＤＣ）、成膜圧力を０．４Ｐａ、基板温度を室温、厚さを１００ｎｍとした。
【０１６４】
ここで、各サンプルのバイアス電力および成膜ガス流量を表３に示す。
【０１６５】
【表３】
【０１６６】
なお、サンプル９およびサンプル１１は、それぞれ実施例１で示したサンプル１およびサンプル４と同一サンプルである。
【０１６７】
図１４より、サンプル９およびサンプル１０の比較から、バイアススパッタリング法を用いたサンプル１０の方が、仕事関数が高くなった。
【０１６８】
ここで、サンプル１２乃至サンプル１４は、仕事関数が測定不可能であった。また、バイアススパッタリング法によって仕事関数が高くなる傾向であることから、装置の測定上限である６．２ｅＶ以上の仕事関数を有する可能性が高い。
【０１６９】
本実施例によれば、バイアススパッタリング法によって成膜した酸化タングステン膜は、仕事関数が６．２ｅＶ以上をとる可能性が高く、実施例１で示した範囲よりもさらに広範囲で仕事関数が制御できることがわかる。
【実施例３】
【０１７０】
本実施例では、プラズマ酸化処理によって形成した酸化タングステン膜について説明する。
【０１７１】
図１７は、プラズマ処理なしのタングステン膜、またはタングステン膜をＮ２Ｏプラズマ処理もしくはＯ２プラズマ処理して得られた酸化タングステン膜の仕事関数を、ａｓ−ｄｅｐｏ、２５０℃熱処理後または４５０℃熱処理後で評価した結果である。熱処理はＮ２雰囲気で１時間行った。
【０１７２】
ここで、タングステン膜は、Ｗターゲットを用いたスパッタリング法によって成膜した。そのほかの条件は、成膜電力を６ｋＷ、成膜圧力を１．５Ｐａ、成膜ガスをＡｒ（１１０ｓｃｃｍ）とした。
【０１７３】
Ｎ２Ｏプラズマ処理は、ＣＶＤ装置を用い、反応ガスをＮ２Ｏ（５００ｓｃｃｍ）、供給電力を５００Ｗ、圧力を１３３．３Ｐａ、基板温度を４００℃とし発生させたプラズマに、１２０ｓｅｃ暴露することで行った。
【０１７４】
Ｏ２プラズマ処理は、ＣＶＤ装置を用い、反応ガスをＯ２（５００ｓｃｃｍ）、供給電力を５００Ｗ、圧力を１３３．３Ｐａ、基板温度を４００℃とし発生させたプラズマに、１２０ｓｅｃ暴露することで行った。
【０１７５】
２５０℃熱処理および４５０℃熱処理は、Ｎ２雰囲気において１時間行った。
【０１７６】
図１７より、プラズマ処理なしのタングステン膜と比較して、タングステン膜をＮ２Ｏプラズマ処理またはＯ２プラズマ処理して得られた酸化タングステン膜の仕事関数が高くなった。また、タングステン膜をＮ２Ｏプラズマ処理またはＯ２プラズマ処理して得られたａｓ−ｄｅｐｏの酸化タングステン膜に対し、該酸化タングステン膜を２５０℃または４５０℃で熱処理した方が仕事関数が高くなった。また、微小な差ではあるがタングステン膜をＯ２プラズマ処理した酸化タングステン膜の方が、Ｎ２Ｏプラズマ処理した酸化タングステン膜よりも仕事関数が高くなった。
【０１７７】
次に、図１８にタングステン膜をＯ２プラズマ処理またはＮ２Ｏプラズマ処理する際の供給電力を３００Ｗ、５００Ｗまたは８００Ｗとして得られた酸化タングステン膜の仕事関数を示す。
【０１７８】
図１８より、いずれの条件でも、ａｓ−ｄｅｐｏより２５０℃または４５０℃で熱処理した条件の方が仕事関数が高くなった。また、いずれの条件でも、供給電力を高くするほど仕事関数が低くなった。
【０１７９】
本実施例より、プラズマ処理によって酸化することで形成した酸化タングステン膜は、プラズマの反応ガス種、供給電力および熱処理の条件を組み合わせることで仕事関数が制御できることがわかる。
【実施例４】
【０１８０】
本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を作製し、Ｃ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）測定を行った例を図１５に示す。
【０１８１】
なお、ＭＯＳ構造の作製方法を以下に示す。
【０１８２】
まず、ｎ型シリコンウェハに熱酸化膜を５０ｎｍ形成し、熱酸化膜上にゲート電極を形成する。次に、ｎ型シリコンウェハの裏面の熱酸化膜をフッ化水素酸を用いて除去し、ｎ型シリコンウェハの裏面に裏面電極としてＡｌ−Ｔｉ合金を形成し、その後、２５０℃、Ｎ２雰囲気で１時間熱処理し、サンプルを作製した。
【０１８３】
なお、ゲート電極は、メタルマスクを用いて直径が１ｍｍの円形状とした。
【０１８４】
図１５において、実線１００１はゲート電極に厚さ１０ｎｍの酸化タングステン膜および厚さ１４０ｎｍのタングステン膜の積層構造を用いたサンプルのＣ−Ｖカーブである。ここで、前述の酸化タングステン膜は、ＷＯ３ターゲットを用い、ＤＣスパッタリング法によって成膜した。そのほかの成膜条件は、成膜電力を０．２５ｋＷ、成膜圧力を０．４Ｐａ、成膜ガスをＡｒ（３０ｓｃｃｍ）、基板温度を室温とした。
【０１８５】
比較として、破線１００２にゲート電極として厚さ１５ｎｍの窒化タンタル膜および厚さ１３５ｎｍのタングステン膜の積層構造を用いたサンプルのＣ−Ｖカーブを示す。
【０１８６】
本実施例で用いた酸化タングステン膜（サンプル１６）および窒化タンタル膜（サンプル１５）の仕事関数およびフラットバンド電圧（Ｖｆｂ）を表４に示す。
【０１８７】
【表４】
【０１８８】
表４より、ＭＯＳ構造のＣ−Ｖ測定から得られたＶｆｂとゲート電極の仕事関数は対応が取れることがわかる。
【実施例５】
【０１８９】
本実施例では、ゲート電極の一部に酸化タングステン膜を用いて、トランジスタを作製した例を図３および図１６を用いて説明する。
【０１９０】
トランジスタは、図３に示す構造であり、下地絶縁膜１０２はスパッタリング法で成膜した厚さ３００ｎｍの酸化シリコン膜を、半導体膜１０６はＩｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用い、スパッタリング法で厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を、一対の電極１１６はスパッタリング法で成膜した厚さ５０ｎｍのタングステン膜を、ゲート絶縁膜１１２はＣＶＤ法で成膜した厚さ１５ｎｍの酸窒化シリコン膜を、用い、トランジスタを作製した。図示しないが該トランジスタを、ＣＶＤ法で成膜した厚さ３００ｎｍの酸窒化シリコン膜で覆う構造としている。
【０１９１】
ここで、ゲート電極に実施例３で示した厚さ１０ｎｍの酸化タングステン膜および厚さ１４０ｎｍのタングステン膜の積層構造を用いた場合（サンプル１８）と、ゲート電極に厚さ１５ｎｍの窒化タンタル膜および厚さ１３５ｎｍのタングステン膜の積層構造を用いた場合（サンプル１７）の、ゲート電圧−ドレイン電流（Ｖｇ−Ｉｄ）測定を行った。なお、トランジスタのチャネル幅は１０μｍ、チャネル長は３μｍである。結果を図１６に示す。
【０１９２】
図１６（Ａ）はサンプル１８のＶｇ−Ｉｄカーブである。また、図１６（Ｂ）はサンプル１７のＶｇ−Ｉｄカーブである。
【０１９３】
サンプル１７およびサンプル１８のゲート電極に用いた膜の仕事関数と、Ｖｇ−Ｉｄ測定より得られたしきい値電圧を表５に示す。
【０１９４】
【表５】
【０１９５】
表５より、トランジスタＶｇ−Ｉｄ測定から得られたしきい値電圧と仕事関数とは対応が取れることがわかった。
【０１９６】
即ち、酸化タングステン膜の仕事関数を制御することによって、トランジスタのしきい値電圧を制御できることがわかる。
【符号の説明】
【０１９７】
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 半導体膜
１１２ ゲート絶縁膜
１１６ 電極
１１８ 層間絶縁膜
１２１ 領域
１２６ 領域
２００ 画素
２１０ 液晶素子
２２０ キャパシタ
２３０ トランジスタ
３００ 筐体
３０１ ボタン
３０２ マイクロフォン
３０３ 表示部
３０４ スピーカ
３０５ カメラ
３１０ 筐体
３１１ 表示部
３２０ 筐体
３２１ ボタン
３２２ マイクロフォン
３２３ 表示部
１００１ 実線
１００２ 破線
【特許請求の範囲】
【請求項１】
タングステンを含まない金属膜および酸化タングステンを含む膜の積層構造であるゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。
【請求項２】
タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜の積層構造であるゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。
【請求項３】
酸化タングステンを含む膜を有するゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、
前記半導体膜を介して前記ゲート絶縁膜と対向し、加熱処理により酸素を放出する絶縁膜を有することを特徴とする半導体装置。
【請求項４】
０．１原子％以上２０原子％以下の窒素を含む、酸化タングステンを含む膜を有するゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。
【請求項５】
酸化タングステンを含む膜を有するゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有し、
前記半導体膜は、低抵抗領域および高抵抗領域を有することを特徴とする半導体装置。
【請求項６】
請求項１、請求項２、請求項３または請求項５において、
前記酸化タングステンを含む膜が０．１原子％以上２０原子％以下の窒素を含むことを特徴とする半導体装置。
【請求項７】
請求項１、請求項２、請求項４または請求項５において、
前記半導体膜を介して前記ゲート絶縁膜と対向し、加熱処理により酸素を放出する絶縁膜を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記半導体膜が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、ＷおよびＡｌから選ばれた二種以上の元素を含む酸化物半導体膜であることを特徴とする半導体装置。
【請求項９】
タングステンを含まない金属膜および酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、タングステンを含まない金属膜および酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
窒素を含む、酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、窒素を含む、酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１５】
酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成し、
前記半導体膜の前記ゲート電極と重畳しない領域に、前記半導体膜を低抵抗化する不純物が添加することを特徴とする半導体装置の作製方法。
【請求項１６】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、酸化タングステンを含む膜を有するゲート電極を形成し、
前記半導体膜の前記ゲート電極と重畳しない領域に、前記半導体膜を低抵抗化する不純物が添加することを特徴とする半導体装置の作製方法。
【請求項１７】
請求項９乃至請求項１６のいずれか一において、
前記酸化タングステンを含む膜は、バイアススパッタリング法により成膜されることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項９、請求項１１、請求項１３または請求項１５において、
前記酸化タングステンを含む膜は、タングステンを含む膜に対しプラズマ処理することにより形成されることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項９乃至請求項１８のいずれか一において、
前記半導体膜は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、ＷおよびＡｌから選ばれた二種以上の元素を含むように成膜された酸化物半導体膜であることを特徴とする半導体装置の作製方法。
【請求項１】
タングステンを含まない金属膜および酸化タングステンを含む膜の積層構造であるゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。
【請求項２】
タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜の積層構造であるゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。
【請求項３】
酸化タングステンを含む膜を有するゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、
前記半導体膜を介して前記ゲート絶縁膜と対向し、加熱処理により酸素を放出する絶縁膜を有することを特徴とする半導体装置。
【請求項４】
０．１原子％以上２０原子％以下の窒素を含む、酸化タングステンを含む膜を有するゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有することを特徴とする半導体装置。
【請求項５】
酸化タングステンを含む膜を有するゲート電極と、
前記酸化タングステンを含む膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極と少なくとも一部が重畳する半導体膜と、を有し、
前記半導体膜は、低抵抗領域および高抵抗領域を有することを特徴とする半導体装置。
【請求項６】
請求項１、請求項２、請求項３または請求項５において、
前記酸化タングステンを含む膜が０．１原子％以上２０原子％以下の窒素を含むことを特徴とする半導体装置。
【請求項７】
請求項１、請求項２、請求項４または請求項５において、
前記半導体膜を介して前記ゲート絶縁膜と対向し、加熱処理により酸素を放出する絶縁膜を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記半導体膜が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、ＷおよびＡｌから選ばれた二種以上の元素を含む酸化物半導体膜であることを特徴とする半導体装置。
【請求項９】
タングステンを含まない金属膜および酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、タングステンを含まない金属膜および酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、タングステンを含まない金属膜、タングステンを含む膜および酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
窒素を含む、酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、窒素を含む、酸化タングステンを含む膜を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１５】
酸化タングステンを含む膜を有するゲート電極を形成し、
前記酸化タングステンを含む膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極と重畳して半導体膜を形成し、
前記半導体膜の前記ゲート電極と重畳しない領域に、前記半導体膜を低抵抗化する不純物が添加することを特徴とする半導体装置の作製方法。
【請求項１６】
半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記半導体膜と重畳して、酸化タングステンを含む膜を有するゲート電極を形成し、
前記半導体膜の前記ゲート電極と重畳しない領域に、前記半導体膜を低抵抗化する不純物が添加することを特徴とする半導体装置の作製方法。
【請求項１７】
請求項９乃至請求項１６のいずれか一において、
前記酸化タングステンを含む膜は、バイアススパッタリング法により成膜されることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項９、請求項１１、請求項１３または請求項１５において、
前記酸化タングステンを含む膜は、タングステンを含む膜に対しプラズマ処理することにより形成されることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項９乃至請求項１８のいずれか一において、
前記半導体膜は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、ＷおよびＡｌから選ばれた二種以上の元素を含むように成膜された酸化物半導体膜であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１４２５６９（Ｐ２０１２−１４２５６９Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１１−２７４８３６（Ｐ２０１１−２７４８３６）
【出願日】平成２３年１２月１５日（２０１１．１２．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２３年１２月１５日（２０１１．１２．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]