半導体装置の作製方法
【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製する。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行った後、酸素雰囲気下において徐冷する。また、酸化物半導体膜中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行った後、酸素雰囲気下において徐冷する。また、酸化物半導体膜中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。また、金属酸化物の一例である酸化インジウムは、液晶ディスプレイなどで必要とされる透光性を有する電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがある。このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１乃至４、非特許文献１）。
【０００５】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多元系酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ系酸化物ともいう。）として知られている（非特許文献２乃至４）。
【０００６】
また、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トランジスタのチャネル層に適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２
【非特許文献２】Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５
【非特許文献３】Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【０００９】
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製することを課題の一とする。
【課題を解決するための手段】
【００１０】
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜中だけでなく、ゲート絶縁層４０２内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
【００１１】
水分などの不純物を低減するため、酸化物半導体膜を形成後、酸化物半導体膜が露出した状態で、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での２００℃以上、好ましくは４００℃以上６００℃以下の加熱処理を行い、酸化物半導体膜の含有水分を低減する。次に、酸素雰囲気中で室温以上１００℃未満の範囲まで徐冷する。
【００１２】
窒素、またはアルゴンなどの不活性気体雰囲気下、或いは減圧下での加熱処理によって膜中の含有水分を低減させた後、酸素雰囲気で冷却した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させ、高性能を備える薄膜トランジスタの量産性を高めることを実現する。
【００１３】
加熱温度の条件を振り、窒素雰囲気下で加熱処理を行った複数の試料を昇温脱離分析装置ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定で測定した結果を図５、図６、及び図７に示す。
【００１４】
昇温脱離分析装置は、試料を高真空中で加熱・昇温中に試料から脱離し発生するガス成分を四重極質量分析計で検出し同定する装置であり、試料表面及び内部から脱離するガス及び分子が観察できる。ここでは、電子科学株式会社製の昇温脱離分析装置（製品名：ＥＭＤ−ＷＡ１０００Ｓ）を用い、測定条件は、昇温約１０℃／分とし、測定中は約１×１０−７（Ｐａ）の真空度である。また、ＳＥＭ電圧は１５００Ｖとし、Ｄｗｅｌｌ Ｔｉｍｅは、０．２［ｓｅｃ］とし、使用チャネル数は２３個とする。なお、Ｈ２Ｏのイオン化係数を１．０、Ｈ２Ｏのフラグメンテーション係数を０．８０５、Ｈ２Ｏのスルーパス係数を１．５６、Ｈ２Ｏのポンピングレートを１．０とする。
【００１５】
図５は、ガラス基板のみの試料（比較試料）と、ガラス基板上に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）とを比較したＴＤＳの結果を示すグラフである。図５はＨ２Ｏについて測定した結果を示し、３００℃付近にピークが見られることからＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜から水分（Ｈ２Ｏ）などの不純物が脱離されていることが確認できる。
【００１６】
また、図６は、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）と、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した後、大気雰囲気下で加熱温度３５０℃とし１時間の加熱処理を行った試料（サンプル２）と、窒素雰囲気で加熱温度３５０℃とし１時間の加熱処理を行った試料（サンプル３）とを比較したものであり、Ｈ２ＯについてのＴＤＳ測定結果を示すグラフである。図６の結果から、サンプル３において、３００℃付近のピーク強度がサンプル２よりも低減していることから、窒素雰囲気での加熱処理により水分（Ｈ２Ｏ）などの不純物が脱離されていることが確認できる。従って、大気雰囲気よりも窒素雰囲気での加熱のほうが膜中の水分（Ｈ２Ｏ）などの不純物が低減できることがわかる。
【００１７】
また、図７は、ガラス基板上に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）と、窒素雰囲気下での加熱温度を２５０℃とし１時間の加熱処理を行った試料（サンプル４）と、窒素雰囲気下での加熱温度を３５０℃とし１時間の加熱処理を行った試料（サンプル３）と、窒素雰囲気下での加熱温度を４５０℃とし１時間の加熱処理を行った試料（サンプル５）と、窒素雰囲気下での加熱温度を３５０℃とし１０時間の加熱処理を行った試料（サンプル６）それぞれにおける、Ｈ２ＯのＴＤＳ測定結果を示すグラフである。図７の結果から、窒素雰囲気での加熱温度が高ければ高いほど、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から脱離する水分（Ｈ２Ｏ）などの不純物が低減できることがわかる。
【００１８】
また、図６及び図７のグラフから、２００℃〜２５０℃付近で確認できる水分（Ｈ２Ｏ）などの不純物が脱離したことを示す第１のピークと、３００℃以上で水分（Ｈ２Ｏ）などの不純物が脱離したことを示す第２のピークとが確認できる。
【００１９】
なお、窒素雰囲気中で４５０℃の加熱処理を行った試料は、その後、室温で大気中に１週間程度放置しても２００℃以上で脱離する水分は観測されず、加熱処理によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が安定化することが判明している。
【００２０】
また、窒素雰囲気下での加熱温度条件を１５０℃、１７５℃、２００℃、２２５℃、２５０℃、２７５℃、３００℃、３２５℃、３５０℃、３７５℃、４００℃、４２５℃、４５０℃と振り、それぞれキャリア濃度を測定した結果を図４に示す。
【００２１】
図４、図５、図６、及び図７の結果から、ＴＤＳ測定の２５０℃以上において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から水分（Ｈ２Ｏ）などの不純物が脱離することと、キャリア濃度の変動との間に関係があることがわかる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から水分（Ｈ２Ｏ）などの不純物が脱離することによってキャリア濃度が増加する。
【００２２】
また、ＴＤＳ測定により、Ｈ２Ｏの他にＨ、Ｏ、ＯＨ、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒのそれぞれについて測定を行ったところ、Ｈ２Ｏ、Ｈ、Ｏ、及びＯＨは、強度を有するピークが観測できたが、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒはピークが観測できなかった。試料は、ガラス基板に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜したものを用いており、加熱条件は、窒素雰囲気下で２５０℃１時間、窒素雰囲気下で３５０℃１時間、窒素雰囲気下で３５０℃１０時間、大気雰囲気下で３５０℃１時間、４５０℃１時間とし、比較例として加熱処理なしのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と、ガラス基板のみとをそれぞれ測定した。
【００２３】
以上の結果より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の加熱処理を行うことにより、主として水分が放出されることがわかる。すなわち、加熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜から水分（Ｈ２Ｏ）の脱離が主として起こり、水分子の分解によりＨ、Ｏ、ＯＨ等も放出される。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜には水素、ＯＨも含まれると考えられることから、これらも熱処理により付随して放出されている。
【００２４】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を、脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００２５】
不活性気体下で加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、徐冷を行う。徐冷させた後、酸化物半導体層に接する酸化物絶縁膜の形成などを行って、酸化物半導体層のキャリア濃度を低減することが、信頼性の向上に繋がる。
【００２６】
酸化物半導体層は窒素雰囲気下における加熱処理によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層とすることができる。その後、低抵抗化した酸化物半導体層に接する酸化物絶縁膜を形成すると、低抵抗化した酸化物半導体層において少なくとも酸化物絶縁膜と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装置のプロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、及び酸素雰囲気下での徐冷、並びに酸化物絶縁膜の形成などによって、酸化物半導体層のキャリア濃度を増減させることが重要である。また、酸化物半導体層に脱水化または脱水素化の加熱処理を行うことにより酸化物半導体層は酸素欠乏型となってｎ型化（ｎ−、ｎ＋など）し、その後、酸化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることでｉ型化させているとも言える。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上に酸化物絶縁膜を形成すると、酸化物絶縁膜のキャリア濃度は図４中の点線１０に示すキャリア濃度（１×１０１４／ｃｍ３以下）以下となる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
【００２７】
なお、低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−などの不純物をブロックする無機絶縁膜を用いる。代表的には、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【００２８】
さらに、低抵抗化した酸化物半導体層上に接して保護膜となる酸化物絶縁膜を形成した後に、２回目の加熱を行ってもよい。酸化物半導体層上に接して保護膜となる酸化物絶縁膜を形成した後、２回目の加熱を行うと、薄膜トランジスタの電気的特性のばらつきを軽減することができる。
【００２９】
酸化物半導体層の水素含有量は、層内に含まれる水素だけでなく、水（Ｈ２Ｏ）、Ｍ−ＯＨ、Ｍ−Ｈ（Ｍは金属元素）など色々な形態があり得るが、絶対量である水素濃度の平均値またはピーク値は、３×１０２０ｃｍ−３以下、好ましくは、１×１０２０ｃｍ−３以下である。
【００３０】
これらの濃度範囲は、２次イオン質量分析法（ＳＩＭＳ）で得られたもの、またはそのデータに基づいて得られる。
【００３１】
上記構成は、上記課題の少なくとも一つを解決する。
【００３２】
本明細書中で用いる酸化物半導体は、例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００３３】
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化物半導体層に酸化シリコンを含ませてもよい。酸化物半導体層に結晶化を阻害する酸化シリコン（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
【００３４】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ，及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化及び酸化物半導体に接する酸化物絶縁膜の形成は有効である。
【００３５】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
【００３６】
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物に汚染されることなく形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００３７】
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタリング法で行う第１の処理工程からＰＣＶＤ法またはスパッタリング法で行う第２の処理工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性気体雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜などの処理を行うことができる。
【００３８】
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うことは、本明細書における連続処理の範囲にあるとする。
【００３９】
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
【００４０】
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続処理の範囲にあるとする。
【００４１】
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当てはまらないとする。
【発明の効果】
【００４２】
安定した電気特性を有する薄膜トランジスタを作製することができる。また、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図２】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図３】本発明の一形態で用いる電気炉を説明する断面図である。
【図４】加熱温度に対する酸化物半導体層のキャリア濃度を示すグラフである。
【図５】ＴＤＳ測定結果を示すグラフである。
【図６】ＴＤＳ測定結果を示すグラフである。
【図７】ＴＤＳ測定結果を示すグラフである。
【図８】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図９】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１０】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図１１】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図１２】本発明の一態様である半導体装置を説明する上面図である。
【図１３】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１４】本発明の一態様である半導体装置を説明する断面図である。
【図１５】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１６】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１７】本発明の一態様である半導体装置の画素等価回路を説明する図である。
【図１８】本発明の一態様である半導体装置を説明する断面図である。
【図１９】本発明の一態様である半導体装置を説明するブロック図である。
【図２０】信号線駆動回路の構成を説明する図である。
【図２１】信号線駆動回路の動作を説明するタイミングチャートである。
【図２２】信号線駆動回路の動作を説明するタイミングチャートである。
【図２３】シフトレジスタの構成を説明する図である。
【図２４】図２３に示すフリップフロップの接続構成を説明する図である。
【図２５】本発明の一態様である半導体装置を説明する断面図である。
【図２６】電子ペーパーの使用形態の例を説明する図である。
【図２７】電子書籍の一例を説明する外観図である。
【図２８】テレビジョン装置およびデジタルフォトフレームの例を説明する外観図である。
【図２９】遊技機の例を説明する外観図である。
【図３０】携帯型のコンピュータ及び携帯電話機の一例を説明する外観図である。
【図３１】本発明の一態様である半導体装置の作製方法を説明する断面図である。
【図３２】本発明の一態様である半導体装置を説明する断面図である。
【図３３】本発明の一態様である半導体装置を説明する断面図である。
【図３４】本発明の一態様である半導体装置を説明する断面図及び上面図である。
【図３５】本発明の一態様である半導体装置を説明する断面図である。
【図３６】本発明の一態様である半導体装置を説明する断面図である。
【図３７】計算で用いた酸化物半導体層の構造を説明する図である。
【図３８】酸化物半導体層の酸素濃度の計算結果を説明する図である。
【発明を実施するための形態】
【００４４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４５】
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。
【００４６】
図２（Ａ）は、本実施の形態に示す半導体装置が有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０は逆スタガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層またはドレイン電極層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、且つ酸化物半導体層４０３に接する酸化物絶縁膜４０７が設けられている。
【００４７】
酸化物半導体層４０３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われ、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）される。次に、酸素雰囲気下での徐冷と共に、酸化物絶縁膜４０７が酸化物半導体層４０３に接して形成されることにより、高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）しており、当該酸化物半導体膜をチャネル形成領域として用いることができる。
【００４８】
さらに、脱水化または脱水素化のための加熱処理によって水分（Ｈ２Ｏ）などの不純物を脱離させる過程を経た後、酸素雰囲気下で徐冷を行う。脱水化または脱水素化のための加熱処理及び酸素雰囲気下での徐冷の後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７０の信頼性の向上に繋がる。
【００４９】
なお、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び上下に接して設けられる膜と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導体層４０３の界面、及び酸化物絶縁膜４０７と酸化物半導体層４０３の界面に存在する水分などの不純物が低減される。
【００５０】
また、酸化物半導体層４０３と接するソース電極層またはドレイン電極層４０５ａ、４０５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料で形成される。また、上述した元素を組み合わせた合金膜などを積層形成してもよい。
【００５１】
チャネル形成領域を含む酸化物半導体層４０３としては、半導体特性を有する酸化物材料を用いればよく、代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
【００５２】
図１（Ａ）乃至（Ｄ）に、図２に示す薄膜トランジスタ４７０の作製工程の断面図を示す。
【００５３】
図１（Ａ）において、絶縁表面を有する基板である基板４００上にゲート電極層４０１を設ける。下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の膜による積層構造により形成することができる。ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００５４】
例えば、ゲート電極層４０１の二層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。三層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した三層構造とすることが好ましい。
【００５５】
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
【００５６】
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。
【００５７】
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００５８】
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００５９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。
【００６０】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００６１】
次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【００６２】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面に付着しているパーティクルを除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して、基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００６３】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。
【００６４】
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００６５】
酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層（第１の酸化物半導体層）に加工する（図１（Ａ）参照。）。
【００６６】
酸化物半導体層に不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う（図１（Ｂ）参照。）。酸化物半導体層４３０を上記雰囲気下で加熱処理することで、酸化物半導体層４３０に含まれる水素及び水などの不純物を除去することができる。
【００６７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００６８】
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。
【００６９】
ここで、酸化物半導体層４３０の加熱処理の一形態として、電気炉６０１を用いた加熱方法について、図３を用いて説明する。
【００７０】
図３は、電気炉６０１の概略図である。チャンバー６０２の外側にはヒーター６０３が設けられており、チャンバー６０２を加熱する。また、チャンバー６０２内には、基板６０４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を搬入または搬出する。また、チャンバー６０２にはガス供給手段６０６及び排気手段６０７が設けられている。ガス供給手段６０６により、チャンバー６０２にガスを導入する。また、排気手段６０７により、チャンバー６０２内を排気する、またはチャンバー６０２内を減圧にする。なお、電気炉６０１の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉６０１の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
【００７１】
ガス供給手段６０６は、ガス供給源６１１ａ、ガス供給源６１１ｂ、圧力調整弁６１２ａ、圧力調整弁６１２ｂ、精製器６１３ａ、精製器６１３ｂ、マスフローコントローラ６１４ａ、マスフローコントローラ６１４ｂ、ストップバルブ６１５ａ、ストップバルブ６１５ｂを有する。本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂとチャンバー６０２の間に精製器６１３ａ、精製器６１３ｂを設けることが好ましい。精製器６１３ａ、精製器６１３ｂ、を設けることで、ガス供給源６１１ａ、ガス供給源６１１ｂからチャンバー６０２内に導入されるガスの、水、水素などの不純物を、当該精製器６１３ａ、精製器６１３ｂによって除去することで、チャンバー６０２内への水、水素などの侵入を低減することができる。
【００７２】
本実施の形態では、ガス供給源６１１ａから、窒素または希ガスをチャンバー６０２に導入し、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱されたチャンバー６０２において、基板６０４上に形成された酸化物半導体層４３０を加熱することで、酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
【００７３】
または、排気手段によって減圧下で、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱されたチャンバー６０２において、基板６０４上に形成された酸化物半導体層４３０を加熱することで、酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
【００７４】
次に、ガス供給源６１１ａから、窒素または希ガスをチャンバー６０２への導入を止めると共に、ヒーターをオフ状態にする。次に、ガス供給源６１１ｂから酸素をチャンバー６０２内に導入し、加熱装置のチャンバー６０２を徐々に冷却する。即ち、チャンバー６０２内を酸素雰囲気とし、基板６０４を徐々に冷却する。ここでは、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素に、水、水素などの不純物が含まれないことが好ましい。または、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素の純度を６Ｎ（９９．９９９９％）以下、好ましくは７Ｎ（９９．９９９９９％）以下、（即ち、酸素中の不純物濃度を１ｐｐｍ、好ましくは０．１ｐｐｍ）とすることが好ましい。酸化物半導体層は、不活性気体雰囲気下或いは減圧下における加熱処理及び酸素雰囲気下による徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層４３１（第２の酸化物半導体層）とすることができる。
【００７５】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【００７６】
なお、減圧下で加熱処理を行った場合は、加熱処理後にチャンバー６０２に酸素を流して圧力を大気圧に戻して冷却すればよい。
【００７７】
また、ガス供給源６１１ｂから酸素をチャンバー６０２に導入すると同時に、ヘリウム、ネオン、アルゴンなどの希ガスまたは窒素の一方または両方をチャンバー６０２内に導入してもよい。
【００７８】
また、加熱装置のチャンバー６０２内の基板６０４を３００℃まで冷却した後、基板６０４を室温の雰囲気に移動してもよい。この結果、基板６０４の冷却時間を短縮することができる。
【００７９】
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱する。次に、窒素または希ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
【００８０】
また、不活性気体雰囲気下或いは減圧下における酸化物半導体層の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性気体雰囲気下或いは減圧下における酸化物半導体層４３０の加熱処理後に、酸素雰囲気下で室温以上１００℃未満まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００８１】
また、不活性気体雰囲気下或いは減圧下の加熱処理後の酸化物半導体層４３０の状態は、非晶質な状態であることが好ましいが、一部結晶化してもよい。
【００８２】
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に導電膜を形成する。
【００８３】
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。
【００８４】
また、導電膜の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成することが好ましい。Ａｌと組み合わせることが可能な耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。
【００８５】
酸化物半導体層４３１、導電膜をエッチングし、酸化物半導体層４３２、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成する（図１（Ｃ）参照。）。なお、酸化物半導体層４３２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層４３２となる。
【００８６】
酸化物半導体層４３２に接する酸化物絶縁膜４０７を形成する。酸化物絶縁膜４０７は、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、ＯＨ−などが低減され、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【００８７】
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化シリコン膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いた、酸素及び窒素雰囲気下でのスパッタリング法により酸化シリコンを形成することができる。
【００８８】
低抵抗化した酸化物半導体層４３２に接してスパッタリング法またはＰＣＶＤ法などにより酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４３２において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装置の作製工程において、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって、酸化物半導体層のキャリア濃度を増減させることが重要である。酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３（第３の酸化物半導体層）となる。以上の工程により、薄膜トランジスタ４７０を作製することができる（図１（Ｄ）参照。）。
【００８９】
上記脱水処理または脱水素処理のための加熱処理を行うことによって、酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下で徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って、酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４７０の信頼性を向上することができる。
【００９０】
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ４７０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体層４３２が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することができる。
【００９１】
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置及び半導体装置の作製方法を図８及び図９を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【００９２】
図９（Ａ）は、本実施の形態に示す半導体装置が有する薄膜トランジスタ４６０の平面図であり、図９（Ｂ）は図９（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電極層４５１、ゲート絶縁層４５２、ソース電極層またはドレイン電極層４５５ａ、４５５ｂ、及び酸化物半導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、且つ酸化物半導体層４５３に接する酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
【００９３】
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間にゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層またはドレイン電極層４５５ａ、４５５ｂが設けられている。そして、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ上に酸化物半導体層４５３が設けられている。また、図示しないが、ゲート絶縁層４５２上にはソース電極層またはドレイン電極層４５５ａ、４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の外周部より外側に延在している。
【００９４】
酸化物半導体層４５３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）及び酸素雰囲気下における徐冷が行われ、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）される。次に、酸化物絶縁膜４５７が酸化物半導体層４５３に接して形成されることにより、高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）しており、当該酸化物半導体膜をチャネル形成領域として用いることができる。
【００９５】
さらに、脱水化または脱水素化のための加熱処理によって水分（Ｈ２Ｏ）などの不純物を脱離させる過程を経た後、酸素雰囲気下で徐冷を行う。脱水化または脱水素化のための加熱処理及び酸素雰囲気下での徐冷の後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４６０の信頼性の向上に繋がる。
【００９６】
また、酸化物半導体層４５３と接するソース電極層またはドレイン電極層４５５ａ、４５５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料とする。
【００９７】
図８（Ａ）乃至（Ｄ）に、図９に示す薄膜トランジスタ４６０の作製工程の断面図を示す。
【００９８】
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。なお、下地膜となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。ゲート電極層４５１の材料は、実施の形態１に示すゲート電極層４０１と同様に形成することができる。
【００９９】
ゲート電極層４５１上にゲート絶縁層４５２を形成する。ゲート絶縁層４５２は、実施の形態１に示すゲート絶縁層４０２と同様に形成することができる。
【０１００】
ゲート絶縁層４５２上に、導電膜を形成し、フォトリソグラフィ工程により島状のソース電極層またはドレイン電極層４５５ａ、４５５ｂに加工する（図８（Ａ）参照。）。ソース電極層またはドレイン電極層４５５ａ、４５５ｂは、実施の形態１に示すソース電極層またはドレイン電極層４０５ａ、４５０ｂと同様に形成することができる。
【０１０１】
次に、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ上に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８３（第１の酸化物半導体層）を形成する（図８（Ｂ）参照。）。
【０１０２】
酸化物半導体層４８３は、チャネル形成領域となるため、実施の形態１の酸化物半導体膜と同様に形成する。
【０１０３】
なお、酸化物半導体層４８３をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４５２の表面に付着しているパーティクルを除去することが好ましい。
【０１０４】
酸化物半導体層４８３に脱水化または脱水素化のための加熱処理を行った後、酸素雰囲気下で徐冷を行う。脱水化または脱水素化のための加熱処理としては、不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下の加熱処理を行う。酸化物半導体層４８３は上記雰囲気下における加熱処理及び酸素雰囲気下における徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層４８４（第２の酸化物半導体層）とすることができる（図８（Ｃ）参照。）。
【０１０５】
脱水化または脱水素化のための加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１０６】
また、不活性気体雰囲気下或いは減圧下における酸化物半導体層の加熱処理及び酸素雰囲気下の徐冷は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性気体雰囲気下或いは減圧下における酸化物半導体膜の加熱処理後に、酸素雰囲気下で室温以上１００℃未満まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１０７】
次いで、酸化物半導体層４８４に接してスパッタリング法またはＰＣＶＤ法による酸化物絶縁膜４５７として形成する。本実施の形態では、酸化物絶縁膜４５７として膜厚３００ｎｍの酸化シリコン膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。低抵抗化した酸化物半導体層４８４に接してスパッタリング法により酸化シリコン膜である酸化物絶縁膜４５７を形成すると、低抵抗化した酸化物半導体層４８４において少なくとも酸化シリコン膜である酸化物絶縁膜４５７と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装置の作製工程において、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。酸化物半導体層４８４は、高抵抗化酸化物半導体領域を有する酸化物半導体層４５３（第３の酸化物半導体層）となり、薄膜トランジスタ４６０を作製することができる（図８（Ｄ）参照。）。
【０１０８】
脱水処理または脱水素処理のための加熱処理を行うことによって、酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下において徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って、酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４６０の信頼性を向上することができる。
【０１０９】
また、酸化物絶縁膜４５７となる酸化シリコン膜を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ４６０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。酸化物半導体層４５３が酸化物絶縁膜４５７と接した状態で加熱されることになり、該加熱処理を行うと薄膜トランジスタ４６０の電気的特性のばらつきを軽減することができる。
【０１１０】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１１１】
（実施の形態３）
薄膜トランジスタを含む半導体装置の作製工程について、図１０乃至図１３を用いて説明する。
【０１１２】
図１０（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１１３】
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより導電層の不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。
【０１１４】
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、実施の形態１に示すゲート電極層４０１に示す材料を適宜用いることができる。また、ゲート電極層１０１を耐熱性導電性材料で形成する場合は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【０１１５】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタリング法、ＰＣＶＤ法などを用い、膜厚を５０〜２５０ｎｍとする。
【０１１６】
例えば、ゲート絶縁層１０２としてスパッタリング法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【０１１７】
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。スパッタリング法によりゲート絶縁層１０２を形成した後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にパーティクルや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、パーティクルが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【０１１８】
次に、第２のフォトリソグラフィ工程を行ってレジストマスクを形成し、酸化物半導体膜をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、酸化物半導体膜の不要な部分を除去して酸化物半導体層１３３を形成する（図１０（Ａ）参照）。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１１９】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１２０】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１２１】
なお、所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１２２】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１２３】
また、ドライエッチングに用いるエッチングガスとして、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１２４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１２５】
次に、酸化物半導体層１３３の脱水化または脱水素化のための加熱処理を行う。酸化物半導体層１３３を不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。
【０１２６】
加熱処理は、２００℃以上で行うと良い。例えば、窒素雰囲気下で４５０℃、１時間の加熱処理を行う。この窒素雰囲気下の加熱処理した後、酸素雰囲気下で徐冷することにより、酸化物半導体層１３３は、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し導電率が高まる。よって低抵抗化した酸化物半導体層１３４が形成される（図１０（Ｂ）参照。）。酸化物半導体層１３４の電気伝導率は１×１０−１Ｓ／ｃｍ以上１×１０２Ｓ／ｃｍ以下が好ましい。
【０１２７】
次に、酸化物半導体層１３４上に金属材料からなる導電膜１３２をスパッタリング法や真空蒸着法で形成する（図１０（Ｃ）参照。）。
【０１２８】
導電膜１３２の材料としては、実施の形態１に示すソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様の材料を適宜用いることができる。
【０１２９】
導電膜１３２の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１３０】
次に、第３のフォトリソグラフィ工程を行いレジストマスクを形成し、エッチングにより導電膜１３２の不要な部分を除去してソース電極層またはドレイン電極層１０５ａ、１０５ｂ、及び第２の端子１２２を形成する（図１０（Ｄ）参照。）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば、導電膜１３２としてアルミニウム膜、またはアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。また、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、導電膜１３２をエッチングしてソース電極層またはドレイン電極層１０５ａ、１０５ｂを形成してもよい。このエッチング工程において、酸化物半導体層１３４の露出領域も一部エッチングされ、酸化物半導体層１３５となる。よって、ソース電極層またはドレイン電極層１０５ａ、１０５ｂの間の酸化物半導体層１３５は膜厚の薄い領域となる。図１０（Ｄ）においては、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ、酸化物半導体層１３５のエッチングをドライエッチングによって一度に行うため、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ及び酸化物半導体層１３５の端部は一致し、連続的な構造となっている。
【０１３１】
また、この第３のフォトリソグラフィ工程において、ソース電極層またはドレイン電極層１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２は配線（ソース電極層またはドレイン電極層１０５ａ、１０５ｂを含む配線）と電気的に接続されている。
【０１３２】
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
【０１３３】
次に、レジストマスクを除去し、ゲート絶縁層１０２、酸化物半導体層１０３、ソース電極層またはドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０７を形成する。保護絶縁層１０７は、ＰＣＶＤ法により形成する酸化窒化シリコン膜を用いて形成する。ソース電極層またはドレイン電極層１０５ａ、１０５ｂの間に設けられた酸化物半導体層１３５の露出領域と保護絶縁層１０７である酸化窒化シリコン膜が接して設けられることによって、保護絶縁層１０７と接する酸化物半導体層１３５の領域が高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有する酸化物半導体層１０３を形成することができる（図１１（Ａ）参照。）。
【０１３４】
次いで、保護絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は大気雰囲気下、または窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱処理を行うと、酸化物半導体層１０３が保護絶縁層１０７と接した状態で加熱されることになり、さらに酸化物半導体層１０３を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。
【０１３５】
以上の工程で薄膜トランジスタ１７０を作製することができる。
【０１３６】
次に、第４のフォトリソグラフィ工程を行いレジストマスクを形成し、保護絶縁層１０７及びゲート絶縁層１０２のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。この段階での断面図を図１１（Ｂ）に示す。
【０１３７】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）やインジウム錫酸化物（ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために、透明導電膜として酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【０１３８】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより透明導電膜の不要な部分を除去して画素電極層１１０を形成する。
【０１３９】
また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。
【０１４０】
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【０１４１】
次いで、レジストマスクを除去する。この段階での断面図を図１１（Ｃ）に示す。なお、この段階での平面図が図１２に相当する。
【０１４２】
また、図１３（Ａ１）及び図１３（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図１３（Ａ１）は図１３（Ａ２）中のＥ１−Ｅ２線に沿った断面図に相当する。図１３（Ａ１）において、保護絶縁層１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１３（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１５５で導通している。なお、図１１（Ｃ）に図示した透明導電膜１２８と第１の端子１２１とが接触している部分が、図１３（Ａ１）の透明導電膜１５５と第１の端子１５１が接触している部分に対応している。
【０１４３】
また、図１３（Ｂ１）及び図１３（Ｂ２）は、図１１（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１３（Ｂ１）は図１３（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図１３（Ｂ１）において、保護絶縁層１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１３（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁層１５４の開口部を介して透明導電膜１５５と電気的に接続している。
【０１４４】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１４５】
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトムゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１４６】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０１４７】
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁層及びゲート絶縁層を介して重ねて保持容量を形成してもよい。
【０１４８】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０１４９】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０１５０】
また、通常の垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術を用いてもよい。
【０１５１】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０１５２】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０１５３】
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
【０１５４】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ。）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【０１５５】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分などを低減して酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタリング装置や超高純度の金属酸化物ターゲットを用いなくとも、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
【０１５６】
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
【０１５７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５８】
（実施の形態４）
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１５９】
画素部に配置する薄膜トランジスタは、実施の形態１乃至３に従って形成する。また、実施の形態１乃至３に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１６０】
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１９（Ａ）に示す。図１９（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１６１】
また、実施の形態１乃至３に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図２０を用いて説明する。
【０１６２】
図２０に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１６３】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１６４】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１６５】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１６６】
次に、図２０に示した信号線駆動回路の動作について、図２１のタイミングチャートを参照して説明する。なお、図２１のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図２０の信号線駆動回路は、他の行の走査線が選択されている場合でも図２１と同様の動作をする。
【０１６７】
なお、図２１のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１６８】
なお、図２１のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１６９】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１７０】
図２１に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１７１】
以上のことから、図２０の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図２０の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図２０の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１７２】
なお、図２０のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１７３】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つまたは３つのサブ選択期間に分割されることが望ましい。
【０１７４】
別の例として、図２２のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図２２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図２２に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１７５】
以上のことから、図２２のタイミングチャートを適用した図２０の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図２２において、図２１と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
【０１７６】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１７７】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図２３及び図２４を用いて説明する。
【０１７８】
図２３にシフトレジスタの回路構成を示す。図２３に示すシフトレジスタは、フリップフロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１７９】
図２３のシフトレジスタの接続関係について説明する。図２３のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図２４に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図２４に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図２４に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図２４に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１８０】
また、図２４に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図２４に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１８１】
ただし、１段目のフリップフロップ５７０１＿１の図２４に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図２４に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１８２】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１８３】
次に、図２３に示すフリップフロップの詳細について、図２４に示す。図２４に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１８４】
次に、図２３に示すフリップフロップの接続構成について、以下に示す。
【０１８５】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１８６】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１８７】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
【０１８８】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
【０１８９】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
【０１９０】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
【０１９１】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
【０１９２】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１９３】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１９４】
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至３に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至３に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１乃至３に示すｎチャネル型ＴＦＴは寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至３に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することができる。
【０１９５】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
【０１９６】
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１９（Ｂ）に示す。
【０１９７】
図１９（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、選択される画素に接続する走査線に信号を入力する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択される画素に接続する信号線へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１９８】
図１９（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１９９】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０２００】
なお、図１９（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０２０１】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至３に示すｎチャネル型ＴＦＴのみで作製することも可能である。
【０２０２】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０２０３】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２０４】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板は必要なく、重さが低減する。
【０２０５】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２０６】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至３の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０２０７】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０２０８】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【０２０９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１０】
（実施の形態５）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１１】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０２１３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１４】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１５を用いて説明する。図１５は、第１の基板４００１上に形成された実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１５（Ｂ）は、図１５（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２１５】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２１６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１５（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１５（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２１７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０２１８】
薄膜トランジスタ４０１０、４０１１は、実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１または実施の形態２に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２１９】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２２０】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２２１】
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２２２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２３】
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２２４】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２２５】
また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、上記実施の形態で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜の単層、または積層で形成すればよい。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０２２６】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０２２７】
また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２２８】
また、保護膜を形成した後に、窒素雰囲気下、または大気雰囲気下で加熱処理（３００℃以下）を行ってもよい。
【０２２９】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２３０】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２３１】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２３２】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２３３】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２３４】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２３５】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２３６】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２３７】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２３８】
また、図１５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２３９】
図２５は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２４０】
図２５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２４１】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４２】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
【０２４３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４４】
（実施の形態６）
半導体装置として電子ペーパーの例を示す。
【０２４５】
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに、上記実施の形態１乃至３に示す薄膜トランジスタを用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさであり、他の表示装置に比べ低消費電力であり、薄くて軽いという利点を有している。
【０２４６】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて、一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２４７】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０２４８】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２４９】
また、アクティブマトリクス基板上に、適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至３の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０２５０】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０２５１】
図１４は、半導体装置の一例であるアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジスタと同様に作製できる、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２または実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
【０２５２】
図１４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて、球形粒子の向きを制御することにより、表示を行う方法である。
【０２５３】
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、酸化物半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソース電極層またはドレイン電極層と、第１の電極層５８７とが、絶縁層５８５に形成する開口部で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一の基板５８０上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、基板５８０と基板５９６の間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０２５４】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、または表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２５５】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２５６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２５７】
（実施の形態７）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５９】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２６０】
図１７は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２６１】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２６２】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２６３】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２６４】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２６５】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２６６】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１７と同じ画素構成を用いることができる。
【０２６７】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２６８】
なお、図１７に示す画素構成は、これに限定されない。例えば、図１７に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。
【０２６９】
次に、発光素子の構成について、図１８を用いて説明する。ここでは、駆動用ＴＦＴがｎチャネル型の場合を例に挙げて、画素の断面構造について説明する。図１８（Ａ）、（Ｂ）、（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２または実施の形態３で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０２７０】
発光素子は発光を取り出すために少なくとも陽極または陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２７１】
上面射出構造の発光素子について図１８（Ａ）を用いて説明する。
【０２７２】
図１８（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎチャネル型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１８（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０２７３】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１８（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２７４】
次に、下面射出構造の発光素子について図１８（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎチャネル型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を図１８（Ｂ）に示す。図１８（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１８（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１８（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１８（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２７５】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１８（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２７６】
次に、両面射出構造の発光素子について、図１８（Ｃ）を用いて説明する。図１８（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に、発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１８（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１８（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１８（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２７７】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１８（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２７８】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２７９】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２８０】
なお半導体装置は、図１８に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。
【０２８１】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１６を用いて説明する。図１６は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１６（Ｂ）は、図１６（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２８２】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２８３】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２８４】
薄膜トランジスタ４５０９、４５１０は、実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１または実施の形態２に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２８５】
また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、発光層４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２８６】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２８７】
発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２８８】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２８９】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２９０】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２９１】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２９２】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２９３】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２９４】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２９５】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜または多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、または走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１６の構成に限定されない。
【０２９６】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２９７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２９８】
（実施の形態８）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２６、図２７に示す。
【０２９９】
図２６は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０３００】
また、図２７は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２７では表示部２７０５）に文章を表示し、左側の表示部（図２７では表示部２７０７）に画像を表示することができる。
【０３０２】
また、図２７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３０３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３０４】
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３０５】
図２８（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３０６】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３０７】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３０８】
図２８（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３０９】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリーを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３１０】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３１１】
図２９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３１２】
図２９（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３１３】
図３０（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
【０３１４】
図３０（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
【０３１５】
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
【０３１６】
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０３１７】
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０３１８】
また、図３０（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【０３１９】
また、図３０（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。
【０３２０】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。
【０３２１】
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えばスイッチを押すとインタネット用のプログラムが起動されるなど、各ファンクションを対応づけることができる。
【０３２２】
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、または操作スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図３０（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指などで触れることにより入力を行うことができる。
【０３２３】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
【０３２４】
また、図３０（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図３０（Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
【０３２５】
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図３０（Ｂ）に示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。
【０３２６】
なお、図３０（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。
【０３２７】
（実施の形態１０）
本実施の形態では、実施の形態１と一部工程が異なる一例を示す。本実施の形態は、ソース電極層またはドレイン電極層４０５ａ、４０５ｂの形成後に脱水化または脱水素化の加熱処理を行う例を図３１に示す。なお、図１と同一の部分には同じ符号を用いて説明する。
【０３２８】
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４３０を形成する（図３１（Ａ）参照。）。
【０３２９】
酸化物半導体層４３０上にソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成し、酸化物半導体層４３０の一部エッチングして酸化物半導体層４４１を形成する（図３１（Ｂ）参照。）。
【０３３０】
次に酸化物半導体層４４１、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂに対して不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下において徐冷を行う。この加熱処理によって酸化物半導体層４４１は脱水処理または脱水素処理が行われて低抵抗化され、低抵抗化した酸化物半導体層４３２とすることができる（図３１（Ｃ）参照。）。なお、ソース電極層またはドレイン電極層４０５ａ、４０５ｂの材料は、ここでの加熱処理に耐える材料、例えばタングステン、モリブデンなどを用いることが好ましい。
【０３３１】
次いで、上記加熱処理及び徐冷後に大気に触れることなく、酸化物半導体層４３２に接する酸化物絶縁膜４０７をスパッタリング法またはＰＣＶＤ法により形成する。低抵抗化した酸化物半導体層４３２に接する酸化物絶縁膜４０７をスパッタリング法またはＰＣＶＤ法により形成すると、低抵抗化した酸化物半導体層４３２において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低下する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。よって酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３（第３の酸化物半導体層）となり、薄膜トランジスタ４７０を作製することができる（図３１（Ｄ）参照。）。
【０３３２】
上記脱水処理または脱水素処理のための加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下において徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４７０の信頼性を向上することができる。
【０３３３】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０３３４】
（実施の形態１１）
半導体装置及び半導体装置の作製方法を、図３２を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０３３５】
図３２に示す薄膜トランジスタ４７１はゲート電極層４０１及び酸化物半導体層４０３のチャネル領域に重なるように絶縁膜を介して導電層４０９を設ける例である。
【０３３６】
図３２は半導体装置の有する薄膜トランジスタ４７１の断面図である。薄膜トランジスタ４７１はデュアルゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁膜４０７、及び導電層４０８を含む。導電層４０８は、ゲート電極層４０１と重なるように、酸化物絶縁膜４０７上に設けられている。
【０３３７】
導電層４０８は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層４０８としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
【０３３８】
導電層４０８は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４０８がフローティング状態であってもよい。
【０３３９】
導電層４０８を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ４７１のしきい値電圧の変化量を低減することができる。特に、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖとする−ＢＴ試験において、しきい値電圧の変動を抑えることができる。
【０３４０】
本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０３４１】
（実施の形態１２）
半導体装置及び半導体装置の作製方法を、図３３を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０３４２】
図３３に示す薄膜トランジスタ４７２は、ゲート電極層４０１及び酸化物半導体層４０３のチャネル領域に重なるように、酸化物絶縁膜４０７及び絶縁層４１０を介して導電層４１９が設けられる形態である。
【０３４３】
図３３は、半導体装置が有する薄膜トランジスタ４７２の断面図である。薄膜トランジスタ４７２はデュアルゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース領域またはドレイン領域４０４ａ、４０４ｂ、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁膜４０７、絶縁層４１０、及び導電層４１９を含む。導電層４１９は、ゲート電極層４０１と重なるように、絶縁層４１０上に設けられている。
【０３４４】
ソース領域またはドレイン領域４０４ａ、４０４ｂを、酸化物半導体層４０３と、ソース電極層またはドレイン電極層４０５ａ、４０５ｂそれぞれとの間に設けることにより、金属層であるソース電極層またはドレイン電極層４０５ａ、４０５ｂと、酸化物半導体層４０３との間を良好な接合とすることが可能であり、ショットキー接合に比べて熱的にも安定な動作をする。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【０３４５】
また、上述した第ソース領域及びドレイン領域４０６ａ、４０６ｂを有する構造に限定されず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
【０３４６】
本実施の形態で示す薄膜トランジスタは、酸化物絶縁膜４０７上に平坦化膜として機能する絶縁層４１０を積層し、酸化物絶縁膜４０７及び絶縁層４１０にソース電極層またはドレイン電極層（ここでは、４０５ｂ）に達する開口を有する酸化物絶縁膜４０７及び絶縁層４１０に形成された開口に導電膜を形成し、所望の形状にエッチングして導電層４１９及び画素電極層４１１を形成する。このように画素電極層４１１を形成する工程で、導電層４１９を形成することができる。本実施の形態では、画素電極層４１１、導電層４１９として酸化シリコンを含む酸化インジウム酸化スズ合金（酸化シリコンを含むＩｎ−Ｓｎ−Ｏ系酸化物）を用いる。
【０３４７】
また、導電層４１９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様な材料及び作製方法を用いて形成してもよい。
【０３４８】
導電層４１９は、電位がゲート電極層４０１と同じでもよい。または、異なっていても良い。導電層４１９は、第２のゲート電極層として機能させることもできる。また、導電層４１９がフローティング状態であってもよい。
【０３４９】
導電層４１９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、ＢＴ試験前後における薄膜トランジスタ４７２のしきい値電圧の変化量を低減することができる。
【０３５０】
本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０３５１】
（実施の形態１３）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図３４（Ａ）、図３４（Ｂ）及び図３４（Ｃ）を用いて説明する。また、図３４（Ｃ）は薄膜トランジスタの上面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図３４（Ｂ）に相当する。また、薄膜トランジスタ１４３０の酸化物半導体層１４０３にガリウムを含まない酸化物半導体材料を用いる形態を示す。
【０３５２】
図３４（Ａ）において、基板１４００上にゲート電極層１４０１を形成する。次いで、ゲート電極層１４０１を覆うゲート絶縁層１４０２上に、酸化物半導体層を形成する。
【０３５３】
本実施の形態では、酸化物半導体層１４０３としてスパッタリング法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価格の高いターゲットを用いずに形成することが可能であるため、コストを低減できる。
【０３５４】
酸化物半導体膜の成膜直後、または酸化物半導体膜のパターニング後に脱水化または脱水素化を行う。
【０３５５】
脱水化または脱水素化するため、不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。加熱処理は、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下とする。酸化物半導体層は不活性気体雰囲気下或いは減圧下における加熱処理及び酸素雰囲気下における徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層１４０３とすることができる（図３４（Ａ）参照）。
【０３５６】
次いで、酸化物半導体層１４０３に接して、チャネル保護層１４１８を形成する。酸化物半導体層１４０３上にチャネル保護層１４１８を形成することによって、後のソース領域１４０６ａ及びドレイン領域１４０６ｂ形成工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタ１４３０の信頼性を向上させることができる。
【０３５７】
また、脱水化または脱水素化の後、大気に触れることなく連続的にチャネル保護層１４１８を形成することもできる。大気に触れさせることなく連続的に処理することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【０３５８】
また、低抵抗化した酸化物半導体層１４０３に接してスパッタリング法またはＰＣＶＤ法などにより酸化物絶縁膜であるチャネル保護層１４１８を形成すると、低抵抗化した酸化物半導体層１４０３において少なくともチャネル保護層１４１８と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満、さらに好ましくは１×１０１４／ｃｍ３以下）し、高抵抗化酸化物半導体領域とすることができる。半導体装置の作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。
【０３５９】
チャネル保護層１４１８としては、酸素を含む無機材料（酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなど）を用いることができる。作製方法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は成膜後にエッチングにより形状を加工して形成する。ここでは、スパッタリング法により酸化シリコン膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護層１４１８を形成する。
【０３６０】
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース領域１４０６ａ、及びドレイン領域１４０６ｂを形成する。本実施の形態では、ソース領域またはドレイン領域として機能するソース領域１４０６ａ、及びドレイン領域１４０６ｂは、Ａｌ−Ｚｎ−Ｏ系非単結晶膜であり、酸化物半導体層１４０３の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層である。また、ソース領域１４０６ａ、及びドレイン領域１４０６ｂは、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＡＺＯＮ膜とも呼ぶ。）を用いてもよい。
【０３６１】
次いで、ソース領域１４０６ａ上にソース電極層１４０５ａ、ドレイン領域１４０６ｂ上にドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（図３４（Ｂ）参照）。ソース電極層１４０５ａ及びドレイン電極層１４０５ｂは、実施の形態１に示すソース電極層及びドレイン電極層４０５ａ、４０５ｂと同様に形成することができる。
【０３６２】
ソース領域１４０６ａ、及びドレイン領域１４０６ｂを酸化物半導体層１４０３と、ソース電極層１４０５ａ及びドレイン電極層１４０５ｂとの間に設けることにより、金属層であるソース電極層１４０５ａ、ドレイン電極層１４０５ｂと、酸化物半導体層１４０３との間を良好な接合とすることが可能であり、ショットキー接合に比べて熱的にも安定な動作をする。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【０３６３】
また、上述したソース領域１４０６ａ、及びドレイン領域１４０６ｂを有する構造に限定されず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
【０３６４】
また、チャネル保護層１４１８を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ１４３０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行う。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体層１４０３がチャネル保護層１４１８と接した状態で加熱されることになり、薄膜トランジスタ１４７０の電気的特性のばらつきを軽減することができる。この加熱処理（好ましくは１５０℃以上３５０℃未満）は、チャネル保護層１４１８の形成後であれば特に限定されず、他の工程、例えば平坦化膜として機能する絶縁層を形成する際の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【０３６５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３６６】
（実施の形態１４）
半導体装置及び半導体装置の作製方法を、図３５（Ａ）及び図３５（Ｂ）を用いて説明する。実施の形態１３と同一部分または同様な機能を有する部分、及び工程は、実施の形態１３と同様に行うことができ、繰り返しの説明は省略する。
【０３６７】
図３５（Ａ）に示す薄膜トランジスタ１４３１は、ゲート電極層１４０１及び酸化物半導体層１４０３のチャネル領域に重なるようにチャネル保護層１４１８及び絶縁層１４０７を介して導電層１４０９を設ける例である。
【０３６８】
薄膜トランジスタ１４３１は、デュアルゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板１４００上に、ゲート電極層１４０１、ゲート絶縁層１４０２、酸化物半導体層１４０３、ソース領域１４０６ａ、またはドレイン領域１４０６ｂ、ソース電極層１４０５ａまたはドレイン電極層１４０５ｂ、絶縁層１４０７、及び導電層１４０９を含む。導電層１４０９は、ゲート電極層１４０１と重なるように、絶縁層１４０７上に設けられている。
【０３６９】
導電層１４０９は、ゲート電極層１４０１、ソース電極層１４０５ａ、またはドレイン電極層１４０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層１４０９としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
【０３７０】
導電層１４０９は、電位がゲート電極層１４０１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層１４０９がフローティング状態であってもよい。
【０３７１】
導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１４３１のしきい値電圧の変化量を低減することができる。
【０３７２】
また、図３５（Ｂ）に図３５（Ａ）と一部異なる例を示す。図３５（Ａ）と同一部分または同様な機能を有する部分、及び工程は、図３５（Ａ）と同様に行うことができ、繰り返しの説明は省略する。
【０３７３】
図３５（Ｂ）に示す薄膜トランジスタ１４３２は、ゲート電極層１４０１及び酸化物半導体層１４０３のチャネル領域に重なるようにチャネル保護層１４１８、絶縁層１４０７及び絶縁層１４０８を介して導電層１４０９を設ける例である。
【０３７４】
図３５（Ｂ）では、絶縁層１４０７上に平坦化膜として機能する絶縁層１４０８を積層する。
【０３７５】
また、図３５（Ｂ）では、ソース領域またはドレイン領域を設けず、酸化物半導体層１４０３とソース電極層１４０５ａ、またはドレイン電極層１４０５ｂが直接接する構造となっている。
【０３７６】
図３５（Ｂ）の構造においても、導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、ＢＴ試験前後における薄膜トランジスタ１４３２のしきい値電圧の変化量を低減することができる。
【０３７７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３７８】
（実施の形態１５）
本実施の形態では、実施の形態１と構造が一部異なる例を図３６に示す。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０３７９】
本実施の形態では、第１の酸化物半導体層のパターニングの後に、不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。第１の酸化物半導体層を上記雰囲気下で加熱処理することで、酸化物半導体層４０３に含まれる水素及び水などの不純物を除去することができる。
【０３８０】
次いで、第１の酸化物半導体層上に、薄膜トランジスタのソース領域及びドレイン領域（ｎ＋層、バッファ層ともいう）として用いる第２の酸化物半導体膜を形成した後、導電膜を形成する。
【０３８１】
次いで、第１の酸化物半導体層、及び第２の酸化物半導体膜、導電膜をエッチング工程により選択的にエッチングし、酸化物半導体層４０３、及びソース領域またはドレイン領域４０４ａ、４０４ｂ、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成する。なお、酸化物半導体層４０３は一部のみがエッチングされ、溝部（凹部）を有する。
【０３８２】
次いで、酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法による酸化シリコン膜を酸化物絶縁膜４０７として形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、酸素イオンや、ＯＨ−などを含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、具体的には酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【０３８３】
低抵抗化した酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法などにより酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４０３において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満、より好ましくは１×１０１４／ｃｍ３以下）し、高抵抗化酸化物半導体領域とすることができる。酸化物絶縁膜４０７を接して形成することによって高抵抗化酸化物半導体層４０３となり、薄膜トランジスタ４７０を作製することができる（図３６参照。）。
【０３８４】
図３６における構造において、ソース領域またはドレイン領域４０４ａ、４０４ｂとしてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
【０３８５】
また、酸化物半導体層４０３とソース電極層の間にソース領域を、酸化物半導体層とドレイン電極層との間にドレイン領域を有する。ソース領域及びドレイン領域に、ｎ型の導電型を示す酸化物半導体層を用いる。
【０３８６】
また、薄膜トランジスタ４７３のソース領域またはドレイン領域４０４ａ、４０４ｂとして用いる第２の酸化物半導体層は、チャネル形成領域として用いる酸化物半導体層４０３の膜厚よりも薄く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
【０３８７】
また、チャネル形成領域として用いる酸化物半導体層４０３は非晶質構造を有し、ソース領域及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒（ナノクリスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第２の酸化物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
【０３８８】
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ４７３に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７３の電気的特性のばらつきを軽減することができる。
【０３８９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０３９０】
ここで、酸素濃度の高い領域及び酸素濃度の低い領域を有する酸化物半導体層において、加熱処理前後における酸素濃度の変化について計算した結果を、図３７及び図３８を用いて説明する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。
【０３９１】
図３７に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０１を、酸素濃度の低い層７０３及び酸素濃度の高い層７０５が積層される構造とした。
【０３９２】
ここでは、酸素濃度の低い層７０３として、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、及び５４個のＯ原子からなるアモルファス構造とした。
【０３９３】
また、酸素濃度の高い層７０５として、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、及び６６個のＯ原子からなるアモルファス構造とした。
【０３９４】
また、酸化物半導体層７０１の密度を５．９ｇ／ｃｍ３とした。
【０３９５】
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古典ＭＤ（分子動力学）計算を用いて酸素濃度の変化を計算した。時間刻み幅を０．２ｆｓとし、総計算時間を２００ｐｓと設定した。また、ポテンシャルは、金属−酸素結合、及び酸素−酸素結合にＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型を適用した。また、酸化物半導体層７０１の上端及び下端の原子の動きを固定した。
【０３９６】
次に、計算結果を図３８に示す。ｚ軸座標の０ｎｍから１．１５ｎｍが酸素濃度の低い層７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍが酸素濃度の高い層７０５である。ＭＤ計算前の酸素の密度分布を実線７０７で示し、ＭＤ計算後の酸素密度の分布を破線７０９で示す。
【０３９７】
実線７０７においては、酸素濃度の低い層７０３と酸素濃度の高い層７０５との界面より、酸素濃度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、酸素濃度の低い層７０３及び酸素濃度の高い層７０５において、酸素濃度が均質であることが分かる。
【０３９８】
以上のことから、酸素濃度の低い層７０３と酸素濃度の高い層７０５の積層状態のように、酸素濃度の分布に偏りが有る場合、加熱処理により酸素濃度が高い方から低い方へ拡散し、酸素濃度が均質になることが分かる。
【０３９９】
即ち、実施の形態１に示すように、酸化物半導体層４３１上に酸化物絶縁膜４０７を形成することで、酸化物半導体層４３１及び酸化物絶縁膜４０７の界面において酸素濃度が高まるため、当該酸素が酸化物半導体層４３１の酸素濃度の低い方へ拡散し、酸化物半導体層４３１が高抵抗化する。また、実施の形態１において、酸化物半導体層を不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱した後、酸素雰囲気下で酸化物半導体層を徐冷し、酸化物絶縁膜４０７を形成することで、酸化物半導体層の表面の酸素濃度を高めることが可能であるため、当該酸素が酸化物半導体層４３１の酸素濃度の低い方へ拡散し、酸化物半導体層４３１が高抵抗化する。以上のことから、薄膜トランジスタの信頼性を向上させることができる。
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。また、金属酸化物の一例である酸化インジウムは、液晶ディスプレイなどで必要とされる透光性を有する電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがある。このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１乃至４、非特許文献１）。
【０００５】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多元系酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ系酸化物ともいう。）として知られている（非特許文献２乃至４）。
【０００６】
また、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トランジスタのチャネル層に適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２
【非特許文献２】Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５
【非特許文献３】Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【０００９】
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製することを課題の一とする。
【課題を解決するための手段】
【００１０】
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜中だけでなく、ゲート絶縁層４０２内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
【００１１】
水分などの不純物を低減するため、酸化物半導体膜を形成後、酸化物半導体膜が露出した状態で、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での２００℃以上、好ましくは４００℃以上６００℃以下の加熱処理を行い、酸化物半導体膜の含有水分を低減する。次に、酸素雰囲気中で室温以上１００℃未満の範囲まで徐冷する。
【００１２】
窒素、またはアルゴンなどの不活性気体雰囲気下、或いは減圧下での加熱処理によって膜中の含有水分を低減させた後、酸素雰囲気で冷却した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させ、高性能を備える薄膜トランジスタの量産性を高めることを実現する。
【００１３】
加熱温度の条件を振り、窒素雰囲気下で加熱処理を行った複数の試料を昇温脱離分析装置ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定で測定した結果を図５、図６、及び図７に示す。
【００１４】
昇温脱離分析装置は、試料を高真空中で加熱・昇温中に試料から脱離し発生するガス成分を四重極質量分析計で検出し同定する装置であり、試料表面及び内部から脱離するガス及び分子が観察できる。ここでは、電子科学株式会社製の昇温脱離分析装置（製品名：ＥＭＤ−ＷＡ１０００Ｓ）を用い、測定条件は、昇温約１０℃／分とし、測定中は約１×１０−７（Ｐａ）の真空度である。また、ＳＥＭ電圧は１５００Ｖとし、Ｄｗｅｌｌ Ｔｉｍｅは、０．２［ｓｅｃ］とし、使用チャネル数は２３個とする。なお、Ｈ２Ｏのイオン化係数を１．０、Ｈ２Ｏのフラグメンテーション係数を０．８０５、Ｈ２Ｏのスルーパス係数を１．５６、Ｈ２Ｏのポンピングレートを１．０とする。
【００１５】
図５は、ガラス基板のみの試料（比較試料）と、ガラス基板上に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）とを比較したＴＤＳの結果を示すグラフである。図５はＨ２Ｏについて測定した結果を示し、３００℃付近にピークが見られることからＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜から水分（Ｈ２Ｏ）などの不純物が脱離されていることが確認できる。
【００１６】
また、図６は、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）と、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した後、大気雰囲気下で加熱温度３５０℃とし１時間の加熱処理を行った試料（サンプル２）と、窒素雰囲気で加熱温度３５０℃とし１時間の加熱処理を行った試料（サンプル３）とを比較したものであり、Ｈ２ＯについてのＴＤＳ測定結果を示すグラフである。図６の結果から、サンプル３において、３００℃付近のピーク強度がサンプル２よりも低減していることから、窒素雰囲気での加熱処理により水分（Ｈ２Ｏ）などの不純物が脱離されていることが確認できる。従って、大気雰囲気よりも窒素雰囲気での加熱のほうが膜中の水分（Ｈ２Ｏ）などの不純物が低減できることがわかる。
【００１７】
また、図７は、ガラス基板上に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）と、窒素雰囲気下での加熱温度を２５０℃とし１時間の加熱処理を行った試料（サンプル４）と、窒素雰囲気下での加熱温度を３５０℃とし１時間の加熱処理を行った試料（サンプル３）と、窒素雰囲気下での加熱温度を４５０℃とし１時間の加熱処理を行った試料（サンプル５）と、窒素雰囲気下での加熱温度を３５０℃とし１０時間の加熱処理を行った試料（サンプル６）それぞれにおける、Ｈ２ＯのＴＤＳ測定結果を示すグラフである。図７の結果から、窒素雰囲気での加熱温度が高ければ高いほど、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から脱離する水分（Ｈ２Ｏ）などの不純物が低減できることがわかる。
【００１８】
また、図６及び図７のグラフから、２００℃〜２５０℃付近で確認できる水分（Ｈ２Ｏ）などの不純物が脱離したことを示す第１のピークと、３００℃以上で水分（Ｈ２Ｏ）などの不純物が脱離したことを示す第２のピークとが確認できる。
【００１９】
なお、窒素雰囲気中で４５０℃の加熱処理を行った試料は、その後、室温で大気中に１週間程度放置しても２００℃以上で脱離する水分は観測されず、加熱処理によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が安定化することが判明している。
【００２０】
また、窒素雰囲気下での加熱温度条件を１５０℃、１７５℃、２００℃、２２５℃、２５０℃、２７５℃、３００℃、３２５℃、３５０℃、３７５℃、４００℃、４２５℃、４５０℃と振り、それぞれキャリア濃度を測定した結果を図４に示す。
【００２１】
図４、図５、図６、及び図７の結果から、ＴＤＳ測定の２５０℃以上において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から水分（Ｈ２Ｏ）などの不純物が脱離することと、キャリア濃度の変動との間に関係があることがわかる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から水分（Ｈ２Ｏ）などの不純物が脱離することによってキャリア濃度が増加する。
【００２２】
また、ＴＤＳ測定により、Ｈ２Ｏの他にＨ、Ｏ、ＯＨ、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒのそれぞれについて測定を行ったところ、Ｈ２Ｏ、Ｈ、Ｏ、及びＯＨは、強度を有するピークが観測できたが、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒはピークが観測できなかった。試料は、ガラス基板に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜したものを用いており、加熱条件は、窒素雰囲気下で２５０℃１時間、窒素雰囲気下で３５０℃１時間、窒素雰囲気下で３５０℃１０時間、大気雰囲気下で３５０℃１時間、４５０℃１時間とし、比較例として加熱処理なしのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と、ガラス基板のみとをそれぞれ測定した。
【００２３】
以上の結果より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の加熱処理を行うことにより、主として水分が放出されることがわかる。すなわち、加熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜から水分（Ｈ２Ｏ）の脱離が主として起こり、水分子の分解によりＨ、Ｏ、ＯＨ等も放出される。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜には水素、ＯＨも含まれると考えられることから、これらも熱処理により付随して放出されている。
【００２４】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を、脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００２５】
不活性気体下で加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、徐冷を行う。徐冷させた後、酸化物半導体層に接する酸化物絶縁膜の形成などを行って、酸化物半導体層のキャリア濃度を低減することが、信頼性の向上に繋がる。
【００２６】
酸化物半導体層は窒素雰囲気下における加熱処理によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層とすることができる。その後、低抵抗化した酸化物半導体層に接する酸化物絶縁膜を形成すると、低抵抗化した酸化物半導体層において少なくとも酸化物絶縁膜と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装置のプロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、及び酸素雰囲気下での徐冷、並びに酸化物絶縁膜の形成などによって、酸化物半導体層のキャリア濃度を増減させることが重要である。また、酸化物半導体層に脱水化または脱水素化の加熱処理を行うことにより酸化物半導体層は酸素欠乏型となってｎ型化（ｎ−、ｎ＋など）し、その後、酸化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることでｉ型化させているとも言える。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上に酸化物絶縁膜を形成すると、酸化物絶縁膜のキャリア濃度は図４中の点線１０に示すキャリア濃度（１×１０１４／ｃｍ３以下）以下となる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
【００２７】
なお、低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−などの不純物をブロックする無機絶縁膜を用いる。代表的には、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【００２８】
さらに、低抵抗化した酸化物半導体層上に接して保護膜となる酸化物絶縁膜を形成した後に、２回目の加熱を行ってもよい。酸化物半導体層上に接して保護膜となる酸化物絶縁膜を形成した後、２回目の加熱を行うと、薄膜トランジスタの電気的特性のばらつきを軽減することができる。
【００２９】
酸化物半導体層の水素含有量は、層内に含まれる水素だけでなく、水（Ｈ２Ｏ）、Ｍ−ＯＨ、Ｍ−Ｈ（Ｍは金属元素）など色々な形態があり得るが、絶対量である水素濃度の平均値またはピーク値は、３×１０２０ｃｍ−３以下、好ましくは、１×１０２０ｃｍ−３以下である。
【００３０】
これらの濃度範囲は、２次イオン質量分析法（ＳＩＭＳ）で得られたもの、またはそのデータに基づいて得られる。
【００３１】
上記構成は、上記課題の少なくとも一つを解決する。
【００３２】
本明細書中で用いる酸化物半導体は、例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００３３】
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化物半導体層に酸化シリコンを含ませてもよい。酸化物半導体層に結晶化を阻害する酸化シリコン（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
【００３４】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ，及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化及び酸化物半導体に接する酸化物絶縁膜の形成は有効である。
【００３５】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
【００３６】
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物に汚染されることなく形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００３７】
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタリング法で行う第１の処理工程からＰＣＶＤ法またはスパッタリング法で行う第２の処理工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性気体雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜などの処理を行うことができる。
【００３８】
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うことは、本明細書における連続処理の範囲にあるとする。
【００３９】
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
【００４０】
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続処理の範囲にあるとする。
【００４１】
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当てはまらないとする。
【発明の効果】
【００４２】
安定した電気特性を有する薄膜トランジスタを作製することができる。また、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図２】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図３】本発明の一形態で用いる電気炉を説明する断面図である。
【図４】加熱温度に対する酸化物半導体層のキャリア濃度を示すグラフである。
【図５】ＴＤＳ測定結果を示すグラフである。
【図６】ＴＤＳ測定結果を示すグラフである。
【図７】ＴＤＳ測定結果を示すグラフである。
【図８】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図９】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１０】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図１１】本発明の一態様である半導体装置の作製工程を説明する断面図である。
【図１２】本発明の一態様である半導体装置を説明する上面図である。
【図１３】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１４】本発明の一態様である半導体装置を説明する断面図である。
【図１５】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１６】本発明の一態様である半導体装置を説明する上面図及び断面図である。
【図１７】本発明の一態様である半導体装置の画素等価回路を説明する図である。
【図１８】本発明の一態様である半導体装置を説明する断面図である。
【図１９】本発明の一態様である半導体装置を説明するブロック図である。
【図２０】信号線駆動回路の構成を説明する図である。
【図２１】信号線駆動回路の動作を説明するタイミングチャートである。
【図２２】信号線駆動回路の動作を説明するタイミングチャートである。
【図２３】シフトレジスタの構成を説明する図である。
【図２４】図２３に示すフリップフロップの接続構成を説明する図である。
【図２５】本発明の一態様である半導体装置を説明する断面図である。
【図２６】電子ペーパーの使用形態の例を説明する図である。
【図２７】電子書籍の一例を説明する外観図である。
【図２８】テレビジョン装置およびデジタルフォトフレームの例を説明する外観図である。
【図２９】遊技機の例を説明する外観図である。
【図３０】携帯型のコンピュータ及び携帯電話機の一例を説明する外観図である。
【図３１】本発明の一態様である半導体装置の作製方法を説明する断面図である。
【図３２】本発明の一態様である半導体装置を説明する断面図である。
【図３３】本発明の一態様である半導体装置を説明する断面図である。
【図３４】本発明の一態様である半導体装置を説明する断面図及び上面図である。
【図３５】本発明の一態様である半導体装置を説明する断面図である。
【図３６】本発明の一態様である半導体装置を説明する断面図である。
【図３７】計算で用いた酸化物半導体層の構造を説明する図である。
【図３８】酸化物半導体層の酸素濃度の計算結果を説明する図である。
【発明を実施するための形態】
【００４４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４５】
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。
【００４６】
図２（Ａ）は、本実施の形態に示す半導体装置が有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０は逆スタガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層またはドレイン電極層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、且つ酸化物半導体層４０３に接する酸化物絶縁膜４０７が設けられている。
【００４７】
酸化物半導体層４０３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われ、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）される。次に、酸素雰囲気下での徐冷と共に、酸化物絶縁膜４０７が酸化物半導体層４０３に接して形成されることにより、高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）しており、当該酸化物半導体膜をチャネル形成領域として用いることができる。
【００４８】
さらに、脱水化または脱水素化のための加熱処理によって水分（Ｈ２Ｏ）などの不純物を脱離させる過程を経た後、酸素雰囲気下で徐冷を行う。脱水化または脱水素化のための加熱処理及び酸素雰囲気下での徐冷の後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７０の信頼性の向上に繋がる。
【００４９】
なお、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び上下に接して設けられる膜と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導体層４０３の界面、及び酸化物絶縁膜４０７と酸化物半導体層４０３の界面に存在する水分などの不純物が低減される。
【００５０】
また、酸化物半導体層４０３と接するソース電極層またはドレイン電極層４０５ａ、４０５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料で形成される。また、上述した元素を組み合わせた合金膜などを積層形成してもよい。
【００５１】
チャネル形成領域を含む酸化物半導体層４０３としては、半導体特性を有する酸化物材料を用いればよく、代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
【００５２】
図１（Ａ）乃至（Ｄ）に、図２に示す薄膜トランジスタ４７０の作製工程の断面図を示す。
【００５３】
図１（Ａ）において、絶縁表面を有する基板である基板４００上にゲート電極層４０１を設ける。下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の膜による積層構造により形成することができる。ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００５４】
例えば、ゲート電極層４０１の二層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。三層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した三層構造とすることが好ましい。
【００５５】
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
【００５６】
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。
【００５７】
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００５８】
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００５９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。
【００６０】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００６１】
次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【００６２】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面に付着しているパーティクルを除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して、基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００６３】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。
【００６４】
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００６５】
酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層（第１の酸化物半導体層）に加工する（図１（Ａ）参照。）。
【００６６】
酸化物半導体層に不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う（図１（Ｂ）参照。）。酸化物半導体層４３０を上記雰囲気下で加熱処理することで、酸化物半導体層４３０に含まれる水素及び水などの不純物を除去することができる。
【００６７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００６８】
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。
【００６９】
ここで、酸化物半導体層４３０の加熱処理の一形態として、電気炉６０１を用いた加熱方法について、図３を用いて説明する。
【００７０】
図３は、電気炉６０１の概略図である。チャンバー６０２の外側にはヒーター６０３が設けられており、チャンバー６０２を加熱する。また、チャンバー６０２内には、基板６０４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を搬入または搬出する。また、チャンバー６０２にはガス供給手段６０６及び排気手段６０７が設けられている。ガス供給手段６０６により、チャンバー６０２にガスを導入する。また、排気手段６０７により、チャンバー６０２内を排気する、またはチャンバー６０２内を減圧にする。なお、電気炉６０１の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉６０１の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
【００７１】
ガス供給手段６０６は、ガス供給源６１１ａ、ガス供給源６１１ｂ、圧力調整弁６１２ａ、圧力調整弁６１２ｂ、精製器６１３ａ、精製器６１３ｂ、マスフローコントローラ６１４ａ、マスフローコントローラ６１４ｂ、ストップバルブ６１５ａ、ストップバルブ６１５ｂを有する。本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂとチャンバー６０２の間に精製器６１３ａ、精製器６１３ｂを設けることが好ましい。精製器６１３ａ、精製器６１３ｂ、を設けることで、ガス供給源６１１ａ、ガス供給源６１１ｂからチャンバー６０２内に導入されるガスの、水、水素などの不純物を、当該精製器６１３ａ、精製器６１３ｂによって除去することで、チャンバー６０２内への水、水素などの侵入を低減することができる。
【００７２】
本実施の形態では、ガス供給源６１１ａから、窒素または希ガスをチャンバー６０２に導入し、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱されたチャンバー６０２において、基板６０４上に形成された酸化物半導体層４３０を加熱することで、酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
【００７３】
または、排気手段によって減圧下で、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱されたチャンバー６０２において、基板６０４上に形成された酸化物半導体層４３０を加熱することで、酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
【００７４】
次に、ガス供給源６１１ａから、窒素または希ガスをチャンバー６０２への導入を止めると共に、ヒーターをオフ状態にする。次に、ガス供給源６１１ｂから酸素をチャンバー６０２内に導入し、加熱装置のチャンバー６０２を徐々に冷却する。即ち、チャンバー６０２内を酸素雰囲気とし、基板６０４を徐々に冷却する。ここでは、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素に、水、水素などの不純物が含まれないことが好ましい。または、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素の純度を６Ｎ（９９．９９９９％）以下、好ましくは７Ｎ（９９．９９９９９％）以下、（即ち、酸素中の不純物濃度を１ｐｐｍ、好ましくは０．１ｐｐｍ）とすることが好ましい。酸化物半導体層は、不活性気体雰囲気下或いは減圧下における加熱処理及び酸素雰囲気下による徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層４３１（第２の酸化物半導体層）とすることができる。
【００７５】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【００７６】
なお、減圧下で加熱処理を行った場合は、加熱処理後にチャンバー６０２に酸素を流して圧力を大気圧に戻して冷却すればよい。
【００７７】
また、ガス供給源６１１ｂから酸素をチャンバー６０２に導入すると同時に、ヘリウム、ネオン、アルゴンなどの希ガスまたは窒素の一方または両方をチャンバー６０２内に導入してもよい。
【００７８】
また、加熱装置のチャンバー６０２内の基板６０４を３００℃まで冷却した後、基板６０４を室温の雰囲気に移動してもよい。この結果、基板６０４の冷却時間を短縮することができる。
【００７９】
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱する。次に、窒素または希ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
【００８０】
また、不活性気体雰囲気下或いは減圧下における酸化物半導体層の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性気体雰囲気下或いは減圧下における酸化物半導体層４３０の加熱処理後に、酸素雰囲気下で室温以上１００℃未満まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００８１】
また、不活性気体雰囲気下或いは減圧下の加熱処理後の酸化物半導体層４３０の状態は、非晶質な状態であることが好ましいが、一部結晶化してもよい。
【００８２】
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に導電膜を形成する。
【００８３】
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。
【００８４】
また、導電膜の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成することが好ましい。Ａｌと組み合わせることが可能な耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。
【００８５】
酸化物半導体層４３１、導電膜をエッチングし、酸化物半導体層４３２、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成する（図１（Ｃ）参照。）。なお、酸化物半導体層４３２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層４３２となる。
【００８６】
酸化物半導体層４３２に接する酸化物絶縁膜４０７を形成する。酸化物絶縁膜４０７は、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、ＯＨ−などが低減され、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【００８７】
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化シリコン膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いた、酸素及び窒素雰囲気下でのスパッタリング法により酸化シリコンを形成することができる。
【００８８】
低抵抗化した酸化物半導体層４３２に接してスパッタリング法またはＰＣＶＤ法などにより酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４３２において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装置の作製工程において、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって、酸化物半導体層のキャリア濃度を増減させることが重要である。酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３（第３の酸化物半導体層）となる。以上の工程により、薄膜トランジスタ４７０を作製することができる（図１（Ｄ）参照。）。
【００８９】
上記脱水処理または脱水素処理のための加熱処理を行うことによって、酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下で徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って、酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４７０の信頼性を向上することができる。
【００９０】
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ４７０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体層４３２が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することができる。
【００９１】
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置及び半導体装置の作製方法を図８及び図９を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【００９２】
図９（Ａ）は、本実施の形態に示す半導体装置が有する薄膜トランジスタ４６０の平面図であり、図９（Ｂ）は図９（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電極層４５１、ゲート絶縁層４５２、ソース電極層またはドレイン電極層４５５ａ、４５５ｂ、及び酸化物半導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、且つ酸化物半導体層４５３に接する酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
【００９３】
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間にゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層またはドレイン電極層４５５ａ、４５５ｂが設けられている。そして、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ上に酸化物半導体層４５３が設けられている。また、図示しないが、ゲート絶縁層４５２上にはソース電極層またはドレイン電極層４５５ａ、４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の外周部より外側に延在している。
【００９４】
酸化物半導体層４５３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）及び酸素雰囲気下における徐冷が行われ、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）される。次に、酸化物絶縁膜４５７が酸化物半導体層４５３に接して形成されることにより、高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）しており、当該酸化物半導体膜をチャネル形成領域として用いることができる。
【００９５】
さらに、脱水化または脱水素化のための加熱処理によって水分（Ｈ２Ｏ）などの不純物を脱離させる過程を経た後、酸素雰囲気下で徐冷を行う。脱水化または脱水素化のための加熱処理及び酸素雰囲気下での徐冷の後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４６０の信頼性の向上に繋がる。
【００９６】
また、酸化物半導体層４５３と接するソース電極層またはドレイン電極層４５５ａ、４５５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料とする。
【００９７】
図８（Ａ）乃至（Ｄ）に、図９に示す薄膜トランジスタ４６０の作製工程の断面図を示す。
【００９８】
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。なお、下地膜となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。ゲート電極層４５１の材料は、実施の形態１に示すゲート電極層４０１と同様に形成することができる。
【００９９】
ゲート電極層４５１上にゲート絶縁層４５２を形成する。ゲート絶縁層４５２は、実施の形態１に示すゲート絶縁層４０２と同様に形成することができる。
【０１００】
ゲート絶縁層４５２上に、導電膜を形成し、フォトリソグラフィ工程により島状のソース電極層またはドレイン電極層４５５ａ、４５５ｂに加工する（図８（Ａ）参照。）。ソース電極層またはドレイン電極層４５５ａ、４５５ｂは、実施の形態１に示すソース電極層またはドレイン電極層４０５ａ、４５０ｂと同様に形成することができる。
【０１０１】
次に、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ上に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８３（第１の酸化物半導体層）を形成する（図８（Ｂ）参照。）。
【０１０２】
酸化物半導体層４８３は、チャネル形成領域となるため、実施の形態１の酸化物半導体膜と同様に形成する。
【０１０３】
なお、酸化物半導体層４８３をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４５２の表面に付着しているパーティクルを除去することが好ましい。
【０１０４】
酸化物半導体層４８３に脱水化または脱水素化のための加熱処理を行った後、酸素雰囲気下で徐冷を行う。脱水化または脱水素化のための加熱処理としては、不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下の加熱処理を行う。酸化物半導体層４８３は上記雰囲気下における加熱処理及び酸素雰囲気下における徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層４８４（第２の酸化物半導体層）とすることができる（図８（Ｃ）参照。）。
【０１０５】
脱水化または脱水素化のための加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１０６】
また、不活性気体雰囲気下或いは減圧下における酸化物半導体層の加熱処理及び酸素雰囲気下の徐冷は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性気体雰囲気下或いは減圧下における酸化物半導体膜の加熱処理後に、酸素雰囲気下で室温以上１００℃未満まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１０７】
次いで、酸化物半導体層４８４に接してスパッタリング法またはＰＣＶＤ法による酸化物絶縁膜４５７として形成する。本実施の形態では、酸化物絶縁膜４５７として膜厚３００ｎｍの酸化シリコン膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。低抵抗化した酸化物半導体層４８４に接してスパッタリング法により酸化シリコン膜である酸化物絶縁膜４５７を形成すると、低抵抗化した酸化物半導体層４８４において少なくとも酸化シリコン膜である酸化物絶縁膜４５７と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装置の作製工程において、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。酸化物半導体層４８４は、高抵抗化酸化物半導体領域を有する酸化物半導体層４５３（第３の酸化物半導体層）となり、薄膜トランジスタ４６０を作製することができる（図８（Ｄ）参照。）。
【０１０８】
脱水処理または脱水素処理のための加熱処理を行うことによって、酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下において徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って、酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４６０の信頼性を向上することができる。
【０１０９】
また、酸化物絶縁膜４５７となる酸化シリコン膜を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ４６０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。酸化物半導体層４５３が酸化物絶縁膜４５７と接した状態で加熱されることになり、該加熱処理を行うと薄膜トランジスタ４６０の電気的特性のばらつきを軽減することができる。
【０１１０】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１１１】
（実施の形態３）
薄膜トランジスタを含む半導体装置の作製工程について、図１０乃至図１３を用いて説明する。
【０１１２】
図１０（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１１３】
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより導電層の不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。
【０１１４】
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、実施の形態１に示すゲート電極層４０１に示す材料を適宜用いることができる。また、ゲート電極層１０１を耐熱性導電性材料で形成する場合は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【０１１５】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタリング法、ＰＣＶＤ法などを用い、膜厚を５０〜２５０ｎｍとする。
【０１１６】
例えば、ゲート絶縁層１０２としてスパッタリング法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【０１１７】
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。スパッタリング法によりゲート絶縁層１０２を形成した後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にパーティクルや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、パーティクルが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【０１１８】
次に、第２のフォトリソグラフィ工程を行ってレジストマスクを形成し、酸化物半導体膜をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、酸化物半導体膜の不要な部分を除去して酸化物半導体層１３３を形成する（図１０（Ａ）参照）。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１１９】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１２０】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１２１】
なお、所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１２２】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１２３】
また、ドライエッチングに用いるエッチングガスとして、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１２４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１２５】
次に、酸化物半導体層１３３の脱水化または脱水素化のための加熱処理を行う。酸化物半導体層１３３を不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。
【０１２６】
加熱処理は、２００℃以上で行うと良い。例えば、窒素雰囲気下で４５０℃、１時間の加熱処理を行う。この窒素雰囲気下の加熱処理した後、酸素雰囲気下で徐冷することにより、酸化物半導体層１３３は、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し導電率が高まる。よって低抵抗化した酸化物半導体層１３４が形成される（図１０（Ｂ）参照。）。酸化物半導体層１３４の電気伝導率は１×１０−１Ｓ／ｃｍ以上１×１０２Ｓ／ｃｍ以下が好ましい。
【０１２７】
次に、酸化物半導体層１３４上に金属材料からなる導電膜１３２をスパッタリング法や真空蒸着法で形成する（図１０（Ｃ）参照。）。
【０１２８】
導電膜１３２の材料としては、実施の形態１に示すソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様の材料を適宜用いることができる。
【０１２９】
導電膜１３２の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１３０】
次に、第３のフォトリソグラフィ工程を行いレジストマスクを形成し、エッチングにより導電膜１３２の不要な部分を除去してソース電極層またはドレイン電極層１０５ａ、１０５ｂ、及び第２の端子１２２を形成する（図１０（Ｄ）参照。）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば、導電膜１３２としてアルミニウム膜、またはアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。また、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、導電膜１３２をエッチングしてソース電極層またはドレイン電極層１０５ａ、１０５ｂを形成してもよい。このエッチング工程において、酸化物半導体層１３４の露出領域も一部エッチングされ、酸化物半導体層１３５となる。よって、ソース電極層またはドレイン電極層１０５ａ、１０５ｂの間の酸化物半導体層１３５は膜厚の薄い領域となる。図１０（Ｄ）においては、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ、酸化物半導体層１３５のエッチングをドライエッチングによって一度に行うため、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ及び酸化物半導体層１３５の端部は一致し、連続的な構造となっている。
【０１３１】
また、この第３のフォトリソグラフィ工程において、ソース電極層またはドレイン電極層１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２は配線（ソース電極層またはドレイン電極層１０５ａ、１０５ｂを含む配線）と電気的に接続されている。
【０１３２】
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
【０１３３】
次に、レジストマスクを除去し、ゲート絶縁層１０２、酸化物半導体層１０３、ソース電極層またはドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０７を形成する。保護絶縁層１０７は、ＰＣＶＤ法により形成する酸化窒化シリコン膜を用いて形成する。ソース電極層またはドレイン電極層１０５ａ、１０５ｂの間に設けられた酸化物半導体層１３５の露出領域と保護絶縁層１０７である酸化窒化シリコン膜が接して設けられることによって、保護絶縁層１０７と接する酸化物半導体層１３５の領域が高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有する酸化物半導体層１０３を形成することができる（図１１（Ａ）参照。）。
【０１３４】
次いで、保護絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は大気雰囲気下、または窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱処理を行うと、酸化物半導体層１０３が保護絶縁層１０７と接した状態で加熱されることになり、さらに酸化物半導体層１０３を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。
【０１３５】
以上の工程で薄膜トランジスタ１７０を作製することができる。
【０１３６】
次に、第４のフォトリソグラフィ工程を行いレジストマスクを形成し、保護絶縁層１０７及びゲート絶縁層１０２のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。この段階での断面図を図１１（Ｂ）に示す。
【０１３７】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）やインジウム錫酸化物（ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために、透明導電膜として酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【０１３８】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより透明導電膜の不要な部分を除去して画素電極層１１０を形成する。
【０１３９】
また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。
【０１４０】
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【０１４１】
次いで、レジストマスクを除去する。この段階での断面図を図１１（Ｃ）に示す。なお、この段階での平面図が図１２に相当する。
【０１４２】
また、図１３（Ａ１）及び図１３（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図１３（Ａ１）は図１３（Ａ２）中のＥ１−Ｅ２線に沿った断面図に相当する。図１３（Ａ１）において、保護絶縁層１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１３（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１５５で導通している。なお、図１１（Ｃ）に図示した透明導電膜１２８と第１の端子１２１とが接触している部分が、図１３（Ａ１）の透明導電膜１５５と第１の端子１５１が接触している部分に対応している。
【０１４３】
また、図１３（Ｂ１）及び図１３（Ｂ２）は、図１１（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１３（Ｂ１）は図１３（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図１３（Ｂ１）において、保護絶縁層１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１３（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁層１５４の開口部を介して透明導電膜１５５と電気的に接続している。
【０１４４】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１４５】
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトムゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１４６】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０１４７】
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁層及びゲート絶縁層を介して重ねて保持容量を形成してもよい。
【０１４８】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０１４９】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０１５０】
また、通常の垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術を用いてもよい。
【０１５１】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０１５２】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０１５３】
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
【０１５４】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ。）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【０１５５】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分などを低減して酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタリング装置や超高純度の金属酸化物ターゲットを用いなくとも、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
【０１５６】
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
【０１５７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５８】
（実施の形態４）
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１５９】
画素部に配置する薄膜トランジスタは、実施の形態１乃至３に従って形成する。また、実施の形態１乃至３に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１６０】
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１９（Ａ）に示す。図１９（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１６１】
また、実施の形態１乃至３に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図２０を用いて説明する。
【０１６２】
図２０に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１６３】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１６４】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１６５】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１６６】
次に、図２０に示した信号線駆動回路の動作について、図２１のタイミングチャートを参照して説明する。なお、図２１のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図２０の信号線駆動回路は、他の行の走査線が選択されている場合でも図２１と同様の動作をする。
【０１６７】
なお、図２１のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１６８】
なお、図２１のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１６９】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１７０】
図２１に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１７１】
以上のことから、図２０の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図２０の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図２０の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１７２】
なお、図２０のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１７３】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つまたは３つのサブ選択期間に分割されることが望ましい。
【０１７４】
別の例として、図２２のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図２２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図２２に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１７５】
以上のことから、図２２のタイミングチャートを適用した図２０の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図２２において、図２１と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
【０１７６】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１７７】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図２３及び図２４を用いて説明する。
【０１７８】
図２３にシフトレジスタの回路構成を示す。図２３に示すシフトレジスタは、フリップフロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１７９】
図２３のシフトレジスタの接続関係について説明する。図２３のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図２４に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図２４に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図２４に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図２４に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１８０】
また、図２４に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図２４に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１８１】
ただし、１段目のフリップフロップ５７０１＿１の図２４に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図２４に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１８２】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１８３】
次に、図２３に示すフリップフロップの詳細について、図２４に示す。図２４に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１８４】
次に、図２３に示すフリップフロップの接続構成について、以下に示す。
【０１８５】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１８６】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１８７】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
【０１８８】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
【０１８９】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
【０１９０】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
【０１９１】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
【０１９２】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１９３】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１９４】
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至３に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至３に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１乃至３に示すｎチャネル型ＴＦＴは寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至３に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することができる。
【０１９５】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
【０１９６】
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１９（Ｂ）に示す。
【０１９７】
図１９（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、選択される画素に接続する走査線に信号を入力する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択される画素に接続する信号線へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１９８】
図１９（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１９９】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０２００】
なお、図１９（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０２０１】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至３に示すｎチャネル型ＴＦＴのみで作製することも可能である。
【０２０２】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０２０３】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２０４】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板は必要なく、重さが低減する。
【０２０５】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２０６】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至３の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０２０７】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０２０８】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【０２０９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１０】
（実施の形態５）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１１】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０２１３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１４】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１５を用いて説明する。図１５は、第１の基板４００１上に形成された実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１５（Ｂ）は、図１５（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２１５】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２１６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１５（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１５（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２１７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０２１８】
薄膜トランジスタ４０１０、４０１１は、実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１または実施の形態２に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２１９】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２２０】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２２１】
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２２２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２３】
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２２４】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２２５】
また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、上記実施の形態で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜の単層、または積層で形成すればよい。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０２２６】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０２２７】
また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２２８】
また、保護膜を形成した後に、窒素雰囲気下、または大気雰囲気下で加熱処理（３００℃以下）を行ってもよい。
【０２２９】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２３０】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２３１】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２３２】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２３３】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２３４】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２３５】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２３６】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２３７】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２３８】
また、図１５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２３９】
図２５は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２４０】
図２５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２４１】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４２】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
【０２４３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４４】
（実施の形態６）
半導体装置として電子ペーパーの例を示す。
【０２４５】
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに、上記実施の形態１乃至３に示す薄膜トランジスタを用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさであり、他の表示装置に比べ低消費電力であり、薄くて軽いという利点を有している。
【０２４６】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて、一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２４７】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０２４８】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２４９】
また、アクティブマトリクス基板上に、適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至３の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０２５０】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０２５１】
図１４は、半導体装置の一例であるアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジスタと同様に作製できる、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２または実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
【０２５２】
図１４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて、球形粒子の向きを制御することにより、表示を行う方法である。
【０２５３】
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、酸化物半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソース電極層またはドレイン電極層と、第１の電極層５８７とが、絶縁層５８５に形成する開口部で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一の基板５８０上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、基板５８０と基板５９６の間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０２５４】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、または表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２５５】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２５６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２５７】
（実施の形態７）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５９】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２６０】
図１７は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２６１】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２６２】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２６３】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２６４】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２６５】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２６６】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１７と同じ画素構成を用いることができる。
【０２６７】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２６８】
なお、図１７に示す画素構成は、これに限定されない。例えば、図１７に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。
【０２６９】
次に、発光素子の構成について、図１８を用いて説明する。ここでは、駆動用ＴＦＴがｎチャネル型の場合を例に挙げて、画素の断面構造について説明する。図１８（Ａ）、（Ｂ）、（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２または実施の形態３で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０２７０】
発光素子は発光を取り出すために少なくとも陽極または陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２７１】
上面射出構造の発光素子について図１８（Ａ）を用いて説明する。
【０２７２】
図１８（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎチャネル型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１８（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０２７３】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１８（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２７４】
次に、下面射出構造の発光素子について図１８（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎチャネル型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を図１８（Ｂ）に示す。図１８（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１８（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１８（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１８（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２７５】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１８（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２７６】
次に、両面射出構造の発光素子について、図１８（Ｃ）を用いて説明する。図１８（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に、発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１８（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１８（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１８（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２７７】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１８（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２７８】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２７９】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２８０】
なお半導体装置は、図１８に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。
【０２８１】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１６を用いて説明する。図１６は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１６（Ｂ）は、図１６（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２８２】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２８３】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２８４】
薄膜トランジスタ４５０９、４５１０は、実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１または実施の形態２に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２８５】
また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、発光層４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２８６】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２８７】
発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２８８】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２８９】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２９０】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２９１】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２９２】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２９３】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２９４】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２９５】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜または多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、または走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１６の構成に限定されない。
【０２９６】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２９７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２９８】
（実施の形態８）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２６、図２７に示す。
【０２９９】
図２６は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０３００】
また、図２７は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２７では表示部２７０５）に文章を表示し、左側の表示部（図２７では表示部２７０７）に画像を表示することができる。
【０３０２】
また、図２７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３０３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３０４】
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３０５】
図２８（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３０６】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３０７】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３０８】
図２８（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３０９】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリーを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３１０】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３１１】
図２９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３１２】
図２９（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３１３】
図３０（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
【０３１４】
図３０（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
【０３１５】
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
【０３１６】
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０３１７】
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０３１８】
また、図３０（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【０３１９】
また、図３０（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。
【０３２０】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。
【０３２１】
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えばスイッチを押すとインタネット用のプログラムが起動されるなど、各ファンクションを対応づけることができる。
【０３２２】
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、または操作スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図３０（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指などで触れることにより入力を行うことができる。
【０３２３】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
【０３２４】
また、図３０（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図３０（Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
【０３２５】
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図３０（Ｂ）に示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。
【０３２６】
なお、図３０（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。
【０３２７】
（実施の形態１０）
本実施の形態では、実施の形態１と一部工程が異なる一例を示す。本実施の形態は、ソース電極層またはドレイン電極層４０５ａ、４０５ｂの形成後に脱水化または脱水素化の加熱処理を行う例を図３１に示す。なお、図１と同一の部分には同じ符号を用いて説明する。
【０３２８】
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４３０を形成する（図３１（Ａ）参照。）。
【０３２９】
酸化物半導体層４３０上にソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成し、酸化物半導体層４３０の一部エッチングして酸化物半導体層４４１を形成する（図３１（Ｂ）参照。）。
【０３３０】
次に酸化物半導体層４４１、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂに対して不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下において徐冷を行う。この加熱処理によって酸化物半導体層４４１は脱水処理または脱水素処理が行われて低抵抗化され、低抵抗化した酸化物半導体層４３２とすることができる（図３１（Ｃ）参照。）。なお、ソース電極層またはドレイン電極層４０５ａ、４０５ｂの材料は、ここでの加熱処理に耐える材料、例えばタングステン、モリブデンなどを用いることが好ましい。
【０３３１】
次いで、上記加熱処理及び徐冷後に大気に触れることなく、酸化物半導体層４３２に接する酸化物絶縁膜４０７をスパッタリング法またはＰＣＶＤ法により形成する。低抵抗化した酸化物半導体層４３２に接する酸化物絶縁膜４０７をスパッタリング法またはＰＣＶＤ法により形成すると、低抵抗化した酸化物半導体層４３２において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低下する、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。よって酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３（第３の酸化物半導体層）となり、薄膜トランジスタ４７０を作製することができる（図３１（Ｄ）参照。）。
【０３３２】
上記脱水処理または脱水素処理のための加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下において徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４７０の信頼性を向上することができる。
【０３３３】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０３３４】
（実施の形態１１）
半導体装置及び半導体装置の作製方法を、図３２を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０３３５】
図３２に示す薄膜トランジスタ４７１はゲート電極層４０１及び酸化物半導体層４０３のチャネル領域に重なるように絶縁膜を介して導電層４０９を設ける例である。
【０３３６】
図３２は半導体装置の有する薄膜トランジスタ４７１の断面図である。薄膜トランジスタ４７１はデュアルゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁膜４０７、及び導電層４０８を含む。導電層４０８は、ゲート電極層４０１と重なるように、酸化物絶縁膜４０７上に設けられている。
【０３３７】
導電層４０８は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層４０８としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
【０３３８】
導電層４０８は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４０８がフローティング状態であってもよい。
【０３３９】
導電層４０８を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ４７１のしきい値電圧の変化量を低減することができる。特に、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖとする−ＢＴ試験において、しきい値電圧の変動を抑えることができる。
【０３４０】
本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０３４１】
（実施の形態１２）
半導体装置及び半導体装置の作製方法を、図３３を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０３４２】
図３３に示す薄膜トランジスタ４７２は、ゲート電極層４０１及び酸化物半導体層４０３のチャネル領域に重なるように、酸化物絶縁膜４０７及び絶縁層４１０を介して導電層４１９が設けられる形態である。
【０３４３】
図３３は、半導体装置が有する薄膜トランジスタ４７２の断面図である。薄膜トランジスタ４７２はデュアルゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース領域またはドレイン領域４０４ａ、４０４ｂ、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁膜４０７、絶縁層４１０、及び導電層４１９を含む。導電層４１９は、ゲート電極層４０１と重なるように、絶縁層４１０上に設けられている。
【０３４４】
ソース領域またはドレイン領域４０４ａ、４０４ｂを、酸化物半導体層４０３と、ソース電極層またはドレイン電極層４０５ａ、４０５ｂそれぞれとの間に設けることにより、金属層であるソース電極層またはドレイン電極層４０５ａ、４０５ｂと、酸化物半導体層４０３との間を良好な接合とすることが可能であり、ショットキー接合に比べて熱的にも安定な動作をする。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【０３４５】
また、上述した第ソース領域及びドレイン領域４０６ａ、４０６ｂを有する構造に限定されず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
【０３４６】
本実施の形態で示す薄膜トランジスタは、酸化物絶縁膜４０７上に平坦化膜として機能する絶縁層４１０を積層し、酸化物絶縁膜４０７及び絶縁層４１０にソース電極層またはドレイン電極層（ここでは、４０５ｂ）に達する開口を有する酸化物絶縁膜４０７及び絶縁層４１０に形成された開口に導電膜を形成し、所望の形状にエッチングして導電層４１９及び画素電極層４１１を形成する。このように画素電極層４１１を形成する工程で、導電層４１９を形成することができる。本実施の形態では、画素電極層４１１、導電層４１９として酸化シリコンを含む酸化インジウム酸化スズ合金（酸化シリコンを含むＩｎ−Ｓｎ−Ｏ系酸化物）を用いる。
【０３４７】
また、導電層４１９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様な材料及び作製方法を用いて形成してもよい。
【０３４８】
導電層４１９は、電位がゲート電極層４０１と同じでもよい。または、異なっていても良い。導電層４１９は、第２のゲート電極層として機能させることもできる。また、導電層４１９がフローティング状態であってもよい。
【０３４９】
導電層４１９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、ＢＴ試験前後における薄膜トランジスタ４７２のしきい値電圧の変化量を低減することができる。
【０３５０】
本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０３５１】
（実施の形態１３）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図３４（Ａ）、図３４（Ｂ）及び図３４（Ｃ）を用いて説明する。また、図３４（Ｃ）は薄膜トランジスタの上面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図３４（Ｂ）に相当する。また、薄膜トランジスタ１４３０の酸化物半導体層１４０３にガリウムを含まない酸化物半導体材料を用いる形態を示す。
【０３５２】
図３４（Ａ）において、基板１４００上にゲート電極層１４０１を形成する。次いで、ゲート電極層１４０１を覆うゲート絶縁層１４０２上に、酸化物半導体層を形成する。
【０３５３】
本実施の形態では、酸化物半導体層１４０３としてスパッタリング法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価格の高いターゲットを用いずに形成することが可能であるため、コストを低減できる。
【０３５４】
酸化物半導体膜の成膜直後、または酸化物半導体膜のパターニング後に脱水化または脱水素化を行う。
【０３５５】
脱水化または脱水素化するため、不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。加熱処理は、２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下とする。酸化物半導体層は不活性気体雰囲気下或いは減圧下における加熱処理及び酸素雰囲気下における徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層１４０３とすることができる（図３４（Ａ）参照）。
【０３５６】
次いで、酸化物半導体層１４０３に接して、チャネル保護層１４１８を形成する。酸化物半導体層１４０３上にチャネル保護層１４１８を形成することによって、後のソース領域１４０６ａ及びドレイン領域１４０６ｂ形成工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタ１４３０の信頼性を向上させることができる。
【０３５７】
また、脱水化または脱水素化の後、大気に触れることなく連続的にチャネル保護層１４１８を形成することもできる。大気に触れさせることなく連続的に処理することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【０３５８】
また、低抵抗化した酸化物半導体層１４０３に接してスパッタリング法またはＰＣＶＤ法などにより酸化物絶縁膜であるチャネル保護層１４１８を形成すると、低抵抗化した酸化物半導体層１４０３において少なくともチャネル保護層１４１８と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満、さらに好ましくは１×１０１４／ｃｍ３以下）し、高抵抗化酸化物半導体領域とすることができる。半導体装置の作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。
【０３５９】
チャネル保護層１４１８としては、酸素を含む無機材料（酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなど）を用いることができる。作製方法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は成膜後にエッチングにより形状を加工して形成する。ここでは、スパッタリング法により酸化シリコン膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護層１４１８を形成する。
【０３６０】
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース領域１４０６ａ、及びドレイン領域１４０６ｂを形成する。本実施の形態では、ソース領域またはドレイン領域として機能するソース領域１４０６ａ、及びドレイン領域１４０６ｂは、Ａｌ−Ｚｎ−Ｏ系非単結晶膜であり、酸化物半導体層１４０３の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層である。また、ソース領域１４０６ａ、及びドレイン領域１４０６ｂは、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＡＺＯＮ膜とも呼ぶ。）を用いてもよい。
【０３６１】
次いで、ソース領域１４０６ａ上にソース電極層１４０５ａ、ドレイン領域１４０６ｂ上にドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（図３４（Ｂ）参照）。ソース電極層１４０５ａ及びドレイン電極層１４０５ｂは、実施の形態１に示すソース電極層及びドレイン電極層４０５ａ、４０５ｂと同様に形成することができる。
【０３６２】
ソース領域１４０６ａ、及びドレイン領域１４０６ｂを酸化物半導体層１４０３と、ソース電極層１４０５ａ及びドレイン電極層１４０５ｂとの間に設けることにより、金属層であるソース電極層１４０５ａ、ドレイン電極層１４０５ｂと、酸化物半導体層１４０３との間を良好な接合とすることが可能であり、ショットキー接合に比べて熱的にも安定な動作をする。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【０３６３】
また、上述したソース領域１４０６ａ、及びドレイン領域１４０６ｂを有する構造に限定されず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
【０３６４】
また、チャネル保護層１４１８を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ１４３０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行う。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体層１４０３がチャネル保護層１４１８と接した状態で加熱されることになり、薄膜トランジスタ１４７０の電気的特性のばらつきを軽減することができる。この加熱処理（好ましくは１５０℃以上３５０℃未満）は、チャネル保護層１４１８の形成後であれば特に限定されず、他の工程、例えば平坦化膜として機能する絶縁層を形成する際の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【０３６５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３６６】
（実施の形態１４）
半導体装置及び半導体装置の作製方法を、図３５（Ａ）及び図３５（Ｂ）を用いて説明する。実施の形態１３と同一部分または同様な機能を有する部分、及び工程は、実施の形態１３と同様に行うことができ、繰り返しの説明は省略する。
【０３６７】
図３５（Ａ）に示す薄膜トランジスタ１４３１は、ゲート電極層１４０１及び酸化物半導体層１４０３のチャネル領域に重なるようにチャネル保護層１４１８及び絶縁層１４０７を介して導電層１４０９を設ける例である。
【０３６８】
薄膜トランジスタ１４３１は、デュアルゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板１４００上に、ゲート電極層１４０１、ゲート絶縁層１４０２、酸化物半導体層１４０３、ソース領域１４０６ａ、またはドレイン領域１４０６ｂ、ソース電極層１４０５ａまたはドレイン電極層１４０５ｂ、絶縁層１４０７、及び導電層１４０９を含む。導電層１４０９は、ゲート電極層１４０１と重なるように、絶縁層１４０７上に設けられている。
【０３６９】
導電層１４０９は、ゲート電極層１４０１、ソース電極層１４０５ａ、またはドレイン電極層１４０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層１４０９としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
【０３７０】
導電層１４０９は、電位がゲート電極層１４０１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層１４０９がフローティング状態であってもよい。
【０３７１】
導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１４３１のしきい値電圧の変化量を低減することができる。
【０３７２】
また、図３５（Ｂ）に図３５（Ａ）と一部異なる例を示す。図３５（Ａ）と同一部分または同様な機能を有する部分、及び工程は、図３５（Ａ）と同様に行うことができ、繰り返しの説明は省略する。
【０３７３】
図３５（Ｂ）に示す薄膜トランジスタ１４３２は、ゲート電極層１４０１及び酸化物半導体層１４０３のチャネル領域に重なるようにチャネル保護層１４１８、絶縁層１４０７及び絶縁層１４０８を介して導電層１４０９を設ける例である。
【０３７４】
図３５（Ｂ）では、絶縁層１４０７上に平坦化膜として機能する絶縁層１４０８を積層する。
【０３７５】
また、図３５（Ｂ）では、ソース領域またはドレイン領域を設けず、酸化物半導体層１４０３とソース電極層１４０５ａ、またはドレイン電極層１４０５ｂが直接接する構造となっている。
【０３７６】
図３５（Ｂ）の構造においても、導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、ＢＴ試験前後における薄膜トランジスタ１４３２のしきい値電圧の変化量を低減することができる。
【０３７７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３７８】
（実施の形態１５）
本実施の形態では、実施の形態１と構造が一部異なる例を図３６に示す。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０３７９】
本実施の形態では、第１の酸化物半導体層のパターニングの後に、不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。第１の酸化物半導体層を上記雰囲気下で加熱処理することで、酸化物半導体層４０３に含まれる水素及び水などの不純物を除去することができる。
【０３８０】
次いで、第１の酸化物半導体層上に、薄膜トランジスタのソース領域及びドレイン領域（ｎ＋層、バッファ層ともいう）として用いる第２の酸化物半導体膜を形成した後、導電膜を形成する。
【０３８１】
次いで、第１の酸化物半導体層、及び第２の酸化物半導体膜、導電膜をエッチング工程により選択的にエッチングし、酸化物半導体層４０３、及びソース領域またはドレイン領域４０４ａ、４０４ｂ、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成する。なお、酸化物半導体層４０３は一部のみがエッチングされ、溝部（凹部）を有する。
【０３８２】
次いで、酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法による酸化シリコン膜を酸化物絶縁膜４０７として形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、酸素イオンや、ＯＨ−などを含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、具体的には酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【０３８３】
低抵抗化した酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法などにより酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４０３において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低減する、好ましくは１×１０１８／ｃｍ３未満、より好ましくは１×１０１４／ｃｍ３以下）し、高抵抗化酸化物半導体領域とすることができる。酸化物絶縁膜４０７を接して形成することによって高抵抗化酸化物半導体層４０３となり、薄膜トランジスタ４７０を作製することができる（図３６参照。）。
【０３８４】
図３６における構造において、ソース領域またはドレイン領域４０４ａ、４０４ｂとしてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
【０３８５】
また、酸化物半導体層４０３とソース電極層の間にソース領域を、酸化物半導体層とドレイン電極層との間にドレイン領域を有する。ソース領域及びドレイン領域に、ｎ型の導電型を示す酸化物半導体層を用いる。
【０３８６】
また、薄膜トランジスタ４７３のソース領域またはドレイン領域４０４ａ、４０４ｂとして用いる第２の酸化物半導体層は、チャネル形成領域として用いる酸化物半導体層４０３の膜厚よりも薄く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
【０３８７】
また、チャネル形成領域として用いる酸化物半導体層４０３は非晶質構造を有し、ソース領域及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒（ナノクリスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第２の酸化物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
【０３８８】
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）において薄膜トランジスタ４７３に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７３の電気的特性のばらつきを軽減することができる。
【０３８９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０３９０】
ここで、酸素濃度の高い領域及び酸素濃度の低い領域を有する酸化物半導体層において、加熱処理前後における酸素濃度の変化について計算した結果を、図３７及び図３８を用いて説明する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。
【０３９１】
図３７に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０１を、酸素濃度の低い層７０３及び酸素濃度の高い層７０５が積層される構造とした。
【０３９２】
ここでは、酸素濃度の低い層７０３として、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、及び５４個のＯ原子からなるアモルファス構造とした。
【０３９３】
また、酸素濃度の高い層７０５として、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、及び６６個のＯ原子からなるアモルファス構造とした。
【０３９４】
また、酸化物半導体層７０１の密度を５．９ｇ／ｃｍ３とした。
【０３９５】
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古典ＭＤ（分子動力学）計算を用いて酸素濃度の変化を計算した。時間刻み幅を０．２ｆｓとし、総計算時間を２００ｐｓと設定した。また、ポテンシャルは、金属−酸素結合、及び酸素−酸素結合にＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型を適用した。また、酸化物半導体層７０１の上端及び下端の原子の動きを固定した。
【０３９６】
次に、計算結果を図３８に示す。ｚ軸座標の０ｎｍから１．１５ｎｍが酸素濃度の低い層７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍが酸素濃度の高い層７０５である。ＭＤ計算前の酸素の密度分布を実線７０７で示し、ＭＤ計算後の酸素密度の分布を破線７０９で示す。
【０３９７】
実線７０７においては、酸素濃度の低い層７０３と酸素濃度の高い層７０５との界面より、酸素濃度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、酸素濃度の低い層７０３及び酸素濃度の高い層７０５において、酸素濃度が均質であることが分かる。
【０３９８】
以上のことから、酸素濃度の低い層７０３と酸素濃度の高い層７０５の積層状態のように、酸素濃度の分布に偏りが有る場合、加熱処理により酸素濃度が高い方から低い方へ拡散し、酸素濃度が均質になることが分かる。
【０３９９】
即ち、実施の形態１に示すように、酸化物半導体層４３１上に酸化物絶縁膜４０７を形成することで、酸化物半導体層４３１及び酸化物絶縁膜４０７の界面において酸素濃度が高まるため、当該酸素が酸化物半導体層４３１の酸素濃度の低い方へ拡散し、酸化物半導体層４３１が高抵抗化する。また、実施の形態１において、酸化物半導体層を不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱した後、酸素雰囲気下で酸化物半導体層を徐冷し、酸化物絶縁膜４０７を形成することで、酸化物半導体層の表面の酸素濃度を高めることが可能であるため、当該酸素が酸化物半導体層４３１の酸素濃度の低い方へ拡散し、酸化物半導体層４３１が高抵抗化する。以上のことから、薄膜トランジスタの信頼性を向上させることができる。
【特許請求の範囲】
【請求項１】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、酸素雰囲気で前記酸化物半導体層を徐冷し、
前記脱水化または脱水素化させた酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁膜を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、前記脱水化または脱水素化は窒素雰囲気、または希ガス雰囲気、或いは減圧下の加熱であることを特徴とする半導体装置の作製方法。
【請求項３】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を不活性気体雰囲気下で加熱してキャリア濃度を増加させた後、酸素雰囲気で前記酸化物半導体層を徐冷し、
前記キャリア濃度を増加した酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記加熱した酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記加熱した酸化物半導体層の一部と接する酸化物絶縁膜を形成してキャリア濃度を低減することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において前記不活性気体雰囲気は窒素、または希ガスであることを特徴とする半導体装置の作製方法。
【請求項５】
請求項３または請求項４において、前記酸化物半導体層を不活性気体雰囲気下、かつ温度４００℃以上で加熱することを特徴とする半導体装置の作製方法。
【請求項６】
請求項３または請求項４において、前記酸化物半導体層を不活性気体雰囲気下、かつ温度４００℃以上で加熱した後、室温以上１００℃未満まで徐冷を行うことを特徴とする半導体装置の作製方法。
【請求項７】
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を減圧下で加熱してキャリア濃度を増加させた後、酸素雰囲気で前記酸化物半導体層を徐冷し、
前記キャリア濃度を増加した酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記加熱した酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記加熱した酸化物半導体層の一部と接する酸化物絶縁膜を形成してキャリア濃度を低減することを特徴とする半導体装置の作製方法。
【請求項８】
請求項３乃至７のいずれか一において、前記キャリア濃度を増加した酸化物半導体層のキャリア濃度は、１×１０１８／ｃｍ３以上であることを特徴とする半導体装置の作製方法。
【請求項１】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、酸素雰囲気で前記酸化物半導体層を徐冷し、
前記脱水化または脱水素化させた酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁膜を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、前記脱水化または脱水素化は窒素雰囲気、または希ガス雰囲気、或いは減圧下の加熱であることを特徴とする半導体装置の作製方法。
【請求項３】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を不活性気体雰囲気下で加熱してキャリア濃度を増加させた後、酸素雰囲気で前記酸化物半導体層を徐冷し、
前記キャリア濃度を増加した酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記加熱した酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記加熱した酸化物半導体層の一部と接する酸化物絶縁膜を形成してキャリア濃度を低減することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において前記不活性気体雰囲気は窒素、または希ガスであることを特徴とする半導体装置の作製方法。
【請求項５】
請求項３または請求項４において、前記酸化物半導体層を不活性気体雰囲気下、かつ温度４００℃以上で加熱することを特徴とする半導体装置の作製方法。
【請求項６】
請求項３または請求項４において、前記酸化物半導体層を不活性気体雰囲気下、かつ温度４００℃以上で加熱した後、室温以上１００℃未満まで徐冷を行うことを特徴とする半導体装置の作製方法。
【請求項７】
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を減圧下で加熱してキャリア濃度を増加させた後、酸素雰囲気で前記酸化物半導体層を徐冷し、
前記キャリア濃度を増加した酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記加熱した酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記加熱した酸化物半導体層の一部と接する酸化物絶縁膜を形成してキャリア濃度を低減することを特徴とする半導体装置の作製方法。
【請求項８】
請求項３乃至７のいずれか一において、前記キャリア濃度を増加した酸化物半導体層のキャリア濃度は、１×１０１８／ｃｍ３以上であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２０１１−２９６２６（Ｐ２０１１−２９６２６Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２０１０−１４７２７１（Ｐ２０１０−１４７２７１）
【出願日】平成２２年６月２９日（２０１０．６．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２２年６月２９日（２０１０．６．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]